プリント基板製作方法
【課題】歩留まり、リードタイム、精度補償が改善された高精度プリント基板を製作できるプリント基板製作方法を提供する。
【解決手段】基板全範囲を対象に銅薄膜エッチングを行うエッチングＳ２５ステップと、所定の測定端子部のレジスト膜を剥離するエッチングレジスト剥離Ｓ２６ステップと、測定端子部を有する回路パターンのインピーダンスを測定し、測定データを得るインピーダンス値測定ステップＳ２７と、測定データを基にデータ処理を行い、追加エッチングの箇所を求める測定データ処理エッチング条件Ｓ２９ステップと、測定データ処理エッチング条件に基づき選択された回路パターンに対して行う選択エッチングＳ３０ステップとより成る手順を有するインピーダンスコントロールエッチング工程Ｓ１００ステップを備えた。
【解決手段】基板全範囲を対象に銅薄膜エッチングを行うエッチングＳ２５ステップと、所定の測定端子部のレジスト膜を剥離するエッチングレジスト剥離Ｓ２６ステップと、測定端子部を有する回路パターンのインピーダンスを測定し、測定データを得るインピーダンス値測定ステップＳ２７と、測定データを基にデータ処理を行い、追加エッチングの箇所を求める測定データ処理エッチング条件Ｓ２９ステップと、測定データ処理エッチング条件に基づき選択された回路パターンに対して行う選択エッチングＳ３０ステップとより成る手順を有するインピーダンスコントロールエッチング工程Ｓ１００ステップを備えた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷回路の製作に関し、特に銅薄膜のエッチング工程に供して好適なプリント基板製作方法に関する。
【背景技術】
【０００２】
電子機器を動作させる機能回路として、多くの電子回路は、プリント基板上に印刷回路を形成している。プリント基板に搭載される電子部品間の接続は、プリント基板上に形成される印刷回路（回路パターン）によって行われる。プリント基板の基材は、例えば、ガラスエポキシ樹脂板のような絶縁層と電気導体となる銅薄膜等によって、積層板としている。
【０００３】
プリント基板の製作工程において、回路パターンは銅薄膜のエッチングにより残された部分から形成される。回路として残すべき銅薄膜はレジスト膜のパターンによって、その寸法が決定づけられる。ストリップラインのような高周波回路は、銅薄膜の回路パターンの寸法で決まる回路インピーダンスが精度よく実現されていないと、信号の反射などが生じ、所望の出力が得られないことがある。また、デジタル回路にあっては、所望の高速動作ができなくなることがある。
【０００４】
電子機器は、小型化、高機能化が進み、用いられる電子回路が高密度、高速度が必須とされ、プリント基板の回路パターンの形状も高精度が求められる。
【０００５】
プリント基板の回路パターンの製作精度は、通常のプロセスで±１０％、精度向上のプロセスを加えれば、±５％以下が達成できる。
【０００６】
前記のように、ストリップラインのような高周波回路に用いる回路パターンは、回路パターンのインピーダンスを調整できるようなプリント基板製作工程を有する場合がある。
【０００７】
このような高精度プリント基板の製作には、レジスト成膜および、エッチングの工程がポイントとなる。
【０００８】
図３に、従来技術を用いた高精度のプリント基板の製作工程図を示し、レジスト成膜および、エッチングの工程について概略説明する。
【０００９】
回路パターンを形成する前の工程まで終了した基板のうち、先ず、インピーダンス測定を行うテスト基板とする先行基板を工程に投入する。（Ｓ１ステップ）。Ｓ１工程と並行に、パターン寸法などのパラメータとなるエッチングファクタをパターンフィルム作製する設備に入力する工程（Ｓ２ステップ）と、そのエッチングファクタに基づいて回路パターンとなるパターンフィルム作製する工程（Ｓ３ステップ）が実行される。エッチングファクタは、パターン幅などの仕上がり寸法がエッチング処理により、パターンフィルムのパターン幅に比較して痩せる（細くなる）ことがあり、この寸法分をパターンフィルムのパターン幅に予め加えておく差分のことである。
【００１０】
次に、得られたパターンフィルムを用いて、投入された先行基板に対し、エッチングレジスト膜を形成する工程（Ｓ４ステップ）へ進み、更に、レジスト膜が成膜されていない銅箔部分のエッチング工程（Ｓ５ステップ）へ進む。
【００１１】
次に、測定プローブを当てる箇所の回路パターン部面上に形成されたレジスト膜を剥離し、銅箔部分を表面に露出させるエッチングレジスト剥離工程（Ｓ６ステップ）を実行する。
【００１２】
次に、外部からデジタル・シリアル・アナライザまたは、ネットワークアナライザを用いたインピーダンス測定を手動で行うインピーダンス値測定工程（Ｓ７ステップ）を実行する。
【００１３】
インピーダンス値測定の結果、得られた測定値が仕様値に納まっているか否かの判定を行う工程（Ｓ８ステップ）を実行する。
【００１４】
この判定結果が仕様値内（ＹＥＳ）であれば、回路パターンを形成する前工程まで終了した量産する全基板を投入する基板・全数工程（Ｓ９ステップ）に入り、この全数の基板に対し、前記エッチングレジスト膜形成のＳ４該当工程および、銅箔膜エッチングのＳ５該当工程を順次、実行する全数投入Ｓ４，Ｓ５工程（Ｓ１０ステップ）へ進む。
【００１５】
次に、検査工程（Ｓ１１ステップ）および、次工程（Ｓ１２ステップ）へ進む。
【００１６】
前記、Ｓ８ステップの判定結果が仕様値外れ（ＮＯ）であれば、測定データに従いエッチングファクタの数値が変更され、得られた新たなエッチングファクタを入力するためにＳ２ステップへ戻り、再度、新しいパターンフィルムがＳ３ステップにて作成される。
【００１７】
並びに、再度、Ｓ１ステップにて、新たな先行基板を投入し、Ｓ４ステップからＳ８ステップを実行し、量産に入るには、Ｓ８の判定結果がＹＥＳとなるまで繰り返さなければならない。
【００１８】
これでは、プリント基板生産において、歩留まり、リードタイム、精度補償の点で悪化させる問題がある。
【００１９】
本発明の先行技術として、プリント基板製作工程において、ラインの搬送方法を改善してエッチング精度を上げる提案がある。（例えば、特許文献１ 参照）
【特許文献１】特開平２−１２８４９３号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【００２０】
図３の従来技術は、回路パターンの仕上がり精度が±５％となるレジスト成膜および、エッチングの工程を備えた高精度プリント基板の製作が行えるものの、量産基板製作工程の投入毎に加工条件を決めるまでの先行基板の数量が必要となり、その数量を本番基板数量に加えた分の基板全数となり、歩留まり悪化の一因となる。
【００２１】
更に、先行基板を投入して、所望のエッチングファクタを得るための工程のリードタイムが必要となり、量産基板の製作リードタイムを含めた全体のリードタイムが増加する一因となる。
【００２２】
更に、先行基板の工程により、一度決めたエッチングファクタを用いた一括量産であるので、プリント基板毎にエッチング精度にバラツキが生じることもあり、また、エッチング精度が量産数終了まで適正に続かないこともあり、ときには、選別作業、ロット不良を起こす一因となる。
【００２３】
本発明の目的は、上記従来技術の問題点を解決し、歩留まり、リードタイム、精度補償が改善された高精度プリント基板の製作が行えるようなプリント基板製作方法を提供することにある。
【課題を解決するための手段】
【００２４】
この目的を達成するために、本発明のプリント基板製作方法は、エッチング条件を設定するエッチングファクタ入力ステップと、該エッチングファクタに基づき形成されるパターンフィルム作製ステップと、該パターンフィルムを用いて銅薄膜の非エッチング範囲を形成するエッチングレジスト形成ステップと、インピーダンス調整が行えるようにして銅薄膜のエッチングを実行するインピーダンスコントロールエッチング工程ステップとを手順としたプリント基板製作方法であって、
前記インピーダンスコントロールエッチング工程ステップは、基板全範囲を対象に、所望の範囲の銅薄膜エッチングを行うエッチングステップと、所定の測定端子部のレジスト膜を剥離するエッチングレジスト剥離ステップと、前記測定端子部を有する回路パターンのインピーダンスを測定し、測定データを得るインピーダンス値測定ステップと、前記測定データを基にデータ処理を行い、追加エッチングの箇所を求める測定データ処理エッチング条件ステップと、該測定データ処理エッチング条件に基づき選択された回路パターンに対して行う選択エッチングステップとより成る手順を備えた。
【発明の効果】
【００２５】
本発明によれば、インピーダンスを調整（コントロール）してプリント基板製作工程を進める高精度プリント基板の製作において、量産基板製作工程の量産ロット投入毎に加工条件を決める先行基板の数量確保が不必要となり、投入量は本番基板数量分の基板数でよく、歩留まりが向上する。
【００２６】
更に、量産基板一枚ごとの製作リードタイムが、従来技術の量産工程部分のリードタイムに比較して若干増えるものの、先行基板を投入して、所望のエッチングファクタを得るための工程のリードタイムが不要となるため、量産全体のリードタイムでは減少する。
【００２７】
更に、量産基板一枚ごとに、エッチング精度が管理されるので、選別作業、ロット不良を起こすことが極めて少なくなるので精度補償がより確実となる。
【００２８】
また、プリント基板の製作工程の自動化も達成され、所望の設計値（±５％以下）であっても対応可能な高精度の回路パターンを製作できるようになる。
【発明を実施するための最良の形態】
【００２９】
図１に、本発明の一実施形態であるプリント基板製作工程のフローチャート図を示し、そのプリント基板製作方法について説明する。
【００３０】
本実施形態のプリント基板製作方法は、量産対象の全数の基板を逐次、工程に投入する「基板―全数」Ｓ２１ステップと、前記Ｓ２１工程と並行に、エッチング条件を入力する「エッチングファクタ入力」Ｓ２２ステップおよび、エッチングファクタに基づきパターンフィルムを作製する「パターンフィルム作製」Ｓ２３ステップと、非エッチング範囲となるエッチングレジスト膜を形成する「エッチングレジスト形成」Ｓ２４ステップと、エッチング、インピーダンス値測定および、選択エッチングを主な手順とする「インピーダンスコントロールエッチング工程」Ｓ１００ステップと、「検査」Ｓ３１とにより順に実行する手順であって、前記「インピーダンスコントロールエッチング工程」Ｓ１００ステップは、基板全範囲を対象に、所望の範囲の銅薄膜エッチングを行う「エッチング」Ｓ２５ステップと、測定端子部のレジスト膜を剥離する「エッチングレジスト剥離」Ｓ２６ステップと、所定の測定端子部の「インピーダンス値測定」Ｓ２７ステップと、「測定データ」Ｓ２８を基にデータ処理を行い、部分エッチング範囲を求める「測定データ処理エッチング条件」Ｓ２９ステップと、基板の任意の範囲を対象に選択された回路パターンに対して部分エッチングを行う「選択エッチング」Ｓ３０ステップとの方法により成る。
【００３１】
前記「基板―全数」Ｓ２１ステップでは、本発明のプリント基板製作工程を示すフローチャートの開始として、回路パターンが形成される本工程の前工程（例えば、穴開け、スルホールメッキ、銅メッキ等）が終了した量産基板を逐次、自動ライン化された本工程に投入する。
【００３２】
以下に、個別の工程の詳細について説明する。
【００３３】
前記「エッチングファクタ入力」Ｓ２２ステップでは、Ｓ２１ステップ工程と並行に進める工程として、パターン寸法などのパラメータとするエッチングファクタをパターンフィルム作製する設備に入力する。
【００３４】
前記「パターンフィルム作製」Ｓ２３ステップでは、Ｓ２２ステップの処理結果を受けて、そのエッチングファクタに基づいて回路パターンとなるパターンフィルムを作製する。
【００３５】
エッチングファクタは、銅箔膜の回路パターン幅などの仕上がり寸法がエッチング処理により、パターンフィルムのパターン幅に比較して痩せる（細くなる）寸法分をパターンフィルムのパターン幅に予め加えておく差分のことである。この差分の値には、後述する選択エッチングの調整分も含めておく。
【００３６】
前記「エッチングレジスト形成」Ｓ２４ステップでは、Ｓ２１ステップおよびＳ２３ステップの処理結果を受けて、得られたパターンフィルムを用いて、投入された量産基板に対し、回路パターンとして銅薄膜を基板上に残させるためのエッチングレジスト膜を形成する。
【００３７】
前記「エッチング」Ｓ２５ステップでは、Ｓ２４ステップの処理結果を受けて、レジスト膜が成膜されていなく、表面に露出された銅箔部分のエッチングを行う。この工程でのエッチング処理は、通常、化学的処理により行われる。
【００３８】
前記「エッチングレジスト剥離」Ｓ２６ステップでは、Ｓ２５ステップの処理結果を受けて、外部測定器の測定プローブを電気的に接触させる端子部となる箇所の回路パターン面上に成膜されたレジスト膜を剥離し、銅箔部分を表面に露出させる処理をする。この「エッチングレジスト剥離」の実施例については、後述する。
【００３９】
前記「インピーダンス値測定」Ｓ２７ステップでは、Ｓ２６ステップの処理結果を受けて、外部からデジタル・シリアル・アナライザまたは、ネットワークアナライザ等の外部測定器を用いて、前記測定端子部を有する回路パターンのインピーダンス測定を自動で行う。
【００４０】
「測定データ」Ｓ２８ステップでは、Ｓ２７ステップの処理工程でインピーダンス値測定の結果、得られた測定値を生産設備の所定のメモリエリアに記憶させる。
【００４１】
前記「測定データ処理エッチング条件」Ｓ２９ステップでは、Ｓ２７ステップの処理結果を受けて、前記測定データＳ２８を読み出して、これを基に、以下に説明するデータ処理を例として行う。
【００４２】
片面基板によるマイクロストリップラインを対象例として得られた測定データの場合、基板回路のパターンの幅（ｗ）、パターンの厚さ（ｔ）、基板絶縁層の厚さ（ｈ）、基板絶縁層の誘電率（εｒ）とすれば、インピーダンス測定値（Ｚ０）は、次の式で表される。
【００４３】
【数１】
【００４４】
この式より、パターン幅（ｗ）の値が小さく（または、大きく）なるとインピーダンス（Ｚ０）は大きく（または、小さく）なることが云える。このように、インピーダンス（Ｚ０）に基準値に対して大小の誤差が生じると、信号に反射などの悪影響が発生する。
【００４５】
プリント基板製作の工程中の現象としては、銅薄膜のエッチング時間が長くなるとパターン幅（ｗ）の値を僅かに小さくさせてしまい、回路のインピーダンス（Ｚ０）を大きくさせる。
【００４６】
逆に、銅薄膜のエッチング時間が短くなるとパターン幅（ｗ）の値を僅かに大きくさせてしまい、回路のインピーダンス（Ｚ０）を小さくさせることとなる。
【００４７】
この現象を勘案して、最初に入力されるＳ２２のエッチングファクタ入力時には、銅薄膜のエッチング時間が僅かに短くなるようにデータ設定を行い、Ｓ２５エッチングで得られた、ストリップラインを例とする所定の回路パターン幅が僅かに大きめとなるようにしておく。
【００４８】
そこで、Ｓ２９ステップでは、測定データを検索し、前記ストリップラインのような高精度を求める所定の箇所の回路において、インピーダンス（Ｚ０）が小さい部分のパターン（パターン幅が広い）を捜し出し、ここで選択されたパターン幅に対して、所望のインピーダンス（Ｚ０）となるように、追加で銅箔膜エッチングを行い、パターン幅を規定値になるように狭くするための条件を得るデータ処理を実行する。
【００４９】
ここで選択されたパターン幅に対して追加で銅箔膜エッチングを行う場合は、エッチング液を吹きつける場所を選択し、エッチング液を吹きつける圧力やエッチング液の量の調整により、所望のインピーダンス（Ｚ０）となるようにエッチングを行う。
【００５０】
前記「選択エッチング」Ｓ３０ステップでは、Ｓ２９ステップの処理結果を受けて、量産する全基板から1枚毎に、逐次、前記エッチング条件のステップＳ２９で選択された回路パターンに対して、追加のエッチング処理を実行する。
【００５１】
ここでのエッチングは、例として、エッチング液等による化学処理やレーザ加工などの光学処理により行われる。
【００５２】
なお、前記ストリップラインのような高精度を求める所定の回路以外の回路であって、±１０％程度での精度で十分な動作が行えるような、接続されればよい程度の回路パターンに対しては、インピーダンス測定に指定されないので、「エッチングレジスト剥離」Ｓ２６ステップから「選択エッチング」Ｓ３０ステップは実行されない。
【００５３】
なお、前記「インピーダンスコントロールエッチング工程」Ｓ１００ステップでは、上記Ｓ２５ステップからＳ３０ステップまでの処理ステップを自動実行区間とする。
【００５４】
前記「検査」Ｓ３１ステップでは、Ｓ３０ステップの処理結果を受けて、インピーダンスコントロールエッチング工程が完了した基板に対して、エッチング状態を検査する中間検査としての検査をする。
【００５５】
前記「次工程」Ｓ３２ステップでは、Ｓ３１ステップの検査結果を受けて、ロット合格であれば、本発明のプリント基板製作工程を示すフローチャートの終了として、ソルダーレジストなどの次工程へ進ませる。
【００５６】
図２は、本発明のプリント基板製作の部分概念図を示し、エッチングレジスト剥離の実施例を説明するための図である。
【００５７】
外部測定器の測定プローブを電気的接触させる端子部を形成するには、端子部に覆われたレジスト膜を剥離し、銅箔部分を表面に露出させるエッチングレジスト剥離（図１Ｓ２６ステップに該当）が必要となる。
【００５８】
図２において、１は、測定プローブを電気的接触させる測定プローブ接触端子である。
【００５９】
２は、測定プローブ接触端子１から絶縁された中心にあって、プリント基板の裏面に成膜された接地銅箔面と接続される接地（ＧＮＤ）スルホール端子である。
【００６０】
３は、測定プローブ接触端子１を覆うレジスト膜を削り取るナイフ形状のレジスト剥離器具である。
【００６１】
エッチングレジスト剥離は、測定プローブ接触端子１のレジスト範囲に対して、レジスト剥離器具３を用いて、接地スルホール端子２および、絶縁エリア（クリアランス）（ｂ）を避けつつ、剥離器具動作方向（ａ）にスライドさせながら測定プローブ接触端子１を覆うレジスト膜を削り取ることによって、測定プローブ接触端子１の銅箔部分を表面に露出させる工程である。
【００６２】
レジスト剥離器具３は、接地スルホール端子２の方向を剥離器具動作方向（ａ）としながらレジスト膜を所定の範囲だけ削り取る。
【００６３】
測定プローブ接触端子１の形状は、例えば、１０mm角の正方形（回路パターン）とし、その中心は、φ１．３mmの接地スルホールとしている。この両者間に外部測定器の測定プローブを電気的に接触できるように絶縁エリア（クリアランス）（ｂ）を設けてある。
【００６４】
このように、本発明によれば、「インピーダンスコントロールエッチング工程」Ｓ１００ステップとする手順を進めることによって、量産する全部の基板に対して、１枚毎に、所定の回路のインピーダンス値を測定し、調整しながらエッチングを行うので、歩留まりや精度補償が改善された高精度プリント基板を製作できるようになる。
【００６５】
また、本発明によれば、先行基板を投入して、所望のエッチングファクタを得るための工程のリードタイムが不要となり、全体のリードタイムが減少する。
【００６６】
インピーダンス値を測定する所定の回路は、ストリップラインのような高周波回路に用いる回路パターンのほか、クロック速度が１ＧＨｚ前後の高速動作を行うデジタル回路パターンを対象にしてもよいことは云うまでもない。
【産業上の利用可能性】
【００６７】
本発明は、電子機器に用いられるプリント基板の製作工程に適用して、高精度プリント基板の生産ラインとして構築できる。
【図面の簡単な説明】
【００６８】
【図１】本発明のプリント基板製作工程のフローチャート図である。
【図２】本発明のプリント基板製作概念図である。
【図３】従来技術のプリント基板製作工程のフローチャート図である。
【符号の説明】
【００６９】
１・・・測定プローブ接触端子
２・・・ＧＮＤスルホール端子
３・・・レジスト剥離器具
ａ・・・剥離器具動作方向
ｂ・・・絶縁エリア
【技術分野】
【０００１】
本発明は、印刷回路の製作に関し、特に銅薄膜のエッチング工程に供して好適なプリント基板製作方法に関する。
【背景技術】
【０００２】
電子機器を動作させる機能回路として、多くの電子回路は、プリント基板上に印刷回路を形成している。プリント基板に搭載される電子部品間の接続は、プリント基板上に形成される印刷回路（回路パターン）によって行われる。プリント基板の基材は、例えば、ガラスエポキシ樹脂板のような絶縁層と電気導体となる銅薄膜等によって、積層板としている。
【０００３】
プリント基板の製作工程において、回路パターンは銅薄膜のエッチングにより残された部分から形成される。回路として残すべき銅薄膜はレジスト膜のパターンによって、その寸法が決定づけられる。ストリップラインのような高周波回路は、銅薄膜の回路パターンの寸法で決まる回路インピーダンスが精度よく実現されていないと、信号の反射などが生じ、所望の出力が得られないことがある。また、デジタル回路にあっては、所望の高速動作ができなくなることがある。
【０００４】
電子機器は、小型化、高機能化が進み、用いられる電子回路が高密度、高速度が必須とされ、プリント基板の回路パターンの形状も高精度が求められる。
【０００５】
プリント基板の回路パターンの製作精度は、通常のプロセスで±１０％、精度向上のプロセスを加えれば、±５％以下が達成できる。
【０００６】
前記のように、ストリップラインのような高周波回路に用いる回路パターンは、回路パターンのインピーダンスを調整できるようなプリント基板製作工程を有する場合がある。
【０００７】
このような高精度プリント基板の製作には、レジスト成膜および、エッチングの工程がポイントとなる。
【０００８】
図３に、従来技術を用いた高精度のプリント基板の製作工程図を示し、レジスト成膜および、エッチングの工程について概略説明する。
【０００９】
回路パターンを形成する前の工程まで終了した基板のうち、先ず、インピーダンス測定を行うテスト基板とする先行基板を工程に投入する。（Ｓ１ステップ）。Ｓ１工程と並行に、パターン寸法などのパラメータとなるエッチングファクタをパターンフィルム作製する設備に入力する工程（Ｓ２ステップ）と、そのエッチングファクタに基づいて回路パターンとなるパターンフィルム作製する工程（Ｓ３ステップ）が実行される。エッチングファクタは、パターン幅などの仕上がり寸法がエッチング処理により、パターンフィルムのパターン幅に比較して痩せる（細くなる）ことがあり、この寸法分をパターンフィルムのパターン幅に予め加えておく差分のことである。
【００１０】
次に、得られたパターンフィルムを用いて、投入された先行基板に対し、エッチングレジスト膜を形成する工程（Ｓ４ステップ）へ進み、更に、レジスト膜が成膜されていない銅箔部分のエッチング工程（Ｓ５ステップ）へ進む。
【００１１】
次に、測定プローブを当てる箇所の回路パターン部面上に形成されたレジスト膜を剥離し、銅箔部分を表面に露出させるエッチングレジスト剥離工程（Ｓ６ステップ）を実行する。
【００１２】
次に、外部からデジタル・シリアル・アナライザまたは、ネットワークアナライザを用いたインピーダンス測定を手動で行うインピーダンス値測定工程（Ｓ７ステップ）を実行する。
【００１３】
インピーダンス値測定の結果、得られた測定値が仕様値に納まっているか否かの判定を行う工程（Ｓ８ステップ）を実行する。
【００１４】
この判定結果が仕様値内（ＹＥＳ）であれば、回路パターンを形成する前工程まで終了した量産する全基板を投入する基板・全数工程（Ｓ９ステップ）に入り、この全数の基板に対し、前記エッチングレジスト膜形成のＳ４該当工程および、銅箔膜エッチングのＳ５該当工程を順次、実行する全数投入Ｓ４，Ｓ５工程（Ｓ１０ステップ）へ進む。
【００１５】
次に、検査工程（Ｓ１１ステップ）および、次工程（Ｓ１２ステップ）へ進む。
【００１６】
前記、Ｓ８ステップの判定結果が仕様値外れ（ＮＯ）であれば、測定データに従いエッチングファクタの数値が変更され、得られた新たなエッチングファクタを入力するためにＳ２ステップへ戻り、再度、新しいパターンフィルムがＳ３ステップにて作成される。
【００１７】
並びに、再度、Ｓ１ステップにて、新たな先行基板を投入し、Ｓ４ステップからＳ８ステップを実行し、量産に入るには、Ｓ８の判定結果がＹＥＳとなるまで繰り返さなければならない。
【００１８】
これでは、プリント基板生産において、歩留まり、リードタイム、精度補償の点で悪化させる問題がある。
【００１９】
本発明の先行技術として、プリント基板製作工程において、ラインの搬送方法を改善してエッチング精度を上げる提案がある。（例えば、特許文献１ 参照）
【特許文献１】特開平２−１２８４９３号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【００２０】
図３の従来技術は、回路パターンの仕上がり精度が±５％となるレジスト成膜および、エッチングの工程を備えた高精度プリント基板の製作が行えるものの、量産基板製作工程の投入毎に加工条件を決めるまでの先行基板の数量が必要となり、その数量を本番基板数量に加えた分の基板全数となり、歩留まり悪化の一因となる。
【００２１】
更に、先行基板を投入して、所望のエッチングファクタを得るための工程のリードタイムが必要となり、量産基板の製作リードタイムを含めた全体のリードタイムが増加する一因となる。
【００２２】
更に、先行基板の工程により、一度決めたエッチングファクタを用いた一括量産であるので、プリント基板毎にエッチング精度にバラツキが生じることもあり、また、エッチング精度が量産数終了まで適正に続かないこともあり、ときには、選別作業、ロット不良を起こす一因となる。
【００２３】
本発明の目的は、上記従来技術の問題点を解決し、歩留まり、リードタイム、精度補償が改善された高精度プリント基板の製作が行えるようなプリント基板製作方法を提供することにある。
【課題を解決するための手段】
【００２４】
この目的を達成するために、本発明のプリント基板製作方法は、エッチング条件を設定するエッチングファクタ入力ステップと、該エッチングファクタに基づき形成されるパターンフィルム作製ステップと、該パターンフィルムを用いて銅薄膜の非エッチング範囲を形成するエッチングレジスト形成ステップと、インピーダンス調整が行えるようにして銅薄膜のエッチングを実行するインピーダンスコントロールエッチング工程ステップとを手順としたプリント基板製作方法であって、
前記インピーダンスコントロールエッチング工程ステップは、基板全範囲を対象に、所望の範囲の銅薄膜エッチングを行うエッチングステップと、所定の測定端子部のレジスト膜を剥離するエッチングレジスト剥離ステップと、前記測定端子部を有する回路パターンのインピーダンスを測定し、測定データを得るインピーダンス値測定ステップと、前記測定データを基にデータ処理を行い、追加エッチングの箇所を求める測定データ処理エッチング条件ステップと、該測定データ処理エッチング条件に基づき選択された回路パターンに対して行う選択エッチングステップとより成る手順を備えた。
【発明の効果】
【００２５】
本発明によれば、インピーダンスを調整（コントロール）してプリント基板製作工程を進める高精度プリント基板の製作において、量産基板製作工程の量産ロット投入毎に加工条件を決める先行基板の数量確保が不必要となり、投入量は本番基板数量分の基板数でよく、歩留まりが向上する。
【００２６】
更に、量産基板一枚ごとの製作リードタイムが、従来技術の量産工程部分のリードタイムに比較して若干増えるものの、先行基板を投入して、所望のエッチングファクタを得るための工程のリードタイムが不要となるため、量産全体のリードタイムでは減少する。
【００２７】
更に、量産基板一枚ごとに、エッチング精度が管理されるので、選別作業、ロット不良を起こすことが極めて少なくなるので精度補償がより確実となる。
【００２８】
また、プリント基板の製作工程の自動化も達成され、所望の設計値（±５％以下）であっても対応可能な高精度の回路パターンを製作できるようになる。
【発明を実施するための最良の形態】
【００２９】
図１に、本発明の一実施形態であるプリント基板製作工程のフローチャート図を示し、そのプリント基板製作方法について説明する。
【００３０】
本実施形態のプリント基板製作方法は、量産対象の全数の基板を逐次、工程に投入する「基板―全数」Ｓ２１ステップと、前記Ｓ２１工程と並行に、エッチング条件を入力する「エッチングファクタ入力」Ｓ２２ステップおよび、エッチングファクタに基づきパターンフィルムを作製する「パターンフィルム作製」Ｓ２３ステップと、非エッチング範囲となるエッチングレジスト膜を形成する「エッチングレジスト形成」Ｓ２４ステップと、エッチング、インピーダンス値測定および、選択エッチングを主な手順とする「インピーダンスコントロールエッチング工程」Ｓ１００ステップと、「検査」Ｓ３１とにより順に実行する手順であって、前記「インピーダンスコントロールエッチング工程」Ｓ１００ステップは、基板全範囲を対象に、所望の範囲の銅薄膜エッチングを行う「エッチング」Ｓ２５ステップと、測定端子部のレジスト膜を剥離する「エッチングレジスト剥離」Ｓ２６ステップと、所定の測定端子部の「インピーダンス値測定」Ｓ２７ステップと、「測定データ」Ｓ２８を基にデータ処理を行い、部分エッチング範囲を求める「測定データ処理エッチング条件」Ｓ２９ステップと、基板の任意の範囲を対象に選択された回路パターンに対して部分エッチングを行う「選択エッチング」Ｓ３０ステップとの方法により成る。
【００３１】
前記「基板―全数」Ｓ２１ステップでは、本発明のプリント基板製作工程を示すフローチャートの開始として、回路パターンが形成される本工程の前工程（例えば、穴開け、スルホールメッキ、銅メッキ等）が終了した量産基板を逐次、自動ライン化された本工程に投入する。
【００３２】
以下に、個別の工程の詳細について説明する。
【００３３】
前記「エッチングファクタ入力」Ｓ２２ステップでは、Ｓ２１ステップ工程と並行に進める工程として、パターン寸法などのパラメータとするエッチングファクタをパターンフィルム作製する設備に入力する。
【００３４】
前記「パターンフィルム作製」Ｓ２３ステップでは、Ｓ２２ステップの処理結果を受けて、そのエッチングファクタに基づいて回路パターンとなるパターンフィルムを作製する。
【００３５】
エッチングファクタは、銅箔膜の回路パターン幅などの仕上がり寸法がエッチング処理により、パターンフィルムのパターン幅に比較して痩せる（細くなる）寸法分をパターンフィルムのパターン幅に予め加えておく差分のことである。この差分の値には、後述する選択エッチングの調整分も含めておく。
【００３６】
前記「エッチングレジスト形成」Ｓ２４ステップでは、Ｓ２１ステップおよびＳ２３ステップの処理結果を受けて、得られたパターンフィルムを用いて、投入された量産基板に対し、回路パターンとして銅薄膜を基板上に残させるためのエッチングレジスト膜を形成する。
【００３７】
前記「エッチング」Ｓ２５ステップでは、Ｓ２４ステップの処理結果を受けて、レジスト膜が成膜されていなく、表面に露出された銅箔部分のエッチングを行う。この工程でのエッチング処理は、通常、化学的処理により行われる。
【００３８】
前記「エッチングレジスト剥離」Ｓ２６ステップでは、Ｓ２５ステップの処理結果を受けて、外部測定器の測定プローブを電気的に接触させる端子部となる箇所の回路パターン面上に成膜されたレジスト膜を剥離し、銅箔部分を表面に露出させる処理をする。この「エッチングレジスト剥離」の実施例については、後述する。
【００３９】
前記「インピーダンス値測定」Ｓ２７ステップでは、Ｓ２６ステップの処理結果を受けて、外部からデジタル・シリアル・アナライザまたは、ネットワークアナライザ等の外部測定器を用いて、前記測定端子部を有する回路パターンのインピーダンス測定を自動で行う。
【００４０】
「測定データ」Ｓ２８ステップでは、Ｓ２７ステップの処理工程でインピーダンス値測定の結果、得られた測定値を生産設備の所定のメモリエリアに記憶させる。
【００４１】
前記「測定データ処理エッチング条件」Ｓ２９ステップでは、Ｓ２７ステップの処理結果を受けて、前記測定データＳ２８を読み出して、これを基に、以下に説明するデータ処理を例として行う。
【００４２】
片面基板によるマイクロストリップラインを対象例として得られた測定データの場合、基板回路のパターンの幅（ｗ）、パターンの厚さ（ｔ）、基板絶縁層の厚さ（ｈ）、基板絶縁層の誘電率（εｒ）とすれば、インピーダンス測定値（Ｚ０）は、次の式で表される。
【００４３】
【数１】
【００４４】
この式より、パターン幅（ｗ）の値が小さく（または、大きく）なるとインピーダンス（Ｚ０）は大きく（または、小さく）なることが云える。このように、インピーダンス（Ｚ０）に基準値に対して大小の誤差が生じると、信号に反射などの悪影響が発生する。
【００４５】
プリント基板製作の工程中の現象としては、銅薄膜のエッチング時間が長くなるとパターン幅（ｗ）の値を僅かに小さくさせてしまい、回路のインピーダンス（Ｚ０）を大きくさせる。
【００４６】
逆に、銅薄膜のエッチング時間が短くなるとパターン幅（ｗ）の値を僅かに大きくさせてしまい、回路のインピーダンス（Ｚ０）を小さくさせることとなる。
【００４７】
この現象を勘案して、最初に入力されるＳ２２のエッチングファクタ入力時には、銅薄膜のエッチング時間が僅かに短くなるようにデータ設定を行い、Ｓ２５エッチングで得られた、ストリップラインを例とする所定の回路パターン幅が僅かに大きめとなるようにしておく。
【００４８】
そこで、Ｓ２９ステップでは、測定データを検索し、前記ストリップラインのような高精度を求める所定の箇所の回路において、インピーダンス（Ｚ０）が小さい部分のパターン（パターン幅が広い）を捜し出し、ここで選択されたパターン幅に対して、所望のインピーダンス（Ｚ０）となるように、追加で銅箔膜エッチングを行い、パターン幅を規定値になるように狭くするための条件を得るデータ処理を実行する。
【００４９】
ここで選択されたパターン幅に対して追加で銅箔膜エッチングを行う場合は、エッチング液を吹きつける場所を選択し、エッチング液を吹きつける圧力やエッチング液の量の調整により、所望のインピーダンス（Ｚ０）となるようにエッチングを行う。
【００５０】
前記「選択エッチング」Ｓ３０ステップでは、Ｓ２９ステップの処理結果を受けて、量産する全基板から1枚毎に、逐次、前記エッチング条件のステップＳ２９で選択された回路パターンに対して、追加のエッチング処理を実行する。
【００５１】
ここでのエッチングは、例として、エッチング液等による化学処理やレーザ加工などの光学処理により行われる。
【００５２】
なお、前記ストリップラインのような高精度を求める所定の回路以外の回路であって、±１０％程度での精度で十分な動作が行えるような、接続されればよい程度の回路パターンに対しては、インピーダンス測定に指定されないので、「エッチングレジスト剥離」Ｓ２６ステップから「選択エッチング」Ｓ３０ステップは実行されない。
【００５３】
なお、前記「インピーダンスコントロールエッチング工程」Ｓ１００ステップでは、上記Ｓ２５ステップからＳ３０ステップまでの処理ステップを自動実行区間とする。
【００５４】
前記「検査」Ｓ３１ステップでは、Ｓ３０ステップの処理結果を受けて、インピーダンスコントロールエッチング工程が完了した基板に対して、エッチング状態を検査する中間検査としての検査をする。
【００５５】
前記「次工程」Ｓ３２ステップでは、Ｓ３１ステップの検査結果を受けて、ロット合格であれば、本発明のプリント基板製作工程を示すフローチャートの終了として、ソルダーレジストなどの次工程へ進ませる。
【００５６】
図２は、本発明のプリント基板製作の部分概念図を示し、エッチングレジスト剥離の実施例を説明するための図である。
【００５７】
外部測定器の測定プローブを電気的接触させる端子部を形成するには、端子部に覆われたレジスト膜を剥離し、銅箔部分を表面に露出させるエッチングレジスト剥離（図１Ｓ２６ステップに該当）が必要となる。
【００５８】
図２において、１は、測定プローブを電気的接触させる測定プローブ接触端子である。
【００５９】
２は、測定プローブ接触端子１から絶縁された中心にあって、プリント基板の裏面に成膜された接地銅箔面と接続される接地（ＧＮＤ）スルホール端子である。
【００６０】
３は、測定プローブ接触端子１を覆うレジスト膜を削り取るナイフ形状のレジスト剥離器具である。
【００６１】
エッチングレジスト剥離は、測定プローブ接触端子１のレジスト範囲に対して、レジスト剥離器具３を用いて、接地スルホール端子２および、絶縁エリア（クリアランス）（ｂ）を避けつつ、剥離器具動作方向（ａ）にスライドさせながら測定プローブ接触端子１を覆うレジスト膜を削り取ることによって、測定プローブ接触端子１の銅箔部分を表面に露出させる工程である。
【００６２】
レジスト剥離器具３は、接地スルホール端子２の方向を剥離器具動作方向（ａ）としながらレジスト膜を所定の範囲だけ削り取る。
【００６３】
測定プローブ接触端子１の形状は、例えば、１０mm角の正方形（回路パターン）とし、その中心は、φ１．３mmの接地スルホールとしている。この両者間に外部測定器の測定プローブを電気的に接触できるように絶縁エリア（クリアランス）（ｂ）を設けてある。
【００６４】
このように、本発明によれば、「インピーダンスコントロールエッチング工程」Ｓ１００ステップとする手順を進めることによって、量産する全部の基板に対して、１枚毎に、所定の回路のインピーダンス値を測定し、調整しながらエッチングを行うので、歩留まりや精度補償が改善された高精度プリント基板を製作できるようになる。
【００６５】
また、本発明によれば、先行基板を投入して、所望のエッチングファクタを得るための工程のリードタイムが不要となり、全体のリードタイムが減少する。
【００６６】
インピーダンス値を測定する所定の回路は、ストリップラインのような高周波回路に用いる回路パターンのほか、クロック速度が１ＧＨｚ前後の高速動作を行うデジタル回路パターンを対象にしてもよいことは云うまでもない。
【産業上の利用可能性】
【００６７】
本発明は、電子機器に用いられるプリント基板の製作工程に適用して、高精度プリント基板の生産ラインとして構築できる。
【図面の簡単な説明】
【００６８】
【図１】本発明のプリント基板製作工程のフローチャート図である。
【図２】本発明のプリント基板製作概念図である。
【図３】従来技術のプリント基板製作工程のフローチャート図である。
【符号の説明】
【００６９】
１・・・測定プローブ接触端子
２・・・ＧＮＤスルホール端子
３・・・レジスト剥離器具
ａ・・・剥離器具動作方向
ｂ・・・絶縁エリア
【特許請求の範囲】
【請求項１】
エッチング条件を設定するエッチングファクタ入力ステップと、該エッチングファクタに基づき形成されるパターンフィルム作製ステップと、該パターンフィルムを用いて銅薄膜の非エッチング範囲を形成するエッチングレジスト形成ステップと、インピーダンス調整が行えるようにして銅薄膜のエッチングを実行するインピーダンスコントロールエッチング工程ステップとを手順としたプリント基板製作方法において、
前記インピーダンスコントロールエッチング工程ステップは、基板全範囲を対象に、所望の範囲の銅薄膜エッチングを行うエッチングステップと、所定の測定端子部のレジスト膜を剥離するエッチングレジスト剥離ステップと、前記測定端子部を有する回路パターンのインピーダンスを測定し、測定データを得るインピーダンス値測定ステップと、前記測定データを基にデータ処理を行い、追加エッチングの箇所を求める測定データ処理エッチング条件ステップと、該測定データ処理エッチング条件に基づき選択された回路パターンに対して実行する選択エッチングステップとより成る手順を備えたプリント基板製作方法。
【請求項１】
エッチング条件を設定するエッチングファクタ入力ステップと、該エッチングファクタに基づき形成されるパターンフィルム作製ステップと、該パターンフィルムを用いて銅薄膜の非エッチング範囲を形成するエッチングレジスト形成ステップと、インピーダンス調整が行えるようにして銅薄膜のエッチングを実行するインピーダンスコントロールエッチング工程ステップとを手順としたプリント基板製作方法において、
前記インピーダンスコントロールエッチング工程ステップは、基板全範囲を対象に、所望の範囲の銅薄膜エッチングを行うエッチングステップと、所定の測定端子部のレジスト膜を剥離するエッチングレジスト剥離ステップと、前記測定端子部を有する回路パターンのインピーダンスを測定し、測定データを得るインピーダンス値測定ステップと、前記測定データを基にデータ処理を行い、追加エッチングの箇所を求める測定データ処理エッチング条件ステップと、該測定データ処理エッチング条件に基づき選択された回路パターンに対して実行する選択エッチングステップとより成る手順を備えたプリント基板製作方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１０−８０６６１（Ｐ２０１０−８０６６１Ａ）
【公開日】平成２２年４月８日（２０１０．４．８）
【国際特許分類】
【出願番号】特願２００８−２４７０１２（Ｐ２００８−２４７０１２）
【出願日】平成２０年９月２６日（２００８．９．２６）
【出願人】（０００００１１２２）株式会社日立国際電気 (5,007)
【Ｆターム（参考）】
【公開日】平成２２年４月８日（２０１０．４．８）
【国際特許分類】
【出願日】平成２０年９月２６日（２００８．９．２６）
【出願人】（０００００１１２２）株式会社日立国際電気 (5,007)
【Ｆターム（参考）】
[ Back to top ]