プリント配線基板製造方法及びプリント配線基板、並びに特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラム
【課題】 実測値と極めて高精度での一致を実現するマイクロストリップライン及びストリップラインの特性インピーダンスを算出する新たな算出式を提案し、この算出式を用いてプリント配線基板の製造を行う。
【解決手段】 プリント配線基板を製造する際の製造プロセスにおいては、ステップS1において、コンピュータを用いたシミュレーションに基づく導体パターンを設計して特性インピーダンスのシミュレーション値を算出する。このとき、製造プロセスにおいては、ステップS1において、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値を算出する。
【解決手段】 プリント配線基板を製造する際の製造プロセスにおいては、ステップS1において、コンピュータを用いたシミュレーションに基づく導体パターンを設計して特性インピーダンスのシミュレーション値を算出する。このとき、製造プロセスにおいては、ステップS1において、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値を算出する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、各種電子機器に搭載され、いわゆるマイクロストリップライン及び/又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板を製造するプリント配線基板製造方法、及びこのプリント配線基板製造方法を用いて製造されたプリント配線基板、並びにマイクロストリップライン及び/又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラムに関する。
【背景技術】
【0002】
近年、例えば携帯電話機等の各種電子機器においては、各種電子部品を機械的に固定し且つ電気的に接続するために、プリント配線基板が搭載される。プリント配線基板においては、各種電子部品を接続するために、いわゆるマイクロストリップラインやストリップラインが用いられる。
【0003】
これらマイクロストリップラインやストリップラインとしては、1本の信号用導体で形成されるシングルエンドの回路の他、2本の信号用導体を用いて形成し、これら2本の信号用導体を介して差動信号を伝送する差動回路も用いられる。差動回路は、シングルエンドのマイクロストリップラインやストリップラインに比べ、ノイズに対する耐性に優れ、信号減衰に対するマージンが大きく、低電圧動作が可能であり、EMI(Electromagnetic Interference)の低減に優れる、といった利点を有する。
【0004】
一般に、プリント配線基板においては、その電気特性が設計回路には表されないことから、各種電子部品の実装後、設計どおりの動作をさせるためには、電気特性を予め把握しておく必要がある。特に、プリント配線基板においては、近年の高密度実装に対する要求にともない、この設計が重要視されている。このようなプリント配線基板の電気特性を設計段階で求める手法としては、例えば特許文献1及び特許文献2に記載されたものがある。
【0005】
【特許文献1】特開2001−195437号公報
【特許文献2】特開2001−255346号公報
【0006】
特許文献1には、差動信号が伝送される平行に配置された2本の差動信号線を設計する差動信号線の設計方法が開示されている。具体的には、この特許文献1には、差動信号線の終端抵抗の態様を変化させながら、外部へ放射される電波量を、コンピュータ・シミュレーションによって予測し、予測した電波量を最適化すべく、差動信号線における終端抵抗の態様を決定する技術が開示されている。
【0007】
一方、特許文献2には、マイクロストリップラインを構成する絶縁基板の誘電体損失或いは誘電正接等を正確に得るための誘電特性の算出方法が開示されている。具体的には、この特許文献2には、特性インピーダンスが互いに異なり、同一材質の誘電体材料を用いて構成されたトリプレート型の第1のマイクロストリップラインと第2のマイクロストリップラインとの各全損失を測定によって求めるとともに、各マイクロストリップラインにおけるストリップ導体自身の導体損失を計算によって求め、所定の数式を用いて誘電体材料の誘電体損失を求める技術が開示されている。
【0008】
ここで、プリント配線基板においては、伝送される信号の周波数が高い場合には、信号の反射を防止するとともに、周囲のノイズの影響等を回避すべく、信号源と負荷側との間で特性インピーダンスを一致させる必要があり、設計の段階で、この特性インピーダンスを正確に把握することが重要とされる。
【0009】
一般に、特性インピーダンスZ0(Ω/m)は、導体の単位当たりの抵抗をR(Ω/m)、インダクタンスをL(H/m)、コンダクタンスをG(S/m)、キャパシタンスをC(F/m)とすると、次式(9)で表される。
【0010】
【数9】
【0011】
なお、プリント配線基板においては、特性インピーダンスZ0は、マイクロストリップラインやストリップラインの構造等の関数で表すことができ、多数の実験式が提案されている(例えば、非特許文献1参照。)。
【0012】
【非特許文献1】MWAVE−LABORATORY、"マイクロストリップライン(Microstrip line)"、[online]、[平成15年2月8日検索]、インターネット<URL: http://www.mwave-lab.jp/mline.htm/>
【発明の開示】
【発明が解決しようとする課題】
【0013】
ところで、上述したマイクロストリップラインやストリップラインにおける特性インピーダンスを算出する実験式は、多数提案されているものの、実測値と極めて良好な一致を呈するものは未だ存在していない。
【0014】
したがって、これらマイクロストリップラインやストリップラインによって信号線を形成したプリント配線基板を製造するにあたっては、従来提案されている実験式を用いたシミュレーションに基づいて導体パターン設計を行い、この設計にしたがって実際に製造した基板に設けられたテストクーポンを用いて特性インピーダンスを実測した後、実験式に基づく特性インピーダンスのシミュレーション値と実測値とを比較し、これらシミュレーション値と実測値との間に相違がある場合には、製造した基板に形成された導体パターンの調整を行う、といった工程を経ることになるが、これらシミュレーション値と実測値との間には相違があることが極めて多く、基板上の信号線の幅を調整する等の試行錯誤の作業を多数繰り返す必要があり、生産効率の悪化を招来する要因となっていた。
【0015】
また、従来提案されている実験式を補正することによって精度を向上させた新たな実験式を用いたシミュレーション用のソフトウェアも開発されているが、この種のソフトウェアは、高価であり、また、実測値と極めて良好な一致を呈するには至っていないのが現状である。
【0016】
本発明は、このような実情に鑑みてなされたものであり、実測値と極めて高精度での一致を実現するマイクロストリップライン及びストリップラインの特性インピーダンスを算出する新たな算出式を提案し、この算出式を用いてプリント配線基板の製造を行うプリント配線基板製造方法、及びこのプリント配線基板製造方法を用いて製造されたプリント配線基板を提供することを目的とする。また、本発明は、この新たに提案する算出式を用いたシミュレーションを行う特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラムを提供することを目的とする。
【課題を解決するための手段】
【0017】
上述した目的を達成する本発明にかかるプリント配線基板製造方法は、各種電子機器に搭載され、マイクロストリップライン及び/又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板を製造するプリント配線基板製造方法であって、コンピュータを用いたシミュレーションに基づく導体パターンを設計し、特性インピーダンスのシミュレーション値を算出するシミュレーション工程と、上記シミュレーション工程によるシミュレーション結果に基づいて、導体パターンを形成したプリント配線基板を製造するプリント配線基板製造工程と、上記プリント配線基板製造工程にて製造されたプリント配線基板における特性インピーダンスを実測する特性インピーダンス実測工程と、上記シミュレーション工程にて算出された上記シミュレーション値と、上記特性インピーダンス実測工程にて実測された実測値とを比較する比較工程とを備え、上記シミュレーション工程では、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記特性インピーダンスのシミュレーション値が上記実効導体パターン幅の関数として算出されることを特徴としている。
【0018】
このような本発明にかかるプリント配線基板製造方法は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、この実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値を表して算出することにより、実測値と極めて良好な一致を呈するシミュレーション値を算出することができる。したがって、本発明にかかるプリント配線基板製造方法は、特性インピーダンスが正確に補償された高精度のプリント配線基板を極めて効率よく製造することが可能となる。
【0019】
具体的には、マイクロストリップラインのシングルインピーダンスZ0mのシミュレーション値を算出する場合には、上記シミュレーション工程では、下記一般式(1)を用いてシミュレーション値が算出される。
【0020】
【数10】
【0021】
ただし、Wは導体パターン幅を示し、hは絶縁層厚を示し、εreは下記一般式(2)で表される実効基材比誘電率を示し、Weは下記一般式(3)で表される上記実効導体パターン幅を示し、下記一般式(2)におけるεrは基材比誘電率を示し、下記一般式(3)におけるtは導体パターン厚を示し、C1,C2,C3は、それぞれ、所定の係数である。
【0022】
【数11】
【0023】
【数12】
【0024】
なお、上記係数C1は、上記導体パターン幅と上記絶縁層厚との比W/hが1以上である場合には、0.88×0.9〜0.88×1.1であり、W/hが1未満である場合には、0.98×0.9〜0.98×1.1であり、上記係数C2は、W/hが1以上である場合には、2.50×0.9〜2.50×1.1であり、W/hが1未満である場合には、0.83×0.9〜0.83×1.1であり、上記係数C3は、W/hが1以上である場合には、0.60×0.9〜0.60×1.1であり、W/hが1未満である場合には、1.00×0.9〜1.00×1.1であることが望ましい。
【0025】
本発明にかかるプリント配線基板製造方法においては、係数C1,C2,C3を、それぞれ、このように設定することにより、実測値と極めて良好な一致を呈するマイクロストリップラインのシングルインピーダンスZ0mのシミュレーション値を算出することが可能となる。
【0026】
また、マイクロストリップラインの差動インピーダンスZdiffmは、シングルインピーダンスZ0mを用いて算出することができ、上記シミュレーション工程では、下記一般式(4)を用いてシミュレーション値が算出される。
【0027】
【数13】
【0028】
ただし、Sは導体パターン間隔を示し、C4,C5は、それぞれ、所定の係数である。
【0029】
ここで、上記係数C4は、0.46×0.9〜0.46×1.1であり、上記係数C5は、0.86×0.9〜0.86×1.1であることが望ましい。
【0030】
本発明にかかるプリント配線基板製造方法においては、係数C4,C5を、それぞれ、このように設定することにより、実測値と極めて良好な一致を呈するマイクロストリップラインの差動インピーダンスZdiffmのシミュレーション値を算出することが可能となる。
【0031】
さらに、ストリップラインのシングルインピーダンスZ0sのシミュレーション値を算出する場合には、上記シミュレーション工程では、下記一般式(5)を用いてシミュレーション値が算出される。
【0032】
【数14】
【0033】
ただし、X0は絶縁層厚をh1としたときにおけるシングルインピーダンスを示し、Y0は絶縁層厚をh2としたときにおけるシングルインピーダンスを示し、下記一般式(6)で表される。また、下記一般式(6)におけるεrは基材比誘電率を示し、Wは導体パターン幅を示し、tは導体パターン厚を示し、h1,h2(>h1)は絶縁層厚を示し、Weは上記実効導体パターン幅を示し、C6,C7,C8,C9は、それぞれ、所定の係数である。
【0034】
【数15】
【0035】
なお、上記係数C6は、1.00×0.9〜1.00×1.1であり、上記係数C7は、0.70×0.9〜0.70×1.1であり、上記係数C8は、0.90×0.9〜0.90×1.1であり、上記係数C9は、1.80×0.9〜1.80×1.1であることが望ましい。
【0036】
本発明にかかるプリント配線基板製造方法においては、係数C6,C7,C8,C9を、それぞれ、このように設定することにより、実測値と極めて良好な一致を呈するストリップラインのシングルインピーダンスZ0sのシミュレーション値を算出することが可能となる。
【0037】
さらにまた、ストリップラインの差動インピーダンスZdiffsは、シングルインピーダンスZ0sを用いて算出することができ、上記シミュレーション工程では、下記一般式(7)を用いてシミュレーション値が算出される。
【0038】
【数16】
【0039】
ただし、Xdiffは絶縁層厚をh1としたときにおける差動インピーダンスを示し、Ydiffは絶縁層厚をh2としたときにおける差動インピーダンスを示し、下記一般式(8)で表される。また、下記一般式(8)におけるSは導体パターン間隔を示し、C10,C11,C12,C13は、それぞれ、所定の係数である。
【0040】
【数17】
【0041】
ここで、上記係数C10は、0.65×0.9〜0.65×1.1であり、上記係数C11は、2.30×0.9〜2.30×1.1であり、上記係数C12は、0.30×0.9〜0.30×1.1であり、上記係数C13は、3.60×0.9〜3.60×1.1であることが望ましい。
【0042】
本発明にかかるプリント配線基板製造方法においては、係数C10,C11,C12,C13を、それぞれ、このように設定することにより、実測値と極めて良好な一致を呈するストリップラインの差動インピーダンスZdiffsのシミュレーション値を算出することが可能となる。
【0043】
また、上述した目的を達成する本発明にかかるプリント配線基板は、各種電子機器に搭載され、マイクロストリップライン及び/又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板であって、上記マイクロストリップライン及び/又は上記ストリップラインを形成する所定のパターンからなる信号用導体と、所定の絶縁層とを備え、上記信号用導体は、コンピュータを用いたシミュレーションを実行することによって特性インピーダンスのシミュレーション値が算出され、このシミュレーションに基づいて導体パターンが設計されたものであり、上記特性インピーダンスのシミュレーション値は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として算出されたものであることを特徴としている。
【0044】
このような本発明にかかるプリント配線基板は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、この実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値が算出された信号用導体が形成されていることにより、特性インピーダンスのシミュレーション値が実測値と極めて良好な一致を呈することができる。したがって、本発明にかかるプリント配線基板は、特性インピーダンスが正確に補償されたものとなる。
【0045】
さらに、上述した目的を達成する本発明にかかる特性インピーダンス算出装置は、マイクロストリップライン及び/又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出装置であって、上記マイクロストリップライン及び/又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み手段と、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出手段とを備えることを特徴としている。
【0046】
さらにまた、上述した目的を達成する本発明にかかる特性インピーダンス算出方法は、マイクロストリップライン及び/又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出方法であって、上記マイクロストリップライン及び/又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み工程と、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出工程とを備えることを特徴としている。
【0047】
また、上述した目的を達成する本発明にかかる特性インピーダンス算出プログラムは、マイクロストリップライン及び/又はストリップラインの特性インピーダンスを算出するシミュレーションを行うコンピュータ実行可能な特性インピーダンス算出プログラムであって、上記マイクロストリップライン及び/又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み処理と、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出処理とを備えることを特徴としている。
【0048】
このような本発明にかかる特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラムは、それぞれ、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、この実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値を算出することにより、実測値と極めて良好な一致を呈するシミュレーション値を算出することができる。したがって、本発明にかかる特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラムは、それぞれ、特性インピーダンスが正確に補償された高精度のプリント配線基板の極めて効率的な製造に寄与することができる。
【発明の効果】
【0049】
本発明によれば、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、この実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値を表して算出することにより、実測値と極めて良好な一致を呈するシミュレーション値を算出することができる。したがって、本発明によれば、特性インピーダンスが正確に補償された高精度のプリント配線基板を極めて効率よく製造することが可能となる。
【発明を実施するための最良の形態】
【0050】
以下、本発明を適用した具体的な実施の形態について図面を参照しながら詳細に説明する。
【0051】
この実施の形態は、各種電子機器に搭載され、いわゆるマイクロストリップライン及び/又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板における特性インピーダンスを算出する新たな手法を提案するものである。特に、この新たな手法は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅というパラメータを新たに導入し、従来であれば導体パターン幅の関数で表される特性インピーダンスを、この実効導体パターン幅の関数として表すことにより、実測値と極めて良好な一致を呈する特性インピーダンスを算出することができるものである。
【0052】
まず、シングルエンドのマイクロストリップラインが形成されたプリント配線基板におけるシングルインピーダンスを算出する手法について説明する。
【0053】
シングルエンドのマイクロストリップラインが形成されたプリント配線基板を図1に示す。このプリント配線基板は、マイクロストリップラインを形成する所定のパターンからなる信号用導体11が所定の絶縁層12上に配置されてなるものである。ここで、基材比誘電率をεr、ボトムの導体パターン幅をW、導体パターン厚をt、絶縁層厚をhとする。このようなモデルからなるプリント配線基板において、マイクロストリップラインのシングルインピーダンスZ0mを、次式(10)で表す。なお、次式(10)におけるεreは、次式(11)で表される実効基材比誘電率を示し、Weは、導体パターン幅W、導体パターン厚t、及び絶縁層厚hの関数として次式(12)で表される実効導体パターン幅を示している。また、次式(12)におけるC1,C2,C3は、それぞれ、所定の係数である。
【0054】
【数18】
【0055】
【数19】
【0056】
【数20】
【0057】
すなわち、新たに提案するマイクロストリップラインのシングルインピーダンスZ0mは、従来であれば導体パターン幅Wの関数で表されるところを、上式(12)に示したように、少なくとも、導体パターン幅W、導体パターン厚t、及び絶縁層厚hをパラメータとするとともに、これらパラメータに対して所定の係数C1,C2,C3を乗じて補正することによって表される実効導体パターン幅Weの関数として表したことに特徴を有するものである。
【0058】
ここで、上式(12)に示す3つの係数C1,C2,C3は、それぞれ、本件出願人が鋭意研究を重ねた結果、W/h≧1である場合には、0.88、2.50、0.60が実測値と極めて良好な一致を呈する最適値であり、W/h<1である場合には、0.98、0.83、1.00が実測値と極めて良好な一致を呈する最適値であることが見出された。
【0059】
また、これら3つの係数C1,C2,C3を、それぞれ、±10%の範囲で変化させたとしても、シングルインピーダンスZ0mのばらつきは、±5%の範囲に収まることも確認している。すなわち、これら3つの係数C1,C2,C3は、それぞれ、W/h≧1である場合には、0.88×0.9〜0.88×1.1(=0.792〜0.968)、2.50×0.9〜2.50×1.1(=2.25〜2.75)、0.60×0.9〜0.60×1.1(=0.54〜0.66)であることが望ましく、W/h<1である場合には、0.98×0.9〜0.98×1.1(=0.882〜1.078)、0.83×0.9〜0.83×1.1(=0.747〜0.913)、1.00×0.9〜1.00×1.1(=0.9〜1.1)であることが望ましい。さらに換言すれば、上式(10)乃至上式(12)を用いたシミュレーションにおいては、3つの係数C1,C2,C3を、このような範囲の値とすることにより、例えば温度変化をはじめとする各種外的因子に起因するシングルインピーダンスZ0mのばらつきを求めることも可能となる。
【0060】
つぎに、シングルエンドのストリップラインが形成されたプリント配線基板におけるシングルインピーダンスを算出する手法について説明する。
【0061】
ストリップラインは、例えば図2に示すように、当該ストリップラインを形成する所定のパターンからなる信号用導体21が所定の絶縁層22中に埋め込まれて配置されたものであるが、このストリップラインが形成されたプリント配線基板におけるシングルインピーダンスを算出する実験式は、信号用導体21が絶縁層22の厚さ方向における中央部に配置された場合についてのものが提案されているが、信号用導体21が絶縁層22の厚さ方向に対して非対称に配置された場合について良好な精度を呈するものは提案されていない。ここで提案する算出式は、信号用導体が絶縁層の厚さ方向に対して非対称に配置された場合についても適用可能となるように拡張したものである。
【0062】
図2に示すシングルエンドのストリップラインが形成されたプリント配線基板において、基材比誘電率をεr、ボトムの導体パターン幅をW、導体パターン厚をtとするとともに、信号用導体21の上方向における絶縁層厚をh1とし、信号用導体21の下方向における絶縁層厚をh2(>h1)とする。このようなモデルからなるプリント配線基板において、ストリップラインのシングルインピーダンスZ0sを、次式(13)で表す。ここで、次式(13)におけるX0は、絶縁層厚をh1としたときにおけるシングルインピーダンスを示し、Y0は、絶縁層厚をh2としたときにおけるシングルインピーダンスを示している。
【0063】
【数21】
【0064】
そして、これらシングルインピーダンスX0,Y0は、次式(14)で表される。次式(14)におけるPは、次式(15)で表されるパラメータである。また、次式(15)におけるWeは、次式(16)で表される実効導体パターン幅を示し、次式(16)におけるΔWは、次式(17)で表されるパラメータであり、次式(17)におけるmは、次式(18)で表されるパラメータであり、次式(18)におけるxは、次式(19)で表されるパラメータである。さらに、シングルインピーダンスX0を算出するにあたっての次式(15)、次式(17)、及び次式(19)におけるHは、導体パターン厚t、及び絶縁層厚h1の関数として次式(20)で表されるパラメータであり、シングルインピーダンスY0を算出するにあたっての次式(15)、次式(17)、及び次式(19)におけるHは、導体パターン厚t、及び絶縁層厚h2の関数として次式(21)で表されるパラメータである。さらにまた、次式(16)におけるC4、次式(19)におけるC5、次式(20)におけるC6、及び次式(21)におけるC7は、それぞれ、所定の係数である。
【0065】
【数22】
【0066】
【数23】
【0067】
【数24】
【0068】
【数25】
【0069】
【数26】
【0070】
【数27】
【0071】
【数28】
【0072】
【数29】
【0073】
このように、ストリップラインのシングルインピーダンスZ0sについても、マイクロストリップラインのシングルインピーダンスZ0mと同様に、少なくとも、導体パターン幅W、導体パターン厚t、及び絶縁層厚h1,h2をパラメータとするとともに、これらパラメータに対して4つの係数C4,C5,C6,C7を乗じて補正することによって表される実効導体パターン幅Weの関数として表すことができる。
【0074】
ここで、上式(16)、及び上式(19)乃至上式(21)に示す4つの係数C4,C5,C6,C7は、それぞれ、本件出願人が鋭意研究を重ねた結果、1.00、0.70、0.90、1.80が実測値と極めて良好な一致を呈する最適値であることが見出された。
【0075】
また、これら4つの係数C4,C5,C6,C7を、それぞれ、±10%の範囲で変化させたとしても、シングルインピーダンスZ0mの場合と同様に、シングルインピーダンスZ0sのばらつきは、±5%の範囲に収まることも確認している。すなわち、これら4つの係数C4,C5,C6,C7は、それぞれ、1.00×0.9〜1.00×1.1(=0.9〜1.1)、0.70×0.9〜0.70×1.1(=0.63〜0.77)、0.90×0.9〜0.90×1.1(=0.81〜0.99)、1.80×0.9〜1.80×1.1(=1.62〜1.98)であることが望ましい。さらに換言すれば、上式(13)乃至上式(21)を用いたシミュレーションにおいては、4つの係数C4,C5,C6,C7を、このような範囲の値とすることにより、例えば温度変化をはじめとする各種外的因子に起因するシングルインピーダンスZ0sのばらつきを求めることも可能となる。
【0076】
このように、マイクロストリップライン及びストリップラインのシングルインピーダンスZ0m,Z0sは、それぞれ、少なくとも、導体パターン幅W、導体パターン厚t、及び絶縁層厚h(h1,h2)をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅Weの関数として表すことにより、高精度に算出することができる。
【0077】
つぎに、このようなマイクロストリップライン又はストリップラインのシングルインピーダンスZ0m,Z0sに基づいて、2本のマイクロストリップライン又はストリップラインが形成されたプリント配線基板における差動インピーダンスを算出する手法について説明する。
【0078】
差動インピーダンスを算出する算出式を確立するにあたって、当該差動インピーダンスの決定に影響を与えるパラメータを特定すべく、図3に示すように、ボトムの導体パターン幅がW、ボトムの導体パターン間隔がS、及び絶縁層厚がhとされるマイクロストリップライン及びストリップラインを形成した4層貫通基板を用い、次表1及び次表2に示すように、各パラメータを変化させたときの差動インピーダンスの評価を行った。
【0079】
【表1】
【0080】
【表2】
【0081】
まず、上表1に示すように、導体パターン幅Wを固定して、絶縁層厚h及び導体パターン間隔Sをパラメータとして変化させたときのマイクロストリップラインにおける差動インピーダンスZdiffmを実測すると、図4に示すような結果が得られた。すなわち、マイクロストリップラインにおいては、絶縁層厚hが大きくなるのにともない、導体パターン間隔Sに対する差動インピーダンスZdiffmの傾きが大きくなる傾向がみられた。
【0082】
また、同様に、導体パターン幅Wを固定して、絶縁層厚h及び導体パターン間隔Sをパラメータとして変化させたときのストリップラインにおける差動インピーダンスZdiffsを実測すると、図5に示すような結果が得られた。すなわち、差動インピーダンスZdiffsは、導体パターン間隔Wが小さくなるのにともない、2本の信号用導体間の電磁的結合が強くなり、差動インピーダンスZdiffsが小さくなる傾向がみられた。
【0083】
これらの知見から、差動インピーダンスZdiffm,Zdiffsは、導体パターン間隔Wが小さくなるほど2本の信号用導体間の電磁的結合が強くなることに起因して、その値が小さくなり、また、絶縁層厚hが大きくなるほど、その傾向が強くなることがわかる。
【0084】
また、上表2に示すように、導体パターン幅W/導体パターン間隔Sを1:1に固定して、絶縁層厚h及び導体パターン幅Wをパラメータとして変化させたときのマイクロストリップラインにおける差動インピーダンスZdiffmを実測すると、図6に示すような結果が得られた。すなわち、マイクロストリップラインにおいては、絶縁層厚hが小さくなるのにともない、導体パターン幅Wに対する差動インピーダンスZdiffmの傾きが大きくなる傾向がみられた。
【0085】
また、同様に、導体パターン幅W/導体パターン間隔Sを1:1に固定して、絶縁層厚h及び導体パターン幅Wをパラメータとして変化させたときのストリップラインにおける差動インピーダンスZdiffsを実測すると、図7に示すような結果が得られた。すなわち、差動インピーダンスZdiffsは、導体パターン幅Wが大きくなるのにともない、差動インピーダンスZdiffsが小さくなる傾向がみられた。
【0086】
これらの知見から、差動インピーダンスZdiffm,Zdiffsは、シングルインピーダンスZ0m,Z0sと同様に、導体パターン幅Wに応じてその値が変化し、また、絶縁層厚hが小さくなるほど、導体パターン幅Wの影響が強くなることがわかる。
【0087】
ここで、「2本の信号用導体間の電磁的結合が強くなることに起因して差動インピーダンスZdiffm,Zdiffsの値が小さくなる」ことは、「差動効果が大きくなる」ことを意味していると考えられる。そこで、差動効果を、シングルインピーダンスZ0と差動インピーダンスZdiffとを用いて次式(22)に示すように定義し、クロスセクションによる実測定値とされる導体パターン間隔Sに対する差動効果の関係を求めた。マイクロストリップラインにおける結果を図8に示し、ストリップラインにおける結果を図9に示す。
【0088】
【数30】
【0089】
これら図8及び図9に示す結果から、いずれのケースでも、導体パターン間隔Sと絶縁層厚hとの間で相関値R2が"0.9"以上の高い相関関係が成立し、差動効果は、導体パターン間隔Wの2乗に反比例し、また、絶縁層厚hが大きくなるほど、その値が大きくなる傾向がみられた。
【0090】
以上の図4乃至図9に示した知見から、導体パターン間隔Sと絶縁層厚hとをパラメータとして、差動インピーダンスZdiffm,Zdiffsの算出式の構築が可能であることがわかる。したがって、以下に示すように、シングルインピーダンスZ0、導体パターン間隔S、及び絶縁層厚hをパラメータとし、導体パターン間隔S及び絶縁層厚hによって構成される項に最適な係数を与えて補正することにより、高精度での差動インピーダンスZdiffm,Zdiffsの算出式を提案することができる。
【0091】
まず、2本のマイクロストリップラインが形成されたプリント配線基板における差動インピーダンスを算出する手法について説明する。
【0092】
2本のマイクロストリップラインが形成されたプリント配線基板を図10に示す。このプリント配線基板は、マイクロストリップラインを形成する所定のパターンからなる2本の信号用導体311,312が所定の絶縁層32上に配置されてなり、これら信号用導体311,312のそれぞれを介して差動信号を伝送するものである。ここで、基材比誘電率をεr、ボトムの導体パターン幅をW、ボトムの導体パターン間隔をS、導体パターン厚をt、絶縁層厚をhとする。このようなモデルからなるプリント配線基板において、マイクロストリップラインの差動インピーダンスZdiffmを、次式(23)で表す。なお、次式(23)におけるZ0mは、上式(10)に示した算出式で表されるシングルインピーダンスである。また、次式(23)におけるC8,C9は、それぞれ、所定の係数である。
【0093】
【数31】
【0094】
すなわち、新たに提案するマイクロストリップラインの差動インピーダンスZdiffmは、上式(10)に示した算出式で表されるシングルインピーダンスZ0mを用いて容易に表すことができ、これにより、結果として、上式(12)に示した実効導体パターン幅Weの関数として表したものであり、さらに、導体パターン間隔S及び絶縁層厚hによって構成される項を所定の係数C8,C9を用いて補正したことに特徴を有するものである。
【0095】
ここで、上式(23)に示す2つの係数C8,C9は、それぞれ、本件出願人が鋭意研究を重ねた結果、後に具体的なシミュレーション結果を示すが、0.46、0.86が実測値と極めて良好な一致を呈する最適値であることが見出された。
【0096】
また、これら2つの係数C8,C9を、それぞれ、±10%の範囲で変化させたとしても、差動インピーダンスZdiffmのばらつきは、±5%の範囲に収まることも確認している。すなわち、これら2つの係数C8,C9は、それぞれ、0.46×0.9〜0.46×1.1(=0.414〜0.506)、0.86×0.9〜0.86×1.1(=0.774〜0.946)であることが望ましい。さらに換言すれば、上式(23)を用いたシミュレーションにおいては、2つの係数C8,C9を、このような範囲の値とすることにより、例えば温度変化をはじめとする各種外的因子に起因する差動インピーダンスZdiffmのばらつきを求めることも可能となる。
【0097】
つぎに、2本のストリップラインが形成されたプリント配線基板における差動インピーダンスを算出する手法について説明する。
【0098】
2本のストリップラインが形成されたプリント配線基板を図11に示す。このプリント配線基板は、ストリップラインを形成する所定のパターンからなる2本の信号用導体411,412が所定の絶縁層42中に埋め込まれて配置されてなるものである。ここで、基材比誘電率をεr、ボトムの導体パターン幅をW、ボトムの導体パターン間隔をS、導体パターン厚をtとするとともに、信号用導体411,412の上方向における絶縁層厚をh1とし、信号用導体411,412の下方向における絶縁層厚をh2(>h1)とする。このようなモデルからなるプリント配線基板において、ストリップラインの差動インピーダンスZdiffsを、シングルインピーダンスZ0sと同様に、次式(24)で表す。ここで、次式(24)におけるXdiffは、絶縁層厚をh1としたときにおける差動インピーダンスを示し、Ydiffは、絶縁層厚をh2としたときにおける差動インピーダンスを示しており、これらシングルインピーダンスXdiff,Ydiffは、上式(23)と同様に、次式(25)及び次式(26)で表される。なお、次式(25)及び次式(26)におけるZ0sは、上式(13)に示した算出式で表されるシングルインピーダンスである。また、次式(25)におけるC10,C11、及び次式(26)におけるC12,C13は、それぞれ、所定の係数である。
【0099】
【数32】
【0100】
【数33】
【0101】
【数34】
【0102】
このように、ストリップラインの差動インピーダンスZdiffsについても、上式(13)に示した算出式で表されるシングルインピーダンスZ0sを用いて容易に表すことができ、マイクロストリップラインの差動インピーダンスZdiffmと同様に、上式(16)に示した実効導体パターン幅Weの関数として表すことができ、この際、導体パターン間隔S及び絶縁層厚h1,h2によって構成される項を所定の係数C10,C11,C12,C13を用いて補正する。
【0103】
ここで、上式(25)及び上式(26)に示す4つの係数C10,C11,C12,C13は、それぞれ、本件出願人が鋭意研究を重ねた結果、後に具体的なシミュレーション結果を示すが、0.65、2.30、0.30、3.60が実測値と極めて良好な一致を呈する最適値であることが見出された。
【0104】
また、これら4つの係数C10,C11,C12,C13を、それぞれ、±10%の範囲で変化させたとしても、差動インピーダンスZdiffmの場合と同様に、差動インピーダンスZdiffsのばらつきは、±5%の範囲に収まることも確認している。すなわち、これら4つの係数C10,C11,C12,C13は、それぞれ、0.65×0.9〜0.65×1.1(=0.585〜0.715)、2.30×0.9〜2.30×1.1(=2.07〜2.53)、0.30×0.9〜0.30×1.1(=0.27〜0.33)、3.60×0.9〜3.60×1.1(=3.24〜3.96)であることが望ましい。さらに換言すれば、上式(24)乃至上式(26)を用いたシミュレーションにおいては、4つの係数C10,C11,C12,C13を、このような範囲の値とすることにより、例えば温度変化をはじめとする各種外的因子に起因する差動インピーダンスZdiffsのばらつきを求めることも可能となる。
【0105】
このように、マイクロストリップライン及びストリップラインの差動インピーダンスZdiffm,Zdiffsは、それぞれ、少なくとも、導体パターン幅W、導体パターン厚t、及び絶縁層厚h(h1,h2)をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅Weの関数として表し、さらに、導体パターン間隔S及び絶縁層厚h(h1,h2)によって構成される項を所定の係数を用いて補正することにより、高精度に算出することができる。
【0106】
実際に、差動インピーダンスZdiffm,Zdiffsの算出式を用いたシミュレーション値と実測値とを比較すると、図12及び図13に示すような結果が得られた。なお、図12は、係数C8,C9を、それぞれ、0.46、0.86としたときにおけるマイクロストリップラインについての結果を示し、図13は、係数C10,C11,C12,C13を、それぞれ、0.65、2.30、0.30、3.60としたときにおけるストリップラインについての結果を示している。このように、新たに提案する算出式を用いて算出されたシミュレーション値は、マイクロストリップライン及びストリップラインの両者とも、広い範囲にわたって実測値と極めて良好な一致を呈する、という結果を得ることができ、新たに提案する算出式の整合性が確認された。
【0107】
さて、このような特性インピーダンスの算出式を用いてプリント配線基板を製造する際には、図14に示す一連の製造プロセスを経ればよい。
【0108】
すなわち、プリント配線基板を製造する際の製造プロセスにおいては、同図に示すように、ステップS1において、コンピュータを用いたシミュレーションに基づく導体パターン設計を行う。具体的には、このシミュレーションは、マイクロストリップライン及び/又はストリップラインを用いて任意に設計した導体パターンを示すデータの他、例えば基板材料の誘電率や基板の大きさといった他の要素に関するデータをコンピュータにおける所定のデータ取り込み手段を介して取り込み、上式(10)乃至上式(21)及び上式(23)乃至上式(26)を用いて特性インピーダンスを算出する所定のプログラムを、算出手段である図示しないCPU(Central Processing Unit)の制御のもとに実行することによって行われる。
【0109】
なお、ここで用いるシミュレーションの手法としては、例えば、有限要素法、有限差分時間領域(Finite Difference Time Domain;FDTD)法、境界要素法、モーメント法、伝送線路(Transmission Line Modeling;TLM)法等を挙げることができ、これらの中から適宜選定して実施すればよい。これらの各手法のうち、3次元解析が可能であることや、広い周波数帯域を短時間で解析できること等の理由により、TLM法が最適である。
【0110】
続いて、製造プロセスにおいては、ステップS2において、シミュレーション結果に基づいて、実際に導体パターンを形成したプリント配線基板を製造する。具体的には、製造プロセスにおいては、例えば、所定の基材の両面に銅箔が貼着された両面基板を用意し、ステップS1にて設計した導体パターンにしたがって銅箔をパターニングして導体パターンを形成する。銅箔のパターニングは、通常のフォトリソ技術によって行うことができる。すなわち、銅箔のパターニングは、銅箔上にフォトレジスト層を形成し、このフォトレジスト層を露光、現像してパターニングすることによってレジストパターンを形成した後、このレジストパターンをマスクとして銅箔をエッチングすることによって行うことができる。エッチングは、例えばウェットエッチングによって行うことができる。なお、このプリント配線基板の製造工程においては、導体パターンの形成の他、その他各種電子部品の実装等もあわせて行うとともに、特性インピーダンスを実測するためのテストクーポンも形成する。
【0111】
続いて、製造プロセスにおいては、ステップS3において、ステップS2にて製造されたプリント配線基板に設けられたテストクーポンを用いて特性インピーダンスを実測する。
【0112】
そして、製造プロセスにおいては、ステップS4において、ステップS1にて算出した特性インピーダンスのシミュレーション値と、ステップS3にて実測した特性インピーダンスの実測値とを比較する。この結果、製造プロセスにおいては、特性インピーダンスのシミュレーション値と実測値とが一致していないものと判定された場合には、ステップS2におけるプリント配線基板の製造工程を繰り返し、形成した信号用導体の導体パターン幅等の調整を行い、特性インピーダンスの合わせ込みを行う。なお、製造プロセスにおいては、ステップS1にて、広い範囲にわたって実測値と極めて良好な整合性を有する算出式を用いて特性インピーダンスを算出していることから、このステップS4における比較の結果、再度ステップS2におけるプリント配線基板の製造工程を繰り返す回数を従来に比べ大幅に削減することが可能となる。
【0113】
以上説明したように、本発明の実施の形態として新たに提案したプリント配線基板における特性インピーダンスの算出手法は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅というパラメータを新たに導入し、従来であれば導体パターン幅の関数で表される特性インピーダンスを、この実効導体パターン幅の関数として表すことにより、実測値と極めて良好な一致を呈する特性インピーダンスを算出することができる。したがって、この手法を用いることにより、特性インピーダンスが正確に補償された高精度のプリント配線基板を極めて効率よく製造することが可能となる。
【0114】
このように、新たに提案する手法は、算出式を用いて算出される特性インピーダンスが実測値と極めて良好な一致を呈することから、この算出式を用いることにより、各種回路の特性インピーダンスに関連する様々な評価を高精度に行うことを可能とするものであり、各種電子機器の開発にあたって極めて有用な指針を与えるものである。
【0115】
なお、本発明は、上述した実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。
【図面の簡単な説明】
【0116】
【図1】本発明の実施の形態として示すプリント配線基板の例示として、シングルエンドのマイクロストリップラインが形成されたプリント配線基板のモデルを説明する断面図である。
【図2】本発明の実施の形態として示すプリント配線基板の例示として、シングルエンドのストリップラインが形成されたプリント配線基板のモデルを説明する断面図である。
【図3】差動インピーダンスを算出する算出式を確立するにあたって、当該差動インピーダンスの評価を行うために用いたマイクロストリップライン及びストリップラインを形成した4層貫通基板の断面図である。
【図4】図3に示す4層貫通基板において、導体パターン幅を固定して、絶縁層厚及び導体パターン間隔をパラメータとして変化させたときのマイクロストリップラインにおける差動インピーダンスを実測した結果を説明する図である。
【図5】図3に示す4層貫通基板において、導体パターン幅を固定して、絶縁層厚及び導体パターン間隔をパラメータとして変化させたときのストリップラインにおける差動インピーダンスを実測した結果を説明する図である。
【図6】図3に示す4層貫通基板において、導体パターン幅/導体パターン間隔を1:1に固定して、絶縁層厚及び導体パターン幅をパラメータとして変化させたときのマイクロストリップラインにおける差動インピーダンスを実測した結果を説明する図である。
【図7】図3に示す4層貫通基板において、導体パターン幅/導体パターン間隔を1:1に固定して、絶縁層厚及び導体パターン幅をパラメータとして変化させたときのストリップラインにおける差動インピーダンスを実測した結果を説明する図である。
【図8】図3に示す4層貫通基板において、マイクロストリップラインの場合に、導体パターン間隔に対する差動効果の関係を求めた結果を説明する図である。
【図9】図3に示す4層貫通基板において、ストリップラインの場合に、導体パターン間隔に対する差動効果の関係を求めた結果を説明する図である。
【図10】本発明の実施の形態として示すプリント配線基板の例示として、2本のマイクロストリップラインが形成されたプリント配線基板のモデルを説明する断面図である。
【図11】本発明の実施の形態として示すプリント配線基板の例示として、2本のストリップラインが形成されたプリント配線基板のモデルを説明する断面図である。
【図12】マイクロストリップラインにおける差動インピーダンスのシミュレーション値と実測値とを比較した結果を説明する図である。
【図13】ストリップラインにおける差動インピーダンスのシミュレーション値と実測値とを比較した結果を説明する図である。
【図14】新たに提案する特性インピーダンスの算出式を用いてプリント配線基板を製造する際の一連の製造プロセスを説明するフローチャートである。
【符号の説明】
【0117】
11,21,311,312,411,412 信号用導体
12,22,32,42 絶縁層
C1,C2,C3,C4,C5,C6,C7,C8,C9,C10,C11,C12,C13 係数
h,h1,h2 絶縁層厚
H,m,P,x,ΔW パラメータ
S 導体パターン間隔
t 導体パターン厚
W 導体パターン幅
We 実効導体パターン幅
X0,Y0,Z0,Z0m,Z0s シングルインピーダンス
Xdiff,Ydiff,Zdiff,Zdiffm,Zdiffs 差動インピーダンス
εr 基材比誘電率
εre 実効基材比誘電率
【技術分野】
【0001】
本発明は、各種電子機器に搭載され、いわゆるマイクロストリップライン及び/又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板を製造するプリント配線基板製造方法、及びこのプリント配線基板製造方法を用いて製造されたプリント配線基板、並びにマイクロストリップライン及び/又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラムに関する。
【背景技術】
【0002】
近年、例えば携帯電話機等の各種電子機器においては、各種電子部品を機械的に固定し且つ電気的に接続するために、プリント配線基板が搭載される。プリント配線基板においては、各種電子部品を接続するために、いわゆるマイクロストリップラインやストリップラインが用いられる。
【0003】
これらマイクロストリップラインやストリップラインとしては、1本の信号用導体で形成されるシングルエンドの回路の他、2本の信号用導体を用いて形成し、これら2本の信号用導体を介して差動信号を伝送する差動回路も用いられる。差動回路は、シングルエンドのマイクロストリップラインやストリップラインに比べ、ノイズに対する耐性に優れ、信号減衰に対するマージンが大きく、低電圧動作が可能であり、EMI(Electromagnetic Interference)の低減に優れる、といった利点を有する。
【0004】
一般に、プリント配線基板においては、その電気特性が設計回路には表されないことから、各種電子部品の実装後、設計どおりの動作をさせるためには、電気特性を予め把握しておく必要がある。特に、プリント配線基板においては、近年の高密度実装に対する要求にともない、この設計が重要視されている。このようなプリント配線基板の電気特性を設計段階で求める手法としては、例えば特許文献1及び特許文献2に記載されたものがある。
【0005】
【特許文献1】特開2001−195437号公報
【特許文献2】特開2001−255346号公報
【0006】
特許文献1には、差動信号が伝送される平行に配置された2本の差動信号線を設計する差動信号線の設計方法が開示されている。具体的には、この特許文献1には、差動信号線の終端抵抗の態様を変化させながら、外部へ放射される電波量を、コンピュータ・シミュレーションによって予測し、予測した電波量を最適化すべく、差動信号線における終端抵抗の態様を決定する技術が開示されている。
【0007】
一方、特許文献2には、マイクロストリップラインを構成する絶縁基板の誘電体損失或いは誘電正接等を正確に得るための誘電特性の算出方法が開示されている。具体的には、この特許文献2には、特性インピーダンスが互いに異なり、同一材質の誘電体材料を用いて構成されたトリプレート型の第1のマイクロストリップラインと第2のマイクロストリップラインとの各全損失を測定によって求めるとともに、各マイクロストリップラインにおけるストリップ導体自身の導体損失を計算によって求め、所定の数式を用いて誘電体材料の誘電体損失を求める技術が開示されている。
【0008】
ここで、プリント配線基板においては、伝送される信号の周波数が高い場合には、信号の反射を防止するとともに、周囲のノイズの影響等を回避すべく、信号源と負荷側との間で特性インピーダンスを一致させる必要があり、設計の段階で、この特性インピーダンスを正確に把握することが重要とされる。
【0009】
一般に、特性インピーダンスZ0(Ω/m)は、導体の単位当たりの抵抗をR(Ω/m)、インダクタンスをL(H/m)、コンダクタンスをG(S/m)、キャパシタンスをC(F/m)とすると、次式(9)で表される。
【0010】
【数9】
【0011】
なお、プリント配線基板においては、特性インピーダンスZ0は、マイクロストリップラインやストリップラインの構造等の関数で表すことができ、多数の実験式が提案されている(例えば、非特許文献1参照。)。
【0012】
【非特許文献1】MWAVE−LABORATORY、"マイクロストリップライン(Microstrip line)"、[online]、[平成15年2月8日検索]、インターネット<URL: http://www.mwave-lab.jp/mline.htm/>
【発明の開示】
【発明が解決しようとする課題】
【0013】
ところで、上述したマイクロストリップラインやストリップラインにおける特性インピーダンスを算出する実験式は、多数提案されているものの、実測値と極めて良好な一致を呈するものは未だ存在していない。
【0014】
したがって、これらマイクロストリップラインやストリップラインによって信号線を形成したプリント配線基板を製造するにあたっては、従来提案されている実験式を用いたシミュレーションに基づいて導体パターン設計を行い、この設計にしたがって実際に製造した基板に設けられたテストクーポンを用いて特性インピーダンスを実測した後、実験式に基づく特性インピーダンスのシミュレーション値と実測値とを比較し、これらシミュレーション値と実測値との間に相違がある場合には、製造した基板に形成された導体パターンの調整を行う、といった工程を経ることになるが、これらシミュレーション値と実測値との間には相違があることが極めて多く、基板上の信号線の幅を調整する等の試行錯誤の作業を多数繰り返す必要があり、生産効率の悪化を招来する要因となっていた。
【0015】
また、従来提案されている実験式を補正することによって精度を向上させた新たな実験式を用いたシミュレーション用のソフトウェアも開発されているが、この種のソフトウェアは、高価であり、また、実測値と極めて良好な一致を呈するには至っていないのが現状である。
【0016】
本発明は、このような実情に鑑みてなされたものであり、実測値と極めて高精度での一致を実現するマイクロストリップライン及びストリップラインの特性インピーダンスを算出する新たな算出式を提案し、この算出式を用いてプリント配線基板の製造を行うプリント配線基板製造方法、及びこのプリント配線基板製造方法を用いて製造されたプリント配線基板を提供することを目的とする。また、本発明は、この新たに提案する算出式を用いたシミュレーションを行う特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラムを提供することを目的とする。
【課題を解決するための手段】
【0017】
上述した目的を達成する本発明にかかるプリント配線基板製造方法は、各種電子機器に搭載され、マイクロストリップライン及び/又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板を製造するプリント配線基板製造方法であって、コンピュータを用いたシミュレーションに基づく導体パターンを設計し、特性インピーダンスのシミュレーション値を算出するシミュレーション工程と、上記シミュレーション工程によるシミュレーション結果に基づいて、導体パターンを形成したプリント配線基板を製造するプリント配線基板製造工程と、上記プリント配線基板製造工程にて製造されたプリント配線基板における特性インピーダンスを実測する特性インピーダンス実測工程と、上記シミュレーション工程にて算出された上記シミュレーション値と、上記特性インピーダンス実測工程にて実測された実測値とを比較する比較工程とを備え、上記シミュレーション工程では、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記特性インピーダンスのシミュレーション値が上記実効導体パターン幅の関数として算出されることを特徴としている。
【0018】
このような本発明にかかるプリント配線基板製造方法は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、この実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値を表して算出することにより、実測値と極めて良好な一致を呈するシミュレーション値を算出することができる。したがって、本発明にかかるプリント配線基板製造方法は、特性インピーダンスが正確に補償された高精度のプリント配線基板を極めて効率よく製造することが可能となる。
【0019】
具体的には、マイクロストリップラインのシングルインピーダンスZ0mのシミュレーション値を算出する場合には、上記シミュレーション工程では、下記一般式(1)を用いてシミュレーション値が算出される。
【0020】
【数10】
【0021】
ただし、Wは導体パターン幅を示し、hは絶縁層厚を示し、εreは下記一般式(2)で表される実効基材比誘電率を示し、Weは下記一般式(3)で表される上記実効導体パターン幅を示し、下記一般式(2)におけるεrは基材比誘電率を示し、下記一般式(3)におけるtは導体パターン厚を示し、C1,C2,C3は、それぞれ、所定の係数である。
【0022】
【数11】
【0023】
【数12】
【0024】
なお、上記係数C1は、上記導体パターン幅と上記絶縁層厚との比W/hが1以上である場合には、0.88×0.9〜0.88×1.1であり、W/hが1未満である場合には、0.98×0.9〜0.98×1.1であり、上記係数C2は、W/hが1以上である場合には、2.50×0.9〜2.50×1.1であり、W/hが1未満である場合には、0.83×0.9〜0.83×1.1であり、上記係数C3は、W/hが1以上である場合には、0.60×0.9〜0.60×1.1であり、W/hが1未満である場合には、1.00×0.9〜1.00×1.1であることが望ましい。
【0025】
本発明にかかるプリント配線基板製造方法においては、係数C1,C2,C3を、それぞれ、このように設定することにより、実測値と極めて良好な一致を呈するマイクロストリップラインのシングルインピーダンスZ0mのシミュレーション値を算出することが可能となる。
【0026】
また、マイクロストリップラインの差動インピーダンスZdiffmは、シングルインピーダンスZ0mを用いて算出することができ、上記シミュレーション工程では、下記一般式(4)を用いてシミュレーション値が算出される。
【0027】
【数13】
【0028】
ただし、Sは導体パターン間隔を示し、C4,C5は、それぞれ、所定の係数である。
【0029】
ここで、上記係数C4は、0.46×0.9〜0.46×1.1であり、上記係数C5は、0.86×0.9〜0.86×1.1であることが望ましい。
【0030】
本発明にかかるプリント配線基板製造方法においては、係数C4,C5を、それぞれ、このように設定することにより、実測値と極めて良好な一致を呈するマイクロストリップラインの差動インピーダンスZdiffmのシミュレーション値を算出することが可能となる。
【0031】
さらに、ストリップラインのシングルインピーダンスZ0sのシミュレーション値を算出する場合には、上記シミュレーション工程では、下記一般式(5)を用いてシミュレーション値が算出される。
【0032】
【数14】
【0033】
ただし、X0は絶縁層厚をh1としたときにおけるシングルインピーダンスを示し、Y0は絶縁層厚をh2としたときにおけるシングルインピーダンスを示し、下記一般式(6)で表される。また、下記一般式(6)におけるεrは基材比誘電率を示し、Wは導体パターン幅を示し、tは導体パターン厚を示し、h1,h2(>h1)は絶縁層厚を示し、Weは上記実効導体パターン幅を示し、C6,C7,C8,C9は、それぞれ、所定の係数である。
【0034】
【数15】
【0035】
なお、上記係数C6は、1.00×0.9〜1.00×1.1であり、上記係数C7は、0.70×0.9〜0.70×1.1であり、上記係数C8は、0.90×0.9〜0.90×1.1であり、上記係数C9は、1.80×0.9〜1.80×1.1であることが望ましい。
【0036】
本発明にかかるプリント配線基板製造方法においては、係数C6,C7,C8,C9を、それぞれ、このように設定することにより、実測値と極めて良好な一致を呈するストリップラインのシングルインピーダンスZ0sのシミュレーション値を算出することが可能となる。
【0037】
さらにまた、ストリップラインの差動インピーダンスZdiffsは、シングルインピーダンスZ0sを用いて算出することができ、上記シミュレーション工程では、下記一般式(7)を用いてシミュレーション値が算出される。
【0038】
【数16】
【0039】
ただし、Xdiffは絶縁層厚をh1としたときにおける差動インピーダンスを示し、Ydiffは絶縁層厚をh2としたときにおける差動インピーダンスを示し、下記一般式(8)で表される。また、下記一般式(8)におけるSは導体パターン間隔を示し、C10,C11,C12,C13は、それぞれ、所定の係数である。
【0040】
【数17】
【0041】
ここで、上記係数C10は、0.65×0.9〜0.65×1.1であり、上記係数C11は、2.30×0.9〜2.30×1.1であり、上記係数C12は、0.30×0.9〜0.30×1.1であり、上記係数C13は、3.60×0.9〜3.60×1.1であることが望ましい。
【0042】
本発明にかかるプリント配線基板製造方法においては、係数C10,C11,C12,C13を、それぞれ、このように設定することにより、実測値と極めて良好な一致を呈するストリップラインの差動インピーダンスZdiffsのシミュレーション値を算出することが可能となる。
【0043】
また、上述した目的を達成する本発明にかかるプリント配線基板は、各種電子機器に搭載され、マイクロストリップライン及び/又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板であって、上記マイクロストリップライン及び/又は上記ストリップラインを形成する所定のパターンからなる信号用導体と、所定の絶縁層とを備え、上記信号用導体は、コンピュータを用いたシミュレーションを実行することによって特性インピーダンスのシミュレーション値が算出され、このシミュレーションに基づいて導体パターンが設計されたものであり、上記特性インピーダンスのシミュレーション値は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として算出されたものであることを特徴としている。
【0044】
このような本発明にかかるプリント配線基板は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、この実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値が算出された信号用導体が形成されていることにより、特性インピーダンスのシミュレーション値が実測値と極めて良好な一致を呈することができる。したがって、本発明にかかるプリント配線基板は、特性インピーダンスが正確に補償されたものとなる。
【0045】
さらに、上述した目的を達成する本発明にかかる特性インピーダンス算出装置は、マイクロストリップライン及び/又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出装置であって、上記マイクロストリップライン及び/又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み手段と、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出手段とを備えることを特徴としている。
【0046】
さらにまた、上述した目的を達成する本発明にかかる特性インピーダンス算出方法は、マイクロストリップライン及び/又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出方法であって、上記マイクロストリップライン及び/又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み工程と、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出工程とを備えることを特徴としている。
【0047】
また、上述した目的を達成する本発明にかかる特性インピーダンス算出プログラムは、マイクロストリップライン及び/又はストリップラインの特性インピーダンスを算出するシミュレーションを行うコンピュータ実行可能な特性インピーダンス算出プログラムであって、上記マイクロストリップライン及び/又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み処理と、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出処理とを備えることを特徴としている。
【0048】
このような本発明にかかる特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラムは、それぞれ、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、この実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値を算出することにより、実測値と極めて良好な一致を呈するシミュレーション値を算出することができる。したがって、本発明にかかる特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラムは、それぞれ、特性インピーダンスが正確に補償された高精度のプリント配線基板の極めて効率的な製造に寄与することができる。
【発明の効果】
【0049】
本発明によれば、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、この実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値を表して算出することにより、実測値と極めて良好な一致を呈するシミュレーション値を算出することができる。したがって、本発明によれば、特性インピーダンスが正確に補償された高精度のプリント配線基板を極めて効率よく製造することが可能となる。
【発明を実施するための最良の形態】
【0050】
以下、本発明を適用した具体的な実施の形態について図面を参照しながら詳細に説明する。
【0051】
この実施の形態は、各種電子機器に搭載され、いわゆるマイクロストリップライン及び/又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板における特性インピーダンスを算出する新たな手法を提案するものである。特に、この新たな手法は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅というパラメータを新たに導入し、従来であれば導体パターン幅の関数で表される特性インピーダンスを、この実効導体パターン幅の関数として表すことにより、実測値と極めて良好な一致を呈する特性インピーダンスを算出することができるものである。
【0052】
まず、シングルエンドのマイクロストリップラインが形成されたプリント配線基板におけるシングルインピーダンスを算出する手法について説明する。
【0053】
シングルエンドのマイクロストリップラインが形成されたプリント配線基板を図1に示す。このプリント配線基板は、マイクロストリップラインを形成する所定のパターンからなる信号用導体11が所定の絶縁層12上に配置されてなるものである。ここで、基材比誘電率をεr、ボトムの導体パターン幅をW、導体パターン厚をt、絶縁層厚をhとする。このようなモデルからなるプリント配線基板において、マイクロストリップラインのシングルインピーダンスZ0mを、次式(10)で表す。なお、次式(10)におけるεreは、次式(11)で表される実効基材比誘電率を示し、Weは、導体パターン幅W、導体パターン厚t、及び絶縁層厚hの関数として次式(12)で表される実効導体パターン幅を示している。また、次式(12)におけるC1,C2,C3は、それぞれ、所定の係数である。
【0054】
【数18】
【0055】
【数19】
【0056】
【数20】
【0057】
すなわち、新たに提案するマイクロストリップラインのシングルインピーダンスZ0mは、従来であれば導体パターン幅Wの関数で表されるところを、上式(12)に示したように、少なくとも、導体パターン幅W、導体パターン厚t、及び絶縁層厚hをパラメータとするとともに、これらパラメータに対して所定の係数C1,C2,C3を乗じて補正することによって表される実効導体パターン幅Weの関数として表したことに特徴を有するものである。
【0058】
ここで、上式(12)に示す3つの係数C1,C2,C3は、それぞれ、本件出願人が鋭意研究を重ねた結果、W/h≧1である場合には、0.88、2.50、0.60が実測値と極めて良好な一致を呈する最適値であり、W/h<1である場合には、0.98、0.83、1.00が実測値と極めて良好な一致を呈する最適値であることが見出された。
【0059】
また、これら3つの係数C1,C2,C3を、それぞれ、±10%の範囲で変化させたとしても、シングルインピーダンスZ0mのばらつきは、±5%の範囲に収まることも確認している。すなわち、これら3つの係数C1,C2,C3は、それぞれ、W/h≧1である場合には、0.88×0.9〜0.88×1.1(=0.792〜0.968)、2.50×0.9〜2.50×1.1(=2.25〜2.75)、0.60×0.9〜0.60×1.1(=0.54〜0.66)であることが望ましく、W/h<1である場合には、0.98×0.9〜0.98×1.1(=0.882〜1.078)、0.83×0.9〜0.83×1.1(=0.747〜0.913)、1.00×0.9〜1.00×1.1(=0.9〜1.1)であることが望ましい。さらに換言すれば、上式(10)乃至上式(12)を用いたシミュレーションにおいては、3つの係数C1,C2,C3を、このような範囲の値とすることにより、例えば温度変化をはじめとする各種外的因子に起因するシングルインピーダンスZ0mのばらつきを求めることも可能となる。
【0060】
つぎに、シングルエンドのストリップラインが形成されたプリント配線基板におけるシングルインピーダンスを算出する手法について説明する。
【0061】
ストリップラインは、例えば図2に示すように、当該ストリップラインを形成する所定のパターンからなる信号用導体21が所定の絶縁層22中に埋め込まれて配置されたものであるが、このストリップラインが形成されたプリント配線基板におけるシングルインピーダンスを算出する実験式は、信号用導体21が絶縁層22の厚さ方向における中央部に配置された場合についてのものが提案されているが、信号用導体21が絶縁層22の厚さ方向に対して非対称に配置された場合について良好な精度を呈するものは提案されていない。ここで提案する算出式は、信号用導体が絶縁層の厚さ方向に対して非対称に配置された場合についても適用可能となるように拡張したものである。
【0062】
図2に示すシングルエンドのストリップラインが形成されたプリント配線基板において、基材比誘電率をεr、ボトムの導体パターン幅をW、導体パターン厚をtとするとともに、信号用導体21の上方向における絶縁層厚をh1とし、信号用導体21の下方向における絶縁層厚をh2(>h1)とする。このようなモデルからなるプリント配線基板において、ストリップラインのシングルインピーダンスZ0sを、次式(13)で表す。ここで、次式(13)におけるX0は、絶縁層厚をh1としたときにおけるシングルインピーダンスを示し、Y0は、絶縁層厚をh2としたときにおけるシングルインピーダンスを示している。
【0063】
【数21】
【0064】
そして、これらシングルインピーダンスX0,Y0は、次式(14)で表される。次式(14)におけるPは、次式(15)で表されるパラメータである。また、次式(15)におけるWeは、次式(16)で表される実効導体パターン幅を示し、次式(16)におけるΔWは、次式(17)で表されるパラメータであり、次式(17)におけるmは、次式(18)で表されるパラメータであり、次式(18)におけるxは、次式(19)で表されるパラメータである。さらに、シングルインピーダンスX0を算出するにあたっての次式(15)、次式(17)、及び次式(19)におけるHは、導体パターン厚t、及び絶縁層厚h1の関数として次式(20)で表されるパラメータであり、シングルインピーダンスY0を算出するにあたっての次式(15)、次式(17)、及び次式(19)におけるHは、導体パターン厚t、及び絶縁層厚h2の関数として次式(21)で表されるパラメータである。さらにまた、次式(16)におけるC4、次式(19)におけるC5、次式(20)におけるC6、及び次式(21)におけるC7は、それぞれ、所定の係数である。
【0065】
【数22】
【0066】
【数23】
【0067】
【数24】
【0068】
【数25】
【0069】
【数26】
【0070】
【数27】
【0071】
【数28】
【0072】
【数29】
【0073】
このように、ストリップラインのシングルインピーダンスZ0sについても、マイクロストリップラインのシングルインピーダンスZ0mと同様に、少なくとも、導体パターン幅W、導体パターン厚t、及び絶縁層厚h1,h2をパラメータとするとともに、これらパラメータに対して4つの係数C4,C5,C6,C7を乗じて補正することによって表される実効導体パターン幅Weの関数として表すことができる。
【0074】
ここで、上式(16)、及び上式(19)乃至上式(21)に示す4つの係数C4,C5,C6,C7は、それぞれ、本件出願人が鋭意研究を重ねた結果、1.00、0.70、0.90、1.80が実測値と極めて良好な一致を呈する最適値であることが見出された。
【0075】
また、これら4つの係数C4,C5,C6,C7を、それぞれ、±10%の範囲で変化させたとしても、シングルインピーダンスZ0mの場合と同様に、シングルインピーダンスZ0sのばらつきは、±5%の範囲に収まることも確認している。すなわち、これら4つの係数C4,C5,C6,C7は、それぞれ、1.00×0.9〜1.00×1.1(=0.9〜1.1)、0.70×0.9〜0.70×1.1(=0.63〜0.77)、0.90×0.9〜0.90×1.1(=0.81〜0.99)、1.80×0.9〜1.80×1.1(=1.62〜1.98)であることが望ましい。さらに換言すれば、上式(13)乃至上式(21)を用いたシミュレーションにおいては、4つの係数C4,C5,C6,C7を、このような範囲の値とすることにより、例えば温度変化をはじめとする各種外的因子に起因するシングルインピーダンスZ0sのばらつきを求めることも可能となる。
【0076】
このように、マイクロストリップライン及びストリップラインのシングルインピーダンスZ0m,Z0sは、それぞれ、少なくとも、導体パターン幅W、導体パターン厚t、及び絶縁層厚h(h1,h2)をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅Weの関数として表すことにより、高精度に算出することができる。
【0077】
つぎに、このようなマイクロストリップライン又はストリップラインのシングルインピーダンスZ0m,Z0sに基づいて、2本のマイクロストリップライン又はストリップラインが形成されたプリント配線基板における差動インピーダンスを算出する手法について説明する。
【0078】
差動インピーダンスを算出する算出式を確立するにあたって、当該差動インピーダンスの決定に影響を与えるパラメータを特定すべく、図3に示すように、ボトムの導体パターン幅がW、ボトムの導体パターン間隔がS、及び絶縁層厚がhとされるマイクロストリップライン及びストリップラインを形成した4層貫通基板を用い、次表1及び次表2に示すように、各パラメータを変化させたときの差動インピーダンスの評価を行った。
【0079】
【表1】
【0080】
【表2】
【0081】
まず、上表1に示すように、導体パターン幅Wを固定して、絶縁層厚h及び導体パターン間隔Sをパラメータとして変化させたときのマイクロストリップラインにおける差動インピーダンスZdiffmを実測すると、図4に示すような結果が得られた。すなわち、マイクロストリップラインにおいては、絶縁層厚hが大きくなるのにともない、導体パターン間隔Sに対する差動インピーダンスZdiffmの傾きが大きくなる傾向がみられた。
【0082】
また、同様に、導体パターン幅Wを固定して、絶縁層厚h及び導体パターン間隔Sをパラメータとして変化させたときのストリップラインにおける差動インピーダンスZdiffsを実測すると、図5に示すような結果が得られた。すなわち、差動インピーダンスZdiffsは、導体パターン間隔Wが小さくなるのにともない、2本の信号用導体間の電磁的結合が強くなり、差動インピーダンスZdiffsが小さくなる傾向がみられた。
【0083】
これらの知見から、差動インピーダンスZdiffm,Zdiffsは、導体パターン間隔Wが小さくなるほど2本の信号用導体間の電磁的結合が強くなることに起因して、その値が小さくなり、また、絶縁層厚hが大きくなるほど、その傾向が強くなることがわかる。
【0084】
また、上表2に示すように、導体パターン幅W/導体パターン間隔Sを1:1に固定して、絶縁層厚h及び導体パターン幅Wをパラメータとして変化させたときのマイクロストリップラインにおける差動インピーダンスZdiffmを実測すると、図6に示すような結果が得られた。すなわち、マイクロストリップラインにおいては、絶縁層厚hが小さくなるのにともない、導体パターン幅Wに対する差動インピーダンスZdiffmの傾きが大きくなる傾向がみられた。
【0085】
また、同様に、導体パターン幅W/導体パターン間隔Sを1:1に固定して、絶縁層厚h及び導体パターン幅Wをパラメータとして変化させたときのストリップラインにおける差動インピーダンスZdiffsを実測すると、図7に示すような結果が得られた。すなわち、差動インピーダンスZdiffsは、導体パターン幅Wが大きくなるのにともない、差動インピーダンスZdiffsが小さくなる傾向がみられた。
【0086】
これらの知見から、差動インピーダンスZdiffm,Zdiffsは、シングルインピーダンスZ0m,Z0sと同様に、導体パターン幅Wに応じてその値が変化し、また、絶縁層厚hが小さくなるほど、導体パターン幅Wの影響が強くなることがわかる。
【0087】
ここで、「2本の信号用導体間の電磁的結合が強くなることに起因して差動インピーダンスZdiffm,Zdiffsの値が小さくなる」ことは、「差動効果が大きくなる」ことを意味していると考えられる。そこで、差動効果を、シングルインピーダンスZ0と差動インピーダンスZdiffとを用いて次式(22)に示すように定義し、クロスセクションによる実測定値とされる導体パターン間隔Sに対する差動効果の関係を求めた。マイクロストリップラインにおける結果を図8に示し、ストリップラインにおける結果を図9に示す。
【0088】
【数30】
【0089】
これら図8及び図9に示す結果から、いずれのケースでも、導体パターン間隔Sと絶縁層厚hとの間で相関値R2が"0.9"以上の高い相関関係が成立し、差動効果は、導体パターン間隔Wの2乗に反比例し、また、絶縁層厚hが大きくなるほど、その値が大きくなる傾向がみられた。
【0090】
以上の図4乃至図9に示した知見から、導体パターン間隔Sと絶縁層厚hとをパラメータとして、差動インピーダンスZdiffm,Zdiffsの算出式の構築が可能であることがわかる。したがって、以下に示すように、シングルインピーダンスZ0、導体パターン間隔S、及び絶縁層厚hをパラメータとし、導体パターン間隔S及び絶縁層厚hによって構成される項に最適な係数を与えて補正することにより、高精度での差動インピーダンスZdiffm,Zdiffsの算出式を提案することができる。
【0091】
まず、2本のマイクロストリップラインが形成されたプリント配線基板における差動インピーダンスを算出する手法について説明する。
【0092】
2本のマイクロストリップラインが形成されたプリント配線基板を図10に示す。このプリント配線基板は、マイクロストリップラインを形成する所定のパターンからなる2本の信号用導体311,312が所定の絶縁層32上に配置されてなり、これら信号用導体311,312のそれぞれを介して差動信号を伝送するものである。ここで、基材比誘電率をεr、ボトムの導体パターン幅をW、ボトムの導体パターン間隔をS、導体パターン厚をt、絶縁層厚をhとする。このようなモデルからなるプリント配線基板において、マイクロストリップラインの差動インピーダンスZdiffmを、次式(23)で表す。なお、次式(23)におけるZ0mは、上式(10)に示した算出式で表されるシングルインピーダンスである。また、次式(23)におけるC8,C9は、それぞれ、所定の係数である。
【0093】
【数31】
【0094】
すなわち、新たに提案するマイクロストリップラインの差動インピーダンスZdiffmは、上式(10)に示した算出式で表されるシングルインピーダンスZ0mを用いて容易に表すことができ、これにより、結果として、上式(12)に示した実効導体パターン幅Weの関数として表したものであり、さらに、導体パターン間隔S及び絶縁層厚hによって構成される項を所定の係数C8,C9を用いて補正したことに特徴を有するものである。
【0095】
ここで、上式(23)に示す2つの係数C8,C9は、それぞれ、本件出願人が鋭意研究を重ねた結果、後に具体的なシミュレーション結果を示すが、0.46、0.86が実測値と極めて良好な一致を呈する最適値であることが見出された。
【0096】
また、これら2つの係数C8,C9を、それぞれ、±10%の範囲で変化させたとしても、差動インピーダンスZdiffmのばらつきは、±5%の範囲に収まることも確認している。すなわち、これら2つの係数C8,C9は、それぞれ、0.46×0.9〜0.46×1.1(=0.414〜0.506)、0.86×0.9〜0.86×1.1(=0.774〜0.946)であることが望ましい。さらに換言すれば、上式(23)を用いたシミュレーションにおいては、2つの係数C8,C9を、このような範囲の値とすることにより、例えば温度変化をはじめとする各種外的因子に起因する差動インピーダンスZdiffmのばらつきを求めることも可能となる。
【0097】
つぎに、2本のストリップラインが形成されたプリント配線基板における差動インピーダンスを算出する手法について説明する。
【0098】
2本のストリップラインが形成されたプリント配線基板を図11に示す。このプリント配線基板は、ストリップラインを形成する所定のパターンからなる2本の信号用導体411,412が所定の絶縁層42中に埋め込まれて配置されてなるものである。ここで、基材比誘電率をεr、ボトムの導体パターン幅をW、ボトムの導体パターン間隔をS、導体パターン厚をtとするとともに、信号用導体411,412の上方向における絶縁層厚をh1とし、信号用導体411,412の下方向における絶縁層厚をh2(>h1)とする。このようなモデルからなるプリント配線基板において、ストリップラインの差動インピーダンスZdiffsを、シングルインピーダンスZ0sと同様に、次式(24)で表す。ここで、次式(24)におけるXdiffは、絶縁層厚をh1としたときにおける差動インピーダンスを示し、Ydiffは、絶縁層厚をh2としたときにおける差動インピーダンスを示しており、これらシングルインピーダンスXdiff,Ydiffは、上式(23)と同様に、次式(25)及び次式(26)で表される。なお、次式(25)及び次式(26)におけるZ0sは、上式(13)に示した算出式で表されるシングルインピーダンスである。また、次式(25)におけるC10,C11、及び次式(26)におけるC12,C13は、それぞれ、所定の係数である。
【0099】
【数32】
【0100】
【数33】
【0101】
【数34】
【0102】
このように、ストリップラインの差動インピーダンスZdiffsについても、上式(13)に示した算出式で表されるシングルインピーダンスZ0sを用いて容易に表すことができ、マイクロストリップラインの差動インピーダンスZdiffmと同様に、上式(16)に示した実効導体パターン幅Weの関数として表すことができ、この際、導体パターン間隔S及び絶縁層厚h1,h2によって構成される項を所定の係数C10,C11,C12,C13を用いて補正する。
【0103】
ここで、上式(25)及び上式(26)に示す4つの係数C10,C11,C12,C13は、それぞれ、本件出願人が鋭意研究を重ねた結果、後に具体的なシミュレーション結果を示すが、0.65、2.30、0.30、3.60が実測値と極めて良好な一致を呈する最適値であることが見出された。
【0104】
また、これら4つの係数C10,C11,C12,C13を、それぞれ、±10%の範囲で変化させたとしても、差動インピーダンスZdiffmの場合と同様に、差動インピーダンスZdiffsのばらつきは、±5%の範囲に収まることも確認している。すなわち、これら4つの係数C10,C11,C12,C13は、それぞれ、0.65×0.9〜0.65×1.1(=0.585〜0.715)、2.30×0.9〜2.30×1.1(=2.07〜2.53)、0.30×0.9〜0.30×1.1(=0.27〜0.33)、3.60×0.9〜3.60×1.1(=3.24〜3.96)であることが望ましい。さらに換言すれば、上式(24)乃至上式(26)を用いたシミュレーションにおいては、4つの係数C10,C11,C12,C13を、このような範囲の値とすることにより、例えば温度変化をはじめとする各種外的因子に起因する差動インピーダンスZdiffsのばらつきを求めることも可能となる。
【0105】
このように、マイクロストリップライン及びストリップラインの差動インピーダンスZdiffm,Zdiffsは、それぞれ、少なくとも、導体パターン幅W、導体パターン厚t、及び絶縁層厚h(h1,h2)をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅Weの関数として表し、さらに、導体パターン間隔S及び絶縁層厚h(h1,h2)によって構成される項を所定の係数を用いて補正することにより、高精度に算出することができる。
【0106】
実際に、差動インピーダンスZdiffm,Zdiffsの算出式を用いたシミュレーション値と実測値とを比較すると、図12及び図13に示すような結果が得られた。なお、図12は、係数C8,C9を、それぞれ、0.46、0.86としたときにおけるマイクロストリップラインについての結果を示し、図13は、係数C10,C11,C12,C13を、それぞれ、0.65、2.30、0.30、3.60としたときにおけるストリップラインについての結果を示している。このように、新たに提案する算出式を用いて算出されたシミュレーション値は、マイクロストリップライン及びストリップラインの両者とも、広い範囲にわたって実測値と極めて良好な一致を呈する、という結果を得ることができ、新たに提案する算出式の整合性が確認された。
【0107】
さて、このような特性インピーダンスの算出式を用いてプリント配線基板を製造する際には、図14に示す一連の製造プロセスを経ればよい。
【0108】
すなわち、プリント配線基板を製造する際の製造プロセスにおいては、同図に示すように、ステップS1において、コンピュータを用いたシミュレーションに基づく導体パターン設計を行う。具体的には、このシミュレーションは、マイクロストリップライン及び/又はストリップラインを用いて任意に設計した導体パターンを示すデータの他、例えば基板材料の誘電率や基板の大きさといった他の要素に関するデータをコンピュータにおける所定のデータ取り込み手段を介して取り込み、上式(10)乃至上式(21)及び上式(23)乃至上式(26)を用いて特性インピーダンスを算出する所定のプログラムを、算出手段である図示しないCPU(Central Processing Unit)の制御のもとに実行することによって行われる。
【0109】
なお、ここで用いるシミュレーションの手法としては、例えば、有限要素法、有限差分時間領域(Finite Difference Time Domain;FDTD)法、境界要素法、モーメント法、伝送線路(Transmission Line Modeling;TLM)法等を挙げることができ、これらの中から適宜選定して実施すればよい。これらの各手法のうち、3次元解析が可能であることや、広い周波数帯域を短時間で解析できること等の理由により、TLM法が最適である。
【0110】
続いて、製造プロセスにおいては、ステップS2において、シミュレーション結果に基づいて、実際に導体パターンを形成したプリント配線基板を製造する。具体的には、製造プロセスにおいては、例えば、所定の基材の両面に銅箔が貼着された両面基板を用意し、ステップS1にて設計した導体パターンにしたがって銅箔をパターニングして導体パターンを形成する。銅箔のパターニングは、通常のフォトリソ技術によって行うことができる。すなわち、銅箔のパターニングは、銅箔上にフォトレジスト層を形成し、このフォトレジスト層を露光、現像してパターニングすることによってレジストパターンを形成した後、このレジストパターンをマスクとして銅箔をエッチングすることによって行うことができる。エッチングは、例えばウェットエッチングによって行うことができる。なお、このプリント配線基板の製造工程においては、導体パターンの形成の他、その他各種電子部品の実装等もあわせて行うとともに、特性インピーダンスを実測するためのテストクーポンも形成する。
【0111】
続いて、製造プロセスにおいては、ステップS3において、ステップS2にて製造されたプリント配線基板に設けられたテストクーポンを用いて特性インピーダンスを実測する。
【0112】
そして、製造プロセスにおいては、ステップS4において、ステップS1にて算出した特性インピーダンスのシミュレーション値と、ステップS3にて実測した特性インピーダンスの実測値とを比較する。この結果、製造プロセスにおいては、特性インピーダンスのシミュレーション値と実測値とが一致していないものと判定された場合には、ステップS2におけるプリント配線基板の製造工程を繰り返し、形成した信号用導体の導体パターン幅等の調整を行い、特性インピーダンスの合わせ込みを行う。なお、製造プロセスにおいては、ステップS1にて、広い範囲にわたって実測値と極めて良好な整合性を有する算出式を用いて特性インピーダンスを算出していることから、このステップS4における比較の結果、再度ステップS2におけるプリント配線基板の製造工程を繰り返す回数を従来に比べ大幅に削減することが可能となる。
【0113】
以上説明したように、本発明の実施の形態として新たに提案したプリント配線基板における特性インピーダンスの算出手法は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅というパラメータを新たに導入し、従来であれば導体パターン幅の関数で表される特性インピーダンスを、この実効導体パターン幅の関数として表すことにより、実測値と極めて良好な一致を呈する特性インピーダンスを算出することができる。したがって、この手法を用いることにより、特性インピーダンスが正確に補償された高精度のプリント配線基板を極めて効率よく製造することが可能となる。
【0114】
このように、新たに提案する手法は、算出式を用いて算出される特性インピーダンスが実測値と極めて良好な一致を呈することから、この算出式を用いることにより、各種回路の特性インピーダンスに関連する様々な評価を高精度に行うことを可能とするものであり、各種電子機器の開発にあたって極めて有用な指針を与えるものである。
【0115】
なお、本発明は、上述した実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。
【図面の簡単な説明】
【0116】
【図1】本発明の実施の形態として示すプリント配線基板の例示として、シングルエンドのマイクロストリップラインが形成されたプリント配線基板のモデルを説明する断面図である。
【図2】本発明の実施の形態として示すプリント配線基板の例示として、シングルエンドのストリップラインが形成されたプリント配線基板のモデルを説明する断面図である。
【図3】差動インピーダンスを算出する算出式を確立するにあたって、当該差動インピーダンスの評価を行うために用いたマイクロストリップライン及びストリップラインを形成した4層貫通基板の断面図である。
【図4】図3に示す4層貫通基板において、導体パターン幅を固定して、絶縁層厚及び導体パターン間隔をパラメータとして変化させたときのマイクロストリップラインにおける差動インピーダンスを実測した結果を説明する図である。
【図5】図3に示す4層貫通基板において、導体パターン幅を固定して、絶縁層厚及び導体パターン間隔をパラメータとして変化させたときのストリップラインにおける差動インピーダンスを実測した結果を説明する図である。
【図6】図3に示す4層貫通基板において、導体パターン幅/導体パターン間隔を1:1に固定して、絶縁層厚及び導体パターン幅をパラメータとして変化させたときのマイクロストリップラインにおける差動インピーダンスを実測した結果を説明する図である。
【図7】図3に示す4層貫通基板において、導体パターン幅/導体パターン間隔を1:1に固定して、絶縁層厚及び導体パターン幅をパラメータとして変化させたときのストリップラインにおける差動インピーダンスを実測した結果を説明する図である。
【図8】図3に示す4層貫通基板において、マイクロストリップラインの場合に、導体パターン間隔に対する差動効果の関係を求めた結果を説明する図である。
【図9】図3に示す4層貫通基板において、ストリップラインの場合に、導体パターン間隔に対する差動効果の関係を求めた結果を説明する図である。
【図10】本発明の実施の形態として示すプリント配線基板の例示として、2本のマイクロストリップラインが形成されたプリント配線基板のモデルを説明する断面図である。
【図11】本発明の実施の形態として示すプリント配線基板の例示として、2本のストリップラインが形成されたプリント配線基板のモデルを説明する断面図である。
【図12】マイクロストリップラインにおける差動インピーダンスのシミュレーション値と実測値とを比較した結果を説明する図である。
【図13】ストリップラインにおける差動インピーダンスのシミュレーション値と実測値とを比較した結果を説明する図である。
【図14】新たに提案する特性インピーダンスの算出式を用いてプリント配線基板を製造する際の一連の製造プロセスを説明するフローチャートである。
【符号の説明】
【0117】
11,21,311,312,411,412 信号用導体
12,22,32,42 絶縁層
C1,C2,C3,C4,C5,C6,C7,C8,C9,C10,C11,C12,C13 係数
h,h1,h2 絶縁層厚
H,m,P,x,ΔW パラメータ
S 導体パターン間隔
t 導体パターン厚
W 導体パターン幅
We 実効導体パターン幅
X0,Y0,Z0,Z0m,Z0s シングルインピーダンス
Xdiff,Ydiff,Zdiff,Zdiffm,Zdiffs 差動インピーダンス
εr 基材比誘電率
εre 実効基材比誘電率
【特許請求の範囲】
【請求項1】
各種電子機器に搭載され、マイクロストリップライン及び/又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板を製造するプリント配線基板製造方法であって、
コンピュータを用いたシミュレーションに基づく導体パターンを設計し、特性インピーダンスのシミュレーション値を算出するシミュレーション工程と、
上記シミュレーション工程によるシミュレーション結果に基づいて、導体パターンを形成したプリント配線基板を製造するプリント配線基板製造工程と、
上記プリント配線基板製造工程にて製造されたプリント配線基板における特性インピーダンスを実測する特性インピーダンス実測工程と、
上記シミュレーション工程にて算出された上記シミュレーション値と、上記特性インピーダンス実測工程にて実測された実測値とを比較する比較工程とを備え、
上記シミュレーション工程では、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記特性インピーダンスのシミュレーション値が上記実効導体パターン幅の関数として算出されること
を特徴とするプリント配線基板製造方法。
【請求項2】
上記シミュレーション工程では、下記一般式(1)を用いて、マイクロストリップラインのシングルインピーダンスZ0mの上記シミュレーション値が算出されること
を特徴とする請求項1記載のプリント配線基板製造方法。
【数1】
ただし、Wは導体パターン幅を示し、hは絶縁層厚を示し、εreは下記一般式(2)で表される実効基材比誘電率を示し、Weは下記一般式(3)で表される上記実効導体パターン幅を示し、下記一般式(2)におけるεrは基材比誘電率を示し、下記一般式(3)におけるtは導体パターン厚を示し、C1,C2,C3は、それぞれ、所定の係数である。
【数2】
【数3】
【請求項3】
上記係数C1は、上記導体パターン幅と上記絶縁層厚との比W/hが1以上である場合には、0.88×0.9〜0.88×1.1であり、W/hが1未満である場合には、0.98×0.9〜0.98×1.1であり、
上記係数C2は、W/hが1以上である場合には、2.50×0.9〜2.50×1.1であり、W/hが1未満である場合には、0.83×0.9〜0.83×1.1であり、
上記係数C3は、W/hが1以上である場合には、0.60×0.9〜0.60×1.1であり、W/hが1未満である場合には、1.00×0.9〜1.00×1.1であること
を特徴とする請求項2記載のプリント配線基板製造方法。
【請求項4】
上記シミュレーション工程では、下記一般式(4)を用いて、マイクロストリップラインの差動インピーダンスZdiffmの上記シミュレーション値が算出されること
を特徴とする請求項2記載のプリント配線基板製造方法。
【数4】
ただし、Sは導体パターン間隔を示し、C4,C5は、それぞれ、所定の係数である。
【請求項5】
上記係数C4は、0.46×0.9〜0.46×1.1であり、
上記係数C5は、0.86×0.9〜0.86×1.1であること
を特徴とする請求項4記載のプリント配線基板製造方法。
【請求項6】
上記シミュレーション工程では、下記一般式(5)を用いて、ストリップラインのシングルインピーダンスZ0sの上記シミュレーション値が算出されること
を特徴とする請求項1記載のプリント配線基板製造方法。
【数5】
ただし、X0は絶縁層厚をh1としたときにおけるシングルインピーダンスを示し、Y0は絶縁層厚をh2としたときにおけるシングルインピーダンスを示し、下記一般式(6)で表される。また、下記一般式(6)におけるεrは基材比誘電率を示し、Wは導体パターン幅を示し、tは導体パターン厚を示し、h1,h2(>h1)は絶縁層厚を示し、Weは上記実効導体パターン幅を示し、C6,C7,C8,C9は、それぞれ、所定の係数である。
【数6】
【請求項7】
上記係数C6は、1.00×0.9〜1.00×1.1であり、
上記係数C7は、0.70×0.9〜0.70×1.1であり、
上記係数C8は、0.90×0.9〜0.90×1.1であり、
上記係数C9は、1.80×0.9〜1.80×1.1であること
を特徴とする請求項6記載のプリント配線基板製造方法。
【請求項8】
上記シミュレーション工程では、下記一般式(7)を用いて、ストリップラインの差動インピーダンスZdiffsの上記シミュレーション値が算出されること
を特徴とする請求項6記載のプリント配線基板製造方法。
【数7】
ただし、Xdiffは絶縁層厚をh1としたときにおける差動インピーダンスを示し、Ydiffは絶縁層厚をh2としたときにおける差動インピーダンスを示し、下記一般式(8)で表される。また、下記一般式(8)におけるSは導体パターン間隔を示し、C10,C11,C12,C13は、それぞれ、所定の係数である。
【数8】
【請求項9】
上記係数C10は、0.65×0.9〜0.65×1.1であり、
上記係数C11は、2.30×0.9〜2.30×1.1であり、
上記係数C12は、0.30×0.9〜0.30×1.1であり、
上記係数C13は、3.60×0.9〜3.60×1.1であること
を特徴とする請求項8記載のプリント配線基板製造方法。
【請求項10】
各種電子機器に搭載され、マイクロストリップライン及び/又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板であって、
上記マイクロストリップライン及び/又は上記ストリップラインを形成する所定のパターンからなる信号用導体と、
所定の絶縁層とを備え、
上記信号用導体は、コンピュータを用いたシミュレーションを実行することによって特性インピーダンスのシミュレーション値が算出され、このシミュレーションに基づいて導体パターンが設計されたものであり、
上記特性インピーダンスのシミュレーション値は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として算出されたものであること
を特徴とするプリント配線基板。
【請求項11】
マイクロストリップライン及び/又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出装置であって、
上記マイクロストリップライン及び/又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み手段と、
少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出手段とを備えること
を特徴とする特性インピーダンス算出装置。
【請求項12】
マイクロストリップライン及び/又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出方法であって、
上記マイクロストリップライン及び/又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み工程と、
少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出工程とを備えること
を特徴とする特性インピーダンス算出方法。
【請求項13】
マイクロストリップライン及び/又はストリップラインの特性インピーダンスを算出するシミュレーションを行うコンピュータ実行可能な特性インピーダンス算出プログラムであって、
上記マイクロストリップライン及び/又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み処理と、
少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出処理とを備えること
を特徴とする特性インピーダンス算出プログラム。
【請求項1】
各種電子機器に搭載され、マイクロストリップライン及び/又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板を製造するプリント配線基板製造方法であって、
コンピュータを用いたシミュレーションに基づく導体パターンを設計し、特性インピーダンスのシミュレーション値を算出するシミュレーション工程と、
上記シミュレーション工程によるシミュレーション結果に基づいて、導体パターンを形成したプリント配線基板を製造するプリント配線基板製造工程と、
上記プリント配線基板製造工程にて製造されたプリント配線基板における特性インピーダンスを実測する特性インピーダンス実測工程と、
上記シミュレーション工程にて算出された上記シミュレーション値と、上記特性インピーダンス実測工程にて実測された実測値とを比較する比較工程とを備え、
上記シミュレーション工程では、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記特性インピーダンスのシミュレーション値が上記実効導体パターン幅の関数として算出されること
を特徴とするプリント配線基板製造方法。
【請求項2】
上記シミュレーション工程では、下記一般式(1)を用いて、マイクロストリップラインのシングルインピーダンスZ0mの上記シミュレーション値が算出されること
を特徴とする請求項1記載のプリント配線基板製造方法。
【数1】
ただし、Wは導体パターン幅を示し、hは絶縁層厚を示し、εreは下記一般式(2)で表される実効基材比誘電率を示し、Weは下記一般式(3)で表される上記実効導体パターン幅を示し、下記一般式(2)におけるεrは基材比誘電率を示し、下記一般式(3)におけるtは導体パターン厚を示し、C1,C2,C3は、それぞれ、所定の係数である。
【数2】
【数3】
【請求項3】
上記係数C1は、上記導体パターン幅と上記絶縁層厚との比W/hが1以上である場合には、0.88×0.9〜0.88×1.1であり、W/hが1未満である場合には、0.98×0.9〜0.98×1.1であり、
上記係数C2は、W/hが1以上である場合には、2.50×0.9〜2.50×1.1であり、W/hが1未満である場合には、0.83×0.9〜0.83×1.1であり、
上記係数C3は、W/hが1以上である場合には、0.60×0.9〜0.60×1.1であり、W/hが1未満である場合には、1.00×0.9〜1.00×1.1であること
を特徴とする請求項2記載のプリント配線基板製造方法。
【請求項4】
上記シミュレーション工程では、下記一般式(4)を用いて、マイクロストリップラインの差動インピーダンスZdiffmの上記シミュレーション値が算出されること
を特徴とする請求項2記載のプリント配線基板製造方法。
【数4】
ただし、Sは導体パターン間隔を示し、C4,C5は、それぞれ、所定の係数である。
【請求項5】
上記係数C4は、0.46×0.9〜0.46×1.1であり、
上記係数C5は、0.86×0.9〜0.86×1.1であること
を特徴とする請求項4記載のプリント配線基板製造方法。
【請求項6】
上記シミュレーション工程では、下記一般式(5)を用いて、ストリップラインのシングルインピーダンスZ0sの上記シミュレーション値が算出されること
を特徴とする請求項1記載のプリント配線基板製造方法。
【数5】
ただし、X0は絶縁層厚をh1としたときにおけるシングルインピーダンスを示し、Y0は絶縁層厚をh2としたときにおけるシングルインピーダンスを示し、下記一般式(6)で表される。また、下記一般式(6)におけるεrは基材比誘電率を示し、Wは導体パターン幅を示し、tは導体パターン厚を示し、h1,h2(>h1)は絶縁層厚を示し、Weは上記実効導体パターン幅を示し、C6,C7,C8,C9は、それぞれ、所定の係数である。
【数6】
【請求項7】
上記係数C6は、1.00×0.9〜1.00×1.1であり、
上記係数C7は、0.70×0.9〜0.70×1.1であり、
上記係数C8は、0.90×0.9〜0.90×1.1であり、
上記係数C9は、1.80×0.9〜1.80×1.1であること
を特徴とする請求項6記載のプリント配線基板製造方法。
【請求項8】
上記シミュレーション工程では、下記一般式(7)を用いて、ストリップラインの差動インピーダンスZdiffsの上記シミュレーション値が算出されること
を特徴とする請求項6記載のプリント配線基板製造方法。
【数7】
ただし、Xdiffは絶縁層厚をh1としたときにおける差動インピーダンスを示し、Ydiffは絶縁層厚をh2としたときにおける差動インピーダンスを示し、下記一般式(8)で表される。また、下記一般式(8)におけるSは導体パターン間隔を示し、C10,C11,C12,C13は、それぞれ、所定の係数である。
【数8】
【請求項9】
上記係数C10は、0.65×0.9〜0.65×1.1であり、
上記係数C11は、2.30×0.9〜2.30×1.1であり、
上記係数C12は、0.30×0.9〜0.30×1.1であり、
上記係数C13は、3.60×0.9〜3.60×1.1であること
を特徴とする請求項8記載のプリント配線基板製造方法。
【請求項10】
各種電子機器に搭載され、マイクロストリップライン及び/又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板であって、
上記マイクロストリップライン及び/又は上記ストリップラインを形成する所定のパターンからなる信号用導体と、
所定の絶縁層とを備え、
上記信号用導体は、コンピュータを用いたシミュレーションを実行することによって特性インピーダンスのシミュレーション値が算出され、このシミュレーションに基づいて導体パターンが設計されたものであり、
上記特性インピーダンスのシミュレーション値は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として算出されたものであること
を特徴とするプリント配線基板。
【請求項11】
マイクロストリップライン及び/又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出装置であって、
上記マイクロストリップライン及び/又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み手段と、
少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出手段とを備えること
を特徴とする特性インピーダンス算出装置。
【請求項12】
マイクロストリップライン及び/又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出方法であって、
上記マイクロストリップライン及び/又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み工程と、
少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出工程とを備えること
を特徴とする特性インピーダンス算出方法。
【請求項13】
マイクロストリップライン及び/又はストリップラインの特性インピーダンスを算出するシミュレーションを行うコンピュータ実行可能な特性インピーダンス算出プログラムであって、
上記マイクロストリップライン及び/又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み処理と、
少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出処理とを備えること
を特徴とする特性インピーダンス算出プログラム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2005−32154(P2005−32154A)
【公開日】平成17年2月3日(2005.2.3)
【国際特許分類】
【出願番号】特願2003−273096(P2003−273096)
【出願日】平成15年7月10日(2003.7.10)
【出願人】(000108410)ソニーケミカル株式会社 (595)
【Fターム(参考)】
【公開日】平成17年2月3日(2005.2.3)
【国際特許分類】
【出願日】平成15年7月10日(2003.7.10)
【出願人】(000108410)ソニーケミカル株式会社 (595)
【Fターム(参考)】
[ Back to top ]