マッピングセンサ回路
【課題】 本発明は、薄板状の物を保管する場合において、保管ケースや保管棚の物の有無や保管位置を検出し、管理システムに状態情報渡すマッピングセンサの配線方法、及び回路配線の省配線化の方法に係わる。
【解決手段】 各マッピングセンサモジュールの状態保持を行う回路と、別途設けた各マッピングセンサモジュールの状態を読み出すと共に、読み出したデータを一旦バッファメモリに取り込み、そのデータを管理システムあるいは制御ユニットに転送する回路を構成し、各モジュール間をマッピングセンサモジュールの数に係わらず４本のコネクタケーブル配線で単純接続し、センサ間隔、センサ数量が異なる場合も配線数を増加させることなく、省配線できる回路及びマッピングセンサ回路。
【解決手段】 各マッピングセンサモジュールの状態保持を行う回路と、別途設けた各マッピングセンサモジュールの状態を読み出すと共に、読み出したデータを一旦バッファメモリに取り込み、そのデータを管理システムあるいは制御ユニットに転送する回路を構成し、各モジュール間をマッピングセンサモジュールの数に係わらず４本のコネクタケーブル配線で単純接続し、センサ間隔、センサ数量が異なる場合も配線数を増加させることなく、省配線できる回路及びマッピングセンサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄板状の物、又は、一定形状の物を保管する場合において、保管ケース内の物や保管棚の物の有無や、物の保管位置を検出し、管理システムに状態情報渡すマッピングセンサ回路に関する。
【背景技術】
【０００２】
シリコンウエーハや液晶パネルなど薄板状の物を保管する場合において、又は、一定形状を有する物の保管ケース内の物や保管棚の物の有無やその物の保管位置を検出し、管理システムにその物の状態情報を渡すマッピングセンサ回路が頻繁に使用される。
マッピングセンサは、保管シリコンウエーハや液晶パネルなど薄板状の物、又は、一定形状を有する物を製造加工工程や検査、保管管理工程において、次工程への受け渡し時の一次保管や、搬送における物の有無、保管位置を確認し、管理用のシステムに物の有無、保管状態を知らせ、歯抜け状態や、物の保管状態を把握するための情報を得るための役割を果たす。
【０００３】
係るマッピングセンサの使用状況を示す、関連文献を次に示す。
【特許文献１】特開平０９−０１７８３８
【特許文献２】特許２９７６３１７
【発明の開示】
【発明が解決しようとする課題】
【０００４】
係るマッピングセンサの設置において、
近年、物の枚数を増加させ、面積当たりの生産性を向上させる方向にある。
係るばあいにおいて、物の枚数に比例して、センサ数を増加することが必要となり、同時に、センサ周辺の回路配線の本数が増加し、その配線工数を増加させ、配線作業コストを増加させ、又配線敷設場所の大型化することが、設備の小型化に支障を来たすこととなった。
又、配線数の増加や配線の収納状態が故障の診断、修理に大幅な労力を要するという問題が生じていた。
【０００５】
又、配線数の増加に伴い、高度の清浄度を求められるところの半導体工場や液晶工場では、設備の小型化が求められており、配線取り回しやメンテナンススペースを最小化するために、配線の省略と小型化が問題となり、改善対策が求められて来た。
【０００６】
又、設備によって、センサの間隔と使用するセンサ数量が異なるため、その対応として、センサモジュール間の間隔を設備機種毎に定尺化し、且つ間隔をある程度自由に設定できるようにできるならば配線工数の削減や、機器の小型化、配線基板の標準化、設置調整の容易化が図れることなり、経済的、工期短縮、機器の小型化の上で改善効果が得られることとなるが従来は、それぞれ配線を行い、従って、経済的、工期短縮、機器の小型化は難しかった。
【課題を解決するための手段】
【０００７】
そこで、センサモジュール数が増加した場合においても、モジュール間の配線数が増加しない方法として、各センサモジュールの入力信号を一旦フリップフロップ回路などのラッチ回路によって保持し、これに信号読み出しのための開始信号として信号転送のためのクロックパルスよりはパルス幅を広くとったスタート信号の判定回路を遅延回路などにより設け、これに続く信号転送のためのクロックパルスにより、各センサモジュールの状態を順次読み出し、バッファメモリ回路に取り込む回路構成を検討した。
【０００８】
本発明では、各センサモジュールを、それぞれ２本の電源線と、読み出し信号転送クロック信号線と、データ線の合計４本で結合する方法で構成した。
【０００９】
従って、各センサモジュール間の接続を、定尺且つ一定間隔にしたコネクタケーブルで単純に順次接続することによって、間隔を自由に設定して配置することができると共に、センサモジュール間の間隔についても自由度があり、調節可能で、且つ配線本数が増加することがないため、配線スペースが大幅改善できる。このため配線スペースの低減が可能となり、設備の小型化が可能となるとともに、保守についても単純な標準的配線ユニットの交換で容易に行い得る。
【００１０】
又、各センサモジュールは、同一仕様のプリント配線基板で良く、製作するマッピングセンサを伴う設備毎に、各センサモジュールの間隔のみをコネクタケーブルの長さで定めれば良いため、配線作業や組立作業が単純化され製作工期の短縮やコスト低減効果が得られる。
【００１１】
又、センサモジュールは、センサ形状や種類が異なったとしても同一プリント基板による電子回路を用いることができるため、回路の量産効果によるコスト低減も図れるし、設備毎のセンサ間隔によらず、製作のストックもできるため、工期短縮やコスト削減が図れる。
【発明の効果】
【００１２】
本発明による効果は、前記センサモジュール間の間隔が自由に設定でき、又センサモジュールの数が増加しても配線数が増加せず、電子回路基板が標準化できることで、大幅なコスト削減ができること、又、配線作業が簡素化され、配線工数を低減できることや、配線構造が同一形状のコネクタの使用により、単純な繰り返し作業で配線できるため、配線ミスの防止が図れること、配線作業の工期短縮が図れることと同時に配線周辺の小型化を可能とすることができる効果がある。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の最良形態につき、図によって説明する。
【実施例】
【００１４】
本発明の実施例を図１から図４によって説明する。
【００１５】
図１は、本発明の主要部を構成するセンサモジュール９とセンサモジュール９及びそのセンサモジュールを接続するセンサモジュール間０Ｖ電源線１１と、センサモジュール間＋５Ｖ接続線１３と、センサモジュール間クロック信号接続線１５とセンサモジュール間データ信号接続線１７の４本からなるセンサモジュール間を、共通のそれぞれの配線ユニット３７で接続でき、又、センサモジュール間隔を前記配線ユニット３７の線長さの範囲で自在に調節できること、又、標準センサモジュール配線基板回路を用い、配線回路部品の共通化を実現したものである。
【００１６】
図１において、通信インターフェイス２４は、＋５Ｖ電源１８（ｃｖ）に接続された０Ｖ電源線１０と＋５Ｖ電源線１２とクロック信号接続線１４と、データ信号接続線１６のより、直列的に接続された最後のセンサモジュール９とを接続しており、センサモジュール９の中のシリアル伝送回路８は、上記４本の配線により接続されることにより、シフトレジスタ構造を構成している。
【００１７】
図１のセンサモジュール９内部には、センサ出力部１に接続されたフォトダイオード３の発光光線を、センサ入力部２に接続されたフォトトランジスタ４によってそれらの間に位置する被検出物質による反射光あるいは光の遮断として状態を検出し、シリアル伝送回路８内部のアンドゲート回路６に状態信号として伝える。前記アンドゲート回路６の他の入力には、クロック信号接続線１４で接続されるＣＫ信号を入力とするオンディレイタイマ５の出力が接続されている。そして、図３のスタート信号２８は図１のタイミング信号発生回路１９から発信するＣＫ信号の先頭に位置し、クロック信号２９の１周期時間ｔより十分に長い５ｔの時間を有する。また前記オンディレイタイマ５は、本実施例では３ｔ（図示せず）に設定されている。従って当該オンディレイタイマ５は、ＣＫ信号上の時間ｔのクロック信号２９部には出力動作しないで、時間５ｔのスタート信号２８部のみに出力動作する。前記アンドゲート回路６の出力は、クロック同期式のフリップフロップ回路７のプリセット入力に接続され、ＣＫ信号上の信号が時間５ｔのスタート信号であれば、アンドゲート６の出力信号の１または０がフリップフロップ回路７のプリセット入力にデータとしてセットされる。前記のフリップフロップ回路７のプリセットデータはそれぞれのセンサモジュール９で同時に生成される。センサモジュール９のフリップフロップ回路７のクロック信号入力部ＣＫ端子は、ＣＫ信号に接続され、フリップフロップ回路７のデータ出力部Ｑ端子はセンサモジュール間データ信号接続線１７を介して、次のセンサモジュール９内部にあるフリップフロップ回路７のデータ入力部Ｄ端子に接続されている。前記のフリップフロップ回路７のプリセットデータは、ＣＫ信号上のスタート信号２８部の後に続くクロック信号２９部に同期して、当該センサモジュール９の状態信号として、次のセンサモジュール９内部のフリップフロップ回路７に順次伝えられる。
最後に接続されているセンサモジュール９内部のフリップフロップ回路７のデータ出力部Ｑ端子は、バッファメモリ２０の入力に接続されている。前記最後に接続されているセンサモジュール９内部のフリップフロップ回路７の出力データは、タイミング信号発生回路１９からのクロック信号２９（ＣＫ０）に同期して、バッファメモリ２０の入力データとして順次取り込まれる。つまり、それぞれの当該センサモジュール９に含まれる各センサの信号状態を１、０信号として、バッファメモリ２０に一時記憶される。バッファメモリ２０の内部データは、タイミング信号発生回路１９から出力されるレディー信号２５（Ｒｄｙ）のタイミングで、子局入力部２１の入力信号データ（Ｄ）として、ラッチ出力される。
【００１８】
このように、センサの数に相当する数のクロック信号を発生するタイミング信号発生回路１９と、センサモジュール９のそれぞれに、データ転送のためのクロック信号２９を伝達することで、それぞれのセンサモジュール９内部のフリップフロップ回路７状態を順次読み出すことができる、所謂シフトレジスタ構造を構成することにより、各センサモジュール９の状態をバッファメモリ２０内部に記憶することができる。
【００１９】
バッファメモリ２０からのデータ（Ｄ）は、子局であるシリアル通信インターフェイス２１からシリアル信号として、上位通信配線であるＤｐシリアル外線２２とＤｎシリアル外線２３に伝えられ、外部の分散する個々の管理システム情報を通信管理する上位の親局部を含む制御回路２７あるいは上位管理システムに伝送される。
【００２０】
図２は本発明のセンサモジュール９の構成回路図から送信される各センサモジュール９の状態信号を、上位通信配線のＤｐシリアル外線２２とＤｎシリアル外線２３によって、上位の親局部を含む制御回路２７に伝達する、本発明による制御システムの構成回路図を示す。
【００２１】
図３は本発明の信号伝送をつかさどる伝送開始を決定するスタート信号２８部と、各センサモジュール９の状態信号を読み出すためのクロック信号２９部を含むＣＫ信号と、前記各センサモジュール９内部のフリップフロップの状態を一旦、バッファメモリ２０に順次に記憶するためのクロック信号２９（ＣＫ０）と、子局入力部２１の入力信号として、バッファメモリ２０をラッチ出力するタイミング信号であるレディー信号２５（Ｒｄｙ）のそれぞれの基本信号タイムチャートを示す。
【００２２】
図４において、センサモジュールの状態例をそれぞれセンサモジュール１の状態例３０、センサモジュール２の状態例３１、センサモジュール３の状態例３２、センサモジュール４の状態例３３に示す。
図４は図３に示す基本信号により、各センサモジュールの状態を保持する、例えばフリップフロップ回路のように連結されたセンサ状態をラッチしている回路の１，０の各状態を、クロック信号により順次転送し、バッファメモリ入力信号３４としてバッファメモリ２０に転送する信号形態と、バッファメモリ２０のデータ内容を外部シリアル信号線に、子局であるシリアル通信インターフェイス２１からシリアル信号として、送出する外部シリアル信号例３５を示す。
【産業上の利用可能性】
【００２３】
前記省配線化したマッピングセンサ回路は、シリコンウエーハや液晶パネルなど薄板状の物を保管する場合あるいは保管棚の物の有無と保管位置を検出し、管理システムに物の位置や有無の状態情報渡すマッピングセンサあるいは医療用の物の保管管理等において広く利用できる。
【図面の簡単な説明】
【００２４】
【図１】本発明のマッピングセンサ回路３８の構成回路図を示す。
【図２】本発明によるマッピングセンサ回路と制御システムの構成回路図を示す。
【図３】本発明によるマッピングセンサ回路と本発明の伝送の基本信号である、スタート信号２８とクロック信号２９及びバッファメモリ２０をラッチ出力するタイミング信号であるレディー信号２５を示す。
【図４】本発明における各センサモジュール回路の状態を転送信号により、バッファメモリに書き込む信号例、バッファメモリ２０をラッチ出力するタイミング信号であるレディー信号２５例、及び子局であるシリアル通信インターフェイス２１からシリアル信号として、外部シリアル信号線へ送出する外部シリアル信号例３５を示す。
【符号の説明】
【００２５】
１：センサ出力部
２：センサ入力部
３：フォトダイオード
４：フォトトランジスタ
５：オンディレイタイマ
６：アンドゲート回路
７：フリップフロップ回路
８：シリアル伝送回路
９：センサモジュール
１０：０Ｖ電源線
１１：センサモジュール間０Ｖ電源線
１２：＋５Ｖ電源線
１３：センサモジュール間＋５Ｖ接続線
１４：クロック信号接続線
１５：センサモジュール間クロック信号接続線
１６：データ信号接続線
１７：センサモジュール間データ信号接続線
１８：＋５Ｖ電源
１９：タイミング信号発生回路
２０：バッファメモリ
２１：子局であるシリアル通信インターフェイス
２２：Ｄｐシリアル外線
２３：Ｄｎシリアル外線
２４：通信インターフェイス
２５：レディー信号
２６：センサ群回路
２７：親局部を含む制御回路
２８：スタート信号
２９：クロック信号
３０：センサモジュール１の状態例
３１：センサモジュール２の状態例
３２：センサモジュール３の状態例
３３：センサモジュール４の状態例
３４：バッファメモリ入力信号
３５：外部シリアル信号例
３７：配線ユニット
３８：マッピングセンサ回路
【技術分野】
【０００１】
本発明は薄板状の物、又は、一定形状の物を保管する場合において、保管ケース内の物や保管棚の物の有無や、物の保管位置を検出し、管理システムに状態情報渡すマッピングセンサ回路に関する。
【背景技術】
【０００２】
シリコンウエーハや液晶パネルなど薄板状の物を保管する場合において、又は、一定形状を有する物の保管ケース内の物や保管棚の物の有無やその物の保管位置を検出し、管理システムにその物の状態情報を渡すマッピングセンサ回路が頻繁に使用される。
マッピングセンサは、保管シリコンウエーハや液晶パネルなど薄板状の物、又は、一定形状を有する物を製造加工工程や検査、保管管理工程において、次工程への受け渡し時の一次保管や、搬送における物の有無、保管位置を確認し、管理用のシステムに物の有無、保管状態を知らせ、歯抜け状態や、物の保管状態を把握するための情報を得るための役割を果たす。
【０００３】
係るマッピングセンサの使用状況を示す、関連文献を次に示す。
【特許文献１】特開平０９−０１７８３８
【特許文献２】特許２９７６３１７
【発明の開示】
【発明が解決しようとする課題】
【０００４】
係るマッピングセンサの設置において、
近年、物の枚数を増加させ、面積当たりの生産性を向上させる方向にある。
係るばあいにおいて、物の枚数に比例して、センサ数を増加することが必要となり、同時に、センサ周辺の回路配線の本数が増加し、その配線工数を増加させ、配線作業コストを増加させ、又配線敷設場所の大型化することが、設備の小型化に支障を来たすこととなった。
又、配線数の増加や配線の収納状態が故障の診断、修理に大幅な労力を要するという問題が生じていた。
【０００５】
又、配線数の増加に伴い、高度の清浄度を求められるところの半導体工場や液晶工場では、設備の小型化が求められており、配線取り回しやメンテナンススペースを最小化するために、配線の省略と小型化が問題となり、改善対策が求められて来た。
【０００６】
又、設備によって、センサの間隔と使用するセンサ数量が異なるため、その対応として、センサモジュール間の間隔を設備機種毎に定尺化し、且つ間隔をある程度自由に設定できるようにできるならば配線工数の削減や、機器の小型化、配線基板の標準化、設置調整の容易化が図れることなり、経済的、工期短縮、機器の小型化の上で改善効果が得られることとなるが従来は、それぞれ配線を行い、従って、経済的、工期短縮、機器の小型化は難しかった。
【課題を解決するための手段】
【０００７】
そこで、センサモジュール数が増加した場合においても、モジュール間の配線数が増加しない方法として、各センサモジュールの入力信号を一旦フリップフロップ回路などのラッチ回路によって保持し、これに信号読み出しのための開始信号として信号転送のためのクロックパルスよりはパルス幅を広くとったスタート信号の判定回路を遅延回路などにより設け、これに続く信号転送のためのクロックパルスにより、各センサモジュールの状態を順次読み出し、バッファメモリ回路に取り込む回路構成を検討した。
【０００８】
本発明では、各センサモジュールを、それぞれ２本の電源線と、読み出し信号転送クロック信号線と、データ線の合計４本で結合する方法で構成した。
【０００９】
従って、各センサモジュール間の接続を、定尺且つ一定間隔にしたコネクタケーブルで単純に順次接続することによって、間隔を自由に設定して配置することができると共に、センサモジュール間の間隔についても自由度があり、調節可能で、且つ配線本数が増加することがないため、配線スペースが大幅改善できる。このため配線スペースの低減が可能となり、設備の小型化が可能となるとともに、保守についても単純な標準的配線ユニットの交換で容易に行い得る。
【００１０】
又、各センサモジュールは、同一仕様のプリント配線基板で良く、製作するマッピングセンサを伴う設備毎に、各センサモジュールの間隔のみをコネクタケーブルの長さで定めれば良いため、配線作業や組立作業が単純化され製作工期の短縮やコスト低減効果が得られる。
【００１１】
又、センサモジュールは、センサ形状や種類が異なったとしても同一プリント基板による電子回路を用いることができるため、回路の量産効果によるコスト低減も図れるし、設備毎のセンサ間隔によらず、製作のストックもできるため、工期短縮やコスト削減が図れる。
【発明の効果】
【００１２】
本発明による効果は、前記センサモジュール間の間隔が自由に設定でき、又センサモジュールの数が増加しても配線数が増加せず、電子回路基板が標準化できることで、大幅なコスト削減ができること、又、配線作業が簡素化され、配線工数を低減できることや、配線構造が同一形状のコネクタの使用により、単純な繰り返し作業で配線できるため、配線ミスの防止が図れること、配線作業の工期短縮が図れることと同時に配線周辺の小型化を可能とすることができる効果がある。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の最良形態につき、図によって説明する。
【実施例】
【００１４】
本発明の実施例を図１から図４によって説明する。
【００１５】
図１は、本発明の主要部を構成するセンサモジュール９とセンサモジュール９及びそのセンサモジュールを接続するセンサモジュール間０Ｖ電源線１１と、センサモジュール間＋５Ｖ接続線１３と、センサモジュール間クロック信号接続線１５とセンサモジュール間データ信号接続線１７の４本からなるセンサモジュール間を、共通のそれぞれの配線ユニット３７で接続でき、又、センサモジュール間隔を前記配線ユニット３７の線長さの範囲で自在に調節できること、又、標準センサモジュール配線基板回路を用い、配線回路部品の共通化を実現したものである。
【００１６】
図１において、通信インターフェイス２４は、＋５Ｖ電源１８（ｃｖ）に接続された０Ｖ電源線１０と＋５Ｖ電源線１２とクロック信号接続線１４と、データ信号接続線１６のより、直列的に接続された最後のセンサモジュール９とを接続しており、センサモジュール９の中のシリアル伝送回路８は、上記４本の配線により接続されることにより、シフトレジスタ構造を構成している。
【００１７】
図１のセンサモジュール９内部には、センサ出力部１に接続されたフォトダイオード３の発光光線を、センサ入力部２に接続されたフォトトランジスタ４によってそれらの間に位置する被検出物質による反射光あるいは光の遮断として状態を検出し、シリアル伝送回路８内部のアンドゲート回路６に状態信号として伝える。前記アンドゲート回路６の他の入力には、クロック信号接続線１４で接続されるＣＫ信号を入力とするオンディレイタイマ５の出力が接続されている。そして、図３のスタート信号２８は図１のタイミング信号発生回路１９から発信するＣＫ信号の先頭に位置し、クロック信号２９の１周期時間ｔより十分に長い５ｔの時間を有する。また前記オンディレイタイマ５は、本実施例では３ｔ（図示せず）に設定されている。従って当該オンディレイタイマ５は、ＣＫ信号上の時間ｔのクロック信号２９部には出力動作しないで、時間５ｔのスタート信号２８部のみに出力動作する。前記アンドゲート回路６の出力は、クロック同期式のフリップフロップ回路７のプリセット入力に接続され、ＣＫ信号上の信号が時間５ｔのスタート信号であれば、アンドゲート６の出力信号の１または０がフリップフロップ回路７のプリセット入力にデータとしてセットされる。前記のフリップフロップ回路７のプリセットデータはそれぞれのセンサモジュール９で同時に生成される。センサモジュール９のフリップフロップ回路７のクロック信号入力部ＣＫ端子は、ＣＫ信号に接続され、フリップフロップ回路７のデータ出力部Ｑ端子はセンサモジュール間データ信号接続線１７を介して、次のセンサモジュール９内部にあるフリップフロップ回路７のデータ入力部Ｄ端子に接続されている。前記のフリップフロップ回路７のプリセットデータは、ＣＫ信号上のスタート信号２８部の後に続くクロック信号２９部に同期して、当該センサモジュール９の状態信号として、次のセンサモジュール９内部のフリップフロップ回路７に順次伝えられる。
最後に接続されているセンサモジュール９内部のフリップフロップ回路７のデータ出力部Ｑ端子は、バッファメモリ２０の入力に接続されている。前記最後に接続されているセンサモジュール９内部のフリップフロップ回路７の出力データは、タイミング信号発生回路１９からのクロック信号２９（ＣＫ０）に同期して、バッファメモリ２０の入力データとして順次取り込まれる。つまり、それぞれの当該センサモジュール９に含まれる各センサの信号状態を１、０信号として、バッファメモリ２０に一時記憶される。バッファメモリ２０の内部データは、タイミング信号発生回路１９から出力されるレディー信号２５（Ｒｄｙ）のタイミングで、子局入力部２１の入力信号データ（Ｄ）として、ラッチ出力される。
【００１８】
このように、センサの数に相当する数のクロック信号を発生するタイミング信号発生回路１９と、センサモジュール９のそれぞれに、データ転送のためのクロック信号２９を伝達することで、それぞれのセンサモジュール９内部のフリップフロップ回路７状態を順次読み出すことができる、所謂シフトレジスタ構造を構成することにより、各センサモジュール９の状態をバッファメモリ２０内部に記憶することができる。
【００１９】
バッファメモリ２０からのデータ（Ｄ）は、子局であるシリアル通信インターフェイス２１からシリアル信号として、上位通信配線であるＤｐシリアル外線２２とＤｎシリアル外線２３に伝えられ、外部の分散する個々の管理システム情報を通信管理する上位の親局部を含む制御回路２７あるいは上位管理システムに伝送される。
【００２０】
図２は本発明のセンサモジュール９の構成回路図から送信される各センサモジュール９の状態信号を、上位通信配線のＤｐシリアル外線２２とＤｎシリアル外線２３によって、上位の親局部を含む制御回路２７に伝達する、本発明による制御システムの構成回路図を示す。
【００２１】
図３は本発明の信号伝送をつかさどる伝送開始を決定するスタート信号２８部と、各センサモジュール９の状態信号を読み出すためのクロック信号２９部を含むＣＫ信号と、前記各センサモジュール９内部のフリップフロップの状態を一旦、バッファメモリ２０に順次に記憶するためのクロック信号２９（ＣＫ０）と、子局入力部２１の入力信号として、バッファメモリ２０をラッチ出力するタイミング信号であるレディー信号２５（Ｒｄｙ）のそれぞれの基本信号タイムチャートを示す。
【００２２】
図４において、センサモジュールの状態例をそれぞれセンサモジュール１の状態例３０、センサモジュール２の状態例３１、センサモジュール３の状態例３２、センサモジュール４の状態例３３に示す。
図４は図３に示す基本信号により、各センサモジュールの状態を保持する、例えばフリップフロップ回路のように連結されたセンサ状態をラッチしている回路の１，０の各状態を、クロック信号により順次転送し、バッファメモリ入力信号３４としてバッファメモリ２０に転送する信号形態と、バッファメモリ２０のデータ内容を外部シリアル信号線に、子局であるシリアル通信インターフェイス２１からシリアル信号として、送出する外部シリアル信号例３５を示す。
【産業上の利用可能性】
【００２３】
前記省配線化したマッピングセンサ回路は、シリコンウエーハや液晶パネルなど薄板状の物を保管する場合あるいは保管棚の物の有無と保管位置を検出し、管理システムに物の位置や有無の状態情報渡すマッピングセンサあるいは医療用の物の保管管理等において広く利用できる。
【図面の簡単な説明】
【００２４】
【図１】本発明のマッピングセンサ回路３８の構成回路図を示す。
【図２】本発明によるマッピングセンサ回路と制御システムの構成回路図を示す。
【図３】本発明によるマッピングセンサ回路と本発明の伝送の基本信号である、スタート信号２８とクロック信号２９及びバッファメモリ２０をラッチ出力するタイミング信号であるレディー信号２５を示す。
【図４】本発明における各センサモジュール回路の状態を転送信号により、バッファメモリに書き込む信号例、バッファメモリ２０をラッチ出力するタイミング信号であるレディー信号２５例、及び子局であるシリアル通信インターフェイス２１からシリアル信号として、外部シリアル信号線へ送出する外部シリアル信号例３５を示す。
【符号の説明】
【００２５】
１：センサ出力部
２：センサ入力部
３：フォトダイオード
４：フォトトランジスタ
５：オンディレイタイマ
６：アンドゲート回路
７：フリップフロップ回路
８：シリアル伝送回路
９：センサモジュール
１０：０Ｖ電源線
１１：センサモジュール間０Ｖ電源線
１２：＋５Ｖ電源線
１３：センサモジュール間＋５Ｖ接続線
１４：クロック信号接続線
１５：センサモジュール間クロック信号接続線
１６：データ信号接続線
１７：センサモジュール間データ信号接続線
１８：＋５Ｖ電源
１９：タイミング信号発生回路
２０：バッファメモリ
２１：子局であるシリアル通信インターフェイス
２２：Ｄｐシリアル外線
２３：Ｄｎシリアル外線
２４：通信インターフェイス
２５：レディー信号
２６：センサ群回路
２７：親局部を含む制御回路
２８：スタート信号
２９：クロック信号
３０：センサモジュール１の状態例
３１：センサモジュール２の状態例
３２：センサモジュール３の状態例
３３：センサモジュール４の状態例
３４：バッファメモリ入力信号
３５：外部シリアル信号例
３７：配線ユニット
３８：マッピングセンサ回路
【特許請求の範囲】
【請求項１】
薄板状の物、又は、一定形状の物を保管する場合において、保管ケース内の物や保管棚の物の有無と物の保管位置を検出し、管理システムにその物の状態情報を渡すマッピングセンサ回路において、マッピングセンサ信号の状態をラッチする回路と前記薄板状の物、又は、一定形状の物を検出するマッピングセンサをそれぞれ近傍に配置できるセンサモジュールの回路が、信号転送のタイミングを図る回路とセンサ信号と前記信号を処理する回路とをそれぞれが有し、当該センサ信号状態を前記ラッチ回路で受け、当該センサモジュールの回路の信号状態を、次のセンサモジュールの回路に順次信号を転送する前記ラッチ回路および順次信号転送を行う回路から構成され、信号転送のタイミング毎にそれぞれの当該センサモジュールに含まれる各センサの信号状態を１、０信号として、通信インターフェイス回路によって順次受け取り、前記ラッチ回路および順次信号転送を行う回路から得られた当該情報を記憶するバッファメモリに順次書き込み、当該バッファメモリの全体情報を当該マッピングセンサ回路の情報である子局情報として、外部の分散する個々の管理システム情報を通信管理する親局に対し、順次直列的に信号転送することを特徴としたマッピングセンサ回路。
【請求項２】
請求項１において、センサモジュール間隔の設定において、自由度を持つ配線長さの範囲で再配置可能とし、且つそれぞれのセンサモジュール間隔を定尺・非定尺配線で一定形状の接続方法で接続し、センサの対象物に応じて、最適な間隔で設定することができるように、間隔の設定を容易に行うことができるようにしたことを特徴としたマッピングセンサ回路。
【請求項３】
請求項１、請求項２において、センサ毎の配線をセンサ数が増加しても、一定形状の共通した配線部品で、各センサモジュール間を順次結合し、配線数の増加が生じることが無く、当該センサモジュール回路を用い、これによって構成されるマッピングセンサ回路の状態情報を当該子局へシリアル信号配線によって接続することを特徴とするセンサモジュール回路及び配線方法と配線ユニット。
【請求項１】
薄板状の物、又は、一定形状の物を保管する場合において、保管ケース内の物や保管棚の物の有無と物の保管位置を検出し、管理システムにその物の状態情報を渡すマッピングセンサ回路において、マッピングセンサ信号の状態をラッチする回路と前記薄板状の物、又は、一定形状の物を検出するマッピングセンサをそれぞれ近傍に配置できるセンサモジュールの回路が、信号転送のタイミングを図る回路とセンサ信号と前記信号を処理する回路とをそれぞれが有し、当該センサ信号状態を前記ラッチ回路で受け、当該センサモジュールの回路の信号状態を、次のセンサモジュールの回路に順次信号を転送する前記ラッチ回路および順次信号転送を行う回路から構成され、信号転送のタイミング毎にそれぞれの当該センサモジュールに含まれる各センサの信号状態を１、０信号として、通信インターフェイス回路によって順次受け取り、前記ラッチ回路および順次信号転送を行う回路から得られた当該情報を記憶するバッファメモリに順次書き込み、当該バッファメモリの全体情報を当該マッピングセンサ回路の情報である子局情報として、外部の分散する個々の管理システム情報を通信管理する親局に対し、順次直列的に信号転送することを特徴としたマッピングセンサ回路。
【請求項２】
請求項１において、センサモジュール間隔の設定において、自由度を持つ配線長さの範囲で再配置可能とし、且つそれぞれのセンサモジュール間隔を定尺・非定尺配線で一定形状の接続方法で接続し、センサの対象物に応じて、最適な間隔で設定することができるように、間隔の設定を容易に行うことができるようにしたことを特徴としたマッピングセンサ回路。
【請求項３】
請求項１、請求項２において、センサ毎の配線をセンサ数が増加しても、一定形状の共通した配線部品で、各センサモジュール間を順次結合し、配線数の増加が生じることが無く、当該センサモジュール回路を用い、これによって構成されるマッピングセンサ回路の状態情報を当該子局へシリアル信号配線によって接続することを特徴とするセンサモジュール回路及び配線方法と配線ユニット。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００６−２９３９５２（Ｐ２００６−２９３９５２Ａ）
【公開日】平成１８年１０月２６日（２００６．１０．２６）
【国際特許分類】
【出願番号】特願２００５−１３６５７７（Ｐ２００５−１３６５７７）
【出願日】平成１７年４月７日（２００５．４．７）
【出願人】（５０１１９４５１４）株式会社 エニイワイヤ (37)
【Ｆターム（参考）】
【公開日】平成１８年１０月２６日（２００６．１０．２６）
【国際特許分類】
【出願日】平成１７年４月７日（２００５．４．７）
【出願人】（５０１１９４５１４）株式会社 エニイワイヤ (37)
【Ｆターム（参考）】
[ Back to top ]