二種の抵抗体を含む不揮発性メモリ素子
【課題】二種の抵抗体を含む不揮発性メモリ素子を提供する。
【解決手段】下部電極と、下部電極上に形成されて２種以上の抵抗パターンを示す第１抵抗層と、第１抵抗層上に形成され、スレショルドスイッチング特性を持つ第２抵抗層と、第２抵抗層上に形成された上部電極と、を備える二種の抵抗体を含む不揮発性メモリ素子。
【解決手段】下部電極と、下部電極上に形成されて２種以上の抵抗パターンを示す第１抵抗層と、第１抵抗層上に形成され、スレショルドスイッチング特性を持つ第２抵抗層と、第２抵抗層上に形成された上部電極と、を備える二種の抵抗体を含む不揮発性メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は不揮発性メモリ素子に係る。
【背景技術】
【０００２】
半導体メモリ素子は、単位面積当りメモリセルの数、すなわち、集積度が高く、動作速度が速くて、低電力で駆動が可能なものが望ましいとされ、これに関する多くの研究が進みつつあり、多様な種類のメモリ素子が開発されている。
【０００３】
一般的に半導体メモリ装置は、回路に連結された多くのメモリセルを備える。代表的な半導体メモリ装置であるＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の場合、単位メモリセルは、一つのスイッチ及び一つのキャパシタで構成されることが一般的である。ＤＲＡＭは、集積度が高くて動作速度が速いという利点がある。しかし、電源がオフになった後には保存されたデータがいずれも消失してしまう、つまり揮発性であるという短所がある。
【０００４】
一方、電源がオフになった後にも保存されたデータが保持される不揮発性メモリ素子の代表的な例が、フラッシュメモリである。フラッシュメモリは、ＤＲＡＭ等とは違って不揮発性の特性を有するが、ＤＲＡＭに比べて集積度が低くて動作速度が遅いという短所がある。
【０００５】
現在、多くの研究が進んでいる不揮発性メモリ素子としては、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）及びＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などがある。
【０００６】
ＭＲＡＭは、トンネル接合での磁化方向の変化を利用してデータを保存する方式を採用しており、ＦＲＡＭは、強誘電体の分極特性を利用してデータを保存する方式を採用している。これらはいずれも長所および短所をもっている。基本的には前述したように、集積度が高く、高速の動作特性を有し、低電力でも駆動可能となるようにさせ、かつ、データリテンション特性を強化させる方向で研究開発が進行しつつある。
【０００７】
ＰＲＡＭは、特定物質の相変化による抵抗値の変化を利用してデータを保存する方式を採用しており、一つの抵抗体及び一つのスイッチ（トランジスタ）を持つ構造をしている。ＰＲＡＭに使われる抵抗体はカルコゲナイドであるが、これは、形成温度を調節することで結晶質または非晶質となる。通常、非晶質での抵抗の方が結晶質での抵抗よりも高いので、カルコゲナイドは非晶質となるように形成する。このようなＰＲＡＭの製造時に従来のＤＲＡＭ工程を利用しようとしても、エッチングが難しく、たとえエッチングを行うとしても、長い時間が必要である。また、従来のメモリ素子の場合にはトランジスタやダイオードを利用してスイッチングをするが、その構造が複雑であるため、正確なスイッチング動作を行い難いという問題がある。したがって、さらに簡単な構造のメモリ素子が要求される。特許文献１に従来のメモリ素子を例示する。
【特許文献１】特表２００５−５２２０４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の技術的課題は、その製造が簡単で低電力駆動が可能であり、高速の動作特性を有し、かつトランジスタまたはダイオードを必要としない不揮発性半導体メモリ素子を提供することである。
【課題を解決するための手段】
【０００９】
本発明では、前記目的を達成するために、不揮発性半導体メモリ素子において、下部電極と、前記下部電極上に形成されて２種以上の抵抗パターンを示す第１抵抗層と、前記第１抵抗層上に形成され、スレショルドスイッチング特性を持つ第２抵抗層と、前記第２抵抗層上に形成された上部電極と、を備える二種の抵抗体を含む不揮発性メモリ素子を提供する。
【００１０】
本発明において、前記第１抵抗層は、ＮｉＯ、ＮｉＯ２、Ｎｉ２Ｏ３、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯおよびＮｂ２Ｏ５からなる群より選択される少なくとも１種を含むことが好ましい。
【００１１】
本発明において、前記第２抵抗層は、Ｖ２Ｏ５またはＴｉＡｌＯ３を含むことが好ましい。
【００１２】
また、本発明において、互いに平行となるように、間隔をもって配列された２本以上のビットラインと、前記ビットラインと交差するように形成された２本以上のワードラインと、前記ビットラインと前記ワードラインとの交差部に形成されて２種以上の抵抗パターンを示す第１抵抗層と、前記第１抵抗層と前記ワードラインとの交差部に形成され、スレショルドスイッチング特性を持つ第２抵抗層と、を備えることを特徴とする二種の抵抗体を含む不揮発性メモリ素子アレイを提供する。本発明の不揮発性メモリ素子アレイに用いられる第１抵抗層または第２抵抗層として用いられる好ましい化合物は、上述の不揮発性メモリ素子と同様である。
【発明の効果】
【００１３】
本発明の不揮発性メモリ素子は、次のような長所をもっている。
【００１４】
第１に、本発明の不揮発性メモリの単位セル構造は２Ｒ（２ ｒｅｓｉｓｔａｎｃｅｓ）構造であって、抵抗体をトランジスタやダイオードとして使用することもできるため、これを例えばアレイセル構造などに形成した場合、メモリ素子の構造が従来型と比較して単純なものとなる。
【００１５】
第２に、従来のＤＲＡＭ製造工程など一般的に公知の半導体工程をそのまま利用でき、一般的なスイッチング素子を含むメモリ素子とは違ってインサイチュで抵抗層を形成できるため、その製造工程が簡単であり、生産性を高めて製造コストを下げることができる。
【００１６】
第３に、本発明の動作原理上、単純な方法で情報を保存して再生できるので、高速の動作特性を持つ。
【発明を実施するための最良の形態】
【００１７】
以下、添付された図面を参照して本発明の実施形態による二種の抵抗体を含む不揮発性メモリ素子について詳細に説明する。
【００１８】
図１は、本発明の実施形態による二種の抵抗体を含む不揮発性メモリ素子を示す断面図である。
【００１９】
図１を参照すれば、本発明の実施形態による不揮発性メモリ素子は、下部電極１１、第１抵抗層１２、第２抵抗層１３及び上部電極１４が順次に積層された構造を有する。ここで、第１抵抗層１２はデータを保存するデータ保存部の役割を担い、第２抵抗層１３は従来のトランジスタやダイオードの役割と同じ役割を担う。第１抵抗層１２は好ましくは、ＮｉＯ、ＮｉＯ２、Ｎｉ２Ｏ３、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯおよびＮｂ２Ｏ５からなる群より選択される少なくとも１種などの、２種以上の抵抗パターンを示す化合物を含む。第２抵抗層１３は、Ｖ２Ｏ５またはＴｉＡｌＯ３のようなスレショルドスイッチング特性を持つ物質で形成されることが望ましい。これらはいずれも多様な抵抗状態を持つ遷移金属酸化物であって、酸素の含有量を調節すると特性が変化することを特徴とする。具体的な第１抵抗層１２及び第２抵抗層１３の特徴については後述する。
【００２０】
下部電極１１及び上部電極１４は、一般的に半導体素子の電極物質として使われうる導電性物質、例えば、金属物質を使用でき、特に、下部電極１１は、その上部に形成される物質の種類によって選択される。
【００２１】
図２は、本発明の二種の抵抗体を含む不揮発性メモリ素子の動作特性を示すグラフである。図２を参照すれば、横軸は、下部電極１１及び上部電極１４を通じて第１抵抗層に印加した電圧値を表したものであり、縦軸は、第１抵抗層１１に流れる電流値を表したものである。図２に仮想的な二つの電流−電圧曲線Ｇ１とＧ２とを点線で示す。Ｇ１グラフは、第１抵抗層１２の抵抗値が低い場合、すなわち、第１抵抗層１２に流れる電流値が大きい場合の電流−電圧曲線である。Ｇ２グラフは、第１抵抗層１２の抵抗値が高い場合、すなわち、第２抵抗層１２に流れる電流値が小さな場合の電流−電圧曲線である。
【００２２】
本発明の二種の抵抗体を含む不揮発性メモリ素子は、実線で示すように、付加された電圧によってＧ１、Ｇ２に示すような相異なる電流−抵抗特性を示すことができる。これを具体的に説明すれば、次の通りである。
【００２３】
まず、０ボルトからＶ１ボルト未満まで次第に印加電圧を増加させた場合、電流値は、Ｇ１曲線に沿って電圧の大きさに比例して増加する。ところが、Ｖ１ボルトの大きさの電圧を印加すれば、突然に電流値が減少してＧ２曲線に沿う。このような現象は、Ｖ１≦Ｖ≦Ｖ２範囲でも同様である。そして、Ｖ２ボルト超の電圧を印加すると、再び電流値はＧ１曲線に沿って増加する。ここで、Ｇ１曲線に沿うような抵抗値を第１抵抗値といい、Ｇ２曲線沿うような抵抗値を第２抵抗値という。Ｖ１≦Ｖ≦Ｖ２の範囲において、第２抵抗層１３の抵抗が急増する場合に、この様な変化を示すことができる。
【００２４】
また、本発明による二種の抵抗体を含む不揮発性メモリ素子の第１抵抗層１２は次のような特性をもっている。まず、Ｖ１≦Ｖ≦Ｖ２の範囲で電圧を印加した後、Ｖ１ボルト未満の電圧を印加すれば、Ｇ２曲線に沿う電流値が検出され、Ｖ２ボルト超の電圧を印加した後、Ｖ１ボルト未満の電圧を印加すれば、Ｇ１曲線に沿う電流値が検出される。したがって、このような特性を利用すれば、メモリ素子として使用できる。
【００２５】
すなわち、本発明の実施形態による二種の抵抗体を含む不揮発性メモリ素子の上下部電極１１、１４を通じてＶ２ボルト超の電圧を印加すれば、第１抵抗層１１に第１抵抗値を保存させられる。そして、Ｖ１≦Ｖ≦Ｖ２の範囲の電圧を印加すれば、第２抵抗値を保存させられる。第１抵抗層１１に保存されたメモリ状態を読み取るためには、Ｖ１より小さな電圧を印加してその電流値を読み取ればよい。
【００２６】
第１抵抗層１２及び第２抵抗層１３として好ましい物質の電流−電圧曲線を図３Ａないし図３Ｃに示した。
【００２７】
図３Ａは、第１抵抗層１２として好ましいＮｉＯの電気的な特性を示すグラフである。図３Ａを参照すれば、約０．５５Ｖ以下の電圧で二つの抵抗特性を持つことが分かる。すなわち、ＮｉＯは、同一印加電圧で二つの抵抗特性を表しているため、これをメモリ素子のデータ保存部として使用できるということが分かる。
【００２８】
図３Ｂは、本発明の第２抵抗層１３として好ましいＶ２Ｏ５の電気的な特性を示すグラフであり、図３Ｃも、本発明の第２抵抗層１３として好ましいＴｉＡｌＯ３の電気的な特性を示すグラフである。図３Ｂ及び図３Ｃを参照すれば、これらは多様な電圧−電流状態を示す。つまりこれらは、スレショルドスイッチング特性を有している。特に、図３Ｃをみれば、電流コンプライアンスにより制限された電圧（約２Ｖの電圧）まで電流が流れるが、−２Ｖないし２Ｖの電圧では電流がほとんど流れないということが分かる。すなわち、物質自体がスレショルド電圧を有するので、所定以上の電圧を印加した場合にのみ電流が流れ、所定電圧以上の電圧であれば、電圧を増加させても電流はほぼ一定となる。したがって、このような特性を利用して、トランジスタやダイオードのようなスイッチング素子として使用できる。
【００２９】
図４は、本発明の好ましい実施形態による二種の抵抗体を含む不揮発性メモリ素子アレイ構造を示す図面である。図４を参照すれば、下部電極１１ラインと上部電極１４ラインとが互いに交差するように形成されており、下部電極１１ラインと上部電極１４ラインとの交差部に第１抵抗層１２及び第２抵抗層１３がそれぞれ形成されている。
【００３０】
図５は、前記図４の二種の抵抗体を含む不揮発性メモリ素子アレイ構造の等価回路図である。図６は、前記図５のＡ領域に該当する４個の単位セルを抜粋したものである。以下、図５及び図６を参照して、本発明の実施形態による二種の抵抗体を含む不揮発性メモリ素子の駆動方法を説明する。ここで、ビットラインＶＢ１、ＶＢ２、ＶＢ３、ＶＢ４及びワードラインＶＷ１、ＶＷ２、ＶＷ３、ＶＷ４は、これらの交差部に２個のセルを共有している。
【００３１】
ここで、図６の左下部に位置する単位セルに対してのみオン状態を維持し、残りの単位セルに対してはオフ状態を維持しようとする場合には、Ｖｗ２に第２抵抗層１３のスレショルド電圧以上の電圧を印加する。図３ＣのようなＴｉＡｌＯ３を第２抵抗層１３に使用した場合にはＶＷ２に２Ｖ以上の電圧を印加し、残りのワードラインには電圧を印加しない。そして、ＶＢ１の電圧を０．５Ｖに維持し、ＶＢ２に対しては電圧を印加しなければ、左下側単位セルのみ上下部電極１１、１４の電圧差が第２抵抗層１３のスレショルド電圧より高くなるため電流が流れる。このような方法で所望の単位セルに対してオン、オフ状態を制御できるので、情報を保存または消去できる。
【００３２】
前記した説明では多くの事項が具体的に記載されているが、これらは単なる、望ましい実施形態の例示であって、本発明を限定するものではない。したがって、本発明の範囲は説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想により定められねばならない。
【産業上の利用可能性】
【００３３】
本発明は、二種の抵抗体を含む不揮発性メモリ素子の関連技術分野に好適に用いられる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態による二種の抵抗体を含む不揮発性メモリ素子を示す断面概略図である。
【図２】本発明の実施形態による二種の抵抗体を含む不揮発性メモリ素子の動作特性を示すグラフである。
【図３Ａ】ＮｉＯの電気的な特性を示すグラフであるである。
【図３Ｂ】Ｖ２Ｏ５の電気的な特性を示すグラフである。
【図３Ｃ】ＴｉＡｌＯ３の電気的な特性を示すグラフである。
【図４】本発明の実施形態による二種の抵抗体を含む不揮発性メモリ素子のアレイ構造を示す斜視図である。
【図５】本発明の実施形態による二種の抵抗体を含む不揮発性メモリ素子のアレイの等価回路図である。
【図６】前記図５のＡ領域の４つの単位セル部分のみを抜粋して示す回路図である。
【符号の説明】
【００３５】
１１ 下部電極、
１２ 第１抵抗層、
１３ 第２抵抗層、
１４ 上部電極。
【技術分野】
【０００１】
本発明は不揮発性メモリ素子に係る。
【背景技術】
【０００２】
半導体メモリ素子は、単位面積当りメモリセルの数、すなわち、集積度が高く、動作速度が速くて、低電力で駆動が可能なものが望ましいとされ、これに関する多くの研究が進みつつあり、多様な種類のメモリ素子が開発されている。
【０００３】
一般的に半導体メモリ装置は、回路に連結された多くのメモリセルを備える。代表的な半導体メモリ装置であるＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の場合、単位メモリセルは、一つのスイッチ及び一つのキャパシタで構成されることが一般的である。ＤＲＡＭは、集積度が高くて動作速度が速いという利点がある。しかし、電源がオフになった後には保存されたデータがいずれも消失してしまう、つまり揮発性であるという短所がある。
【０００４】
一方、電源がオフになった後にも保存されたデータが保持される不揮発性メモリ素子の代表的な例が、フラッシュメモリである。フラッシュメモリは、ＤＲＡＭ等とは違って不揮発性の特性を有するが、ＤＲＡＭに比べて集積度が低くて動作速度が遅いという短所がある。
【０００５】
現在、多くの研究が進んでいる不揮発性メモリ素子としては、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）及びＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などがある。
【０００６】
ＭＲＡＭは、トンネル接合での磁化方向の変化を利用してデータを保存する方式を採用しており、ＦＲＡＭは、強誘電体の分極特性を利用してデータを保存する方式を採用している。これらはいずれも長所および短所をもっている。基本的には前述したように、集積度が高く、高速の動作特性を有し、低電力でも駆動可能となるようにさせ、かつ、データリテンション特性を強化させる方向で研究開発が進行しつつある。
【０００７】
ＰＲＡＭは、特定物質の相変化による抵抗値の変化を利用してデータを保存する方式を採用しており、一つの抵抗体及び一つのスイッチ（トランジスタ）を持つ構造をしている。ＰＲＡＭに使われる抵抗体はカルコゲナイドであるが、これは、形成温度を調節することで結晶質または非晶質となる。通常、非晶質での抵抗の方が結晶質での抵抗よりも高いので、カルコゲナイドは非晶質となるように形成する。このようなＰＲＡＭの製造時に従来のＤＲＡＭ工程を利用しようとしても、エッチングが難しく、たとえエッチングを行うとしても、長い時間が必要である。また、従来のメモリ素子の場合にはトランジスタやダイオードを利用してスイッチングをするが、その構造が複雑であるため、正確なスイッチング動作を行い難いという問題がある。したがって、さらに簡単な構造のメモリ素子が要求される。特許文献１に従来のメモリ素子を例示する。
【特許文献１】特表２００５−５２２０４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の技術的課題は、その製造が簡単で低電力駆動が可能であり、高速の動作特性を有し、かつトランジスタまたはダイオードを必要としない不揮発性半導体メモリ素子を提供することである。
【課題を解決するための手段】
【０００９】
本発明では、前記目的を達成するために、不揮発性半導体メモリ素子において、下部電極と、前記下部電極上に形成されて２種以上の抵抗パターンを示す第１抵抗層と、前記第１抵抗層上に形成され、スレショルドスイッチング特性を持つ第２抵抗層と、前記第２抵抗層上に形成された上部電極と、を備える二種の抵抗体を含む不揮発性メモリ素子を提供する。
【００１０】
本発明において、前記第１抵抗層は、ＮｉＯ、ＮｉＯ２、Ｎｉ２Ｏ３、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯおよびＮｂ２Ｏ５からなる群より選択される少なくとも１種を含むことが好ましい。
【００１１】
本発明において、前記第２抵抗層は、Ｖ２Ｏ５またはＴｉＡｌＯ３を含むことが好ましい。
【００１２】
また、本発明において、互いに平行となるように、間隔をもって配列された２本以上のビットラインと、前記ビットラインと交差するように形成された２本以上のワードラインと、前記ビットラインと前記ワードラインとの交差部に形成されて２種以上の抵抗パターンを示す第１抵抗層と、前記第１抵抗層と前記ワードラインとの交差部に形成され、スレショルドスイッチング特性を持つ第２抵抗層と、を備えることを特徴とする二種の抵抗体を含む不揮発性メモリ素子アレイを提供する。本発明の不揮発性メモリ素子アレイに用いられる第１抵抗層または第２抵抗層として用いられる好ましい化合物は、上述の不揮発性メモリ素子と同様である。
【発明の効果】
【００１３】
本発明の不揮発性メモリ素子は、次のような長所をもっている。
【００１４】
第１に、本発明の不揮発性メモリの単位セル構造は２Ｒ（２ ｒｅｓｉｓｔａｎｃｅｓ）構造であって、抵抗体をトランジスタやダイオードとして使用することもできるため、これを例えばアレイセル構造などに形成した場合、メモリ素子の構造が従来型と比較して単純なものとなる。
【００１５】
第２に、従来のＤＲＡＭ製造工程など一般的に公知の半導体工程をそのまま利用でき、一般的なスイッチング素子を含むメモリ素子とは違ってインサイチュで抵抗層を形成できるため、その製造工程が簡単であり、生産性を高めて製造コストを下げることができる。
【００１６】
第３に、本発明の動作原理上、単純な方法で情報を保存して再生できるので、高速の動作特性を持つ。
【発明を実施するための最良の形態】
【００１７】
以下、添付された図面を参照して本発明の実施形態による二種の抵抗体を含む不揮発性メモリ素子について詳細に説明する。
【００１８】
図１は、本発明の実施形態による二種の抵抗体を含む不揮発性メモリ素子を示す断面図である。
【００１９】
図１を参照すれば、本発明の実施形態による不揮発性メモリ素子は、下部電極１１、第１抵抗層１２、第２抵抗層１３及び上部電極１４が順次に積層された構造を有する。ここで、第１抵抗層１２はデータを保存するデータ保存部の役割を担い、第２抵抗層１３は従来のトランジスタやダイオードの役割と同じ役割を担う。第１抵抗層１２は好ましくは、ＮｉＯ、ＮｉＯ２、Ｎｉ２Ｏ３、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯおよびＮｂ２Ｏ５からなる群より選択される少なくとも１種などの、２種以上の抵抗パターンを示す化合物を含む。第２抵抗層１３は、Ｖ２Ｏ５またはＴｉＡｌＯ３のようなスレショルドスイッチング特性を持つ物質で形成されることが望ましい。これらはいずれも多様な抵抗状態を持つ遷移金属酸化物であって、酸素の含有量を調節すると特性が変化することを特徴とする。具体的な第１抵抗層１２及び第２抵抗層１３の特徴については後述する。
【００２０】
下部電極１１及び上部電極１４は、一般的に半導体素子の電極物質として使われうる導電性物質、例えば、金属物質を使用でき、特に、下部電極１１は、その上部に形成される物質の種類によって選択される。
【００２１】
図２は、本発明の二種の抵抗体を含む不揮発性メモリ素子の動作特性を示すグラフである。図２を参照すれば、横軸は、下部電極１１及び上部電極１４を通じて第１抵抗層に印加した電圧値を表したものであり、縦軸は、第１抵抗層１１に流れる電流値を表したものである。図２に仮想的な二つの電流−電圧曲線Ｇ１とＧ２とを点線で示す。Ｇ１グラフは、第１抵抗層１２の抵抗値が低い場合、すなわち、第１抵抗層１２に流れる電流値が大きい場合の電流−電圧曲線である。Ｇ２グラフは、第１抵抗層１２の抵抗値が高い場合、すなわち、第２抵抗層１２に流れる電流値が小さな場合の電流−電圧曲線である。
【００２２】
本発明の二種の抵抗体を含む不揮発性メモリ素子は、実線で示すように、付加された電圧によってＧ１、Ｇ２に示すような相異なる電流−抵抗特性を示すことができる。これを具体的に説明すれば、次の通りである。
【００２３】
まず、０ボルトからＶ１ボルト未満まで次第に印加電圧を増加させた場合、電流値は、Ｇ１曲線に沿って電圧の大きさに比例して増加する。ところが、Ｖ１ボルトの大きさの電圧を印加すれば、突然に電流値が減少してＧ２曲線に沿う。このような現象は、Ｖ１≦Ｖ≦Ｖ２範囲でも同様である。そして、Ｖ２ボルト超の電圧を印加すると、再び電流値はＧ１曲線に沿って増加する。ここで、Ｇ１曲線に沿うような抵抗値を第１抵抗値といい、Ｇ２曲線沿うような抵抗値を第２抵抗値という。Ｖ１≦Ｖ≦Ｖ２の範囲において、第２抵抗層１３の抵抗が急増する場合に、この様な変化を示すことができる。
【００２４】
また、本発明による二種の抵抗体を含む不揮発性メモリ素子の第１抵抗層１２は次のような特性をもっている。まず、Ｖ１≦Ｖ≦Ｖ２の範囲で電圧を印加した後、Ｖ１ボルト未満の電圧を印加すれば、Ｇ２曲線に沿う電流値が検出され、Ｖ２ボルト超の電圧を印加した後、Ｖ１ボルト未満の電圧を印加すれば、Ｇ１曲線に沿う電流値が検出される。したがって、このような特性を利用すれば、メモリ素子として使用できる。
【００２５】
すなわち、本発明の実施形態による二種の抵抗体を含む不揮発性メモリ素子の上下部電極１１、１４を通じてＶ２ボルト超の電圧を印加すれば、第１抵抗層１１に第１抵抗値を保存させられる。そして、Ｖ１≦Ｖ≦Ｖ２の範囲の電圧を印加すれば、第２抵抗値を保存させられる。第１抵抗層１１に保存されたメモリ状態を読み取るためには、Ｖ１より小さな電圧を印加してその電流値を読み取ればよい。
【００２６】
第１抵抗層１２及び第２抵抗層１３として好ましい物質の電流−電圧曲線を図３Ａないし図３Ｃに示した。
【００２７】
図３Ａは、第１抵抗層１２として好ましいＮｉＯの電気的な特性を示すグラフである。図３Ａを参照すれば、約０．５５Ｖ以下の電圧で二つの抵抗特性を持つことが分かる。すなわち、ＮｉＯは、同一印加電圧で二つの抵抗特性を表しているため、これをメモリ素子のデータ保存部として使用できるということが分かる。
【００２８】
図３Ｂは、本発明の第２抵抗層１３として好ましいＶ２Ｏ５の電気的な特性を示すグラフであり、図３Ｃも、本発明の第２抵抗層１３として好ましいＴｉＡｌＯ３の電気的な特性を示すグラフである。図３Ｂ及び図３Ｃを参照すれば、これらは多様な電圧−電流状態を示す。つまりこれらは、スレショルドスイッチング特性を有している。特に、図３Ｃをみれば、電流コンプライアンスにより制限された電圧（約２Ｖの電圧）まで電流が流れるが、−２Ｖないし２Ｖの電圧では電流がほとんど流れないということが分かる。すなわち、物質自体がスレショルド電圧を有するので、所定以上の電圧を印加した場合にのみ電流が流れ、所定電圧以上の電圧であれば、電圧を増加させても電流はほぼ一定となる。したがって、このような特性を利用して、トランジスタやダイオードのようなスイッチング素子として使用できる。
【００２９】
図４は、本発明の好ましい実施形態による二種の抵抗体を含む不揮発性メモリ素子アレイ構造を示す図面である。図４を参照すれば、下部電極１１ラインと上部電極１４ラインとが互いに交差するように形成されており、下部電極１１ラインと上部電極１４ラインとの交差部に第１抵抗層１２及び第２抵抗層１３がそれぞれ形成されている。
【００３０】
図５は、前記図４の二種の抵抗体を含む不揮発性メモリ素子アレイ構造の等価回路図である。図６は、前記図５のＡ領域に該当する４個の単位セルを抜粋したものである。以下、図５及び図６を参照して、本発明の実施形態による二種の抵抗体を含む不揮発性メモリ素子の駆動方法を説明する。ここで、ビットラインＶＢ１、ＶＢ２、ＶＢ３、ＶＢ４及びワードラインＶＷ１、ＶＷ２、ＶＷ３、ＶＷ４は、これらの交差部に２個のセルを共有している。
【００３１】
ここで、図６の左下部に位置する単位セルに対してのみオン状態を維持し、残りの単位セルに対してはオフ状態を維持しようとする場合には、Ｖｗ２に第２抵抗層１３のスレショルド電圧以上の電圧を印加する。図３ＣのようなＴｉＡｌＯ３を第２抵抗層１３に使用した場合にはＶＷ２に２Ｖ以上の電圧を印加し、残りのワードラインには電圧を印加しない。そして、ＶＢ１の電圧を０．５Ｖに維持し、ＶＢ２に対しては電圧を印加しなければ、左下側単位セルのみ上下部電極１１、１４の電圧差が第２抵抗層１３のスレショルド電圧より高くなるため電流が流れる。このような方法で所望の単位セルに対してオン、オフ状態を制御できるので、情報を保存または消去できる。
【００３２】
前記した説明では多くの事項が具体的に記載されているが、これらは単なる、望ましい実施形態の例示であって、本発明を限定するものではない。したがって、本発明の範囲は説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想により定められねばならない。
【産業上の利用可能性】
【００３３】
本発明は、二種の抵抗体を含む不揮発性メモリ素子の関連技術分野に好適に用いられる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態による二種の抵抗体を含む不揮発性メモリ素子を示す断面概略図である。
【図２】本発明の実施形態による二種の抵抗体を含む不揮発性メモリ素子の動作特性を示すグラフである。
【図３Ａ】ＮｉＯの電気的な特性を示すグラフであるである。
【図３Ｂ】Ｖ２Ｏ５の電気的な特性を示すグラフである。
【図３Ｃ】ＴｉＡｌＯ３の電気的な特性を示すグラフである。
【図４】本発明の実施形態による二種の抵抗体を含む不揮発性メモリ素子のアレイ構造を示す斜視図である。
【図５】本発明の実施形態による二種の抵抗体を含む不揮発性メモリ素子のアレイの等価回路図である。
【図６】前記図５のＡ領域の４つの単位セル部分のみを抜粋して示す回路図である。
【符号の説明】
【００３５】
１１ 下部電極、
１２ 第１抵抗層、
１３ 第２抵抗層、
１４ 上部電極。
【特許請求の範囲】
【請求項１】
不揮発性半導体メモリ素子において、
下部電極と、
前記下部電極上に形成されて２種以上の抵抗パターンを示す第１抵抗層と、
前記第１抵抗層上に形成され、スレショルドスイッチング特性を持つ第２抵抗層と、
前記第２抵抗層上に形成された上部電極と、を備えることを特徴とする二種の抵抗体を含む不揮発性メモリ素子。
【請求項２】
前記第１抵抗層は、ＮｉＯ、ＮｉＯ２、Ｎｉ２Ｏ３、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯおよびＮｂ２Ｏ５からなる群より選択される少なくとも１種を含むことを特徴とする請求項１に記載の二種の抵抗体を含む不揮発性メモリ素子。
【請求項３】
前記第２抵抗層は、Ｖ２Ｏ５またはＴｉＡｌＯ３を含むことを特徴とする請求項１に記載の二種の抵抗体を含む不揮発性メモリ素子。
【請求項４】
互いに平行となるように、間隔をもって配列された２本以上のビットラインと、
前記ビットラインと交差するように形成された２本以上のワードラインと、
前記ビットラインと前記ワードラインとの交差部に形成されて２種以上の抵抗パターンを示す第１抵抗層と、
前記第１抵抗層と前記ワードラインとの交差部に形成され、スレショルドスイッチング特性を持つ第２抵抗層と、を備えることを特徴とする二種の抵抗体を含む不揮発性メモリ素子アレイ。
【請求項５】
前記第１抵抗層は、ＮｉＯ、ＮｉＯ２、Ｎｉ２Ｏ３、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯおよびＮｂ２Ｏ５からなる群より選択される少なくとも１種を含むことを特徴とする請求項４に記載の二種の抵抗体を含む不揮発性メモリ素子。
【請求項６】
前記第２抵抗層は、Ｖ２Ｏ５またはＴｉＡｌＯ３を含むことを特徴とする請求項４に記載の二種の抵抗体を含む不揮発性メモリ素子。
【請求項１】
不揮発性半導体メモリ素子において、
下部電極と、
前記下部電極上に形成されて２種以上の抵抗パターンを示す第１抵抗層と、
前記第１抵抗層上に形成され、スレショルドスイッチング特性を持つ第２抵抗層と、
前記第２抵抗層上に形成された上部電極と、を備えることを特徴とする二種の抵抗体を含む不揮発性メモリ素子。
【請求項２】
前記第１抵抗層は、ＮｉＯ、ＮｉＯ２、Ｎｉ２Ｏ３、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯおよびＮｂ２Ｏ５からなる群より選択される少なくとも１種を含むことを特徴とする請求項１に記載の二種の抵抗体を含む不揮発性メモリ素子。
【請求項３】
前記第２抵抗層は、Ｖ２Ｏ５またはＴｉＡｌＯ３を含むことを特徴とする請求項１に記載の二種の抵抗体を含む不揮発性メモリ素子。
【請求項４】
互いに平行となるように、間隔をもって配列された２本以上のビットラインと、
前記ビットラインと交差するように形成された２本以上のワードラインと、
前記ビットラインと前記ワードラインとの交差部に形成されて２種以上の抵抗パターンを示す第１抵抗層と、
前記第１抵抗層と前記ワードラインとの交差部に形成され、スレショルドスイッチング特性を持つ第２抵抗層と、を備えることを特徴とする二種の抵抗体を含む不揮発性メモリ素子アレイ。
【請求項５】
前記第１抵抗層は、ＮｉＯ、ＮｉＯ２、Ｎｉ２Ｏ３、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯおよびＮｂ２Ｏ５からなる群より選択される少なくとも１種を含むことを特徴とする請求項４に記載の二種の抵抗体を含む不揮発性メモリ素子。
【請求項６】
前記第２抵抗層は、Ｖ２Ｏ５またはＴｉＡｌＯ３を含むことを特徴とする請求項４に記載の二種の抵抗体を含む不揮発性メモリ素子。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４】
【図５】
【図６】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４】
【図５】
【図６】
【公開番号】特開２００６−１７９９２６（Ｐ２００６−１７９９２６Ａ）
【公開日】平成１８年７月６日（２００６．７．６）
【国際特許分類】
【出願番号】特願２００５−３６８２６２（Ｐ２００５−３６８２６２）
【出願日】平成１７年１２月２１日（２００５．１２．２１）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＦＲＡＭ
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】４１６，Ｍａｅｔａｎ−ｄｏｎｇ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成１８年７月６日（２００６．７．６）
【国際特許分類】
【出願日】平成１７年１２月２１日（２００５．１２．２１）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＦＲＡＭ
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】４１６，Ｍａｅｔａｎ−ｄｏｎｇ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]