交流交流直接変換器の制御装置
【課題】演算負荷や記憶手段の容量を低減し、出力電圧や入力電流の制御性能を向上させた制御装置を低コストにて提供する。
【解決手段】マトリクスコンバータ等の交流交流直接変換器において、変換器の入力電圧を検出する手段４と、入力電圧検出値を所定周期でサンプリングしてディジタル信号に変換するＡＤ変換手段５と、今回サンプリング値からＮ（Ｎは１以上の整数）回前までのサンプリング値を保存する記憶手段６と、Ｎ回前、今回及び前回のサンプリング値を用いて将来のサンプリング値を予測する予測手段７と、予測した将来のサンプリング値を用いて前記オンオフ時間比率を演算するための制御信号演算手段８及びオンオフ時間比率演算手段９とを備える。
【解決手段】マトリクスコンバータ等の交流交流直接変換器において、変換器の入力電圧を検出する手段４と、入力電圧検出値を所定周期でサンプリングしてディジタル信号に変換するＡＤ変換手段５と、今回サンプリング値からＮ（Ｎは１以上の整数）回前までのサンプリング値を保存する記憶手段６と、Ｎ回前、今回及び前回のサンプリング値を用いて将来のサンプリング値を予測する予測手段７と、予測した将来のサンプリング値を用いて前記オンオフ時間比率を演算するための制御信号演算手段８及びオンオフ時間比率演算手段９とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大型のエネルギーバッファを用いずに双方向スイッチをオンオフさせて交流入力電圧を任意の大きさ、周波数の交流電圧に直接変換する交流交流直接変換器において、前記直接変換器の出力電圧や入力電流の歪みを低減可能とした制御装置に関するものである。
【背景技術】
【０００２】
従来、この種の直接変換器の一例として、マトリクスコンバータが知られている。
図８は、一般的なマトリクスコンバータの制御装置の構成を示すブロック図である。
まず、図８の主回路において、１は三相交流電源、２はマトリクスコンバータ、３は交流電動機等の負荷であり、制御装置は、マトリクスコンバータ２の入力電圧を検出して種々の演算を行い、マトリクスコンバータ２内の双方向スイッチを構成する半導体スイッチング素子に対するオンオフ信号をＰＷＭ制御により生成する。
【０００３】
以下、制御装置の具体的構成及び動作を説明する。
まず、入力電圧検出手段４により検出されたマトリクスコンバータ２の入力電圧は所定周期（例えばＰＷＭ制御のキャリア周期）でサンプリングされ、ＡＤ変換手段５によりディジタル信号に変換されてマイクロプロセッサ１１に入力される。ここで、入力電圧検出手段４は、例えば計器用変圧器、アナログフィルタ、サンプルホルダ等によって構成されている。
【０００４】
前記プロセッサ１１内の入力電流制御信号演算手段８は、ＡＤ変換手段５からの入力電圧検出値に基づいて入力電流制御信号を生成し、この制御信号を出力電圧指令値と共にオンオフ時間比率演算手段９に入力する。
【０００５】
オンオフ時間比率演算手段９では、入力電流制御信号と出力電圧指令値とを合成してマトリクスコンバータ２内のスイッチング素子のオンオフ時間比率を演算し、これを指令値としてＰＷＭ発生手段１０に出力する。ＰＷＭ発生手段１０では、前記オンオフ時間比率とキャリアとを比較してマトリクスコンバータ２内の各スイッチング素子に対するオンオフ信号を生成する。このオンオフ信号を用いてスイッチング素子を制御することにより、マトリクスコンバータ２が交流入力電圧を直接切り出して所定の大きさ、周波数の交流電圧を生成し、負荷３に出力する。
【０００６】
ここで、制御装置としては、図示するようにマイクロプロセッサ１１やＤＳＰ（Digital Signal Processor)等のディジタル演算器を用いるのが一般的であり、入力電圧検出値のサンプリング値を用いてオンオフ時間比率を計算している。
【０００７】
さて、一般にディジタル制御では、サンプリング周期毎に値を固定して用いるため、実際に検出される電圧値とＡＤ変換後のサンプリング値との間には時間遅れがある。また、ノイズの影響による誤動作を防止するため、アナログ信号の検出部にローパスフィルタ等を用いているので、このフィルタによる入出力信号の時間遅れも存在する。更に、マイクロプロセッサ等のディジタル演算器による演算遅れも無視できない。
【０００８】
制御に用いるサンプリング値が時間遅れを持っていると、実際の検出値との間に誤差が発生するので制御性能が悪化する。その結果として、例えばマトリクスコンバータの制御においては、出力電圧や入力電流に誤差が現れる。
ここで、出力電圧の誤差は、負荷３として交流電動機を駆動している場合にトルクリプルや回転むら等を引き起こし、電動機の損失を増大させる原因となる。また、入力電流の誤差は入力電流の歪みとなって現れ、マトリクスコンバータの入力側に接続されているトランスの過熱やその他の電源側の機器の誤動作を引き起こすため、好ましくない。
【０００９】
上述したようなサンプリング値の時間遅れを補正するには、例えば、入力電圧の位相角をＰＬＬ（Phase Locked Loop）やアークタンジェントにより演算し、得られた位相角に基づき交流入力電圧検出値を座標変換して直流量に変換すると共に、特許文献１の数式１に記載されているように、得られた位相角に補正角度を加算して位相角を進め、この位相角を用いて直流量の交流入力電圧検出値を再び交流信号に復元することが考えられる。
なお、前記補正角度は、サンプリング遅れやフィルタによる時間遅れ等を考慮して設定すれば良い。
【００１０】
【特許文献１】特開２００５−１６８１９７号公報（段落［００２７］〜［００２９］、図２，図４等）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、上述した方法では、入力電圧の位相角の検出にＰＬＬやアークタンジェント等の複雑な演算が必要であるため、演算装置の負荷が重くなり、コスト高の要因となる。
更に、アークタンジェント演算をテーブル化して演算量を低減するとしても、大容量の記憶手段が必要である。また、アークタンジェントの値に不連続点が存在するため、高精度が望めないといった問題もある。
【００１２】
そこで、本発明の解決課題は、入力電圧の位相角の演算を不要にして演算負荷を低減すると共に、テーブル化による記憶容量の増大を回避し、簡単な演算により入力電圧を高精度に予測して出力電圧や入力電流の制御性能を向上させた制御装置を低コストにて提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、請求項１に記載した発明は、交流電源と負荷との間に直接接続された双方向スイッチを備え、出力電圧指令値に応じたオンオフ時間比率にて前記双方向スイッチをスイッチングすることにより、交流入力電圧を任意の大きさ、周波数の交流電圧に直接変換する交流交流直接変換器において、
前記変換器の入力電圧を検出する手段と、検出した入力電圧を所定周期でサンプリングする手段と、前記入力電圧のサンプリング値のＮ（Ｎは１以上の整数）回前までの履歴を保存する記憶手段と、Ｎ回前のサンプリング値と今回及び前回のサンプリング値とを用いて将来のサンプリング値を予測する予測手段と、前記予測手段により予測した将来のサンプリング値を用いて前記オンオフ時間比率を演算する手段と、を備えたものである。
【００１４】
請求項２に記載した発明は、請求項１に記載した交流交流直接変換器の制御装置において、
前記予測手段は、Ｎ回前のサンプリング値と今回のサンプリング値との差分値を演算する手段と、今回のサンプリング値と前回のサンプリング値との大小関係に応じて、前記差分値と今回のサンプリング値との和または差を将来のサンプリング値として出力する手段と、を備えたものである。
【００１５】
請求項３に記載した発明は、請求項２に記載した交流交流直接変換器の制御装置において、前記予測手段は、前記将来のサンプリング値または差分値に所定のゲインを乗じる乗算手段を備えたものである。
【００１６】
請求項４に記載した発明は、請求項２または３に記載した交流交流直接変換器の制御装置において、前記予測手段の前段または後段にバンドパスフィルタを備えたものである。
【発明の効果】
【００１７】
本発明によれば、直接変換器を制御するための入力電圧のサンプリング値の時間遅れを、入力電圧の位相角演算や膨大なテーブルを用いずに、簡単な四則演算と少量の記憶データによって補正することができ、制御性能の向上やコストの低減を可能にした制御装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は本発明の第１実施形態を示すブロック図であり、図８と同一の構成要素には同一の番号を付してある。以下では、図８と異なる部分を中心に説明する。
【００１９】
図１において、例えばＰＷＭ制御のキャリア周期にてサンプリングされてＡＤ変換手段５によりディジタル信号に変換された入力電圧検出値は、マイクロプロセッサ１１Ａ内の記憶手段６に入力される。この記憶手段６は、その入力信号の今回のサンプリング値とＮ（Ｎは１以上の整数）回前のサンプリング値とを記憶するように構成されている。なお、Ｎ回前のサンプリング値には、前回のサンプリング値（Ｎ＝１）も含む。
ここで、上記のＮの設定値を比較的小さい値にすれば、記憶手段６として小容量のものを使用することができる。
【００２０】
次に、予測手段７は、記憶手段６の記憶データを用いて将来（何回か後）のサンプリング値を予測するものであり、この予測値を用いて入力電流制御信号作成手段８が入力電流制御信号を作成する。なお、入力電流制御信号の演算方法は種々存在するが、本発明では特に限定されない。
入力電流制御信号作成手段８以降については、図８と同様にオンオフ時間比率演算手段９がオンオフ時間比率を演算してＰＷＭ発生手段１０に出力する。
【００２１】
図２は、前記予測手段７の構成図である。
図２において、前記記憶手段６により記憶されたＮ回前のサンプリング値（Ｎ回前の値という）と今回のサンプリング値（今回値という）との差分値を加減算手段７０１により演算し、絶対値演算手段７０２によって前記差分値の絶対値を演算する。この絶対値は後段の加減算手段７０３，７０４に入力され、それぞれ今回値との和と今回値との差が演算されると共に、これらの和及び差は、切替手段７０６の切替端子側にそれぞれ与えられる。
【００２２】
一方、前記記憶手段６により記憶された今回値及び前回値は比較手段７０５に入力されており、比較手段７０５は、今回値と前回値との大小関係を判断して前記切替手段７０６に切替信号を出力する。
切替信号による切替手段７０６の動作は、図２の括弧内に示す通りであり、今回値＞前回値の場合には、加減算手段７０３の出力（差分値の絶対値と今回値との和）を選択して予測値とし、また、今回値＜前回値の場合には、加減算手段７０４の出力（今回値と差分値の絶対値との差）を選択して予測値とし、この予測値を図１の入力電流制御信号作成手段８に送るようになっている。
【００２３】
上記の動作を数式により表すと、数式１のようになる。
［数式１］
Ｖｄｅｔ＝Ｖｄｅｔ０＋ＡＢＳ（ＶｄｅｔＮ−Ｖｄｅｔ０）
（Ｖｄｅｔ０＞Ｖｄｅｔ１の場合），
Ｖｄｅｔ＝Ｖｄｅｔ０−ＡＢＳ（ＶｄｅｔＮ−Ｖｄｅｔ０）
（Ｖｄｅｔ０＜Ｖｄｅｔ１の場合）
ただし、Ｖｄｅｔ：予測値、Ｖｄｅｔ０：今回値、Ｖｄｅｔ１：前回値、ＶｄｅｔＮ：Ｎ回前の値、ＡＢＳ：絶対値演算子である。
【００２４】
図３は、数式１における各サンプリング値の関係を電圧波形上に示したものであり、図３（ａ）はＶｄｅｔ０＞Ｖｄｅｔ１の場合、図３（ｂ）はＶｄｅｔ０＜Ｖｄｅｔ１の場合である。ここでは、予測値Ｖｄｅｔを２回後のサンプリング値とし、その予測に今回値Ｖｄｅｔ０、前回値Ｖｄｅｔ１、及び２回前のサンプリング値Ｖｄｅｔ２を用いている。
すなわち、本実施形態においては、前回値Ｖｄｅｔ１からの今回値Ｖｄｅｔ０の増減傾向に応じて、Ｎ（図３ではＮ＝２）回前の値ＶｄｅｔＮと今回値Ｖｄｅｔ０との差分値を今回値Ｖｄｅｔ０に加算、または今回値Ｖｄｅｔ０から減算することにより、Ｎ回後のサンプリング値Ｖｄｅｔを予測するものである。
【００２５】
図４は、この実施形態により得た、入力電圧の２回後のサンプリング値の予測値（２回後予測値）と理論値（２回後理論値）との比較結果を示す波形図であり、今回値と２回前のサンプリング値も併せて示してある。
また、図４では、入力電圧波形を余弦波によって単位法表示してあり、サンプリング周期は５００μｓ、余弦波の周期は２０ｍｓである。なお、前述したように２回後のサンプリング値を予測するため、Ｎ＝２とし、予測には２回前のサンプリング値を今回値及び前回値と共に用いている。
【００２６】
図４によれば、数式１によって得られた予測値は、特に余弦波のゼロ近傍で理論値とほぼ一致している。また、余弦波の頂点付近では予測値と理論値との間に若干誤差があるものの、理論値とほぼ等しい予測値が得られている。
ここでは、サンプリングの遅れを考慮して２回後のサンプリング値を予測したが、制御装置によっては、サンプリングによる遅れ時間が３サンプリングや１サンプリングなど、様々であるから、２回後以外のサンプリング値を予測する場合は、数式１におけるＮの値を回数に応じて変更すれば良い。
【００２７】
また、図５は、本発明（本実施形態）をマトリクスコンバータの制御に適用した場合及び適用しない場合のシミュレーション結果を示す波形図であり、上からマトリクスコンバータの入力電圧、入力電流、出力電圧波形を示している。
本発明を適用しない場合には、サンプリング値を予測しておらずサンプリング遅れがそのまま制御に影響しているため、特に入力電流に歪みが現れているが、これは、実際の入力電圧値と制御に用いる入力電圧検出値との間には時間遅れに起因する数値誤差が大きく、入力電圧の切り替わり付近で特に入力電流の波形を悪化させるからである。
これに対し、本発明を適用してサンプリング値を予測することにより、特に入力電流については歪みのない良好な波形が得られているのがわかる。
【００２８】
次に、本発明の第２実施形態を説明する。
図６は、第２実施形態における予測手段７の構成図であり、図２に示した切替手段７０６の出力をゲイン乗算手段７０７に入力してゲインｋを乗算し、その出力を予測値としている点が図２と異なっている。
この実施形態は、前述した図４の余弦波の頂点付近における予測値と理論値との誤差を少なくするために、予測値の振幅を補正して理論値により近い波形を得るようにしたものである。
【００２９】
上記補正ゲインｋは、数式２のように入力信号の最大振幅値と予測値の最大振幅値との比に設定すればよい。最大振幅値としては、少なくとも１周期中で振幅の絶対値が最大となる点を記憶させておけばよい。
［数式２］
ｋ＝入力信号の最大振幅値／予測値の最大振幅値
【００３０】
また、図示されていないが、絶対値演算手段７０２の出力側に補正ゲイン乗算手段７０７を配置する（差分値（ＶｄｅｔＮ−Ｖｄｅｔ０）に補正ゲインｋを乗じる）と共にこの補正ゲインｋを小数に設定し、以下の数式３によって予測値を得るようにすれば、図１の入力電圧検出手段４等のアナログ回路における時間遅れのように、ディジタル演算器以外の要素における時間遅れを補正することができる。
［数式３］
Ｖｄｅｔ＝Ｖｄｅｔ０＋ｋ×ＡＢＳ（ＶｄｅｔＮ−Ｖｄｅｔ０）
（Ｖｄｅｔ０＞Ｖｄｅｔ１の場合），
Ｖｄｅｔ＝Ｖｄｅｔ０−ｋ×ＡＢＳ（ＶｄｅｔＮ−Ｖｄｅｔ０）
（Ｖｄｅｔ０＜Ｖｄｅｔ１の場合）
【００３１】
例えば、アナログ回路における時間遅れが５０μｓであり、サンプリング周期が１００μｓのディジタル演算器で、遅れが１サンプリング周期ある場合には、補正ゲインｋを１．５とすることによってアナログ回路の遅れも考慮して補正することができ、実際の検出値との誤差を少なくして制御性能の向上を見込むことができる。
【００３２】
次に、図７は本発明の第３実施形態を示すブロック図である。
前述した数式１や数式３では、今回値Ｖｄｅｔ０と前回値Ｖｄｅｔ１との大小関係に応じて予測値Ｖｄｅｔを求めているため、予測手段７への入力信号に歪みやリプルが重畳されていると大小関係の場合分けに誤差を生じ、結果として予測値の演算精度が低下する恐れがある。
【００３３】
そこで、第３実施形態では、図７に示すように、例えばマイクロプロセッサ１１Ｂの入力段にバンドパスフィルタ２０を設け、入力信号から所望の周波数成分のみをバンドパスフィルタ２０により抽出するようにして歪みやリプルを除去し、今回値Ｖｄｅｔ０と前回値Ｖｄｅｔ１との大小関係を正確に検出して予測値の誤差を低減するようにした。なお、バンドパスフィルタ２０を予測手段７の出力側に設ければ、予測値として所望の周波数成分の滑らかな正弦波を得ることができる。
【００３４】
バンドパスフィルタ２０の通過帯域は入力電圧の周波数に応じて設定すれば良く、例えば、入力電圧の周波数が５０Ｈｚであれば５０Ｈｚを中心周波数としたバンドパスフィルタを用いれば良い。また、バンドパスフィルタ以外でも、ローパスフィルタやハイパスフィルタ等を用いても同様な効果を得ることができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１実施形態を示すブロック図である。
【図２】図１における予測手段の構成図である。
【図３】第１実施形態における数式１を説明するための波形図である。
【図４】第１実施形態により得た予測値と理論値等を示す波形図である。
【図５】第１実施形態をマトリクスコンバータの制御に適用した場合及び適用しない場合のシミュレーション結果を示す波形図である。
【図６】本発明の第２実施形態における予測手段の構成図である。
【図７】本発明の第３実施形態を示すブロック図である。
【図８】従来技術を示すブロック図である。
【符号の説明】
【００３６】
１：交流電源
２：マトリクスコンバータ
３：負荷
４：入力電圧検出手段
５：ＡＤ変換手段
６：記憶手段
７：予測手段
７０１，７０３，７０４：加減算手段
７０２：絶対値演算手段
７０５：比較手段
７０６：切替手段
７０７：ゲイン乗算手段
８：入力電流制御信号演算手段
９：オンオフ時間比率演算手段
１０：ＰＷＭ発生手段
１１Ａ，１１Ｂ：マイクロプロセッサ
２０：バンドパスフィルタ
【技術分野】
【０００１】
本発明は、大型のエネルギーバッファを用いずに双方向スイッチをオンオフさせて交流入力電圧を任意の大きさ、周波数の交流電圧に直接変換する交流交流直接変換器において、前記直接変換器の出力電圧や入力電流の歪みを低減可能とした制御装置に関するものである。
【背景技術】
【０００２】
従来、この種の直接変換器の一例として、マトリクスコンバータが知られている。
図８は、一般的なマトリクスコンバータの制御装置の構成を示すブロック図である。
まず、図８の主回路において、１は三相交流電源、２はマトリクスコンバータ、３は交流電動機等の負荷であり、制御装置は、マトリクスコンバータ２の入力電圧を検出して種々の演算を行い、マトリクスコンバータ２内の双方向スイッチを構成する半導体スイッチング素子に対するオンオフ信号をＰＷＭ制御により生成する。
【０００３】
以下、制御装置の具体的構成及び動作を説明する。
まず、入力電圧検出手段４により検出されたマトリクスコンバータ２の入力電圧は所定周期（例えばＰＷＭ制御のキャリア周期）でサンプリングされ、ＡＤ変換手段５によりディジタル信号に変換されてマイクロプロセッサ１１に入力される。ここで、入力電圧検出手段４は、例えば計器用変圧器、アナログフィルタ、サンプルホルダ等によって構成されている。
【０００４】
前記プロセッサ１１内の入力電流制御信号演算手段８は、ＡＤ変換手段５からの入力電圧検出値に基づいて入力電流制御信号を生成し、この制御信号を出力電圧指令値と共にオンオフ時間比率演算手段９に入力する。
【０００５】
オンオフ時間比率演算手段９では、入力電流制御信号と出力電圧指令値とを合成してマトリクスコンバータ２内のスイッチング素子のオンオフ時間比率を演算し、これを指令値としてＰＷＭ発生手段１０に出力する。ＰＷＭ発生手段１０では、前記オンオフ時間比率とキャリアとを比較してマトリクスコンバータ２内の各スイッチング素子に対するオンオフ信号を生成する。このオンオフ信号を用いてスイッチング素子を制御することにより、マトリクスコンバータ２が交流入力電圧を直接切り出して所定の大きさ、周波数の交流電圧を生成し、負荷３に出力する。
【０００６】
ここで、制御装置としては、図示するようにマイクロプロセッサ１１やＤＳＰ（Digital Signal Processor)等のディジタル演算器を用いるのが一般的であり、入力電圧検出値のサンプリング値を用いてオンオフ時間比率を計算している。
【０００７】
さて、一般にディジタル制御では、サンプリング周期毎に値を固定して用いるため、実際に検出される電圧値とＡＤ変換後のサンプリング値との間には時間遅れがある。また、ノイズの影響による誤動作を防止するため、アナログ信号の検出部にローパスフィルタ等を用いているので、このフィルタによる入出力信号の時間遅れも存在する。更に、マイクロプロセッサ等のディジタル演算器による演算遅れも無視できない。
【０００８】
制御に用いるサンプリング値が時間遅れを持っていると、実際の検出値との間に誤差が発生するので制御性能が悪化する。その結果として、例えばマトリクスコンバータの制御においては、出力電圧や入力電流に誤差が現れる。
ここで、出力電圧の誤差は、負荷３として交流電動機を駆動している場合にトルクリプルや回転むら等を引き起こし、電動機の損失を増大させる原因となる。また、入力電流の誤差は入力電流の歪みとなって現れ、マトリクスコンバータの入力側に接続されているトランスの過熱やその他の電源側の機器の誤動作を引き起こすため、好ましくない。
【０００９】
上述したようなサンプリング値の時間遅れを補正するには、例えば、入力電圧の位相角をＰＬＬ（Phase Locked Loop）やアークタンジェントにより演算し、得られた位相角に基づき交流入力電圧検出値を座標変換して直流量に変換すると共に、特許文献１の数式１に記載されているように、得られた位相角に補正角度を加算して位相角を進め、この位相角を用いて直流量の交流入力電圧検出値を再び交流信号に復元することが考えられる。
なお、前記補正角度は、サンプリング遅れやフィルタによる時間遅れ等を考慮して設定すれば良い。
【００１０】
【特許文献１】特開２００５−１６８１９７号公報（段落［００２７］〜［００２９］、図２，図４等）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、上述した方法では、入力電圧の位相角の検出にＰＬＬやアークタンジェント等の複雑な演算が必要であるため、演算装置の負荷が重くなり、コスト高の要因となる。
更に、アークタンジェント演算をテーブル化して演算量を低減するとしても、大容量の記憶手段が必要である。また、アークタンジェントの値に不連続点が存在するため、高精度が望めないといった問題もある。
【００１２】
そこで、本発明の解決課題は、入力電圧の位相角の演算を不要にして演算負荷を低減すると共に、テーブル化による記憶容量の増大を回避し、簡単な演算により入力電圧を高精度に予測して出力電圧や入力電流の制御性能を向上させた制御装置を低コストにて提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、請求項１に記載した発明は、交流電源と負荷との間に直接接続された双方向スイッチを備え、出力電圧指令値に応じたオンオフ時間比率にて前記双方向スイッチをスイッチングすることにより、交流入力電圧を任意の大きさ、周波数の交流電圧に直接変換する交流交流直接変換器において、
前記変換器の入力電圧を検出する手段と、検出した入力電圧を所定周期でサンプリングする手段と、前記入力電圧のサンプリング値のＮ（Ｎは１以上の整数）回前までの履歴を保存する記憶手段と、Ｎ回前のサンプリング値と今回及び前回のサンプリング値とを用いて将来のサンプリング値を予測する予測手段と、前記予測手段により予測した将来のサンプリング値を用いて前記オンオフ時間比率を演算する手段と、を備えたものである。
【００１４】
請求項２に記載した発明は、請求項１に記載した交流交流直接変換器の制御装置において、
前記予測手段は、Ｎ回前のサンプリング値と今回のサンプリング値との差分値を演算する手段と、今回のサンプリング値と前回のサンプリング値との大小関係に応じて、前記差分値と今回のサンプリング値との和または差を将来のサンプリング値として出力する手段と、を備えたものである。
【００１５】
請求項３に記載した発明は、請求項２に記載した交流交流直接変換器の制御装置において、前記予測手段は、前記将来のサンプリング値または差分値に所定のゲインを乗じる乗算手段を備えたものである。
【００１６】
請求項４に記載した発明は、請求項２または３に記載した交流交流直接変換器の制御装置において、前記予測手段の前段または後段にバンドパスフィルタを備えたものである。
【発明の効果】
【００１７】
本発明によれば、直接変換器を制御するための入力電圧のサンプリング値の時間遅れを、入力電圧の位相角演算や膨大なテーブルを用いずに、簡単な四則演算と少量の記憶データによって補正することができ、制御性能の向上やコストの低減を可能にした制御装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は本発明の第１実施形態を示すブロック図であり、図８と同一の構成要素には同一の番号を付してある。以下では、図８と異なる部分を中心に説明する。
【００１９】
図１において、例えばＰＷＭ制御のキャリア周期にてサンプリングされてＡＤ変換手段５によりディジタル信号に変換された入力電圧検出値は、マイクロプロセッサ１１Ａ内の記憶手段６に入力される。この記憶手段６は、その入力信号の今回のサンプリング値とＮ（Ｎは１以上の整数）回前のサンプリング値とを記憶するように構成されている。なお、Ｎ回前のサンプリング値には、前回のサンプリング値（Ｎ＝１）も含む。
ここで、上記のＮの設定値を比較的小さい値にすれば、記憶手段６として小容量のものを使用することができる。
【００２０】
次に、予測手段７は、記憶手段６の記憶データを用いて将来（何回か後）のサンプリング値を予測するものであり、この予測値を用いて入力電流制御信号作成手段８が入力電流制御信号を作成する。なお、入力電流制御信号の演算方法は種々存在するが、本発明では特に限定されない。
入力電流制御信号作成手段８以降については、図８と同様にオンオフ時間比率演算手段９がオンオフ時間比率を演算してＰＷＭ発生手段１０に出力する。
【００２１】
図２は、前記予測手段７の構成図である。
図２において、前記記憶手段６により記憶されたＮ回前のサンプリング値（Ｎ回前の値という）と今回のサンプリング値（今回値という）との差分値を加減算手段７０１により演算し、絶対値演算手段７０２によって前記差分値の絶対値を演算する。この絶対値は後段の加減算手段７０３，７０４に入力され、それぞれ今回値との和と今回値との差が演算されると共に、これらの和及び差は、切替手段７０６の切替端子側にそれぞれ与えられる。
【００２２】
一方、前記記憶手段６により記憶された今回値及び前回値は比較手段７０５に入力されており、比較手段７０５は、今回値と前回値との大小関係を判断して前記切替手段７０６に切替信号を出力する。
切替信号による切替手段７０６の動作は、図２の括弧内に示す通りであり、今回値＞前回値の場合には、加減算手段７０３の出力（差分値の絶対値と今回値との和）を選択して予測値とし、また、今回値＜前回値の場合には、加減算手段７０４の出力（今回値と差分値の絶対値との差）を選択して予測値とし、この予測値を図１の入力電流制御信号作成手段８に送るようになっている。
【００２３】
上記の動作を数式により表すと、数式１のようになる。
［数式１］
Ｖｄｅｔ＝Ｖｄｅｔ０＋ＡＢＳ（ＶｄｅｔＮ−Ｖｄｅｔ０）
（Ｖｄｅｔ０＞Ｖｄｅｔ１の場合），
Ｖｄｅｔ＝Ｖｄｅｔ０−ＡＢＳ（ＶｄｅｔＮ−Ｖｄｅｔ０）
（Ｖｄｅｔ０＜Ｖｄｅｔ１の場合）
ただし、Ｖｄｅｔ：予測値、Ｖｄｅｔ０：今回値、Ｖｄｅｔ１：前回値、ＶｄｅｔＮ：Ｎ回前の値、ＡＢＳ：絶対値演算子である。
【００２４】
図３は、数式１における各サンプリング値の関係を電圧波形上に示したものであり、図３（ａ）はＶｄｅｔ０＞Ｖｄｅｔ１の場合、図３（ｂ）はＶｄｅｔ０＜Ｖｄｅｔ１の場合である。ここでは、予測値Ｖｄｅｔを２回後のサンプリング値とし、その予測に今回値Ｖｄｅｔ０、前回値Ｖｄｅｔ１、及び２回前のサンプリング値Ｖｄｅｔ２を用いている。
すなわち、本実施形態においては、前回値Ｖｄｅｔ１からの今回値Ｖｄｅｔ０の増減傾向に応じて、Ｎ（図３ではＮ＝２）回前の値ＶｄｅｔＮと今回値Ｖｄｅｔ０との差分値を今回値Ｖｄｅｔ０に加算、または今回値Ｖｄｅｔ０から減算することにより、Ｎ回後のサンプリング値Ｖｄｅｔを予測するものである。
【００２５】
図４は、この実施形態により得た、入力電圧の２回後のサンプリング値の予測値（２回後予測値）と理論値（２回後理論値）との比較結果を示す波形図であり、今回値と２回前のサンプリング値も併せて示してある。
また、図４では、入力電圧波形を余弦波によって単位法表示してあり、サンプリング周期は５００μｓ、余弦波の周期は２０ｍｓである。なお、前述したように２回後のサンプリング値を予測するため、Ｎ＝２とし、予測には２回前のサンプリング値を今回値及び前回値と共に用いている。
【００２６】
図４によれば、数式１によって得られた予測値は、特に余弦波のゼロ近傍で理論値とほぼ一致している。また、余弦波の頂点付近では予測値と理論値との間に若干誤差があるものの、理論値とほぼ等しい予測値が得られている。
ここでは、サンプリングの遅れを考慮して２回後のサンプリング値を予測したが、制御装置によっては、サンプリングによる遅れ時間が３サンプリングや１サンプリングなど、様々であるから、２回後以外のサンプリング値を予測する場合は、数式１におけるＮの値を回数に応じて変更すれば良い。
【００２７】
また、図５は、本発明（本実施形態）をマトリクスコンバータの制御に適用した場合及び適用しない場合のシミュレーション結果を示す波形図であり、上からマトリクスコンバータの入力電圧、入力電流、出力電圧波形を示している。
本発明を適用しない場合には、サンプリング値を予測しておらずサンプリング遅れがそのまま制御に影響しているため、特に入力電流に歪みが現れているが、これは、実際の入力電圧値と制御に用いる入力電圧検出値との間には時間遅れに起因する数値誤差が大きく、入力電圧の切り替わり付近で特に入力電流の波形を悪化させるからである。
これに対し、本発明を適用してサンプリング値を予測することにより、特に入力電流については歪みのない良好な波形が得られているのがわかる。
【００２８】
次に、本発明の第２実施形態を説明する。
図６は、第２実施形態における予測手段７の構成図であり、図２に示した切替手段７０６の出力をゲイン乗算手段７０７に入力してゲインｋを乗算し、その出力を予測値としている点が図２と異なっている。
この実施形態は、前述した図４の余弦波の頂点付近における予測値と理論値との誤差を少なくするために、予測値の振幅を補正して理論値により近い波形を得るようにしたものである。
【００２９】
上記補正ゲインｋは、数式２のように入力信号の最大振幅値と予測値の最大振幅値との比に設定すればよい。最大振幅値としては、少なくとも１周期中で振幅の絶対値が最大となる点を記憶させておけばよい。
［数式２］
ｋ＝入力信号の最大振幅値／予測値の最大振幅値
【００３０】
また、図示されていないが、絶対値演算手段７０２の出力側に補正ゲイン乗算手段７０７を配置する（差分値（ＶｄｅｔＮ−Ｖｄｅｔ０）に補正ゲインｋを乗じる）と共にこの補正ゲインｋを小数に設定し、以下の数式３によって予測値を得るようにすれば、図１の入力電圧検出手段４等のアナログ回路における時間遅れのように、ディジタル演算器以外の要素における時間遅れを補正することができる。
［数式３］
Ｖｄｅｔ＝Ｖｄｅｔ０＋ｋ×ＡＢＳ（ＶｄｅｔＮ−Ｖｄｅｔ０）
（Ｖｄｅｔ０＞Ｖｄｅｔ１の場合），
Ｖｄｅｔ＝Ｖｄｅｔ０−ｋ×ＡＢＳ（ＶｄｅｔＮ−Ｖｄｅｔ０）
（Ｖｄｅｔ０＜Ｖｄｅｔ１の場合）
【００３１】
例えば、アナログ回路における時間遅れが５０μｓであり、サンプリング周期が１００μｓのディジタル演算器で、遅れが１サンプリング周期ある場合には、補正ゲインｋを１．５とすることによってアナログ回路の遅れも考慮して補正することができ、実際の検出値との誤差を少なくして制御性能の向上を見込むことができる。
【００３２】
次に、図７は本発明の第３実施形態を示すブロック図である。
前述した数式１や数式３では、今回値Ｖｄｅｔ０と前回値Ｖｄｅｔ１との大小関係に応じて予測値Ｖｄｅｔを求めているため、予測手段７への入力信号に歪みやリプルが重畳されていると大小関係の場合分けに誤差を生じ、結果として予測値の演算精度が低下する恐れがある。
【００３３】
そこで、第３実施形態では、図７に示すように、例えばマイクロプロセッサ１１Ｂの入力段にバンドパスフィルタ２０を設け、入力信号から所望の周波数成分のみをバンドパスフィルタ２０により抽出するようにして歪みやリプルを除去し、今回値Ｖｄｅｔ０と前回値Ｖｄｅｔ１との大小関係を正確に検出して予測値の誤差を低減するようにした。なお、バンドパスフィルタ２０を予測手段７の出力側に設ければ、予測値として所望の周波数成分の滑らかな正弦波を得ることができる。
【００３４】
バンドパスフィルタ２０の通過帯域は入力電圧の周波数に応じて設定すれば良く、例えば、入力電圧の周波数が５０Ｈｚであれば５０Ｈｚを中心周波数としたバンドパスフィルタを用いれば良い。また、バンドパスフィルタ以外でも、ローパスフィルタやハイパスフィルタ等を用いても同様な効果を得ることができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１実施形態を示すブロック図である。
【図２】図１における予測手段の構成図である。
【図３】第１実施形態における数式１を説明するための波形図である。
【図４】第１実施形態により得た予測値と理論値等を示す波形図である。
【図５】第１実施形態をマトリクスコンバータの制御に適用した場合及び適用しない場合のシミュレーション結果を示す波形図である。
【図６】本発明の第２実施形態における予測手段の構成図である。
【図７】本発明の第３実施形態を示すブロック図である。
【図８】従来技術を示すブロック図である。
【符号の説明】
【００３６】
１：交流電源
２：マトリクスコンバータ
３：負荷
４：入力電圧検出手段
５：ＡＤ変換手段
６：記憶手段
７：予測手段
７０１，７０３，７０４：加減算手段
７０２：絶対値演算手段
７０５：比較手段
７０６：切替手段
７０７：ゲイン乗算手段
８：入力電流制御信号演算手段
９：オンオフ時間比率演算手段
１０：ＰＷＭ発生手段
１１Ａ，１１Ｂ：マイクロプロセッサ
２０：バンドパスフィルタ
【特許請求の範囲】
【請求項１】
交流電源と負荷との間に直接接続された双方向スイッチを備え、出力電圧指令値に応じたオンオフ時間比率にて前記双方向スイッチをスイッチングすることにより、交流入力電圧を任意の大きさ、周波数の交流電圧に直接変換する交流交流直接変換器において、
前記変換器の入力電圧を検出する手段と、
検出した入力電圧を所定周期でサンプリングする手段と、
前記入力電圧の今回のサンプリング値からＮ（Ｎは１以上の整数）回前までのサンプリング値を保存する記憶手段と、
Ｎ回前のサンプリング値と今回及び前回のサンプリング値とを用いて将来のサンプリング値を予測する予測手段と、
前記予測手段により予測した将来のサンプリング値を用いて前記オンオフ時間比率を演算する手段と、
を備えたことを特徴とする交流交流直接変換器の制御装置。
【請求項２】
請求項１に記載した交流交流直接変換器の制御装置において、
前記予測手段は、
Ｎ回前のサンプリング値と今回のサンプリング値との差分値を演算する手段と、
今回のサンプリング値と前回のサンプリング値との大小関係に応じて、前記差分値と今回のサンプリング値との和または差を将来のサンプリング値として出力する手段と、
を備えたことを特徴とする交流交流直接変換器の制御装置。
【請求項３】
請求項２に記載した交流交流直接変換器の制御装置において、
前記予測手段は、
前記将来のサンプリング値または前記差分値に所定のゲインを乗じる乗算手段を備えたことを特徴とする交流交流直接変換器の制御装置。
【請求項４】
請求項２または３に記載した交流交流直接変換器の制御装置において、
前記予測手段の前段または後段に、バンドパスフィルタを備えたことを特徴とする交流交流直接変換器の制御装置。
【請求項１】
交流電源と負荷との間に直接接続された双方向スイッチを備え、出力電圧指令値に応じたオンオフ時間比率にて前記双方向スイッチをスイッチングすることにより、交流入力電圧を任意の大きさ、周波数の交流電圧に直接変換する交流交流直接変換器において、
前記変換器の入力電圧を検出する手段と、
検出した入力電圧を所定周期でサンプリングする手段と、
前記入力電圧の今回のサンプリング値からＮ（Ｎは１以上の整数）回前までのサンプリング値を保存する記憶手段と、
Ｎ回前のサンプリング値と今回及び前回のサンプリング値とを用いて将来のサンプリング値を予測する予測手段と、
前記予測手段により予測した将来のサンプリング値を用いて前記オンオフ時間比率を演算する手段と、
を備えたことを特徴とする交流交流直接変換器の制御装置。
【請求項２】
請求項１に記載した交流交流直接変換器の制御装置において、
前記予測手段は、
Ｎ回前のサンプリング値と今回のサンプリング値との差分値を演算する手段と、
今回のサンプリング値と前回のサンプリング値との大小関係に応じて、前記差分値と今回のサンプリング値との和または差を将来のサンプリング値として出力する手段と、
を備えたことを特徴とする交流交流直接変換器の制御装置。
【請求項３】
請求項２に記載した交流交流直接変換器の制御装置において、
前記予測手段は、
前記将来のサンプリング値または前記差分値に所定のゲインを乗じる乗算手段を備えたことを特徴とする交流交流直接変換器の制御装置。
【請求項４】
請求項２または３に記載した交流交流直接変換器の制御装置において、
前記予測手段の前段または後段に、バンドパスフィルタを備えたことを特徴とする交流交流直接変換器の制御装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００８−９２６６５（Ｐ２００８−９２６６５Ａ）
【公開日】平成２０年４月１７日（２００８．４．１７）
【国際特許分類】
【出願番号】特願２００６−２７０５５９（Ｐ２００６−２７０５５９）
【出願日】平成１８年１０月２日（２００６．１０．２）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
【公開日】平成２０年４月１７日（２００８．４．１７）
【国際特許分類】
【出願日】平成１８年１０月２日（２００６．１０．２）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
[ Back to top ]