任意波形発生装置のチャンネル校正方法
【課題】任意波形発生装置の校正方法を改善する。
【解決手段】Ｓパラメータを用いて任意波形発生装置を校正する。任意波形発生装置が有するチャンネルとしては、単一の非インタリーブ・チャンネルでも良いし、インターリーブされた複数チャンネルでも良い。差動信号を生成する場合でも良く、２チャンネルを1対として、複数のチャンネル対を校正できる。このとき、各チャンネルは、単一の非インタリーブ・チャンネルでも良いし、インターリーブされた複数チャンネルで１つのチャンネルを構成する場合でも良い。
【解決手段】Ｓパラメータを用いて任意波形発生装置を校正する。任意波形発生装置が有するチャンネルとしては、単一の非インタリーブ・チャンネルでも良いし、インターリーブされた複数チャンネルでも良い。差動信号を生成する場合でも良く、２チャンネルを1対として、複数のチャンネル対を校正できる。このとき、各チャンネルは、単一の非インタリーブ・チャンネルでも良いし、インターリーブされた複数チャンネルで１つのチャンネルを構成する場合でも良い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験測定装置に関し、特に、任意波形発生装置の校正に関する。
【背景技術】
【０００２】
任意波形発生装置（ＡＷＧ）は、事実上任意の波形を有するアナログ信号を生成するのに利用される試験測定装置である。その動作においては、ユーザが所望のアナログ信号をポイント毎にデジタル値の列として定義する。そして、ＡＷＧは、これらデジタル値を繰り出して、正確なデジタル・アナログ・コンバータを用いてアナログ信号を供給する。米国オレゴン州ビーバートンのテクトロニクス社が供給するＡＷＧ７０００シリーズ任意波形発生装置のようなＡＷＧは、広帯域信号の生成用途、高速シリアル・データ受信装置のストレス試験などのアプリケーションで利用されるが、この場合、複雑な信号の生成が必要となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２２８８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
様々な理由により、ＡＷＧで生成した信号の周波数特性を測定すると、その入力波形データの周波数特性と異なることがしばしばある。ＡＷＧの出力応答を補正するための校正技術が提案されてきているが、完全に満足できるものは未だにない。
【０００５】
そこで、ＡＷＧを校正するための改善された方法へのニーズがある。
【課題を解決するための手段】
【０００６】
本発明の実施形態は、Ｓパラメータを用いて任意波形発生装置を校正する改善された方法と、これら方法を用いて構成された任意波形発生装置を提供する。この方法としては、任意波形発生装置の単一の非インタリーブ・チャンネルを校正するための方法、複数のインタリーブ・チャンネルを校正するための方法、差動信号を生成するための非インタリーブ及びインタリーブの両方の対のチャンネルを校正する方法が提供される。
【０００７】
より具体的には、本発明の概念１は、任意波形発生装置のチャンネルを校正する方法であって、
チャンネル（τ）の出力応答を測定するステップと、
チャンネル（Γs）のソース・マッチを測定するステップと、
被測定デバイス（ΓL）の入力反射係数を決定するステップと、
τ、Γs及びΓLに基づいて、上記チャンネルのための補正フィルタ（ｇ）を計算するステップと
を具えている。
【０００８】
本発明の概念２は、概念１の方法であって、このとき、上記チャンネルが単一の非インタリーブ・チャンネルである。
【０００９】
本発明の概念３は、概念１の方法であって、このとき、上記チャンネルが複数のインタリーブ・チャンネルからなることを特徴としている。
【００１０】
本発明の概念４は、概念１の方法であって、このとき、上記チャンネルが、１対の非インタリーブ・チャンネルからなることを特徴としている。
【００１１】
本発明の概念５は、概念１の方法であって、このとき、上記チャンネルが、１対のインタリーブ・チャンネルからなることを特徴としている。
【００１２】
本発明の概念６は、概念１の方法であって、このとき、ΓLが理想的な計算値であることを特徴としている。
【００１３】
本発明の概念７は、概念１の方法であって、このとき、ΓLが測定値であることを特徴としている。
【００１４】
本発明の概念８は、概念１の方法であって、このとき、上記任意波形発生装置の出力ポートに外部デバイスを結合し、上記校正を上記外部デバイスの出力ポートで実行することを特徴としている。
【００１５】
本発明の概念９は、任意波形発生装置であって、概念１〜８の方法によって校正されていることを特徴としている。
【００１６】
本発明の目的、効果及び他の新規な点は、以下の詳細な説明を添付の特許請求の範囲及び図面とともに読むことによって明らかとなろう。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の第１実施形態による任意波形発生装置の単純化したハイレベル・ブロック図である。
【図２】図２は、図１に対応する第１信号フロー・グラフである。
【図３】図３は、図１に対応する第２信号フロー・グラフである。
【図４】図４は、図１に対応する方法のフローチャートである。
【図５】図５は、本発明の第２実施形態による任意波形発生装置の単純化したハイレベル・ブロック図である。
【図６】図６は、図５に対応する第１信号フロー・グラフである。
【図７】図７は、図５に対応する第２信号フロー・グラフである。
【図８】図８は、図５に対応する方法のフローチャートである。
【発明を実施するための形態】
【００１８】
１．反射波を考慮する
【００１９】
従来のＡＷＧの校正技術は、校正中の任意波形発生装置（ＡＷＧ）と測定装置間又は使用中のＡＷＧと被測定デバイス（ＤＵＴ）間の反射波の相互作用の影響を考慮していないことから、本願発明者は、ＡＷＧの出力応答は不完全であると考えてきた。
【００２０】
そこで、本発明の実施形態は、ＡＷＧのチャンネルを校正する方法と、こうした方法によって校正されたＡＷＧを提供するに際し、これらについて、チャンネルの出力応答を考慮するだけでなく、校正中のＡＷＧと測定装置間及び使用中のＡＷＧとＤＵＴ間の反射波の相互作用の影響を考慮したものにしている。
【００２１】
図１は、本発明の実施形態による単一の非インタリーブ・チャンネルを有するＡＷＧ１００を示している。動作においては、プロセッサ１０５が、所望の出力アナログ信号を表す波形データを受ける。波形データは、メモリ、記憶デバイスなどに記憶しておき、ここからプロセッサ１０５に供給しても良い。プロセッサ１０５は、汎用マイクロプロセッサ上で動作するソフトウェアとして実現されても良いし、専用のＡＳＩＣ（特定用途向けＩＣ）、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）などで実現されても良い。プロセッサ１０５は、チャンネルの出力応答を補正するために、補正フィルタｇを波形データに適用する。補正フィルタｇは、時間領域において補正フィルタｇと波形データを畳み込み積分するか、又は、周波数領域において両者を乗算することによって、波形データに適用することができる。処理済み波形データは、デジタル・アナログ・コンバータ（ＤＡＣ）１１０を用いてアナログ信号に変換される。アナログ信号は、アナログ出力回路１１５でフィルタ処理される。アナログ出力回路１１５は、増幅回路、減衰回路、スイッチ、再構成フィルタなどを含んでいても良い。続いて、フィルタ処理アナログ信号は、被測定デバイス（ＤＵＴ）１２０に印加される。ここで「単一の非インタリーブ・チャンネル」とは、ＤＡＣ１１０からアナログ出力回路１１５までの１つの信号パスのことを指している。実施形態（図示せず）によっては、ＤＡＣ１１０が差動出力信号を供給する。この場合、その２つの出力信号は、複数チャンネルの１対、又は、１つの差動チャンネルと考えても良い。
【００２２】
いくつかの実施形態では、補正フィルタｇは、次のように計算される。
【００２３】
図２を参照すると、チャンネルの出力応答（振幅及び位相）は、サンプリング・オシロスコープのような校正された測定装置で測定される。信号源整合、又は、反射係数は、校正されたタイム・ドメイン・リフレクトメータ（ＴＤＲ）やネットワーク・アナライザのような測定装置を用いて測定される。これに合わせて、これらは、信号源Ｓ21s及びＳ22sのＳパラメータも形成する。今後の分析において明確にするため、これらは、τ及びΓｓと夫々記述することにする。
【００２４】
【数１】
【００２５】
数式１は、ＡＷＧ１００を２ポート回路としてＳパラメータで表した式である。このとき、Ｓ11s及びＳ12sは、ゼロである。これは、ＤＡＣの入力端子は、その性質上、デジタルであるから入力端子に印加されるデジタル・データが反射で戻ってしまうことがなく、また、ＤＡＣの出力端子に印加されるアナログ信号が入力端子へと通過することはできないからである。また、２ポート回路のＳパラメータで周知の如く、τがポート１がポート２への伝達係数を表し、Γｓがポート２の反射係数を表す（市川古都美、市川裕一著「高周波回路設計のためのＳパラメータ詳解」ＣＱ出版社、２００８年１月１日初版、第３４頁〜第３５頁）。
【００２６】
分析を実行するには、ＤＵＴの入力反射係数（ΓL）が既知でなければならない。このとき、図２に示すように、ａ1＝ａsｇなので、数式１を展開することにより、応答の等式は、数式２のように記述できる。また、数式３に示すように、ａ2は、ｂ2にＤＵＴの入力反射係数（ΓL）をかけたものとすることができる。
【００２７】
【数２】
【００２８】
【数３】
【００２９】
数式３を数式２に代入すると、次の結果となる。
【００３０】
【数４】
【００３１】
ｂ2について解くために数式４を変形させると、次の結果となる。
【００３２】
【数５】
【００３３】
数式５を数式３に代入すると、次の結果となる。
【００３４】
【数６】
【００３５】
Ａ．校正
【００３６】
校正された測定装置は、整合された５０オーム信号源からの入力波の位相及び振幅を正しく測定する装置として定義される。その入力端子は、必ずしも整合されている必要はなく、入力反射係数ΓLを有しているとする。同様に、校正されたＡＷＧは、整合された５０オーム負荷中に正確な波形を生成できるＡＷＧと定義され、出力反射係数ΓSを有しているとする。この場合、数５は、入力反射係数ΓL及び出力反射係数ΓSが充分に小さいとして、数式７のように簡略化できる。なお、式中のmatchは、整合を意味する。
【００３７】
【数７】
【００３８】
そして、整合していれば、ａsとｂ2の関係は、数式８で示される。
【００３９】
【数８】
【００４０】
従って、数式７及び数式８から数式９が得られる。
【００４１】
【数９】
【００４２】
しかし、校正された装置及び信号源を（ｇ＝１として）組み合わせると、その測定結果（measは、measuredの略、測定結果を意味する）は，数式５からわかるように、次のようになる。
【００４３】
【数１０】
【００４４】
数式１０を変形すると、次のようになる。
【００４５】
【数１１】
【００４６】
数式１１を数式９に代入すると、次のようになる。
【００４７】
【数１２】
【００４８】
Ｂ．ＤＵＴの駆動
【００４９】
新しいデバイスを校正された信号源で駆動すると、得られる前進波は、次のように示される。
【００５０】
【数１３】
【００５１】
最後に、ＤＵＴの入力反射係数を考慮しなければならない。所望の出力は、ａsｇmatchτなので、補正フィルタｇは、次のようになる。
【００５２】
【数１４】
【００５３】
このとき、ｇmatchは、整合した負荷を想定した補正フィルタを表し、ΓLDUTは、ＤＵＴの入力反射係数を表し、ΓSは、ＡＷＧの出力反射係数を表す。
【００５４】
実施形態によっては、整合された５０オームの負荷、開放回路、その他の特定のインピーダンスに対し、補正フィルタを組み入れたときに正しく機能するように、補正フィルタが出力応答を補正すべく、ＤＵＴの入力反射係数に理想的な計算値が選択される。この補正フィルタは、製造過程で生成されてＡＷＧに記憶され、ＤＵＴのＳパラメータが利用できないときに使用される。別の実施形態では、ＤＵＴの入力反射係数は、ユーザが測定した値であり、この場合、ＤＵＴに対して補正フィルタを組み入れたときに正しく機能するように、補正フィルタが出力応答を補正する。
【００５５】
先に図示及び説明したＡＷＧは、単一の非インタリーブ・チャンネルだけを有していたが、この同じ校正手法は、インタリーブされた複数のチャンネル（以下、複数のインタリーブ・チャンネルとも言う）を有するＡＷＧの出力応答を改善するためにも利用可能であることが理解できるであろう。つまり、校正時のＡＷＧ及び測定装置間並びに使用時のＡＷＧ及びＤＵＴ間の反射波の相互作用を考慮することによって、インタリーブされたＡＷＧの出力応答を改善できる。この場合、複数のインタリーブ・チャンネルをより高いレートの単一非インタリーブ・チャンネルとして扱い、そして、チャンネル（Γs）と整合する信号源が、詳しくは後述する任意波形発生装置（Ｓnet）と整合する最終的な（正味の：net）信号源と等しいとすることで、上述のように説明した補正フィルタｇをそのまま利用できる。
【００５６】
Ｃ．外部デバイスの追加
【００５７】
図３を参照すると、ケーブル、アップ・コンバータなどのような外部デバイス１２５がＡＷＧ１００及びＤＵＴ１２０の間で使用される場合、外部デバイス１２５の出力端子において校正することが、更に望ましいものとなる。この場合、補正フィルタｇは、基本的には上述と同じである。これは、外部デバイス１２５のＳパラメータが信号源のパラメータと直列結合（cascaded）された場合、信号源の行列の第１行中の２つのパラメータはゼロであるため、信号源の新しい実効出力のＳパラメータの形態は、同じままに維持されるからである。外部デバイス１２５を伴うことによって変化する信号源のパラメータは、外部デバイスのパラメータと、前面パネル部で既知の基準値を得ているＡＷＧ１００のパラメータとを用いて、適切な位置で直接測定するか、又は、計算される。
【００５８】
図４は、本発明の実施形態による任意波形発生装置のチャンネル校正方法４００を示すフローチャートである。ステップ４０５では、チャンネルの出力応答（伝達係数τ）が測定される。ステップ４１０では、チャンネルの信号源整合（出力反射係数ΓS）が測定される。ステップ４１５では、ＤＵＴの入力反射係数（ΓL）を決定する。ステップ４２０では、τ、ΓS及びΓLに基づいて、チャンネルの補正フィルタ（ｇ）が計算される。ステップ４０５、４１０及び４１５は、図示した順番で実行する必要はなく、任意の順番で実行可能である。
【００５９】
２．インターリーブされた複数チャンネルの補正
【００６０】
多くのＡＷＧでは、複数チャンネルを一緒にしてインターリーブすることによって、より高いサンプル・レートを実現している。しかし、こうする場合、得られる出力応答を補正するのは、いくつかの理由から、一段と難しくなる。第１の理由は、インターリーブされた複数チャンネル夫々の出力応答を整合させるのが難しく、このため、単一の補正フィルタでは完全な補正が難しいからである。第２の理由は、全体の出力応答が、複数の信号源とＤＵＴ間の反射はもちろんのこと、複数信号源間の反射にも影響を受けてしまうことである。
【００６１】
従って、本発明の実施形態は、任意波形発生装置のインタリーブされた複数チャンネルを校正する方法と、この校正方法によって校正された任意波形発生装置を提供するものであり、これらは、インタリーブされた複数チャンネルの出力応答、校正時のＡＷＧ及び測定装置間における反射波の相互作用並びに使用時のＡＷＧ及びＤＵＴ間における反射波の相互作用、そして、これらの影響が同時に生じる場合をも考慮している。後述する理由により、これら方法は各チャンネルの出力応答を個別に独立に補正し、フル・サンプル・レートの波形にではなく、各ＤＡＣに入力される低いサンプル・レートの波形に対して補正フィルタを適用する。
【００６２】
図５は、本発明の実施形態によるインタリーブされた２つのチャンネルを有するＡＷＧ５００を示している。ＡＷＧ５００は、ＡＷＧ１００と似ているが、単一のＤＡＣ１１０の代わりとなる２つのＤＡＣ５１０Ａ及び５１０Ｂと、合成部５３０を含む点で異なる。２つのＤＡＣ５１０Ａ及び５１０Ｂは、互いに対して１８０度位相がシフトした２つのクロック信号（図示せず）でクロックされる。動作においては、プロセッサ５０５が、波形データを第１チャンネル用サンプルと第２チャンネル用サンプルとに分離し、そして、第１チャンネル用サンプルには第１補正フィルタｇ1を適用し、第２チャンネル用サンプルには第２補正フィルタｇ2を適用する。ｇ1及びｇ2は、第１及び第２インタリーブ・チャンネルの出力応答を夫々補正するもので、校正時のＡＷＧ５００及び測定装置間の反射波の相互作用、使用時のＡＷＧ５００及びＤＵＴ１２０間の反射波の相互作用も考慮している。ＤＡＣ５１０Ａは、第１チャンネル用サンプルを第１アナログ信号に変換し、ＤＡＣ５１０Ｂは、第２チャンネル用サンプルを第２アナログ信号に変換する。第１及び第２アナログ信号は、合成部５３０を用いて単一のアナログ信号に合成される。合成部５３０は、複数のアナログ信号を合成するのに利用できるものであれば、どのようなデバイスでも良い。得られるアナログ信号は、ＤＡＣ５１０Ａ及び５１０Ｂのそれぞれのサンプル・レートの２倍のサンプル・レートを有している。ＡＷＧ１００での場合のように、合成アナログ信号は、アナログ出力回路１１５でフィルタ処理され、ＤＵＴ１２０に印加される。ここで「第１インタリーブ・チャンネル」とは、プロセッサ５０５からＤＡＣ５１０Ａを通ってアナログ出力回路１１５に至る信号パスを指し、また、「第２インタリーブ・チャンネル」とは、プロセッサ５０５からＤＡＣ５１０Ｂを通ってアナログ出力回路１１５に至る信号パスを指している。
【００６３】
実施形態によっては、補正フィルタｇ1及びｇ2は、次のように説明される。
【００６４】
合成部５３０は、複数のアナログ信号を合成するのに利用できるものであれば、どのようなデバイスでも良い。しかし、以下の説明では、合成部５３０は、対称性のある抵抗性電力合成器を想定している。そこで、図６を参照すると、合成部５３０は、３×３のＳパラメータ行列で表すことができる（即ち、３ポート回路のＳパラメータ）。
【００６５】
【数１５】
【００６６】
行列の表記法では、Ｓパラメータの等式は、次のように示される。
【００６７】
【数１６】
【００６８】
このとき、Ｂ及びＡは、次のように定義される。
【００６９】
【数１７】
【００７０】
信号源のパラメータ及び合成部を考慮した出力の解法は、後述の付則で詳しく説明する。
【００７１】
【数１８】
【００７２】
しかし、この手法で難しいのは、この解法では、合成部の内部の２ポートに沿って、各チャンネルの反射及び伝達パラメータを詳細に知る必要があることである。しかし、一度、装置が組み立てられてしまうと、個々のパラメータを直接測定するのは大変難しい。もしこれらが完全に決定できるとしても、応答は出力端子で観測できるだけなので、複雑な校正時測定値と計算を通して行う必要がある。
【００７３】
一方、もしＡＷＧを単一出力ポートの観点から考えれば、内部の相互作用の詳細は重要ではなくなる。図７は、この観点で描かれており、このとき、出力波は、各チャンネルから出力端子までの応答の合算であり、ＤＵＴ１２０は、出力ポートにおける最終的な単一のポート反射係数と相互に作用する。最終的な３ポートＳパラメータ回路の全体には、複数のＤＡＣ出力端子、相互接続配線及び合成部が含まれると考えることができる。この単純化によって、数式１６及び１７は、次のようになる。
【００７４】
【数１９】
【００７５】
【数２０】
【００７６】
２つの信号源ポートは、理想化される。つまり、信号源及び実効合成部間に反射がないとして、これはＳ11及びＳ22がゼロを意味し、また、反射波ｂ'1及びｂ'2がゼロとして、これは、Ｓ12、Ｓ13、Ｓ21、及びＳ23が全てゼロということを意味する。従って、
【００７７】
【数２１】
【００７８】
ここでτ1net及びτ2netは、実効合成部を通して測定された２つの信号源の出力応答である。τ1net及びτ2netは、独立に測定される、つまり、ＤＡＣ５１０Ａの単一の出力応答は、ＤＡＣ５１０Ｂをゼロに設定して測定され、ＤＡＣ５１０Ｂの単一の出力応答は、ＤＡＣ５１０Ａをゼロに設定して測定される。
【００７９】
さて、２つの信号源波と、負荷からの反射ａ3とに依存するｂ3についての数式が残る。
【００８０】
【数２２】
【００８１】
【数２３】
【００８２】
数式２３を数式２２に代入すると、次の結果となる。
【００８３】
【数２４】
【００８４】
これを変形すると、次となる。
【００８５】
【数２５】
【００８６】
数式２５は、出力ポ−トと負荷間の反射によって変化した各チャンネルからの応答の合算である。これは、信号源からの伝達が２つの信号源の合計である点を除けば、単一チャンネルに関する数式５と同一である。
【００８７】
Ａ．校正
【００８８】
整合された負荷に組み入れる場合、出力信号は、次のようになる。
【００８９】
【数２６】
【００９０】
もし他のＤＡＣをゼロに設定して各ＤＡＣからの出力を独立に測定すると、２つの補正係数は、次のようになる。
【００９１】
【数２７】
【００９２】
【数２８】
【００９３】
最終的に、校正された信号源の出力は、次のようになる。
【００９４】
【数２９】
【００９５】
Ｂ．ＤＵＴの駆動
【００９６】
単一チャンネルの場合のように、もしＤＵＴ反射係数が既知なら、信号源波形をこれに関して補正することができる。この部分の補正は、両方のＤＡＣについて同じなので、各ＤＡＣについて全体のフィルタ中に含めるか、フル・サンプル・レートで始まる波形に適用することができる。
【００９７】
【数３０】
【００９８】
ここで、
【００９９】
【数３１】
【０１００】
従って、補正フィルタｇ1及びｇ2は、次のようになる。なお、reflは、reflection（反射）の略である。
【０１０１】
【数３２】
【０１０２】
【数３３】
【０１０３】
ここで、ｇmatch1及びｇmatch2は、負荷が整合されているとしたときの第１及び第２補正フィルタである。
【０１０４】
上の説明では、２つのインタリーブ・チャンネルを持つシステムについて２つの補正フィルタを生成することを記述しているが、同様にして、もっと高次のインターリーブを用いるシステムについて、追加の補正フィルタを展開できることが理解できよう。つまり、３つのインタリーブ・チャンネルや４つのインタリーブ・チャンネルなどを有するシステムについて、複数の補正フィルタを生成できる。こうした場合、任意数のインタリーブ・チャンネルの表記を一般化するのに、ｇ1、ｇ2などは、まとめてｇnと表記し、τ1net、τ2netなどは、まとめてτnnetと表記する。
【０１０５】
上述した補正フィルタは、複数のインタリーブ・チャンネルの個々の出力応答と、ＤＵＴ及び複数信号源間の反射の影響の両方を同時に考慮するものであるが、複数のインタリーブ・チャンネルの個々の出力応答のみを考慮して補正フィルタを生成することもできる。つまり、実施形態によっては、各インタリーブ・チャンネルの出力応答を独立に測定し、測定した１つの出力応答だけに基づき各インタリーブ・チャンネルにつき１個として、複数の補正フィルタを生成することによって任意波形発生装置を補正する。この場合、各補正フィルタは、測定された対応する出力応答の逆特性に等しい。他の実施形態では、ＤＵＴの入力反射係数及びＡＷＧの最終的な（正味の：net）信号源整合（出力反射係数）も測定され、これら補正フィルタの精度を改善するのに利用される。
【０１０６】
図８は、本発明の実施形態による任意波形発生装置の複数のインタリーブ・チャンネルを校正する方法８００を示している。ステップ８０５では、複数のインタリーブ・チャンネルの１つにつき１個として、複数の出力応答（τnnet）が測定される。オプション（必須ではないが）で、ステップ８１０では、任意波形発生装置の出力ポートの最終的な（正味の：net）信号源整合（Ｓnet）が測定される。オプションで、被試験デバイスの入力反射係数（ΓL）が測定される。ステップ８２０では、τnnet、Ｓnet及びΓLに基いて、複数のインタリーブ・チャンネルの１つにつき１個として複数の補正フィルタ（ｇn）が計算される。ステップ８０５、８１０及び８１５は、必ずしも図示した順番で実行する必要はなく、任意の順番で実行可能である。
【０１０７】
３．差動信号生成に使用する1対のチャンネルを補正
【０１０８】
場合によっては、２チャンネルで１対を構成し、このチャンネル対を複数使用して複数の差動信号が生成される。このときの各チャンネルは、単一の非インタリーブ・チャンネルであったり、インタリーブされた複数チャンネル（インタリーブ・チャンネル）を１チャンネルとして構成した場合であったりする。これらチャンネルの夫々は、上述した技術を用いて個別に校正される。これに代えて、シングル・エンドのパラメータを差動パラメータに置き換えることにより、上述の技術を用いて、複数のチャンネルから成る複数の対を同時に校正することもできる。つまり、チャンネルのシングル・エンドの出力応答（τ）を、シングル・エンドの非インタリーブ・チャンネルの１対についての差動出力応答で置き換えるか、複数のインタリーブ・チャンネルからなる１対についての差動出力応答で置き換えるということである。
【０１０９】
上述のように、本発明は、試験測定装置の分野において、大きな利点があることが理解されよう。説明の都合上、本発明の具体的な実施形態を、図示し、説明してきたが、本発明の主旨と範囲から離れることなく、種々の変形が可能なことが理解できよう。
【０１１０】
付則
【０１１１】
先に定義したように、合成部は、３ポートＳパラメータ行列で表現される。
【０１１２】
【数３４】
【０１１３】
ここで、Ｂ、Ａは次のように表される。
【０１１４】
【数３５】
【０１１５】
２チャンネルと負荷についての反射係数を与えると、Ａの各要素は、次のように表される。
【０１１６】
【数３６】
【０１１７】
【数３７】
【０１１８】
【数３８】
【０１１９】
従って、数式３４は、次のように表せる。
【０１２０】
【数３９】
【０１２１】
ここで、
【０１２２】
【数４０】
【０１２３】
次に、Ｂについて解くように変形すると、
【０１２４】
【数４１】
【０１２５】
【数４２】
【０１２６】
数式４２は、（１−ＳΓ）-1Ｓ＝Ｋを用いて、単純な行列式で表すことができる。
【０１２７】
【数４３】
【０１２８】
そして、その結果、次のようになる。
【０１２９】
【数４４】
【０１３０】
数式４３は、Ｂ中の３つ全部の要素について解けるが、関心があるのはｂ3である。数式４０及び４３から、ｂ3について解くと、
【０１３１】
【数４５】
【０１３２】
しかし、ａ3は、単に次で表される。
【０１３３】
【数４６】
【０１３４】
これを数式４３に代入し、ｂ3について解くことができる。
【０１３５】
ｂ1及びｂ2は、内部的なもので、ａs1及びａs2が定義されたポートには存在しないので、数式４３は完全なＳパラメータの式ではない。しかし、これは、最終的な（net）実効Ｓパラメータ式を記述できることを示唆している。
【符号の説明】
【０１３６】
１００ 任意波形発生装置（ＡＷＧ）
１０５ プロセッサ
１１０ ＤＡＣ
１１５ アナログ出力回路
１２０ 被測定デバイス（ＤＵＴ）
１２５ 外部デバイス（ケーブルなど）
５００ ＡＷＧ
５１０Ａ 第１ＤＡＣ
５１０Ｂ 第２ＤＡＣ
５３０ 合成部
【技術分野】
【０００１】
本発明は、試験測定装置に関し、特に、任意波形発生装置の校正に関する。
【背景技術】
【０００２】
任意波形発生装置（ＡＷＧ）は、事実上任意の波形を有するアナログ信号を生成するのに利用される試験測定装置である。その動作においては、ユーザが所望のアナログ信号をポイント毎にデジタル値の列として定義する。そして、ＡＷＧは、これらデジタル値を繰り出して、正確なデジタル・アナログ・コンバータを用いてアナログ信号を供給する。米国オレゴン州ビーバートンのテクトロニクス社が供給するＡＷＧ７０００シリーズ任意波形発生装置のようなＡＷＧは、広帯域信号の生成用途、高速シリアル・データ受信装置のストレス試験などのアプリケーションで利用されるが、この場合、複雑な信号の生成が必要となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２２８８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
様々な理由により、ＡＷＧで生成した信号の周波数特性を測定すると、その入力波形データの周波数特性と異なることがしばしばある。ＡＷＧの出力応答を補正するための校正技術が提案されてきているが、完全に満足できるものは未だにない。
【０００５】
そこで、ＡＷＧを校正するための改善された方法へのニーズがある。
【課題を解決するための手段】
【０００６】
本発明の実施形態は、Ｓパラメータを用いて任意波形発生装置を校正する改善された方法と、これら方法を用いて構成された任意波形発生装置を提供する。この方法としては、任意波形発生装置の単一の非インタリーブ・チャンネルを校正するための方法、複数のインタリーブ・チャンネルを校正するための方法、差動信号を生成するための非インタリーブ及びインタリーブの両方の対のチャンネルを校正する方法が提供される。
【０００７】
より具体的には、本発明の概念１は、任意波形発生装置のチャンネルを校正する方法であって、
チャンネル（τ）の出力応答を測定するステップと、
チャンネル（Γs）のソース・マッチを測定するステップと、
被測定デバイス（ΓL）の入力反射係数を決定するステップと、
τ、Γs及びΓLに基づいて、上記チャンネルのための補正フィルタ（ｇ）を計算するステップと
を具えている。
【０００８】
本発明の概念２は、概念１の方法であって、このとき、上記チャンネルが単一の非インタリーブ・チャンネルである。
【０００９】
本発明の概念３は、概念１の方法であって、このとき、上記チャンネルが複数のインタリーブ・チャンネルからなることを特徴としている。
【００１０】
本発明の概念４は、概念１の方法であって、このとき、上記チャンネルが、１対の非インタリーブ・チャンネルからなることを特徴としている。
【００１１】
本発明の概念５は、概念１の方法であって、このとき、上記チャンネルが、１対のインタリーブ・チャンネルからなることを特徴としている。
【００１２】
本発明の概念６は、概念１の方法であって、このとき、ΓLが理想的な計算値であることを特徴としている。
【００１３】
本発明の概念７は、概念１の方法であって、このとき、ΓLが測定値であることを特徴としている。
【００１４】
本発明の概念８は、概念１の方法であって、このとき、上記任意波形発生装置の出力ポートに外部デバイスを結合し、上記校正を上記外部デバイスの出力ポートで実行することを特徴としている。
【００１５】
本発明の概念９は、任意波形発生装置であって、概念１〜８の方法によって校正されていることを特徴としている。
【００１６】
本発明の目的、効果及び他の新規な点は、以下の詳細な説明を添付の特許請求の範囲及び図面とともに読むことによって明らかとなろう。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の第１実施形態による任意波形発生装置の単純化したハイレベル・ブロック図である。
【図２】図２は、図１に対応する第１信号フロー・グラフである。
【図３】図３は、図１に対応する第２信号フロー・グラフである。
【図４】図４は、図１に対応する方法のフローチャートである。
【図５】図５は、本発明の第２実施形態による任意波形発生装置の単純化したハイレベル・ブロック図である。
【図６】図６は、図５に対応する第１信号フロー・グラフである。
【図７】図７は、図５に対応する第２信号フロー・グラフである。
【図８】図８は、図５に対応する方法のフローチャートである。
【発明を実施するための形態】
【００１８】
１．反射波を考慮する
【００１９】
従来のＡＷＧの校正技術は、校正中の任意波形発生装置（ＡＷＧ）と測定装置間又は使用中のＡＷＧと被測定デバイス（ＤＵＴ）間の反射波の相互作用の影響を考慮していないことから、本願発明者は、ＡＷＧの出力応答は不完全であると考えてきた。
【００２０】
そこで、本発明の実施形態は、ＡＷＧのチャンネルを校正する方法と、こうした方法によって校正されたＡＷＧを提供するに際し、これらについて、チャンネルの出力応答を考慮するだけでなく、校正中のＡＷＧと測定装置間及び使用中のＡＷＧとＤＵＴ間の反射波の相互作用の影響を考慮したものにしている。
【００２１】
図１は、本発明の実施形態による単一の非インタリーブ・チャンネルを有するＡＷＧ１００を示している。動作においては、プロセッサ１０５が、所望の出力アナログ信号を表す波形データを受ける。波形データは、メモリ、記憶デバイスなどに記憶しておき、ここからプロセッサ１０５に供給しても良い。プロセッサ１０５は、汎用マイクロプロセッサ上で動作するソフトウェアとして実現されても良いし、専用のＡＳＩＣ（特定用途向けＩＣ）、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）などで実現されても良い。プロセッサ１０５は、チャンネルの出力応答を補正するために、補正フィルタｇを波形データに適用する。補正フィルタｇは、時間領域において補正フィルタｇと波形データを畳み込み積分するか、又は、周波数領域において両者を乗算することによって、波形データに適用することができる。処理済み波形データは、デジタル・アナログ・コンバータ（ＤＡＣ）１１０を用いてアナログ信号に変換される。アナログ信号は、アナログ出力回路１１５でフィルタ処理される。アナログ出力回路１１５は、増幅回路、減衰回路、スイッチ、再構成フィルタなどを含んでいても良い。続いて、フィルタ処理アナログ信号は、被測定デバイス（ＤＵＴ）１２０に印加される。ここで「単一の非インタリーブ・チャンネル」とは、ＤＡＣ１１０からアナログ出力回路１１５までの１つの信号パスのことを指している。実施形態（図示せず）によっては、ＤＡＣ１１０が差動出力信号を供給する。この場合、その２つの出力信号は、複数チャンネルの１対、又は、１つの差動チャンネルと考えても良い。
【００２２】
いくつかの実施形態では、補正フィルタｇは、次のように計算される。
【００２３】
図２を参照すると、チャンネルの出力応答（振幅及び位相）は、サンプリング・オシロスコープのような校正された測定装置で測定される。信号源整合、又は、反射係数は、校正されたタイム・ドメイン・リフレクトメータ（ＴＤＲ）やネットワーク・アナライザのような測定装置を用いて測定される。これに合わせて、これらは、信号源Ｓ21s及びＳ22sのＳパラメータも形成する。今後の分析において明確にするため、これらは、τ及びΓｓと夫々記述することにする。
【００２４】
【数１】
【００２５】
数式１は、ＡＷＧ１００を２ポート回路としてＳパラメータで表した式である。このとき、Ｓ11s及びＳ12sは、ゼロである。これは、ＤＡＣの入力端子は、その性質上、デジタルであるから入力端子に印加されるデジタル・データが反射で戻ってしまうことがなく、また、ＤＡＣの出力端子に印加されるアナログ信号が入力端子へと通過することはできないからである。また、２ポート回路のＳパラメータで周知の如く、τがポート１がポート２への伝達係数を表し、Γｓがポート２の反射係数を表す（市川古都美、市川裕一著「高周波回路設計のためのＳパラメータ詳解」ＣＱ出版社、２００８年１月１日初版、第３４頁〜第３５頁）。
【００２６】
分析を実行するには、ＤＵＴの入力反射係数（ΓL）が既知でなければならない。このとき、図２に示すように、ａ1＝ａsｇなので、数式１を展開することにより、応答の等式は、数式２のように記述できる。また、数式３に示すように、ａ2は、ｂ2にＤＵＴの入力反射係数（ΓL）をかけたものとすることができる。
【００２７】
【数２】
【００２８】
【数３】
【００２９】
数式３を数式２に代入すると、次の結果となる。
【００３０】
【数４】
【００３１】
ｂ2について解くために数式４を変形させると、次の結果となる。
【００３２】
【数５】
【００３３】
数式５を数式３に代入すると、次の結果となる。
【００３４】
【数６】
【００３５】
Ａ．校正
【００３６】
校正された測定装置は、整合された５０オーム信号源からの入力波の位相及び振幅を正しく測定する装置として定義される。その入力端子は、必ずしも整合されている必要はなく、入力反射係数ΓLを有しているとする。同様に、校正されたＡＷＧは、整合された５０オーム負荷中に正確な波形を生成できるＡＷＧと定義され、出力反射係数ΓSを有しているとする。この場合、数５は、入力反射係数ΓL及び出力反射係数ΓSが充分に小さいとして、数式７のように簡略化できる。なお、式中のmatchは、整合を意味する。
【００３７】
【数７】
【００３８】
そして、整合していれば、ａsとｂ2の関係は、数式８で示される。
【００３９】
【数８】
【００４０】
従って、数式７及び数式８から数式９が得られる。
【００４１】
【数９】
【００４２】
しかし、校正された装置及び信号源を（ｇ＝１として）組み合わせると、その測定結果（measは、measuredの略、測定結果を意味する）は，数式５からわかるように、次のようになる。
【００４３】
【数１０】
【００４４】
数式１０を変形すると、次のようになる。
【００４５】
【数１１】
【００４６】
数式１１を数式９に代入すると、次のようになる。
【００４７】
【数１２】
【００４８】
Ｂ．ＤＵＴの駆動
【００４９】
新しいデバイスを校正された信号源で駆動すると、得られる前進波は、次のように示される。
【００５０】
【数１３】
【００５１】
最後に、ＤＵＴの入力反射係数を考慮しなければならない。所望の出力は、ａsｇmatchτなので、補正フィルタｇは、次のようになる。
【００５２】
【数１４】
【００５３】
このとき、ｇmatchは、整合した負荷を想定した補正フィルタを表し、ΓLDUTは、ＤＵＴの入力反射係数を表し、ΓSは、ＡＷＧの出力反射係数を表す。
【００５４】
実施形態によっては、整合された５０オームの負荷、開放回路、その他の特定のインピーダンスに対し、補正フィルタを組み入れたときに正しく機能するように、補正フィルタが出力応答を補正すべく、ＤＵＴの入力反射係数に理想的な計算値が選択される。この補正フィルタは、製造過程で生成されてＡＷＧに記憶され、ＤＵＴのＳパラメータが利用できないときに使用される。別の実施形態では、ＤＵＴの入力反射係数は、ユーザが測定した値であり、この場合、ＤＵＴに対して補正フィルタを組み入れたときに正しく機能するように、補正フィルタが出力応答を補正する。
【００５５】
先に図示及び説明したＡＷＧは、単一の非インタリーブ・チャンネルだけを有していたが、この同じ校正手法は、インタリーブされた複数のチャンネル（以下、複数のインタリーブ・チャンネルとも言う）を有するＡＷＧの出力応答を改善するためにも利用可能であることが理解できるであろう。つまり、校正時のＡＷＧ及び測定装置間並びに使用時のＡＷＧ及びＤＵＴ間の反射波の相互作用を考慮することによって、インタリーブされたＡＷＧの出力応答を改善できる。この場合、複数のインタリーブ・チャンネルをより高いレートの単一非インタリーブ・チャンネルとして扱い、そして、チャンネル（Γs）と整合する信号源が、詳しくは後述する任意波形発生装置（Ｓnet）と整合する最終的な（正味の：net）信号源と等しいとすることで、上述のように説明した補正フィルタｇをそのまま利用できる。
【００５６】
Ｃ．外部デバイスの追加
【００５７】
図３を参照すると、ケーブル、アップ・コンバータなどのような外部デバイス１２５がＡＷＧ１００及びＤＵＴ１２０の間で使用される場合、外部デバイス１２５の出力端子において校正することが、更に望ましいものとなる。この場合、補正フィルタｇは、基本的には上述と同じである。これは、外部デバイス１２５のＳパラメータが信号源のパラメータと直列結合（cascaded）された場合、信号源の行列の第１行中の２つのパラメータはゼロであるため、信号源の新しい実効出力のＳパラメータの形態は、同じままに維持されるからである。外部デバイス１２５を伴うことによって変化する信号源のパラメータは、外部デバイスのパラメータと、前面パネル部で既知の基準値を得ているＡＷＧ１００のパラメータとを用いて、適切な位置で直接測定するか、又は、計算される。
【００５８】
図４は、本発明の実施形態による任意波形発生装置のチャンネル校正方法４００を示すフローチャートである。ステップ４０５では、チャンネルの出力応答（伝達係数τ）が測定される。ステップ４１０では、チャンネルの信号源整合（出力反射係数ΓS）が測定される。ステップ４１５では、ＤＵＴの入力反射係数（ΓL）を決定する。ステップ４２０では、τ、ΓS及びΓLに基づいて、チャンネルの補正フィルタ（ｇ）が計算される。ステップ４０５、４１０及び４１５は、図示した順番で実行する必要はなく、任意の順番で実行可能である。
【００５９】
２．インターリーブされた複数チャンネルの補正
【００６０】
多くのＡＷＧでは、複数チャンネルを一緒にしてインターリーブすることによって、より高いサンプル・レートを実現している。しかし、こうする場合、得られる出力応答を補正するのは、いくつかの理由から、一段と難しくなる。第１の理由は、インターリーブされた複数チャンネル夫々の出力応答を整合させるのが難しく、このため、単一の補正フィルタでは完全な補正が難しいからである。第２の理由は、全体の出力応答が、複数の信号源とＤＵＴ間の反射はもちろんのこと、複数信号源間の反射にも影響を受けてしまうことである。
【００６１】
従って、本発明の実施形態は、任意波形発生装置のインタリーブされた複数チャンネルを校正する方法と、この校正方法によって校正された任意波形発生装置を提供するものであり、これらは、インタリーブされた複数チャンネルの出力応答、校正時のＡＷＧ及び測定装置間における反射波の相互作用並びに使用時のＡＷＧ及びＤＵＴ間における反射波の相互作用、そして、これらの影響が同時に生じる場合をも考慮している。後述する理由により、これら方法は各チャンネルの出力応答を個別に独立に補正し、フル・サンプル・レートの波形にではなく、各ＤＡＣに入力される低いサンプル・レートの波形に対して補正フィルタを適用する。
【００６２】
図５は、本発明の実施形態によるインタリーブされた２つのチャンネルを有するＡＷＧ５００を示している。ＡＷＧ５００は、ＡＷＧ１００と似ているが、単一のＤＡＣ１１０の代わりとなる２つのＤＡＣ５１０Ａ及び５１０Ｂと、合成部５３０を含む点で異なる。２つのＤＡＣ５１０Ａ及び５１０Ｂは、互いに対して１８０度位相がシフトした２つのクロック信号（図示せず）でクロックされる。動作においては、プロセッサ５０５が、波形データを第１チャンネル用サンプルと第２チャンネル用サンプルとに分離し、そして、第１チャンネル用サンプルには第１補正フィルタｇ1を適用し、第２チャンネル用サンプルには第２補正フィルタｇ2を適用する。ｇ1及びｇ2は、第１及び第２インタリーブ・チャンネルの出力応答を夫々補正するもので、校正時のＡＷＧ５００及び測定装置間の反射波の相互作用、使用時のＡＷＧ５００及びＤＵＴ１２０間の反射波の相互作用も考慮している。ＤＡＣ５１０Ａは、第１チャンネル用サンプルを第１アナログ信号に変換し、ＤＡＣ５１０Ｂは、第２チャンネル用サンプルを第２アナログ信号に変換する。第１及び第２アナログ信号は、合成部５３０を用いて単一のアナログ信号に合成される。合成部５３０は、複数のアナログ信号を合成するのに利用できるものであれば、どのようなデバイスでも良い。得られるアナログ信号は、ＤＡＣ５１０Ａ及び５１０Ｂのそれぞれのサンプル・レートの２倍のサンプル・レートを有している。ＡＷＧ１００での場合のように、合成アナログ信号は、アナログ出力回路１１５でフィルタ処理され、ＤＵＴ１２０に印加される。ここで「第１インタリーブ・チャンネル」とは、プロセッサ５０５からＤＡＣ５１０Ａを通ってアナログ出力回路１１５に至る信号パスを指し、また、「第２インタリーブ・チャンネル」とは、プロセッサ５０５からＤＡＣ５１０Ｂを通ってアナログ出力回路１１５に至る信号パスを指している。
【００６３】
実施形態によっては、補正フィルタｇ1及びｇ2は、次のように説明される。
【００６４】
合成部５３０は、複数のアナログ信号を合成するのに利用できるものであれば、どのようなデバイスでも良い。しかし、以下の説明では、合成部５３０は、対称性のある抵抗性電力合成器を想定している。そこで、図６を参照すると、合成部５３０は、３×３のＳパラメータ行列で表すことができる（即ち、３ポート回路のＳパラメータ）。
【００６５】
【数１５】
【００６６】
行列の表記法では、Ｓパラメータの等式は、次のように示される。
【００６７】
【数１６】
【００６８】
このとき、Ｂ及びＡは、次のように定義される。
【００６９】
【数１７】
【００７０】
信号源のパラメータ及び合成部を考慮した出力の解法は、後述の付則で詳しく説明する。
【００７１】
【数１８】
【００７２】
しかし、この手法で難しいのは、この解法では、合成部の内部の２ポートに沿って、各チャンネルの反射及び伝達パラメータを詳細に知る必要があることである。しかし、一度、装置が組み立てられてしまうと、個々のパラメータを直接測定するのは大変難しい。もしこれらが完全に決定できるとしても、応答は出力端子で観測できるだけなので、複雑な校正時測定値と計算を通して行う必要がある。
【００７３】
一方、もしＡＷＧを単一出力ポートの観点から考えれば、内部の相互作用の詳細は重要ではなくなる。図７は、この観点で描かれており、このとき、出力波は、各チャンネルから出力端子までの応答の合算であり、ＤＵＴ１２０は、出力ポートにおける最終的な単一のポート反射係数と相互に作用する。最終的な３ポートＳパラメータ回路の全体には、複数のＤＡＣ出力端子、相互接続配線及び合成部が含まれると考えることができる。この単純化によって、数式１６及び１７は、次のようになる。
【００７４】
【数１９】
【００７５】
【数２０】
【００７６】
２つの信号源ポートは、理想化される。つまり、信号源及び実効合成部間に反射がないとして、これはＳ11及びＳ22がゼロを意味し、また、反射波ｂ'1及びｂ'2がゼロとして、これは、Ｓ12、Ｓ13、Ｓ21、及びＳ23が全てゼロということを意味する。従って、
【００７７】
【数２１】
【００７８】
ここでτ1net及びτ2netは、実効合成部を通して測定された２つの信号源の出力応答である。τ1net及びτ2netは、独立に測定される、つまり、ＤＡＣ５１０Ａの単一の出力応答は、ＤＡＣ５１０Ｂをゼロに設定して測定され、ＤＡＣ５１０Ｂの単一の出力応答は、ＤＡＣ５１０Ａをゼロに設定して測定される。
【００７９】
さて、２つの信号源波と、負荷からの反射ａ3とに依存するｂ3についての数式が残る。
【００８０】
【数２２】
【００８１】
【数２３】
【００８２】
数式２３を数式２２に代入すると、次の結果となる。
【００８３】
【数２４】
【００８４】
これを変形すると、次となる。
【００８５】
【数２５】
【００８６】
数式２５は、出力ポ−トと負荷間の反射によって変化した各チャンネルからの応答の合算である。これは、信号源からの伝達が２つの信号源の合計である点を除けば、単一チャンネルに関する数式５と同一である。
【００８７】
Ａ．校正
【００８８】
整合された負荷に組み入れる場合、出力信号は、次のようになる。
【００８９】
【数２６】
【００９０】
もし他のＤＡＣをゼロに設定して各ＤＡＣからの出力を独立に測定すると、２つの補正係数は、次のようになる。
【００９１】
【数２７】
【００９２】
【数２８】
【００９３】
最終的に、校正された信号源の出力は、次のようになる。
【００９４】
【数２９】
【００９５】
Ｂ．ＤＵＴの駆動
【００９６】
単一チャンネルの場合のように、もしＤＵＴ反射係数が既知なら、信号源波形をこれに関して補正することができる。この部分の補正は、両方のＤＡＣについて同じなので、各ＤＡＣについて全体のフィルタ中に含めるか、フル・サンプル・レートで始まる波形に適用することができる。
【００９７】
【数３０】
【００９８】
ここで、
【００９９】
【数３１】
【０１００】
従って、補正フィルタｇ1及びｇ2は、次のようになる。なお、reflは、reflection（反射）の略である。
【０１０１】
【数３２】
【０１０２】
【数３３】
【０１０３】
ここで、ｇmatch1及びｇmatch2は、負荷が整合されているとしたときの第１及び第２補正フィルタである。
【０１０４】
上の説明では、２つのインタリーブ・チャンネルを持つシステムについて２つの補正フィルタを生成することを記述しているが、同様にして、もっと高次のインターリーブを用いるシステムについて、追加の補正フィルタを展開できることが理解できよう。つまり、３つのインタリーブ・チャンネルや４つのインタリーブ・チャンネルなどを有するシステムについて、複数の補正フィルタを生成できる。こうした場合、任意数のインタリーブ・チャンネルの表記を一般化するのに、ｇ1、ｇ2などは、まとめてｇnと表記し、τ1net、τ2netなどは、まとめてτnnetと表記する。
【０１０５】
上述した補正フィルタは、複数のインタリーブ・チャンネルの個々の出力応答と、ＤＵＴ及び複数信号源間の反射の影響の両方を同時に考慮するものであるが、複数のインタリーブ・チャンネルの個々の出力応答のみを考慮して補正フィルタを生成することもできる。つまり、実施形態によっては、各インタリーブ・チャンネルの出力応答を独立に測定し、測定した１つの出力応答だけに基づき各インタリーブ・チャンネルにつき１個として、複数の補正フィルタを生成することによって任意波形発生装置を補正する。この場合、各補正フィルタは、測定された対応する出力応答の逆特性に等しい。他の実施形態では、ＤＵＴの入力反射係数及びＡＷＧの最終的な（正味の：net）信号源整合（出力反射係数）も測定され、これら補正フィルタの精度を改善するのに利用される。
【０１０６】
図８は、本発明の実施形態による任意波形発生装置の複数のインタリーブ・チャンネルを校正する方法８００を示している。ステップ８０５では、複数のインタリーブ・チャンネルの１つにつき１個として、複数の出力応答（τnnet）が測定される。オプション（必須ではないが）で、ステップ８１０では、任意波形発生装置の出力ポートの最終的な（正味の：net）信号源整合（Ｓnet）が測定される。オプションで、被試験デバイスの入力反射係数（ΓL）が測定される。ステップ８２０では、τnnet、Ｓnet及びΓLに基いて、複数のインタリーブ・チャンネルの１つにつき１個として複数の補正フィルタ（ｇn）が計算される。ステップ８０５、８１０及び８１５は、必ずしも図示した順番で実行する必要はなく、任意の順番で実行可能である。
【０１０７】
３．差動信号生成に使用する1対のチャンネルを補正
【０１０８】
場合によっては、２チャンネルで１対を構成し、このチャンネル対を複数使用して複数の差動信号が生成される。このときの各チャンネルは、単一の非インタリーブ・チャンネルであったり、インタリーブされた複数チャンネル（インタリーブ・チャンネル）を１チャンネルとして構成した場合であったりする。これらチャンネルの夫々は、上述した技術を用いて個別に校正される。これに代えて、シングル・エンドのパラメータを差動パラメータに置き換えることにより、上述の技術を用いて、複数のチャンネルから成る複数の対を同時に校正することもできる。つまり、チャンネルのシングル・エンドの出力応答（τ）を、シングル・エンドの非インタリーブ・チャンネルの１対についての差動出力応答で置き換えるか、複数のインタリーブ・チャンネルからなる１対についての差動出力応答で置き換えるということである。
【０１０９】
上述のように、本発明は、試験測定装置の分野において、大きな利点があることが理解されよう。説明の都合上、本発明の具体的な実施形態を、図示し、説明してきたが、本発明の主旨と範囲から離れることなく、種々の変形が可能なことが理解できよう。
【０１１０】
付則
【０１１１】
先に定義したように、合成部は、３ポートＳパラメータ行列で表現される。
【０１１２】
【数３４】
【０１１３】
ここで、Ｂ、Ａは次のように表される。
【０１１４】
【数３５】
【０１１５】
２チャンネルと負荷についての反射係数を与えると、Ａの各要素は、次のように表される。
【０１１６】
【数３６】
【０１１７】
【数３７】
【０１１８】
【数３８】
【０１１９】
従って、数式３４は、次のように表せる。
【０１２０】
【数３９】
【０１２１】
ここで、
【０１２２】
【数４０】
【０１２３】
次に、Ｂについて解くように変形すると、
【０１２４】
【数４１】
【０１２５】
【数４２】
【０１２６】
数式４２は、（１−ＳΓ）-1Ｓ＝Ｋを用いて、単純な行列式で表すことができる。
【０１２７】
【数４３】
【０１２８】
そして、その結果、次のようになる。
【０１２９】
【数４４】
【０１３０】
数式４３は、Ｂ中の３つ全部の要素について解けるが、関心があるのはｂ3である。数式４０及び４３から、ｂ3について解くと、
【０１３１】
【数４５】
【０１３２】
しかし、ａ3は、単に次で表される。
【０１３３】
【数４６】
【０１３４】
これを数式４３に代入し、ｂ3について解くことができる。
【０１３５】
ｂ1及びｂ2は、内部的なもので、ａs1及びａs2が定義されたポートには存在しないので、数式４３は完全なＳパラメータの式ではない。しかし、これは、最終的な（net）実効Ｓパラメータ式を記述できることを示唆している。
【符号の説明】
【０１３６】
１００ 任意波形発生装置（ＡＷＧ）
１０５ プロセッサ
１１０ ＤＡＣ
１１５ アナログ出力回路
１２０ 被測定デバイス（ＤＵＴ）
１２５ 外部デバイス（ケーブルなど）
５００ ＡＷＧ
５１０Ａ 第１ＤＡＣ
５１０Ｂ 第２ＤＡＣ
５３０ 合成部
【特許請求の範囲】
【請求項１】
チャンネル（τ）の出力応答を測定するステップと、
チャンネル（Γs）のソース・マッチを測定するステップと、
被測定デバイス（ΓL）の入力反射係数を決定するステップと、
τ、Γs及びΓLに基づいて、上記チャンネルのための補正フィルタ（ｇ）を計算するステップと
を具える任意波形発生装置のチャンネル校正方法。
【請求項１】
チャンネル（τ）の出力応答を測定するステップと、
チャンネル（Γs）のソース・マッチを測定するステップと、
被測定デバイス（ΓL）の入力反射係数を決定するステップと、
τ、Γs及びΓLに基づいて、上記チャンネルのための補正フィルタ（ｇ）を計算するステップと
を具える任意波形発生装置のチャンネル校正方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−６８６１８（Ｐ２０１３−６８６１８Ａ）
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願番号】特願２０１２−２０９４３９（Ｐ２０１２−２０９４３９）
【出願日】平成２４年９月２４日（２０１２．９．２４）
【出願人】（３９１００２３４０）テクトロニクス・インコーポレイテッド (234)
【氏名又は名称原語表記】ＴＥＫＴＲＯＮＩＸ，ＩＮＣ．
【Ｆターム（参考）】
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願日】平成２４年９月２４日（２０１２．９．２４）
【出願人】（３９１００２３４０）テクトロニクス・インコーポレイテッド (234)
【氏名又は名称原語表記】ＴＥＫＴＲＯＮＩＸ，ＩＮＣ．
【Ｆターム（参考）】
[ Back to top ]