信号ライン監視回路、保護方法およびそれらを用いた電子機器
【課題】信号ライン１０４を伝送するデータのハッキングを防止する。
【解決手段】充電回路２０は、保護対象のデータが伝送する信号ライン１０４に接続される端子１０２に電流を供給する。判定部３０は、充電回路２０による充電によって、端子１０２の電圧Ｖｘが所定量Ｖｔｈだけ変化するのに要する遷移時間Ｔｘを、所定時間Ｔｙ１、Ｔｙ２と比較する。その結果、Ｔｙ１＜Ｔｘ＜Ｔｙ２であれば異常なしと判定し、Ｔｘ＜Ｔｙ１もしくはＴｙ２＜Ｔｘであれば異常と判定する。
【解決手段】充電回路２０は、保護対象のデータが伝送する信号ライン１０４に接続される端子１０２に電流を供給する。判定部３０は、充電回路２０による充電によって、端子１０２の電圧Ｖｘが所定量Ｖｔｈだけ変化するのに要する遷移時間Ｔｘを、所定時間Ｔｙ１、Ｔｙ２と比較する。その結果、Ｔｙ１＜Ｔｘ＜Ｔｙ２であれば異常なしと判定し、Ｔｘ＜Ｔｙ１もしくはＴｙ２＜Ｔｘであれば異常と判定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号ラインを伝送するデータのハッキングの防止技術に関する。
【背景技術】
【０００２】
電子回路や電子機器の間を接続する信号ラインを伝送するデータがモニタされると、不正コピー、情報の流出などの問題が発生する。このような問題を回避するために、パスワードを用いたデータ保護や、暗号化によるデータ保護などの措置がとられる。このようなデータ保護技術は、ソフトウェア的な処理により実行されるものが多い。
【特許文献１】特開平５−１００９５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、より堅牢なデータ保護を実現するためには、ソフトウェア的な保護に加えて、ハードウェア的な機構によりデータを保護することが望ましい。本発明はこうした状況に鑑みてなされたものであり、その包括的な目的は、より確実なデータ保護技術の提供にある。
【課題を解決するための手段】
【０００４】
本発明のある態様は、信号ライン監視回路に関する。この信号ライン監視回路は、保護対象のデータが伝送する信号ラインに接続される端子に電流を供給する充電回路と、充電回路による充電によって、端子の電圧が所定量だけ変化するのに要する遷移時間を、所定時間と比較する判定部と、を備える。
【０００５】
本発明の別の態様もまた、信号ライン監視回路である。この信号ライン監視回路は、保護対象のデータが伝送する信号ラインに接続される端子から電荷を引き抜く放電回路と、放電回路による放電によって、端子の電圧が所定量だけ変化するのに要する遷移時間を、所定時間と比較する判定部と、を備える。
【０００６】
端子およびそれに接続される信号ライン等の合成容量は、セットの設計段階で既知である場合が多い。したがって、その端子を充電し、所定の電圧変化を発生させるのに必要な遷移時間は、設計段階で見積もることができる。もし、端子に予期せぬプローブや配線が接続されると、その容量が設計値から逸脱するから、遷移時間は設計段階において見積もった値から逸脱する。したがってこの態様によると、信号ラインにプローブや配線が接続されたことを検出することができる。
【０００７】
本発明の別の態様もまた、信号ライン監視回路である。この信号ライン監視回路は、所定の充電期間の間、保護対象のデータが伝送する信号ラインに接続される端子に電流を供給する充電回路と、充電回路による充電後の端子の電圧を、所定のしきい値電圧と比較する判定部と、を備える。
【０００８】
本発明の別の態様もまた、信号ライン監視回路である。この信号ライン監視回路は、所定の放電期間の間、保護対象のデータが伝送する信号ラインに接続される端子から電荷を引き抜く放電回路と、放電回路による放電後の端子の電圧を、所定のしきい値電圧と比較する判定部と、を備える。
【０００９】
端子およびそれに接続される信号ライン等の合成容量は、セットの設計段階で既知である場合が多い。したがって、その端子を所定時間に渡って充電もしくは放電すれば、所定の電圧変化が発生するはずである。もし、端子に予期せぬプローブや配線が接続されると、その容量が設計値から逸脱するから、電圧変化が所定値から逸脱する。したがって、この態様によると、信号ラインにプローブや配線が接続されたことを検出することができる。
【００１０】
信号ライン監視回路は、端子の電圧を初期化する初期化回路をさらに備えてもよい。
【００１１】
判定部は、端子の電圧を所定のしきい値電圧と比較するコンパレータと、コンパレータの出力を、異なるタイミングでラッチする複数のラッチ回路と、ラッチ回路の出力にもとづき、遷移時間と所定時間との大小関係を判定する論理ゲートと、を含んでもよい。
【００１２】
本発明のさらに別の態様は、電子機器である。この電子機器は、保護対象となるデータを、信号ラインを介して少なくとも送信または受信する内部回路と、信号ラインと内部回路の間に設けられたバッファ回路と、信号ラインを監視する上述のいずれかの態様の信号ライン監視回路と、を備える。バッファ回路は、信号ライン監視回路が信号ラインを監視する間、ハイインピーダンスに設定される。
【００１３】
本発明のさらに別の態様は、信号ライン保護方法である。この方法は、保護対象のデータが伝送する信号ライン保護方法であって、保護対象のデータが伝送する信号ラインに接続される端子の電圧を初期化するステップと、端子を充電するステップと、充電によって、端子の電圧が所定量だけ変化するのに要する遷移時間を、所定時間と比較し、遷移時間が所定時間から逸脱するとき所定の保護処理を実行するステップと、を備える。
【発明の効果】
【００１４】
本発明によれば、信号ラインからの予期せぬデータの読み出しを検出できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１６】
本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ａと部材Ｂの間に部材Ｃが設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００１７】
図１は、実施の形態に係る信号ライン監視回路１０の構成を示す回路図である。第１回路１００と第２回路２００は、信号ライン１０４を介して接続され、保護対象となるデータが伝送される。信号ライン１０４を介して伝送されるデータは、アナログ、デジタルを問わない。たとえば、第２回路２００は、ＩＣカードであり、第１回路１００はＩＣカードリーダである。
【００１８】
第１回路１００は、信号ライン監視回路１０と、入力トライステートバッファ５０、出力トライステートバッファ５２、内部回路５４を備える。内部回路５４は、保護対象となるデータを、信号ライン１０４を介して送信および受信する。なお、内部回路５４は、データの送信または受信のいずれかのみを行ってもよい。入力トライステートバッファ５０、出力トライステートバッファ５２は、信号ライン１０４と内部回路５４の間に設けられる。信号ライン監視回路１０は、信号ライン１０４を監視する。
【００１９】
信号ライン１０４に接続された寄生容量Ｃ１は、端子１０２や信号ライン１０４、端子１０２に接続される内部配線１０６の合成容量を模式的に示している。
【００２０】
信号ライン監視回路１０は、充電回路２０、初期化トランジスタＭ２、制御部２２、判定部３０を備える。
充電回路２０は、端子１０２に電流を供給する。充電回路２０はたとえば、充電トランジスタＭ１、抵抗Ｒ１を含む。充電トランジスタＭ１はＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であって、ソースに電源電圧Ｖｄｄが印加されている。抵抗Ｒ１は、充電トランジスタＭ１のドレインと端子１０２の間に設けられる。充電トランジスタＭ１のゲートには、制御信号ＳＷ１が入力される。制御信号ＳＷ１がローレベルのとき充電トランジスタＭ１がオンし、抵抗Ｒ１を介した充電経路が形成されて、端子１０２が充電される。なお、充電回路２０は定電流源で構成してもよい。
【００２１】
初期化トランジスタＭ２は、端子１０２の電圧Ｖｘを初期化する初期化回路として機能する。初期化トランジスタＭ２はＮチャンネルＭＯＳＦＥＴであり、そのソースが接地され、そのドレインが端子１０２に接続される。初期化トランジスタＭ２のゲートには、制御信号ＳＷ２が入力される。制御信号ＳＷ２がハイレベルのとき初期化トランジスタＭ２がオンし、端子１０２の電圧Ｖｘが接地電圧０Ｖに初期化される。
【００２２】
判定部３０は、充電回路２０による充電によって、端子１０２の電圧Ｖｘが所定量ΔＶだけ変化するのに要する遷移時間Ｔｘを、所定時間Ｔｙと比較する。
この機能を実現するため、判定部３０は、コンパレータ３２、複数のフリップフロップＦＦ１〜ＦＦ３、第１インバータ４２、第２インバータ４４、ＡＮＤゲート４６を含む。
【００２３】
コンパレータ３２は、端子１０２の電圧Ｖｘを所定のしきい値電圧Ｖｔｈと比較する。コンパレータ３２は、Ｖｘ＞Ｖｔｈのときハイレベル、Ｖｘ＜Ｖｔｈのときローレベルとなる検出信号Ｓ１を出力する。
【００２４】
複数のフリップフロップＦＦ１〜ＦＦ３は、コンパレータ３２の出力である検出信号Ｓ１を異なるタイミングでラッチする。第１フリップフロップＦＦ１〜第３フリップフロップＦＦ３のクロック端子には、順にハイレベルとなるクロックＣＫ１〜ＣＫ３が入力される。クロックＣＫ１〜ＣＫ３は、所定の間隔で順にハイレベルとなる。
【００２５】
第１インバータ４２、第２インバータ４４、ＡＮＤゲート４６は、第１フリップフロップＦＦ１〜第３フリップフロップＦＦ３の出力にもとづき、遷移時間Ｔｘと所定時間Ｔｙとの大小関係を判定する。第１インバータ４２は、第１フリップフロップＦＦ１の出力Ｓ２を反転する。第２インバータ４４は、第２フリップフロップＦＦ２の出力Ｓ３を反転する。ＡＮＤゲート４６は、第１インバータ４２の出力＊Ｓ２、第２インバータ４４の出力＊Ｓ３、第３フリップフロップＦＦ３の出力Ｓ４の論理積を出力する。ＡＮＤゲート４６の出力信号Ｓ５は、信号ライン監視回路１０による監視結果を示すデータである。
【００２６】
制御部２２は、システムクロックＣＫｓｙｓを利用して制御信号ＳＷ１、ＳＷ２およびクロックＣＫ１〜ＣＫ３を生成し、信号ライン監視回路１０の動作を制御する。
【００２７】
以上が信号ライン監視回路１０の構成である。以下、その動作を説明する。図２は、図１の信号ライン監視回路１０の動作を示すタイムチャートである。正常時の動作は実線で、異常発生時の動作は一点鎖線で示される。
【００２８】
まず、正常時の動作について説明する。信号ライン監視回路１０は、第１回路１００と第２回路２００の間のデータ伝送に先立つ時刻ｔ０にアクティブとなり、信号ライン１０４の状態を監視する。初期状態において、制御信号ＳＷ１はハイレベル、ＳＷ２はローレベルである。
監視中、入力トライステートバッファ５０、出力トライステートバッファ５２がハイインピーダンスに設定される。その結果、入力トライステートバッファ５０や出力トライステートバッファ５２の寄生容量Ｃ１に対する影響が抑制される。
【００２９】
続いて、時刻ｔ１に制御信号ＳＷ２がハイレベルとなり、端子１０２の電圧Ｖｘが接地電圧に初期化される。続いて時刻ｔ２に制御信号ＳＷ１がローレベルとなり、充電トランジスタＭ１がオンする。このとき、クロックＣＫ１がハイレベルとなり、コンパレータ３２の検出信号Ｓ１がラッチされる。時刻ｔ２は初期化直後であるから、Ｖｘ＜Ｖｔｈであり、第１フリップフロップＦＦ１の出力信号Ｓ２はローレベルとなる。
【００３０】
充電トランジスタＭ１がオンすると、充電トランジスタＭ１、抵抗Ｒ１を介して、端子１０２に付随する寄生容量Ｃ１が充電される。その結果、端子１０２の電圧Ｖｘは、時間とともに上昇する。充電が開始される時刻ｔ２から所定時間Ｔｙ１が経過した時刻ｔ３に、クロックＣＫ２がハイレベルとなる。このときＶｘ＜Ｖｔｈであり、検出信号Ｓ１はローレベルであるから、第２フリップフロップＦＦ２の出力信号Ｓ３はローレベルとなる。
【００３１】
時刻ｔ４にＶｘ＞Ｖｔｈとなると、コンパレータ３２の検出信号Ｓ１がハイレベルとなる。
その後、充電が開始される時刻ｔ２から所定時間Ｔｙ２が経過した時刻ｔ５にクロックＣＫ３がハイレベルとなり、第３フリップフロップＦＦ３の出力信号Ｓ４がハイレベルとなる。その結果、時刻ｔ５にＡＮＤゲート４６の出力信号Ｓ５はハイレベルとなり、正常状態が確認される。
【００３２】
つまり、端子１０２の電圧Ｖｘが、０ＶからＶｔｈに変化するのに要する遷移時間Ｔｘが、所定時間Ｔｙ１および所定時間Ｔｙ２と比較される。比較の結果、以下の不等式（１）が成立すれば、信号Ｓ５はハイレベルとなり、成立しなければ、信号Ｓ５はローレベルとなる。
Ｔｙ１＜Ｔｘ＜Ｔｙ２ …（１）
【００３３】
言い換えれば、本実施の形態では、寄生容量Ｃ１が予め決められた範囲のときに、不等式（１）を満たすように、所定時間Ｔｙ１、Ｔｙ２の値を設定すればよい。Ｔｙ１、Ｔｙ２の値は、クロックＣＫ１〜ＣＫ３のタイミングの調節によって実現できる。
【００３４】
つぎに、信号ライン１０４にプローブや配線などの予期しないインピーダンスが接続された場合の動作を説明する。信号ライン１０４に接続されたインピーダンスが容量性である場合、寄生容量Ｃ１の値が設計値よりも大きくなる。その結果、端子１０２の電圧Ｖｘがしきい値電圧Ｖｔｈに達するまでの遷移時間Ｔｘは長くなる。その結果、Ｔｙ２＜Ｔｘとなれば、信号Ｓ５はローレベルを維持するため、予期しない容量が接続されたことが検出される。
【００３５】
このように、本実施の形態に係る信号ライン監視回路１０によれば、端子１０２に付随する寄生容量Ｃ１を監視することにより、信号ライン１０４にプローブや配線が接続された異常状態を検出することができる。内部回路５４は、異常を検出すると、第２回路２００とのデータの送受信を実行しないなどの保護処理を実行できる。
【００３６】
充電回路２０を充電トランジスタＭ１、抵抗Ｒ１で構成した場合、遷移時間Ｔｘは、
Ｔｘ＝−ＣＲ・ｌｎ（１−Ｖｔｈ／Ｖｄｄ） …（２）
で与えられる。ここでＣは、寄生容量Ｃ１の容量値、Ｒは抵抗Ｒ１の抵抗値、ｌｎは自然対数を表す。したがって、寄生容量Ｃ１の容量値に応じて、抵抗Ｒ１の抵抗値およびしきい値電圧Ｖｔｈを調節すれば、信号処理に適した遷移時間Ｔｘを設定することができる。さらに、遷移時間Ｔｘと比較される所定時間Ｔｙ１、Ｔｙ２は、クロックＣＫ１〜ＣＫ３のタイミングによって好適に制御できるため、任意の容量値に対して、異常判定が可能となる。
【００３７】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、変形例を例示する。
【００３８】
図１の回路では、充電回路２０によって寄生容量Ｃ１を充電して、電圧変化に要する遷移時間Ｔｘによって寄生容量Ｃ１の容量値を判定する場合を説明した。これに対して、変形例では、充電回路２０の代わりに、端子１０２から電荷を引き抜く放電回路を設けてもよい。この場合、放電回路は、ＮチャンネルＭＯＳＦＥＴの放電トランジスタと放電抵抗を含んでもよい。放電トランジスタと放電トランジスタは、端子１０２と接地端子間に直列に設けてもよい。
また、初期化回路である初期化トランジスタＭ２を、ＰチャンネルＭＯＳＦＥＴとして電源電圧Ｖｄｄと端子１０２の間に設けてもよい。
【００３９】
この変形例によれば、初期化トランジスタＭ２がオンすることにより、端子１０２の電圧Ｖｘが電源電圧Ｖｄｄに初期化される。その後、放電回路によって電圧Ｖｘが徐々に低下していき、Ｖｘ＜Ｖｔｈとなるまでの遷移時間Ｔｘを、所定時間と比較することにより、図１の回路と同等の機能を実現できる。
【００４０】
さらに、別の変形例について説明する。図１の回路は、遷移時間Ｔｘを測定して寄生容量Ｃ１を間接的に測定した。これに対して、変形例では、端子１０２を充電する時間を一定としておき、充電によって生じた電圧変化Ｖｘを、所定の電圧と比較する。
この変形例では、充電回路２０は、所定の充電期間の間、端子１０２に電流を供給して充電する。コンパレータ３２は、充電回路２０による充電後の端子１０２の電圧Ｖｘを、所定のしきい値電圧と比較する。
【００４１】
充電期間を一定とする場合、寄生容量Ｃ１の容量値が変化すれば、充電期間によって生ずる電圧変化ΔＶが変化する。つまり、もし寄生容量Ｃ１が設計値であれば、電圧変化ΔＶも所定の設計値の範囲に含まれ、信号ライン１０４に予期しないインピーダンスが付加されていれば、電圧変化ΔＶが所定の設計値の範囲から逸脱する。したがって、この変形例によれば、電圧変化ΔＶをしきい値電圧と比較することにより、信号ライン１０４の異常を検出することができる。
【００４２】
また、コンパレータ３２を設けず、インバータのしきい値電圧Ｖｔ（＝Ｖｄｄ／２）を利用してもよい。また、第１フリップフロップＦＦ１〜第３フリップフロップＦＦ３の入力端子に、電圧Ｖｘを直接入力してもよい。この場合、回路面積を削減できる。
【００４３】
実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。
【図面の簡単な説明】
【００４４】
【図１】実施の形態に係る信号ライン監視回路の構成を示す回路図である。
【図２】図１の信号ライン監視回路の動作を示すタイムチャートである。
【符号の説明】
【００４５】
１０ 信号ライン監視回路、 ２０ 充電回路、 Ｍ１ 充電トランジスタ、 Ｒ１ 抵抗、 Ｍ２ 初期化トランジスタ、 ２２ 制御部、 ３０ 判定部、 ３２ コンパレータ、 ４２ 第１インバータ、 ４４ 第２インバータ、 ４６ ＡＮＤゲート、 ＦＦ１ 第１フリップフロップ、 ＦＦ２ 第２フリップフロップ、 ＦＦ３ 第３フリップフロップ、 ５０ 入力トライステートバッファ、 ５２ 出力トライステートバッファ、 ５４ 内部回路、 １００ 第１回路、 １０２ 端子、 １０４ 信号ライン、 Ｃ１ 寄生容量、 ２００ 第２回路。
【技術分野】
【０００１】
本発明は、信号ラインを伝送するデータのハッキングの防止技術に関する。
【背景技術】
【０００２】
電子回路や電子機器の間を接続する信号ラインを伝送するデータがモニタされると、不正コピー、情報の流出などの問題が発生する。このような問題を回避するために、パスワードを用いたデータ保護や、暗号化によるデータ保護などの措置がとられる。このようなデータ保護技術は、ソフトウェア的な処理により実行されるものが多い。
【特許文献１】特開平５−１００９５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、より堅牢なデータ保護を実現するためには、ソフトウェア的な保護に加えて、ハードウェア的な機構によりデータを保護することが望ましい。本発明はこうした状況に鑑みてなされたものであり、その包括的な目的は、より確実なデータ保護技術の提供にある。
【課題を解決するための手段】
【０００４】
本発明のある態様は、信号ライン監視回路に関する。この信号ライン監視回路は、保護対象のデータが伝送する信号ラインに接続される端子に電流を供給する充電回路と、充電回路による充電によって、端子の電圧が所定量だけ変化するのに要する遷移時間を、所定時間と比較する判定部と、を備える。
【０００５】
本発明の別の態様もまた、信号ライン監視回路である。この信号ライン監視回路は、保護対象のデータが伝送する信号ラインに接続される端子から電荷を引き抜く放電回路と、放電回路による放電によって、端子の電圧が所定量だけ変化するのに要する遷移時間を、所定時間と比較する判定部と、を備える。
【０００６】
端子およびそれに接続される信号ライン等の合成容量は、セットの設計段階で既知である場合が多い。したがって、その端子を充電し、所定の電圧変化を発生させるのに必要な遷移時間は、設計段階で見積もることができる。もし、端子に予期せぬプローブや配線が接続されると、その容量が設計値から逸脱するから、遷移時間は設計段階において見積もった値から逸脱する。したがってこの態様によると、信号ラインにプローブや配線が接続されたことを検出することができる。
【０００７】
本発明の別の態様もまた、信号ライン監視回路である。この信号ライン監視回路は、所定の充電期間の間、保護対象のデータが伝送する信号ラインに接続される端子に電流を供給する充電回路と、充電回路による充電後の端子の電圧を、所定のしきい値電圧と比較する判定部と、を備える。
【０００８】
本発明の別の態様もまた、信号ライン監視回路である。この信号ライン監視回路は、所定の放電期間の間、保護対象のデータが伝送する信号ラインに接続される端子から電荷を引き抜く放電回路と、放電回路による放電後の端子の電圧を、所定のしきい値電圧と比較する判定部と、を備える。
【０００９】
端子およびそれに接続される信号ライン等の合成容量は、セットの設計段階で既知である場合が多い。したがって、その端子を所定時間に渡って充電もしくは放電すれば、所定の電圧変化が発生するはずである。もし、端子に予期せぬプローブや配線が接続されると、その容量が設計値から逸脱するから、電圧変化が所定値から逸脱する。したがって、この態様によると、信号ラインにプローブや配線が接続されたことを検出することができる。
【００１０】
信号ライン監視回路は、端子の電圧を初期化する初期化回路をさらに備えてもよい。
【００１１】
判定部は、端子の電圧を所定のしきい値電圧と比較するコンパレータと、コンパレータの出力を、異なるタイミングでラッチする複数のラッチ回路と、ラッチ回路の出力にもとづき、遷移時間と所定時間との大小関係を判定する論理ゲートと、を含んでもよい。
【００１２】
本発明のさらに別の態様は、電子機器である。この電子機器は、保護対象となるデータを、信号ラインを介して少なくとも送信または受信する内部回路と、信号ラインと内部回路の間に設けられたバッファ回路と、信号ラインを監視する上述のいずれかの態様の信号ライン監視回路と、を備える。バッファ回路は、信号ライン監視回路が信号ラインを監視する間、ハイインピーダンスに設定される。
【００１３】
本発明のさらに別の態様は、信号ライン保護方法である。この方法は、保護対象のデータが伝送する信号ライン保護方法であって、保護対象のデータが伝送する信号ラインに接続される端子の電圧を初期化するステップと、端子を充電するステップと、充電によって、端子の電圧が所定量だけ変化するのに要する遷移時間を、所定時間と比較し、遷移時間が所定時間から逸脱するとき所定の保護処理を実行するステップと、を備える。
【発明の効果】
【００１４】
本発明によれば、信号ラインからの予期せぬデータの読み出しを検出できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１６】
本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ａと部材Ｂの間に部材Ｃが設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００１７】
図１は、実施の形態に係る信号ライン監視回路１０の構成を示す回路図である。第１回路１００と第２回路２００は、信号ライン１０４を介して接続され、保護対象となるデータが伝送される。信号ライン１０４を介して伝送されるデータは、アナログ、デジタルを問わない。たとえば、第２回路２００は、ＩＣカードであり、第１回路１００はＩＣカードリーダである。
【００１８】
第１回路１００は、信号ライン監視回路１０と、入力トライステートバッファ５０、出力トライステートバッファ５２、内部回路５４を備える。内部回路５４は、保護対象となるデータを、信号ライン１０４を介して送信および受信する。なお、内部回路５４は、データの送信または受信のいずれかのみを行ってもよい。入力トライステートバッファ５０、出力トライステートバッファ５２は、信号ライン１０４と内部回路５４の間に設けられる。信号ライン監視回路１０は、信号ライン１０４を監視する。
【００１９】
信号ライン１０４に接続された寄生容量Ｃ１は、端子１０２や信号ライン１０４、端子１０２に接続される内部配線１０６の合成容量を模式的に示している。
【００２０】
信号ライン監視回路１０は、充電回路２０、初期化トランジスタＭ２、制御部２２、判定部３０を備える。
充電回路２０は、端子１０２に電流を供給する。充電回路２０はたとえば、充電トランジスタＭ１、抵抗Ｒ１を含む。充電トランジスタＭ１はＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であって、ソースに電源電圧Ｖｄｄが印加されている。抵抗Ｒ１は、充電トランジスタＭ１のドレインと端子１０２の間に設けられる。充電トランジスタＭ１のゲートには、制御信号ＳＷ１が入力される。制御信号ＳＷ１がローレベルのとき充電トランジスタＭ１がオンし、抵抗Ｒ１を介した充電経路が形成されて、端子１０２が充電される。なお、充電回路２０は定電流源で構成してもよい。
【００２１】
初期化トランジスタＭ２は、端子１０２の電圧Ｖｘを初期化する初期化回路として機能する。初期化トランジスタＭ２はＮチャンネルＭＯＳＦＥＴであり、そのソースが接地され、そのドレインが端子１０２に接続される。初期化トランジスタＭ２のゲートには、制御信号ＳＷ２が入力される。制御信号ＳＷ２がハイレベルのとき初期化トランジスタＭ２がオンし、端子１０２の電圧Ｖｘが接地電圧０Ｖに初期化される。
【００２２】
判定部３０は、充電回路２０による充電によって、端子１０２の電圧Ｖｘが所定量ΔＶだけ変化するのに要する遷移時間Ｔｘを、所定時間Ｔｙと比較する。
この機能を実現するため、判定部３０は、コンパレータ３２、複数のフリップフロップＦＦ１〜ＦＦ３、第１インバータ４２、第２インバータ４４、ＡＮＤゲート４６を含む。
【００２３】
コンパレータ３２は、端子１０２の電圧Ｖｘを所定のしきい値電圧Ｖｔｈと比較する。コンパレータ３２は、Ｖｘ＞Ｖｔｈのときハイレベル、Ｖｘ＜Ｖｔｈのときローレベルとなる検出信号Ｓ１を出力する。
【００２４】
複数のフリップフロップＦＦ１〜ＦＦ３は、コンパレータ３２の出力である検出信号Ｓ１を異なるタイミングでラッチする。第１フリップフロップＦＦ１〜第３フリップフロップＦＦ３のクロック端子には、順にハイレベルとなるクロックＣＫ１〜ＣＫ３が入力される。クロックＣＫ１〜ＣＫ３は、所定の間隔で順にハイレベルとなる。
【００２５】
第１インバータ４２、第２インバータ４４、ＡＮＤゲート４６は、第１フリップフロップＦＦ１〜第３フリップフロップＦＦ３の出力にもとづき、遷移時間Ｔｘと所定時間Ｔｙとの大小関係を判定する。第１インバータ４２は、第１フリップフロップＦＦ１の出力Ｓ２を反転する。第２インバータ４４は、第２フリップフロップＦＦ２の出力Ｓ３を反転する。ＡＮＤゲート４６は、第１インバータ４２の出力＊Ｓ２、第２インバータ４４の出力＊Ｓ３、第３フリップフロップＦＦ３の出力Ｓ４の論理積を出力する。ＡＮＤゲート４６の出力信号Ｓ５は、信号ライン監視回路１０による監視結果を示すデータである。
【００２６】
制御部２２は、システムクロックＣＫｓｙｓを利用して制御信号ＳＷ１、ＳＷ２およびクロックＣＫ１〜ＣＫ３を生成し、信号ライン監視回路１０の動作を制御する。
【００２７】
以上が信号ライン監視回路１０の構成である。以下、その動作を説明する。図２は、図１の信号ライン監視回路１０の動作を示すタイムチャートである。正常時の動作は実線で、異常発生時の動作は一点鎖線で示される。
【００２８】
まず、正常時の動作について説明する。信号ライン監視回路１０は、第１回路１００と第２回路２００の間のデータ伝送に先立つ時刻ｔ０にアクティブとなり、信号ライン１０４の状態を監視する。初期状態において、制御信号ＳＷ１はハイレベル、ＳＷ２はローレベルである。
監視中、入力トライステートバッファ５０、出力トライステートバッファ５２がハイインピーダンスに設定される。その結果、入力トライステートバッファ５０や出力トライステートバッファ５２の寄生容量Ｃ１に対する影響が抑制される。
【００２９】
続いて、時刻ｔ１に制御信号ＳＷ２がハイレベルとなり、端子１０２の電圧Ｖｘが接地電圧に初期化される。続いて時刻ｔ２に制御信号ＳＷ１がローレベルとなり、充電トランジスタＭ１がオンする。このとき、クロックＣＫ１がハイレベルとなり、コンパレータ３２の検出信号Ｓ１がラッチされる。時刻ｔ２は初期化直後であるから、Ｖｘ＜Ｖｔｈであり、第１フリップフロップＦＦ１の出力信号Ｓ２はローレベルとなる。
【００３０】
充電トランジスタＭ１がオンすると、充電トランジスタＭ１、抵抗Ｒ１を介して、端子１０２に付随する寄生容量Ｃ１が充電される。その結果、端子１０２の電圧Ｖｘは、時間とともに上昇する。充電が開始される時刻ｔ２から所定時間Ｔｙ１が経過した時刻ｔ３に、クロックＣＫ２がハイレベルとなる。このときＶｘ＜Ｖｔｈであり、検出信号Ｓ１はローレベルであるから、第２フリップフロップＦＦ２の出力信号Ｓ３はローレベルとなる。
【００３１】
時刻ｔ４にＶｘ＞Ｖｔｈとなると、コンパレータ３２の検出信号Ｓ１がハイレベルとなる。
その後、充電が開始される時刻ｔ２から所定時間Ｔｙ２が経過した時刻ｔ５にクロックＣＫ３がハイレベルとなり、第３フリップフロップＦＦ３の出力信号Ｓ４がハイレベルとなる。その結果、時刻ｔ５にＡＮＤゲート４６の出力信号Ｓ５はハイレベルとなり、正常状態が確認される。
【００３２】
つまり、端子１０２の電圧Ｖｘが、０ＶからＶｔｈに変化するのに要する遷移時間Ｔｘが、所定時間Ｔｙ１および所定時間Ｔｙ２と比較される。比較の結果、以下の不等式（１）が成立すれば、信号Ｓ５はハイレベルとなり、成立しなければ、信号Ｓ５はローレベルとなる。
Ｔｙ１＜Ｔｘ＜Ｔｙ２ …（１）
【００３３】
言い換えれば、本実施の形態では、寄生容量Ｃ１が予め決められた範囲のときに、不等式（１）を満たすように、所定時間Ｔｙ１、Ｔｙ２の値を設定すればよい。Ｔｙ１、Ｔｙ２の値は、クロックＣＫ１〜ＣＫ３のタイミングの調節によって実現できる。
【００３４】
つぎに、信号ライン１０４にプローブや配線などの予期しないインピーダンスが接続された場合の動作を説明する。信号ライン１０４に接続されたインピーダンスが容量性である場合、寄生容量Ｃ１の値が設計値よりも大きくなる。その結果、端子１０２の電圧Ｖｘがしきい値電圧Ｖｔｈに達するまでの遷移時間Ｔｘは長くなる。その結果、Ｔｙ２＜Ｔｘとなれば、信号Ｓ５はローレベルを維持するため、予期しない容量が接続されたことが検出される。
【００３５】
このように、本実施の形態に係る信号ライン監視回路１０によれば、端子１０２に付随する寄生容量Ｃ１を監視することにより、信号ライン１０４にプローブや配線が接続された異常状態を検出することができる。内部回路５４は、異常を検出すると、第２回路２００とのデータの送受信を実行しないなどの保護処理を実行できる。
【００３６】
充電回路２０を充電トランジスタＭ１、抵抗Ｒ１で構成した場合、遷移時間Ｔｘは、
Ｔｘ＝−ＣＲ・ｌｎ（１−Ｖｔｈ／Ｖｄｄ） …（２）
で与えられる。ここでＣは、寄生容量Ｃ１の容量値、Ｒは抵抗Ｒ１の抵抗値、ｌｎは自然対数を表す。したがって、寄生容量Ｃ１の容量値に応じて、抵抗Ｒ１の抵抗値およびしきい値電圧Ｖｔｈを調節すれば、信号処理に適した遷移時間Ｔｘを設定することができる。さらに、遷移時間Ｔｘと比較される所定時間Ｔｙ１、Ｔｙ２は、クロックＣＫ１〜ＣＫ３のタイミングによって好適に制御できるため、任意の容量値に対して、異常判定が可能となる。
【００３７】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、変形例を例示する。
【００３８】
図１の回路では、充電回路２０によって寄生容量Ｃ１を充電して、電圧変化に要する遷移時間Ｔｘによって寄生容量Ｃ１の容量値を判定する場合を説明した。これに対して、変形例では、充電回路２０の代わりに、端子１０２から電荷を引き抜く放電回路を設けてもよい。この場合、放電回路は、ＮチャンネルＭＯＳＦＥＴの放電トランジスタと放電抵抗を含んでもよい。放電トランジスタと放電トランジスタは、端子１０２と接地端子間に直列に設けてもよい。
また、初期化回路である初期化トランジスタＭ２を、ＰチャンネルＭＯＳＦＥＴとして電源電圧Ｖｄｄと端子１０２の間に設けてもよい。
【００３９】
この変形例によれば、初期化トランジスタＭ２がオンすることにより、端子１０２の電圧Ｖｘが電源電圧Ｖｄｄに初期化される。その後、放電回路によって電圧Ｖｘが徐々に低下していき、Ｖｘ＜Ｖｔｈとなるまでの遷移時間Ｔｘを、所定時間と比較することにより、図１の回路と同等の機能を実現できる。
【００４０】
さらに、別の変形例について説明する。図１の回路は、遷移時間Ｔｘを測定して寄生容量Ｃ１を間接的に測定した。これに対して、変形例では、端子１０２を充電する時間を一定としておき、充電によって生じた電圧変化Ｖｘを、所定の電圧と比較する。
この変形例では、充電回路２０は、所定の充電期間の間、端子１０２に電流を供給して充電する。コンパレータ３２は、充電回路２０による充電後の端子１０２の電圧Ｖｘを、所定のしきい値電圧と比較する。
【００４１】
充電期間を一定とする場合、寄生容量Ｃ１の容量値が変化すれば、充電期間によって生ずる電圧変化ΔＶが変化する。つまり、もし寄生容量Ｃ１が設計値であれば、電圧変化ΔＶも所定の設計値の範囲に含まれ、信号ライン１０４に予期しないインピーダンスが付加されていれば、電圧変化ΔＶが所定の設計値の範囲から逸脱する。したがって、この変形例によれば、電圧変化ΔＶをしきい値電圧と比較することにより、信号ライン１０４の異常を検出することができる。
【００４２】
また、コンパレータ３２を設けず、インバータのしきい値電圧Ｖｔ（＝Ｖｄｄ／２）を利用してもよい。また、第１フリップフロップＦＦ１〜第３フリップフロップＦＦ３の入力端子に、電圧Ｖｘを直接入力してもよい。この場合、回路面積を削減できる。
【００４３】
実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。
【図面の簡単な説明】
【００４４】
【図１】実施の形態に係る信号ライン監視回路の構成を示す回路図である。
【図２】図１の信号ライン監視回路の動作を示すタイムチャートである。
【符号の説明】
【００４５】
１０ 信号ライン監視回路、 ２０ 充電回路、 Ｍ１ 充電トランジスタ、 Ｒ１ 抵抗、 Ｍ２ 初期化トランジスタ、 ２２ 制御部、 ３０ 判定部、 ３２ コンパレータ、 ４２ 第１インバータ、 ４４ 第２インバータ、 ４６ ＡＮＤゲート、 ＦＦ１ 第１フリップフロップ、 ＦＦ２ 第２フリップフロップ、 ＦＦ３ 第３フリップフロップ、 ５０ 入力トライステートバッファ、 ５２ 出力トライステートバッファ、 ５４ 内部回路、 １００ 第１回路、 １０２ 端子、 １０４ 信号ライン、 Ｃ１ 寄生容量、 ２００ 第２回路。
【特許請求の範囲】
【請求項１】
保護対象のデータが伝送する信号ラインに接続される端子を少なくとも充電または放電する充放電回路と、
前記充放電回路による充電または放電によって、前記端子の電圧が所定量だけ変化するのに要する遷移時間を、所定時間と比較する判定部と、
を備えることを特徴とする信号ライン監視回路。
【請求項２】
所定の充電期間の間、保護対象のデータが伝送する信号ラインに接続される端子を少なくとも充電または放電する充放電回路と、
前記充放電回路による充電または放電後の前記端子の電圧を、所定のしきい値電圧と比較する判定部と、
を備えることを特徴とする信号ライン監視回路。
【請求項３】
前記端子の電圧を初期化する初期化回路をさらに備えることを特徴とする請求項１または２に記載の信号ライン監視回路。
【請求項４】
前記判定部は、
前記端子の電圧を所定のしきい値電圧と比較するコンパレータと、
前記コンパレータの出力を、異なるタイミングでラッチする複数のラッチ回路と、
前記ラッチ回路の出力にもとづき、前記遷移時間と前記所定時間との大小関係を判定する論理ゲートと、
を含むことを特徴とする請求項１に記載の信号ライン監視回路。
【請求項５】
保護対象となるデータを、信号ラインを介して少なくとも送信または受信する内部回路と、
前記信号ラインと前記内部回路の間に設けられたバッファ回路と、
前記信号ラインを監視する請求項１または２に記載の信号ライン監視回路と、
を備え、
前記バッファ回路は、前記信号ライン監視回路が前記信号ラインを監視する間、ハイインピーダンスに設定されることを特徴とする電子機器。
【請求項６】
保護対象のデータが伝送する信号ライン保護方法であって、
保護対象のデータが伝送する信号ラインに接続される端子の電圧を初期化するステップと、
前記端子を充電または放電するステップと、
充電または放電によって、前記端子の電圧が所定量だけ変化するのに要する遷移時間を所定時間と比較し、前記遷移時間が所定時間から逸脱するとき所定の保護処理を実行するステップと、
を備えることを特徴とする信号ライン保護方法。
【請求項１】
保護対象のデータが伝送する信号ラインに接続される端子を少なくとも充電または放電する充放電回路と、
前記充放電回路による充電または放電によって、前記端子の電圧が所定量だけ変化するのに要する遷移時間を、所定時間と比較する判定部と、
を備えることを特徴とする信号ライン監視回路。
【請求項２】
所定の充電期間の間、保護対象のデータが伝送する信号ラインに接続される端子を少なくとも充電または放電する充放電回路と、
前記充放電回路による充電または放電後の前記端子の電圧を、所定のしきい値電圧と比較する判定部と、
を備えることを特徴とする信号ライン監視回路。
【請求項３】
前記端子の電圧を初期化する初期化回路をさらに備えることを特徴とする請求項１または２に記載の信号ライン監視回路。
【請求項４】
前記判定部は、
前記端子の電圧を所定のしきい値電圧と比較するコンパレータと、
前記コンパレータの出力を、異なるタイミングでラッチする複数のラッチ回路と、
前記ラッチ回路の出力にもとづき、前記遷移時間と前記所定時間との大小関係を判定する論理ゲートと、
を含むことを特徴とする請求項１に記載の信号ライン監視回路。
【請求項５】
保護対象となるデータを、信号ラインを介して少なくとも送信または受信する内部回路と、
前記信号ラインと前記内部回路の間に設けられたバッファ回路と、
前記信号ラインを監視する請求項１または２に記載の信号ライン監視回路と、
を備え、
前記バッファ回路は、前記信号ライン監視回路が前記信号ラインを監視する間、ハイインピーダンスに設定されることを特徴とする電子機器。
【請求項６】
保護対象のデータが伝送する信号ライン保護方法であって、
保護対象のデータが伝送する信号ラインに接続される端子の電圧を初期化するステップと、
前記端子を充電または放電するステップと、
充電または放電によって、前記端子の電圧が所定量だけ変化するのに要する遷移時間を所定時間と比較し、前記遷移時間が所定時間から逸脱するとき所定の保護処理を実行するステップと、
を備えることを特徴とする信号ライン保護方法。
【図１】
【図２】
【図２】
【公開番号】特開２００８−２１１７０８（Ｐ２００８−２１１７０８Ａ）
【公開日】平成２０年９月１１日（２００８．９．１１）
【国際特許分類】
【出願番号】特願２００７−４８４７０（Ｐ２００７−４８４７０）
【出願日】平成１９年２月２８日（２００７．２．２８）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２０年９月１１日（２００８．９．１１）
【国際特許分類】
【出願日】平成１９年２月２８日（２００７．２．２８）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]