信号処理装置及び信号処理システム
【課題】CPUの処理負荷を軽減すると共に、データを高速にダウンロードすることができる信号処理装置及び信号処理システムを提供する。
【解決手段】外部CPU12から自動ダウンロード開始指示が入力されると、自動ダウンロード開始フラグ出力部22は自動ダウンロード開始フラグを出力する。外部メモリダウンロードアドレス制御部26は先頭アドレスをロードし順次インクリメントしながらダウンロード対象ブロックに対応する設定データのみを出力させるように制御信号を出力する。ダウンロード先レジスタ/テーブルメモリ指定制御部30はマスク設定に基づいて書込指示を出力する。書込指示により、外部メモリ14からダウンロードされた設定データが対応する機能ブロック36に書込まれる。
【解決手段】外部CPU12から自動ダウンロード開始指示が入力されると、自動ダウンロード開始フラグ出力部22は自動ダウンロード開始フラグを出力する。外部メモリダウンロードアドレス制御部26は先頭アドレスをロードし順次インクリメントしながらダウンロード対象ブロックに対応する設定データのみを出力させるように制御信号を出力する。ダウンロード先レジスタ/テーブルメモリ指定制御部30はマスク設定に基づいて書込指示を出力する。書込指示により、外部メモリ14からダウンロードされた設定データが対応する機能ブロック36に書込まれる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、メモリから自動でダウンロードしたデータに基づいて信号処理を行う、信号処理装置及び信号処理システムに関するものである。
【背景技術】
【0002】
一般に、制御部となるCPUを内蔵せずに、外部のCPUの制御により、ダウンロードした初期値等の設定データ等に基づいて処理部でハードワイヤード処理(ソフト的にマイクロプログラムで処理するのではなく、命令処理を直接論理回路により処理する方式、ワイヤードロジック処理)を実行する、LSI等の信号処理装置や信号処理システムがある。
【0003】
このような信号処理装置(LSI)において、内部のレジスタやテーブルメモリに設定データ等を設定する場合は、LSI外部に設けられたCPUが、周辺機器として有する外部IOパラレルバスや、I2C(Inter Integrated Circuit)やSPI(Serial PeripheralInterface)等のシリアルバスを介して、設定対象である内部のレジスタやテーブルメモリに順次ダウンロードしたデータを書込む、書込処理を実行する。
【0004】
当該書込処理により外部CPUにかかる処理負荷を軽減させる技術として、アドレスを自動インクリメントさせながらデータを書込む技術がある(例えば、特許文献1参照)。
【0005】
特許文献1に記載の技術では、例えば、設定データのダウンロード先となる内部のレジスタやテーブルメモリが多数ある場合、外部CPUが当該内部のレジスタやテーブルメモリ設定を実行することで、外部CPUの時間設定用プログラムメモリ領域を多く使用する等の処理負荷が大きくなり、外部CPUが実行すべき他の処理の妨げとなる場合がある。また、外部CPUに設定データが格納されている場合、外部CPUにおけるデータ占有率が大きくなる場合がある。これらのような場合、システム全体のパフォーマンスを下げてしまうという問題が生じる。
【0006】
そこで、特許文献2に記載の技術では、映像処理用の各モードに対応した略全ての内部のレジスタの制御データ(設定データ)を、外部のROMに保有し、外部CPUから処理装置への処理指令により、当該制御データを内部のレジスタに格納する。
【特許文献1】特開平02−292655号公報)
【特許文献2】特開2003−108991号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかしながら、上記特許文献2に記載の技術では、単に、外部のROMに保有している略全ての内部レジスタの設定データを当該内部レジスタに格納するだけであるため、例えば、外部CPUからの処理指令による処理の際に変更されない設定があり、既に内部レジスタに記憶されている設定データを用いることができるため、当該設定データについてはダウンロードする必要がない場合でも、当該設定データについても他の設定データと共にダウンロードされる。すなわち、ダウンロードが不用な設定データであってもダウンロードされる。不用な設定データをダウンロードする時間がかかるため、ダウンロードに時間がかかるという問題が生じる。
【0008】
本発明は、上記課題を解消するためになされたものでCPUの処理負荷を軽減すると共に、データを高速にダウンロードすることができる信号処理装置及び信号処理システムを提供することを目的とする。
【課題を解決するための手段】
【0009】
上記目的を達成するために、請求項1に記載の信号処理装置は、複数の記憶手段の各々毎にダウンロードされるデータが予め格納されている外部のメモリから前記データの出力を開始させる開始アドレスを外部の制御手段から入力する開始アドレス入力手段と、前記外部の制御手段から入力されたダウンロード開始指示に基づいて開始信号を出力し、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータのダウンロードが終了すると終了信号を出力する信号出力手段と、前記信号出力手段から出力された前記開始信号が入力されると、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータのバイト数に対応するデータについて前記開始アドレス入力手段に入力された前記開始アドレスから出力させるデータ出力指示を、前記外部のメモリに出力し、前記終了信号が入力されると、前記データ出力指示の出力を停止する、出力指示手段と、前記外部の制御手段により指定された記憶手段以外の前記記憶手段へのデータの書込みを禁止すると共に、前記信号出力手段から出力された前記開始信号が入力されると、前記外部の制御手段により指定された記憶手段に前記データを書込むように前記記憶手段に書込指示を出力する書込指示手段と、を備える。
【0010】
このように本実施の形態の信号処理装置では、開始アドレス入力手段は、複数の記憶手段の各々毎にダウンロードされるデータが予め格納されている外部のメモリからデータの出力を開始させる開始アドレスを外部の制御手段から入力する。信号出力手段は、外部の制御手段から入力されたダウンロード開始指示に基づいて開始信号を出力し、外部の制御手段により指定された記憶手段にダウンロードすべきデータのダウンロードが終了すると終了信号を出力する。信号出力手段は、指定された記憶手段にダウンロードすべきデータのダウンロードが終了すると終了信号を出力する。出力指示手段は、外部のメモリに、指定された記憶手段にダウンロードすべきデータのバイト数に対応するデータについて開始アドレスから出力させるデータ出力指示を、開始信号が入力されると出力し、終了信号が入力されると停止する。書込指示手段は、指定された記憶手段以外へのデータの書込みを禁止すると共に、開始信号が入力されると、指定された記憶手段にデータを書込むように記憶手段に書込指示を出力する。
【0011】
本実施の形態の信号処理装置は、外部CPUにより開始アドレスの設定及びデータがダウンロードされる記憶手段の指定を行われると、ダウンロード開始指示の入力により、データを指定された記憶手段のみにダウンロードする。従って、外部のCPUがデータのダウンロードのために時間やプログラム容量を取られることを防止すると共に、ダウンロード量を低減することができるため、外部CPUの処理負荷を軽減すると共に、データを高速にダウンロードすることができる。
【0012】
請求項2に記載の信号処理装置は、請求項1に記載の信号処理装置において、前記開始アドレス設定手段、前記信号出力手段、前記出力指示手段、及び前記書込指示手段は、前記集積回路基板上に形成されている。
【0013】
請求項3に記載の信号処理装置は、請求項1または請求項2に記載の信号処理装置において、前記出力指示手段は、前記外部の制御手段からの前記指定信号により指定された記憶手段にダウンロードすべきデータのバイト数分の前記データ出力指示を前記外部のメモリに出力したことを知らせるデータ出力指示終了信号を前記信号出力手段に出力し、前記信号出力手段は前記データ出力指示終了信号に基づいて前記終了信号を出力する。
【0014】
請求項4に記載の信号処理装置は、請求項1から請求項3のいずれか1項に記載の信号処理装置において、前記外部のメモリは、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータが前記開始アドレスから順次格納されており、前記出力指示手段は、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータのバイト数の合計に対応するバイト数分のデータを、前記開始アドレスから出力させる前記データ出力指示を前記外部のメモリに出力する。
【0015】
請求項5に記載の信号処理装置は、請求項1から請求項3のいずれか1項に記載の信号処理装置において、前記開始アドレス入力手段には、前記外部のメモリに格納されている全部の前記データの先頭アドレスが当該データ毎に入力され、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータ毎に前記開始アドレスを前記開始アドレス入力手段から読込むように前記出力指示手段を制御する開始アドレス読込制御手段をさらに備え、前記出力指示手段は、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータ毎に当該データのバイト数に対応するデータを、当該データの前記開始アドレスから出力させるデータ出力指示を前記外部のメモリに出力する。
【0016】
請求項6に記載の信号処理システムは、前記請求項1から請求項5のいずれか1項に記載の信号処理装置に含まれる複数の記憶手段の各々毎にダウンロードされるデータが予め格納されているメモリと、前記メモリに格納された前記データの出力を開始させる開始アドレス、前記データのダウンロード先となる記憶手段の指定、及びダウンロード開始指示を出力する制御手段と、前記制御手段から入力された前記開始アドレス、記憶手段の指定、及びダウンロード開始指示に基づいて、前記メモリに格納されている前記データを指定された記憶手段に書込む、前記請求項1から請求項5のいずれか1項に記載の信号処理装置と、を備える。
【発明の効果】
【0017】
本発明によれば、CPUの処理負荷を軽減すると共に、データを高速にダウンロードすることができることができる、という効果が得られる。
【発明を実施するための最良の形態】
【0018】
[第1の実施の形態]
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【0019】
本実施の形態の信号処理システムについて詳細に説明する。図1は、本実施の形態の信号処理システムの概略構成の一例を示す機能ブロック図である。なお、本実施の形態の信号処理装置16は、具体的一例として、ハードワイヤード処理部38で画像信号や音声信号の処理等を行う信号処理装置である。
【0020】
本実施の形態の信号処理システム10は、外部CPU12、外部メモリ14、及び信号処理装置(LSI)16を備えて構成されている。
【0021】
外部CPU12は、ROMやRAM(いずれも図示省略)等を有しており、ROM等に格納された信号処理プログラム等の制御プログラムにより、入力された外部情報に基づいて、信号処理システム10全体の制御を行う。なお、本実施の形態では、外部CPU12が請求項に記載の外部の制御手段に対応する。
【0022】
外部メモリ14は、レジスタ/テーブルメモリ34の機能ブロック36にダウンロードするための設定データ(詳細後述)が信号処理の際に予め格納されるものであり、具体的一例としては、フラッシュメモリ等が挙げられる。なお、本実施の形態では、外部メモリ14が請求項に記載の外部のメモリに対応する。
【0023】
信号処理装置16は、インターフェイス20、自動ダウンロード開始フラグ出力部22、外部メモリダウンロード開始アドレス設定部24、外部メモリダウンロードアドレス制御部26、外部メモリアクセスタイミング制御部28、ダウンロード先レジスタ/テーブルメモリ指定制御部30、ダウンロードデータライトタイミング制御部32、レジスタ/テーブルメモリ34、及びハードワイヤード処理部38を備えて構成されている。
【0024】
本実施の形態の信号処理装置16は、インターフェイス20、自動ダウンロード開始フラグ出力部22、外部メモリダウンロード開始アドレス設定部24、外部メモリダウンロードアドレス制御部26、外部メモリアクセスタイミング制御部28、ダウンロード先レジスタ/テーブルメモリ指定制御部30、ダウンロードデータライトタイミング制御部32、レジスタ/テーブルメモリ34、及びハードワイヤード処理部38の各回路が半導体集積回路基板18上に形成されたLSI(Large−scale integrated circuit)である。
【0025】
なお、本実施の形態では、自動ダウンロード開始フラグ出力部22が請求項に記載の信号出力手段に対応し、外部メモリダウンロード開始アドレス設定部24が請求項に記載の開始アドレス入力手段に対応し、外部メモリダウンロードアドレス制御部26及び外部メモリアクセスタイミング制御部28が請求項に記載の出力指示手段に対応し、ダウンロード先レジスタ/テーブルメモリ指定制御部30及びダウンロードデータライトタイミング制御部32が請求項に記載の書込指示手段に対応する。
【0026】
インターフェイス20は、信号処理装置16の自動ダウンロード開始フラグ出力部22、外部メモリダウンロード開始アドレス設定部24、及びダウンロード先レジスタ/テーブルメモリ指定制御部30と外部CPU12を仲介するものである。
【0027】
自動ダウンロード開始フラグ出力部22には、外部メモリダウンロードアドレス制御部26、外部メモリアクセスタイミング制御部28、ダウンロード先レジスタ/テーブルメモリ指定制御部30、及びダウンロードデータライトタイミング制御部32が接続されている。自動ダウンロード開始フラグ出力部22は、外部CPU12のダウンロード開始指示に基づいて開始信号である自動ダウンロード開始フラグ(開始フラグ「1」)を出力し、ダウンロードが完了すると自動ダウンロード開始フラグをリセットし、終了信号である終了フラグ(終了フラグ「0」)を出力するものである。
【0028】
外部メモリダウンロード開始アドレス設定部24は、外部CPU12により、外部メモリ14からデータの出力を開始させるためのダウンロード開始アドレス(以下、開始アドレスという)が設定される。
【0029】
外部メモリダウンロードアドレス制御部26は、外部メモリダウンロード開始アドレス設定部24から開始アドレスをロードするように接続されている。外部メモリダウンロードアドレス制御部26は、開始アドレスからダウンロードするデータのバイト数分のデータを出力するように、ダウンロード先レジスタ/テーブルメモリ指定制御部30のマスク設定(詳細後述)に基づいて外部メモリ14のダウンロードアドレスを制御する。また、ダウンロードデータのバイト数分のデータが出力されたことを自動ダウンロード開始フラグ出力部22に知らせるデータ出力指示終了信号を出力する。
【0030】
外部メモリアクセスタイミング制御部28は、自動ダウンロード開始フラグ出力部22及び外部メモリダウンロードアドレス制御部26の制御回路から入力された開始信号(自動ダウンロード開始フラグ)から、外部メモリ14へのアクセスタイミングを生成し、生成したタイミングで外部メモリ14にアクセスし、外部メモリ14から設定データを出力させるためのデータ出力指示である制御信号を出力する。
【0031】
ダウンロード先レジスタ/テーブルメモリ指定制御部30には、ダウンロードされた設定データを書込む機能ブロック36(ダウンロード対象ブロック)がレジスタ/テーブルメモリ34に含まれる複数の機能ブロック36のうちの何れであるかを指示する指示が外部CPU12により入力し、ダウンロード対象外の機能ブロックに設定データの書込みを禁止するためのマスク設定がされる。
【0032】
ダウンロードデータライトタイミング制御部32は、自動ダウンロード開始フラグ出力部22及びダウンロード先レジスタ/テーブルメモリ指定制御部30の制御回路から入力された開始信号(自動ダウンロード開始フラグ)から、レジスタ/テーブルメモリ34へのライトタイミングを生成し、生成したタイミングで外部メモリ14から出力された設定データを書込むように、レジスタ/テーブルメモリ34に書込指示である制御信号を出力する。
【0033】
レジスタ/テーブルメモリ34は、ハードワイヤード処理部38で信号処理を行うために用いられる機能毎に機能ブロック36を複数備えて構成されており、各機能ブロック36が、記憶手段に対応するレジスタ/テーブルメモリを含んでいる。図1では、具体的説明のため、機能ブロック1(機能ブロック361)、機能ブロック2(機能ブロック362)、及び機能ブロック3(機能ブロック363)を図示している。なお、機能ブロック1〜3の個々を区別する場合は1〜3の符号を付して称し、総称する場合は、単に機能ブロック(機能ブロック36)と称する。機能ブロック36の具体的例としては、タイマ機能や、描画用データメモリ、画像表示機能、音声出力機能等が挙げられる。各機能ブロック毎に対応する設定データが予め定められており、外部メモリ14から当該設定データがハードワイヤード処理部38で行われる処理に応じてダウンロードされる。
【0034】
ハードワイヤード処理部38は、レジスタ/テーブルメモリ34に接続されており、レジスタ/テーブルメモリ34の設定データに基づいてハードワイヤード処理(信号処理)を実行する。
【0035】
次に、本実施の形態の信号処理システム10の動作について詳細に説明する。
【0036】
まず、本実施の形態の外部CPU12の動作について説明する。図2は、外部CPU12で実行される信号処理の一例を示すフローチャートである。
【0037】
ステップ100では、レジスタ/テーブルメモリ34の各機能ブロック36毎にダウンロードする設定データを準備し、外部メモリ14に格納する。図3に、外部メモリ14に格納された設定データの具体的一例を示す。ここでは、機能ブロック1にダウンロードするための4バイトの設定データ、機能ブロック2にダウンロードするための6バイトの設定データ、及び機能ブロック3にダウンロードするための5バイトの設定データが先頭アドレス「0001」から1バイトずつ、順次格納されている。
【0038】
なお、使用環境や所定の条件等に応じた複数の種類のパターンの設定データを各機能ブロック36にダウンロードさせたい場合は、当該複数の設定データ各々毎にアドレス等を変更して外部メモリ14に格納する。
【0039】
次のステップ102では、外部メモリダウンロード開始アドレス設定部24に、格納した設定データのうち最初(先頭)の設定データの先頭アドレスを出力し、開始アドレスとして設定する。図3に示したように設定データが格納されている場合は、アドレス「0001」がダウンロード開始アドレスとして設定される。
【0040】
なお、ステップ100の処理(外部メモリ14に設定データの格納)及びステップ102の処理(開始アドレスの設定)は、予め行っておいてもよい。
【0041】
次のステップ104では、ダウンロード先レジスタ/テーブルメモリ指定制御部30に外部メモリ14からダウンロードされた設定データをいずれの機能ブロック36に書込むかについて、設定データの書込みを指示するダウンロード対象ブロック及び設定データの書込みを禁止するダウンロード対象外ブロック(マスク)を設定する。なお、本実施の形態では、具体的一例として、機能ブロック1及び3がダウンロード対象ブロック、機能ブロック2がダウンロード対象外ブロックである場合について、以下に説明する。
【0042】
次のステップ106では、外部メモリ14内に格納されている設定データの並べ替えを行う。本実施の形態では、先頭アドレスから、ダウンロード対象ブロックの設定データのみをダウンロード対象ブロック順に順次格納し、ダウンロード対象外ブロックの設定データは、全てのダウンロード対象ブロックが格納された後に、格納する。すなわち、ダウンロード対象外ブロックの設定データは、ダウンロード完了アドレスの次のアドレスから格納する。設定データの並べ替えの具体的一例を図4に示す。ここでは、並べ替えにより、機能ブロック1の設定データの後に、機能ブロック3の設定データが格納され、ダウンロード完了アドレス「0009」の次のアドレス「0010」から機能ブロック2の設定データが格納された状態になる。
【0043】
なお、外部メモリ14に格納されている全部の設定データをダウンロードする場合(ダウンロード対象外ブロックが無い場合)は、ステップ104の処理及びステップ106の処理は行わなくて良い。
【0044】
次のステップ108では、LSI16にダウンロードを実行させるために、自動ダウンロード開始フラグ出力部22にダウンロード開始指示を出力し、開始フラグ「1」をセットさせた後、本処理を終了する。
【0045】
なお、使用環境や所定の条件等に応じた複数の種類のパターンの設定データを各機能ブロック36にダウンロードさせたい場合は、外部から入力される使用環境や所定の条件等を示す外部情報に基づいて、対応する設定データを対応する機能ブロック36にダウンロードさせるように、上記ステップ104〜108の処理を繰り返すようにすればよい。
【0046】
次に、本実施の形態の信号処理装置であるLSI16全体の動作を詳細に説明する。図5は、LSI16全体の動作の流れの一例を示したフローチャートである。
【0047】
ステップ200では、外部CPU12(ステップ102の処理)から、外部メモリダウンロード開始アドレス設定部24に先頭アドレスが入力し、開始アドレスに設定される。設定の具体的一例を図6に示す。外部メモリダウンロード開始アドレス設定部24は例えば、レジスタであり、図6に示すように、開始アドレス「0001」が設定される。
【0048】
次のステップ202では、外部CPU12(ステップ104の処理)により、ダウンロード先レジスタ/テーブルメモリ指定制御部30にダウンロード対象ブロック及びダウンロード対象外ブロック(マスク)の設定がされる。また、各機能ブロック毎の設定データのバイト数が入力され、マスク設定と共に格納される。本実施の形態のマスク設定の具体定一例を図7に示す。本実施の形態では、ダウンロード対象ブロックはマスク設定が「1」であり、ダウンロード対象外ブロックはマスク設定が「0」である。
【0049】
ここでダウンロード対象ブロック及びダウンロード対象外ブロックについて具体的例を挙げて説明する。例えば、ハードワイヤード処理により表示されている画像の表示先や音声の出力先を変更する場合では、画像表示機能ブロックや音声出力機能ブロックの設定データのみを変更すればよいため、画像表示機能ブロックや音声出力機能ブロックがダウンロード対象ブロックとなり、表示先に関する設定データがダウンロードされ、それ以外の機能ブロック36がダウンロード対象外ブロックとなる。また、例えば、表示されている画像の色等を変える場合では、描画機能ブロックがダウンロード対象ブロックとなり、色テーブルデータや色データ等の描画関連の設定データがダウンロードされ、それ以外の機能ブロック36がダウンロード対象外ブロックとなる。また、例えば、現在表示されている画像を異なる情報を表す画像に切替えて表示させる場合は、画像を表示させるために必要な機能ブロック36がダウンロード対象ブロックとなり、切替えられる設定データがダウンロードされ、それ以外の機能ブロック36がダウンロード対象外ブロックとなる。
【0050】
すなわち、本実施の形態では、変更される設定データのみが対応する機能ブロック36にダウンロードされ、変更されない設置データに関してはダウンロードが禁止される。
【0051】
なお、本実施の形態では、このように機能ブロック毎にマスク設定を行っているが、1つの機能ブロックに対して複数の設定データが対応する場合は、機能ブロック毎に加えて設定データ毎にマスク設定を行うようにするとよい。
【0052】
次のステップ204では、外部CPU12(ステップ108の処理)により、自動ダウンロード開始フラグ出力部22にダウンロード開始指示が入力され、開始フラグがセットされる。本実施の形態では、自動ダウンロード開始フラグ出力部22は、レジスタであり、ダウンロード開始指示が入力されるとフラグが開始フラグ「1」にセットされ開始信号として出力され、自動ダウンロードが開始される。指定された全部の設定データのダウンロードが完了するとフラグが終了フラグ「0」にリセットされ終了信号として出力され、ダウンロード処理が終了する。従って、本ステップにより、設定データの自動ダウンロードが開始される。
【0053】
次のステップ206では、自動ダウンロード開始フラグ出力部22が自動ダウンロード開始フラグ(フラグ「1」)を開始信号として出力する。
【0054】
次のステップ208では、外部メモリダウンロード開始アドレス設定部24に設定されている開始アドレスが、外部メモリダウンロードアドレス制御部26にロードされる。
【0055】
次のステップ210では、外部メモリダウンロードアドレス制御部26がダウンロード先レジスタ/テーブルメモリ指定制御部30のマスク設定(図7)に基づいて外部メモリ14からダウンロードする全設定データの全データ数(バイト数)を算出する。図7に示した具体的一例では、4バイト+5バイト=9バイトをダウンロードするデータの全バイト数として算出する。
【0056】
次のステップ212では、外部メモリダウンロードアドレス制御部26に基づいて、外部メモリアクセスタイミング制御部28から、生成されたアクセスタイミングで開始アドレス、チップイネーブル(CE)信号、及びリードイネーブル(RE)信号等の制御信号をデータ出力指示として外部メモリ14に出力する。
【0057】
当該制御信号に基づいて、外部メモリ14からダウンロードすべき設定データがレジスタ/テーブルメモリ34に出力される。
【0058】
次のステップ214では、ダウンロードデータライトタイミング制御部32がダウンロード先レジスタ/テーブルメモリ指定制御部30のマスク設定から、ダウンロード対象ブロックのダウンロードデータを書込む書込アドレスを取得する。
【0059】
次のステップ216では、生成されたライトタイミングで、ダウンロードデータライトタイミング制御部32から、ダウンロード対象ブロックに、外部メモリ14から入力されたダウンロードデータ(設定データ)を書込ませる書込指示を出力する。
【0060】
次のステップ218では、ステップ216の書込指示により、ダウンロード対象ブロックの所定のアドレスに、対応する設定データが書込まれる。
【0061】
次のステップ220では、全設定データのダウンロードが完了したか否か判断する。本実施の形態の自動ダウンロードでは、外部メモリダウンロードアドレス制御部26でダウンロード開始アドレスから出力させるアドレスをインクリメントしながら、外部メモリ14に設定データの出力を指示する。本実施の形態では具体的には、ダウンロードしたデータのバイト数をインクリメントしながら、カウントし、ステップ210で算出したバイト数まで達したら(算出したバイト数分まで制御信号を出力したら)、全設定データのダウンロードが完了したと判断する。まだ算出したバイト数まで達していない場合はステップ222へ進み、アドレスをインクリメントし、ステップ212に戻り、インクリメントしたアドレスに格納されているデータを出力させるための制御信号を外部メモリ14に出力し、外部メモリ14から出力された設定でデータを対応する機能ブロックのアドレスに書込む処理を繰り返す。一方、算出したバイト数(本実施の形態では、9バイト)まで達した場合、ステップ224へ進み、データ出力終了信号を出力して自動ダウンロード開始フラグ出力部22のフラグをリセットする。これにより、自動ダウンロード開始フラグ出力部22からは終了信号である終了フラグ「0」が出力される。
【0062】
これにより次のステップ226では、自動ダウンロード開始フラグ出力部22から出力された終了信号に基づいて自動ダウンロードを停止する。終了信号が入力されると、外部メモリダウンロードアドレス制御部26ではアドレスインクリメントが停止する。また、外部メモリアクセスタイミング制御部28では外部メモリ14へのアクセスが停止し、データ出力指示である制御信号の出力が停止する。
【0063】
これらの処理により本実施の形態では、レジスタ/テーブルメモリ34の機能ブロック1に4バイトの設定データが書込まれ、機能ブロック3に5バイトの設定データが書込まれた状態になる。
【0064】
そして次のステップ228では、ハードワイヤード処理部38でレジスタ/テーブルメモリ34の機能ブロック36に基づいてハードワイヤード処理が実行され、画像信号や音声信号等が処理された後、LSI16による信号処理が終了する。
【0065】
以上説明したように本実施の形態では、LSI17のハードワイヤード処理部38で画像信号や音声信号等のハードワイヤード処理を行うための設定データをレジスタ/テーブルメモリ34の機能ブロック36に自動ダウンロードする際に、予め外部メモリ14に設定データを機能ブロック毎に対応付けて格納しておく。外部CPU12は、設定データのダウンロード対象となる機能ブロック36をダウンロード先レジスタ/テーブルメモリ指定制御部30に指定し、ダウンロード先レジスタ/テーブルメモリ指定制御部30には、ダウンロード対象ブロック及び設定データの書込みを禁止するダウンロード対象外ブロックを設定するためのマスク設定がされる。外部CPU12は、ダウンロードする設定データがアドレス間隔を空けずに順次格納された状態になるように外部メモリ14に格納されている設定データを並べ替える。自動ダウンロード開始フラグ出力部22に、外部CPU12からダウンロード開始指示が入力されると、ダウンロード開始フラグ「1」が開始信号として出力され、当該開始信号に基づいてダウンロードが実行される。外部メモリダウンロードアドレス制御部26は外部メモリダウンロード開始アドレス設定部24からロードした先頭アドレスから順次アドレスを1バイトずつインクリメントしながら制御信号を外部メモリアクセスタイミング制御部28に出力し、外部メモリアクセスタイミング制御部28は生成されたアクセスタイミングで外部メモリ14に設定データを出力させるためのデータ出力指示である制御信号を出力する。当該制御信号により外部メモリ14は、設定データをレジスタ/テーブルメモリ34に出力する。一方、ダウンロード先レジスタ/テーブルメモリ指定制御部30は、マスク設定に基づいてダウンロードされた設定データを書込む機能ブロック36の書込アドレスをダウンロードデータライトタイミング制御部32に出力し、ダウンロードデータライトタイミング制御部32は生成されたライトタイミングで、ダウンロードされた設定データを対応する機能ブロック36の書込アドレスに書込む書込み指示を出力する。外部メモリダウンロードアドレス制御部26で全データ分のバイト数のインクリメントが終了すると、データ出力指示終了信号が自動ダウンロード開始フラグ出力部22に出力され、これにより自動ダウンロード開始フラグ出力部22は、ダウンロードが完了したと判断し自動ダウンロード開始フラグ出力部22のフラグをリセットし、終了信号(終了フラグ「0」)を出力する。当該終了信号に基づいて自動ダウンロードが停止する。ハードワイヤード処理部38は、ダウンロードされた設定データに基づいて、画像信号や音声信号等のハードワイヤード処理を行う。
【0066】
このように本実施の形態では、自動ダウンロード処理をLSI16が実行するため、外部CPU12は、予め外部メモリ14への設定データの格納、先頭アドレス及びマスク設定、格納されている設定データの並べ替えを行った後は、自動ダウンロード開始指示を出力するだけでよく、外部CPU12に処理負荷をかけずに、大量のデータ数の設定が必要な画像信号や音声信号を対応する機能ブロック36のレジスタ群及びテーブルメモリへ設定(ダウンロード)でき、ハードワイヤード処理により画像信号や音声信号の信号処理を行うことができる。
【0067】
従って、外部CPU12は設定データのダウンロードのために時間やプログラム容量を取られることなく、本来メインで実行すべき作業等、他の処理が実行できるようになる。これにより、システムの効率的な動作が可能になる。
【0068】
また、本実施の形態のLSI16では、ダウンロード先レジスタ/テーブルメモリ指定制御部30のマスク設定に基づいて設定データの出力指示及び書込指示を行うため、ダウンロードする必要が無い設定データをダウンロードしてしまうことがなく、必要な設定データのみ外部メモリ14から出力させ、対応する機能ブロック36に書込む。従って、ダウンロードに係る時間を高速化することができる。
【0069】
また、本実施の形態では、外部メモリダウンロードアドレス制御部26が外部メモリ14に順次格納された設定データをインクリメントすることにより、連続して設定データの出力指示を行い書込みを実行しているため、外部CPU12で機能ブロック36のレジスタ毎やテーブルメモリアドレス毎に設定データの書込みを実行するより、比較的高速に書込みを行うことができる。
【0070】
なお、機能ブロック36の数や機能、設定データのバイト数等は具体的一例であり、特に限定されず、その他の態様であってもよい。
【0071】
また、フラッシュメモリ等の不揮発性のメモリである外部メモリ14に、予め設定データを格納しておくことにより、外部メモリ14に設定データを再設定する処理を要しないようにすることができる。
【0072】
また、本実施の形態では、自動ダウンロード開始フラグ出力部22に設定されたダウンロード開始フラグ(開始信号)により自動ダウンロードの実行が制御されるが、これに限らず、インターフェイス20等を介して外部から入力された制御信号(フラグ)により自動ダウンロードの実行が制御されてもよい。
【0073】
また、本実施の形態では、LSI16の内部に備えられたレジスタ/テーブルメモリ34の機能ブロック36にダウンロードされた設定データを書込んでいるが、これに限らず、外部に設けられたメモリ等に設定データをダウンロードして書込むようにしてもよい。なお、この場合は、書込み対象となるメモリに対応するインターフェイスをさらに備え、当該インターフェイスを介して処理を行うようにすればよい。
【0074】
また、本実施の形態では、画像信号及び音声信号の処理をハードワイヤード処理部38で行う信号処理装置(LSI)16について詳細に説明したがこれに限らず、他の信号の処理をハードワイヤード処理部38で行うものであってもよいし、ハードワイヤード処理部38以外の信号処理部を設け、他の信号の信号処理を行うものであってもよい。
【0075】
また、本実施の形態のLSI16は、内部にCPUを搭載せずに、外部のCPU12により制御されるものであるがこれに限らず、内部にCPUを搭載し、当該内部CPUにより制御されるものであってもよい。この場合であっても当該内部CPUの処理負荷が低減されるため、設定データを機能ブロック36に自動ダウンロードしている間に、当該内部CPUでは、本来メインで実行すべき作業等、他の処理が実行できるようになる。
【0076】
[第2の実施の形態]
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【0077】
なお、本実施の形態の信号処理システム及び信号処理装置の構成及び動作は、第1の実施の形態と略同様であるため、ここでは異なる部分のみ詳細に説明し、第1の実施の形態と同一部分には同一符号を付して詳細な説明を省略する。また、具体的一例として、第1の実施の形態と同様に設定データが外部メモリ14に格納され、ダウンロード対象ブロックが機能ブロック1、3であり、ダウンロード対象外ブロックが機能ブロック2である場合について詳細に説明する。
【0078】
本実施の形態の信号処理システムの概略構成の一例を示す機能ブロック図を図8に示す。本実施の形態の信号処理システム11の信号処理装置であるLSI17は、第1の実施の形態の信号処理システム10の構成にさらに、アドレスロード制御部40を備えて構成されている。なお、本実施の形態では、アドレスロード制御部40が請求項に記載の開始アドレス読込制御手段に対応する。
【0079】
アドレスロード制御部40は、自動ダウンロード開始フラグ出力部22及びダウンロード先レジスタ/テーブルメモリ指定制御部30に接続されており、外部メモリダウンロード開始アドレス設定部24から外部メモリダウンロードアドレス制御部26への開始アドレスのロードを制御するものである。
【0080】
また、本実施の形態の外部メモリダウンロード開始アドレス設定部24には、機能ブロック36ごとに、外部メモリ14に格納されている設定データの先頭アドレスがそれぞれ各機能ブロック36の開始アドレスとして設定されている。
【0081】
また、本実施の形態の外部メモリダウンロードアドレス制御部26は、ダウンロード対象ブロック毎に、外部メモリ14のダウンロードアドレスを制御する。
【0082】
次に、本実施の形態の信号処理システム11の動作について詳細に説明する。
【0083】
まず、本実施の形態の外部CPU12の動作について説明する。図9は、本実施の形態の外部CPU12で実行される信号処理の一例を示すフローチャートである。
【0084】
ステップ300では、第1の実施の形態(図2ステップ100)と同様に、外部メモリ14に設定データを格納する。
【0085】
次のステップ302では、外部メモリダウンロード開始アドレス設定部24に全部の機能ブロック毎に対応する設定データの先頭アドレスを開始アドレスとして設定する。本実施の形態では、第1の実施の形態と同様に、図10に示すように設定データが格納されているため、機能ブロック1はアドレス「0001」、機能ブロック2はアドレス「0005」、機能ブロック3はアドレス「0011」がそれぞれ開始アドレスとして設定される。
【0086】
なお、第1の実施の形態と同様にステップ300の処理及びステップ302の処理は、予め行っておいてもよい。
【0087】
次のステップ304では、第1の実施の形態(図2ステップ104)と同様に、ダウンロード先レジスタ/テーブルメモリ指定制御部30にダウンロード対象ブロック及びダウンロード対象外ブロック(マスク)の設定を行う。
【0088】
次のステップ306では、第1の実施の形態(図2ステップ108)と同様に、自動ダウンロード開始フラグ出力部22に、開始フラグ「1」をセットさせた後、本処理を終了する。
【0089】
このように、本実施の形態では、ダウンロード対象となるか否かにかかわらず、外部メモリ14の設定データの並べ替えを行わない。
【0090】
次に、本実施の形態のLSI17全体の動作を詳細に説明する。図11は、本実施の形態のLSI17全体の動作の流れの一例を示したフローチャートである。
【0091】
ステップ400では、外部CPU12(ステップ302の処理)により、外部メモリダウンロード開始アドレス設定部24に開始アドレスが設定される。設定の具体的一例を図12に示す。
【0092】
次のステップ402では、第1の実施の形態(図5)のステップ202〜206の処理と同様にして、ダウンロード先レジスタ/テーブルメモリ指定制御部30にマスクの設定がされ、自動ダウンロード開始フラグ出力部22に開始フラグ「1」がセットされ、自動ダウンロード開始フラグ出力部22から開始フラグ「1」が開始信号として出力する。
【0093】
次のステップ404では、外部メモリダウンロード開始アドレス設定部24に設定されている最初のダウンロード対象ブロックの開始アドレスが、アドレスロード制御部40の制御により外部メモリダウンロードアドレス制御部26にロードされる。
【0094】
次のステップ406では、第1の実施の形態(図5ステップ212)と同様に外部メモリダウンロードアドレス制御部26に基づいて外部メモリアクセスタイミング制御部28からCE信号及びRE信号等の制御信号をデータ出力指示として外部メモリ14に出力する。
【0095】
当該制御信号に基づいて、外部メモリ14からダウンロードすべき設定データがレジスタ/テーブルメモリ34に出力される。
【0096】
次のステップ408では、第1の実施の形態(図5ステップ214)と同様に、ダウンロードデータライトタイミング制御部32がダウンロード先レジスタ/テーブルメモリ指定制御部30のマスク設定(図7)から、最初のダウロード対象ブロックの書込アドレスを取得する。
【0097】
次のステップ410では、第1の実施の形態(図5ステップ216)と同様に、ダウンロードデータライトタイミング制御部32から、ダウンロード対象ブロックにダウンロードデータを書込ませる書込指示を出力する。
【0098】
次のステップ412では、第1の実施の形態(図5ステップ218)と同様に、ダウンロード対象ブロックの所定のアドレスに、対応する設定データが書込まれる。
【0099】
次のステップ414では、ダウンロードが完了したか否か判断する。ここでは、1つのダウンロード対象ブロックに対応する設定データのダウンロードが完了したか否か判断する。具体的には、外部メモリダウンロードアドレス制御部26で開始アドレスから完了アドレスまでアドレスをインクリメントしたか(完了アドレスまで制御信号を出力したか)、により判断する。例えば、ダウンロード対象ブロックが機能ブロック1の場合では、開始アドレス「0001」から完了アドレス「0004」までインクリメントした場合は、機能ブロック1のダウンロードが完了したと判断する。完了していない場合はステップ416へ進み、アドレスをインクリメントし、ステップ406に戻り、インクリメントしたアドレスに格納されているデータを出力させるための制御信号を外部メモリ14に出力し、外部メモリ14から出力された設定データを対応する機能ブロックのアドレスに書込む処理を繰り返す。一方、ダウンロードが完了した場合は、ステップ418へ進む。
【0100】
ステップ418では、外部CPU12からダウンロードするように指定された全データのダウンロードが完了したか否か判断する。すなわち、指定された機能ブロック全部の設定データのダウンロードが完了したか否か判断する。まだダウンロードが行われていない機能ブロックがある場合はステップ420へ進み、次のダウンロード対象ブロックに対応する設定データの開始アドレスが、アドレスロード制御部40の制御により外部メモリダウンロードアドレス制御部26にロードされ、ステップ406に戻り、次のダウンロード対象ブロックに対応する設定データのダウンロードを繰り返す。一方、全てのダウンロード対象ブロックに対する設定データのダウンロードが完了した場合はステップ422に進み、第1の実施の形態(図5ステップ224)と同様に、データ出力指示終了信号を出力して自動ダウンロード開始フラグ出力部22のフラグをリセットする。これにより、自動ダウンロード開始フラグ出力部22からは終了信号である終了フラグ「0」が出力される。
【0101】
次のステップ424では、第1の実施の形態(図5ステップ226)と同様に、自動ダウンロード開始フラグ出力部22から出力された終了信号に基づいて自動ダウンロード停止し、当該終了信号が入力されると、外部メモリダウンロードアドレス制御部26ではアドレスインクリメントが停止し、外部メモリアクセスタイミング制御部28では外部メモリ14へのアクセスが停止し、データ出力指示である制御信号の出力が停止する。
【0102】
そして次のステップ426では、第1の実施の形態(図ステップ228)と同様に、ハードワイヤード処理部38でハードワイヤード処理が実行された後、LSI17による信号処理が終了する。
【0103】
以上説明したように本実施の形態では、外部メモリダウンロード開始アドレス設定部24に全部の機能ブロック毎に、対応する設定データが格納されている外部メモリ14の先頭アドレスが開始アドレスとして設定されており、アドレスロード制御部40が、ダウンロード対象ブロックの開始アドレスをロードするよう制御し、外部メモリダウンロードアドレス制御部26は、ダウンロード対象ブロック頃に、ロードされた開始アドレスから完了アドレスまでインクリメントしながら制御信号を出力する。
【0104】
このように本実施の形態では、外部メモリ14に格納されている設定データの格納順にかかわらず、設定データを出力させることができるため、外部メモリ14に格納されている設定データを並べ替える必要がない。従って、設定データの並べ替えにかかる処理負荷が低減される。
【図面の簡単な説明】
【0105】
【図1】本発明の第1の実施の形態に係る信号処理システムの概略構成の一例を示す機能ブロック図である。
【図2】本発明の第1の実施の形態に係る外部CPUで実行される信号処理の一例を示すフローチャートである。
【図3】本発明の第1の実施の形態に係る外部メモリに格納されている設定データの具体的一例を説明するための説明図である。
【図4】本発明の第1の実施の形態に係る外部メモリに格納されている設定データの並び替えを説明するための説明図である。
【図5】本発明の第1の実施の形態に係るLSI(信号処理装置)の全体の動作の流れの一例を示すフローチャートである。
【図6】本発明の第1の実施の形態に係る外部メモリダウンロード開始アドレス設定部の開始アドレスの設定の具体定一例を説明するための説明図である。
【図7】本発明の第1の実施の形態に係るダウンロード先レジスタ/テーブルメモリ指定制御部のマスク設定の具体的一例を説明するための説明図である。
【図8】本発明の第2の実施の形態に係る信号処理システムの概略構成の一例を示す機能ブロック図である。
【図9】本発明の第2の実施の形態に係る外部CPUで実行される信号処理の一例を示すフローチャートである。
【図10】本発明の第2の実施の形態に係る外部メモリに格納されている設定データにおける開始アドレスを説明するための説明図である。
【図11】本発明の第2の実施の形態に係るLSI(信号処理装置)の全体の動作の流れの一例を示すフローチャートである。
【図12】本発明の第2の実施の形態に係る外部メモリダウンロード開始アドレス設定部の開始アドレスの設定の具体定一例を説明するための説明図である。
【符号の説明】
【0106】
10、11 信号処理システム
12 外部CPU (外部の制御手段)
14 外部メモリ (外部のメモリ)
16、17 信号処理装置(LSI)
18 半導体集積回路基板
22 自動ダウンロード開始フラグ出力部 (信号出力手段)
24 外部メモリダウンロード開始アドレス設定部 (開始アドレス入力手段)
26 外部メモリダウンロードアドレス制御部 (出力指示手段)
28 外部メモリアクセスタイミング制御部 (出力指示手段)
30 ダウンロード先レジスタ/テーブルメモリ指定制御部 (書込指示手段)
32 ダウンロードデータライトタイミング制御部 (書込指示手段)
34 レジスタ/テーブルメモリ
36 機能ブロック (記憶手段)
38 ハードワイヤード処理部
40 アドレスロード制御部 (開始アドレス読込制御手段)
【技術分野】
【0001】
本発明は、メモリから自動でダウンロードしたデータに基づいて信号処理を行う、信号処理装置及び信号処理システムに関するものである。
【背景技術】
【0002】
一般に、制御部となるCPUを内蔵せずに、外部のCPUの制御により、ダウンロードした初期値等の設定データ等に基づいて処理部でハードワイヤード処理(ソフト的にマイクロプログラムで処理するのではなく、命令処理を直接論理回路により処理する方式、ワイヤードロジック処理)を実行する、LSI等の信号処理装置や信号処理システムがある。
【0003】
このような信号処理装置(LSI)において、内部のレジスタやテーブルメモリに設定データ等を設定する場合は、LSI外部に設けられたCPUが、周辺機器として有する外部IOパラレルバスや、I2C(Inter Integrated Circuit)やSPI(Serial PeripheralInterface)等のシリアルバスを介して、設定対象である内部のレジスタやテーブルメモリに順次ダウンロードしたデータを書込む、書込処理を実行する。
【0004】
当該書込処理により外部CPUにかかる処理負荷を軽減させる技術として、アドレスを自動インクリメントさせながらデータを書込む技術がある(例えば、特許文献1参照)。
【0005】
特許文献1に記載の技術では、例えば、設定データのダウンロード先となる内部のレジスタやテーブルメモリが多数ある場合、外部CPUが当該内部のレジスタやテーブルメモリ設定を実行することで、外部CPUの時間設定用プログラムメモリ領域を多く使用する等の処理負荷が大きくなり、外部CPUが実行すべき他の処理の妨げとなる場合がある。また、外部CPUに設定データが格納されている場合、外部CPUにおけるデータ占有率が大きくなる場合がある。これらのような場合、システム全体のパフォーマンスを下げてしまうという問題が生じる。
【0006】
そこで、特許文献2に記載の技術では、映像処理用の各モードに対応した略全ての内部のレジスタの制御データ(設定データ)を、外部のROMに保有し、外部CPUから処理装置への処理指令により、当該制御データを内部のレジスタに格納する。
【特許文献1】特開平02−292655号公報)
【特許文献2】特開2003−108991号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかしながら、上記特許文献2に記載の技術では、単に、外部のROMに保有している略全ての内部レジスタの設定データを当該内部レジスタに格納するだけであるため、例えば、外部CPUからの処理指令による処理の際に変更されない設定があり、既に内部レジスタに記憶されている設定データを用いることができるため、当該設定データについてはダウンロードする必要がない場合でも、当該設定データについても他の設定データと共にダウンロードされる。すなわち、ダウンロードが不用な設定データであってもダウンロードされる。不用な設定データをダウンロードする時間がかかるため、ダウンロードに時間がかかるという問題が生じる。
【0008】
本発明は、上記課題を解消するためになされたものでCPUの処理負荷を軽減すると共に、データを高速にダウンロードすることができる信号処理装置及び信号処理システムを提供することを目的とする。
【課題を解決するための手段】
【0009】
上記目的を達成するために、請求項1に記載の信号処理装置は、複数の記憶手段の各々毎にダウンロードされるデータが予め格納されている外部のメモリから前記データの出力を開始させる開始アドレスを外部の制御手段から入力する開始アドレス入力手段と、前記外部の制御手段から入力されたダウンロード開始指示に基づいて開始信号を出力し、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータのダウンロードが終了すると終了信号を出力する信号出力手段と、前記信号出力手段から出力された前記開始信号が入力されると、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータのバイト数に対応するデータについて前記開始アドレス入力手段に入力された前記開始アドレスから出力させるデータ出力指示を、前記外部のメモリに出力し、前記終了信号が入力されると、前記データ出力指示の出力を停止する、出力指示手段と、前記外部の制御手段により指定された記憶手段以外の前記記憶手段へのデータの書込みを禁止すると共に、前記信号出力手段から出力された前記開始信号が入力されると、前記外部の制御手段により指定された記憶手段に前記データを書込むように前記記憶手段に書込指示を出力する書込指示手段と、を備える。
【0010】
このように本実施の形態の信号処理装置では、開始アドレス入力手段は、複数の記憶手段の各々毎にダウンロードされるデータが予め格納されている外部のメモリからデータの出力を開始させる開始アドレスを外部の制御手段から入力する。信号出力手段は、外部の制御手段から入力されたダウンロード開始指示に基づいて開始信号を出力し、外部の制御手段により指定された記憶手段にダウンロードすべきデータのダウンロードが終了すると終了信号を出力する。信号出力手段は、指定された記憶手段にダウンロードすべきデータのダウンロードが終了すると終了信号を出力する。出力指示手段は、外部のメモリに、指定された記憶手段にダウンロードすべきデータのバイト数に対応するデータについて開始アドレスから出力させるデータ出力指示を、開始信号が入力されると出力し、終了信号が入力されると停止する。書込指示手段は、指定された記憶手段以外へのデータの書込みを禁止すると共に、開始信号が入力されると、指定された記憶手段にデータを書込むように記憶手段に書込指示を出力する。
【0011】
本実施の形態の信号処理装置は、外部CPUにより開始アドレスの設定及びデータがダウンロードされる記憶手段の指定を行われると、ダウンロード開始指示の入力により、データを指定された記憶手段のみにダウンロードする。従って、外部のCPUがデータのダウンロードのために時間やプログラム容量を取られることを防止すると共に、ダウンロード量を低減することができるため、外部CPUの処理負荷を軽減すると共に、データを高速にダウンロードすることができる。
【0012】
請求項2に記載の信号処理装置は、請求項1に記載の信号処理装置において、前記開始アドレス設定手段、前記信号出力手段、前記出力指示手段、及び前記書込指示手段は、前記集積回路基板上に形成されている。
【0013】
請求項3に記載の信号処理装置は、請求項1または請求項2に記載の信号処理装置において、前記出力指示手段は、前記外部の制御手段からの前記指定信号により指定された記憶手段にダウンロードすべきデータのバイト数分の前記データ出力指示を前記外部のメモリに出力したことを知らせるデータ出力指示終了信号を前記信号出力手段に出力し、前記信号出力手段は前記データ出力指示終了信号に基づいて前記終了信号を出力する。
【0014】
請求項4に記載の信号処理装置は、請求項1から請求項3のいずれか1項に記載の信号処理装置において、前記外部のメモリは、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータが前記開始アドレスから順次格納されており、前記出力指示手段は、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータのバイト数の合計に対応するバイト数分のデータを、前記開始アドレスから出力させる前記データ出力指示を前記外部のメモリに出力する。
【0015】
請求項5に記載の信号処理装置は、請求項1から請求項3のいずれか1項に記載の信号処理装置において、前記開始アドレス入力手段には、前記外部のメモリに格納されている全部の前記データの先頭アドレスが当該データ毎に入力され、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータ毎に前記開始アドレスを前記開始アドレス入力手段から読込むように前記出力指示手段を制御する開始アドレス読込制御手段をさらに備え、前記出力指示手段は、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータ毎に当該データのバイト数に対応するデータを、当該データの前記開始アドレスから出力させるデータ出力指示を前記外部のメモリに出力する。
【0016】
請求項6に記載の信号処理システムは、前記請求項1から請求項5のいずれか1項に記載の信号処理装置に含まれる複数の記憶手段の各々毎にダウンロードされるデータが予め格納されているメモリと、前記メモリに格納された前記データの出力を開始させる開始アドレス、前記データのダウンロード先となる記憶手段の指定、及びダウンロード開始指示を出力する制御手段と、前記制御手段から入力された前記開始アドレス、記憶手段の指定、及びダウンロード開始指示に基づいて、前記メモリに格納されている前記データを指定された記憶手段に書込む、前記請求項1から請求項5のいずれか1項に記載の信号処理装置と、を備える。
【発明の効果】
【0017】
本発明によれば、CPUの処理負荷を軽減すると共に、データを高速にダウンロードすることができることができる、という効果が得られる。
【発明を実施するための最良の形態】
【0018】
[第1の実施の形態]
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【0019】
本実施の形態の信号処理システムについて詳細に説明する。図1は、本実施の形態の信号処理システムの概略構成の一例を示す機能ブロック図である。なお、本実施の形態の信号処理装置16は、具体的一例として、ハードワイヤード処理部38で画像信号や音声信号の処理等を行う信号処理装置である。
【0020】
本実施の形態の信号処理システム10は、外部CPU12、外部メモリ14、及び信号処理装置(LSI)16を備えて構成されている。
【0021】
外部CPU12は、ROMやRAM(いずれも図示省略)等を有しており、ROM等に格納された信号処理プログラム等の制御プログラムにより、入力された外部情報に基づいて、信号処理システム10全体の制御を行う。なお、本実施の形態では、外部CPU12が請求項に記載の外部の制御手段に対応する。
【0022】
外部メモリ14は、レジスタ/テーブルメモリ34の機能ブロック36にダウンロードするための設定データ(詳細後述)が信号処理の際に予め格納されるものであり、具体的一例としては、フラッシュメモリ等が挙げられる。なお、本実施の形態では、外部メモリ14が請求項に記載の外部のメモリに対応する。
【0023】
信号処理装置16は、インターフェイス20、自動ダウンロード開始フラグ出力部22、外部メモリダウンロード開始アドレス設定部24、外部メモリダウンロードアドレス制御部26、外部メモリアクセスタイミング制御部28、ダウンロード先レジスタ/テーブルメモリ指定制御部30、ダウンロードデータライトタイミング制御部32、レジスタ/テーブルメモリ34、及びハードワイヤード処理部38を備えて構成されている。
【0024】
本実施の形態の信号処理装置16は、インターフェイス20、自動ダウンロード開始フラグ出力部22、外部メモリダウンロード開始アドレス設定部24、外部メモリダウンロードアドレス制御部26、外部メモリアクセスタイミング制御部28、ダウンロード先レジスタ/テーブルメモリ指定制御部30、ダウンロードデータライトタイミング制御部32、レジスタ/テーブルメモリ34、及びハードワイヤード処理部38の各回路が半導体集積回路基板18上に形成されたLSI(Large−scale integrated circuit)である。
【0025】
なお、本実施の形態では、自動ダウンロード開始フラグ出力部22が請求項に記載の信号出力手段に対応し、外部メモリダウンロード開始アドレス設定部24が請求項に記載の開始アドレス入力手段に対応し、外部メモリダウンロードアドレス制御部26及び外部メモリアクセスタイミング制御部28が請求項に記載の出力指示手段に対応し、ダウンロード先レジスタ/テーブルメモリ指定制御部30及びダウンロードデータライトタイミング制御部32が請求項に記載の書込指示手段に対応する。
【0026】
インターフェイス20は、信号処理装置16の自動ダウンロード開始フラグ出力部22、外部メモリダウンロード開始アドレス設定部24、及びダウンロード先レジスタ/テーブルメモリ指定制御部30と外部CPU12を仲介するものである。
【0027】
自動ダウンロード開始フラグ出力部22には、外部メモリダウンロードアドレス制御部26、外部メモリアクセスタイミング制御部28、ダウンロード先レジスタ/テーブルメモリ指定制御部30、及びダウンロードデータライトタイミング制御部32が接続されている。自動ダウンロード開始フラグ出力部22は、外部CPU12のダウンロード開始指示に基づいて開始信号である自動ダウンロード開始フラグ(開始フラグ「1」)を出力し、ダウンロードが完了すると自動ダウンロード開始フラグをリセットし、終了信号である終了フラグ(終了フラグ「0」)を出力するものである。
【0028】
外部メモリダウンロード開始アドレス設定部24は、外部CPU12により、外部メモリ14からデータの出力を開始させるためのダウンロード開始アドレス(以下、開始アドレスという)が設定される。
【0029】
外部メモリダウンロードアドレス制御部26は、外部メモリダウンロード開始アドレス設定部24から開始アドレスをロードするように接続されている。外部メモリダウンロードアドレス制御部26は、開始アドレスからダウンロードするデータのバイト数分のデータを出力するように、ダウンロード先レジスタ/テーブルメモリ指定制御部30のマスク設定(詳細後述)に基づいて外部メモリ14のダウンロードアドレスを制御する。また、ダウンロードデータのバイト数分のデータが出力されたことを自動ダウンロード開始フラグ出力部22に知らせるデータ出力指示終了信号を出力する。
【0030】
外部メモリアクセスタイミング制御部28は、自動ダウンロード開始フラグ出力部22及び外部メモリダウンロードアドレス制御部26の制御回路から入力された開始信号(自動ダウンロード開始フラグ)から、外部メモリ14へのアクセスタイミングを生成し、生成したタイミングで外部メモリ14にアクセスし、外部メモリ14から設定データを出力させるためのデータ出力指示である制御信号を出力する。
【0031】
ダウンロード先レジスタ/テーブルメモリ指定制御部30には、ダウンロードされた設定データを書込む機能ブロック36(ダウンロード対象ブロック)がレジスタ/テーブルメモリ34に含まれる複数の機能ブロック36のうちの何れであるかを指示する指示が外部CPU12により入力し、ダウンロード対象外の機能ブロックに設定データの書込みを禁止するためのマスク設定がされる。
【0032】
ダウンロードデータライトタイミング制御部32は、自動ダウンロード開始フラグ出力部22及びダウンロード先レジスタ/テーブルメモリ指定制御部30の制御回路から入力された開始信号(自動ダウンロード開始フラグ)から、レジスタ/テーブルメモリ34へのライトタイミングを生成し、生成したタイミングで外部メモリ14から出力された設定データを書込むように、レジスタ/テーブルメモリ34に書込指示である制御信号を出力する。
【0033】
レジスタ/テーブルメモリ34は、ハードワイヤード処理部38で信号処理を行うために用いられる機能毎に機能ブロック36を複数備えて構成されており、各機能ブロック36が、記憶手段に対応するレジスタ/テーブルメモリを含んでいる。図1では、具体的説明のため、機能ブロック1(機能ブロック361)、機能ブロック2(機能ブロック362)、及び機能ブロック3(機能ブロック363)を図示している。なお、機能ブロック1〜3の個々を区別する場合は1〜3の符号を付して称し、総称する場合は、単に機能ブロック(機能ブロック36)と称する。機能ブロック36の具体的例としては、タイマ機能や、描画用データメモリ、画像表示機能、音声出力機能等が挙げられる。各機能ブロック毎に対応する設定データが予め定められており、外部メモリ14から当該設定データがハードワイヤード処理部38で行われる処理に応じてダウンロードされる。
【0034】
ハードワイヤード処理部38は、レジスタ/テーブルメモリ34に接続されており、レジスタ/テーブルメモリ34の設定データに基づいてハードワイヤード処理(信号処理)を実行する。
【0035】
次に、本実施の形態の信号処理システム10の動作について詳細に説明する。
【0036】
まず、本実施の形態の外部CPU12の動作について説明する。図2は、外部CPU12で実行される信号処理の一例を示すフローチャートである。
【0037】
ステップ100では、レジスタ/テーブルメモリ34の各機能ブロック36毎にダウンロードする設定データを準備し、外部メモリ14に格納する。図3に、外部メモリ14に格納された設定データの具体的一例を示す。ここでは、機能ブロック1にダウンロードするための4バイトの設定データ、機能ブロック2にダウンロードするための6バイトの設定データ、及び機能ブロック3にダウンロードするための5バイトの設定データが先頭アドレス「0001」から1バイトずつ、順次格納されている。
【0038】
なお、使用環境や所定の条件等に応じた複数の種類のパターンの設定データを各機能ブロック36にダウンロードさせたい場合は、当該複数の設定データ各々毎にアドレス等を変更して外部メモリ14に格納する。
【0039】
次のステップ102では、外部メモリダウンロード開始アドレス設定部24に、格納した設定データのうち最初(先頭)の設定データの先頭アドレスを出力し、開始アドレスとして設定する。図3に示したように設定データが格納されている場合は、アドレス「0001」がダウンロード開始アドレスとして設定される。
【0040】
なお、ステップ100の処理(外部メモリ14に設定データの格納)及びステップ102の処理(開始アドレスの設定)は、予め行っておいてもよい。
【0041】
次のステップ104では、ダウンロード先レジスタ/テーブルメモリ指定制御部30に外部メモリ14からダウンロードされた設定データをいずれの機能ブロック36に書込むかについて、設定データの書込みを指示するダウンロード対象ブロック及び設定データの書込みを禁止するダウンロード対象外ブロック(マスク)を設定する。なお、本実施の形態では、具体的一例として、機能ブロック1及び3がダウンロード対象ブロック、機能ブロック2がダウンロード対象外ブロックである場合について、以下に説明する。
【0042】
次のステップ106では、外部メモリ14内に格納されている設定データの並べ替えを行う。本実施の形態では、先頭アドレスから、ダウンロード対象ブロックの設定データのみをダウンロード対象ブロック順に順次格納し、ダウンロード対象外ブロックの設定データは、全てのダウンロード対象ブロックが格納された後に、格納する。すなわち、ダウンロード対象外ブロックの設定データは、ダウンロード完了アドレスの次のアドレスから格納する。設定データの並べ替えの具体的一例を図4に示す。ここでは、並べ替えにより、機能ブロック1の設定データの後に、機能ブロック3の設定データが格納され、ダウンロード完了アドレス「0009」の次のアドレス「0010」から機能ブロック2の設定データが格納された状態になる。
【0043】
なお、外部メモリ14に格納されている全部の設定データをダウンロードする場合(ダウンロード対象外ブロックが無い場合)は、ステップ104の処理及びステップ106の処理は行わなくて良い。
【0044】
次のステップ108では、LSI16にダウンロードを実行させるために、自動ダウンロード開始フラグ出力部22にダウンロード開始指示を出力し、開始フラグ「1」をセットさせた後、本処理を終了する。
【0045】
なお、使用環境や所定の条件等に応じた複数の種類のパターンの設定データを各機能ブロック36にダウンロードさせたい場合は、外部から入力される使用環境や所定の条件等を示す外部情報に基づいて、対応する設定データを対応する機能ブロック36にダウンロードさせるように、上記ステップ104〜108の処理を繰り返すようにすればよい。
【0046】
次に、本実施の形態の信号処理装置であるLSI16全体の動作を詳細に説明する。図5は、LSI16全体の動作の流れの一例を示したフローチャートである。
【0047】
ステップ200では、外部CPU12(ステップ102の処理)から、外部メモリダウンロード開始アドレス設定部24に先頭アドレスが入力し、開始アドレスに設定される。設定の具体的一例を図6に示す。外部メモリダウンロード開始アドレス設定部24は例えば、レジスタであり、図6に示すように、開始アドレス「0001」が設定される。
【0048】
次のステップ202では、外部CPU12(ステップ104の処理)により、ダウンロード先レジスタ/テーブルメモリ指定制御部30にダウンロード対象ブロック及びダウンロード対象外ブロック(マスク)の設定がされる。また、各機能ブロック毎の設定データのバイト数が入力され、マスク設定と共に格納される。本実施の形態のマスク設定の具体定一例を図7に示す。本実施の形態では、ダウンロード対象ブロックはマスク設定が「1」であり、ダウンロード対象外ブロックはマスク設定が「0」である。
【0049】
ここでダウンロード対象ブロック及びダウンロード対象外ブロックについて具体的例を挙げて説明する。例えば、ハードワイヤード処理により表示されている画像の表示先や音声の出力先を変更する場合では、画像表示機能ブロックや音声出力機能ブロックの設定データのみを変更すればよいため、画像表示機能ブロックや音声出力機能ブロックがダウンロード対象ブロックとなり、表示先に関する設定データがダウンロードされ、それ以外の機能ブロック36がダウンロード対象外ブロックとなる。また、例えば、表示されている画像の色等を変える場合では、描画機能ブロックがダウンロード対象ブロックとなり、色テーブルデータや色データ等の描画関連の設定データがダウンロードされ、それ以外の機能ブロック36がダウンロード対象外ブロックとなる。また、例えば、現在表示されている画像を異なる情報を表す画像に切替えて表示させる場合は、画像を表示させるために必要な機能ブロック36がダウンロード対象ブロックとなり、切替えられる設定データがダウンロードされ、それ以外の機能ブロック36がダウンロード対象外ブロックとなる。
【0050】
すなわち、本実施の形態では、変更される設定データのみが対応する機能ブロック36にダウンロードされ、変更されない設置データに関してはダウンロードが禁止される。
【0051】
なお、本実施の形態では、このように機能ブロック毎にマスク設定を行っているが、1つの機能ブロックに対して複数の設定データが対応する場合は、機能ブロック毎に加えて設定データ毎にマスク設定を行うようにするとよい。
【0052】
次のステップ204では、外部CPU12(ステップ108の処理)により、自動ダウンロード開始フラグ出力部22にダウンロード開始指示が入力され、開始フラグがセットされる。本実施の形態では、自動ダウンロード開始フラグ出力部22は、レジスタであり、ダウンロード開始指示が入力されるとフラグが開始フラグ「1」にセットされ開始信号として出力され、自動ダウンロードが開始される。指定された全部の設定データのダウンロードが完了するとフラグが終了フラグ「0」にリセットされ終了信号として出力され、ダウンロード処理が終了する。従って、本ステップにより、設定データの自動ダウンロードが開始される。
【0053】
次のステップ206では、自動ダウンロード開始フラグ出力部22が自動ダウンロード開始フラグ(フラグ「1」)を開始信号として出力する。
【0054】
次のステップ208では、外部メモリダウンロード開始アドレス設定部24に設定されている開始アドレスが、外部メモリダウンロードアドレス制御部26にロードされる。
【0055】
次のステップ210では、外部メモリダウンロードアドレス制御部26がダウンロード先レジスタ/テーブルメモリ指定制御部30のマスク設定(図7)に基づいて外部メモリ14からダウンロードする全設定データの全データ数(バイト数)を算出する。図7に示した具体的一例では、4バイト+5バイト=9バイトをダウンロードするデータの全バイト数として算出する。
【0056】
次のステップ212では、外部メモリダウンロードアドレス制御部26に基づいて、外部メモリアクセスタイミング制御部28から、生成されたアクセスタイミングで開始アドレス、チップイネーブル(CE)信号、及びリードイネーブル(RE)信号等の制御信号をデータ出力指示として外部メモリ14に出力する。
【0057】
当該制御信号に基づいて、外部メモリ14からダウンロードすべき設定データがレジスタ/テーブルメモリ34に出力される。
【0058】
次のステップ214では、ダウンロードデータライトタイミング制御部32がダウンロード先レジスタ/テーブルメモリ指定制御部30のマスク設定から、ダウンロード対象ブロックのダウンロードデータを書込む書込アドレスを取得する。
【0059】
次のステップ216では、生成されたライトタイミングで、ダウンロードデータライトタイミング制御部32から、ダウンロード対象ブロックに、外部メモリ14から入力されたダウンロードデータ(設定データ)を書込ませる書込指示を出力する。
【0060】
次のステップ218では、ステップ216の書込指示により、ダウンロード対象ブロックの所定のアドレスに、対応する設定データが書込まれる。
【0061】
次のステップ220では、全設定データのダウンロードが完了したか否か判断する。本実施の形態の自動ダウンロードでは、外部メモリダウンロードアドレス制御部26でダウンロード開始アドレスから出力させるアドレスをインクリメントしながら、外部メモリ14に設定データの出力を指示する。本実施の形態では具体的には、ダウンロードしたデータのバイト数をインクリメントしながら、カウントし、ステップ210で算出したバイト数まで達したら(算出したバイト数分まで制御信号を出力したら)、全設定データのダウンロードが完了したと判断する。まだ算出したバイト数まで達していない場合はステップ222へ進み、アドレスをインクリメントし、ステップ212に戻り、インクリメントしたアドレスに格納されているデータを出力させるための制御信号を外部メモリ14に出力し、外部メモリ14から出力された設定でデータを対応する機能ブロックのアドレスに書込む処理を繰り返す。一方、算出したバイト数(本実施の形態では、9バイト)まで達した場合、ステップ224へ進み、データ出力終了信号を出力して自動ダウンロード開始フラグ出力部22のフラグをリセットする。これにより、自動ダウンロード開始フラグ出力部22からは終了信号である終了フラグ「0」が出力される。
【0062】
これにより次のステップ226では、自動ダウンロード開始フラグ出力部22から出力された終了信号に基づいて自動ダウンロードを停止する。終了信号が入力されると、外部メモリダウンロードアドレス制御部26ではアドレスインクリメントが停止する。また、外部メモリアクセスタイミング制御部28では外部メモリ14へのアクセスが停止し、データ出力指示である制御信号の出力が停止する。
【0063】
これらの処理により本実施の形態では、レジスタ/テーブルメモリ34の機能ブロック1に4バイトの設定データが書込まれ、機能ブロック3に5バイトの設定データが書込まれた状態になる。
【0064】
そして次のステップ228では、ハードワイヤード処理部38でレジスタ/テーブルメモリ34の機能ブロック36に基づいてハードワイヤード処理が実行され、画像信号や音声信号等が処理された後、LSI16による信号処理が終了する。
【0065】
以上説明したように本実施の形態では、LSI17のハードワイヤード処理部38で画像信号や音声信号等のハードワイヤード処理を行うための設定データをレジスタ/テーブルメモリ34の機能ブロック36に自動ダウンロードする際に、予め外部メモリ14に設定データを機能ブロック毎に対応付けて格納しておく。外部CPU12は、設定データのダウンロード対象となる機能ブロック36をダウンロード先レジスタ/テーブルメモリ指定制御部30に指定し、ダウンロード先レジスタ/テーブルメモリ指定制御部30には、ダウンロード対象ブロック及び設定データの書込みを禁止するダウンロード対象外ブロックを設定するためのマスク設定がされる。外部CPU12は、ダウンロードする設定データがアドレス間隔を空けずに順次格納された状態になるように外部メモリ14に格納されている設定データを並べ替える。自動ダウンロード開始フラグ出力部22に、外部CPU12からダウンロード開始指示が入力されると、ダウンロード開始フラグ「1」が開始信号として出力され、当該開始信号に基づいてダウンロードが実行される。外部メモリダウンロードアドレス制御部26は外部メモリダウンロード開始アドレス設定部24からロードした先頭アドレスから順次アドレスを1バイトずつインクリメントしながら制御信号を外部メモリアクセスタイミング制御部28に出力し、外部メモリアクセスタイミング制御部28は生成されたアクセスタイミングで外部メモリ14に設定データを出力させるためのデータ出力指示である制御信号を出力する。当該制御信号により外部メモリ14は、設定データをレジスタ/テーブルメモリ34に出力する。一方、ダウンロード先レジスタ/テーブルメモリ指定制御部30は、マスク設定に基づいてダウンロードされた設定データを書込む機能ブロック36の書込アドレスをダウンロードデータライトタイミング制御部32に出力し、ダウンロードデータライトタイミング制御部32は生成されたライトタイミングで、ダウンロードされた設定データを対応する機能ブロック36の書込アドレスに書込む書込み指示を出力する。外部メモリダウンロードアドレス制御部26で全データ分のバイト数のインクリメントが終了すると、データ出力指示終了信号が自動ダウンロード開始フラグ出力部22に出力され、これにより自動ダウンロード開始フラグ出力部22は、ダウンロードが完了したと判断し自動ダウンロード開始フラグ出力部22のフラグをリセットし、終了信号(終了フラグ「0」)を出力する。当該終了信号に基づいて自動ダウンロードが停止する。ハードワイヤード処理部38は、ダウンロードされた設定データに基づいて、画像信号や音声信号等のハードワイヤード処理を行う。
【0066】
このように本実施の形態では、自動ダウンロード処理をLSI16が実行するため、外部CPU12は、予め外部メモリ14への設定データの格納、先頭アドレス及びマスク設定、格納されている設定データの並べ替えを行った後は、自動ダウンロード開始指示を出力するだけでよく、外部CPU12に処理負荷をかけずに、大量のデータ数の設定が必要な画像信号や音声信号を対応する機能ブロック36のレジスタ群及びテーブルメモリへ設定(ダウンロード)でき、ハードワイヤード処理により画像信号や音声信号の信号処理を行うことができる。
【0067】
従って、外部CPU12は設定データのダウンロードのために時間やプログラム容量を取られることなく、本来メインで実行すべき作業等、他の処理が実行できるようになる。これにより、システムの効率的な動作が可能になる。
【0068】
また、本実施の形態のLSI16では、ダウンロード先レジスタ/テーブルメモリ指定制御部30のマスク設定に基づいて設定データの出力指示及び書込指示を行うため、ダウンロードする必要が無い設定データをダウンロードしてしまうことがなく、必要な設定データのみ外部メモリ14から出力させ、対応する機能ブロック36に書込む。従って、ダウンロードに係る時間を高速化することができる。
【0069】
また、本実施の形態では、外部メモリダウンロードアドレス制御部26が外部メモリ14に順次格納された設定データをインクリメントすることにより、連続して設定データの出力指示を行い書込みを実行しているため、外部CPU12で機能ブロック36のレジスタ毎やテーブルメモリアドレス毎に設定データの書込みを実行するより、比較的高速に書込みを行うことができる。
【0070】
なお、機能ブロック36の数や機能、設定データのバイト数等は具体的一例であり、特に限定されず、その他の態様であってもよい。
【0071】
また、フラッシュメモリ等の不揮発性のメモリである外部メモリ14に、予め設定データを格納しておくことにより、外部メモリ14に設定データを再設定する処理を要しないようにすることができる。
【0072】
また、本実施の形態では、自動ダウンロード開始フラグ出力部22に設定されたダウンロード開始フラグ(開始信号)により自動ダウンロードの実行が制御されるが、これに限らず、インターフェイス20等を介して外部から入力された制御信号(フラグ)により自動ダウンロードの実行が制御されてもよい。
【0073】
また、本実施の形態では、LSI16の内部に備えられたレジスタ/テーブルメモリ34の機能ブロック36にダウンロードされた設定データを書込んでいるが、これに限らず、外部に設けられたメモリ等に設定データをダウンロードして書込むようにしてもよい。なお、この場合は、書込み対象となるメモリに対応するインターフェイスをさらに備え、当該インターフェイスを介して処理を行うようにすればよい。
【0074】
また、本実施の形態では、画像信号及び音声信号の処理をハードワイヤード処理部38で行う信号処理装置(LSI)16について詳細に説明したがこれに限らず、他の信号の処理をハードワイヤード処理部38で行うものであってもよいし、ハードワイヤード処理部38以外の信号処理部を設け、他の信号の信号処理を行うものであってもよい。
【0075】
また、本実施の形態のLSI16は、内部にCPUを搭載せずに、外部のCPU12により制御されるものであるがこれに限らず、内部にCPUを搭載し、当該内部CPUにより制御されるものであってもよい。この場合であっても当該内部CPUの処理負荷が低減されるため、設定データを機能ブロック36に自動ダウンロードしている間に、当該内部CPUでは、本来メインで実行すべき作業等、他の処理が実行できるようになる。
【0076】
[第2の実施の形態]
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【0077】
なお、本実施の形態の信号処理システム及び信号処理装置の構成及び動作は、第1の実施の形態と略同様であるため、ここでは異なる部分のみ詳細に説明し、第1の実施の形態と同一部分には同一符号を付して詳細な説明を省略する。また、具体的一例として、第1の実施の形態と同様に設定データが外部メモリ14に格納され、ダウンロード対象ブロックが機能ブロック1、3であり、ダウンロード対象外ブロックが機能ブロック2である場合について詳細に説明する。
【0078】
本実施の形態の信号処理システムの概略構成の一例を示す機能ブロック図を図8に示す。本実施の形態の信号処理システム11の信号処理装置であるLSI17は、第1の実施の形態の信号処理システム10の構成にさらに、アドレスロード制御部40を備えて構成されている。なお、本実施の形態では、アドレスロード制御部40が請求項に記載の開始アドレス読込制御手段に対応する。
【0079】
アドレスロード制御部40は、自動ダウンロード開始フラグ出力部22及びダウンロード先レジスタ/テーブルメモリ指定制御部30に接続されており、外部メモリダウンロード開始アドレス設定部24から外部メモリダウンロードアドレス制御部26への開始アドレスのロードを制御するものである。
【0080】
また、本実施の形態の外部メモリダウンロード開始アドレス設定部24には、機能ブロック36ごとに、外部メモリ14に格納されている設定データの先頭アドレスがそれぞれ各機能ブロック36の開始アドレスとして設定されている。
【0081】
また、本実施の形態の外部メモリダウンロードアドレス制御部26は、ダウンロード対象ブロック毎に、外部メモリ14のダウンロードアドレスを制御する。
【0082】
次に、本実施の形態の信号処理システム11の動作について詳細に説明する。
【0083】
まず、本実施の形態の外部CPU12の動作について説明する。図9は、本実施の形態の外部CPU12で実行される信号処理の一例を示すフローチャートである。
【0084】
ステップ300では、第1の実施の形態(図2ステップ100)と同様に、外部メモリ14に設定データを格納する。
【0085】
次のステップ302では、外部メモリダウンロード開始アドレス設定部24に全部の機能ブロック毎に対応する設定データの先頭アドレスを開始アドレスとして設定する。本実施の形態では、第1の実施の形態と同様に、図10に示すように設定データが格納されているため、機能ブロック1はアドレス「0001」、機能ブロック2はアドレス「0005」、機能ブロック3はアドレス「0011」がそれぞれ開始アドレスとして設定される。
【0086】
なお、第1の実施の形態と同様にステップ300の処理及びステップ302の処理は、予め行っておいてもよい。
【0087】
次のステップ304では、第1の実施の形態(図2ステップ104)と同様に、ダウンロード先レジスタ/テーブルメモリ指定制御部30にダウンロード対象ブロック及びダウンロード対象外ブロック(マスク)の設定を行う。
【0088】
次のステップ306では、第1の実施の形態(図2ステップ108)と同様に、自動ダウンロード開始フラグ出力部22に、開始フラグ「1」をセットさせた後、本処理を終了する。
【0089】
このように、本実施の形態では、ダウンロード対象となるか否かにかかわらず、外部メモリ14の設定データの並べ替えを行わない。
【0090】
次に、本実施の形態のLSI17全体の動作を詳細に説明する。図11は、本実施の形態のLSI17全体の動作の流れの一例を示したフローチャートである。
【0091】
ステップ400では、外部CPU12(ステップ302の処理)により、外部メモリダウンロード開始アドレス設定部24に開始アドレスが設定される。設定の具体的一例を図12に示す。
【0092】
次のステップ402では、第1の実施の形態(図5)のステップ202〜206の処理と同様にして、ダウンロード先レジスタ/テーブルメモリ指定制御部30にマスクの設定がされ、自動ダウンロード開始フラグ出力部22に開始フラグ「1」がセットされ、自動ダウンロード開始フラグ出力部22から開始フラグ「1」が開始信号として出力する。
【0093】
次のステップ404では、外部メモリダウンロード開始アドレス設定部24に設定されている最初のダウンロード対象ブロックの開始アドレスが、アドレスロード制御部40の制御により外部メモリダウンロードアドレス制御部26にロードされる。
【0094】
次のステップ406では、第1の実施の形態(図5ステップ212)と同様に外部メモリダウンロードアドレス制御部26に基づいて外部メモリアクセスタイミング制御部28からCE信号及びRE信号等の制御信号をデータ出力指示として外部メモリ14に出力する。
【0095】
当該制御信号に基づいて、外部メモリ14からダウンロードすべき設定データがレジスタ/テーブルメモリ34に出力される。
【0096】
次のステップ408では、第1の実施の形態(図5ステップ214)と同様に、ダウンロードデータライトタイミング制御部32がダウンロード先レジスタ/テーブルメモリ指定制御部30のマスク設定(図7)から、最初のダウロード対象ブロックの書込アドレスを取得する。
【0097】
次のステップ410では、第1の実施の形態(図5ステップ216)と同様に、ダウンロードデータライトタイミング制御部32から、ダウンロード対象ブロックにダウンロードデータを書込ませる書込指示を出力する。
【0098】
次のステップ412では、第1の実施の形態(図5ステップ218)と同様に、ダウンロード対象ブロックの所定のアドレスに、対応する設定データが書込まれる。
【0099】
次のステップ414では、ダウンロードが完了したか否か判断する。ここでは、1つのダウンロード対象ブロックに対応する設定データのダウンロードが完了したか否か判断する。具体的には、外部メモリダウンロードアドレス制御部26で開始アドレスから完了アドレスまでアドレスをインクリメントしたか(完了アドレスまで制御信号を出力したか)、により判断する。例えば、ダウンロード対象ブロックが機能ブロック1の場合では、開始アドレス「0001」から完了アドレス「0004」までインクリメントした場合は、機能ブロック1のダウンロードが完了したと判断する。完了していない場合はステップ416へ進み、アドレスをインクリメントし、ステップ406に戻り、インクリメントしたアドレスに格納されているデータを出力させるための制御信号を外部メモリ14に出力し、外部メモリ14から出力された設定データを対応する機能ブロックのアドレスに書込む処理を繰り返す。一方、ダウンロードが完了した場合は、ステップ418へ進む。
【0100】
ステップ418では、外部CPU12からダウンロードするように指定された全データのダウンロードが完了したか否か判断する。すなわち、指定された機能ブロック全部の設定データのダウンロードが完了したか否か判断する。まだダウンロードが行われていない機能ブロックがある場合はステップ420へ進み、次のダウンロード対象ブロックに対応する設定データの開始アドレスが、アドレスロード制御部40の制御により外部メモリダウンロードアドレス制御部26にロードされ、ステップ406に戻り、次のダウンロード対象ブロックに対応する設定データのダウンロードを繰り返す。一方、全てのダウンロード対象ブロックに対する設定データのダウンロードが完了した場合はステップ422に進み、第1の実施の形態(図5ステップ224)と同様に、データ出力指示終了信号を出力して自動ダウンロード開始フラグ出力部22のフラグをリセットする。これにより、自動ダウンロード開始フラグ出力部22からは終了信号である終了フラグ「0」が出力される。
【0101】
次のステップ424では、第1の実施の形態(図5ステップ226)と同様に、自動ダウンロード開始フラグ出力部22から出力された終了信号に基づいて自動ダウンロード停止し、当該終了信号が入力されると、外部メモリダウンロードアドレス制御部26ではアドレスインクリメントが停止し、外部メモリアクセスタイミング制御部28では外部メモリ14へのアクセスが停止し、データ出力指示である制御信号の出力が停止する。
【0102】
そして次のステップ426では、第1の実施の形態(図ステップ228)と同様に、ハードワイヤード処理部38でハードワイヤード処理が実行された後、LSI17による信号処理が終了する。
【0103】
以上説明したように本実施の形態では、外部メモリダウンロード開始アドレス設定部24に全部の機能ブロック毎に、対応する設定データが格納されている外部メモリ14の先頭アドレスが開始アドレスとして設定されており、アドレスロード制御部40が、ダウンロード対象ブロックの開始アドレスをロードするよう制御し、外部メモリダウンロードアドレス制御部26は、ダウンロード対象ブロック頃に、ロードされた開始アドレスから完了アドレスまでインクリメントしながら制御信号を出力する。
【0104】
このように本実施の形態では、外部メモリ14に格納されている設定データの格納順にかかわらず、設定データを出力させることができるため、外部メモリ14に格納されている設定データを並べ替える必要がない。従って、設定データの並べ替えにかかる処理負荷が低減される。
【図面の簡単な説明】
【0105】
【図1】本発明の第1の実施の形態に係る信号処理システムの概略構成の一例を示す機能ブロック図である。
【図2】本発明の第1の実施の形態に係る外部CPUで実行される信号処理の一例を示すフローチャートである。
【図3】本発明の第1の実施の形態に係る外部メモリに格納されている設定データの具体的一例を説明するための説明図である。
【図4】本発明の第1の実施の形態に係る外部メモリに格納されている設定データの並び替えを説明するための説明図である。
【図5】本発明の第1の実施の形態に係るLSI(信号処理装置)の全体の動作の流れの一例を示すフローチャートである。
【図6】本発明の第1の実施の形態に係る外部メモリダウンロード開始アドレス設定部の開始アドレスの設定の具体定一例を説明するための説明図である。
【図7】本発明の第1の実施の形態に係るダウンロード先レジスタ/テーブルメモリ指定制御部のマスク設定の具体的一例を説明するための説明図である。
【図8】本発明の第2の実施の形態に係る信号処理システムの概略構成の一例を示す機能ブロック図である。
【図9】本発明の第2の実施の形態に係る外部CPUで実行される信号処理の一例を示すフローチャートである。
【図10】本発明の第2の実施の形態に係る外部メモリに格納されている設定データにおける開始アドレスを説明するための説明図である。
【図11】本発明の第2の実施の形態に係るLSI(信号処理装置)の全体の動作の流れの一例を示すフローチャートである。
【図12】本発明の第2の実施の形態に係る外部メモリダウンロード開始アドレス設定部の開始アドレスの設定の具体定一例を説明するための説明図である。
【符号の説明】
【0106】
10、11 信号処理システム
12 外部CPU (外部の制御手段)
14 外部メモリ (外部のメモリ)
16、17 信号処理装置(LSI)
18 半導体集積回路基板
22 自動ダウンロード開始フラグ出力部 (信号出力手段)
24 外部メモリダウンロード開始アドレス設定部 (開始アドレス入力手段)
26 外部メモリダウンロードアドレス制御部 (出力指示手段)
28 外部メモリアクセスタイミング制御部 (出力指示手段)
30 ダウンロード先レジスタ/テーブルメモリ指定制御部 (書込指示手段)
32 ダウンロードデータライトタイミング制御部 (書込指示手段)
34 レジスタ/テーブルメモリ
36 機能ブロック (記憶手段)
38 ハードワイヤード処理部
40 アドレスロード制御部 (開始アドレス読込制御手段)
【特許請求の範囲】
【請求項1】
複数の記憶手段の各々毎にダウンロードされるデータが予め格納されている外部のメモリから前記データの出力を開始させる開始アドレスを外部の制御手段から入力する開始アドレス入力手段と、
前記外部の制御手段から入力されたダウンロード開始指示に基づいて開始信号を出力し、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータのダウンロードが終了すると終了信号を出力する信号出力手段と、
前記信号出力手段から出力された前記開始信号が入力されると、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータのバイト数に対応するデータについて前記開始アドレス入力手段に入力された前記開始アドレスから出力させるデータ出力指示を、前記外部のメモリに出力し、前記終了信号が入力されると、前記データ出力指示の出力を停止する、出力指示手段と、
前記外部の制御手段により指定された記憶手段以外の前記記憶手段へのデータの書込みを禁止すると共に、前記信号出力手段から出力された前記開始信号が入力されると、前記外部の制御手段により指定された記憶手段に前記データを書込むように前記記憶手段に書込指示を出力する書込指示手段と、
を備えた信号処理装置。
【請求項2】
前記開始アドレス設定手段、前記信号出力手段、前記出力指示手段、及び前記書込指示手段は、前記集積回路基板上に形成されている、
請求項1に記載の信号処理装置。
【請求項3】
前記出力指示手段は、前記外部の制御手段からの前記指定信号により指定された記憶手段にダウンロードすべきデータのバイト数分の前記データ出力指示を前記外部のメモリに出力したことを知らせるデータ出力指示終了信号を前記信号出力手段に出力し、前記信号出力手段は前記データ出力指示終了信号に基づいて前記終了信号を出力する、
請求項1または請求項2に記載の信号処理装置。
【請求項4】
前記外部のメモリは、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータが前記開始アドレスから順次格納されており、前記出力指示手段は、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータのバイト数の合計に対応するバイト数分のデータを、前記開始アドレスから出力させる前記データ出力指示を前記外部のメモリに出力する、
請求項1から請求項3のいずれか1項に記載の信号処理装置。
【請求項5】
前記開始アドレス入力手段には、前記外部のメモリに格納されている全部の前記データの先頭アドレスが当該データ毎に入力され、
前記外部の制御手段により指定された記憶手段にダウンロードすべきデータ毎に前記開始アドレスを前記開始アドレス入力手段から読込むように前記出力指示手段を制御する開始アドレス読込制御手段をさらに備え、
前記出力指示手段は、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータ毎に当該データのバイト数に対応するデータを、当該データの前記開始アドレスから出力させるデータ出力指示を前記外部のメモリに出力する、
請求項1から請求項3のいずれか1項に記載の信号処理装置。
【請求項6】
前記請求項1から請求項5のいずれか1項に記載の信号処理装置に含まれる複数の記憶手段の各々毎にダウンロードされるデータが予め格納されているメモリと、
前記メモリに格納された前記データの出力を開始させる開始アドレス、前記データのダウンロード先となる記憶手段の指定、及びダウンロード開始指示を出力する制御手段と、
前記制御手段から入力された前記開始アドレス、記憶手段の指定、及びダウンロード開始指示に基づいて、前記メモリに格納されている前記データを指定された記憶手段に書込む、前記請求項1から請求項5のいずれか1項に記載の信号処理装置と、
を備えた信号処理システム。
【請求項1】
複数の記憶手段の各々毎にダウンロードされるデータが予め格納されている外部のメモリから前記データの出力を開始させる開始アドレスを外部の制御手段から入力する開始アドレス入力手段と、
前記外部の制御手段から入力されたダウンロード開始指示に基づいて開始信号を出力し、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータのダウンロードが終了すると終了信号を出力する信号出力手段と、
前記信号出力手段から出力された前記開始信号が入力されると、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータのバイト数に対応するデータについて前記開始アドレス入力手段に入力された前記開始アドレスから出力させるデータ出力指示を、前記外部のメモリに出力し、前記終了信号が入力されると、前記データ出力指示の出力を停止する、出力指示手段と、
前記外部の制御手段により指定された記憶手段以外の前記記憶手段へのデータの書込みを禁止すると共に、前記信号出力手段から出力された前記開始信号が入力されると、前記外部の制御手段により指定された記憶手段に前記データを書込むように前記記憶手段に書込指示を出力する書込指示手段と、
を備えた信号処理装置。
【請求項2】
前記開始アドレス設定手段、前記信号出力手段、前記出力指示手段、及び前記書込指示手段は、前記集積回路基板上に形成されている、
請求項1に記載の信号処理装置。
【請求項3】
前記出力指示手段は、前記外部の制御手段からの前記指定信号により指定された記憶手段にダウンロードすべきデータのバイト数分の前記データ出力指示を前記外部のメモリに出力したことを知らせるデータ出力指示終了信号を前記信号出力手段に出力し、前記信号出力手段は前記データ出力指示終了信号に基づいて前記終了信号を出力する、
請求項1または請求項2に記載の信号処理装置。
【請求項4】
前記外部のメモリは、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータが前記開始アドレスから順次格納されており、前記出力指示手段は、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータのバイト数の合計に対応するバイト数分のデータを、前記開始アドレスから出力させる前記データ出力指示を前記外部のメモリに出力する、
請求項1から請求項3のいずれか1項に記載の信号処理装置。
【請求項5】
前記開始アドレス入力手段には、前記外部のメモリに格納されている全部の前記データの先頭アドレスが当該データ毎に入力され、
前記外部の制御手段により指定された記憶手段にダウンロードすべきデータ毎に前記開始アドレスを前記開始アドレス入力手段から読込むように前記出力指示手段を制御する開始アドレス読込制御手段をさらに備え、
前記出力指示手段は、前記外部の制御手段により指定された記憶手段にダウンロードすべきデータ毎に当該データのバイト数に対応するデータを、当該データの前記開始アドレスから出力させるデータ出力指示を前記外部のメモリに出力する、
請求項1から請求項3のいずれか1項に記載の信号処理装置。
【請求項6】
前記請求項1から請求項5のいずれか1項に記載の信号処理装置に含まれる複数の記憶手段の各々毎にダウンロードされるデータが予め格納されているメモリと、
前記メモリに格納された前記データの出力を開始させる開始アドレス、前記データのダウンロード先となる記憶手段の指定、及びダウンロード開始指示を出力する制御手段と、
前記制御手段から入力された前記開始アドレス、記憶手段の指定、及びダウンロード開始指示に基づいて、前記メモリに格納されている前記データを指定された記憶手段に書込む、前記請求項1から請求項5のいずれか1項に記載の信号処理装置と、
を備えた信号処理システム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2010−152666(P2010−152666A)
【公開日】平成22年7月8日(2010.7.8)
【国際特許分類】
【出願番号】特願2008−330412(P2008−330412)
【出願日】平成20年12月25日(2008.12.25)
【出願人】(308033711)OKIセミコンダクタ株式会社 (898)
【Fターム(参考)】
【公開日】平成22年7月8日(2010.7.8)
【国際特許分類】
【出願日】平成20年12月25日(2008.12.25)
【出願人】(308033711)OKIセミコンダクタ株式会社 (898)
【Fターム(参考)】
[ Back to top ]