倍電圧整流回路
【課題】 交流電源電圧の変動成分によって出力される直流電源電圧の変動が増加することを防止できる倍電圧整流回路を提供する。
【解決手段】 倍電圧整流部２は、トランジスタＱ１がオン状態のとき、入力される交流電源電圧のｍ倍の直流電源電圧を生成して出力する。比較部３は、倍電圧整流部２から出力される直流電源電圧を第１閾値電圧と比較する。切換部４は、倍電圧整流部２から出力される直流電源電圧が第１閾値電圧以上になったときに、トランジスタＱ１をオン状態からオフ状態に切換える。従って、入力される交流電源電圧が大きくなり、倍電圧整流部２から出力される直流電源電圧の振幅値が大きくなった場合には、出力される直流電源電圧の変動成分の振幅値も大きくなると考えられるので、倍電圧整流をｍ倍からｎ倍に低下させる。
【解決手段】 倍電圧整流部２は、トランジスタＱ１がオン状態のとき、入力される交流電源電圧のｍ倍の直流電源電圧を生成して出力する。比較部３は、倍電圧整流部２から出力される直流電源電圧を第１閾値電圧と比較する。切換部４は、倍電圧整流部２から出力される直流電源電圧が第１閾値電圧以上になったときに、トランジスタＱ１をオン状態からオフ状態に切換える。従って、入力される交流電源電圧が大きくなり、倍電圧整流部２から出力される直流電源電圧の振幅値が大きくなった場合には、出力される直流電源電圧の変動成分の振幅値も大きくなると考えられるので、倍電圧整流をｍ倍からｎ倍に低下させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、倍電圧整流回路に関する。
【背景技術】
【０００２】
オーディオ装置等の電子機器に使用される電源回路において、入力される交流電源電圧をトランスで変圧した後、整流回路で整流し、直流電源電圧が生成され、出力される。倍電圧整流回路を使用することで、通常の整流回路と比較して、数倍の直流電源電圧を得ることができるが、入力される交流電源電圧の変動成分（例えばＡＣ９０Ｖ〜１１０Ｖ）も倍電圧整流回路によって数倍に増加してしまうという問題がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２６６９７０号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は上記従来の課題を解決するためになされたものであり、その目的は、交流電源電圧の変動成分によって出力される直流電源電圧の変動が増加することを防止できる倍電圧整流回路を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の好ましい実施形態による倍電圧整流回路は、入力される交流電源電圧を倍電圧整流して直流電源電圧を出力する倍電圧整流回路であって、トランジスタがオン状態のとき、入力される交流電源電圧のｍ倍（ｍは３以上の整数）の直流電源電圧を生成して出力し、かつ、前記トランジスタがオフ状態のとき、入力される交流電源電圧のｎ倍（ｎは２以上であり、かつ、ｍ未満の整数）の直流電源電圧を生成して出力する倍電圧整流部と、前記トランジスタがオン状態のとき、前記倍電圧整流部から出力される直流電源電圧を第１閾値電圧と比較し、前記トランジスタがオフ状態のとき、前記倍電圧整流部から出力される直流電源電圧を前記第１閾値電圧よりも小さい第２閾値電圧と比較する比較部と、前記トランジスタを含み、前記比較部による比較の結果、前記倍電圧整流部から出力される直流電源電圧が前記第１閾値電圧以上になったときに、前記トランジスタをオン状態からオフ状態に切換え、かつ、前記倍電圧整流部から出力される直流電源電圧が前記第２閾値電圧以下になったときに、前記トランジスタをオフ状態からオン状態に切換える切換部とを備える。
【０００６】
倍電圧整流部は、トランジスタがオン状態のとき、入力される交流電源電圧のｍ倍の直流電源電圧を生成して出力する。比較部は、倍電圧整流部から出力される直流電源電圧を第１閾値電圧と比較する。切換部は、倍電圧整流部から出力される直流電源電圧が第１閾値電圧以上になったときに、トランジスタをオン状態からオフ状態に切換える。従って、入力される交流電源電圧が大きくなり、倍電圧整流部から出力される直流電源電圧の振幅値が大きくなった場合には、出力される直流電源電圧の変動成分の振幅値も大きくなると考えられるので、倍電圧整流をｍ倍からｎ倍に低下させる。これにより、出力される直流電源電圧の変動成分が大きくなることを防止することができる。
【０００７】
一方、倍電圧整流部は、トランジスタがオフ状態のとき、入力される交流電源電圧のｎ倍の直流電源電圧を生成して出力する。比較部は、倍電圧整流部から出力される直流電源電圧を第２閾値電圧と比較する。切換部は、倍電圧整流部から出力される直流電源電圧が第２閾値電圧以下になったときに、トランジスタをオフ状態からオン状態に切換える。従って、入力される交流電源電圧の振幅値が小さくなり、倍電圧整流部から出力される直流電源電圧の振幅値が小さくなった場合には、出力される直流電源電圧の変動成分の振幅値も小さくなると考えられるので、倍電圧整流をｎ倍からｍ倍に増加させる。これにより、大きな直流電源電圧を生成して出力することができる。
【発明の効果】
【０００８】
交流電源電圧の変動成分によって出力される直流電源電圧の変動が増加することを防止できる倍電圧整流回路を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の好ましい実施形態による倍電圧整流回路１を示す回路図である。
【図２】交流電源電圧と、倍電圧整流部２からの直流電源電圧とを示すタイムチャートである。
【発明を実施するための形態】
【００１０】
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図１は、本発明の好ましい実施形態による倍電圧整流回路１を示す回路図である。倍電圧整流回路１は、入力される交流電源電圧をｍ倍またはｎ倍に倍電圧整流して直流電源電圧を生成して出力する回路である。倍電圧整流回路１は、倍電圧整流部２と、比較部３と、切換部４とを概略備える。なお、本発明にとって必須構成ではないが、倍電圧整流回路１は、その他にも、整流部５と、電圧安定化部６とを備える。
【００１１】
倍電圧整流部２は、トランジスタＱ１がオン状態とされたときに、入力される交流電源電圧のｍ倍（ｍは３以上の整数）の直流電源電圧を生成して出力し、かつ、トランジスタＱ１がオフ状態とされたときに、入力される交流電源電圧のｎ倍（ｎは２以上であり、かつ、ｍ未満の整数）の直流電源電圧を生成して出力する回路である。本実施形態においては、ｍ＝５、ｎ＝４である（つまり、５倍整流と４倍整流とを切換え可能である）が、これに限定されず、例えば、ｍ＝４、ｎ＝３であってもよく、ｍ＝４、ｎ＝２であってもよい。
【００１２】
倍電圧整流部２は、ダイオードＤ１〜Ｄ６と、コンデンサＣ１〜Ｃ５とを有する。以下、接続構成について説明する。
ダイオードＤ１は、アノードが図示しないトランスの二次巻線の他端（負側）に接続され、トランスの二次巻線から交流電源電圧が入力され、カソードがダイオードＤ２のアノードと、コンデンサＣ１とＣ３との接続点に接続されている。
コンデンサＣ１は、一端が図示しないトランスの二次巻線の一端（正側）に接続され、トランスの二次巻線から交流電源電圧が入力され、他端がコンデンサＣ３の一端と、ダイオードＤ１とＤ２との接続点に接続されている。
ダイオードＤ２のカソードは、ダイオードＤ３のアノードと、コンデンサＣ２とコンデンサＣ４との接続点とに接続されている。
コンデンサＣ２は、一端がダイオードＤ１のアノードと、図示しないトランスの他端とに接続され、トランスの二次巻線から交流電源電圧が入力され、他端がコンデンサＣ４の一端と、ダイオードＤ２とＤ３との接続点とに接続されている。
ダイオードＤ３のカソードは、ダイオードＤ４のアノードと、コンデンサＣ３とダイオードＤ５との接続点とに接続されている。
コンデンサＣ３は、一端がコンデンサＣ１の他端と、ダイオードＤ１とＤ２との接続点とに接続され、他端がダイオードＤ５のアノードと、ダイオードＤ３とＤ４との接続点に接続されている。
ダイオードＤ４のカソードは、トランジスタＱ１のエミッタと、抵抗Ｒ１０の一端とに接続されている。
コンデンサＣ４は、一端がコンデンサＣ２の他端と、ダイオードＤ２とＤ３との接続点に接続され、他端がダイオードＤ４とトランジスタＱ１との接続点に接続されている。
ダイオードＤ５のカソードは、ダイオードＤ６のカソードとコンデンサＣ５の一端とに接続されている。カソード電圧（コンデンサＣ５の電圧）ＶＯＵＴ２が、ｎ倍整流の場合の倍電圧整流部２の出力電圧になっている。
ダイオードＤ６は、アノードがトランジスタＱ１のコレクタに接続され、カソードがコンデンサ５の一端に接続され、カソード電圧（コンデンサＣ５の電圧）ＶＯＵＴ２が、ｍ倍整流の場合の倍電圧整流部２の出力電圧になっている。
コンデンサＣ５の他端は接地電位に接続されており、直流電源電圧ＶＯＵＴ２が充電されて、出力される。
【００１３】
トランジスタＱ１がオン状態になると、倍電圧整流部２は、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ６によって構成される５倍の倍電圧整流回路として動作する。一方、トランジスタＱ１がオフ状態になると、倍電圧整流部２は、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ５、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ５によって構成される４倍の倍電圧整流回路として動作する。
【００１４】
比較部３は、倍電圧整流部２から出力される直流電源電圧を閾値電圧と比較し、比較した結果を切換部４に供給する。つまり、比較部３は、倍電圧整流部２から出力される直流電源電圧が閾値電圧以上になったときに、直流電源電圧が閾値電圧以上になったことを示す信号（例えばローレベルの信号）を切換部４に出力する。一方、比較部３は、倍電圧整流部２から出力される直流電源電圧が閾値電圧未満になったときに、直流電源電圧が閾値電圧未満になったことを示す信号（例えばハイレベルの信号）を切換部４に出力する。
【００１５】
好ましくは、比較部３の閾値電圧にはヒステリシスが設けられる。すなわち、閾値電圧は、第１閾値電圧と、第１閾値電圧よりも小さい第２閾値電圧とを含む。つまり、比較部３は、トランジスタＱ１がオン状態（つまりｍ倍の倍電圧整流）のときに、倍電圧整流部２から出力される直流電源電圧と第１閾値電圧とを比較し、直流電源電圧が第１閾値電圧以上になったときに、直流電源電圧が第１閾値電圧以上になったことを示す信号（例えばローレベルの信号）を切換部４に出力する。これにより、トランジスタＱ１をオフ状態にさせ、ｎ倍の倍電圧整流に切換えさせる。一方、比較部３は、トランジスタＱ１がオフ状態（つまりｎ倍の倍電圧整流）のときに、倍電圧整流部２から出力される直流電源電圧と第２閾値電圧とを比較し、直流電源電圧が第２閾値電圧以下になったときに、直流電源電圧が第２閾値電圧以下であることを示す信号（例えばハイレベルの信号）を切換部４に出力する。これにより、トランジスタＱ１をオン状態にさせ、ｍ倍の倍電圧整流に切換えさせる。以下の例では、閾値電圧にヒステリシスが設けられる場合を説明する。
【００１６】
比較部３は、コンパレータＱ２と、抵抗Ｒ１〜Ｒ８とを有する。以下、接続構成について説明する。
抵抗Ｒ１は一端が倍電圧整流部２の出力端（コンデンサＣ５の一端）に接続され、他端が抵抗Ｒ２の一端とコンパレータＱ２の負側入力端子とに接続されている。抵抗Ｒ２の他端は接地電位に接続されている。抵抗Ｒ１およびＲ２によって、倍電圧整流部２からの直流電源電圧は分圧されて、コンパレータＱ１の負側入力端子に入力される。
【００１７】
抵抗Ｒ３は一端が電源電圧ＶＤＤと抵抗Ｒ５の一端とに接続され、他端が抵抗Ｒ４の一端とコンパレータＱ１の正側入力端子と抵抗Ｒ６の一端とに接続されている。抵抗Ｒ４の他端は接地電位に接続されている。抵抗Ｒ５の他端は、抵抗Ｒ６の他端とコンパレータＱ２の出力端子と抵抗Ｒ７の一端とに接続されている。電源電圧ＶＤＤと、抵抗Ｒ３、Ｒ４、Ｒ５、Ｒ６とによって第１閾値電圧および第２閾値電圧が決定され、第１閾値電圧および第２閾値電圧はコンパレータＱ２の正側入力端子に入力される。
【００１８】
抵抗Ｒ７の他端は、抵抗Ｒ８の一端とトランジスタＱ３のベースとに接続されている。抵抗Ｒ８の他端は、接地電位に接続されている。
【００１９】
切換部４は、比較部３による比較の結果、倍電圧整流部２から出力される直流電源電圧が第１閾値電圧以上になったときに、トランジスタＱ１をオフ状態とし、ｍ倍の倍電圧整流からｎ倍の倍電圧整流に切換えさせる。一方、切換部４は、倍電圧整流部２から出力される直流電源電圧が第２閾値電圧以下になったときに、トランジスタＱ１をオン状態とし、ｎ倍の倍電圧整流からｍ倍の倍電圧整流に切換えさせる。このように、切換部４は、比較部３の比較結果に応じて、倍電圧整流部２をｍ倍の倍電圧整流とｎ倍の倍電圧整流とに切り換える。
【００２０】
切換部４は、トランジスタＱ１、Ｑ３、抵抗Ｒ９、Ｒ１０を有する。トランジスタＱ１は、ｐｎｐ型トランジスタであり、エミッタが、ダイオードＤ４のカソードと抵抗Ｒ１０の一端とに接続され、コレクタがダイオードＤ６のアノードに接続され、ベースが抵抗Ｒ９の一端と抵抗Ｒ１０の他端とに接続されている。トランジスタＱ３は、コレクタが抵抗Ｒ９の他端に接続され、エミッタが接地電位に接続され、ベースが抵抗Ｒ７とＲ８とに接続されている。
【００２１】
切換部４は、比較部３から供給される信号がローレベルの信号である場合、トランジスタＱ３がオフ状態になり、トランジスタＱ１がオフ状態になるので、倍電圧整流部２を４倍の倍電圧整流に切換える。一方、切換部４は、比較部３から供給される信号がハイレベルの信号である場合、トランジスタＱ３がオン状態になり、トランジスタＱ１がオン状態になるので、倍電圧整流部２を５倍の倍電圧整流に切換える。
【００２２】
整流部５は、倍電圧整流部２と並列に接続された通常の整流回路である。整流部５は、入力される交流電源電圧を整流し、直流電源電圧ＶＯＵＴ１を出力する。
【００２３】
電圧安定化部６は、倍電圧整流部２から出力される直流電源電圧ＶＯＵＴ２が供給され、定電圧を生成して、出力する回路である。電圧安定化部６は、トランジスタＱ４と、抵抗Ｒ１１と、ツェナーダイオードＤ７と、コンデンサＣ６、Ｃ７とを有する。電圧安定化部６の構成および動作は周知であるので説明を割愛する。
【００２４】
以上の構成を有する倍電圧整流回路１についてその動作を説明する。図２は、入力される交流電源電圧（実効値）（１）と、それに対する倍電圧整流部２から出力される直流電源電圧（２）を概念的に示すタイミングチャートである。交流電源電圧は倍電圧整流部２に入力されて、ｍ倍又はｎ倍に倍電圧整流され、直流電源電圧ＶＯＵＴ２として出力される。
【００２５】
［時刻Ｔ１まで］
コンパレータＱ２からの信号はローレベルになっており、トランジスタＱ３およびＱ１はオフ状態になっており、倍電圧整流部２は、４倍の倍電圧整流になっている。図２に示すように、入力される交流電源電圧は時刻Ｔ１に向けて低下するので、倍電圧整流部２から出力される直流電源電圧も低下する。倍電圧整流部２から出力される直流電源電圧ＶＯＵＴ２は、抵抗Ｒ１を介してコンパレータＱ２の負側入力端子に入力される。コンパレータＱ２の出力端子がローレベルになることによって、コンパレータＱ２の正側入力端子には、第２閾値電圧が入力された状態になっている。コンパレータＱ２は、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２と第２閾値電圧とを比較する。時刻Ｔ１までは、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２は第２閾値電圧よりも大であるので、コンパレータＱ２はローレベルの信号を出力し続ける。
【００２６】
［時刻Ｔ１］
時刻Ｔ１において、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２は第２閾値電圧以下になる。従ってコンパレータＱ２は出力信号をローレベルからハイレベルに反転させる。その結果、トランジスタＱ３はオン状態になり、トランジスタＱ１はオン状態になるので、倍電圧整流部２は、５倍の倍電圧整流に切換えられる。従って、時刻Ｔ１において、倍電圧整流部２からの直流電源電圧が瞬間的に増加する。このとき、コンパレータＱ２がハイレベルの信号を出力することにより、コンパレータＱ２の正側入力端子には、第１閾値電圧が入力されることになる。従って、これ以降、コンパレータＱ２は、直流電源電圧と第１閾値電圧とを比較する。
【００２７】
［時刻Ｔ１〜Ｔ２］
入力される交流電源電圧は引き続き低下するので、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２も低下する。従って、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２は第１閾値電圧未満であるので、コンパレータＱ２は引き続きハイレベルの信号を出力する。
【００２８】
［時刻Ｔ２〜Ｔ３］
入力される交流電源電圧は増加するので、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２も増加する。しかし、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２は第１閾値電圧未満であるので、コンパレータＱ２は引き続きハイレベルの信号を出力する。
【００２９】
［時刻Ｔ３］
時刻Ｔ３において、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２は第１閾値電圧以上になる。従ってコンパレータＱ２は出力信号をハイレベルからローレベルに反転させる。トランジスタＱ３はオフ状態になり、トランジスタＱ１はオフ状態になるので、倍電圧整流部２は、４倍の倍電圧整流に切換えられる。時刻Ｔ３において、直流電源電圧が瞬間的に低下する。このとき、コンパレータＱ２がローレベルの信号を出力することにより、コンパレータＱ２の正側入力端子には、第２閾値電圧が入力されることになる。従って、これ以降、コンパレータＱ２は、直流電源電圧と第２閾値電圧とを比較する。
【００３０】
［時刻Ｔ３以降］
入力される交流電圧は増加するので、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２も増加する。従って、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２は第２閾値電圧よりも大であるので、コンパレータＱ２は引き続きローレベルの信号を出力する。
【００３１】
以上のように、本実施形態によると、倍電圧整流部２は、トランジスタＱ１がオン状態のとき、入力される交流電源電圧のｍ倍の直流電源電圧を生成して出力する。比較部３は、倍電圧整流部２から出力される直流電源電圧を第１閾値電圧と比較する。切換部４は、倍電圧整流部２から出力される直流電源電圧が第１閾値電圧以上になったときに、トランジスタＱ１をオン状態からオフ状態に切換える。従って、入力される交流電源電圧が大きくなり、倍電圧整流部２から出力される直流電源電圧の振幅値が大きくなった場合には、出力される変動成分の振幅値も大きくなると考えられるので、倍電圧整流をｍ倍からｎ倍に低下させる。これにより、出力される変動成分が大きくなることを防止することができる。
【００３２】
一方、倍電圧整流部２は、トランジスタＱ１がオフ状態のとき、入力される交流電源電圧のｎ倍の直流電源電圧を生成して出力する。比較部３は、倍電圧整流部２から出力される直流電源電圧を第２閾値電圧と比較する。切換部４は、倍電圧整流部２から出力される直流電源電圧が第２閾値電圧以下になったときに、トランジスタＱ１をオフ状態からオン状態に切換える。従って、入力される交流電源電圧の振幅値が小さくなり、倍電圧整流部２から出力される直流電源電圧の振幅値が小さくなった場合には、出力される変動成分の振幅値も小さくなると考えられるので、倍電圧整流をｎ倍からｍ倍に増加させる。これにより、大きな直流電源電圧を生成して出力することができる。
【００３３】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。
【産業上の利用可能性】
【００３４】
本発明は、例えばオーディオ機器の電源回路における整流回路として好適に使用される。
【符号の説明】
【００３５】
１ 倍電圧整流回路
２ 倍電圧整流部
３ 比較部
４ 切換部
【技術分野】
【０００１】
本発明は、倍電圧整流回路に関する。
【背景技術】
【０００２】
オーディオ装置等の電子機器に使用される電源回路において、入力される交流電源電圧をトランスで変圧した後、整流回路で整流し、直流電源電圧が生成され、出力される。倍電圧整流回路を使用することで、通常の整流回路と比較して、数倍の直流電源電圧を得ることができるが、入力される交流電源電圧の変動成分（例えばＡＣ９０Ｖ〜１１０Ｖ）も倍電圧整流回路によって数倍に増加してしまうという問題がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２６６９７０号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は上記従来の課題を解決するためになされたものであり、その目的は、交流電源電圧の変動成分によって出力される直流電源電圧の変動が増加することを防止できる倍電圧整流回路を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の好ましい実施形態による倍電圧整流回路は、入力される交流電源電圧を倍電圧整流して直流電源電圧を出力する倍電圧整流回路であって、トランジスタがオン状態のとき、入力される交流電源電圧のｍ倍（ｍは３以上の整数）の直流電源電圧を生成して出力し、かつ、前記トランジスタがオフ状態のとき、入力される交流電源電圧のｎ倍（ｎは２以上であり、かつ、ｍ未満の整数）の直流電源電圧を生成して出力する倍電圧整流部と、前記トランジスタがオン状態のとき、前記倍電圧整流部から出力される直流電源電圧を第１閾値電圧と比較し、前記トランジスタがオフ状態のとき、前記倍電圧整流部から出力される直流電源電圧を前記第１閾値電圧よりも小さい第２閾値電圧と比較する比較部と、前記トランジスタを含み、前記比較部による比較の結果、前記倍電圧整流部から出力される直流電源電圧が前記第１閾値電圧以上になったときに、前記トランジスタをオン状態からオフ状態に切換え、かつ、前記倍電圧整流部から出力される直流電源電圧が前記第２閾値電圧以下になったときに、前記トランジスタをオフ状態からオン状態に切換える切換部とを備える。
【０００６】
倍電圧整流部は、トランジスタがオン状態のとき、入力される交流電源電圧のｍ倍の直流電源電圧を生成して出力する。比較部は、倍電圧整流部から出力される直流電源電圧を第１閾値電圧と比較する。切換部は、倍電圧整流部から出力される直流電源電圧が第１閾値電圧以上になったときに、トランジスタをオン状態からオフ状態に切換える。従って、入力される交流電源電圧が大きくなり、倍電圧整流部から出力される直流電源電圧の振幅値が大きくなった場合には、出力される直流電源電圧の変動成分の振幅値も大きくなると考えられるので、倍電圧整流をｍ倍からｎ倍に低下させる。これにより、出力される直流電源電圧の変動成分が大きくなることを防止することができる。
【０００７】
一方、倍電圧整流部は、トランジスタがオフ状態のとき、入力される交流電源電圧のｎ倍の直流電源電圧を生成して出力する。比較部は、倍電圧整流部から出力される直流電源電圧を第２閾値電圧と比較する。切換部は、倍電圧整流部から出力される直流電源電圧が第２閾値電圧以下になったときに、トランジスタをオフ状態からオン状態に切換える。従って、入力される交流電源電圧の振幅値が小さくなり、倍電圧整流部から出力される直流電源電圧の振幅値が小さくなった場合には、出力される直流電源電圧の変動成分の振幅値も小さくなると考えられるので、倍電圧整流をｎ倍からｍ倍に増加させる。これにより、大きな直流電源電圧を生成して出力することができる。
【発明の効果】
【０００８】
交流電源電圧の変動成分によって出力される直流電源電圧の変動が増加することを防止できる倍電圧整流回路を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の好ましい実施形態による倍電圧整流回路１を示す回路図である。
【図２】交流電源電圧と、倍電圧整流部２からの直流電源電圧とを示すタイムチャートである。
【発明を実施するための形態】
【００１０】
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図１は、本発明の好ましい実施形態による倍電圧整流回路１を示す回路図である。倍電圧整流回路１は、入力される交流電源電圧をｍ倍またはｎ倍に倍電圧整流して直流電源電圧を生成して出力する回路である。倍電圧整流回路１は、倍電圧整流部２と、比較部３と、切換部４とを概略備える。なお、本発明にとって必須構成ではないが、倍電圧整流回路１は、その他にも、整流部５と、電圧安定化部６とを備える。
【００１１】
倍電圧整流部２は、トランジスタＱ１がオン状態とされたときに、入力される交流電源電圧のｍ倍（ｍは３以上の整数）の直流電源電圧を生成して出力し、かつ、トランジスタＱ１がオフ状態とされたときに、入力される交流電源電圧のｎ倍（ｎは２以上であり、かつ、ｍ未満の整数）の直流電源電圧を生成して出力する回路である。本実施形態においては、ｍ＝５、ｎ＝４である（つまり、５倍整流と４倍整流とを切換え可能である）が、これに限定されず、例えば、ｍ＝４、ｎ＝３であってもよく、ｍ＝４、ｎ＝２であってもよい。
【００１２】
倍電圧整流部２は、ダイオードＤ１〜Ｄ６と、コンデンサＣ１〜Ｃ５とを有する。以下、接続構成について説明する。
ダイオードＤ１は、アノードが図示しないトランスの二次巻線の他端（負側）に接続され、トランスの二次巻線から交流電源電圧が入力され、カソードがダイオードＤ２のアノードと、コンデンサＣ１とＣ３との接続点に接続されている。
コンデンサＣ１は、一端が図示しないトランスの二次巻線の一端（正側）に接続され、トランスの二次巻線から交流電源電圧が入力され、他端がコンデンサＣ３の一端と、ダイオードＤ１とＤ２との接続点に接続されている。
ダイオードＤ２のカソードは、ダイオードＤ３のアノードと、コンデンサＣ２とコンデンサＣ４との接続点とに接続されている。
コンデンサＣ２は、一端がダイオードＤ１のアノードと、図示しないトランスの他端とに接続され、トランスの二次巻線から交流電源電圧が入力され、他端がコンデンサＣ４の一端と、ダイオードＤ２とＤ３との接続点とに接続されている。
ダイオードＤ３のカソードは、ダイオードＤ４のアノードと、コンデンサＣ３とダイオードＤ５との接続点とに接続されている。
コンデンサＣ３は、一端がコンデンサＣ１の他端と、ダイオードＤ１とＤ２との接続点とに接続され、他端がダイオードＤ５のアノードと、ダイオードＤ３とＤ４との接続点に接続されている。
ダイオードＤ４のカソードは、トランジスタＱ１のエミッタと、抵抗Ｒ１０の一端とに接続されている。
コンデンサＣ４は、一端がコンデンサＣ２の他端と、ダイオードＤ２とＤ３との接続点に接続され、他端がダイオードＤ４とトランジスタＱ１との接続点に接続されている。
ダイオードＤ５のカソードは、ダイオードＤ６のカソードとコンデンサＣ５の一端とに接続されている。カソード電圧（コンデンサＣ５の電圧）ＶＯＵＴ２が、ｎ倍整流の場合の倍電圧整流部２の出力電圧になっている。
ダイオードＤ６は、アノードがトランジスタＱ１のコレクタに接続され、カソードがコンデンサ５の一端に接続され、カソード電圧（コンデンサＣ５の電圧）ＶＯＵＴ２が、ｍ倍整流の場合の倍電圧整流部２の出力電圧になっている。
コンデンサＣ５の他端は接地電位に接続されており、直流電源電圧ＶＯＵＴ２が充電されて、出力される。
【００１３】
トランジスタＱ１がオン状態になると、倍電圧整流部２は、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ６によって構成される５倍の倍電圧整流回路として動作する。一方、トランジスタＱ１がオフ状態になると、倍電圧整流部２は、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ５、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ５によって構成される４倍の倍電圧整流回路として動作する。
【００１４】
比較部３は、倍電圧整流部２から出力される直流電源電圧を閾値電圧と比較し、比較した結果を切換部４に供給する。つまり、比較部３は、倍電圧整流部２から出力される直流電源電圧が閾値電圧以上になったときに、直流電源電圧が閾値電圧以上になったことを示す信号（例えばローレベルの信号）を切換部４に出力する。一方、比較部３は、倍電圧整流部２から出力される直流電源電圧が閾値電圧未満になったときに、直流電源電圧が閾値電圧未満になったことを示す信号（例えばハイレベルの信号）を切換部４に出力する。
【００１５】
好ましくは、比較部３の閾値電圧にはヒステリシスが設けられる。すなわち、閾値電圧は、第１閾値電圧と、第１閾値電圧よりも小さい第２閾値電圧とを含む。つまり、比較部３は、トランジスタＱ１がオン状態（つまりｍ倍の倍電圧整流）のときに、倍電圧整流部２から出力される直流電源電圧と第１閾値電圧とを比較し、直流電源電圧が第１閾値電圧以上になったときに、直流電源電圧が第１閾値電圧以上になったことを示す信号（例えばローレベルの信号）を切換部４に出力する。これにより、トランジスタＱ１をオフ状態にさせ、ｎ倍の倍電圧整流に切換えさせる。一方、比較部３は、トランジスタＱ１がオフ状態（つまりｎ倍の倍電圧整流）のときに、倍電圧整流部２から出力される直流電源電圧と第２閾値電圧とを比較し、直流電源電圧が第２閾値電圧以下になったときに、直流電源電圧が第２閾値電圧以下であることを示す信号（例えばハイレベルの信号）を切換部４に出力する。これにより、トランジスタＱ１をオン状態にさせ、ｍ倍の倍電圧整流に切換えさせる。以下の例では、閾値電圧にヒステリシスが設けられる場合を説明する。
【００１６】
比較部３は、コンパレータＱ２と、抵抗Ｒ１〜Ｒ８とを有する。以下、接続構成について説明する。
抵抗Ｒ１は一端が倍電圧整流部２の出力端（コンデンサＣ５の一端）に接続され、他端が抵抗Ｒ２の一端とコンパレータＱ２の負側入力端子とに接続されている。抵抗Ｒ２の他端は接地電位に接続されている。抵抗Ｒ１およびＲ２によって、倍電圧整流部２からの直流電源電圧は分圧されて、コンパレータＱ１の負側入力端子に入力される。
【００１７】
抵抗Ｒ３は一端が電源電圧ＶＤＤと抵抗Ｒ５の一端とに接続され、他端が抵抗Ｒ４の一端とコンパレータＱ１の正側入力端子と抵抗Ｒ６の一端とに接続されている。抵抗Ｒ４の他端は接地電位に接続されている。抵抗Ｒ５の他端は、抵抗Ｒ６の他端とコンパレータＱ２の出力端子と抵抗Ｒ７の一端とに接続されている。電源電圧ＶＤＤと、抵抗Ｒ３、Ｒ４、Ｒ５、Ｒ６とによって第１閾値電圧および第２閾値電圧が決定され、第１閾値電圧および第２閾値電圧はコンパレータＱ２の正側入力端子に入力される。
【００１８】
抵抗Ｒ７の他端は、抵抗Ｒ８の一端とトランジスタＱ３のベースとに接続されている。抵抗Ｒ８の他端は、接地電位に接続されている。
【００１９】
切換部４は、比較部３による比較の結果、倍電圧整流部２から出力される直流電源電圧が第１閾値電圧以上になったときに、トランジスタＱ１をオフ状態とし、ｍ倍の倍電圧整流からｎ倍の倍電圧整流に切換えさせる。一方、切換部４は、倍電圧整流部２から出力される直流電源電圧が第２閾値電圧以下になったときに、トランジスタＱ１をオン状態とし、ｎ倍の倍電圧整流からｍ倍の倍電圧整流に切換えさせる。このように、切換部４は、比較部３の比較結果に応じて、倍電圧整流部２をｍ倍の倍電圧整流とｎ倍の倍電圧整流とに切り換える。
【００２０】
切換部４は、トランジスタＱ１、Ｑ３、抵抗Ｒ９、Ｒ１０を有する。トランジスタＱ１は、ｐｎｐ型トランジスタであり、エミッタが、ダイオードＤ４のカソードと抵抗Ｒ１０の一端とに接続され、コレクタがダイオードＤ６のアノードに接続され、ベースが抵抗Ｒ９の一端と抵抗Ｒ１０の他端とに接続されている。トランジスタＱ３は、コレクタが抵抗Ｒ９の他端に接続され、エミッタが接地電位に接続され、ベースが抵抗Ｒ７とＲ８とに接続されている。
【００２１】
切換部４は、比較部３から供給される信号がローレベルの信号である場合、トランジスタＱ３がオフ状態になり、トランジスタＱ１がオフ状態になるので、倍電圧整流部２を４倍の倍電圧整流に切換える。一方、切換部４は、比較部３から供給される信号がハイレベルの信号である場合、トランジスタＱ３がオン状態になり、トランジスタＱ１がオン状態になるので、倍電圧整流部２を５倍の倍電圧整流に切換える。
【００２２】
整流部５は、倍電圧整流部２と並列に接続された通常の整流回路である。整流部５は、入力される交流電源電圧を整流し、直流電源電圧ＶＯＵＴ１を出力する。
【００２３】
電圧安定化部６は、倍電圧整流部２から出力される直流電源電圧ＶＯＵＴ２が供給され、定電圧を生成して、出力する回路である。電圧安定化部６は、トランジスタＱ４と、抵抗Ｒ１１と、ツェナーダイオードＤ７と、コンデンサＣ６、Ｃ７とを有する。電圧安定化部６の構成および動作は周知であるので説明を割愛する。
【００２４】
以上の構成を有する倍電圧整流回路１についてその動作を説明する。図２は、入力される交流電源電圧（実効値）（１）と、それに対する倍電圧整流部２から出力される直流電源電圧（２）を概念的に示すタイミングチャートである。交流電源電圧は倍電圧整流部２に入力されて、ｍ倍又はｎ倍に倍電圧整流され、直流電源電圧ＶＯＵＴ２として出力される。
【００２５】
［時刻Ｔ１まで］
コンパレータＱ２からの信号はローレベルになっており、トランジスタＱ３およびＱ１はオフ状態になっており、倍電圧整流部２は、４倍の倍電圧整流になっている。図２に示すように、入力される交流電源電圧は時刻Ｔ１に向けて低下するので、倍電圧整流部２から出力される直流電源電圧も低下する。倍電圧整流部２から出力される直流電源電圧ＶＯＵＴ２は、抵抗Ｒ１を介してコンパレータＱ２の負側入力端子に入力される。コンパレータＱ２の出力端子がローレベルになることによって、コンパレータＱ２の正側入力端子には、第２閾値電圧が入力された状態になっている。コンパレータＱ２は、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２と第２閾値電圧とを比較する。時刻Ｔ１までは、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２は第２閾値電圧よりも大であるので、コンパレータＱ２はローレベルの信号を出力し続ける。
【００２６】
［時刻Ｔ１］
時刻Ｔ１において、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２は第２閾値電圧以下になる。従ってコンパレータＱ２は出力信号をローレベルからハイレベルに反転させる。その結果、トランジスタＱ３はオン状態になり、トランジスタＱ１はオン状態になるので、倍電圧整流部２は、５倍の倍電圧整流に切換えられる。従って、時刻Ｔ１において、倍電圧整流部２からの直流電源電圧が瞬間的に増加する。このとき、コンパレータＱ２がハイレベルの信号を出力することにより、コンパレータＱ２の正側入力端子には、第１閾値電圧が入力されることになる。従って、これ以降、コンパレータＱ２は、直流電源電圧と第１閾値電圧とを比較する。
【００２７】
［時刻Ｔ１〜Ｔ２］
入力される交流電源電圧は引き続き低下するので、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２も低下する。従って、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２は第１閾値電圧未満であるので、コンパレータＱ２は引き続きハイレベルの信号を出力する。
【００２８】
［時刻Ｔ２〜Ｔ３］
入力される交流電源電圧は増加するので、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２も増加する。しかし、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２は第１閾値電圧未満であるので、コンパレータＱ２は引き続きハイレベルの信号を出力する。
【００２９】
［時刻Ｔ３］
時刻Ｔ３において、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２は第１閾値電圧以上になる。従ってコンパレータＱ２は出力信号をハイレベルからローレベルに反転させる。トランジスタＱ３はオフ状態になり、トランジスタＱ１はオフ状態になるので、倍電圧整流部２は、４倍の倍電圧整流に切換えられる。時刻Ｔ３において、直流電源電圧が瞬間的に低下する。このとき、コンパレータＱ２がローレベルの信号を出力することにより、コンパレータＱ２の正側入力端子には、第２閾値電圧が入力されることになる。従って、これ以降、コンパレータＱ２は、直流電源電圧と第２閾値電圧とを比較する。
【００３０】
［時刻Ｔ３以降］
入力される交流電圧は増加するので、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２も増加する。従って、倍電圧整流部２からの直流電源電圧ＶＯＵＴ２は第２閾値電圧よりも大であるので、コンパレータＱ２は引き続きローレベルの信号を出力する。
【００３１】
以上のように、本実施形態によると、倍電圧整流部２は、トランジスタＱ１がオン状態のとき、入力される交流電源電圧のｍ倍の直流電源電圧を生成して出力する。比較部３は、倍電圧整流部２から出力される直流電源電圧を第１閾値電圧と比較する。切換部４は、倍電圧整流部２から出力される直流電源電圧が第１閾値電圧以上になったときに、トランジスタＱ１をオン状態からオフ状態に切換える。従って、入力される交流電源電圧が大きくなり、倍電圧整流部２から出力される直流電源電圧の振幅値が大きくなった場合には、出力される変動成分の振幅値も大きくなると考えられるので、倍電圧整流をｍ倍からｎ倍に低下させる。これにより、出力される変動成分が大きくなることを防止することができる。
【００３２】
一方、倍電圧整流部２は、トランジスタＱ１がオフ状態のとき、入力される交流電源電圧のｎ倍の直流電源電圧を生成して出力する。比較部３は、倍電圧整流部２から出力される直流電源電圧を第２閾値電圧と比較する。切換部４は、倍電圧整流部２から出力される直流電源電圧が第２閾値電圧以下になったときに、トランジスタＱ１をオフ状態からオン状態に切換える。従って、入力される交流電源電圧の振幅値が小さくなり、倍電圧整流部２から出力される直流電源電圧の振幅値が小さくなった場合には、出力される変動成分の振幅値も小さくなると考えられるので、倍電圧整流をｎ倍からｍ倍に増加させる。これにより、大きな直流電源電圧を生成して出力することができる。
【００３３】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。
【産業上の利用可能性】
【００３４】
本発明は、例えばオーディオ機器の電源回路における整流回路として好適に使用される。
【符号の説明】
【００３５】
１ 倍電圧整流回路
２ 倍電圧整流部
３ 比較部
４ 切換部
【特許請求の範囲】
【請求項１】
入力される交流電源電圧を倍電圧整流して直流電源電圧を出力する倍電圧整流回路であって、
トランジスタがオン状態のとき、入力される交流電源電圧のｍ倍（ｍは３以上の整数）の直流電源電圧を生成して出力し、かつ、前記トランジスタがオフ状態のとき、入力される交流電源電圧のｎ倍（ｎは２以上であり、かつ、ｍ未満の整数）の直流電源電圧を生成して出力する倍電圧整流部と、
前記トランジスタがオン状態のとき、前記倍電圧整流部から出力される直流電源電圧を第１閾値電圧と比較し、前記トランジスタがオフ状態のとき、前記倍電圧整流部から出力される直流電源電圧を前記第１閾値電圧よりも小さい第２閾値電圧と比較する比較部と、
前記トランジスタを含み、前記比較部による比較の結果、前記倍電圧整流部から出力される直流電源電圧が前記第１閾値電圧以上になったときに、前記トランジスタをオン状態からオフ状態に切換え、かつ、前記倍電圧整流部から出力される直流電源電圧が前記第２閾値電圧以下になったときに、前記トランジスタをオフ状態からオン状態に切換える切換部とを備える、倍電圧整流回路。
【請求項１】
入力される交流電源電圧を倍電圧整流して直流電源電圧を出力する倍電圧整流回路であって、
トランジスタがオン状態のとき、入力される交流電源電圧のｍ倍（ｍは３以上の整数）の直流電源電圧を生成して出力し、かつ、前記トランジスタがオフ状態のとき、入力される交流電源電圧のｎ倍（ｎは２以上であり、かつ、ｍ未満の整数）の直流電源電圧を生成して出力する倍電圧整流部と、
前記トランジスタがオン状態のとき、前記倍電圧整流部から出力される直流電源電圧を第１閾値電圧と比較し、前記トランジスタがオフ状態のとき、前記倍電圧整流部から出力される直流電源電圧を前記第１閾値電圧よりも小さい第２閾値電圧と比較する比較部と、
前記トランジスタを含み、前記比較部による比較の結果、前記倍電圧整流部から出力される直流電源電圧が前記第１閾値電圧以上になったときに、前記トランジスタをオン状態からオフ状態に切換え、かつ、前記倍電圧整流部から出力される直流電源電圧が前記第２閾値電圧以下になったときに、前記トランジスタをオフ状態からオン状態に切換える切換部とを備える、倍電圧整流回路。
【図１】
【図２】
【図２】
【公開番号】特開２０１３−５９２１８（Ｐ２０１３−５９２１８Ａ）
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願番号】特願２０１１−１９６５７３（Ｐ２０１１−１９６５７３）
【出願日】平成２３年９月８日（２０１１．９．８）
【出願人】（７１００１４３５１）オンキヨー株式会社 (226)
【Ｆターム（参考）】
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願日】平成２３年９月８日（２０１１．９．８）
【出願人】（７１００１４３５１）オンキヨー株式会社 (226)
【Ｆターム（参考）】
[ Back to top ]