充電装置
【課題】回路面積や消費電流を増加させることなく、複数のセル電圧に対応して過充電を防止することができる充電装置を提供する。
【解決手段】二次電池の充電可能電圧に応じて決定される選択信号に応じて少なくとも２つの判定電位のうちの１つを選択して当該選択した判定電位と逆流防止部の下流の電位に基づく比較電位とを比較して満充電状態を検出たときに当該逆流防止部への充電電流の供給を遮断する充電装置。
【解決手段】二次電池の充電可能電圧に応じて決定される選択信号に応じて少なくとも２つの判定電位のうちの１つを選択して当該選択した判定電位と逆流防止部の下流の電位に基づく比較電位とを比較して満充電状態を検出たときに当該逆流防止部への充電電流の供給を遮断する充電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、二次電池の過充電を防止する充電装置に関する。
【背景技術】
【０００２】
充電を行うことにより電池として繰り返し使用可能ないわゆる二次電池（蓄電池、充電式電池とも称する）を充電する場合には、二次電池の破壊や損傷を防ぐための過充電対策が従来よりなされている。例えば特許文献１には、太陽電池に並列に接続されたＮチャンネル形のパワーＭＯＳＦＥＴを、バッテリ（二次電池）の端子間電圧が所定値以上となったときにオンして、太陽電池からのバッテリへの充電電流を遮断することにより、バッテリの過充電を防止する装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−２６１８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年、二次電池の種類が増加しており、セル電圧が互いに異なる複数の二次電池を１つのシステムで用いる場合もある。このようなシステムでは、アプリケーションの種別やシステムの動作状況に応じて二次電池を適宜切り替えて使用するので、二次電池のそれぞれのセル電圧に対応できる充電装置が必要とされる。複数のセル電圧に対応できる回路を構成しようとすると、回路面積の増加や消費電流の増加が問題となる。例えば高いセル電圧に対応できる回路を構成する場合には降圧回路の降圧値を大きくすれば良いが、小電流で降圧値を大きくするためには降圧回路を構成するトランジスタのゲート長を大きくする必要があるので回路面積が大きくなってしまう。また、トランジスタのゲート長を大きくせずに降圧値を大きくするためには電流値を大きくする必要があるので、消費電流が増加してしまう。
【０００５】
本発明は上記した如き問題点に鑑みてなされたものであって、回路面積や消費電流を増加させることなく、複数のセル電圧に対応して過充電を防止することができる充電装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明による充電装置は、入力される充電電流を逆流防止部を介して二次電池へ供給する充電装置であって、二次電池の充電可能電圧に応じて決定される選択信号に応じて少なくとも２つの判定電位のうちの１つを選択して当該選択した判定電位と前記逆流防止部の下流の電位に基づく比較電位とを比較して満充電状態を検出する比較検出部と、前記比較検出部が満充電状態を検出したときに前記逆流防止部への前記充電電流の供給を遮断する遮断部と、を含むことを特徴とする。
【発明の効果】
【０００７】
本発明による充電装置によれば、回路面積や消費電流を増加させることなく、複数のセル電圧に対応して過充電を防止することができる。
【図面の簡単な説明】
【０００８】
【図１】第1の実施例の充電装置の構成を太陽電池及び二次電池と共に示すブロック図である。
【図２】充電装置を含む半導体チップ、太陽電池及び二次電池がプリント基板に搭載されたシステム構成を示すブロック図である。
【図３】第1の実施例の変形例の充電装置の構成を示すブロック図である。
【図４】図３の充電装置におけるＶＤＤ及びＶＤＤ２電圧と比較出力電圧とを示すタイムチャートである。
【図５】第２の実施例の充電装置の構成を太陽電池及び二次電池と共に示すブロック図である。
【発明を実施するための形態】
【０００９】
以下、本発明に係る実施例について添付の図面を参照しつつ詳細に説明する。
＜第１の実施例＞
図１は本実施例の充電装置１の構成を太陽電池２及び二次電池３と共に示すブロック図である。充電装置１は、充電電流供給源である太陽電池２から入力端子８１に入力された充電電流の逆流を防止しつつ、出力端子８２に接続された二次電池３へ当該充電電流を供する充電装置であり、二次電池３の過充電を防止する機能をも備えた充電装置である。充電装置１は、逆流防止部１０と、降圧部２０と、放電部３０と、比較部４０と、を含む。
【００１０】
逆流防止部１０は、二次電池３から太陽電池２への電流の逆流を防止する回路である。以下、逆流防止部１０の太陽電池２の側を上流、逆流防止部１０の二次電池３の側を下流と称する。
【００１１】
降圧部２０は、二次電池３の端子電位ＶＢＡＴから例えば１Ｖなどの所定電位だけ降下させて降圧電位ｐｏｓを生成し、これを比較部４０に供給する回路である。比較部４０が正常な比較処理を行えるように、比較部４０の動作電位よりも低い電位（降圧電位ｐｏｓ）を比較部４０に供給するものである。以下、降圧電位ｐｏｓを比較電位ｐｏｓとも称する。
【００１２】
降圧部２０は、ＰＭＯＳトランジスタ２１と、抵抗２２と、定電流源２３と、からなる。ＰＭＯＳトランジスタ２１のソースは二次電池３に接続され、ドレインは抵抗２２の一端に接続され、ゲートはドレインに接続されている。抵抗２２の一端は定電流源２３に接続され、他端はＰＭＯＳトランジスタ２１のドレインに接続されている。抵抗２２の当該一端の電位が降圧電位ｐｏｓとして比較部４０に供給される。
【００１３】
放電部３０は、比較部４０からの出力電位ｏｕｔが例えばローレベル等の所定の電位である場合に、太陽電池２から出力された充電電流を接地電位へ放電する回路である。これによって、二次電池３への充電電流を遮断して二次電池３の過充電を防止することができる。以下、放電部３０を遮断部３０とも称する。
【００１４】
比較部４０は、降圧部２０から供給された降圧電位ｐｏｓと、自身が生成した判定電位とを比較し、比較結果に対応する出力電位ｏｕｔを放電部３０に供給する。
【００１５】
比較部４０は、定電流源４１と、デプレッション型ＮＭＯＳトランジスタ（以下、ＤＭＯＳと称する）４２と、エンハンス型ＰＭＯＳトランジスタ（以下、ＰＭＯＳと称する）４３及び４４と、エンハンス型ＮＭＯＳトランジスタ（以下、ＮＭＯＳと称する）４５乃至４８と、選択信号入力端子４９と、インバータ５０と、を含む。
【００１６】
定電流源４１と、ＤＭＯＳ４２と、ＰＭＯＳ４３及び４４と、ＮＭＯＳ４５乃至４８とにより、差動の比較回路が構成されている。詳細には以下のように構成されている。
【００１７】
定電流源４１の一端は基準電位（ｇｎｄ）に接続され、他端はノードｎ１においてＤＭＯＳ４２のソースに接続されている。
【００１８】
ＤＭＯＳ４２のソースはノードｎ１において定電流源４１に接続され、ゲートは接地電位に接続され、ドレインはＰＭＯＳ４３のドレインに接続されている。このように、ＤＭＯＳ４２はソースフォロワ接続されている。ＰＭＯＳ４３のソースは太陽電池２に接続され、ゲートはドレインに接続され、ドレインはＤＭＯＳ４２のドレインに接続されている。このように、ＤＭＯＳ４２とＰＭＯＳ４３とは直列に接続されている。以下、ＤＭＯＳ４２とＰＭＯＳ４３とが直列に接続されてなる電流路を基準電流枝路と称する。基準電流枝路は、ＤＭＯＳ４２のソース−ドレイン路を含んでいる。
【００１９】
ＰＭＯＳ４４のソースは太陽電池２に接続され、ゲートはドレインに接続され、ドレインはノードｎ２においてＮＭＯＳ４５のドレインに接続されている。ＮＭＯＳ４５のソースはＮＭＯＳ４６のドレインに接続され、ゲートは降圧部２０の出力（抵抗２２の一端）に接続され、ドレインはノードｎ２においてＰＭＯＳ４４のドレインに接続されている。ＮＭＯＳ４６のソースはノードｎ１において定電流源４１に接続され、ゲートは選択信号入力端子４９に接続され、ドレインはＮＭＯＳ４５のソースに接続されている。このように、ＰＭＯＳ４４とＮＭＯＳ４５とＮＭＯＳ４６とは直列に接続されている。以下、ＰＭＯＳ４４とＮＭＯＳ４５とＮＭＯＳ４６とが直列に接続されてなる電流路を第１の判定電流枝路と称する。第１の判定電流枝路は、ＮＭＯＳ４５のソース−ドレイン路を含んでいる。
【００２０】
ＮＭＯＳ４７のソースはＮＭＯＳ４８のドレインに接続され、ゲートは降圧部２０の出力（抵抗２２の一端）に接続され、ドレインはノードｎ２においてＰＭＯＳ４４のドレインに接続されている。ＮＭＯＳ４８のソースは定電流源４１に接続され、ゲートはインバータ５０を介して選択信号入力端子４９に接続され、ドレインはＮＭＯＳ４７のソースに接続されている。このように、ＰＭＯＳ４４とＮＭＯＳ４７とＮＭＯＳ４８とは直列に接続されている。以下、ＰＭＯＳ４４とＮＭＯＳ４７とＮＭＯＳ４８とが直列に接続されてなる電流路を第２の判定電流枝路と称する。第２の判定電流枝路は、ＮＭＯＳ４７のソース−ドレイン路を含んでいる。また、第１の判定電流枝路と第２の判定電流枝路とは並列に接続されている。
【００２１】
選択信号入力端子４９には、ＮＭＯＳ４６及びＮＭＯＳ４８のいずれか一方をオンするための選択信号が入力される。ＮＭＯＳ４６及びＮＭＯＳ４８の各々は選択信号によってオン／オフするスイッチである。ＮＭＯＳ４６のゲートには選択信号が直接入力され、ＮＭＯＳ４８のゲートにはインバータ５０を介して選択信号が入力される。選択信号がハイレベルの場合にはＮＭＯＳ４６がオンし、選択信号がローレベルの場合にはＮＭＯＳ４８がオンする。このように、ＮＭＯＳ４６はＮＭＯＳ４５及びＮＭＯＳ４７のうちのＮＭＯＳ４５の側を選択するためのスイッチとして動作し、ＮＭＯＳ４８はＮＭＯＳ４７を選択するためのスイッチとして動作する。以下、選択信号入力端子４９とインバータ５０からなる構成を選択部とも称する。
【００２２】
このように構成された比較部４０による比較結果を示すノードｎ２の電位が出力電位ｏｕｔとして放電部３０に供給される。
【００２３】
充電装置１の動作について以下に説明する。ここで、ＤＭＯＳ４２の閾値電圧をＶｔｄ、ＮＭＯＳ４５の閾値電圧をＶｔ４５、ＮＭＯＳ４７の閾値電圧をＶｔ４７とし、Ｖｔ４７がＶｔ４５よりも大きい場合の例について説明する。閾値電圧は、ソース−ドレイン間の導通を開始させるゲート電圧である。
【００２４】
ＤＭＯＳ４２はソースフォロワ接続されているので、ＤＭＯＳ４２のソースが接続されているノードｎ１の電位は−Ｖｔｄとなる。Ｖｔｄが例えば−０．６Ｖの場合、ノードｎ１の電位は０．６Ｖとなる。
【００２５】
選択信号入力端子４９にハイレベルの選択信号を入力した場合には、ＮＭＯＳ４６がオンし、ＮＭＯＳ４８がオフする。これによって、ＮＭＯＳ４５及びＮＭＯＳ４７のうちのＮＭＯＳ４５が選択され、ＮＭＯＳ４５のソースにはノードｎ１の電位である−Ｖｔｄ（例えば０．６Ｖ）が供給される。
【００２６】
したがって、降圧部２０からＮＭＯＳ４５のゲートに供給される降圧電位ｐｏｓが、ノードｎ１の電位である−ＶｔｄとＮＭＯＳ４５の閾値Ｖｔ４５との和以上になった場合に、ＮＭＯＳ４５がオンする。当該和によって得られた電位が、放電処理を行うか否かを判定するための判定電位Ｖｊである。
【００２７】
Ｖｔｄが例えば−０．６Ｖ、Ｖｔ４５が例えば０．７Ｖの場合、判定電位Ｖｊは１．３Ｖ（＝０．７Ｖ＋｛−（−０．６Ｖ）｝）となる。降圧電位ｐｏｓが判定電位Ｖｊである１．３Ｖ以上になったときにＮＭＯＳ４５がオンする。判定電位Ｖｊは、ＤＭＯＳ４２の閾値Ｖｔｄの絶対値とＮＭＯＳ４５の閾値Ｖｔ４５との和としても考えられる。
【００２８】
ＮＭＯＳ４５がオンすると、ノードｎ２の電位である出力電位ｏｕｔがローレベルになる。ローレベルの出力電位ｏｕｔは放電部３０に供給され、放電部３０は太陽電池２からの充電電流を接地電位へ放電する。なお、ＮＭＯＳ４５がオフ状態のときには出力電位ｏｕｔはハイレベルであり、放電部３０は放電をしていない。
【００２９】
かかる動作により、降圧電位ｐｏｓが判定電位Ｖｊである１．３Ｖ以上になったときに、放電処理がなされるので、二次電池３が過充電されるのを防止することができる。
【００３０】
選択信号入力端子４９にローレベルの選択信号を入力した場合には、ＮＭＯＳ４８がオンし、ＮＭＯＳ４６がオフする。これによって、ＮＭＯＳ４５及びＮＭＯＳ４７のうちのＮＭＯＳ４７が選択され、ＮＭＯＳ４７のソースにはノードｎ１の電位である−Ｖｔｄ（例えば０．６Ｖ）が供給される。
【００３１】
したがって、降圧部２０からＮＭＯＳ４７のゲートに供給される降圧電位ｐｏｓが、ノードｎ１の電位である−Ｖｔｄと、ＮＭＯＳ４７の閾値Ｖｔ４７との和以上になった場合に、ＮＭＯＳ４７がオンする。当該和によって得られた電位が、放電処理を行うか否かを判定するための判定電位Ｖｊである。
【００３２】
Ｖｔｄが例えば−０．６Ｖ、Ｖｔ４７が例えば１．０Ｖの場合、判定電位Ｖｊは１．６Ｖ（＝１．０Ｖ＋｛−（−０．６Ｖ）｝）となる。降圧電位ｐｏｓが判定電位Ｖｊである１．６Ｖ以上になったときにＮＭＯＳ４７がオンする。
【００３３】
ＮＭＯＳ４７がオンすると、ノードｎ２の電位である出力電位ｏｕｔがローレベルになる。ローレベルの出力電位ｏｕｔは放電部３０に供給され、放電部３０は太陽電池２からの充電電流を接地電位へ放電する。
【００３４】
かかる動作により、降圧電位ｐｏｓが判定電位Ｖｊである１．６Ｖ以上になったときに、放電処理がなされるので、二次電池３が過充電されるのを防止することができる。
【００３５】
このように、選択信号入力端子４９にロー及びハイのいずれか一方のレベルの信号を入力することによって、放電処理を行うか否かを判定するための判定電位Ｖｊを選択することができる。上記した例の場合には、１．３Ｖと１．６Ｖのいずれかを判定電位Ｖｊとして選択することができる。
【００３６】
上記したように、本実施例の充電装置１によれば、閾値電圧が互いに異なる２つのＮＭＯＳトランジスタのうちの１つを選択することにより、放電処理を行うか否かを判定するための判定電位Ｖｊを２つの電位のうちから選択することができるので、セル電圧が互いに異なる２種類の二次電池に対応した過充電防止処理を行うことができる。かかる構成とすることにより、降圧部における降圧値を従来よりも増加させる必要がなく、回路面積の増加も抑制できる。
【００３７】
図２は、充電装置１を含む半導体チップ１００、太陽電池２及び二次電池３がプリント基板２００に搭載されたシステム構成を示すブロック図である。
【００３８】
充電装置１は、ＬＳＩなどの半導体チップ１００の一部として構成することができる。半導体チップ１００、太陽電池２及び二次電池３は例えばプリント基板２００に搭載される。半導体チップ１００内には二次電池３の種別を判別しその種別に応じた選択信号Ｓ１を充電装置１へ通知する制御部１１０が設けられている。充電装置１においては、選択信号Ｓ１の信号レベルに応じて判定電位Ｖｊが選択される。選択信号入力端子４９（図１）への選択信号Ｓ１の入力は、半導体チップ１００の外部から供給するようにしても良い。
＜第１の実施例の変形例＞
図３は、本実施例の充電装置１の構成を示すブロック図である。以下、第1の実施例と異なる部分について主に説明する。本実施例の充電装置１は、比較的大容量の二次電池３（第１の供給先）と比較的小容量の二次電池４（第２の供給先）についての過充電を防止しつつ、二次電池３と二次電池４との間で充電電流の供給先を切り替えながら充電するものである。充電装置１は、切替部７９を含む。切替部７９の構成について以下に説明する。
【００３９】
VDD電位検出部８０の入力は、VDDに接続され、その出力はインバータ８２と２OR８４に接続されると共に、比較部４０のlo入力に接続される。VDD２電位検出部８１の入力は、VDD２に接続され、その出力は２OR８３と２OR８４に接続される。インバータ８２の出力は、２OR８３の入力に接続される。
【００４０】
ＰＭＯＳ７０のドレインは、逆流防止部１０を介して太陽電池２に接続され、ゲートはインバータ６０の出力に接続され、ソースは二次電池４に接続されている。ＰＭＯＳ７０のゲートにはインバータ６０を介して２OR８３の出力が入力される。
【００４１】
ＰＭＯＳ７１のソースは、逆流防止部１０を介して太陽電池２に接続され、ゲートはＰＭＯＳ７３及びNＭＯＳ７４からなるインバータ７５の出力に接続され、ドレインはＰＭＯＳ７２のドレインに接続されている。ＰＭＯＳ７２のドレインは、ＰＭＯＳ７１のドレインに接続され、ゲートはＰＭＯＳ７６及びNＭＯＳ７７からなるインバータ７８の出力に接続され、ソースは二次電池３に接続されている。このように、ＰＭＯＳ７１とＰＭＯＳ７２とは直列に接続されている。インバータ７５及びインバータ７８の各々には、２OR８４の出力が入力される。
【００４２】
なお、ＰＭＯＳ７１乃至７２からなる構成については、１つのＰＭＯＳで構成することもできるが、上記のような構成とすることにより、二次電池４の充電電圧ＶＤＤが二次電池３の充電電圧ＶＤＤ２よりも小さい場合でも、ＶＤＤ２からＶＤＤへ電流が流れないという効果を奏する。
二次電池３の充電電圧ＶＤＤ２が所定の値より低い場合、VDD２電位検出部８１の出力はローレベルとなり、ＰＭＯＳ７０と、ＰＭＯＳ７１及びＰＭＯＳ７２は、VDD電位検出部８０の出力で制御される。
この状態で、二次電池４の充電電圧ＶＤＤが所定の値より低い場合、VDD電位検出部８０の出力はローレベルとなり、ＰＭＯＳ７０がオンし、ＰＭＯＳ７１及びＰＭＯＳ７２がオフする。二次電池４の充電電圧ＶＤＤが所定の値より高い場合、VDD電位検出部８０の出力はハイレベルとなり、ＰＭＯＳ７０がオフし、ＰＭＯＳ７１及びＰＭＯＳ７２がオンする。つまり、VDD電位検出部８０の出力レベルに応じて、二次電池３及び二次電池４のいずれか一方が選択的に充電される。
二次電池３の充電電圧ＶＤＤ２が所定の値より高い場合、VDD２電位検出部８１の出力はハイレベルとなり、VDD電位検出部８０の出力によらず、ＰＭＯＳ７０と、ＰＭＯＳ７１及びＰＭＯＳ７２が全てオンし、二次電池３及び二次電池４が同時に充電される。
【００４３】
図４は、充電装置１における二次電池４の充電電圧ＶＤＤ及び二次電池３の充電電圧ＶＤＤ２電圧と、VDD電位検出部８０及びVDD２電位検出部８１の出力と、インバータ82の出力と、２OR８３及び８４の出力とを示すタイムチャートである。以下、図４を参照しつつ、充電装置１の動作について説明する。
【００４４】
ここで、ＤＭＯＳ４２の閾値電圧をＶｔｄ、ＮＭＯＳ４５の閾値電圧をＶｔ４５、ＮＭＯＳ４７の閾値電圧をＶｔ４７とし、Ｖｔ４７がＶｔ４５よりも大きい場合の例について説明する。また、二次電池４は二次電池３と比較し、容量は小さいが耐圧は高い二次電池である。
【００４５】
充電開始時刻である時刻Ｔ０においては、二次電池３及び二次電池４が十分に充電されておらず、VDD電位検出部８０及びVDD２電位検出部８１の出力は共にローレベルである。インバータ８２の出力はハイレベルとなり、２OR８３の出力もハイレベルとなりPMOS７０がオン、２OR８４の出力がローレベルとなりＰＭＯＳ７１及びＰＭＯＳ７２がオフするので、二次電池４が充電される。二次電池４の充電電圧は図４にＶＤＤとして示される。
NMOS４８もオンするが、降圧電位ｐｏｓが判定電位Ｖｊよりも小さい。ゆえに、ＮＭＯＳ４７がオフ状態となるので、比較部４０からの出力電位ｏｕｔはハイレベルであり、放電部３０は放電しない。
【００４６】
VDD電位検出部８０の出力がローレベルのときには、ＮＭＯＳ４８がオンし、ＮＭＯＳ４６がオフしている。つまり、閾値電圧が比較的高いＮＭＯＳ４７の側が選択されているので、判定電位Ｖｊが高く設定されている。この場合の判定電位Ｖｊは例えば１．６Ｖ（＝１．０Ｖ＋｛−（−０．６Ｖ）｝）である。
【００４７】
二次電池４が徐々に充電され、時刻Ｔ１においてその電圧値ＶＤＤがＶＨに達すると、VDD電位検出部８０の出力がハイレベルとなり、インバータ８２の出力はローレベルとなり、２OR８３の出力もローレベルとなりPMOS７０がオフ、２OR８４の出力がハイレベルとなりＰＭＯＳ７１及びＰＭＯＳ７２がオンするので、二次電池３が充電される。二次電池３の充電電圧は図４にＶＤＤ２として示される。
NMOS４６もオンするが、降圧電位ｐｏｓが判定電位Ｖｊよりも小さい。ゆえに、ＮＭＯＳ４５がオフ状態となるので、比較部４０からの出力電位ｏｕｔはハイレベルであり、放電部３０は放電しない。
VDD電位検出部８０の出力がハイレベルのときには、ＮＭＯＳ４６がオンし、ＮＭＯＳ４８がオフしている。つまり、閾値電圧が比較的低いＮＭＯＳ４５の側が選択されているので、判定電位Ｖｊが低く設定されている。この場合の判定電位Ｖｊは例えば１．３Ｖ（＝０．７Ｖ＋｛−（−０．６Ｖ）｝）である。
二次電池３が徐々に充電され、その間に二次電池４に充電された電荷がVDDを電源としたシステムの電流消費により徐々に放電され、時刻Ｔ２においてその電圧値ＶＤＤがＶLに達すると、VDD電位検出部８０の出力がローレベルとなり、インバータ８２の出力はハイレベルとなり、２OR８３の出力もハイレベルとなりPMOS７０がオン、２OR８４の出力がローレベルとなりＰＭＯＳ７１及びＰＭＯＳ７２がオフするので、二次電池４が充電される。
NMOS４８もオンするが、降圧電位ｐｏｓが判定電位Ｖｊよりも小さい。ゆえに、ＮＭＯＳ４７がオフ状態となるので、比較部４０からの出力電位ｏｕｔはハイレベルであり、放電部３０は放電しない。
【００４８】
時刻Ｔ２以降も上記したのと同様の動作を繰り返す。かかる動作により、比較的小容量の二次電池４は充放電を繰り返し、比較的大容量の二次電池３は徐々に充電される。
【００４９】
二次電池３の電圧がVDD２電位検出部８１のしきい値VFに達すると、VDD２電位検出部８１の出力はハイレベルになり、VDD電位検出部８０の出力によらず２OR８３および２OR８４の出力がハイレベルになる。PMOS７０とＰＭＯＳ７１及びＰＭＯＳ７２が共にオンし、二次電池３と二次電池４が同時に充電される。
【００５０】
二次電池３と二次電池４が同時に充電され続け、二次電池４の電圧値VDDがVHに達すると、VDD電位検出部８０の出力がハイレベルとなり、NMOS４６がオンする。
更に二次電池３と二次電池４の充電が進み、二次電池４の電圧値VDDがVC1に達すると、降圧部２０からの降圧電位ｐｏｓが判定電位Ｖｊより大きくなり、比較部４０からの出力電位ｏｕｔはローレベルとなり、放電部３０は放電し、二次電池４の電圧値VDDがVC1の電位で安定する。
二次電池４の充電電圧ＶＤＤの電位レベルに応じて充電先を二次電池３と二次電池４との間で相互に切り替えるのに連動して、判定電位Ｖｊの値も切り替えている。
ここで、降圧部２０の降圧電位ｐｏｓ＋比較部４０のNMOS４７が選択された場合の判定電位Ｖｊの和が、VDD電位検出部８０のハイ側しきい値VHより高くなるようNMOS４７のしきい値Ｖｔ４７を設定すれば、二次電池４の充電電圧ＶＤＤをＶＨとＶＬと（図４）の間で増減させつつ、放電部３０で充電電流を放電させる事なく二次電池３を徐々に充電できる。
このように、本実施例の充電装置１は、過充電を防止しつつ、２つの二次電池３及び４の間で充電先を切り替えながら充電する。比較的小容量の二次電池４は充電開始から短時間で充電されるので、システムを早期に立ち上げるための電源として利用できる。しかし、二次電池４をシステムの初期動作のための電源として利用した場合には、その電圧ＶＤＤが低下するので、二次電池４を電源として利用している期間中に比較的大容量の二次電池３を充電する。このように、比較的小容量の二次電池４をシステムの初期動作のための電源として利用しつつ、比較的大容量の二次電池３を徐々に充電し、二次電池３が十分に充電された後に二次電池３をシステムの通常動作時の電源として利用できる。充電装置１のかかる構成により、システムの早期動作と通常動作時の安定動作とを実現できる。
＜第２の実施例＞
図５は本実施例の充電装置１の構成を太陽電池２及び二次電池３と共に示すブロック図である。以下、第１の実施例と異なる部分について主に説明する。本実施例の充電装置１は、図１に示される選択信号入力端子４９及びインバータ５０を含まず、比較部４０内にＮＭＯＳ５１及び５２、選択信号入力端子５３乃至５５を含む。
【００５１】
ＮＭＯＳ４６のゲートは選択信号入力端子５３に接続されている。ＮＭＯＳ４８のゲートは選択信号入力端子５４に接続されている。ＮＭＯＳ４５乃至４８についてのその他の接続は第１の実施例と同じである。
【００５２】
ＮＭＯＳ５１のソースはＮＭＯＳ５２のドレインに接続され、ゲートは降圧部２０の出力（抵抗２２の一端）に接続され、ドレインはノードｎ２においてＰＭＯＳ４４のドレインに接続されている。ＮＭＯＳ５２のソースはノードｎ１において定電流源４１に接続され、ゲートは選択信号入力端子５５に接続され、ドレインはＮＭＯＳ５１のソースに接続されている。このように、ＰＭＯＳ４４とＮＭＯＳ５１とＮＭＯＳ５２とは直列に接続されている。以下、ＰＭＯＳ４４とＮＭＯＳ５１とＮＭＯＳ５２とが直列に接続されてなる電流路を第３の判定電流枝路と称する。第３の判定電流枝路は、ＮＭＯＳ５１のソース−ドレイン路を含んでいる。
【００５３】
充電装置１の動作について以下に説明する。ここで、ＤＭＯＳ４２の閾値電圧をＶｔｄ、ＮＭＯＳ４５の閾値電圧をＶｔ４５、ＮＭＯＳ４７の閾値電圧をＶｔ４７、ＮＭＯＳ５１の閾値電圧をＶｔ５１とし、Ｖｔ５１がＶｔ４７よりも大きく、Ｖｔ４７がＶｔ４５よりも大きい場合の例について説明する。
【００５４】
ＤＭＯＳ４２はソースフォロワ接続されているので、ＤＭＯＳ４２のソースが接続されているノードｎ１の電位は−Ｖｔｄとなる。Ｖｔｄが例えば−０．６Ｖの場合、ノードｎ１の電位は０．６Ｖとなる。
【００５５】
選択信号入力端子５３乃至５５のうちの５３のみにハイレベルの選択信号を入力した場合には、ＮＭＯＳ４６がオンし、ＮＭＯＳ４８及び５２がオフする。これによって、ＮＭＯＳ４５、４７及び５１のうちのＮＭＯＳ４５が選択され、ＮＭＯＳ４５のソースにはノードｎ１の電位である−Ｖｔｄ（例えば０．６Ｖ）が供給される。
【００５６】
したがって、降圧部２０からＮＭＯＳ４５のゲートに供給される降圧電位ｐｏｓが、ノードｎ１の電位である−Ｖｔｄと、ＮＭＯＳ４５の閾値Ｖｔ４５との和によって得られる判定電位Ｖｊ以上になった場合に、ＮＭＯＳ４５がオンする。
【００５７】
Ｖｔｄが例えば−０．６Ｖ、Ｖｔ４５が例えば０．７Ｖの場合、判定電位Ｖｊは１．３Ｖ（＝０．７Ｖ＋｛−（−０．６Ｖ）｝）となる。降圧電位ｐｏｓが判定電位Ｖｊである１．３Ｖ以上になったときにＮＭＯＳ４５がオンする。
【００５８】
ＮＭＯＳ４５がオンすると、ノードｎ２の電位である出力電位ｏｕｔがローレベルになる。ローレベルの出力電位ｏｕｔは放電部３０に供給され、放電部３０は太陽電池２からの充電電流を接地電位へ放電する。
【００５９】
かかる動作により、降圧電位ｐｏｓが判定電位Ｖｊである１．３Ｖ以上になったときに、放電処理がなされるので、二次電池３が過充電されるのを防止することができる。
【００６０】
選択信号入力端子５３乃至５５のうちの５４のみにハイレベルの選択信号を入力した場合には、ＮＭＯＳ４８がオンし、ＮＭＯＳ４６及び５２がオフする。これによって、ＮＭＯＳ４５、４７及び５１のうちのＮＭＯＳ４７が選択され、ＮＭＯＳ４７のソースにはノードｎ１の電位である−Ｖｔｄ（例えば０．６Ｖ）が供給される。
【００６１】
したがって、降圧部２０からＮＭＯＳ４７のゲートに供給される降圧電位ｐｏｓが、ノードｎ１の電位である−Ｖｔｄと、ＮＭＯＳ４７の閾値Ｖｔ４７との和によって得られる判定電位Ｖｊ以上になった場合に、ＮＭＯＳ４７がオンする。
【００６２】
Ｖｔｄが例えば−０．６Ｖ、Ｖｔ４５が例えば１．０Ｖの場合、判定電位Ｖｊは１．６Ｖ（＝１．０Ｖ＋｛−（−０．６Ｖ）｝）となる。降圧電位ｐｏｓが判定電位Ｖｊである１．６Ｖ以上になったときにＮＭＯＳ４７がオンする。
【００６３】
ＮＭＯＳ４７がオンすると、ノードｎ２の電位である出力電位ｏｕｔがローレベルになる。ローレベルの出力電位ｏｕｔは放電部３０に供給され、放電部３０は太陽電池２からの充電電流を接地電位へ放電する。
【００６４】
かかる動作により、降圧電位ｐｏｓが判定電位Ｖｊである１．６Ｖ以上になったときに、放電処理がなされるので、二次電池３が過充電されるのを防止することができる。
【００６５】
選択信号入力端子５３乃至５５のうちの５５のみにハイレベルの選択信号を入力した場合には、ＮＭＯＳ５２がオンし、ＮＭＯＳ４６及び４８がオフする。これによって、ＮＭＯＳ４５、４７及び５１のうちのＮＭＯＳ５１が選択され、ＮＭＯＳ５１のソースにはノードｎ１の電位である−Ｖｔｄ（例えば０．６Ｖ）が供給される。
【００６６】
したがって、降圧部２０からＮＭＯＳ５１のゲートに供給される降圧電位ｐｏｓが、ノードｎ１の電位である−Ｖｔｄと、ＮＭＯＳ５１の閾値Ｖｔ５１との和によって得られる判定電位Ｖｊ以上になった場合に、ＮＭＯＳ５１がオンする。
【００６７】
Ｖｔｄが例えば−０．６Ｖ、Ｖｔ５１が例えば１．５Ｖの場合、判定電位Ｖｊは２．１Ｖ（＝１．５Ｖ＋｛−（−０．６Ｖ）｝）となる。降圧電位ｐｏｓが判定電位Ｖｊである２．１Ｖ以上になったときにＮＭＯＳ５１がオンする。
【００６８】
ＮＭＯＳ５１がオンすると、ノードｎ２の電位である出力電位ｏｕｔがローレベルになる。ローレベルの出力電位ｏｕｔは放電部３０に供給され、放電部３０は太陽電池２からの充電電流を接地電位へ放電する。
【００６９】
かかる動作により、降圧電位ｐｏｓが判定電位Ｖｊである２．１Ｖ以上になったときに、放電処理がなされるので、二次電池３が過充電されるのを防止することができる。
【００７０】
上記したように、本実施例の充電装置１によれば、選択信号入力端子５３乃至５５への選択信号の入力により、３つの判定電位Ｖｊのうちの１つを選択して設定することができる。これにより、セル電圧が互いに異なる３種類の二次電池にも対応することができる。
【００７１】
第１の実施例、その変形例及び第２の実施例においては、比較部４０においてＰＭＯＳ４３及び４４を用いているが、これらの代わりに抵抗を用いても良い。また、これらの代わりに定電流源を用いても良い。
【００７２】
第１の実施例、その変形例及び第２の実施例においては、比較部４０におけるＰＭＯＳ４３のゲートをそのドレインに接続し、ＰＭＯＳ４４のゲートをそのドレインに接続しているが、ＰＭＯＳ４４のゲートをＰＭＯＳ４３のドレインに接続しても良い。
【００７３】
第１の実施例、その変形例及び第２の実施例においては、ＰＭＯＳ４３及び４４の各々のソースに太陽電池２の出力電位ＶＳＣを入力しているが、これらのソースを図示せぬ別の電源に接続しても良い。
【００７４】
第１の実施例、その変形例及び第２の実施例においては、充電の対象を二次電池としているが、充電の対象はコンデンサでも良い。
【００７５】
第１の実施例、その変形例及び第２の実施例においては、電圧供給源を太陽電池としているが、電圧供給源は太陽電池以外の電源でも良い。
【００７６】
第２の実施例においては、閾値電圧が互いに異なる３つのＮＭＯＳを用いて３つの判定電位のうちの１つを選択して設定する構成としたが、閾値電圧が互いに異なる４つ以上のＮＭＯＳを用いて４つ以上の判定電位のうちの１つを選択して設定する構成としても良い。
【符号の説明】
【００７７】
１ 充電装置
２ 太陽電池
３ 二次電池
４ 二次電池
１０ 逆流防止部
２０ 降圧部
３０ 放電部（遮断部）
４０ 比較部（比較検出部）
７９ 切替部
１００ 半導体チップ
２００ プリント基板
【技術分野】
【０００１】
本発明は、二次電池の過充電を防止する充電装置に関する。
【背景技術】
【０００２】
充電を行うことにより電池として繰り返し使用可能ないわゆる二次電池（蓄電池、充電式電池とも称する）を充電する場合には、二次電池の破壊や損傷を防ぐための過充電対策が従来よりなされている。例えば特許文献１には、太陽電池に並列に接続されたＮチャンネル形のパワーＭＯＳＦＥＴを、バッテリ（二次電池）の端子間電圧が所定値以上となったときにオンして、太陽電池からのバッテリへの充電電流を遮断することにより、バッテリの過充電を防止する装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−２６１８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年、二次電池の種類が増加しており、セル電圧が互いに異なる複数の二次電池を１つのシステムで用いる場合もある。このようなシステムでは、アプリケーションの種別やシステムの動作状況に応じて二次電池を適宜切り替えて使用するので、二次電池のそれぞれのセル電圧に対応できる充電装置が必要とされる。複数のセル電圧に対応できる回路を構成しようとすると、回路面積の増加や消費電流の増加が問題となる。例えば高いセル電圧に対応できる回路を構成する場合には降圧回路の降圧値を大きくすれば良いが、小電流で降圧値を大きくするためには降圧回路を構成するトランジスタのゲート長を大きくする必要があるので回路面積が大きくなってしまう。また、トランジスタのゲート長を大きくせずに降圧値を大きくするためには電流値を大きくする必要があるので、消費電流が増加してしまう。
【０００５】
本発明は上記した如き問題点に鑑みてなされたものであって、回路面積や消費電流を増加させることなく、複数のセル電圧に対応して過充電を防止することができる充電装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明による充電装置は、入力される充電電流を逆流防止部を介して二次電池へ供給する充電装置であって、二次電池の充電可能電圧に応じて決定される選択信号に応じて少なくとも２つの判定電位のうちの１つを選択して当該選択した判定電位と前記逆流防止部の下流の電位に基づく比較電位とを比較して満充電状態を検出する比較検出部と、前記比較検出部が満充電状態を検出したときに前記逆流防止部への前記充電電流の供給を遮断する遮断部と、を含むことを特徴とする。
【発明の効果】
【０００７】
本発明による充電装置によれば、回路面積や消費電流を増加させることなく、複数のセル電圧に対応して過充電を防止することができる。
【図面の簡単な説明】
【０００８】
【図１】第1の実施例の充電装置の構成を太陽電池及び二次電池と共に示すブロック図である。
【図２】充電装置を含む半導体チップ、太陽電池及び二次電池がプリント基板に搭載されたシステム構成を示すブロック図である。
【図３】第1の実施例の変形例の充電装置の構成を示すブロック図である。
【図４】図３の充電装置におけるＶＤＤ及びＶＤＤ２電圧と比較出力電圧とを示すタイムチャートである。
【図５】第２の実施例の充電装置の構成を太陽電池及び二次電池と共に示すブロック図である。
【発明を実施するための形態】
【０００９】
以下、本発明に係る実施例について添付の図面を参照しつつ詳細に説明する。
＜第１の実施例＞
図１は本実施例の充電装置１の構成を太陽電池２及び二次電池３と共に示すブロック図である。充電装置１は、充電電流供給源である太陽電池２から入力端子８１に入力された充電電流の逆流を防止しつつ、出力端子８２に接続された二次電池３へ当該充電電流を供する充電装置であり、二次電池３の過充電を防止する機能をも備えた充電装置である。充電装置１は、逆流防止部１０と、降圧部２０と、放電部３０と、比較部４０と、を含む。
【００１０】
逆流防止部１０は、二次電池３から太陽電池２への電流の逆流を防止する回路である。以下、逆流防止部１０の太陽電池２の側を上流、逆流防止部１０の二次電池３の側を下流と称する。
【００１１】
降圧部２０は、二次電池３の端子電位ＶＢＡＴから例えば１Ｖなどの所定電位だけ降下させて降圧電位ｐｏｓを生成し、これを比較部４０に供給する回路である。比較部４０が正常な比較処理を行えるように、比較部４０の動作電位よりも低い電位（降圧電位ｐｏｓ）を比較部４０に供給するものである。以下、降圧電位ｐｏｓを比較電位ｐｏｓとも称する。
【００１２】
降圧部２０は、ＰＭＯＳトランジスタ２１と、抵抗２２と、定電流源２３と、からなる。ＰＭＯＳトランジスタ２１のソースは二次電池３に接続され、ドレインは抵抗２２の一端に接続され、ゲートはドレインに接続されている。抵抗２２の一端は定電流源２３に接続され、他端はＰＭＯＳトランジスタ２１のドレインに接続されている。抵抗２２の当該一端の電位が降圧電位ｐｏｓとして比較部４０に供給される。
【００１３】
放電部３０は、比較部４０からの出力電位ｏｕｔが例えばローレベル等の所定の電位である場合に、太陽電池２から出力された充電電流を接地電位へ放電する回路である。これによって、二次電池３への充電電流を遮断して二次電池３の過充電を防止することができる。以下、放電部３０を遮断部３０とも称する。
【００１４】
比較部４０は、降圧部２０から供給された降圧電位ｐｏｓと、自身が生成した判定電位とを比較し、比較結果に対応する出力電位ｏｕｔを放電部３０に供給する。
【００１５】
比較部４０は、定電流源４１と、デプレッション型ＮＭＯＳトランジスタ（以下、ＤＭＯＳと称する）４２と、エンハンス型ＰＭＯＳトランジスタ（以下、ＰＭＯＳと称する）４３及び４４と、エンハンス型ＮＭＯＳトランジスタ（以下、ＮＭＯＳと称する）４５乃至４８と、選択信号入力端子４９と、インバータ５０と、を含む。
【００１６】
定電流源４１と、ＤＭＯＳ４２と、ＰＭＯＳ４３及び４４と、ＮＭＯＳ４５乃至４８とにより、差動の比較回路が構成されている。詳細には以下のように構成されている。
【００１７】
定電流源４１の一端は基準電位（ｇｎｄ）に接続され、他端はノードｎ１においてＤＭＯＳ４２のソースに接続されている。
【００１８】
ＤＭＯＳ４２のソースはノードｎ１において定電流源４１に接続され、ゲートは接地電位に接続され、ドレインはＰＭＯＳ４３のドレインに接続されている。このように、ＤＭＯＳ４２はソースフォロワ接続されている。ＰＭＯＳ４３のソースは太陽電池２に接続され、ゲートはドレインに接続され、ドレインはＤＭＯＳ４２のドレインに接続されている。このように、ＤＭＯＳ４２とＰＭＯＳ４３とは直列に接続されている。以下、ＤＭＯＳ４２とＰＭＯＳ４３とが直列に接続されてなる電流路を基準電流枝路と称する。基準電流枝路は、ＤＭＯＳ４２のソース−ドレイン路を含んでいる。
【００１９】
ＰＭＯＳ４４のソースは太陽電池２に接続され、ゲートはドレインに接続され、ドレインはノードｎ２においてＮＭＯＳ４５のドレインに接続されている。ＮＭＯＳ４５のソースはＮＭＯＳ４６のドレインに接続され、ゲートは降圧部２０の出力（抵抗２２の一端）に接続され、ドレインはノードｎ２においてＰＭＯＳ４４のドレインに接続されている。ＮＭＯＳ４６のソースはノードｎ１において定電流源４１に接続され、ゲートは選択信号入力端子４９に接続され、ドレインはＮＭＯＳ４５のソースに接続されている。このように、ＰＭＯＳ４４とＮＭＯＳ４５とＮＭＯＳ４６とは直列に接続されている。以下、ＰＭＯＳ４４とＮＭＯＳ４５とＮＭＯＳ４６とが直列に接続されてなる電流路を第１の判定電流枝路と称する。第１の判定電流枝路は、ＮＭＯＳ４５のソース−ドレイン路を含んでいる。
【００２０】
ＮＭＯＳ４７のソースはＮＭＯＳ４８のドレインに接続され、ゲートは降圧部２０の出力（抵抗２２の一端）に接続され、ドレインはノードｎ２においてＰＭＯＳ４４のドレインに接続されている。ＮＭＯＳ４８のソースは定電流源４１に接続され、ゲートはインバータ５０を介して選択信号入力端子４９に接続され、ドレインはＮＭＯＳ４７のソースに接続されている。このように、ＰＭＯＳ４４とＮＭＯＳ４７とＮＭＯＳ４８とは直列に接続されている。以下、ＰＭＯＳ４４とＮＭＯＳ４７とＮＭＯＳ４８とが直列に接続されてなる電流路を第２の判定電流枝路と称する。第２の判定電流枝路は、ＮＭＯＳ４７のソース−ドレイン路を含んでいる。また、第１の判定電流枝路と第２の判定電流枝路とは並列に接続されている。
【００２１】
選択信号入力端子４９には、ＮＭＯＳ４６及びＮＭＯＳ４８のいずれか一方をオンするための選択信号が入力される。ＮＭＯＳ４６及びＮＭＯＳ４８の各々は選択信号によってオン／オフするスイッチである。ＮＭＯＳ４６のゲートには選択信号が直接入力され、ＮＭＯＳ４８のゲートにはインバータ５０を介して選択信号が入力される。選択信号がハイレベルの場合にはＮＭＯＳ４６がオンし、選択信号がローレベルの場合にはＮＭＯＳ４８がオンする。このように、ＮＭＯＳ４６はＮＭＯＳ４５及びＮＭＯＳ４７のうちのＮＭＯＳ４５の側を選択するためのスイッチとして動作し、ＮＭＯＳ４８はＮＭＯＳ４７を選択するためのスイッチとして動作する。以下、選択信号入力端子４９とインバータ５０からなる構成を選択部とも称する。
【００２２】
このように構成された比較部４０による比較結果を示すノードｎ２の電位が出力電位ｏｕｔとして放電部３０に供給される。
【００２３】
充電装置１の動作について以下に説明する。ここで、ＤＭＯＳ４２の閾値電圧をＶｔｄ、ＮＭＯＳ４５の閾値電圧をＶｔ４５、ＮＭＯＳ４７の閾値電圧をＶｔ４７とし、Ｖｔ４７がＶｔ４５よりも大きい場合の例について説明する。閾値電圧は、ソース−ドレイン間の導通を開始させるゲート電圧である。
【００２４】
ＤＭＯＳ４２はソースフォロワ接続されているので、ＤＭＯＳ４２のソースが接続されているノードｎ１の電位は−Ｖｔｄとなる。Ｖｔｄが例えば−０．６Ｖの場合、ノードｎ１の電位は０．６Ｖとなる。
【００２５】
選択信号入力端子４９にハイレベルの選択信号を入力した場合には、ＮＭＯＳ４６がオンし、ＮＭＯＳ４８がオフする。これによって、ＮＭＯＳ４５及びＮＭＯＳ４７のうちのＮＭＯＳ４５が選択され、ＮＭＯＳ４５のソースにはノードｎ１の電位である−Ｖｔｄ（例えば０．６Ｖ）が供給される。
【００２６】
したがって、降圧部２０からＮＭＯＳ４５のゲートに供給される降圧電位ｐｏｓが、ノードｎ１の電位である−ＶｔｄとＮＭＯＳ４５の閾値Ｖｔ４５との和以上になった場合に、ＮＭＯＳ４５がオンする。当該和によって得られた電位が、放電処理を行うか否かを判定するための判定電位Ｖｊである。
【００２７】
Ｖｔｄが例えば−０．６Ｖ、Ｖｔ４５が例えば０．７Ｖの場合、判定電位Ｖｊは１．３Ｖ（＝０．７Ｖ＋｛−（−０．６Ｖ）｝）となる。降圧電位ｐｏｓが判定電位Ｖｊである１．３Ｖ以上になったときにＮＭＯＳ４５がオンする。判定電位Ｖｊは、ＤＭＯＳ４２の閾値Ｖｔｄの絶対値とＮＭＯＳ４５の閾値Ｖｔ４５との和としても考えられる。
【００２８】
ＮＭＯＳ４５がオンすると、ノードｎ２の電位である出力電位ｏｕｔがローレベルになる。ローレベルの出力電位ｏｕｔは放電部３０に供給され、放電部３０は太陽電池２からの充電電流を接地電位へ放電する。なお、ＮＭＯＳ４５がオフ状態のときには出力電位ｏｕｔはハイレベルであり、放電部３０は放電をしていない。
【００２９】
かかる動作により、降圧電位ｐｏｓが判定電位Ｖｊである１．３Ｖ以上になったときに、放電処理がなされるので、二次電池３が過充電されるのを防止することができる。
【００３０】
選択信号入力端子４９にローレベルの選択信号を入力した場合には、ＮＭＯＳ４８がオンし、ＮＭＯＳ４６がオフする。これによって、ＮＭＯＳ４５及びＮＭＯＳ４７のうちのＮＭＯＳ４７が選択され、ＮＭＯＳ４７のソースにはノードｎ１の電位である−Ｖｔｄ（例えば０．６Ｖ）が供給される。
【００３１】
したがって、降圧部２０からＮＭＯＳ４７のゲートに供給される降圧電位ｐｏｓが、ノードｎ１の電位である−Ｖｔｄと、ＮＭＯＳ４７の閾値Ｖｔ４７との和以上になった場合に、ＮＭＯＳ４７がオンする。当該和によって得られた電位が、放電処理を行うか否かを判定するための判定電位Ｖｊである。
【００３２】
Ｖｔｄが例えば−０．６Ｖ、Ｖｔ４７が例えば１．０Ｖの場合、判定電位Ｖｊは１．６Ｖ（＝１．０Ｖ＋｛−（−０．６Ｖ）｝）となる。降圧電位ｐｏｓが判定電位Ｖｊである１．６Ｖ以上になったときにＮＭＯＳ４７がオンする。
【００３３】
ＮＭＯＳ４７がオンすると、ノードｎ２の電位である出力電位ｏｕｔがローレベルになる。ローレベルの出力電位ｏｕｔは放電部３０に供給され、放電部３０は太陽電池２からの充電電流を接地電位へ放電する。
【００３４】
かかる動作により、降圧電位ｐｏｓが判定電位Ｖｊである１．６Ｖ以上になったときに、放電処理がなされるので、二次電池３が過充電されるのを防止することができる。
【００３５】
このように、選択信号入力端子４９にロー及びハイのいずれか一方のレベルの信号を入力することによって、放電処理を行うか否かを判定するための判定電位Ｖｊを選択することができる。上記した例の場合には、１．３Ｖと１．６Ｖのいずれかを判定電位Ｖｊとして選択することができる。
【００３６】
上記したように、本実施例の充電装置１によれば、閾値電圧が互いに異なる２つのＮＭＯＳトランジスタのうちの１つを選択することにより、放電処理を行うか否かを判定するための判定電位Ｖｊを２つの電位のうちから選択することができるので、セル電圧が互いに異なる２種類の二次電池に対応した過充電防止処理を行うことができる。かかる構成とすることにより、降圧部における降圧値を従来よりも増加させる必要がなく、回路面積の増加も抑制できる。
【００３７】
図２は、充電装置１を含む半導体チップ１００、太陽電池２及び二次電池３がプリント基板２００に搭載されたシステム構成を示すブロック図である。
【００３８】
充電装置１は、ＬＳＩなどの半導体チップ１００の一部として構成することができる。半導体チップ１００、太陽電池２及び二次電池３は例えばプリント基板２００に搭載される。半導体チップ１００内には二次電池３の種別を判別しその種別に応じた選択信号Ｓ１を充電装置１へ通知する制御部１１０が設けられている。充電装置１においては、選択信号Ｓ１の信号レベルに応じて判定電位Ｖｊが選択される。選択信号入力端子４９（図１）への選択信号Ｓ１の入力は、半導体チップ１００の外部から供給するようにしても良い。
＜第１の実施例の変形例＞
図３は、本実施例の充電装置１の構成を示すブロック図である。以下、第1の実施例と異なる部分について主に説明する。本実施例の充電装置１は、比較的大容量の二次電池３（第１の供給先）と比較的小容量の二次電池４（第２の供給先）についての過充電を防止しつつ、二次電池３と二次電池４との間で充電電流の供給先を切り替えながら充電するものである。充電装置１は、切替部７９を含む。切替部７９の構成について以下に説明する。
【００３９】
VDD電位検出部８０の入力は、VDDに接続され、その出力はインバータ８２と２OR８４に接続されると共に、比較部４０のlo入力に接続される。VDD２電位検出部８１の入力は、VDD２に接続され、その出力は２OR８３と２OR８４に接続される。インバータ８２の出力は、２OR８３の入力に接続される。
【００４０】
ＰＭＯＳ７０のドレインは、逆流防止部１０を介して太陽電池２に接続され、ゲートはインバータ６０の出力に接続され、ソースは二次電池４に接続されている。ＰＭＯＳ７０のゲートにはインバータ６０を介して２OR８３の出力が入力される。
【００４１】
ＰＭＯＳ７１のソースは、逆流防止部１０を介して太陽電池２に接続され、ゲートはＰＭＯＳ７３及びNＭＯＳ７４からなるインバータ７５の出力に接続され、ドレインはＰＭＯＳ７２のドレインに接続されている。ＰＭＯＳ７２のドレインは、ＰＭＯＳ７１のドレインに接続され、ゲートはＰＭＯＳ７６及びNＭＯＳ７７からなるインバータ７８の出力に接続され、ソースは二次電池３に接続されている。このように、ＰＭＯＳ７１とＰＭＯＳ７２とは直列に接続されている。インバータ７５及びインバータ７８の各々には、２OR８４の出力が入力される。
【００４２】
なお、ＰＭＯＳ７１乃至７２からなる構成については、１つのＰＭＯＳで構成することもできるが、上記のような構成とすることにより、二次電池４の充電電圧ＶＤＤが二次電池３の充電電圧ＶＤＤ２よりも小さい場合でも、ＶＤＤ２からＶＤＤへ電流が流れないという効果を奏する。
二次電池３の充電電圧ＶＤＤ２が所定の値より低い場合、VDD２電位検出部８１の出力はローレベルとなり、ＰＭＯＳ７０と、ＰＭＯＳ７１及びＰＭＯＳ７２は、VDD電位検出部８０の出力で制御される。
この状態で、二次電池４の充電電圧ＶＤＤが所定の値より低い場合、VDD電位検出部８０の出力はローレベルとなり、ＰＭＯＳ７０がオンし、ＰＭＯＳ７１及びＰＭＯＳ７２がオフする。二次電池４の充電電圧ＶＤＤが所定の値より高い場合、VDD電位検出部８０の出力はハイレベルとなり、ＰＭＯＳ７０がオフし、ＰＭＯＳ７１及びＰＭＯＳ７２がオンする。つまり、VDD電位検出部８０の出力レベルに応じて、二次電池３及び二次電池４のいずれか一方が選択的に充電される。
二次電池３の充電電圧ＶＤＤ２が所定の値より高い場合、VDD２電位検出部８１の出力はハイレベルとなり、VDD電位検出部８０の出力によらず、ＰＭＯＳ７０と、ＰＭＯＳ７１及びＰＭＯＳ７２が全てオンし、二次電池３及び二次電池４が同時に充電される。
【００４３】
図４は、充電装置１における二次電池４の充電電圧ＶＤＤ及び二次電池３の充電電圧ＶＤＤ２電圧と、VDD電位検出部８０及びVDD２電位検出部８１の出力と、インバータ82の出力と、２OR８３及び８４の出力とを示すタイムチャートである。以下、図４を参照しつつ、充電装置１の動作について説明する。
【００４４】
ここで、ＤＭＯＳ４２の閾値電圧をＶｔｄ、ＮＭＯＳ４５の閾値電圧をＶｔ４５、ＮＭＯＳ４７の閾値電圧をＶｔ４７とし、Ｖｔ４７がＶｔ４５よりも大きい場合の例について説明する。また、二次電池４は二次電池３と比較し、容量は小さいが耐圧は高い二次電池である。
【００４５】
充電開始時刻である時刻Ｔ０においては、二次電池３及び二次電池４が十分に充電されておらず、VDD電位検出部８０及びVDD２電位検出部８１の出力は共にローレベルである。インバータ８２の出力はハイレベルとなり、２OR８３の出力もハイレベルとなりPMOS７０がオン、２OR８４の出力がローレベルとなりＰＭＯＳ７１及びＰＭＯＳ７２がオフするので、二次電池４が充電される。二次電池４の充電電圧は図４にＶＤＤとして示される。
NMOS４８もオンするが、降圧電位ｐｏｓが判定電位Ｖｊよりも小さい。ゆえに、ＮＭＯＳ４７がオフ状態となるので、比較部４０からの出力電位ｏｕｔはハイレベルであり、放電部３０は放電しない。
【００４６】
VDD電位検出部８０の出力がローレベルのときには、ＮＭＯＳ４８がオンし、ＮＭＯＳ４６がオフしている。つまり、閾値電圧が比較的高いＮＭＯＳ４７の側が選択されているので、判定電位Ｖｊが高く設定されている。この場合の判定電位Ｖｊは例えば１．６Ｖ（＝１．０Ｖ＋｛−（−０．６Ｖ）｝）である。
【００４７】
二次電池４が徐々に充電され、時刻Ｔ１においてその電圧値ＶＤＤがＶＨに達すると、VDD電位検出部８０の出力がハイレベルとなり、インバータ８２の出力はローレベルとなり、２OR８３の出力もローレベルとなりPMOS７０がオフ、２OR８４の出力がハイレベルとなりＰＭＯＳ７１及びＰＭＯＳ７２がオンするので、二次電池３が充電される。二次電池３の充電電圧は図４にＶＤＤ２として示される。
NMOS４６もオンするが、降圧電位ｐｏｓが判定電位Ｖｊよりも小さい。ゆえに、ＮＭＯＳ４５がオフ状態となるので、比較部４０からの出力電位ｏｕｔはハイレベルであり、放電部３０は放電しない。
VDD電位検出部８０の出力がハイレベルのときには、ＮＭＯＳ４６がオンし、ＮＭＯＳ４８がオフしている。つまり、閾値電圧が比較的低いＮＭＯＳ４５の側が選択されているので、判定電位Ｖｊが低く設定されている。この場合の判定電位Ｖｊは例えば１．３Ｖ（＝０．７Ｖ＋｛−（−０．６Ｖ）｝）である。
二次電池３が徐々に充電され、その間に二次電池４に充電された電荷がVDDを電源としたシステムの電流消費により徐々に放電され、時刻Ｔ２においてその電圧値ＶＤＤがＶLに達すると、VDD電位検出部８０の出力がローレベルとなり、インバータ８２の出力はハイレベルとなり、２OR８３の出力もハイレベルとなりPMOS７０がオン、２OR８４の出力がローレベルとなりＰＭＯＳ７１及びＰＭＯＳ７２がオフするので、二次電池４が充電される。
NMOS４８もオンするが、降圧電位ｐｏｓが判定電位Ｖｊよりも小さい。ゆえに、ＮＭＯＳ４７がオフ状態となるので、比較部４０からの出力電位ｏｕｔはハイレベルであり、放電部３０は放電しない。
【００４８】
時刻Ｔ２以降も上記したのと同様の動作を繰り返す。かかる動作により、比較的小容量の二次電池４は充放電を繰り返し、比較的大容量の二次電池３は徐々に充電される。
【００４９】
二次電池３の電圧がVDD２電位検出部８１のしきい値VFに達すると、VDD２電位検出部８１の出力はハイレベルになり、VDD電位検出部８０の出力によらず２OR８３および２OR８４の出力がハイレベルになる。PMOS７０とＰＭＯＳ７１及びＰＭＯＳ７２が共にオンし、二次電池３と二次電池４が同時に充電される。
【００５０】
二次電池３と二次電池４が同時に充電され続け、二次電池４の電圧値VDDがVHに達すると、VDD電位検出部８０の出力がハイレベルとなり、NMOS４６がオンする。
更に二次電池３と二次電池４の充電が進み、二次電池４の電圧値VDDがVC1に達すると、降圧部２０からの降圧電位ｐｏｓが判定電位Ｖｊより大きくなり、比較部４０からの出力電位ｏｕｔはローレベルとなり、放電部３０は放電し、二次電池４の電圧値VDDがVC1の電位で安定する。
二次電池４の充電電圧ＶＤＤの電位レベルに応じて充電先を二次電池３と二次電池４との間で相互に切り替えるのに連動して、判定電位Ｖｊの値も切り替えている。
ここで、降圧部２０の降圧電位ｐｏｓ＋比較部４０のNMOS４７が選択された場合の判定電位Ｖｊの和が、VDD電位検出部８０のハイ側しきい値VHより高くなるようNMOS４７のしきい値Ｖｔ４７を設定すれば、二次電池４の充電電圧ＶＤＤをＶＨとＶＬと（図４）の間で増減させつつ、放電部３０で充電電流を放電させる事なく二次電池３を徐々に充電できる。
このように、本実施例の充電装置１は、過充電を防止しつつ、２つの二次電池３及び４の間で充電先を切り替えながら充電する。比較的小容量の二次電池４は充電開始から短時間で充電されるので、システムを早期に立ち上げるための電源として利用できる。しかし、二次電池４をシステムの初期動作のための電源として利用した場合には、その電圧ＶＤＤが低下するので、二次電池４を電源として利用している期間中に比較的大容量の二次電池３を充電する。このように、比較的小容量の二次電池４をシステムの初期動作のための電源として利用しつつ、比較的大容量の二次電池３を徐々に充電し、二次電池３が十分に充電された後に二次電池３をシステムの通常動作時の電源として利用できる。充電装置１のかかる構成により、システムの早期動作と通常動作時の安定動作とを実現できる。
＜第２の実施例＞
図５は本実施例の充電装置１の構成を太陽電池２及び二次電池３と共に示すブロック図である。以下、第１の実施例と異なる部分について主に説明する。本実施例の充電装置１は、図１に示される選択信号入力端子４９及びインバータ５０を含まず、比較部４０内にＮＭＯＳ５１及び５２、選択信号入力端子５３乃至５５を含む。
【００５１】
ＮＭＯＳ４６のゲートは選択信号入力端子５３に接続されている。ＮＭＯＳ４８のゲートは選択信号入力端子５４に接続されている。ＮＭＯＳ４５乃至４８についてのその他の接続は第１の実施例と同じである。
【００５２】
ＮＭＯＳ５１のソースはＮＭＯＳ５２のドレインに接続され、ゲートは降圧部２０の出力（抵抗２２の一端）に接続され、ドレインはノードｎ２においてＰＭＯＳ４４のドレインに接続されている。ＮＭＯＳ５２のソースはノードｎ１において定電流源４１に接続され、ゲートは選択信号入力端子５５に接続され、ドレインはＮＭＯＳ５１のソースに接続されている。このように、ＰＭＯＳ４４とＮＭＯＳ５１とＮＭＯＳ５２とは直列に接続されている。以下、ＰＭＯＳ４４とＮＭＯＳ５１とＮＭＯＳ５２とが直列に接続されてなる電流路を第３の判定電流枝路と称する。第３の判定電流枝路は、ＮＭＯＳ５１のソース−ドレイン路を含んでいる。
【００５３】
充電装置１の動作について以下に説明する。ここで、ＤＭＯＳ４２の閾値電圧をＶｔｄ、ＮＭＯＳ４５の閾値電圧をＶｔ４５、ＮＭＯＳ４７の閾値電圧をＶｔ４７、ＮＭＯＳ５１の閾値電圧をＶｔ５１とし、Ｖｔ５１がＶｔ４７よりも大きく、Ｖｔ４７がＶｔ４５よりも大きい場合の例について説明する。
【００５４】
ＤＭＯＳ４２はソースフォロワ接続されているので、ＤＭＯＳ４２のソースが接続されているノードｎ１の電位は−Ｖｔｄとなる。Ｖｔｄが例えば−０．６Ｖの場合、ノードｎ１の電位は０．６Ｖとなる。
【００５５】
選択信号入力端子５３乃至５５のうちの５３のみにハイレベルの選択信号を入力した場合には、ＮＭＯＳ４６がオンし、ＮＭＯＳ４８及び５２がオフする。これによって、ＮＭＯＳ４５、４７及び５１のうちのＮＭＯＳ４５が選択され、ＮＭＯＳ４５のソースにはノードｎ１の電位である−Ｖｔｄ（例えば０．６Ｖ）が供給される。
【００５６】
したがって、降圧部２０からＮＭＯＳ４５のゲートに供給される降圧電位ｐｏｓが、ノードｎ１の電位である−Ｖｔｄと、ＮＭＯＳ４５の閾値Ｖｔ４５との和によって得られる判定電位Ｖｊ以上になった場合に、ＮＭＯＳ４５がオンする。
【００５７】
Ｖｔｄが例えば−０．６Ｖ、Ｖｔ４５が例えば０．７Ｖの場合、判定電位Ｖｊは１．３Ｖ（＝０．７Ｖ＋｛−（−０．６Ｖ）｝）となる。降圧電位ｐｏｓが判定電位Ｖｊである１．３Ｖ以上になったときにＮＭＯＳ４５がオンする。
【００５８】
ＮＭＯＳ４５がオンすると、ノードｎ２の電位である出力電位ｏｕｔがローレベルになる。ローレベルの出力電位ｏｕｔは放電部３０に供給され、放電部３０は太陽電池２からの充電電流を接地電位へ放電する。
【００５９】
かかる動作により、降圧電位ｐｏｓが判定電位Ｖｊである１．３Ｖ以上になったときに、放電処理がなされるので、二次電池３が過充電されるのを防止することができる。
【００６０】
選択信号入力端子５３乃至５５のうちの５４のみにハイレベルの選択信号を入力した場合には、ＮＭＯＳ４８がオンし、ＮＭＯＳ４６及び５２がオフする。これによって、ＮＭＯＳ４５、４７及び５１のうちのＮＭＯＳ４７が選択され、ＮＭＯＳ４７のソースにはノードｎ１の電位である−Ｖｔｄ（例えば０．６Ｖ）が供給される。
【００６１】
したがって、降圧部２０からＮＭＯＳ４７のゲートに供給される降圧電位ｐｏｓが、ノードｎ１の電位である−Ｖｔｄと、ＮＭＯＳ４７の閾値Ｖｔ４７との和によって得られる判定電位Ｖｊ以上になった場合に、ＮＭＯＳ４７がオンする。
【００６２】
Ｖｔｄが例えば−０．６Ｖ、Ｖｔ４５が例えば１．０Ｖの場合、判定電位Ｖｊは１．６Ｖ（＝１．０Ｖ＋｛−（−０．６Ｖ）｝）となる。降圧電位ｐｏｓが判定電位Ｖｊである１．６Ｖ以上になったときにＮＭＯＳ４７がオンする。
【００６３】
ＮＭＯＳ４７がオンすると、ノードｎ２の電位である出力電位ｏｕｔがローレベルになる。ローレベルの出力電位ｏｕｔは放電部３０に供給され、放電部３０は太陽電池２からの充電電流を接地電位へ放電する。
【００６４】
かかる動作により、降圧電位ｐｏｓが判定電位Ｖｊである１．６Ｖ以上になったときに、放電処理がなされるので、二次電池３が過充電されるのを防止することができる。
【００６５】
選択信号入力端子５３乃至５５のうちの５５のみにハイレベルの選択信号を入力した場合には、ＮＭＯＳ５２がオンし、ＮＭＯＳ４６及び４８がオフする。これによって、ＮＭＯＳ４５、４７及び５１のうちのＮＭＯＳ５１が選択され、ＮＭＯＳ５１のソースにはノードｎ１の電位である−Ｖｔｄ（例えば０．６Ｖ）が供給される。
【００６６】
したがって、降圧部２０からＮＭＯＳ５１のゲートに供給される降圧電位ｐｏｓが、ノードｎ１の電位である−Ｖｔｄと、ＮＭＯＳ５１の閾値Ｖｔ５１との和によって得られる判定電位Ｖｊ以上になった場合に、ＮＭＯＳ５１がオンする。
【００６７】
Ｖｔｄが例えば−０．６Ｖ、Ｖｔ５１が例えば１．５Ｖの場合、判定電位Ｖｊは２．１Ｖ（＝１．５Ｖ＋｛−（−０．６Ｖ）｝）となる。降圧電位ｐｏｓが判定電位Ｖｊである２．１Ｖ以上になったときにＮＭＯＳ５１がオンする。
【００６８】
ＮＭＯＳ５１がオンすると、ノードｎ２の電位である出力電位ｏｕｔがローレベルになる。ローレベルの出力電位ｏｕｔは放電部３０に供給され、放電部３０は太陽電池２からの充電電流を接地電位へ放電する。
【００６９】
かかる動作により、降圧電位ｐｏｓが判定電位Ｖｊである２．１Ｖ以上になったときに、放電処理がなされるので、二次電池３が過充電されるのを防止することができる。
【００７０】
上記したように、本実施例の充電装置１によれば、選択信号入力端子５３乃至５５への選択信号の入力により、３つの判定電位Ｖｊのうちの１つを選択して設定することができる。これにより、セル電圧が互いに異なる３種類の二次電池にも対応することができる。
【００７１】
第１の実施例、その変形例及び第２の実施例においては、比較部４０においてＰＭＯＳ４３及び４４を用いているが、これらの代わりに抵抗を用いても良い。また、これらの代わりに定電流源を用いても良い。
【００７２】
第１の実施例、その変形例及び第２の実施例においては、比較部４０におけるＰＭＯＳ４３のゲートをそのドレインに接続し、ＰＭＯＳ４４のゲートをそのドレインに接続しているが、ＰＭＯＳ４４のゲートをＰＭＯＳ４３のドレインに接続しても良い。
【００７３】
第１の実施例、その変形例及び第２の実施例においては、ＰＭＯＳ４３及び４４の各々のソースに太陽電池２の出力電位ＶＳＣを入力しているが、これらのソースを図示せぬ別の電源に接続しても良い。
【００７４】
第１の実施例、その変形例及び第２の実施例においては、充電の対象を二次電池としているが、充電の対象はコンデンサでも良い。
【００７５】
第１の実施例、その変形例及び第２の実施例においては、電圧供給源を太陽電池としているが、電圧供給源は太陽電池以外の電源でも良い。
【００７６】
第２の実施例においては、閾値電圧が互いに異なる３つのＮＭＯＳを用いて３つの判定電位のうちの１つを選択して設定する構成としたが、閾値電圧が互いに異なる４つ以上のＮＭＯＳを用いて４つ以上の判定電位のうちの１つを選択して設定する構成としても良い。
【符号の説明】
【００７７】
１ 充電装置
２ 太陽電池
３ 二次電池
４ 二次電池
１０ 逆流防止部
２０ 降圧部
３０ 放電部（遮断部）
４０ 比較部（比較検出部）
７９ 切替部
１００ 半導体チップ
２００ プリント基板
【特許請求の範囲】
【請求項１】
入力される充電電流を逆流防止部を介して二次電池へ供給する充電装置であって、
二次電池の充電可能電圧に応じて決定される選択信号に応じて少なくとも２つの判定電位のうちの１つを選択して当該選択した判定電位と前記逆流防止部の下流の電位に基づく比較電位とを比較して満充電状態を検出する比較検出部と、
前記比較検出部が満充電状態を検出したときに前記逆流防止部への前記充電電流の供給を遮断する遮断部と、を含むことを特徴とする充電装置。
【請求項２】
前記比較検出部は、前記逆流防止部の上流の電位と基準電位との間に共通の定電流源を介して接続された基準電流枝路及び少なくとも２つの判定電流枝路と、前記判定電流枝路の１つを選択する選択部と、を含み、
前記基準電流枝路は、前記基準電位に接続されたゲートを有する第１の電界効果トランジスタのソース−ドレイン路を含み、
前記判定電流枝路の各々は、前記比較電位に接続されたゲートを有する第２の電界効果トランジスタのソース−ドレイン路と、これに直列に接続され且つ前記選択部によって選択されたときにオンするスイッチと、を含み、
前記第２の電界効果トランジスタの各々のソース−ドレイン間導通開始ゲート電圧は互いに異なることを特徴とする請求項１に記載の充電装置。
【請求項３】
前記第１の電界効果トランジスタはデプレッション型電界効果トランジスタであり、
前記第２の電界効果トランジスタはエンハンス型電界効果トランジスタであることを特徴とする請求項２に記載の充電装置。
【請求項４】
前記基準電位は接地電位であることを特徴とする請求項１乃至３のいずれか１つに記載の充電装置。
【請求項５】
前記逆流防止部の下流の電位を所定電圧だけ降圧してこれを前記比較電位とする降圧部を含むことを特徴とする請求項１乃至４のいずれか１つに記載の充電装置。
【請求項６】
前記遮断部は、前記充電電流を放電することによって前記充電電流の前記逆流防止部への供給を遮断することを特徴とする請求項１乃至５のいずれか１つに記載の充電装置。
【請求項７】
前記逆流防止部の下流は第１の供給先と第２の供給先とに分かれており、
前記比較検出部による検出結果に応じて前記充電電流の供給先を前記第１の供給先と前記第２の供給先との間で相互に切り替える切替部を更に含むことを特徴とする請求項１乃至６のいずれか１つに記載の充電装置。
【請求項８】
前記比較検出部は、前記検出結果を前記選択信号とすることを特徴とする請求項７に記載の充電装置。
【請求項１】
入力される充電電流を逆流防止部を介して二次電池へ供給する充電装置であって、
二次電池の充電可能電圧に応じて決定される選択信号に応じて少なくとも２つの判定電位のうちの１つを選択して当該選択した判定電位と前記逆流防止部の下流の電位に基づく比較電位とを比較して満充電状態を検出する比較検出部と、
前記比較検出部が満充電状態を検出したときに前記逆流防止部への前記充電電流の供給を遮断する遮断部と、を含むことを特徴とする充電装置。
【請求項２】
前記比較検出部は、前記逆流防止部の上流の電位と基準電位との間に共通の定電流源を介して接続された基準電流枝路及び少なくとも２つの判定電流枝路と、前記判定電流枝路の１つを選択する選択部と、を含み、
前記基準電流枝路は、前記基準電位に接続されたゲートを有する第１の電界効果トランジスタのソース−ドレイン路を含み、
前記判定電流枝路の各々は、前記比較電位に接続されたゲートを有する第２の電界効果トランジスタのソース−ドレイン路と、これに直列に接続され且つ前記選択部によって選択されたときにオンするスイッチと、を含み、
前記第２の電界効果トランジスタの各々のソース−ドレイン間導通開始ゲート電圧は互いに異なることを特徴とする請求項１に記載の充電装置。
【請求項３】
前記第１の電界効果トランジスタはデプレッション型電界効果トランジスタであり、
前記第２の電界効果トランジスタはエンハンス型電界効果トランジスタであることを特徴とする請求項２に記載の充電装置。
【請求項４】
前記基準電位は接地電位であることを特徴とする請求項１乃至３のいずれか１つに記載の充電装置。
【請求項５】
前記逆流防止部の下流の電位を所定電圧だけ降圧してこれを前記比較電位とする降圧部を含むことを特徴とする請求項１乃至４のいずれか１つに記載の充電装置。
【請求項６】
前記遮断部は、前記充電電流を放電することによって前記充電電流の前記逆流防止部への供給を遮断することを特徴とする請求項１乃至５のいずれか１つに記載の充電装置。
【請求項７】
前記逆流防止部の下流は第１の供給先と第２の供給先とに分かれており、
前記比較検出部による検出結果に応じて前記充電電流の供給先を前記第１の供給先と前記第２の供給先との間で相互に切り替える切替部を更に含むことを特徴とする請求項１乃至６のいずれか１つに記載の充電装置。
【請求項８】
前記比較検出部は、前記検出結果を前記選択信号とすることを特徴とする請求項７に記載の充電装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−６０７３３（Ｐ２０１２−６０７３３Ａ）
【公開日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願番号】特願２０１０−１９９８０６（Ｐ２０１０−１９９８０６）
【出願日】平成２２年９月７日（２０１０．９．７）
【出願人】（３０８０３３７１１）ラピスセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
【公開日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願日】平成２２年９月７日（２０１０．９．７）
【出願人】（３０８０３３７１１）ラピスセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
[ Back to top ]