冗長構成における異常データチェック方法及び装置
【課題】本発明は冗長構成における異常データチェック方法及び装置に関し、予備制御部が正常に新主制御部となり正常に動作することができるようにした冗長構成における異常データチェック方法及び装置を提供することを目的としている。
【解決手段】複数の制御部が冗長構成を組み、複数の信号処理部１２を制御する装置において、前記主制御部１１Ａは信号処理部１２に制御指示すると共に、その制御指示内容を予備制御部１１Ｂに転送し、信号処理部１２は主制御部１１Ａからの制御指示内容を確認し、指示内容通りに動作可能であれば制御指示ＯＫの応答を主制御部１１Ａに返し、主制御部１１Ａが動作不具合となりアラームを検出した場合には、前記予備制御部１１Ｂが主制御部となり、主制御部１１Ａからの信号処理部１２への制御指示内容がＮＧであった場合にのみ、信号処理部１２は主制御部１１Ａだけでなく予備制御部１１Ｂへも応答を返すように構成される。
【解決手段】複数の制御部が冗長構成を組み、複数の信号処理部１２を制御する装置において、前記主制御部１１Ａは信号処理部１２に制御指示すると共に、その制御指示内容を予備制御部１１Ｂに転送し、信号処理部１２は主制御部１１Ａからの制御指示内容を確認し、指示内容通りに動作可能であれば制御指示ＯＫの応答を主制御部１１Ａに返し、主制御部１１Ａが動作不具合となりアラームを検出した場合には、前記予備制御部１１Ｂが主制御部となり、主制御部１１Ａからの信号処理部１２への制御指示内容がＮＧであった場合にのみ、信号処理部１２は主制御部１１Ａだけでなく予備制御部１１Ｂへも応答を返すように構成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は冗長構成における異常データチェック方法及び装置に関し、更に詳しくは冗長構成された主制御部と予備制御部とが複数の信号処理部を制御する装置における冗長構成における異常データチェック方法及び装置に関する。
【背景技術】
【０００２】
図６は信号処理システムの概念図である。１は上位装置、１０は該上位装置１と信号線２で接続される下位装置である。下位装置１０は、制御部１１と、該制御部１１で制御される信号処理部１２とから構成されている。制御部１１と信号処理部１２は信号線１３で接続されている。制御部１１は冗長構成になっており、主制御部１１Ａと予備制御部１１Ｂとから構成されている。以降、主制御部１１ＡをＭＡＩＮ、予備制御部１１ＢをＳＴＢＹと呼ぶことにする。
【０００３】
このように構成されたシステムは、上位装置１と下位装置１０とが信号線２で接続されており、下位装置１０はＭＡＩＮとＳＴＢＹの冗長構成を組み、上位装置１からの指示に従い、信号処理部１２の制御を行なっている。次に、ＭＡＩＮ、ＳＴＢＹの制御部１１と、信号処理部１２との通信概略について説明する。
【０００４】
図７は従来装置の構成例を示すブロック図である。図６と同一のものは、同一の符号を付して示す。ＭＡＩＮは信号処理部１２に制御指示を行なうと共にＳＴＢＹに制御指示内容を転送する（１））。信号処理部１２は、ＭＡＩＮからの制御指示を受けると、この制御指示内容を確認し、制御指示に対する動作可否を判断する（２））。信号処理部１２は、制御指示内容の確認結果及び動作可否結果をＭＡＩＮに対して応答として返す（３））。ＭＡＩＮは、信号処理部１２からの応答内容を確認し、その後新たな制御指示を行なう（４））。つまり、前記した１）の処理に戻る。
【０００５】
図８は不具合発生の説明図である。図６と同一のものは、同一の符号を付して示す。ＭＡＩＮにて不具合が発生したものとする（１））。この時、ＭＡＩＮにてアラーム（ＡＬＭ）を検出する（２））。この時、ＭＡＩＮからＳＴＢＹに向けてハード信号でアラームを通知する（３））。このアラーム通知により、ＳＴＢＹは新ＭＡＩＮとなる（４））。新ＭＡＩＮは、信号処理部１２と通信を行なう（５））。
【０００６】
図９はＭＡＩＮ／ＳＴＢＹと信号処理部の構成例を示す図である。図６と同一のものは、同一の符号を付して示す。ＭＡＩＮ又はＳＴＢＹは、ＣＰＵ２１と、通信部２２と、制御部２３と系間メモリ２４とで構成されている。信号処理部１２は、ＣＰＵ３１と、通信部３２と、制御部３３と処理部３４から構成されている。
【０００７】
ＭＡＩＮとＳＴＢＹの構成は共通であり、ＭＡＩＮ時に通信部２２で信号処理部１２と通信を行ない、制御指示内容が格納される系間メモリ２４の情報をＳＴＢＹへ転送する。また、アラーム時にはＳＴＢＹへアラームを通知する。ＳＴＢＹ時は、ＭＡＩＮからの制御指示内容を系間メモリ２４に格納する。信号処理部１２は、通信部３２にてＭＡＩＮと通信を行ない、処理部３４にて制御指示判断及び信号処理を行なう。即ち、制御部１１の通信部２２は、ＭＡＩＮ時には信号処理部との通信を行ない、ＳＴＢＹ時には未使用となる。制御部１１の制御部２３はＭＡＩＮ時にはＳＴＢＹへの制御指示及びアラーム通知を行なう。ＳＴＢＹ時には、ＭＡＩＮからの制御指示を受ける。
【０００８】
また、その他の事例として、デュアルコア構成による冗長構成等もある（例えば特許文献１又は特許文献２参照）。図１０は従来装置の他の構成例を示す図である。図において、４０ＡはＣＰＵ１、４０ＢはＣＰＵ２、４１はこれらＣＰＵ１及びＣＰＵ２と接続されるバス制御部、４２は各種Ｉ／Ｏである。このような装置の動作概要を説明すれば、以下の通りである。
１）ＣＰＵ１又はＣＰＵ２がバス制御部４１にアクセスする。
２）バス制御部４１は各種Ｉ／Ｏ４２にアクセスする。
３）各種Ｉ／Ｏ４２がバス制御部４１に応答する。
４）バス制御部４１はこの応答を受けると、ＣＰＵ１，ＣＰＵ２それぞれに応答する。
【特許文献１】特開２００２−３５３８８１号公報（段落００１０〜００４６、図１〜図６）
【特許文献２】特開平８−１９０４９４号公報（段落００２２〜００４２、図１〜図３）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図１１は従来装置の問題点の説明図である。ＭＡＩＮが何らかの理由で動作不可（アラーム検出、又はアラーム未検出状態）となり、図１１の１）にて、信号処理部１２に異常な制御指示を行なった場合、信号処理部１２は２）にて制御指示内容と動作可否を判断後、３）にて、ＭＡＩＮにＮＧ応答を返すが、ＭＡＩＮが動作不可となり、信号処理部１２からの応答を認識できない状態に陥ってしまった場合に、ＳＴＢＹが新ＭＡＩＮとして動作する際に、この異常指示内容を引き継いだ状態のままなので、その後の運用に影響を与えてしまう。
【００１０】
また、その他の事例として、デュアルコア構成による下記図１２に示すような冗長構成もある。図１２において、図１０と同一のものは、同一の符号を付して示す。図１２において、４０ＡはＭＡＩＮ（ＣＰＵ１）、４０ＢはＳＴＢＹ（ＣＰＵ２）である。この方式によれば、常時ＣＰＵ１，ＣＰＵ２にバス制御部４１より応答を返しているため、ＣＰＵ１又はＣＰＵ２のバス制御部間の通信トラフィック量が多くなるという課題がある。
【００１１】
本発明はこのような課題に鑑みてなされたものであって、ＭＡＩＮが動作不具合になった際に、ＳＴＢＹが正常に新ＭＡＩＮとなり正常に動作することができるようにした冗長構成における異常データチェック方法及び装置を提供することを目的としている。
【課題を解決するための手段】
【００１２】
（１）請求項１記載の発明は、主制御部部と予備制御部が冗長構成を組み、複数の信号処理部を制御する装置において、主制御部は信号処理部に制御指示すると共に、その制御指示内容を予備制御部に転送し、信号処理部は主制御部からの制御指示内容を確認し、指示内容通りに動作可能であれば制御指示ＯＫの応答を主制御部に返し、主制御部が動作不具合となりアラームを検出した場合には、前記予備制御部が主制御部となり、主制御部からの信号処理部への制御指示内容がＮＧであった場合にのみ、信号処理部は主制御部だけでなく予備制御部へも応答を返すようにしたことを特徴とする。
【００１３】
（２）請求項２記載の発明は、前記主制御部と予備制御部のいずれも信号処理部からの応答を受信し、応答結果を認識することを特徴とする。
（３）請求項３記載の発明は、前記予備制御部にて信号処理部からの応答結果と主制御部からの制御指示内容との整合性を確認し、制御指示内容がＮＧであった場合に、その制御指示内容に基づく管理情報をその後の運用に使用しないことを特徴とする。
【００１４】
（４）請求項４記載の発明は、前記予備制御部が主制御部の動作不具合により新主制御部となった場合に、請求項３での管理情報を参照することを特徴とする。
（５）請求項５記載の発明は、主制御部部と予備制御部が冗長構成を組み、複数の信号処理部を制御する装置において、前記主制御部は信号処理部に制御指示すると共に、その制御指示内容を予備制御部に転送する転送手段と、信号処理部は主制御部からの制御指示内容を確認し、指示内容通りに動作可能であれば制御指示ＯＫの応答を主制御部に返す応答制御部とを具備し、主制御部が動作不具合となりアラームを検出した場合には、前記予備制御部が主制御部となり、主制御部からの信号処理部への制御指示内容がＮＧであった場合にのみ、信号処理部は主制御部だけでなく予備制御部へも応答を返すようにしたことを特徴とする。
【発明の効果】
【００１５】
（１）請求項１記載の発明によれば、主制御部が動作不具合になった際に、予備制御部が正常に新主制御部となり正常に動作することができる。
（２）請求項２記載の発明によれば、主制御部のみならず予備制御部も信号処理部からの応答を受信し、応答結果を認識することができる。
【００１６】
（３）請求項３記載の発明によれば、予備制御部にて信号処理部からの応答結果と主制御部からの制御指示内容との整合性を確認することにより、その制御指示内容をその後の運用に使用しないように管理することができる。
【００１７】
（４）請求項４記載の発明によれば、主制御部の動作不具合により新主制御部となった場合、請求項３での管理情報を参照することで、正常な動作を行なうことができる。
（５）請求項５記載の発明によれば、主制御部が動作不具合になった際に、予備制御部が正常に新主制御部となり正常に動作することができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明の実施の形態を詳細に説明する。その前に、本願発明の構成の概略を説明する。
（１）信号処理部は、主制御部からの制御指示内容を確認し、指示内容通りに動作可能であれば、制御指示ＯＫ、動作不可であれば制御指示ＮＧの応答を主制御部のみに行なうが、制御指示内容がＮＧの場合のみは、主制御部のみならず予備制御部へも制御指示ＮＧの応答を返す。
【００１９】
（２）予備制御部は、主制御部がアラームを出した場合に、新主制御部となり、信号処理部からの応答を受信するが、ＳＴＢＹ時も信号処理部からの応答を受信し、応答結果を認識できるようにする。
【００２０】
（３）予備制御部にて、信号処理部からの応答結果と主制御部からの制御指示内容との整合性を確認し、その制御指示内容をその後の運用に使用しないように管理するこちができるようにする。
【００２１】
（４）予備制御部が、主制御部の動作不具合により新主制御部になった場合に、上記（３）での管理情報を参照することで、信号処理部から同様に応答ＮＧが返ってくるような制御指示内容を信号処理部に送信する。
【００２２】
（５）信号処理部は、主制御部からの制御指示内容を確認し、指示内容通りに動作可能であれば、制御指示ＯＫ、動作不可であれば制御指示ＮＧの応答を主制御部のみに行なうが、制御指示内容がＮＧの場合のみは、主制御部のみならず予備制御部へも制御指示ＮＧの応答を返す。
【００２３】
（１）図１は本発明の動作説明図である。図７と同一のものは同一の符号を付して示す。図において、１１ＡはＭＡＩＮ（主制御部）、１１ＢはＳＴＢＹ（予備制御部）、１２は信号処理部である。ＭＡＩＮと信号処理部１２、又はＳＴＢＹと信号処理部１２とは信号線で接続されている。同様に、ＳＴＢＹと信号処理部１２、ＭＡＩＮとＳＴＢＹ間も信号線で接続されている。このように構成された装置の動作を説明すれば、以下の通りである。
【００２４】
１）ＭＡＩＮは信号処理部１２に制御指示を行なうと共に、ＳＴＢＹに制御指示内容を転送する（従来同様）。
２）信号処理部１２は、ＭＡＩＮからの制御指示内容を確認し、制御指示に対する動作可否を判断する（従来同様）。
【００２５】
３）信号処理部１２は、ＭＡＩＮからの制御指示に対して動作可と判断した場合には、ＭＡＩＮのみに制御指示応答を返す。動作不可と判断した場合には、ＭＡＩＮだけではなく、ＳＴＢＹの両方に応答を返す（図のＰ１参照）。
【００２６】
４）ＭＡＩＮは、信号処理部１２からの応答内容を確認し、次の指示を行なう（上記１）へ）。ＳＴＢＹは上記１）にてＭＡＩＮより転送された制御指示内容と上記３）にて信号処理部１２からの応答内容との整合性を確認する。整合性結果用の管理領域をメモリマップ上に追加し、チェックＮＧの場合は異常な制御指示内容としてその後の運用に使用しないようにする。
【００２７】
このように、本発明によれば、主制御部が動作不具合になった際に、予備制御部が正常に新主制御部となり正常に動作することができる。また、主制御部のみならず予備制御部も信号処理部からの応答を受信し、応答結果を認識することができる。また、主制御部が動作不具合になった際に、予備制御部が正常に新主制御部となり正常に動作することができる。
【００２８】
（２）請求項２記載の発明によれば、主制御部のみならず予備制御部も信号処理部からの応答を受信し、応答結果を認識することができる。
（３）請求項３記載の発明によれば、予備制御部にて信号処理部からの応答結果と主制御部からの制御指示内容との整合性を確認することにより、その制御指示内容をその後の運用に使用しないように管理することができる。
【００２９】
（４）請求項４記載の発明によれば、主制御部の動作不具合により新主制御部となった場合、請求項３での管理情報を参照することで、正常な動作を行なうことができる。
制御部にて信号処理部からの応答結果と主制御部からの制御指示内容との整合性を確認することにより、その制御指示内容をその後の運用に使用しないように管理することができる。
【００３０】
（５）請求項５記載の発明によれば、主制御部が動作不具合になった際に、予備制御部が正常に新主制御部となり正常に動作することができる。また、主制御部のみならず予備制御部も信号処理部からの応答を受信し、応答結果を認識することができる。また、主制御部が動作不具合になった際に、予備制御部が正常に新主制御部となり正常に動作することができる。
【００３１】
図２は本発明のＭＡＩＮ／ＳＴＢＹと信号処理部の構成例を示す図である。図９と同一のものは、同一の符号を付して示す。ＭＡＩＮとＳＴＢＹの構成は１１に示す構成と同じである。ＭＡＩＮの動作時は、図９に示す動作と同じである。ＳＴＢＹの動作は以下に示す通りである。ＳＴＢＹは、ＭＡＩＮからの制御指示と信号処理部１２からの応答内容の整合性を確認／管理する。そして、ＳＴＢＹはＭＡＩＮからの制御指示内容を系間メモリ２４に格納する。一方、信号処理部１２は、ＭＡＩＮからの制御指示がＮＧの場合のみ、ＭＡＩＮだけでなく、ＳＴＢＹにも応答する。このような構成をとることにより、ＭＡＩＮに障害が発生して、ＳＴＢＹが新しいＭＡＩＮとなる時に、正常な動作をすることが可能となる。
【００３２】
以上、説明したように、本発明によれば、主制御部が動作不具合になった際に、予備制御部が正常に新主制御部となり正常に動作することができる。また、主制御部のみならず予備制御部も信号処理部からの応答を受信し、応答結果を認識することができる。また、予備制御部にて信号処理部からの応答結果と主制御部からの制御指示内容との整合性を確認することにより、その制御指示内容をその後の運用に使用しないように管理することができる。更に、主制御部の動作不具合により新主制御部となった場合、元の動作系での管理情報を参照することで、正常な動作を行なうことができる。
【００３３】
図３は本発明の第１の動作シーケンスを示す図である。ＭＡＩＮとＳＴＢＹと信号処理部１２の動作を示している。この図は、ＭＡＩＮが制御指示前にアラームが発生した場合を示している。ＭＡＩＮで不具合が発生すると（Ｓ１）、ＭＡＩＮはアラーム（ＡＬＭ）を発生する（Ｓ２）。ＭＡＩＮはアラームが発生すると、ＳＴＢＹに対してＡＬＭ通知を行なう（Ｓ３）。このＡＬＭ通知を受けたＳＴＢＹは、新ＭＡＩＮとなる（Ｓ４）。新ＭＡＩＮとなったら、該新ＭＡＩＮは信号処理部１２へ正常な制御指示を通知する（Ｓ５）。
【００３４】
信号処理部１２は、新ＭＡＩＮからの制御指示を確認する（Ｓ６）。動作がＯＫであると、信号処理部１２は新ＭＡＩＮに対して制御指示応答を返す（Ｓ７）。信号処理部１２からのＯＫ応答を受けた新ＭＡＩＮは、応答を確認する（Ｓ８）。その後、新たな制御指示に入る。
【００３５】
図４は本発明の第２の動作シーケンスを示す図であり、ＭＡＩＮが異常な制御指示を行なった後にアラームが発生した場合を示している。先ずＭＡＩＮで不具合が発生する（Ｓ１）。該ＭＡＩＮは、異常の制御指示を行なう（Ｓ２）。そして、ＳＴＢＹに異常の制御指示を出し（Ｓ３）、信号処理部１２に異常の制御指示を出す（Ｓ４）。ＭＡＩＮは、不具合が発生した後、アラームが発生する（Ｓ５）。このアラーム通知は、ＳＴＢＹへ出される（Ｓ８）。
【００３６】
ＡＬＭ通知を受けたＳＴＢＹは新ＭＡＩＮとなる（Ｓ８）。一方、ステップＳ４でＭＡＩＮからの制御指示（異常）を受けた信号処理部１２は、その制御指示を確認し（Ｓ７）、制御指示応答（ＮＧ応答）を新ＭＡＩＮに対して通知する（Ｓ９）。このＮＧ応答を受けた新ＭＡＩＮは、応答確認を行なう（Ｓ１０）。具体的には、制御指示１）と応答結果３）の整合性を確認し、使用禁止データとして管理する。その後、新ＭＡＩＮはＭＡＩＮとして新たな制御指示を行なう。
【００３７】
図５は本発明の第３の動作の動作シーケンスを示す図で、ＭＡＩＮが異常な制御指示を行ない、信号処理部１２からの応答後にアラームが発生した場合の動作を示している。先ずＭＡＩＮで不具合が発生したものとする（Ｓ１）。この結果、ＭＡＩＮは制御指示（異常）を指示する（Ｓ２）。具体的には、ＳＴＢＹに通知し（Ｓ３）、信号処理部１２に通知する（Ｓ４）。
【００３８】
信号処理部１２では、制御指示（異常）を受けると、この制御指示を確認し（Ｓ５）、動作ＮＧを確認する。信号処理部１２は動作ＮＧを確認すると、制御指示応答を作成する（Ｓ６）。作成されたＮＧ応答は、ＭＡＩＮに対して通知され（Ｓ７）、ＳＴＢＹに対して通知される（Ｓ８）。
【００３９】
一方、ＭＡＩＮでは動作不可となったものとする（Ｓ９）。この結果、ＭＡＩＮからアラームが発生する（Ｓ１０）。なお、ＳＴＢＹでは、信号処理部１２からのＮＧ応答を受けて応答確認を行なう（Ｓ１１）。具体的には、制御指示１）と応答結果３）の整合性を確認し、使用禁止データとして系間メモリ２４に格納し、管理する（Ｓ１１）。この後、ＳＴＢＹはＭＡＩＮからのアラーム通知を受ける（Ｓ１２）。アラーム通知を受けたＳＴＢＹは新ＭＡＩＮになり、新たな制御指示を行なう（Ｓ１３）。
【００４０】
このように、本発明によれば、主制御部は信号処理部に制御指示すると共に、その制御指示内容を予備制御部に転送し、信号処理部は主制御部からの制御指示内容を確認し、指示内容通りに動作可能であれば制御指示ＯＫの応答を主制御部に返し、主制御部が動作不具合となりアラームを検出した場合には、前記予備制御部が主制御部となり、主制御部からの信号処理部への制御指示内容がＮＧであった場合にのみ、信号処理部は主制御部だけでなく予備制御部へも応答を返すようにしているので、主制御部が動作不具合になった際に、予備制御部が正常に新主制御部となり正常に動作することができるようにした冗長構成における異常データチェック方法及び装置を提供することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の動作説明図である。
【図２】本発明のＭＡＩＮ／ＳＴＢＹと信号処理部の構成例を示す図である。
【図３】本発明の第１の動作シーケンスを示す図である。
【図４】本発明の第２の動作シーケンスを示す図である。
【図５】本発明の第３の動作シーケンスを示す図である。
【図６】信号処理システムの概念図である。
【図７】従来装置の構成例を示すブロック図である。
【図８】不具合発生の説明図である。
【図９】ＭＡＩＮ／ＳＴＢＹと信号処理部の構成例を示す図である。
【図１０】従来装置の他の構成例を示す図である。
【図１１】従来装置の問題点の説明図である。
【図１２】従来装置の他の問題点の説明図である。
【符号の説明】
【００４２】
１１Ａ 主制御部（ＭＡＩＮ）
１１Ｂ 予備制御部（ＳＴＢＹ）
１２ 信号処理部
【技術分野】
【０００１】
本発明は冗長構成における異常データチェック方法及び装置に関し、更に詳しくは冗長構成された主制御部と予備制御部とが複数の信号処理部を制御する装置における冗長構成における異常データチェック方法及び装置に関する。
【背景技術】
【０００２】
図６は信号処理システムの概念図である。１は上位装置、１０は該上位装置１と信号線２で接続される下位装置である。下位装置１０は、制御部１１と、該制御部１１で制御される信号処理部１２とから構成されている。制御部１１と信号処理部１２は信号線１３で接続されている。制御部１１は冗長構成になっており、主制御部１１Ａと予備制御部１１Ｂとから構成されている。以降、主制御部１１ＡをＭＡＩＮ、予備制御部１１ＢをＳＴＢＹと呼ぶことにする。
【０００３】
このように構成されたシステムは、上位装置１と下位装置１０とが信号線２で接続されており、下位装置１０はＭＡＩＮとＳＴＢＹの冗長構成を組み、上位装置１からの指示に従い、信号処理部１２の制御を行なっている。次に、ＭＡＩＮ、ＳＴＢＹの制御部１１と、信号処理部１２との通信概略について説明する。
【０００４】
図７は従来装置の構成例を示すブロック図である。図６と同一のものは、同一の符号を付して示す。ＭＡＩＮは信号処理部１２に制御指示を行なうと共にＳＴＢＹに制御指示内容を転送する（１））。信号処理部１２は、ＭＡＩＮからの制御指示を受けると、この制御指示内容を確認し、制御指示に対する動作可否を判断する（２））。信号処理部１２は、制御指示内容の確認結果及び動作可否結果をＭＡＩＮに対して応答として返す（３））。ＭＡＩＮは、信号処理部１２からの応答内容を確認し、その後新たな制御指示を行なう（４））。つまり、前記した１）の処理に戻る。
【０００５】
図８は不具合発生の説明図である。図６と同一のものは、同一の符号を付して示す。ＭＡＩＮにて不具合が発生したものとする（１））。この時、ＭＡＩＮにてアラーム（ＡＬＭ）を検出する（２））。この時、ＭＡＩＮからＳＴＢＹに向けてハード信号でアラームを通知する（３））。このアラーム通知により、ＳＴＢＹは新ＭＡＩＮとなる（４））。新ＭＡＩＮは、信号処理部１２と通信を行なう（５））。
【０００６】
図９はＭＡＩＮ／ＳＴＢＹと信号処理部の構成例を示す図である。図６と同一のものは、同一の符号を付して示す。ＭＡＩＮ又はＳＴＢＹは、ＣＰＵ２１と、通信部２２と、制御部２３と系間メモリ２４とで構成されている。信号処理部１２は、ＣＰＵ３１と、通信部３２と、制御部３３と処理部３４から構成されている。
【０００７】
ＭＡＩＮとＳＴＢＹの構成は共通であり、ＭＡＩＮ時に通信部２２で信号処理部１２と通信を行ない、制御指示内容が格納される系間メモリ２４の情報をＳＴＢＹへ転送する。また、アラーム時にはＳＴＢＹへアラームを通知する。ＳＴＢＹ時は、ＭＡＩＮからの制御指示内容を系間メモリ２４に格納する。信号処理部１２は、通信部３２にてＭＡＩＮと通信を行ない、処理部３４にて制御指示判断及び信号処理を行なう。即ち、制御部１１の通信部２２は、ＭＡＩＮ時には信号処理部との通信を行ない、ＳＴＢＹ時には未使用となる。制御部１１の制御部２３はＭＡＩＮ時にはＳＴＢＹへの制御指示及びアラーム通知を行なう。ＳＴＢＹ時には、ＭＡＩＮからの制御指示を受ける。
【０００８】
また、その他の事例として、デュアルコア構成による冗長構成等もある（例えば特許文献１又は特許文献２参照）。図１０は従来装置の他の構成例を示す図である。図において、４０ＡはＣＰＵ１、４０ＢはＣＰＵ２、４１はこれらＣＰＵ１及びＣＰＵ２と接続されるバス制御部、４２は各種Ｉ／Ｏである。このような装置の動作概要を説明すれば、以下の通りである。
１）ＣＰＵ１又はＣＰＵ２がバス制御部４１にアクセスする。
２）バス制御部４１は各種Ｉ／Ｏ４２にアクセスする。
３）各種Ｉ／Ｏ４２がバス制御部４１に応答する。
４）バス制御部４１はこの応答を受けると、ＣＰＵ１，ＣＰＵ２それぞれに応答する。
【特許文献１】特開２００２−３５３８８１号公報（段落００１０〜００４６、図１〜図６）
【特許文献２】特開平８−１９０４９４号公報（段落００２２〜００４２、図１〜図３）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図１１は従来装置の問題点の説明図である。ＭＡＩＮが何らかの理由で動作不可（アラーム検出、又はアラーム未検出状態）となり、図１１の１）にて、信号処理部１２に異常な制御指示を行なった場合、信号処理部１２は２）にて制御指示内容と動作可否を判断後、３）にて、ＭＡＩＮにＮＧ応答を返すが、ＭＡＩＮが動作不可となり、信号処理部１２からの応答を認識できない状態に陥ってしまった場合に、ＳＴＢＹが新ＭＡＩＮとして動作する際に、この異常指示内容を引き継いだ状態のままなので、その後の運用に影響を与えてしまう。
【００１０】
また、その他の事例として、デュアルコア構成による下記図１２に示すような冗長構成もある。図１２において、図１０と同一のものは、同一の符号を付して示す。図１２において、４０ＡはＭＡＩＮ（ＣＰＵ１）、４０ＢはＳＴＢＹ（ＣＰＵ２）である。この方式によれば、常時ＣＰＵ１，ＣＰＵ２にバス制御部４１より応答を返しているため、ＣＰＵ１又はＣＰＵ２のバス制御部間の通信トラフィック量が多くなるという課題がある。
【００１１】
本発明はこのような課題に鑑みてなされたものであって、ＭＡＩＮが動作不具合になった際に、ＳＴＢＹが正常に新ＭＡＩＮとなり正常に動作することができるようにした冗長構成における異常データチェック方法及び装置を提供することを目的としている。
【課題を解決するための手段】
【００１２】
（１）請求項１記載の発明は、主制御部部と予備制御部が冗長構成を組み、複数の信号処理部を制御する装置において、主制御部は信号処理部に制御指示すると共に、その制御指示内容を予備制御部に転送し、信号処理部は主制御部からの制御指示内容を確認し、指示内容通りに動作可能であれば制御指示ＯＫの応答を主制御部に返し、主制御部が動作不具合となりアラームを検出した場合には、前記予備制御部が主制御部となり、主制御部からの信号処理部への制御指示内容がＮＧであった場合にのみ、信号処理部は主制御部だけでなく予備制御部へも応答を返すようにしたことを特徴とする。
【００１３】
（２）請求項２記載の発明は、前記主制御部と予備制御部のいずれも信号処理部からの応答を受信し、応答結果を認識することを特徴とする。
（３）請求項３記載の発明は、前記予備制御部にて信号処理部からの応答結果と主制御部からの制御指示内容との整合性を確認し、制御指示内容がＮＧであった場合に、その制御指示内容に基づく管理情報をその後の運用に使用しないことを特徴とする。
【００１４】
（４）請求項４記載の発明は、前記予備制御部が主制御部の動作不具合により新主制御部となった場合に、請求項３での管理情報を参照することを特徴とする。
（５）請求項５記載の発明は、主制御部部と予備制御部が冗長構成を組み、複数の信号処理部を制御する装置において、前記主制御部は信号処理部に制御指示すると共に、その制御指示内容を予備制御部に転送する転送手段と、信号処理部は主制御部からの制御指示内容を確認し、指示内容通りに動作可能であれば制御指示ＯＫの応答を主制御部に返す応答制御部とを具備し、主制御部が動作不具合となりアラームを検出した場合には、前記予備制御部が主制御部となり、主制御部からの信号処理部への制御指示内容がＮＧであった場合にのみ、信号処理部は主制御部だけでなく予備制御部へも応答を返すようにしたことを特徴とする。
【発明の効果】
【００１５】
（１）請求項１記載の発明によれば、主制御部が動作不具合になった際に、予備制御部が正常に新主制御部となり正常に動作することができる。
（２）請求項２記載の発明によれば、主制御部のみならず予備制御部も信号処理部からの応答を受信し、応答結果を認識することができる。
【００１６】
（３）請求項３記載の発明によれば、予備制御部にて信号処理部からの応答結果と主制御部からの制御指示内容との整合性を確認することにより、その制御指示内容をその後の運用に使用しないように管理することができる。
【００１７】
（４）請求項４記載の発明によれば、主制御部の動作不具合により新主制御部となった場合、請求項３での管理情報を参照することで、正常な動作を行なうことができる。
（５）請求項５記載の発明によれば、主制御部が動作不具合になった際に、予備制御部が正常に新主制御部となり正常に動作することができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明の実施の形態を詳細に説明する。その前に、本願発明の構成の概略を説明する。
（１）信号処理部は、主制御部からの制御指示内容を確認し、指示内容通りに動作可能であれば、制御指示ＯＫ、動作不可であれば制御指示ＮＧの応答を主制御部のみに行なうが、制御指示内容がＮＧの場合のみは、主制御部のみならず予備制御部へも制御指示ＮＧの応答を返す。
【００１９】
（２）予備制御部は、主制御部がアラームを出した場合に、新主制御部となり、信号処理部からの応答を受信するが、ＳＴＢＹ時も信号処理部からの応答を受信し、応答結果を認識できるようにする。
【００２０】
（３）予備制御部にて、信号処理部からの応答結果と主制御部からの制御指示内容との整合性を確認し、その制御指示内容をその後の運用に使用しないように管理するこちができるようにする。
【００２１】
（４）予備制御部が、主制御部の動作不具合により新主制御部になった場合に、上記（３）での管理情報を参照することで、信号処理部から同様に応答ＮＧが返ってくるような制御指示内容を信号処理部に送信する。
【００２２】
（５）信号処理部は、主制御部からの制御指示内容を確認し、指示内容通りに動作可能であれば、制御指示ＯＫ、動作不可であれば制御指示ＮＧの応答を主制御部のみに行なうが、制御指示内容がＮＧの場合のみは、主制御部のみならず予備制御部へも制御指示ＮＧの応答を返す。
【００２３】
（１）図１は本発明の動作説明図である。図７と同一のものは同一の符号を付して示す。図において、１１ＡはＭＡＩＮ（主制御部）、１１ＢはＳＴＢＹ（予備制御部）、１２は信号処理部である。ＭＡＩＮと信号処理部１２、又はＳＴＢＹと信号処理部１２とは信号線で接続されている。同様に、ＳＴＢＹと信号処理部１２、ＭＡＩＮとＳＴＢＹ間も信号線で接続されている。このように構成された装置の動作を説明すれば、以下の通りである。
【００２４】
１）ＭＡＩＮは信号処理部１２に制御指示を行なうと共に、ＳＴＢＹに制御指示内容を転送する（従来同様）。
２）信号処理部１２は、ＭＡＩＮからの制御指示内容を確認し、制御指示に対する動作可否を判断する（従来同様）。
【００２５】
３）信号処理部１２は、ＭＡＩＮからの制御指示に対して動作可と判断した場合には、ＭＡＩＮのみに制御指示応答を返す。動作不可と判断した場合には、ＭＡＩＮだけではなく、ＳＴＢＹの両方に応答を返す（図のＰ１参照）。
【００２６】
４）ＭＡＩＮは、信号処理部１２からの応答内容を確認し、次の指示を行なう（上記１）へ）。ＳＴＢＹは上記１）にてＭＡＩＮより転送された制御指示内容と上記３）にて信号処理部１２からの応答内容との整合性を確認する。整合性結果用の管理領域をメモリマップ上に追加し、チェックＮＧの場合は異常な制御指示内容としてその後の運用に使用しないようにする。
【００２７】
このように、本発明によれば、主制御部が動作不具合になった際に、予備制御部が正常に新主制御部となり正常に動作することができる。また、主制御部のみならず予備制御部も信号処理部からの応答を受信し、応答結果を認識することができる。また、主制御部が動作不具合になった際に、予備制御部が正常に新主制御部となり正常に動作することができる。
【００２８】
（２）請求項２記載の発明によれば、主制御部のみならず予備制御部も信号処理部からの応答を受信し、応答結果を認識することができる。
（３）請求項３記載の発明によれば、予備制御部にて信号処理部からの応答結果と主制御部からの制御指示内容との整合性を確認することにより、その制御指示内容をその後の運用に使用しないように管理することができる。
【００２９】
（４）請求項４記載の発明によれば、主制御部の動作不具合により新主制御部となった場合、請求項３での管理情報を参照することで、正常な動作を行なうことができる。
制御部にて信号処理部からの応答結果と主制御部からの制御指示内容との整合性を確認することにより、その制御指示内容をその後の運用に使用しないように管理することができる。
【００３０】
（５）請求項５記載の発明によれば、主制御部が動作不具合になった際に、予備制御部が正常に新主制御部となり正常に動作することができる。また、主制御部のみならず予備制御部も信号処理部からの応答を受信し、応答結果を認識することができる。また、主制御部が動作不具合になった際に、予備制御部が正常に新主制御部となり正常に動作することができる。
【００３１】
図２は本発明のＭＡＩＮ／ＳＴＢＹと信号処理部の構成例を示す図である。図９と同一のものは、同一の符号を付して示す。ＭＡＩＮとＳＴＢＹの構成は１１に示す構成と同じである。ＭＡＩＮの動作時は、図９に示す動作と同じである。ＳＴＢＹの動作は以下に示す通りである。ＳＴＢＹは、ＭＡＩＮからの制御指示と信号処理部１２からの応答内容の整合性を確認／管理する。そして、ＳＴＢＹはＭＡＩＮからの制御指示内容を系間メモリ２４に格納する。一方、信号処理部１２は、ＭＡＩＮからの制御指示がＮＧの場合のみ、ＭＡＩＮだけでなく、ＳＴＢＹにも応答する。このような構成をとることにより、ＭＡＩＮに障害が発生して、ＳＴＢＹが新しいＭＡＩＮとなる時に、正常な動作をすることが可能となる。
【００３２】
以上、説明したように、本発明によれば、主制御部が動作不具合になった際に、予備制御部が正常に新主制御部となり正常に動作することができる。また、主制御部のみならず予備制御部も信号処理部からの応答を受信し、応答結果を認識することができる。また、予備制御部にて信号処理部からの応答結果と主制御部からの制御指示内容との整合性を確認することにより、その制御指示内容をその後の運用に使用しないように管理することができる。更に、主制御部の動作不具合により新主制御部となった場合、元の動作系での管理情報を参照することで、正常な動作を行なうことができる。
【００３３】
図３は本発明の第１の動作シーケンスを示す図である。ＭＡＩＮとＳＴＢＹと信号処理部１２の動作を示している。この図は、ＭＡＩＮが制御指示前にアラームが発生した場合を示している。ＭＡＩＮで不具合が発生すると（Ｓ１）、ＭＡＩＮはアラーム（ＡＬＭ）を発生する（Ｓ２）。ＭＡＩＮはアラームが発生すると、ＳＴＢＹに対してＡＬＭ通知を行なう（Ｓ３）。このＡＬＭ通知を受けたＳＴＢＹは、新ＭＡＩＮとなる（Ｓ４）。新ＭＡＩＮとなったら、該新ＭＡＩＮは信号処理部１２へ正常な制御指示を通知する（Ｓ５）。
【００３４】
信号処理部１２は、新ＭＡＩＮからの制御指示を確認する（Ｓ６）。動作がＯＫであると、信号処理部１２は新ＭＡＩＮに対して制御指示応答を返す（Ｓ７）。信号処理部１２からのＯＫ応答を受けた新ＭＡＩＮは、応答を確認する（Ｓ８）。その後、新たな制御指示に入る。
【００３５】
図４は本発明の第２の動作シーケンスを示す図であり、ＭＡＩＮが異常な制御指示を行なった後にアラームが発生した場合を示している。先ずＭＡＩＮで不具合が発生する（Ｓ１）。該ＭＡＩＮは、異常の制御指示を行なう（Ｓ２）。そして、ＳＴＢＹに異常の制御指示を出し（Ｓ３）、信号処理部１２に異常の制御指示を出す（Ｓ４）。ＭＡＩＮは、不具合が発生した後、アラームが発生する（Ｓ５）。このアラーム通知は、ＳＴＢＹへ出される（Ｓ８）。
【００３６】
ＡＬＭ通知を受けたＳＴＢＹは新ＭＡＩＮとなる（Ｓ８）。一方、ステップＳ４でＭＡＩＮからの制御指示（異常）を受けた信号処理部１２は、その制御指示を確認し（Ｓ７）、制御指示応答（ＮＧ応答）を新ＭＡＩＮに対して通知する（Ｓ９）。このＮＧ応答を受けた新ＭＡＩＮは、応答確認を行なう（Ｓ１０）。具体的には、制御指示１）と応答結果３）の整合性を確認し、使用禁止データとして管理する。その後、新ＭＡＩＮはＭＡＩＮとして新たな制御指示を行なう。
【００３７】
図５は本発明の第３の動作の動作シーケンスを示す図で、ＭＡＩＮが異常な制御指示を行ない、信号処理部１２からの応答後にアラームが発生した場合の動作を示している。先ずＭＡＩＮで不具合が発生したものとする（Ｓ１）。この結果、ＭＡＩＮは制御指示（異常）を指示する（Ｓ２）。具体的には、ＳＴＢＹに通知し（Ｓ３）、信号処理部１２に通知する（Ｓ４）。
【００３８】
信号処理部１２では、制御指示（異常）を受けると、この制御指示を確認し（Ｓ５）、動作ＮＧを確認する。信号処理部１２は動作ＮＧを確認すると、制御指示応答を作成する（Ｓ６）。作成されたＮＧ応答は、ＭＡＩＮに対して通知され（Ｓ７）、ＳＴＢＹに対して通知される（Ｓ８）。
【００３９】
一方、ＭＡＩＮでは動作不可となったものとする（Ｓ９）。この結果、ＭＡＩＮからアラームが発生する（Ｓ１０）。なお、ＳＴＢＹでは、信号処理部１２からのＮＧ応答を受けて応答確認を行なう（Ｓ１１）。具体的には、制御指示１）と応答結果３）の整合性を確認し、使用禁止データとして系間メモリ２４に格納し、管理する（Ｓ１１）。この後、ＳＴＢＹはＭＡＩＮからのアラーム通知を受ける（Ｓ１２）。アラーム通知を受けたＳＴＢＹは新ＭＡＩＮになり、新たな制御指示を行なう（Ｓ１３）。
【００４０】
このように、本発明によれば、主制御部は信号処理部に制御指示すると共に、その制御指示内容を予備制御部に転送し、信号処理部は主制御部からの制御指示内容を確認し、指示内容通りに動作可能であれば制御指示ＯＫの応答を主制御部に返し、主制御部が動作不具合となりアラームを検出した場合には、前記予備制御部が主制御部となり、主制御部からの信号処理部への制御指示内容がＮＧであった場合にのみ、信号処理部は主制御部だけでなく予備制御部へも応答を返すようにしているので、主制御部が動作不具合になった際に、予備制御部が正常に新主制御部となり正常に動作することができるようにした冗長構成における異常データチェック方法及び装置を提供することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の動作説明図である。
【図２】本発明のＭＡＩＮ／ＳＴＢＹと信号処理部の構成例を示す図である。
【図３】本発明の第１の動作シーケンスを示す図である。
【図４】本発明の第２の動作シーケンスを示す図である。
【図５】本発明の第３の動作シーケンスを示す図である。
【図６】信号処理システムの概念図である。
【図７】従来装置の構成例を示すブロック図である。
【図８】不具合発生の説明図である。
【図９】ＭＡＩＮ／ＳＴＢＹと信号処理部の構成例を示す図である。
【図１０】従来装置の他の構成例を示す図である。
【図１１】従来装置の問題点の説明図である。
【図１２】従来装置の他の問題点の説明図である。
【符号の説明】
【００４２】
１１Ａ 主制御部（ＭＡＩＮ）
１１Ｂ 予備制御部（ＳＴＢＹ）
１２ 信号処理部
【特許請求の範囲】
【請求項１】
主制御部と予備制御部が冗長構成を組み、複数の信号処理部を制御する装置において、
主制御部は信号処理部に制御指示すると共に、その制御指示内容を予備制御部に転送し、
信号処理部は主制御部からの制御指示内容を確認し、指示内容通りに動作可能であれば制御指示ＯＫの応答を主制御部に返し、
主制御部が動作不具合となりアラームを検出した場合には、前記予備制御部が主制御部となり、主制御部からの信号処理部への制御指示内容がＮＧであった場合にのみ、信号処理部は主制御部だけでなく予備制御部へも応答を返すようにしたことを特徴とする冗長構成における異常データチェック方法。
【請求項２】
前記主制御部と予備制御部のいずれも信号処理部からの応答を受信し、応答結果を認識することを特徴とする請求項１記載の冗長構成における異常データチェック方法。
【請求項３】
前記予備制御部にて信号処理部からの応答結果と主制御部からの制御指示内容との整合性を確認し、制御指示内容がＮＧであった場合に、その制御指示内容に基づく管理情報をその後の運用に使用しないことを特徴とする請求項１又は２記載の冗長構成における異常データチェック方法。
【請求項４】
前記予備制御部が主制御部の動作不具合により新主制御部となった場合に、請求項３での管理情報を参照することを特徴とする請求項１乃至３の何れかに記載の冗長構成における異常データチェック方法。
【請求項５】
主制御部部と予備制御部が冗長構成を組み、複数の信号処理部を制御する装置において、
前記主制御部は信号処理部に制御指示すると共に、その制御指示内容を予備制御部に転送する転送手段と、
信号処理部は主制御部からの制御指示内容を確認し、指示内容通りに動作可能であれば制御指示ＯＫの応答を主制御部に返す応答制御部と
を具備し、
主制御部が動作不具合となりアラームを検出した場合には、前記予備制御部が主制御部となり、主制御部からの信号処理部への制御指示内容がＮＧであった場合にのみ、信号処理部は主制御部だけでなく予備制御部へも応答を返すようにしたことを特徴とする冗長構成における異常データチェック装置。
【請求項１】
主制御部と予備制御部が冗長構成を組み、複数の信号処理部を制御する装置において、
主制御部は信号処理部に制御指示すると共に、その制御指示内容を予備制御部に転送し、
信号処理部は主制御部からの制御指示内容を確認し、指示内容通りに動作可能であれば制御指示ＯＫの応答を主制御部に返し、
主制御部が動作不具合となりアラームを検出した場合には、前記予備制御部が主制御部となり、主制御部からの信号処理部への制御指示内容がＮＧであった場合にのみ、信号処理部は主制御部だけでなく予備制御部へも応答を返すようにしたことを特徴とする冗長構成における異常データチェック方法。
【請求項２】
前記主制御部と予備制御部のいずれも信号処理部からの応答を受信し、応答結果を認識することを特徴とする請求項１記載の冗長構成における異常データチェック方法。
【請求項３】
前記予備制御部にて信号処理部からの応答結果と主制御部からの制御指示内容との整合性を確認し、制御指示内容がＮＧであった場合に、その制御指示内容に基づく管理情報をその後の運用に使用しないことを特徴とする請求項１又は２記載の冗長構成における異常データチェック方法。
【請求項４】
前記予備制御部が主制御部の動作不具合により新主制御部となった場合に、請求項３での管理情報を参照することを特徴とする請求項１乃至３の何れかに記載の冗長構成における異常データチェック方法。
【請求項５】
主制御部部と予備制御部が冗長構成を組み、複数の信号処理部を制御する装置において、
前記主制御部は信号処理部に制御指示すると共に、その制御指示内容を予備制御部に転送する転送手段と、
信号処理部は主制御部からの制御指示内容を確認し、指示内容通りに動作可能であれば制御指示ＯＫの応答を主制御部に返す応答制御部と
を具備し、
主制御部が動作不具合となりアラームを検出した場合には、前記予備制御部が主制御部となり、主制御部からの信号処理部への制御指示内容がＮＧであった場合にのみ、信号処理部は主制御部だけでなく予備制御部へも応答を返すようにしたことを特徴とする冗長構成における異常データチェック装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００９−４８３４１（Ｐ２００９−４８３４１Ａ）
【公開日】平成２１年３月５日（２００９．３．５）
【国際特許分類】
【出願番号】特願２００７−２１２５４６（Ｐ２００７−２１２５４６）
【出願日】平成１９年８月１７日（２００７．８．１７）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２１年３月５日（２００９．３．５）
【国際特許分類】
【出願日】平成１９年８月１７日（２００７．８．１７）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]