半導体パッケージの製造方法及び半導体パッケージ
【課題】絶縁部材の充填不良を低減すること。
【解決手段】支持板４４の突起部４３が形成された面には、回路基板接続用パッド３１と、実装用パッド１６と、回路基板接続用パッド３１及び実装用パッド１６を接続する接続部（層間接続部３２及び配線部３３）がめっきにより形成される。支持板４４は、半導体チップ１４が実装された回路基板４０に対向配置され、回路基板接続用パッド３１がバンプ２０を介して内部接続用パッド１９に接続される。回路基板４０と支持板４４との間には、樹脂が充填され絶縁層１５が形成される。支持板４４は、エッチングにより除去される。
【解決手段】支持板４４の突起部４３が形成された面には、回路基板接続用パッド３１と、実装用パッド１６と、回路基板接続用パッド３１及び実装用パッド１６を接続する接続部（層間接続部３２及び配線部３３）がめっきにより形成される。支持板４４は、半導体チップ１４が実装された回路基板４０に対向配置され、回路基板接続用パッド３１がバンプ２０を介して内部接続用パッド１９に接続される。回路基板４０と支持板４４との間には、樹脂が充填され絶縁層１５が形成される。支持板４４は、エッチングにより除去される。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体パッケージの製造方法及び半導体パッケージに関するものである。
【背景技術】
【０００２】
従来、電子部品、例えば半導体チップを回路基板上に実装した半導体パッケージには、複数の半導体パッケージを相互にスタックして高密度化を図った、所謂パッケージ・オン・パッケージ（ＰＯＰ：Package On Package）構造のものがある（例えば、特許文献１参照）。このような半導体パッケージは、半導体チップが実装された回路基板と、他の半導体パッケージが実装される回路基板とを含み、２つの回路基板はバンプにより互いに接続される。そして、２つの回路基板間には、樹脂を充填して絶縁層が形成され、この絶縁層により半導体チップが封止されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２８８４９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、高集積化や処理信号数の増加により、２つの回路基板間を接続するバンプの数が増加している。このバンプ数の増加に応じてバンプのピッチが小さくなり、バンプ間の隙間が狭くなっている。このため、バンプより内側に実装された半導体チップを封止するための樹脂を、バンプの間から充填し難くなり、十分な封止ができない場合がある。これに対し、バンプ間の隙間を広くするためにバンプを小さくすると、バンプを介して接続される２つの回路基板間の距離が相対的に小さくなり、樹脂を充填し難くなる。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、一主面に突起部が形成された支持板に対して、前記突起部の先端面上の回路基板接続用パッドと、前記一主面上の実装用パッドと、前記回路基板接続用パッドと前記実装用パッドとを接続する接続部とを形成する工程と、電子部品が実装された一主面に内部接続用パッドが形成された回路基板と前記支持板とを対向させ、前記回路基板接続用パッドと前記内部接続用パッドとを接続する工程と、前記回路基板と前記支持板との間に絶縁部材を充填して絶縁層を形成する工程と、前記支持板を除去する工程と、を含む。
【発明の効果】
【０００６】
本発明の一観点によれば、絶縁部材の充填不良を低減することができる。
【図面の簡単な説明】
【０００７】
【図１】実装基板及び半導体パッケージの概略構成図。
【図２】半導体パッケージの上面図。
【図３】図２のＡ−Ａ線断面図。
【図４】図２のＢ−Ｂ線断面図。
【図５】半導体パッケージの拡大断面図。
【図６】回路基板の概略構成図。
【図７】（ａ）、（ｂ）は回路基板の製造方法を示す断面図。
【図８】（ａ）、（ｂ）は支持板の製造方法を示す断面図。
【図９】（ａ）〜（ｇ）は支持板の製造方法を示す断面図。
【図１０】（ａ）〜（ｅ）は半導体パッケージの製造方法を示す断面図。
【図１１】（ａ）、（ｂ）は別の半導体パッケージの断面図、（ｃ）は別の半導体パッケージの製造方法を示す断面図。
【発明を実施するための形態】
【０００８】
以下、添付図面を参照して一実施形態を説明する。尚、添付図面は、構造の概略を説明するためのものであり、実際の大きさ、比率を表していない。
図１に示すように、半導体パッケージ１０は、回路基板１１の下面に形成された複数の外部接続用パッド１２及びバンプ１３を介して実装基板１０１に実装される。回路基板１１の上面（一主面）には半導体チップ１４が実装されている。半導体チップ１４は電子部品の一例である。また、回路基板１１の上面には、半導体チップ１４を封止する絶縁層１５が形成されている。絶縁層１５は、絶縁部材、例えば樹脂により形成される。そして、半導体パッケージ１０には、絶縁層１５の上面から露出する複数の実装用パッド１６が形成されている。例えば、実装用パッド１６は、その上面が絶縁層１５の上面と面一となるように形成されている。この実装用パッド１６には、半導体パッケージ１０２が実装（スタック）される。つまり、半導体パッケージ１０は、パッケージ・オン・パッケージ（ＰＯＰ：Package On Package）構造である。
【０００９】
図２に示すように、半導体パッケージ１０は、例えば上面から見た形状が正方形に形成されている。半導体パッケージ１０の大きさは、例えば一辺の長さが１２ｍｍである。半導体パッケージ１０は、回路基板１１の中央部分の上面に半導体チップ１４が実装されている。図３に示すように、回路基板１１上の半導体チップ１４の周囲には、半導体チップ用パッド１７が形成されている。半導体チップ１４の上面に形成された電極パッド（図示略）は、半導体チップ用パッド１７にボンディングワイヤ１８によって接続されている。半導体チップ１４を含む回路基板１１の上面には、絶縁層１５が形成されている。回路基板１１の厚さは、例えば０．１ｍｍである。絶縁層１５の厚さは、例えば０．２ｍｍである。
【００１０】
図４に示すように、回路基板１１の外周部分の上面には、内部接続用パッド１９が所定ピッチで形成されている。内部接続用パッド１９の上には、バンプ２０が形成されている。絶縁層１５には、絶縁層１５の上面からバンプ２０まで達する凹部２１が形成されている。凹部２１の底部には、回路基板接続用パッド３１が形成されている。回路基板接続用パッド３１は、内部接続用パッド１９にバンプ２０を介して接続されている。凹部２１の内側面には、筒状の層間接続部３２が形成され、回路基板接続用パッド３１に電気的に接続されている。絶縁層１５の上面の外周部分には、上記した実装用パッド１６が形成されている（図２参照）。層間接続部３２の上端（凹部２１の開口部）は、絶縁層１５の上面に形成された配線部３３により実装用パッド１６に接続されている。例えば、配線部３３は、その上面が絶縁層１５の上面と面一となるように形成されている。このような実装用パッド１６、回路基板接続用パッド３１、層間接続部３２及び配線部３３は、図５に示すように、３層の金属膜で形成され、絶縁層１５の上面側から金層Ｍ１、ニッケル層Ｍ２、金層Ｍ３の順に形成されている。
【００１１】
上記した半導体パッケージ１０は、例えば、図６に示す回路基板４０から作成される。回路基板４０には、回路基板１１がマトリックス状（図では、５×５）に複数個連設して形成されている。この回路基板１１は、最終的に半導体チップ１４が実装されて個々の半導体パッケージ１０として切断位置Ｃで切り出される。
【００１２】
次に、半導体パッケージ１０の製造方法を説明する。尚、図が煩雑になるのを避けるため、２つの半導体パッケージ１０のみを図示して説明する。まず、回路基板１１の製造方法について説明する。例えば図７（ａ）に示す回路基板４０は、所望の配線パターン（図示略）やビア（図示略）を形成したコア基板の両面に例えばセミアディティブ法により半導体チップ用パッド１７、内部接続用パッド１９及び外部接続用パッド１２を形成することによって上記した回路基板１１が複数形成される。
【００１３】
次いで、図７（ｂ）に示すように、回路基板４０の各回路基板１１の上面に半導体チップ１４を固定して、半導体チップ１４の電極パッドを半導体チップ用パッド１７にボンディングワイヤ１８により接続する。ボンディングワイヤ１８の材料は、例えば金である。
【００１４】
次に、実装用パッド１６、層間接続部３２、配線部３３及び回路基板接続用パッド３１の製造方法について説明する。図８（ａ）に示すように、薄板４１を準備する。薄板４１の材料は、例えば銅（Ｃｕ）である。図８（ｂ）に示すように、薄板４１に対して、例えばフォトリソグラフィ法によりめっきのためのレジストマスクを形成する。詳述すると、図８（ｂ）に示すように、薄板４１の両面に例えばフォトレジストを塗布しレジスト膜４２を形成する。
【００１５】
次いで、レジスト膜４２に対してフォトマスク（図示略）を用いて露光する。このフォトマスクは、後述する突起部に対応する開口部を有する。レジスト膜４２を現像することにより、図９（ａ）に示すように、薄板４１には、レジスト膜４２ａが形成される。
【００１６】
次いで、レジスト膜４２ａで被覆した薄板４１に対してエッチング加工を施す。このエッチング加工は、例えば薄板４１をエッチング液に浸漬して、所謂ハーフエッチングを行う。エッチング加工後に薄板４１からレジスト膜４２ａを剥離して、図９（ｂ）に示すように、突起部４３を有する支持板４４が形成される。突起部４３は、内部接続用パッド１９に対応する位置で、例えば円柱状に形成されている。
【００１７】
次に、図９（ｃ）に示すように、支持板４４の全面に例えば電着塗装法によりレジスト膜４５を形成する。次いで、レジスト膜４５に対してフォトマスク（図示略）を用いて露光する。このフォトマスクは、後述する配線に対応する開口部を有する。レジスト膜４５を現像することにより、図９（ｄ）に示すように、開口部が形成されたレジスト膜４５ａが形成される。
【００１８】
次いで、図９（ｅ）に示すように、レジスト膜４５ａの開口部から支持板４４に対してめっきすることにより、突起部４３を含む支持板４４上に配線４６が形成される。配線４６のめっき処理について詳述すると、まず、レジスト膜４５ａが形成された支持板４４を金めっき浴に一定時間浸漬する。金めっき浴のめっき液は、例えばクエン酸一カリウム ５０ｇ／ｌ、クエン酸三カリウム ５０ｇ／ｌから組成される。これにより、突起部４３の上に金層Ｍ３（図５参照）が形成される。次いで、金層Ｍ３が形成された支持板４４をニッケルめっき浴に一定時間浸漬する。ニッケルめっき浴のめっき液は、例えばスルファミン酸ニッケル ３２０ｇ／ｌから組成される。これにより、金層Ｍ３の上にニッケル層Ｍ２が形成される。次いで、金層Ｍ３及びニッケル層Ｍ２が形成された支持板４４を金めっき浴に一定時間浸漬して、ニッケル層Ｍ２の上に金層Ｍ１を形成する。そして、めっき後の支持板４４（図９（ｅ）参照）からレジスト膜４５ａを剥離して、図９（ｆ）に示す突起部４３に配線４６が形成された支持板４４を形成する。このように形成された配線４６は、上記した実装用パッド１６、回路基板接続用パッド３１、層間接続部３２及び配線部３３に対応する。
【００１９】
次いで、図９（ｇ）に示すように、配線４６における突起部４３の先端面に対応する部分にバンプ２０を形成する。例えば半田リフロー処理によりバンプ２０を形成する。このような半田リフロー処理において、配線４６では、バンプ２０をその融点以上の温度で溶融させることにより、ニッケル層Ｍ２とバンプ２０とで半田合金が形成される。また、金層Ｍ１は、ニッケル層Ｍ２の酸化防止を目的として形成されるが、リフロー時に半田合金に溶け込むことで濡れ性を向上させることができる。また、金層Ｍ３は、半田合金形成前後において保持され、ニッケル層Ｍ２の酸化を防止する。
【００２０】
次に、図１０（ａ）に示すように、半導体チップ１４を実装した回路基板４０と、配線４６が形成された支持板４４とを対向させ、内部接続用パッド１９にバンプ２０が当接した状態で例えば半田リフロー処理を行う。これにより、配線４６がバンプ２０を介して回路基板４０の内部接続用パッド１９に接続される。
【００２１】
次いで、図１０（ｂ）に示すように、回路基板４０と支持板４４との間に、例えばトランスファーモールド法により、絶縁性を有する樹脂を充填する。樹脂は、例えばエポキシ系樹脂である。この樹脂は、突起部４３の外周面の配線４６、つまり層間接続部３２の間を通じて充填され、層間接続部３２より内側に実装された半導体チップ１４が封止される。また、回路基板４０と支持板４４との間に絶縁層１５が形成される。
【００２２】
次いで、支持板４４に対してエッチング加工を施す。このエッチング加工で使用されるエッチング液は、例えばアルカリエッチング液である。図１０（ｃ）に示すように、エッチング加工により支持板４４のみがエッチングされ、絶縁層１５には、回路基板接続用パッド３１及び層間接続部３２が形成される。また、絶縁層１５の上面には、支持板４４が除去されたことにより互いに離間した実装用パッド１６が形成される。また、絶縁層１５の上面には、実装用パッド１６に接続された配線部３３が互いに離間して形成される。
【００２３】
次いで、図１０（ｄ）に示すように、回路基板４０の下面に形成された各外部接続用パッド１２に、例えば半田リフロー処理によりバンプ１３を形成する。そして、図１０（ｅ）に示すように、切断位置Ｃに対応する回路基板４０及び絶縁層１５を例えばブレードにより切断して、図２に示す半導体パッケージ１０が形成される。
【００２４】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）半導体パッケージ１０は、突起部４３が形成された支持板４４を用いて形成される。支持板４４の突起部４３が形成された面には、回路基板接続用パッド３１と、実装用パッド１６と、回路基板接続用パッド３１及び実装用パッド１６を接続する接続部（層間接続部３２及び配線部３３）がめっきにより形成される。この支持板４４は、半導体チップ１４が実装された回路基板４０と対向配置され、回路基板接続用パッド３１がバンプ２０を介して内部接続用パッド１９に接続される。回路基板４０と支持板４４との間には、樹脂が充填され絶縁層１５が形成される。樹脂は、突起部４３（層間接続部３２）を柱状に形成したことで十分に確保された隙間を通じて充填される。従って、回路基板４０と支持板４４との間に樹脂が充填され易くなり、突起部４３より内側に配置された半導体チップ１４を封止し、充填不良を低減することができる。
【００２５】
（２）回路基板４０には、複数の回路基板１１が形成されており（図６参照）、回路基板４０と支持板４４との間には、回路基板４０の外周部分から樹脂が充填される。このような樹脂の充填において、突起部４３間に十分な隙間を確保したことで、回路基板４０の中央部分における回路基板１１まで樹脂を充填することができる。
【００２６】
（３）回路基板４０及び支持板４４の間に絶縁層１５を形成した後に、配線４６を形成した支持板４４に対してエッチング加工を施して支持板４４のみを除去する。これにより、互いに離間した実装用パッド１６や配線部３３を絶縁層１５に容易に形成することができる。
【００２７】
（４）配線４６の突起部４３の先端面に対応する部分（回路基板接続用パッド３１）にはバンプ２０が形成され、回路基板接続用パッド３１がバンプ２０を介して回路基板４０（回路基板１１）の内部接続用パッド１９に接続される。これにより、回路基板接続用パッド３１を内部接続用パッド１９に半田付けすることができる。
【００２８】
（５）絶縁層１５の上に形成された実装用パッド１６及び配線部３３の上面は、絶縁層１５の上面に対して面一となるように形成されており、絶縁層１５からの実装用パッド１６及び配線部３３の剥離の発生が低減できる。
【００２９】
（６）絶縁層１５の上には、半導体パッケージ１０２を実装する実装用パッド１６が形成されている。これにより、絶縁層１５の上に半導体パッケージ１０２を直接実装でき、半導体パッケージ１０２を実装するための回路基板が不要となる。
【００３０】
（７）バンプ２０の形成では、バンプ２０をその融点以上の温度で溶融させることにより、配線４６のニッケル層Ｍ２とバンプ２０とで半田合金を形成することができる。また、金層Ｍ１は、半田合金に溶け込むことで濡れ性を向上させることができる。
【００３１】
尚、上記実施の形態は、以下の態様で実施してもよい。
・上記実施形態において、支持板４４の突起部４３の形状は一例であり、適宜変更してもよい。例えば図１１（ａ）に示すように、突起部４３の突出方向の長さを長くして、回路基板接続用パッド３１を内部接続用パッド１９に直接接続してもよい。回路基板接続用パッド３１は、内部接続用パッド１９に対して、例えば超音波接続や熱圧着等により接続する。これにより、バンプ２０を省略することができる。
【００３２】
・上記実施形態において、層間接続部３２を筒状（突起部４３の外周面の全周）に形成したが、例えば図１１（ｂ）に示すように、外周面の一部に形成してもよい。つまり、層間接続部３２は、回路基板接続用パッド３１を配線部３３に接続可能であれば、その形状を適宜変更してもよい。
【００３３】
・上記実施形態において、配線部３３を省略して層間接続部３２に実装用パッド１６を接続してもよい。
・上記実施形態では、バンプ２０を配線４６上に形成したが、内部接続用パッド１９側に形成してもよい。
【００３４】
・上記実施形態において、バンプ２０を例えば導電性ペーストを用いて形成してもよい。
・上記実施形態において、突起部４３を支持板４４と別部材で形成してもよい。例えば図１１（ｃ）に示すように、突起部４３ａを支持板４４（薄板４１）と別金属で形成して、突起部４３ａ上に配線４６を形成してもよい。この場合、支持板４４のみをエッチングすると凹部２１内に突起部４３ａの一部が残る。
【００３５】
・上記実施形態では、支持板４４の突起部４３をエッチング加工により形成したが、プレス加工やめっき等の他の方法を用いて形成してもよい。
・上記実施形態において、絶縁層１５を形成した後の支持板４４に対するエッチングは、絶縁層１５の上面の実装用パッド１６や配線部３３が離間すれば、支持板４４をすべてエッチング（除去）しなくともよい。例えば凹部２１内に突起部４３の一部が残ってもよい。これにより、支持板４４をエッチングするのに要する時間の短縮を図ることができる。
【００３６】
・上記実施形態において、凹部２１（層間接続部３２）の内側に、絶縁部材（例えば樹脂）を充填してもよい。
・上記実施形態において、配線４６を形成する金属は、金及びニッケルの組み合わせに限定されず、例えば、金、ニッケル及びパラジウムを用いてもよい。また、単層又は３層以外の複数層で形成してもよい。
【００３７】
・上記実施形態では、配線４６をめっきで形成したが、スパッタリング法等の他の方法を用いて形成してもよい。
・上記実施形態において、回路基板１１と半導体チップ１４との接続はワイヤボンディング接続に限定されず、例えばフリップチップ接続でもよい。
【００３８】
・上記実施形態において、回路基板１１上に実装される電子部品は半導体チップ１４に限定されない。また、複数の電子部品を実装してもよい。
・上記実施形態では、回路基板１１にＢＧＡ（Ball Grid Array）型の基板を用いたが、例えばＬＧＡ（Land Grid Array）型の基板を用いてもよい。
【符号の説明】
【００３９】
１０ 半導体パッケージ
１１，４０ 回路基板
１５ 絶縁層
１６ 実装用パッド
１９ 内部接続用パッド
２０ バンプ
２１ 凹部
３１ 回路基板接続用パッド
３２ 層間接続部（接続部）
３３ 配線部（接続部）
４１ 薄板（金属部材）
４３，４３ａ 突起部
４４ 支持板
【技術分野】
【０００１】
半導体パッケージの製造方法及び半導体パッケージに関するものである。
【背景技術】
【０００２】
従来、電子部品、例えば半導体チップを回路基板上に実装した半導体パッケージには、複数の半導体パッケージを相互にスタックして高密度化を図った、所謂パッケージ・オン・パッケージ（ＰＯＰ：Package On Package）構造のものがある（例えば、特許文献１参照）。このような半導体パッケージは、半導体チップが実装された回路基板と、他の半導体パッケージが実装される回路基板とを含み、２つの回路基板はバンプにより互いに接続される。そして、２つの回路基板間には、樹脂を充填して絶縁層が形成され、この絶縁層により半導体チップが封止されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２８８４９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、高集積化や処理信号数の増加により、２つの回路基板間を接続するバンプの数が増加している。このバンプ数の増加に応じてバンプのピッチが小さくなり、バンプ間の隙間が狭くなっている。このため、バンプより内側に実装された半導体チップを封止するための樹脂を、バンプの間から充填し難くなり、十分な封止ができない場合がある。これに対し、バンプ間の隙間を広くするためにバンプを小さくすると、バンプを介して接続される２つの回路基板間の距離が相対的に小さくなり、樹脂を充填し難くなる。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、一主面に突起部が形成された支持板に対して、前記突起部の先端面上の回路基板接続用パッドと、前記一主面上の実装用パッドと、前記回路基板接続用パッドと前記実装用パッドとを接続する接続部とを形成する工程と、電子部品が実装された一主面に内部接続用パッドが形成された回路基板と前記支持板とを対向させ、前記回路基板接続用パッドと前記内部接続用パッドとを接続する工程と、前記回路基板と前記支持板との間に絶縁部材を充填して絶縁層を形成する工程と、前記支持板を除去する工程と、を含む。
【発明の効果】
【０００６】
本発明の一観点によれば、絶縁部材の充填不良を低減することができる。
【図面の簡単な説明】
【０００７】
【図１】実装基板及び半導体パッケージの概略構成図。
【図２】半導体パッケージの上面図。
【図３】図２のＡ−Ａ線断面図。
【図４】図２のＢ−Ｂ線断面図。
【図５】半導体パッケージの拡大断面図。
【図６】回路基板の概略構成図。
【図７】（ａ）、（ｂ）は回路基板の製造方法を示す断面図。
【図８】（ａ）、（ｂ）は支持板の製造方法を示す断面図。
【図９】（ａ）〜（ｇ）は支持板の製造方法を示す断面図。
【図１０】（ａ）〜（ｅ）は半導体パッケージの製造方法を示す断面図。
【図１１】（ａ）、（ｂ）は別の半導体パッケージの断面図、（ｃ）は別の半導体パッケージの製造方法を示す断面図。
【発明を実施するための形態】
【０００８】
以下、添付図面を参照して一実施形態を説明する。尚、添付図面は、構造の概略を説明するためのものであり、実際の大きさ、比率を表していない。
図１に示すように、半導体パッケージ１０は、回路基板１１の下面に形成された複数の外部接続用パッド１２及びバンプ１３を介して実装基板１０１に実装される。回路基板１１の上面（一主面）には半導体チップ１４が実装されている。半導体チップ１４は電子部品の一例である。また、回路基板１１の上面には、半導体チップ１４を封止する絶縁層１５が形成されている。絶縁層１５は、絶縁部材、例えば樹脂により形成される。そして、半導体パッケージ１０には、絶縁層１５の上面から露出する複数の実装用パッド１６が形成されている。例えば、実装用パッド１６は、その上面が絶縁層１５の上面と面一となるように形成されている。この実装用パッド１６には、半導体パッケージ１０２が実装（スタック）される。つまり、半導体パッケージ１０は、パッケージ・オン・パッケージ（ＰＯＰ：Package On Package）構造である。
【０００９】
図２に示すように、半導体パッケージ１０は、例えば上面から見た形状が正方形に形成されている。半導体パッケージ１０の大きさは、例えば一辺の長さが１２ｍｍである。半導体パッケージ１０は、回路基板１１の中央部分の上面に半導体チップ１４が実装されている。図３に示すように、回路基板１１上の半導体チップ１４の周囲には、半導体チップ用パッド１７が形成されている。半導体チップ１４の上面に形成された電極パッド（図示略）は、半導体チップ用パッド１７にボンディングワイヤ１８によって接続されている。半導体チップ１４を含む回路基板１１の上面には、絶縁層１５が形成されている。回路基板１１の厚さは、例えば０．１ｍｍである。絶縁層１５の厚さは、例えば０．２ｍｍである。
【００１０】
図４に示すように、回路基板１１の外周部分の上面には、内部接続用パッド１９が所定ピッチで形成されている。内部接続用パッド１９の上には、バンプ２０が形成されている。絶縁層１５には、絶縁層１５の上面からバンプ２０まで達する凹部２１が形成されている。凹部２１の底部には、回路基板接続用パッド３１が形成されている。回路基板接続用パッド３１は、内部接続用パッド１９にバンプ２０を介して接続されている。凹部２１の内側面には、筒状の層間接続部３２が形成され、回路基板接続用パッド３１に電気的に接続されている。絶縁層１５の上面の外周部分には、上記した実装用パッド１６が形成されている（図２参照）。層間接続部３２の上端（凹部２１の開口部）は、絶縁層１５の上面に形成された配線部３３により実装用パッド１６に接続されている。例えば、配線部３３は、その上面が絶縁層１５の上面と面一となるように形成されている。このような実装用パッド１６、回路基板接続用パッド３１、層間接続部３２及び配線部３３は、図５に示すように、３層の金属膜で形成され、絶縁層１５の上面側から金層Ｍ１、ニッケル層Ｍ２、金層Ｍ３の順に形成されている。
【００１１】
上記した半導体パッケージ１０は、例えば、図６に示す回路基板４０から作成される。回路基板４０には、回路基板１１がマトリックス状（図では、５×５）に複数個連設して形成されている。この回路基板１１は、最終的に半導体チップ１４が実装されて個々の半導体パッケージ１０として切断位置Ｃで切り出される。
【００１２】
次に、半導体パッケージ１０の製造方法を説明する。尚、図が煩雑になるのを避けるため、２つの半導体パッケージ１０のみを図示して説明する。まず、回路基板１１の製造方法について説明する。例えば図７（ａ）に示す回路基板４０は、所望の配線パターン（図示略）やビア（図示略）を形成したコア基板の両面に例えばセミアディティブ法により半導体チップ用パッド１７、内部接続用パッド１９及び外部接続用パッド１２を形成することによって上記した回路基板１１が複数形成される。
【００１３】
次いで、図７（ｂ）に示すように、回路基板４０の各回路基板１１の上面に半導体チップ１４を固定して、半導体チップ１４の電極パッドを半導体チップ用パッド１７にボンディングワイヤ１８により接続する。ボンディングワイヤ１８の材料は、例えば金である。
【００１４】
次に、実装用パッド１６、層間接続部３２、配線部３３及び回路基板接続用パッド３１の製造方法について説明する。図８（ａ）に示すように、薄板４１を準備する。薄板４１の材料は、例えば銅（Ｃｕ）である。図８（ｂ）に示すように、薄板４１に対して、例えばフォトリソグラフィ法によりめっきのためのレジストマスクを形成する。詳述すると、図８（ｂ）に示すように、薄板４１の両面に例えばフォトレジストを塗布しレジスト膜４２を形成する。
【００１５】
次いで、レジスト膜４２に対してフォトマスク（図示略）を用いて露光する。このフォトマスクは、後述する突起部に対応する開口部を有する。レジスト膜４２を現像することにより、図９（ａ）に示すように、薄板４１には、レジスト膜４２ａが形成される。
【００１６】
次いで、レジスト膜４２ａで被覆した薄板４１に対してエッチング加工を施す。このエッチング加工は、例えば薄板４１をエッチング液に浸漬して、所謂ハーフエッチングを行う。エッチング加工後に薄板４１からレジスト膜４２ａを剥離して、図９（ｂ）に示すように、突起部４３を有する支持板４４が形成される。突起部４３は、内部接続用パッド１９に対応する位置で、例えば円柱状に形成されている。
【００１７】
次に、図９（ｃ）に示すように、支持板４４の全面に例えば電着塗装法によりレジスト膜４５を形成する。次いで、レジスト膜４５に対してフォトマスク（図示略）を用いて露光する。このフォトマスクは、後述する配線に対応する開口部を有する。レジスト膜４５を現像することにより、図９（ｄ）に示すように、開口部が形成されたレジスト膜４５ａが形成される。
【００１８】
次いで、図９（ｅ）に示すように、レジスト膜４５ａの開口部から支持板４４に対してめっきすることにより、突起部４３を含む支持板４４上に配線４６が形成される。配線４６のめっき処理について詳述すると、まず、レジスト膜４５ａが形成された支持板４４を金めっき浴に一定時間浸漬する。金めっき浴のめっき液は、例えばクエン酸一カリウム ５０ｇ／ｌ、クエン酸三カリウム ５０ｇ／ｌから組成される。これにより、突起部４３の上に金層Ｍ３（図５参照）が形成される。次いで、金層Ｍ３が形成された支持板４４をニッケルめっき浴に一定時間浸漬する。ニッケルめっき浴のめっき液は、例えばスルファミン酸ニッケル ３２０ｇ／ｌから組成される。これにより、金層Ｍ３の上にニッケル層Ｍ２が形成される。次いで、金層Ｍ３及びニッケル層Ｍ２が形成された支持板４４を金めっき浴に一定時間浸漬して、ニッケル層Ｍ２の上に金層Ｍ１を形成する。そして、めっき後の支持板４４（図９（ｅ）参照）からレジスト膜４５ａを剥離して、図９（ｆ）に示す突起部４３に配線４６が形成された支持板４４を形成する。このように形成された配線４６は、上記した実装用パッド１６、回路基板接続用パッド３１、層間接続部３２及び配線部３３に対応する。
【００１９】
次いで、図９（ｇ）に示すように、配線４６における突起部４３の先端面に対応する部分にバンプ２０を形成する。例えば半田リフロー処理によりバンプ２０を形成する。このような半田リフロー処理において、配線４６では、バンプ２０をその融点以上の温度で溶融させることにより、ニッケル層Ｍ２とバンプ２０とで半田合金が形成される。また、金層Ｍ１は、ニッケル層Ｍ２の酸化防止を目的として形成されるが、リフロー時に半田合金に溶け込むことで濡れ性を向上させることができる。また、金層Ｍ３は、半田合金形成前後において保持され、ニッケル層Ｍ２の酸化を防止する。
【００２０】
次に、図１０（ａ）に示すように、半導体チップ１４を実装した回路基板４０と、配線４６が形成された支持板４４とを対向させ、内部接続用パッド１９にバンプ２０が当接した状態で例えば半田リフロー処理を行う。これにより、配線４６がバンプ２０を介して回路基板４０の内部接続用パッド１９に接続される。
【００２１】
次いで、図１０（ｂ）に示すように、回路基板４０と支持板４４との間に、例えばトランスファーモールド法により、絶縁性を有する樹脂を充填する。樹脂は、例えばエポキシ系樹脂である。この樹脂は、突起部４３の外周面の配線４６、つまり層間接続部３２の間を通じて充填され、層間接続部３２より内側に実装された半導体チップ１４が封止される。また、回路基板４０と支持板４４との間に絶縁層１５が形成される。
【００２２】
次いで、支持板４４に対してエッチング加工を施す。このエッチング加工で使用されるエッチング液は、例えばアルカリエッチング液である。図１０（ｃ）に示すように、エッチング加工により支持板４４のみがエッチングされ、絶縁層１５には、回路基板接続用パッド３１及び層間接続部３２が形成される。また、絶縁層１５の上面には、支持板４４が除去されたことにより互いに離間した実装用パッド１６が形成される。また、絶縁層１５の上面には、実装用パッド１６に接続された配線部３３が互いに離間して形成される。
【００２３】
次いで、図１０（ｄ）に示すように、回路基板４０の下面に形成された各外部接続用パッド１２に、例えば半田リフロー処理によりバンプ１３を形成する。そして、図１０（ｅ）に示すように、切断位置Ｃに対応する回路基板４０及び絶縁層１５を例えばブレードにより切断して、図２に示す半導体パッケージ１０が形成される。
【００２４】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）半導体パッケージ１０は、突起部４３が形成された支持板４４を用いて形成される。支持板４４の突起部４３が形成された面には、回路基板接続用パッド３１と、実装用パッド１６と、回路基板接続用パッド３１及び実装用パッド１６を接続する接続部（層間接続部３２及び配線部３３）がめっきにより形成される。この支持板４４は、半導体チップ１４が実装された回路基板４０と対向配置され、回路基板接続用パッド３１がバンプ２０を介して内部接続用パッド１９に接続される。回路基板４０と支持板４４との間には、樹脂が充填され絶縁層１５が形成される。樹脂は、突起部４３（層間接続部３２）を柱状に形成したことで十分に確保された隙間を通じて充填される。従って、回路基板４０と支持板４４との間に樹脂が充填され易くなり、突起部４３より内側に配置された半導体チップ１４を封止し、充填不良を低減することができる。
【００２５】
（２）回路基板４０には、複数の回路基板１１が形成されており（図６参照）、回路基板４０と支持板４４との間には、回路基板４０の外周部分から樹脂が充填される。このような樹脂の充填において、突起部４３間に十分な隙間を確保したことで、回路基板４０の中央部分における回路基板１１まで樹脂を充填することができる。
【００２６】
（３）回路基板４０及び支持板４４の間に絶縁層１５を形成した後に、配線４６を形成した支持板４４に対してエッチング加工を施して支持板４４のみを除去する。これにより、互いに離間した実装用パッド１６や配線部３３を絶縁層１５に容易に形成することができる。
【００２７】
（４）配線４６の突起部４３の先端面に対応する部分（回路基板接続用パッド３１）にはバンプ２０が形成され、回路基板接続用パッド３１がバンプ２０を介して回路基板４０（回路基板１１）の内部接続用パッド１９に接続される。これにより、回路基板接続用パッド３１を内部接続用パッド１９に半田付けすることができる。
【００２８】
（５）絶縁層１５の上に形成された実装用パッド１６及び配線部３３の上面は、絶縁層１５の上面に対して面一となるように形成されており、絶縁層１５からの実装用パッド１６及び配線部３３の剥離の発生が低減できる。
【００２９】
（６）絶縁層１５の上には、半導体パッケージ１０２を実装する実装用パッド１６が形成されている。これにより、絶縁層１５の上に半導体パッケージ１０２を直接実装でき、半導体パッケージ１０２を実装するための回路基板が不要となる。
【００３０】
（７）バンプ２０の形成では、バンプ２０をその融点以上の温度で溶融させることにより、配線４６のニッケル層Ｍ２とバンプ２０とで半田合金を形成することができる。また、金層Ｍ１は、半田合金に溶け込むことで濡れ性を向上させることができる。
【００３１】
尚、上記実施の形態は、以下の態様で実施してもよい。
・上記実施形態において、支持板４４の突起部４３の形状は一例であり、適宜変更してもよい。例えば図１１（ａ）に示すように、突起部４３の突出方向の長さを長くして、回路基板接続用パッド３１を内部接続用パッド１９に直接接続してもよい。回路基板接続用パッド３１は、内部接続用パッド１９に対して、例えば超音波接続や熱圧着等により接続する。これにより、バンプ２０を省略することができる。
【００３２】
・上記実施形態において、層間接続部３２を筒状（突起部４３の外周面の全周）に形成したが、例えば図１１（ｂ）に示すように、外周面の一部に形成してもよい。つまり、層間接続部３２は、回路基板接続用パッド３１を配線部３３に接続可能であれば、その形状を適宜変更してもよい。
【００３３】
・上記実施形態において、配線部３３を省略して層間接続部３２に実装用パッド１６を接続してもよい。
・上記実施形態では、バンプ２０を配線４６上に形成したが、内部接続用パッド１９側に形成してもよい。
【００３４】
・上記実施形態において、バンプ２０を例えば導電性ペーストを用いて形成してもよい。
・上記実施形態において、突起部４３を支持板４４と別部材で形成してもよい。例えば図１１（ｃ）に示すように、突起部４３ａを支持板４４（薄板４１）と別金属で形成して、突起部４３ａ上に配線４６を形成してもよい。この場合、支持板４４のみをエッチングすると凹部２１内に突起部４３ａの一部が残る。
【００３５】
・上記実施形態では、支持板４４の突起部４３をエッチング加工により形成したが、プレス加工やめっき等の他の方法を用いて形成してもよい。
・上記実施形態において、絶縁層１５を形成した後の支持板４４に対するエッチングは、絶縁層１５の上面の実装用パッド１６や配線部３３が離間すれば、支持板４４をすべてエッチング（除去）しなくともよい。例えば凹部２１内に突起部４３の一部が残ってもよい。これにより、支持板４４をエッチングするのに要する時間の短縮を図ることができる。
【００３６】
・上記実施形態において、凹部２１（層間接続部３２）の内側に、絶縁部材（例えば樹脂）を充填してもよい。
・上記実施形態において、配線４６を形成する金属は、金及びニッケルの組み合わせに限定されず、例えば、金、ニッケル及びパラジウムを用いてもよい。また、単層又は３層以外の複数層で形成してもよい。
【００３７】
・上記実施形態では、配線４６をめっきで形成したが、スパッタリング法等の他の方法を用いて形成してもよい。
・上記実施形態において、回路基板１１と半導体チップ１４との接続はワイヤボンディング接続に限定されず、例えばフリップチップ接続でもよい。
【００３８】
・上記実施形態において、回路基板１１上に実装される電子部品は半導体チップ１４に限定されない。また、複数の電子部品を実装してもよい。
・上記実施形態では、回路基板１１にＢＧＡ（Ball Grid Array）型の基板を用いたが、例えばＬＧＡ（Land Grid Array）型の基板を用いてもよい。
【符号の説明】
【００３９】
１０ 半導体パッケージ
１１，４０ 回路基板
１５ 絶縁層
１６ 実装用パッド
１９ 内部接続用パッド
２０ バンプ
２１ 凹部
３１ 回路基板接続用パッド
３２ 層間接続部（接続部）
３３ 配線部（接続部）
４１ 薄板（金属部材）
４３，４３ａ 突起部
４４ 支持板
【特許請求の範囲】
【請求項１】
一主面に突起部が形成された支持板に対して、前記突起部の先端面上の回路基板接続用パッドと、前記一主面上の実装用パッドと、前記回路基板接続用パッドと前記実装用パッドとを接続する接続部とを形成する工程と、
電子部品が実装された一主面に内部接続用パッドが形成された回路基板と前記支持板とを対向させ、前記回路基板接続用パッドと前記内部接続用パッドとを接続する工程と、
前記回路基板と前記支持板との間に絶縁部材を充填して絶縁層を形成する工程と、
前記支持板を除去する工程と、
を含むことを特徴とする半導体パッケージの製造方法。
【請求項２】
前記支持板をエッチングして前記絶縁層上に前記実装用パッドを形成することを特徴とする請求項１に記載の半導体パッケージの製造方法。
【請求項３】
板状の金属部材をエッチングして前記突起部を有する前記支持板を形成する工程を含む、ことを特徴とする請求項１又は２に記載の半導体パッケージの製造方法。
【請求項４】
前記回路基板接続用パッド及び前記内部接続用パッドの少なくとも一方にバンプを形成し、前記回路基板接続用パッドと前記内部接続用パッドとを前記バンプを介して接続することを特徴とする請求項１〜３のいずれか一項に記載の半導体パッケージの製造方法。
【請求項５】
電子部品が実装された一主面に内部接続用パッドが形成された回路基板と、
前記回路基板の前記一主面に形成され前記電子部品を覆う絶縁層と、を備え、
前記絶縁層には、一主面に形成された実装用パッドと、前記絶縁層の凹部の底部に形成され前記内部接続用パッドと接続される回路基板接続用パッドと、前記実装用パッド及び回路基板接続用パッドを接続する接続部とが形成されたことを特徴とする半導体パッケージ。
【請求項６】
前記回路基板接続用パッドが前記内部接続用パッドにバンプを介して接続されたことを特徴とする請求項５に記載の半導体パッケージ。
【請求項７】
前記実装用パッドの一主面が前記絶縁層の前記一主面に対して面一となるように形成されたことを特徴とする請求項５又は６に記載の半導体パッケージ。
【請求項１】
一主面に突起部が形成された支持板に対して、前記突起部の先端面上の回路基板接続用パッドと、前記一主面上の実装用パッドと、前記回路基板接続用パッドと前記実装用パッドとを接続する接続部とを形成する工程と、
電子部品が実装された一主面に内部接続用パッドが形成された回路基板と前記支持板とを対向させ、前記回路基板接続用パッドと前記内部接続用パッドとを接続する工程と、
前記回路基板と前記支持板との間に絶縁部材を充填して絶縁層を形成する工程と、
前記支持板を除去する工程と、
を含むことを特徴とする半導体パッケージの製造方法。
【請求項２】
前記支持板をエッチングして前記絶縁層上に前記実装用パッドを形成することを特徴とする請求項１に記載の半導体パッケージの製造方法。
【請求項３】
板状の金属部材をエッチングして前記突起部を有する前記支持板を形成する工程を含む、ことを特徴とする請求項１又は２に記載の半導体パッケージの製造方法。
【請求項４】
前記回路基板接続用パッド及び前記内部接続用パッドの少なくとも一方にバンプを形成し、前記回路基板接続用パッドと前記内部接続用パッドとを前記バンプを介して接続することを特徴とする請求項１〜３のいずれか一項に記載の半導体パッケージの製造方法。
【請求項５】
電子部品が実装された一主面に内部接続用パッドが形成された回路基板と、
前記回路基板の前記一主面に形成され前記電子部品を覆う絶縁層と、を備え、
前記絶縁層には、一主面に形成された実装用パッドと、前記絶縁層の凹部の底部に形成され前記内部接続用パッドと接続される回路基板接続用パッドと、前記実装用パッド及び回路基板接続用パッドを接続する接続部とが形成されたことを特徴とする半導体パッケージ。
【請求項６】
前記回路基板接続用パッドが前記内部接続用パッドにバンプを介して接続されたことを特徴とする請求項５に記載の半導体パッケージ。
【請求項７】
前記実装用パッドの一主面が前記絶縁層の前記一主面に対して面一となるように形成されたことを特徴とする請求項５又は６に記載の半導体パッケージ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１３−８４８１２（Ｐ２０１３−８４８１２Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１１−２２４２８２（Ｐ２０１１−２２４２８２）
【出願日】平成２３年１０月１１日（２０１１．１０．１１）
【出願人】（０００１９０６８８）新光電気工業株式会社 (1,516)
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２３年１０月１１日（２０１１．１０．１１）
【出願人】（０００１９０６８８）新光電気工業株式会社 (1,516)
[ Back to top ]