半導体装置の製造方法及び半導体装置の実装構造の製造方法
【課題】バンプの疲労を抑えて、バンプの寿命を向上させる。
【解決手段】一方の面の上方に封止層２５が設けられた半導体ウエハ１１１の封止層２５の表面側に凹部２５ｂを形成し、封止層２５の弾性率よりも弾性率が低い低弾性材２６を凹部２５ｂに充填し、半導体ウエハ１１１の一方の面の上方にバンプ２７を形成する。
【解決手段】一方の面の上方に封止層２５が設けられた半導体ウエハ１１１の封止層２５の表面側に凹部２５ｂを形成し、封止層２５の弾性率よりも弾性率が低い低弾性材２６を凹部２５ｂに充填し、半導体ウエハ１１１の一方の面の上方にバンプ２７を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置の実装構造の製造方法に関する。
【背景技術】
【０００２】
従来、チップサイズにパッケージされた半導体装置がある（例えば、特許文献１参照）。特許文献１に記載の半導体装置では、回路が焼き付けられて個片化された半導体基板（１０）上に第一絶縁層（１３）が成膜され、配線（１６ａ）が第一絶縁層（１３）上にパターニングされ、第二絶縁層（１７）が配線（１６ａ）の上から第一絶縁層（１３）上に形成され、バンプ（１９）が第二絶縁層（１７）に形成された開口部（１７ａ）を介して配線（１６ａ）に接続されている。また、配線（１６ａ）のパターニングの際に残留した銅メッキ（１６ｂ）が第一絶縁層（１３）を貫通するように第一絶縁層（１３）に埋め込まれ、その銅メッキ（１６ｂ）の一部が第一絶縁層（１３）の表面から突き出ていて、第二絶縁層（１７）が銅メッキ（１６ｂ）を覆い被さるようにして第一絶縁層（１３）上に成膜されている。特許文献１に記載の技術では、半導体装置がバンプを介して実装基板上に実装された時に半導体装置と実装基板の間に生じる応力が銅メッキ（１６ｂ）によって緩和される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１７３７４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、半導体装置の実装後に半導体装置が使用されると、半導体装置の加熱・冷却が繰り返される。半導体装置の半導体基板と実装基板は線膨張率が異なるので、半導体装置の加熱・冷却が繰り返されると、バンプに生じる応力が振動する。そのため、バンプにクラックが入り、バンプが疲労破壊してしまう虞がある。
そこで、本発明が解決しようとする課題は、バンプの疲労を抑えて、バンプの寿命を向上させることである。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明に係る半導体装置の製造方法は、
一方の面の上方に封止層が設けられた半導体基板の前記封止層の表面側に凹部を形成し、
前記封止層の弾性率よりも弾性率が低い低弾性材を前記凹部に充填し、
前記半導体基板の前記一方の面の上方にバンプを形成する方法である。
【発明の効果】
【０００６】
本発明によれば、バンプに掛かる応力が低弾性材によって緩和されるから、バンプにクラックが入る等の疲労を抑えることができるとともに、バンプの寿命が向上する。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１実施形態に係る半導体装置の斜視図。
【図２】同実施形態に係る半導体装置の要部断面図。
【図３】同実施形態の変形例に係る半導体装置の平面図。
【図４】同実施形態に係る半導体装置の実装構造の断面図。
【図５】同実施形態に係る半導体装置の製造に用いる半導体ウエハの断面図。
【図６】同実施形態に係る半導体装置を製造する方法の一工程における半導体ウエハの断面図。
【図７】図６の工程の後の工程における断面図。
【図８】図７の工程の後の工程における断面図。
【図９】図８の工程の後の工程における断面図。
【図１０】図９の工程の後の工程における断面図。
【図１１】図１０の工程の後の工程における断面図。
【図１２】図１１の工程の後の工程における断面図。
【図１３】図１１の工程の後の工程における断面図。
【図１４】図１２又は図１３の工程の後の工程における断面図。
【図１５】図１４の工程の後の工程における断面図。
【図１６】図１５の工程の後の工程における断面図。
【図１７】本発明の第２実施形態に係る半導体装置の斜視図。
【図１８】本発明の第３実施形態に係る半導体装置の斜視図。
【図１９】本発明の実施形態の変形例に係る半導体装置の要部断面図。
【発明を実施するための形態】
【０００８】
以下に、本発明を実施するための形態について、図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲を以下の実施形態及び図示例に限定するものではない。
【０００９】
〔第１の実施の形態〕
図１は、半導体装置１の一部を破断した状態で半導体装置１を示した斜視図である。図２は、この半導体装置１の一部を示した断面図である。
【００１０】
図１〜図２に示すように、この半導体装置１は、チップサイズにパッケージしたものであって、いわゆるＣＳＰ（Chip Size Package）である。特に、この半導体装置１は、半導体ウエハを樹脂封止した後に、それをチップサイズに個片化したものである。つまり、半導体装置１は、ＣＳＰの中でも特にＷＬＰ（Wafer Level Package）である。
【００１１】
この半導体装置１は半導体基板１１、パッシベーション膜１５、絶縁膜１７、複数の配線１９、複数の外部接続用電極２４、封止層２５、低弾性材２６及びバンプ２７等を備える。
【００１２】
半導体基板１１は、半導体ウエハを個片化したものである。半導体基板１１は、一方の面１１ａと、その面１１ａの反対側となる他方の面１１ｂとを有するとともに、一方の面１１ａと他方の面１１ｂの間に厚みを有する。また、半導体基板１１は一方の面１１ａと他方の面１１ｂの間に基層１２及び集積回路層１３を有する。集積回路層１３が基層１２上に形成され、集積回路層１３の表面が一方の面１１ａであり、その面１１ａの反対側であって基層１２の表面が他方の面１１ｂである。基層１２は、例えばシリコン等の半導体からなる。集積回路層１３には、集積回路が形成されている。また、半導体基板１１は複数の内部端子１４を有し、これら内部端子１４が集積回路層１３の表面１１ａに形成されている。内部端子１４は、集積回路層１３に含まれる集積回路の配線の一部であったり、その集積回路の構成要素である各種電気素子（例えば、ダイオード、トランジスタ、抵抗、コンデンサ等）の電極であったりする。
【００１３】
半導体基板１１の一方の面１１ａ上には、パッシベーション膜１５が成膜されている。パッシベーション膜１５上には、絶縁膜１７が成膜されている。パッシベーション膜１５及び絶縁膜１７のサイズは半導体基板１１のサイズよりも僅かに小さく、パッシベーション膜１５及び絶縁膜１７の周縁が半導体基板１１の周縁から内側に離れている。なお、パッシベーション膜１５及び絶縁膜１７のサイズが半導体基板１１のサイズに等しく、パッシベーション膜１５及び絶縁膜１７の周縁が半導体基板１１の周縁に揃っていてもよい。
【００１４】
パッシベーション膜１５は、酸化シリコン又は窒化シリコンを含む。絶縁膜１７は、エポキシ系樹脂、ポリイミド系樹脂その他の樹脂を含む。例えば、絶縁膜１７には、ポリイミド（ＰＩ）、ポリベンゾオキサゾール（ＰＢＯ）、エポキシ系、フェノール系、シリコン系等のプラスチック材料又はこれらの複合材料等を用いることができる。なお、パッシベーション膜１５と絶縁膜１７のうち片方又は両方を省略してもよい。
【００１５】
パッシベーション膜１５及び絶縁膜１７のうち内部端子１４に重なる位置には、開口１６が形成されている。内部端子１４の一部又は全体が開口１６内に位置している。
【００１６】
配線１９が、半導体基板１１の一方の面１１ａとの間にパッシベーション膜１５及び絶縁膜１７を介して、その面１１ａの上に形成されている。具体的には、配線１９が絶縁膜１７の上に直接形成されている。なお、絶縁膜１７を省略した場合には、配線１９がパッシベーション膜１５の上に直接形成され、パッシベーション膜１５を省略した場合には、配線１９が絶縁膜１７の上に直接形成され、絶縁膜１７とパッシベーション膜１５の両方を省略した場合には、配線１９が半導体基板１１の上に直接形成される。
【００１７】
配線１９の端部は開口１６を通じて内部端子１４に接続されている。配線１９は、下地金属層２０と導体層２１の積層体である。
【００１８】
下地金属層２０は、絶縁膜１７上（絶縁膜１７を省略した場合には、パッシベーション膜１５上）に形成されている。下地金属層２０は、シード層をパターニングしたものである。下地金属層２０は、銅（Ｃｕ）の薄膜、チタン（Ｔｉ）の薄膜、チタンに銅を積み重ねた薄膜その他の金属薄膜である。下地金属層２０は、所定の形状に形成されている。下地金属層２０の一部が内部端子１４上に形成され、下地金属層２０が開口１６を介して内部端子１４に接続されている。
【００１９】
導体層２１が下地金属層２０上に形成されている。導体層２１は、銅メッキその他の金属メッキからなる。平面視して、導体層２１が所定の形状にパターニングされており、導体層２１の平面形状と下地金属層２０の平面形状がほぼ同じである。導体層２１は、下地金属層２０よりも厚い。なお、配線１９は導体の単層であってもよいし、更に多くの導体層を積層したものでもよい。
【００２０】
外部接続用電極２４が配線１９に接続されている。具体的には、外部接続用電極２４が配線１９の端部の上に形成されている。つまり、外部接続用電極２４は導体層２１の上に形成されている。配線１９のうち外部接続用電極２４の台座となる部分２３がランドである。外部接続用電極２４の高さ（厚さ）は、導体層２１の厚さよりも大きい。
【００２１】
図１では、外部接続用電極２４の数と配線１９の数が等しく、一つの配線１９に一つの外部接続用電極２４が接続されている。但し、外部接続用電極２４の数と配線１９の数が等しくなくてもよく、一つの配線１９に複数の外部接続用電極２４が接続されていてもよい。
図１では、内部端子１４の数と配線１９の数が等しく、一つの配線１９に一つの内部端子１４が接続されている。但し、内部端子１４の数と配線１９の数が等しくなくてもよく、一つの配線１９に複数の内部端子１４が接続されていてもよい。
【００２２】
封止層２５は、半導体基板１１との間にパッシベーション膜１５及び絶縁膜１７を介して半導体基板１１上に形成されている。封止層２５が配線１９（但し、外部接続用電極２４が重ねられた部分を除く）を覆って、配線１９が絶縁膜１７（絶縁膜１７を省略した場合には、パッシベーション膜１５）と封止層２５の間に敷設されている。封止層２５は、配線１９及びその導体層２１をそれらの上から保護する。外部接続用電極２４が封止層２５を貫通するように封止層２５に埋設されている。外部接続用電極２４の上面は封止層２５によって覆われていないが、外部接続用電極２４の周側面は封止層２５に密着し、封止層２５が外部接続用電極２４の周側面を保護する。封止層２５の表面２５ａは、外部接続用電極２４の上面と面一に設けられ、又は、外部接続用電極２４の上面よりも僅かに高い位置にある。封止層２５は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂を含み、好ましくは、絶縁性樹脂（エポキシ系樹脂、ポリイミド系樹脂等）にフィラー（例えば、シリカフィラー、ガラスフィラー）又は繊維（例えば、ガラス繊維又は炭素繊維）を配合した強化樹脂からなる。また、封止層２５は遮光性を有する。
【００２３】
封止層２５がシリカ充填エポキシ樹脂からなる場合、封止層２５の曲げ弾性率はＧＰａオーダー（１０〜４０ＧＰａ）である。
封止層２５は半導体基板１１よりも薄い。例えば、封止層２５の厚さが７０μｍであり、半導体基板１１の厚さが３３０μｍである。
【００２４】
バンプ２７が、封止層２５の表面２５ａ側において、外部接続用電極２４の上面に形成されている。バンプ２７が外部接続用電極２４の上面に接合されることによって、バンプ２７と外部接続用電極２４が相互に電気的に接続している。これら外部接続用電極２４は、格子状に配列されている。
【００２５】
封止層２５の表面２５ａには、格子状の凹部２５ｂが設けられている。凹部２５ｂの深さは、封止層２５の厚さの３分の２程度である。
【００２６】
凹部２５ｂには、低弾性材２６が充填されている。低弾性材２６は、凹部２５ｂと同様に、格子状に形作られている。低弾性材２６は、封止層２５よりも曲げ弾性率が低い。低弾性材２６には、ウレタン樹脂又はエポキシ樹脂が含まれる。特に、低弾性材２６は、ウレタン樹脂、エポキシ樹脂その他の樹脂からなる。低弾性材２６の表面は封止層２５の表面２５ａに揃っている。なお、低弾性材２６の表面と封止層２５の表面２５ａの間に段差があってもよい。
【００２７】
具体的には、エポキシ樹脂の硬化剤を適宜選定することによって、エポキシ樹脂が低弾性化するので、その選定された硬化剤を含有するエポキシ樹脂を低弾性材２６に用いる。或いは、エポキシ樹脂に可塑剤（例えば、ウレタン樹脂等で変性した樹脂又はゴム）を配合することによって、エポキシ樹脂が低弾性化するので、その可塑剤が配合されたエポキシ樹脂を低弾性材２６に用いる。低弾性材の曲げ弾性率は、０．０５ＭＰａ以上３ＧＰａ以下であることが望ましい。例えば、日立化成工業株式会社製のウレタン樹脂（製品名又は型番：ＫＵ−７００２、曲げ弾性率：０．０７ＭＰａ）、日立化成工業株式会社製のエポキシ樹脂（製品名又は型番：Ｃ−ＣＥＬ−４１００、曲げ弾性率：１０ＭＰａ）又は株式会社スリーボンド製のエポキシ樹脂（製品名又は型番：２２７４Ｙ、曲げ弾性率：２ＧＰａ）を低弾性材２６に用いる。
【００２８】
なお、封止層２５と低弾性材２６は主成分が同じで、封止層２５と低弾性材２６の添加剤が異なることで、低弾性材２６の曲げ弾性率が封止層２５の曲げ弾性率よりも低いことが好ましい。封止層２５と低弾性材２６の主成分が同じであれば、封止層２５と低弾性材２６の密着性が向上するためである。
【００２９】
外部接続用電極２４は、凹部２５ｂ及び低弾性材２６によって囲われるマス目（セル）に配置される。凹部２５ｂ及び低弾性材２６が外部接続用電極２４を囲う。図１では、一つのマス目に配置される外部接続用電極２４の数は１である。一つのマス目に配置される外部接続用電極２４の数が複数でもよい。
【００３０】
なお、図３の平面図に示すように、外部接続用電極２４が市松模様のようにマス目に配置されてもよい。つまり、外部接続用電極２４が配置されたマス目と、外部接続用電極２４が配置されていないマス目が交互に配されている。図３では、外部接続用電極２４を図示するべく、バンプ２７の図示を省略する。
【００３１】
図４は、半導体装置の実装構造５０を示した断面図である。
図４に示すように、半導体装置の実装構造５０は、半導体装置１及びプリント配線板（printed wiring board）（回路基板）５１等を備える。半導体装置の実装構造５０は、プリント回路実装体(printed circuit assembly)５０である。
【００３２】
回路基板であるプリント配線板５１は、リジッド（rigid）基板である。また、プリント配線板５１は、片面基板、両面基板又は多層基板である。片面基板とは、プリント配線板５１の一方の面５１ａに配線パターンが形成されたものである。両面基板とは、プリント配線板５１の両面５１ａ，５１ｂに配線パターンが形成されたものである。多層基板とは、積層された多数の絶縁体層の各層間に配線パターンが形成されたものである。
【００３３】
プリント配線板５１の一方の面５１ａ上には、格子状に配列された複数のパッド５２が形成されている。
半導体装置１はプリント配線板５１の一方の面５１ａ上に表面実装されている。具体的には、プリント配線板５１の一方の面５１ａが封止層２５の表面２５ａ対向した状態で、バンプ２７がパッド５２と外部接続用電極２４との間に挟まれて、バンプ２７が外部接続用電極２４とパッド５２に接合されている。
【００３４】
封止層２５の表面２５ａとプリント配線板５１の一方の面５１ａとの間の隙間にアンダーフィル材が充填されていてもよい。勿論、図４に示すように、アンダーフィル材が無くてもよい。
【００３５】
実装構造５０が長期間使用されると、半導体装置１及びプリント配線板５１の昇温と降温が繰り返される。半導体装置１及びプリント配線板５１が昇温すると、半導体装置１及びプリント配線板５１が熱膨張し、半導体装置１及びプリント配線板５１が降温すると、半導体装置１及びプリント配線板５１が収縮する。
【００３６】
プリント配線板５１の線膨張率は、プリント配線板５１の絶縁体（例えば、ガラスエポキシ樹脂）の線膨張率に支配的になり、半導体装置１（バンプ２７以外の部分）の線膨張率は、半導体基板１１の線膨張率に支配的になる。そのため、半導体装置１及びプリント配線板５１の昇温と降温が繰り返されると、バンプ２７に掛かる応力が変動する。つまり、半導体装置１及びプリント配線板５１が昇温すると、バンプ２７に掛かる応力が増加し、半導体装置１及びプリント配線板５１が降温すると、バンプ２７に掛かる応力が減少する。プリント配線板５１の線膨張率は、半導体基板１１の線膨張率に比べて大きいため、昇温や降温に伴うプリント配線板５１の伸縮率は、半導体基板１１の伸縮率に比べて大きく、従って、プリント配線板５１と半導体装置１との間に介在するバンプ２７が疲労破壊しやすくなる．
【００３７】
ところが、封止層２５に形成された凹部２５ｂに低弾性材２６が充填されているから、バンプ２７に掛かる応力が低弾性材２６によって緩和され、その応力の変動幅も狭まる。低弾性材２６は、弱い力でもよく伸びて大きく変形するが、外力を除くと直ちに元の大きさに戻るという優れた伸縮性を示す。よって、半導体装置１及びプリント配線板５１の昇温と降温の繰り返しによって膨張や収縮をしても、これらを吸収することができるので、バンプ２７の疲労寿命が向上する。
【００３８】
凹部２５ｂが封止層２５に形成されていても、低弾性材２６が凹部２５ｂに充填されているから、封止層２５が低弾性材２６によって補強される。よって、封止層２５等の強度低下を防止することができる。
【００３９】
半導体装置１及びその実装構造５０の製造方法について説明する。
図５に示された半導体ウエハ１１１から複数の半導体装置１を製造する。半導体ウエハ１１１は半導体基板１１よりも大きな半導体基板であって、複数の半導体基板１１を半導体ウエハ１１１から取ることができる。半導体ウエハ１１１は、シリコン等の半導体からなる基層１１２上に集積回路層１１３が形成されたものである。集積回路層１１３の上（半導体ウエハ１１１の一方の面１１１ａの上）にパッシベーション膜１５が形成され、パッシベーション膜１５の上に絶縁膜１７が形成されている。パッシベーション膜１５及び絶縁膜１７には格子状の凹部が形成されて、パッシベーション膜１５及び絶縁膜１７が複数に分断されている。集積回路層１１３は、パッシベーション膜１５及び絶縁膜１７に形成された凹部に沿った格子状の分割予定線１０２によって複数の領域１１３ａに区分けされている。集積回路層１１３には、それら領域１１３ａごとに集積回路が設けられている。集積回路層１１３の表面１１１ａには、複数の内部端子１４が形成されている。パッシベーション膜１５及び絶縁膜１７のうち内部端子１４に重なる位置には、開口１６が形成されている。なお、パッシベーション膜１５と絶縁膜１７のうち片方又は両方が、分断されずにべた一面な膜であってもよい。
【００４０】
まず、絶縁膜１７の上に配線１９をパターニング法によって形成するとともに、配線１９の端部（ランド２３）の上に外部接続用電極２４をパターニング法によって形成する（図９参照）。以下、配線１９及び外部接続用電極２４のパターニング法について具体的に説明する。
【００４１】
図６に示すように、無電解メッキ法若しくは気相成長法（例えば、スパッタ法）又はこれらの組合せによって、絶縁膜１７（絶縁膜１７が無い場合には、パッシベーション膜１５）の上全体や開口１６内等にシード層１２０を成長させる。シード層１２０は、銅その他の金属からなる。また、シード層１２０は単層（例えば、銅からなる）であってもよいし、積層体（例えば、チタン層の上に銅層を積層したもの）であってもよい。
【００４２】
次に、図７に示すように、感光材であるレジスト１３０をシード層１２０の上全体に塗布した後、そのレジスト１３０の露光・現像をすることによってレジスト１３０に凹部１３１を形成する。
【００４３】
次に、シード層１２０を電極として電解メッキを行う。これにより、凹部１３１内であってシード層１２０の上に所定形状の導体層２１を成長させる。導体層２１は、シード層１２０よりも厚く成長させる。導体層２１は、銅その他の金属からなる。導体層２１の形成後、レジスト１３０を剥離する。
【００４４】
次に、図８に示すように、シード層１２０及び導体層２１の上全体にドライフィルムレジスト１３２を貼り付けた後、ドライフィルムレジスト１３２の露光・現像をすることによってドライフィルムレジスト１３２に円形又は多角形の開口１３３を形成する。開口１３３が形成される位置は導体層２１のランド２３の上である。ドライフィルムレジスト１３２は、導体層２１よりも厚い。なお、ドライフィルムレジスト１３２の代わりに、厚膜のレジストを形成してもよい。
【００４５】
次に、シード層１２０及び導体層２１を電極として電解メッキを行う。これにより、開口１３３内であって導体層２１の上に外部接続用電極２４を成長させて、外部接続用電極２４を立てるように形成する。外部接続用電極２４の厚さ（高さ）は、導体層２１の厚さよりも充分に厚くする。外部接続用電極２４は、銅その他の金属からなる。外部接続用電極２４の形成後、ドライフィルムレジスト１３２を剥離する。
【００４６】
図９に示すように、シード層１２０を形状加工することによって、シード層１２０から下地金属層２０を形成する。具体的には、シード層１２０のうち導体層２１及び外部接続用電極２４に重なっていない部分をエッチングにより除去することにより、シード層１２０から下地金属層２０を加工する。このとき、導体層２１及び外部接続用電極２４の表面が一部エッチングされるが、導体層２１及び外部接続用電極２４がシード層１２０と比較して充分に厚いため、導体層２１及び外部接続用電極２４が残留する。残留した下地金属層２０の形状は、導体層２１の形状とほぼ同じである。
【００４７】
以上に説明した配線１９及び外部接続用電極２４のパターニング方法は一例であり、他の方法（例えば、アディティブ法若しくはサブトラクト法又はこれらの組み合わせ）によって配線１９及び外部接続用電極２４をパターニングしてもよい。
【００４８】
次に、図１０に示すように、印刷法、液滴吐出法（インクジェット法）、スピンコート法、滴下法その他の塗布法によって封止樹脂を絶縁膜１７（絶縁膜１７が無い場合には、パッシベーション膜１５）上に塗布し、その封止樹脂によって配線１９、外部接続用電極２４及び絶縁膜１７を覆って、その封止樹脂を加熱硬化させる。これにより、絶縁膜１７（絶縁膜１７が無い場合には、パッシベーション膜１５）上に封止層２５を形成する。封止層２５の形成に際しては、封止層２５の厚さを外部接続用電極２４の厚さ（高さ）よりも厚くして、外部接続用電極２４全体を封止層２５に埋め込む。封止層２５は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂を含み、好ましくは、絶縁性樹脂（例えば、エポキシ系樹脂又はポリイミド系樹脂）にフィラー（例えば、ガラスフィラー又はシリカフィラー）又は繊維（例えば、ガラス繊維又は炭素繊維）を配合した強化樹脂からなる。なお、プリプレグを絶縁膜１７（絶縁膜１７が無い場合には、パッシベーション膜１５）に貼り付けて、そのプリプレグを硬化させて、そのプリプレグから封止層２５を形成してもよい。
【００４９】
次に、図１１に示すように、格子状の凹部２５ｂを外部接続用電極２４の間に通すように、封止層２５の表面２５ａから封止層２５に格子状の凹部２５ｂを掘る。凹部２５ｂを外部接続用電極２４の間に通すように格子状にしたので、凹部２５ｂが外部接続用電極２４の周囲に配置され、外部接続用電極２４が凹部２５ｂによって囲われるマス目に配置されるとともに、外部接続用電極２４が凹部２５ｂによって囲われる。
凹部２５ｂを形成するに際しては、凹部２５ｂの底を絶縁膜１７や配線１９にまで至らせないように、凹部２５ｂの深さを封止層２５の厚さよりも浅くする。更に、凹部２５ｂの底を外部接続用電極２４の上面よりも低い位置にする。
【００５０】
凹部２５ｂの形成方法は、ハーフダイシング法、レーザー光照射法又はサンドブラスト法である。ハーフダイシング法は、ダイサーを用いて封止層２５の表面２５ａから封止層２５の途中まで切断する方法である。レーザー光照射法は、レーザー光照射装置を用いてレーザー光を封止層２５の表面２５ａに照射することで封止層２５の表面２５ａから封止層２５の途中まで焼き切る方法である。サンドブラスト法は、微粒子を封止層２５の表面２５ａに吹き付けて、封止層２５の表面２５ａから封止層２５の途中まで切断する方法である。
【００５１】
次に、図１２に示すように、スピンコート法、滴下法、スクリーン印刷法その他の塗布法によって低弾性樹脂を封止層２５上に塗布し、その低弾性樹脂を凹部２５ｂに充填し、その低弾性樹脂を、常圧下において、１５０〜２００℃の温度で加熱硬化させる。これにより、凹部２５ｂ内に低弾性材２６が形成されるとともに、封止層２５の表面２５ａ上に低弾性材層１２６が成膜される。なお、図１３に示すように、例えば液滴吐出法（インクジェット法）又はディスペンサ法によって、凹部２５ｂを狙って低弾性樹脂を凹部２５ｂ内に滴下することで、凹部２５ｂ内に低弾性材２６を充填してもよい。この場合、封止層２５の表面２５ａ上に低弾性材層が成膜されない。
【００５２】
次に、図１４に示すように、低弾性材層１２６を研削して、低弾性材層１２６を除去する。低弾性材層１２６の研削に引き続いて、封止層２５の表面２５ａを研削して、封止層２５を薄くする。封止層２５の表面２５ａを研削することで、封止層２５の表面２５ａにおいて外部接続用電極２４の上面を露出させる。この際、外部接続用電極２４の上面も研削され、外部接続用電極２４を残留させる。また、凹部２５ｂ内の低弾性材２６も研削されるが、凹部２５ｂの底が外部接続用電極２４の上面よりも深い位置にあるので、低弾性材２６を残留させることができる。
【００５３】
以上のように、研削工程の前に低弾性材層１２６及び低弾性材２６を形成したから、低弾性材層１２６の研削と封止層２５の研削を中断することなく行うことができる。そのため、工程数の削減を図ることができる。
図１３に示すように、低弾性材層１２６を形成しない場合でも、封止層２５の表面２５ａの研削工程によって、低弾性材２６を封止層２５の表面２５ａに揃えることと、外部接続用電極２４の上面を露出させることを同時に行える。そのため、工程数の削減を図ることができる。
【００５４】
次に、露出した外部接続用電極２４の上面を軽くエッチングする。
次に、図１５に示すように、バンプ２７を外部接続用電極２４の上面に形成する。
【００５５】
次に、バンプ２７及び封止層２５の表面２５ａを保護フィルムで保護した状態で、半導体ウエハ１１１の他方の面１１１ｂを研削し、半導体ウエハ１１１を薄くする。なお、このような研削工程を省略してもよい。
【００５６】
次に、図１６に示すように、ダイサーのダイシングブレードを用いて、封止層２５及び半導体ウエハ１１１を分割予定線１０２に沿って切断し、封止層２５及び半導体ウエハ１１１を細分割する。低弾性材２６が分割予定線１０２をまたがっている場合には、低弾性材２６も封止層２５と一緒に切断する。これにより、複数の半導体装置１が完成する。なお、個片化処理はＤＢＧ（Dicing Before Grinding）処理であってもよい。つまり、半導体ウエハ１１１の他方の面１１１ｂの研削を行う前に、ダイサーのダイシングブレードによって封止層２５の表面２５ａから半導体ウエハ１１１の基層１１２の途中まで分割予定線１０２に沿って切り込みを入れて、その後半導体ウエハ１１１の他方の面１１１ｂを表側の切り込みの底まで研削する。
【００５７】
なお、完成した半導体装置１のみならず、上記各工程における中間生産物も半導体装置である。集積回路が焼き付けられた半導体ウエハ１１１を材料（原材料）として用いたためである。
【００５８】
完成した半導体装置１をプリント配線板５１の一方の面５１ａ上にフリップチップ実装する。具体的には、半導体装置１の封止層２５の表面２５ａをプリント配線板５１の一方の面５１ａに向けて、半導体装置１とプリント配線板５１の位置合わせをする。そして、半導体装置１とプリント配線板５１を互いに近づけて、バンプ２７をパッド５２に接触させる。バンプ２７のリフローをして、バンプ２７をパッド５２に接合する。
【００５９】
その後、封止層２５の表面２５ａとプリント配線板５１の一方の面５１ａとの間の隙間にアンダーフィル材を充填する。アンダーフィル材の充填工程は省略してもよい。
【００６０】
本実施の形態は、以下のような効果を奏する。
(1) 低弾性材２６によってバンプ２７の寿命が向上する。
(2) 低弾性材２６がバンプ２７の周囲に配置されているから、バンプ２７の寿命がより向上する。
(3) 低弾性材２６がバンプ２７を囲んでいるから、どのような方向の応力がバンプ２７に掛かっても応力を緩和することができる。
(4) 低弾性材２６は、封止層２５によって覆われるようにして封止層２５に埋め込まれているのではなく、低弾性材２６が、封止層２５の表面２５ａに設けられた凹部２５ｂに充填されている。そのため、低弾性材２６がバンプ２７により近くなり、低弾性材２６によるバンプ２７の応力緩和がより効果的である。
(5) 一つのマス目に一つの外部接続用電極２４が配置されているから、バンプ２７の応力緩和効果が高い。
(6) 低弾性材２６によって封止層２５が補強される。
(7) 凹部２５ｂの深さが封止層２５の厚さよりも浅いから、封止層２５が分断されることがなく、封止効果の低減を防止することができる。
(8) 低弾性材層１２６と封止層２５を一括して研削したので、製造工程数が増えすぎることはない。
【００６１】
〔第２の実施の形態〕
図１７は、第２の実施の形態に係る半導体装置１Ａの一部を破断した状態で半導体装置１Ａを示した断面図である。図１７に示された半導体装置１Ａと図１に示された半導体装置１との間で互いに対応する部分には、同一の符号を付す。
【００６２】
図１７に示すように、複数の環状の凹部２５ｂが封止層２５の表面２５ａに設けられ、低弾性材２６が凹部２５ｂに充填されている。これら凹部２５ｂ及び低弾性材２６は、格子状に配列されている。凹部２５ｂ及び低弾性材２６は、外部接続用電極２４を囲うようにして外部接続用電極２４の周囲に配置され、外部接続用電極２４が、凹部２５ｂ及び低弾性材２６の内側に配置されている。一組の凹部２５ｂ及び低弾性材２６によって囲まれる外部接続用電極２４の数は１である。なお、一組の凹部２５ｂ及び低弾性材２６によって囲まれる外部接続用電極２４の数が複数でもよい。
【００６３】
凹部２５ｂ及び低弾性材２６が外部接続用電極２４の周囲全体を囲むように環状であったが、凹部２５ｂ及び低弾性材２６が外部接続用電極２４の周囲の一部を囲むようにＣ字状又は半環状であってもよい。
【００６４】
以上に説明したことを除いて、図１７に示された半導体装置１Ａと図１に示された半導体装置１との間で互いに対応する部分は同様に設けられている。
また、半導体装置１と同様に、半導体装置１Ａをプリント配線板５１の一方の面５１ａ上に表面実装すれば、実装構造が完成する。
また、半導体装置１Ａの製造方法は、複数の凹部２５ｂ及び低弾性材２６を環状にすることを除いて、半導体装置１の製造方法と同様である。つまり、複数の凹部２５ｂの形成に際しては、複数の外部接続用電極２４を複数の凹部２５ｂでそれぞれ囲うようにこれら凹部２５ｂを環状にする。そうすると、その後の工程において形成する低弾性材２６も環状になる。
【００６５】
本実施の形態においても、バンプ２７の寿命が向上する。
【００６６】
〔第３の実施の形態〕
図１８は、第３の実施の形態に係る半導体装置１Ｂの一部を破断した状態で半導体装置１Ｂを示した断面図である。図１８に示された半導体装置１Ｂと図１に示された半導体装置１との間で互いに対応する部分には、同一の符号を付す。
【００６７】
図１８に示すように、複数の凹部２５ｂが封止層２５の表面２５ａに設けられ、低弾性材２６が凹部２５ｂに充填されている。これら複数の凹部２５ｂ及び低弾性材２６は、格子線Ｇに沿って配列されている。外部接続用電極２４は、格子線Ｇによって囲われるマス目（セル）に配置される。また、隣り合う外部接続用電極２４の間には、一又は複数の凹部２５ｂ及び低弾性材２６が配置されている（図１８では、１つの凹部２５ｂ及び低弾性材２６が隣り合う外部接続用電極２４の間に配置されている）。複数（図１８では、４つ）の凹部２５ｂ及び低弾性材２６が１つの外部接続用電極２４の周囲に配置され、１つの外部接続用電極２４が複数（図１８では、４つ）の凹部２５ｂ及び低弾性材２６によって囲われている。
【００６８】
以上に説明したことを除いて、図１８に示された半導体装置１Ｂと図１に示された半導体装置１との間で互いに対応する部分は同様に設けられている。
また、半導体装置１と同様に、半導体装置１Ｂをプリント配線板５１の一方の面５１ａ上に表面実装すれば、実装構造が完成する。
また、半導体装置１Ｂの製造方法は、複数の凹部２５ｂ及び低弾性材２６を格子線Ｇに沿わせるようにこれら凹部２５ｂ及び低弾性材２６を配置することを除いて、半導体装置１の製造方法と同様である。つまり、複数の凹部２５ｂの形成に際しては、これら凹部２５ｂを格子線Ｇに沿って配列するように且つ格子線Ｇのマス目内に外部接続用電極２４を配置するようにこれら凹部２５ｂを形成する。そうすると、その後の工程において形成する複数の低弾性材２６も格子線Ｇに沿って配列される。
【００６９】
本実施の形態においても、バンプ２７の寿命が向上する。
【００７０】
〔変形例〕
本発明を適用した実施形態は、上述した実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。以下、幾つかの変形例を挙げる。以下に挙げる変形例は、可能な限り組み合わせてもよい。また、第１〜第３の何れの実施の形態も、以下に挙げる変形例のように変更してもよい。
【００７１】
〔変形例１〕
半導体装置１，１Ａ，１Ｂを実装する際に、異方導電性接着剤、異方導電性シート、絶縁性接着剤又は絶縁性フィルムを封止層２５の表面２５ａとプリント配線板５１の一方の面５１ａとの間に挟み込む。その場合でも、半導体装置１とプリント配線板５１を互いに近づける際やその後のリフローの際に、バンプ２７が異方導電性接着剤、異方導電性シート、絶縁性接着剤又は絶縁性フィルムを突き抜けて、バンプ２７がパッド５２に接触する。
【００７２】
〔変形例２〕
上述の実施の形態では、半導体装置１，１Ａ，１Ｂの実装前に、バンプ２７が外部接続用電極２４の上面に形成されていた。それに対して、半導体装置１の実装前に、バンプ２７をパッド５２の上に印刷してもよい。その場合、半導体装置１の実装に際して、半導体装置１とプリント配線板５１を互いに近づけると、バンプ２７が外部接続用電極２４の上面に接触し、リフローによってバンプ２７が外部接続用電極２４の上面に接触する。
【００７３】
〔変形例３〕
図１９に示す要部断面図のように、外部接続用電極２４を省略してもよい。この場合、封止層２５は第１〜第３の実施形態の場合よりも薄い。また、封止層２５のうち配線１９のランド２３に重なる部分に開口２５ｃが形成され、バンプ２７の一部がその開口２５ｃに埋められ、バンプ２７の残りの部分が封止層２５の表面２５ａから突き出ており、バンプ２７が配線１９のランド２３に接合されている。このような半導体装置がプリント配線板５１に表面実装されると、バンプ２７は配線１９のランド２３とパッド５２との間に挟まれて、これらに接合される。
【００７４】
〔変形例４〕
プリント配線板５１の代わりにインターポーザー基板を用い、第二封止層がインターポーザー基板に形成されて、半導体装置１，１Ａ，１Ｂが第二封止層に埋め込まれていてもよい。
【００７５】
本発明の実施形態及び変形例を説明したが、本発明の範囲は、上述の実施の形態に限定するものではなく、特許請求の範囲に記載された発明の範囲とその均等の範囲を含む。
以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記に記載した請求項の項番は、この出願の願書に最初に添付した特許請求の範囲の通りである。
【００７６】
〔付記〕
＜請求項１＞
一方の面の上方に封止層が設けられた半導体基板の前記封止層の表面側に凹部を形成し、
前記封止層の弾性率よりも弾性率が低い低弾性材を前記凹部に充填し、
前記半導体基板の前記一方の面の上方にバンプを形成することを特徴とする半導体装置の製造方法。
＜請求項２＞
前記弾性率は、曲げ弾性率であり、
前記封止層の弾性率は１０〜４０ＧＰａであり、
前記低弾性材の弾性率は、０．０５ＭＰａ以上３ＧＰａ以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
＜請求項３＞
前記封止層の形成前に、前記半導体基板の一方の面の上方に外部接続用電極を形成し、
前記封止層の形成に際しては、前記外部接続用電極を前記封止層に埋め込み、
前記凹部の形成に際しては、前記凹部の底を前記外部接続用電極の上面よりも低い位置にし、
前記低弾性材の充填後に、前記外部接続用電極の上面が露出するまで前記封止層の表面及び前記低弾性材を研削することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
＜請求項４＞
前記凹部の形成に際しては、前記凹部を前記外部接続用電極の周囲に配置することを特徴とする請求項３に記載の半導体装置の製造方法。
＜請求項５＞
前記凹部の形成に際しては、前記外部接続用電極を前記凹部で囲うことを特徴とする請求項３又は４に記載の半導体装置の製造方法。
＜請求項６＞
形成する前記外部接続用電極の数が複数であり、
前記凹部の形成に際しては、前記凹部を格子状にするとともに、前記凹部によって囲われるマス目に前記外部接続用電極を配置することを特徴とする請求項３又は４に記載の半導体装置の製造方法。
＜請求項７＞
形成する前記外部接続用電極の数及び形成する前記凹部の数が複数であり、
前記凹部の形成に際しては、前記外部接続用電極を前記凹部で囲うように前記凹部を環状にすることを特徴とする請求項３又は４に記載の半導体装置の製造方法。
＜請求項８＞
形成する前記外部接続用電極の数及び形成する前記凹部の数が複数であり、
前記凹部の形成に際しては、前記凹部を格子線に沿って配列するとともに、前記格子線によって囲われるマス目に前記外部接続用電極を配置することを特徴とする請求項３又は４に記載の半導体装置の製造方法。
＜請求項９＞
前記低弾性材の充填とともに、前記封止層の表面に低弾性材層の成膜を行い
前記封止層の研削の前に前記低弾性材層を研削して前記低弾性材層を除去し、引き続き前記封止層の表面を研削することを特徴とする請求項３から８の何れか一項に記載の半導体装置の製造方法。
＜請求項１０＞
前記封止層の研削の後に前記外部接続用電極の上面に前記バンプを形成することを特徴とする請求項３から９の何れか一項に記載の半導体装置の製造方法。
＜請求項１１＞
前記封止層及び前記半導体基板を細分割することを特徴とする請求項１から１０の何れか一項に記載の半導体装置の製造方法。
＜請求項１２＞
請求項３乃至１１の何れか一項に記載の半導体装置の製造方法によって製造された半導体装置における前記外部接続用電極を、パッドを表面に有した回路基板の前記パッドに、前記バンプを介して接合することを特徴とする半導体装置の実装構造の製造方法。
【符号の説明】
【００７７】
１、１Ａ、１Ｂ 半導体装置
１１ 半導体基板
１９ 配線
２４ 外部接続用電極
２５ 封止層
２５ａ 表面
２５ｂ 凹部
２５ｃ 開口
２６ 低弾性材
２７ バンプ
５０ 半導体装置の実装構造
５１ プリント配線板（回路基板）
５２ パッド
１１１ 半導体ウエハ
１２６ 低弾性材層
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置の実装構造の製造方法に関する。
【背景技術】
【０００２】
従来、チップサイズにパッケージされた半導体装置がある（例えば、特許文献１参照）。特許文献１に記載の半導体装置では、回路が焼き付けられて個片化された半導体基板（１０）上に第一絶縁層（１３）が成膜され、配線（１６ａ）が第一絶縁層（１３）上にパターニングされ、第二絶縁層（１７）が配線（１６ａ）の上から第一絶縁層（１３）上に形成され、バンプ（１９）が第二絶縁層（１７）に形成された開口部（１７ａ）を介して配線（１６ａ）に接続されている。また、配線（１６ａ）のパターニングの際に残留した銅メッキ（１６ｂ）が第一絶縁層（１３）を貫通するように第一絶縁層（１３）に埋め込まれ、その銅メッキ（１６ｂ）の一部が第一絶縁層（１３）の表面から突き出ていて、第二絶縁層（１７）が銅メッキ（１６ｂ）を覆い被さるようにして第一絶縁層（１３）上に成膜されている。特許文献１に記載の技術では、半導体装置がバンプを介して実装基板上に実装された時に半導体装置と実装基板の間に生じる応力が銅メッキ（１６ｂ）によって緩和される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１７３７４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、半導体装置の実装後に半導体装置が使用されると、半導体装置の加熱・冷却が繰り返される。半導体装置の半導体基板と実装基板は線膨張率が異なるので、半導体装置の加熱・冷却が繰り返されると、バンプに生じる応力が振動する。そのため、バンプにクラックが入り、バンプが疲労破壊してしまう虞がある。
そこで、本発明が解決しようとする課題は、バンプの疲労を抑えて、バンプの寿命を向上させることである。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明に係る半導体装置の製造方法は、
一方の面の上方に封止層が設けられた半導体基板の前記封止層の表面側に凹部を形成し、
前記封止層の弾性率よりも弾性率が低い低弾性材を前記凹部に充填し、
前記半導体基板の前記一方の面の上方にバンプを形成する方法である。
【発明の効果】
【０００６】
本発明によれば、バンプに掛かる応力が低弾性材によって緩和されるから、バンプにクラックが入る等の疲労を抑えることができるとともに、バンプの寿命が向上する。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１実施形態に係る半導体装置の斜視図。
【図２】同実施形態に係る半導体装置の要部断面図。
【図３】同実施形態の変形例に係る半導体装置の平面図。
【図４】同実施形態に係る半導体装置の実装構造の断面図。
【図５】同実施形態に係る半導体装置の製造に用いる半導体ウエハの断面図。
【図６】同実施形態に係る半導体装置を製造する方法の一工程における半導体ウエハの断面図。
【図７】図６の工程の後の工程における断面図。
【図８】図７の工程の後の工程における断面図。
【図９】図８の工程の後の工程における断面図。
【図１０】図９の工程の後の工程における断面図。
【図１１】図１０の工程の後の工程における断面図。
【図１２】図１１の工程の後の工程における断面図。
【図１３】図１１の工程の後の工程における断面図。
【図１４】図１２又は図１３の工程の後の工程における断面図。
【図１５】図１４の工程の後の工程における断面図。
【図１６】図１５の工程の後の工程における断面図。
【図１７】本発明の第２実施形態に係る半導体装置の斜視図。
【図１８】本発明の第３実施形態に係る半導体装置の斜視図。
【図１９】本発明の実施形態の変形例に係る半導体装置の要部断面図。
【発明を実施するための形態】
【０００８】
以下に、本発明を実施するための形態について、図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲を以下の実施形態及び図示例に限定するものではない。
【０００９】
〔第１の実施の形態〕
図１は、半導体装置１の一部を破断した状態で半導体装置１を示した斜視図である。図２は、この半導体装置１の一部を示した断面図である。
【００１０】
図１〜図２に示すように、この半導体装置１は、チップサイズにパッケージしたものであって、いわゆるＣＳＰ（Chip Size Package）である。特に、この半導体装置１は、半導体ウエハを樹脂封止した後に、それをチップサイズに個片化したものである。つまり、半導体装置１は、ＣＳＰの中でも特にＷＬＰ（Wafer Level Package）である。
【００１１】
この半導体装置１は半導体基板１１、パッシベーション膜１５、絶縁膜１７、複数の配線１９、複数の外部接続用電極２４、封止層２５、低弾性材２６及びバンプ２７等を備える。
【００１２】
半導体基板１１は、半導体ウエハを個片化したものである。半導体基板１１は、一方の面１１ａと、その面１１ａの反対側となる他方の面１１ｂとを有するとともに、一方の面１１ａと他方の面１１ｂの間に厚みを有する。また、半導体基板１１は一方の面１１ａと他方の面１１ｂの間に基層１２及び集積回路層１３を有する。集積回路層１３が基層１２上に形成され、集積回路層１３の表面が一方の面１１ａであり、その面１１ａの反対側であって基層１２の表面が他方の面１１ｂである。基層１２は、例えばシリコン等の半導体からなる。集積回路層１３には、集積回路が形成されている。また、半導体基板１１は複数の内部端子１４を有し、これら内部端子１４が集積回路層１３の表面１１ａに形成されている。内部端子１４は、集積回路層１３に含まれる集積回路の配線の一部であったり、その集積回路の構成要素である各種電気素子（例えば、ダイオード、トランジスタ、抵抗、コンデンサ等）の電極であったりする。
【００１３】
半導体基板１１の一方の面１１ａ上には、パッシベーション膜１５が成膜されている。パッシベーション膜１５上には、絶縁膜１７が成膜されている。パッシベーション膜１５及び絶縁膜１７のサイズは半導体基板１１のサイズよりも僅かに小さく、パッシベーション膜１５及び絶縁膜１７の周縁が半導体基板１１の周縁から内側に離れている。なお、パッシベーション膜１５及び絶縁膜１７のサイズが半導体基板１１のサイズに等しく、パッシベーション膜１５及び絶縁膜１７の周縁が半導体基板１１の周縁に揃っていてもよい。
【００１４】
パッシベーション膜１５は、酸化シリコン又は窒化シリコンを含む。絶縁膜１７は、エポキシ系樹脂、ポリイミド系樹脂その他の樹脂を含む。例えば、絶縁膜１７には、ポリイミド（ＰＩ）、ポリベンゾオキサゾール（ＰＢＯ）、エポキシ系、フェノール系、シリコン系等のプラスチック材料又はこれらの複合材料等を用いることができる。なお、パッシベーション膜１５と絶縁膜１７のうち片方又は両方を省略してもよい。
【００１５】
パッシベーション膜１５及び絶縁膜１７のうち内部端子１４に重なる位置には、開口１６が形成されている。内部端子１４の一部又は全体が開口１６内に位置している。
【００１６】
配線１９が、半導体基板１１の一方の面１１ａとの間にパッシベーション膜１５及び絶縁膜１７を介して、その面１１ａの上に形成されている。具体的には、配線１９が絶縁膜１７の上に直接形成されている。なお、絶縁膜１７を省略した場合には、配線１９がパッシベーション膜１５の上に直接形成され、パッシベーション膜１５を省略した場合には、配線１９が絶縁膜１７の上に直接形成され、絶縁膜１７とパッシベーション膜１５の両方を省略した場合には、配線１９が半導体基板１１の上に直接形成される。
【００１７】
配線１９の端部は開口１６を通じて内部端子１４に接続されている。配線１９は、下地金属層２０と導体層２１の積層体である。
【００１８】
下地金属層２０は、絶縁膜１７上（絶縁膜１７を省略した場合には、パッシベーション膜１５上）に形成されている。下地金属層２０は、シード層をパターニングしたものである。下地金属層２０は、銅（Ｃｕ）の薄膜、チタン（Ｔｉ）の薄膜、チタンに銅を積み重ねた薄膜その他の金属薄膜である。下地金属層２０は、所定の形状に形成されている。下地金属層２０の一部が内部端子１４上に形成され、下地金属層２０が開口１６を介して内部端子１４に接続されている。
【００１９】
導体層２１が下地金属層２０上に形成されている。導体層２１は、銅メッキその他の金属メッキからなる。平面視して、導体層２１が所定の形状にパターニングされており、導体層２１の平面形状と下地金属層２０の平面形状がほぼ同じである。導体層２１は、下地金属層２０よりも厚い。なお、配線１９は導体の単層であってもよいし、更に多くの導体層を積層したものでもよい。
【００２０】
外部接続用電極２４が配線１９に接続されている。具体的には、外部接続用電極２４が配線１９の端部の上に形成されている。つまり、外部接続用電極２４は導体層２１の上に形成されている。配線１９のうち外部接続用電極２４の台座となる部分２３がランドである。外部接続用電極２４の高さ（厚さ）は、導体層２１の厚さよりも大きい。
【００２１】
図１では、外部接続用電極２４の数と配線１９の数が等しく、一つの配線１９に一つの外部接続用電極２４が接続されている。但し、外部接続用電極２４の数と配線１９の数が等しくなくてもよく、一つの配線１９に複数の外部接続用電極２４が接続されていてもよい。
図１では、内部端子１４の数と配線１９の数が等しく、一つの配線１９に一つの内部端子１４が接続されている。但し、内部端子１４の数と配線１９の数が等しくなくてもよく、一つの配線１９に複数の内部端子１４が接続されていてもよい。
【００２２】
封止層２５は、半導体基板１１との間にパッシベーション膜１５及び絶縁膜１７を介して半導体基板１１上に形成されている。封止層２５が配線１９（但し、外部接続用電極２４が重ねられた部分を除く）を覆って、配線１９が絶縁膜１７（絶縁膜１７を省略した場合には、パッシベーション膜１５）と封止層２５の間に敷設されている。封止層２５は、配線１９及びその導体層２１をそれらの上から保護する。外部接続用電極２４が封止層２５を貫通するように封止層２５に埋設されている。外部接続用電極２４の上面は封止層２５によって覆われていないが、外部接続用電極２４の周側面は封止層２５に密着し、封止層２５が外部接続用電極２４の周側面を保護する。封止層２５の表面２５ａは、外部接続用電極２４の上面と面一に設けられ、又は、外部接続用電極２４の上面よりも僅かに高い位置にある。封止層２５は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂を含み、好ましくは、絶縁性樹脂（エポキシ系樹脂、ポリイミド系樹脂等）にフィラー（例えば、シリカフィラー、ガラスフィラー）又は繊維（例えば、ガラス繊維又は炭素繊維）を配合した強化樹脂からなる。また、封止層２５は遮光性を有する。
【００２３】
封止層２５がシリカ充填エポキシ樹脂からなる場合、封止層２５の曲げ弾性率はＧＰａオーダー（１０〜４０ＧＰａ）である。
封止層２５は半導体基板１１よりも薄い。例えば、封止層２５の厚さが７０μｍであり、半導体基板１１の厚さが３３０μｍである。
【００２４】
バンプ２７が、封止層２５の表面２５ａ側において、外部接続用電極２４の上面に形成されている。バンプ２７が外部接続用電極２４の上面に接合されることによって、バンプ２７と外部接続用電極２４が相互に電気的に接続している。これら外部接続用電極２４は、格子状に配列されている。
【００２５】
封止層２５の表面２５ａには、格子状の凹部２５ｂが設けられている。凹部２５ｂの深さは、封止層２５の厚さの３分の２程度である。
【００２６】
凹部２５ｂには、低弾性材２６が充填されている。低弾性材２６は、凹部２５ｂと同様に、格子状に形作られている。低弾性材２６は、封止層２５よりも曲げ弾性率が低い。低弾性材２６には、ウレタン樹脂又はエポキシ樹脂が含まれる。特に、低弾性材２６は、ウレタン樹脂、エポキシ樹脂その他の樹脂からなる。低弾性材２６の表面は封止層２５の表面２５ａに揃っている。なお、低弾性材２６の表面と封止層２５の表面２５ａの間に段差があってもよい。
【００２７】
具体的には、エポキシ樹脂の硬化剤を適宜選定することによって、エポキシ樹脂が低弾性化するので、その選定された硬化剤を含有するエポキシ樹脂を低弾性材２６に用いる。或いは、エポキシ樹脂に可塑剤（例えば、ウレタン樹脂等で変性した樹脂又はゴム）を配合することによって、エポキシ樹脂が低弾性化するので、その可塑剤が配合されたエポキシ樹脂を低弾性材２６に用いる。低弾性材の曲げ弾性率は、０．０５ＭＰａ以上３ＧＰａ以下であることが望ましい。例えば、日立化成工業株式会社製のウレタン樹脂（製品名又は型番：ＫＵ−７００２、曲げ弾性率：０．０７ＭＰａ）、日立化成工業株式会社製のエポキシ樹脂（製品名又は型番：Ｃ−ＣＥＬ−４１００、曲げ弾性率：１０ＭＰａ）又は株式会社スリーボンド製のエポキシ樹脂（製品名又は型番：２２７４Ｙ、曲げ弾性率：２ＧＰａ）を低弾性材２６に用いる。
【００２８】
なお、封止層２５と低弾性材２６は主成分が同じで、封止層２５と低弾性材２６の添加剤が異なることで、低弾性材２６の曲げ弾性率が封止層２５の曲げ弾性率よりも低いことが好ましい。封止層２５と低弾性材２６の主成分が同じであれば、封止層２５と低弾性材２６の密着性が向上するためである。
【００２９】
外部接続用電極２４は、凹部２５ｂ及び低弾性材２６によって囲われるマス目（セル）に配置される。凹部２５ｂ及び低弾性材２６が外部接続用電極２４を囲う。図１では、一つのマス目に配置される外部接続用電極２４の数は１である。一つのマス目に配置される外部接続用電極２４の数が複数でもよい。
【００３０】
なお、図３の平面図に示すように、外部接続用電極２４が市松模様のようにマス目に配置されてもよい。つまり、外部接続用電極２４が配置されたマス目と、外部接続用電極２４が配置されていないマス目が交互に配されている。図３では、外部接続用電極２４を図示するべく、バンプ２７の図示を省略する。
【００３１】
図４は、半導体装置の実装構造５０を示した断面図である。
図４に示すように、半導体装置の実装構造５０は、半導体装置１及びプリント配線板（printed wiring board）（回路基板）５１等を備える。半導体装置の実装構造５０は、プリント回路実装体(printed circuit assembly)５０である。
【００３２】
回路基板であるプリント配線板５１は、リジッド（rigid）基板である。また、プリント配線板５１は、片面基板、両面基板又は多層基板である。片面基板とは、プリント配線板５１の一方の面５１ａに配線パターンが形成されたものである。両面基板とは、プリント配線板５１の両面５１ａ，５１ｂに配線パターンが形成されたものである。多層基板とは、積層された多数の絶縁体層の各層間に配線パターンが形成されたものである。
【００３３】
プリント配線板５１の一方の面５１ａ上には、格子状に配列された複数のパッド５２が形成されている。
半導体装置１はプリント配線板５１の一方の面５１ａ上に表面実装されている。具体的には、プリント配線板５１の一方の面５１ａが封止層２５の表面２５ａ対向した状態で、バンプ２７がパッド５２と外部接続用電極２４との間に挟まれて、バンプ２７が外部接続用電極２４とパッド５２に接合されている。
【００３４】
封止層２５の表面２５ａとプリント配線板５１の一方の面５１ａとの間の隙間にアンダーフィル材が充填されていてもよい。勿論、図４に示すように、アンダーフィル材が無くてもよい。
【００３５】
実装構造５０が長期間使用されると、半導体装置１及びプリント配線板５１の昇温と降温が繰り返される。半導体装置１及びプリント配線板５１が昇温すると、半導体装置１及びプリント配線板５１が熱膨張し、半導体装置１及びプリント配線板５１が降温すると、半導体装置１及びプリント配線板５１が収縮する。
【００３６】
プリント配線板５１の線膨張率は、プリント配線板５１の絶縁体（例えば、ガラスエポキシ樹脂）の線膨張率に支配的になり、半導体装置１（バンプ２７以外の部分）の線膨張率は、半導体基板１１の線膨張率に支配的になる。そのため、半導体装置１及びプリント配線板５１の昇温と降温が繰り返されると、バンプ２７に掛かる応力が変動する。つまり、半導体装置１及びプリント配線板５１が昇温すると、バンプ２７に掛かる応力が増加し、半導体装置１及びプリント配線板５１が降温すると、バンプ２７に掛かる応力が減少する。プリント配線板５１の線膨張率は、半導体基板１１の線膨張率に比べて大きいため、昇温や降温に伴うプリント配線板５１の伸縮率は、半導体基板１１の伸縮率に比べて大きく、従って、プリント配線板５１と半導体装置１との間に介在するバンプ２７が疲労破壊しやすくなる．
【００３７】
ところが、封止層２５に形成された凹部２５ｂに低弾性材２６が充填されているから、バンプ２７に掛かる応力が低弾性材２６によって緩和され、その応力の変動幅も狭まる。低弾性材２６は、弱い力でもよく伸びて大きく変形するが、外力を除くと直ちに元の大きさに戻るという優れた伸縮性を示す。よって、半導体装置１及びプリント配線板５１の昇温と降温の繰り返しによって膨張や収縮をしても、これらを吸収することができるので、バンプ２７の疲労寿命が向上する。
【００３８】
凹部２５ｂが封止層２５に形成されていても、低弾性材２６が凹部２５ｂに充填されているから、封止層２５が低弾性材２６によって補強される。よって、封止層２５等の強度低下を防止することができる。
【００３９】
半導体装置１及びその実装構造５０の製造方法について説明する。
図５に示された半導体ウエハ１１１から複数の半導体装置１を製造する。半導体ウエハ１１１は半導体基板１１よりも大きな半導体基板であって、複数の半導体基板１１を半導体ウエハ１１１から取ることができる。半導体ウエハ１１１は、シリコン等の半導体からなる基層１１２上に集積回路層１１３が形成されたものである。集積回路層１１３の上（半導体ウエハ１１１の一方の面１１１ａの上）にパッシベーション膜１５が形成され、パッシベーション膜１５の上に絶縁膜１７が形成されている。パッシベーション膜１５及び絶縁膜１７には格子状の凹部が形成されて、パッシベーション膜１５及び絶縁膜１７が複数に分断されている。集積回路層１１３は、パッシベーション膜１５及び絶縁膜１７に形成された凹部に沿った格子状の分割予定線１０２によって複数の領域１１３ａに区分けされている。集積回路層１１３には、それら領域１１３ａごとに集積回路が設けられている。集積回路層１１３の表面１１１ａには、複数の内部端子１４が形成されている。パッシベーション膜１５及び絶縁膜１７のうち内部端子１４に重なる位置には、開口１６が形成されている。なお、パッシベーション膜１５と絶縁膜１７のうち片方又は両方が、分断されずにべた一面な膜であってもよい。
【００４０】
まず、絶縁膜１７の上に配線１９をパターニング法によって形成するとともに、配線１９の端部（ランド２３）の上に外部接続用電極２４をパターニング法によって形成する（図９参照）。以下、配線１９及び外部接続用電極２４のパターニング法について具体的に説明する。
【００４１】
図６に示すように、無電解メッキ法若しくは気相成長法（例えば、スパッタ法）又はこれらの組合せによって、絶縁膜１７（絶縁膜１７が無い場合には、パッシベーション膜１５）の上全体や開口１６内等にシード層１２０を成長させる。シード層１２０は、銅その他の金属からなる。また、シード層１２０は単層（例えば、銅からなる）であってもよいし、積層体（例えば、チタン層の上に銅層を積層したもの）であってもよい。
【００４２】
次に、図７に示すように、感光材であるレジスト１３０をシード層１２０の上全体に塗布した後、そのレジスト１３０の露光・現像をすることによってレジスト１３０に凹部１３１を形成する。
【００４３】
次に、シード層１２０を電極として電解メッキを行う。これにより、凹部１３１内であってシード層１２０の上に所定形状の導体層２１を成長させる。導体層２１は、シード層１２０よりも厚く成長させる。導体層２１は、銅その他の金属からなる。導体層２１の形成後、レジスト１３０を剥離する。
【００４４】
次に、図８に示すように、シード層１２０及び導体層２１の上全体にドライフィルムレジスト１３２を貼り付けた後、ドライフィルムレジスト１３２の露光・現像をすることによってドライフィルムレジスト１３２に円形又は多角形の開口１３３を形成する。開口１３３が形成される位置は導体層２１のランド２３の上である。ドライフィルムレジスト１３２は、導体層２１よりも厚い。なお、ドライフィルムレジスト１３２の代わりに、厚膜のレジストを形成してもよい。
【００４５】
次に、シード層１２０及び導体層２１を電極として電解メッキを行う。これにより、開口１３３内であって導体層２１の上に外部接続用電極２４を成長させて、外部接続用電極２４を立てるように形成する。外部接続用電極２４の厚さ（高さ）は、導体層２１の厚さよりも充分に厚くする。外部接続用電極２４は、銅その他の金属からなる。外部接続用電極２４の形成後、ドライフィルムレジスト１３２を剥離する。
【００４６】
図９に示すように、シード層１２０を形状加工することによって、シード層１２０から下地金属層２０を形成する。具体的には、シード層１２０のうち導体層２１及び外部接続用電極２４に重なっていない部分をエッチングにより除去することにより、シード層１２０から下地金属層２０を加工する。このとき、導体層２１及び外部接続用電極２４の表面が一部エッチングされるが、導体層２１及び外部接続用電極２４がシード層１２０と比較して充分に厚いため、導体層２１及び外部接続用電極２４が残留する。残留した下地金属層２０の形状は、導体層２１の形状とほぼ同じである。
【００４７】
以上に説明した配線１９及び外部接続用電極２４のパターニング方法は一例であり、他の方法（例えば、アディティブ法若しくはサブトラクト法又はこれらの組み合わせ）によって配線１９及び外部接続用電極２４をパターニングしてもよい。
【００４８】
次に、図１０に示すように、印刷法、液滴吐出法（インクジェット法）、スピンコート法、滴下法その他の塗布法によって封止樹脂を絶縁膜１７（絶縁膜１７が無い場合には、パッシベーション膜１５）上に塗布し、その封止樹脂によって配線１９、外部接続用電極２４及び絶縁膜１７を覆って、その封止樹脂を加熱硬化させる。これにより、絶縁膜１７（絶縁膜１７が無い場合には、パッシベーション膜１５）上に封止層２５を形成する。封止層２５の形成に際しては、封止層２５の厚さを外部接続用電極２４の厚さ（高さ）よりも厚くして、外部接続用電極２４全体を封止層２５に埋め込む。封止層２５は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂を含み、好ましくは、絶縁性樹脂（例えば、エポキシ系樹脂又はポリイミド系樹脂）にフィラー（例えば、ガラスフィラー又はシリカフィラー）又は繊維（例えば、ガラス繊維又は炭素繊維）を配合した強化樹脂からなる。なお、プリプレグを絶縁膜１７（絶縁膜１７が無い場合には、パッシベーション膜１５）に貼り付けて、そのプリプレグを硬化させて、そのプリプレグから封止層２５を形成してもよい。
【００４９】
次に、図１１に示すように、格子状の凹部２５ｂを外部接続用電極２４の間に通すように、封止層２５の表面２５ａから封止層２５に格子状の凹部２５ｂを掘る。凹部２５ｂを外部接続用電極２４の間に通すように格子状にしたので、凹部２５ｂが外部接続用電極２４の周囲に配置され、外部接続用電極２４が凹部２５ｂによって囲われるマス目に配置されるとともに、外部接続用電極２４が凹部２５ｂによって囲われる。
凹部２５ｂを形成するに際しては、凹部２５ｂの底を絶縁膜１７や配線１９にまで至らせないように、凹部２５ｂの深さを封止層２５の厚さよりも浅くする。更に、凹部２５ｂの底を外部接続用電極２４の上面よりも低い位置にする。
【００５０】
凹部２５ｂの形成方法は、ハーフダイシング法、レーザー光照射法又はサンドブラスト法である。ハーフダイシング法は、ダイサーを用いて封止層２５の表面２５ａから封止層２５の途中まで切断する方法である。レーザー光照射法は、レーザー光照射装置を用いてレーザー光を封止層２５の表面２５ａに照射することで封止層２５の表面２５ａから封止層２５の途中まで焼き切る方法である。サンドブラスト法は、微粒子を封止層２５の表面２５ａに吹き付けて、封止層２５の表面２５ａから封止層２５の途中まで切断する方法である。
【００５１】
次に、図１２に示すように、スピンコート法、滴下法、スクリーン印刷法その他の塗布法によって低弾性樹脂を封止層２５上に塗布し、その低弾性樹脂を凹部２５ｂに充填し、その低弾性樹脂を、常圧下において、１５０〜２００℃の温度で加熱硬化させる。これにより、凹部２５ｂ内に低弾性材２６が形成されるとともに、封止層２５の表面２５ａ上に低弾性材層１２６が成膜される。なお、図１３に示すように、例えば液滴吐出法（インクジェット法）又はディスペンサ法によって、凹部２５ｂを狙って低弾性樹脂を凹部２５ｂ内に滴下することで、凹部２５ｂ内に低弾性材２６を充填してもよい。この場合、封止層２５の表面２５ａ上に低弾性材層が成膜されない。
【００５２】
次に、図１４に示すように、低弾性材層１２６を研削して、低弾性材層１２６を除去する。低弾性材層１２６の研削に引き続いて、封止層２５の表面２５ａを研削して、封止層２５を薄くする。封止層２５の表面２５ａを研削することで、封止層２５の表面２５ａにおいて外部接続用電極２４の上面を露出させる。この際、外部接続用電極２４の上面も研削され、外部接続用電極２４を残留させる。また、凹部２５ｂ内の低弾性材２６も研削されるが、凹部２５ｂの底が外部接続用電極２４の上面よりも深い位置にあるので、低弾性材２６を残留させることができる。
【００５３】
以上のように、研削工程の前に低弾性材層１２６及び低弾性材２６を形成したから、低弾性材層１２６の研削と封止層２５の研削を中断することなく行うことができる。そのため、工程数の削減を図ることができる。
図１３に示すように、低弾性材層１２６を形成しない場合でも、封止層２５の表面２５ａの研削工程によって、低弾性材２６を封止層２５の表面２５ａに揃えることと、外部接続用電極２４の上面を露出させることを同時に行える。そのため、工程数の削減を図ることができる。
【００５４】
次に、露出した外部接続用電極２４の上面を軽くエッチングする。
次に、図１５に示すように、バンプ２７を外部接続用電極２４の上面に形成する。
【００５５】
次に、バンプ２７及び封止層２５の表面２５ａを保護フィルムで保護した状態で、半導体ウエハ１１１の他方の面１１１ｂを研削し、半導体ウエハ１１１を薄くする。なお、このような研削工程を省略してもよい。
【００５６】
次に、図１６に示すように、ダイサーのダイシングブレードを用いて、封止層２５及び半導体ウエハ１１１を分割予定線１０２に沿って切断し、封止層２５及び半導体ウエハ１１１を細分割する。低弾性材２６が分割予定線１０２をまたがっている場合には、低弾性材２６も封止層２５と一緒に切断する。これにより、複数の半導体装置１が完成する。なお、個片化処理はＤＢＧ（Dicing Before Grinding）処理であってもよい。つまり、半導体ウエハ１１１の他方の面１１１ｂの研削を行う前に、ダイサーのダイシングブレードによって封止層２５の表面２５ａから半導体ウエハ１１１の基層１１２の途中まで分割予定線１０２に沿って切り込みを入れて、その後半導体ウエハ１１１の他方の面１１１ｂを表側の切り込みの底まで研削する。
【００５７】
なお、完成した半導体装置１のみならず、上記各工程における中間生産物も半導体装置である。集積回路が焼き付けられた半導体ウエハ１１１を材料（原材料）として用いたためである。
【００５８】
完成した半導体装置１をプリント配線板５１の一方の面５１ａ上にフリップチップ実装する。具体的には、半導体装置１の封止層２５の表面２５ａをプリント配線板５１の一方の面５１ａに向けて、半導体装置１とプリント配線板５１の位置合わせをする。そして、半導体装置１とプリント配線板５１を互いに近づけて、バンプ２７をパッド５２に接触させる。バンプ２７のリフローをして、バンプ２７をパッド５２に接合する。
【００５９】
その後、封止層２５の表面２５ａとプリント配線板５１の一方の面５１ａとの間の隙間にアンダーフィル材を充填する。アンダーフィル材の充填工程は省略してもよい。
【００６０】
本実施の形態は、以下のような効果を奏する。
(1) 低弾性材２６によってバンプ２７の寿命が向上する。
(2) 低弾性材２６がバンプ２７の周囲に配置されているから、バンプ２７の寿命がより向上する。
(3) 低弾性材２６がバンプ２７を囲んでいるから、どのような方向の応力がバンプ２７に掛かっても応力を緩和することができる。
(4) 低弾性材２６は、封止層２５によって覆われるようにして封止層２５に埋め込まれているのではなく、低弾性材２６が、封止層２５の表面２５ａに設けられた凹部２５ｂに充填されている。そのため、低弾性材２６がバンプ２７により近くなり、低弾性材２６によるバンプ２７の応力緩和がより効果的である。
(5) 一つのマス目に一つの外部接続用電極２４が配置されているから、バンプ２７の応力緩和効果が高い。
(6) 低弾性材２６によって封止層２５が補強される。
(7) 凹部２５ｂの深さが封止層２５の厚さよりも浅いから、封止層２５が分断されることがなく、封止効果の低減を防止することができる。
(8) 低弾性材層１２６と封止層２５を一括して研削したので、製造工程数が増えすぎることはない。
【００６１】
〔第２の実施の形態〕
図１７は、第２の実施の形態に係る半導体装置１Ａの一部を破断した状態で半導体装置１Ａを示した断面図である。図１７に示された半導体装置１Ａと図１に示された半導体装置１との間で互いに対応する部分には、同一の符号を付す。
【００６２】
図１７に示すように、複数の環状の凹部２５ｂが封止層２５の表面２５ａに設けられ、低弾性材２６が凹部２５ｂに充填されている。これら凹部２５ｂ及び低弾性材２６は、格子状に配列されている。凹部２５ｂ及び低弾性材２６は、外部接続用電極２４を囲うようにして外部接続用電極２４の周囲に配置され、外部接続用電極２４が、凹部２５ｂ及び低弾性材２６の内側に配置されている。一組の凹部２５ｂ及び低弾性材２６によって囲まれる外部接続用電極２４の数は１である。なお、一組の凹部２５ｂ及び低弾性材２６によって囲まれる外部接続用電極２４の数が複数でもよい。
【００６３】
凹部２５ｂ及び低弾性材２６が外部接続用電極２４の周囲全体を囲むように環状であったが、凹部２５ｂ及び低弾性材２６が外部接続用電極２４の周囲の一部を囲むようにＣ字状又は半環状であってもよい。
【００６４】
以上に説明したことを除いて、図１７に示された半導体装置１Ａと図１に示された半導体装置１との間で互いに対応する部分は同様に設けられている。
また、半導体装置１と同様に、半導体装置１Ａをプリント配線板５１の一方の面５１ａ上に表面実装すれば、実装構造が完成する。
また、半導体装置１Ａの製造方法は、複数の凹部２５ｂ及び低弾性材２６を環状にすることを除いて、半導体装置１の製造方法と同様である。つまり、複数の凹部２５ｂの形成に際しては、複数の外部接続用電極２４を複数の凹部２５ｂでそれぞれ囲うようにこれら凹部２５ｂを環状にする。そうすると、その後の工程において形成する低弾性材２６も環状になる。
【００６５】
本実施の形態においても、バンプ２７の寿命が向上する。
【００６６】
〔第３の実施の形態〕
図１８は、第３の実施の形態に係る半導体装置１Ｂの一部を破断した状態で半導体装置１Ｂを示した断面図である。図１８に示された半導体装置１Ｂと図１に示された半導体装置１との間で互いに対応する部分には、同一の符号を付す。
【００６７】
図１８に示すように、複数の凹部２５ｂが封止層２５の表面２５ａに設けられ、低弾性材２６が凹部２５ｂに充填されている。これら複数の凹部２５ｂ及び低弾性材２６は、格子線Ｇに沿って配列されている。外部接続用電極２４は、格子線Ｇによって囲われるマス目（セル）に配置される。また、隣り合う外部接続用電極２４の間には、一又は複数の凹部２５ｂ及び低弾性材２６が配置されている（図１８では、１つの凹部２５ｂ及び低弾性材２６が隣り合う外部接続用電極２４の間に配置されている）。複数（図１８では、４つ）の凹部２５ｂ及び低弾性材２６が１つの外部接続用電極２４の周囲に配置され、１つの外部接続用電極２４が複数（図１８では、４つ）の凹部２５ｂ及び低弾性材２６によって囲われている。
【００６８】
以上に説明したことを除いて、図１８に示された半導体装置１Ｂと図１に示された半導体装置１との間で互いに対応する部分は同様に設けられている。
また、半導体装置１と同様に、半導体装置１Ｂをプリント配線板５１の一方の面５１ａ上に表面実装すれば、実装構造が完成する。
また、半導体装置１Ｂの製造方法は、複数の凹部２５ｂ及び低弾性材２６を格子線Ｇに沿わせるようにこれら凹部２５ｂ及び低弾性材２６を配置することを除いて、半導体装置１の製造方法と同様である。つまり、複数の凹部２５ｂの形成に際しては、これら凹部２５ｂを格子線Ｇに沿って配列するように且つ格子線Ｇのマス目内に外部接続用電極２４を配置するようにこれら凹部２５ｂを形成する。そうすると、その後の工程において形成する複数の低弾性材２６も格子線Ｇに沿って配列される。
【００６９】
本実施の形態においても、バンプ２７の寿命が向上する。
【００７０】
〔変形例〕
本発明を適用した実施形態は、上述した実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。以下、幾つかの変形例を挙げる。以下に挙げる変形例は、可能な限り組み合わせてもよい。また、第１〜第３の何れの実施の形態も、以下に挙げる変形例のように変更してもよい。
【００７１】
〔変形例１〕
半導体装置１，１Ａ，１Ｂを実装する際に、異方導電性接着剤、異方導電性シート、絶縁性接着剤又は絶縁性フィルムを封止層２５の表面２５ａとプリント配線板５１の一方の面５１ａとの間に挟み込む。その場合でも、半導体装置１とプリント配線板５１を互いに近づける際やその後のリフローの際に、バンプ２７が異方導電性接着剤、異方導電性シート、絶縁性接着剤又は絶縁性フィルムを突き抜けて、バンプ２７がパッド５２に接触する。
【００７２】
〔変形例２〕
上述の実施の形態では、半導体装置１，１Ａ，１Ｂの実装前に、バンプ２７が外部接続用電極２４の上面に形成されていた。それに対して、半導体装置１の実装前に、バンプ２７をパッド５２の上に印刷してもよい。その場合、半導体装置１の実装に際して、半導体装置１とプリント配線板５１を互いに近づけると、バンプ２７が外部接続用電極２４の上面に接触し、リフローによってバンプ２７が外部接続用電極２４の上面に接触する。
【００７３】
〔変形例３〕
図１９に示す要部断面図のように、外部接続用電極２４を省略してもよい。この場合、封止層２５は第１〜第３の実施形態の場合よりも薄い。また、封止層２５のうち配線１９のランド２３に重なる部分に開口２５ｃが形成され、バンプ２７の一部がその開口２５ｃに埋められ、バンプ２７の残りの部分が封止層２５の表面２５ａから突き出ており、バンプ２７が配線１９のランド２３に接合されている。このような半導体装置がプリント配線板５１に表面実装されると、バンプ２７は配線１９のランド２３とパッド５２との間に挟まれて、これらに接合される。
【００７４】
〔変形例４〕
プリント配線板５１の代わりにインターポーザー基板を用い、第二封止層がインターポーザー基板に形成されて、半導体装置１，１Ａ，１Ｂが第二封止層に埋め込まれていてもよい。
【００７５】
本発明の実施形態及び変形例を説明したが、本発明の範囲は、上述の実施の形態に限定するものではなく、特許請求の範囲に記載された発明の範囲とその均等の範囲を含む。
以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記に記載した請求項の項番は、この出願の願書に最初に添付した特許請求の範囲の通りである。
【００７６】
〔付記〕
＜請求項１＞
一方の面の上方に封止層が設けられた半導体基板の前記封止層の表面側に凹部を形成し、
前記封止層の弾性率よりも弾性率が低い低弾性材を前記凹部に充填し、
前記半導体基板の前記一方の面の上方にバンプを形成することを特徴とする半導体装置の製造方法。
＜請求項２＞
前記弾性率は、曲げ弾性率であり、
前記封止層の弾性率は１０〜４０ＧＰａであり、
前記低弾性材の弾性率は、０．０５ＭＰａ以上３ＧＰａ以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
＜請求項３＞
前記封止層の形成前に、前記半導体基板の一方の面の上方に外部接続用電極を形成し、
前記封止層の形成に際しては、前記外部接続用電極を前記封止層に埋め込み、
前記凹部の形成に際しては、前記凹部の底を前記外部接続用電極の上面よりも低い位置にし、
前記低弾性材の充填後に、前記外部接続用電極の上面が露出するまで前記封止層の表面及び前記低弾性材を研削することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
＜請求項４＞
前記凹部の形成に際しては、前記凹部を前記外部接続用電極の周囲に配置することを特徴とする請求項３に記載の半導体装置の製造方法。
＜請求項５＞
前記凹部の形成に際しては、前記外部接続用電極を前記凹部で囲うことを特徴とする請求項３又は４に記載の半導体装置の製造方法。
＜請求項６＞
形成する前記外部接続用電極の数が複数であり、
前記凹部の形成に際しては、前記凹部を格子状にするとともに、前記凹部によって囲われるマス目に前記外部接続用電極を配置することを特徴とする請求項３又は４に記載の半導体装置の製造方法。
＜請求項７＞
形成する前記外部接続用電極の数及び形成する前記凹部の数が複数であり、
前記凹部の形成に際しては、前記外部接続用電極を前記凹部で囲うように前記凹部を環状にすることを特徴とする請求項３又は４に記載の半導体装置の製造方法。
＜請求項８＞
形成する前記外部接続用電極の数及び形成する前記凹部の数が複数であり、
前記凹部の形成に際しては、前記凹部を格子線に沿って配列するとともに、前記格子線によって囲われるマス目に前記外部接続用電極を配置することを特徴とする請求項３又は４に記載の半導体装置の製造方法。
＜請求項９＞
前記低弾性材の充填とともに、前記封止層の表面に低弾性材層の成膜を行い
前記封止層の研削の前に前記低弾性材層を研削して前記低弾性材層を除去し、引き続き前記封止層の表面を研削することを特徴とする請求項３から８の何れか一項に記載の半導体装置の製造方法。
＜請求項１０＞
前記封止層の研削の後に前記外部接続用電極の上面に前記バンプを形成することを特徴とする請求項３から９の何れか一項に記載の半導体装置の製造方法。
＜請求項１１＞
前記封止層及び前記半導体基板を細分割することを特徴とする請求項１から１０の何れか一項に記載の半導体装置の製造方法。
＜請求項１２＞
請求項３乃至１１の何れか一項に記載の半導体装置の製造方法によって製造された半導体装置における前記外部接続用電極を、パッドを表面に有した回路基板の前記パッドに、前記バンプを介して接合することを特徴とする半導体装置の実装構造の製造方法。
【符号の説明】
【００７７】
１、１Ａ、１Ｂ 半導体装置
１１ 半導体基板
１９ 配線
２４ 外部接続用電極
２５ 封止層
２５ａ 表面
２５ｂ 凹部
２５ｃ 開口
２６ 低弾性材
２７ バンプ
５０ 半導体装置の実装構造
５１ プリント配線板（回路基板）
５２ パッド
１１１ 半導体ウエハ
１２６ 低弾性材層
【特許請求の範囲】
【請求項１】
一方の面の上方に封止層が設けられた半導体基板の前記封止層の表面側に凹部を形成し、
前記封止層の弾性率よりも弾性率が低い低弾性材を前記凹部に充填し、
前記半導体基板の前記一方の面の上方にバンプを形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記弾性率は、曲げ弾性率であり、
前記封止層の弾性率は１０〜４０ＧＰａであり、
前記低弾性材の弾性率は、０．０５ＭＰａ以上３ＧＰａ以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記封止層の形成前に、前記半導体基板の一方の面の上方に外部接続用電極を形成し、
前記封止層の形成に際しては、前記外部接続用電極を前記封止層に埋め込み、
前記凹部の形成に際しては、前記凹部の底を前記外部接続用電極の上面よりも低い位置にし、
前記低弾性材の充填後に、前記外部接続用電極の上面が露出するまで前記封止層の表面及び前記低弾性材を研削することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記凹部の形成に際しては、前記凹部を前記外部接続用電極の周囲に配置することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記凹部の形成に際しては、前記外部接続用電極を前記凹部で囲うことを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【請求項６】
形成する前記外部接続用電極の数が複数であり、
前記凹部の形成に際しては、前記凹部を格子状にするとともに、前記凹部によって囲われるマス目に前記外部接続用電極を配置することを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【請求項７】
形成する前記外部接続用電極の数及び形成する前記凹部の数が複数であり、
前記凹部の形成に際しては、前記外部接続用電極を前記凹部で囲うように前記凹部を環状にすることを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【請求項８】
形成する前記外部接続用電極の数及び形成する前記凹部の数が複数であり、
前記凹部の形成に際しては、前記凹部を格子線に沿って配列するとともに、前記格子線によって囲われるマス目に前記外部接続用電極を配置することを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【請求項９】
前記低弾性材の充填とともに、前記封止層の表面に低弾性材層の成膜を行い
前記封止層の研削の前に前記低弾性材層を研削して前記低弾性材層を除去し、引き続き前記封止層の表面を研削することを特徴とする請求項３から８の何れか一項に記載の半導体装置の製造方法。
【請求項１０】
前記封止層の研削の後に前記外部接続用電極の上面に前記バンプを形成することを特徴とする請求項３から９の何れか一項に記載の半導体装置の製造方法。
【請求項１１】
前記封止層及び前記半導体基板を細分割することを特徴とする請求項１から１０の何れか一項に記載の半導体装置の製造方法。
【請求項１２】
請求項３乃至１１の何れか一項に記載の半導体装置の製造方法によって製造された半導体装置における前記外部接続用電極を、パッドを表面に有した回路基板の前記パッドに、前記バンプを介して接合することを特徴とする半導体装置の実装構造の製造方法。
【請求項１】
一方の面の上方に封止層が設けられた半導体基板の前記封止層の表面側に凹部を形成し、
前記封止層の弾性率よりも弾性率が低い低弾性材を前記凹部に充填し、
前記半導体基板の前記一方の面の上方にバンプを形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記弾性率は、曲げ弾性率であり、
前記封止層の弾性率は１０〜４０ＧＰａであり、
前記低弾性材の弾性率は、０．０５ＭＰａ以上３ＧＰａ以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記封止層の形成前に、前記半導体基板の一方の面の上方に外部接続用電極を形成し、
前記封止層の形成に際しては、前記外部接続用電極を前記封止層に埋め込み、
前記凹部の形成に際しては、前記凹部の底を前記外部接続用電極の上面よりも低い位置にし、
前記低弾性材の充填後に、前記外部接続用電極の上面が露出するまで前記封止層の表面及び前記低弾性材を研削することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記凹部の形成に際しては、前記凹部を前記外部接続用電極の周囲に配置することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記凹部の形成に際しては、前記外部接続用電極を前記凹部で囲うことを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【請求項６】
形成する前記外部接続用電極の数が複数であり、
前記凹部の形成に際しては、前記凹部を格子状にするとともに、前記凹部によって囲われるマス目に前記外部接続用電極を配置することを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【請求項７】
形成する前記外部接続用電極の数及び形成する前記凹部の数が複数であり、
前記凹部の形成に際しては、前記外部接続用電極を前記凹部で囲うように前記凹部を環状にすることを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【請求項８】
形成する前記外部接続用電極の数及び形成する前記凹部の数が複数であり、
前記凹部の形成に際しては、前記凹部を格子線に沿って配列するとともに、前記格子線によって囲われるマス目に前記外部接続用電極を配置することを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【請求項９】
前記低弾性材の充填とともに、前記封止層の表面に低弾性材層の成膜を行い
前記封止層の研削の前に前記低弾性材層を研削して前記低弾性材層を除去し、引き続き前記封止層の表面を研削することを特徴とする請求項３から８の何れか一項に記載の半導体装置の製造方法。
【請求項１０】
前記封止層の研削の後に前記外部接続用電極の上面に前記バンプを形成することを特徴とする請求項３から９の何れか一項に記載の半導体装置の製造方法。
【請求項１１】
前記封止層及び前記半導体基板を細分割することを特徴とする請求項１から１０の何れか一項に記載の半導体装置の製造方法。
【請求項１２】
請求項３乃至１１の何れか一項に記載の半導体装置の製造方法によって製造された半導体装置における前記外部接続用電極を、パッドを表面に有した回路基板の前記パッドに、前記バンプを介して接合することを特徴とする半導体装置の実装構造の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１２−２０４５５３（Ｐ２０１２−２０４５５３Ａ）
【公開日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願番号】特願２０１１−６６８８５（Ｐ２０１１−６６８８５）
【出願日】平成２３年３月２５日（２０１１．３．２５）
【出願人】（３１１０１４３１４）株式会社テラミクロス (42)
【公開日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願日】平成２３年３月２５日（２０１１．３．２５）
【出願人】（３１１０１４３１４）株式会社テラミクロス (42)
[ Back to top ]