半導体集積回路装置
【課題】高精度化と低消費電力化及び小面積を実現したパイプライン型A/D変換回路を備えた半導体集積回路装置を提供する。
【解決手段】シリーズに結合された複数のステージを有するパイプライン型A/D変換回路を有する。上記複数のステージのうち最終段を除く各ステージは、サブA/D変換器でその入力信号を小ビットのデジタル信号に変換する。上記サブA/D変換器のデジタル出力信号をサブD/A変換器でD/A変換を行い、上記入力信号との差信号を減算器で生成し、サンプルホールドアンプで増幅して次段に伝えられるアナログ信号を形成する。上記最終段ステージは、前段のサンプルホールドアンプの出力信号を取り込むサンプルホールド回路と、上記サンプルホールド回路の出力信号と基準電圧とを比較する比較器と、上記比較器の出力信号を保持するラッチ回路とを有する。
【解決手段】シリーズに結合された複数のステージを有するパイプライン型A/D変換回路を有する。上記複数のステージのうち最終段を除く各ステージは、サブA/D変換器でその入力信号を小ビットのデジタル信号に変換する。上記サブA/D変換器のデジタル出力信号をサブD/A変換器でD/A変換を行い、上記入力信号との差信号を減算器で生成し、サンプルホールドアンプで増幅して次段に伝えられるアナログ信号を形成する。上記最終段ステージは、前段のサンプルホールドアンプの出力信号を取り込むサンプルホールド回路と、上記サンプルホールド回路の出力信号と基準電圧とを比較する比較器と、上記比較器の出力信号を保持するラッチ回路とを有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体集積回路装置に関し、メガヘルツ帯域以上のパイプライン型ビデオ用ADC(アナログ/デジタル変換器)や無線通信用ADCを備えた半導体集積回路装置に利用して有効な技術に関するものである。
【背景技術】
【0002】
パイプライン型A/D(アナログ/デジタル)変換回路の例として、例えば"A 10-b 20-Msample/s Analog-to-Digital Converter," IEEE J. Solid-State Circuits, vol.27, No.3 1992. がある。
【非特許文献1】"A 10-b 20-Msample/s Analog-to-Digital Converter," IEEE J. Solid-State Circuits, vol.27, No.3 1992.
【発明の開示】
【発明が解決しようとする課題】
【0003】
前記非特許文献1に基づいて、図13に示すようなパイプライン型A/D変換回路を本願発明に先立って検討した。このパイプライン型A/D変換回路(以下、ADCという)は、分解能が10ビットのADCであり、1.5ビットサブADCと1.5ビットサブD/A変換器(以下、DACという)と減算器とサンプルホールドアンプ(以下、SHAという)からなるパイプラインステージを例示的に示したような102、103、104及び105のように8段使用し、最終段ステージ105に2ビットサブADCを使用している。上記サブADCの構成は、図14に示される回路からなる。各ステージのサブADCの動作タイミング図は、図15に示す。
【0004】
上記SHA101を通したアナログ入力が第1段目ステージ102の入力に供給される。各ステージの出力はパイプライン接続の次段に接続される。この構成を用いて、次の順序でA/D変換が行なわれる。例えば、SHA101 によって、アナログ入力がサンプルされる。ホールドされたアナログ入力は、パイプラインステージ1(102)のサブADC106によって量子化(比較)され、2進デジタル値に符号化される。符号化されたデジタル値は続いてサブDAC107に入力され、アナログ信号に再生される。再生されたアナログ信号は、減算回路108によって、SHA101にサンプルされた入力から減算され、減算の残余信号がSHA109によって保持される。この残余信号が次段のアナログ入力電圧となり、同様の動作が実行される。それぞれのサブADCで符号化された2進デジタル値はデジタル補正回路110に集められA/D変換結果として出力される。
【0005】
上述した構成では、上位サブADCが1.5ビット構成に対して最下位サブADCは2ビット構成となるので、各コンパレータのうち最下位ステージのコンパレータの要求精度が最も高く、ADC全体の変換速度においてボトルネックになる。また、この構成において、nビットのADCはn−1段のパイプラインステージからなり、ビット数とパイプラインステージ数が比例関係にある。多ビット化するとパイプラインステージ数が増え、消費電力、面積が増大する。最下位サブADCのビット数を増やすことでも多ビット化が図れるが、このときビット数を1ビット増やすごとにコンパレータの要求精度が2倍ずつ高まる。この結果、最下位サブADCにおいては、より小さな電位を比較することになるため、コンパレータの速度低下が顕著になるという問題が生じる。このため、上記最下位サブADCにあっては、コンパレータの素子定数を大きくして消費電力を増やすことで速度を上げる設計が必要になり、ADCの消費電力、面積が増大するという問題の生じることが判明した。
【0006】
この発明の目的は、高精度化と低消費電力化及び小面積を実現したパイプライン型A/D変換回路を備えた半導体集積回路装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0007】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。複数のステージがシリーズに結合されたパイプライン型A/D変換回路を有する。上記複数のステージのうち最終段を除く各ステージは、サブA/D変換器でその入力信号を小ビットのデジタル信号に変換する。上記サブA/D変換器のデジタル出力信号をサブD/A変換器でD/A変換を行い、上記入力信号との差信号を減算器で生成し、サンプルホールドアンプで増幅して次段に伝えられるアナログ信号を形成する。上記最終段ステージは、前段のサンプルホールドアンプの出力信号を取り込むサンプルホールド回路と、上記サンプルホールド回路の出力信号と基準電圧とを比較する比較器と、上記比較器の出力信号を保持するラッチ回路とを有する。
【発明の効果】
【0008】
最終段のサブA/D変換器での負担が軽くなり、多ビット化が容易にできる。
【発明を実施するための最良の形態】
【0009】
図1には、この発明に係るパイプライン型A/D変換回路(以下、ADCという)の一実施例のブロック図が示されている。この実施例のA/D変換器ではN段構成のADCであり、1段目のステージ301からN−1段目のステージ303は、1.5ビット分解能を有し、最終段のステージ304は2ビット以上の分解能を有するようにされる。上記例示的に示されている1段目のステージ301は、サブADC306とサブDAC307、減算回路308及びSHA309から構成される。特に制限されないが、上記SHAでは2倍アンプを行う。同図に例示的に示されている他のステージ302、303においても同様にサブADC310,314とサブDAC311,315、減算回路312,316及びSHA313,317からそれぞれ構成される。入力には、SHA305が設けられる。このSHAは、実質的にサンプルホールド回路であり、アンプは1倍の増幅動作を行うようにされる。
【0010】
最終段を除く各ステージ301〜303において、例えば1段目ステージ301のサブADC306によって量子化(比較)され、2進デジタル値に符号化される。符号化されたデジタル値は続いてサブDAC307に入力され、アナログ信号に再生される。再生されたアナログ信号は、減算回路308によって、SHA305にサンプルされた入力から減算され、減算の残余信号がSHA309によって増幅保持される。この残余信号が次段のアナログ入力電圧となり、同様の動作が実行される。
【0011】
最終段ステージ304では、次の段へ信号を渡す必要が無い為2ビット以上のサブADCのみで構成されている。そして、上記サブDAC、減算回路、SHAでの動作タイミングが不要であることから、入力部にサンプルホール回路(以下、S/Hという)318が設けられる。つまり、前段ステージ303の出力部にSHA317が設けられているにもかかわらず、上記のようなS/H318が設けられ、他のステージ301〜303と同様に2段構成にされる。そして、上記各ステージ301〜304の出力信号は、デジタル補正回路320に供給されて、デジタル出力信号Dout が形成される。
【0012】
図2には、図1の最終段を除くサブADCの一実施例のブロック図が示されている。2個の比較器401,402と、符号化回路403と基準電圧Vref1, Vref2を発生する回路からなる。比較器401は、図3のタイミング図に示したように、タイミング信号φ1がロウレベルのとき前段SHAがホールド/アンプの状態の状態の時に出力される残余電圧Vsha を、基準電圧Vref1と比較する。この比較した結果は、タイミング信号φ1がハイレベルにされる次のサイクルでラッチ(デジタル化、結果の保持)される。比較器402でも、基準電圧をVref2として上記比較器401と同様の動作を行う。符号化回路403によって比較器401と402の出力が2進デジタル値に変換される。
【0013】
図4には、図1の最終段ステージ304の一実施例のブロック図が示されている。最終段のサブADCは、ビット数をkとするとき、2k −1個のコンパレータが並列に接続されるフラッシュ型サブADCである。これらの比較器504〜506の入力部にはそれぞれS/H501〜503を備える。例えば、上記kが2ビットのときには、S/Hは、S/H501〜503のように3個からなり、それに対応して比較器504〜506が設けられる。また、上記kが3ビットのときには、S/H501〜503は、7個からなり、それに対応して比較器504〜506も7個から構成される。
【0014】
図5には、上記最終段ステージ304の動作を説明するためのタイミング図が示されている。S/H501〜503は、タイミング信号φ2がハイレベルのとき前段SHAがホールド/アンプの状態の時に出力される残余電圧Vsha をサンプルする。このサンプルされた残余電圧Vsha をタイミング信号φ2がロウレベルにされる次のサイクルでホールドする。そして、タイミング信号φ2がロウレベルのとき上記S/Hにホールドされた残余電圧Vsha は、比較器504で基準電圧Vref1と比較される。この比較した結果は、タイミング信号φ2がハイレベルにされる次のサイクルでラッチされる。比較器505〜506でも、基準電圧をVref2〜Vrefkとして上記比較器504と同様の動作を行う。符号化回路507によって比較器504と506の出力が2進デジタル値に変換される。上記タイミング信号φ2は、前記図3等のタイミング信号φ1の反転信号とされる。
【0015】
図6には、図2の比較器(コンパレータ)の一実施例の回路図が示されている。この実施例では、完全差動形式(入力が2つの差動信号で、基準電圧が2つの差動信号の形式)の比較器が用いられる。4入力の差動アンプによって、入力信号(Vshap−Vshan)と差動基準電圧(Vrefp−Vrefn)を比較し、ラッチ回路によってデジタル化と信号保持を行う。上記4入力の差動アンプは、2組のNチャネル型の差動MOSFETQ1,Q2及びQ3,Q4で構成される。上記差動MOSFETQ1とQ2の共通化されたソースと回路の接地電位VSSとの間には、電流源IOが設けられる。これらの差動MOSFETQ1とQ2のゲートには、前段からの入力信号VshapとVshanが供給される。同様な構成の差動MOSFETQ3とQ4のゲートには、基準電圧VrefpとVrefnが供給される。そして、MOSFETQ1とQ4のドレインが共通接続されて電源電圧VDDとの間に負荷手段としてのPチャネルMOSFETQ5が設けられる。他方の差動MOSFETQ2とQ3のドレインも共通接続されて同様に負荷手段としてのPチャネルMOSFETQ6が設けられる。上記MOSFETQ5とQ6は、ゲートとドレインとが接続されて等価的に抵抗手段として動作し、相補の出力信号a,bを形成する。
【0016】
上記差動MOSFETQ1とQ2では、入力信号VshapとVshanの差分に対応して電流源IOの電流が分配され、差動MOSFETQ3とQ4では、基準電圧VrefpとVrefnの差分に対応して電流源IOの電流が分配される。これらの差動MOSFETQ1とQ2のドレイン分配電流と、上記差動MOSFETQ4とQ3のドレイン分配電流が上記の負荷MOSFETQ5とQ6で合成される。これにより、基準電圧VrefpとVrefnの差電圧Vref (=Vrefp−Vrefn)に対して、入力信号VshapとVshanの差電圧Vsha (Vshap−Vshan)が大きいとき(Vsha >Vref )には、MOSFETQ5に流れる電流がMOSFETQ6に流れる電流より多くなり、出力a>bの関係となる。逆に、上記基準電圧Vref に対して入力信号Vsha が小さいときには、出力a<bとなる。これらの比較出力a,bは、図7に示したタイミング信号φ1のロウレベルのときに形成され、タイミング信号φ1がハイレベルのときにラッチ回路でラッチされる。
【0017】
図8には、図4のS/Hと比較器の一実施例の回路図が示されている。この実施例では、比較器の入力部にはスイッチと容量C1,C2で構成されるS/H回路を備える。図9に示したタイミング図のように、タイミングφ1がハイレベルの期間に、前段SHAの出力電圧VshapおよびVshanを容量C1とC2にサンプリングする。タイミング信号φ1がロウレベルの期間、つまりはタイミング信号φ2がハイレベルの期間に、スイッチを切り替えて上記容量C1とC2に保持された出力電圧VshapおよびVshanに基準電圧VrefpおよびVrefnの差電圧を比較器のアンプAMPによって増幅し、タイミング信号φ1が再びハイレベルに変わる時刻にラッチによってデジタル化と信号保持を行う。
【0018】
図10には、前記図1のパイプライン型A/D変換回路の動作タイミング図が示されている。SHA305は、入力されたアナログ信号のサンプルとホールド/アンプの動作を繰り返し、サンプル期間には電圧を取り込み、ホールド(/アンプ)期間に、取り込んだ電圧を増幅し出力する。このとき、増幅は利得1であり、入力アナログ信号がそのまま保持されて第1段目ステージに入力される。
【0019】
第1段目ステージのサブADC306は、1タイミング期間遅れた前記SHA305のホールド(/アンプ)期間に前記SHA305の出力を基準電圧と比較し、次のタイミングのラッチ期間に比較結果をラッチ(デジタル化と保持)する。このタイミングではサブDAC307は、上記サブADC307のラッチ結果のデジタルデータをアナログ値に変換する。この変換されたアナログ値と上記SHA305の保持値の差分が減算回路で減算されてSHA309でホールド/アンプされる。実際には、前記図8のS/H回路と比較器のアンプAMPのように、タイミング信号φ1によりSHA305の出力信号が容量C1,C2に保持され、タイミング信号φ2により上記サブDAC307が上記容量C1,C2に入力されて減算が行われて差分が容量C1,C2に保持されるとともにアンプAMPを通して増幅されて次段に伝えられる。このようにタイミングφ2によりホールド/アンプ動作が実行される。以下、同様の動作がステージ303までそれぞれ1タイミングづつずれてパイプライン動作が行われる。
【0020】
最終段では、上記サブADC319の前段にS/H318が設けられている。これに対応して前段SHA317のホールド/アンプ期間に、SHA317の出力を上記S/Hにサンプルし、その次のホールド期間にホールドされた信号を上記サブADC319において基準電圧と比較し、次のタイミングのラッチ期間に比較結果をラッチする。同図では、1つの入力信号に対応した各動作を例示的に示している。実際には、入力信号は、上記タイミングに同期してサンプリングされて、1タイミングずつ遅れて各ステージにより上記各信号処理が順次に遅れて実施されてパイプライン動作が行われる。
【0021】
図11には、上位1.5ビット構成のADCにおいて、最下位サブADCのビット数を2ビットから6ビットまで増やした場合に得られるトータル段数の低減効果の説明図が示されている。横軸が最下位サブADCのビット数、縦軸がADCのステージ段数。最下位サブADCを1ビット高ビット化するごとにADCの段数が1段低減できる。例えば、10ビットのADCで説明するなら、9段のステージで構成するときには、最下位ステージは2ビットとなる。最下位ビットを6ビットにすると、ステージ数は5段のように低減できる。14ビットのADCで説明するなら、13段のステージで構成するときには、最下位ステージは2ビットとなる。最下位ビットを6ビットにすると、ステージ数は9段のように低減できる。
【0022】
図12には、本発明を説明するための波形図が示されている。最終段ステージにサンプルホールド(S/H)回路を用いない場合を(a)に示し、本発明のように最終段ステージにサンプルホールド回路(S/H)を用いる場合を(b)に示す。(a)では前段サンプルホールドアンプSHAからの増幅過程の過渡的信号がコンパレータ(比較器)に直接入力されるため過渡的な逆方向動作が生じ整定動作が遅くなる。つまり、前段ステージでは、上記サブDACの出力信号が得られて真の減算結果が得られるまで無効信号がそのままSHAのアンプを通して出力される。このような過渡的信号にも応答してサブADCが出力信号を形成してしまう。また、最終段のサブDACのビット数に対応した複数の比較器に対して、パラレルに上記出力信号を供給するものであるので、上記前段SHAにおいては、ビット数の増大に対応して大きな負荷容量を持つようにされる。この結果、上記前段サンプルホールドアンプSHAからの増幅過程の過渡的信号を本来の信号に戻すようにするためには、前段SHAにおいても動作電流を大きくしなければならず、消費電流を増大させる。
【0023】
本発明のように最終段ステージにサンプルホールド回路(S/H)を用いる(b)では、前段SHAの増幅過程の過渡的信号がサブADCの比較器に直接入力されないため、サブADCにおいて過渡的な逆方向動作が生じずに高速なセトリング特性が得られる。また、前段SHAにおいても、上記サンプルホールド回路(S/H)の容量を駆動すればよいから低消費電力化を図ることができる。
【0024】
以上説明した実施例においては、最下位ステージのサブADCの比較器ひとつひとつの入力部にサンプルホールド回路(S/H)を設け、前段ステージのSHAの増幅信号を時間離散化するため、上記図12(b)のように比較の速度が上がる。これにより最下位サブADCを高速化し、ADC全体の動作速度が高速化することができる。またこのとき、比較器一つ一つに設けるサンプルホールド(S/H)回路は、例えば図8に示したようなオープンループ型の簡易な回路で実現でき、サンプルホールド回路の追加による回路規模の増大は最小限ですむ。
【0025】
最下位サブADCのビット数を高ビット化することにより、ADCの段数を低減できる。これにより、変換結果を得るまでに要するサイクル数(レイテンシ)の短縮になる。またADCの段数の低減は、消費電力と面積において大きな比率を占めるSHAの数を低減することになるので、ADCの消費電力と面積の低減になる。高速で高精度のADCを小面積で低消費電力で実現できるので、高速で高精度のADCを安価で供給できる。
【0026】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、上位ビット側は、前記1.5ビット構成に限定されずに、2ビット以上にするものでもってもよい。また、速度がメガヘルツ帯域以上のビデオ用ADCや無線通信用ADCは、1.5ビットパイプラインアーキテクチャの適用に適していて、高ビット化、高速化の要請が強い製品分野であることから、本発明の適用が有効である。このように本願発明は、パイプライン型A/D変換回路を備えた各種半導体集積回路装置に広く利用することができる。
【図面の簡単な説明】
【0027】
【図1】この発明に係るパイプライン型A/D変換回路の一実施例を示すブロック図である。
【図2】図1の最終段を除くサブADCの一実施例を示すブロック図である。
【図3】図2のサブADCの動作を説明するためのタイミング図である。
【図4】図1の最終段ステージの一実施例を示すブロック図である。
【図5】図4の最終段ステージの動作を説明するためのタイミング図である。
【図6】図2の比較器の一実施例を示す回路図である。
【図7】図6の比較器の動作を説明するためのタイミング図である。
【図8】図4のS/Hと比較器の一実施例を示す回路図である。
【図9】図8のS/Hと比較器の動作を説明するためのタイミング図である。
【図10】図1のパイプライン型A/D変換回路の動作タイミング図である。
【図11】この発明に係るADCのステージ段数と最下位サブADCのビット数との関係を説明する説明図である。
【図12】本発明を説明するための波形図である。
【図13】本願発明に先立って検討されたパイプライン型A/D変換回路のブロック図である。
【図14】図13のサブADCのブロック図である。
【図15】図14のサブADCの動作を説明するためのタイミング図である。
【符号の説明】
【0028】
101…SHA,102〜105…ステージ、106…サブADC、107…サブDAC、108…減算回路、109…SHA、110…デジタル補正回路、
301〜304…ステージ、305…SHA、306,310,314,319…サブADC、307,311,315…サブDAC、308,312,316…減算回路、309,313,317…SHA、318…S/H、320…デジタル補正回路、401,402…比較器、403…符号化回路、501〜503…S/H、504〜506…比較器、507…符号化回路、
Q1〜Q6…MOSFET、C1,C2…容量
【技術分野】
【0001】
本発明は、半導体集積回路装置に関し、メガヘルツ帯域以上のパイプライン型ビデオ用ADC(アナログ/デジタル変換器)や無線通信用ADCを備えた半導体集積回路装置に利用して有効な技術に関するものである。
【背景技術】
【0002】
パイプライン型A/D(アナログ/デジタル)変換回路の例として、例えば"A 10-b 20-Msample/s Analog-to-Digital Converter," IEEE J. Solid-State Circuits, vol.27, No.3 1992. がある。
【非特許文献1】"A 10-b 20-Msample/s Analog-to-Digital Converter," IEEE J. Solid-State Circuits, vol.27, No.3 1992.
【発明の開示】
【発明が解決しようとする課題】
【0003】
前記非特許文献1に基づいて、図13に示すようなパイプライン型A/D変換回路を本願発明に先立って検討した。このパイプライン型A/D変換回路(以下、ADCという)は、分解能が10ビットのADCであり、1.5ビットサブADCと1.5ビットサブD/A変換器(以下、DACという)と減算器とサンプルホールドアンプ(以下、SHAという)からなるパイプラインステージを例示的に示したような102、103、104及び105のように8段使用し、最終段ステージ105に2ビットサブADCを使用している。上記サブADCの構成は、図14に示される回路からなる。各ステージのサブADCの動作タイミング図は、図15に示す。
【0004】
上記SHA101を通したアナログ入力が第1段目ステージ102の入力に供給される。各ステージの出力はパイプライン接続の次段に接続される。この構成を用いて、次の順序でA/D変換が行なわれる。例えば、SHA101 によって、アナログ入力がサンプルされる。ホールドされたアナログ入力は、パイプラインステージ1(102)のサブADC106によって量子化(比較)され、2進デジタル値に符号化される。符号化されたデジタル値は続いてサブDAC107に入力され、アナログ信号に再生される。再生されたアナログ信号は、減算回路108によって、SHA101にサンプルされた入力から減算され、減算の残余信号がSHA109によって保持される。この残余信号が次段のアナログ入力電圧となり、同様の動作が実行される。それぞれのサブADCで符号化された2進デジタル値はデジタル補正回路110に集められA/D変換結果として出力される。
【0005】
上述した構成では、上位サブADCが1.5ビット構成に対して最下位サブADCは2ビット構成となるので、各コンパレータのうち最下位ステージのコンパレータの要求精度が最も高く、ADC全体の変換速度においてボトルネックになる。また、この構成において、nビットのADCはn−1段のパイプラインステージからなり、ビット数とパイプラインステージ数が比例関係にある。多ビット化するとパイプラインステージ数が増え、消費電力、面積が増大する。最下位サブADCのビット数を増やすことでも多ビット化が図れるが、このときビット数を1ビット増やすごとにコンパレータの要求精度が2倍ずつ高まる。この結果、最下位サブADCにおいては、より小さな電位を比較することになるため、コンパレータの速度低下が顕著になるという問題が生じる。このため、上記最下位サブADCにあっては、コンパレータの素子定数を大きくして消費電力を増やすことで速度を上げる設計が必要になり、ADCの消費電力、面積が増大するという問題の生じることが判明した。
【0006】
この発明の目的は、高精度化と低消費電力化及び小面積を実現したパイプライン型A/D変換回路を備えた半導体集積回路装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0007】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。複数のステージがシリーズに結合されたパイプライン型A/D変換回路を有する。上記複数のステージのうち最終段を除く各ステージは、サブA/D変換器でその入力信号を小ビットのデジタル信号に変換する。上記サブA/D変換器のデジタル出力信号をサブD/A変換器でD/A変換を行い、上記入力信号との差信号を減算器で生成し、サンプルホールドアンプで増幅して次段に伝えられるアナログ信号を形成する。上記最終段ステージは、前段のサンプルホールドアンプの出力信号を取り込むサンプルホールド回路と、上記サンプルホールド回路の出力信号と基準電圧とを比較する比較器と、上記比較器の出力信号を保持するラッチ回路とを有する。
【発明の効果】
【0008】
最終段のサブA/D変換器での負担が軽くなり、多ビット化が容易にできる。
【発明を実施するための最良の形態】
【0009】
図1には、この発明に係るパイプライン型A/D変換回路(以下、ADCという)の一実施例のブロック図が示されている。この実施例のA/D変換器ではN段構成のADCであり、1段目のステージ301からN−1段目のステージ303は、1.5ビット分解能を有し、最終段のステージ304は2ビット以上の分解能を有するようにされる。上記例示的に示されている1段目のステージ301は、サブADC306とサブDAC307、減算回路308及びSHA309から構成される。特に制限されないが、上記SHAでは2倍アンプを行う。同図に例示的に示されている他のステージ302、303においても同様にサブADC310,314とサブDAC311,315、減算回路312,316及びSHA313,317からそれぞれ構成される。入力には、SHA305が設けられる。このSHAは、実質的にサンプルホールド回路であり、アンプは1倍の増幅動作を行うようにされる。
【0010】
最終段を除く各ステージ301〜303において、例えば1段目ステージ301のサブADC306によって量子化(比較)され、2進デジタル値に符号化される。符号化されたデジタル値は続いてサブDAC307に入力され、アナログ信号に再生される。再生されたアナログ信号は、減算回路308によって、SHA305にサンプルされた入力から減算され、減算の残余信号がSHA309によって増幅保持される。この残余信号が次段のアナログ入力電圧となり、同様の動作が実行される。
【0011】
最終段ステージ304では、次の段へ信号を渡す必要が無い為2ビット以上のサブADCのみで構成されている。そして、上記サブDAC、減算回路、SHAでの動作タイミングが不要であることから、入力部にサンプルホール回路(以下、S/Hという)318が設けられる。つまり、前段ステージ303の出力部にSHA317が設けられているにもかかわらず、上記のようなS/H318が設けられ、他のステージ301〜303と同様に2段構成にされる。そして、上記各ステージ301〜304の出力信号は、デジタル補正回路320に供給されて、デジタル出力信号Dout が形成される。
【0012】
図2には、図1の最終段を除くサブADCの一実施例のブロック図が示されている。2個の比較器401,402と、符号化回路403と基準電圧Vref1, Vref2を発生する回路からなる。比較器401は、図3のタイミング図に示したように、タイミング信号φ1がロウレベルのとき前段SHAがホールド/アンプの状態の状態の時に出力される残余電圧Vsha を、基準電圧Vref1と比較する。この比較した結果は、タイミング信号φ1がハイレベルにされる次のサイクルでラッチ(デジタル化、結果の保持)される。比較器402でも、基準電圧をVref2として上記比較器401と同様の動作を行う。符号化回路403によって比較器401と402の出力が2進デジタル値に変換される。
【0013】
図4には、図1の最終段ステージ304の一実施例のブロック図が示されている。最終段のサブADCは、ビット数をkとするとき、2k −1個のコンパレータが並列に接続されるフラッシュ型サブADCである。これらの比較器504〜506の入力部にはそれぞれS/H501〜503を備える。例えば、上記kが2ビットのときには、S/Hは、S/H501〜503のように3個からなり、それに対応して比較器504〜506が設けられる。また、上記kが3ビットのときには、S/H501〜503は、7個からなり、それに対応して比較器504〜506も7個から構成される。
【0014】
図5には、上記最終段ステージ304の動作を説明するためのタイミング図が示されている。S/H501〜503は、タイミング信号φ2がハイレベルのとき前段SHAがホールド/アンプの状態の時に出力される残余電圧Vsha をサンプルする。このサンプルされた残余電圧Vsha をタイミング信号φ2がロウレベルにされる次のサイクルでホールドする。そして、タイミング信号φ2がロウレベルのとき上記S/Hにホールドされた残余電圧Vsha は、比較器504で基準電圧Vref1と比較される。この比較した結果は、タイミング信号φ2がハイレベルにされる次のサイクルでラッチされる。比較器505〜506でも、基準電圧をVref2〜Vrefkとして上記比較器504と同様の動作を行う。符号化回路507によって比較器504と506の出力が2進デジタル値に変換される。上記タイミング信号φ2は、前記図3等のタイミング信号φ1の反転信号とされる。
【0015】
図6には、図2の比較器(コンパレータ)の一実施例の回路図が示されている。この実施例では、完全差動形式(入力が2つの差動信号で、基準電圧が2つの差動信号の形式)の比較器が用いられる。4入力の差動アンプによって、入力信号(Vshap−Vshan)と差動基準電圧(Vrefp−Vrefn)を比較し、ラッチ回路によってデジタル化と信号保持を行う。上記4入力の差動アンプは、2組のNチャネル型の差動MOSFETQ1,Q2及びQ3,Q4で構成される。上記差動MOSFETQ1とQ2の共通化されたソースと回路の接地電位VSSとの間には、電流源IOが設けられる。これらの差動MOSFETQ1とQ2のゲートには、前段からの入力信号VshapとVshanが供給される。同様な構成の差動MOSFETQ3とQ4のゲートには、基準電圧VrefpとVrefnが供給される。そして、MOSFETQ1とQ4のドレインが共通接続されて電源電圧VDDとの間に負荷手段としてのPチャネルMOSFETQ5が設けられる。他方の差動MOSFETQ2とQ3のドレインも共通接続されて同様に負荷手段としてのPチャネルMOSFETQ6が設けられる。上記MOSFETQ5とQ6は、ゲートとドレインとが接続されて等価的に抵抗手段として動作し、相補の出力信号a,bを形成する。
【0016】
上記差動MOSFETQ1とQ2では、入力信号VshapとVshanの差分に対応して電流源IOの電流が分配され、差動MOSFETQ3とQ4では、基準電圧VrefpとVrefnの差分に対応して電流源IOの電流が分配される。これらの差動MOSFETQ1とQ2のドレイン分配電流と、上記差動MOSFETQ4とQ3のドレイン分配電流が上記の負荷MOSFETQ5とQ6で合成される。これにより、基準電圧VrefpとVrefnの差電圧Vref (=Vrefp−Vrefn)に対して、入力信号VshapとVshanの差電圧Vsha (Vshap−Vshan)が大きいとき(Vsha >Vref )には、MOSFETQ5に流れる電流がMOSFETQ6に流れる電流より多くなり、出力a>bの関係となる。逆に、上記基準電圧Vref に対して入力信号Vsha が小さいときには、出力a<bとなる。これらの比較出力a,bは、図7に示したタイミング信号φ1のロウレベルのときに形成され、タイミング信号φ1がハイレベルのときにラッチ回路でラッチされる。
【0017】
図8には、図4のS/Hと比較器の一実施例の回路図が示されている。この実施例では、比較器の入力部にはスイッチと容量C1,C2で構成されるS/H回路を備える。図9に示したタイミング図のように、タイミングφ1がハイレベルの期間に、前段SHAの出力電圧VshapおよびVshanを容量C1とC2にサンプリングする。タイミング信号φ1がロウレベルの期間、つまりはタイミング信号φ2がハイレベルの期間に、スイッチを切り替えて上記容量C1とC2に保持された出力電圧VshapおよびVshanに基準電圧VrefpおよびVrefnの差電圧を比較器のアンプAMPによって増幅し、タイミング信号φ1が再びハイレベルに変わる時刻にラッチによってデジタル化と信号保持を行う。
【0018】
図10には、前記図1のパイプライン型A/D変換回路の動作タイミング図が示されている。SHA305は、入力されたアナログ信号のサンプルとホールド/アンプの動作を繰り返し、サンプル期間には電圧を取り込み、ホールド(/アンプ)期間に、取り込んだ電圧を増幅し出力する。このとき、増幅は利得1であり、入力アナログ信号がそのまま保持されて第1段目ステージに入力される。
【0019】
第1段目ステージのサブADC306は、1タイミング期間遅れた前記SHA305のホールド(/アンプ)期間に前記SHA305の出力を基準電圧と比較し、次のタイミングのラッチ期間に比較結果をラッチ(デジタル化と保持)する。このタイミングではサブDAC307は、上記サブADC307のラッチ結果のデジタルデータをアナログ値に変換する。この変換されたアナログ値と上記SHA305の保持値の差分が減算回路で減算されてSHA309でホールド/アンプされる。実際には、前記図8のS/H回路と比較器のアンプAMPのように、タイミング信号φ1によりSHA305の出力信号が容量C1,C2に保持され、タイミング信号φ2により上記サブDAC307が上記容量C1,C2に入力されて減算が行われて差分が容量C1,C2に保持されるとともにアンプAMPを通して増幅されて次段に伝えられる。このようにタイミングφ2によりホールド/アンプ動作が実行される。以下、同様の動作がステージ303までそれぞれ1タイミングづつずれてパイプライン動作が行われる。
【0020】
最終段では、上記サブADC319の前段にS/H318が設けられている。これに対応して前段SHA317のホールド/アンプ期間に、SHA317の出力を上記S/Hにサンプルし、その次のホールド期間にホールドされた信号を上記サブADC319において基準電圧と比較し、次のタイミングのラッチ期間に比較結果をラッチする。同図では、1つの入力信号に対応した各動作を例示的に示している。実際には、入力信号は、上記タイミングに同期してサンプリングされて、1タイミングずつ遅れて各ステージにより上記各信号処理が順次に遅れて実施されてパイプライン動作が行われる。
【0021】
図11には、上位1.5ビット構成のADCにおいて、最下位サブADCのビット数を2ビットから6ビットまで増やした場合に得られるトータル段数の低減効果の説明図が示されている。横軸が最下位サブADCのビット数、縦軸がADCのステージ段数。最下位サブADCを1ビット高ビット化するごとにADCの段数が1段低減できる。例えば、10ビットのADCで説明するなら、9段のステージで構成するときには、最下位ステージは2ビットとなる。最下位ビットを6ビットにすると、ステージ数は5段のように低減できる。14ビットのADCで説明するなら、13段のステージで構成するときには、最下位ステージは2ビットとなる。最下位ビットを6ビットにすると、ステージ数は9段のように低減できる。
【0022】
図12には、本発明を説明するための波形図が示されている。最終段ステージにサンプルホールド(S/H)回路を用いない場合を(a)に示し、本発明のように最終段ステージにサンプルホールド回路(S/H)を用いる場合を(b)に示す。(a)では前段サンプルホールドアンプSHAからの増幅過程の過渡的信号がコンパレータ(比較器)に直接入力されるため過渡的な逆方向動作が生じ整定動作が遅くなる。つまり、前段ステージでは、上記サブDACの出力信号が得られて真の減算結果が得られるまで無効信号がそのままSHAのアンプを通して出力される。このような過渡的信号にも応答してサブADCが出力信号を形成してしまう。また、最終段のサブDACのビット数に対応した複数の比較器に対して、パラレルに上記出力信号を供給するものであるので、上記前段SHAにおいては、ビット数の増大に対応して大きな負荷容量を持つようにされる。この結果、上記前段サンプルホールドアンプSHAからの増幅過程の過渡的信号を本来の信号に戻すようにするためには、前段SHAにおいても動作電流を大きくしなければならず、消費電流を増大させる。
【0023】
本発明のように最終段ステージにサンプルホールド回路(S/H)を用いる(b)では、前段SHAの増幅過程の過渡的信号がサブADCの比較器に直接入力されないため、サブADCにおいて過渡的な逆方向動作が生じずに高速なセトリング特性が得られる。また、前段SHAにおいても、上記サンプルホールド回路(S/H)の容量を駆動すればよいから低消費電力化を図ることができる。
【0024】
以上説明した実施例においては、最下位ステージのサブADCの比較器ひとつひとつの入力部にサンプルホールド回路(S/H)を設け、前段ステージのSHAの増幅信号を時間離散化するため、上記図12(b)のように比較の速度が上がる。これにより最下位サブADCを高速化し、ADC全体の動作速度が高速化することができる。またこのとき、比較器一つ一つに設けるサンプルホールド(S/H)回路は、例えば図8に示したようなオープンループ型の簡易な回路で実現でき、サンプルホールド回路の追加による回路規模の増大は最小限ですむ。
【0025】
最下位サブADCのビット数を高ビット化することにより、ADCの段数を低減できる。これにより、変換結果を得るまでに要するサイクル数(レイテンシ)の短縮になる。またADCの段数の低減は、消費電力と面積において大きな比率を占めるSHAの数を低減することになるので、ADCの消費電力と面積の低減になる。高速で高精度のADCを小面積で低消費電力で実現できるので、高速で高精度のADCを安価で供給できる。
【0026】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、上位ビット側は、前記1.5ビット構成に限定されずに、2ビット以上にするものでもってもよい。また、速度がメガヘルツ帯域以上のビデオ用ADCや無線通信用ADCは、1.5ビットパイプラインアーキテクチャの適用に適していて、高ビット化、高速化の要請が強い製品分野であることから、本発明の適用が有効である。このように本願発明は、パイプライン型A/D変換回路を備えた各種半導体集積回路装置に広く利用することができる。
【図面の簡単な説明】
【0027】
【図1】この発明に係るパイプライン型A/D変換回路の一実施例を示すブロック図である。
【図2】図1の最終段を除くサブADCの一実施例を示すブロック図である。
【図3】図2のサブADCの動作を説明するためのタイミング図である。
【図4】図1の最終段ステージの一実施例を示すブロック図である。
【図5】図4の最終段ステージの動作を説明するためのタイミング図である。
【図6】図2の比較器の一実施例を示す回路図である。
【図7】図6の比較器の動作を説明するためのタイミング図である。
【図8】図4のS/Hと比較器の一実施例を示す回路図である。
【図9】図8のS/Hと比較器の動作を説明するためのタイミング図である。
【図10】図1のパイプライン型A/D変換回路の動作タイミング図である。
【図11】この発明に係るADCのステージ段数と最下位サブADCのビット数との関係を説明する説明図である。
【図12】本発明を説明するための波形図である。
【図13】本願発明に先立って検討されたパイプライン型A/D変換回路のブロック図である。
【図14】図13のサブADCのブロック図である。
【図15】図14のサブADCの動作を説明するためのタイミング図である。
【符号の説明】
【0028】
101…SHA,102〜105…ステージ、106…サブADC、107…サブDAC、108…減算回路、109…SHA、110…デジタル補正回路、
301〜304…ステージ、305…SHA、306,310,314,319…サブADC、307,311,315…サブDAC、308,312,316…減算回路、309,313,317…SHA、318…S/H、320…デジタル補正回路、401,402…比較器、403…符号化回路、501〜503…S/H、504〜506…比較器、507…符号化回路、
Q1〜Q6…MOSFET、C1,C2…容量
【特許請求の範囲】
【請求項1】
アナログ信号が入力される入力端子にシリーズに結合され、複数のステージを有するパイプライン型A/D変換回路を備え、
上記複数のステージのうち最終段を除く各ステージは、
その入力信号を小ビットのデジタル信号に変換するサブA/D変換器と、
上記サブA/D変換器のデジタル出力信号のD/A変換を行なうサブD/A変換器と、
上記サブD/A変換器のアナログ出力信号と上記入力信号との差信号を生成する減算器と、
上記減算器の出力信号を増幅して次段に伝えられるアナログ信号を形成するサンプルホールドアンプとを備え、
上記最終段ステージは、
前段のサンプルホールドアンプの出力信号を取り込むサンプルホールド回路と、
上記サンプルホールド回路の出力信号と基準電圧とを比較する比較器と、
上記比較器の出力信号を保持するラッチ回路とを有する半導体集積回路装置。
【請求項2】
請求項1において、
上記最終段を除く複数のステージは、
第1のタイミングで上記サブA/D変換器による比較動作を行い、
第2のタイミングで上記サブA/D変換器の出力信号のラッチ及び上記サブD/A変換器でのDA変換、上記減算器での減算動作とサンプルホールドアンプでのホールド/アンプ動作を行うものであり、
上記最終段ステージは、
上記第1のタイミングで上記サンプルホールド回路によるサンプル動作及び上記サブA/D変換器によるラッチ動作を行い、
上記第2のタイミングで上記サンプルホールド回路によるホールド動作及び上記サブA/D変換器による比較動作を行う半導体集積回路装置。
【請求項3】
請求項2において、
上記複数のステージは、
前段のステージが上記第2のタイミングでの動作を行うとき、後段のステージでは上記第1のタイミングでの動作を行うことによりパイプライン動作を行う半導体集積回路装置。
【請求項4】
請求項3において、
入力アナログ信号を取り込むサンプルホールドアンプを更に備え、
上記サンプルホールドアンプは、
上記第1のタイミングで入力アナログ信号のサンプル動作を行い、
上記第2のタイミングで上記入力アナログ信号のホールド動作を行い、上記複数のステージのうちの初段のステージの入力信号を形成する半導体集積回路装置。
【請求項5】
請求項3と4のいずれかにおいて、
上記最終段ステージのサブADCは、2ビット以上である半導体集積回路装置。
【請求項1】
アナログ信号が入力される入力端子にシリーズに結合され、複数のステージを有するパイプライン型A/D変換回路を備え、
上記複数のステージのうち最終段を除く各ステージは、
その入力信号を小ビットのデジタル信号に変換するサブA/D変換器と、
上記サブA/D変換器のデジタル出力信号のD/A変換を行なうサブD/A変換器と、
上記サブD/A変換器のアナログ出力信号と上記入力信号との差信号を生成する減算器と、
上記減算器の出力信号を増幅して次段に伝えられるアナログ信号を形成するサンプルホールドアンプとを備え、
上記最終段ステージは、
前段のサンプルホールドアンプの出力信号を取り込むサンプルホールド回路と、
上記サンプルホールド回路の出力信号と基準電圧とを比較する比較器と、
上記比較器の出力信号を保持するラッチ回路とを有する半導体集積回路装置。
【請求項2】
請求項1において、
上記最終段を除く複数のステージは、
第1のタイミングで上記サブA/D変換器による比較動作を行い、
第2のタイミングで上記サブA/D変換器の出力信号のラッチ及び上記サブD/A変換器でのDA変換、上記減算器での減算動作とサンプルホールドアンプでのホールド/アンプ動作を行うものであり、
上記最終段ステージは、
上記第1のタイミングで上記サンプルホールド回路によるサンプル動作及び上記サブA/D変換器によるラッチ動作を行い、
上記第2のタイミングで上記サンプルホールド回路によるホールド動作及び上記サブA/D変換器による比較動作を行う半導体集積回路装置。
【請求項3】
請求項2において、
上記複数のステージは、
前段のステージが上記第2のタイミングでの動作を行うとき、後段のステージでは上記第1のタイミングでの動作を行うことによりパイプライン動作を行う半導体集積回路装置。
【請求項4】
請求項3において、
入力アナログ信号を取り込むサンプルホールドアンプを更に備え、
上記サンプルホールドアンプは、
上記第1のタイミングで入力アナログ信号のサンプル動作を行い、
上記第2のタイミングで上記入力アナログ信号のホールド動作を行い、上記複数のステージのうちの初段のステージの入力信号を形成する半導体集積回路装置。
【請求項5】
請求項3と4のいずれかにおいて、
上記最終段ステージのサブADCは、2ビット以上である半導体集積回路装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2008−67250(P2008−67250A)
【公開日】平成20年3月21日(2008.3.21)
【国際特許分類】
【出願番号】特願2006−245052(P2006−245052)
【出願日】平成18年9月11日(2006.9.11)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
【公開日】平成20年3月21日(2008.3.21)
【国際特許分類】
【出願日】平成18年9月11日(2006.9.11)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
[ Back to top ]