【課題】 高周波信号を帯域分割して複数のＡＤ変換素子によって分担してカバーするダイレクトコンバージョン方式の方式の受信装置を実現する場合において、ＡＤ変換素子のナイキスト周波数の境界にかかわらず任意の周波数の帯域を観測帯域として選択でき、選択された１個の観測帯域を１個のＡＤ変換素子でサンプリングできるような手段を提供する
【解決手段】 複数のＡＤ変換素子によって帯域を分割してサンプリングする場合に生じるナイキスト周波数の境界を、別なサンプリング周波数で動作する補助的なＡＤ変換素子を組み合わせて使用することによって回避し、１個の任意の観測帯域を１個のＡＤ変換素子でサンプリングする。 （もっと読む）

【課題】ビット判定時に比較部での比較時間が長くなることによりＡＤ変換時間が長くなることを抑制する。
【解決手段】アナログ電圧生成部１１が、受信したアナログ信号を外部クロック信号Φｓに同期してサンプリングし、制御信号に基づいて第１のアナログ電圧及び第２のアナログ電圧を生成し、比較部１２がクロック信号Φｃに同期して第１のアナログ電圧と第２のアナログ電圧の大きさを比較し、制御部１３が第１のアナログ電圧と第２のアナログ電圧の電圧差を縮小させていき、比較部１２の比較結果に基づいて、外部クロック信号Φｓに同期してサンプリングされたアナログ信号に応じたデジタル信号を生成し、中心電圧調整部１５が、クロック信号Φｃの信号遷移の回数が閾値以上になると、比較部１２の入力トランジスタに流れる電流が増加するように、第１のアナログ電圧と第２のアナログ電圧の中心電圧を調整する。 （もっと読む）

【課題】一層のノイズ低減を図ることができることはもとより、低周波ノイズの低減を図ることができる比較器、ＡＤ変換器、固体撮像装置、およびカメラシステムを提供する。
【解決手段】比較器５００Ａは、第１の入力サンプリング容量Ｃ５１１と、第２の入力サンプリング容量Ｃ５１２と、出力ノードｄと、一方の入力端子に、第１の入力サンプリング容量を介して、信号レベルが傾きをもって変化するスロープ信号を受け、他方の入力端子に、第２の入力サンプリング容量を介して入力信号を受けて、スロープ信号と入力信号との比較動作を行う差動比較部としてのトランスコンダクタンス（Ｇｍ）アンプ５１１と、Ｇｍアンプの出力部ｃと出力ノードｄとの間に配置され、Ｇｍアンプの出力部の電圧を一定に保持するアイソレータ５３０とを有する。 （もっと読む）

【課題】予測変換を行なう逐次変換方式のＡＤ変換装置において、従来よりも予測精度を向上させる。
【解決手段】アナログ・デジタル変換装置１において、変化量算出部２２は、変換部１１によって入力信号のＡＤ変換が実行される度に、新たに得られたＡＤ変換結果と１つ前に得られたＡＤ変換結果との変化量を算出する。変化量記憶部２３は、前回までのＡＤ変換結果に基づいて算出された所定数の変化量を記憶する。最大変化量抽出部２４は、変化量記憶部２３に記憶されている所定数の変化量のうちで最大変化量を抽出する。変換値予測部３０は、抽出された最大変化量に基づいて、ＡＤ変換によって求める全ビットのうちの１または複数ビットの予測値を決定する。変換部１１は、変換値予測部３０によって予測値が決定された１または複数ビットを除く残余のビットの値を逐次比較方式によって決定する。 （もっと読む）

【課題】 差動信号のＡ／Ｄ変換を行うＡ／Ｄ変換器においてチャージインジェクションやクロックフィードスルーに起因したＡ／Ｄ変換の誤差を少なくする。
【解決手段】 各Ａ／Ｄ変換サイクルにおいて、正相アナログ入力部５０Ｐおよび逆相アナログ入力部５０Ｎは、正相アナログ入力信号ＩＮＰおよび逆相アナログ入力信号ＩＮＮをサンプリングし、正相アナログ入力信号ＩＮＰを正相入力ノードＣ１ＰＢまたは逆相入力ノードＣ１ＮＢに、逆相アナログ入力信号ＩＮＮを逆相入力ノードＣ１ＮＢまたは正相入力ノードＣ１ＰＢに供給する。制御部４００は、このサンプリングした各信号の供給先をＡ／Ｄ変換サイクル単位で切り換える。Ａ／Ｄ変換器では、正相入力ノードＣ１ＰＢおよび逆相入力ノードＣ１ＮＢ間の電圧のＡ／Ｄ変換が行われる。平均化部５０２は、所定回数に亙るＡ／Ｄ変換結果が得られる毎に、Ａ／Ｄ変換結果を平均化して出力する。 （もっと読む）

【課題】サンプリング回路の低消費電力化を図る。
【解決手段】サンプリングスイッチＳＷ１を介してサンプリングキャパシタＣ１が接続される出力端子２に、トランジスタＭ１のソースとトランジスタＭ２のソースを接続する。さらに、トランジスタＭ１のゲートと入力端子１との電位差がトランジスタＭ３の閾値電圧にほぼ等しくなるように制御するダイオード接続のトランジスタＭ３と、入力端子１と出力端子２の電位が等しくなるよう制御し、トランジスタＭ１のドレイン電流とトランジスタＭ２のドレイン電流が等しくなるように制御する演算増幅器４とを設ける。 （もっと読む）

【課題】マルチプレクサの切り替えによってフィルタ回路の収束時間が変化したとしても正確な出力信号を取得することができる電子制御装置を提供する。
【解決手段】電子制御装置は、複数の信号を選択的に出力信号として出力するマルチプレクサ２７を備えている。また、マルチプレクサ２７の後段に接続され、マルチプレクサ２７が前回出力した出力信号が示す電圧値とマルチプレクサ２７が今回出力した出力信号が示す電圧値との電圧差に応じた収束時間で今回の出力信号を出力するフィルタ回路２８を備えている。さらに、マルチプレクサ２７の切り替え制御を行ってフィルタ回路２８から出力信号を取得するマイコン２４を備えている。そして、マイコン２４は、マルチプレクサ２７の切り替えにおけるフィルタ回路２８の収束時間に合わせて、マルチプレクサ２７の接続先毎に異なる切り替え時間を設定する。 （もっと読む）

【課題】アナログデジタル変換器のサンプリングクロックのジッタの影響を、低消費電力でデジタル補正する。
【解決手段】アナログデジタル変換器のサンプリングクロックを、サンプリングクロックよりも低周波数かつ低ジッタの基準クロックを源振とする位相同期ループ(PLL)により生成する。サンプリングクロックと基準クロックが同期するタイミングにおけるタイミング誤差を時間デジタル変換器(TDC)によりデジタル値に変換する。なお、基準クロックが存在しないサンプリングタイミングにおけるタイミング誤差については、検出されたタイミング誤差を補間して生成する。これにより、各サンプリングタイミングにおけるサンプリングクロックのジッタ値を取得する。当該ジッタ値からサンプリング電圧誤差を算出し、アナログデジタル変換器の出力をデジタル補正する。 （もっと読む）

【課題】セットリング誤差を線形化でき、高速で消費電力の小さいパイプライン型Ａ／Ｄ変換回路を提供する。
【解決手段】パイプライン型Ａ／Ｄ変換回路において、各段のＡ／Ｄ変換回路部に、複数の比較器を含み、入力信号をＡ／Ｄ変換するサブＡ／Ｄ変換回路と、サブＡ／Ｄ変換回路からのデジタル信号を、正負の参照電圧を基準値として用いて生成したアナログ制御信号にＤ／Ａ変換し、アナログ制御信号に基づき、入力信号を、複数のサンプリングキャパシタを用いてサンプリングし、ホールドし、増幅してＤ／Ａ変換する乗算型Ｄ／Ａ変換回路と、後段側の乗算型Ｄ／Ａ変換回路でサンプリングをする前に、後段側のサンプリングキャパシタを、サブＡ／Ｄ変換回路に含まれる複数の比較器の出力する比較結果信号に応じて、正負の参照電圧の中間電圧値に予め充電するプリチャージ回路と、を設け、セットリング誤差を線形化する。 （もっと読む）

【課題】アナログ／デジタル変換器のより詳細な故障診断のための技術を提供する。
【解決手段】アナログ／デジタル変換回路（１００〜１０８）は、入力されたアナログ信号（ｘ、１５）を所要の演算式（ｆ（ｘ））にしたがって診断用に演算する演算部（１２）と、前記入力されたアナログ信号（ｘ）又は前記演算部によって演算されたアナログ信号（ｙ）のいずれかを選択する第１選択部（１１）と、前記第１選択部によって選択されたアナログ信号をデジタル信号に変換する変換部（１０、２１、２２、２３）とを有する。 （もっと読む）

【課題】 パルス信号を出力しつつ入力信号を取得する電子制御装置において、パルス出力によって生ずる重畳ノイズが入力信号のサンプリングに及ぼす影響を回避する。
【解決手段】 電子制御装置（ＥＣＵ）のマイコンは、パルス出力（ａ）を生成する第１タイマ、及び入力信号（ｂ）のサンプリングタイミングを生成する第２タイマを備える。入力信号のサンプリングタイミングがパルス出力のエッジタイミングに一致すると（ｃ）、入力信号は重畳ノイズを強く受けることとなる。そこで、第１タイマおよび第２タイマによって、入力信号のサンプリングタイミングがパルス出力のエッジタイミングに一致しないように調整する（ｄ）。これにより、重畳ノイズが入力信号のサンプリングに及ぼす影響を回避することができる。 （もっと読む）

【課題】ノイズを減らしながら広帯域入力信号をデジタル化する。
【解決手段】スプリッタ１０は、特定帯域幅を有する入力信号１２を複数の分配信号１４及び１６へと分配する。高調波ミキサ１８及び２４は、分配信号１４及び１６の夫々を、関連する高調波信号２０及び２６と混合し、関連する混合信号２２及び２８を生成する。デジタイザ３０及び３２は、夫々の混合信号２２及び２８をデジタル化する。高調波ミキサ１８及び２４に関する高調波信号の少なくとも１つの１次高調波は、デジタイザ３０及び３２の少なくとも１つの有効サンプル・レートと異なっている。 （もっと読む）

【課題】先行する先行入力信号に対する現在の入力信号の差分信号の大きさや符号に関わらずＡＤ変換を可能とするＡＤ変換器およびＡＤ変化何方法を提供すること。
【解決手段】サンプリング容量で先行入力信号に対する入力信号の差分信号をサンプリングする。オフセット回路でサンプリングされた差分信号にオフセットを付与する。検出回路でオフセットの付与された差分信号が規定の信号範囲にあるか否かを検出する。検出回路により規定の信号範囲にあると判断される場合には規定ビット分解能から規定の信号範囲に対応するビット数を縮小した縮小ビット分解能で差分信号のＡＤ変換を行なう。規定の信号範囲にないと判断される場合には、規定ビット分解能で入力信号のＡＤ変換を行なう。 （もっと読む）

【課題】デジタルノイズを低減しつつ、高速処理が可能なデジタル・アナログ混載回路を提供すること。
【解決手段】アナログ信号をサンプリングしてデジタル信号に変換するデジタル・アナログ混載回路１００において、アナログ信号の周波数よりも大きい周波数のクロック信号からアナログ値確定のタイミングを指示するアナログ値確定信号、及び、前記アナログ値確定信号より前記クロック信号の半周期未満、位相が遅れた遅延信号を生成する信号生成手段１２と、アナログ入力の端子から、前記アナログ値確定信号の立ち下がりのタイミングでアナログ値をキャパシタに蓄積するアナログ値保持手段１３と、前記信号生成手段から取得した前記遅延信号の立ち下がりを契機に、デジタル回路１５が動作を開始するためのデジタルクロック信号を生成するデジタルクロック信号生成手段１４と、を有することを特徴とする。 （もっと読む）

【課題】ＡＤコンバータの変換時間および検査時間を削減する。
【解決手段】
本発明にかかる逐次比較型ＡＤコンバータ１０は、アナログ入力をサンプルホールドするサンプルホールド回路１３と、サンプルホールド回路１３から出力された電位と基準電位とを逐次比較する比較器１４と、比較器１４による比較結果を記憶する逐次比較レジスタ１５と、逐次比較レジスタから出力された比較結果のうち上位ビットの値を記憶するＳＡＲ上位ビットレジスタ１７と、逐次比較レジスタ１５から出力された比較結果の下位ビットの値に基づいて、比較器１４における次回以降の逐次比較を全ビットについて行うか、または下位ビットについてのみ行うかを設定するスキップフラグ設定回路１８と、を備える。 （もっと読む）

【課題】広い範囲のアナログ信号を高精度でデジタル信号に変換するためには前段に可変ゲインアンプが必要であるが、このため高価なアナログ部品が必要であった。本発明は簡単な構成でゲインを可変できるアナログデジタル変換器を提供することを目的にする。
【解決手段】アナログ信号とフィードバック信号の差分信号を積分し、この積分信号をそのレベルに対応するデューティ比を有する信号に変換して、この信号のデューティ比をゲイン設定器で（１／ゲイン）に変換した信号をデューティ／レベル変換してフィードバック信号を生成するようにした。高価なアナログ部品を使用しなくてもよい。 （もっと読む）

【課題】サンプル電圧が予測範囲から上又は下に外れたことを検知する技術を提供する。
【解決手段】DAコンバータ４と、コンパレータ５と、逐次比較レジスタ６を備え、サンプル電圧の取り得る範囲を予測して逐次比較レジスタ６の上位ｎビットを予め決定した上で、サンプル電圧のAD変換を実行し、出力データを生成するADコンバータ１（逐次比較型AD変換装置）は、Max/Min値生成回路１０（生成する生成回路）と、Max/Min値比較回路１１（データ比較回路）と、を備える。Max/Min値生成回路１０は、予め決定した逐次比較レジスタ６の上位ｎビットに基づいて、サンプル電圧の予測範囲の最大予測値及び最小予測値を生成する。Max/Min値比較回路１１は、最大予測値及び最小予測値と、出力データと、を比較する。 （もっと読む）

【課題】受信品質の向上を図る。
【解決手段】サンプリングクロック同期装置は、Ａ／Ｄコンバータ、フィルタ部およびサンプリング同期化部を備える。Ａ／Ｄコンバータは、サンプリングクロックにもとづいて、アナログ／ディジタル変換を行う。フィルタ部は、Ａ／Ｄコンバータから出力された、スペクトル狭窄化を受けている信号に対して、スペクトル狭窄化の特性と逆特性のフィルタ特性で、スペクトル狭窄化による帯域制限を補償する。サンプリング同期化部は、スペクトル狭窄化の補償後の信号から、サンプリングクロックの位相ずれを検出して、サンプリングクロックの位相を調整し、サンプリングタイミングの同期をとる。 （もっと読む）

【課題】アナログ信号に含まれているサンプルホールド動作周期と同じ周期の周期性ノイズや、サンプルホールド動作周期の逓倍の周期の周期性ノイズ等に起因する影響を抑えて信号処理することのできるサンプルホールド回路及びＡＤ変換器を提供する。
【解決手段】入力されたアナログ信号をサンプルホールドするための第１のサンプルホールド回路部２３と、第２のサンプルホールド回路部２４との２つのサンプルホールド回路部を備えている。第１のパルス信号生成回路部２１は、各サンプルホールド動作周期Ｔ_SHにおいて、任意のタイミングで第１のサンプルホールド回路部２３によりアナログ信号Ａ_INがサンプルホールドされると共に、その任意のタイミングを変化させて、第１のパルス信号Ｓ₁を生成する。これにより、サンプルホールド回路２０から出力されたアナログ信号Ａ_SHに、なるべく周期性ノイズの同じオフセット成分を付加されないようにする。 （もっと読む）