単一命令複数データ／複数命令複数データ・プロセッサ・アレイ用コントローラ
【目的】 ＳＩＭＤ又はSIMD/MIMD 用大規模並列アレイに対するアレイ・コントローラの制御効率の維持改善を計る。
【構成】 DO/WHILE, IF/THEN/ELSE、及びGO-SUB構造を使用して循環及びフロー制御オペレーションを実行するよう配線されたルーチン・シーケンサと、アレイに対するコマンドの安定フローを維持するようにしたパイプラインと、コマンド遂行進行状況を監視する手段と、コントローラの各段に対し進行状況をフィードバックする手段とを含み、ＳＩＭＤプロセッサは、イ．問題を処理する要素数を最高に維持し、ロ．パイプライン構造とアレイ外部の時間前の循環制御とを持つ連続コマンド・ストリームをアレイに供給し、ハ．問題の階層構造分解により効率よく問題を導入することを特徴とする。
【構成】 DO/WHILE, IF/THEN/ELSE、及びGO-SUB構造を使用して循環及びフロー制御オペレーションを実行するよう配線されたルーチン・シーケンサと、アレイに対するコマンドの安定フローを維持するようにしたパイプラインと、コマンド遂行進行状況を監視する手段と、コントローラの各段に対し進行状況をフィードバックする手段とを含み、ＳＩＭＤプロセッサは、イ．問題を処理する要素数を最高に維持し、ロ．パイプライン構造とアレイ外部の時間前の循環制御とを持つ連続コマンド・ストリームをアレイに供給し、ハ．問題の階層構造分解により効率よく問題を導入することを特徴とする。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はコンピュータ及びコンピュータ・システムに関し、特にプロセッサ・アレイに関する。本発明は、更に詳細には、複合オペレーション・モード（単一命令複数命令複数データ、SIMIMD）と称するモードのＰＥ内で自律的に命令遂行可能なＳＩＭＤプロセッサ・アレイのオペレーションを制御し監視する制御要素に関する。
【０００２】
【従来の技術】
相互参照特許出願本願は下記の関連特許出願の部分継続出願であり、その優先権を要求する。“並列連想プロセッサ・システム”と称するジェイ・ディーフェンダーファほかにより１９９０年１１月１３日に提出の米国特許出願６１１，５９４号。“動的複数モード並列プロセッサ・アレイ・アーキテクチャ”と称するピー・エム・コージにより１９９１年１１月２７日に提出の米国特許出願７９８，７８８号。
【０００３】更に、本願は本願と同時出願の下記特許出願と関連がある。
“ＳＩＭＤ処理要素内の命令”と称するピー・エイ・ウイルキンソンほかにより１９９２年５月２２日に提出の米国特許出願。
“ＳＩＭＤ機における浮動小数点の実現”と称するピー・エイ・ウイルキンソンほかにより１９９２年５月２２日に提出の米国特許出願。
“ＳＩＭＤピケットのグループ化”と称するピー・エイ・ウイルキンソンほかにより１９９２年５月２２日に提出の米国特許出願。
“アレイ・プロセッサ用スライド・ネットワーク”と称するピー・エイ・ウイルキンソンほかにより１９９２年５月２２日に提出の米国特許出願。
“ＳＩＭＤ機におけるピケットの自律化”と称するピー・エイ・ウイルキンソンほかにより１９９２年５月２２日に提出の米国特許出願。
“Ｈ−ＤＯＴＳに基づくアレイ・プロセッサ通信ネットワーク”と称するピー・エイ・ウイルキンソンほかにより１９９２年５月２２日に提出の米国特許出願。
“ＳＩＭＤ／ＭＩＭＤ機用制御機能”と称するアール・アール・リチャードソンほかにより１９９２年５月２２日に提出の米国特許出願。
【０００４】更に、本願は下記特許出願に関連がある。
“拡張並列アレイ・プロセッサ”と称するティー・バーカほかにより１９９２年５月２２日に提出の米国特許出願。
“ＳＩＭＤ／ＭＩＭＤ処理メモリー要素”と称するティー・バーカほかにより１９９２年５月２２日に提出の米国特許出願。
“ＰＭＥ記憶及び転送／回路切替モード”と称するティー・バーカほかにより１９９２年５月２２日に提出の米国特許出願。
“完全分散処理メモリー要素”と称するティー・バーカほかにより１９９２年５月２２日に提出の米国特許出願。
“Ｎ次元修正ハイパーコード”と称するティー・バーカほかにより１９９２年５月２２日に提出の米国特許出願。
【０００５】“拡張並列プロセッサ・アレイ・ディレクタ”と称するエム・ダップほかにより１９９２年５月２２日に提出の米国特許出願。
“ＡＰＡＰ機械的パッケージ”と称するエム・ダップほかにより１９９２年５月２２日に提出の米国特許出願。
“ＡＰＡＰ Ｉ／Ｏ プログラマブル・ルータ”と称するエム・ダップほかにより１９９２年５月２２日に提出の米国特許出願。
“ＡＰＡＰ Ｉ／Ｏ ジッパ接続”と称するティー・バーカほかにより１９９２年３月に提出の米国特許出願。
【０００６】本願及び上記出願中の特許出願はニューヨーク州アーモンクのインターナショナル・ビジネス・マシーンズ・コーポレイションに譲渡され所有されている。上記出願中の特許出願の記載は参照事項により本願に編入される。
【０００７】他の相互参照特許出願本願と同一譲受人に譲渡され、本願出願時に所有した相互参照特許出願は下記のものを含む。１９８８年９月２７日に提出され、現在は“ＳＩＭＤアレイ・プロセッサ”と称するジェイムス・エル・テイラにより１９９０年５月４日に提出されたその継続出願第０７／５１９，３３２号の利益となるように放棄された米国特許出願第０７／２５０，５９５号（１９８９年５月３日にＥＰＯ出願第８８３０７８５５／８８−Ａとして最初開示された）。
【０００８】“ポリモルフィック・メッシュに任意なグラフを実現する回路及び方法”と称するエイチ・リーにより１９８８年５月１３日に提出の米国特許出願第０７／１９３，９９０号。
“大容量並列ＳＩＭＤコンピュータ用２次元入出力方式”と称するアール・ジャフェほかにより１９８９年１０月２４日に提出の米国特許出願第０７／４２６，１４０号。
“並列プロセッサ・システムにおけるメモリー保護操作実行装置及び方法”と称するダヴリュー・シー・ディートリック，ジュニアほかにより１９８９年１１月２１日に提出の米国特許出願第０７／４３９，７５８号。
【０００９】“相互接続処理要素システム及び相互接続方法”と称するダヴィド・ビー・ロルフにより１９９１年５月１３日に提出の米国特許出願第０７／６９８，８６６号。出願中の上記参照全特許出願は本願と同一譲受人であるインターナショナル・ビジネス・マシーンズ・コーポレイションに譲渡され所有されている。上記特許出願の記載は参照事項により本願に編入される。
【００１０】使用用語集・ＡＬＵプロセッサの演算論理装置である。
・アレイ１次元以上の構成要素又は要素の配列を示す。アレイはホートランのような言語において単一名で識別される順序付きデータ項目（アレイ要素）群を含む。他の言語においては、かかる順序付きデータ項目群の名称は全べて同一属性を有するデータ要素群又は順序付き集合を示す。
【００１１】プログラム・アレイは一般に数又は次元属性によって指定された次元を有する。又、アレイの宣言子はある言語のアレイの各次元のサイズを指定することができる。ある言語において、アレイはテーブルの要素の配列である。ハードウェアを意味する場合、アレイは大規模並列アーキテクチャの全体的に同一な構造（機能要素）の集合である。データ並列演算におけるアレイ要素は、並列が各独立であり、要求されたオペレーションを並列に実行することができるときに、そのオペレーションを割当てることができる要素である。一般に、アレイは処理要素の格子とみなすことができる。アレイの各部には、部分データが正規の格子パターンの周囲を移動することができるように、その部分データを割当てることができる。しかし、データはアレイの任意な位置に割振り、又は割当てることができる。
【００１２】・アレイ・ディレクタアレイに対する制御装置としてプログラムされた装置である。アレイ・ディレクタはアレイに配列された機能要素のグループ化に対するマスタ・コントローラ（又は制御装置）の機能を実行する。
【００１３】・アレイ・プロセッサ２つの主なタイプのアレイ・プロセッサがある。その１つは複数命令複数データ（ＭＩＭＤ）アレイ・プロセッサであり、他方は単一命令複数データ（ＳＩＭＤ）アレイ・プロセッサである。ＭＩＭＤアレイ・プロセッサにおいては、アレイの処理要素は共通の命令ストリームを経由する同一命令に制限されるが、各処理要素に関連するデータは個有である。本発明の好ましいアレイ・プロセッサは他の特性を有する。それは拡張アレイ・プロセッサと呼称され、頭字語ＡＰＡＰを使用する。
【００１４】・非同期正規の時間関係がないことである。一方の機能の遂行により他方の機能の遂行を予想することができないということである。すなわち、他方の機能の遂行との関係において規則的な又は予想可能な時間関係を持たずに発生するものである。制御状況下において、データが遊休要素をアドレスするのを待ち状態にあるとき、コントローラは制御を引渡す位置を指定する。これによりオペレーションの順次は維持されるが、他の事象の発生時刻と一致しない。
【００１５】・ＢＯＰＳ／ＧＯＰＳＢＯＰＳ又はＧＯＰＳは秒当り大量（数１０億）のオペレーションと同じ意味を有する頭字語である。ＧＯＰＳ参照。
【００１６】・回路切替／記憶転送これらの用語はノード・ネットワークを通してデータ・パケットを移動する２つの機構を示す。記憶転送は各中間ノードがデータ・パケットを受信し、そのメモリーに記憶し、そしてその受信先の方に転送する。回路切替はデータ・パケットを中間ノード・メモリーに入力せずに、そのノードを通して受信先の方に直接データ・パケットを通過するよう、中間ノードの入力ポートを出力ポートに論理的に接続することを指令する機構である。
【００１７】・クラスタクラスタは制御装置（クラスタ・コントローラ）及びそれに接続されたハードウェア（ターミナル機能装置、又は仮想構成要素でよい）とから成るステーション（又は端末、機能装置）である。本願のクラスタはノード・アレイとも称するＰＭＥのアレイを含む。通常、クラスタは５１２ＰＭＥを持つ。本願の全ＰＭＥノード・アレイは、各々がクラスタ・コントローラ（ＣＣ）によって支援されるクラスタ群から成る。
【００１８】・クラスタ・コントローラクラスタ・コントローラは１以上の装置又はそれに接続されている機能装置に対する入出力（Ｉ／Ｏ）オペレーションを制御する装置である。クラスタ・コントローラは通常、それがＩＢＭ３６０１金融機関通信制御装置に存在する場合には、装置に記憶されそこで遂行されるプログラムによって制御されるが、それがＩＢＭ３２７２制御装置に存在する場合には、ハードウェアにより全体的に制御されうるものである。
【００１９】
・クラスタ・シンクロナイザクラスタ・シンクロナイザは構成要素の同期オペレーションを維持するため、クラスタの一部又は全部のオペレーションを管理する機能装置である。この機能装置はプログラムの遂行と特定の時間関係を維持する。
【００２０】・コントローラコントローラは相互接続ネットワークのリンクを経由してデータ及び命令の送信を制御する装置である。そのオペレーションはコントローラが接続されているプロセッサで遂行されるプログラムにより、又は装置内で遂行されるプログラムによって制御される。
【００２１】・ＣＭＯＳＣＭＯＳは相補型金属酸化物半導体技術に対する頭字語である。それは通常動的ランダム・アクセス・メモリー（ＤＲＡＭ）の製造に使用される。ＮＭＯＳはＤＲＡＭの製造に使用される他の技術である。ＣＭＯＳが好ましいが、ＡＰＡＰの製造に使用する技術は現に使用されている半導体技術の範囲に制限されるべきものではない。
【００２２】・ドッティング（Dotting)ドッティングは３以上のリードを物理的に共に接続することにより結合することを示す。ほとんどのバックパネル・バスはこの接続方式を共用する。この用語は経過時間のオア・ドット（OR DOT）も表わすが、ここでは非常に簡単なプロトコルによりバスに組合わせることができる複数のデータ源の識別に使用される。
【００２３】本発明におけるＩ／Ｏジッパ（Zipper、後述する）の概念は、ノードに入るポートがノードから出るポートによって駆動され、又はシステム・バスからくるデータによって駆動することができる概念の実現に使用することができる。逆に、ノードから出るデータは他のノードに対する入力と、システム・バスに対する入力の両方に使用可能である。システム・バス及び他のノードの両方に対するデータ出力は同時には行われず、サイクルが別である。
【００２４】ドッティングは、２ポートＰＥ或はＰＭＥ又はピケットがドッティングを利用することによって各種編成のアレイに使用することができる場合におけるＨ−ＤＯＴの検討で使用される。２Ｄ及び３Ｄメッシュ、基数２Ｎ−立方（又は３次元）、疎基数４Ｎ−立方、及び疎基数８Ｎ−立方等を含み、数個のトポロジが検討される。
【００２５】・ＤＲＡＭＤＲＡＭは動的ランダム・アクセス・メモリーの頭字語であり、コンピュータの主メモリー用の記憶装置として一般に使用される。用語ＤＲＡＭはキャッシュとして、又は主メモリーではないメモリーとしての使用にも適用される。
【００２６】・浮動小数点（FLOATING-POINT）
浮動小数点の数は２つの部分で表わされる。それらは、固定小数点又は小数部と、ある想定の基数又はベース（radix 、base）に対する指数部とである。指数は１０進小数点の実際の配置を示す。典型的な浮動小数点の表現として、例えば、実数０．０００１２３４は０．１２３４−３として表わされる。その場合、０．１２３４は固定小数点部であり、−３は指数である。
【００２７】この例において、浮動小数点の基数又はベース（radix 、base）は１０である。この１０は単位より大きく、浮動小数点表示の指数により明示的に表わされるか、浮動小数点表示の特性によって表示される冪で累乗されてから、固定小数点部に乗算することにより実数の表示を決定するようにした暗黙固定の正の整数の基数を表わす。数字リテラルは実数同様浮動小数点の表記法で表わすことができる。
【００２８】・ＦＬＯＰＳこの用語は秒当りの浮動小数点命令数を示す。浮動小数点の計算は加算（ＡＤＤ）、減算（ＳＵＢ）、乗算（ＭＰＹ）、割算（ＤＩＶ）及び他の多くのものを含む。秒当りの浮動小数点命令のパラメータは屡加算又は乗算命令を使用して計算され、一般に５０／５０比の混合を有するものと推定することができる。この計算は指数、小数、及び全べての必要な小数正規化の生成を含む。本実施例においては、３２ビット又は４８ビット浮動小数点ホーマットをアドレスすることができる（本実施例において、混合の場合、それを計数しなかったがより長くすることができる）。浮動小数点の計算は、固定小数点命令によって行う場合、乗算命令を必要とする。あるものは結果を数字表示する場合１０対１比を使用するが、ある特定の研究においてはより適切な使用として６．２５比を示した。各種アーキテクチャは異なる比率を有する。
【００２９】・機能装置機能装置は目的を達成することができるハードウェア、ソフトウェア、又は両方の実体又はエンティティである。
【００３０】・ＧバイトＧバイト（Ｇbytes)は１０億（１０9 ）バイトを示す。Ｇbytes/ｓは秒当り１０億バイトを表わす。
【００３１】・ＧＩＧＡＦＬＯＰＳこの用語は秒当り（１０）**９浮動小数点命令を意味する。
【００３２】・ＧＯＰＳ及びＰＥＴＡＯＰＳＧＯＰＳ及びＢＯＰＳは意味が同一であり、秒当り１０9 オペレーションを意味する。PETAOPS は秒当り１０12オペレーションという現行機械の能力を意味する。本実施例によるＡＰＡＰ機のそれは、正に秒当り１０9 命令を意味するＢＩＰ／ＧＩＰと同一である。ある機械において、その命令は２以上のオペレーション（すなわち、加算及び乗算）を発生するかもしれないが、本発明はそのようなことはしない。その代り、１オペレーションを実行するに多くの命令を使用するかもしれない。例えば、本発明は、６４ビット演算を実行するに複数の命令を使用する。しかし、本発明におけるオペレーションの計数の際、ログ・オペレーションの計数を選択しなかった。ＧＯＰＳは、成果又はパホーマンスの表示に使用するに好ましいものであるかもしれないが、表示した使用法に一貫性がない。あるものはＭＩＰＳ／ＭＯＰＳに遭遇し、次にＢＩＰＳ／ＢＯＰＳ、及びＭｅｇａ（メガ）FLOPS ／Ｇｉｇａ（ギガ）FLOPS ／Ｔｅｒａ（テラ）FLOPS ／Ｔｅｔａ（テタ）FLOPS に遭遇する。
【００３３】・ＩＳＡＩＳＡは命令セット・アーキテクチャを意味する。
【００３４】・リンクリンクは物理的又は論理（ロジック）的であり、要素又は構成要素である。物理的リンクは構成要素又は装置を接続する物理的接続であるが、コンピュータのプログラミングにおいて、リンクはプログラムの離れた部所間において制御及びパラメータを通過させる命令又はアドレスである。多重システムにおいて、リンクは実アドレス又は仮想アドレスによって識別することができるリンク識別用プログラム・コードによって指定することができる２システム間の接続である。かくして、一般に、リンクは、論理的及び物理的両方において、物理的媒体及び全プロトコルと、関連装置及びプログラミングとを含む。
【００３５】・ＭＦＬＯＰＳこの用語は秒当り（１０）**６浮動小数点命令を意味する。
【００３６】・ＭＩＭＤＭＩＭＤはプロセッサ・アレイ・アーキテクチャを示すことに使用される。そこで、アレイの各プロセッサはそれ自体の命令ストリーム、すなわち複数の命令ストリームを有し、各処理要素当り１つ配置された複数データ・ストリームを遂行する。
【００３７】・モジュールモジュールは他の構成要素と共に使用するよう設計されたハードウェアの個別的且つ識別可能なプログラム装置又は単位、又は機能装置又は単位である。又、単一電子チップに含まれているＰＥの集合もモジュールと呼ばれる。
【００３８】・ノード一般にノードはリンクの接合又は接合点である。一般的ＰＥアレイの１ＰＥはノードであることができる。ノードは、又モジュールと称するＰＥの集合を含むことができる。本実施例において、ノードはＰＭＥのアレイを構成し、ＰＭＥの集合をノードと称する。ノードは８ＰＥＭであることが好ましい。
【００３９】・ノード・アレイＰＭＥから成るモジュールの集合は屡ノード・アレイと称し、それは、モジュールから成るノードのアレイである。ノード・アレイは通常数個のＰＭＥより多いが、ノード・アレイの用語は複数を包含する。
【００４０】・ＰＤＥＰＤＥは、部分微分方程式を示す。
【００４１】・ＰＤＥ緩和解答法ＰＤＥ緩和解答法はＰＤＥ（部分微分方程式）を解答するための方法である。ＰＤＥ解答は公知汎用のほとんどのスーパ・コンピュータ能力を使用するので、緩和法（relaxation process）のよい例であるかもしれない。ＰＤＥ方程式を解く方法は多数有り、１より多い数値法は緩和法を含む。例えば、有限構成要素法によりＰＤＥを解く場合、緩和法は大量のコンピュータ時間を消費する。
【００４２】今、熱伝導の世界における例を考える。煙突内部に熱いガスがあり、外には冷い風が吹いている場合、煙突レンガ内の温度勾配はどのように形成されるだろうか。各レンガを小さなセグメントと仮定し、各セグメント間における熱の流れ方を温度差の関数として方程式を表わすことにより、熱伝導ＰＤＥは、有限要素問題に変換することができる。そこで、内部及び外部を除く全べての要素が室温であるのに対し、その境界セグメントが熱ガス温度及び冷風温度であったとして、緩和の開始を決定しなければならない。
【００４３】コンピュータ・プログラムはそのセグメントに流入する又は流出する熱の量に基づく各セグメントの温度変数を更新することにより時間をモデル化する。その場合、煙突を横切る温度変数群を緩和して、物理的煙突において発生する実際の温度分布を与えるようにするまで、モデルの全セグメントを処理するに多数のサイクルを必要とする。
【００４４】目的が煙突のガス冷却をモデル化することである場合、構成要素はガス方程式にまで拡張しなければならず、煙突内部の境界の状態は他の有限リンク・モデルに連結され、処理又はプロセスを続行する。熱の流れはセグメントとその隣接間温度差によって異なることに注意する。温度変数を分布させるため、ＰＥ間通信経路を使用する。それはこの隣接通信パターン、又はＰＤＥ関係を並列演算に大いに適用可能にする特性である。
【００４５】・ピケット（ＰＩＣＫＥＴ）
ピケットはアレイ・プロセッサを構成する構成要素のアレイの要素である。それはデータ・フロー（ＡＬＵ ＲＥＧＳ）、メモリー、制御、要素に関連する通信マトリックスの部分である。その装置はそれらの制御及びアレイ相互通信機構部分を有する並列プロセッサ及びメモリー要素から成る第１／第ｎのアレイ・プロセッサを示す。ピケットはプロセッサ・メモリー要素又はＰＭＥの形態である。本発明によるＰＭＥチップ設計プロセッサ・ロジックは関連出願のピケット・ロジックを実現することができ、ノードとして形成されたプロセッサ・アレイに対するロジックを有する。
【００４６】用語ピケットは一般に使用の処理要素用のアレイ用語ＰＥに類似し、１クロック・サイクルでビット並列情報バイトを処理する、好ましくは処理要素と局所メモリーとの組合せからなる処理アレイの構成要素である。バイト幅データ・フロー・プロセッサと３２ｋバイト以上のメモリーとから成るこの好ましい実施例は、本質的に他のピケットに対する通信を制御し、接続する。
【００４７】用語ピケットは機能的には軍によるピケ・ラインの類推が相当ぴったりに適合するものと思われるが、その語源はトム・ソイヤ（Tom Sawyer）及び彼の白柵からとったものである。
【００４８】・ピケット・チップピケット・チップは単一シリコン・チップ上に複数のピケットを含む。
【００４９】・ピケット・プロセッサ・システム（又はサブシステム）
ピケット・プロセッサはピケットのアレイ、通信ネットワーク、入出力（Ｉ／Ｏ）システム、及びマイクロプロセッサ、走査ルーチン・プロセッサ、及びアレイを走行するマイクロ−コントローラから成るＳＩＭＤコントローラで構成される。
【００５０】・ピケット・アーキテクチャピケット・アーキテクチャは下記のような問題を含む数々の異なる種類の問題に適応する機能を有するＳＩＭＤアーキテクチャに対する好ましい実施例である。
−集合連想処理−並列数値的集中処理−イメージに類似の物理的アレイ処理
【００５１】・ピケット・アレイピケット・アレイは幾何学的順序で配列されたピケットの集合、正規のアレイである。
【００５２】・ＰＭＥ又はプロセッサ・メモリー要素ＰＭＥはプロセッサ・メモリー要素に対して使用される。用語ＰＭＥは単一プロセッサ、メモリー、及び入出力（Ｉ／Ｏ）可能システム要素又は本発明による並列アレイ・プロセッサの１つを形成する装置を示す。プロセッサ・メモリー要素はピケットを包含する用語である。プロセッサ・メモリー要素はプロセッサと、その関連メモリーと、制御インターフェースと、アレイ通信ネットワーク機構の部分とから成る第１／第ｎのプロセッサ・アレイである。この要素はピケット・プロセッサ内又はサブアレイの一部にあるような、又ここで説明する多重プロセッサ・メモリー要素ノードにあるような正規のアレイの接続機能を有するプロセッサ・メモリー要素を持つことができる。
【００５３】・経路指定経路指定はメッセージを受信先に到達させるまでの物理的経路の指定である。経路指定はソース又は発信元と受信先とを有する。これら要素又はアドレスは一時的関係又は類縁性を有する。メッセージの経路指定は屡指定表を参照して得られるキーに基づき行われる。ネットワークにおいて、受信先はリンクを識別する経路制御アドレスに従い送信される情報の受信先としてアドレスされた如何なる端末、ステーション、又はネットワーク・アドレス可能な装置でよい。受信先フィールドはメッセージ・ヘッダに置かれ、その受信先コードによって受信先が識別される。
【００５４】・ＳＩＭＤＳＩＭＤはアレイの全プロセッサが単一の命令ストリームから指令されて、処理要素当り１つ配置されている複数データ・ストリームを遂行するようにしたプロセッサ・アレイ・アーキテクチャである。
【００５５】
・ＳＩＭＤＭＩＭＤ又はＳＩＭＤ／ＭＩＭＤこの用語はある複雑な命令を処理する期間、ＭＩＭＤからＳＩＭＤに切換えることができる二重機能を有する。すなわち、２モードを有する機械を示す用語である。シンキング・マシーンズ社の接続機型式ＣＭ−２は、ＭＩＭＤ機の前端又は後端として置かれた場合、オペレーションが異なる問題部分を遂行するため異なるモードを実行すること（屡々二重モードという）を可能とする。
【００５６】これらの機械はイリアク（Illiac）以来存在し、マスタＣＰＵと他のプロセッサとを相互接続するバスを使用した。マスタ制御プロセッサは他のＣＰＵの処理の割込能力を有する。他のＣＰＵは独立のプログラム・コードを走行することができる。割込み中チェックポイント機能（制御されるプロセッサの現行状況の閉鎖及び保管）に寄与する機能がなければならない。
【００５７】・ＳＩＭＩＭＤこの用語はアレイの全プロセッサが単一の命令ストリームから指令されて、処理要素当り１つ配置されている複数データ・ストリームを遂行するようにしたプロセッサ・アレイ・アーキテクチャである。この構造内で、命令遂行を指定する各ピケット内のデータ従属オペレーションはＳＩＭＤ命令ストリームによって制御される。
【００５８】これはＳＩＭＤ命令ストリームを使用して複数データ・ストリーム（ピケット当り１つ）を操作する複数命令ストリーム（ピケット当り１つ）の逐次能力を有する単一命令ストリーム機である。
【００５９】・ＳＩＳＤＳＩＳＤは単一命令単一データの頭字語である。
【００６０】・スワッピングスワッピングとは、ある記憶区域のデータ内容を他の記憶区域のデータ内容と交換することである。
【００６１】・同期オペレーションＭＩＭＤ機の同期オペレーションは、各活動が事象（通常クロック）に関連する動作モードである。それはプログラム・シーケンスで正規に発生する指定事象であることができる。オペレーションは独立して機能を実行するよう多数のＰＥにディスパッチされる。制御はオペレーションが終了するまでコントローラに戻されない。機能装置のアレイにオペレーション命令があった場合、その要求は、制御がコントローラに戻されるまで、それらオペレーションを終了しなければならない各アレイの要素に対しコントローラから発生する。
【００６２】・ＴＥＲＡＦＬＯＰＳこの用語はＴＥＲＡ（テラ）とFLOPS （前述）との結合語であり、秒当り（１０）**１２浮動小数点メモリーを意味する。
【００６３】・ＶＬＳＩＶＬＳＩは集積回路に対して使用された場合における超大規模集積の頭字語である。
【００６４】・ジッパ（Zipper）
ジッパは新たに与えられた機能である。それはアレイ構造の正規な相互接続の外部にある装置から接続されるべきリンクを考慮するものである。
【００６５】背景技術より高速なコンピュータに対する終りなき探求において、今日の機械を困惑させる複雑な問題を克服するため、分割して数百及び数千のロー・コスト・マイクロプロセッサを並列に連結することによりスーパ・スーパコンピュータを作成するようにしてきた。かかる機械は大規模並列と呼ばれる。大規模並列システムを作成するため、本発明者は新たな方法を作成した。本発明者が行った多くの改良に対しては他の多くの業績の背景が考慮されなければならない。
【００６６】技術分野の要約において他の出願に対し参照が行われた。その点については、本発明者による並列連想プロセッサ・システム（米国特許出願第６０１，５９４号）と、拡張並列アレイ・プロセッサ（ＡＰＡＰ）に対する関連出願を参照するとよい。特定のアプリケーションに最もよく適合するアーキテクチャを選出するためにシステム交換が要求されるが、一つの解決法も満足するものはなかった。そして、本発明者の思想は解決を与えることを容易にした。
【００６７】本発明の背景として、以下、アレイ・プロセッサ用コントローラに関するある特許を再検討し、更に上記の関連出願の背影を参照する。
【００６８】“アレイ・プロセッサ・アーキテクチャ”と称するバーンズによる米国特許第４，４１２，３０３号は、１０年に亘る明らかな進歩の後、如何に技術の開発が考えられてきたかを例示する。大規模アレイ・プロセッサが開発されたとき、プロセッサはそれらの相互接続で密結合され、制御はＭＩＭＤアレイ・アーキテクチャ又はＳＩＭＤアレイ・アーキテクチャのどちらにも共通な問題を遂行するように設計された。ＳＩＭＤアーキテクチャは非常に複雑となり、ピケット内で命令を遂行するために提供した単純な施設から相当遠いものとなった。
【００６９】この米国特許第４，４１２，３０３号はオメガ（Omega ）ネットワークと相互接続されたメモリー・モジュールを有するホートラン（FORTRAN ）プロセッサのアレイを記述する。アレイに単一制御／データ・メモリー及び関連コントローラ・モニタがあるが、プログラム及びデータ情報は、プロセッサ及びメモリーに分離されて分配され、各プロセッサは、自己のソフトウェアのコピーを有する。プロセッサ・アレイの同期化は計算エンベロープの同期アプローチを使用することによって達成される。全プロセッサは、プログラムの所定の停止点において相互に待つことが要求される。
【００７０】アーキテクチャはアレイの各プロセッサが他のプロセッサと独立に実行することを可能にし、大型マルチプロセッサに共通な方法で制御又はデータ情報を共用する。又、アーキテクチャはプロセッサがＳＩＭＤアーキテクチャ効果を与える方法をとることにより、データのアレイにおいて同一ソフトウェアを実行することを可能にする。このモードにおいて、プロセッサ・アレイは他のプロセッサ又は隣りとデータの共用が要求される前に同期化される。
【００７１】“並列アレイ・プロセッサ用処理要素”と称するバッチャによる米国特許第４，３１４，３４９号は従来のＳＩＭＤアレイ・プロセッサ要素を例示している。この特許は衛星イメージ処理を意図した出願に関するものであるが、それは本発明者が改良を必要とするタスクに適用可能であるという意味の従来のビット直列ＳＩＭＤアレイ・プロセッサを詳細に記述している。本発明者によるＳＩＭＤアレイ・プロセッサと異なり、シンキング・マシーンズ、インクのような製造者の従来のＳＩＭＤ要素と同一であるプロセッサはビット直列であるのに対し、本発明のプロセッサは並列にデータ・ストリームを処理する。
【００７２】“科学ベクトル処理用局所ストア”と称する、ハムストラによる米国特許第４，７０６，１９１号は、全体的に科学ベクトル・プロセッサの局所記憶メモリーの実現について記述している。
【００７３】“メモリー結合液面アレイ・プロセッサ”と称するドリセクによる米国特許第４，７２０，７８０号は、処理が複雑であり、識別可能性及び直接結果を希望するパイプライン又はシストリック（systolic）処理用メモリー・ブロックがそのエッジに結合されたＳＩＳＤプロセッサを十分使用可能なシストリック・アレイ・プロセッサを記述している。米国特許第４，７２０，７８０号及び米国特許第４，７０６，１９１号のシステムはプロセッサ・アレイのＳＩＭＤ処理要素内で命令遂行の能力を持たない。
【００７４】“システム・メモリーに含まれているメモリー・システムを有するプロセッサ・アレイ付き並列処理システム”と称するギホードによる米国特許第４，８７３，６２６号は制御構造及び階層構造バス機能管理用制御構造を持つＳＩＭＤ又はＭＩＭＤモードで動作可能な並列プロセッサのメモリー・アーキテクチャ及びバス伝送階層構造によって技術開発の複雑性を例示している。
【００７５】“SIMD/MIMD 命令処理を有するプロセッサ・アレイ付き並列処理システム”と称するギホードによる米国特許第４，８９１，７８７号は、ギホードによる他の米国特許第４，８７３，６２６号と同一システムにおける他の面を要求している。米国特許第４，８９１，７８７号は、制御ＣＰＵ、シーケンサ、１／０装置、及びバス伝送構造により階層構造に配列された、メモリー処理要素のアレイを持つようなプロセッサを記述している。各Ｍ／ＰＥのメモリーは、制御ＣＰＵのメモリーの一部としてマップされる。
【００７６】各Ｍ／ＰＥは、自己のメモリーに格納されている命令をＭＩＭＤ機能に与えてそれを遂行することができる。ＭＩＭＤモードにある間、制御ＣＰＵは、Ｍ／ＰＥに対してＳＩＭＤ命令を発行することができる。Ｍ／ＰＥは割込みがかかったときに、それに応答してＳＩＭＤ命令を遂行し、自己のＭＩＭＤ命令ストリームを遂行するものとみなされる。Ｍ／ＰＥは、ＭＩＭＤモードにない場合、制御ＣＰＵ、Ｉ／Ｏ装置、他のＭ／ＰＥ（より高い段階と推定する）、又は、シーケンサ装置からのＳＩＭＤコマンドに応答するのみである。ＳＩＭＤ命令の複雑性については記述していない。又、それらはサブルーチン・レベルに置くことはできたが、その場合、ＳＩＭＤコマンドは、Ｍ／ＰＥを呼出すサブルーチンと同等になる。
【００７７】これは、ＳＩＭＤ命令を制御ＣＰＵからＭ／ＰＥに送るまでの経路によって支援される。この米国特許は、ＰＥの並列性の程度については記述していないが、プロセッサ・チップと、あるメモリーと、グループ間バス、グループ・バス、及びカード上の個別的要素の制御に対するインターフェースとを有するカード（バス伝送構造によって相互に接続された複数のカード）に匹敵しうるものである。しかし、ここでは、命令ストリーム制御の構造は説明されていない。
【００７８】又、本願で記述するような命令ストリーム・コントローラはここでは記述していない。それに代り、ギホードのＭＩＭＤアレイは、ＭＩＭＤモードにないとき、ＳＩＭＤ呼出しに対する応答に対しＭ／ＰＥを制限することによってＳＩＭＤオペレーションをシミュレートする。本願発明はより古典的意味のＳＩＭＤアレイを提供するものであるが、更に、各ピケット内の個有の命令の遂行により、ＳＩＭＤコマンドの細部のストリングがステップ可能とされる拡張局所自律機能を有するシステムを提供することができる。
【００７９】
【発明が解決しようとする課題】本発明においては、並列アレイ・プロセッサに対するコントローラを取扱うことになるが、従来の組織におけるＳＩＭＤ又はSIMD/MIMD 用大型並列アレイの制御に関しては次に示すような数個の問題があった。
【００８０】第１の問題は、アレイの作業効率を維持しなければならないことである。それは、（１）問題に対して作業するアレイ要素の最大数の維持、及び（２）その性能に衝撃を与えることなく、アレイ外部のオーバーヘッド制御オペレーションを管理することである。これは、アレイがコマンドを待たないように、アレイに対してデコード済み命令ストリームを連続供給しなければならないことを意味する。
【００８１】アレイ内のオペレーションは計算に対するものであり、全体的に、ほとんど反復性である。それはアレイからのほとんどの制御機能が効率を維持することが望ましい。反復に関するカウント及びベクトルの処理、及び決定コマンドの処理はアレイの要素を含めない一次機能の処理であり、アレイの外部で処理されるべきである。
【００８２】上記の第２の問題は、問題をアレイの並列遂行に適したサブユニットに階層構造分解することである。大きな機能（及び制御変数及び定数を伴う）で記述された大きく複雑な問題の処理を開始する場合、機能及びデータ・ベースを小さな機能に分割することが必要である。ある点で、これら機能は機械レベルのプログラミングに適した複数のファミリ（例えば、三角、マトリックス、ベクトル、フィルタ、及びイメージ処理機能等）と認識することができる。
【００８３】これら現在実行しているタスクに関する“標準”機能は遂行のため、容易にアクセス可能でなければならい。コントローラ・ハードウェアに対し、支援し、最適化し、記憶し、これら機械レベルのプログラムに対する高速アクセスを可能にする機能を与える場合、SIMD/MIMD 機を制御する機能的要求の定義を必要とする。従って、本発明の目的はＳＩＭＤ又はSIMD/MIMD 用大型並列アレイの制御において、問題をアレイの並列遂行に適したサブユニットに階層構造分解して、アレイの制御効率の維持を計ることである。
【００８４】
【課題を解決するための手段】本発明は、上記の課題を解決するため、以下に説明するように構成した。本発明による並列連想プロセッサ・システムのコントローラは、アプリケーション・プログラム命令を解釈し、ＳＩＭＤ又はＭＩＭＤ制御構造いずれかのコマンドを遂行するようピケット・アレイを制御する数々の機能を含み、それら機能は、共に又は個別的に、ＳＩＭＤ又はＭＩＭＤモードでプロセッサ・アレイを動作させる個有の制御を提供することを特徴とする。
【００８５】コントローラは、図１に示すように４つの個別的部分を有する。処理要素又はピケットのアレイは多くのデータ集合の処理を並列に実行する。マイクロコントローラはそのマイクロコード・アレイの線形シーケンスからのコマンドをクロック基準でアレイに供給する。命令シーケンサは循環及び決定を制御し、開始アドレスをＦＩＦＯバッファを経由してマイクロコントローラに供給する。最後に、サブシステム・コントローラは主な機能を順序付けするシーケンサに対しコマンドを供給する。サブシステム・コントローラは、又、システム状況全体を検査し、制御するホスト環境を提供する。
【００８６】本発明は、主に、プロセッサ・アレイに対する命令の連続的フローを最適化するため、階層構造及びオーバーラップ又はパイプライン形式による命令遂行を達成した。サブシステム・コントローラにおけるユーザ・プログラム・コードは、一般に、パラメータを引出し、実行時間ライブラリのルーチンにそのパラメータを与えるハイレベル・コマンドを供給する。実行時間ルーチンは、簡単な配線の“DO WHILE IF FOR ”制御構造及びカウンタと、局所レジスタに含まれているアドレス情報とを使用してほとんど全べてのプログラム・フローの決定が行われる。命令シーケンサは、データ群を処理するときに、各ＰＥのマイクロステップを指令するプロセッサのアレイの要素に対して並列に順序付けされたマイクロ命令の線形ルーチンを識別する。
【００８７】本発明者は新規な概念により設計されたシステム及び新たな“チップ”を作成することにより大規模並列プロセッサ及び他のコンピュータ・システムを作成する新たな方法を創作した。本出願はかかるシステムに向けられる。本願及び関連出願において、開示されるべき各種概念はそれら出願において見ることができる。各出願に記述されている構成要素はこのシステムに組合わされて新たなシステムとすることができる。それらは現行技術と組合わせることもできる。
【００８８】本願及び関連出願において、拡張並列アレイ・プロセッサ（ＡＰＡＰ）と称するピケット・プロセッサを考案した。ピケット・プロセッサはＰＭＥを使用することができるということに注意するべきである。ピケット・プロセッサは、非常にコンパクトなアレイ・プロセッサを希望するような軍の適用に特に有益であるかもしれない。その点に関し、このピケット・プロセッサは、幾分、本願の拡張並列アレイ・プロセッサ（ＡＰＡＰ）に対する好ましい本実施例とは異なるかもしれない。しかし、共通性は在り、本実施例のある面及び機能は、異なる機械に適用することができる。
【００８９】用語ピケットは、プロセッサ及びメモリーから成るアレイ・プロセッサの第１／第ｎの要素と、アレイ相互間通信に適用可能な、そこに含まれている通信要素とを含む。ピケットの概念は、又、第１／第ｎのＡＰＡＰ処理アレイにも適用可能である。
【００９０】ピケットの概念は、データ幅、メモリー・サイズ、及びレジスタの数においてＡＰＡＰとは異なりうるが、ピケットはＡＰＡＰの代替である大規模並列実施例においては、第１／第ｎの正規のアレイに対し接続可能に構成されるのに対し、ＡＰＡＰのＰＭＥはサブアレイの一部であるという点において異なる。両システム共、ＳＩＭＩＭＤを遂行することはできるが、ピケット・プロセッサは、ＰＥのＭＩＭＤを有するＳＩＭＤ機として構成されるので、ＳＩＭＩＭＤを直接遂行することができるのに対し、MIMD APAP 構造は、ＳＩＭＤをシミュレートするよう制御されたMIMD PE を使用することによってＳＩＭＩＭＤを遂行する。又、両機械共ＰＭＥを使用する。
【００９１】両システム共並列アレイ・プロセッサとして構成することができ、アレイ通信ネットワークと相互接続された“Ｎ”要素を有するアレイに対するアレイ処理装置から成る。その第１／第Ｎのプロセッサ・アレイは処理要素と、その関連メモリーと、制御バス・インターフェースと、アレイ通信ネットワークの一部とから成る。
【００９２】並列アレイ・プロセッサは２重オペレーション・モード機能を持ち、そこで、処理装置はどちらかのモード又は２つのモードで指令され、ＳＩＭＤオペレーション及びＭＩＭＤオペレーションに対する、これら２つのモード間を自由に移動することができる。ＳＩＭＤがその組織のモードである場合には、処理装置はＳＩＭＩＭＤモードで自己の命令を遂行するよう各要素を指令するべき能力を持ち、ＭＩＭＤが処理装置の組織に対する実施モードである場合は、処理装置はＭＩＭＤの遂行をシミュレートするようアレイの選ばれた要素を同期化するべき能力を持つ（これをMIMD-SIMD と称する）。
【００９３】両アレイの並列アレイ・プロセッサはアレイの要素間で情報を通過させ、通り抜けさせる経路を持つアレイ通信ネットワークを提供する。情報の移動は２つの方法のいずれかによって制御することができる。第１の方法としては、移動データが受信先を規定せず、全メッセージを同時且つ同一方向に移動するようアレイ・コントローラが指示する。第２の方法としては、各メッセージがその開始位置に受信先を規定したヘッダを持ち、自己経路指定するものである。
【００９４】複数のアレイ・プロセッサのアレイのセグメントは単一半導体チップ上に設けられている処理装置の複数のコピーを持ち、そのアレイ・セグメントの各コピーは、アレイ通信ネットワークを拡張するため、そのセグメント及びバッファと、ドライバと、マルチプレクサと、そのアレイ・セグメントがアレイの他のセグメントと一体的に接続可能にする制御とに接続されたアレイ通信ネットワークの一部を含む。コントローラからの制御バス又は経路は、アレイの各要素及びそれらの活動の制御機能まで延長するよう各処理装置に配設される。
【００９５】並列アレイの各処理要素セグメントはプロセッサ・メモリー要素の複数のコピーを含み、それは単一半導体チップの限界内に含まれ、アレイ・セグメントは、チップに含まれているアレイ・セグメントに対する制御機能の通信を支援するため、アレイ制御バス及びレジスタ・バッファの一部を含む。
【００９６】両方共メッシュ移動又は経路指定移動を実現することができる。通常、ＡＰＡＰは、チップ上に一方法で相互関係する８要素を持ち、チップは他の方法で相互関係するようにした２重相互接続構造を実現する。チップのプログラマブル経路指定は、一般に、上記のＰＭＥ間にリンクを設定して行われるが、ノードは他の方法で接続してもよく、通常他の方法で接続される。チップ上で、正規のＡＰＡＰ構造は本質的に、２×２メッシュであり、そのノード相互接続は経路指定された疎８進Ｎ−立方（３次元）であることができる。両システム共、マトリックスを点対点経路で構成可能にするＰＥ（ＰＭＥ）の間にＰＥ間相互接続経路を有する。
【００９７】
【実施例】以下、添付図面に基づき本発明の好ましい実施例を詳細に説明する。図１は制御手段及び通信経路を含む処理セグメント・アレイの典型的な実現を表わすアレイ・ブロック図であり、最終的制御は、サブシステム・コントローラのユーザ・プログラムか、又は代りにサブシステム・インターフェースの外部かのどちらかで開始する。図２は図１に示す“ピケット”の２つを詳細に示す図であり、ピケット通信に対するピケットを実現することができるスライド・レジスタ(slide register)をメモリー・ブロックとＡＬＵブロック間に接続して示す。図３は制御の流れ及びプロセッサ・アレイのコントローラ内における制御のレベルの概要を示す構成図であり、命令シーケンサとマイクロ・コントローラ間にある小ＦＩＦＯがプロセッサ・アレイに対するコマンドのより継続的な流れを容易にする。図４はコントローラの３つの段に共通なオペレーション・コード・ホーマットを示す図である。
【００９８】図１において、並列連想プロセッサ・システムのコントローラは、アプリケーション・プログラム命令を翻訳し、ＳＩＭＤ又はＭＩＭＤのどちらかの命令を遂行するようピケットのアレイを制御する数個の機能を含む。これら数個の機能は、共に接続され分離されて、ＳＩＭＤ又はＭＩＭＤモードのどちらかで作動するプロセッサ・アレイに対する個有の制御を提供する。
【００９９】図１は、処理要素アレイに接続された３レベル・アレイ・コントローラのブロック図である。用語ピケットは、遂行するデータ・フロー（ＤＦ）と、通信シフト・レジスタ又はスライド・レジスタ（ＳＲ）と、ピケット用データを含むメモリーのストリップとから成るアレイ要素の１つの表示に使用される。
【０１００】まず、ピケット及びその機能について説明する。ピケットはＡＬＵ、メモリー、数個のレジスタ、及び通信経路を含む。ピケット全べては、コントローラから同一のコマンドを受信する。そのコマンドはメモリー・アドレスを供給し、ＡＬＵ、レジスタ、及びデータ・マルチプロセッサが実行するべきことを示す原始信号から成る。複数バイト幅のデータ・フローは、下記のデータ・ホーマットを支援する。
・ ８，１６，３２ビット固定小数点・ ４０ビット浮動小数点（２５ビット動的正確度）
【０１０１】コントローラは４つの個別的部分を有する。処理要素又はピケットのアレイは多くのデータ群に対するオペレーションを並列に実行する。マイクロ・コントローラは、そのマイクロコード・アレイの線形シーケンサからのコマンドをクロック毎にアレイに供給する。命令シーケンサは、循環及び決定を制御し、ＦＩＦＯバッファを経由してマイクロ・コントローラに対し、開始アドレスを供給する。最後に、サブシステム・コントローラは、主機能を順序付けするシーケンサに対して、コマンドを供給する。又、それはシステム全体の状況を制御し、検査するホスト環境を与える。
【０１０２】この遂行ステップの区分化及びＦＩＦＯファイルの導入はアレイを最適使用状態に維持する。この組織は、効率良くアレイ・オペレーションを維持するためのキーである。
【０１０３】マイクロ・コントロール（MICRO-CONTROL ）アレイに最も近い制御機能は最近の単一プロセッサの組織と類似するようマイクロコード化される。マイクロ・コントローラは、ＡＬＵ、データ経路、及びメモリーのマイクロ命令を制御するため、アレイ・クロック・サイクルと同期するアレイ要素の全べてに対して並行にマイクロ・コマンドを発行する。
【０１０４】ＳＩＭＤモードにあるとき、マイクロ命令、データ・アドレス、及びデータは、アレイ要素の全べてを供給し、それら全べては同じ事を行う。マイクロコード・アレイはピケット内で命令の全べて又は一部の実行に使用される多くの小さな線形マイクロ・ルーチンを含む。これらマイクロ・ルーチンの各々は、開始アドレスを有し、１乃至約５０命令程度を含む。マイクロコードの遂行は、指定アドレスから開始し、指定したタスクの達成に必要なコマンド・ストリングを使用してそれを増分的に走行する。
【０１０５】又、マイクロ・コントローラは要素の全べてが使用するよう、同報通信バスを使用する全アレイに対して同時にデータを供給するタスクを有する。これは、一般的に、ロード又は比較オペレーションに使用される。コントローラのマイクロ・コントローラ部は、又共通な局所記憶レジスタ群をロードし、更新する。これらレジスタは、ピケットの全べてに対する大域アドレス及びデータを供給する。
【０１０６】各ピケットが各個別のオペレーションを行っている状態において、アレイがＭＩＭＤモードで動作しているときは、マイクロ・コントローラは、なお、アレイ要素に対してマイクロ命令、データ、及びデータ・アドレスを発行するが、現在はコマンド・ストリングが各ピケットの命令遂行シーケンスを形成する。ＭＩＭＤ命令コードは各ピケットのメモリーからフェッチされ、その後のマイクロサイクルで遂行するよう命令レジスタに記憶される。
【０１０７】コントローラのマイクロ・コントローラ部は、処理制御のため、アレイからのフィードバックを与える。これはアレイの各要素が状況ビットを状況漏斗（STATUS FUNNEL ）にゲートさせるようにするマイクロ命令をアレイに対し発行することにより達成される。状況漏斗はアレイからコントローラに対し、通常、サイズがバイトより小さい簡単な情報片として集合状況を導入するためのハードウェア機構である。いずれかその要素のビットが論理１であれば、状況漏斗は、コントローラに対しその決定工程において使用するための論理１を与える。決定工程は次に説明するよう命令シーケンサで行われる。
【０１０８】ＦＩＦＯバッファは、コントローラのアップストリーム部が先に作業することができるように、マイクロ・コントローラの入力に設定される。これは並列アレイ及びマイクロ・コントローラがほとんどの場合、その作業を維持することを可能にする。
【０１０９】命令シーケンサ命令シーケンサは、マイクロ・コントロール装置に対し開始アドレスを供給する。マイクロ・コントローラ装置はシーケンスを終了したとき、命令シーケンサに対して次の開始アドレスを信号する。命令シーケンサは、ＤＯ及びＩＦタイプ両オペレーションをマイクロ・コントローラ・オペレーションと並行に実行している間、ＦＯＲオペレーションを実行するよう配線される。命令シーケンサの反復機能はアレイ要素のバイト幅オペレーションを算術計算に必要な共通の複数バイト幅シーケンスに拡張するよう要求される。
【０１１０】マイクロ・コントロール機能からの命令シーケンサの分離はあるハードウェアに有効な利得を与える個有のステップである。命令シーケンサは、ローレベル機能（浮動小数点加算を行う）及びアッパレベル機能（数学機能（サイン（sin ）X ）、マトリックス（又は行列）機能、ベクトル算術計算（全ピケットの総和）、及びあるアプリケーションを最適化するすべての個有のオペレーションのような）の両方に使用可能とされる。マクロ命令のあるものはマイクロ・コントローラのマイクロシーケンスの始動に使用される。他のマクロ命令は循環制御及びマクロ内の反復制御用決定命令である。これは、同一ハードウェアがアプリケーション及びマイクロコード・プログラマの両方にサービスすることを可能にする。
【０１１１】命令シーケンサは記録化（canned）ルーチン・メモリー（実行時間ライブラリ）又は、サブシステム・コントローラからその命令得ることができる。サブシステム・コントローラからの命令は循環条件を設定することができ、直接マイクロ・コントローラを制御するか又は記録化ルーチン・メモリーからシーケンスを呼出すことができる。これら命令は図１０に示すような共通４バイト命令ホーマットを持つ。ＯＰは遂行するべき命令を表わし、Ｂ及びＣは一般に、オペレーションに対する２つのデータ・ソースを示し、Ａは結果を記憶するべき場合を識別する。
【０１１２】このレベルにおける命令は、遂行シーケンスを制御するか、又はマイクロ・コントローラ命令を開始するかのいずれかである。命令シーケンサは下記の命令群を直接遂行する。
【０１１３】GO-SUB......RETURN：記録化(canned)ルーチン・メモリーに記憶されているサブルーチンを呼び出す。
IF condition met THEN ELSE：並列アレイの活動ピケットの全べてにより集合的に提供された状態に基づき２経路の１つをとる。
【０１１４】DO......NEXT：最初、反復数をカウンタにロードし、次にカウンタが０に達するまで、ＤＯとＮＥＸＴ間の命令ストリングを実行する。
DO IMMEDIATE......NEXT：カウンタに即値をロードし、その後カウンタが０に達するまでＤＯとＮＥＸＴ間の命令ストリングを実行する。
【０１１５】DO......NEXT IF ：最初、反復数をカウンタにロードし、次にカウンタが０に達するまで、又は状態が並列アレイのピケット全べてにより集合的に提供された状態に基づく状態に合致するまで、ＤＯとＮＥＸＴ間の命令ストリングを実行する。
【０１１６】START MICRO-CONTROLLER at X ：アドレスＸから始まるMICRO-CONTROLLERのアレイ制御機能のシーケンスを開始する。
【０１１７】命令シーケンサは、サブシステム・コントローラから５つのコマンドを受入れる。それらは下記に示すようなものである。
FILL CAN (ned Routime Memory），and END FILL：サブシステム・コントローラ（SUBSYSTEM CONTROLLER）を指令して、記録化(canned)ルーチン・ライブラリ・メモリーに対するルーチンのロードに使用する。
【０１１８】LOAD COUNTER：制御カウンタのいずれかにロードする。それら制御カウンタはネストするサブルーチンの全レベルに、循環全べてに対するＤＯ循環カウント数を含むことができる。
注意：ある循環カウンタの値は、記録化ルーチン・メモリーからとることができる。START ：記録化ルーチン・メモリーの制御ルーチンの開始アドレスを指定する。
【０１１９】START MICRO-CONTROLLER at addr X：サブシステム・コントローラは命令シーケンサをバイパスし、マイクロ・コントローラのシーケンサを開始する。かくして、わずか使用されたか、又は新（“ＮＥＷ”）ルーチンは最初記録化ルーチン・メモリーにロードすることなく、サブシステム・コントローラから直接アレイで遂行することができる。
【０１２０】SUBSYSTEM CONTROLLER（サブシステム・コントローラ）：使用者の選択言語にコード化されたアプリケーション・プログラムはシステム・コントローラに存在し、そこで遂行する。そのプログラムは単一命令スレッドとして遂行され、プロセッサ・アレイに対してハイレベルの制御を与える。構造的に、アプリケーション・プログラムは、次に示すような機能を有するものと考えることができる。
【０１２１】１．命令シーケンサに対しコマンドを出力する実行時間機能。
２．命令シーケンサ・コマンドに対するアドレス指定制御及び索引付け制御を生成するコンパイル及び実行時間機能。
３．命令シーケンサ、マイクロコントローラ、及びプロセッサ・アレイのデータ及びレジスタ・スペースのためのメモリー・マップ。
【０１２２】アプリケーション・プログラマに対して処理し易い作業にするため、そのプログラムは、呼出し（ＣＡＬＬ）で呼出され、続いて命令シーケンサにインターフェースされる一群の実行時間サービスによって支援される。命令経路のＦＩＦＯメモリーは、レベル間のワークロードの動揺を分離するための緩衝機能を提供する。
【０１２３】サブシステム・コントローラは、処理アレイのハイレベル制御を供給する。それは、又マイクロコントローラを直接制御するためのコマンドをローレベルで供給することができる。それは、更に、又、アレイ又はコントローラの他の部分に出入するデータに対するデータ経路として作用する。
【０１２４】サブシステム・コントローラはほぼ従来のＳＩＳＤ機組織を使用して、ＳＩＭＤ又はＭＩＭＤアーキテクチャを有する並列アレイ・プロセッサの制御を可能にする。プログラマはプログラミング技術に対する異なるレベルの意識を持つ。ＳＩＳＤの視点に対する例外はデータがピケットからピケットに移動する数々の区域で発生する。以下に、活動及びアレイの意識の程度のリストを示す。
【０１２５】その１データ・フロー以外は知らない（Not aware of more That one deta flow）：−ＳＩＭＤ数学、全ピケットは独立事項を実行する。
【０１２６】軽い意識（Mildly aware）：−ピケットのグループ化は内容又は結果に基づく；ピケット間通信（イメージ処理）；全活動ピケットに対する同報通信。
【０１２７】明確な意識（Definite awareness）：−個々のピケット制御−それをロードする−使用可能／使用不能−それを読取る
【０１２８】制御構造コントローラの制御構造は図３で要約される。マイクロ・コントスーラはＦＩＦＯから供給され、相互にクロック同期によりアレイ及び局所ストアを完全に制御する。
【０１２９】命令シーケンサは、そこのメモリーに含まれている記録化ルーチン（サブルーチン・ライブラリ）として全体的に組織されているルーチンを遂行するようシーケンサを指令するサブルーチン・コントローラからそのコマンドを取得する。この点において遂行される命令はＩＳＰコードと称する。これらコマンドの具体化はマイクロ・コントローラのＰＲＯＭ及び（又は）ＲＡＭに配設されたマイクロコードと記録化ルーチンとの組合せからなる。
【０１３０】命令群以下にローレベル命令シーケンサの命令群のリストを示す。数字８，１６，３２，４０はオペランドのサイズである。下記のリストは数類別の命令を示す。
【０１３１】局所レジスタ・オペレーションピケット内アレイ・オペレーション−算術計算ピケット内アレイ・オペレーション−比較ピケットを横切るアレイ・オペレヒション−算術計算ピケット・ロード／読取りアレイ制御
【０１３２】これらコマンドは、ＩＳＰマイクロコードで実現され、命令シーケンサで制御され、ピケット・アレイで及び局所記憶あたりで遂行される。その各命令は以下で説明する。
【０１３３】局所レジスタLOAD-REGS. 局所レジスタＡの値を記憶する。
ADD-REGS. レジスタＣの値をレジスタＢの値に加え、レジスタＡに記憶する。
SUB-REGS. レジスタＢの値からレジスタＣの値を減じ、レジスタＡに記憶する。
AND-REGS. レジスタＣの値とレジスタＢの値を論理アンドし、レジスタＡに記憶する。
ADD-REGS IMMED. レジスタＣの値に即値を加え、レジスタＡに記憶する。
SUB-REGS IMMED. レジスタＣの値から即値を減じ、レジスタＡに記憶する。
READ-REGS. レジスタＡの値をサブシステム・コントローラに移動する。
【０１３４】ピケット命令−算術計算MOV8 レジスタＣで指定したピケット・メモリー位置に含まれている値をレジスタＡで指定したピケット・メモリー位置に移動する。
【０１３５】ADD32 レジスタＢで指定したピケット・メモリー位置に含まれてている32ビット固定小数点値をレジスタＣで指定したピケット・メモリー位置に含まれている32ビット固定小数点値に加え、その32ビット固定小数点の結果をレジスタＢで指定したピケット・メモリー位置に記憶する。
【０１３６】MPY40 レジスタＢで指定したピケット・メモリー位置に含まれている40ビット浮動小数点の値をレジスタＣで指定したピケット・メモリー位置に含まれている40ビット浮動小数点の値に加え、40ビット浮動小数点の結果を、レジスタＢで指定したピケット・メモリー位置に記憶する。
【０１３７】下記の命令全べての実施方法は上記で説明したものと類似する。
【０１３８】ピケット命令−変換FLT-TO-FIX. レジスタＣで指定したピケット・メモリーの40ビット浮動小数点の値を32ビット固定小数点の値に変換し、レジスタＡで指定したピケット・メモリー位置に記憶する。
FIX-TO-FLT. 32ビット固定小数点の値を40ビット浮動小数点の値に変換する。
FLT-TO-CC2. 40ビット浮動小数点の値をＣＣ２ホーマットの浮動小数点の値に変換する。
CC2-TO-FLT. ＣＣ２ホーマットの浮動小数点の値を40ビット浮動小数点の値に変換する。
【０１３９】ピケット命令−ピケットを横切るHSUM8. レジスタＣで指定したピケット・メモリー位置の８ビット値を全ピケットからの値に水平に加え、その32ビットの結果をレジスタＢで指定したピケットのレジスタＡで指定したピケット・メモリー位置に記憶する。
【０１４０】HSUM40. レジスタＣで指定したピケット・メモリー位置の40ビット浮動小数点の値を全ピケットからの値と水平に比較し、その40ビット最小値をレジスタＢで指定したピケットのレジスタＡで指定したピケット・メモリー位置に記憶する。
【０１４１】
【０１４２】ピケット命令−ピケット・ロード／読取りBLOAD DATA. このヘッダに続く32ビット・ワードがレジスタＡで指定したピケット・メモリー位置から始まるレジスタＢで指定したピケットにロードされる。
【０１４３】HBLOAD DATA. このヘッダに続く32ビット・ワードがレジスタＡで指定したピケット・メモリー位置から始まる全活動ピケットにロードされる。
【０１４４】HLOAD16. レジスタＢの値を全活動ピケットのレジスタＡで指定したピケット・メモリー位置に移動する。
LOAD16. レジスタＢの値をレジスタＢで指定したピケットのレジスタＡで指定したピケット・メモリー位置に移動する。
【０１４５】BREAD DATA. 32ビット・ワード・ブロックがレジスタＣで指定したピケット・メモリー・アドレスから始まるレジスタＢで指定したピケットからコントローラ指定メモリーにフェッチされる。
【０１４６】READ16. レジスタＢで指定したピケットのレジスタＣで指定したピケット・メモリー位置の値をレジスタＡに移動する。
【０１４７】ピケット命令−ピケット制御下記の如きモードがある。
活動（ACTIVE）−全命令はピケット内で完全に操作可能である。
【０１４８】ドーズ又は半眠（DOZE）−全命令は少くとも部分的に操作可能である。全べての計算及び検査は行われるが、ピケット・メモリーに対する記憶は禁止される（又は少くとも非常に制限される）。半眠ピケットは問題における有益な参加ピケットであるが、参加する順番がくるまで……他と共に、呼起こされるまで一時的に待つ。
【０１４９】使用不能（DISABLED）−使用不能ピケットはサブシステム・コントローラによって一時的に“非活動”にセットされた活動ピケットである。コントローラは、再びそれをターンオンすることができる。
【０１５０】非活動（INACTIVE）−非活動ピケットは参加していない。そのＳＲラッチは両方向に透過である。必要な場合、非活動ピケット、はその物理的アドレスを使用してターンオンすることができ、サブシステム・コントローラによって初期化することができる。
【０１５１】遮断（BROKEN）−ピケットは両方向にＳＲ−ラッチを透過にすることを含み完全にターンオフされる。電源オン以外で再活動化することはできない。
【０１５２】アレイ制御命令HADDR. 最左活動ピケット……の物理的ピケット・アドレス。
HDISAB. それらの物理的ピケット・アドレスが……のピケットを活動不能にする。
HDOZE. ピケット状況ラッチがピケットのドーズ……の設定に使用される。
HAWAKE. ピケット状況ラッチがピケットのドーズ……のリセットに使用される。
HGROUP. ピケット状況ラッチの状態が……ピケットに移動する。
SET-ARRAY-START. ピケット状況ラッチの状態が……に移動する。
READ-CHIP-STATUS. ……で指定したチップのチップ状況ラッチ。
LOAD-CHIP-ENABLE. ……で指定したチップのチップ使用可能レジスタ。
【０１５３】セット−アレイ・オペレーション状況当り選ばれた使用可能／使用不能状態ピケットの状況を得るチップの状況を得る
【０１５４】MICROA. ＩＳＰ出力に対しマイクロワード・ディレクトリの第１の半分を通過する。
MICROB. ＩＳＰ出力に対しマイクロワード・ディレクトリの第２の半分を通過する。
INTERRUPT. サブシステム・コントローラに割込み、その割込みを渡す。
【０１５５】制御例下記表１に示す例はコントローラの各種部分間の接近した相互関係を示す。この例は、１マトリックス乗算の要素全べてが１ピケット内にある場合のマトリックス乗算の例である。そのコードは各ピケット内で遂行される独立のマトリックス乗算のために与えられる。並列乗算は多く同じ機能を有するが、これは有効な方法でピケット間データの転送を加算する。
【０１５６】
【表１】
【０１５７】下記表２の遂行と称する列において、それらは下記の如く番号０，１，２，３で表わすように、各ステップで実行するアレイ・プロセッサの一部を示す。
・ ０ サブシステム・コントローラ・ １ 命令シーケンサ・ ２ 局所記憶命令を遂行するマイクロ・コントローラ・ ３ アレイ命令を遂行するマイクロ・コントローラ
【０１５８】
【表２】
【０１５９】列サイクル１０×１０は、機械の各部が各機能を消費する合計サイクル数又はカウント（時間）である。ほとんどの時間は計算に使用される。計算に消費する時間は計算する累乗量に達するまでピケットの数で乗算される。計算結果は、各システムで使用した実際の時間によって異なるので、サイクル時間を直接計算することはできない。
【０１６０】要約すると、下記表３に示すように、列Ａは機械の各部で使用するサイクル数を示し、列Ｂはコントローラの各部におけるサイクルの百分比を示し、列ＣはＦＩＦＯがサブシステム・コントローラ及び命令シーケンサに割振られている処理を隠すようにしたいと思ったときに、ピケットで消費される時間の百分比を示す。
【０１６１】
【表３】
【０１６２】以上、本発明の好ましい実施例を詳細に証明したが、本発明はそれのみでなく、現在及び将来、本発明の範囲において更に改良、変更、拡張しうることは明らかである。
【０１６３】
【発明の効果】本発明は、以上説明したように構成して、問題をアレイの並列遂行に適したサブユニットに階層構造分解したことにより、ＳＩＭＤ又はSIMD/MIMD 用大規模並列アレイに対するアレイ・コントローラの制御効率を維持し改善することができた。
【図面の簡単な説明】
【図１】制御手段及び通信経路を含む処理要素のアレイの典型的な実現方法を示すアレイのブロック図
【図２】図１に示す“ピケット”の２つを詳細に示す図
【図３】制御の流れ及びプロセッサ・アレイのコントローラ内の制御のレベルの概要を示す構成図
【図４】コントローラの３つの段に共通なオペレーション・コード・ホーマットを示す図
【符号の説明】
１〜５，Ｎ ピケット
ＳＲ スライド・レジスタ
ＡＬＵ 演算論理装置
ＲＥＧ スライド・レジスタ
ＤＦ データ・フロー
【０００１】
【産業上の利用分野】本発明はコンピュータ及びコンピュータ・システムに関し、特にプロセッサ・アレイに関する。本発明は、更に詳細には、複合オペレーション・モード（単一命令複数命令複数データ、SIMIMD）と称するモードのＰＥ内で自律的に命令遂行可能なＳＩＭＤプロセッサ・アレイのオペレーションを制御し監視する制御要素に関する。
【０００２】
【従来の技術】
相互参照特許出願本願は下記の関連特許出願の部分継続出願であり、その優先権を要求する。“並列連想プロセッサ・システム”と称するジェイ・ディーフェンダーファほかにより１９９０年１１月１３日に提出の米国特許出願６１１，５９４号。“動的複数モード並列プロセッサ・アレイ・アーキテクチャ”と称するピー・エム・コージにより１９９１年１１月２７日に提出の米国特許出願７９８，７８８号。
【０００３】更に、本願は本願と同時出願の下記特許出願と関連がある。
“ＳＩＭＤ処理要素内の命令”と称するピー・エイ・ウイルキンソンほかにより１９９２年５月２２日に提出の米国特許出願。
“ＳＩＭＤ機における浮動小数点の実現”と称するピー・エイ・ウイルキンソンほかにより１９９２年５月２２日に提出の米国特許出願。
“ＳＩＭＤピケットのグループ化”と称するピー・エイ・ウイルキンソンほかにより１９９２年５月２２日に提出の米国特許出願。
“アレイ・プロセッサ用スライド・ネットワーク”と称するピー・エイ・ウイルキンソンほかにより１９９２年５月２２日に提出の米国特許出願。
“ＳＩＭＤ機におけるピケットの自律化”と称するピー・エイ・ウイルキンソンほかにより１９９２年５月２２日に提出の米国特許出願。
“Ｈ−ＤＯＴＳに基づくアレイ・プロセッサ通信ネットワーク”と称するピー・エイ・ウイルキンソンほかにより１９９２年５月２２日に提出の米国特許出願。
“ＳＩＭＤ／ＭＩＭＤ機用制御機能”と称するアール・アール・リチャードソンほかにより１９９２年５月２２日に提出の米国特許出願。
【０００４】更に、本願は下記特許出願に関連がある。
“拡張並列アレイ・プロセッサ”と称するティー・バーカほかにより１９９２年５月２２日に提出の米国特許出願。
“ＳＩＭＤ／ＭＩＭＤ処理メモリー要素”と称するティー・バーカほかにより１９９２年５月２２日に提出の米国特許出願。
“ＰＭＥ記憶及び転送／回路切替モード”と称するティー・バーカほかにより１９９２年５月２２日に提出の米国特許出願。
“完全分散処理メモリー要素”と称するティー・バーカほかにより１９９２年５月２２日に提出の米国特許出願。
“Ｎ次元修正ハイパーコード”と称するティー・バーカほかにより１９９２年５月２２日に提出の米国特許出願。
【０００５】“拡張並列プロセッサ・アレイ・ディレクタ”と称するエム・ダップほかにより１９９２年５月２２日に提出の米国特許出願。
“ＡＰＡＰ機械的パッケージ”と称するエム・ダップほかにより１９９２年５月２２日に提出の米国特許出願。
“ＡＰＡＰ Ｉ／Ｏ プログラマブル・ルータ”と称するエム・ダップほかにより１９９２年５月２２日に提出の米国特許出願。
“ＡＰＡＰ Ｉ／Ｏ ジッパ接続”と称するティー・バーカほかにより１９９２年３月に提出の米国特許出願。
【０００６】本願及び上記出願中の特許出願はニューヨーク州アーモンクのインターナショナル・ビジネス・マシーンズ・コーポレイションに譲渡され所有されている。上記出願中の特許出願の記載は参照事項により本願に編入される。
【０００７】他の相互参照特許出願本願と同一譲受人に譲渡され、本願出願時に所有した相互参照特許出願は下記のものを含む。１９８８年９月２７日に提出され、現在は“ＳＩＭＤアレイ・プロセッサ”と称するジェイムス・エル・テイラにより１９９０年５月４日に提出されたその継続出願第０７／５１９，３３２号の利益となるように放棄された米国特許出願第０７／２５０，５９５号（１９８９年５月３日にＥＰＯ出願第８８３０７８５５／８８−Ａとして最初開示された）。
【０００８】“ポリモルフィック・メッシュに任意なグラフを実現する回路及び方法”と称するエイチ・リーにより１９８８年５月１３日に提出の米国特許出願第０７／１９３，９９０号。
“大容量並列ＳＩＭＤコンピュータ用２次元入出力方式”と称するアール・ジャフェほかにより１９８９年１０月２４日に提出の米国特許出願第０７／４２６，１４０号。
“並列プロセッサ・システムにおけるメモリー保護操作実行装置及び方法”と称するダヴリュー・シー・ディートリック，ジュニアほかにより１９８９年１１月２１日に提出の米国特許出願第０７／４３９，７５８号。
【０００９】“相互接続処理要素システム及び相互接続方法”と称するダヴィド・ビー・ロルフにより１９９１年５月１３日に提出の米国特許出願第０７／６９８，８６６号。出願中の上記参照全特許出願は本願と同一譲受人であるインターナショナル・ビジネス・マシーンズ・コーポレイションに譲渡され所有されている。上記特許出願の記載は参照事項により本願に編入される。
【００１０】使用用語集・ＡＬＵプロセッサの演算論理装置である。
・アレイ１次元以上の構成要素又は要素の配列を示す。アレイはホートランのような言語において単一名で識別される順序付きデータ項目（アレイ要素）群を含む。他の言語においては、かかる順序付きデータ項目群の名称は全べて同一属性を有するデータ要素群又は順序付き集合を示す。
【００１１】プログラム・アレイは一般に数又は次元属性によって指定された次元を有する。又、アレイの宣言子はある言語のアレイの各次元のサイズを指定することができる。ある言語において、アレイはテーブルの要素の配列である。ハードウェアを意味する場合、アレイは大規模並列アーキテクチャの全体的に同一な構造（機能要素）の集合である。データ並列演算におけるアレイ要素は、並列が各独立であり、要求されたオペレーションを並列に実行することができるときに、そのオペレーションを割当てることができる要素である。一般に、アレイは処理要素の格子とみなすことができる。アレイの各部には、部分データが正規の格子パターンの周囲を移動することができるように、その部分データを割当てることができる。しかし、データはアレイの任意な位置に割振り、又は割当てることができる。
【００１２】・アレイ・ディレクタアレイに対する制御装置としてプログラムされた装置である。アレイ・ディレクタはアレイに配列された機能要素のグループ化に対するマスタ・コントローラ（又は制御装置）の機能を実行する。
【００１３】・アレイ・プロセッサ２つの主なタイプのアレイ・プロセッサがある。その１つは複数命令複数データ（ＭＩＭＤ）アレイ・プロセッサであり、他方は単一命令複数データ（ＳＩＭＤ）アレイ・プロセッサである。ＭＩＭＤアレイ・プロセッサにおいては、アレイの処理要素は共通の命令ストリームを経由する同一命令に制限されるが、各処理要素に関連するデータは個有である。本発明の好ましいアレイ・プロセッサは他の特性を有する。それは拡張アレイ・プロセッサと呼称され、頭字語ＡＰＡＰを使用する。
【００１４】・非同期正規の時間関係がないことである。一方の機能の遂行により他方の機能の遂行を予想することができないということである。すなわち、他方の機能の遂行との関係において規則的な又は予想可能な時間関係を持たずに発生するものである。制御状況下において、データが遊休要素をアドレスするのを待ち状態にあるとき、コントローラは制御を引渡す位置を指定する。これによりオペレーションの順次は維持されるが、他の事象の発生時刻と一致しない。
【００１５】・ＢＯＰＳ／ＧＯＰＳＢＯＰＳ又はＧＯＰＳは秒当り大量（数１０億）のオペレーションと同じ意味を有する頭字語である。ＧＯＰＳ参照。
【００１６】・回路切替／記憶転送これらの用語はノード・ネットワークを通してデータ・パケットを移動する２つの機構を示す。記憶転送は各中間ノードがデータ・パケットを受信し、そのメモリーに記憶し、そしてその受信先の方に転送する。回路切替はデータ・パケットを中間ノード・メモリーに入力せずに、そのノードを通して受信先の方に直接データ・パケットを通過するよう、中間ノードの入力ポートを出力ポートに論理的に接続することを指令する機構である。
【００１７】・クラスタクラスタは制御装置（クラスタ・コントローラ）及びそれに接続されたハードウェア（ターミナル機能装置、又は仮想構成要素でよい）とから成るステーション（又は端末、機能装置）である。本願のクラスタはノード・アレイとも称するＰＭＥのアレイを含む。通常、クラスタは５１２ＰＭＥを持つ。本願の全ＰＭＥノード・アレイは、各々がクラスタ・コントローラ（ＣＣ）によって支援されるクラスタ群から成る。
【００１８】・クラスタ・コントローラクラスタ・コントローラは１以上の装置又はそれに接続されている機能装置に対する入出力（Ｉ／Ｏ）オペレーションを制御する装置である。クラスタ・コントローラは通常、それがＩＢＭ３６０１金融機関通信制御装置に存在する場合には、装置に記憶されそこで遂行されるプログラムによって制御されるが、それがＩＢＭ３２７２制御装置に存在する場合には、ハードウェアにより全体的に制御されうるものである。
【００１９】
・クラスタ・シンクロナイザクラスタ・シンクロナイザは構成要素の同期オペレーションを維持するため、クラスタの一部又は全部のオペレーションを管理する機能装置である。この機能装置はプログラムの遂行と特定の時間関係を維持する。
【００２０】・コントローラコントローラは相互接続ネットワークのリンクを経由してデータ及び命令の送信を制御する装置である。そのオペレーションはコントローラが接続されているプロセッサで遂行されるプログラムにより、又は装置内で遂行されるプログラムによって制御される。
【００２１】・ＣＭＯＳＣＭＯＳは相補型金属酸化物半導体技術に対する頭字語である。それは通常動的ランダム・アクセス・メモリー（ＤＲＡＭ）の製造に使用される。ＮＭＯＳはＤＲＡＭの製造に使用される他の技術である。ＣＭＯＳが好ましいが、ＡＰＡＰの製造に使用する技術は現に使用されている半導体技術の範囲に制限されるべきものではない。
【００２２】・ドッティング（Dotting)ドッティングは３以上のリードを物理的に共に接続することにより結合することを示す。ほとんどのバックパネル・バスはこの接続方式を共用する。この用語は経過時間のオア・ドット（OR DOT）も表わすが、ここでは非常に簡単なプロトコルによりバスに組合わせることができる複数のデータ源の識別に使用される。
【００２３】本発明におけるＩ／Ｏジッパ（Zipper、後述する）の概念は、ノードに入るポートがノードから出るポートによって駆動され、又はシステム・バスからくるデータによって駆動することができる概念の実現に使用することができる。逆に、ノードから出るデータは他のノードに対する入力と、システム・バスに対する入力の両方に使用可能である。システム・バス及び他のノードの両方に対するデータ出力は同時には行われず、サイクルが別である。
【００２４】ドッティングは、２ポートＰＥ或はＰＭＥ又はピケットがドッティングを利用することによって各種編成のアレイに使用することができる場合におけるＨ−ＤＯＴの検討で使用される。２Ｄ及び３Ｄメッシュ、基数２Ｎ−立方（又は３次元）、疎基数４Ｎ−立方、及び疎基数８Ｎ−立方等を含み、数個のトポロジが検討される。
【００２５】・ＤＲＡＭＤＲＡＭは動的ランダム・アクセス・メモリーの頭字語であり、コンピュータの主メモリー用の記憶装置として一般に使用される。用語ＤＲＡＭはキャッシュとして、又は主メモリーではないメモリーとしての使用にも適用される。
【００２６】・浮動小数点（FLOATING-POINT）
浮動小数点の数は２つの部分で表わされる。それらは、固定小数点又は小数部と、ある想定の基数又はベース（radix 、base）に対する指数部とである。指数は１０進小数点の実際の配置を示す。典型的な浮動小数点の表現として、例えば、実数０．０００１２３４は０．１２３４−３として表わされる。その場合、０．１２３４は固定小数点部であり、−３は指数である。
【００２７】この例において、浮動小数点の基数又はベース（radix 、base）は１０である。この１０は単位より大きく、浮動小数点表示の指数により明示的に表わされるか、浮動小数点表示の特性によって表示される冪で累乗されてから、固定小数点部に乗算することにより実数の表示を決定するようにした暗黙固定の正の整数の基数を表わす。数字リテラルは実数同様浮動小数点の表記法で表わすことができる。
【００２８】・ＦＬＯＰＳこの用語は秒当りの浮動小数点命令数を示す。浮動小数点の計算は加算（ＡＤＤ）、減算（ＳＵＢ）、乗算（ＭＰＹ）、割算（ＤＩＶ）及び他の多くのものを含む。秒当りの浮動小数点命令のパラメータは屡加算又は乗算命令を使用して計算され、一般に５０／５０比の混合を有するものと推定することができる。この計算は指数、小数、及び全べての必要な小数正規化の生成を含む。本実施例においては、３２ビット又は４８ビット浮動小数点ホーマットをアドレスすることができる（本実施例において、混合の場合、それを計数しなかったがより長くすることができる）。浮動小数点の計算は、固定小数点命令によって行う場合、乗算命令を必要とする。あるものは結果を数字表示する場合１０対１比を使用するが、ある特定の研究においてはより適切な使用として６．２５比を示した。各種アーキテクチャは異なる比率を有する。
【００２９】・機能装置機能装置は目的を達成することができるハードウェア、ソフトウェア、又は両方の実体又はエンティティである。
【００３０】・ＧバイトＧバイト（Ｇbytes)は１０億（１０9 ）バイトを示す。Ｇbytes/ｓは秒当り１０億バイトを表わす。
【００３１】・ＧＩＧＡＦＬＯＰＳこの用語は秒当り（１０）**９浮動小数点命令を意味する。
【００３２】・ＧＯＰＳ及びＰＥＴＡＯＰＳＧＯＰＳ及びＢＯＰＳは意味が同一であり、秒当り１０9 オペレーションを意味する。PETAOPS は秒当り１０12オペレーションという現行機械の能力を意味する。本実施例によるＡＰＡＰ機のそれは、正に秒当り１０9 命令を意味するＢＩＰ／ＧＩＰと同一である。ある機械において、その命令は２以上のオペレーション（すなわち、加算及び乗算）を発生するかもしれないが、本発明はそのようなことはしない。その代り、１オペレーションを実行するに多くの命令を使用するかもしれない。例えば、本発明は、６４ビット演算を実行するに複数の命令を使用する。しかし、本発明におけるオペレーションの計数の際、ログ・オペレーションの計数を選択しなかった。ＧＯＰＳは、成果又はパホーマンスの表示に使用するに好ましいものであるかもしれないが、表示した使用法に一貫性がない。あるものはＭＩＰＳ／ＭＯＰＳに遭遇し、次にＢＩＰＳ／ＢＯＰＳ、及びＭｅｇａ（メガ）FLOPS ／Ｇｉｇａ（ギガ）FLOPS ／Ｔｅｒａ（テラ）FLOPS ／Ｔｅｔａ（テタ）FLOPS に遭遇する。
【００３３】・ＩＳＡＩＳＡは命令セット・アーキテクチャを意味する。
【００３４】・リンクリンクは物理的又は論理（ロジック）的であり、要素又は構成要素である。物理的リンクは構成要素又は装置を接続する物理的接続であるが、コンピュータのプログラミングにおいて、リンクはプログラムの離れた部所間において制御及びパラメータを通過させる命令又はアドレスである。多重システムにおいて、リンクは実アドレス又は仮想アドレスによって識別することができるリンク識別用プログラム・コードによって指定することができる２システム間の接続である。かくして、一般に、リンクは、論理的及び物理的両方において、物理的媒体及び全プロトコルと、関連装置及びプログラミングとを含む。
【００３５】・ＭＦＬＯＰＳこの用語は秒当り（１０）**６浮動小数点命令を意味する。
【００３６】・ＭＩＭＤＭＩＭＤはプロセッサ・アレイ・アーキテクチャを示すことに使用される。そこで、アレイの各プロセッサはそれ自体の命令ストリーム、すなわち複数の命令ストリームを有し、各処理要素当り１つ配置された複数データ・ストリームを遂行する。
【００３７】・モジュールモジュールは他の構成要素と共に使用するよう設計されたハードウェアの個別的且つ識別可能なプログラム装置又は単位、又は機能装置又は単位である。又、単一電子チップに含まれているＰＥの集合もモジュールと呼ばれる。
【００３８】・ノード一般にノードはリンクの接合又は接合点である。一般的ＰＥアレイの１ＰＥはノードであることができる。ノードは、又モジュールと称するＰＥの集合を含むことができる。本実施例において、ノードはＰＭＥのアレイを構成し、ＰＭＥの集合をノードと称する。ノードは８ＰＥＭであることが好ましい。
【００３９】・ノード・アレイＰＭＥから成るモジュールの集合は屡ノード・アレイと称し、それは、モジュールから成るノードのアレイである。ノード・アレイは通常数個のＰＭＥより多いが、ノード・アレイの用語は複数を包含する。
【００４０】・ＰＤＥＰＤＥは、部分微分方程式を示す。
【００４１】・ＰＤＥ緩和解答法ＰＤＥ緩和解答法はＰＤＥ（部分微分方程式）を解答するための方法である。ＰＤＥ解答は公知汎用のほとんどのスーパ・コンピュータ能力を使用するので、緩和法（relaxation process）のよい例であるかもしれない。ＰＤＥ方程式を解く方法は多数有り、１より多い数値法は緩和法を含む。例えば、有限構成要素法によりＰＤＥを解く場合、緩和法は大量のコンピュータ時間を消費する。
【００４２】今、熱伝導の世界における例を考える。煙突内部に熱いガスがあり、外には冷い風が吹いている場合、煙突レンガ内の温度勾配はどのように形成されるだろうか。各レンガを小さなセグメントと仮定し、各セグメント間における熱の流れ方を温度差の関数として方程式を表わすことにより、熱伝導ＰＤＥは、有限要素問題に変換することができる。そこで、内部及び外部を除く全べての要素が室温であるのに対し、その境界セグメントが熱ガス温度及び冷風温度であったとして、緩和の開始を決定しなければならない。
【００４３】コンピュータ・プログラムはそのセグメントに流入する又は流出する熱の量に基づく各セグメントの温度変数を更新することにより時間をモデル化する。その場合、煙突を横切る温度変数群を緩和して、物理的煙突において発生する実際の温度分布を与えるようにするまで、モデルの全セグメントを処理するに多数のサイクルを必要とする。
【００４４】目的が煙突のガス冷却をモデル化することである場合、構成要素はガス方程式にまで拡張しなければならず、煙突内部の境界の状態は他の有限リンク・モデルに連結され、処理又はプロセスを続行する。熱の流れはセグメントとその隣接間温度差によって異なることに注意する。温度変数を分布させるため、ＰＥ間通信経路を使用する。それはこの隣接通信パターン、又はＰＤＥ関係を並列演算に大いに適用可能にする特性である。
【００４５】・ピケット（ＰＩＣＫＥＴ）
ピケットはアレイ・プロセッサを構成する構成要素のアレイの要素である。それはデータ・フロー（ＡＬＵ ＲＥＧＳ）、メモリー、制御、要素に関連する通信マトリックスの部分である。その装置はそれらの制御及びアレイ相互通信機構部分を有する並列プロセッサ及びメモリー要素から成る第１／第ｎのアレイ・プロセッサを示す。ピケットはプロセッサ・メモリー要素又はＰＭＥの形態である。本発明によるＰＭＥチップ設計プロセッサ・ロジックは関連出願のピケット・ロジックを実現することができ、ノードとして形成されたプロセッサ・アレイに対するロジックを有する。
【００４６】用語ピケットは一般に使用の処理要素用のアレイ用語ＰＥに類似し、１クロック・サイクルでビット並列情報バイトを処理する、好ましくは処理要素と局所メモリーとの組合せからなる処理アレイの構成要素である。バイト幅データ・フロー・プロセッサと３２ｋバイト以上のメモリーとから成るこの好ましい実施例は、本質的に他のピケットに対する通信を制御し、接続する。
【００４７】用語ピケットは機能的には軍によるピケ・ラインの類推が相当ぴったりに適合するものと思われるが、その語源はトム・ソイヤ（Tom Sawyer）及び彼の白柵からとったものである。
【００４８】・ピケット・チップピケット・チップは単一シリコン・チップ上に複数のピケットを含む。
【００４９】・ピケット・プロセッサ・システム（又はサブシステム）
ピケット・プロセッサはピケットのアレイ、通信ネットワーク、入出力（Ｉ／Ｏ）システム、及びマイクロプロセッサ、走査ルーチン・プロセッサ、及びアレイを走行するマイクロ−コントローラから成るＳＩＭＤコントローラで構成される。
【００５０】・ピケット・アーキテクチャピケット・アーキテクチャは下記のような問題を含む数々の異なる種類の問題に適応する機能を有するＳＩＭＤアーキテクチャに対する好ましい実施例である。
−集合連想処理−並列数値的集中処理−イメージに類似の物理的アレイ処理
【００５１】・ピケット・アレイピケット・アレイは幾何学的順序で配列されたピケットの集合、正規のアレイである。
【００５２】・ＰＭＥ又はプロセッサ・メモリー要素ＰＭＥはプロセッサ・メモリー要素に対して使用される。用語ＰＭＥは単一プロセッサ、メモリー、及び入出力（Ｉ／Ｏ）可能システム要素又は本発明による並列アレイ・プロセッサの１つを形成する装置を示す。プロセッサ・メモリー要素はピケットを包含する用語である。プロセッサ・メモリー要素はプロセッサと、その関連メモリーと、制御インターフェースと、アレイ通信ネットワーク機構の部分とから成る第１／第ｎのプロセッサ・アレイである。この要素はピケット・プロセッサ内又はサブアレイの一部にあるような、又ここで説明する多重プロセッサ・メモリー要素ノードにあるような正規のアレイの接続機能を有するプロセッサ・メモリー要素を持つことができる。
【００５３】・経路指定経路指定はメッセージを受信先に到達させるまでの物理的経路の指定である。経路指定はソース又は発信元と受信先とを有する。これら要素又はアドレスは一時的関係又は類縁性を有する。メッセージの経路指定は屡指定表を参照して得られるキーに基づき行われる。ネットワークにおいて、受信先はリンクを識別する経路制御アドレスに従い送信される情報の受信先としてアドレスされた如何なる端末、ステーション、又はネットワーク・アドレス可能な装置でよい。受信先フィールドはメッセージ・ヘッダに置かれ、その受信先コードによって受信先が識別される。
【００５４】・ＳＩＭＤＳＩＭＤはアレイの全プロセッサが単一の命令ストリームから指令されて、処理要素当り１つ配置されている複数データ・ストリームを遂行するようにしたプロセッサ・アレイ・アーキテクチャである。
【００５５】
・ＳＩＭＤＭＩＭＤ又はＳＩＭＤ／ＭＩＭＤこの用語はある複雑な命令を処理する期間、ＭＩＭＤからＳＩＭＤに切換えることができる二重機能を有する。すなわち、２モードを有する機械を示す用語である。シンキング・マシーンズ社の接続機型式ＣＭ−２は、ＭＩＭＤ機の前端又は後端として置かれた場合、オペレーションが異なる問題部分を遂行するため異なるモードを実行すること（屡々二重モードという）を可能とする。
【００５６】これらの機械はイリアク（Illiac）以来存在し、マスタＣＰＵと他のプロセッサとを相互接続するバスを使用した。マスタ制御プロセッサは他のＣＰＵの処理の割込能力を有する。他のＣＰＵは独立のプログラム・コードを走行することができる。割込み中チェックポイント機能（制御されるプロセッサの現行状況の閉鎖及び保管）に寄与する機能がなければならない。
【００５７】・ＳＩＭＩＭＤこの用語はアレイの全プロセッサが単一の命令ストリームから指令されて、処理要素当り１つ配置されている複数データ・ストリームを遂行するようにしたプロセッサ・アレイ・アーキテクチャである。この構造内で、命令遂行を指定する各ピケット内のデータ従属オペレーションはＳＩＭＤ命令ストリームによって制御される。
【００５８】これはＳＩＭＤ命令ストリームを使用して複数データ・ストリーム（ピケット当り１つ）を操作する複数命令ストリーム（ピケット当り１つ）の逐次能力を有する単一命令ストリーム機である。
【００５９】・ＳＩＳＤＳＩＳＤは単一命令単一データの頭字語である。
【００６０】・スワッピングスワッピングとは、ある記憶区域のデータ内容を他の記憶区域のデータ内容と交換することである。
【００６１】・同期オペレーションＭＩＭＤ機の同期オペレーションは、各活動が事象（通常クロック）に関連する動作モードである。それはプログラム・シーケンスで正規に発生する指定事象であることができる。オペレーションは独立して機能を実行するよう多数のＰＥにディスパッチされる。制御はオペレーションが終了するまでコントローラに戻されない。機能装置のアレイにオペレーション命令があった場合、その要求は、制御がコントローラに戻されるまで、それらオペレーションを終了しなければならない各アレイの要素に対しコントローラから発生する。
【００６２】・ＴＥＲＡＦＬＯＰＳこの用語はＴＥＲＡ（テラ）とFLOPS （前述）との結合語であり、秒当り（１０）**１２浮動小数点メモリーを意味する。
【００６３】・ＶＬＳＩＶＬＳＩは集積回路に対して使用された場合における超大規模集積の頭字語である。
【００６４】・ジッパ（Zipper）
ジッパは新たに与えられた機能である。それはアレイ構造の正規な相互接続の外部にある装置から接続されるべきリンクを考慮するものである。
【００６５】背景技術より高速なコンピュータに対する終りなき探求において、今日の機械を困惑させる複雑な問題を克服するため、分割して数百及び数千のロー・コスト・マイクロプロセッサを並列に連結することによりスーパ・スーパコンピュータを作成するようにしてきた。かかる機械は大規模並列と呼ばれる。大規模並列システムを作成するため、本発明者は新たな方法を作成した。本発明者が行った多くの改良に対しては他の多くの業績の背景が考慮されなければならない。
【００６６】技術分野の要約において他の出願に対し参照が行われた。その点については、本発明者による並列連想プロセッサ・システム（米国特許出願第６０１，５９４号）と、拡張並列アレイ・プロセッサ（ＡＰＡＰ）に対する関連出願を参照するとよい。特定のアプリケーションに最もよく適合するアーキテクチャを選出するためにシステム交換が要求されるが、一つの解決法も満足するものはなかった。そして、本発明者の思想は解決を与えることを容易にした。
【００６７】本発明の背景として、以下、アレイ・プロセッサ用コントローラに関するある特許を再検討し、更に上記の関連出願の背影を参照する。
【００６８】“アレイ・プロセッサ・アーキテクチャ”と称するバーンズによる米国特許第４，４１２，３０３号は、１０年に亘る明らかな進歩の後、如何に技術の開発が考えられてきたかを例示する。大規模アレイ・プロセッサが開発されたとき、プロセッサはそれらの相互接続で密結合され、制御はＭＩＭＤアレイ・アーキテクチャ又はＳＩＭＤアレイ・アーキテクチャのどちらにも共通な問題を遂行するように設計された。ＳＩＭＤアーキテクチャは非常に複雑となり、ピケット内で命令を遂行するために提供した単純な施設から相当遠いものとなった。
【００６９】この米国特許第４，４１２，３０３号はオメガ（Omega ）ネットワークと相互接続されたメモリー・モジュールを有するホートラン（FORTRAN ）プロセッサのアレイを記述する。アレイに単一制御／データ・メモリー及び関連コントローラ・モニタがあるが、プログラム及びデータ情報は、プロセッサ及びメモリーに分離されて分配され、各プロセッサは、自己のソフトウェアのコピーを有する。プロセッサ・アレイの同期化は計算エンベロープの同期アプローチを使用することによって達成される。全プロセッサは、プログラムの所定の停止点において相互に待つことが要求される。
【００７０】アーキテクチャはアレイの各プロセッサが他のプロセッサと独立に実行することを可能にし、大型マルチプロセッサに共通な方法で制御又はデータ情報を共用する。又、アーキテクチャはプロセッサがＳＩＭＤアーキテクチャ効果を与える方法をとることにより、データのアレイにおいて同一ソフトウェアを実行することを可能にする。このモードにおいて、プロセッサ・アレイは他のプロセッサ又は隣りとデータの共用が要求される前に同期化される。
【００７１】“並列アレイ・プロセッサ用処理要素”と称するバッチャによる米国特許第４，３１４，３４９号は従来のＳＩＭＤアレイ・プロセッサ要素を例示している。この特許は衛星イメージ処理を意図した出願に関するものであるが、それは本発明者が改良を必要とするタスクに適用可能であるという意味の従来のビット直列ＳＩＭＤアレイ・プロセッサを詳細に記述している。本発明者によるＳＩＭＤアレイ・プロセッサと異なり、シンキング・マシーンズ、インクのような製造者の従来のＳＩＭＤ要素と同一であるプロセッサはビット直列であるのに対し、本発明のプロセッサは並列にデータ・ストリームを処理する。
【００７２】“科学ベクトル処理用局所ストア”と称する、ハムストラによる米国特許第４，７０６，１９１号は、全体的に科学ベクトル・プロセッサの局所記憶メモリーの実現について記述している。
【００７３】“メモリー結合液面アレイ・プロセッサ”と称するドリセクによる米国特許第４，７２０，７８０号は、処理が複雑であり、識別可能性及び直接結果を希望するパイプライン又はシストリック（systolic）処理用メモリー・ブロックがそのエッジに結合されたＳＩＳＤプロセッサを十分使用可能なシストリック・アレイ・プロセッサを記述している。米国特許第４，７２０，７８０号及び米国特許第４，７０６，１９１号のシステムはプロセッサ・アレイのＳＩＭＤ処理要素内で命令遂行の能力を持たない。
【００７４】“システム・メモリーに含まれているメモリー・システムを有するプロセッサ・アレイ付き並列処理システム”と称するギホードによる米国特許第４，８７３，６２６号は制御構造及び階層構造バス機能管理用制御構造を持つＳＩＭＤ又はＭＩＭＤモードで動作可能な並列プロセッサのメモリー・アーキテクチャ及びバス伝送階層構造によって技術開発の複雑性を例示している。
【００７５】“SIMD/MIMD 命令処理を有するプロセッサ・アレイ付き並列処理システム”と称するギホードによる米国特許第４，８９１，７８７号は、ギホードによる他の米国特許第４，８７３，６２６号と同一システムにおける他の面を要求している。米国特許第４，８９１，７８７号は、制御ＣＰＵ、シーケンサ、１／０装置、及びバス伝送構造により階層構造に配列された、メモリー処理要素のアレイを持つようなプロセッサを記述している。各Ｍ／ＰＥのメモリーは、制御ＣＰＵのメモリーの一部としてマップされる。
【００７６】各Ｍ／ＰＥは、自己のメモリーに格納されている命令をＭＩＭＤ機能に与えてそれを遂行することができる。ＭＩＭＤモードにある間、制御ＣＰＵは、Ｍ／ＰＥに対してＳＩＭＤ命令を発行することができる。Ｍ／ＰＥは割込みがかかったときに、それに応答してＳＩＭＤ命令を遂行し、自己のＭＩＭＤ命令ストリームを遂行するものとみなされる。Ｍ／ＰＥは、ＭＩＭＤモードにない場合、制御ＣＰＵ、Ｉ／Ｏ装置、他のＭ／ＰＥ（より高い段階と推定する）、又は、シーケンサ装置からのＳＩＭＤコマンドに応答するのみである。ＳＩＭＤ命令の複雑性については記述していない。又、それらはサブルーチン・レベルに置くことはできたが、その場合、ＳＩＭＤコマンドは、Ｍ／ＰＥを呼出すサブルーチンと同等になる。
【００７７】これは、ＳＩＭＤ命令を制御ＣＰＵからＭ／ＰＥに送るまでの経路によって支援される。この米国特許は、ＰＥの並列性の程度については記述していないが、プロセッサ・チップと、あるメモリーと、グループ間バス、グループ・バス、及びカード上の個別的要素の制御に対するインターフェースとを有するカード（バス伝送構造によって相互に接続された複数のカード）に匹敵しうるものである。しかし、ここでは、命令ストリーム制御の構造は説明されていない。
【００７８】又、本願で記述するような命令ストリーム・コントローラはここでは記述していない。それに代り、ギホードのＭＩＭＤアレイは、ＭＩＭＤモードにないとき、ＳＩＭＤ呼出しに対する応答に対しＭ／ＰＥを制限することによってＳＩＭＤオペレーションをシミュレートする。本願発明はより古典的意味のＳＩＭＤアレイを提供するものであるが、更に、各ピケット内の個有の命令の遂行により、ＳＩＭＤコマンドの細部のストリングがステップ可能とされる拡張局所自律機能を有するシステムを提供することができる。
【００７９】
【発明が解決しようとする課題】本発明においては、並列アレイ・プロセッサに対するコントローラを取扱うことになるが、従来の組織におけるＳＩＭＤ又はSIMD/MIMD 用大型並列アレイの制御に関しては次に示すような数個の問題があった。
【００８０】第１の問題は、アレイの作業効率を維持しなければならないことである。それは、（１）問題に対して作業するアレイ要素の最大数の維持、及び（２）その性能に衝撃を与えることなく、アレイ外部のオーバーヘッド制御オペレーションを管理することである。これは、アレイがコマンドを待たないように、アレイに対してデコード済み命令ストリームを連続供給しなければならないことを意味する。
【００８１】アレイ内のオペレーションは計算に対するものであり、全体的に、ほとんど反復性である。それはアレイからのほとんどの制御機能が効率を維持することが望ましい。反復に関するカウント及びベクトルの処理、及び決定コマンドの処理はアレイの要素を含めない一次機能の処理であり、アレイの外部で処理されるべきである。
【００８２】上記の第２の問題は、問題をアレイの並列遂行に適したサブユニットに階層構造分解することである。大きな機能（及び制御変数及び定数を伴う）で記述された大きく複雑な問題の処理を開始する場合、機能及びデータ・ベースを小さな機能に分割することが必要である。ある点で、これら機能は機械レベルのプログラミングに適した複数のファミリ（例えば、三角、マトリックス、ベクトル、フィルタ、及びイメージ処理機能等）と認識することができる。
【００８３】これら現在実行しているタスクに関する“標準”機能は遂行のため、容易にアクセス可能でなければならい。コントローラ・ハードウェアに対し、支援し、最適化し、記憶し、これら機械レベルのプログラムに対する高速アクセスを可能にする機能を与える場合、SIMD/MIMD 機を制御する機能的要求の定義を必要とする。従って、本発明の目的はＳＩＭＤ又はSIMD/MIMD 用大型並列アレイの制御において、問題をアレイの並列遂行に適したサブユニットに階層構造分解して、アレイの制御効率の維持を計ることである。
【００８４】
【課題を解決するための手段】本発明は、上記の課題を解決するため、以下に説明するように構成した。本発明による並列連想プロセッサ・システムのコントローラは、アプリケーション・プログラム命令を解釈し、ＳＩＭＤ又はＭＩＭＤ制御構造いずれかのコマンドを遂行するようピケット・アレイを制御する数々の機能を含み、それら機能は、共に又は個別的に、ＳＩＭＤ又はＭＩＭＤモードでプロセッサ・アレイを動作させる個有の制御を提供することを特徴とする。
【００８５】コントローラは、図１に示すように４つの個別的部分を有する。処理要素又はピケットのアレイは多くのデータ集合の処理を並列に実行する。マイクロコントローラはそのマイクロコード・アレイの線形シーケンスからのコマンドをクロック基準でアレイに供給する。命令シーケンサは循環及び決定を制御し、開始アドレスをＦＩＦＯバッファを経由してマイクロコントローラに供給する。最後に、サブシステム・コントローラは主な機能を順序付けするシーケンサに対しコマンドを供給する。サブシステム・コントローラは、又、システム状況全体を検査し、制御するホスト環境を提供する。
【００８６】本発明は、主に、プロセッサ・アレイに対する命令の連続的フローを最適化するため、階層構造及びオーバーラップ又はパイプライン形式による命令遂行を達成した。サブシステム・コントローラにおけるユーザ・プログラム・コードは、一般に、パラメータを引出し、実行時間ライブラリのルーチンにそのパラメータを与えるハイレベル・コマンドを供給する。実行時間ルーチンは、簡単な配線の“DO WHILE IF FOR ”制御構造及びカウンタと、局所レジスタに含まれているアドレス情報とを使用してほとんど全べてのプログラム・フローの決定が行われる。命令シーケンサは、データ群を処理するときに、各ＰＥのマイクロステップを指令するプロセッサのアレイの要素に対して並列に順序付けされたマイクロ命令の線形ルーチンを識別する。
【００８７】本発明者は新規な概念により設計されたシステム及び新たな“チップ”を作成することにより大規模並列プロセッサ及び他のコンピュータ・システムを作成する新たな方法を創作した。本出願はかかるシステムに向けられる。本願及び関連出願において、開示されるべき各種概念はそれら出願において見ることができる。各出願に記述されている構成要素はこのシステムに組合わされて新たなシステムとすることができる。それらは現行技術と組合わせることもできる。
【００８８】本願及び関連出願において、拡張並列アレイ・プロセッサ（ＡＰＡＰ）と称するピケット・プロセッサを考案した。ピケット・プロセッサはＰＭＥを使用することができるということに注意するべきである。ピケット・プロセッサは、非常にコンパクトなアレイ・プロセッサを希望するような軍の適用に特に有益であるかもしれない。その点に関し、このピケット・プロセッサは、幾分、本願の拡張並列アレイ・プロセッサ（ＡＰＡＰ）に対する好ましい本実施例とは異なるかもしれない。しかし、共通性は在り、本実施例のある面及び機能は、異なる機械に適用することができる。
【００８９】用語ピケットは、プロセッサ及びメモリーから成るアレイ・プロセッサの第１／第ｎの要素と、アレイ相互間通信に適用可能な、そこに含まれている通信要素とを含む。ピケットの概念は、又、第１／第ｎのＡＰＡＰ処理アレイにも適用可能である。
【００９０】ピケットの概念は、データ幅、メモリー・サイズ、及びレジスタの数においてＡＰＡＰとは異なりうるが、ピケットはＡＰＡＰの代替である大規模並列実施例においては、第１／第ｎの正規のアレイに対し接続可能に構成されるのに対し、ＡＰＡＰのＰＭＥはサブアレイの一部であるという点において異なる。両システム共、ＳＩＭＩＭＤを遂行することはできるが、ピケット・プロセッサは、ＰＥのＭＩＭＤを有するＳＩＭＤ機として構成されるので、ＳＩＭＩＭＤを直接遂行することができるのに対し、MIMD APAP 構造は、ＳＩＭＤをシミュレートするよう制御されたMIMD PE を使用することによってＳＩＭＩＭＤを遂行する。又、両機械共ＰＭＥを使用する。
【００９１】両システム共並列アレイ・プロセッサとして構成することができ、アレイ通信ネットワークと相互接続された“Ｎ”要素を有するアレイに対するアレイ処理装置から成る。その第１／第Ｎのプロセッサ・アレイは処理要素と、その関連メモリーと、制御バス・インターフェースと、アレイ通信ネットワークの一部とから成る。
【００９２】並列アレイ・プロセッサは２重オペレーション・モード機能を持ち、そこで、処理装置はどちらかのモード又は２つのモードで指令され、ＳＩＭＤオペレーション及びＭＩＭＤオペレーションに対する、これら２つのモード間を自由に移動することができる。ＳＩＭＤがその組織のモードである場合には、処理装置はＳＩＭＩＭＤモードで自己の命令を遂行するよう各要素を指令するべき能力を持ち、ＭＩＭＤが処理装置の組織に対する実施モードである場合は、処理装置はＭＩＭＤの遂行をシミュレートするようアレイの選ばれた要素を同期化するべき能力を持つ（これをMIMD-SIMD と称する）。
【００９３】両アレイの並列アレイ・プロセッサはアレイの要素間で情報を通過させ、通り抜けさせる経路を持つアレイ通信ネットワークを提供する。情報の移動は２つの方法のいずれかによって制御することができる。第１の方法としては、移動データが受信先を規定せず、全メッセージを同時且つ同一方向に移動するようアレイ・コントローラが指示する。第２の方法としては、各メッセージがその開始位置に受信先を規定したヘッダを持ち、自己経路指定するものである。
【００９４】複数のアレイ・プロセッサのアレイのセグメントは単一半導体チップ上に設けられている処理装置の複数のコピーを持ち、そのアレイ・セグメントの各コピーは、アレイ通信ネットワークを拡張するため、そのセグメント及びバッファと、ドライバと、マルチプレクサと、そのアレイ・セグメントがアレイの他のセグメントと一体的に接続可能にする制御とに接続されたアレイ通信ネットワークの一部を含む。コントローラからの制御バス又は経路は、アレイの各要素及びそれらの活動の制御機能まで延長するよう各処理装置に配設される。
【００９５】並列アレイの各処理要素セグメントはプロセッサ・メモリー要素の複数のコピーを含み、それは単一半導体チップの限界内に含まれ、アレイ・セグメントは、チップに含まれているアレイ・セグメントに対する制御機能の通信を支援するため、アレイ制御バス及びレジスタ・バッファの一部を含む。
【００９６】両方共メッシュ移動又は経路指定移動を実現することができる。通常、ＡＰＡＰは、チップ上に一方法で相互関係する８要素を持ち、チップは他の方法で相互関係するようにした２重相互接続構造を実現する。チップのプログラマブル経路指定は、一般に、上記のＰＭＥ間にリンクを設定して行われるが、ノードは他の方法で接続してもよく、通常他の方法で接続される。チップ上で、正規のＡＰＡＰ構造は本質的に、２×２メッシュであり、そのノード相互接続は経路指定された疎８進Ｎ−立方（３次元）であることができる。両システム共、マトリックスを点対点経路で構成可能にするＰＥ（ＰＭＥ）の間にＰＥ間相互接続経路を有する。
【００９７】
【実施例】以下、添付図面に基づき本発明の好ましい実施例を詳細に説明する。図１は制御手段及び通信経路を含む処理セグメント・アレイの典型的な実現を表わすアレイ・ブロック図であり、最終的制御は、サブシステム・コントローラのユーザ・プログラムか、又は代りにサブシステム・インターフェースの外部かのどちらかで開始する。図２は図１に示す“ピケット”の２つを詳細に示す図であり、ピケット通信に対するピケットを実現することができるスライド・レジスタ(slide register)をメモリー・ブロックとＡＬＵブロック間に接続して示す。図３は制御の流れ及びプロセッサ・アレイのコントローラ内における制御のレベルの概要を示す構成図であり、命令シーケンサとマイクロ・コントローラ間にある小ＦＩＦＯがプロセッサ・アレイに対するコマンドのより継続的な流れを容易にする。図４はコントローラの３つの段に共通なオペレーション・コード・ホーマットを示す図である。
【００９８】図１において、並列連想プロセッサ・システムのコントローラは、アプリケーション・プログラム命令を翻訳し、ＳＩＭＤ又はＭＩＭＤのどちらかの命令を遂行するようピケットのアレイを制御する数個の機能を含む。これら数個の機能は、共に接続され分離されて、ＳＩＭＤ又はＭＩＭＤモードのどちらかで作動するプロセッサ・アレイに対する個有の制御を提供する。
【００９９】図１は、処理要素アレイに接続された３レベル・アレイ・コントローラのブロック図である。用語ピケットは、遂行するデータ・フロー（ＤＦ）と、通信シフト・レジスタ又はスライド・レジスタ（ＳＲ）と、ピケット用データを含むメモリーのストリップとから成るアレイ要素の１つの表示に使用される。
【０１００】まず、ピケット及びその機能について説明する。ピケットはＡＬＵ、メモリー、数個のレジスタ、及び通信経路を含む。ピケット全べては、コントローラから同一のコマンドを受信する。そのコマンドはメモリー・アドレスを供給し、ＡＬＵ、レジスタ、及びデータ・マルチプロセッサが実行するべきことを示す原始信号から成る。複数バイト幅のデータ・フローは、下記のデータ・ホーマットを支援する。
・ ８，１６，３２ビット固定小数点・ ４０ビット浮動小数点（２５ビット動的正確度）
【０１０１】コントローラは４つの個別的部分を有する。処理要素又はピケットのアレイは多くのデータ群に対するオペレーションを並列に実行する。マイクロ・コントローラは、そのマイクロコード・アレイの線形シーケンサからのコマンドをクロック毎にアレイに供給する。命令シーケンサは、循環及び決定を制御し、ＦＩＦＯバッファを経由してマイクロ・コントローラに対し、開始アドレスを供給する。最後に、サブシステム・コントローラは、主機能を順序付けするシーケンサに対して、コマンドを供給する。又、それはシステム全体の状況を制御し、検査するホスト環境を与える。
【０１０２】この遂行ステップの区分化及びＦＩＦＯファイルの導入はアレイを最適使用状態に維持する。この組織は、効率良くアレイ・オペレーションを維持するためのキーである。
【０１０３】マイクロ・コントロール（MICRO-CONTROL ）アレイに最も近い制御機能は最近の単一プロセッサの組織と類似するようマイクロコード化される。マイクロ・コントローラは、ＡＬＵ、データ経路、及びメモリーのマイクロ命令を制御するため、アレイ・クロック・サイクルと同期するアレイ要素の全べてに対して並行にマイクロ・コマンドを発行する。
【０１０４】ＳＩＭＤモードにあるとき、マイクロ命令、データ・アドレス、及びデータは、アレイ要素の全べてを供給し、それら全べては同じ事を行う。マイクロコード・アレイはピケット内で命令の全べて又は一部の実行に使用される多くの小さな線形マイクロ・ルーチンを含む。これらマイクロ・ルーチンの各々は、開始アドレスを有し、１乃至約５０命令程度を含む。マイクロコードの遂行は、指定アドレスから開始し、指定したタスクの達成に必要なコマンド・ストリングを使用してそれを増分的に走行する。
【０１０５】又、マイクロ・コントローラは要素の全べてが使用するよう、同報通信バスを使用する全アレイに対して同時にデータを供給するタスクを有する。これは、一般的に、ロード又は比較オペレーションに使用される。コントローラのマイクロ・コントローラ部は、又共通な局所記憶レジスタ群をロードし、更新する。これらレジスタは、ピケットの全べてに対する大域アドレス及びデータを供給する。
【０１０６】各ピケットが各個別のオペレーションを行っている状態において、アレイがＭＩＭＤモードで動作しているときは、マイクロ・コントローラは、なお、アレイ要素に対してマイクロ命令、データ、及びデータ・アドレスを発行するが、現在はコマンド・ストリングが各ピケットの命令遂行シーケンスを形成する。ＭＩＭＤ命令コードは各ピケットのメモリーからフェッチされ、その後のマイクロサイクルで遂行するよう命令レジスタに記憶される。
【０１０７】コントローラのマイクロ・コントローラ部は、処理制御のため、アレイからのフィードバックを与える。これはアレイの各要素が状況ビットを状況漏斗（STATUS FUNNEL ）にゲートさせるようにするマイクロ命令をアレイに対し発行することにより達成される。状況漏斗はアレイからコントローラに対し、通常、サイズがバイトより小さい簡単な情報片として集合状況を導入するためのハードウェア機構である。いずれかその要素のビットが論理１であれば、状況漏斗は、コントローラに対しその決定工程において使用するための論理１を与える。決定工程は次に説明するよう命令シーケンサで行われる。
【０１０８】ＦＩＦＯバッファは、コントローラのアップストリーム部が先に作業することができるように、マイクロ・コントローラの入力に設定される。これは並列アレイ及びマイクロ・コントローラがほとんどの場合、その作業を維持することを可能にする。
【０１０９】命令シーケンサ命令シーケンサは、マイクロ・コントロール装置に対し開始アドレスを供給する。マイクロ・コントローラ装置はシーケンスを終了したとき、命令シーケンサに対して次の開始アドレスを信号する。命令シーケンサは、ＤＯ及びＩＦタイプ両オペレーションをマイクロ・コントローラ・オペレーションと並行に実行している間、ＦＯＲオペレーションを実行するよう配線される。命令シーケンサの反復機能はアレイ要素のバイト幅オペレーションを算術計算に必要な共通の複数バイト幅シーケンスに拡張するよう要求される。
【０１１０】マイクロ・コントロール機能からの命令シーケンサの分離はあるハードウェアに有効な利得を与える個有のステップである。命令シーケンサは、ローレベル機能（浮動小数点加算を行う）及びアッパレベル機能（数学機能（サイン（sin ）X ）、マトリックス（又は行列）機能、ベクトル算術計算（全ピケットの総和）、及びあるアプリケーションを最適化するすべての個有のオペレーションのような）の両方に使用可能とされる。マクロ命令のあるものはマイクロ・コントローラのマイクロシーケンスの始動に使用される。他のマクロ命令は循環制御及びマクロ内の反復制御用決定命令である。これは、同一ハードウェアがアプリケーション及びマイクロコード・プログラマの両方にサービスすることを可能にする。
【０１１１】命令シーケンサは記録化（canned）ルーチン・メモリー（実行時間ライブラリ）又は、サブシステム・コントローラからその命令得ることができる。サブシステム・コントローラからの命令は循環条件を設定することができ、直接マイクロ・コントローラを制御するか又は記録化ルーチン・メモリーからシーケンスを呼出すことができる。これら命令は図１０に示すような共通４バイト命令ホーマットを持つ。ＯＰは遂行するべき命令を表わし、Ｂ及びＣは一般に、オペレーションに対する２つのデータ・ソースを示し、Ａは結果を記憶するべき場合を識別する。
【０１１２】このレベルにおける命令は、遂行シーケンスを制御するか、又はマイクロ・コントローラ命令を開始するかのいずれかである。命令シーケンサは下記の命令群を直接遂行する。
【０１１３】GO-SUB......RETURN：記録化(canned)ルーチン・メモリーに記憶されているサブルーチンを呼び出す。
IF condition met THEN ELSE：並列アレイの活動ピケットの全べてにより集合的に提供された状態に基づき２経路の１つをとる。
【０１１４】DO......NEXT：最初、反復数をカウンタにロードし、次にカウンタが０に達するまで、ＤＯとＮＥＸＴ間の命令ストリングを実行する。
DO IMMEDIATE......NEXT：カウンタに即値をロードし、その後カウンタが０に達するまでＤＯとＮＥＸＴ間の命令ストリングを実行する。
【０１１５】DO......NEXT IF ：最初、反復数をカウンタにロードし、次にカウンタが０に達するまで、又は状態が並列アレイのピケット全べてにより集合的に提供された状態に基づく状態に合致するまで、ＤＯとＮＥＸＴ間の命令ストリングを実行する。
【０１１６】START MICRO-CONTROLLER at X ：アドレスＸから始まるMICRO-CONTROLLERのアレイ制御機能のシーケンスを開始する。
【０１１７】命令シーケンサは、サブシステム・コントローラから５つのコマンドを受入れる。それらは下記に示すようなものである。
FILL CAN (ned Routime Memory），and END FILL：サブシステム・コントローラ（SUBSYSTEM CONTROLLER）を指令して、記録化(canned)ルーチン・ライブラリ・メモリーに対するルーチンのロードに使用する。
【０１１８】LOAD COUNTER：制御カウンタのいずれかにロードする。それら制御カウンタはネストするサブルーチンの全レベルに、循環全べてに対するＤＯ循環カウント数を含むことができる。
注意：ある循環カウンタの値は、記録化ルーチン・メモリーからとることができる。START ：記録化ルーチン・メモリーの制御ルーチンの開始アドレスを指定する。
【０１１９】START MICRO-CONTROLLER at addr X：サブシステム・コントローラは命令シーケンサをバイパスし、マイクロ・コントローラのシーケンサを開始する。かくして、わずか使用されたか、又は新（“ＮＥＷ”）ルーチンは最初記録化ルーチン・メモリーにロードすることなく、サブシステム・コントローラから直接アレイで遂行することができる。
【０１２０】SUBSYSTEM CONTROLLER（サブシステム・コントローラ）：使用者の選択言語にコード化されたアプリケーション・プログラムはシステム・コントローラに存在し、そこで遂行する。そのプログラムは単一命令スレッドとして遂行され、プロセッサ・アレイに対してハイレベルの制御を与える。構造的に、アプリケーション・プログラムは、次に示すような機能を有するものと考えることができる。
【０１２１】１．命令シーケンサに対しコマンドを出力する実行時間機能。
２．命令シーケンサ・コマンドに対するアドレス指定制御及び索引付け制御を生成するコンパイル及び実行時間機能。
３．命令シーケンサ、マイクロコントローラ、及びプロセッサ・アレイのデータ及びレジスタ・スペースのためのメモリー・マップ。
【０１２２】アプリケーション・プログラマに対して処理し易い作業にするため、そのプログラムは、呼出し（ＣＡＬＬ）で呼出され、続いて命令シーケンサにインターフェースされる一群の実行時間サービスによって支援される。命令経路のＦＩＦＯメモリーは、レベル間のワークロードの動揺を分離するための緩衝機能を提供する。
【０１２３】サブシステム・コントローラは、処理アレイのハイレベル制御を供給する。それは、又マイクロコントローラを直接制御するためのコマンドをローレベルで供給することができる。それは、更に、又、アレイ又はコントローラの他の部分に出入するデータに対するデータ経路として作用する。
【０１２４】サブシステム・コントローラはほぼ従来のＳＩＳＤ機組織を使用して、ＳＩＭＤ又はＭＩＭＤアーキテクチャを有する並列アレイ・プロセッサの制御を可能にする。プログラマはプログラミング技術に対する異なるレベルの意識を持つ。ＳＩＳＤの視点に対する例外はデータがピケットからピケットに移動する数々の区域で発生する。以下に、活動及びアレイの意識の程度のリストを示す。
【０１２５】その１データ・フロー以外は知らない（Not aware of more That one deta flow）：−ＳＩＭＤ数学、全ピケットは独立事項を実行する。
【０１２６】軽い意識（Mildly aware）：−ピケットのグループ化は内容又は結果に基づく；ピケット間通信（イメージ処理）；全活動ピケットに対する同報通信。
【０１２７】明確な意識（Definite awareness）：−個々のピケット制御−それをロードする−使用可能／使用不能−それを読取る
【０１２８】制御構造コントローラの制御構造は図３で要約される。マイクロ・コントスーラはＦＩＦＯから供給され、相互にクロック同期によりアレイ及び局所ストアを完全に制御する。
【０１２９】命令シーケンサは、そこのメモリーに含まれている記録化ルーチン（サブルーチン・ライブラリ）として全体的に組織されているルーチンを遂行するようシーケンサを指令するサブルーチン・コントローラからそのコマンドを取得する。この点において遂行される命令はＩＳＰコードと称する。これらコマンドの具体化はマイクロ・コントローラのＰＲＯＭ及び（又は）ＲＡＭに配設されたマイクロコードと記録化ルーチンとの組合せからなる。
【０１３０】命令群以下にローレベル命令シーケンサの命令群のリストを示す。数字８，１６，３２，４０はオペランドのサイズである。下記のリストは数類別の命令を示す。
【０１３１】局所レジスタ・オペレーションピケット内アレイ・オペレーション−算術計算ピケット内アレイ・オペレーション−比較ピケットを横切るアレイ・オペレヒション−算術計算ピケット・ロード／読取りアレイ制御
【０１３２】これらコマンドは、ＩＳＰマイクロコードで実現され、命令シーケンサで制御され、ピケット・アレイで及び局所記憶あたりで遂行される。その各命令は以下で説明する。
【０１３３】局所レジスタLOAD-REGS. 局所レジスタＡの値を記憶する。
ADD-REGS. レジスタＣの値をレジスタＢの値に加え、レジスタＡに記憶する。
SUB-REGS. レジスタＢの値からレジスタＣの値を減じ、レジスタＡに記憶する。
AND-REGS. レジスタＣの値とレジスタＢの値を論理アンドし、レジスタＡに記憶する。
ADD-REGS IMMED. レジスタＣの値に即値を加え、レジスタＡに記憶する。
SUB-REGS IMMED. レジスタＣの値から即値を減じ、レジスタＡに記憶する。
READ-REGS. レジスタＡの値をサブシステム・コントローラに移動する。
【０１３４】ピケット命令−算術計算MOV8 レジスタＣで指定したピケット・メモリー位置に含まれている値をレジスタＡで指定したピケット・メモリー位置に移動する。
【０１３５】ADD32 レジスタＢで指定したピケット・メモリー位置に含まれてている32ビット固定小数点値をレジスタＣで指定したピケット・メモリー位置に含まれている32ビット固定小数点値に加え、その32ビット固定小数点の結果をレジスタＢで指定したピケット・メモリー位置に記憶する。
【０１３６】MPY40 レジスタＢで指定したピケット・メモリー位置に含まれている40ビット浮動小数点の値をレジスタＣで指定したピケット・メモリー位置に含まれている40ビット浮動小数点の値に加え、40ビット浮動小数点の結果を、レジスタＢで指定したピケット・メモリー位置に記憶する。
【０１３７】下記の命令全べての実施方法は上記で説明したものと類似する。
【０１３８】ピケット命令−変換FLT-TO-FIX. レジスタＣで指定したピケット・メモリーの40ビット浮動小数点の値を32ビット固定小数点の値に変換し、レジスタＡで指定したピケット・メモリー位置に記憶する。
FIX-TO-FLT. 32ビット固定小数点の値を40ビット浮動小数点の値に変換する。
FLT-TO-CC2. 40ビット浮動小数点の値をＣＣ２ホーマットの浮動小数点の値に変換する。
CC2-TO-FLT. ＣＣ２ホーマットの浮動小数点の値を40ビット浮動小数点の値に変換する。
【０１３９】ピケット命令−ピケットを横切るHSUM8. レジスタＣで指定したピケット・メモリー位置の８ビット値を全ピケットからの値に水平に加え、その32ビットの結果をレジスタＢで指定したピケットのレジスタＡで指定したピケット・メモリー位置に記憶する。
【０１４０】HSUM40. レジスタＣで指定したピケット・メモリー位置の40ビット浮動小数点の値を全ピケットからの値と水平に比較し、その40ビット最小値をレジスタＢで指定したピケットのレジスタＡで指定したピケット・メモリー位置に記憶する。
【０１４１】
【０１４２】ピケット命令−ピケット・ロード／読取りBLOAD DATA. このヘッダに続く32ビット・ワードがレジスタＡで指定したピケット・メモリー位置から始まるレジスタＢで指定したピケットにロードされる。
【０１４３】HBLOAD DATA. このヘッダに続く32ビット・ワードがレジスタＡで指定したピケット・メモリー位置から始まる全活動ピケットにロードされる。
【０１４４】HLOAD16. レジスタＢの値を全活動ピケットのレジスタＡで指定したピケット・メモリー位置に移動する。
LOAD16. レジスタＢの値をレジスタＢで指定したピケットのレジスタＡで指定したピケット・メモリー位置に移動する。
【０１４５】BREAD DATA. 32ビット・ワード・ブロックがレジスタＣで指定したピケット・メモリー・アドレスから始まるレジスタＢで指定したピケットからコントローラ指定メモリーにフェッチされる。
【０１４６】READ16. レジスタＢで指定したピケットのレジスタＣで指定したピケット・メモリー位置の値をレジスタＡに移動する。
【０１４７】ピケット命令−ピケット制御下記の如きモードがある。
活動（ACTIVE）−全命令はピケット内で完全に操作可能である。
【０１４８】ドーズ又は半眠（DOZE）−全命令は少くとも部分的に操作可能である。全べての計算及び検査は行われるが、ピケット・メモリーに対する記憶は禁止される（又は少くとも非常に制限される）。半眠ピケットは問題における有益な参加ピケットであるが、参加する順番がくるまで……他と共に、呼起こされるまで一時的に待つ。
【０１４９】使用不能（DISABLED）−使用不能ピケットはサブシステム・コントローラによって一時的に“非活動”にセットされた活動ピケットである。コントローラは、再びそれをターンオンすることができる。
【０１５０】非活動（INACTIVE）−非活動ピケットは参加していない。そのＳＲラッチは両方向に透過である。必要な場合、非活動ピケット、はその物理的アドレスを使用してターンオンすることができ、サブシステム・コントローラによって初期化することができる。
【０１５１】遮断（BROKEN）−ピケットは両方向にＳＲ−ラッチを透過にすることを含み完全にターンオフされる。電源オン以外で再活動化することはできない。
【０１５２】アレイ制御命令HADDR. 最左活動ピケット……の物理的ピケット・アドレス。
HDISAB. それらの物理的ピケット・アドレスが……のピケットを活動不能にする。
HDOZE. ピケット状況ラッチがピケットのドーズ……の設定に使用される。
HAWAKE. ピケット状況ラッチがピケットのドーズ……のリセットに使用される。
HGROUP. ピケット状況ラッチの状態が……ピケットに移動する。
SET-ARRAY-START. ピケット状況ラッチの状態が……に移動する。
READ-CHIP-STATUS. ……で指定したチップのチップ状況ラッチ。
LOAD-CHIP-ENABLE. ……で指定したチップのチップ使用可能レジスタ。
【０１５３】セット−アレイ・オペレーション状況当り選ばれた使用可能／使用不能状態ピケットの状況を得るチップの状況を得る
【０１５４】MICROA. ＩＳＰ出力に対しマイクロワード・ディレクトリの第１の半分を通過する。
MICROB. ＩＳＰ出力に対しマイクロワード・ディレクトリの第２の半分を通過する。
INTERRUPT. サブシステム・コントローラに割込み、その割込みを渡す。
【０１５５】制御例下記表１に示す例はコントローラの各種部分間の接近した相互関係を示す。この例は、１マトリックス乗算の要素全べてが１ピケット内にある場合のマトリックス乗算の例である。そのコードは各ピケット内で遂行される独立のマトリックス乗算のために与えられる。並列乗算は多く同じ機能を有するが、これは有効な方法でピケット間データの転送を加算する。
【０１５６】
【表１】
【０１５７】下記表２の遂行と称する列において、それらは下記の如く番号０，１，２，３で表わすように、各ステップで実行するアレイ・プロセッサの一部を示す。
・ ０ サブシステム・コントローラ・ １ 命令シーケンサ・ ２ 局所記憶命令を遂行するマイクロ・コントローラ・ ３ アレイ命令を遂行するマイクロ・コントローラ
【０１５８】
【表２】
【０１５９】列サイクル１０×１０は、機械の各部が各機能を消費する合計サイクル数又はカウント（時間）である。ほとんどの時間は計算に使用される。計算に消費する時間は計算する累乗量に達するまでピケットの数で乗算される。計算結果は、各システムで使用した実際の時間によって異なるので、サイクル時間を直接計算することはできない。
【０１６０】要約すると、下記表３に示すように、列Ａは機械の各部で使用するサイクル数を示し、列Ｂはコントローラの各部におけるサイクルの百分比を示し、列ＣはＦＩＦＯがサブシステム・コントローラ及び命令シーケンサに割振られている処理を隠すようにしたいと思ったときに、ピケットで消費される時間の百分比を示す。
【０１６１】
【表３】
【０１６２】以上、本発明の好ましい実施例を詳細に証明したが、本発明はそれのみでなく、現在及び将来、本発明の範囲において更に改良、変更、拡張しうることは明らかである。
【０１６３】
【発明の効果】本発明は、以上説明したように構成して、問題をアレイの並列遂行に適したサブユニットに階層構造分解したことにより、ＳＩＭＤ又はSIMD/MIMD 用大規模並列アレイに対するアレイ・コントローラの制御効率を維持し改善することができた。
【図面の簡単な説明】
【図１】制御手段及び通信経路を含む処理要素のアレイの典型的な実現方法を示すアレイのブロック図
【図２】図１に示す“ピケット”の２つを詳細に示す図
【図３】制御の流れ及びプロセッサ・アレイのコントローラ内の制御のレベルの概要を示す構成図
【図４】コントローラの３つの段に共通なオペレーション・コード・ホーマットを示す図
【符号の説明】
１〜５，Ｎ ピケット
ＳＲ スライド・レジスタ
ＡＬＵ 演算論理装置
ＲＥＧ スライド・レジスタ
ＤＦ データ・フロー
【特許請求の範囲】
【請求項１】 データを並列に実行するプロセッサのアレイを有し単一命令複数データを処理するコンピュータ・システム用コントローラであって、命令及びデータの相互通信のために接続された複数のピケットの如きアレイ処理要素から成り、各ピケットはピケット内におけるデータの遂行及びピケット内における単一命令複数データ・コマンドの解釈を行うための各種モードを取得する各種の遂行機能を有する複数の機構を持ち、前記モードは複合オペレーション・モードであることを特徴とするコンピュータ・システム用コントローラ。
【請求項２】 前記コントローラは階層構造を有する複数の制御段を使用して処理要素のアレイを制御することを特徴とする請求項１記載のコンピュータ・システム用コントローラ。
【請求項３】 前記コントローラは３つの制御段を持つことを特徴とする請求項２記載のコンピュータ・システム用コントローラ。
【請求項４】 前記階層構造制御の最低レベルはコマンド、アドレス、索引、及び／又はカウンタ値のストリングを供給することにより、処理要素のアレイを直接制御するアレイ・マイクロ・コントローラから成ることを特徴とする請求項２記載のコンピュータ・システム用コントローラ。
【請求項５】 前記階層構造制御の中間レベルはアレイ・マイクロ・コントローラのシーケンスを選択するべく命令を解釈し、コマンドを供給する、命令シーケンサから成ることを特徴とする請求項２記載のコンピュータ・システム用コントローラ。
【請求項６】 パイプラインＦＩＦＯファイルは実行可能のとき、命令シーケンサからデータを受信し、マイクロ・コントローラが最後のマイクロ・ストリングを終了したとき、前記マイクロ・コントローラに対してデータを送出することを特徴とする請求項２記載のコンピュータ・システム用コントローラ。
【請求項７】 前記階層構造制御の最高レベルは、ホストからハイレベルのコマンドを取得し、命令シーケンサの固定ルーチンとアレイ・マイクロ・コントローラのローレベル・コマンドとの組合せを使用してハイレベルの機能を構築するサブシステム・コントローラから成ることを特徴とする請求項２記載のコンピュータ・システム用コントローラ。
【請求項８】 前記コントローラの複数の段は共通のコマンド・ホーマットを共用することを特徴とする請求項２記載のコンピュータ・システム用コントローラ。
【請求項９】 前記単一命令複数データ・アレイはアレイ要素に対して個有である前記アレイ要素内の命令を遂行することにより、複数命令複数データ機能をシミュレートするような方法で制御することを特徴とする請求項２記載のコンピュータ・システム用コントローラ。
【請求項１０】 前記アレイ・コントローラは前記アレイの処理要素の全べてに対し単一命令複数データ・コマンドと、データと、アドレスと、索引と、カウンタ値とを同時に送信することを特徴とする請求項４記載のコンピュータ・システム用コントローラ。
【請求項１】 データを並列に実行するプロセッサのアレイを有し単一命令複数データを処理するコンピュータ・システム用コントローラであって、命令及びデータの相互通信のために接続された複数のピケットの如きアレイ処理要素から成り、各ピケットはピケット内におけるデータの遂行及びピケット内における単一命令複数データ・コマンドの解釈を行うための各種モードを取得する各種の遂行機能を有する複数の機構を持ち、前記モードは複合オペレーション・モードであることを特徴とするコンピュータ・システム用コントローラ。
【請求項２】 前記コントローラは階層構造を有する複数の制御段を使用して処理要素のアレイを制御することを特徴とする請求項１記載のコンピュータ・システム用コントローラ。
【請求項３】 前記コントローラは３つの制御段を持つことを特徴とする請求項２記載のコンピュータ・システム用コントローラ。
【請求項４】 前記階層構造制御の最低レベルはコマンド、アドレス、索引、及び／又はカウンタ値のストリングを供給することにより、処理要素のアレイを直接制御するアレイ・マイクロ・コントローラから成ることを特徴とする請求項２記載のコンピュータ・システム用コントローラ。
【請求項５】 前記階層構造制御の中間レベルはアレイ・マイクロ・コントローラのシーケンスを選択するべく命令を解釈し、コマンドを供給する、命令シーケンサから成ることを特徴とする請求項２記載のコンピュータ・システム用コントローラ。
【請求項６】 パイプラインＦＩＦＯファイルは実行可能のとき、命令シーケンサからデータを受信し、マイクロ・コントローラが最後のマイクロ・ストリングを終了したとき、前記マイクロ・コントローラに対してデータを送出することを特徴とする請求項２記載のコンピュータ・システム用コントローラ。
【請求項７】 前記階層構造制御の最高レベルは、ホストからハイレベルのコマンドを取得し、命令シーケンサの固定ルーチンとアレイ・マイクロ・コントローラのローレベル・コマンドとの組合せを使用してハイレベルの機能を構築するサブシステム・コントローラから成ることを特徴とする請求項２記載のコンピュータ・システム用コントローラ。
【請求項８】 前記コントローラの複数の段は共通のコマンド・ホーマットを共用することを特徴とする請求項２記載のコンピュータ・システム用コントローラ。
【請求項９】 前記単一命令複数データ・アレイはアレイ要素に対して個有である前記アレイ要素内の命令を遂行することにより、複数命令複数データ機能をシミュレートするような方法で制御することを特徴とする請求項２記載のコンピュータ・システム用コントローラ。
【請求項１０】 前記アレイ・コントローラは前記アレイの処理要素の全べてに対し単一命令複数データ・コマンドと、データと、アドレスと、索引と、カウンタ値とを同時に送信することを特徴とする請求項４記載のコンピュータ・システム用コントローラ。
【図４】
【図１】
【図２】
【図３】
【図１】
【図２】
【図３】
【公開番号】特開平６−３５８７８
【公開日】平成６年（１９９４）２月１０日
【国際特許分類】
【出願番号】特願平５−１１９３３４
【出願日】平成５年（１９９３）４月２３日
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレイション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【公開日】平成６年（１９９４）２月１０日
【国際特許分類】
【出願日】平成５年（１９９３）４月２３日
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレイション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
[ Back to top ]