【課題】 ＭＰＥＧ−４ ＡＶＣの符号化／復号処理のような、大量のデータ処理量が要求される画像処理に対して、高性能で、高効率な画像処理が行える信号処理装置及びそれを用いた電子機器を提供する。
【解決手段】 信号処理装置は、命令並列プロセッサ１００、第１データ並列プロセッサ１０１、第２データ並列プロセッサ１０２、及び、専用ハードウェアである動き検出ユニット１０３とデブロックフィルタ処理ユニット１０４と可変長符号化／復号処理ユニット１０５とを備える。この構成により、処理量の多い画像圧縮伸張アルゴリズムの信号処理において、ソフトウェアとハードウェアで負荷が分散され高い処理能力と柔軟性を実現した信号処理装置、及びそれを用いた電子機器を提供出来る。 （もっと読む）

【課題】２次元データを幅がＰＥ数Ｎであるブロックに分割して横方向優先方式でＰＥのローカルメモリに格納するＳＩＭＤプロセッサの処理効率を向上させる。
【解決手段】ＣＰ１５０は、ローカルメモリに格納された、２次元データにおける座標値が（Ｘ，Ｙ）である先頭データから行方向に並ぶＮ個のデータのローカルアドレスをＰＥアレイ１１０に対して指定する際に、アドレス算出部により得られた、ローカルアドレスＡ１と、ローカルアドレスＡ２と、閾値番号Ｚとを放送する。各ＰＥは、閾値番号Ｚと、自身の番号との大小関係を比較すると共に、比較結果に応じてローカルアドレスＡ１とローカルアドレスＡ２のいずれかを選択する。 （もっと読む）

【課題】所定の輪郭画像を有する入力画像データから、従来技術に比較して、輪郭画像の境界座標を高速で算出する。
【解決手段】複数の角度と当該各角度に対応する正接値とを格納する正接値テーブルを用いて、所定の輪郭画像を有する画像の輪郭境界点座標を検出する画像処理装置であって、主走査方向で、輪郭画像を有する画像の各画素のデータ値をデータメモリに入力しながら、各画素のデータ値が所定のしきい値以上の画素の輪郭境界点座標を検出し、検出した輪郭境界点座標に基づいて所定の中心座標に基づく各輪郭境界の正接値を計算して並列処理用メモリに格納することを副走査方向で実行し、並列処理用メモリ内の各輪郭境界点の正接値を、指定された角度に基づいて、正接値テーブルから得た正接値と並列処理により比較し、各正接値が一致したとき、一致した正接値に対応する角度の輪郭境界点座標を輪郭境界点座標として決定する。 （もっと読む）

【課題】画像処理などの所定の処理に用いられるＳＩＭＤ型プロセッサ全体の処理時間を従来技術に比較して削減できるメモリコントローラと、当該メモリコントローラを備えたＳＩＭＤ型プロセッサとを提供する。
【解決手段】リードバッファカウンタ回路５１は、リードバッファＲＢ０がプロセッサエレメントＰＥ０〜ＰＥＮのレジスタＲｊにデータを転送する毎にアドレス値Ｃ５１をインクリメントして出力する。ループレジスタ５２は、所定の最大アドレス値を格納する。比較器５３は、リードバッファカウンタ回路５１から出力されるアドレス値Ｃ５１を最大アドレス値Ｃ５２と比較し、アドレス値Ｃ５１が最大アドレス値Ｃ５２と一致したとき、リードバッファカウンタ回路５１をリセットするためのカウンタリセット信号Ｓ５３を発生してリードバッファカウンタ回路５１に出力する。 （もっと読む）

【課題】ｎ次元の（トーラスまたはメッシュ）ネットワークを構成している複数のノード（プロセッサ）間において、全対全通信（Ａ２Ａ：all-to-all communication）を含む複数の計算処理を、最適にスケジューリングすること。
【解決手段】ネットワークを構成している複数のノード（プロセッサ）を、第１の部分グループに含まれる複数のノード間のみについての全対全通信に要する通信（計算処理）フェーズ（Ａ２Ａ−Ｌ）と、第２の部分グループに含まれる複数のノード間のみについての全対全通信に要する通信（計算処理）フェーズ（Ａ２Ａ−Ｐとに分け、複数のスレッド（スレッド１、スレッド２、スレッド３、スレッド４）にわたって、それぞれのフェーズをオーバーラップさせて並列処理する。ＦＦＴ（Fast Fourier Transform）（高速フーリエ変換）やＴ（transpose）（（内部：internal）転置）という複数の計算処理についてもあわせて、並列処理することができる。 （もっと読む）

【課題】並列プロセッサに対して、並列演算に伴う複数のメモリ間でのデータ移動について、ユーザコードの開発者の負担を減らすと共に、ユーザコードの可搬性を高める。
【解決手段】属性群格納部１３２は、各データブロックに対して夫々設定された属性群を取得して保持する。シナリオ決定部１３４は、これらの属性群と、並列プロセッサである演算ユニット１４０の構成を示す構成パラメータとに基づいて、最下位階層のメモリと、他の階層のメモリとの間での各データブロックの転送方式を決定し、決定した転送方式に応じて各データブロックの転送、及び該転送に対応する並列演算の制御を行う。属性群は、転送方式を決定するために必要である一方、並列プロセッサの構成に依存しない属性を１つ以上含む。ライトブロックの属性群は、該ライトブロックが既に他の階層のメモリに存在し、かつ、前記最下位階層のメモリに転送されると仮定して設定されたものである。 （もっと読む）

【課題】２次元データにおける複数の矩形領域のデータを、１矩形領域が１プロセッサ要素に対応するように、ＳＩＭＤプロセッサの複数のプロセッサ要素と外部との間で交換する際に、ＳＩＭＤプロセッサの効率低下を抑制する。
【解決手段】ＳＩＭＤプロセッサにおけるメモリコントローラ１４０のアドレス記憶部１４２は、コントロールプロセッサにより、外部メモリにおけるＮ個のアドレスＡｉ（ｉ＝１〜Ｎ）を設定可能である。パラメータ記憶部１４４は、コントロールプロセッサにより、第１のパラメータＯＳＶと、第２のパラメータＷと、第３のパラメータＬとを設定可能である。データ転送部１４６は、アドレス記憶部１４２とパラメータ設定部１４４の内容に基づいて、外部メモリと、該ＳＩＭＤプロセッサに含まれるＮ個のプロセッサ要素のバッファとの間でデータ転送を行う。 （もっと読む）

【課題】コンテキスト間のデータ授受を無駄にハードウエアを消費することなく行うリコンフィグ可能な集積回路装置を提供する。
【解決手段】コンフィグレーションデータに基づいて任意の演算状態に構築されるリコンフィグ可能な集積回路装置において，任意の演算状態に構築可能な複数のプロセッシングエレメントと，複数のプロセッシングエレメントを任意の状態で接続するプロセッシングエレメント間ネットワークとを有し，プロセッシングエレメントは，入力データ保持レジスタと，入力データ信号を演算する演算処理回路と，演算結果データを保持する出力データ保持レジスタとを有し，ホールドモードを有効とするコンフィグレーションデータでコンフィグレーションが更新された場合は，入力信号がバリッド，インバリッドにかかわらず，入力データ信号を保持し，演算処理回路は保持された入力データ信号について演算処理を行う。 （もっと読む）

【課題】 領域及び点のデータの２つを入力として各点を包含する領域の探索を高速に並列処理する。
【解決手段】 並列処理方法は、定義空間上に配置されたＭ個の領域とＮ個の点とをそれぞれ示すデータを入力する入力ステップ（Ｓ０１）と、定義空間を複数の格子に分割して、分割した各格子について、入力された領域及び点のうち当該格子に少なくとも当該領域の一部及び当該点を含む領域及び点を当該格子に仕分ける仕分ステップ（Ｓ０２〜Ｓ０６）と、分割された各格子について一台以上の計算装置のうち一つの計算装置を選択して、選択した計算装置に当該格子に仕分けられた領域及び点を示すデータを出力する選択ステップ（Ｓ０７，Ｓ０８）と、計算装置のそれぞれが、入力した各点が各領域に含まれるか否かを判定して、判定の結果を出力する計算ステップ（Ｓ０９，Ｓ１０）とを有する。 （もっと読む）

【課題】グラフィックス処理性能をスケーラブルに調整可能であり、目標とする処理性能に応じて、最適なシステムを構築することのできる集積回路装置を提供する。
【解決手段】目標性能に応じた数の集積回路をカスケード接続することにより、グラフィックス処理性能をスケーラブルに拡張又は縮小できるという知見に基づく。第１の集積回路１と、第２の集積回路２と、第１の集積回路１と第２の集積回路２を接続する通信用バス４と、第１の集積回路１の演算結果を第２の集積回路２に出力するための入出力用バス５を含む。 （もっと読む）