可変容量ダイオード
【課題】高い容量可変比を有する可変容量ダイオードを提供する。
【解決手段】第１導電型の第１半導体層１２と、第１半導体層１２上に形成され、第１半導体層１２の不純物濃度より低い不純物濃度を有するとともに、第１半導体層１２側から第１半導体層１２と反対方向に向かって断面積が小さくなる第２導電型の第２半導体層１３と、第１半導体層１２および第２半導体層１３に電気的に接続され、第１半導体層１２と第２半導体層１３との接合面１７に逆バイアス電圧を印加するための第１電極１４および第２電極１６と、を具備する。
【解決手段】第１導電型の第１半導体層１２と、第１半導体層１２上に形成され、第１半導体層１２の不純物濃度より低い不純物濃度を有するとともに、第１半導体層１２側から第１半導体層１２と反対方向に向かって断面積が小さくなる第２導電型の第２半導体層１３と、第１半導体層１２および第２半導体層１３に電気的に接続され、第１半導体層１２と第２半導体層１３との接合面１７に逆バイアス電圧を印加するための第１電極１４および第２電極１６と、を具備する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変容量ダイオードに関する。
【背景技術】
【０００２】
可変容量ダイオードは、印加する電位差によって生じる空乏層の広がりを制御することで、容量値を可変とするダイオードであり、主にラジオのチューニングに用いられる。
近年、１つの可変容量ダイオードで、できるだけ広いチューニングレンジを得るために、容量可変比の大きな可変容量ダイオードが求められている。
【０００３】
可変容量ダイオードの容量および可変比は、半導体層の不純物分布により定まるので、高い可変比を得るためには、不純物濃度を低くし、半導体層の厚さを大きくする必要がある（例えば特許文献１参照。）。
【０００４】
特許文献１に開示された可変容量ダイオードは、基板の一方の面に形成され、厚み方向に対してキャリア濃度が表面から漸次薄くなる方向に傾斜付けされた半導体層と、この半導体層の面に形成された表面電極と、上記基板の裏面に形成された裏面電極とを具備している。
半導体層に形成される不純物濃度の分布は表面がほぼ最高濃度とされ、この最高濃度から基板との接合面に向かってガウス分布特性に従って漸次濃度が薄くなる濃度分布特性を呈している。
【０００５】
然しながら、特許文献１に開示された可変容量ダイオードは、印加できる逆バイアス電圧は可変容量ダイオードのブレークダウン電圧までに制限されるので、キャリア濃度プロファイルだけでは、得られる容量可変比に限界があり、より大きな容量可変比を得るのが難しいという問題がある。
また、容量可変比を大きくとるほど、空乏層の厚さに応じた内部抵抗が増加し、Ｑ値が低下する問題がある。
【特許文献１】特開平９−２７５２１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、高い容量可変比を有する可変容量ダイオードを提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様の可変容量ダイオードは、第１導電型の第１半導体層と、前記第１半導体層上に形成され、前記第１半導体層の不純物濃度より低い不純物濃度を有するとともに、前記第１半導体層側から前記第１半導体層と反対方向に向かって断面積が小さくなる第２導電型の第２半導体層と、前記第１半導体層および前記第２半導体層に電気的に接続され、前記第１半導体層と前記第２半導体層との接合面に逆バイアス電圧を印加するための第１電極および第２電極と、を具備することを特徴としている。
【発明の効果】
【０００８】
本発明によれば、高い容量可変比を有する可変容量ダイオードが得られる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１０】
本発明の実施例１に係る可変容量ダイオードについて図１および図２を用いて説明する。図１は可変容量ダイオードを示す図で、図１（ａ）はその平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図、図２は本実施例の可変容量ダイオードの構造を比較例と対比して示す図で、図２（ａ）が本実施例の可変容量ダイオードを示す図、図２（ｂ）が比較例の可変容量ダイオードを示す図である。
【００１１】
図１に示すように、本実施例の可変容量ダイオード１０は、第１導電型の第１半導体層１２と、第１半導体層１２上に形成され、第１半導体層１２の不純物濃度より低い不純物濃度を有するとともに、第１半導体層１２側から第１半導体層１２と反対方向に向かって断面積が小さくなる第２導電型の第２半導体層１３と、第１半導体層１２および第２半導体層１３に電気的に接続され、第１半導体層１２と第２半導体層１３との接合面に逆バイアス電圧を印加するための第１電極１４および第２電極１５と、を具備している。
【００１２】
第１半導体層１２は、例えばＰ型半導体層であり、第２半導体層１３は、例えばＮ型半導体層である。第１半導体層１２は、半導体基板（図示せず）、例えばＰ型シリコン基板上に形成されている。
【００１３】
第１半導体層１２の下面には、図示しない半導体基板を介して第１電極（アノード電極）１４が形成され、第２半導体層１２の上面には、コンタクト層となるＮ型の高濃度層１５を介して第２電極（カソード電極）１６が形成されている。高濃度層１５は、第１電極１６とオーミックコンタクトを得るために設けられている。
【００１４】
第２半導体層１３は、第２半導体層１３側から第１半導体層１２側に向かって末広がり状に傾斜した４つの側面１３ａ、１３ｂ、１３ｃ、１３ｄを具備している。
これにより、第１半導体層１２側から第２半導体層１３側に向かって、第２半導体層１３の断面積が連続的に小さくなっている。
【００１５】
第２半導体層１３の不純物濃度Ｎｄを第１半導体層１２の不純物濃度Ｎａより十分小さく設定して、可変容量ダイオード１０に逆バイアス電圧を印加すると、空乏層はＰＮ接合１７から第２半導体層１３側へ伸びるとともに、空乏層の先端部の断面積がＰＮ接合１７の面積より小さくなる。
【００１６】
その結果、可変容量ダイオード１０の容量は、空乏層の伸びに応じて減少するとともに、空乏層の先端部の断面積の減少に応じて更に減少するので、空乏層の先端部の断面積が一定である場合に比べて、より大きな容量可変比を得ることが可能である。
【００１７】
図２は本実施例の可変容量ダイオードの構造を比較例と対比して示す図で、図２（ａ）が本実施例の可変容量ダイオードを示す図、図２（ｂ）が比較例の可変容量ダイオードを示す図である。
ここで、比較例とは、第２半導体層１３の側面１３ａ〜１３ｄが傾斜していない可変容量ダイオードのことである。始めに、比較例について説明する。
【００１８】
図２（ｂ）に示すように、比較例の可変容量ダイオードは、周知のように、ＰＮ接合の面積Ｓ０と空乏層の先端部の面積Ｓ２が等しいので、容量Ｃ２はＰＮ接合の面積Ｓ０に比例し、空乏層の厚さｔ２に反比例する。
【００１９】
一方、本実施例の可変容量ダイオード１０は、空乏層の先端部の面積Ｓ１がＰＮ接合の面積Ｓ０より小さいので、容量Ｃ１はＰＮ接合の面積Ｓ０と空乏層の先端部の面積Ｓ１の相乗平均に比例し、空乏層の厚さｔ１に反比例する。
【００２０】
逆バイアス電圧を印加していないときの容量Ｃｍａｘは、本実施例と比較例とで等しいが、最大逆バイアス電圧を印加したときの容量Ｃｍｉｎは、本実施例は比較例より小さくなる。
従って、本実施例の可変容量ダイオード１０は、比較例の可変容量ダイオードより大きな容量可変比Ｃｍａｘ／Ｃｍｉｎが得られる。
【００２１】
可変容量ダイオードの等価回路は、空乏層による容量Ｃと空乏層以外の部分の抵抗Ｒとの直列回路で表される。
比較例において、第２半導体層の不純物濃度が本実施例と同じ場合に、本実施例と同じ容量可変比を得るには、第２半導体層１３の厚さを本実施例より厚くする必要がある。
これにより、比較例では、本実施例より抵抗Ｒが増加し、Ｑ値（１／ωＣＲ）が低下する。
【００２２】
次に、可変容量ダイオード１０の製造方法について説明する。図３は可変容量ダイオード１０の製造工程を順に示す断面図である。
【００２３】
図３（ａ）に示すように、図示しない半導体基板上に第１半導体層１２、第２半導体層１３を、例えば気相成長法により順次形成し、第２半導体層１３上に高濃度層１５を、例えば不純物拡散法により形成する。
次に、第２半導体層１３上に複数の第２電極１６を形成し、半導体基板の裏面に第１電極１４を形成する。
【００２４】
次に、図３（ｂ）に示すように、隣接する第１電極１４の間に、第１半導体層１２に達する溝２０を形成する。
溝２０の形成は、例えば第２電極１６をマスク材で被覆し、弗酸、硝酸、酢酸の混合液を用いて第２半導体層１３をＰＮ接合１７の手前までメサエッチングすることにより行う。
【００２５】
次に、図３（ｃ）に示すように、溝２０の内側に絶縁膜（図示せず）、例えば塗布法によりポリイミド膜、ＣＶＤ（Chemical Vapor Deposition）法によりＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜などを形成し、第２半導体層１３の側面１３ａ〜１３ｄを保護する。
次に、溝２０に沿って半導体基板をダイシングし、個々のチップに分離することにより、図１に示す可変容量ダイオード１０が得られる。
【００２６】
以上説明したように、本実施例の可変容量ダイオード１０は、第２半導体層１３側から第１半導体層１２側に向かって末広がり状に傾斜した側面１３ａ〜１３ｄを有する第２導電型の第２半導体層１３を具備している。
【００２７】
その結果、第１半導体層１２側から第２半導体層１３側に向かって第２半導体層１３の断面積が小さくなるので、逆バイアス電圧を印加したときに、容量Ｃが空乏層の伸びに応じて減少するとともに、空乏層の先端部の断面積の減少に応じて更に減少する。従って、高い容量可変比を有する可変容量ダイオード１０が得られる。
【００２８】
ここでは、末広がり状に傾斜した側面１３ａ〜１３ｄをメサエッチングにより形成する場合について説明したが、刃先がＶ字状のブレードを用いて第２半導体層１３をＰＮ接合１７の手前までダイシングし、ウエットエッチングによりダイシングダメージを除去することにより行っても構わない。
【実施例２】
【００２９】
本発明の実施例２に係る可変容量ダイオードについて、図４および図５を用いて説明する。図４は可変容量ダイオードを示す図で、図４（ａ）はその平面図、図４（ｂ）は図４（ａ）のＢ−Ｂ線に沿って切断し矢印方向に眺めた断面図である。
【００３０】
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例１と異なる点は、第２半導体層に深さの異なる複数の溝を形成したことにある。
【００３１】
即ち、図４に示すように、本実施例の可変容量ダイオード３０は、高濃度層１５を貫通し、深さの異なる複数の溝３１ａ、３１ｂ、３１ｃ、３１ｄと、溝３１ａ、３１ｂ、３１ｃ、３１ｄ内側に形成された絶縁膜３２ａ、３２ｂ、３２ｃ、３２ｄと、を有する第２半導体層３３を具備している。
【００３２】
溝３１ａ、３１ｂ、３１ｃ、３１ｄはストライプ状に形成されている。絶縁膜３２ａ、３２ｂ、３２ｃ、３２ｄは、ストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄにそれぞれ埋め込まれている。従って、直接表示できないストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄを、矢印の引き出し線で示している。
【００３３】
ストライプ状の溝３１ａ、３１ｄは、第２半導体層３３の上面からＰＮ接合１７の手前の深さＤ３に形成されている。
ストライプ状の溝３１ｂは、第２半導体層３３の上面から深さＤ３より浅く深さＤ２に形成されている。
ストライプ状の溝３１ｃは、第２半導体層３３の上面から深さＤ２より浅く深さＤ１に形成されている。
これにより、第１半導体層１２側から第１半導体層１２と反対方向に向かって、断面積が離散的に小さくなる第２半導体層３３が得られる。
【００３４】
可変容量ダイオード３０に逆バイアス電圧を印加していき、空乏層の先端部が溝３１ａ、３１ｄに達すると、空乏層の面積ＳはＰＮ接合１７の面積Ｓ０より、溝３１ａ、３１ｄの断面積Ｓａ分だけ小さくなる（Ｓ＝Ｓ０−２Ｓａ）。
空乏層の先端部が溝３１ｂに達すると、空乏層の面積Ｓは溝３１ｂの断面積Ｓｂ分だけ更に小さくなる（Ｓ＝Ｓ０−２Ｓａ−Ｓｂ）。
空乏層の先端部が溝３１ｃに達すると、空乏層の面積Ｓは溝３１ｃの断面積Ｓｃ分だけ更に小さくなる（Ｓ＝Ｓ０−２Ｓａ−Ｓｂ−Ｓｃ）。
【００３５】
その結果、可変容量ダイオード３０の容量Ｃは、空乏層の伸びに応じて減少するとともに、空乏層の先端部の断面積の減少に応じて更に減少するので、空乏層の先端部の断面積が一定である場合に比べて、より大きな容量可変比を得ることが可能である。
ストライプ状の溝の深さ、溝の断面積およびストライプ状の溝の本数に依存して、逆バイアス電圧依存性が離散的に変化する可変容量ダイオード３０が得られる。
【００３６】
次に、可変容量ダイオード３０の製造方法について説明する。図５は可変容量ダイオード３０の製造工程を順に示す断面図である。
【００３７】
図５（ａ）に示すように、高濃度層１５上にストライプ状の溝３１ａ、３１ｄに対応する開口を有するレジスト膜４０を形成する。
次に、レジスト膜４０をマスクとして、ＲＩＥ（Reactive Ion Etching）法により高濃度層１５を貫通し、第２半導体層３３に深さＤ３のストライプ状の溝３１ａ、３１ｄを形成する。
【００３８】
次に、図５（ｂ）に示すように、レジスト膜４０を除去した後、ストライプ状の溝３１ａ、３１ｄを埋め込んで、高濃度層１５上にストライプ状の溝３１ｂに対応する開口を有するレジスト膜４１を形成する。
次に、レジスト膜４１をマスクとして、ＲＩＥ法により高濃度層１５を貫通し、第２半導体層３３に深さＤ２のストライプ状の溝３１ｂを形成する。
【００３９】
次に、図５（ｃ）に示すように、レジスト膜４１を除去した後、ストライプ状の溝３１ａ、３１ｂ、３１ｄを埋め込んで、高濃度層１５上にストライプ状の溝３１ｃに対応する開口を有するレジスト膜４２を形成する。
次に、レジスト膜４２をマスクとして、ＲＩＥ法により高濃度層１５を貫通し、第２半導体層３３に深さＤ１のストライプ状の溝３１ｃを形成する。
【００４０】
次に、レジスト膜４２を除去した後、例えばＣＶＤ法によりストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄを埋め込むように高濃度層１５上にＴＥＯＳ膜を形成する。
次に、例えばＣＭＰ（Chemical Mechanical Polishing）法により高濃度層１５が露出するまで、余分なＴＥＯＳ膜を除去する。
【００４１】
これにより、高濃度層１５を貫通し、深さの異なる複数のストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄを有し、ストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄの内側に絶縁膜３２ａ、３２ｂ、３２ｃ、３２ｄが形成された第２半導体層３３が得られる。
【００４２】
次に、半導体基板の裏面に第１電極１４を形成し、絶縁膜３２ａ、３２ｂ、３２ｃ、３２ｄを含む高濃度層１５上に第２電極１６を形成することにより、図４に示す可変容量ダイオード３０が得られる。
【００４３】
以上説明したように、本実施例の可変容量ダイオード３０は、高濃度層１５を貫通し、深さの異なる複数のストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄを有する第２半導体層３３を具備している。
【００４４】
これにより、ストライプ状の溝の深さ、溝の断面積およびストライプ状の溝の本数に依存して、容量Ｃの逆バイアス電圧依存性が離散的に変化せられる利点がある。可変容量ダイオードの容量の逆バイアス電圧依存性を離散的に変えたい用途に適している。
【００４５】
ここでは、深さの異なる溝３１ａ、３１ｂ、３１ｃ、３１ｄがストライプ状である場合について説明したが、柱状の溝であっても構わない。また、ストライプ状の溝と柱状の溝の組合せであっても構わない。
【００４６】
ストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄの内側に形成された絶縁膜３２ａ、３２ｂ、３２ｃ、３２ｄは、動作原理上は無くても構わないが、ストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄの内面を保護するとともに、表面を平坦化するために設けることが適当である。
【００４７】
絶縁膜３２ａ、３２ｂ、３２ｃ、３２ｄがＴＥＯＳ膜である場合について説明したが、その他の絶縁膜、例えばＢＰＳＧ（Boron Phosphor Silicate Glass）膜、ポリイミド膜などでも構わない。
【００４８】
ストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄは、以下のようにして形成することもできる。
始めに、高濃度層１５上にストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄに対応する開口を有するレジスト膜を形成し、このレジスト膜をマスクとして、ＲＩＥ法により高濃度層１５を貫通し、第２半導体層３３に深さＤ１のストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄを形成する。
【００４９】
次に、レジスト膜を除去した後、ストライプ状の溝３１ｃを埋め込んで、高濃度層１５上にストライプ状の溝３１ａ、３１ｂ、３１ｄに対応する開口を有するレジスト膜を形成し、このレジスト膜をマスクとして、ＲＩＥ法により高濃度層１５を貫通し、第２半導体層３３に深さＤ２のストライプ状の溝３１ａ、３１ｂ、３１ｄを形成する。
【００５０】
次に、レジスト膜を除去した後、ストライプ状の溝３１ｂ、３１ｃを埋め込んで、高濃度層１５上にストライプ状の溝３１ａ、３１ｄに対応する開口を有するレジスト膜を形成し、このレジスト膜をマスクとして、ＲＩＥ法により高濃度層１５を貫通し、第２半導体層３３に深さＤ３のストライプ状の溝３１ａ、３１ｄを形成する。
【実施例３】
【００５１】
本発明の実施例３に係る可変容量ダイオードについて、図６および図７を用いて説明する。図６は可変容量ダイオードを示す斜視図、図７は可変容量ダイオードの製造工程を順に示す断面図である。
【００５２】
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例１と異なる点は、第２半導体層にＶ字状の溝を一方向に形成したことにある。
【００５３】
即ち、図６に示すように、本実施例の可変容量ダイオード５０は、高濃度層１５を貫通して、一方向（紙面のＹ方向）に形成されたＶ字状の溝５１と、Ｖ字状の溝５１の内側に形成された絶縁膜５２とを有する第２半導体層５３を具備している。
【００５４】
Ｖ字状の溝５１は、第２半導体層５３の上面からＰＮ接合１７の手前の深さＤ４に複数形成されている。
絶縁膜５２は、Ｖ字状の溝５１に埋め込まれている。従って、直接表示できないＶ字状の溝５１を、矢印の引き出し線で示している。
これにより、第１半導体層１２側から第１半導体層１２と反対方向に向かって、断面積が連続的に小さくなる第２半導体層５３が得られる。
【００５５】
第２半導体層５３は、ＰＮ接合１７から不純物濃度が階段状に小さくなるように、第１半導体層１２側からＮ＋層５３ａと、Ｎ層５３ｂと、Ｎ−層５３ｃとを有している。
これにより、不純物濃度が低い層ほど空乏層の伸びが大きくなり、それに応じて空乏層の先端部の断面積の減少が加速されるので、より大きな容量可変比を得ることが可能である。
【００５６】
Ｖ字状の溝５１の幅および配列ピッチは、所望の容量可変比が得られるように適宜設定することができる。
例えば、Ｖ字状の溝５１の幅とピッチの比を１：２とすると、最大逆バイアス電圧を印加したときの空乏層の先端部の面積Ｓ１を、ＰＮ接合１７の面積Ｓ０の１／２とすることができる。
【００５７】
次に、可変容量ダイオード５０の製造方法について説明する。図７は可変容量ダイオード５０の製造工程を順に示す断面図である。
図７（ａ）に示すように、高濃度層１５上にストライプ状の開口６０ａを有するレジスト膜６０を形成する。開口の幅は、Ｖ字状の溝５１の底面の幅程度とする。
【００５８】
次に、図７（ｂ）に示すように、レジスト膜６０をマスクとして、高濃度層１５、第２半導体層５３を異方性エッチングする。
異方性エッチングは、レジスト膜６０をエッチングするための酸素ガスと高濃度層１５、第２半導体層５３であるシリコン膜をエッチングするための塩素系／フッ素系ガス（ＣＣｌ４、ＣＦ４など）との混合ガスを用いたＲＩＥ法により、シリコン膜とレジスト膜６０の選択比が小さくなる条件で行う。
【００５９】
即ち、シリコン膜のエッチング速度と、レジスト膜６０のエッチング速度の差が小さくなるようにして、シリコン膜をエッチングしつつ、レジスト膜６０もエッチングされるようにする。
【００６０】
その結果、レジスト膜６０が細るにつれて、隣接するレジスト膜６０の間隔が徐々に大きくなるので、シリコン膜は深さ向にエッチングされるとともに、横方向にもエッチングされて細くなり、Ｖ字状の溝５１が形成される。
【００６１】
次に、レジスト膜６０を除去した後、例えばＣＶＤ法によりＶ字状の溝５１を埋め込むように高濃度層１５上にＴＥＯＳ膜を形成し、ＣＭＰ法により高濃度層１５が露出するまで、余分なＴＥＯＳ膜を除去する。
これにより、高濃度層１５を貫通したＶ字状の溝５１を有し、Ｖ字状の溝５１の内側に絶縁膜５２が形成された第２半導体層５３が得られる。
【００６２】
次に、半導体基板の裏面に第１電極１４を形成し、絶縁膜５２を含む高濃度層１５上に第２電極１６を形成することにより、図６に示す可変容量ダイオード５０が得られる。
【００６３】
以上説明したように、本実施例の可変容量ダイオード５０は、一方向に形成されたＶ字状の溝５１を有する第２半導体層５３を具備している。
これにより、表面が平坦で、容量Ｃが連続して変化する可変容量ダイオード５０が得られるので、ＶＣＯ（Voltage Controlled Oscillator）などの半導体集積装置にモノリシックに組み込むことができる利点がある。
【００６４】
ここでは、第２半導体層５３の不純物濃度が階段状分布である場合について説明したが、不純物濃度が超階段型分布、または傾斜型分布であっても構わない。所望の容量の電圧依存性が得られるように適宜設定することができる。
【００６５】
Ｖ字状の溝５１の深さＤ４が、ＰＮ接合１７より手前である場合について説明したが、ＰＮ接合１７を超える深さとすることも可能である。
ただし、信頼性の確保、チップ面積の有効利用の観点から、ＰＮ接合１７を横切らない深さであることが望ましい。本実施例以外の実施例についても同様である。
【００６６】
レジスト膜６０の断面形状が矩形状である場合について説明したが、Ｖ字状の溝５１の底面の幅と深さの比であるアスペクトに応じて、断面形状を予め山型形状にしておくことが望ましい。
【実施例４】
【００６７】
本発明の実施例４に係る可変容量ダイオードについて、図８を用いて説明する。図８は可変容量ダイオードを示す斜視図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例１と異なる点は、第２半導体層にＶ字状の溝を十字方向に形成したことにある。
【００６８】
即ち、図８に示すように、本実施例の可変容量ダイオード７０は、高濃度層１５を貫通して、十字方向（紙面のＹ方向およびＸ方向）に形成されたＶ字状の溝５１、７１と、Ｖ字状の溝５１、７１の内側に形成された絶縁膜７２とを有する第２半導体層７３を具備している。
【００６９】
Ｖ字状の溝５１、７１は、第２半導体層５３の上面からＰＮ接合１７の手前の深さＤ４にそれぞれ複数形成されている。
絶縁膜７２は、Ｖ字状の溝５１、７１に埋め込まれている。従って、直接表示できないＶ字状の溝５１、７１を、矢印の引き出し線で示している。
【００７０】
これにより、第１半導体層１２側から第１半導体層１２と反対方向に向かって、断面積が連続的に小さくなる第２半導体層７３が得られる。
【００７１】
第２半導体層７３の上面の面積は、Ｖ字状の溝５１のみの場合より小さくなるので、最大逆バイアス電圧を印加したときの空乏層の先端部の面積Ｓ１を更に小さくすることができ、より容量可変比を大きくすることが可能である。
Ｖ字状の溝５１、７１の幅およびピッチは、所望の容量可変比が得られるように適宜設定することができる。
例えば、Ｖ字状の溝５１、７１とも、幅とピッチの比を１：２とすると、最大逆バイアス電圧を印加したときの空乏層の先端部の面積Ｓ１を、ＰＮ接合１７の面積Ｓ０の１／４とすることができる。
【００７２】
可変容量ダイオード７０の製造方法については、図７と同様であり、その説明は省略する。
【００７３】
以上説明したように、本実施例の可変容量ダイオード７０は、高濃度層１５を貫通して、十字方向に形成されたＶ字状の溝５１、７１有する第２半導体層７３を具備している。
その結果、一方向にＶ字状の溝を形成した場合に比べて、より大きな容量可変比が得られる利点がある。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施例１に係る可変容量ダイオードを示す図で、図１（ａ）はその平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図。
【図２】本発明の実施例１に係る可変容量ダイオードの製造工程を順に示す断面図。
【図３】本発明の実施例１に係る可変容量ダイオードの構造を比較例と対比して示す図で、図３（ａ）が本実施例の可変容量ダイオードを示す図、図３（ｂ）が比較例の可変容量ダイオードを示す図。
【図４】本発明の実施例２に係る可変容量ダイオードを示す図で、図４（ａ）はその平面図、図４（ｂ）は図４（ａ）のＢ−Ｂ線に沿って切断し矢印方向に眺めた断面図。
【図５】本発明の比較例２に係る可変容量ダイオードの製造工程を順に示す断面図。
【図６】本発明の実施例３に係る可変容量ダイオードを示す斜視図。
【図７】本発明の比較例３に係る可変容量ダイオードの製造工程を順に示す断面図。
【図８】本発明の実施例４に係る可変容量ダイオードを示す斜視図。
【符号の説明】
【００７５】
１０、３０、５０、７０ 可変容量ダイオード
１１ 半導体基板
１２、５２ 第１半導体層
１３、３３、５３、７３ 第２半導体層
１３ａ、１３ｂ、１３ｃ、１３ｄ 側面
１４、５４ 第１電極
１５、５５ 高濃度層
１６、５６ 第２電極
１７ ＰＮ接合
２０、３１ａ、３１ｂ、３１ｃ、３１ｄ、５１、７１ 溝
３２ａ、３２ｂ、３２ｃ、３２ｄ、５２、７２ 絶縁膜
４０、４１、４２、６０ レジスト膜
６０ａ 開口
【技術分野】
【０００１】
本発明は、可変容量ダイオードに関する。
【背景技術】
【０００２】
可変容量ダイオードは、印加する電位差によって生じる空乏層の広がりを制御することで、容量値を可変とするダイオードであり、主にラジオのチューニングに用いられる。
近年、１つの可変容量ダイオードで、できるだけ広いチューニングレンジを得るために、容量可変比の大きな可変容量ダイオードが求められている。
【０００３】
可変容量ダイオードの容量および可変比は、半導体層の不純物分布により定まるので、高い可変比を得るためには、不純物濃度を低くし、半導体層の厚さを大きくする必要がある（例えば特許文献１参照。）。
【０００４】
特許文献１に開示された可変容量ダイオードは、基板の一方の面に形成され、厚み方向に対してキャリア濃度が表面から漸次薄くなる方向に傾斜付けされた半導体層と、この半導体層の面に形成された表面電極と、上記基板の裏面に形成された裏面電極とを具備している。
半導体層に形成される不純物濃度の分布は表面がほぼ最高濃度とされ、この最高濃度から基板との接合面に向かってガウス分布特性に従って漸次濃度が薄くなる濃度分布特性を呈している。
【０００５】
然しながら、特許文献１に開示された可変容量ダイオードは、印加できる逆バイアス電圧は可変容量ダイオードのブレークダウン電圧までに制限されるので、キャリア濃度プロファイルだけでは、得られる容量可変比に限界があり、より大きな容量可変比を得るのが難しいという問題がある。
また、容量可変比を大きくとるほど、空乏層の厚さに応じた内部抵抗が増加し、Ｑ値が低下する問題がある。
【特許文献１】特開平９−２７５２１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、高い容量可変比を有する可変容量ダイオードを提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様の可変容量ダイオードは、第１導電型の第１半導体層と、前記第１半導体層上に形成され、前記第１半導体層の不純物濃度より低い不純物濃度を有するとともに、前記第１半導体層側から前記第１半導体層と反対方向に向かって断面積が小さくなる第２導電型の第２半導体層と、前記第１半導体層および前記第２半導体層に電気的に接続され、前記第１半導体層と前記第２半導体層との接合面に逆バイアス電圧を印加するための第１電極および第２電極と、を具備することを特徴としている。
【発明の効果】
【０００８】
本発明によれば、高い容量可変比を有する可変容量ダイオードが得られる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１０】
本発明の実施例１に係る可変容量ダイオードについて図１および図２を用いて説明する。図１は可変容量ダイオードを示す図で、図１（ａ）はその平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図、図２は本実施例の可変容量ダイオードの構造を比較例と対比して示す図で、図２（ａ）が本実施例の可変容量ダイオードを示す図、図２（ｂ）が比較例の可変容量ダイオードを示す図である。
【００１１】
図１に示すように、本実施例の可変容量ダイオード１０は、第１導電型の第１半導体層１２と、第１半導体層１２上に形成され、第１半導体層１２の不純物濃度より低い不純物濃度を有するとともに、第１半導体層１２側から第１半導体層１２と反対方向に向かって断面積が小さくなる第２導電型の第２半導体層１３と、第１半導体層１２および第２半導体層１３に電気的に接続され、第１半導体層１２と第２半導体層１３との接合面に逆バイアス電圧を印加するための第１電極１４および第２電極１５と、を具備している。
【００１２】
第１半導体層１２は、例えばＰ型半導体層であり、第２半導体層１３は、例えばＮ型半導体層である。第１半導体層１２は、半導体基板（図示せず）、例えばＰ型シリコン基板上に形成されている。
【００１３】
第１半導体層１２の下面には、図示しない半導体基板を介して第１電極（アノード電極）１４が形成され、第２半導体層１２の上面には、コンタクト層となるＮ型の高濃度層１５を介して第２電極（カソード電極）１６が形成されている。高濃度層１５は、第１電極１６とオーミックコンタクトを得るために設けられている。
【００１４】
第２半導体層１３は、第２半導体層１３側から第１半導体層１２側に向かって末広がり状に傾斜した４つの側面１３ａ、１３ｂ、１３ｃ、１３ｄを具備している。
これにより、第１半導体層１２側から第２半導体層１３側に向かって、第２半導体層１３の断面積が連続的に小さくなっている。
【００１５】
第２半導体層１３の不純物濃度Ｎｄを第１半導体層１２の不純物濃度Ｎａより十分小さく設定して、可変容量ダイオード１０に逆バイアス電圧を印加すると、空乏層はＰＮ接合１７から第２半導体層１３側へ伸びるとともに、空乏層の先端部の断面積がＰＮ接合１７の面積より小さくなる。
【００１６】
その結果、可変容量ダイオード１０の容量は、空乏層の伸びに応じて減少するとともに、空乏層の先端部の断面積の減少に応じて更に減少するので、空乏層の先端部の断面積が一定である場合に比べて、より大きな容量可変比を得ることが可能である。
【００１７】
図２は本実施例の可変容量ダイオードの構造を比較例と対比して示す図で、図２（ａ）が本実施例の可変容量ダイオードを示す図、図２（ｂ）が比較例の可変容量ダイオードを示す図である。
ここで、比較例とは、第２半導体層１３の側面１３ａ〜１３ｄが傾斜していない可変容量ダイオードのことである。始めに、比較例について説明する。
【００１８】
図２（ｂ）に示すように、比較例の可変容量ダイオードは、周知のように、ＰＮ接合の面積Ｓ０と空乏層の先端部の面積Ｓ２が等しいので、容量Ｃ２はＰＮ接合の面積Ｓ０に比例し、空乏層の厚さｔ２に反比例する。
【００１９】
一方、本実施例の可変容量ダイオード１０は、空乏層の先端部の面積Ｓ１がＰＮ接合の面積Ｓ０より小さいので、容量Ｃ１はＰＮ接合の面積Ｓ０と空乏層の先端部の面積Ｓ１の相乗平均に比例し、空乏層の厚さｔ１に反比例する。
【００２０】
逆バイアス電圧を印加していないときの容量Ｃｍａｘは、本実施例と比較例とで等しいが、最大逆バイアス電圧を印加したときの容量Ｃｍｉｎは、本実施例は比較例より小さくなる。
従って、本実施例の可変容量ダイオード１０は、比較例の可変容量ダイオードより大きな容量可変比Ｃｍａｘ／Ｃｍｉｎが得られる。
【００２１】
可変容量ダイオードの等価回路は、空乏層による容量Ｃと空乏層以外の部分の抵抗Ｒとの直列回路で表される。
比較例において、第２半導体層の不純物濃度が本実施例と同じ場合に、本実施例と同じ容量可変比を得るには、第２半導体層１３の厚さを本実施例より厚くする必要がある。
これにより、比較例では、本実施例より抵抗Ｒが増加し、Ｑ値（１／ωＣＲ）が低下する。
【００２２】
次に、可変容量ダイオード１０の製造方法について説明する。図３は可変容量ダイオード１０の製造工程を順に示す断面図である。
【００２３】
図３（ａ）に示すように、図示しない半導体基板上に第１半導体層１２、第２半導体層１３を、例えば気相成長法により順次形成し、第２半導体層１３上に高濃度層１５を、例えば不純物拡散法により形成する。
次に、第２半導体層１３上に複数の第２電極１６を形成し、半導体基板の裏面に第１電極１４を形成する。
【００２４】
次に、図３（ｂ）に示すように、隣接する第１電極１４の間に、第１半導体層１２に達する溝２０を形成する。
溝２０の形成は、例えば第２電極１６をマスク材で被覆し、弗酸、硝酸、酢酸の混合液を用いて第２半導体層１３をＰＮ接合１７の手前までメサエッチングすることにより行う。
【００２５】
次に、図３（ｃ）に示すように、溝２０の内側に絶縁膜（図示せず）、例えば塗布法によりポリイミド膜、ＣＶＤ（Chemical Vapor Deposition）法によりＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜などを形成し、第２半導体層１３の側面１３ａ〜１３ｄを保護する。
次に、溝２０に沿って半導体基板をダイシングし、個々のチップに分離することにより、図１に示す可変容量ダイオード１０が得られる。
【００２６】
以上説明したように、本実施例の可変容量ダイオード１０は、第２半導体層１３側から第１半導体層１２側に向かって末広がり状に傾斜した側面１３ａ〜１３ｄを有する第２導電型の第２半導体層１３を具備している。
【００２７】
その結果、第１半導体層１２側から第２半導体層１３側に向かって第２半導体層１３の断面積が小さくなるので、逆バイアス電圧を印加したときに、容量Ｃが空乏層の伸びに応じて減少するとともに、空乏層の先端部の断面積の減少に応じて更に減少する。従って、高い容量可変比を有する可変容量ダイオード１０が得られる。
【００２８】
ここでは、末広がり状に傾斜した側面１３ａ〜１３ｄをメサエッチングにより形成する場合について説明したが、刃先がＶ字状のブレードを用いて第２半導体層１３をＰＮ接合１７の手前までダイシングし、ウエットエッチングによりダイシングダメージを除去することにより行っても構わない。
【実施例２】
【００２９】
本発明の実施例２に係る可変容量ダイオードについて、図４および図５を用いて説明する。図４は可変容量ダイオードを示す図で、図４（ａ）はその平面図、図４（ｂ）は図４（ａ）のＢ−Ｂ線に沿って切断し矢印方向に眺めた断面図である。
【００３０】
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例１と異なる点は、第２半導体層に深さの異なる複数の溝を形成したことにある。
【００３１】
即ち、図４に示すように、本実施例の可変容量ダイオード３０は、高濃度層１５を貫通し、深さの異なる複数の溝３１ａ、３１ｂ、３１ｃ、３１ｄと、溝３１ａ、３１ｂ、３１ｃ、３１ｄ内側に形成された絶縁膜３２ａ、３２ｂ、３２ｃ、３２ｄと、を有する第２半導体層３３を具備している。
【００３２】
溝３１ａ、３１ｂ、３１ｃ、３１ｄはストライプ状に形成されている。絶縁膜３２ａ、３２ｂ、３２ｃ、３２ｄは、ストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄにそれぞれ埋め込まれている。従って、直接表示できないストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄを、矢印の引き出し線で示している。
【００３３】
ストライプ状の溝３１ａ、３１ｄは、第２半導体層３３の上面からＰＮ接合１７の手前の深さＤ３に形成されている。
ストライプ状の溝３１ｂは、第２半導体層３３の上面から深さＤ３より浅く深さＤ２に形成されている。
ストライプ状の溝３１ｃは、第２半導体層３３の上面から深さＤ２より浅く深さＤ１に形成されている。
これにより、第１半導体層１２側から第１半導体層１２と反対方向に向かって、断面積が離散的に小さくなる第２半導体層３３が得られる。
【００３４】
可変容量ダイオード３０に逆バイアス電圧を印加していき、空乏層の先端部が溝３１ａ、３１ｄに達すると、空乏層の面積ＳはＰＮ接合１７の面積Ｓ０より、溝３１ａ、３１ｄの断面積Ｓａ分だけ小さくなる（Ｓ＝Ｓ０−２Ｓａ）。
空乏層の先端部が溝３１ｂに達すると、空乏層の面積Ｓは溝３１ｂの断面積Ｓｂ分だけ更に小さくなる（Ｓ＝Ｓ０−２Ｓａ−Ｓｂ）。
空乏層の先端部が溝３１ｃに達すると、空乏層の面積Ｓは溝３１ｃの断面積Ｓｃ分だけ更に小さくなる（Ｓ＝Ｓ０−２Ｓａ−Ｓｂ−Ｓｃ）。
【００３５】
その結果、可変容量ダイオード３０の容量Ｃは、空乏層の伸びに応じて減少するとともに、空乏層の先端部の断面積の減少に応じて更に減少するので、空乏層の先端部の断面積が一定である場合に比べて、より大きな容量可変比を得ることが可能である。
ストライプ状の溝の深さ、溝の断面積およびストライプ状の溝の本数に依存して、逆バイアス電圧依存性が離散的に変化する可変容量ダイオード３０が得られる。
【００３６】
次に、可変容量ダイオード３０の製造方法について説明する。図５は可変容量ダイオード３０の製造工程を順に示す断面図である。
【００３７】
図５（ａ）に示すように、高濃度層１５上にストライプ状の溝３１ａ、３１ｄに対応する開口を有するレジスト膜４０を形成する。
次に、レジスト膜４０をマスクとして、ＲＩＥ（Reactive Ion Etching）法により高濃度層１５を貫通し、第２半導体層３３に深さＤ３のストライプ状の溝３１ａ、３１ｄを形成する。
【００３８】
次に、図５（ｂ）に示すように、レジスト膜４０を除去した後、ストライプ状の溝３１ａ、３１ｄを埋め込んで、高濃度層１５上にストライプ状の溝３１ｂに対応する開口を有するレジスト膜４１を形成する。
次に、レジスト膜４１をマスクとして、ＲＩＥ法により高濃度層１５を貫通し、第２半導体層３３に深さＤ２のストライプ状の溝３１ｂを形成する。
【００３９】
次に、図５（ｃ）に示すように、レジスト膜４１を除去した後、ストライプ状の溝３１ａ、３１ｂ、３１ｄを埋め込んで、高濃度層１５上にストライプ状の溝３１ｃに対応する開口を有するレジスト膜４２を形成する。
次に、レジスト膜４２をマスクとして、ＲＩＥ法により高濃度層１５を貫通し、第２半導体層３３に深さＤ１のストライプ状の溝３１ｃを形成する。
【００４０】
次に、レジスト膜４２を除去した後、例えばＣＶＤ法によりストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄを埋め込むように高濃度層１５上にＴＥＯＳ膜を形成する。
次に、例えばＣＭＰ（Chemical Mechanical Polishing）法により高濃度層１５が露出するまで、余分なＴＥＯＳ膜を除去する。
【００４１】
これにより、高濃度層１５を貫通し、深さの異なる複数のストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄを有し、ストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄの内側に絶縁膜３２ａ、３２ｂ、３２ｃ、３２ｄが形成された第２半導体層３３が得られる。
【００４２】
次に、半導体基板の裏面に第１電極１４を形成し、絶縁膜３２ａ、３２ｂ、３２ｃ、３２ｄを含む高濃度層１５上に第２電極１６を形成することにより、図４に示す可変容量ダイオード３０が得られる。
【００４３】
以上説明したように、本実施例の可変容量ダイオード３０は、高濃度層１５を貫通し、深さの異なる複数のストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄを有する第２半導体層３３を具備している。
【００４４】
これにより、ストライプ状の溝の深さ、溝の断面積およびストライプ状の溝の本数に依存して、容量Ｃの逆バイアス電圧依存性が離散的に変化せられる利点がある。可変容量ダイオードの容量の逆バイアス電圧依存性を離散的に変えたい用途に適している。
【００４５】
ここでは、深さの異なる溝３１ａ、３１ｂ、３１ｃ、３１ｄがストライプ状である場合について説明したが、柱状の溝であっても構わない。また、ストライプ状の溝と柱状の溝の組合せであっても構わない。
【００４６】
ストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄの内側に形成された絶縁膜３２ａ、３２ｂ、３２ｃ、３２ｄは、動作原理上は無くても構わないが、ストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄの内面を保護するとともに、表面を平坦化するために設けることが適当である。
【００４７】
絶縁膜３２ａ、３２ｂ、３２ｃ、３２ｄがＴＥＯＳ膜である場合について説明したが、その他の絶縁膜、例えばＢＰＳＧ（Boron Phosphor Silicate Glass）膜、ポリイミド膜などでも構わない。
【００４８】
ストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄは、以下のようにして形成することもできる。
始めに、高濃度層１５上にストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄに対応する開口を有するレジスト膜を形成し、このレジスト膜をマスクとして、ＲＩＥ法により高濃度層１５を貫通し、第２半導体層３３に深さＤ１のストライプ状の溝３１ａ、３１ｂ、３１ｃ、３１ｄを形成する。
【００４９】
次に、レジスト膜を除去した後、ストライプ状の溝３１ｃを埋め込んで、高濃度層１５上にストライプ状の溝３１ａ、３１ｂ、３１ｄに対応する開口を有するレジスト膜を形成し、このレジスト膜をマスクとして、ＲＩＥ法により高濃度層１５を貫通し、第２半導体層３３に深さＤ２のストライプ状の溝３１ａ、３１ｂ、３１ｄを形成する。
【００５０】
次に、レジスト膜を除去した後、ストライプ状の溝３１ｂ、３１ｃを埋め込んで、高濃度層１５上にストライプ状の溝３１ａ、３１ｄに対応する開口を有するレジスト膜を形成し、このレジスト膜をマスクとして、ＲＩＥ法により高濃度層１５を貫通し、第２半導体層３３に深さＤ３のストライプ状の溝３１ａ、３１ｄを形成する。
【実施例３】
【００５１】
本発明の実施例３に係る可変容量ダイオードについて、図６および図７を用いて説明する。図６は可変容量ダイオードを示す斜視図、図７は可変容量ダイオードの製造工程を順に示す断面図である。
【００５２】
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例１と異なる点は、第２半導体層にＶ字状の溝を一方向に形成したことにある。
【００５３】
即ち、図６に示すように、本実施例の可変容量ダイオード５０は、高濃度層１５を貫通して、一方向（紙面のＹ方向）に形成されたＶ字状の溝５１と、Ｖ字状の溝５１の内側に形成された絶縁膜５２とを有する第２半導体層５３を具備している。
【００５４】
Ｖ字状の溝５１は、第２半導体層５３の上面からＰＮ接合１７の手前の深さＤ４に複数形成されている。
絶縁膜５２は、Ｖ字状の溝５１に埋め込まれている。従って、直接表示できないＶ字状の溝５１を、矢印の引き出し線で示している。
これにより、第１半導体層１２側から第１半導体層１２と反対方向に向かって、断面積が連続的に小さくなる第２半導体層５３が得られる。
【００５５】
第２半導体層５３は、ＰＮ接合１７から不純物濃度が階段状に小さくなるように、第１半導体層１２側からＮ＋層５３ａと、Ｎ層５３ｂと、Ｎ−層５３ｃとを有している。
これにより、不純物濃度が低い層ほど空乏層の伸びが大きくなり、それに応じて空乏層の先端部の断面積の減少が加速されるので、より大きな容量可変比を得ることが可能である。
【００５６】
Ｖ字状の溝５１の幅および配列ピッチは、所望の容量可変比が得られるように適宜設定することができる。
例えば、Ｖ字状の溝５１の幅とピッチの比を１：２とすると、最大逆バイアス電圧を印加したときの空乏層の先端部の面積Ｓ１を、ＰＮ接合１７の面積Ｓ０の１／２とすることができる。
【００５７】
次に、可変容量ダイオード５０の製造方法について説明する。図７は可変容量ダイオード５０の製造工程を順に示す断面図である。
図７（ａ）に示すように、高濃度層１５上にストライプ状の開口６０ａを有するレジスト膜６０を形成する。開口の幅は、Ｖ字状の溝５１の底面の幅程度とする。
【００５８】
次に、図７（ｂ）に示すように、レジスト膜６０をマスクとして、高濃度層１５、第２半導体層５３を異方性エッチングする。
異方性エッチングは、レジスト膜６０をエッチングするための酸素ガスと高濃度層１５、第２半導体層５３であるシリコン膜をエッチングするための塩素系／フッ素系ガス（ＣＣｌ４、ＣＦ４など）との混合ガスを用いたＲＩＥ法により、シリコン膜とレジスト膜６０の選択比が小さくなる条件で行う。
【００５９】
即ち、シリコン膜のエッチング速度と、レジスト膜６０のエッチング速度の差が小さくなるようにして、シリコン膜をエッチングしつつ、レジスト膜６０もエッチングされるようにする。
【００６０】
その結果、レジスト膜６０が細るにつれて、隣接するレジスト膜６０の間隔が徐々に大きくなるので、シリコン膜は深さ向にエッチングされるとともに、横方向にもエッチングされて細くなり、Ｖ字状の溝５１が形成される。
【００６１】
次に、レジスト膜６０を除去した後、例えばＣＶＤ法によりＶ字状の溝５１を埋め込むように高濃度層１５上にＴＥＯＳ膜を形成し、ＣＭＰ法により高濃度層１５が露出するまで、余分なＴＥＯＳ膜を除去する。
これにより、高濃度層１５を貫通したＶ字状の溝５１を有し、Ｖ字状の溝５１の内側に絶縁膜５２が形成された第２半導体層５３が得られる。
【００６２】
次に、半導体基板の裏面に第１電極１４を形成し、絶縁膜５２を含む高濃度層１５上に第２電極１６を形成することにより、図６に示す可変容量ダイオード５０が得られる。
【００６３】
以上説明したように、本実施例の可変容量ダイオード５０は、一方向に形成されたＶ字状の溝５１を有する第２半導体層５３を具備している。
これにより、表面が平坦で、容量Ｃが連続して変化する可変容量ダイオード５０が得られるので、ＶＣＯ（Voltage Controlled Oscillator）などの半導体集積装置にモノリシックに組み込むことができる利点がある。
【００６４】
ここでは、第２半導体層５３の不純物濃度が階段状分布である場合について説明したが、不純物濃度が超階段型分布、または傾斜型分布であっても構わない。所望の容量の電圧依存性が得られるように適宜設定することができる。
【００６５】
Ｖ字状の溝５１の深さＤ４が、ＰＮ接合１７より手前である場合について説明したが、ＰＮ接合１７を超える深さとすることも可能である。
ただし、信頼性の確保、チップ面積の有効利用の観点から、ＰＮ接合１７を横切らない深さであることが望ましい。本実施例以外の実施例についても同様である。
【００６６】
レジスト膜６０の断面形状が矩形状である場合について説明したが、Ｖ字状の溝５１の底面の幅と深さの比であるアスペクトに応じて、断面形状を予め山型形状にしておくことが望ましい。
【実施例４】
【００６７】
本発明の実施例４に係る可変容量ダイオードについて、図８を用いて説明する。図８は可変容量ダイオードを示す斜視図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例１と異なる点は、第２半導体層にＶ字状の溝を十字方向に形成したことにある。
【００６８】
即ち、図８に示すように、本実施例の可変容量ダイオード７０は、高濃度層１５を貫通して、十字方向（紙面のＹ方向およびＸ方向）に形成されたＶ字状の溝５１、７１と、Ｖ字状の溝５１、７１の内側に形成された絶縁膜７２とを有する第２半導体層７３を具備している。
【００６９】
Ｖ字状の溝５１、７１は、第２半導体層５３の上面からＰＮ接合１７の手前の深さＤ４にそれぞれ複数形成されている。
絶縁膜７２は、Ｖ字状の溝５１、７１に埋め込まれている。従って、直接表示できないＶ字状の溝５１、７１を、矢印の引き出し線で示している。
【００７０】
これにより、第１半導体層１２側から第１半導体層１２と反対方向に向かって、断面積が連続的に小さくなる第２半導体層７３が得られる。
【００７１】
第２半導体層７３の上面の面積は、Ｖ字状の溝５１のみの場合より小さくなるので、最大逆バイアス電圧を印加したときの空乏層の先端部の面積Ｓ１を更に小さくすることができ、より容量可変比を大きくすることが可能である。
Ｖ字状の溝５１、７１の幅およびピッチは、所望の容量可変比が得られるように適宜設定することができる。
例えば、Ｖ字状の溝５１、７１とも、幅とピッチの比を１：２とすると、最大逆バイアス電圧を印加したときの空乏層の先端部の面積Ｓ１を、ＰＮ接合１７の面積Ｓ０の１／４とすることができる。
【００７２】
可変容量ダイオード７０の製造方法については、図７と同様であり、その説明は省略する。
【００７３】
以上説明したように、本実施例の可変容量ダイオード７０は、高濃度層１５を貫通して、十字方向に形成されたＶ字状の溝５１、７１有する第２半導体層７３を具備している。
その結果、一方向にＶ字状の溝を形成した場合に比べて、より大きな容量可変比が得られる利点がある。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施例１に係る可変容量ダイオードを示す図で、図１（ａ）はその平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図。
【図２】本発明の実施例１に係る可変容量ダイオードの製造工程を順に示す断面図。
【図３】本発明の実施例１に係る可変容量ダイオードの構造を比較例と対比して示す図で、図３（ａ）が本実施例の可変容量ダイオードを示す図、図３（ｂ）が比較例の可変容量ダイオードを示す図。
【図４】本発明の実施例２に係る可変容量ダイオードを示す図で、図４（ａ）はその平面図、図４（ｂ）は図４（ａ）のＢ−Ｂ線に沿って切断し矢印方向に眺めた断面図。
【図５】本発明の比較例２に係る可変容量ダイオードの製造工程を順に示す断面図。
【図６】本発明の実施例３に係る可変容量ダイオードを示す斜視図。
【図７】本発明の比較例３に係る可変容量ダイオードの製造工程を順に示す断面図。
【図８】本発明の実施例４に係る可変容量ダイオードを示す斜視図。
【符号の説明】
【００７５】
１０、３０、５０、７０ 可変容量ダイオード
１１ 半導体基板
１２、５２ 第１半導体層
１３、３３、５３、７３ 第２半導体層
１３ａ、１３ｂ、１３ｃ、１３ｄ 側面
１４、５４ 第１電極
１５、５５ 高濃度層
１６、５６ 第２電極
１７ ＰＮ接合
２０、３１ａ、３１ｂ、３１ｃ、３１ｄ、５１、７１ 溝
３２ａ、３２ｂ、３２ｃ、３２ｄ、５２、７２ 絶縁膜
４０、４１、４２、６０ レジスト膜
６０ａ 開口
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と、
前記第１半導体層上に形成され、前記第１半導体層の不純物濃度より低い不純物濃度を有するとともに、前記第１半導体層側から前記第１半導体層と反対方向に向かって断面積が小さくなる第２導電型の第２半導体層と、
前記第１半導体層および前記第２半導体層に電気的に接続され、前記第１半導体層と前記第２半導体層との接合面に逆バイアス電圧を印加するための第１電極および第２電極と、
を具備することを特徴とする可変容量ダイオード。
【請求項２】
前記第２半導体層が、前記第２半導体層側から前記第１半導体層側に向かって末広がり状に傾斜した側面を具備することを特徴とする請求項１に記載の可変容量ダイオード。
【請求項３】
前記第２半導体層に、深さの異なる複数の溝が形成されていることを特徴とする請求項１に記載の可変容量ダイオード。
【請求項４】
前記第２半導体層に、Ｖ字状の溝が一方向、または十字方向に形成されていることを特徴とする請求項１に記載の可変容量ダイオード。
【請求項５】
前記溝の内側に、絶縁膜が形成されていることを特徴とする請求項３または請求項４に記載の可変容量ダイオード。
【請求項１】
第１導電型の第１半導体層と、
前記第１半導体層上に形成され、前記第１半導体層の不純物濃度より低い不純物濃度を有するとともに、前記第１半導体層側から前記第１半導体層と反対方向に向かって断面積が小さくなる第２導電型の第２半導体層と、
前記第１半導体層および前記第２半導体層に電気的に接続され、前記第１半導体層と前記第２半導体層との接合面に逆バイアス電圧を印加するための第１電極および第２電極と、
を具備することを特徴とする可変容量ダイオード。
【請求項２】
前記第２半導体層が、前記第２半導体層側から前記第１半導体層側に向かって末広がり状に傾斜した側面を具備することを特徴とする請求項１に記載の可変容量ダイオード。
【請求項３】
前記第２半導体層に、深さの異なる複数の溝が形成されていることを特徴とする請求項１に記載の可変容量ダイオード。
【請求項４】
前記第２半導体層に、Ｖ字状の溝が一方向、または十字方向に形成されていることを特徴とする請求項１に記載の可変容量ダイオード。
【請求項５】
前記溝の内側に、絶縁膜が形成されていることを特徴とする請求項３または請求項４に記載の可変容量ダイオード。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−３９８７（Ｐ２０１０−３９８７Ａ）
【公開日】平成２２年１月７日（２０１０．１．７）
【国際特許分類】
【出願番号】特願２００８−１６３６９６（Ｐ２００８−１６３６９６）
【出願日】平成２０年６月２３日（２００８．６．２３）
【出願人】（５０４１３６８７８）東芝ディスクリートテクノロジー株式会社 (95)
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【公開日】平成２２年１月７日（２０１０．１．７）
【国際特許分類】
【出願日】平成２０年６月２３日（２００８．６．２３）
【出願人】（５０４１３６８７８）東芝ディスクリートテクノロジー株式会社 (95)
【出願人】（０００００３０７８）株式会社東芝 (54,554)
[ Back to top ]