変成器
【課題】一次側のコイル部と二次側のコイル部との間の変換効率を高めることのできる変成器を提供する。
【解決手段】第１のメタル層１３に一次側の下側のコイル部を形成し、第２のメタル層１４に二次側のコイル部を形成し、第３のメタル層１５に一次側の上側のコイル部を形成する。そして、二次側のコイル部を、一次側の下側のコイル部と一次側の上側のコイル部との間に形成する。これにより、一次側の上側のコイル部に流れる信号電流と、一次側の下側のコイル部に流れる誘起電流によって誘起した電流とを合成して、変成器に磁束（エネルギー）を十分に閉じ込めることができる。このようにして、一次側のコイル部と二次側のコイル部との結合係数の劣化を抑え、損失を抑えることで、一次側のコイル部と二次側のコイル部との間の変換効率を高めることができる。また、一般的な半導体のプロセスで製造することができるため、小型である。
【解決手段】第１のメタル層１３に一次側の下側のコイル部を形成し、第２のメタル層１４に二次側のコイル部を形成し、第３のメタル層１５に一次側の上側のコイル部を形成する。そして、二次側のコイル部を、一次側の下側のコイル部と一次側の上側のコイル部との間に形成する。これにより、一次側の上側のコイル部に流れる信号電流と、一次側の下側のコイル部に流れる誘起電流によって誘起した電流とを合成して、変成器に磁束（エネルギー）を十分に閉じ込めることができる。このようにして、一次側のコイル部と二次側のコイル部との結合係数の劣化を抑え、損失を抑えることで、一次側のコイル部と二次側のコイル部との間の変換効率を高めることができる。また、一般的な半導体のプロセスで製造することができるため、小型である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変成器に関し、特に電子機器に搭載されて電圧の変換を行う変成器に関する。
【背景技術】
【０００２】
近年、携帯することができる電子機器が多くなったのに伴って、電子機器の小型化や薄型化が求められている。このことから、それらの電子機器に組み込まれる電子部品の集積化が求められている。特に、電子機器に搭載されて電圧の変換を行う変成器（トランス）等の磁気素子を１つの集積回路上に集積化することが重要な課題となる。
従来、１つの集積回路上に集積化された変成器として、例えば、特許文献１の変成器や、図１５に示すような非特許文献１の変成器１００が知られている。非特許文献１の変成器は、メタル層１０１で導体を円状に配線することにより二次側のコイル部が形成され、その直上のメタル層１０２で導体を円状に配線することにより一次側のコイル部が形成されている。このように、従来の変成器は、一次側のコイル部と二次側のコイル部とが共に一筆書きすることが可能な構造である。
【０００３】
このような変成器は、一次側のコイル部に信号電流が流れることで、一次側のコイル部に発生した磁束変化を打ち消すような誘起起電力を二次側のコイル部に発生させるものとして考えることができる。この場合、変換効率を高めるために、一次側のコイル部と二次側のコイル部とが物理的に近接していることが適している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−２１３５３０号公報
【非特許文献】
【０００５】
【非特許文献１】“Ｔｒａｎｓｆｏｒｍｅｒ Ｔｏｐｏｌｏｇｉｅｓ ｆｏｒ ｍｍＷ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ”、Ｂｅｒｎａｒｄｏ Ｌｅｉｔｅ，Ｅｒｉｃ Ｋｅｒｈｅｒｖｅ，Ｊｅａｎ−Ｂａｐｒｉｓｔｅ Ｂｅｇｕｅｒｅｔ，Ｄｉｄｉｅｒ Ｂｅｌｏｔ，ＥＵＭＡ２００９，ｐｐ１８１〜１８４
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１や非特許文献１等の従来の変成器の構造では、一次側のコイル部の下面と、二次側のコイル部の上面とでしかコイル部同士が向き合っていない。このため、図１６中に矢印で示すような方向で磁束（エネルギー）が発生し、磁束を変成器１００に完全に閉じ込めておくことができない。一次側のコイル部と二次側のコイル部との間で電磁誘導が行われるが、発生した磁束を十分に閉じ込めておくことができないと、一次側のコイル部と二次側のコイル部との結合係数が劣化する。これが、損失の大きな原因になっていた。
そこで、本発明は、上記の課題に鑑み、一次側のコイル部と二次側のコイル部との間の変換効率を高めることのできる変成器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る変成器は、上記の目的を達成するために、次のように構成される。
本発明による第１の変成器は、半導体基板上に、第１の絶縁膜を介して積層された第１のメタル層で導体を配線することによって形成された一方の下側のコイル部と、前記第１のメタル層の上に、第２の絶縁膜を介して積層された第２のメタル層で導体を配線することによって形成された他方のコイル部と、前記第２のメタル層の上に、第３の絶縁膜を介して積層された第３のメタル層で導体を配線することによって形成された一方の上側のコイル部と、を備え、前記一方の下側のコイル部と前記一方の上側のコイル部との間に、前記他方のコイル部が形成された構造であることを特徴とする。
【０００８】
上記の第１の変成器によれば、第１のメタル層での配線によって一次側の下側のコイル部を形成し、第１のメタル層の直上の第２のメタル層で配線することによって二次側のコイル部を形成し、第２のメタル層の直上の第３のメタル層で配線することによって一次側の上側のコイル部を形成し、一次側の下側のコイル部と一次側の上側のコイル部との間に二次側のコイル部を形成する。例えば、一次側の上側のコイル部に信号電流が流れることで、二次側のコイル部に誘起電流が流れる。さらに、一次側の下側のコイル部に、誘起電流によって誘起した電流が流れる。そして、一次側の上側のコイル部に流れる信号電流と、一次側の下側のコイル部に流れる誘起電流によって誘起した電流とを合成することで、変成器に磁束を十分に閉じ込めることができ、一次側のコイル部と二次側のコイル部との間で生じる電磁誘導の結合係数を劣化させない。このため、損失が少なく、変換効率を高くすることが可能となる。また、一般的な半導体プロセスで製造することができるため、小型な集積回路を製造することが可能となる。
【０００９】
本発明による第２の変成器は、前記各メタル層に導体を配線すると共に、前記第２の絶縁膜に形成された第１のビアホールと、前記第３の絶縁膜に形成された第２のビアホールとに導体を埋め込むことによって形成された接続部を備え、前記一方の下側のコイル部と前記一方の上側のコイル部とが、前記接続部を介して互いに接続されたことを特徴とする。
上記の第２の変成器によれば、一次側の下側のコイル部と一次側の上側のコイル部とが、接続部を介して電気的に接続されるため、その２つの一次側のコイル部の間に、二次側のコイル部を形成することが可能となる。
【００１０】
本発明による第３の変成器は、前記各コイル部の外側面に沿って形成されたシールド壁部と、内側面に沿って形成されたシールド壁部との少なくとも一方を備えたことを特徴とする。
上記の第３の変成器によれば、シールド壁部によって、特に各コイル部の側面から磁束が漏れ出すのを防ぐことが可能となる。
【００１１】
本発明による第４の変成器は、前記シールド壁部は、前記各メタル層に導体を配線する、又は前記各ビアホールに導体を埋め込むのと同時に形成されたことを特徴とする。
上記の第４の変成器によれば、メタル層にコイル部を形成したり、ビアホールに導体を埋め込んだりするのと同時に、シールド壁部を形成していくことで、シールド壁部を備えていない変成器と同様のプロセスで製造することが可能となる。
【００１２】
本発明による第５の変成器は、前記第３のメタル層は、最上のメタル層であることを特徴とする。
上記の第５の変成器によれば、第３のメタル層の上に、例えば第１〜第３のメタル層とは別のメタル層を積層することが可能となる。
本発明による第６の変成器は、前記第１の絶縁膜を積層する前に、シールド形成用絶縁膜を介して積層されたシールド形成用メタル層で導体を配線することによって形成されたフローティングシールド部を備えたことを特徴とする。
上記の第６の変成器によれば、フローティングシールド部によって、特にコイル部の下面から磁束が漏れ出すのを防ぐことが可能となる。
【００１３】
本発明による第７の変成器は、前記フローティングシールド部は、前記各コイル部の内側領域と外側領域とに、同じ幅の複数の導体を等間隔で配線することによって形成されたことを特徴とする。
上記の第７の変成器によれば、フローティングシールド部は、同じ幅の導体で、等間隔に配線される。このとき、導体の幅及び間隔が、信号の波長よりも十分短くなるようにする。これにより、電界に対しては、電界が半導体基板に達して熱が発生するのを防いで、損失を少なくすることが可能となる。また、磁界に対しては、誘起起電力の発生を抑えたり、磁束が漏れ出すのを防いだりして、変成器の損失を少なくすることが可能となる。また、コイル部の下部の内側の領域と、その外側の領域とを合わせた領域とをフローティングシールド部にすることで、高いシールド効果を得ることができる。
本発明による第８の変成器は、前記フローティングシールド部は、最下のメタル層であることを特徴とする。
上記の第８の変成器によれば、例えば第１〜第３のメタル層とは別のメタル層の上に、シールド形成用メタル層を積層することが可能となる。
【発明の効果】
【００１４】
本発明によれば、第１のメタル層で導体を配線によって一次側の下側のコイル部を形成し、第１のメタル層の直上の第２のメタル層で導体を配線することによって二次側のコイル部を形成し、第２のメタル層の直上の第３のメタル層で導体を配線することによって一次側の上側のコイル部を形成し、二次側のコイル部を、一次側の下側のコイル部と一次側の上側のコイル部との間に形成する。これにより、変成器に磁束を十分に閉じ込めることができ、一次側のコイル部と二次側のコイル部との間で生じる電磁誘導の結合係数を劣化させない。このため、損失を少なくして、変換効率を高くすることができる。また、一般的な半導体プロセスで製造することができるため、小型な集積回路を製造することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態に係る変成器１０の構成を示す斜視図である。
【図２】本発明の第１実施形態に係る変成器１０の構成を示す上面図である。
【図３】本発明の第１実施形態に係る変成器１０の製造プロセスを示す模式図である。
【図４】本発明の第１実施形態に係る変成器１０の動作原理を示す模式図である。
【図５】本発明の第２実施形態に係る変成器２０の構成を示す斜視図である。
【図６】本発明の第２実施形態に係る変成器２０の構成を示す上面図である。
【図７】本発明の第２実施形態に係る変成器２０の製造プロセスを示す模式図である。
【図８】本発明の第３実施形態に係る変成器３０の構成を示す斜視図である。
【図９】本発明の第３実施形態に係る変成器３０の構成を示す上面図である。
【図１０】本発明の第３実施形態に係る変成器３０のフローティングシールド部の構成を示す模式図である。
【図１１】本発明の第３実施形態に係る変成器３０の製造プロセスを示す模式図である。
【図１２】本発明の変成器１０における一次側のコイル部と二次側のコイル部との周波数−インダクタンス特性を示すグラフである。
【図１３】本発明の変成器１０の伝達特性と従来の変成器との周波数−伝達特性を示すグラフである。
【図１４】本発明の変成器１０の伝達特性と従来の変成器との周波数−伝達特性（コイル部の内径Ｄ1が異なる３組）を示すグラフである。
【図１５】従来の変成器の構成を示す斜視図である。
【図１６】従来の変成器の動作原理を示す模式図である。
【発明を実施するための最良の形態】
【００１６】
以下、添付図面を参照しながら、本発明に係る変成器の実施形態を詳細に説明する。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明を省略する。
（第１実施形態）
（変成器１０の構成）
まず、図１及び図２を参照して、本発明の第１実施形態に係る変成器１０の構成を説明する。
図１に示す変成器１０は、半導体基板１１、第１の絶縁膜１２ａ〜第４の絶縁膜１２ｄ、第１のメタル層１３〜第３のメタル層１５に形成された導体、第１のビアホール１６及び第２のビアホール１７に埋め込まれた導体を備えて構成される。
【００１７】
半導体基板１１は、半導体素子を形成するための基板である。
第１の絶縁膜１２ａ〜第４の絶縁膜１２ｄは、ＳｉＯ2、ＳｉＮ、ＳｉＯＮ等であり、半導体基板１１の上に形成される半導体素子を保護するためのものである。なお、第１のメタル層１３〜第３のメタル層１５、第１のビアホール１６及び第２のビアホール１７は、半導体基板１１の上に第１の絶縁膜１２ａ〜第４の絶縁膜１２ｄで覆われているが、説明のため各図で第１の絶縁膜１２ａ〜第４の絶縁膜１２ｄの一部を省略している。
【００１８】
第１のメタル層１３は、最下のメタル層であって、導体が内径Ｄ1で円状に配線されることにより一次側の下側のコイル部が形成される層である。
第２のメタル層１４は、第１のメタル層１３の直上のメタル層であって、導体が内径Ｄ1で円状に配線されることにより二次側のコイル部が形成される層である。
第３のメタル層１５は、第２のメタル層１４の直上のメタル層であって、導体が内径Ｄ1で円状に配線されることにより一次側の上側のコイル部が形成される層である。
【００１９】
なお、第１のメタル層１３〜第３のメタル層１５でコイル部を形成するのと同時に、一次側の下側のコイル部と一次側の上側のコイル部とを電気的に接続したり、コイル部と外界とを接続するための差動伝送線路となったりする接続部を形成する。図中のＡで示す部分がコイル部であり、Ｂで示す部分が接続部である。また、一次側のコイル部と二次側のコイル部との間で生じる電磁誘導の結合係数を高めるために、第１のメタル層１３〜第３のメタル層１５に形成されたコイル部の中心Ｏは同軸上であり、内径は全て同じ大きさである。
【００２０】
第１のビアホール１６は、第１のメタル層１３と第２のメタル層１４との間のビアホールであって、一次側の下側のコイル部と一次側の上側のコイル部とを電気的に接続するための導体を埋め込むために、第２の絶縁膜１２ｂに開けられた穴である。
第２のビアホール１７は、第２のメタル層１４と第３のメタル層１５との間のビアホールであって、一次側の下側のコイル部と一次側の上側のコイル部とを電気的に接続するための導体を埋め込むために、第３の絶縁膜１２ｃに開けられた穴である。
【００２１】
図１及び図２に示すように、一次側の下側のコイル部と一次側の上側のコイル部との間に、二次側のコイル部を形成している。そして、一次側の下側のコイル部とつながる接続部と、一次側の上側のコイル部につながる接続部とを、第１のビアホール１６、第２のメタル層１４及び第２のビアホール１７に形成された接続部を介して、電気的に接続する。なお、一次側と二次側とが逆であっても良い。
【００２２】
（変成器１０の製造方法）
次に、図３を参照して、本発明の第１実施形態に係る変成器１０の一般的な製造方法について説明する。
まず、図３（ａ）に示すように、化学気相堆積法、スパッタリング法、スピンコート法等により、半導体基板１１の上に第１の絶縁膜１２ａを形成する。次に、図３（ｂ）に示すように、金属蒸着法、スパッタリング法、めっき法等により、その上の第１のメタル層１３で導体を円状に配線することにより一次側の下側のコイル部と、接続部とを形成する。次に、図３（ｃ）に示すように、第１のメタル層１３に一次側の下側のコイル部及び接続部を形成した後、第２の絶縁膜１２ｂを形成する。
【００２３】
次に、図３（ｄ）に示すように、第２の絶縁膜１２ｂを形成した後、フッ素系ガス、臭素系ガス、ヨウ素系ガス等を用いたドライエッチング技術により、第２の絶縁膜１２ｂに穴を開けて第１のビアホール１６を形成し、第１のビアホール１６に一次側の下側のコイル部と一次側の上側コイル部とを電気的に接続するための導体を埋め込む。
次に、図３（ｅ）に示すように、第１のビアホール１６の直上の第２のメタル層１４で導体を円状に形成することにより二次側のコイル部及び接続部とを形成する。次に、図３（ｆ）に示すように、第２のメタル層１４に二次側のコイル部及び接続部を形成した後、第３の絶縁膜１２ｃを形成する。
【００２４】
次に、図３（ｇ）に示すように、第３の絶縁膜１２ｃを形成した後、ドライエッチング技術により第３の絶縁膜１２ｃに穴を開けて第２のビアホール１７を形成し、第２のビアホール１７に一次側の下側のコイル部と一次側の上側コイル部とを電気的に接続するための導体を埋め込む。
次に、図３（ｈ）に示すように、第２のビアホール１７の直上の第３のメタル層１５で導体を円状に形成することにより一次側の上側のコイル部及び接続部とを形成する。次に、図３（ｉ）に示すように、第３のメタル層１５に一次側の上側のコイル部及び接続部を形成した後、第４の絶縁膜１２ｄを形成する。
このようなプロセスで、変成器１０を製造することができる。
【００２５】
なお、第１のメタル層１３〜第３のメタル層１５を円状に配線することによって各コイル部を形成しているが、必ずしも円状に配線する必要はない。例えば、多角形状に配線することもできる。また、本実施形態に係る変成器１０では、第３のメタル層１５を最上の層としているが、必ずしも第３のメタル層１５が最上の層でなくても良い。例えば、第３のメタル層１５の上に、さらに第１のメタル層１３〜第３のメタル層１５とは別のメタル層を積層することも可能である。後述する各実施形態に係る変成器においても、同じである。
【００２６】
（変成器１０の動作原理）
次に、図４を参照して、本発明の第１実施形態に係る変成器１０の動作原理を説明する。
まず、メタル層１５に形成された一次側の上側のコイル部に、信号電流が図４中に矢印で示す方向に流れる。すると、誘起起電力が生じて、信号電流によって誘起した誘起電流が、第２のメタル層１４に形成された二次側のコイル部に、信号電流と逆方向に流れる。すると、再度誘起起電力が生じて、誘起電流によって誘起した電流が、第１のメタル層１３に形成された一次側の下側のコイル部に、信号電流と同方向に流れる。
【００２７】
上述したように、変成器１０は、一次側の上側のコイル部と一次側の下側のコイル部との間に、二次側のコイル部を形成した構造である。つまり、一次側の下側のコイル部の上面と二次側のコイル部の下面とでコイル部同士が向き合い、さらに、一次側の上側のコイル部の下面と二次側のコイル部の上面とでコイル部同士が向き合っている。これにより、一次側の上側のコイル部に流れる信号電流と、一次側の下側のコイル部に流れる誘起電流によって誘起した電流とを合成して、変成器１０に磁束を十分に閉じ込めることができる。これにより、損失の最大の要因であった二次側のコイル部の下面から漏れ出す磁束が少なくなる。よって、変成器１０の損失を低減、つまり一次側から二次側への変換効率を高めることができる。また、一般的な半導体プロセスで変成器１０を製造することができるため、変成器１０は小型である。
【００２８】
（第２実施形態）
（変成器２０の構成）
次に、図５及び図６を参照して、本発明の第２実施形態に係る変成器２０の構成を説明する。
図５及び図６に示す変成器２０は、図１及び図２に示した変成器１０と同様の構成を有するものであるが、特に各コイル部の側面から磁束が漏れ出すのを防ぐために、各コイル部の外側面に、各コイル部に沿ってシールド壁部が形成されている。
第３のビアホール２１は、半導体基板１１と第１のメタル層１３との間のビアホールであって、シールド壁部となる導体を埋め込むために、第１の絶縁膜１２ａに開けられた穴である。
【００２９】
シールド壁部は、第１のメタル層１３〜第３のメタル層１５に形成されるコイル部の中心位置が同じであって、コイル部の内径Ｄ1よりも大きい内径Ｄ2である。つまり、上面から見た時の、シールド部の形状は、コイル部の形状と相似な関係である。
変成器２０では、各コイル部の外側にシールド壁部が形成されているため、一次側のコイル部及び二次側のコイル部の側面方向から漏れ出す磁束が少なくなる。また、シールド壁部にはリターンパスが存在しないため、磁束が漏れ出すのを防ぐことができる。さらに、シールド壁部は、一次側のコイル部と最短距離で、一次側のコイル部の中点電位（コモン電位）で接続することにより抵抗成分の少ない、すなわち損失の少ないシールド壁部を構成することができる。
【００３０】
このようにして、変成器２０は、変成器１０よりもさらに損失を低減、つまり一次側から二次側への変換効率を高めることができる。
なお、このシールド壁部は、コイル部の外側面に形成する以外にも、コイル部の内側面に形成したり、コイル部の外側面と内側面とに形成したりすることもできる。また、シールド壁は、必ずしも第１のメタル層１３〜第３のメタル層１５、第１のビアホール１６、第２のビアホール１７及び第３のビアホール２１の全てで形成されていなくても良い。
【００３１】
（変成器２０の製造方法）
次に、図７を参照して、本発明の第２実施形態に係る変成器２０の一般的な製造方法について説明する。
まず、図７（ａ）に示すように、化学気相堆積法、スパッタリング法、スピンコート法等により、半導体基板１１の上に第１の絶縁膜１２ａを形成する。次に、図７（ｂ）に示すように、第１の絶縁膜１２ａを形成した後、ドライエッチング技術により第１の絶縁膜１２ａに穴を開けて第３のビアホール２１を形成し、第３のビアホール２１にシールド壁部となる導体を埋め込む。
以降、上述した変成器１０と同様のプロセスで、図７（ｃ）及び図７（ｄ）に示すように、メタル層にコイル部及び接続部を形成したり、ビアホールに導体を埋め込んだりするのと同時に、シールド壁部を形成していけば良い。
【００３２】
（第３実施形態）
（変成器３０の構成）
次に、図８〜図１０を参照して、本発明の第３実施形態に係る変成器３０の構成を説明する。
図８及び図９に示す変成器３０は、図１及び図２に示した変成器１０と同様の構成を有するものであるが、シールド形成用メタル層３１及びシールド形成用絶縁膜３２を有し、特にコイル部の下面から磁束が漏れ出すのを防ぐために、コイル部の下部のシールド形成用メタル層３１にフローティングシールド部が形成されている。
シールド形成用メタル層３１は、最下のメタル層であって、複数の棒状の導体が配線されることによりフローティングシールド部が形成される層である。
【００３３】
シールド形成用絶縁膜３２は、第１の絶縁膜１２ａ〜第４の絶縁膜１２ｄと同様に、ＳｉＯ2等の絶縁膜であり、半導体基板１１の上に形成される半導体素子を保護するためのものである。
このフローティングシールド部には、自己共振するのを高め、さらには半導体として集積する際のレイアウトの制約条件を減らすことができるように、第１のメタル層１３に形成された一次側の上側のコイル部とつながる接続部の導体、及び第２のメタル層１４に形成された二次側のコイル部とつながる接続部の導体の配線方向に対して９０度になる方向で、複数の棒状の導体が配線されている。各導体は全て幅ａで配線され、各導体同士は幅ｂの間隔をもって配線される。なお、幅ａ，ｂが、信号の波長よりも十分短くなるようにする。導体の間隔を波長よりも短くすることにより、電界に対しては、電界が半導体基板１１に達して熱が発生するのを防いで、変成器３０の損失を少なくする。また、磁界に対しては、誘起起電力の発生を抑えたり、磁束が漏れ出すのを防いだりして、変成器３０の損失を少なくする。
【００３４】
また、フローティングシールド部は、第１のメタル層１３〜第３のメタル層１５に形成されるコイル部の中心位置が同じであって、第１のメタル層１３〜第３のメタル１５に形成される各コイル部の内径Ｄ1よりも大きい内径Ｄ3である。つまり、各コイル部の下部の内側の領域と、その外側の領域とを合わせた領域とをフローティングシールド部としている。内径Ｄ3を内径Ｄ1よりも大きくすることにより、高いシールド効果を得ることができる。
【００３５】
フローティングシールド部の好ましい構造を、電界の観点から明らかにする。
まず、電界が半導体基板１１に達すると、熱が発生し、すなわち損失となる。このため、フローティングシールド部は、周囲にある導体を大きく囲むことが好ましい。また、電界がグラウンドに達するように、フローティングシールド部の抵抗はなるべく低いことが好ましい。さらに、高周波での応用を考えると、シールド形成用メタル層３１に配線された導体と、各メタル層に配線された導体との間の寄生容量は、なるべく小さいことが好ましい。従って、フローティングシールド部は、図１０（ａ）に示すように、コイル部の下部のシールド形成用メタル層３１に、同じ幅ａの複数の導体を幅ｂの間隔で配線し、幅ａ，ｂを信号の波長よりも十分に短くすることが好ましい。
【００３６】
また、フローティングシールド部の好ましい構造を、磁界の観点から明らかにする。
変成器３０は、誘起起電力を利用する受動素子である。このため、フローティングシールド部は、磁気的な影響をなるべく与えないものであることが好ましい。従って、フローティングシールド部の導体は、図１０（ｂ）に示すように、接続部の導体の配線方向に対して９０度になる方向で、かつ周囲にある導体からなるべく離れていることが好ましい。
なお、本実施形態に係る変成器３０では、シールド形成用メタル層３１を最下の層としているが、必ずしもシールド形成用メタル層３１が最下の層でなくても良い。例えば、第１のメタル層１３〜第３のメタル層１５とは別のメタル層の上に、シールド形成用メタル層３１が積層されていても良い。
【００３７】
（変成器３０の製造方法）
次に、図１１を参照して、本発明の第３実施形態に係る変成器３０の一般的な製造方法について説明する。
まず、図１１（ａ）に示すように、化学気相堆積法、スパッタリング法、スピンコート法等により、半導体基板１１の上にシールド形成用絶縁膜３２を形成する。次に、図１１（ｂ）に示すように、金属蒸着法、スパッタリング法、めっき法等により、その直上のシールド形成用メタル層３１で導体を配線することにより、フローティングシールド部を形成する。
コイル部及び接続部を形成する前に、フローティングシールド部を形成しておくことで、以降は、図１１（ｃ）及び図１１（ｄ）に示すように、上述した変成器１０と同様のプロセスで変成器３０を製造することができる。
【００３８】
（インダクタンス−周波数特性）
次に、図１２を参照して、第１実施形態に係る変成器１０と従来の変成器とにおける周波数−インダクタンス特性の実験結果を説明する。
図１２のグラフの横軸は周波数を示し、縦軸は各変成器の一次側のコイル部及び二次側のコイル部のインダクタンスを示す。なお、変成器１０は、上述したように第１のメタル層１３と第３のメタル層１５とに一次側のコイル部を形成し、第２のメタル層１４に二次側のコイル部を形成して、一次側のコイル部の間に二次側のコイル部を形成したものである。これに対して、従来の変成器は、変成器１０の第３のメタル層１５に形成した一次側のコイル部と、第２のメタル層１４に形成した二次側のコイル部とだけを縦積みにしたものである。
図１２に示すように、変成器１０の自己共振周波数が約２６ＧＨｚであり、周波数が約８ＧＨｚから約１５ＧＨｚまでの間では、２つの変成器で一次側のコイル部のインダクタンスと二次側のコイル部のインダクタンスとが巻線比に関係なく概ね一定の値であることがわかる。
【００３９】
（周波数−伝達特性）
次に、図１３及び図１４を参照して、第１実施形態に係る変成器１０と従来の変成器とにおける周波数−伝達特性の実験結果を説明する。
図１３及び図１４のグラフの横軸は周波数を示し、縦軸は変成器の一次側コイル部から二次側のコイル部までの伝送レベルを示す。
図１３に示すように、従来の変成器よりも変成器１０の方が、周波数が約１０ＧＨｚの付近では伝達レベルが約３ｄＢ大きく、周波数が約２０ＧＨｚの付近でも約１ｄＢ大きい。つまり、変成器１０は、従来の変成器よりも損失が非常に少ないことがわかる。この効果は、周波数が自己共振周波数の約２６ＧＨｚ以下の全ての周波数帯で得られる。
【００４０】
また、図１４に示すように、第１実施形態に係る変成器１０と従来の変成器とにおいて、コイル部の内径Ｄ1が異なる３組の周波数−伝達特性では、いずれの場合も従来の変成器に比べ、変成器１０の方が損失が少ないことがわかる。つまり、コイル部の内径Ｄ1の大きさに関係なく、従来の変成器よりも変成器１０の方が変換効率が飛躍的に高いことを意味する。なお、コイル部の内径Ｄ1をＡ，Ｂ，Ｃとした時、Ａ＞Ｂ＞Ｃとする。
【産業上の利用可能性】
【００４１】
本発明に係る変成器は、電子部品として集積化され、携帯用の電子機器等に搭載して利用することができる。
【符号の説明】
【００４２】
１０，２０，３０ 変成器
１１ 半導体基板
１２ａ 第１の絶縁膜
１２ｂ 第２の絶縁膜
１２ｃ 第３の絶縁膜
１２ｄ 第４の絶縁膜
１３ 第１のメタル層
１４ 第２のメタル層
１５ 第３のメタル層
１６ 第１のビアホール
１７ 第２のビアホール
２１ 第３のビアホール
３１ シールド形成用メタル層
３２ シールド形成用絶縁膜
【技術分野】
【０００１】
本発明は、変成器に関し、特に電子機器に搭載されて電圧の変換を行う変成器に関する。
【背景技術】
【０００２】
近年、携帯することができる電子機器が多くなったのに伴って、電子機器の小型化や薄型化が求められている。このことから、それらの電子機器に組み込まれる電子部品の集積化が求められている。特に、電子機器に搭載されて電圧の変換を行う変成器（トランス）等の磁気素子を１つの集積回路上に集積化することが重要な課題となる。
従来、１つの集積回路上に集積化された変成器として、例えば、特許文献１の変成器や、図１５に示すような非特許文献１の変成器１００が知られている。非特許文献１の変成器は、メタル層１０１で導体を円状に配線することにより二次側のコイル部が形成され、その直上のメタル層１０２で導体を円状に配線することにより一次側のコイル部が形成されている。このように、従来の変成器は、一次側のコイル部と二次側のコイル部とが共に一筆書きすることが可能な構造である。
【０００３】
このような変成器は、一次側のコイル部に信号電流が流れることで、一次側のコイル部に発生した磁束変化を打ち消すような誘起起電力を二次側のコイル部に発生させるものとして考えることができる。この場合、変換効率を高めるために、一次側のコイル部と二次側のコイル部とが物理的に近接していることが適している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−２１３５３０号公報
【非特許文献】
【０００５】
【非特許文献１】“Ｔｒａｎｓｆｏｒｍｅｒ Ｔｏｐｏｌｏｇｉｅｓ ｆｏｒ ｍｍＷ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ”、Ｂｅｒｎａｒｄｏ Ｌｅｉｔｅ，Ｅｒｉｃ Ｋｅｒｈｅｒｖｅ，Ｊｅａｎ−Ｂａｐｒｉｓｔｅ Ｂｅｇｕｅｒｅｔ，Ｄｉｄｉｅｒ Ｂｅｌｏｔ，ＥＵＭＡ２００９，ｐｐ１８１〜１８４
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１や非特許文献１等の従来の変成器の構造では、一次側のコイル部の下面と、二次側のコイル部の上面とでしかコイル部同士が向き合っていない。このため、図１６中に矢印で示すような方向で磁束（エネルギー）が発生し、磁束を変成器１００に完全に閉じ込めておくことができない。一次側のコイル部と二次側のコイル部との間で電磁誘導が行われるが、発生した磁束を十分に閉じ込めておくことができないと、一次側のコイル部と二次側のコイル部との結合係数が劣化する。これが、損失の大きな原因になっていた。
そこで、本発明は、上記の課題に鑑み、一次側のコイル部と二次側のコイル部との間の変換効率を高めることのできる変成器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る変成器は、上記の目的を達成するために、次のように構成される。
本発明による第１の変成器は、半導体基板上に、第１の絶縁膜を介して積層された第１のメタル層で導体を配線することによって形成された一方の下側のコイル部と、前記第１のメタル層の上に、第２の絶縁膜を介して積層された第２のメタル層で導体を配線することによって形成された他方のコイル部と、前記第２のメタル層の上に、第３の絶縁膜を介して積層された第３のメタル層で導体を配線することによって形成された一方の上側のコイル部と、を備え、前記一方の下側のコイル部と前記一方の上側のコイル部との間に、前記他方のコイル部が形成された構造であることを特徴とする。
【０００８】
上記の第１の変成器によれば、第１のメタル層での配線によって一次側の下側のコイル部を形成し、第１のメタル層の直上の第２のメタル層で配線することによって二次側のコイル部を形成し、第２のメタル層の直上の第３のメタル層で配線することによって一次側の上側のコイル部を形成し、一次側の下側のコイル部と一次側の上側のコイル部との間に二次側のコイル部を形成する。例えば、一次側の上側のコイル部に信号電流が流れることで、二次側のコイル部に誘起電流が流れる。さらに、一次側の下側のコイル部に、誘起電流によって誘起した電流が流れる。そして、一次側の上側のコイル部に流れる信号電流と、一次側の下側のコイル部に流れる誘起電流によって誘起した電流とを合成することで、変成器に磁束を十分に閉じ込めることができ、一次側のコイル部と二次側のコイル部との間で生じる電磁誘導の結合係数を劣化させない。このため、損失が少なく、変換効率を高くすることが可能となる。また、一般的な半導体プロセスで製造することができるため、小型な集積回路を製造することが可能となる。
【０００９】
本発明による第２の変成器は、前記各メタル層に導体を配線すると共に、前記第２の絶縁膜に形成された第１のビアホールと、前記第３の絶縁膜に形成された第２のビアホールとに導体を埋め込むことによって形成された接続部を備え、前記一方の下側のコイル部と前記一方の上側のコイル部とが、前記接続部を介して互いに接続されたことを特徴とする。
上記の第２の変成器によれば、一次側の下側のコイル部と一次側の上側のコイル部とが、接続部を介して電気的に接続されるため、その２つの一次側のコイル部の間に、二次側のコイル部を形成することが可能となる。
【００１０】
本発明による第３の変成器は、前記各コイル部の外側面に沿って形成されたシールド壁部と、内側面に沿って形成されたシールド壁部との少なくとも一方を備えたことを特徴とする。
上記の第３の変成器によれば、シールド壁部によって、特に各コイル部の側面から磁束が漏れ出すのを防ぐことが可能となる。
【００１１】
本発明による第４の変成器は、前記シールド壁部は、前記各メタル層に導体を配線する、又は前記各ビアホールに導体を埋め込むのと同時に形成されたことを特徴とする。
上記の第４の変成器によれば、メタル層にコイル部を形成したり、ビアホールに導体を埋め込んだりするのと同時に、シールド壁部を形成していくことで、シールド壁部を備えていない変成器と同様のプロセスで製造することが可能となる。
【００１２】
本発明による第５の変成器は、前記第３のメタル層は、最上のメタル層であることを特徴とする。
上記の第５の変成器によれば、第３のメタル層の上に、例えば第１〜第３のメタル層とは別のメタル層を積層することが可能となる。
本発明による第６の変成器は、前記第１の絶縁膜を積層する前に、シールド形成用絶縁膜を介して積層されたシールド形成用メタル層で導体を配線することによって形成されたフローティングシールド部を備えたことを特徴とする。
上記の第６の変成器によれば、フローティングシールド部によって、特にコイル部の下面から磁束が漏れ出すのを防ぐことが可能となる。
【００１３】
本発明による第７の変成器は、前記フローティングシールド部は、前記各コイル部の内側領域と外側領域とに、同じ幅の複数の導体を等間隔で配線することによって形成されたことを特徴とする。
上記の第７の変成器によれば、フローティングシールド部は、同じ幅の導体で、等間隔に配線される。このとき、導体の幅及び間隔が、信号の波長よりも十分短くなるようにする。これにより、電界に対しては、電界が半導体基板に達して熱が発生するのを防いで、損失を少なくすることが可能となる。また、磁界に対しては、誘起起電力の発生を抑えたり、磁束が漏れ出すのを防いだりして、変成器の損失を少なくすることが可能となる。また、コイル部の下部の内側の領域と、その外側の領域とを合わせた領域とをフローティングシールド部にすることで、高いシールド効果を得ることができる。
本発明による第８の変成器は、前記フローティングシールド部は、最下のメタル層であることを特徴とする。
上記の第８の変成器によれば、例えば第１〜第３のメタル層とは別のメタル層の上に、シールド形成用メタル層を積層することが可能となる。
【発明の効果】
【００１４】
本発明によれば、第１のメタル層で導体を配線によって一次側の下側のコイル部を形成し、第１のメタル層の直上の第２のメタル層で導体を配線することによって二次側のコイル部を形成し、第２のメタル層の直上の第３のメタル層で導体を配線することによって一次側の上側のコイル部を形成し、二次側のコイル部を、一次側の下側のコイル部と一次側の上側のコイル部との間に形成する。これにより、変成器に磁束を十分に閉じ込めることができ、一次側のコイル部と二次側のコイル部との間で生じる電磁誘導の結合係数を劣化させない。このため、損失を少なくして、変換効率を高くすることができる。また、一般的な半導体プロセスで製造することができるため、小型な集積回路を製造することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態に係る変成器１０の構成を示す斜視図である。
【図２】本発明の第１実施形態に係る変成器１０の構成を示す上面図である。
【図３】本発明の第１実施形態に係る変成器１０の製造プロセスを示す模式図である。
【図４】本発明の第１実施形態に係る変成器１０の動作原理を示す模式図である。
【図５】本発明の第２実施形態に係る変成器２０の構成を示す斜視図である。
【図６】本発明の第２実施形態に係る変成器２０の構成を示す上面図である。
【図７】本発明の第２実施形態に係る変成器２０の製造プロセスを示す模式図である。
【図８】本発明の第３実施形態に係る変成器３０の構成を示す斜視図である。
【図９】本発明の第３実施形態に係る変成器３０の構成を示す上面図である。
【図１０】本発明の第３実施形態に係る変成器３０のフローティングシールド部の構成を示す模式図である。
【図１１】本発明の第３実施形態に係る変成器３０の製造プロセスを示す模式図である。
【図１２】本発明の変成器１０における一次側のコイル部と二次側のコイル部との周波数−インダクタンス特性を示すグラフである。
【図１３】本発明の変成器１０の伝達特性と従来の変成器との周波数−伝達特性を示すグラフである。
【図１４】本発明の変成器１０の伝達特性と従来の変成器との周波数−伝達特性（コイル部の内径Ｄ1が異なる３組）を示すグラフである。
【図１５】従来の変成器の構成を示す斜視図である。
【図１６】従来の変成器の動作原理を示す模式図である。
【発明を実施するための最良の形態】
【００１６】
以下、添付図面を参照しながら、本発明に係る変成器の実施形態を詳細に説明する。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明を省略する。
（第１実施形態）
（変成器１０の構成）
まず、図１及び図２を参照して、本発明の第１実施形態に係る変成器１０の構成を説明する。
図１に示す変成器１０は、半導体基板１１、第１の絶縁膜１２ａ〜第４の絶縁膜１２ｄ、第１のメタル層１３〜第３のメタル層１５に形成された導体、第１のビアホール１６及び第２のビアホール１７に埋め込まれた導体を備えて構成される。
【００１７】
半導体基板１１は、半導体素子を形成するための基板である。
第１の絶縁膜１２ａ〜第４の絶縁膜１２ｄは、ＳｉＯ2、ＳｉＮ、ＳｉＯＮ等であり、半導体基板１１の上に形成される半導体素子を保護するためのものである。なお、第１のメタル層１３〜第３のメタル層１５、第１のビアホール１６及び第２のビアホール１７は、半導体基板１１の上に第１の絶縁膜１２ａ〜第４の絶縁膜１２ｄで覆われているが、説明のため各図で第１の絶縁膜１２ａ〜第４の絶縁膜１２ｄの一部を省略している。
【００１８】
第１のメタル層１３は、最下のメタル層であって、導体が内径Ｄ1で円状に配線されることにより一次側の下側のコイル部が形成される層である。
第２のメタル層１４は、第１のメタル層１３の直上のメタル層であって、導体が内径Ｄ1で円状に配線されることにより二次側のコイル部が形成される層である。
第３のメタル層１５は、第２のメタル層１４の直上のメタル層であって、導体が内径Ｄ1で円状に配線されることにより一次側の上側のコイル部が形成される層である。
【００１９】
なお、第１のメタル層１３〜第３のメタル層１５でコイル部を形成するのと同時に、一次側の下側のコイル部と一次側の上側のコイル部とを電気的に接続したり、コイル部と外界とを接続するための差動伝送線路となったりする接続部を形成する。図中のＡで示す部分がコイル部であり、Ｂで示す部分が接続部である。また、一次側のコイル部と二次側のコイル部との間で生じる電磁誘導の結合係数を高めるために、第１のメタル層１３〜第３のメタル層１５に形成されたコイル部の中心Ｏは同軸上であり、内径は全て同じ大きさである。
【００２０】
第１のビアホール１６は、第１のメタル層１３と第２のメタル層１４との間のビアホールであって、一次側の下側のコイル部と一次側の上側のコイル部とを電気的に接続するための導体を埋め込むために、第２の絶縁膜１２ｂに開けられた穴である。
第２のビアホール１７は、第２のメタル層１４と第３のメタル層１５との間のビアホールであって、一次側の下側のコイル部と一次側の上側のコイル部とを電気的に接続するための導体を埋め込むために、第３の絶縁膜１２ｃに開けられた穴である。
【００２１】
図１及び図２に示すように、一次側の下側のコイル部と一次側の上側のコイル部との間に、二次側のコイル部を形成している。そして、一次側の下側のコイル部とつながる接続部と、一次側の上側のコイル部につながる接続部とを、第１のビアホール１６、第２のメタル層１４及び第２のビアホール１７に形成された接続部を介して、電気的に接続する。なお、一次側と二次側とが逆であっても良い。
【００２２】
（変成器１０の製造方法）
次に、図３を参照して、本発明の第１実施形態に係る変成器１０の一般的な製造方法について説明する。
まず、図３（ａ）に示すように、化学気相堆積法、スパッタリング法、スピンコート法等により、半導体基板１１の上に第１の絶縁膜１２ａを形成する。次に、図３（ｂ）に示すように、金属蒸着法、スパッタリング法、めっき法等により、その上の第１のメタル層１３で導体を円状に配線することにより一次側の下側のコイル部と、接続部とを形成する。次に、図３（ｃ）に示すように、第１のメタル層１３に一次側の下側のコイル部及び接続部を形成した後、第２の絶縁膜１２ｂを形成する。
【００２３】
次に、図３（ｄ）に示すように、第２の絶縁膜１２ｂを形成した後、フッ素系ガス、臭素系ガス、ヨウ素系ガス等を用いたドライエッチング技術により、第２の絶縁膜１２ｂに穴を開けて第１のビアホール１６を形成し、第１のビアホール１６に一次側の下側のコイル部と一次側の上側コイル部とを電気的に接続するための導体を埋め込む。
次に、図３（ｅ）に示すように、第１のビアホール１６の直上の第２のメタル層１４で導体を円状に形成することにより二次側のコイル部及び接続部とを形成する。次に、図３（ｆ）に示すように、第２のメタル層１４に二次側のコイル部及び接続部を形成した後、第３の絶縁膜１２ｃを形成する。
【００２４】
次に、図３（ｇ）に示すように、第３の絶縁膜１２ｃを形成した後、ドライエッチング技術により第３の絶縁膜１２ｃに穴を開けて第２のビアホール１７を形成し、第２のビアホール１７に一次側の下側のコイル部と一次側の上側コイル部とを電気的に接続するための導体を埋め込む。
次に、図３（ｈ）に示すように、第２のビアホール１７の直上の第３のメタル層１５で導体を円状に形成することにより一次側の上側のコイル部及び接続部とを形成する。次に、図３（ｉ）に示すように、第３のメタル層１５に一次側の上側のコイル部及び接続部を形成した後、第４の絶縁膜１２ｄを形成する。
このようなプロセスで、変成器１０を製造することができる。
【００２５】
なお、第１のメタル層１３〜第３のメタル層１５を円状に配線することによって各コイル部を形成しているが、必ずしも円状に配線する必要はない。例えば、多角形状に配線することもできる。また、本実施形態に係る変成器１０では、第３のメタル層１５を最上の層としているが、必ずしも第３のメタル層１５が最上の層でなくても良い。例えば、第３のメタル層１５の上に、さらに第１のメタル層１３〜第３のメタル層１５とは別のメタル層を積層することも可能である。後述する各実施形態に係る変成器においても、同じである。
【００２６】
（変成器１０の動作原理）
次に、図４を参照して、本発明の第１実施形態に係る変成器１０の動作原理を説明する。
まず、メタル層１５に形成された一次側の上側のコイル部に、信号電流が図４中に矢印で示す方向に流れる。すると、誘起起電力が生じて、信号電流によって誘起した誘起電流が、第２のメタル層１４に形成された二次側のコイル部に、信号電流と逆方向に流れる。すると、再度誘起起電力が生じて、誘起電流によって誘起した電流が、第１のメタル層１３に形成された一次側の下側のコイル部に、信号電流と同方向に流れる。
【００２７】
上述したように、変成器１０は、一次側の上側のコイル部と一次側の下側のコイル部との間に、二次側のコイル部を形成した構造である。つまり、一次側の下側のコイル部の上面と二次側のコイル部の下面とでコイル部同士が向き合い、さらに、一次側の上側のコイル部の下面と二次側のコイル部の上面とでコイル部同士が向き合っている。これにより、一次側の上側のコイル部に流れる信号電流と、一次側の下側のコイル部に流れる誘起電流によって誘起した電流とを合成して、変成器１０に磁束を十分に閉じ込めることができる。これにより、損失の最大の要因であった二次側のコイル部の下面から漏れ出す磁束が少なくなる。よって、変成器１０の損失を低減、つまり一次側から二次側への変換効率を高めることができる。また、一般的な半導体プロセスで変成器１０を製造することができるため、変成器１０は小型である。
【００２８】
（第２実施形態）
（変成器２０の構成）
次に、図５及び図６を参照して、本発明の第２実施形態に係る変成器２０の構成を説明する。
図５及び図６に示す変成器２０は、図１及び図２に示した変成器１０と同様の構成を有するものであるが、特に各コイル部の側面から磁束が漏れ出すのを防ぐために、各コイル部の外側面に、各コイル部に沿ってシールド壁部が形成されている。
第３のビアホール２１は、半導体基板１１と第１のメタル層１３との間のビアホールであって、シールド壁部となる導体を埋め込むために、第１の絶縁膜１２ａに開けられた穴である。
【００２９】
シールド壁部は、第１のメタル層１３〜第３のメタル層１５に形成されるコイル部の中心位置が同じであって、コイル部の内径Ｄ1よりも大きい内径Ｄ2である。つまり、上面から見た時の、シールド部の形状は、コイル部の形状と相似な関係である。
変成器２０では、各コイル部の外側にシールド壁部が形成されているため、一次側のコイル部及び二次側のコイル部の側面方向から漏れ出す磁束が少なくなる。また、シールド壁部にはリターンパスが存在しないため、磁束が漏れ出すのを防ぐことができる。さらに、シールド壁部は、一次側のコイル部と最短距離で、一次側のコイル部の中点電位（コモン電位）で接続することにより抵抗成分の少ない、すなわち損失の少ないシールド壁部を構成することができる。
【００３０】
このようにして、変成器２０は、変成器１０よりもさらに損失を低減、つまり一次側から二次側への変換効率を高めることができる。
なお、このシールド壁部は、コイル部の外側面に形成する以外にも、コイル部の内側面に形成したり、コイル部の外側面と内側面とに形成したりすることもできる。また、シールド壁は、必ずしも第１のメタル層１３〜第３のメタル層１５、第１のビアホール１６、第２のビアホール１７及び第３のビアホール２１の全てで形成されていなくても良い。
【００３１】
（変成器２０の製造方法）
次に、図７を参照して、本発明の第２実施形態に係る変成器２０の一般的な製造方法について説明する。
まず、図７（ａ）に示すように、化学気相堆積法、スパッタリング法、スピンコート法等により、半導体基板１１の上に第１の絶縁膜１２ａを形成する。次に、図７（ｂ）に示すように、第１の絶縁膜１２ａを形成した後、ドライエッチング技術により第１の絶縁膜１２ａに穴を開けて第３のビアホール２１を形成し、第３のビアホール２１にシールド壁部となる導体を埋め込む。
以降、上述した変成器１０と同様のプロセスで、図７（ｃ）及び図７（ｄ）に示すように、メタル層にコイル部及び接続部を形成したり、ビアホールに導体を埋め込んだりするのと同時に、シールド壁部を形成していけば良い。
【００３２】
（第３実施形態）
（変成器３０の構成）
次に、図８〜図１０を参照して、本発明の第３実施形態に係る変成器３０の構成を説明する。
図８及び図９に示す変成器３０は、図１及び図２に示した変成器１０と同様の構成を有するものであるが、シールド形成用メタル層３１及びシールド形成用絶縁膜３２を有し、特にコイル部の下面から磁束が漏れ出すのを防ぐために、コイル部の下部のシールド形成用メタル層３１にフローティングシールド部が形成されている。
シールド形成用メタル層３１は、最下のメタル層であって、複数の棒状の導体が配線されることによりフローティングシールド部が形成される層である。
【００３３】
シールド形成用絶縁膜３２は、第１の絶縁膜１２ａ〜第４の絶縁膜１２ｄと同様に、ＳｉＯ2等の絶縁膜であり、半導体基板１１の上に形成される半導体素子を保護するためのものである。
このフローティングシールド部には、自己共振するのを高め、さらには半導体として集積する際のレイアウトの制約条件を減らすことができるように、第１のメタル層１３に形成された一次側の上側のコイル部とつながる接続部の導体、及び第２のメタル層１４に形成された二次側のコイル部とつながる接続部の導体の配線方向に対して９０度になる方向で、複数の棒状の導体が配線されている。各導体は全て幅ａで配線され、各導体同士は幅ｂの間隔をもって配線される。なお、幅ａ，ｂが、信号の波長よりも十分短くなるようにする。導体の間隔を波長よりも短くすることにより、電界に対しては、電界が半導体基板１１に達して熱が発生するのを防いで、変成器３０の損失を少なくする。また、磁界に対しては、誘起起電力の発生を抑えたり、磁束が漏れ出すのを防いだりして、変成器３０の損失を少なくする。
【００３４】
また、フローティングシールド部は、第１のメタル層１３〜第３のメタル層１５に形成されるコイル部の中心位置が同じであって、第１のメタル層１３〜第３のメタル１５に形成される各コイル部の内径Ｄ1よりも大きい内径Ｄ3である。つまり、各コイル部の下部の内側の領域と、その外側の領域とを合わせた領域とをフローティングシールド部としている。内径Ｄ3を内径Ｄ1よりも大きくすることにより、高いシールド効果を得ることができる。
【００３５】
フローティングシールド部の好ましい構造を、電界の観点から明らかにする。
まず、電界が半導体基板１１に達すると、熱が発生し、すなわち損失となる。このため、フローティングシールド部は、周囲にある導体を大きく囲むことが好ましい。また、電界がグラウンドに達するように、フローティングシールド部の抵抗はなるべく低いことが好ましい。さらに、高周波での応用を考えると、シールド形成用メタル層３１に配線された導体と、各メタル層に配線された導体との間の寄生容量は、なるべく小さいことが好ましい。従って、フローティングシールド部は、図１０（ａ）に示すように、コイル部の下部のシールド形成用メタル層３１に、同じ幅ａの複数の導体を幅ｂの間隔で配線し、幅ａ，ｂを信号の波長よりも十分に短くすることが好ましい。
【００３６】
また、フローティングシールド部の好ましい構造を、磁界の観点から明らかにする。
変成器３０は、誘起起電力を利用する受動素子である。このため、フローティングシールド部は、磁気的な影響をなるべく与えないものであることが好ましい。従って、フローティングシールド部の導体は、図１０（ｂ）に示すように、接続部の導体の配線方向に対して９０度になる方向で、かつ周囲にある導体からなるべく離れていることが好ましい。
なお、本実施形態に係る変成器３０では、シールド形成用メタル層３１を最下の層としているが、必ずしもシールド形成用メタル層３１が最下の層でなくても良い。例えば、第１のメタル層１３〜第３のメタル層１５とは別のメタル層の上に、シールド形成用メタル層３１が積層されていても良い。
【００３７】
（変成器３０の製造方法）
次に、図１１を参照して、本発明の第３実施形態に係る変成器３０の一般的な製造方法について説明する。
まず、図１１（ａ）に示すように、化学気相堆積法、スパッタリング法、スピンコート法等により、半導体基板１１の上にシールド形成用絶縁膜３２を形成する。次に、図１１（ｂ）に示すように、金属蒸着法、スパッタリング法、めっき法等により、その直上のシールド形成用メタル層３１で導体を配線することにより、フローティングシールド部を形成する。
コイル部及び接続部を形成する前に、フローティングシールド部を形成しておくことで、以降は、図１１（ｃ）及び図１１（ｄ）に示すように、上述した変成器１０と同様のプロセスで変成器３０を製造することができる。
【００３８】
（インダクタンス−周波数特性）
次に、図１２を参照して、第１実施形態に係る変成器１０と従来の変成器とにおける周波数−インダクタンス特性の実験結果を説明する。
図１２のグラフの横軸は周波数を示し、縦軸は各変成器の一次側のコイル部及び二次側のコイル部のインダクタンスを示す。なお、変成器１０は、上述したように第１のメタル層１３と第３のメタル層１５とに一次側のコイル部を形成し、第２のメタル層１４に二次側のコイル部を形成して、一次側のコイル部の間に二次側のコイル部を形成したものである。これに対して、従来の変成器は、変成器１０の第３のメタル層１５に形成した一次側のコイル部と、第２のメタル層１４に形成した二次側のコイル部とだけを縦積みにしたものである。
図１２に示すように、変成器１０の自己共振周波数が約２６ＧＨｚであり、周波数が約８ＧＨｚから約１５ＧＨｚまでの間では、２つの変成器で一次側のコイル部のインダクタンスと二次側のコイル部のインダクタンスとが巻線比に関係なく概ね一定の値であることがわかる。
【００３９】
（周波数−伝達特性）
次に、図１３及び図１４を参照して、第１実施形態に係る変成器１０と従来の変成器とにおける周波数−伝達特性の実験結果を説明する。
図１３及び図１４のグラフの横軸は周波数を示し、縦軸は変成器の一次側コイル部から二次側のコイル部までの伝送レベルを示す。
図１３に示すように、従来の変成器よりも変成器１０の方が、周波数が約１０ＧＨｚの付近では伝達レベルが約３ｄＢ大きく、周波数が約２０ＧＨｚの付近でも約１ｄＢ大きい。つまり、変成器１０は、従来の変成器よりも損失が非常に少ないことがわかる。この効果は、周波数が自己共振周波数の約２６ＧＨｚ以下の全ての周波数帯で得られる。
【００４０】
また、図１４に示すように、第１実施形態に係る変成器１０と従来の変成器とにおいて、コイル部の内径Ｄ1が異なる３組の周波数−伝達特性では、いずれの場合も従来の変成器に比べ、変成器１０の方が損失が少ないことがわかる。つまり、コイル部の内径Ｄ1の大きさに関係なく、従来の変成器よりも変成器１０の方が変換効率が飛躍的に高いことを意味する。なお、コイル部の内径Ｄ1をＡ，Ｂ，Ｃとした時、Ａ＞Ｂ＞Ｃとする。
【産業上の利用可能性】
【００４１】
本発明に係る変成器は、電子部品として集積化され、携帯用の電子機器等に搭載して利用することができる。
【符号の説明】
【００４２】
１０，２０，３０ 変成器
１１ 半導体基板
１２ａ 第１の絶縁膜
１２ｂ 第２の絶縁膜
１２ｃ 第３の絶縁膜
１２ｄ 第４の絶縁膜
１３ 第１のメタル層
１４ 第２のメタル層
１５ 第３のメタル層
１６ 第１のビアホール
１７ 第２のビアホール
２１ 第３のビアホール
３１ シールド形成用メタル層
３２ シールド形成用絶縁膜
【特許請求の範囲】
【請求項１】
半導体基板上に、第１の絶縁膜を介して積層された第１のメタル層で導体を配線することによって形成された一方の下側のコイル部と、
前記第１のメタル層の上に、第２の絶縁膜を介して積層された第２のメタル層で導体を配線することによって形成された他方のコイル部と、
前記第２のメタル層の上に、第３の絶縁膜を介して積層された第３のメタル層で導体を配線することによって形成された一方の上側のコイル部と、
を備え、
前記一方の下側のコイル部と前記一方の上側のコイル部との間に、前記他方のコイル部が形成された構造であることを特徴とする変成器。
【請求項２】
前記各メタル層に導体を配線すると共に、前記第２の絶縁膜に形成された第１のビアホールと、前記第３の絶縁膜に形成された第２のビアホールとに導体を埋め込むことによって形成された接続部を備え、
前記一方の下側のコイル部と前記一方の上側のコイル部とが、前記接続部を介して互いに接続されたことを特徴とする請求項１に記載の変成器。
【請求項３】
前記各コイル部の外側面に沿って形成されたシールド壁部と、内側面に沿って形成されたシールド壁部との少なくとも一方を備えたことを特徴とする請求項１又は２に記載の変成器。
【請求項４】
前記シールド壁部は、前記各メタル層に導体を配線する、又は前記各ビアホールに導体を埋め込むのと同時に形成されたことを特徴とする請求項３に記載の変成器。
【請求項５】
前記第３のメタル層は、最上のメタル層であることを特徴とする請求項１〜４のいずれか１項に記載の変成器。
【請求項６】
前記第１の絶縁膜を積層する前に、シールド形成用絶縁膜を介して積層されたシールド形成用メタル層で導体を配線することによって形成されたフローティングシールド部を備えたことを特徴とする請求項１〜５のいずれか１項に記載の変成器。
【請求項７】
前記フローティングシールド部は、前記各コイル部の内側領域と外側領域とに、同じ幅の複数の導体を等間隔で配線することによって形成されたことを特徴とする請求項６に記載の変成器。
【請求項８】
前記フローティングシールド部は、最下のメタル層であることを特徴とする請求項６又は７に記載の変成器。
【請求項１】
半導体基板上に、第１の絶縁膜を介して積層された第１のメタル層で導体を配線することによって形成された一方の下側のコイル部と、
前記第１のメタル層の上に、第２の絶縁膜を介して積層された第２のメタル層で導体を配線することによって形成された他方のコイル部と、
前記第２のメタル層の上に、第３の絶縁膜を介して積層された第３のメタル層で導体を配線することによって形成された一方の上側のコイル部と、
を備え、
前記一方の下側のコイル部と前記一方の上側のコイル部との間に、前記他方のコイル部が形成された構造であることを特徴とする変成器。
【請求項２】
前記各メタル層に導体を配線すると共に、前記第２の絶縁膜に形成された第１のビアホールと、前記第３の絶縁膜に形成された第２のビアホールとに導体を埋め込むことによって形成された接続部を備え、
前記一方の下側のコイル部と前記一方の上側のコイル部とが、前記接続部を介して互いに接続されたことを特徴とする請求項１に記載の変成器。
【請求項３】
前記各コイル部の外側面に沿って形成されたシールド壁部と、内側面に沿って形成されたシールド壁部との少なくとも一方を備えたことを特徴とする請求項１又は２に記載の変成器。
【請求項４】
前記シールド壁部は、前記各メタル層に導体を配線する、又は前記各ビアホールに導体を埋め込むのと同時に形成されたことを特徴とする請求項３に記載の変成器。
【請求項５】
前記第３のメタル層は、最上のメタル層であることを特徴とする請求項１〜４のいずれか１項に記載の変成器。
【請求項６】
前記第１の絶縁膜を積層する前に、シールド形成用絶縁膜を介して積層されたシールド形成用メタル層で導体を配線することによって形成されたフローティングシールド部を備えたことを特徴とする請求項１〜５のいずれか１項に記載の変成器。
【請求項７】
前記フローティングシールド部は、前記各コイル部の内側領域と外側領域とに、同じ幅の複数の導体を等間隔で配線することによって形成されたことを特徴とする請求項６に記載の変成器。
【請求項８】
前記フローティングシールド部は、最下のメタル層であることを特徴とする請求項６又は７に記載の変成器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１２−１３４３５４（Ｐ２０１２−１３４３５４Ａ）
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願番号】特願２０１０−２８５７４８（Ｐ２０１０−２８５７４８）
【出願日】平成２２年１２月２２日（２０１０．１２．２２）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願日】平成２２年１２月２２日（２０１０．１２．２２）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]