定電流駆動回路及び定電流駆動回路を用いたＬＥＤバックライト装置
【課題】出力側に検出部を接地設置する必要が無く、コンバータ部のみで定電流制御可能な回路を提供する。
【解決手段】定電流駆動回路は、スイッチング信号を生成する制御ＩＣと、入力電源ＶＩＮに接続され、スイッチング信号の有無でオンおよびオフ動作を行い、入力電源ＶＩＮをスイッチングするスイッチング素子ＳＩと、スイッチングされた電源電流を整流し、平滑化し出力電流を出力する整流ダイオード、平滑インダクタ及び平滑コンデンサとを有し、制御ＩＣは、所望の出力電流が設定され参照信号を生成する参照信号生成部ＲＥＦと、スイッチング素子ＳＩに流れる電流と参照信号生成部ＲＥＦからの信号に基づいて所望の出力電流とを比較する比較部ＣＭＰと、外部クロックＣＬＫからのクロック信号と、比較部からの出力信号が同時に入力されるフリップフロップ部ＦＦと、スイッチング信号でスイッチング素子ＳＩをゲート制御する遅延部ＤＬＹと、から成る。
【解決手段】定電流駆動回路は、スイッチング信号を生成する制御ＩＣと、入力電源ＶＩＮに接続され、スイッチング信号の有無でオンおよびオフ動作を行い、入力電源ＶＩＮをスイッチングするスイッチング素子ＳＩと、スイッチングされた電源電流を整流し、平滑化し出力電流を出力する整流ダイオード、平滑インダクタ及び平滑コンデンサとを有し、制御ＩＣは、所望の出力電流が設定され参照信号を生成する参照信号生成部ＲＥＦと、スイッチング素子ＳＩに流れる電流と参照信号生成部ＲＥＦからの信号に基づいて所望の出力電流とを比較する比較部ＣＭＰと、外部クロックＣＬＫからのクロック信号と、比較部からの出力信号が同時に入力されるフリップフロップ部ＦＦと、スイッチング信号でスイッチング素子ＳＩをゲート制御する遅延部ＤＬＹと、から成る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流の電源回路及び定電流駆動回路を用いたＬＥＤバックライト装置に関する。
【背景技術】
【０００２】
従来の定電流駆動回路は、駆動される負荷回路に流れる電流を常時検出するように構成されており、例えば、図１１及び図１２のように構成されている。これらの従来の定電流駆動回路は、次のような基本動作を行う。
【０００３】
(1) ｎ個（ｎ＞１）のＬＥＤから成るＬＥＤストリングスに電流検出部Ｒを直列に設け、該検出部Ｒによって、電圧Vsenを測定する。
(2) 検出された電圧Vsenが所望値REFと常に等しくなるように、出力電圧Voutを制御し、出力電流Ioutを一定に保つ。この制御は、スイッチング素子ＳＩのゲート電圧を制御することによって行われる。具体的には、オン状態の時間幅Ｔonとオフ状態の時間幅Ｔoffの比率を制御することによって行われる（図１３）。
【０００４】
上記した従来の定電流駆動回路は、スイッチング素子ＳＩのオン状態及びオフ状態に係わらず、常時、電流検出部Ｒの電圧Vsenを検出する必要がある。しかし、電流検出部Ｒは駆動される負荷回路に直列に配置接続されるため、前記電流検出部Ｒは電力のロスの要因であって、出力電流Ioutの増大に伴い、検出部Ｒによる電力のロスも増大するという問題がある。
【０００５】
また、前記の電流検出部Ｒが負荷回路の高圧側に直列に配置されている場合、制御ＩＣに対して高電圧の耐圧性が要求される。一方、前記の電流検出部Ｒが負荷回路の低圧側に直列に配置されている場合、負荷回路を直接に接地できない構造になる。
【０００６】
また、電流検出部Ｒの信号を制御ＩＣに送信するため、駆動される負荷回路の出力側に入力ピンを設ける必要がある。
【０００７】
特許文献１（特開2010-40509）には、図１１及び図１２以外の構成を有する定電流駆動回路が提案されている。この特許文献に示された駆動回路は、スイッチング素子に直列に配置接続された電流検出抵抗器ＲISEN_iと、負荷回路の直列に接続されたインダクタンスコイルと、備え、以下の基本動作を行う：
【０００８】
(1) 所望のＬＥＤ電流値である基準信号ＲＥＦと、スイッチング素子ＳＩのオン／オフ制御信号（ＰＷＭ信号）ＰＷＭ＿ｉとの積を、乗算器で積算する。
(2) 電流検出抵抗器ＲISEN_iによって、監視信号ＩＳＥＮ＿ｉを検出する。電流検出抵抗器ＲISEN_iはスイッチング素子ＳＩと直列に接続されているので、信号ＩＳＥＮ＿ｉはスイッチング素子ＳＩに流れる電流に等しい。そこで、式１及び式２に基づいて監視信号ＩＳＥＮ＿ｉを算出する。次いで、誤差増幅器によって、式１で与えられる積算値と監視信号ＩＳＥＮ＿ｉとを比較し、新たな制御信号ＰＷＭ＿ｉを生成する。
Ｉled＝ＩＳＥＮ＿ｉ／ＰＷＭ＿ｉ ・・・（式１）
ＩＳＥＮ＿ｉ＝ＲＥＦ×ＰＷＭ＿ｉ ・・・（式２）
尚、ＬＥＤ電流“Ｉled”と、監視信号“ＩＳＥＮ＿ｉ”、ＰＷＭ信号“ＰＷＭ＿ｉ”との間の関係を、図１４に示す。
(3) 積算値”ＲＥＦ×ＰＷＭ＿ｉ”と監視信号ＩＳＥＮ＿ｉが等しくなるように、すなわち、ＬＥＤ電流Ｉledが所望のＬＥＤ電流値に等しくなるように、制御信号ＰＷＭ＿ｉをフィードバック制御する。
【０００９】
上記の基準信号ＲＥＦ、監視信号ＩＳＥＮ＿ｉ及び上記のインダクタンスコイルの電流は、特許文献１の図９に示される波形の信号である。
【００１０】
しかし、特許文献１に開示された回路は、乗算器を必要とする為、スイッチングバランス制御部の回路構成が複雑であるという問題がある。また、ＰＭＷ信号ＰＷＭ＿ｉを制御生成する誤差増幅器で、被制御対象であるＰＭＷ信号ＰＷＭ＿ｉを用いた値を基準値としている。すなわち、特許文献１に開示された回路は、被制御対象ＰＷＭ＿ｉ自体を収束すべき基準対象としているので、フィードバック制御の収束性に欠けるという問題がある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１０−４０５０９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、前述の従来技術の問題点を解決し、出力側に検出部を設置する必要が無く、コンバータ部のみで定電流制御可能な回路を提供することである。
【００１３】
本発明の他の目的は、スイッチング素子のオン状態のみの検出によって、定電流制御可能な回路を提供することである。
【課題を解決するための手段】
【００１４】
本発明に係る定電流駆動回路は、スイッチング信号を生成する制御ＩＣと、入力端子が入力電源側に接続され、前記スイッチング信号の有無でオンおよびオフ動作を行い、前記入力電源をスイッチングするスイッチング素子と、前記スイッチング素子によりスイッチングされた電源電流を整流し、平滑化し出力電流を出力する整流ダイオード、平滑インダクタ及び平滑コンデンサと、を有し、所望の出力電流が設定され、参照信号を生成する参照信号生成部と、前記スイッチング素子に流れる電流と、前記参照信号生成部からの信号に基づいて前記所望の出力電流とを比較し検出する比較部と、外部クロックに接続され、該外部クロックからのクロック信号と、前記比較部からの出力信号が同時に入力されるフリップフロップ部と、該フリップフロップ部からの出力信号に基づいて、前記スイッチング信号を伸長し、前記スイッチング素子をゲート制御する遅延部と、を備えることを特徴とする。
【００１５】
上記の定電流駆動回路によれば、乗算器を利用すること無く負荷回路に供給する定電流を所望の大きさになるように制御でき、構造を簡素化することができる。
【００１６】
また、本発明に係る定電流駆動回路は、定電流駆動される負荷回路と、該負荷回路の高電位側に接続された固定電圧電源と、該負荷回路の低電位側に接続されたコンバータ部と、該コンバータ部に接続され、スイッチング信号を生成する制御ＩＣから成る定電流駆動回路であって、前記コンバータ部は、入力端子が入力電源側に接続され、前記スイッチング信号の有無でオンおよびオフ動作を行い、前記入力電源をスイッチングするスイッチング素子と、前記スイッチング素子によりスイッチングされた電源電流を整流し、平滑化し出力電流を出力する整流ダイオード、平滑インダクタ及び平滑コンデンサと、前記スイッチング素子の低電位側に接続され且つ他端がＧＮＤ接地された抵抗と、から成り、前記制御ＩＣは、所望の出力電流が設定され、参照信号を生成する参照信号生成部と、ＧＮＤ接地された抵抗Ｒに流れる電流に基づいて前記スイッチング素子の電流を計測し、前記スイッチング素子に流れる電流と、前記参照信号生成部からの信号に基づいて前記所望の出力電流とを比較する比較部と、外部クロックに接続され、該外部クロックからのクロック信号と、前記比較部からの出力信号が同時に入力されるフリップフロップ部と、該フリップフロップ部からの出力信号を伸長し、前記スイッチング信号で前記スイッチング素子をゲート制御する遅延部と、を備えることを特徴とする。
【００１７】
上記の定電流駆動回路によれば、スイッチング素子電流が所望電流値に至るまでの時間で制御されるので、自己インダクタ及び電圧に依らず、所望電流値を設定して定電流制御することができる。
【００１８】
また、上記構成において、本発明に係る定電流駆動回路は、前記スイッチング素子に供給される電流を検出する電流検出部と、該電流検出部と前記比較部との間にスロープ補償回路が備えられてなる、構成にすることができる。この定電流駆動回路によれば、デューティ・サイクルが５０％以上であっても、インダクタ電流を安定化することができる。
【００１９】
また、上記構成において、本発明に係る定電流駆動回路は、前記の平滑インダクタに流れる電流が、スイッチング素子のオン状態及びオフ状態で０にならないように、平滑インダクタの自己インダクタンス、平滑コンデンサの容量及び外部クロックのセット信号の周期が定められてなる、構成にすることができる。この定電流駆動回路によれば、連続モード及び臨界モードで、負荷回路を駆動することができる。
【００２０】
また、上記構成において、本発明に係る定電流駆動回路は、遅延部と独立して前記のスイッチング素子にオフ信号を送り、該スイッチング素子を強制的にオフ状態にする機能を有する構成にすることができる。この定電流駆動回路によれば、負荷回路の停止及び作動を自由に制御することができる。
【００２１】
また、本発明は、並列に接続された複数の発光素子と、該複数の発光素子を定電流駆動する上記の構成の定電流駆動回路と、から成る発光装置を提供することができる。この発光装置によれば、ＬＥＤストリングのカソード端を共通ＧＮＤとすることができるので、配線接続が容易になる。
【００２２】
また、本発明は、液晶パネルと、前記液晶パネルのバックライトとして設けられる前記構成の発光装置と、を備える電子機器を提供することができる。この電子機器によれば、本発明の定電流駆動回路を備えているので、消費電力を低減することができる。
【発明の効果】
【００２３】
本発明に係る定電流駆動回路は、出力側に検出部を設置する必要がなく、コンバータ部分のみで定電流制御が可能であり、スイッチング素子のオン状態のみの検出によって、定電流を制御することができる。
【００２４】
また、スイッチング素子の電流が、所望電流値に至るまでの時間で制御されるので、所望電流値は、上記の平滑インダクタ電流の増加率に依存すること無く、一定値に設定することができる。
【００２５】
また、出力側に検出部を設置する必要がない為、スイッチング素子の電流を検出するために発生する電力のロスを低減できる。この電力のロスは、出力電流値に依存して増加する為、出力電流の高出力化に対し、出力側に検出部を削除できる効果は高い。
【００２６】
また、ＬＥＤストリングのカソード端の直接接地が可能になる。複数のＬＥＤストリングがある場合、それらのカソード端を共通GNDにできるので、配線接続が容易となる。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１実施形態に係る回路構成を模式的に示したブロック図である。
【図２】図２（ａ）は、図１の外部クロックＣＬＫから供給されるセット信号であり、図２（ｂ）は、図１のスイッチング素子ＳＩをゲート制御する遅延部ＤＬＹの信号であり、図２（ｃ）は、図１のインダクタ素子Ｌに流れる電流の波形及び目標定電流Ｉtargetを示す図であり、図２（ｄ）は、図１のスイッチング素子ＳＩの電流Ｉsの波形図であり、図２（ｅ）は、図１の比較部ＣＭＰが、フリップフロップ部ＦＦのリセット端子Ｒに入力するリセット信号であり、図２（ｆ）は、図１のフリップフロップ部ＦＦの出力端子Ｑから出力されて、遅延部ＤＬＹに入力される信号であり、図２（ｇ）は、図１の遅延部ＤＬＹが、スイッチング素子ＳＩをゲート制御する信号を示す。
【図３】図３（ａ）は図２（ｃ）の拡大図であり、図３（ｂ）は図２（ｄ）の拡大図である。
【図４】本発明の第２実施形態に係る回路構成を模式的に示したブロック図である。
【図５】本発明の第３実施形態に係る回路構成を模式的に示したブロック図である。
【図６】図５に示した定電流駆動回路の動作をシミュレーションするための回路構成を示す。
【図７】図７（ａ）は、図５の信号ＣＳが増幅器１０によって増幅された出力信号であり、図７（ｂ）は、外部クロックＶ６から入力端子Ｓへのセット信号、フリップフロップ回路ＲＳ−ＦＦのリセット端子Ｒに入力されるリセット信号、図７（ｃ）は、遅延部からのパルス信号ＬＥＤストリングのカソード端の電圧Ｖｏｕｔを示す。
【図８】本発明の第４の実施形態に係る定電流駆動回路の構成を示す回路図である。
【図９】図８に示した第４の実施形態に係る定電流駆動回路を、ＬＥＤバックライト装置及びバックライト部として含む液晶表示装置のブロック図である。
【図１０】実施形態５に係る液晶表示装置の構造を示す分解斜視図である。
【図１１】従来の定電流駆動回路の構成図である。
【図１２】従来の定電流駆動回路の構成図である。
【図１３】図１１及び図１２に示す従来の定電流駆動回路の制御ＩＣ内の信号の波形を示す図である。
【図１４】特許文献１の定電流駆動回路の基本動作を示す図である。
【発明を実施するための形態】
【００２８】
本発明に係る定電流駆動回路及びこれを用いたＬＥＤバックライト装置を、以下の実施形態１乃至５に基づいて具体的に説明するが、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定されるものではない。
【００２９】
［第１の実施形態］
本発明の第１実施形態について説明する。図１は、ｎ個（ｎ＞１）のＬＥＤから成るＬＥＤストリングを駆動するための回路構成を模式的に示したブロック図であって、本発明の定電流駆動回路の一実施形態が備えられている。
【００３０】
図１のＬＥＤ駆動回路に設けられた定電流駆動回路は降圧型であって、一方の端子が入力電源ＶINの端子に直接に接続されたスイッチング素子ＳＩを備える。また、図１のＬＥＤ駆動回路は、前記スイッチング素子ＳＩと、制御ＩＣ、整流ダイオードＤ１、平滑インダクタＬ１、平滑コンデンサＣ１、ｎ個（ｎ＞１）のＬＥＤi（１≦ｉ≦ｎ）のＬＥＤストリングから構成される。
【００３１】
該スイッチング素子ＳＩは、制御ＩＣによってゲート制御されており、外部クロックＣＬＫから供給される図２（ａ）に示されるセット信号に基づき、制御ＩＣが生成するスイッチング信号によってオンおよびオフ動作を行う。スイッチング素子ＳＩの出力電流は、整流ダイオードＤ１、平滑インダクタＬ１及び平滑コンデンサＣ１によって平滑化され、前記ＬＥＤストリングに電流Ｉoutを供給する。
【００３２】
本発明の定電流駆動回路は、所望或いは目標とされる定電流Ｉtargetの電流値が予め設定されており、前記ＬＥＤストリングが目標定電流Ｉtargetで駆動されるように、次の基本的な動作を行う。
【００３３】
前記の電流Ｉoutとして所望或いは目標とされる定電流Ｉtargetの電流値は、参照信号生成部ＲＥＦに設定され、比較部ＣＭＰは、入力電源ＶINからスイッチング素子ＳＩに直接供給される電流Ｉsと前記の目標定電流Ｉtargetとの比較を行う。スイッチング素子ＳＩのオン状態において、スイッチング素子の電流Ｉsとインダクタ素子Ｌの電流ＩLは、図２（ｃ）及び（ｄ）に示されるように同一である。すなわち、スイッチング素子ＳＩの電流Ｉsは、図３（ａ）の波形ＩLaと同様、線形的に増加する。このような電流Ｉsの波形は、電流検出部Ｄｉによって検出される。
【００３４】
しかし、図２（ａ）（ｇ）に示されるスイッチング素子のゲート制御信号のオンデューティが５０％以上の時、発振する可能性が高くなる。そこで、第１実施形態の定電流駆動回路では、当該発振を補償することができるように、スロープ補償回路ＳＬＯＰＥが設けられている。以下、電流検出部Ｄｉによって検出された電流Ｉs及び当該電流Ｉsをスロープ補償して得られた電流を「電流Ｉs」と略称する。
【００３５】
電流検出部Ｄｉによって検出された電流Ｉsは、図２（ｄ）及び図３（ｂ）に示される波形を有する。比較部ＣＭＰは、前記電流Ｉsが所望の定電流値Ｉtargetと一致したタイミングＰｏｉｎｔ１を検出して、図２（ｅ）に示されるリセット信号を出力する。
【００３６】
フリップフロップ部ＦＦは、外部クロックＣＬＫからのセット信号（図２（ａ））の入力端子Ｓへの入力によってセット状態になった後、Ｐｏｉｎｔ１が検出された時点で、図２（ｅ）のリセット信号がリセット端子Ｒに入力される。フリップフロップ部ＦＦがセット状態を維持する時間は、外部クロックＣＬＫからのセット信号が入力された時点からリセット信号が入力されるＰｏｉｎｔ１までの時間幅（Ｔa1）である。この時間幅Ｔa1のパルス信号（図２（ｆ））がフリップフロップ部ＦＦの出力端子Ｑから出力されて、遅延部ＤＬＹに入力される。
【００３７】
遅延部ＤＬＹは、前記の時間幅Ｔa1の２倍の時間幅Ｔon（＝２×Ｔa1）の間、スイッチング素子ＳＩがオン状態になるように図２（ｇ）に示されるパルス信号を出力し、スイッチング素子ＳＩは、図２（ｂ）に示されるようにゲート制御される。
【００３８】
スイッチング素子ＳＩは、外部クロックＣＬＫからのセット信号（図２（ａ））と同じ周期Ｔswで制御されており、図２（ｂ）に示されるように、時間幅Ｔonの間オン状態であるが、Ｔoff（＝Ｔsw−Ｔon）の間、オフ状態になる。すなわち、スイッチング素子ＳＩは、オン状態開始からＴon時間後にオフ状態に移行する。
【００３９】
本発明の定電流駆動回路は、動作周波数或いは動作周期を一定にして、スイッチング素子ＳＩのオン・オフ時間を制御ＩＣで制御し、パルス電圧幅を変化させるパルス幅制御（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ；ＰＷＭ）技術が適用される。
【００４０】
本発明の定電流駆動回路は、動作周期としての上記周期Ｔswを特に限定しない。本発明の定電流駆動回路は、図２（ｃ）及び図３（ａ）に示されるように、スイッチング素子ＳＩのオフ状態においてインダクタ素子Ｌの電流ＩLbが０より低くならない、いわゆる「連続モード」及び「臨界モード」で駆動することが好ましい。そこで、インダクタ素子Ｌに流れる電流Ｉsが、スイッチング素子ＳＩのオン状態及びオフ状態で０より低くならないように、平滑インダクタＬ１の自己インダクタンス、平滑コンデンサの容量及び外部クロックＣＬＫのセット信号の周期Ｔswを決定することが好ましい。
【００４１】
上記したように、本発明の定電流駆動回路において、時間幅Ｔonの後半の時間帯において、インダクタ素子Ｌの電流ＩLは、時間幅Ｔonの後半の時間帯と同様に線形的に増加する。そのため、時間幅Ｔonの前半において目標定電流Ｉtargetに満たなかった電流分Ｓ１と、時間幅Ｔonの後半において目標定電流Ｉtargetから超過した電流分Ｓ２は等しく、次式が成立する。
Ｓ１＝１／２×（Ｉtarget−ｈ１）×Ｔon＝Ｓ２＝１／２×ｈ２×Ｔon・・・（式３）
但し、ｈ１は、スイッチング素子ＳＩのオン状態開始時におけるインダクタ素子Ｌの電流ＩLの値であって、ｈ２は、スイッチング素子ＳＩのオフ状態開始時におけるインダクタ素子Ｌの電流ＩLの値と電流値ｈ１との差を表す。
【００４２】
ｈ１とＩtargetとの差、及びｈ２が小さいほど、動作周期Ｔswにおけるインダクタ素子Ｌの電流ＩLの変動は少なく、スイッチング素子ＳＩのオン、オフに関わらず、上記のＬＥＤストリングは、目標定電流Ｉtargetに近い電流で連続的に駆動されることになる。
【００４３】
尚、上記の式３は、「スイッチング素子ＳＩのオン状態開始後スイッチング素子ＳＩの電流Ｉsが目標定電流Ｉtargetに達するまでの時間の２倍を、スイッチング素子ＳＩのオン状態の時間とする」ことを前提としている。
【００４４】
一方、スイッチング素子ＳＩがオン状態にあるとき、インダクタ素子Ｌが充電されることは、インダクタ素子の諸性能及びインダクタ素子に印加される電圧の大きさによらず変わらない。そのため、インダクタ素子が大型化されると、インダクタ素子Ｌの充電時間も増大し、計測時間も増える。
【００４５】
そこで、スイッチング素子ＳＩのオン状態開始後スイッチング素子ＳＩの電流Ｉsが目標定電流Ｉtargetの途中の電流値Ｉに達するまでの時間Ｔのみを計測し、当該計測された時間に基づいてスイッチング素子のオン状態時間幅Ｔonを決定することもできる。この場合、次式４によって、時間幅Ｔonが決定される。
Ｔon＝２×Ｉtarget／Ｉ×Ｔ・・・（式４）
【００４６】
［第２の実施形態］
上記第１の実施の形態は降圧型の定電流駆動回路であるが、同様の技術思想で昇圧型の定電流駆動回路を形成することも勿論可能である。図４に本発明の第２の実施の形態に係る昇圧型のスイッチング電源回路を示しておく。なお、図４中、図１の各部と機能的に対応する部分には同一番号を付し、重複する説明は省略する。
【００４７】
［第３の実施形態］
図５は、第３の実施形態に係る定電流駆動回路の構成を示す回路図である。第３の実施形態において、前記のＬＥＤストリングの高電位側及び低電位側はそれぞれ、固定電圧電源Ｖconst及びコンバータ部に接続される。該コンバータ部は、前記スイッチング素子ＳＩと、整流ダイオードＤ１、平滑インダクタＬ１及び平滑コンデンサＣ１で構成され、所望の電流値Ｉtargetで前記のＬＥＤストリングが駆動されるように、制御ＩＣによって駆動される。
【００４８】
第３の実施形態を構成する制御ＩＣは、スイッチング素子ＳＩと遅延部ＤＬＹとの間に制御回路部ＣＣが設けられている点で第１及び第２の実施形態と異なるが、基本的な構成及び動作は、第１及び第２の実施形態と同様である。
【００４９】
尚、制御回路部ＣＣは、遅延部ＤＬＹと独立して、前記のスイッチング素子ＳＩにオン信号を送り、スイッチング素子ＳＩをオン状態にする一方、前記のスイッチング素子ＳＩにオフ信号を送り、スイッチング素子ＳＩを強制的にオフ状態にする機能を有する。そのため、第３の実施形態のスイッチング素子ＳＩは、遅延部ＤＬＹの出力（時間幅Ｔa1）と制御回路部ＣＣのオン・オフ信号との論理積を介して、オン状態或いはオフ状態に遷移する。即ち、制御回路部CCはLEDストリングをオン・オフ制御する。高周波で点灯、消灯を繰り返すことにより人間の目には点灯し続けて見えることを利用した点灯パルス幅制御（Ｐｌｕｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）による輝度制御に用いる。また、ＬＥＤストリングのオン・オフ制御が不要な場合、遅延部ＤＬＹの出力をスイッチング素子ＳＩに直接的に入力して、ゲート制御することができる。
【００５０】
また、第３の実施形態の場合、スイッチング素子ＳＩの低電位側は、他端がＧＮＤ接地された抵抗Ｒに接続されており、スイッチング素子ＳＩの電流Ｉsは、ＧＮＤ接地された抵抗Ｒに流れる電流から計測される。従って、第３の実施形態の場合、電流検出部Ｄｉに検出された電流Ｉsとして比較部ＣＭＰに入力される信号ＣＳは、低電圧で実現することができる。従って、第３の実施形態に係る定電流駆動回路は、電力の損失を低減することができる。消費電力を低減する観点から、第３の実施形態に係る定電流駆動回路は、複数のＬＥＤストリングを制御する場合に好適に利用できる。
【００５１】
次に、図５に示した定電流駆動回路の動作をシミュレーションするための回路構成を図６に示す。図６に示されたシミュレーション回路の動作について、該回路内の各部の信号を図７（ａ）乃至（ｅ）に示して説明する。
【００５２】
図７（ａ）に示される電圧信号Ｖ(Ifb)は、検出部Ｄｉによって検出された信号ＣＳに対応しており、信号ＣＳが増幅器１０によって増幅された出力信号である。また、図７（ａ）に示される波形、すなわち、電圧信号Ｖ(Ifb)の波形は、スイッチング素子Ｍ５及び接地された抵抗Ｒ４を流れる電流Ｉsの波形に対応する。図７（ａ）及び図２（ｄ）を比較すると、電圧信号Ｖ(Ifb)の波形が電流Ｉsの波形に対応していることが分かる。
【００５３】
発光ダイオードＤ１乃至Ｄ１２から成るＬＥＤストリングは、スイッチング素子Ｍ５に直接的に影響を受ける。インダクタL1に流れる電流ILの波形は、電流Ｉsの波形として現れる。従って、前記の電圧信号Ｖ(Ifb)を測定することによって、前記のインダクタL1に流れる電流ILをモニタリングすることができる。LEDストリングに流れる電流IledインダクタL1に流れる電流ILは、キャパシタC1により平滑化されたものである。
【００５４】
前記の電圧信号Ｖ(Ifb)は、スロープ補償回路（comparator）によってスロープ補償された後、比較部（comparator）に入力され、所望の定電流Ｉtargetに対応する電圧信号と比較される。尚、定電流Ｉtarget及び該定電流Ｉtargetに対応する電圧信号は、前述の通り、参照信号生成部ＲＥＦに設定される。
【００５５】
比較部は、前記電流Ｉsに対応する電圧信号が所望の定電流値Ｉtargetに対応する電圧に一致したタイミングＰｏｉｎｔ１を検出して、図２（ｅ）に対応する図７（ｂ）のＶ（RS_R）に示されるリセット信号を出力する。
【００５６】
フリップフロップ回路ＲＳ−ＦＦは、外部クロックＶ６から入力端子Ｓへのセット信号Ｖ（RS_S）（図７（ｂ）、図２（ａ））の入力によってセット状態になった後、Ｐｏｉｎｔ１が検出された時点で、リセット信号Ｖ（RS_R）がリセット端子Ｒに入力される。フリップフロップ部ＦＦがセット状態を維持する時間は、外部クロックＣＬＫからのセット信号Ｖ（RS_S）が入力された時点からリセット信号Ｖ（RS_R）が入力されるＰｏｉｎｔ１までの時間幅（Ｔa1）である。この時間幅Ｔa1のパルス信号（図２（ｆ））がフリップフロップ回路ＲＳ−ＦＦの出力端子Ｑから出力されて、遅延部（Delay部）に入力される。
【００５７】
遅延部は、前記の時間幅Ｔa1の２倍の時間幅Ｔon（＝２×Ｔa1）の間、スイッチング素子Ｍ５がオン状態になるように図７（ｂ）に示されるパルス信号Ｖ(Co)を出力する。
【００５８】
一方、図６のシミュレーション回路において、制御回路部ＣＣは遅延部内に組み込まれており、遅延部から別異にオン・オフ信号をスイッチング素子Ｍ５に送り、該スイッチング素子Ｍ５を強制的にオフ状態に遷移させる。尚、図７（ａ）及び（ｂ）の横軸の単位が、図７（ｃ）乃至（ｅ）の横軸の単位の約１／２０である点に注意されたい。
【００５９】
上記の遅延部からのパルス信号Ｖ(Co)及び制御回路部ＣＣからのオン・オフ信号との論理積の信号に基づいて、スイッチング素子Ｍ５はオン状態或いはオフ状態に遷移する。
【００６０】
図６のシミュレーション回路の前述の動作によって、接地コンデンサＣ１の電位Ｖ(fls)、インダクタＬ１の電流ＩL及びダイオードＤ８の電流Ｉ(D8)は、図７（ｃ）乃至（ｅ）に示されるように変化する。尚、図７（ｃ）に表される電位Ｖ(fls)は、信号Ｖ(Co)及び制御回路部ＣＣからのオン・オフ信号との論理積に対応しており、電位Ｖ(fls)がダイオードD２０のアノード端電圧と同等の相対的に高い電圧である場合、電流ＩL及び電流Ｉ(D8)は０Ａ（アンペア）になる。
【００６１】
図７（ｄ）及び（ｅ）によれば、インダクタＬ１の電流ＩL及びダイオードＤ８の電流Ｉ(D8)は、ほぼ一致している。このように、本発明の定電流駆動回路によれば、接地された抵抗Ｒ４を流れる電流Ｉsを測定することによって、ＬＥＤストリングを目標の定電流Ｉtargetで駆動できることが分かる。
【００６２】
すなわち、第３の実施形態に係る定電流駆動回路は、スイッチング素子ＳＩの電流Ｉsが、所望電流値に至るまでの時間Ｔa1で制御する為、インダクタのリアクタンス値及びインダクタ電圧に依らず、所望の定電流値になるように定電流制御が可能である。また、第３の実施形態によれば、ＬＥＤストリングの出力側に検出部を設けて、ＬＥＤストリングの出力電流Ｉledや出力電圧を検出する必要が無いので、これに起因する電力の損失を防ぐことができる。また、本発明の定電流駆動回路によれば、接地された抵抗Ｒ４を流れる電流Ｉs、言い換えると、スイッチング素子ＳＩのオン状態における電流Ｉsのみの検出によって、定電流駆動される負荷回路に流れる電流を常時検出する必要が無い。従って、従来の技術に比べて、本発明の定電流駆動回路は、電力の損失が少なくて済む。
【００６３】
［第４の実施形態］
図８は、第４の実施形態に係る定電流駆動回路の構成を示す回路図である。第４の実施形態は、Ｍ個のＬＥＤストリング（Ｍ＞２）を備える点で第３の実施形態と相違するが、個々のＬＥＤストリングは、第３の実施形態と同一の構造を有する。すなわち、前記Ｍ個の個々のＬＥＤストリングは、図５に示される構成のコンバータ部及び制御ＩＣにそれぞれ接続されており、別個に制御される。尚、図８中、符号ＣＨｉは、Ｍ個のＬＥＤストリングのうちのｉ番目のものを意味し、符号ＤＬｉは、該ｉ番目のＬＥＤストリングに接続される個々の制御ＩＣの端子を意味する。
【００６４】
また、前記の複数のＬＥＤストリングは、いずれも、高電位側の端子が同一の固定電圧電源Ｖconstに並列に接続されている。個々のＬＥＤストリングを制御ＩＣに接続するために必要なピンは、それぞれＤＬｊ（１≦ｊ≦Ｍ）の１本のみであるので、「１ピン／１チャネル」を実現することができる。尚、第４の実施形態として、定電流駆動される負荷回路として、Ｍ個のＬＥＤストリング（Ｍ＞２）が示されているが、第４の実施形態の定電流駆動回路は、負荷回路が直流電源によって駆動される回路であれば、特に制限されない。第４の実施形態に係る定電流駆動回路が適用できる負荷回路として、ＬＥＤストリング以外にガスセンサ、ステッピングモーター、パルスモーター等を例示できる。
【００６５】
［第５の実施形態］
次に、上記図８に示した第４の実施形態に係る定電流駆動回路を、ＬＥＤバックライト装置９３１及びバックライト部９３２として含む液晶表示装置について図９に示すブロック図を参照して説明する。図９に示すように、液晶表示装置９００は、ＡＣ／ＤＣ電源装置９１０と、ＬＣＤモジュール部９２０と、バックライト装置９３０と、を備える。
【００６６】
ＡＣ／ＤＣ電源装置９１０は、コンセント９１１、ＡＣ／ＤＣ整流部９１２、及びＤＣ／ＤＣコンバータ９１３から構成され、外部の商用交流電源電圧１００Ｖ又は２４０Ｖを直流電源電圧に変換してＬＣＤモジュール部９２０に出力する。
【００６７】
ＬＣＤモジュール部９２０は、ＤＣ／ＤＣコンバータ９２１、共通電極電圧発生部（Ｖｃｏｍ発生部）９２２、γ電圧発生部９２３、ＬＣＤパネル部９２４、及びバックライト装置９３０から構成され、外部のグラフィックコントローラ（図示せず）から入力される画像データに応じた画像を表示する。ＬＣＤパネル部９２４は、複数の液晶素子がゲートドライバ部とデータドライバ部から各々伸びる複数のデータ線と複数のゲート線が交差する部分に各々接続されている。複数の液晶素子は、表示画像領域毎に分割されて、その表示画像領域毎に階調が制御される。
【００６８】
共通電極電圧発生部９２２は、ＤＣ／ＤＣコンバータ９２１においてレベル変換されて供給される直流電圧に基づいて共通電極電圧Ｖｃｏｍを発生してＬＣＤパネル部９２４に出力する。
【００６９】
γ電圧発生部９２３は、ＤＣ／ＤＣコンバータ９２１においてレベル変換された直流電圧に基づいてγ電圧Ｖｄｄを発生してＬＣＤパネル部９２４に供給する。図９では、共通電極電圧発生部９２２とγ電圧発生部９２３がＬＣＤパネル部９２４から分離されている例を示したが、これらをＬＣＤパネル部９２４に含ませて構成することもできる。
【００７０】
バックライト装置９３０は、バックライト駆動部９３１及びバックライト部９３２から構成される。バックライト駆動部９３１には、前述の図８に示した、第４の実施形態に係る定電流駆動回路の制御ＩＣが含まれる。バックライト部９３２は、上記図８に示した複数のＬＥＤストリングスが含まれる。バックライト部９３２は、入力画像をＬＣＤパネル部９２４に表示する際に、その入力画像の輝度に合わせて階調を制御するため、点灯時間が制御される。
【００７１】
液晶表示装置９００は、上述した第４の実施形態に係る定電流駆動回路を備えたため、バックライト装置９３０は、消費電力を低減できる。なお、ＡＣ／ＤＣ電源装置９１０をＬＣＤモジュール部９２０に内蔵させてもよい。
【００７２】
図１０は、実施形態５に係る液晶表示装置の構造を示す分解斜視図である。図１０は、液晶表示装置の回路構成ではなく、機構を図示したものである。図１０に示すように、液晶表示装置１０００は、バックライトアセンブリ１０１０、ディスプレイユニット１０７０及び収納容器１０８０を備える。
【００７３】
ディスプレイユニット１０７０は、映像を表示する液晶表示パネル１０７１、液晶表示パネル１０７１を駆動するための駆動信号を出力するデータ印刷回路１０７２及びゲート印刷回路１０７３を含む。データ印刷回路１０７２及びゲート印刷回路１０７３は、それぞれデータテープキャリアパッケージ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ、以下、ＴＣＰという）１０７４及びゲートＴＣＰ１０７５を通じて液晶表示パネル１０７１と電気的に連結される。
【００７４】
液晶表示パネル１０７１は、薄膜トランジスタ（以下、ＴＦＴという）基板１０７６、ＴＦＴ基板１０７６に対向して結合されるカラーフィルタ基板１０７７及び両基板１０７６、１０７７の間に介在された液晶１０７８を含む。
【００７５】
ＴＦＴ基板１０７６は、例えば、スイッチング素子であるＴＦＴ（図示せず）がマトリクス状に形成された透明なガラス基板である。ＴＦＴのソース及びゲート端子には、それぞれデータ及びゲートラインが接続され、ドレイン端子には透明な導電性材質からなる共通電極（図示せず）が形成される。
【００７６】
カラーフィルタ基板１０７７は、例えば、色画素であるＲＧＢ画素（図示せず）が薄膜工程によって形成された基板である。カラーフィルタ基板１０７７は、透明な導電性材質からなる共通電極（図示せず）が形成される。
【００７７】
収容容器１０８０は、底面１０８１及び底面１０８１のエッジ部に収納空間を形成するために形成された側壁１０８２により構成される。収容容器１０８０は、バックライトアセンブリ１０１０及び液晶表示パネル１０７１が移動しないように固定する。
【００７８】
底面１０８１は、バックライトアセンブリ１０１０（図９のバックライト部９３２）が装着されるのに十分な底面面積を有し、バックライトアセンブリ１０１０と同じ構成を有することが好ましい。この例では、底面１０８１及びバックライトアセンブリ１０１０は、四角いプレート形状を有する。側壁１０８２は、バックライトアセンブリ１０１０が外部に離脱することのないように底面１０８１のエッジ部から略垂直に延長される。
【００７９】
この例における液晶表示装置１０００は、バックライト駆動部１０６０及びトップシャーシ１０９０をさらに含む。
【００８０】
バックライト駆動部１０６０は、収容容器１０８０の内部に配置され、バックライトアセンブリ１０１０を駆動するための直流電流を発生させる。バックライト駆動部１０６０から発生された直流電流は、第１電源印加線１０６３及び第２電源印加線１０６４を通じてバックライトアセンブリ１０１０に印加される。第１電源印加線１０６３及び第２電源印加線１０６４は、バックライトアセンブリ１０１０の両側部に形成されたＬＥＤストリングのアノード端１０４０ａ及びＬＥＤストリングのカソード端１０４０ｂに直接接続してもよいし、別の部材（図示せず）を利用してＬＥＤストリングのアノード端１０４０ａ及びＬＥＤストリングのカソード端１０４０ｂに接続してもよい。
【００８１】
トップシャーシ１０９０は、液晶表示パネル１０７１のエッジ部を囲みながら収容容器１０８０に結合される。トップシャーシ１０９０を設けることにより、外部からの衝撃に対する液晶表示パネル１０７１の破損を防止し、液晶表示パネル１０７１が収容容器１０８０から離脱することを防止することができる。
【００８２】
この液晶表示装置１０００は、バックライトアセンブリ１０１０から出射される光の特性を向上させるための少なくとも一枚の光学シート１０９５をさらに含んでもよい。光学シート１０９５は、光を拡散するための拡散シート又は光を集光するためのプリズムシートを含んでもよい。
【符号の説明】
【００８３】
ＳＩ スイッチング素子、Ｄ１ 整流ダイオード、Ｌ１ 平滑インダクタ、Ｃ１ 平滑コンデンサ、Ｌ インダクタ素子、ＳＬＯＰＥ スロープ補償回路、Ｄｉ 電流検出部、ＤＬＹ 遅延部、ＣＣ 制御回路部、ＣＭＰ 比較部、１０増幅器、Ｒ４ 抵抗、ＲＥＦ 参照信号生成部、ＲＳ−ＦＦ フリップフロップ回路、Ｄ８ ダイオード
【技術分野】
【０００１】
本発明は、定電流の電源回路及び定電流駆動回路を用いたＬＥＤバックライト装置に関する。
【背景技術】
【０００２】
従来の定電流駆動回路は、駆動される負荷回路に流れる電流を常時検出するように構成されており、例えば、図１１及び図１２のように構成されている。これらの従来の定電流駆動回路は、次のような基本動作を行う。
【０００３】
(1) ｎ個（ｎ＞１）のＬＥＤから成るＬＥＤストリングスに電流検出部Ｒを直列に設け、該検出部Ｒによって、電圧Vsenを測定する。
(2) 検出された電圧Vsenが所望値REFと常に等しくなるように、出力電圧Voutを制御し、出力電流Ioutを一定に保つ。この制御は、スイッチング素子ＳＩのゲート電圧を制御することによって行われる。具体的には、オン状態の時間幅Ｔonとオフ状態の時間幅Ｔoffの比率を制御することによって行われる（図１３）。
【０００４】
上記した従来の定電流駆動回路は、スイッチング素子ＳＩのオン状態及びオフ状態に係わらず、常時、電流検出部Ｒの電圧Vsenを検出する必要がある。しかし、電流検出部Ｒは駆動される負荷回路に直列に配置接続されるため、前記電流検出部Ｒは電力のロスの要因であって、出力電流Ioutの増大に伴い、検出部Ｒによる電力のロスも増大するという問題がある。
【０００５】
また、前記の電流検出部Ｒが負荷回路の高圧側に直列に配置されている場合、制御ＩＣに対して高電圧の耐圧性が要求される。一方、前記の電流検出部Ｒが負荷回路の低圧側に直列に配置されている場合、負荷回路を直接に接地できない構造になる。
【０００６】
また、電流検出部Ｒの信号を制御ＩＣに送信するため、駆動される負荷回路の出力側に入力ピンを設ける必要がある。
【０００７】
特許文献１（特開2010-40509）には、図１１及び図１２以外の構成を有する定電流駆動回路が提案されている。この特許文献に示された駆動回路は、スイッチング素子に直列に配置接続された電流検出抵抗器ＲISEN_iと、負荷回路の直列に接続されたインダクタンスコイルと、備え、以下の基本動作を行う：
【０００８】
(1) 所望のＬＥＤ電流値である基準信号ＲＥＦと、スイッチング素子ＳＩのオン／オフ制御信号（ＰＷＭ信号）ＰＷＭ＿ｉとの積を、乗算器で積算する。
(2) 電流検出抵抗器ＲISEN_iによって、監視信号ＩＳＥＮ＿ｉを検出する。電流検出抵抗器ＲISEN_iはスイッチング素子ＳＩと直列に接続されているので、信号ＩＳＥＮ＿ｉはスイッチング素子ＳＩに流れる電流に等しい。そこで、式１及び式２に基づいて監視信号ＩＳＥＮ＿ｉを算出する。次いで、誤差増幅器によって、式１で与えられる積算値と監視信号ＩＳＥＮ＿ｉとを比較し、新たな制御信号ＰＷＭ＿ｉを生成する。
Ｉled＝ＩＳＥＮ＿ｉ／ＰＷＭ＿ｉ ・・・（式１）
ＩＳＥＮ＿ｉ＝ＲＥＦ×ＰＷＭ＿ｉ ・・・（式２）
尚、ＬＥＤ電流“Ｉled”と、監視信号“ＩＳＥＮ＿ｉ”、ＰＷＭ信号“ＰＷＭ＿ｉ”との間の関係を、図１４に示す。
(3) 積算値”ＲＥＦ×ＰＷＭ＿ｉ”と監視信号ＩＳＥＮ＿ｉが等しくなるように、すなわち、ＬＥＤ電流Ｉledが所望のＬＥＤ電流値に等しくなるように、制御信号ＰＷＭ＿ｉをフィードバック制御する。
【０００９】
上記の基準信号ＲＥＦ、監視信号ＩＳＥＮ＿ｉ及び上記のインダクタンスコイルの電流は、特許文献１の図９に示される波形の信号である。
【００１０】
しかし、特許文献１に開示された回路は、乗算器を必要とする為、スイッチングバランス制御部の回路構成が複雑であるという問題がある。また、ＰＭＷ信号ＰＷＭ＿ｉを制御生成する誤差増幅器で、被制御対象であるＰＭＷ信号ＰＷＭ＿ｉを用いた値を基準値としている。すなわち、特許文献１に開示された回路は、被制御対象ＰＷＭ＿ｉ自体を収束すべき基準対象としているので、フィードバック制御の収束性に欠けるという問題がある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１０−４０５０９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、前述の従来技術の問題点を解決し、出力側に検出部を設置する必要が無く、コンバータ部のみで定電流制御可能な回路を提供することである。
【００１３】
本発明の他の目的は、スイッチング素子のオン状態のみの検出によって、定電流制御可能な回路を提供することである。
【課題を解決するための手段】
【００１４】
本発明に係る定電流駆動回路は、スイッチング信号を生成する制御ＩＣと、入力端子が入力電源側に接続され、前記スイッチング信号の有無でオンおよびオフ動作を行い、前記入力電源をスイッチングするスイッチング素子と、前記スイッチング素子によりスイッチングされた電源電流を整流し、平滑化し出力電流を出力する整流ダイオード、平滑インダクタ及び平滑コンデンサと、を有し、所望の出力電流が設定され、参照信号を生成する参照信号生成部と、前記スイッチング素子に流れる電流と、前記参照信号生成部からの信号に基づいて前記所望の出力電流とを比較し検出する比較部と、外部クロックに接続され、該外部クロックからのクロック信号と、前記比較部からの出力信号が同時に入力されるフリップフロップ部と、該フリップフロップ部からの出力信号に基づいて、前記スイッチング信号を伸長し、前記スイッチング素子をゲート制御する遅延部と、を備えることを特徴とする。
【００１５】
上記の定電流駆動回路によれば、乗算器を利用すること無く負荷回路に供給する定電流を所望の大きさになるように制御でき、構造を簡素化することができる。
【００１６】
また、本発明に係る定電流駆動回路は、定電流駆動される負荷回路と、該負荷回路の高電位側に接続された固定電圧電源と、該負荷回路の低電位側に接続されたコンバータ部と、該コンバータ部に接続され、スイッチング信号を生成する制御ＩＣから成る定電流駆動回路であって、前記コンバータ部は、入力端子が入力電源側に接続され、前記スイッチング信号の有無でオンおよびオフ動作を行い、前記入力電源をスイッチングするスイッチング素子と、前記スイッチング素子によりスイッチングされた電源電流を整流し、平滑化し出力電流を出力する整流ダイオード、平滑インダクタ及び平滑コンデンサと、前記スイッチング素子の低電位側に接続され且つ他端がＧＮＤ接地された抵抗と、から成り、前記制御ＩＣは、所望の出力電流が設定され、参照信号を生成する参照信号生成部と、ＧＮＤ接地された抵抗Ｒに流れる電流に基づいて前記スイッチング素子の電流を計測し、前記スイッチング素子に流れる電流と、前記参照信号生成部からの信号に基づいて前記所望の出力電流とを比較する比較部と、外部クロックに接続され、該外部クロックからのクロック信号と、前記比較部からの出力信号が同時に入力されるフリップフロップ部と、該フリップフロップ部からの出力信号を伸長し、前記スイッチング信号で前記スイッチング素子をゲート制御する遅延部と、を備えることを特徴とする。
【００１７】
上記の定電流駆動回路によれば、スイッチング素子電流が所望電流値に至るまでの時間で制御されるので、自己インダクタ及び電圧に依らず、所望電流値を設定して定電流制御することができる。
【００１８】
また、上記構成において、本発明に係る定電流駆動回路は、前記スイッチング素子に供給される電流を検出する電流検出部と、該電流検出部と前記比較部との間にスロープ補償回路が備えられてなる、構成にすることができる。この定電流駆動回路によれば、デューティ・サイクルが５０％以上であっても、インダクタ電流を安定化することができる。
【００１９】
また、上記構成において、本発明に係る定電流駆動回路は、前記の平滑インダクタに流れる電流が、スイッチング素子のオン状態及びオフ状態で０にならないように、平滑インダクタの自己インダクタンス、平滑コンデンサの容量及び外部クロックのセット信号の周期が定められてなる、構成にすることができる。この定電流駆動回路によれば、連続モード及び臨界モードで、負荷回路を駆動することができる。
【００２０】
また、上記構成において、本発明に係る定電流駆動回路は、遅延部と独立して前記のスイッチング素子にオフ信号を送り、該スイッチング素子を強制的にオフ状態にする機能を有する構成にすることができる。この定電流駆動回路によれば、負荷回路の停止及び作動を自由に制御することができる。
【００２１】
また、本発明は、並列に接続された複数の発光素子と、該複数の発光素子を定電流駆動する上記の構成の定電流駆動回路と、から成る発光装置を提供することができる。この発光装置によれば、ＬＥＤストリングのカソード端を共通ＧＮＤとすることができるので、配線接続が容易になる。
【００２２】
また、本発明は、液晶パネルと、前記液晶パネルのバックライトとして設けられる前記構成の発光装置と、を備える電子機器を提供することができる。この電子機器によれば、本発明の定電流駆動回路を備えているので、消費電力を低減することができる。
【発明の効果】
【００２３】
本発明に係る定電流駆動回路は、出力側に検出部を設置する必要がなく、コンバータ部分のみで定電流制御が可能であり、スイッチング素子のオン状態のみの検出によって、定電流を制御することができる。
【００２４】
また、スイッチング素子の電流が、所望電流値に至るまでの時間で制御されるので、所望電流値は、上記の平滑インダクタ電流の増加率に依存すること無く、一定値に設定することができる。
【００２５】
また、出力側に検出部を設置する必要がない為、スイッチング素子の電流を検出するために発生する電力のロスを低減できる。この電力のロスは、出力電流値に依存して増加する為、出力電流の高出力化に対し、出力側に検出部を削除できる効果は高い。
【００２６】
また、ＬＥＤストリングのカソード端の直接接地が可能になる。複数のＬＥＤストリングがある場合、それらのカソード端を共通GNDにできるので、配線接続が容易となる。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１実施形態に係る回路構成を模式的に示したブロック図である。
【図２】図２（ａ）は、図１の外部クロックＣＬＫから供給されるセット信号であり、図２（ｂ）は、図１のスイッチング素子ＳＩをゲート制御する遅延部ＤＬＹの信号であり、図２（ｃ）は、図１のインダクタ素子Ｌに流れる電流の波形及び目標定電流Ｉtargetを示す図であり、図２（ｄ）は、図１のスイッチング素子ＳＩの電流Ｉsの波形図であり、図２（ｅ）は、図１の比較部ＣＭＰが、フリップフロップ部ＦＦのリセット端子Ｒに入力するリセット信号であり、図２（ｆ）は、図１のフリップフロップ部ＦＦの出力端子Ｑから出力されて、遅延部ＤＬＹに入力される信号であり、図２（ｇ）は、図１の遅延部ＤＬＹが、スイッチング素子ＳＩをゲート制御する信号を示す。
【図３】図３（ａ）は図２（ｃ）の拡大図であり、図３（ｂ）は図２（ｄ）の拡大図である。
【図４】本発明の第２実施形態に係る回路構成を模式的に示したブロック図である。
【図５】本発明の第３実施形態に係る回路構成を模式的に示したブロック図である。
【図６】図５に示した定電流駆動回路の動作をシミュレーションするための回路構成を示す。
【図７】図７（ａ）は、図５の信号ＣＳが増幅器１０によって増幅された出力信号であり、図７（ｂ）は、外部クロックＶ６から入力端子Ｓへのセット信号、フリップフロップ回路ＲＳ−ＦＦのリセット端子Ｒに入力されるリセット信号、図７（ｃ）は、遅延部からのパルス信号ＬＥＤストリングのカソード端の電圧Ｖｏｕｔを示す。
【図８】本発明の第４の実施形態に係る定電流駆動回路の構成を示す回路図である。
【図９】図８に示した第４の実施形態に係る定電流駆動回路を、ＬＥＤバックライト装置及びバックライト部として含む液晶表示装置のブロック図である。
【図１０】実施形態５に係る液晶表示装置の構造を示す分解斜視図である。
【図１１】従来の定電流駆動回路の構成図である。
【図１２】従来の定電流駆動回路の構成図である。
【図１３】図１１及び図１２に示す従来の定電流駆動回路の制御ＩＣ内の信号の波形を示す図である。
【図１４】特許文献１の定電流駆動回路の基本動作を示す図である。
【発明を実施するための形態】
【００２８】
本発明に係る定電流駆動回路及びこれを用いたＬＥＤバックライト装置を、以下の実施形態１乃至５に基づいて具体的に説明するが、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定されるものではない。
【００２９】
［第１の実施形態］
本発明の第１実施形態について説明する。図１は、ｎ個（ｎ＞１）のＬＥＤから成るＬＥＤストリングを駆動するための回路構成を模式的に示したブロック図であって、本発明の定電流駆動回路の一実施形態が備えられている。
【００３０】
図１のＬＥＤ駆動回路に設けられた定電流駆動回路は降圧型であって、一方の端子が入力電源ＶINの端子に直接に接続されたスイッチング素子ＳＩを備える。また、図１のＬＥＤ駆動回路は、前記スイッチング素子ＳＩと、制御ＩＣ、整流ダイオードＤ１、平滑インダクタＬ１、平滑コンデンサＣ１、ｎ個（ｎ＞１）のＬＥＤi（１≦ｉ≦ｎ）のＬＥＤストリングから構成される。
【００３１】
該スイッチング素子ＳＩは、制御ＩＣによってゲート制御されており、外部クロックＣＬＫから供給される図２（ａ）に示されるセット信号に基づき、制御ＩＣが生成するスイッチング信号によってオンおよびオフ動作を行う。スイッチング素子ＳＩの出力電流は、整流ダイオードＤ１、平滑インダクタＬ１及び平滑コンデンサＣ１によって平滑化され、前記ＬＥＤストリングに電流Ｉoutを供給する。
【００３２】
本発明の定電流駆動回路は、所望或いは目標とされる定電流Ｉtargetの電流値が予め設定されており、前記ＬＥＤストリングが目標定電流Ｉtargetで駆動されるように、次の基本的な動作を行う。
【００３３】
前記の電流Ｉoutとして所望或いは目標とされる定電流Ｉtargetの電流値は、参照信号生成部ＲＥＦに設定され、比較部ＣＭＰは、入力電源ＶINからスイッチング素子ＳＩに直接供給される電流Ｉsと前記の目標定電流Ｉtargetとの比較を行う。スイッチング素子ＳＩのオン状態において、スイッチング素子の電流Ｉsとインダクタ素子Ｌの電流ＩLは、図２（ｃ）及び（ｄ）に示されるように同一である。すなわち、スイッチング素子ＳＩの電流Ｉsは、図３（ａ）の波形ＩLaと同様、線形的に増加する。このような電流Ｉsの波形は、電流検出部Ｄｉによって検出される。
【００３４】
しかし、図２（ａ）（ｇ）に示されるスイッチング素子のゲート制御信号のオンデューティが５０％以上の時、発振する可能性が高くなる。そこで、第１実施形態の定電流駆動回路では、当該発振を補償することができるように、スロープ補償回路ＳＬＯＰＥが設けられている。以下、電流検出部Ｄｉによって検出された電流Ｉs及び当該電流Ｉsをスロープ補償して得られた電流を「電流Ｉs」と略称する。
【００３５】
電流検出部Ｄｉによって検出された電流Ｉsは、図２（ｄ）及び図３（ｂ）に示される波形を有する。比較部ＣＭＰは、前記電流Ｉsが所望の定電流値Ｉtargetと一致したタイミングＰｏｉｎｔ１を検出して、図２（ｅ）に示されるリセット信号を出力する。
【００３６】
フリップフロップ部ＦＦは、外部クロックＣＬＫからのセット信号（図２（ａ））の入力端子Ｓへの入力によってセット状態になった後、Ｐｏｉｎｔ１が検出された時点で、図２（ｅ）のリセット信号がリセット端子Ｒに入力される。フリップフロップ部ＦＦがセット状態を維持する時間は、外部クロックＣＬＫからのセット信号が入力された時点からリセット信号が入力されるＰｏｉｎｔ１までの時間幅（Ｔa1）である。この時間幅Ｔa1のパルス信号（図２（ｆ））がフリップフロップ部ＦＦの出力端子Ｑから出力されて、遅延部ＤＬＹに入力される。
【００３７】
遅延部ＤＬＹは、前記の時間幅Ｔa1の２倍の時間幅Ｔon（＝２×Ｔa1）の間、スイッチング素子ＳＩがオン状態になるように図２（ｇ）に示されるパルス信号を出力し、スイッチング素子ＳＩは、図２（ｂ）に示されるようにゲート制御される。
【００３８】
スイッチング素子ＳＩは、外部クロックＣＬＫからのセット信号（図２（ａ））と同じ周期Ｔswで制御されており、図２（ｂ）に示されるように、時間幅Ｔonの間オン状態であるが、Ｔoff（＝Ｔsw−Ｔon）の間、オフ状態になる。すなわち、スイッチング素子ＳＩは、オン状態開始からＴon時間後にオフ状態に移行する。
【００３９】
本発明の定電流駆動回路は、動作周波数或いは動作周期を一定にして、スイッチング素子ＳＩのオン・オフ時間を制御ＩＣで制御し、パルス電圧幅を変化させるパルス幅制御（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ；ＰＷＭ）技術が適用される。
【００４０】
本発明の定電流駆動回路は、動作周期としての上記周期Ｔswを特に限定しない。本発明の定電流駆動回路は、図２（ｃ）及び図３（ａ）に示されるように、スイッチング素子ＳＩのオフ状態においてインダクタ素子Ｌの電流ＩLbが０より低くならない、いわゆる「連続モード」及び「臨界モード」で駆動することが好ましい。そこで、インダクタ素子Ｌに流れる電流Ｉsが、スイッチング素子ＳＩのオン状態及びオフ状態で０より低くならないように、平滑インダクタＬ１の自己インダクタンス、平滑コンデンサの容量及び外部クロックＣＬＫのセット信号の周期Ｔswを決定することが好ましい。
【００４１】
上記したように、本発明の定電流駆動回路において、時間幅Ｔonの後半の時間帯において、インダクタ素子Ｌの電流ＩLは、時間幅Ｔonの後半の時間帯と同様に線形的に増加する。そのため、時間幅Ｔonの前半において目標定電流Ｉtargetに満たなかった電流分Ｓ１と、時間幅Ｔonの後半において目標定電流Ｉtargetから超過した電流分Ｓ２は等しく、次式が成立する。
Ｓ１＝１／２×（Ｉtarget−ｈ１）×Ｔon＝Ｓ２＝１／２×ｈ２×Ｔon・・・（式３）
但し、ｈ１は、スイッチング素子ＳＩのオン状態開始時におけるインダクタ素子Ｌの電流ＩLの値であって、ｈ２は、スイッチング素子ＳＩのオフ状態開始時におけるインダクタ素子Ｌの電流ＩLの値と電流値ｈ１との差を表す。
【００４２】
ｈ１とＩtargetとの差、及びｈ２が小さいほど、動作周期Ｔswにおけるインダクタ素子Ｌの電流ＩLの変動は少なく、スイッチング素子ＳＩのオン、オフに関わらず、上記のＬＥＤストリングは、目標定電流Ｉtargetに近い電流で連続的に駆動されることになる。
【００４３】
尚、上記の式３は、「スイッチング素子ＳＩのオン状態開始後スイッチング素子ＳＩの電流Ｉsが目標定電流Ｉtargetに達するまでの時間の２倍を、スイッチング素子ＳＩのオン状態の時間とする」ことを前提としている。
【００４４】
一方、スイッチング素子ＳＩがオン状態にあるとき、インダクタ素子Ｌが充電されることは、インダクタ素子の諸性能及びインダクタ素子に印加される電圧の大きさによらず変わらない。そのため、インダクタ素子が大型化されると、インダクタ素子Ｌの充電時間も増大し、計測時間も増える。
【００４５】
そこで、スイッチング素子ＳＩのオン状態開始後スイッチング素子ＳＩの電流Ｉsが目標定電流Ｉtargetの途中の電流値Ｉに達するまでの時間Ｔのみを計測し、当該計測された時間に基づいてスイッチング素子のオン状態時間幅Ｔonを決定することもできる。この場合、次式４によって、時間幅Ｔonが決定される。
Ｔon＝２×Ｉtarget／Ｉ×Ｔ・・・（式４）
【００４６】
［第２の実施形態］
上記第１の実施の形態は降圧型の定電流駆動回路であるが、同様の技術思想で昇圧型の定電流駆動回路を形成することも勿論可能である。図４に本発明の第２の実施の形態に係る昇圧型のスイッチング電源回路を示しておく。なお、図４中、図１の各部と機能的に対応する部分には同一番号を付し、重複する説明は省略する。
【００４７】
［第３の実施形態］
図５は、第３の実施形態に係る定電流駆動回路の構成を示す回路図である。第３の実施形態において、前記のＬＥＤストリングの高電位側及び低電位側はそれぞれ、固定電圧電源Ｖconst及びコンバータ部に接続される。該コンバータ部は、前記スイッチング素子ＳＩと、整流ダイオードＤ１、平滑インダクタＬ１及び平滑コンデンサＣ１で構成され、所望の電流値Ｉtargetで前記のＬＥＤストリングが駆動されるように、制御ＩＣによって駆動される。
【００４８】
第３の実施形態を構成する制御ＩＣは、スイッチング素子ＳＩと遅延部ＤＬＹとの間に制御回路部ＣＣが設けられている点で第１及び第２の実施形態と異なるが、基本的な構成及び動作は、第１及び第２の実施形態と同様である。
【００４９】
尚、制御回路部ＣＣは、遅延部ＤＬＹと独立して、前記のスイッチング素子ＳＩにオン信号を送り、スイッチング素子ＳＩをオン状態にする一方、前記のスイッチング素子ＳＩにオフ信号を送り、スイッチング素子ＳＩを強制的にオフ状態にする機能を有する。そのため、第３の実施形態のスイッチング素子ＳＩは、遅延部ＤＬＹの出力（時間幅Ｔa1）と制御回路部ＣＣのオン・オフ信号との論理積を介して、オン状態或いはオフ状態に遷移する。即ち、制御回路部CCはLEDストリングをオン・オフ制御する。高周波で点灯、消灯を繰り返すことにより人間の目には点灯し続けて見えることを利用した点灯パルス幅制御（Ｐｌｕｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）による輝度制御に用いる。また、ＬＥＤストリングのオン・オフ制御が不要な場合、遅延部ＤＬＹの出力をスイッチング素子ＳＩに直接的に入力して、ゲート制御することができる。
【００５０】
また、第３の実施形態の場合、スイッチング素子ＳＩの低電位側は、他端がＧＮＤ接地された抵抗Ｒに接続されており、スイッチング素子ＳＩの電流Ｉsは、ＧＮＤ接地された抵抗Ｒに流れる電流から計測される。従って、第３の実施形態の場合、電流検出部Ｄｉに検出された電流Ｉsとして比較部ＣＭＰに入力される信号ＣＳは、低電圧で実現することができる。従って、第３の実施形態に係る定電流駆動回路は、電力の損失を低減することができる。消費電力を低減する観点から、第３の実施形態に係る定電流駆動回路は、複数のＬＥＤストリングを制御する場合に好適に利用できる。
【００５１】
次に、図５に示した定電流駆動回路の動作をシミュレーションするための回路構成を図６に示す。図６に示されたシミュレーション回路の動作について、該回路内の各部の信号を図７（ａ）乃至（ｅ）に示して説明する。
【００５２】
図７（ａ）に示される電圧信号Ｖ(Ifb)は、検出部Ｄｉによって検出された信号ＣＳに対応しており、信号ＣＳが増幅器１０によって増幅された出力信号である。また、図７（ａ）に示される波形、すなわち、電圧信号Ｖ(Ifb)の波形は、スイッチング素子Ｍ５及び接地された抵抗Ｒ４を流れる電流Ｉsの波形に対応する。図７（ａ）及び図２（ｄ）を比較すると、電圧信号Ｖ(Ifb)の波形が電流Ｉsの波形に対応していることが分かる。
【００５３】
発光ダイオードＤ１乃至Ｄ１２から成るＬＥＤストリングは、スイッチング素子Ｍ５に直接的に影響を受ける。インダクタL1に流れる電流ILの波形は、電流Ｉsの波形として現れる。従って、前記の電圧信号Ｖ(Ifb)を測定することによって、前記のインダクタL1に流れる電流ILをモニタリングすることができる。LEDストリングに流れる電流IledインダクタL1に流れる電流ILは、キャパシタC1により平滑化されたものである。
【００５４】
前記の電圧信号Ｖ(Ifb)は、スロープ補償回路（comparator）によってスロープ補償された後、比較部（comparator）に入力され、所望の定電流Ｉtargetに対応する電圧信号と比較される。尚、定電流Ｉtarget及び該定電流Ｉtargetに対応する電圧信号は、前述の通り、参照信号生成部ＲＥＦに設定される。
【００５５】
比較部は、前記電流Ｉsに対応する電圧信号が所望の定電流値Ｉtargetに対応する電圧に一致したタイミングＰｏｉｎｔ１を検出して、図２（ｅ）に対応する図７（ｂ）のＶ（RS_R）に示されるリセット信号を出力する。
【００５６】
フリップフロップ回路ＲＳ−ＦＦは、外部クロックＶ６から入力端子Ｓへのセット信号Ｖ（RS_S）（図７（ｂ）、図２（ａ））の入力によってセット状態になった後、Ｐｏｉｎｔ１が検出された時点で、リセット信号Ｖ（RS_R）がリセット端子Ｒに入力される。フリップフロップ部ＦＦがセット状態を維持する時間は、外部クロックＣＬＫからのセット信号Ｖ（RS_S）が入力された時点からリセット信号Ｖ（RS_R）が入力されるＰｏｉｎｔ１までの時間幅（Ｔa1）である。この時間幅Ｔa1のパルス信号（図２（ｆ））がフリップフロップ回路ＲＳ−ＦＦの出力端子Ｑから出力されて、遅延部（Delay部）に入力される。
【００５７】
遅延部は、前記の時間幅Ｔa1の２倍の時間幅Ｔon（＝２×Ｔa1）の間、スイッチング素子Ｍ５がオン状態になるように図７（ｂ）に示されるパルス信号Ｖ(Co)を出力する。
【００５８】
一方、図６のシミュレーション回路において、制御回路部ＣＣは遅延部内に組み込まれており、遅延部から別異にオン・オフ信号をスイッチング素子Ｍ５に送り、該スイッチング素子Ｍ５を強制的にオフ状態に遷移させる。尚、図７（ａ）及び（ｂ）の横軸の単位が、図７（ｃ）乃至（ｅ）の横軸の単位の約１／２０である点に注意されたい。
【００５９】
上記の遅延部からのパルス信号Ｖ(Co)及び制御回路部ＣＣからのオン・オフ信号との論理積の信号に基づいて、スイッチング素子Ｍ５はオン状態或いはオフ状態に遷移する。
【００６０】
図６のシミュレーション回路の前述の動作によって、接地コンデンサＣ１の電位Ｖ(fls)、インダクタＬ１の電流ＩL及びダイオードＤ８の電流Ｉ(D8)は、図７（ｃ）乃至（ｅ）に示されるように変化する。尚、図７（ｃ）に表される電位Ｖ(fls)は、信号Ｖ(Co)及び制御回路部ＣＣからのオン・オフ信号との論理積に対応しており、電位Ｖ(fls)がダイオードD２０のアノード端電圧と同等の相対的に高い電圧である場合、電流ＩL及び電流Ｉ(D8)は０Ａ（アンペア）になる。
【００６１】
図７（ｄ）及び（ｅ）によれば、インダクタＬ１の電流ＩL及びダイオードＤ８の電流Ｉ(D8)は、ほぼ一致している。このように、本発明の定電流駆動回路によれば、接地された抵抗Ｒ４を流れる電流Ｉsを測定することによって、ＬＥＤストリングを目標の定電流Ｉtargetで駆動できることが分かる。
【００６２】
すなわち、第３の実施形態に係る定電流駆動回路は、スイッチング素子ＳＩの電流Ｉsが、所望電流値に至るまでの時間Ｔa1で制御する為、インダクタのリアクタンス値及びインダクタ電圧に依らず、所望の定電流値になるように定電流制御が可能である。また、第３の実施形態によれば、ＬＥＤストリングの出力側に検出部を設けて、ＬＥＤストリングの出力電流Ｉledや出力電圧を検出する必要が無いので、これに起因する電力の損失を防ぐことができる。また、本発明の定電流駆動回路によれば、接地された抵抗Ｒ４を流れる電流Ｉs、言い換えると、スイッチング素子ＳＩのオン状態における電流Ｉsのみの検出によって、定電流駆動される負荷回路に流れる電流を常時検出する必要が無い。従って、従来の技術に比べて、本発明の定電流駆動回路は、電力の損失が少なくて済む。
【００６３】
［第４の実施形態］
図８は、第４の実施形態に係る定電流駆動回路の構成を示す回路図である。第４の実施形態は、Ｍ個のＬＥＤストリング（Ｍ＞２）を備える点で第３の実施形態と相違するが、個々のＬＥＤストリングは、第３の実施形態と同一の構造を有する。すなわち、前記Ｍ個の個々のＬＥＤストリングは、図５に示される構成のコンバータ部及び制御ＩＣにそれぞれ接続されており、別個に制御される。尚、図８中、符号ＣＨｉは、Ｍ個のＬＥＤストリングのうちのｉ番目のものを意味し、符号ＤＬｉは、該ｉ番目のＬＥＤストリングに接続される個々の制御ＩＣの端子を意味する。
【００６４】
また、前記の複数のＬＥＤストリングは、いずれも、高電位側の端子が同一の固定電圧電源Ｖconstに並列に接続されている。個々のＬＥＤストリングを制御ＩＣに接続するために必要なピンは、それぞれＤＬｊ（１≦ｊ≦Ｍ）の１本のみであるので、「１ピン／１チャネル」を実現することができる。尚、第４の実施形態として、定電流駆動される負荷回路として、Ｍ個のＬＥＤストリング（Ｍ＞２）が示されているが、第４の実施形態の定電流駆動回路は、負荷回路が直流電源によって駆動される回路であれば、特に制限されない。第４の実施形態に係る定電流駆動回路が適用できる負荷回路として、ＬＥＤストリング以外にガスセンサ、ステッピングモーター、パルスモーター等を例示できる。
【００６５】
［第５の実施形態］
次に、上記図８に示した第４の実施形態に係る定電流駆動回路を、ＬＥＤバックライト装置９３１及びバックライト部９３２として含む液晶表示装置について図９に示すブロック図を参照して説明する。図９に示すように、液晶表示装置９００は、ＡＣ／ＤＣ電源装置９１０と、ＬＣＤモジュール部９２０と、バックライト装置９３０と、を備える。
【００６６】
ＡＣ／ＤＣ電源装置９１０は、コンセント９１１、ＡＣ／ＤＣ整流部９１２、及びＤＣ／ＤＣコンバータ９１３から構成され、外部の商用交流電源電圧１００Ｖ又は２４０Ｖを直流電源電圧に変換してＬＣＤモジュール部９２０に出力する。
【００６７】
ＬＣＤモジュール部９２０は、ＤＣ／ＤＣコンバータ９２１、共通電極電圧発生部（Ｖｃｏｍ発生部）９２２、γ電圧発生部９２３、ＬＣＤパネル部９２４、及びバックライト装置９３０から構成され、外部のグラフィックコントローラ（図示せず）から入力される画像データに応じた画像を表示する。ＬＣＤパネル部９２４は、複数の液晶素子がゲートドライバ部とデータドライバ部から各々伸びる複数のデータ線と複数のゲート線が交差する部分に各々接続されている。複数の液晶素子は、表示画像領域毎に分割されて、その表示画像領域毎に階調が制御される。
【００６８】
共通電極電圧発生部９２２は、ＤＣ／ＤＣコンバータ９２１においてレベル変換されて供給される直流電圧に基づいて共通電極電圧Ｖｃｏｍを発生してＬＣＤパネル部９２４に出力する。
【００６９】
γ電圧発生部９２３は、ＤＣ／ＤＣコンバータ９２１においてレベル変換された直流電圧に基づいてγ電圧Ｖｄｄを発生してＬＣＤパネル部９２４に供給する。図９では、共通電極電圧発生部９２２とγ電圧発生部９２３がＬＣＤパネル部９２４から分離されている例を示したが、これらをＬＣＤパネル部９２４に含ませて構成することもできる。
【００７０】
バックライト装置９３０は、バックライト駆動部９３１及びバックライト部９３２から構成される。バックライト駆動部９３１には、前述の図８に示した、第４の実施形態に係る定電流駆動回路の制御ＩＣが含まれる。バックライト部９３２は、上記図８に示した複数のＬＥＤストリングスが含まれる。バックライト部９３２は、入力画像をＬＣＤパネル部９２４に表示する際に、その入力画像の輝度に合わせて階調を制御するため、点灯時間が制御される。
【００７１】
液晶表示装置９００は、上述した第４の実施形態に係る定電流駆動回路を備えたため、バックライト装置９３０は、消費電力を低減できる。なお、ＡＣ／ＤＣ電源装置９１０をＬＣＤモジュール部９２０に内蔵させてもよい。
【００７２】
図１０は、実施形態５に係る液晶表示装置の構造を示す分解斜視図である。図１０は、液晶表示装置の回路構成ではなく、機構を図示したものである。図１０に示すように、液晶表示装置１０００は、バックライトアセンブリ１０１０、ディスプレイユニット１０７０及び収納容器１０８０を備える。
【００７３】
ディスプレイユニット１０７０は、映像を表示する液晶表示パネル１０７１、液晶表示パネル１０７１を駆動するための駆動信号を出力するデータ印刷回路１０７２及びゲート印刷回路１０７３を含む。データ印刷回路１０７２及びゲート印刷回路１０７３は、それぞれデータテープキャリアパッケージ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ、以下、ＴＣＰという）１０７４及びゲートＴＣＰ１０７５を通じて液晶表示パネル１０７１と電気的に連結される。
【００７４】
液晶表示パネル１０７１は、薄膜トランジスタ（以下、ＴＦＴという）基板１０７６、ＴＦＴ基板１０７６に対向して結合されるカラーフィルタ基板１０７７及び両基板１０７６、１０７７の間に介在された液晶１０７８を含む。
【００７５】
ＴＦＴ基板１０７６は、例えば、スイッチング素子であるＴＦＴ（図示せず）がマトリクス状に形成された透明なガラス基板である。ＴＦＴのソース及びゲート端子には、それぞれデータ及びゲートラインが接続され、ドレイン端子には透明な導電性材質からなる共通電極（図示せず）が形成される。
【００７６】
カラーフィルタ基板１０７７は、例えば、色画素であるＲＧＢ画素（図示せず）が薄膜工程によって形成された基板である。カラーフィルタ基板１０７７は、透明な導電性材質からなる共通電極（図示せず）が形成される。
【００７７】
収容容器１０８０は、底面１０８１及び底面１０８１のエッジ部に収納空間を形成するために形成された側壁１０８２により構成される。収容容器１０８０は、バックライトアセンブリ１０１０及び液晶表示パネル１０７１が移動しないように固定する。
【００７８】
底面１０８１は、バックライトアセンブリ１０１０（図９のバックライト部９３２）が装着されるのに十分な底面面積を有し、バックライトアセンブリ１０１０と同じ構成を有することが好ましい。この例では、底面１０８１及びバックライトアセンブリ１０１０は、四角いプレート形状を有する。側壁１０８２は、バックライトアセンブリ１０１０が外部に離脱することのないように底面１０８１のエッジ部から略垂直に延長される。
【００７９】
この例における液晶表示装置１０００は、バックライト駆動部１０６０及びトップシャーシ１０９０をさらに含む。
【００８０】
バックライト駆動部１０６０は、収容容器１０８０の内部に配置され、バックライトアセンブリ１０１０を駆動するための直流電流を発生させる。バックライト駆動部１０６０から発生された直流電流は、第１電源印加線１０６３及び第２電源印加線１０６４を通じてバックライトアセンブリ１０１０に印加される。第１電源印加線１０６３及び第２電源印加線１０６４は、バックライトアセンブリ１０１０の両側部に形成されたＬＥＤストリングのアノード端１０４０ａ及びＬＥＤストリングのカソード端１０４０ｂに直接接続してもよいし、別の部材（図示せず）を利用してＬＥＤストリングのアノード端１０４０ａ及びＬＥＤストリングのカソード端１０４０ｂに接続してもよい。
【００８１】
トップシャーシ１０９０は、液晶表示パネル１０７１のエッジ部を囲みながら収容容器１０８０に結合される。トップシャーシ１０９０を設けることにより、外部からの衝撃に対する液晶表示パネル１０７１の破損を防止し、液晶表示パネル１０７１が収容容器１０８０から離脱することを防止することができる。
【００８２】
この液晶表示装置１０００は、バックライトアセンブリ１０１０から出射される光の特性を向上させるための少なくとも一枚の光学シート１０９５をさらに含んでもよい。光学シート１０９５は、光を拡散するための拡散シート又は光を集光するためのプリズムシートを含んでもよい。
【符号の説明】
【００８３】
ＳＩ スイッチング素子、Ｄ１ 整流ダイオード、Ｌ１ 平滑インダクタ、Ｃ１ 平滑コンデンサ、Ｌ インダクタ素子、ＳＬＯＰＥ スロープ補償回路、Ｄｉ 電流検出部、ＤＬＹ 遅延部、ＣＣ 制御回路部、ＣＭＰ 比較部、１０増幅器、Ｒ４ 抵抗、ＲＥＦ 参照信号生成部、ＲＳ−ＦＦ フリップフロップ回路、Ｄ８ ダイオード
【特許請求の範囲】
【請求項１】
スイッチング信号を生成する制御ＩＣと、
入力端子が入力電源側に接続され、前記スイッチング信号の有無でオンおよびオフ動作を行い、前記入力電源をスイッチングするスイッチング素子と、
前記スイッチング素子によりスイッチングされた電源電流を整流し、平滑化し出力電流を出力する整流ダイオード、平滑インダクタ及び平滑コンデンサと、を有し、
所望の出力電流が設定され、参照信号を生成する参照信号生成部と、
前記スイッチング素子に流れる電流と、前記参照信号生成部からの信号に基づいて前記所望の出力電流とを比較する比較部と、
外部クロックに接続され、該外部クロックからのクロック信号と、前記比較部からの出力信号が同時に入力されるフリップフロップ部と、
該フリップフロップ部からの出力信号に基づいて、前記スイッチング信号で前記スイッチング素子をゲート制御する遅延部と、
を備えることを特徴とする、定電流駆動回路。
【請求項２】
定電流駆動される負荷回路と、該負荷回路の高電位側に接続された固定電圧電源と、該負荷回路の低電位側に接続されたコンバータ部と、該コンバータ部に接続され、スイッチング信号を生成する制御ＩＣを備える定電流駆動回路であって、
前記コンバータ部は、
入力端子が入力電源側に接続され、前記スイッチング信号の有無でオンおよびオフ動作を行い、前記入力電源をスイッチングするスイッチング素子と、前記スイッチング素子によりスイッチングされた電源電流を整流し、平滑化し出力電流を出力する整流ダイオード、平滑インダクタ及び平滑コンデンサと、前記スイッチング素子の低電位側に接続され且つ他端がＧＮＤ接地された抵抗と、を含み、
前記制御ＩＣは、
所望の出力電流が設定され、参照信号を生成する参照信号生成部と、
ＧＮＤ接地された抵抗Ｒに流れる電流に基づいて前記スイッチング素子の電流を計測し、 前記スイッチング素子に流れる電流と、前記参照信号生成部からの信号に基づいて前記所望の出力電流とを比較する比較部と、
外部クロックに接続され、該外部クロックからのクロック信号と、前記比較部からの出力信号が同時に入力されるフリップフロップ部と、
該フリップフロップ部からの出力信号に基づいて、前記スイッチング信号で前記スイッチング素子をゲート制御する遅延部と、
を備えることを特徴とする、定電流駆動回路。
【請求項３】
前記スイッチング素子に供給される電流を検出する電流検出部と、該電流検出部と前記比較部との間にスロープ補償回路が備えられてなる、
ことを特徴とする、請求項１または２の定電流駆動回路。
【請求項４】
前記の平滑インダクタに流れる電流が、スイッチング素子のオン状態及びオフ状態で０より低くならないように、平滑インダクタの自己インダクタンス、平滑コンデンサの容量及び外部クロックのセット信号の周期が定められてなる、
ことを特徴とする、請求項１乃至３のいずれかに記載の定電流駆動回路。
【請求項５】
遅延部と独立して前記のスイッチング素子にオフ信号を送り、該スイッチング素子を強制的にオフ状態にする機能を有する、
ことを特徴とする、請求項１乃至４のいずれかに記載の定電流駆動回路。
【請求項６】
並列に接続された複数の発光素子と、
前記複数の発光素子を定電流駆動する請求項１乃至５のいずれかに記載の定電流駆動回路と、
を備えることを特徴とする発光装置。
【請求項７】
液晶パネルと、
前記液晶パネルのバックライトとして設けられる請求項６に記載の発光装置と、
を備えることを特徴とする電子機器。
【請求項１】
スイッチング信号を生成する制御ＩＣと、
入力端子が入力電源側に接続され、前記スイッチング信号の有無でオンおよびオフ動作を行い、前記入力電源をスイッチングするスイッチング素子と、
前記スイッチング素子によりスイッチングされた電源電流を整流し、平滑化し出力電流を出力する整流ダイオード、平滑インダクタ及び平滑コンデンサと、を有し、
所望の出力電流が設定され、参照信号を生成する参照信号生成部と、
前記スイッチング素子に流れる電流と、前記参照信号生成部からの信号に基づいて前記所望の出力電流とを比較する比較部と、
外部クロックに接続され、該外部クロックからのクロック信号と、前記比較部からの出力信号が同時に入力されるフリップフロップ部と、
該フリップフロップ部からの出力信号に基づいて、前記スイッチング信号で前記スイッチング素子をゲート制御する遅延部と、
を備えることを特徴とする、定電流駆動回路。
【請求項２】
定電流駆動される負荷回路と、該負荷回路の高電位側に接続された固定電圧電源と、該負荷回路の低電位側に接続されたコンバータ部と、該コンバータ部に接続され、スイッチング信号を生成する制御ＩＣを備える定電流駆動回路であって、
前記コンバータ部は、
入力端子が入力電源側に接続され、前記スイッチング信号の有無でオンおよびオフ動作を行い、前記入力電源をスイッチングするスイッチング素子と、前記スイッチング素子によりスイッチングされた電源電流を整流し、平滑化し出力電流を出力する整流ダイオード、平滑インダクタ及び平滑コンデンサと、前記スイッチング素子の低電位側に接続され且つ他端がＧＮＤ接地された抵抗と、を含み、
前記制御ＩＣは、
所望の出力電流が設定され、参照信号を生成する参照信号生成部と、
ＧＮＤ接地された抵抗Ｒに流れる電流に基づいて前記スイッチング素子の電流を計測し、 前記スイッチング素子に流れる電流と、前記参照信号生成部からの信号に基づいて前記所望の出力電流とを比較する比較部と、
外部クロックに接続され、該外部クロックからのクロック信号と、前記比較部からの出力信号が同時に入力されるフリップフロップ部と、
該フリップフロップ部からの出力信号に基づいて、前記スイッチング信号で前記スイッチング素子をゲート制御する遅延部と、
を備えることを特徴とする、定電流駆動回路。
【請求項３】
前記スイッチング素子に供給される電流を検出する電流検出部と、該電流検出部と前記比較部との間にスロープ補償回路が備えられてなる、
ことを特徴とする、請求項１または２の定電流駆動回路。
【請求項４】
前記の平滑インダクタに流れる電流が、スイッチング素子のオン状態及びオフ状態で０より低くならないように、平滑インダクタの自己インダクタンス、平滑コンデンサの容量及び外部クロックのセット信号の周期が定められてなる、
ことを特徴とする、請求項１乃至３のいずれかに記載の定電流駆動回路。
【請求項５】
遅延部と独立して前記のスイッチング素子にオフ信号を送り、該スイッチング素子を強制的にオフ状態にする機能を有する、
ことを特徴とする、請求項１乃至４のいずれかに記載の定電流駆動回路。
【請求項６】
並列に接続された複数の発光素子と、
前記複数の発光素子を定電流駆動する請求項１乃至５のいずれかに記載の定電流駆動回路と、
を備えることを特徴とする発光装置。
【請求項７】
液晶パネルと、
前記液晶パネルのバックライトとして設けられる請求項６に記載の発光装置と、
を備えることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１３−５５０１（Ｐ２０１３−５５０１Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１１−１３１６８２（Ｐ２０１１−１３１６８２）
【出願日】平成２３年６月１３日（２０１１．６．１３）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ−ｒｏ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２３年６月１３日（２０１１．６．１３）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ−ｒｏ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]