対向電極駆動回路
【課題】 ドット反転駆動方式に代表されるコモン電位を固定電位として表示を行う液晶表示装置の対向電極駆動回路において、他の電源回路と電源電位を兼用して総合的な電源効率を上げて、低コストで低消費電力化を行う。
【解決手段】液晶パネル３をドット反転駆動する液晶表示装置１において、対向電極を駆動する対向電極駆動回路１７であって、この対向電極駆動回路は電流増幅部１９を有しており、上記液晶表示装置１へ供給される入力電圧VINを昇圧する昇圧回路２２によって上記電流増幅部１９へのＨＩＧＨ側の電源VDDAが供給され、上記電流増幅部へのＬＯＷ側の電源VCLは上記入力電圧VINを供給することを特徴とする。
【解決手段】液晶パネル３をドット反転駆動する液晶表示装置１において、対向電極を駆動する対向電極駆動回路１７であって、この対向電極駆動回路は電流増幅部１９を有しており、上記液晶表示装置１へ供給される入力電圧VINを昇圧する昇圧回路２２によって上記電流増幅部１９へのＨＩＧＨ側の電源VDDAが供給され、上記電流増幅部へのＬＯＷ側の電源VCLは上記入力電圧VINを供給することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置の対向電極駆動回路に関し、特に、アクティブマトリクス方式の液晶パネルを採用した液晶表示装置における対向電極駆動回路に好適に使用することができる。
【背景技術】
【０００２】
アクティブマトリクス方式の液晶表示装置の液晶駆動に際しては、焼きつき防止のために正負逆方向の電圧を液晶分子に一定周期で掛ける必要があり（交流駆動）、これに対して対抗電極電位（以降コモン電位と称す：記号ＶＣＯＭで表す）の駆動方法の観点から大きく分けて２通りの方法が周知である。
一方は、一般的にラインコモン反転方式と呼ばれる方式であり（特許文献１）、液晶表示装置のゲート線の１行毎にコモン電位の極性が反転し、全データ線（以降ソース配線と称す）の電位の極性はコモン電位の極性に従って反転する（なお、極性の反転周期は複数行毎でもよく、フレーム単位毎であっても良い）。
他方は、一般的にドット反転方式と呼ばれる方式であり（特許文献１、特許文献２および特許文献６）、コモン電位は直流（以降ＤＣと称す）電位（固定電位）で一定に保たれ、ソース配線の電位はコモン電位を基準として極性を反転した表示信号が入力される。この方式では、隣接する画素同士の極性が異なるように反転させることが一般的であるが、複数画素毎に極性を反転するようにした構成も周知である。
【０００３】
ここで、ラインコモン反転方式は表示信号を与えるソース配線電位と、正極性および負極性を規定するコモン電位の双方の極性が、走査ライン毎に交番する交流化方式である。
【０００４】
これに対し、ドット反転方式はコモン電位が固定（ＤＣ電圧）である。従って、同じ電圧を液晶パネルに印加しようとすると、ラインコモン反転方式と比べて一般に２倍以上の振幅を持つソース配線電圧が必要となり、従ってソース配線を駆動するソース配線駆動回路（ソースドライバ）へ供給する電源電圧も上記ラインコモン反転方式と比べて高い電圧源が必要となる。
【０００５】
周知のように画素電極と対向電極間の液晶容量を駆動するには、その容量以外に液晶容量Ｃｌｃと並列接続された保持容量Ｃｓにも電荷を供給する必要がある。また表示信号を印加するためのソース配線は液晶パネル内にて各種配線などとカップリングして大きな寄生容量（浮遊容量）を有している（特許文献２）。ソース配線を駆動すると、液晶容量以外に、これら各容量がソース配線駆動回路の出力バッファの負荷となるが、その総負荷容量はその液晶パネルの画素構成に依存しており、また駆動するのに必要な電位差（駆動電圧）は液晶材料や液晶パネル（セル）構成などで決まってくるので、出力バッファが最低限供給しなければいけない電荷量は自ずと決まってくる。このため液晶表示装置を低消費電力化するには、各構成回路を工夫する必要がある。特に液晶パネル関係に関連しては電源回路のＤＣ損失を無くす、或いは容量負荷となる液晶パネルに供給された電荷を回収するなどして効率を上げる方法が周知である。
【０００６】
また近年の画質要求により可搬型携帯機器用のＬＣＤパネルにもドット反転駆動方式の採用が増加したが、上述したようにラインコモン反転より高い電源電圧が必要となるので従来より表示モジュール部の消費電力が占める増加している。従って、電源効率の改善は重要である。一方で可搬型携帯機器以外の用途の液晶モジュールに対しても低消費電力化の要求は近年強くなってきており、低電圧化が困難なドット反転駆動方法においては、駆動回路で低消費電力化を行う必要がある。
【０００７】
例えば、入力がある値を超えたらＳＷを介して、更に低インピーダンスとなる電源に接続させる（特許文献３）回路や、最終段バッファとなるソースフォロワのエミッタ電位をモニタリングして、負荷の到達電位がある閾値に達したら、ベース電流を制限し、大きな充放電電流が流れないようにする構成（特許文献４）、ＶＣＯＭ電源の出力バッファに用いる電源において、出力バッファ自体とその電源の出力に保持容量を設けて、低インピーダンスにしておく構成（特許文献５）や、液晶パネル負荷を容量と考えてインバータ駆動させる（プッシュプル動作）構成（特許文献６）や、外部にインダクタンスＬ、コンデンサＣを設けて電荷回収を行う方法など様々な回路が提案されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１１−３５２９３８号公報（段落００３１〜００３２および図２８、２９
【特許文献２】特開平１０−１８７０９７号公報（段落００２２、図２および段落０００７、図９）
【特許文献３】特開平６−１６１５７０号公報
【特許文献４】特開２０００−１７４６０１号公報
【特許文献５】特開２００３−１０８０９７号公報
【特許文献６】特開２００６−６５２９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従来ではこのよう複雑な回路構成によって低消費電力化を図っていた。しかし、従来の対向電極駆動回路では、平易な構成で、かつ低消費電力化の実現が不十分であった。
【００１０】
本発明は、ドット反転駆動方式に代表されるコモン電位を固定電位として表示を行う液晶表示装置の対向電極駆動回路において、他の電源回路と電源電位を兼用して総合的な電源効率を上げて、低コストで低消費電力化を行うことを目的とする。
【課題を解決するための手段】
【００１１】
本発明による対向電極駆動回路は、液晶パネルをドット反転駆動する液晶表示装置において対向電極をＤＣ駆動する対向電極駆動回路であって、この対向電極駆動回路は電流増幅部を有しており、上記液晶表示装置へ供給される入力電圧を昇圧する昇圧回路によって上記電流増幅部へのＨＩＧＨ側の電源が供給され、上記電流増幅部へのＬＯＷ側の電源は上記入力電圧を供給することを特徴とするものである。
【発明の効果】
【００１２】
本発明に係る液晶表示装置の対向電極駆動回路において、電源回路全体の総合電源効率を上げて低消費電力化を行うことができるような対向電極駆動回路を平易な回路構成で提供できる。
【００１３】
また、本発明に係る液晶表示装置においては、電源効率を上げて低消費電力化を行うことが可能となる。なお、上述のように”対抗電極電位”は”コモン電位”と表記され、記号ＶＣＯＭで表されるので、以下の記述においては”対向電極駆動回路”を”コモン電位生成回路”と表す。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１に係る液晶表示装置の回路構成図である。
【図２】ソースドライバ、コモン電位生成回路、対向電極、ソース配線および寄生容量との接続関係を表した概略構成図である。
【図３】図２におけるソース配線駆動波形、コモン電位ＶＣＯＭおよび内部電流を表す波形図である。
【図４】本発明の実施の形態１に係るコモン電位生成回路の回路構成図である。
【図５】一般的に使用されているコモン電位生成回路の回路構成図である。
【図６】本発明の実施の形態２に係る液晶表示装置の回路構成図である。
【図７】図６における液晶パネルの概略構成図である。
【図８】図７の画素構成を採った場合の各配線と画素間の寄生容量を表した構成図および断面図である。
【図９】図６におけるコモン電位生成回路の回路構成図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、説明が重複して冗長になるのを避けるため、各図において同一または相当する機能を有する要素には同一の符号を付してある。
【００１６】
実施の形態１．
図１は実施の形態１における液晶表示装置１の回路構成を示しており、ソースドライバ２は、画像データや極性反転信号によって液晶パネル３に出力する表示信号電圧を各ソース配線４に出力する。各ソース配線４は、対応する各画素電極５に対して薄膜トランジスタ（以降ＴＦＴと称す）６などのスイッチング素子を介して接続されており、各画素電極５は液晶容量７（記号Ｃｌｃと記載）を介して対向電極８のコモン配線９と接続されている。また、液晶容量７と並列に保持容量１０（記号Ｃｓと記載）が接続されている。
また各ソース配線４は上記対向電極８以外にゲート配線１１などと寄生容量（非図示）を生成し、これらの容量を介して相互に接続されている。従って、ソース配線４を駆動すると大きな寄生容量を充放電するための電流が必ず生じる。
【００１７】
一般的にソースドライバ２は、映像データ処理回路１２と、デジタル・アナログ変換回路（ＤＡ変換回路）１３と、出力回路１４を備える。ソースドライバ２の出力回路１４に接続される液晶パネル３のソース配線４は配線抵抗と大きな寄生容量が発生している。
出力回路１４の構成は様々な方法があるが、大きな液晶パネル負荷を駆動するために、一般に能力の高いボルテージフォロワ１５などのアンプで構成される。
【００１８】
ゲートドライバ１６は、ゲート配線１１を介して各画素電極５を駆動するＴＦＴ６をＯＮ／ＯＦＦ制御し、ソースドライバ２からソース配線４に出力された表示信号を液晶容量７に印加・保持させための制御信号を発生する回路である。
【００１９】
図２は、実施の形態１におけるソースドライバ２、コモン電位生成回路１７、その回路に駆動される対向電極８とソース配線４との寄生容量Ｃｓｃとの接続関係を表した概略構成図である。また、図３は図２におけるソース配線４の駆動波形、コモン電位生成回路１７のコモン電位ＶＣＯＭ、電流ＩＡおよびソースドライバ２の内部電流ＩＢとの関係を示す波形図である。
ドット反転駆動方法では、垂直走査に伴って水平周期（以降１Ｈと称す）毎にソース配線４の極性を反転（交流化）する必要があり（１×１ドット反転）、ソース配線４と寄生容量Ｃｓｃを介してつながっている回路には交流（以降ＡＣと称す）電流が発生する。図２に示したようにコモン電位生成回路１７では、対向電極８および寄生容量Ｃｓｃを介してソースドライバ２とつながっているので、ソース配線４の極性反転に応じたＡＣ電流の充放電が発生する。さらに、平滑化容量（記号Ｃｃｏｍと記載）２０の一方の電位をコモン電位ＶＣＯＭと共通にしている場合はこの容量への充放電も加わる。
【００２０】
すなわち、図３に示すように、ソースドライバ２の出力が平均的にΔＶｐ（Ｖｐは表示信号振幅）だけ正方向に変化したとすると、コモン電位生成回路１７は瞬時に反応できないため、コモン電位ＶＣＯＭがΔＶｐ×Ｃｓｃ／(Ｃｃｏｍ＋Ｃｓｃ)程度変化する。この電位の変化にともなって、差動アンプ１８は電流増幅部１９の下側のトランジスタＱ２（ＰＮＰ）をＯＮにして平滑化容量２０の電荷を引き抜いてコモン電位ＶＣＯＭを下げる。このとき、ソースドライバ２側からコモン電位生成回路１７側へ電流が流れ、電源ＶＤＤＡから電流ＩＡが消費される。ここで記号ＶＤＤＡは図１記載の電源回路からソースドライバ２や階調電圧発生回路、コモン電位生成回路１７などのアナログ回路に供給される電源の一つである。
【００２１】
一方、ソースドライバ２の出力が平均的に−ΔＶｐだけ負方向に変化したとすると、コモン電位生成回路１７は瞬時に反応できないため、コモン電位ＶＣＯＭが−ΔＶｐ×Ｃｓｃ／（Ｃｃｏｍ＋Ｃｓｃ）程度変化する。この電位の変化に伴って、差動アンプ１８は電流増幅部１９の上側のトランジスタＱ１（ＮＰＮ）をＯＮにして平滑化容量２０に電荷を充電しコモン電位を上げる。このとき、コモン電位生成回路１７側からソースドライバ２側へ電流が流れ、電源ＶＤＤＡから電流ＩＢが消費される。
上記のことから、コモン電位生成回路１７にて消費される電力は、ソースドライバ２から出力される平均電位が下がったときに、コモン電位ＶＣＯＭを上げようと電流ＩＢを消費する。そのため、電流ＩＢが大きいほどコモン電位生成回路１７にて消費される電力も大きくなる。
【００２２】
また一方で、コモン電位ＶＣＯＭの変動は表示性能にフリッカー、クロストーク等の悪影響をおよぼす。これに対し対向電極８とソース配線４との寄生容量Ｃｓｃが比較的大きいことから、規定時間内に充放電を完了させる為に、コモン電位生成回路１７の出力インピーダンスを十分低くする必要がある。このためコモン電位生成回路１７の最終段バッファは大きな駆動能力が求められるので、応答性が良く大電流を流すことができる高性能な素子などが用いられ、コストアップの一因となっている。
【００２３】
以下に、本発明の実施形態１に係るコモン電位生成回路１７の回路構成について詳細に説明する。通常、液晶駆動用の電源としては、少なくとも各種ドライバＩＣのロジック電源用のＶＣＣ、上記アナログ電源用のＶＤＤＡ、ゲート電圧用電源のＶＧＨ、ＶＧＬ、コモン電位用のＶＣＯＭの５種類が必要で、これらは図１で示した外部からの入力電圧ＶＩＮから昇圧回路で生成される。例えばＶＤＤＡについては、下記に示すＤＣ／ＤＣ回路部２２がこの昇圧回路に相当する。ここでそれぞれの電圧の関係は、通常、ＶＧＬ＜ＶＣＣ（≦ＶＩＮ）＜ＶＣＯＭ＜ＶＤＤＡ＜ＶＧＨ、の関係となる。従ってコモン電位ＶＣＯＭ用のＨＩＧＨ側の電源は、回路規模削減の観点からアナログ電源ＶＤＤＡ用昇圧回路とは別の専用昇圧回路を設けて生成するのではなく、上記アナログ電源ＶＤＤＡをそのまま用いて供給することが多い。
【００２４】
図４の（ａ）と（ｂ）に本発明の実施の形態１におけるコモン電位生成回路１７の構成図を示す。本実施の形態では上述したように液晶パネル３の駆動方式としてドット反転方式を採用しており、図４の（ａ）にそのコモン電位生成回路１７の構成の一例を示す。コモン電位生成回路１７は、ＤＣ電位を決定する電位調整部２１と、ボルテージフォロア接続された差動アンプ１８、電流増幅部１９、平滑化容量２０とから構成される。ただし図４の（ａ）における液晶パネル３内の構成図は、液晶パネル３を容量負荷（容量＋抵抗体の集合物）と見なした概略図であり、画素ＴＦＴなどの一部素子の記載を省略している。
【００２５】
次に、この回路の動作の概略を述べる。コモン電位ＶＣＯＭが差動アンプ１８の正帰還端子の電位と異なると、逆方向電圧に差動アンプ１８が動作（＋に異なっていれば−に、−に異なっていれば＋に差動アンプ１８が動作）し、電流増幅部１９からコモン電位の平滑化容量２０に電流Ｉｃｏｍ１が流れて電荷が蓄積され（または平滑化容量２０から電流Ｉｃｏｍ２が流れて電荷が引き抜かれ）、コモン電位ＶＣＯＭを電位調整部２１の出力電位と等しくするよう動作する。
【００２６】
なお、実際には位相調整などの素子が追加される場合があるが、簡略化のためここでは省略している。また、差動アンプ１８内の最後段のバッファの駆動能力が十分大きければ、電流増幅部１９を差動アンプ１８の後段に設ける必要はないが、基本的な動作は上記と同様である。
【００２７】
このような構成の場合、図４の（ａ）に示すように電流増幅部１９（Ｑ１，Ｑ２によるソースフォロワ）のＬＯＷ側の電源ＶＣＬを接地電位（以降ＧＮＤと称する）に接続するのではなく、例えば図４の（ｂ）で示したアナログ電源ＶＤＤＡを生成するＤＣ／ＤＣ回路部２２の入力ノードＮＩＮに接続する。ただし、これはＶＩＮ＜ＶＣＯＭとなる場合に有効である。一例として上記Ｖｐの最大値が８．０Ｖ程度で、ＶＣＯＭ＝４．０Ｖの場合、ＶＣＯＭ＞ＶＩＮを考慮してＤＣ／ＤＣ回路部２２への入力電圧がＶＩＮ＝３．３Ｖの場合には適用可能である。
この場合、電流増幅部１９にかかる電源電位差は（ＶＤＤＡ−ＶＩＮ）となるので、例えばアナログ電源ＶＤＤＡが９．０Ｖの場合、（ＶＤＤＡ−ＧＮＤ）＝９．０−０．０＝９．０Ｖが、（ＶＤＤＡ−ＶＣＬ）＝９．０−３．３＝５．７Ｖと６３％弱に電位差が小さくなる。すなわち、その分ＡＣ消費電力を低減することができる。
ただし、例えばＶＩＮ＝５．０Ｖの場合はＶＩＮ＞ＶＣＯＭとなり、適用できない。
【００２８】
さらに、前段の差動アンプ１８のＬＯＷ側の電源もＧＮＤではなくＶＣＣに接続すれば、アンプ自体のＤＣ消費電流分（通常数ｍＡ）は更に低消費電力化が可能である。しかしながら一方で差動アンプ１８の電源範囲が狭まることになるので、コモン電位ＶＣＯＭ用電源全体の応答性も悪化してしまうので、その採用には十分注意する必要がある。
【００２９】
図５に本実施の形態との比較として、液晶パネルをドット反転方式で駆動する場合に現在一般的に使用されているコモン電位生成回路１７の構成を示す。図４の（ａ）と同様にＤＣ電位を決定する電位調整部２１と、ボルテージフォロア接続された差動アンプ１８、電流増幅部１９、平滑化容量２０とから構成される。
【００３０】
このようなコモン電位生成回路１７に用いる電源は通常簡単化のために、ＨＩＧＨ側は前述したようにアナログ電源ＶＤＤＡを、ＬＯＷ側はＧＮＤをそのまま用いる。このためコモン電位生成回路１７の消費電力は、コモン電位ＶＣＯＭ用電源に用いているＶＤＤＡからの待機電流（ＤＣ成分）と液晶パネル駆動電流（ＡＣ成分）の電流総和×ＶＣＯＭ用電源の電位差（ＶＤＤＡ−ＧＮＤ）となるので、ＶＤＤＡが大きいほど消費電力が大きくなる。
【００３１】
特にコモン電位生成回路１７の構成にもよるが、図４および５で例示したように一般によく用いる差動アンプ＋ソースフォロワ構成の場合、ＤＣ消費電流は差動アンプ部がメインとなるが、通常数ｍＡと小さい。これに対し液晶パネル３への電流供給となる電流増幅部１９はソースフォロワの特性上、ＤＣ損失はほぼないが液晶パネル３の負荷が大きいので大きなＡＣ電流が流れる。このためソースフォロワに用いるトランジスタＱ１、Ｑ２には高駆動能力が求められ、高コストとなりやすい。また上述したように液晶パネル３負荷は液晶パネル自体で決まってしまうために最低限必要な電荷（ＡＣ電流）は決まってしまう。
【００３２】
従って、低消費電力化にするにはコモン電位生成回路１７に用いる電源電位差を変更することが重要となる。この場合、上述のアナログ電源ＶＤＤＡではなく十分低い専用のＨＩＧＨ側電源を設ければ低消費電力化が行えるが、そのためには制御ＩＣ、コイル、ＦＥＴ、ダイオードなどの昇圧電源用の専用部品が増えることになり、コスト上昇が問題である。
【００３３】
これより、残りの方法としてはＬＯＷ側の電源電位を変更することになるが、ここで本発明の実施の形態の図４の（ａ）のコモン電位生成回路１７の構成の場合、最終段の電流増幅部１９がソースフォロワであることに着目した。ソースフォロワは基本的に出力がソースに従うので、逆にエミッタ電位変動、すなわち、ＬＯＷ側の電源が出力に与える影響が比較的小さく、出力電位に影響しない。従って、本発明の実施の形態にあるようにＶＣＬをＧＮＤではなくＶＩＮに接続しても、ＶＣＯＭ＞ＶＩＮが十分であれば、ＶＩＮに生じているリップルなどの影響をＶＣＯＭ出力にほぼ影響を与えないですむので、表示不良を発生しない。
【００３４】
また本発明では電源オフ時にコモン電位生成回路１７のソースフォロワを構成するトランジスタＱ１、Ｑ２に逆電流が流れないように、ＶＣＬと前述のノードＮＩＮの間にアノード側をＶＣＬに接続した逆流防止用ダイオード２３を設けることも特徴である。これは前述のトランジスタの逆耐圧特性が十分ではない場合に、性能劣化或いは最悪の場合、素子Ｑ１、Ｑ２が破壊してしまうのを防ぐためである。
【００３５】
またダイオード２３を設けない場合は、上記のような状態にならないために、電源オフ時のシーケンスが重要となる。すなわち、コモン電位ＶＣＯＭがＤＣＤＣＩＮより後にオフするように、コモン電位ＶＣＯＭ用出力段（Ｑ１、Ｑ２）の出力に設ける平滑化容量２０を十分大きくすれば良い。ここでＤＣＤＣＩＮは多くの場合、外部からの入力電圧ＶＩＮに接続されている。ただし平滑化容量２０はノイズ除去の理想としては非常に大きな容量値となってしまうが、現実的には素子劣化の程度を考慮してＤＣ／ＤＣ回路部２２の入力側の電位が十分早く下がる程度の容量にしておく。
【００３６】
また本発明の他の効果として以下の効果もある。一般的にコモン電位ＶＣＯＭの変動は表示画像、すなわち各ソース配線４に印加される表示信号によってその大小が異なるので、一律に低消費電力化が行えるわけではないが、最大消費電力を低減できる場合がある。通常の電源設計では最大消費電力でも問題ないように十分マージンを考慮して設計を行うので、最大消費電力が低下した場合、液晶表示装置１に電源を供給するユーザー側の電源設計において、部品選定が容易になり低コストおよび通常時電力の高効率化が見込める。
【００３７】
なお、本発明の実施の形態は上述したように下記のときに限り有効である
・ＶＣＯＭが固定電位
・ＤＣＤＣＩＮ＜ＶＣＯＭの関係を満たす
【００３８】
また、本明細書では簡単のため図では駆動素子としてＦＥＴやＭＯＳトランジスタを例示しているが、本発明に必要な駆動素子はこれに制限されるわけではなく、他の能動素子でもよい。
【００３９】
実施の形態２．
図６は実施の形態２における液晶表示装置１の回路構成を、図７は、液晶パネル３の概略の構成を表す構成図を、さらに図８に図７の液晶パネル３の画素構成を採った場合の各配線と画素間の寄生容量を表した構成図および断面図を示した。また、図９は図６におけるコモン電位生成回路１７の回路図である。
【００４０】
本発明の実施の形態では、図７に示すように対向電極８をパターニングして、ソース配線４上の対向電極８ａ（第１の対向電極領域）と表示画素電極５上の対向電極８ｂ（第２の対向電極領域）との２つの分離された領域に分割する（同図において、ＴＦＴなど駆動素子は簡略化のために省略した）。これにより図８の（ａ）に示したように、対向電極８に対応する負荷容量は、ソース配線４との寄生容量Ｃｓｃ１と、画素電極５領域との寄生容量Ｃｓｃ２に大別され、それぞれコモン配線９ａおよびコモン配線９ｂとして独立の共通配線で液晶パネル３外に引き出されている（図６）。
さらに本実施の形態では、図６、図７および図８の（ａ）に示すように画素の保持容量（Ｃｓ）１０から引き出されたコモン配線９ｂは、第１コモン電位ＶＣＯＭ１やＧＮＤではなく第２コモン電位ＶＣＯＭ２と接続している。なお、図８の（ａ）の破線で示した容量Ｃｓｃ’はソース配線４とコモン配線９ｂ間の交差部の寄生容量であるが、その容量値は無視できるほど小さい。
また、コモン電位生成回路１７にて生成された第１コモン電位ＶＣＯＭ１と第２コモン電位ＶＣＯＭ２は、それぞれ個別のトランスファ部３０、３１を介してカラーフィルタ基板側のコモン配線９ａおよびコモン配線９ｃと接続されている（図６および７）。
【００４１】
このように対向電極８の負荷容量を分割した場合、ソース配線４は各配線の電位が表示データに従って１Ｈ毎に変動するので、ソース配線４との寄生容量Ｃｓｃ１への印加電圧は１Ｈ毎に大きく変動する。一方、表示画素には１Ｈ毎に１本のゲート配線１１しか表示信号が書き込まれない、すなわち、画素電極５領域との寄生容量Ｃｓｃ２への印加電圧に関しては、数百本あるうちの１本に対応している画素部分の容量だけが１Ｈの間に変動することになる。従って、分割された対向電極８のコモン電位生成回路１７から見ると、寄生容量Ｃｓｃ１はＡＣ的な容量負荷であり、寄生容量Ｃｓｃ２はＤＣ的な容量負荷となる。
【００４２】
本実施の形態では、前述のようにコモン電位ＶＣＯＭの負荷を２分割して液晶パネル３外に引き出され、それぞれに後述する個別の駆動回路に接続されたことを特徴とする。
この場合、容量負荷をＡＣ的な寄生容量Ｃｓｃ１とＤＣ的な寄生容量Ｃｓｃ２に分けたことにより、一般には駆動回路が２回路必要になると考えられるが、本実施の形態ではＤＣ部に対応する第２コモン電位ＶＣＯＭ２用駆動回路はその負荷変動量の少なさから、十分大きなデカップリングコンデンサ（バイパスコンデンサ：平滑容量）を挿入しておくだけで良い。また第１コモン電位ＶＣＯＭ１用駆動回路もＶＣＯＭ負荷が分割されたことにより、結果として従来に比べてＡＣ的に変化させる負荷容量が小さくなったことになる。これより必要最低限（最適）な能力の駆動素子（例えばＦＥＴやバイポーラトランジスタ）を選べるようになるので、部品選定上のメリットが大きい。
【００４３】
図９に本実施の形態で採用したコモン電位生成回路１７の回路図の一例を示す。ＡＣ側となる第１コモン電位ＶＣＯＭ１用の生成回路１７ａ（第１の駆動回路部）は電圧変動に対する応答が速い差動アンプ＋ソースフォロワの構成とし、第２コモン電位ＶＣＯＭ２用の生成回路１７ｂ（第２の駆動回路部）は単純な能動素子だけで構成している。なお、図９においては、寄生容量Ｃｓｃ１、Ｃｓｃ２は表示を簡略化するために１つの負荷容量として記載しているが、実際の液晶パネル３においては、上述の図４と同様に複数の負荷容量で構成される。また、寄生容量Ｃｓｃ１に接続されるソース配線４や、寄生容量Ｃｓｃ２の先に接続されるＴＦＴ６や画素電極５も、代表して１回路のみ表示し、その他の配線の表示は省略している。画素電極５は走査周期毎にＴＦＴ６を介してソース配線４に接続される。
【００４４】
本例では第２コモン電位ＶＣＯＭ２用の電源仕様として、高い駆動能力は不要であるので、平滑容量Ｃ７０１と負荷である寄生容量Ｃｓｃ２の間の容量移行による充放電動作で電荷供給を行う。この際、電圧変動が大きくなって表示に悪影響を与えないように、平滑容量Ｃ７０１の容量値を寄生容量Ｃｓｃ２に比べて十分な大きさに決める必要がある。しかしながら、この容量値が大きくなってしまい実用的でない場合は別方式の回路が必要となる。さらに本回路例では電源ＯＮ／ＯＦＦ時の電荷充放電用としてＤＣパス（充放電路）が必要である。このため図９に示すように、平滑容量Ｃ７０１への充電は第１コモン電位ＶＣＯＭ１用駆動回路部の電位調整部２１の抵抗Ｒ７０１から行い、また放電は平滑容量Ｃ７０１と並列接続された抵抗Ｒ７０３を介して行われる。
【００４５】
ただし、単にアナログ電源ＶＤＤＡからの抵抗分圧で第１コモン電位ＶＣＯＭ１および第２コモン電位ＶＣＯＭ２を設定しただけでは、第２コモン電位ＶＣＯＭ２の負荷変動が生じた際に、その変動が電位調整部２１へノイズとして影響を与えてしまい、第１コモン電位ＶＣＯＭ１の電位が不安定になってしまう。そこでノイズフィルタ部３３として、第２コモン電位ＶＣＯＭ２の負荷側から電位調整部２１側へ電流が流れ込まないようにアノード側を電位調整部２１に接続、カソード側をＶＣＯＭ２と接続したダイオードＤ７０１を設ける。しかしこのままではダイオードＤ７０１のＯＮ電圧分だけ第２コモン電位ＶＣＯＭ２が目標値からずれてしまうので、電位調整部２１に影響を与えないように十分高い抵抗値に設定したダンピング抵抗Ｒ７０２をダイオードＤ７０１に並列に接続することで上記ＯＮ電圧を消去させる。
【００４６】
上記のように第２コモン電位ＶＣＯＭ２用生成回路１７ｂは受動素子による低コストで単純な回路構成にて必要十分な回路が構成される（ノイズフィルタ用ダイオードＤ７０１は除く）。
【００４７】
また本発明の副次的な効果として以下の利点も生じる。すなわち寄生容量Ｃｓｃ２を構成する画素電極５と、それに対応する対向電極８ｂとで挟まれた領域は、液晶を変化させて表示状態を変化させる重要な部位である。この部位の電位変動、特に表示信号書き込み時に電位の基底となる第２コモン電位ＶＣＯＭ２の変動はクロストークやフリッカーなどの表示不良を引き起こす要因となるので、十分な安定性が求められる。従って、本実施の形態のように、コモン電位の負荷成分をＤＣ的な成分とＡＣ的な成分とに分け、第２コモン電位ＶＣＯＭ２をほぼＤＣ的な成分だけで構成するようにしたことにより、従来発生していた第１コモン電位ＶＣＯＭ１のノイズ成分が第２コモン電位ＶＣＯＭ２に重畳されなくなる。これにより表示品位が改善される。
【００４８】
なお、図８の（ｂ）にて記載のソース配線４を中心とした液晶パネル３の断面図で示したように（ガラス基板は非図示）、たとえ対向電極８が透明電極であっても、対向電極８ａ、８ｂとして、そのパターンを分割するとその境界部３４が光学的に乱反射などを生じて視認される可能性がある。この場合図示したように、その境界部３４がブラックマトリックス３２（ＢＭ）領域で覆われるように配設すると、上記乱反射がブラックマトリックス３２で遮光されて視認されない。
【００４９】
また前述のトランスファ部３０、３１のアレイ基板上の配置において、第１コモン電位ＶＣＯＭ１と第２コモン電位ＶＣＯＭ２のどちらのトランスファ部をコモン電位生成回路１７が搭載された回路基板の近くに配置するのかも表示品位上重要となる。これはアレイ基板内のコモン配線９の配線抵抗と、当該配線に付随する寄生容量とで一定の時定数を持ち、定常値に達するまでの応答性が悪化する。このため電位変化量がほとんどない（ＤＣ部に対応する）寄生容量Ｃｓｃ２に対応するトランスファ部３１を、駆動回路を搭載した基板から遠くに配置する構成のほうが良い。
【００５０】
ただし、上記実施の形態１および２では、画素電極に対向する対向電極をカラーフィルタ基板に配置した例を示したが、本発明の構成として対向電極の配置はカラーフィルタ基板に限定されるわけではなく、例えばＩＰＳ方式のように対向電極をＴＦＴ基板側に配置した場合も、同様の効果を奏する。さらに、ＩＰＳ方式の一種であるＦＦＳ方式の場合、対向電極が薄い絶縁膜を介してソース配線や画素電極と対向するため、いっそう本発明の効果を奏する。
【００５１】
なお、上述の実施の形態１、２においては、１行×１列のマトリクスで駆動極性を反転する１×１ドット反転を例に採って発明の詳細を説明したが１×１ドット反転以外の、例えば１行×２列のマトリクスで極性反転（１×２ドット反転）においても同様に本発明と同様の効果を奏する。さらに２行×１列のマトリクスで極性反転をする場合も同様であり、さらに言えばｎ行×ｍ列のマトリクスでの極性反転も同様である。
【００５２】
また、コモン電位ＶＣＯＭのＤＣ値を設定する際には、図８の（ａ）で示したソース／ゲート間容量Ｃｓｇの影響によるフィードスルーの関係などにより正極性と負極性のそれぞれの表示信号電圧に数百ｍＶオーダーのオフセット電圧を印加する場合もあるが、これは信号振幅に比べて微小であり、電源的には固定電位の範疇である。従って、通常はこれらを表示信号に重畳する駆動方法が一般的であるが、逆にこのオフセット電圧をコモン電位ＶＣＯＭに印加して駆動するような方法にも適用できる。
【符号の説明】
【００５３】
１ 液晶表示装置
２ ソースドライバ
３ 液晶パネル
４ ソース配線
５ 画素電極
８、８ａ、８ｂ 対向電極
９、９ａ、９ｂ、９ｃ コモン配線
１６ ゲートドライバ
１７、１７ａ、１７ｂ コモン電位生成回路
１９ 電流増幅部
２２ ＤＣ／ＤＣ回路部
２３、Ｄ７０１ ダイオード
３０、３１ トランスファ部
３３ ノイズフィルタ部
ＶＣＯＭ、ＶＣＯＭ１、ＶＣＯＭ２ コモン電位
ＶＤＤＡ、ＶＣＬ アナログ電源
ＶＩＮ 入力電圧
ＮＩＮ 入力ノード
【技術分野】
【０００１】
本発明は、液晶表示装置の対向電極駆動回路に関し、特に、アクティブマトリクス方式の液晶パネルを採用した液晶表示装置における対向電極駆動回路に好適に使用することができる。
【背景技術】
【０００２】
アクティブマトリクス方式の液晶表示装置の液晶駆動に際しては、焼きつき防止のために正負逆方向の電圧を液晶分子に一定周期で掛ける必要があり（交流駆動）、これに対して対抗電極電位（以降コモン電位と称す：記号ＶＣＯＭで表す）の駆動方法の観点から大きく分けて２通りの方法が周知である。
一方は、一般的にラインコモン反転方式と呼ばれる方式であり（特許文献１）、液晶表示装置のゲート線の１行毎にコモン電位の極性が反転し、全データ線（以降ソース配線と称す）の電位の極性はコモン電位の極性に従って反転する（なお、極性の反転周期は複数行毎でもよく、フレーム単位毎であっても良い）。
他方は、一般的にドット反転方式と呼ばれる方式であり（特許文献１、特許文献２および特許文献６）、コモン電位は直流（以降ＤＣと称す）電位（固定電位）で一定に保たれ、ソース配線の電位はコモン電位を基準として極性を反転した表示信号が入力される。この方式では、隣接する画素同士の極性が異なるように反転させることが一般的であるが、複数画素毎に極性を反転するようにした構成も周知である。
【０００３】
ここで、ラインコモン反転方式は表示信号を与えるソース配線電位と、正極性および負極性を規定するコモン電位の双方の極性が、走査ライン毎に交番する交流化方式である。
【０００４】
これに対し、ドット反転方式はコモン電位が固定（ＤＣ電圧）である。従って、同じ電圧を液晶パネルに印加しようとすると、ラインコモン反転方式と比べて一般に２倍以上の振幅を持つソース配線電圧が必要となり、従ってソース配線を駆動するソース配線駆動回路（ソースドライバ）へ供給する電源電圧も上記ラインコモン反転方式と比べて高い電圧源が必要となる。
【０００５】
周知のように画素電極と対向電極間の液晶容量を駆動するには、その容量以外に液晶容量Ｃｌｃと並列接続された保持容量Ｃｓにも電荷を供給する必要がある。また表示信号を印加するためのソース配線は液晶パネル内にて各種配線などとカップリングして大きな寄生容量（浮遊容量）を有している（特許文献２）。ソース配線を駆動すると、液晶容量以外に、これら各容量がソース配線駆動回路の出力バッファの負荷となるが、その総負荷容量はその液晶パネルの画素構成に依存しており、また駆動するのに必要な電位差（駆動電圧）は液晶材料や液晶パネル（セル）構成などで決まってくるので、出力バッファが最低限供給しなければいけない電荷量は自ずと決まってくる。このため液晶表示装置を低消費電力化するには、各構成回路を工夫する必要がある。特に液晶パネル関係に関連しては電源回路のＤＣ損失を無くす、或いは容量負荷となる液晶パネルに供給された電荷を回収するなどして効率を上げる方法が周知である。
【０００６】
また近年の画質要求により可搬型携帯機器用のＬＣＤパネルにもドット反転駆動方式の採用が増加したが、上述したようにラインコモン反転より高い電源電圧が必要となるので従来より表示モジュール部の消費電力が占める増加している。従って、電源効率の改善は重要である。一方で可搬型携帯機器以外の用途の液晶モジュールに対しても低消費電力化の要求は近年強くなってきており、低電圧化が困難なドット反転駆動方法においては、駆動回路で低消費電力化を行う必要がある。
【０００７】
例えば、入力がある値を超えたらＳＷを介して、更に低インピーダンスとなる電源に接続させる（特許文献３）回路や、最終段バッファとなるソースフォロワのエミッタ電位をモニタリングして、負荷の到達電位がある閾値に達したら、ベース電流を制限し、大きな充放電電流が流れないようにする構成（特許文献４）、ＶＣＯＭ電源の出力バッファに用いる電源において、出力バッファ自体とその電源の出力に保持容量を設けて、低インピーダンスにしておく構成（特許文献５）や、液晶パネル負荷を容量と考えてインバータ駆動させる（プッシュプル動作）構成（特許文献６）や、外部にインダクタンスＬ、コンデンサＣを設けて電荷回収を行う方法など様々な回路が提案されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１１−３５２９３８号公報（段落００３１〜００３２および図２８、２９
【特許文献２】特開平１０−１８７０９７号公報（段落００２２、図２および段落０００７、図９）
【特許文献３】特開平６−１６１５７０号公報
【特許文献４】特開２０００−１７４６０１号公報
【特許文献５】特開２００３−１０８０９７号公報
【特許文献６】特開２００６−６５２９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従来ではこのよう複雑な回路構成によって低消費電力化を図っていた。しかし、従来の対向電極駆動回路では、平易な構成で、かつ低消費電力化の実現が不十分であった。
【００１０】
本発明は、ドット反転駆動方式に代表されるコモン電位を固定電位として表示を行う液晶表示装置の対向電極駆動回路において、他の電源回路と電源電位を兼用して総合的な電源効率を上げて、低コストで低消費電力化を行うことを目的とする。
【課題を解決するための手段】
【００１１】
本発明による対向電極駆動回路は、液晶パネルをドット反転駆動する液晶表示装置において対向電極をＤＣ駆動する対向電極駆動回路であって、この対向電極駆動回路は電流増幅部を有しており、上記液晶表示装置へ供給される入力電圧を昇圧する昇圧回路によって上記電流増幅部へのＨＩＧＨ側の電源が供給され、上記電流増幅部へのＬＯＷ側の電源は上記入力電圧を供給することを特徴とするものである。
【発明の効果】
【００１２】
本発明に係る液晶表示装置の対向電極駆動回路において、電源回路全体の総合電源効率を上げて低消費電力化を行うことができるような対向電極駆動回路を平易な回路構成で提供できる。
【００１３】
また、本発明に係る液晶表示装置においては、電源効率を上げて低消費電力化を行うことが可能となる。なお、上述のように”対抗電極電位”は”コモン電位”と表記され、記号ＶＣＯＭで表されるので、以下の記述においては”対向電極駆動回路”を”コモン電位生成回路”と表す。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１に係る液晶表示装置の回路構成図である。
【図２】ソースドライバ、コモン電位生成回路、対向電極、ソース配線および寄生容量との接続関係を表した概略構成図である。
【図３】図２におけるソース配線駆動波形、コモン電位ＶＣＯＭおよび内部電流を表す波形図である。
【図４】本発明の実施の形態１に係るコモン電位生成回路の回路構成図である。
【図５】一般的に使用されているコモン電位生成回路の回路構成図である。
【図６】本発明の実施の形態２に係る液晶表示装置の回路構成図である。
【図７】図６における液晶パネルの概略構成図である。
【図８】図７の画素構成を採った場合の各配線と画素間の寄生容量を表した構成図および断面図である。
【図９】図６におけるコモン電位生成回路の回路構成図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、説明が重複して冗長になるのを避けるため、各図において同一または相当する機能を有する要素には同一の符号を付してある。
【００１６】
実施の形態１．
図１は実施の形態１における液晶表示装置１の回路構成を示しており、ソースドライバ２は、画像データや極性反転信号によって液晶パネル３に出力する表示信号電圧を各ソース配線４に出力する。各ソース配線４は、対応する各画素電極５に対して薄膜トランジスタ（以降ＴＦＴと称す）６などのスイッチング素子を介して接続されており、各画素電極５は液晶容量７（記号Ｃｌｃと記載）を介して対向電極８のコモン配線９と接続されている。また、液晶容量７と並列に保持容量１０（記号Ｃｓと記載）が接続されている。
また各ソース配線４は上記対向電極８以外にゲート配線１１などと寄生容量（非図示）を生成し、これらの容量を介して相互に接続されている。従って、ソース配線４を駆動すると大きな寄生容量を充放電するための電流が必ず生じる。
【００１７】
一般的にソースドライバ２は、映像データ処理回路１２と、デジタル・アナログ変換回路（ＤＡ変換回路）１３と、出力回路１４を備える。ソースドライバ２の出力回路１４に接続される液晶パネル３のソース配線４は配線抵抗と大きな寄生容量が発生している。
出力回路１４の構成は様々な方法があるが、大きな液晶パネル負荷を駆動するために、一般に能力の高いボルテージフォロワ１５などのアンプで構成される。
【００１８】
ゲートドライバ１６は、ゲート配線１１を介して各画素電極５を駆動するＴＦＴ６をＯＮ／ＯＦＦ制御し、ソースドライバ２からソース配線４に出力された表示信号を液晶容量７に印加・保持させための制御信号を発生する回路である。
【００１９】
図２は、実施の形態１におけるソースドライバ２、コモン電位生成回路１７、その回路に駆動される対向電極８とソース配線４との寄生容量Ｃｓｃとの接続関係を表した概略構成図である。また、図３は図２におけるソース配線４の駆動波形、コモン電位生成回路１７のコモン電位ＶＣＯＭ、電流ＩＡおよびソースドライバ２の内部電流ＩＢとの関係を示す波形図である。
ドット反転駆動方法では、垂直走査に伴って水平周期（以降１Ｈと称す）毎にソース配線４の極性を反転（交流化）する必要があり（１×１ドット反転）、ソース配線４と寄生容量Ｃｓｃを介してつながっている回路には交流（以降ＡＣと称す）電流が発生する。図２に示したようにコモン電位生成回路１７では、対向電極８および寄生容量Ｃｓｃを介してソースドライバ２とつながっているので、ソース配線４の極性反転に応じたＡＣ電流の充放電が発生する。さらに、平滑化容量（記号Ｃｃｏｍと記載）２０の一方の電位をコモン電位ＶＣＯＭと共通にしている場合はこの容量への充放電も加わる。
【００２０】
すなわち、図３に示すように、ソースドライバ２の出力が平均的にΔＶｐ（Ｖｐは表示信号振幅）だけ正方向に変化したとすると、コモン電位生成回路１７は瞬時に反応できないため、コモン電位ＶＣＯＭがΔＶｐ×Ｃｓｃ／(Ｃｃｏｍ＋Ｃｓｃ)程度変化する。この電位の変化にともなって、差動アンプ１８は電流増幅部１９の下側のトランジスタＱ２（ＰＮＰ）をＯＮにして平滑化容量２０の電荷を引き抜いてコモン電位ＶＣＯＭを下げる。このとき、ソースドライバ２側からコモン電位生成回路１７側へ電流が流れ、電源ＶＤＤＡから電流ＩＡが消費される。ここで記号ＶＤＤＡは図１記載の電源回路からソースドライバ２や階調電圧発生回路、コモン電位生成回路１７などのアナログ回路に供給される電源の一つである。
【００２１】
一方、ソースドライバ２の出力が平均的に−ΔＶｐだけ負方向に変化したとすると、コモン電位生成回路１７は瞬時に反応できないため、コモン電位ＶＣＯＭが−ΔＶｐ×Ｃｓｃ／（Ｃｃｏｍ＋Ｃｓｃ）程度変化する。この電位の変化に伴って、差動アンプ１８は電流増幅部１９の上側のトランジスタＱ１（ＮＰＮ）をＯＮにして平滑化容量２０に電荷を充電しコモン電位を上げる。このとき、コモン電位生成回路１７側からソースドライバ２側へ電流が流れ、電源ＶＤＤＡから電流ＩＢが消費される。
上記のことから、コモン電位生成回路１７にて消費される電力は、ソースドライバ２から出力される平均電位が下がったときに、コモン電位ＶＣＯＭを上げようと電流ＩＢを消費する。そのため、電流ＩＢが大きいほどコモン電位生成回路１７にて消費される電力も大きくなる。
【００２２】
また一方で、コモン電位ＶＣＯＭの変動は表示性能にフリッカー、クロストーク等の悪影響をおよぼす。これに対し対向電極８とソース配線４との寄生容量Ｃｓｃが比較的大きいことから、規定時間内に充放電を完了させる為に、コモン電位生成回路１７の出力インピーダンスを十分低くする必要がある。このためコモン電位生成回路１７の最終段バッファは大きな駆動能力が求められるので、応答性が良く大電流を流すことができる高性能な素子などが用いられ、コストアップの一因となっている。
【００２３】
以下に、本発明の実施形態１に係るコモン電位生成回路１７の回路構成について詳細に説明する。通常、液晶駆動用の電源としては、少なくとも各種ドライバＩＣのロジック電源用のＶＣＣ、上記アナログ電源用のＶＤＤＡ、ゲート電圧用電源のＶＧＨ、ＶＧＬ、コモン電位用のＶＣＯＭの５種類が必要で、これらは図１で示した外部からの入力電圧ＶＩＮから昇圧回路で生成される。例えばＶＤＤＡについては、下記に示すＤＣ／ＤＣ回路部２２がこの昇圧回路に相当する。ここでそれぞれの電圧の関係は、通常、ＶＧＬ＜ＶＣＣ（≦ＶＩＮ）＜ＶＣＯＭ＜ＶＤＤＡ＜ＶＧＨ、の関係となる。従ってコモン電位ＶＣＯＭ用のＨＩＧＨ側の電源は、回路規模削減の観点からアナログ電源ＶＤＤＡ用昇圧回路とは別の専用昇圧回路を設けて生成するのではなく、上記アナログ電源ＶＤＤＡをそのまま用いて供給することが多い。
【００２４】
図４の（ａ）と（ｂ）に本発明の実施の形態１におけるコモン電位生成回路１７の構成図を示す。本実施の形態では上述したように液晶パネル３の駆動方式としてドット反転方式を採用しており、図４の（ａ）にそのコモン電位生成回路１７の構成の一例を示す。コモン電位生成回路１７は、ＤＣ電位を決定する電位調整部２１と、ボルテージフォロア接続された差動アンプ１８、電流増幅部１９、平滑化容量２０とから構成される。ただし図４の（ａ）における液晶パネル３内の構成図は、液晶パネル３を容量負荷（容量＋抵抗体の集合物）と見なした概略図であり、画素ＴＦＴなどの一部素子の記載を省略している。
【００２５】
次に、この回路の動作の概略を述べる。コモン電位ＶＣＯＭが差動アンプ１８の正帰還端子の電位と異なると、逆方向電圧に差動アンプ１８が動作（＋に異なっていれば−に、−に異なっていれば＋に差動アンプ１８が動作）し、電流増幅部１９からコモン電位の平滑化容量２０に電流Ｉｃｏｍ１が流れて電荷が蓄積され（または平滑化容量２０から電流Ｉｃｏｍ２が流れて電荷が引き抜かれ）、コモン電位ＶＣＯＭを電位調整部２１の出力電位と等しくするよう動作する。
【００２６】
なお、実際には位相調整などの素子が追加される場合があるが、簡略化のためここでは省略している。また、差動アンプ１８内の最後段のバッファの駆動能力が十分大きければ、電流増幅部１９を差動アンプ１８の後段に設ける必要はないが、基本的な動作は上記と同様である。
【００２７】
このような構成の場合、図４の（ａ）に示すように電流増幅部１９（Ｑ１，Ｑ２によるソースフォロワ）のＬＯＷ側の電源ＶＣＬを接地電位（以降ＧＮＤと称する）に接続するのではなく、例えば図４の（ｂ）で示したアナログ電源ＶＤＤＡを生成するＤＣ／ＤＣ回路部２２の入力ノードＮＩＮに接続する。ただし、これはＶＩＮ＜ＶＣＯＭとなる場合に有効である。一例として上記Ｖｐの最大値が８．０Ｖ程度で、ＶＣＯＭ＝４．０Ｖの場合、ＶＣＯＭ＞ＶＩＮを考慮してＤＣ／ＤＣ回路部２２への入力電圧がＶＩＮ＝３．３Ｖの場合には適用可能である。
この場合、電流増幅部１９にかかる電源電位差は（ＶＤＤＡ−ＶＩＮ）となるので、例えばアナログ電源ＶＤＤＡが９．０Ｖの場合、（ＶＤＤＡ−ＧＮＤ）＝９．０−０．０＝９．０Ｖが、（ＶＤＤＡ−ＶＣＬ）＝９．０−３．３＝５．７Ｖと６３％弱に電位差が小さくなる。すなわち、その分ＡＣ消費電力を低減することができる。
ただし、例えばＶＩＮ＝５．０Ｖの場合はＶＩＮ＞ＶＣＯＭとなり、適用できない。
【００２８】
さらに、前段の差動アンプ１８のＬＯＷ側の電源もＧＮＤではなくＶＣＣに接続すれば、アンプ自体のＤＣ消費電流分（通常数ｍＡ）は更に低消費電力化が可能である。しかしながら一方で差動アンプ１８の電源範囲が狭まることになるので、コモン電位ＶＣＯＭ用電源全体の応答性も悪化してしまうので、その採用には十分注意する必要がある。
【００２９】
図５に本実施の形態との比較として、液晶パネルをドット反転方式で駆動する場合に現在一般的に使用されているコモン電位生成回路１７の構成を示す。図４の（ａ）と同様にＤＣ電位を決定する電位調整部２１と、ボルテージフォロア接続された差動アンプ１８、電流増幅部１９、平滑化容量２０とから構成される。
【００３０】
このようなコモン電位生成回路１７に用いる電源は通常簡単化のために、ＨＩＧＨ側は前述したようにアナログ電源ＶＤＤＡを、ＬＯＷ側はＧＮＤをそのまま用いる。このためコモン電位生成回路１７の消費電力は、コモン電位ＶＣＯＭ用電源に用いているＶＤＤＡからの待機電流（ＤＣ成分）と液晶パネル駆動電流（ＡＣ成分）の電流総和×ＶＣＯＭ用電源の電位差（ＶＤＤＡ−ＧＮＤ）となるので、ＶＤＤＡが大きいほど消費電力が大きくなる。
【００３１】
特にコモン電位生成回路１７の構成にもよるが、図４および５で例示したように一般によく用いる差動アンプ＋ソースフォロワ構成の場合、ＤＣ消費電流は差動アンプ部がメインとなるが、通常数ｍＡと小さい。これに対し液晶パネル３への電流供給となる電流増幅部１９はソースフォロワの特性上、ＤＣ損失はほぼないが液晶パネル３の負荷が大きいので大きなＡＣ電流が流れる。このためソースフォロワに用いるトランジスタＱ１、Ｑ２には高駆動能力が求められ、高コストとなりやすい。また上述したように液晶パネル３負荷は液晶パネル自体で決まってしまうために最低限必要な電荷（ＡＣ電流）は決まってしまう。
【００３２】
従って、低消費電力化にするにはコモン電位生成回路１７に用いる電源電位差を変更することが重要となる。この場合、上述のアナログ電源ＶＤＤＡではなく十分低い専用のＨＩＧＨ側電源を設ければ低消費電力化が行えるが、そのためには制御ＩＣ、コイル、ＦＥＴ、ダイオードなどの昇圧電源用の専用部品が増えることになり、コスト上昇が問題である。
【００３３】
これより、残りの方法としてはＬＯＷ側の電源電位を変更することになるが、ここで本発明の実施の形態の図４の（ａ）のコモン電位生成回路１７の構成の場合、最終段の電流増幅部１９がソースフォロワであることに着目した。ソースフォロワは基本的に出力がソースに従うので、逆にエミッタ電位変動、すなわち、ＬＯＷ側の電源が出力に与える影響が比較的小さく、出力電位に影響しない。従って、本発明の実施の形態にあるようにＶＣＬをＧＮＤではなくＶＩＮに接続しても、ＶＣＯＭ＞ＶＩＮが十分であれば、ＶＩＮに生じているリップルなどの影響をＶＣＯＭ出力にほぼ影響を与えないですむので、表示不良を発生しない。
【００３４】
また本発明では電源オフ時にコモン電位生成回路１７のソースフォロワを構成するトランジスタＱ１、Ｑ２に逆電流が流れないように、ＶＣＬと前述のノードＮＩＮの間にアノード側をＶＣＬに接続した逆流防止用ダイオード２３を設けることも特徴である。これは前述のトランジスタの逆耐圧特性が十分ではない場合に、性能劣化或いは最悪の場合、素子Ｑ１、Ｑ２が破壊してしまうのを防ぐためである。
【００３５】
またダイオード２３を設けない場合は、上記のような状態にならないために、電源オフ時のシーケンスが重要となる。すなわち、コモン電位ＶＣＯＭがＤＣＤＣＩＮより後にオフするように、コモン電位ＶＣＯＭ用出力段（Ｑ１、Ｑ２）の出力に設ける平滑化容量２０を十分大きくすれば良い。ここでＤＣＤＣＩＮは多くの場合、外部からの入力電圧ＶＩＮに接続されている。ただし平滑化容量２０はノイズ除去の理想としては非常に大きな容量値となってしまうが、現実的には素子劣化の程度を考慮してＤＣ／ＤＣ回路部２２の入力側の電位が十分早く下がる程度の容量にしておく。
【００３６】
また本発明の他の効果として以下の効果もある。一般的にコモン電位ＶＣＯＭの変動は表示画像、すなわち各ソース配線４に印加される表示信号によってその大小が異なるので、一律に低消費電力化が行えるわけではないが、最大消費電力を低減できる場合がある。通常の電源設計では最大消費電力でも問題ないように十分マージンを考慮して設計を行うので、最大消費電力が低下した場合、液晶表示装置１に電源を供給するユーザー側の電源設計において、部品選定が容易になり低コストおよび通常時電力の高効率化が見込める。
【００３７】
なお、本発明の実施の形態は上述したように下記のときに限り有効である
・ＶＣＯＭが固定電位
・ＤＣＤＣＩＮ＜ＶＣＯＭの関係を満たす
【００３８】
また、本明細書では簡単のため図では駆動素子としてＦＥＴやＭＯＳトランジスタを例示しているが、本発明に必要な駆動素子はこれに制限されるわけではなく、他の能動素子でもよい。
【００３９】
実施の形態２．
図６は実施の形態２における液晶表示装置１の回路構成を、図７は、液晶パネル３の概略の構成を表す構成図を、さらに図８に図７の液晶パネル３の画素構成を採った場合の各配線と画素間の寄生容量を表した構成図および断面図を示した。また、図９は図６におけるコモン電位生成回路１７の回路図である。
【００４０】
本発明の実施の形態では、図７に示すように対向電極８をパターニングして、ソース配線４上の対向電極８ａ（第１の対向電極領域）と表示画素電極５上の対向電極８ｂ（第２の対向電極領域）との２つの分離された領域に分割する（同図において、ＴＦＴなど駆動素子は簡略化のために省略した）。これにより図８の（ａ）に示したように、対向電極８に対応する負荷容量は、ソース配線４との寄生容量Ｃｓｃ１と、画素電極５領域との寄生容量Ｃｓｃ２に大別され、それぞれコモン配線９ａおよびコモン配線９ｂとして独立の共通配線で液晶パネル３外に引き出されている（図６）。
さらに本実施の形態では、図６、図７および図８の（ａ）に示すように画素の保持容量（Ｃｓ）１０から引き出されたコモン配線９ｂは、第１コモン電位ＶＣＯＭ１やＧＮＤではなく第２コモン電位ＶＣＯＭ２と接続している。なお、図８の（ａ）の破線で示した容量Ｃｓｃ’はソース配線４とコモン配線９ｂ間の交差部の寄生容量であるが、その容量値は無視できるほど小さい。
また、コモン電位生成回路１７にて生成された第１コモン電位ＶＣＯＭ１と第２コモン電位ＶＣＯＭ２は、それぞれ個別のトランスファ部３０、３１を介してカラーフィルタ基板側のコモン配線９ａおよびコモン配線９ｃと接続されている（図６および７）。
【００４１】
このように対向電極８の負荷容量を分割した場合、ソース配線４は各配線の電位が表示データに従って１Ｈ毎に変動するので、ソース配線４との寄生容量Ｃｓｃ１への印加電圧は１Ｈ毎に大きく変動する。一方、表示画素には１Ｈ毎に１本のゲート配線１１しか表示信号が書き込まれない、すなわち、画素電極５領域との寄生容量Ｃｓｃ２への印加電圧に関しては、数百本あるうちの１本に対応している画素部分の容量だけが１Ｈの間に変動することになる。従って、分割された対向電極８のコモン電位生成回路１７から見ると、寄生容量Ｃｓｃ１はＡＣ的な容量負荷であり、寄生容量Ｃｓｃ２はＤＣ的な容量負荷となる。
【００４２】
本実施の形態では、前述のようにコモン電位ＶＣＯＭの負荷を２分割して液晶パネル３外に引き出され、それぞれに後述する個別の駆動回路に接続されたことを特徴とする。
この場合、容量負荷をＡＣ的な寄生容量Ｃｓｃ１とＤＣ的な寄生容量Ｃｓｃ２に分けたことにより、一般には駆動回路が２回路必要になると考えられるが、本実施の形態ではＤＣ部に対応する第２コモン電位ＶＣＯＭ２用駆動回路はその負荷変動量の少なさから、十分大きなデカップリングコンデンサ（バイパスコンデンサ：平滑容量）を挿入しておくだけで良い。また第１コモン電位ＶＣＯＭ１用駆動回路もＶＣＯＭ負荷が分割されたことにより、結果として従来に比べてＡＣ的に変化させる負荷容量が小さくなったことになる。これより必要最低限（最適）な能力の駆動素子（例えばＦＥＴやバイポーラトランジスタ）を選べるようになるので、部品選定上のメリットが大きい。
【００４３】
図９に本実施の形態で採用したコモン電位生成回路１７の回路図の一例を示す。ＡＣ側となる第１コモン電位ＶＣＯＭ１用の生成回路１７ａ（第１の駆動回路部）は電圧変動に対する応答が速い差動アンプ＋ソースフォロワの構成とし、第２コモン電位ＶＣＯＭ２用の生成回路１７ｂ（第２の駆動回路部）は単純な能動素子だけで構成している。なお、図９においては、寄生容量Ｃｓｃ１、Ｃｓｃ２は表示を簡略化するために１つの負荷容量として記載しているが、実際の液晶パネル３においては、上述の図４と同様に複数の負荷容量で構成される。また、寄生容量Ｃｓｃ１に接続されるソース配線４や、寄生容量Ｃｓｃ２の先に接続されるＴＦＴ６や画素電極５も、代表して１回路のみ表示し、その他の配線の表示は省略している。画素電極５は走査周期毎にＴＦＴ６を介してソース配線４に接続される。
【００４４】
本例では第２コモン電位ＶＣＯＭ２用の電源仕様として、高い駆動能力は不要であるので、平滑容量Ｃ７０１と負荷である寄生容量Ｃｓｃ２の間の容量移行による充放電動作で電荷供給を行う。この際、電圧変動が大きくなって表示に悪影響を与えないように、平滑容量Ｃ７０１の容量値を寄生容量Ｃｓｃ２に比べて十分な大きさに決める必要がある。しかしながら、この容量値が大きくなってしまい実用的でない場合は別方式の回路が必要となる。さらに本回路例では電源ＯＮ／ＯＦＦ時の電荷充放電用としてＤＣパス（充放電路）が必要である。このため図９に示すように、平滑容量Ｃ７０１への充電は第１コモン電位ＶＣＯＭ１用駆動回路部の電位調整部２１の抵抗Ｒ７０１から行い、また放電は平滑容量Ｃ７０１と並列接続された抵抗Ｒ７０３を介して行われる。
【００４５】
ただし、単にアナログ電源ＶＤＤＡからの抵抗分圧で第１コモン電位ＶＣＯＭ１および第２コモン電位ＶＣＯＭ２を設定しただけでは、第２コモン電位ＶＣＯＭ２の負荷変動が生じた際に、その変動が電位調整部２１へノイズとして影響を与えてしまい、第１コモン電位ＶＣＯＭ１の電位が不安定になってしまう。そこでノイズフィルタ部３３として、第２コモン電位ＶＣＯＭ２の負荷側から電位調整部２１側へ電流が流れ込まないようにアノード側を電位調整部２１に接続、カソード側をＶＣＯＭ２と接続したダイオードＤ７０１を設ける。しかしこのままではダイオードＤ７０１のＯＮ電圧分だけ第２コモン電位ＶＣＯＭ２が目標値からずれてしまうので、電位調整部２１に影響を与えないように十分高い抵抗値に設定したダンピング抵抗Ｒ７０２をダイオードＤ７０１に並列に接続することで上記ＯＮ電圧を消去させる。
【００４６】
上記のように第２コモン電位ＶＣＯＭ２用生成回路１７ｂは受動素子による低コストで単純な回路構成にて必要十分な回路が構成される（ノイズフィルタ用ダイオードＤ７０１は除く）。
【００４７】
また本発明の副次的な効果として以下の利点も生じる。すなわち寄生容量Ｃｓｃ２を構成する画素電極５と、それに対応する対向電極８ｂとで挟まれた領域は、液晶を変化させて表示状態を変化させる重要な部位である。この部位の電位変動、特に表示信号書き込み時に電位の基底となる第２コモン電位ＶＣＯＭ２の変動はクロストークやフリッカーなどの表示不良を引き起こす要因となるので、十分な安定性が求められる。従って、本実施の形態のように、コモン電位の負荷成分をＤＣ的な成分とＡＣ的な成分とに分け、第２コモン電位ＶＣＯＭ２をほぼＤＣ的な成分だけで構成するようにしたことにより、従来発生していた第１コモン電位ＶＣＯＭ１のノイズ成分が第２コモン電位ＶＣＯＭ２に重畳されなくなる。これにより表示品位が改善される。
【００４８】
なお、図８の（ｂ）にて記載のソース配線４を中心とした液晶パネル３の断面図で示したように（ガラス基板は非図示）、たとえ対向電極８が透明電極であっても、対向電極８ａ、８ｂとして、そのパターンを分割するとその境界部３４が光学的に乱反射などを生じて視認される可能性がある。この場合図示したように、その境界部３４がブラックマトリックス３２（ＢＭ）領域で覆われるように配設すると、上記乱反射がブラックマトリックス３２で遮光されて視認されない。
【００４９】
また前述のトランスファ部３０、３１のアレイ基板上の配置において、第１コモン電位ＶＣＯＭ１と第２コモン電位ＶＣＯＭ２のどちらのトランスファ部をコモン電位生成回路１７が搭載された回路基板の近くに配置するのかも表示品位上重要となる。これはアレイ基板内のコモン配線９の配線抵抗と、当該配線に付随する寄生容量とで一定の時定数を持ち、定常値に達するまでの応答性が悪化する。このため電位変化量がほとんどない（ＤＣ部に対応する）寄生容量Ｃｓｃ２に対応するトランスファ部３１を、駆動回路を搭載した基板から遠くに配置する構成のほうが良い。
【００５０】
ただし、上記実施の形態１および２では、画素電極に対向する対向電極をカラーフィルタ基板に配置した例を示したが、本発明の構成として対向電極の配置はカラーフィルタ基板に限定されるわけではなく、例えばＩＰＳ方式のように対向電極をＴＦＴ基板側に配置した場合も、同様の効果を奏する。さらに、ＩＰＳ方式の一種であるＦＦＳ方式の場合、対向電極が薄い絶縁膜を介してソース配線や画素電極と対向するため、いっそう本発明の効果を奏する。
【００５１】
なお、上述の実施の形態１、２においては、１行×１列のマトリクスで駆動極性を反転する１×１ドット反転を例に採って発明の詳細を説明したが１×１ドット反転以外の、例えば１行×２列のマトリクスで極性反転（１×２ドット反転）においても同様に本発明と同様の効果を奏する。さらに２行×１列のマトリクスで極性反転をする場合も同様であり、さらに言えばｎ行×ｍ列のマトリクスでの極性反転も同様である。
【００５２】
また、コモン電位ＶＣＯＭのＤＣ値を設定する際には、図８の（ａ）で示したソース／ゲート間容量Ｃｓｇの影響によるフィードスルーの関係などにより正極性と負極性のそれぞれの表示信号電圧に数百ｍＶオーダーのオフセット電圧を印加する場合もあるが、これは信号振幅に比べて微小であり、電源的には固定電位の範疇である。従って、通常はこれらを表示信号に重畳する駆動方法が一般的であるが、逆にこのオフセット電圧をコモン電位ＶＣＯＭに印加して駆動するような方法にも適用できる。
【符号の説明】
【００５３】
１ 液晶表示装置
２ ソースドライバ
３ 液晶パネル
４ ソース配線
５ 画素電極
８、８ａ、８ｂ 対向電極
９、９ａ、９ｂ、９ｃ コモン配線
１６ ゲートドライバ
１７、１７ａ、１７ｂ コモン電位生成回路
１９ 電流増幅部
２２ ＤＣ／ＤＣ回路部
２３、Ｄ７０１ ダイオード
３０、３１ トランスファ部
３３ ノイズフィルタ部
ＶＣＯＭ、ＶＣＯＭ１、ＶＣＯＭ２ コモン電位
ＶＤＤＡ、ＶＣＬ アナログ電源
ＶＩＮ 入力電圧
ＮＩＮ 入力ノード
【特許請求の範囲】
【請求項１】
ソース配線、画素電極および該電極に対向する対向電極が配設された液晶パネルと、前記ソース配線を駆動するソースドライバ部とを有し、前記液晶パネルをドット反転駆動する液晶表示装置において、前記対向電極を駆動する対向電極駆動回路であって、
該対向電極駆動回路は電流増幅部を有し、
前記液晶表示装置へ供給される入力電圧を昇圧する昇圧回路によって前記電流増幅部へのＨＩＧＨ側の電源が供給され、
前記電流増幅部へのＬＯＷ側の電源は前記入力電圧を供給することを特徴とする対向電極駆動回路。
【請求項２】
対向電極は、前記ソース配線に対向する第１の対向電極領域と前記画素電極に対向する第２の対向電極領域とに分離され、
前記第１の対向電極領域と前記第２の対向電極領域は、それぞれ異なる共通配線によって前記液晶パネルから引き出され、
前記対向電極駆動回路は第１の駆動回路部と第２の駆動回路部とからなり、
第１のコモン電位は前記第１の駆動回路部によって生成され、
第２のコモン電位は前記第２の駆動回路部によって生成され、
前記第１の対向電極領域に前記第１のコモン電位を印加し、
前記第２の対向電極領域に前記第２のコモン電位を印加することを特徴とする請求項１に記載の対向電極駆動回路。
【請求項３】
前記第２の駆動回路部は、能動素子のみで構成されていることを特徴とする請求項２に記載の対向電極駆動回路。
【請求項４】
前記第２の駆動回路部は、ダイオードを含むノイズフィルタを有すること特徴とする請求項３に記載の対向電極駆動回路。
【請求項１】
ソース配線、画素電極および該電極に対向する対向電極が配設された液晶パネルと、前記ソース配線を駆動するソースドライバ部とを有し、前記液晶パネルをドット反転駆動する液晶表示装置において、前記対向電極を駆動する対向電極駆動回路であって、
該対向電極駆動回路は電流増幅部を有し、
前記液晶表示装置へ供給される入力電圧を昇圧する昇圧回路によって前記電流増幅部へのＨＩＧＨ側の電源が供給され、
前記電流増幅部へのＬＯＷ側の電源は前記入力電圧を供給することを特徴とする対向電極駆動回路。
【請求項２】
対向電極は、前記ソース配線に対向する第１の対向電極領域と前記画素電極に対向する第２の対向電極領域とに分離され、
前記第１の対向電極領域と前記第２の対向電極領域は、それぞれ異なる共通配線によって前記液晶パネルから引き出され、
前記対向電極駆動回路は第１の駆動回路部と第２の駆動回路部とからなり、
第１のコモン電位は前記第１の駆動回路部によって生成され、
第２のコモン電位は前記第２の駆動回路部によって生成され、
前記第１の対向電極領域に前記第１のコモン電位を印加し、
前記第２の対向電極領域に前記第２のコモン電位を印加することを特徴とする請求項１に記載の対向電極駆動回路。
【請求項３】
前記第２の駆動回路部は、能動素子のみで構成されていることを特徴とする請求項２に記載の対向電極駆動回路。
【請求項４】
前記第２の駆動回路部は、ダイオードを含むノイズフィルタを有すること特徴とする請求項３に記載の対向電極駆動回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−２２０７７９（Ｐ２０１２−２２０７７９Ａ）
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願番号】特願２０１１−８７５２０（Ｐ２０１１−８７５２０）
【出願日】平成２３年４月１１日（２０１１．４．１１）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願日】平成２３年４月１１日（２０１１．４．１１）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]