帯電量評価素子
【課題】 帯電量評価素子に関し、瞬間的な電荷のバラツキの挙動を精度良く観測するのに適した帯電量評価素子を提供する。
【解決手段】 少なくとも表面が絶縁性の基板1上に、一対の電極2,3と、一対の電極2,3間を結ぶ抵抗成分を持つ配線4と、少なくとも配線4上に形成された絶縁膜5と、一対の電極2,3及び絶縁膜5を覆う導電性薄膜6とからなる帯電量評価部を設ける。
【解決手段】 少なくとも表面が絶縁性の基板1上に、一対の電極2,3と、一対の電極2,3間を結ぶ抵抗成分を持つ配線4と、少なくとも配線4上に形成された絶縁膜5と、一対の電極2,3及び絶縁膜5を覆う導電性薄膜6とからなる帯電量評価部を設ける。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は帯電量評価素子に関するものであり、特に、磁気ディスクヘッド素子製造工程特有の瞬間的に発生する帯電による電荷のアンバランスを精度良く測定するための構成に特徴のある帯電量評価素子に関するものである。
【背景技術】
【0002】
高密度化が進む磁気ディスクヘッドの製造工程では、静電気や電気的ストレスによって磁気ヘッドそのものが損傷を受け、このことが磁気ヘッドの小型化に伴って歩留まり低下の主要因の一つとなっている。
【0003】
このような問題を解決するために、例えば、積層された導電層と電極と間の絶縁層が受けるダメージを評価する素子構造が提案されている(例えば、特許文献1参照)。
【0004】
また、アンテナとなる上部電極と下部電極との間に発生する電位差により層間絶縁膜が破壊を起こすことでダメージを評価する素子構造も提案されている(例えば、特許文献2参照)。
【0005】
或いは、ヒューズ形状を用いたチャージ量評価基板構造も提案されている(例えば、特許文献3参照)。
【特許文献1】特開2001−349869号公報
【特許文献2】特開2004−253610号公報
【特許文献3】特開2006−013141号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
また、本発明者も、磁気ディスクの磁気ヘッド素子の製造過程において発生する、磁気ヘッド素子の損傷の原因となる帯電の発生を検出するための帯電量評価素子を提案している(必要ならば、特願2005−307738参照)。
【0007】
この本発明者の提案により、実素子で起きている現象を捉えることによりウェーハ工程において静電気や電気的ストレスに起因する素子の損傷を定量的に評価し、MRヘッドを高歩留まりで生産するための指針を得ることを可能としてきた。
【0008】
ところが、磁気ディスクヘッド素子製造工程では、一様に形成されている導電性膜が孤立したパターン形状に加工される過程で、不良を発生させる問題が明らかになってきている。
【0009】
一方、上述の本発明者の提案も含めて従来の手法は、装置の定常状態を評価することを目的に考案されており、このような磁気ディスクヘッド素子製造工程特有の瞬間的に発生する電荷のアンバランスを測定するには十分とは言えない問題があった。
【0010】
言い換えれば、定常状態を観測するためには従来の方法でも問題はないが、一様に形成された導電性膜がイオンミリング等のイオンやプラズマを伴う加工工程の進行に伴って孤立する瞬間などの瞬間的な挙動を観測する場合に適した帯電量評価素子構造が必要となり、これまでに提案されている装置の定常状態を測定する手法とは異なる手法が必要とされている。
【0011】
したがって、本発明は、瞬間的な電荷のバラツキの挙動を精度良く観測するのに適した帯電量評価素子を提供することを目的とする。
【課題を解決するための手段】
【0012】
図1は本発明の原理的構成図であり、ここで図1を参照して、本発明における課題を解決するための手段を説明する。
図1参照
上記の課題を解決するために、本発明は、帯電量評価素子において、少なくとも表面が絶縁性の基板1上に、一対の電極2,3と、一対の電極2,3間を結ぶ抵抗成分を持つ配線4と、少なくとも配線4上に形成された絶縁膜5と、一対の電極2,3及び絶縁膜5を覆う導電性薄膜6とからなる帯電量評価部を有することを特徴とする。
【0013】
このような構成により、イオンやプラズマを伴う加工工程の進行に伴って導電性膜が孤立する瞬間などの瞬間的な挙動を、一対の電極2,3及び絶縁膜5を覆う導電性薄膜6にエッチング工程に置き換えることによって、電荷のアンバランスを精度良く測定することができる。
【0014】
或いは、少なくとも表面が絶縁性の基板1上に、一対の電極2,3と、一対の電極2,3間のギャップ配線と、少なくともギャップ配線上に形成された絶縁膜5と、一対の電極2,3及び絶縁膜5を覆う導電性薄膜6とからなる帯電量評価部を有するように構成しても良く、それによって、帯電に伴う絶縁破壊を精度良く測定することができる。
【0015】
或いは、第1の一対の電極2,3と、第1の一対の電極2,3間を結ぶ抵抗成分を持つ配線4と、少なくとも配線4上に形成された絶縁膜5と、第1の一対の電極2,3及び絶縁膜5を覆う導電性薄膜6とからなる第1の帯電量評価部と、第2の一対の電極2,3と、第2の一対の電極2,3間のギャップ配線と、少なくともギャップ配線上に形成された絶縁膜5と、第2の一対の電極2,3及び絶縁膜5を覆う導電性薄膜6とからなる第2の帯電量評価部の2種類の帯電量評価部を一緒に設けても良く、それによって、帯電に起因する過大電流による破壊と帯電に伴う絶縁破壊の両方を同時に精度良く測定することができる。
【0016】
この場合、帯電の状態を測定するためには導電性薄膜6が短絡していることが望ましく、そのためには、導電性薄膜6が基板1の外部と電気的に導通する外部導通機構7を設ければ良い。
【0017】
また、導電性薄膜6が膜厚分布、例えば、一方向性の分布や同心円状の分布、或いは、ステップ的な段差のような膜厚分布を有することが望ましく、それによって、製造装置の局所的な加工バラツキを推定して、製造装置の調整にフィードバックすることによって、製造歩留りを向上することができる。
【0018】
また、帯電量評価部を同一基板1上に複数個形成することが望ましく、それによって、製造装置の局所的な加工バラツキを推定することができる。
【0019】
また、帯電による電流量或いはギャップ配線間の電圧をリアルタイムに測定することはできないので、複数個の帯電量評価部を構成する少なくとも一つの帯電量評価部の一対の電極2,3間隔、一対の電極2,3の寸法、配線4の抵抗値、ギャップ配線のギャップ間隔、ギャップ配線のサイズ、或いは、配線4またはギャップ配線上に形成された絶縁膜5の寸法の少なくとも一つが、他の帯電量評価部と異なるように構成することによって、素子強度やアンバランス発生時間、電荷流入量をパラメータとして変化させることができるため、装置や条件に応じた危険領域の評価を行うことが可能となる。
【発明の効果】
【0020】
本発明によれば、電子デバイスの製造工程、特に、磁気ディスクヘッド素子製造工程特有の一様に形成されている導電性膜が孤立パターン形状に加工される瞬間に発生する電荷のアンバランスを検出することができるため、プロセス条件のフィードバックを短期間で行うことができ、ひいては、大幅なコスト削減が可能となる。
【発明を実施するための最良の形態】
【0021】
本発明は、第1の一対の電極と、第1の一対の電極間を結ぶ抵抗成分を持つ配線と、少なくとも配線上に形成された絶縁膜と、第1の一対の電極及び絶縁膜を覆う導電性薄膜、特に、一方向性の膜厚に分布を有する導電性薄膜とからなる第1の帯電量評価部と、第2の一対の電極と、第2の一対の電極間のギャップ配線と、少なくともギャップ配線上に形成された絶縁膜と、第2の一対の電極及び絶縁膜を覆う導電性薄膜、特に、一方向性の膜厚に分布を有する導電性薄膜とからなる第2の帯電量評価部の少なくとも一方を、望ましくは、複数個の帯電量評価部を構成する少なくとも一つの帯電量評価部の一対の電極間隔、一対の電極の寸法、配線の抵抗値、ギャップ配線のギャップ間隔、ギャップ配線のサイズ、或いは、配線上に形成された絶縁膜の寸法の少なくとも一つが、他の帯電量評価部と異なるように構成するものである。
【実施例1】
【0022】
ここで、図2乃至図6を参照して、本発明の実施例1の帯電量評価素子を説明するが、まず、図2乃至図4を参照して、本発明の実施例1の帯電量評価素子の製造工程を説明する。
図2参照
まず、シリコン基板11の表面に形成した熱酸化膜12上に、例えば、蒸着法を用いて厚さが、例えば、30nmのAl膜を堆積させたのち、レジストを用いてヒューズパターン状マスク(図示は省略)を形成し、次いで、塩素系ガスを用いたドライエッチングにてAl膜をエッチングすることによって、例えば、幅が0.8μmで、長さが5.0μmの幅細部を有するヒューズパターン13を形成する
【0023】
次いで、ヒューズパターン状マスクを除去したのち、新たに電極パッドリフトオフ用のレジストパターン(図示は省略)を形成し、次いで、例えば、蒸着法を用いて下地材料として厚さが、例えば、10nmのTi膜16と電極パッド材料として厚さが、例えば、300nmのAu膜17を順次堆積させたのち、レジストパターンを除去することによって幅が300μmで、長さが300μmの電極パッド14,15を形成する。
【0024】
図3参照
次いで、例えば、CVD法を用いて電極パッド14,15を完全に埋め込むように厚いSiO2 膜18を堆積させたのち、CMP(化学機械研磨)法によって電極パッド14,15の表面が露出するまで研磨することによってSiO2 膜18を平坦化する。
【0025】
次いで、再び、リフトオフ用マスク(図示は省略)を設けたのち、スパッタ法を用いて全面に厚さが、例えば、100nmのSiO2 膜を堆積させ、次いで、リフトオフ用マスクを除去することによって、例えば、幅が500μmで、長さが10μmのSiO2 膜パターン19を形成する。
【0026】
図4参照
最後に、例えば、傾斜蒸着法を用いてウェーハ全面にAl膜20を成膜する。
この時、蒸着時には自公転を停止し、角度および距離を調整することでAl膜20に5%以下の一方向性の膜厚分布を形成することによって、本発明の実施例1の帯電量評価素子の基本構造が完成する。
【0027】
図5参照
図5は、本発明の実施例1の帯電評価素子をウェーハ上に配置した場合の概念的平面図であり、実際には、1000個以上の帯電評価素子が4インチウェーハ上に配置された状態となる。
【0028】
次に、図6を参照して、本発明の実施例1の帯電量評価素子の動作原理を説明する。
図6参照
まず、上述の帯電量評価素子をウェーハ保持具の保持・固定してプラズマエッチング系装置に投入する。
この時、ウェーハ保持具の導電性を有する把持爪部がAl膜20に接触した状態となり、この把持爪部を接地しておくことによって、一対の電極パッド14,15はAl膜20を介して接地された状態となる。
【0029】
この投入初期状態においては、一対の電極パッド14,15はAl膜20で覆われているので、プラズマエッチングに伴う電荷は全てAl膜20を介して接地に流れるとともに、ヒューズパターン13は表面のAl膜20と比べて抵抗が大きいため、ヒューズパターン13への電荷の移動は発生しないため、一対の電極パッド14,15の電位差ΔVは、 ΔV=V1 −V2 =0
となり、一対の電極パッド14,15間に流れる電流iは、i=0となる。
【0030】
次いで、エッチングが進行すると、Al膜20が徐々にエッチングされるが、Al膜は、数%程度、例えば、5%程度の一方向性の膜厚分布を有しているので、膜厚の薄い部分から、SiO2 膜パターン19や一方の電極パッド14が露出する。
【0031】
この時、Al膜20に照射されたイオンに起因する電荷は電流i2 として接地に流れるが、露出した電極パッド14に照射されたイオンに起因する電荷は電流i1 としてヒューズパターン13を流れ、最終的にはAl膜20を介して接地に流れる。
この時の一対の電極パッド14,15の電位差ΔVは、
ΔV=V1 −V2 ≒V1 =i1 ×r1
となる。
この状態において、急激に大きな電荷の移動が発生するため、ヒューズパターン13が溶断されることになる。
【0032】
さらに、Al膜20のエッチングが進行して他方の電極パッド15が完全に露出した状態においては、Al膜20に照射されたイオンに起因する電荷は電流i3 として接地に流れるが、露出した電極パッド14,15に照射されたイオンに起因する電荷は電極パッド14,15がAl膜20から孤立する形となり素子全体が接地から切り離されるため、電荷の移動も停止する。
【0033】
この時、電極パッド14,15に照射されたイオンに起因する電荷により電極パッド14,15は帯電し、それぞれの電位はV1 ,V2 となるが、電荷のバランスが崩れると、一方の電極パッド14(15)から他方の電極パッド15(14)に流れてΔV=V1 −V2 =0の状態を保とうとするが、ある瞬間から急激に大きな電荷の移動が発生するとヒューズパターン13が溶断されることになる。
【0034】
この場合のある瞬間から急激に大きな電荷の移動の発生は、短時間で移動が終了する点は実素子と同等の挙動を示すものであるので、このヒューズパターン13の溶断・非溶断を測定することによって、瞬間的に発生する電荷のアンバランスによる帯電量を評価することができる。
【0035】
なお、ヒューズパターン13を流れる時間は、両電極パッド14,15間の間隔や、SiO2 膜パターン19の長さ、表面のAl膜20の膜厚分布、そしてAl膜20のエッチングレートによって決まり、流れる電流量は電極パッド14,15寸法や製造装置がウェーハに対して注入する電荷量によって決まる。
【0036】
したがって、本発明の実施例1の帯電量評価素子を用いることによって、実際の磁気ヘッド製造工程で発生する電荷の急激な移動に伴う現象を検出することができ、装置の状態を管理したり、素子そのものの構造を変更するための指針を得ることができる。
【0037】
例えば、Al膜20の厚さを平均100nm、4インチウェーハ面内分布を±5%と設定し、SiO2 膜パターン19の長さ、即ち、左右両端の電極間距離を10μm、投入装置のエッチングレートを0.1μm/分とした場合、図4に示すような電荷のアンバランスが生じる時間帯は6m秒程度となり、電極間距離や膜厚分布を制御することで、所望の時間パラメータを作り出すことが可能となる。
【実施例2】
【0038】
次に、図7を参照して、本発明の実施例2の帯電量評価素子を説明するが、この実施例2の帯電量評価素子は、異なった特性を有する帯電量評価要素を複数設けたもので、基本的製造工程は上記の実施例1と全く同様であるので、最終的な平面構造のみを示す。
図7参照
図7は、本発明の実施例2の帯電量評価素子の概略的平面図であり、ヒューズ型帯電量評価要素(a)〜(c)は、左右の電極パッド14,15のサイズを変更することで、いわゆるアンテナ比をそれぞれ1:4、1:2,1:1と変更し感度を変化させている。
【0039】
また、ヒューズ型帯電量評価要素(c)〜(e)は、ヒューズ幅をそれぞれ0.8μm,1.0μm,0.6μmと変更し、感度を変化させており、さらに、ヒューズ型帯電量評価要素(b),(f)、(g)は、左右の電極パッド14,15間の実効的距離をSiO2 膜パターン19のサイズを変更して、電荷のアンバランスが生じる時間を変更している。
【0040】
この様に、本発明の実施例2においては、異なった特性を有する帯電量評価要素を複数設けて一つの帯電量評価素子としているので、破壊された帯電量評価要素のアンテナ比、ヒューズ幅或いは電極間隔を調べることによって、破壊が発生した時の状況を破壊−非破壊の2段階ではなく、多段階で評価することができる。
なお、この実施例2においても、実施例1と同様に、この異なった特性を有する帯電量評価要素を複数設けた帯電量評価素子を4インチウェーハ当たり1000個以上配置して、エッチング装置等の装置パフォーマンスを評価するものである。
【実施例3】
【0041】
次に、図8を参照して、本発明の実施例3の帯電量評価素子を説明するが、この実施例3の帯電量評価素子は、平坦化のためのSiO2 膜を省いたものであるが、基本的製造方法は上記の実施例1と同様であるので、最終的な構造のみを示す。
図8参照
図8は、本発明の実施例3の帯電量評価素子の概略的構成説明図であり、まず、シリコン基板11の表面に形成した熱酸化膜12上に、例えば、蒸着法を用いて厚さが、例えば、30nmのAl膜を堆積させたのち、レジストを用いてヒューズパターン状マスク(図示は省略)を形成し、次いで、塩素系ガスを用いたドライエッチングにてAl膜をエッチングすることによって、例えば、幅が0.8μmで、長さが5.0μmの幅細部を有するヒューズパターン13を形成する
【0042】
次いで、ヒューズパターン状マスクを除去したのち、新たに電極パッドリフトオフ用のレジストパターン(図示は省略)を形成し、次いで、例えば、蒸着法を用いて下地材料として厚さが、例えば、10nmのTi膜16と電極パッド材料として厚さが、例えば、300nmのAu膜17を順次堆積させたのち、レジストパターンを除去することによって幅が300μmで、長さが300μmの電極パッド14,15を形成する。
【0043】
次いで、再び、リフトオフ用マスク(図示は省略)を設けたのち、スパッタ法を用いて全面に厚さが、例えば、100nmのSiO2 膜を堆積させ、次いで、リフトオフ用マスクを除去することによって、例えば、幅が500μmで、長さが10μmのSiO2 膜パターン21を形成する。
【0044】
最後に、例えば、傾斜蒸着法を用いてウェーハ全面にAl膜22を成膜する。
この時、蒸着時には自公転を停止し、角度および距離を調整することでAl膜22に5%以下の一方向性の膜厚分布を形成することによって、本発明の実施例3の帯電量評価素子の基本構造が完成する。
【0045】
この実施例3においては、平坦化のためのSiO2 膜の成膜工程及び研磨工程が不要になるので、製造工程が簡素化される。
なお、エッチングの進行に伴う電極パッド14,15の露出状況は、実施例1と基本的に同様であるので、同程度の精度の測定・評価が可能になる。
また、上記の実施例2と同様に、アンテナ比、ヒューズ幅或いは電極間隔が異なる複数の帯電量評価要素を設けて一つの帯電量評価素子としても良いものである。
【実施例4】
【0046】
次に、図9を参照して本発明の実施例4の帯電量評価素子を説明するが、ヒューズ型をギャップ型の素子に変更しただけで、基本的製造工程は上記の実施例1と同様であるので最終的な構造のみを示す。
図9参照
図9は、本発明の実施例4の帯電量評価素子の概略的構成説明図であり、まず、シリコン基板31の表面に形成した熱酸化膜32上に、例えば、蒸着法を用いて厚さが、例えば、30nmのAl膜を堆積させたのち、レジストを用いてギャップ配線状マスク(図示は省略)を形成し、次いで、塩素系ガスを用いたドライエッチングにてAl膜をエッチングすることによって、例えば、先端部の幅が1.0μmで、ギャップ長さが1.5μmのギャップ配線23,24を形成する
【0047】
次いで、ギャップ配線状マスクを除去したのち、新たに電極パッドリフトオフ用のレジストパターン(図示は省略)を形成し、次いで、例えば、蒸着法を用いて下地材料として厚さが、例えば、10nmのTi膜37と電極パッド材料として厚さが、例えば、300nmのAu膜38を順次堆積させたのち、レジストパターンを除去することによって幅が300μmで、長さが300μmの電極パッド35,36を形成する。
【0048】
次いで、例えば、CVD法を用いて電極パッド35,36を完全に埋め込むように厚いSiO2 膜39を堆積させたのち、CMP(化学機械研磨)法によって電極パッド35,36の表面が露出するまで研磨することによってSiO2 膜39を平坦化する。
【0049】
次いで、再び、リフトオフ用マスク(図示は省略)を設けたのち、スパッタ法を用いて全面に厚さが、例えば、100nmのSiO2 膜を堆積させ、次いで、リフトオフ用マスクを除去することによって、例えば、幅が500μmで、長さが10μmのSiO2 膜パターン40を形成する。
【0050】
最後に、例えば、傾斜蒸着法を用いてウェーハ全面にAl膜41を成膜する。
この時、蒸着時には自公転を停止し、角度および距離を調整することでAl膜41に5%以下の一方向性の膜厚分布を形成することによって、本発明の実施例4の帯電量評価素子の基本構造が完成する。
【0051】
この実施例4の帯電量評価素子の動作原理は帯電により電流が流れる代わりに絶縁破壊が生ずることを利用するものである。
まず、上述の帯電量評価素子をウェーハ保持具の保持・固定してプラズマエッチング系装置に投入した投入初期状態においては、一対の電極パッド35,36はAl膜41で覆われているので、プラズマエッチングに伴う電荷は全てAl膜41を介して接地に流れる。
【0052】
次いで、エッチングが進行すると、Al膜41が徐々にエッチングされるが、Al膜41は、数%程度、例えば、5%程度の一方向性の膜厚分布を有しているので、膜厚の薄い部分から、SiO2 膜パターン40や一方の電極パッド35が露出する。
【0053】
この時、Al膜41に照射されたイオンに起因する電荷は電流として接地に流れるが、露出した電極パッド35に照射されたイオンに起因する電荷はギャップ配線33,34を介して流れないので蓄積されることになる。
この時、ギャップ配線33,34の絶縁破壊耐圧を超えるとギャップ配線33,34で放電が発生して絶縁破壊が生ずることになる。
【0054】
さらに、Al膜41のエッチングが進行しすると、電極パッド36も露出し、電荷の移動が停止し、電極パッド35,36の電位差は定常状態となる。
【0055】
このように、本発明の実施例4においては、ギャップ型の帯電量評価素子としているので、プラズマエッチング工程或いはイオンミリング工程に伴う素子の絶縁破壊を精度良く評価することができる。
【0056】
また、この場合も上記の実施例2と同様に、アンテナ比、ギャップ間隔或いは電極間隔が異なる複数の帯電量評価要素を設けて一つの帯電量評価素子としても良いものであり、また、上記の実施例3のように、平坦化のためのSiO2 膜を省略しても良いものである。
【実施例5】
【0057】
次に、図10を参照して本発明の実施例5の帯電量評価素子を説明するが、この実施例5の帯電量評価素子はヒューズ型の帯電量評価素子とギャップ型の帯電量評価素子を一緒に設けただけで、基本的製造工程は上記の実施例1と同様であるので最終的な構造のみを示す。
図10参照
図10は、本発明の実施例5の帯電量評価素子の概略的平面図であり、上述の実施例2に示したヒューズ型の帯電量評価素子と上述の実施例4のギャップ型の帯電量評価素子をアンテナ比、ヒューズ幅或いは電極間隔が異なる複数の帯電量評価要素としたものを併設したものである。
なお、ここでは、レイアウトを分かりやすくするため、Al膜を除去した状態を図示している。
【0058】
この場合のヒューズ型の帯電量評価要素は上述の実施例2と全く同じであり、一方、ギャップ型の帯電量評価要素については、帯電量評価要素(h)〜(j)は、アンテナ比をそれぞれ1:4,1:2,1:1に変更し感度を変化させている。
【0059】
また、帯電量評価要素(j)〜(l)は、ギャップ間隔をそれぞれ1.5μm、2.0μm、1.0μmと変更して感度を変化させている。
さらに、帯電量評価要素(i),(m),(n)も電極パッド間距離を変更して時間パラメータを変更している。
【0060】
このように、ヒューズ型の帯電量評価素子とギャップ型の帯電量評価素子を併設するとともに、素子寸法や形状をそれぞれ変化させることで感度調節が可能となるとともに、素子に対して電荷のアンバランスが生じる時間パラメータを変更でき、様々な状況下における、基板に与えるダメージの大きさの測定が可能となる。
【0061】
また、この場合も、これらを1組とし、ウェーハ上に4インチウェーハ換算で1000個以上配置するものであり、ウェーハ面内での導電体パターンが孤立した時点における電荷のアンバランスに起因する過大電流或いは絶縁破壊による不良発生分布を観測することが可能となる。
【0062】
以上、本発明の各実施例を説明したが、本発明は各実施例に示した構成、条件、数値に限られるものではなく、各種の変更が可能であり、例えば、上記の各実施例においては、導電性薄膜となるAl膜に傾斜蒸着法により膜厚分布を形成しているが、Al膜を均一な厚さに成膜したのち、多段階、例えば、2段階のエッチング工程により各帯電量評価要素毎にステップ状に膜厚が変化する膜厚分布を形成しても良いものである。
【0063】
或いは、一方向性の膜厚分布だけでなく、他の膜厚分布の場合にも適用されるものであるので、図11を参照して説明する。
図11参照
図11は、各種の膜厚分布の一例を示したものであり、上段図は通常の一方向性の膜厚分布を示しており、中段図は同心円状の膜厚分布を示しており、下段図は各帯電量評価要素毎に1周期の凹凸によるステップ状の膜厚膜厚分布を設けた例を示している。
なお、ステップ状の膜厚分布を設けた場合には、各帯電量評価要素上に設けた導電体薄膜を短絡するための配線部材を設ける必要がある。
【0064】
また、上記の各実施例においては、導電体材料を蒸着法により堆積しているが、蒸着法に限られるものではなく、スパッタリング法等の他の成膜法を用いても良いものであり、また、電極パッドやSiO2 膜パターンをリフトオフ法により形成しているが、リフトオフ法に限られるものではなく、通常のフォトリソグラフィー工程を利用してパターンを形成しても良いものである。
【0065】
また、上記の各実施例においては、基板として、表面にSiO2 膜を設けたシリコン基板を用いているが、このような基板に限られるものではなく、少なくとも表面が絶縁性であれば良く、例えば、表面にAl2 O3 膜等の絶縁膜を設けたAl2 O3 −TiC基板を用いても良いし、さらには、ガラス基板等の絶縁基板を用いても良いものである。
【0066】
ここで、再び図1を参照して、改めて、本発明の詳細な特徴を説明する。
再び、図1参照
(付記1) 少なくとも表面が絶縁性の基板1上に、一対の電極2,3と、前記一対の電極2,3間を結ぶ抵抗成分を持つ配線4と、少なくとも前記配線4上に形成された絶縁膜5と、前記一対の電極2,3及び前記絶縁膜5を覆う導電性薄膜6とからなる帯電量評価部を有することを特徴とする帯電量評価素子。
(付記2) 少なくとも表面が絶縁性の基板1上に、一対の電極2,3と、前記一対の電極2,3間のギャップ配線と、少なくとも前記ギャップ配線上に形成された絶縁膜5と、前記一対の電極2,3及び前記絶縁膜5を覆う導電性薄膜6とからなる帯電量評価部を有することを特徴とする帯電量評価素子。
(付記3) 少なくとも表面が絶縁性の基板1上に、第1の一対の電極2,3と、前記第1の一対の電極2,3間を結ぶ抵抗成分を持つ配線4と、少なくとも前記配線4上に形成された絶縁膜5と、前記第1の一対の電極2,3及び前記絶縁膜5を覆う導電性薄膜6とからなる第1の帯電量評価部と、第2の一対の電極2,3と、前記第2の一対の電極2,3間のギャップ配線と、少なくとも前記ギャップ配線上に形成された絶縁膜5と、前記第2の一対の電極2,3及び前記絶縁膜5を覆う導電性薄膜6とからなる第2の帯電量評価部とを有することを特徴とする帯電量評価素子。
(付記4) 上記一対の電極2,3の一方が、上記基板1の外部と電気的に導通する外部導通機構7を有することを特徴とする付記1乃至3のいずれか1に記載の帯電量評価素子。 (付記5) 上記導電性薄膜6が、膜厚分布を有することを特徴とする付記1乃至4のいずれか1に記載の帯電量評価素子。
(付記6) 上記帯電量評価部が、同一基板1上に複数個形成されており、且つ、一体として使用されることを特徴とする付記1乃至5のいずれか1に記載の帯電量評価素子。
(付記7) 上記の複数個の帯電量評価部を構成する少なくとも帯電量評価部の一対の電極2,3間隔、前記一対の電極2,3の寸法、上記配線4の抵抗値、上記ギャップ配線のギャップ間隔、前記ギャップ配線のサイズ、或いは、前記配線4またはギャップ配線上に形成された絶縁膜5の寸法の少なくとも一つが、他の帯電量評価部と異なっていることを特徴とする付記6記載の帯電量評価素子。
【産業上の利用可能性】
【0067】
本発明の活用例としては、磁気ディスクヘッド素子製造工程におけるイオンミリング工程或いはプラズマエッチング工程における帯電量の評価が典型的なものであるが、磁気ディスクヘッド素子製造工程に限られるものではなく、半導体集積回路装置の製造工程、光偏向装置等の強誘電体デバイスの製造工程、或いは、超伝導デバイスの製造工程等の各種の電子デバイスの製造工程における帯電量の評価にも適用されるものである。
【図面の簡単な説明】
【0068】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の実施例1の帯電量評価素子の途中までの製造工程の説明図である。
【図3】本発明の実施例1の帯電量評価素子の図2以降の途中までの製造工程の説明図である。
【図4】本発明の実施例1の帯電量評価素子の図3以降の製造工程の説明図である。
【図5】本発明の実施例1の帯電評価素子をウェーハ上に配置した場合の概念的平面図である。
【図6】本発明の実施例1の帯電量評価素子の動作原理の説明図である。
【図7】本発明の実施例2の帯電量評価素子の概略的平面図である。
【図8】本発明の実施例3の帯電量評価素子の概略的構成説明図である。
【図9】本発明の実施例4の帯電量評価素子の概略的構成説明図である。
【図10】本発明の実施例5の帯電量評価素子の概略的平面図である。
【図11】各種の膜厚分布の説明図である。
【符号の説明】
【0069】
1 基板
2 電極
3 電極
4 配線
5 絶縁膜
6 導電性薄膜
7 外部導通機構
11 シリコン基板
12 熱酸化膜
13 ヒューズパターン
14 電極パッド
15 電極パッド
16 Ti膜
17 Au膜
18 SiO2 膜
19 SiO2 膜パターン
20 Al膜
21 SiO2 膜パターン
22 Al膜
31 シリコン基板
32 熱酸化膜
33 ギャップ配線
34 ギャップ配線
35 電極パッド
36 電極パッド
37 Ti膜
38 Au膜
39 SiO2 膜
40 SiO2 膜パターン
41 Al膜
【技術分野】
【0001】
本発明は帯電量評価素子に関するものであり、特に、磁気ディスクヘッド素子製造工程特有の瞬間的に発生する帯電による電荷のアンバランスを精度良く測定するための構成に特徴のある帯電量評価素子に関するものである。
【背景技術】
【0002】
高密度化が進む磁気ディスクヘッドの製造工程では、静電気や電気的ストレスによって磁気ヘッドそのものが損傷を受け、このことが磁気ヘッドの小型化に伴って歩留まり低下の主要因の一つとなっている。
【0003】
このような問題を解決するために、例えば、積層された導電層と電極と間の絶縁層が受けるダメージを評価する素子構造が提案されている(例えば、特許文献1参照)。
【0004】
また、アンテナとなる上部電極と下部電極との間に発生する電位差により層間絶縁膜が破壊を起こすことでダメージを評価する素子構造も提案されている(例えば、特許文献2参照)。
【0005】
或いは、ヒューズ形状を用いたチャージ量評価基板構造も提案されている(例えば、特許文献3参照)。
【特許文献1】特開2001−349869号公報
【特許文献2】特開2004−253610号公報
【特許文献3】特開2006−013141号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
また、本発明者も、磁気ディスクの磁気ヘッド素子の製造過程において発生する、磁気ヘッド素子の損傷の原因となる帯電の発生を検出するための帯電量評価素子を提案している(必要ならば、特願2005−307738参照)。
【0007】
この本発明者の提案により、実素子で起きている現象を捉えることによりウェーハ工程において静電気や電気的ストレスに起因する素子の損傷を定量的に評価し、MRヘッドを高歩留まりで生産するための指針を得ることを可能としてきた。
【0008】
ところが、磁気ディスクヘッド素子製造工程では、一様に形成されている導電性膜が孤立したパターン形状に加工される過程で、不良を発生させる問題が明らかになってきている。
【0009】
一方、上述の本発明者の提案も含めて従来の手法は、装置の定常状態を評価することを目的に考案されており、このような磁気ディスクヘッド素子製造工程特有の瞬間的に発生する電荷のアンバランスを測定するには十分とは言えない問題があった。
【0010】
言い換えれば、定常状態を観測するためには従来の方法でも問題はないが、一様に形成された導電性膜がイオンミリング等のイオンやプラズマを伴う加工工程の進行に伴って孤立する瞬間などの瞬間的な挙動を観測する場合に適した帯電量評価素子構造が必要となり、これまでに提案されている装置の定常状態を測定する手法とは異なる手法が必要とされている。
【0011】
したがって、本発明は、瞬間的な電荷のバラツキの挙動を精度良く観測するのに適した帯電量評価素子を提供することを目的とする。
【課題を解決するための手段】
【0012】
図1は本発明の原理的構成図であり、ここで図1を参照して、本発明における課題を解決するための手段を説明する。
図1参照
上記の課題を解決するために、本発明は、帯電量評価素子において、少なくとも表面が絶縁性の基板1上に、一対の電極2,3と、一対の電極2,3間を結ぶ抵抗成分を持つ配線4と、少なくとも配線4上に形成された絶縁膜5と、一対の電極2,3及び絶縁膜5を覆う導電性薄膜6とからなる帯電量評価部を有することを特徴とする。
【0013】
このような構成により、イオンやプラズマを伴う加工工程の進行に伴って導電性膜が孤立する瞬間などの瞬間的な挙動を、一対の電極2,3及び絶縁膜5を覆う導電性薄膜6にエッチング工程に置き換えることによって、電荷のアンバランスを精度良く測定することができる。
【0014】
或いは、少なくとも表面が絶縁性の基板1上に、一対の電極2,3と、一対の電極2,3間のギャップ配線と、少なくともギャップ配線上に形成された絶縁膜5と、一対の電極2,3及び絶縁膜5を覆う導電性薄膜6とからなる帯電量評価部を有するように構成しても良く、それによって、帯電に伴う絶縁破壊を精度良く測定することができる。
【0015】
或いは、第1の一対の電極2,3と、第1の一対の電極2,3間を結ぶ抵抗成分を持つ配線4と、少なくとも配線4上に形成された絶縁膜5と、第1の一対の電極2,3及び絶縁膜5を覆う導電性薄膜6とからなる第1の帯電量評価部と、第2の一対の電極2,3と、第2の一対の電極2,3間のギャップ配線と、少なくともギャップ配線上に形成された絶縁膜5と、第2の一対の電極2,3及び絶縁膜5を覆う導電性薄膜6とからなる第2の帯電量評価部の2種類の帯電量評価部を一緒に設けても良く、それによって、帯電に起因する過大電流による破壊と帯電に伴う絶縁破壊の両方を同時に精度良く測定することができる。
【0016】
この場合、帯電の状態を測定するためには導電性薄膜6が短絡していることが望ましく、そのためには、導電性薄膜6が基板1の外部と電気的に導通する外部導通機構7を設ければ良い。
【0017】
また、導電性薄膜6が膜厚分布、例えば、一方向性の分布や同心円状の分布、或いは、ステップ的な段差のような膜厚分布を有することが望ましく、それによって、製造装置の局所的な加工バラツキを推定して、製造装置の調整にフィードバックすることによって、製造歩留りを向上することができる。
【0018】
また、帯電量評価部を同一基板1上に複数個形成することが望ましく、それによって、製造装置の局所的な加工バラツキを推定することができる。
【0019】
また、帯電による電流量或いはギャップ配線間の電圧をリアルタイムに測定することはできないので、複数個の帯電量評価部を構成する少なくとも一つの帯電量評価部の一対の電極2,3間隔、一対の電極2,3の寸法、配線4の抵抗値、ギャップ配線のギャップ間隔、ギャップ配線のサイズ、或いは、配線4またはギャップ配線上に形成された絶縁膜5の寸法の少なくとも一つが、他の帯電量評価部と異なるように構成することによって、素子強度やアンバランス発生時間、電荷流入量をパラメータとして変化させることができるため、装置や条件に応じた危険領域の評価を行うことが可能となる。
【発明の効果】
【0020】
本発明によれば、電子デバイスの製造工程、特に、磁気ディスクヘッド素子製造工程特有の一様に形成されている導電性膜が孤立パターン形状に加工される瞬間に発生する電荷のアンバランスを検出することができるため、プロセス条件のフィードバックを短期間で行うことができ、ひいては、大幅なコスト削減が可能となる。
【発明を実施するための最良の形態】
【0021】
本発明は、第1の一対の電極と、第1の一対の電極間を結ぶ抵抗成分を持つ配線と、少なくとも配線上に形成された絶縁膜と、第1の一対の電極及び絶縁膜を覆う導電性薄膜、特に、一方向性の膜厚に分布を有する導電性薄膜とからなる第1の帯電量評価部と、第2の一対の電極と、第2の一対の電極間のギャップ配線と、少なくともギャップ配線上に形成された絶縁膜と、第2の一対の電極及び絶縁膜を覆う導電性薄膜、特に、一方向性の膜厚に分布を有する導電性薄膜とからなる第2の帯電量評価部の少なくとも一方を、望ましくは、複数個の帯電量評価部を構成する少なくとも一つの帯電量評価部の一対の電極間隔、一対の電極の寸法、配線の抵抗値、ギャップ配線のギャップ間隔、ギャップ配線のサイズ、或いは、配線上に形成された絶縁膜の寸法の少なくとも一つが、他の帯電量評価部と異なるように構成するものである。
【実施例1】
【0022】
ここで、図2乃至図6を参照して、本発明の実施例1の帯電量評価素子を説明するが、まず、図2乃至図4を参照して、本発明の実施例1の帯電量評価素子の製造工程を説明する。
図2参照
まず、シリコン基板11の表面に形成した熱酸化膜12上に、例えば、蒸着法を用いて厚さが、例えば、30nmのAl膜を堆積させたのち、レジストを用いてヒューズパターン状マスク(図示は省略)を形成し、次いで、塩素系ガスを用いたドライエッチングにてAl膜をエッチングすることによって、例えば、幅が0.8μmで、長さが5.0μmの幅細部を有するヒューズパターン13を形成する
【0023】
次いで、ヒューズパターン状マスクを除去したのち、新たに電極パッドリフトオフ用のレジストパターン(図示は省略)を形成し、次いで、例えば、蒸着法を用いて下地材料として厚さが、例えば、10nmのTi膜16と電極パッド材料として厚さが、例えば、300nmのAu膜17を順次堆積させたのち、レジストパターンを除去することによって幅が300μmで、長さが300μmの電極パッド14,15を形成する。
【0024】
図3参照
次いで、例えば、CVD法を用いて電極パッド14,15を完全に埋め込むように厚いSiO2 膜18を堆積させたのち、CMP(化学機械研磨)法によって電極パッド14,15の表面が露出するまで研磨することによってSiO2 膜18を平坦化する。
【0025】
次いで、再び、リフトオフ用マスク(図示は省略)を設けたのち、スパッタ法を用いて全面に厚さが、例えば、100nmのSiO2 膜を堆積させ、次いで、リフトオフ用マスクを除去することによって、例えば、幅が500μmで、長さが10μmのSiO2 膜パターン19を形成する。
【0026】
図4参照
最後に、例えば、傾斜蒸着法を用いてウェーハ全面にAl膜20を成膜する。
この時、蒸着時には自公転を停止し、角度および距離を調整することでAl膜20に5%以下の一方向性の膜厚分布を形成することによって、本発明の実施例1の帯電量評価素子の基本構造が完成する。
【0027】
図5参照
図5は、本発明の実施例1の帯電評価素子をウェーハ上に配置した場合の概念的平面図であり、実際には、1000個以上の帯電評価素子が4インチウェーハ上に配置された状態となる。
【0028】
次に、図6を参照して、本発明の実施例1の帯電量評価素子の動作原理を説明する。
図6参照
まず、上述の帯電量評価素子をウェーハ保持具の保持・固定してプラズマエッチング系装置に投入する。
この時、ウェーハ保持具の導電性を有する把持爪部がAl膜20に接触した状態となり、この把持爪部を接地しておくことによって、一対の電極パッド14,15はAl膜20を介して接地された状態となる。
【0029】
この投入初期状態においては、一対の電極パッド14,15はAl膜20で覆われているので、プラズマエッチングに伴う電荷は全てAl膜20を介して接地に流れるとともに、ヒューズパターン13は表面のAl膜20と比べて抵抗が大きいため、ヒューズパターン13への電荷の移動は発生しないため、一対の電極パッド14,15の電位差ΔVは、 ΔV=V1 −V2 =0
となり、一対の電極パッド14,15間に流れる電流iは、i=0となる。
【0030】
次いで、エッチングが進行すると、Al膜20が徐々にエッチングされるが、Al膜は、数%程度、例えば、5%程度の一方向性の膜厚分布を有しているので、膜厚の薄い部分から、SiO2 膜パターン19や一方の電極パッド14が露出する。
【0031】
この時、Al膜20に照射されたイオンに起因する電荷は電流i2 として接地に流れるが、露出した電極パッド14に照射されたイオンに起因する電荷は電流i1 としてヒューズパターン13を流れ、最終的にはAl膜20を介して接地に流れる。
この時の一対の電極パッド14,15の電位差ΔVは、
ΔV=V1 −V2 ≒V1 =i1 ×r1
となる。
この状態において、急激に大きな電荷の移動が発生するため、ヒューズパターン13が溶断されることになる。
【0032】
さらに、Al膜20のエッチングが進行して他方の電極パッド15が完全に露出した状態においては、Al膜20に照射されたイオンに起因する電荷は電流i3 として接地に流れるが、露出した電極パッド14,15に照射されたイオンに起因する電荷は電極パッド14,15がAl膜20から孤立する形となり素子全体が接地から切り離されるため、電荷の移動も停止する。
【0033】
この時、電極パッド14,15に照射されたイオンに起因する電荷により電極パッド14,15は帯電し、それぞれの電位はV1 ,V2 となるが、電荷のバランスが崩れると、一方の電極パッド14(15)から他方の電極パッド15(14)に流れてΔV=V1 −V2 =0の状態を保とうとするが、ある瞬間から急激に大きな電荷の移動が発生するとヒューズパターン13が溶断されることになる。
【0034】
この場合のある瞬間から急激に大きな電荷の移動の発生は、短時間で移動が終了する点は実素子と同等の挙動を示すものであるので、このヒューズパターン13の溶断・非溶断を測定することによって、瞬間的に発生する電荷のアンバランスによる帯電量を評価することができる。
【0035】
なお、ヒューズパターン13を流れる時間は、両電極パッド14,15間の間隔や、SiO2 膜パターン19の長さ、表面のAl膜20の膜厚分布、そしてAl膜20のエッチングレートによって決まり、流れる電流量は電極パッド14,15寸法や製造装置がウェーハに対して注入する電荷量によって決まる。
【0036】
したがって、本発明の実施例1の帯電量評価素子を用いることによって、実際の磁気ヘッド製造工程で発生する電荷の急激な移動に伴う現象を検出することができ、装置の状態を管理したり、素子そのものの構造を変更するための指針を得ることができる。
【0037】
例えば、Al膜20の厚さを平均100nm、4インチウェーハ面内分布を±5%と設定し、SiO2 膜パターン19の長さ、即ち、左右両端の電極間距離を10μm、投入装置のエッチングレートを0.1μm/分とした場合、図4に示すような電荷のアンバランスが生じる時間帯は6m秒程度となり、電極間距離や膜厚分布を制御することで、所望の時間パラメータを作り出すことが可能となる。
【実施例2】
【0038】
次に、図7を参照して、本発明の実施例2の帯電量評価素子を説明するが、この実施例2の帯電量評価素子は、異なった特性を有する帯電量評価要素を複数設けたもので、基本的製造工程は上記の実施例1と全く同様であるので、最終的な平面構造のみを示す。
図7参照
図7は、本発明の実施例2の帯電量評価素子の概略的平面図であり、ヒューズ型帯電量評価要素(a)〜(c)は、左右の電極パッド14,15のサイズを変更することで、いわゆるアンテナ比をそれぞれ1:4、1:2,1:1と変更し感度を変化させている。
【0039】
また、ヒューズ型帯電量評価要素(c)〜(e)は、ヒューズ幅をそれぞれ0.8μm,1.0μm,0.6μmと変更し、感度を変化させており、さらに、ヒューズ型帯電量評価要素(b),(f)、(g)は、左右の電極パッド14,15間の実効的距離をSiO2 膜パターン19のサイズを変更して、電荷のアンバランスが生じる時間を変更している。
【0040】
この様に、本発明の実施例2においては、異なった特性を有する帯電量評価要素を複数設けて一つの帯電量評価素子としているので、破壊された帯電量評価要素のアンテナ比、ヒューズ幅或いは電極間隔を調べることによって、破壊が発生した時の状況を破壊−非破壊の2段階ではなく、多段階で評価することができる。
なお、この実施例2においても、実施例1と同様に、この異なった特性を有する帯電量評価要素を複数設けた帯電量評価素子を4インチウェーハ当たり1000個以上配置して、エッチング装置等の装置パフォーマンスを評価するものである。
【実施例3】
【0041】
次に、図8を参照して、本発明の実施例3の帯電量評価素子を説明するが、この実施例3の帯電量評価素子は、平坦化のためのSiO2 膜を省いたものであるが、基本的製造方法は上記の実施例1と同様であるので、最終的な構造のみを示す。
図8参照
図8は、本発明の実施例3の帯電量評価素子の概略的構成説明図であり、まず、シリコン基板11の表面に形成した熱酸化膜12上に、例えば、蒸着法を用いて厚さが、例えば、30nmのAl膜を堆積させたのち、レジストを用いてヒューズパターン状マスク(図示は省略)を形成し、次いで、塩素系ガスを用いたドライエッチングにてAl膜をエッチングすることによって、例えば、幅が0.8μmで、長さが5.0μmの幅細部を有するヒューズパターン13を形成する
【0042】
次いで、ヒューズパターン状マスクを除去したのち、新たに電極パッドリフトオフ用のレジストパターン(図示は省略)を形成し、次いで、例えば、蒸着法を用いて下地材料として厚さが、例えば、10nmのTi膜16と電極パッド材料として厚さが、例えば、300nmのAu膜17を順次堆積させたのち、レジストパターンを除去することによって幅が300μmで、長さが300μmの電極パッド14,15を形成する。
【0043】
次いで、再び、リフトオフ用マスク(図示は省略)を設けたのち、スパッタ法を用いて全面に厚さが、例えば、100nmのSiO2 膜を堆積させ、次いで、リフトオフ用マスクを除去することによって、例えば、幅が500μmで、長さが10μmのSiO2 膜パターン21を形成する。
【0044】
最後に、例えば、傾斜蒸着法を用いてウェーハ全面にAl膜22を成膜する。
この時、蒸着時には自公転を停止し、角度および距離を調整することでAl膜22に5%以下の一方向性の膜厚分布を形成することによって、本発明の実施例3の帯電量評価素子の基本構造が完成する。
【0045】
この実施例3においては、平坦化のためのSiO2 膜の成膜工程及び研磨工程が不要になるので、製造工程が簡素化される。
なお、エッチングの進行に伴う電極パッド14,15の露出状況は、実施例1と基本的に同様であるので、同程度の精度の測定・評価が可能になる。
また、上記の実施例2と同様に、アンテナ比、ヒューズ幅或いは電極間隔が異なる複数の帯電量評価要素を設けて一つの帯電量評価素子としても良いものである。
【実施例4】
【0046】
次に、図9を参照して本発明の実施例4の帯電量評価素子を説明するが、ヒューズ型をギャップ型の素子に変更しただけで、基本的製造工程は上記の実施例1と同様であるので最終的な構造のみを示す。
図9参照
図9は、本発明の実施例4の帯電量評価素子の概略的構成説明図であり、まず、シリコン基板31の表面に形成した熱酸化膜32上に、例えば、蒸着法を用いて厚さが、例えば、30nmのAl膜を堆積させたのち、レジストを用いてギャップ配線状マスク(図示は省略)を形成し、次いで、塩素系ガスを用いたドライエッチングにてAl膜をエッチングすることによって、例えば、先端部の幅が1.0μmで、ギャップ長さが1.5μmのギャップ配線23,24を形成する
【0047】
次いで、ギャップ配線状マスクを除去したのち、新たに電極パッドリフトオフ用のレジストパターン(図示は省略)を形成し、次いで、例えば、蒸着法を用いて下地材料として厚さが、例えば、10nmのTi膜37と電極パッド材料として厚さが、例えば、300nmのAu膜38を順次堆積させたのち、レジストパターンを除去することによって幅が300μmで、長さが300μmの電極パッド35,36を形成する。
【0048】
次いで、例えば、CVD法を用いて電極パッド35,36を完全に埋め込むように厚いSiO2 膜39を堆積させたのち、CMP(化学機械研磨)法によって電極パッド35,36の表面が露出するまで研磨することによってSiO2 膜39を平坦化する。
【0049】
次いで、再び、リフトオフ用マスク(図示は省略)を設けたのち、スパッタ法を用いて全面に厚さが、例えば、100nmのSiO2 膜を堆積させ、次いで、リフトオフ用マスクを除去することによって、例えば、幅が500μmで、長さが10μmのSiO2 膜パターン40を形成する。
【0050】
最後に、例えば、傾斜蒸着法を用いてウェーハ全面にAl膜41を成膜する。
この時、蒸着時には自公転を停止し、角度および距離を調整することでAl膜41に5%以下の一方向性の膜厚分布を形成することによって、本発明の実施例4の帯電量評価素子の基本構造が完成する。
【0051】
この実施例4の帯電量評価素子の動作原理は帯電により電流が流れる代わりに絶縁破壊が生ずることを利用するものである。
まず、上述の帯電量評価素子をウェーハ保持具の保持・固定してプラズマエッチング系装置に投入した投入初期状態においては、一対の電極パッド35,36はAl膜41で覆われているので、プラズマエッチングに伴う電荷は全てAl膜41を介して接地に流れる。
【0052】
次いで、エッチングが進行すると、Al膜41が徐々にエッチングされるが、Al膜41は、数%程度、例えば、5%程度の一方向性の膜厚分布を有しているので、膜厚の薄い部分から、SiO2 膜パターン40や一方の電極パッド35が露出する。
【0053】
この時、Al膜41に照射されたイオンに起因する電荷は電流として接地に流れるが、露出した電極パッド35に照射されたイオンに起因する電荷はギャップ配線33,34を介して流れないので蓄積されることになる。
この時、ギャップ配線33,34の絶縁破壊耐圧を超えるとギャップ配線33,34で放電が発生して絶縁破壊が生ずることになる。
【0054】
さらに、Al膜41のエッチングが進行しすると、電極パッド36も露出し、電荷の移動が停止し、電極パッド35,36の電位差は定常状態となる。
【0055】
このように、本発明の実施例4においては、ギャップ型の帯電量評価素子としているので、プラズマエッチング工程或いはイオンミリング工程に伴う素子の絶縁破壊を精度良く評価することができる。
【0056】
また、この場合も上記の実施例2と同様に、アンテナ比、ギャップ間隔或いは電極間隔が異なる複数の帯電量評価要素を設けて一つの帯電量評価素子としても良いものであり、また、上記の実施例3のように、平坦化のためのSiO2 膜を省略しても良いものである。
【実施例5】
【0057】
次に、図10を参照して本発明の実施例5の帯電量評価素子を説明するが、この実施例5の帯電量評価素子はヒューズ型の帯電量評価素子とギャップ型の帯電量評価素子を一緒に設けただけで、基本的製造工程は上記の実施例1と同様であるので最終的な構造のみを示す。
図10参照
図10は、本発明の実施例5の帯電量評価素子の概略的平面図であり、上述の実施例2に示したヒューズ型の帯電量評価素子と上述の実施例4のギャップ型の帯電量評価素子をアンテナ比、ヒューズ幅或いは電極間隔が異なる複数の帯電量評価要素としたものを併設したものである。
なお、ここでは、レイアウトを分かりやすくするため、Al膜を除去した状態を図示している。
【0058】
この場合のヒューズ型の帯電量評価要素は上述の実施例2と全く同じであり、一方、ギャップ型の帯電量評価要素については、帯電量評価要素(h)〜(j)は、アンテナ比をそれぞれ1:4,1:2,1:1に変更し感度を変化させている。
【0059】
また、帯電量評価要素(j)〜(l)は、ギャップ間隔をそれぞれ1.5μm、2.0μm、1.0μmと変更して感度を変化させている。
さらに、帯電量評価要素(i),(m),(n)も電極パッド間距離を変更して時間パラメータを変更している。
【0060】
このように、ヒューズ型の帯電量評価素子とギャップ型の帯電量評価素子を併設するとともに、素子寸法や形状をそれぞれ変化させることで感度調節が可能となるとともに、素子に対して電荷のアンバランスが生じる時間パラメータを変更でき、様々な状況下における、基板に与えるダメージの大きさの測定が可能となる。
【0061】
また、この場合も、これらを1組とし、ウェーハ上に4インチウェーハ換算で1000個以上配置するものであり、ウェーハ面内での導電体パターンが孤立した時点における電荷のアンバランスに起因する過大電流或いは絶縁破壊による不良発生分布を観測することが可能となる。
【0062】
以上、本発明の各実施例を説明したが、本発明は各実施例に示した構成、条件、数値に限られるものではなく、各種の変更が可能であり、例えば、上記の各実施例においては、導電性薄膜となるAl膜に傾斜蒸着法により膜厚分布を形成しているが、Al膜を均一な厚さに成膜したのち、多段階、例えば、2段階のエッチング工程により各帯電量評価要素毎にステップ状に膜厚が変化する膜厚分布を形成しても良いものである。
【0063】
或いは、一方向性の膜厚分布だけでなく、他の膜厚分布の場合にも適用されるものであるので、図11を参照して説明する。
図11参照
図11は、各種の膜厚分布の一例を示したものであり、上段図は通常の一方向性の膜厚分布を示しており、中段図は同心円状の膜厚分布を示しており、下段図は各帯電量評価要素毎に1周期の凹凸によるステップ状の膜厚膜厚分布を設けた例を示している。
なお、ステップ状の膜厚分布を設けた場合には、各帯電量評価要素上に設けた導電体薄膜を短絡するための配線部材を設ける必要がある。
【0064】
また、上記の各実施例においては、導電体材料を蒸着法により堆積しているが、蒸着法に限られるものではなく、スパッタリング法等の他の成膜法を用いても良いものであり、また、電極パッドやSiO2 膜パターンをリフトオフ法により形成しているが、リフトオフ法に限られるものではなく、通常のフォトリソグラフィー工程を利用してパターンを形成しても良いものである。
【0065】
また、上記の各実施例においては、基板として、表面にSiO2 膜を設けたシリコン基板を用いているが、このような基板に限られるものではなく、少なくとも表面が絶縁性であれば良く、例えば、表面にAl2 O3 膜等の絶縁膜を設けたAl2 O3 −TiC基板を用いても良いし、さらには、ガラス基板等の絶縁基板を用いても良いものである。
【0066】
ここで、再び図1を参照して、改めて、本発明の詳細な特徴を説明する。
再び、図1参照
(付記1) 少なくとも表面が絶縁性の基板1上に、一対の電極2,3と、前記一対の電極2,3間を結ぶ抵抗成分を持つ配線4と、少なくとも前記配線4上に形成された絶縁膜5と、前記一対の電極2,3及び前記絶縁膜5を覆う導電性薄膜6とからなる帯電量評価部を有することを特徴とする帯電量評価素子。
(付記2) 少なくとも表面が絶縁性の基板1上に、一対の電極2,3と、前記一対の電極2,3間のギャップ配線と、少なくとも前記ギャップ配線上に形成された絶縁膜5と、前記一対の電極2,3及び前記絶縁膜5を覆う導電性薄膜6とからなる帯電量評価部を有することを特徴とする帯電量評価素子。
(付記3) 少なくとも表面が絶縁性の基板1上に、第1の一対の電極2,3と、前記第1の一対の電極2,3間を結ぶ抵抗成分を持つ配線4と、少なくとも前記配線4上に形成された絶縁膜5と、前記第1の一対の電極2,3及び前記絶縁膜5を覆う導電性薄膜6とからなる第1の帯電量評価部と、第2の一対の電極2,3と、前記第2の一対の電極2,3間のギャップ配線と、少なくとも前記ギャップ配線上に形成された絶縁膜5と、前記第2の一対の電極2,3及び前記絶縁膜5を覆う導電性薄膜6とからなる第2の帯電量評価部とを有することを特徴とする帯電量評価素子。
(付記4) 上記一対の電極2,3の一方が、上記基板1の外部と電気的に導通する外部導通機構7を有することを特徴とする付記1乃至3のいずれか1に記載の帯電量評価素子。 (付記5) 上記導電性薄膜6が、膜厚分布を有することを特徴とする付記1乃至4のいずれか1に記載の帯電量評価素子。
(付記6) 上記帯電量評価部が、同一基板1上に複数個形成されており、且つ、一体として使用されることを特徴とする付記1乃至5のいずれか1に記載の帯電量評価素子。
(付記7) 上記の複数個の帯電量評価部を構成する少なくとも帯電量評価部の一対の電極2,3間隔、前記一対の電極2,3の寸法、上記配線4の抵抗値、上記ギャップ配線のギャップ間隔、前記ギャップ配線のサイズ、或いは、前記配線4またはギャップ配線上に形成された絶縁膜5の寸法の少なくとも一つが、他の帯電量評価部と異なっていることを特徴とする付記6記載の帯電量評価素子。
【産業上の利用可能性】
【0067】
本発明の活用例としては、磁気ディスクヘッド素子製造工程におけるイオンミリング工程或いはプラズマエッチング工程における帯電量の評価が典型的なものであるが、磁気ディスクヘッド素子製造工程に限られるものではなく、半導体集積回路装置の製造工程、光偏向装置等の強誘電体デバイスの製造工程、或いは、超伝導デバイスの製造工程等の各種の電子デバイスの製造工程における帯電量の評価にも適用されるものである。
【図面の簡単な説明】
【0068】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の実施例1の帯電量評価素子の途中までの製造工程の説明図である。
【図3】本発明の実施例1の帯電量評価素子の図2以降の途中までの製造工程の説明図である。
【図4】本発明の実施例1の帯電量評価素子の図3以降の製造工程の説明図である。
【図5】本発明の実施例1の帯電評価素子をウェーハ上に配置した場合の概念的平面図である。
【図6】本発明の実施例1の帯電量評価素子の動作原理の説明図である。
【図7】本発明の実施例2の帯電量評価素子の概略的平面図である。
【図8】本発明の実施例3の帯電量評価素子の概略的構成説明図である。
【図9】本発明の実施例4の帯電量評価素子の概略的構成説明図である。
【図10】本発明の実施例5の帯電量評価素子の概略的平面図である。
【図11】各種の膜厚分布の説明図である。
【符号の説明】
【0069】
1 基板
2 電極
3 電極
4 配線
5 絶縁膜
6 導電性薄膜
7 外部導通機構
11 シリコン基板
12 熱酸化膜
13 ヒューズパターン
14 電極パッド
15 電極パッド
16 Ti膜
17 Au膜
18 SiO2 膜
19 SiO2 膜パターン
20 Al膜
21 SiO2 膜パターン
22 Al膜
31 シリコン基板
32 熱酸化膜
33 ギャップ配線
34 ギャップ配線
35 電極パッド
36 電極パッド
37 Ti膜
38 Au膜
39 SiO2 膜
40 SiO2 膜パターン
41 Al膜
【特許請求の範囲】
【請求項1】
少なくとも表面が絶縁性の基板上に、一対の電極と、前記一対の電極間を結ぶ抵抗成分を持つ配線と、少なくとも前記配線上に形成された絶縁膜と、前記一対の電極及び前記絶縁膜を覆う導電性薄膜とからなる帯電量評価部を有することを特徴とする帯電量評価素子。
【請求項2】
少なくとも表面が絶縁性の基板上に、一対の電極と、前記一対の電極間のギャップ配線と、少なくとも前記ギャップ配線上に形成された絶縁膜と、前記一対の電極及び前記絶縁膜を覆う導電性薄膜とからなる帯電量評価部を有することを特徴とする帯電量評価素子。
【請求項3】
少なくとも表面が絶縁性の基板上に、第1の一対の電極と、前記第1の一対の電極間を結ぶ抵抗成分を持つ配線と、少なくとも前記配線上に形成された絶縁膜と、前記第1の一対の電極及び前記絶縁膜を覆う導電性薄膜とからなる第1の帯電量評価部と、第2の一対の電極と、前記第2の一対の電極間のギャップ配線と、少なくとも前記ギャップ配線上に形成された絶縁膜と、前記第2の一対の電極及び前記絶縁膜を覆う導電性薄膜とからなる第2の帯電量評価部とを有することを特徴とする帯電量評価素子。
【請求項4】
上記導電性薄膜が、膜厚分布を有することを特徴とする請求項1乃至3のいずれか1項に記載の帯電量評価素子。
【請求項5】
上記帯電量評価部が、同一基板上に複数個形成されており、且つ、一体として使用されることを特徴とする請求項1乃至4のいずれか1項に記載の帯電量評価素子。
【請求項1】
少なくとも表面が絶縁性の基板上に、一対の電極と、前記一対の電極間を結ぶ抵抗成分を持つ配線と、少なくとも前記配線上に形成された絶縁膜と、前記一対の電極及び前記絶縁膜を覆う導電性薄膜とからなる帯電量評価部を有することを特徴とする帯電量評価素子。
【請求項2】
少なくとも表面が絶縁性の基板上に、一対の電極と、前記一対の電極間のギャップ配線と、少なくとも前記ギャップ配線上に形成された絶縁膜と、前記一対の電極及び前記絶縁膜を覆う導電性薄膜とからなる帯電量評価部を有することを特徴とする帯電量評価素子。
【請求項3】
少なくとも表面が絶縁性の基板上に、第1の一対の電極と、前記第1の一対の電極間を結ぶ抵抗成分を持つ配線と、少なくとも前記配線上に形成された絶縁膜と、前記第1の一対の電極及び前記絶縁膜を覆う導電性薄膜とからなる第1の帯電量評価部と、第2の一対の電極と、前記第2の一対の電極間のギャップ配線と、少なくとも前記ギャップ配線上に形成された絶縁膜と、前記第2の一対の電極及び前記絶縁膜を覆う導電性薄膜とからなる第2の帯電量評価部とを有することを特徴とする帯電量評価素子。
【請求項4】
上記導電性薄膜が、膜厚分布を有することを特徴とする請求項1乃至3のいずれか1項に記載の帯電量評価素子。
【請求項5】
上記帯電量評価部が、同一基板上に複数個形成されており、且つ、一体として使用されることを特徴とする請求項1乃至4のいずれか1項に記載の帯電量評価素子。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2008−170274(P2008−170274A)
【公開日】平成20年7月24日(2008.7.24)
【国際特許分類】
【出願番号】特願2007−3691(P2007−3691)
【出願日】平成19年1月11日(2007.1.11)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成20年7月24日(2008.7.24)
【国際特許分類】
【出願日】平成19年1月11日(2007.1.11)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]