情報処理装置
【課題】外部メモリからのデータ取得を効率的に行うことができるとともに、ＢＢ−ＣＰＵに相当する制御装置の負荷を低減させ得る情報処理装置の提供を目的とする。
【解決手段】外部メモリに格納されている外部データを取得し、これに所定の第１処理を行う情報処理装置であって、外部から伝送される取得制御情報を格納する記憶手段と、該取得制御情報に応じて、前記外部データの取得処理を制御する取得制御手段と、を備えた情報処理装置とする。
【解決手段】外部メモリに格納されている外部データを取得し、これに所定の第１処理を行う情報処理装置であって、外部から伝送される取得制御情報を格納する記憶手段と、該取得制御情報に応じて、前記外部データの取得処理を制御する取得制御手段と、を備えた情報処理装置とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部メモリから供給される情報を処理する情報処理装置に関するものである。
【背景技術】
【０００２】
近年、携帯電話機などの電子機器においては、マルチメディアに対応した仕様とするため、種々のコンテンツに関するデータを取り込んで処理を施し、出力を行うものが多く開発されている。データの種類としては、例えばＭＩＤＩやＭＰ３形式等の音楽データ、ＪＰＥＧやＭＰＥＧ形式等の画像・映像データをはじめとして、様々なものが存在する。
【０００３】
かかる状況において携帯電話機では、電話として本来的に必要な通信処理などを司るベースバンドＣＰＵ（以下、適宜「ＢＢ−ＣＰＵ」と称す）が、外部メモリ（例えばフラッシュメモリ）からの音楽データの取得処理などをも兼用するものとなっていた。このような態様をとる通信端末の一例を、図３を参照しながら以下に説明する。
【０００４】
図３のように当該通信端末１０１は、通信処理部１０２、ＢＢ−ＣＰＵ１０３、ＩＣチップ１０４、フラッシュメモリＩ／Ｆ１０７等を備えている。
【０００５】
通信処理部１０２は、ＢＢ−ＣＰＵ１０３からの信号を受けて、話者の音声データの送受信やデータの変調・復調処理などを実行する。すなわち電話として本来的に行うべき各種処理を実行するものである。
【０００６】
ＢＢ−ＣＰＵ１０３は、通信処理部１０２を通じて、電話として必要な各種処理の制御を行うとともに、ＩＣチップ１０４およびフラッシュメモリＩ／Ｆ１０７の制御をも兼用する。なおＢＢ−ＣＰＵ１０３の構成自体は、基本的には一般的なＣＰＵと同様である。
【０００７】
ＩＣチップ１０４は、レジスタアレイ１４１、ＦＩＦＯ［First-In First-Out］メモリ１４３、音声デコーダ１４４、およびＤＡＣ［Digital-Analog Converter］１４５などからなる音楽データ処理手段を有している。フラッシュメモリＩ／Ｆ１０７は、ＢＢ−ＣＰＵ１０３による制御に基づいて、フラッシュメモリ１０８との間で音楽データの入出力を実行する。
【０００８】
当該通信端末１０１においては、フラッシュメモリ１０８に記録されている音楽データの再生処理は次のように行われる。
【０００９】
まずＢＢ−ＣＰＵ１０３は、フラッシュメモリＩ／Ｆ１０７を通じて、一定量の音楽データの読み出しを行う。そしてこの音楽データをＩＣチップ１０４内のＦＩＦＯメモリ１４３に書き込む。またレジスタアレイ１４１には、音楽データの種類やビットレート等の情報を書き込んでおくことで、音楽データ処理の実行を補助する。
【００１０】
ＦＩＦＯメモリ１４３に書き込まれた音楽データは、音声デコーダ１４４へと読み出されて復調処理が施された後、ＤＡＣ１４５によってアナログ信号に変換される。そしてこのアナログ信号に基づいて音楽が再生出力される。また、ＦＩＦＯメモリ１４３からの音楽データの読み出し状況に応じ、ＢＢ−ＣＰＵ１０３は更に一定量の音楽データをフラッシュメモリ１０８から読み出してＦＩＦＯメモリ１４３に書き込む。
【００１１】
以上の処理により、フラッシュメモリ１０８内の音楽データに基づき、音楽再生を殆ど途切れさせることなく実行することが可能となる。
【特許文献１】特開平９−３００７８０
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述した通信端末では、ＢＢ−ＣＰＵが、音楽再生中に常時、音楽データの読み出しや書き込みを制御する必要がある。しかし先述のようにＢＢ−ＣＰＵは、通信に関する処理や音楽再生に係る処理など多くの処理を兼用するため、処理方式において比較的汎用性が要求されることとなる。
【００１３】
例えば音楽データの読み出しや書き込みは比較的低いクロック周波数でも対応できるが、通信に関する処理では高いクロック周波数を要する場合、ＢＢ−ＣＰＵは高いクロック周波数を基準として動作することとなる。このような場合、音楽再生に係る処理については非効率的なものとなってしまい、ひいては処理内容の割に大きな電力が消費される結果となる。
【００１４】
なおＢＢ−ＣＰＵにあまりに多くの処理を並行処理させると、ＢＢ−ＣＰＵの負荷が過剰となり、誤作動の原因となるおそれもある。また多くの処理を適切に並行処理させるには、それだけ高性能なＢＢ−ＣＰＵを備える必要があり、製品の製造コスト増大の要因となるおそれもある。
【００１５】
本発明は上記の問題点に鑑み、外部メモリからのデータ取得を効率的に行うことができるとともに、ＢＢ−ＣＰＵに相当する制御装置の負荷を低減させ得る情報処理装置の提供を目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明に係る情報処理装置は、外部メモリに格納されている外部データを取得し、これに所定の第１処理を行う情報処理装置であって、外部から伝送される取得制御情報を格納する記憶手段と、該取得制御情報に応じて、前記外部データの取得処理を制御する取得制御手段と、を備えた構成（第１の構成）としている。
【００１７】
本構成によれば、外部メモリからのデータ取得処理は、主に、情報処理装置に備えられている取得制御手段が制御する。そのため例えば、取得制御手段による制御内容をデータ取得処理に特化させるようにすれば、従来のＢＢ−ＣＰＵに外部データ取得の処理を制御させるものに比べて、効率的なデータ取得が達成され得る。
【００１８】
また例えば従来のＢＢ−ＣＰＵに相当する制御装置が、取得制御情報を伝送するものとすれば、該制御装置による制御をある程度反映させた外部データの取得を実現しつつも、該制御装置に生じる負荷を極力低減させることが可能となる。なお「外部メモリ」とは、情報処理装置からみて外部にあるメモリであり、例えばフラッシュメモリ等が挙げられるがこれには限定されない。
【００１９】
また上記第１の構成において、前記取得制御手段は、前記外部データを、前記取得制御情報に応じて、前記情報処理装置内に備えられた所定のメモリ内に取り込む処理のみを制御する構成（第２の構成）としてもよい。
【００２０】
このように、取得制御手段による制御内容を、外部データの取得処理のみに限定したもの（他の処理を兼用しないもの）とすれば、取得制御手段を、当該処理に対して最適な構成・仕様とすることができる。そのため外部データの取得処理を、より効率よく行うことが可能となる。
【００２１】
また上記第１または第２の構成において、前記取得制御情報は、前記取得処理の開始または停止のタイミングを決める情報を含み、前記取得制御手段は、該取得制御情報に応じて、前記取得処理の開始または停止を行う構成（第３の構成）としてもよい。
【００２２】
本構成によれば、外部データの取得処理において重要となる、取得処理の開始または停止のタイミングを、取得制御情報により決定できる。そのため外部から当該タイミングをコントロールできるので、外部データ取得処理の内容に幅を持たせることが可能となる。また取得制御手段においては、当該タイミングの情報が外部から得られるため、処理の簡素化が実現される。
【００２３】
また上記第１から第３の何れかの構成において、前記外部データはＡＤ変換されたデジタル音楽データであり、前記第１処理として、少なくともＤＡ変換を行う構成（第４の構成）としてもよい。
【００２４】
フラッシュメモリ等の外部メモリに格納されるコンテンツ情報の一種として、ＡＤ変換されたデジタル音楽データが広く知られている。本構成の情報処理装置ではこのようなデジタル音楽データを取得してＤＡ変換を行うため、スピーカ等の音声出力手段を通じて、容易に音楽再生を実行させることが可能となる。
【００２５】
また上記第１から第４の何れかの構成において、前記外部データの入力端子；前記取得制御情報の入力端子；および前記所定の処理を行った結果を外部に出力するための出力端子；を備えたＩＣチップである構成（第５の構成）としてもよい。
【００２６】
このようなＩＣチップであれば、例えば該ＩＣチップを電子機器内部に組み込むことで、上記第１から第４の何れかの構成に係る利点を享受しつつも、小型で軽量な電子機器が実現される。そのため携帯端末のように小型・軽量化が強く要求される電子機器にも、適用できる可能性が高まる。
【００２７】
また、少なくとも通信処理を制御する通信制御部と、請求項１から請求項５の何れかに記載の情報処理装置と、を備え、前記通信制御部は、前記情報処理装置に前記取得制御情報を伝送する構成（第６の構成）とした通信端末も有用である。
【００２８】
本構成によれば、通信制御部が外部データ取得処理の制御をも兼用するものに比べて、通信制御部の負荷を軽減させることができる。また取得制御情報の伝送を通じて、通信制御部による制御内容もある程度外部データ取得処理に反映させることができるから、該処理の内容に幅を持たせることも可能である。なお「通信処理」とは、例えば通信データの変調・復調など、通信の実現に関わる処理のことである。また「通信端末」とは、通信を実行することが可能な装置であり、例えば携帯電話機等が挙げられるが、これには限定されない。
【発明の効果】
【００２９】
上記したように、本発明に係る情報処理装置であれば、外部メモリからのデータ取得処理は、主に、情報処理装置に備えられている取得制御手段が制御する。そのため例えば、取得制御手段による制御内容をデータ取得処理に特化させるようにすれば、従来のＢＢ−ＣＰＵに外部データ取得の処理を制御させるものに比べて、効率的なデータ取得が達成され得る。
【００３０】
また例えば従来のＢＢ−ＣＰＵに相当する制御装置が、取得制御情報を伝送するものとすれば、該制御装置による制御をある程度反映させた外部データの取得を実現しつつも、該制御装置に生じる負荷を極力低減させることが可能となる。
【発明を実施するための最良の形態】
【００３１】
本発明の一実施形態として、通信端末（例えば携帯電話機など）を例に挙げて説明する。まず本携帯電話機の構成について、図１を参照しながら説明する。
【００３２】
当該通信端末１は、通信処理部２、ＢＢ−ＣＰＵ３、及びＩＣチップ４などを備えている。なお図示はしていないが、押しボタンスイッチ等を配置した操作部、ディスプレイ、電源コネクタ等も備えている。
【００３３】
通信処理部２は、アンテナ、変調回路および復調回路等を備えている。そしてＢＢ−ＣＰＵ３の制御によって、話者の音声データの送受信やデータの変調・復調処理等といった各種の通信処理を実行する。これにより、電話として必要な通信機能が確保される。
【００３４】
ＢＢ−ＣＰＵ３は、通信処理部２を通じた通信処理や、その他の種々の処理を実行する。なお外部メモリを用いた音楽再生処理に関しては、レジスタアレイ４１に所定の情報を書き込むという処理を行う。またＢＢ−ＣＰＵ３の構成自体は、基本的には一般的なＣＰＵと同様である。
【００３５】
ＩＣチップ４は、レジスタアレイ４１、シーケンサ４２、ＦＩＦＯメモリ４３、音声デコーダ４４、ＤＡＣ４５、ＳＤカードＩ／Ｆ４６、およびＮＡＮＤフラッシュＩ／Ｆ４７などを備えている。
【００３６】
またＩＣチップ４は、外部との入出力に関わる端子として、ＳＤカード５やＮＡＮＤフラッシュ６（以下、これらを纏めて適宜「外部メモリ」と称す）内のデータ（外部データ）が入力されるための端子、ＢＢ−ＣＰＵ３から後述する開始情報および停止情報（取得制御情報）が入力されるための端子、および取得したデジタル音楽データに対し音声デコード処理やＤＡ変換処理を施したデータを出力ための端子などを備えている。
【００３７】
レジスタアレイ４１は、ＢＢ−ＣＰＵ３によって音楽再生に関する情報の書き込みが可能となっている。この音楽再生に関する情報の具体的内容としては、音楽データの形式、音楽再生のビットレート、音楽再生開始のタイミング、音楽再生停止のタイミング（例えば再生開始から所定時間後であるタイミング）、及びデータの読み出しを行う外部メモリ（ＳＤカードまたはＮＡＮＤフラッシュメモリ）の種類などが挙げられるが、これらには限定されない。なお本願ではこれらの情報を、適宜「初期情報」と称する。
【００３８】
シーケンサ４２は、レジスタアレイ４１に書き込まれた情報に応じて、外部メモリから音楽データを読み出してＦＩＦＯメモリ４３に書き込む処理（具体的には、後述するステップＳ２１からＳ２６の処理）を行う。なおシーケンサ４２は、かかる処理のみを実行するように特化されている。そのため、当該処理に対して最適な構成・仕様となっており、外部データの取得処理を効率よく行うことが可能である。
【００３９】
ＦＩＦＯメモリ４３は、シーケンサ４２によって一定量までの音楽データを書き込むことが可能であり、書き込まれた音楽データは順に音声デコーダ４４へと出力される。これにより、音楽データの読み出しと、デコードや音声出力処理とのタイミング調整が図られ、途切れのない音楽再生が可能となる。
【００４０】
そしてＦＩＦＯメモリ４３から出力された音楽データは、音声デコーダ４４によってデコードされた後、ＤＡＣ４５によってアナログ信号に変換され、スピーカによって音楽データに応じた音声出力がなされることとなる。
【００４１】
また外部メモリとのインターフェースとして、ＳＤカードＩ／Ｆ４６とＮＡＮＤフラッシュＩ／Ｆ４７が備えられており、これらを介して、ＳＤカード５またはＮＡＮＤフラッシュ６との間におけるデータ（例えばＡＤ変換されたデジタル音楽情報）の読み出し・書き込みが可能となっている。
【００４２】
以上の構成により、音楽再生処理における外部メモリからＦＩＦＯメモリへのデータ転送は、シーケンサ４２によって制御される。ここで当該データ転送処理の流れについて、図２のフローチャートを参照しながら説明する。なおここでは、音楽再生停止のタイミングは、ユーザからの停止の指示があったときとする。
【００４３】
ユーザからの音楽再生の指示（例えば所定のボタン操作など）があったとき、ＢＢ−ＣＰＵ３は、レジスタアレイ４１に初期情報を書込む（ステップＳ１１）。なお先述したように、初期情報には音楽再生の開始を指示する情報（開始情報）が含まれている。
【００４４】
一方シーケンサ４２は、レジスタアレイ４１に書込まれる情報を監視している。そして開始情報の書込みを検知したら（ステップＳ２１のＹ）、初期情報の内容に基づいて音楽データの転送を開始する（ステップＳ２２）。
【００４５】
ここでのデータ転送は、外部メモリ（５または６）からＦＩＦＯメモリ４３へのデータ転送を指す。より具体的に説明すると、シーケンサ４２はＦＩＦＯメモリ４３内に格納されている音楽データの量を監視しており（ステップＳ２４）、これが所定の基準量以下となっていれば、シーケンサ４２は所定量の音楽データをＦＩＦＯメモリ４３に追加転送する（ステップＳ２５）。
【００４６】
またユーザからの音楽再生停止の指示（例えば所定のボタン操作など）があったとき、ＢＢ−ＣＰＵ３は、レジスタアレイ４１に音楽再生の停止を指示する情報（停止情報）を書込む（ステップＳ１３）。
【００４７】
一方シーケンサ４２においては、音楽データの転送開始後、レジスタアレイ４１への停止情報の書込みを監視している（ステップＳ２３）。そして停止情報の書込みを検知したら、音楽データの転送処理を停止する。
【００４８】
以上に説明した一連の処理によって、外部メモリからＦＩＦＯメモリ４３への音楽データ転送が実現される。そしてＢＢ−ＣＰＵ３の処理内容に着目すると、ＢＢ−ＣＰＵ３は、レジスタアレイ４１への初期情報の書込みと、再生停止の指示に応じたレジスタアレイ４１への停止情報の書込みとを行うだけとなっている。
【００４９】
このようにＢＢ−ＣＰＵ３が、開始情報や停止情報（取得制御情報）をレジスタアレイ４１へ伝送するものとしているので、ＢＢ−ＣＰＵ３による制御をある程度反映させた外部データの取得を実現しつつも、ＢＢ−ＣＰＵ３に生じる負荷を極力低減させることが可能となっている。
【００５０】
また、外部メモリからのデータ取得処理は、主に、情報処理装置に備えられているシーケンサ（取得制御手段）４２が制御している。そしてシーケンサ４２による制御内容は、データ取得処理に特化されているので、従来技術のようにＢＢ−ＣＰＵに外部データ取得の処理を制御させるものに比べて、効率的なデータ取得が達成されるものとなっている。
【００５１】
なお上記の実施形態では、通信端末を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではない。また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００５２】
本発明は例えば、通信処理とともに、フラッシュメモリを用いた音楽再生をも可能とする通信端末に関して有用な技術である。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施形態における通信端末の構成図である。
【図２】本発明の実施形態における処理内容のフローチャートである。
【図３】従来技術における通信端末の構成図である。
【符号の説明】
【００５４】
１ 通信端末
２ 通信処理部
３ ＢＢ−ＣＰＵ（通信制御部）
４ ＩＣチップ（情報処理装置）
５ ＳＤカード（外部メモリ）
６ ＮＡＮＤフラッシュ（外部メモリ）
４１ レジスタアレイ
４２ シーケンサ（取得制御手段）
４３ ＦＩＦＯメモリ（所定のメモリ）
４４ 音声デコーダ
４５ ＤＡＣ
４６ ＳＤカードＩ／Ｆ
４７ ＮＡＮＤフラッシュＩ／Ｆ
【技術分野】
【０００１】
本発明は、外部メモリから供給される情報を処理する情報処理装置に関するものである。
【背景技術】
【０００２】
近年、携帯電話機などの電子機器においては、マルチメディアに対応した仕様とするため、種々のコンテンツに関するデータを取り込んで処理を施し、出力を行うものが多く開発されている。データの種類としては、例えばＭＩＤＩやＭＰ３形式等の音楽データ、ＪＰＥＧやＭＰＥＧ形式等の画像・映像データをはじめとして、様々なものが存在する。
【０００３】
かかる状況において携帯電話機では、電話として本来的に必要な通信処理などを司るベースバンドＣＰＵ（以下、適宜「ＢＢ−ＣＰＵ」と称す）が、外部メモリ（例えばフラッシュメモリ）からの音楽データの取得処理などをも兼用するものとなっていた。このような態様をとる通信端末の一例を、図３を参照しながら以下に説明する。
【０００４】
図３のように当該通信端末１０１は、通信処理部１０２、ＢＢ−ＣＰＵ１０３、ＩＣチップ１０４、フラッシュメモリＩ／Ｆ１０７等を備えている。
【０００５】
通信処理部１０２は、ＢＢ−ＣＰＵ１０３からの信号を受けて、話者の音声データの送受信やデータの変調・復調処理などを実行する。すなわち電話として本来的に行うべき各種処理を実行するものである。
【０００６】
ＢＢ−ＣＰＵ１０３は、通信処理部１０２を通じて、電話として必要な各種処理の制御を行うとともに、ＩＣチップ１０４およびフラッシュメモリＩ／Ｆ１０７の制御をも兼用する。なおＢＢ−ＣＰＵ１０３の構成自体は、基本的には一般的なＣＰＵと同様である。
【０００７】
ＩＣチップ１０４は、レジスタアレイ１４１、ＦＩＦＯ［First-In First-Out］メモリ１４３、音声デコーダ１４４、およびＤＡＣ［Digital-Analog Converter］１４５などからなる音楽データ処理手段を有している。フラッシュメモリＩ／Ｆ１０７は、ＢＢ−ＣＰＵ１０３による制御に基づいて、フラッシュメモリ１０８との間で音楽データの入出力を実行する。
【０００８】
当該通信端末１０１においては、フラッシュメモリ１０８に記録されている音楽データの再生処理は次のように行われる。
【０００９】
まずＢＢ−ＣＰＵ１０３は、フラッシュメモリＩ／Ｆ１０７を通じて、一定量の音楽データの読み出しを行う。そしてこの音楽データをＩＣチップ１０４内のＦＩＦＯメモリ１４３に書き込む。またレジスタアレイ１４１には、音楽データの種類やビットレート等の情報を書き込んでおくことで、音楽データ処理の実行を補助する。
【００１０】
ＦＩＦＯメモリ１４３に書き込まれた音楽データは、音声デコーダ１４４へと読み出されて復調処理が施された後、ＤＡＣ１４５によってアナログ信号に変換される。そしてこのアナログ信号に基づいて音楽が再生出力される。また、ＦＩＦＯメモリ１４３からの音楽データの読み出し状況に応じ、ＢＢ−ＣＰＵ１０３は更に一定量の音楽データをフラッシュメモリ１０８から読み出してＦＩＦＯメモリ１４３に書き込む。
【００１１】
以上の処理により、フラッシュメモリ１０８内の音楽データに基づき、音楽再生を殆ど途切れさせることなく実行することが可能となる。
【特許文献１】特開平９−３００７８０
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述した通信端末では、ＢＢ−ＣＰＵが、音楽再生中に常時、音楽データの読み出しや書き込みを制御する必要がある。しかし先述のようにＢＢ−ＣＰＵは、通信に関する処理や音楽再生に係る処理など多くの処理を兼用するため、処理方式において比較的汎用性が要求されることとなる。
【００１３】
例えば音楽データの読み出しや書き込みは比較的低いクロック周波数でも対応できるが、通信に関する処理では高いクロック周波数を要する場合、ＢＢ−ＣＰＵは高いクロック周波数を基準として動作することとなる。このような場合、音楽再生に係る処理については非効率的なものとなってしまい、ひいては処理内容の割に大きな電力が消費される結果となる。
【００１４】
なおＢＢ−ＣＰＵにあまりに多くの処理を並行処理させると、ＢＢ−ＣＰＵの負荷が過剰となり、誤作動の原因となるおそれもある。また多くの処理を適切に並行処理させるには、それだけ高性能なＢＢ−ＣＰＵを備える必要があり、製品の製造コスト増大の要因となるおそれもある。
【００１５】
本発明は上記の問題点に鑑み、外部メモリからのデータ取得を効率的に行うことができるとともに、ＢＢ−ＣＰＵに相当する制御装置の負荷を低減させ得る情報処理装置の提供を目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明に係る情報処理装置は、外部メモリに格納されている外部データを取得し、これに所定の第１処理を行う情報処理装置であって、外部から伝送される取得制御情報を格納する記憶手段と、該取得制御情報に応じて、前記外部データの取得処理を制御する取得制御手段と、を備えた構成（第１の構成）としている。
【００１７】
本構成によれば、外部メモリからのデータ取得処理は、主に、情報処理装置に備えられている取得制御手段が制御する。そのため例えば、取得制御手段による制御内容をデータ取得処理に特化させるようにすれば、従来のＢＢ−ＣＰＵに外部データ取得の処理を制御させるものに比べて、効率的なデータ取得が達成され得る。
【００１８】
また例えば従来のＢＢ−ＣＰＵに相当する制御装置が、取得制御情報を伝送するものとすれば、該制御装置による制御をある程度反映させた外部データの取得を実現しつつも、該制御装置に生じる負荷を極力低減させることが可能となる。なお「外部メモリ」とは、情報処理装置からみて外部にあるメモリであり、例えばフラッシュメモリ等が挙げられるがこれには限定されない。
【００１９】
また上記第１の構成において、前記取得制御手段は、前記外部データを、前記取得制御情報に応じて、前記情報処理装置内に備えられた所定のメモリ内に取り込む処理のみを制御する構成（第２の構成）としてもよい。
【００２０】
このように、取得制御手段による制御内容を、外部データの取得処理のみに限定したもの（他の処理を兼用しないもの）とすれば、取得制御手段を、当該処理に対して最適な構成・仕様とすることができる。そのため外部データの取得処理を、より効率よく行うことが可能となる。
【００２１】
また上記第１または第２の構成において、前記取得制御情報は、前記取得処理の開始または停止のタイミングを決める情報を含み、前記取得制御手段は、該取得制御情報に応じて、前記取得処理の開始または停止を行う構成（第３の構成）としてもよい。
【００２２】
本構成によれば、外部データの取得処理において重要となる、取得処理の開始または停止のタイミングを、取得制御情報により決定できる。そのため外部から当該タイミングをコントロールできるので、外部データ取得処理の内容に幅を持たせることが可能となる。また取得制御手段においては、当該タイミングの情報が外部から得られるため、処理の簡素化が実現される。
【００２３】
また上記第１から第３の何れかの構成において、前記外部データはＡＤ変換されたデジタル音楽データであり、前記第１処理として、少なくともＤＡ変換を行う構成（第４の構成）としてもよい。
【００２４】
フラッシュメモリ等の外部メモリに格納されるコンテンツ情報の一種として、ＡＤ変換されたデジタル音楽データが広く知られている。本構成の情報処理装置ではこのようなデジタル音楽データを取得してＤＡ変換を行うため、スピーカ等の音声出力手段を通じて、容易に音楽再生を実行させることが可能となる。
【００２５】
また上記第１から第４の何れかの構成において、前記外部データの入力端子；前記取得制御情報の入力端子；および前記所定の処理を行った結果を外部に出力するための出力端子；を備えたＩＣチップである構成（第５の構成）としてもよい。
【００２６】
このようなＩＣチップであれば、例えば該ＩＣチップを電子機器内部に組み込むことで、上記第１から第４の何れかの構成に係る利点を享受しつつも、小型で軽量な電子機器が実現される。そのため携帯端末のように小型・軽量化が強く要求される電子機器にも、適用できる可能性が高まる。
【００２７】
また、少なくとも通信処理を制御する通信制御部と、請求項１から請求項５の何れかに記載の情報処理装置と、を備え、前記通信制御部は、前記情報処理装置に前記取得制御情報を伝送する構成（第６の構成）とした通信端末も有用である。
【００２８】
本構成によれば、通信制御部が外部データ取得処理の制御をも兼用するものに比べて、通信制御部の負荷を軽減させることができる。また取得制御情報の伝送を通じて、通信制御部による制御内容もある程度外部データ取得処理に反映させることができるから、該処理の内容に幅を持たせることも可能である。なお「通信処理」とは、例えば通信データの変調・復調など、通信の実現に関わる処理のことである。また「通信端末」とは、通信を実行することが可能な装置であり、例えば携帯電話機等が挙げられるが、これには限定されない。
【発明の効果】
【００２９】
上記したように、本発明に係る情報処理装置であれば、外部メモリからのデータ取得処理は、主に、情報処理装置に備えられている取得制御手段が制御する。そのため例えば、取得制御手段による制御内容をデータ取得処理に特化させるようにすれば、従来のＢＢ−ＣＰＵに外部データ取得の処理を制御させるものに比べて、効率的なデータ取得が達成され得る。
【００３０】
また例えば従来のＢＢ−ＣＰＵに相当する制御装置が、取得制御情報を伝送するものとすれば、該制御装置による制御をある程度反映させた外部データの取得を実現しつつも、該制御装置に生じる負荷を極力低減させることが可能となる。
【発明を実施するための最良の形態】
【００３１】
本発明の一実施形態として、通信端末（例えば携帯電話機など）を例に挙げて説明する。まず本携帯電話機の構成について、図１を参照しながら説明する。
【００３２】
当該通信端末１は、通信処理部２、ＢＢ−ＣＰＵ３、及びＩＣチップ４などを備えている。なお図示はしていないが、押しボタンスイッチ等を配置した操作部、ディスプレイ、電源コネクタ等も備えている。
【００３３】
通信処理部２は、アンテナ、変調回路および復調回路等を備えている。そしてＢＢ−ＣＰＵ３の制御によって、話者の音声データの送受信やデータの変調・復調処理等といった各種の通信処理を実行する。これにより、電話として必要な通信機能が確保される。
【００３４】
ＢＢ−ＣＰＵ３は、通信処理部２を通じた通信処理や、その他の種々の処理を実行する。なお外部メモリを用いた音楽再生処理に関しては、レジスタアレイ４１に所定の情報を書き込むという処理を行う。またＢＢ−ＣＰＵ３の構成自体は、基本的には一般的なＣＰＵと同様である。
【００３５】
ＩＣチップ４は、レジスタアレイ４１、シーケンサ４２、ＦＩＦＯメモリ４３、音声デコーダ４４、ＤＡＣ４５、ＳＤカードＩ／Ｆ４６、およびＮＡＮＤフラッシュＩ／Ｆ４７などを備えている。
【００３６】
またＩＣチップ４は、外部との入出力に関わる端子として、ＳＤカード５やＮＡＮＤフラッシュ６（以下、これらを纏めて適宜「外部メモリ」と称す）内のデータ（外部データ）が入力されるための端子、ＢＢ−ＣＰＵ３から後述する開始情報および停止情報（取得制御情報）が入力されるための端子、および取得したデジタル音楽データに対し音声デコード処理やＤＡ変換処理を施したデータを出力ための端子などを備えている。
【００３７】
レジスタアレイ４１は、ＢＢ−ＣＰＵ３によって音楽再生に関する情報の書き込みが可能となっている。この音楽再生に関する情報の具体的内容としては、音楽データの形式、音楽再生のビットレート、音楽再生開始のタイミング、音楽再生停止のタイミング（例えば再生開始から所定時間後であるタイミング）、及びデータの読み出しを行う外部メモリ（ＳＤカードまたはＮＡＮＤフラッシュメモリ）の種類などが挙げられるが、これらには限定されない。なお本願ではこれらの情報を、適宜「初期情報」と称する。
【００３８】
シーケンサ４２は、レジスタアレイ４１に書き込まれた情報に応じて、外部メモリから音楽データを読み出してＦＩＦＯメモリ４３に書き込む処理（具体的には、後述するステップＳ２１からＳ２６の処理）を行う。なおシーケンサ４２は、かかる処理のみを実行するように特化されている。そのため、当該処理に対して最適な構成・仕様となっており、外部データの取得処理を効率よく行うことが可能である。
【００３９】
ＦＩＦＯメモリ４３は、シーケンサ４２によって一定量までの音楽データを書き込むことが可能であり、書き込まれた音楽データは順に音声デコーダ４４へと出力される。これにより、音楽データの読み出しと、デコードや音声出力処理とのタイミング調整が図られ、途切れのない音楽再生が可能となる。
【００４０】
そしてＦＩＦＯメモリ４３から出力された音楽データは、音声デコーダ４４によってデコードされた後、ＤＡＣ４５によってアナログ信号に変換され、スピーカによって音楽データに応じた音声出力がなされることとなる。
【００４１】
また外部メモリとのインターフェースとして、ＳＤカードＩ／Ｆ４６とＮＡＮＤフラッシュＩ／Ｆ４７が備えられており、これらを介して、ＳＤカード５またはＮＡＮＤフラッシュ６との間におけるデータ（例えばＡＤ変換されたデジタル音楽情報）の読み出し・書き込みが可能となっている。
【００４２】
以上の構成により、音楽再生処理における外部メモリからＦＩＦＯメモリへのデータ転送は、シーケンサ４２によって制御される。ここで当該データ転送処理の流れについて、図２のフローチャートを参照しながら説明する。なおここでは、音楽再生停止のタイミングは、ユーザからの停止の指示があったときとする。
【００４３】
ユーザからの音楽再生の指示（例えば所定のボタン操作など）があったとき、ＢＢ−ＣＰＵ３は、レジスタアレイ４１に初期情報を書込む（ステップＳ１１）。なお先述したように、初期情報には音楽再生の開始を指示する情報（開始情報）が含まれている。
【００４４】
一方シーケンサ４２は、レジスタアレイ４１に書込まれる情報を監視している。そして開始情報の書込みを検知したら（ステップＳ２１のＹ）、初期情報の内容に基づいて音楽データの転送を開始する（ステップＳ２２）。
【００４５】
ここでのデータ転送は、外部メモリ（５または６）からＦＩＦＯメモリ４３へのデータ転送を指す。より具体的に説明すると、シーケンサ４２はＦＩＦＯメモリ４３内に格納されている音楽データの量を監視しており（ステップＳ２４）、これが所定の基準量以下となっていれば、シーケンサ４２は所定量の音楽データをＦＩＦＯメモリ４３に追加転送する（ステップＳ２５）。
【００４６】
またユーザからの音楽再生停止の指示（例えば所定のボタン操作など）があったとき、ＢＢ−ＣＰＵ３は、レジスタアレイ４１に音楽再生の停止を指示する情報（停止情報）を書込む（ステップＳ１３）。
【００４７】
一方シーケンサ４２においては、音楽データの転送開始後、レジスタアレイ４１への停止情報の書込みを監視している（ステップＳ２３）。そして停止情報の書込みを検知したら、音楽データの転送処理を停止する。
【００４８】
以上に説明した一連の処理によって、外部メモリからＦＩＦＯメモリ４３への音楽データ転送が実現される。そしてＢＢ−ＣＰＵ３の処理内容に着目すると、ＢＢ−ＣＰＵ３は、レジスタアレイ４１への初期情報の書込みと、再生停止の指示に応じたレジスタアレイ４１への停止情報の書込みとを行うだけとなっている。
【００４９】
このようにＢＢ−ＣＰＵ３が、開始情報や停止情報（取得制御情報）をレジスタアレイ４１へ伝送するものとしているので、ＢＢ−ＣＰＵ３による制御をある程度反映させた外部データの取得を実現しつつも、ＢＢ−ＣＰＵ３に生じる負荷を極力低減させることが可能となっている。
【００５０】
また、外部メモリからのデータ取得処理は、主に、情報処理装置に備えられているシーケンサ（取得制御手段）４２が制御している。そしてシーケンサ４２による制御内容は、データ取得処理に特化されているので、従来技術のようにＢＢ−ＣＰＵに外部データ取得の処理を制御させるものに比べて、効率的なデータ取得が達成されるものとなっている。
【００５１】
なお上記の実施形態では、通信端末を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではない。また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００５２】
本発明は例えば、通信処理とともに、フラッシュメモリを用いた音楽再生をも可能とする通信端末に関して有用な技術である。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施形態における通信端末の構成図である。
【図２】本発明の実施形態における処理内容のフローチャートである。
【図３】従来技術における通信端末の構成図である。
【符号の説明】
【００５４】
１ 通信端末
２ 通信処理部
３ ＢＢ−ＣＰＵ（通信制御部）
４ ＩＣチップ（情報処理装置）
５ ＳＤカード（外部メモリ）
６ ＮＡＮＤフラッシュ（外部メモリ）
４１ レジスタアレイ
４２ シーケンサ（取得制御手段）
４３ ＦＩＦＯメモリ（所定のメモリ）
４４ 音声デコーダ
４５ ＤＡＣ
４６ ＳＤカードＩ／Ｆ
４７ ＮＡＮＤフラッシュＩ／Ｆ
【特許請求の範囲】
【請求項１】
外部メモリに格納されている外部データを取得し、これに所定の第１処理を行う情報処理装置であって、
外部から伝送される取得制御情報を格納する記憶手段と、
該取得制御情報に応じて、前記外部データの取得処理を制御する取得制御手段と、を備えたことを特徴とする情報処理装置。
【請求項２】
前記取得制御手段は、
前記外部データを、前記取得制御情報に応じて、前記情報処理装置内に備えられた所定のメモリ内に取り込む処理
のみを制御することを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記取得制御情報は、前記取得処理の開始または停止のタイミングを決める情報を含み、
前記取得制御手段は、該取得制御情報に応じて、前記取得処理の開始または停止を行うことを特徴とする請求項１または請求項２に記載の情報処理装置。
【請求項４】
前記外部データはＡＤ変換されたデジタル音楽情報であり、
前記第１処理として、少なくともＤＡ変換を行うことを特徴とする請求項１から請求項３の何れかに記載の情報処理装置。
【請求項５】
前記外部データの入力端子；前記取得制御情報の入力端子；および前記所定の処理を行った結果を外部に出力するための出力端子；を備えたＩＣチップであることを特徴とする、請求項１から請求項４の何れかに記載の情報処理装置。
【請求項６】
少なくとも通信処理を制御する通信制御部と、
請求項１から請求項５の何れかに記載の情報処理装置と、を備え、
前記通信制御部は、前記情報処理装置に前記取得制御情報を伝送することを特徴とする通信端末。
【請求項１】
外部メモリに格納されている外部データを取得し、これに所定の第１処理を行う情報処理装置であって、
外部から伝送される取得制御情報を格納する記憶手段と、
該取得制御情報に応じて、前記外部データの取得処理を制御する取得制御手段と、を備えたことを特徴とする情報処理装置。
【請求項２】
前記取得制御手段は、
前記外部データを、前記取得制御情報に応じて、前記情報処理装置内に備えられた所定のメモリ内に取り込む処理
のみを制御することを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記取得制御情報は、前記取得処理の開始または停止のタイミングを決める情報を含み、
前記取得制御手段は、該取得制御情報に応じて、前記取得処理の開始または停止を行うことを特徴とする請求項１または請求項２に記載の情報処理装置。
【請求項４】
前記外部データはＡＤ変換されたデジタル音楽情報であり、
前記第１処理として、少なくともＤＡ変換を行うことを特徴とする請求項１から請求項３の何れかに記載の情報処理装置。
【請求項５】
前記外部データの入力端子；前記取得制御情報の入力端子；および前記所定の処理を行った結果を外部に出力するための出力端子；を備えたＩＣチップであることを特徴とする、請求項１から請求項４の何れかに記載の情報処理装置。
【請求項６】
少なくとも通信処理を制御する通信制御部と、
請求項１から請求項５の何れかに記載の情報処理装置と、を備え、
前記通信制御部は、前記情報処理装置に前記取得制御情報を伝送することを特徴とする通信端末。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００７−３０５０３１（Ｐ２００７−３０５０３１Ａ）
【公開日】平成１９年１１月２２日（２００７．１１．２２）
【国際特許分類】
【出願番号】特願２００６−１３４９７５（Ｐ２００６−１３４９７５）
【出願日】平成１８年５月１５日（２００６．５．１５）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成１９年１１月２２日（２００７．１１．２２）
【国際特許分類】
【出願日】平成１８年５月１５日（２００６．５．１５）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]