昇圧コンバータ
【課題】最小デューティ比を充分小さな値まで絞ることができ、最大デューティ比の設定が容易なカレントモード制御方式の昇圧コンバータの提供を目的とする。
【解決手段】整流器４の電流に応じた電流検出信号Ｖｃを生成する電流検出器９と、出力直流電圧Ｖｏに応じた誤差信号Ｖｅを生成する誤差増幅器８と、前記電流検出信号Ｖｃと前記誤差信号Ｖｅに基づいて前記主スイッチ３をオンオフする制御回路１０を備える。制御回路１０は比較器１１とタイマー回路１２を備える。この構成によって、主スイッチ３のオン時間は所定値に設定され、三角波状に増減するインダクタ電流の谷値を制御するので、出力安定化のために調整されるのは主スイッチのオフ時間となる。主スイッチのオン時間の設定は自由であり、最小デューティ比をゼロもしくは充分小さな値まで絞ることができる。
【解決手段】整流器４の電流に応じた電流検出信号Ｖｃを生成する電流検出器９と、出力直流電圧Ｖｏに応じた誤差信号Ｖｅを生成する誤差増幅器８と、前記電流検出信号Ｖｃと前記誤差信号Ｖｅに基づいて前記主スイッチ３をオンオフする制御回路１０を備える。制御回路１０は比較器１１とタイマー回路１２を備える。この構成によって、主スイッチ３のオン時間は所定値に設定され、三角波状に増減するインダクタ電流の谷値を制御するので、出力安定化のために調整されるのは主スイッチのオフ時間となる。主スイッチのオン時間の設定は自由であり、最小デューティ比をゼロもしくは充分小さな値まで絞ることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カレントモード制御方式の昇圧コンバータに関する。
【背景技術】
【０００２】
携帯機器のような電子機器はバッテリを電力源とし、このバッテリ電圧を昇圧コンバータによって所望の電圧に昇圧変換して、各種電子回路への電源電圧としている。昇圧コンバータは、インダクタと主スイッチと整流器から構成されるスイッチング式のＤＣ−ＤＣコンバータであり、その制御方式としては安定性に優れたカレントモード制御方式が知られている。図１０に示したものは、特許文献１の図４に記載されたカレントモード制御方式の昇圧コンバータの回路構成図である。
【０００３】
図１０に示した従来の昇圧コンバータは、入力直流電圧Ｖｉを供給する入力直流電源２０１と、入力直流電源２０１に並列に直列接続されたインダクタ２０２と主スイッチ２０３と、主スイッチ２０３とインダクタ２０２との接続点と昇圧コンバータの出力との間に接続された整流器であるダイオード２１４と、出力直流電圧Ｖｏを負荷２０６に供給する出力コンデンサ２０５と、基準電圧Ｖｒを出力する基準電圧源２０７と、出力直流電圧Ｖｏと基準電圧Ｖｒを入力されて誤差信号Ｖｅを出力する誤差増幅器２１８と、インダクタ２０２の電流を検出して電流検出信号Ｖｃを出力する電流検出器２１９と、誤差信号Ｖｅと電流検出信号Ｖｃを入力されて主スイッチ２０３をオンオフする駆動回路２１０とから構成される。
【０００４】
以上のような構成により、駆動回路２１０は、電流検出信号Ｖｃが誤差信号Ｖｅに追従するように主スイッチ２０３をオンオフ制御する。このことにより、出力直流電圧Ｖｏが基準電圧Ｖｒと等しくなるように、インダクタ２０２の電流が調整される。昇圧コンバータに限らず、カレントモード制御方式はインダクタを等価的に電流源とするために、出力コンデンサとのＬＣ共振の制御動作への影響を抑制することができる。このことにより、カレントモード制御方式は、制御安定性や応答性に優れたＤＣ−ＤＣコンバータを実現することができる。
【０００５】
尚、特許文献１は電流検出器とその挿入位置に特徴を有するものであり、カレントモード制御方式の昇圧コンバータとして図１０に示した昇圧コンバータの他、インダクタの出力側に電流検出器が挿入されている昇圧コンバータや、主スイッチと直列に電流検出器が挿入されている昇圧コンバータが開示されている。
【特許文献１】特開２０００−１３４９２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のカレントモード制御方式の昇圧コンバータは、インダクタや主スイッチの電流を検出し、そのピーク値を制御することによって出力を安定化させていた。このため、主スイッチは必ずオン状態となって電流を流す必要があり、最小オン時間（最小デューティ比）が存在する。デューティ比とは１スイッチング周期に占めるオン時間の割合である。通常の動作においてはデューティ比が大きいほど出力直流電圧Ｖｏは高くなる。換言すれば、昇圧コンバータの昇圧比（Ｖｏ／Ｖｉ）は、デューティ比が大きいほど大きくなる。逆にデューティ比が小さいほど昇圧比は小さくなり、１に近づく。昇圧コンバータにとって最小デューティ比の存在は、入出力電圧が近い場合に、出力の安定化の障害になるという問題がある。
【０００７】
また、検出電流が制御したい目標値に達するまでは主スイッチのオン状態を続けようとするために、何らかの制限を設けなければデューティ比１の状態に陥る。昇圧コンバータにおいて、デューティ比が１になると整流器を介して電力が出力できないことは、回路構成から自明である。さらに主スイッチなどの導通時の抵抗や配線抵抗も含む抵抗成分の影響によって、昇圧比にも上限があり、この上限昇圧比に至らないように最大デューティ比の設定が必要となる。
【０００８】
前記に鑑み、本発明は、最小デューティ比をゼロもしくは充分小さな値まで絞ることが可能であり、最大デューティ比の設定が容易なカレントモード制御方式の昇圧コンバータの提供を目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するため、本発明に係る昇圧コンバータは、直列接続されたインダクタと主スイッチと、前記主スイッチの両端電圧を整流平滑する整流器と、平滑部とを有し、前記主スイッチのオンオフ動作によって、前記インダクタに入力された入力直流電圧を昇圧変換して前記平滑部から出力直流電圧を出力する昇圧コンバータであって、
前記整流器の電流に応じた電流検出信号を生成する電流検出器と、前記出力直流電圧に応じた誤差信号を生成する誤差増幅器と、前記電流検出信号と前記誤差信号に基づいて前記主スイッチをオンオフする制御回路とを備える。この構成によって、三角波状に増減するインダクタ電流の谷値を制御するので、出力安定化のために調整されるのは主スイッチのオフ時間となる。
【００１０】
ここで、前記制御回路は、所定のオン時間を設定し、前記所定のオン時間だけ前記主スイッチをオン状態とし、前記電流検出信号が前記誤差信号に至るまでの期間は前記主スイッチをオフ状態とするよう構成してもよい。この構成によって、主スイッチのオン時間の設定は自由であり、最小デューティ比をゼロもしくは充分小さな値まで絞ることができる。
【００１１】
さらに、前記制御回路は、所定のオン時間と所定のオフ時間を設定し、前記所定のオン時間だけ前記主スイッチをオン状態とし、前記所定のオフ時間又は前記電流検出信号が前記誤差信号に至るまでの期間は前記主スイッチをオフ状態とするよう構成してもよい。この構成によって、最小デューティ比をゼロもしくは充分小さな値まで絞ることができ、最大デューティ比も容易に設定できる。
【００１２】
また、前記制御回路は、前記入力直流電圧が高いほど前記所定のオン時間を短く設定する構成としてもよい。この構成によって、入力直流電圧によるスイッチング周波数の変動や出力リップルを補正することができる。
【００１３】
また、前記制御回路は、前記出力直流電圧の目標値が高いほど前記所定のオン時間を長く設定する構成としてもよい。この構成によって、出力直流電圧の目標値によるスイッチング周波数の変動や出力リップルを補正することができる。
【００１４】
また、前記制御回路は、前記所定のオン時間と前記所定のオン時間を含む所定の期間を設定し、前記所定のオフ時間は前記所定の期間と前記所定のオン時間との時間差によって設定される構成としてもよい。この構成によって、最小デューティ比をゼロもしくは充分小さな値まで絞ることができ、最大デューティ比も容易に設定できる。
【００１５】
また、前記誤差増幅器は、前記出力直流電圧と目標値との誤差を増幅した誤差信号を生成し、前記制御回路は、前記出力直流電圧が前記目標値以上の所定値を越えると、前記所定値を下回るまでは前記主スイッチをオフ状態とする構成にしてもよい。また、前記制御回路は、前記誤差信号が所定のレベル以下であり、且つ前記出力直流電圧が前記目標値以上の所定値を越えたとき、前記所定値を下回るまでは前記主スイッチをオフ状態とする構成にしてもよい。さらに前記制御回路は、前記誤差信号が所定のレベル以下の場合、前記所定のオン時間を長くする構成にしてもよい。上記の構成により、インダクタ電流の谷値制御の問題点である軽負荷時不連続モードにおいても良好に出力安定化が可能となる。
【００１６】
また、前記整流器は、前記主スイッチと交互にオンオフする整流トランジスタであり、前記電流検出器は、少なくとも導通時において前記整流トランジスタとカレントミラーを構成する検出トランジスタを備え、前記検出トランジスタの電流に基づいて前記電流検出信号を生成する構成としてもよい。また、前記電流検出器は、前記整流トランジスタと前記検出トランジスタの各電流流出端子の電圧が入力される差動増幅器と、前記差動増幅器の出力によって導通抵抗が調整される調整トランジスタとを備え、前記検出トランジスタの電流流出端子に前記調整トランジスタを接続し、前記調整トランジスタを介して流れる前記検出トランジスタの電流に基づいて前記電流検出信号を生成する構成としてもよい。また、前記電流検出器の前記差動増幅器は、入力端子間に所定のオフセット電圧が設けられた構成としてもよい。上記の構成によって、低損失且つ高精度に、逆方向も含む整流器の電流を検出することができる。
【発明の効果】
【００１７】
本発明によれば、最小デューティ比をゼロもしくは充分小さな値まで絞ることが可能であり、最大デューティ比の設定が容易なカレントモード制御方式の昇圧コンバータを提供することができる。
本発明に係る昇圧コンバータによると、主スイッチのオン時間を任意に設定または調整でき、三角波状に増減するインダクタ電流の谷値を制御するので、出力安定化のために調整されるのは主スイッチのオフ時間となる。このことにより最小デューティ比をゼロもしくは充分小さな値まで絞ることができ、また、最大デューティ比も容易に設定できる。さらに、スイッチング周波数の変動や出力リップルを補正することができる。
【発明を実施するための最良の形態】
【００１８】
（第１の実施形態）
以下、本発明に係る第１の実施形態の昇圧コンバータについて、図面を参照しながら説明する。図１（ａ）は本発明の第１の実施形態に係る昇圧コンバータの回路構成図であり、（ｂ）はその動作波形図である。
【００１９】
図１（ａ）において、１はバッテリなどの入力直流電源であり、入力直流電圧Ｖｉを供給する。２はインダクタであり、入力直流電源１に接続される。インダクタ２のインダクタンスをＬとする。３は主スイッチであり、インダクタ２の他端に接続され、駆動信号Ｖｇでオンオフされる。４は整流器であり、インダクタ２と主スイッチ３との接続点に一端が接続される。５は平滑手段である出力コンデンサであり、整流器４の他端に接続され負荷６に出力直流電圧Ｖｏを供給する。７は基準電圧源、８は誤差増幅器であり、出力直流電圧Ｖｏと基準電圧源７の電圧差を比較増幅して誤差信号Ｖｅを生成する。誤差信号Ｖｅは、出力直流電圧Ｖｏが基準電圧Ｖｒより高くなると低下し、出力直流電圧Ｖｏが基準電圧Ｖｒより低くなると上昇する。９は電流検出器であり、整流器４に流れる電流を検出して電流検出信号Ｖｃを生成する。１０は制御回路であり、比較器１１とタイマー回路１２を備える。比較器１１は、誤差信号Ｖｅと電流検出信号Ｖｃを比較して比較信号Ｖｔを出力する。比較信号Ｖｔは、誤差信号Ｖｅ＜電流検出信号Ｖｃの時にＨレベルになる。タイマー回路１２は所定のオン時間Ｔｏｎを設定し、比較信号Ｖｔに基づいて主スイッチ３をターンオンし、オン時間後にターンオフする駆動信号Ｖｇを出力する。具体的には、比較信号Ｖｔの立下りを検出すると駆動信号ＶｇをＨレベルにし、所定のオン時間Ｔｏｎ後に駆動信号ＶｇをＬレベルにする。
図１（ｂ）には、破線で示した誤差信号Ｖｅと電流検出信号Ｖｃ、比較信号Ｖｔ、駆動信号Ｖｇを示す。
【００２０】
図２はタイマー回路１２の回路構成図である。図２において、１００はＮＭＯＳトランジスタであり、１０１はコンデンサであり、ＮＭＯＳトランジスタ１００のオン時には短絡放電される。１０２は電流源回路であり、コンデンサ１０１を定電流充電する。１０３は比較器であり、非反転入力端子にコンデンサ１０１の電位が入力される。１０４は基準電圧源であり、比較器１０３の反転入力端子に基準電圧Ｖ４を印加する。１０５はＮＯＲ回路であり、比較信号Ｖｔと比較器１０３の出力とのＮＯＲ信号を生成する。１０６はＲＳラッチ回路であり、ＮＯＲ回路１０５の出力によってセットされ、比較器１０３の出力によってリセットされ、駆動信号Ｖｇを出力する。１０７はインバータであり、駆動信号Ｖｇを反転してＮＭＯＳトランジスタ１００のゲートに印加する。
【００２１】
以下に、図１及び図２を用いて本発明に係る第１の実施形態の昇圧コンバータの動作について説明する。
まず図１（ａ）において主スイッチ３のオン状態の時、インダクタ２には入力直流電圧Ｖｉが印加され、インダクタ２には増加する電流が流れるとともにエネルギーが蓄積される。後述するタイマー回路１２によって、所定のオン時間に至ると駆動信号ＶｇはＬレベルとなって主スイッチ３はターンオフする。
図１（ａ）において主スイッチ３がオフ状態になると、入力直流電源１から整流器４を介して出力コンデンサ５を充電しながら減少する電流が流れ、インダクタ２に蓄えられたエネルギーは放出される。この整流器４を流れる電流は出力コンデンサ５によって直流に平滑されて負荷６へ供給される。また、整流器４を流れる電流は電流検出器９によって検出され、図１（ｂ）に示すように、その電流に応じた電流検出信号Ｖｃが生成される。
【００２２】
一方、出力コンデンサ５の電圧、即ち出力直流電圧Ｖｏは、基準電圧源７の基準電圧Ｖｒとの電圧差を誤差増幅器８によって増幅され、誤差信号Ｖｅとして出力される。制御回路１０では、比較器１１によって、電流検出信号Ｖｃと誤差信号Ｖｅが比較される。主スイッチ３のオフ状態において整流器４に流れるインダクタ電流は減少するが、電流検出信号Ｖｃは誤差信号Ｖｅより高く、比較器１１の出力である比較信号ＶｔはＨレベルである。
【００２３】
図２において、駆動信号ＶｇがＬレベルで比較信号ＶｔがＨレベルの時、ＮＭＯＳトランジスタ１００はオン状態にあり、ＮＯＲ回路１０５はＬレベルを出力し、また、コンデンサ１０１は短絡放電されている。このためコンデンサ１０１の電位は基準電圧源１０４の電圧Ｖ４より低く、比較器１０３はＬレベルを出力している。したがって、ＲＳラッチ１０６は駆動信号ＶｇのＬレベルを維持している。
やがて整流器４に流れるインダクタ電流の減少とともに電流検出信号Ｖｃも低下し、図１（ｂ）に示すように、誤差信号Ｖｅを下回ると、比較器１１の出力である比較信号ＶｔはＨレベルからＬレベルに変化する。比較信号ＶｔがＬレベルになると、図２のＮＯＲ回路１０５の出力がＨレベルになり、ＲＳラッチ１０６がセットされて駆動信号ＶｇがＨレベルになる。駆動信号ＶｇがＨレベルになると、主スイッチ３がターンオンする。同時に図２のＮＭＯＳトランジスタ１００がオフ状態となり、コンデンサ１０１は電流源回路１０２の電流によって充電され、その電位が徐々に上昇する。
【００２４】
主スイッチ３のオン状態において、上昇するコンデンサ１０１の電位が電圧Ｖ４を越えると、比較器１０３の出力はＨレベルになり、ＲＳラッチ１０６がリセットされて駆動信号ＶｇがＬレベルになる。駆動信号ＶｇがＬレベルになると、主スイッチ３がターンオフする。主スイッチ３のオン時間Ｔｏｎは、コンデンサ１０１の短絡状態が解除されてから電圧Ｖ４に至るまでの充電時間にほぼ等しく、これはコンデンサ１０１の静電容量Ｃ１と電流源回路１０２の出力する定電流値Ｉ２と基準電圧源１０４の電圧Ｖ４を用いて、以下のように表される。
【００２５】
Ｔｏｎ＝Ｃ１×Ｖ４／Ｉ２ （１）
【００２６】
誤差信号Ｖｅは、出力直流電圧Ｖｏが基準電圧Ｖｒより高くなると低下し、出力直流電圧Ｖｏが基準電圧Ｖｒより低くなると上昇する。従って、出力直流電圧Ｖｏが基準電圧Ｖｒより高くなると、誤差信号Ｖｅは低下し、主スイッチ３のオフ時間が延びてインダクタ電流が減少し、出力直流電圧Ｖｏが低下する。以上のような動作によって、出力直流電圧Ｖｏが基準電圧Ｖｒに等しくなるように、整流器４に流れる電流、即ちインダクタ電流の谷値を制御する。結果的に、オフ時間が制御されることにより、出力直流電圧Ｖｏは安定化される。
【００２７】
以上のように、第１の実施形態の昇圧コンバータによれば、主スイッチのオン時間は所定値に固定されるものの、オフ時間が調整される。このため、スイッチング周波数の変動さえ許容すれば、広範なデューティ比の変動が可能となり、最小デューティ比の制約は実質的に無くなる。さらに、主スイッチのオン時間が所定値に固定されると、１スイッチング周期に占める出力コンデンサ５の充放電電荷がほぼ一定となるので、出力直流電圧Ｖｏに重畳される交流成分である出力リップル電圧の入力条件による変動が抑制されるという効果も奏する。
尚、例えば誤差電圧Ｖｅに上限値を設けるなどの手段によって、最大出力電流の制限が可能であることは自明であろう。
【００２８】
（第２の実施形態）
図３（ａ）は本発明に係る第２の実施形態の昇圧コンバータにおけるタイマー回路１２ａの回路構成図である。第２の実施形態におけるタイマー回路１２ａは、前述の第１の実施形態のタイマー回路１２のオン時間設定機能に加えて、最小オフ時間を設定し得るものである。第２の実施形態の昇圧コンバータにおいて、タイマー回路１２ａ以外の構成は前述の第１の実施形態の構成と同様であるため、図３（ａ）において、図１（ａ）に示した入力直流電源１、インダクタ２、主スイッチ３、整流器４、平滑手段５、負荷６、基準電圧源７、誤差増幅器８及び電流検出器９は省略している。また、制御回路１０の比較器１１も同様の構成であるため省略している。図３（ａ）の第２の実施形態に係る昇圧コンバータのタイマー回路１２ａにおいて、第１の実施形態に係る昇圧コンバータと同じ構成要素のものについては同じ番号を付与し、その説明を省略する。第２の実施形態の昇圧コンバータのタイマー回路１２ａが、図２の第１の実施形態の昇圧コンバータのタイマー回路１２の構成と異なるのは、比較器１０３の出力でセットされるＲＳラッチ１０８と、比較器１０３の出力を所定時間だけ遅延させてＲＳラッチ１０８をリセットする遅延回路１０９とを設け、ＮＯＲ回路１０５にＲＳラッチ１０８の出力と比較信号Ｖｔが入力され、ＲＳラッチ１０８の出力がＲＳラッチ１０６をリセットするように構成した点である。
【００２９】
図３（ｂ）は図３（ａ）の比較信号Ｖｔ、コンデンサ１０１の電圧Ｖ１と電圧Ｖ４、比較器１０３の出力Ｖ１０３、遅延回路１０９の出力Ｖ１０９、ＲＳラッチ１０８の出力Ｖ１０８、駆動信号Ｖｇを示す動作波形図である。
【００３０】
以下に、図３（ａ）に示した本発明の昇圧コンバータの第２の実施形態を示すタイマー回路１２ａの動作を、図３（ｂ）の動作波形図を用いて説明する。
まず、図３（ａ）において駆動信号ＶｇがＬレベルで、主スイッチ３がオフ状態の時、整流器４に流れるインダクタ電流の減少とともに電流検出信号Ｖｃも低下し、誤差信号Ｖｅを下回ると、比較信号ＶｔはＨレベルからＬレベルに変化する。比較信号ＶｔがＬレベルになると、ＮＯＲ回路１０５の出力がＨレベルになり、ＲＳラッチ１０６がセットされて駆動信号ＶｇがＨレベルになる。駆動信号ＶｇがＨレベルになると、主スイッチ３がターンオンする。同時に図２のＮＭＯＳトランジスタ１００がオフ状態となり、コンデンサ１０１は電流源回路１０２の電流によって充電される。
【００３１】
上昇するコンデンサ１０１の電圧Ｖ１が電圧Ｖ４を越えると、比較器１０３の出力はＨレベルになり、ＲＳラッチ１０８がセットされてＨレベルを出力するので、ＲＳラッチ１０６がリセットされて駆動信号ＶｇがＬレベルになる。駆動信号ＶｇがＬレベルになると、主スイッチ３がターンオフする。主スイッチ３のオン時間Ｔｏｎは、コンデンサ１０１の短絡状態が解除されてから電圧Ｖ４に至るまでの充電時間にほぼ等しくなる。この主スイッチ３のオン時間Ｔｏｎは、コンデンサ１０１の静電容量Ｃ１と電流源回路１０２の出力する定電流値Ｉ２と基準電圧源１０４の電圧Ｖ４を用いて、前述の式（１）のように表されるのは第１の実施形態と同様である。
【００３２】
主スイッチ３がオフ状態になると、整流器４にインダクタ電流が流れて電流検出信号Ｖｃが発生し、比較器１１の出力である比較信号ＶｔはＨレベルになる。この時、ＮＯＲ回路はＬレベルを出力し、また、ＮＭＯＳトランジスタ１００はオン状態となってコンデンサ１０１は短絡放電される。このためコンデンサ１０１の電圧Ｖ１は基準電圧源１０４の電圧Ｖ４より低くなり、比較器１０３はＬレベルになる。従って、比較器１０３の出力Ｖ１０３は、主スイッチ３のターンオフ時に発生するワンショットパルスとなる。
【００３３】
このワンショットパルスの比較器１０３の出力Ｖ１０３は、遅延回路１０９を介して所定時間遅れてＲＳラッチ１０８をリセットする。Ｖ１０３の遅延信号によってリセットされるまでＲＳラッチ１０８の出力はＨレベルであるので、この期間は比較信号ＶｔのレベルによらずＮＯＲ回路１０５はＬレベルを出力する。即ち、ＲＳラッチ１０６は駆動信号ＶｇのＬレベルを維持する最小オフ時間ＴｏｆｆＭＩＮが設定できる。電流検出信号Ｖｃが誤差信号Ｖｅを下回って比較信号ＶｔがＬレベルになることを検知して、ＲＳラッチ１０６が駆動信号ＶｇをＨレベルにするのは、この最小オフ時間ＴｏｆｆＭＩＮが終了した後である。図３（ｂ）の右側の波形ではこの様子を表した。
出力直流電圧Ｖｏが基準電圧Ｖｒに等しくなるように、整流器４に流れる電流、即ちインダクタ電流の谷値を制御する。結果的にオフ時間が制御されることにより、出力直流電圧Ｖｏは安定化されるのは、第１の実施形態と同様である。
【００３４】
以上のように、第２の実施形態の昇圧コンバータは、遅延回路で設定された遅延時間だけ最小オフ時間を設定することができ、オン時間を所定値に設定していることから、最大デューティ比を容易に設定することができる。
【００３５】
（第３の実施形態）
図４（ａ）は本発明に係る第３の実施形態の昇圧コンバータのタイマー回路１２ｂの回路構成図であり、前述の第２の実施形態のタイマー回路１２ａに加えて、入出力直流電圧によってオン時間を補正し得るものである。図４において、図３（ａ）に示した第２の実施形態に係る昇圧コンバータのタイマー回路１２ａと同じ構成要素のものについては同じ番号を付与し、その説明を省略する。第３の実施形態の昇圧コンバータのタイマー回路１２ｂが図３（ａ）のタイマー回路１２ａの構成と異なるのは、電流源回路１０２ｂと電圧源回路１０４ｂの構成であり、電流源回路１０２ｂの回路構成を図４（ｂ）に、電圧源回路１０４ｂの回路構成を図４（ｃ）に示す。
【００３６】
図４（ｂ）において、電流源回路１０２ｂは、抵抗１２０、抵抗１２１、差動増幅器１２２、抵抗１２３とＰＭＯＳトランジスタ１２４からなり、抵抗１２０と抵抗１２１は出力直流電圧Ｖｏを分圧して差動増幅器１２２の非反転入力端子に印加し、差動増幅器１２２の反転入力端子と出力端子の間には抵抗１２３が接続され、ＰＭＯＳトランジスタ１２４のソースは差動増幅器１２２の反転入力端子に接続され、ＰＭＯＳトランジスタ１２４のゲートは差動増幅器１２２の出力に接続され、ＰＭＯＳトランジスタ１２４のドレインから電流Ｉ２が出力される。抵抗１２０と抵抗１２１による分圧比をαとすると、差動増幅器１２２の非反転入力端子に印加される電圧はα×Ｖｏとなる。差動増幅器１２２はその入力端子電圧が等しくなるように動作するので、抵抗１２３の抵抗値をＲ１とすると、ＰＭＯＳトランジスタ１２４のドレインから出力される電流Ｉ２は、出力直流電圧Ｖｏに比例した次式（２）のように表される。
【００３７】
Ｉ２＝（１−α）×Ｖｏ／Ｒ１ （２）
【００３８】
図４（ｃ）において、電圧源回路１０４ｂは、抵抗１４０、抵抗１４１、差動増幅器１４２、抵抗１４３、ＰＭＯＳトランジスタ１４４、抵抗１４５、抵抗１４６、差動増幅器１４７、抵抗１４８、ＮＭＯＳトランジスタ１４９と抵抗１５０を有する。抵抗１４０、抵抗１４１、差動増幅器１４２、抵抗１４３とＰＭＯＳトランジスタ１４４の構成は電流源回路１０２ｂと同様である。従って、抵抗１４０と抵抗１４１による分圧比をβとし、抵抗１４３の抵抗値をＲ２とすると、ＰＭＯＳトランジスタ１４４のドレインから出力される電流Ｉ３は、出力直流電圧Ｖｏに比例した次式（３）のように表される。
【００３９】
Ｉ３＝（１−β）×Ｖｏ／Ｒ２ （３）
【００４０】
一方、抵抗１４５と抵抗１４６は入力直流電圧Ｖｉを分圧して差動増幅器１４７の非反転入力端子に印加し、差動増幅器１４７の反転入力端子と接地端子の間には抵抗１４８が接続され、ＮＭＯＳトランジスタ１４９のソースは差動増幅器１４７の反転入力端子に接続され、ＮＭＯＳトランジスタ１４９のゲートは差動増幅器１４７の出力に接続され、ＮＭＯＳトランジスタ１４９のドレインへ電流Ｉ４が流入される。抵抗１４５と抵抗１４６による分圧比を（１−β）とすると、差動増幅器１４７の非反転入力端子に印加される電圧は（１−β）×Ｖｏとなる。差動増幅器１４７はその入力端子電圧が等しくなるように動作するので、抵抗１４８の抵抗値を抵抗１４３と等しいＲ２とすると、ＮＭＯＳトランジスタ１４９のドレインへ流入される電流Ｉ４は、入力直流電圧Ｖｉに比例した次式（４）のように表される。
【００４１】
Ｉ４＝（１−β）×Ｖｉ／Ｒ２ （４）
【００４２】
ＰＭＯＳトランジスタ１４４のドレインとＮＭＯＳトランジスタ１４９のドレインは接続され、その接続点から抵抗１５０を介して接地される。この構成により抵抗１５０には、ＰＭＯＳトランジスタ１４４のドレインから出力される電流Ｉ３とＮＭＯＳトランジスタ１４９のドレインへ流入される電流Ｉ４の差電流（Ｉ３−Ｉ４）が流れる。抵抗１５０の電圧降下を電圧Ｖ４として出力するので、抵抗１５０の抵抗値を抵抗１４３や抵抗１４８と等しいＲ２とすると、電圧Ｖ４は入出力電圧差（Ｖｏ−Ｖｉ）に比例した次式（５）のように表される。
【００４３】
Ｖ４＝（Ｉ３−Ｉ４）×Ｒ２＝（１−β）×（Ｖｏ−Ｖｉ） （５）
【００４４】
以上のように本実施形態の昇圧コンバータは、コンデンサ１０１を出力直流電圧Ｖｏに比例した電流で充電し、その充電終了電圧Ｖ４を入出力電圧差（Ｖｏ−Ｖｉ）に比例させることによって、オン時間Ｔｏｎを入出力電圧差（Ｖｏ−Ｖｉ）／Ｖｏに比例させることができる。昇圧コンバータの安定動作時において、入出力電圧の関係は、次式（６）で表せることが知られている。
【００４５】
Ｖｏ／Ｖｉ＝Ｔ／（Ｔ−Ｔｏｎ） （６）
【００４６】
ここで、Ｔはスイッチング周期であり、この関係からスイッチング周期Ｔとオン時間Ｔｏｎの関係は、次式（７）のように表される。
【００４７】
Ｔｏｎ／Ｔ＝（Ｖｏ−Ｖｉ）／Ｖｏ （７）
【００４８】
従って、オン時間Ｔｏｎを入出力電圧差（Ｖｏ−Ｖｉ）／Ｖｏに比例させることによって、入出力電圧の設定変更または変動に伴うスイッチング周期Ｔの変動、即ちスイッチング周波数の変動を抑制することができる。スイッチング周波数の大きな変動は、スイッチングノイズ等の広帯域化となるので、特にAＶ機器や通信機器などの分野ではその対策が大きな課題となる。本実施形態のようにスイッチング周波数の変動を抑制することによる効果は大きい。
【００４９】
尚、昇圧コンバータの動作開始時においては、Ｖｏ−Ｖｉ≒０Ｖ であることを考慮すれば、コンデンサ１０１の充電電流や充電終了電圧Ｖ４を設定するパラメータに用いた出力直流電圧Ｖｏの代わりに、出力直流電圧Ｖｏの目標値を用いてもよい。
【００５０】
（第４の実施形態）
図５（ａ）は本発明に係る第４の実施形態の昇圧コンバータのタイマー回路１２ｃの回路構成図であり、前述の第３の実施形態のタイマー回路１２ｂの入出力直流電圧によるオン時間の補正機能に加え、また最小オフ時間設定機能に代えて、最小周期を設定することによる最大デューティ比のより高性能な制限を実現するものである。図５（ａ）において、図４（ａ）に示した第３の実施形態に係る昇圧コンバータのタイマー回路１２ｂと同じ構成要素のものについては同じ番号を付与し、その説明を省略する。第４の実施形態の昇圧コンバータのタイマー回路１２ｃが図４（ａ）のタイマー回路１０ｂの構成と異なるのは、インバータ１０７とＲＳラッチ１０８と遅延回路１０９を取り除き、代わりに比較器１０３の出力がＲＳラッチ１０６を直接リセットし、電圧源回路１１０と比較器１１１とＲＳラッチ１１２を付加した点である。
【００５１】
比較器１１１は、コンデンサ１０１の電圧と電圧源回路１１０の電圧Ｖ１０を比較し、コンデンサ１０１の電圧がＶ１０を越すとＲＳラッチ１１２をセットする。ＲＳラッチ１１２はＮＯＲ回路１０５の出力によってリセットされ、その出力はＮＭＯＳトランジスタ１００のゲートに接続される。
【００５２】
図５（ｂ）は図５（ａ）の比較信号Ｖｔ、コンデンサ１０１の電圧Ｖ１と電圧Ｖ４及び電圧Ｖ１０、比較器１０３の出力Ｖ１０３、比較器１１１の出力Ｖ１１１、ＲＳラッチ１１２の出力Ｖ１１２、駆動信号Ｖｇを示す動作波形図である。以下に、図５（ａ）に示した本発明の昇圧コンバータの第４の実施形態を示すタイマー回路１２ｃの動作を、図５（ｂ）の動作波形図を用いて説明する。
まず、図５（ａ）において、駆動信号ＶｇがＬレベル、比較信号ＶｔがＨレベル、比較器１０３の出力Ｖ１０３がＬレベルであり、ＲＳラッチ１１２の出力はＨレベルでＮＭＯＳトランジスタ１００はオン状態でコンデンサ１０１は短絡放電され、その電圧Ｖ１は０Ｖになっているものとする。主スイッチ３はオフ状態であり、整流器４に流れるインダクタ電流の減少とともに電流検出信号Ｖｃも低下し、誤差信号Ｖｅを下回ると、比較信号ＶｔはＨレベルからＬレベルに変化する。比較信号ＶｔがＬレベルになると、ＮＯＲ回路１０５の出力がＨレベルになり、ＲＳラッチ１０６がセットされて駆動信号ＶｇがＨレベルになる。駆動信号ＶｇがＨレベルになると、主スイッチ３がターンオンする。同時にＲＳラッチ１１２はリセットされてＬレベルを出力し、ＮＭＯＳトランジスタ１００がオフ状態となり、コンデンサ１０１は電流源回路１０２ｂの電流によって充電される。
【００５３】
上昇するコンデンサ１０１の電圧Ｖ１が電圧Ｖ４を越えると、比較器１０３の出力はＨレベルになり、ＲＳラッチ１０６がリセットされて駆動信号ＶｇがＬレベルになる。駆動信号ＶｇがＬレベルになると、主スイッチ３がターンオフする。主スイッチ３のオン時間Ｔｏｎは、コンデンサ１０１の短絡状態が解除されてから電圧Ｖ４に至るまでの充電時間にほぼ等しく、これはコンデンサ１０１の静電容量Ｃ１と電流源回路１０２ｂの出力する定電流値Ｉ２と基準電圧源１０４の電圧Ｖ４を用いて、前述の式（１）のように表されるのは第１の実施形態と同様である。
【００５４】
主スイッチ３がオフ状態になると、整流器４にインダクタ電流が流れて電流検出信号Ｖｃが発生し、比較信号ＶｔはＨレベルになる。この時、ＮＯＲ回路１０５はＬレベルを出力する。コンデンサ１０１の電圧Ｖ１は基準電圧源１０４の電圧Ｖ４を越えて上昇を続ける。上昇するコンデンサ１０１の電圧Ｖ１が電圧Ｖ１０を越えると、比較器１１１の出力はＨレベルになり、ＲＳラッチ１１２がセットされてＨレベルを出力する。するとＮＭＯＳトランジスタ１００はオン状態となり、コンデンサ１０１を短絡放電する。コンデンサ１０１の電圧Ｖ１は電圧Ｖ４を下回るので、比較器１０３の出力Ｖ１０３はＬレベルとなり、ＲＳラッチ１０６のセット入力を受け付けるようになる。コンデンサ１０１の電圧Ｖ１が電圧Ｖ４を越えてから電圧Ｖ１０に至るまでの期間は、比較信号ＶｔのレベルによらずＮＯＲ回路１０５はＬレベルを出力する。即ち、ＲＳラッチ１０６は駆動信号ＶｇのＬレベルを維持する最小オフ時間となる。電流検出信号Ｖｃが誤差信号Ｖｅを下回って比較信号ＶｔがＬレベルになることを検知して、ＲＳラッチ１０６が駆動信号ＶｇをＨレベルにするのは、この最小オフ時間が終了した後である。
【００５５】
但し、第４の実施形態の昇圧コンバータにおける最小オフ時間は、上述のようにオン時間によって変わる。これは本実施形態が最初周期Ｔｍｉｎを設定しているからである。最初周期Ｔｍｉｎはコンデンサ１０１の静電容量Ｃ１、電流源回路１０２ｂの電流Ｉ２、電圧源回路１１０の電圧Ｖ１０を用いて、次式（８）のように表される。
【００５６】
Ｔｍｉｎ＝Ｃ１×Ｖ１／Ｉ２ （８）
【００５７】
以上のように第４の実施形態の昇圧コンバータは、最小周期を設定することができ、オン時間を所定値に設定していることから、最大デューティ比を容易に設定することができる。また、最小周期の設定により、高入力時のようにオン時間が短くなると最小オフ時間が長くなる、即ち、高入力ほど最大デューティ比を小さく設定できる。
【００５８】
（第５の実施形態）
以上において説明した各実施形態の昇圧コンバータは、整流器４の電流を検出し、インダクタ電流の谷値を調整する制御方法であった。しかし、負荷６が軽くて出力電流が少ない条件では、主スイッチ３がオフ状態の時に整流器４の電流がゼロに至る不連続モードになり、このような場合には制御ができない状態となる。図６は本発明に係る第５の実施形態の昇圧コンバータの回路構成図であり、前記の不連続モードに対応するものである。図６において、図１（ａ）に示した第１の実施形態に係る昇圧コンバータと同じ構成要素のものについては同じ番号を付与し、その説明を省略する。図６において、図１（ａ）に示した第１の実施形態の昇圧コンバータと異なるのは、基準電圧源７の基準電圧ＶｒよりΔＶｒだけ高い電圧を生成するための電圧源回路１３と、出力直流電圧Ｖｏを（Ｖｒ＋ΔＶｒ）と比較する比較器１４を付加し、比較器１４の出力を入力されるタイマー回路１２ｄの構成である。タイマー回路１２ｄの構成は第４の実施形態のタイマー回路１２ｃとほとんど同様であるので、その大部分を省略し、駆動信号Ｖｇを出力するＲＳラッチ１０６と、ＲＳラッチ１０６をセットするＮＯＲ回路のみを記述した。タイマー回路１２ｄが第４の実施形態のタイマー回路１２ｃと異なるのは、ＲＳラッチ１０６をセットするＮＯＲ回路であり、ＮＯＲ回路１０５と区別するためにＮＯＲ回路１０５ｄとした。ＮＯＲ回路１０５ｄは３入力であり、比較信号Ｖｔと比較器１０３の出力に加えて、比較器１４の出力が入力される。
【００５９】
以下に、図６に示した本発明に係る第５の実施形態の昇圧コンバータにおける昇圧の動作について説明する。
負荷６がある程度重い通常動作では、出力直流電圧Ｖｏは基準電圧Ｖｒに安定化されており、比較器１４はＬレベルを出力している。このためＮＯＲ回路１０５ｄの出力は比較信号Ｖｔと比較器１０３の出力で決まり、前述の第４の実施形態と同様の動作をする。
【００６０】
次に、負荷６が軽く、主スイッチ３がオフ状態の時に整流器４の電流がゼロに至る不連続モードにおける動作を説明する。このような状態では、誤差増幅器８の出力Ｖｅは０Ｖより高い下限電圧に貼り付いているので、整流器４の電流がゼロに至ると比較器１１は反転し、比較信号ＶｔをＬレベルにする。すると駆動信号ＶｇはＨレベルとなって主スイッチ３がターンオンし、インダクタ２に電流を流してエネルギーを蓄える。主スイッチ３のオン時間はタイマー回路１２ｄで設定された所定値であるので、このオンオフ動作が繰り返されると、出力直流電圧Ｖｏは基準電圧Ｖｒから上昇していく。
【００６１】
出力直流電圧Ｖｏが（Ｖｒ＋ΔＶｒ）を越えると、比較器１４の出力はＬレベルからＨレベルに反転し、ＮＯＲ回路１０５ｄの出力をＬレベルに固定する。即ち、整流器４の電流がゼロに至って比較信号ＶｔをＬレベルにしても、ＲＳラッチ１０６はセットされず、駆動信号ＶｇはＬレベルなので主スイッチ３はオフ状態を維持する。出力コンデンサ５から負荷６への電力供給による放電で出力直流電圧Ｖｏが低下し、（Ｖｒ＋ΔＶｒ）を下回ると、比較器１４の出力はＨレベルからＬレベルに反転し、ＮＯＲ回路１０５ｄは比較信号ＶｔのＬレベルと比較器１０３の出力のＬレベルによって、Ｈレベルを出力してＲＳラッチ１０６をセットする。すると駆動信号ＶｇはＨレベルとなって主スイッチ３はターンオンする。
【００６２】
所定のオン時間だけ主スイッチ３がオンした後ターンオフすると、インダクタ２に蓄えられたエネルギーは整流器４を介して出力コンデンサ５を充電する電流として放出される。出力コンデンサ５の充電によって、再び出力直流電圧Ｖｏが（Ｖｒ＋ΔＶｒ）を越えると、（Ｖｒ＋ΔＶｒ）を下回るまで主スイッチ３のオフ状態が維持される。以上の動作を繰り返すことにより、出力直流電圧Ｖｏは（Ｖｒ＋ΔＶｒ）に安定化される。
ΔＶｒは極力小さいことが望ましいが、重負荷動作時に比較器１４がＨレベルにならないように、重負荷動作時の出力リップル電圧以上に設定しなくてはならない。
【００６３】
（第６の実施形態）
図７は本発明に係る第６の実施形態の昇圧コンバータの回路構成図である。第６の実施形態の昇圧コンバータにおいては、前述の第５の実施形態において説明した、負荷６が軽くて出力電流が少ない条件では、主スイッチ３がオフ状態の時に整流器４の電流がゼロに至る不連続モードにおいて、ΔＶｒを小さくするものである。図７において、図６に示した第５の実施形態に係る昇圧コンバータと同じ構成要素のものについては同じ番号を付与し、その説明を省略する。図７において、図６に示した第５の実施形態の昇圧コンバータと異なるのは、誤差増幅器８の出力Ｖｅの下限電圧よりわずかに高い電圧Ｖｅｌを生成する電圧源回路１５と、誤差増幅器８の出力Ｖｅと電圧Ｖｅｌを比較する比較器１６と、比較器１６の出力Ｖ１６と比較器１４の出力の論理積を出力するＡＮＤ回路１７を付加し、比較器１４の出力の代わりにＡＮＤ回路１７の出力Ｖ１７をタイマー回路１２ｄのＮＯＲ回路１０５ｄに入力する構成とした点である。
【００６４】
以上の構成により、重負荷動作時においては、誤差増幅器８の出力Ｖｅは電圧Ｖｅｌより高く、比較器１６の出力Ｖ１６はＬレベルである。これにより、ΔＶｒを小さく設定して出力リップル電圧によって比較器１４の出力がＨレベルとなっても、ＡＮＤ回路１７の出力Ｖ１７はＬレベルのままであり、ＮＯＲ回路１０５ｄには伝わらない。比較器１４の出力がＨレベルとなって主スイッチ３のオフ時間を延ばすのは、軽負荷となって誤差増幅器８の出力Ｖｅが電圧Ｖｅｌ以下となり、比較器１６の出力Ｖ１６がＨレベルとなる場合だけである。
【００６５】
比較器１６の出力Ｖ１６は、第６の実施形態の昇圧コンバータが軽負荷の不連続モードか重負荷の連続モードかの判定信号となる。不連続モードと連続モードの切替り時に両モードを行き来すると出力リップル電圧の増大などの問題があるので、本発明の昇圧コンバータにおける比較器１６はヒステリシス特性を有することが望ましい。
【００６６】
（第７の実施形態）
図８は本発明に係る第７の実施形態の昇圧コンバータのタイマー回路１２ｅの回路構成図である。第７の実施形態の昇圧コンバータにおいては、不連続モードと連続モードの切替り時に両モードを行き来する現象を回避することができる。図８において、図７に示した第６の実施形態に係る昇圧コンバータと同じ構成要素のものについては同じ番号を付与し、その説明を省略する。図８において、図７に示した第６の実施形態の昇圧コンバータと異なるのは、比較器１６の出力Ｖ１６をゲートに印加されるＮＭＯＳトランジスタ１５０と、コンデンサ１０１とＮＭＯＳトランジスタ１５０のドレインの間に接続された抵抗１５１を付加した点である。
【００６７】
以上の構成により、軽負荷となって比較器１６の出力Ｖ１６がＨレベルとなると、ＮＭＯＳトランジスタ１５０がオン状態となり、コンデンサ１０１と並列に抵抗１５１が接続される。このため主スイッチ３のオン時、即ち、コンデンサ１０１が電流源回路１０２ｂによって充電される時、抵抗１５１へ充電電流が分流されるため、コンデンサ１０１の電圧Ｖ１の上昇速度が遅くなる。このことにより、タイマー回路１２ｅが設定する主スイッチ３のオン時間は、重負荷連続モード時よりも長くなる。主スイッチ３のオン時間が長くなると、インダクタ２に蓄えられるエネルギーは大きくなり、主スイッチ３のオフ時間において出力コンデンサ５を充電する電荷量が増え、出力直流電圧Ｖｏを高くすることになる。出力直流電圧Ｖｏが上昇すると誤差増幅器８の出力Ｖｅはさらに低下するので、不連続モードは深くなり、不連続モードと連続モードの切替り時に両モードを行き来する現象は回避される。
【００６８】
（第８の実施形態）
以上において説明した各実施形態の昇圧コンバータは、整流器としてダイオードを用いて説明してきたが、ＰＭＯＳトランジスタなどを用いた同期整流器とした場合には電流検出器９を低損失化できる。また、同期整流器とした場合には逆方向の電流を流すことができるが、逆方向電流の検出も可能な電流検出器９について、以下に説明する。
【００６９】
図９は本発明に係る第８の実施形態の昇圧コンバータの回路構成図である。図９において、図１（ａ）に示した第１の実施形態に係る昇圧コンバータと同じ構成要素のものについては同じ番号を付与し、その説明を省略する。図９において、図１（ａ）に示した第１の実施形態の昇圧コンバータと異なるのは、図１（ａ）においてはダイオードで表記した整流器４の構成を、ＰＭＯＳトランジスタを用いた同期整流器とし、電流検出器９の詳細な構成を示した点である。整流器４０はＰＭＯＳトランジスタから構成され、制御回路１０からの駆動信号Ｖｇｐによってオンオフ制御される。駆動信号Ｖｇｐは駆動信号Ｖｇと同相であるが、主スイッチ３との同時オンを回避するために休止期間が設けられている。
【００７０】
図９において、電流検出器９は、整流器４０のＰＭＯＳトランジスタと同一基板上に設けられた小サイズのＰＭＯＳトランジスタ９０と、整流器４０のＰＭＯＳトランジスタのソースに正極が接続されたオフセット電圧源回路９１と、オフセット電圧源回路９１の負極とＰＭＯＳトランジスタ９０のソースを入力された差動増幅器９２と、ＰＭＯＳトランジスタ９０のソースにソースが接続されたＰＭＯＳトランジスタ９３と、ＰＭＯＳトランジスタ９３のドレインに接続された抵抗９４とからなる。ＰＭＯＳトランジスタ９０はゲートを接地されたオン状態であり、ドレインを整流器４０のＰＭＯＳトランジスタと共有することによって、整流器４０のＰＭＯＳトランジスタのオン状態においてカレントミラーを構成する。差動増幅器９２の出力は、ＰＭＯＳトランジスタ９３のゲートへ印加される。抵抗９４にはＰＭＯＳトランジスタ９０からＰＭＯＳトランジスタ９３を介して電流が流れ、その電圧降下が電流検出信号Ｖｃとして出力される。
尚、ＰＭＯＳトランジスタ９０はゲートは接地ではなく、整流器４０のＰＭＯＳトランジスタのゲートと共用してもかまわない。
【００７１】
以上の構成により、電流検出信号Ｖｃにより整流器４０を流れる電流を検出できることを説明する。整流器４０を流れる電流をＩ４、整流器４０のＰＭＯＳトランジスタのオン抵抗をＲ４、ＰＭＯＳトランジスタ９０のオン抵抗をＲ９、オフセット電圧源回路９１のオフセット電圧をＶｏｓとする。オン状態にある整流器４０のＰＭＯＳトランジスタの電圧降下は、Ｉ４×Ｒ４ である。差動増幅器９２は入力端子間の電位差を０ＶにするようにＰＭＯＳトランジスタ９３のオン抵抗を調整するので、ＰＭＯＳトランジスタ９０のドレイン−ソース間電圧は、Ｉ４×Ｒ４＋Ｖｏｓ となる。従って、ＰＭＯＳトランジスタ９０からＰＭＯＳトランジスタ９３を介して流れる電流Ｉ９は、次式（９）で表される。
【００７２】
Ｉ９＝Ｉ４×Ｒ４／Ｒ９＋Ｖｏｓ／Ｒ９ （９）
【００７３】
また、抵抗９４の抵抗値をＲ９４とすると、電流検出信号Ｖｃは次式（１０）で表される。
【００７４】
Ｖｃ＝Ｉ４×（Ｒ９４×Ｒ４／Ｒ９）＋Ｖｏｓ×（Ｒ９４／Ｒ９） （１０）
【００７５】
これらの式（９）、（１０）から明らかなように、電流検出信号Ｖｃは整流器４に流れる電流Ｉ４と線形の関係にある。さらに、比較器１１によって誤差信号Ｖｅと比較される際の下限電圧をＶｅｌとすると、検出制御可能なＩ４の下限値Ｉ４ｍｉｎは次式（１１）で表される。
【００７６】
Ｉ４ｍｉｎ＝（Ｖｅｌ×Ｒ９／Ｒ９４−Ｖｏｓ）／Ｒ４ （１１）
【００７７】
式（１１）から、オフセット電圧ＶｏｓをＶｅｌ×Ｒ９／Ｒ９４より大きくすることで、負のＩ４、即ち整流器４０を逆方向に流れる電流も検出制御可能であることがわかる。逆方向電流の検出制御ができると、第６の実施形態や第７の実施形態で説明した不連続モードは不要となる。また、負荷急減などによる出力上昇にも高速に対応できる。
尚、上記の説明では電流検出信号Ｖｃを電圧信号として扱ってきたが、本発明はこれに限定されるものではない。やはり電圧信号としてきた誤差増幅器８の出力Ｖｅを電流に変換することにより、比較器１１を式（９）で表した検出電流Ｉ９と電流比較する構成にしてもよい。
【００７８】
また、式（９）において（Ｒ４／Ｒ９）は、サイズは異なるが同じ構成のＰＭＯＳトランジスタのオン抵抗の比なので、温度特性などによるバラツキや変動を抑制できる。同様にオフセット電圧Ｖｏｓも、同じ構成のＰＭＯＳトランジスタをオン状態し、定電流を流して得られる電圧降下を用いることで、（Ｖｏｓ／Ｒ９）の温度特性などによるバラツキや変動を抑制することができる。
【産業上の利用可能性】
【００７９】
以上説明したように、本発明は、各種電子機器に直流電圧を供給する昇圧電源回路等に有用である。
【図面の簡単な説明】
【００８０】
【図１】（ａ）は第１の実施形態の昇圧コンバータの回路構成図、（ｂ）は第１の実施形態の昇圧コンバータの動作波形図。
【図２】第１の実施形態に係る昇圧コンバータのタイマー回路１２の回路構成図。
【図３】（ａ）は第２の実施形態の昇圧コンバータのタイマー回路１２ａの回路構成図、（ｂ）は第２の実施形態の昇圧コンバータのタイマー回路１２ａの動作波形図。
【図４】（ａ）は第３の実施形態の昇圧コンバータのタイマー回路１２ｂの回路構成図、（ｂ）はタイマー回路１２ｂの電流源回路１０２ｂの回路構成図、（ｃ）はタイマー回路１２ｂの電圧源回路１０４ｂの回路構成図。
【図５】（ａ）は第４の実施形態の昇圧コンバータのタイマー回路１２ｃの回路構成図、（ｂ）は第４の実施形態の昇圧コンバータのタイマー回路１２ｃの動作波形図。
【図６】第５の実施形態の昇圧コンバータの回路構成図。
【図７】第６の実施形態の昇圧コンバータの回路構成図。
【図８】第７の実施形態の昇圧コンバータのタイマー回路１２ｅの回路構成図。
【図９】第８の実施形態の昇圧コンバータの回路構成図。
【図１０】従来の昇圧コンバータの回路構成図。
【符号の説明】
【００８１】
１ 入力直流電源
２ インダクタ
３ 主スイッチ
４ 整流器
５ 平滑手段
６ 負荷
７ 基準電圧源
８ 誤差増幅器
９ 電流検出器
１０ 制御回路
１１ 比較器
１２、１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ タイマー回路
１３ 電圧源回路
１４ 比較器
１５ 電圧源回路
１６ 比較器
１７ ＡＮＤ回路
【技術分野】
【０００１】
本発明は、カレントモード制御方式の昇圧コンバータに関する。
【背景技術】
【０００２】
携帯機器のような電子機器はバッテリを電力源とし、このバッテリ電圧を昇圧コンバータによって所望の電圧に昇圧変換して、各種電子回路への電源電圧としている。昇圧コンバータは、インダクタと主スイッチと整流器から構成されるスイッチング式のＤＣ−ＤＣコンバータであり、その制御方式としては安定性に優れたカレントモード制御方式が知られている。図１０に示したものは、特許文献１の図４に記載されたカレントモード制御方式の昇圧コンバータの回路構成図である。
【０００３】
図１０に示した従来の昇圧コンバータは、入力直流電圧Ｖｉを供給する入力直流電源２０１と、入力直流電源２０１に並列に直列接続されたインダクタ２０２と主スイッチ２０３と、主スイッチ２０３とインダクタ２０２との接続点と昇圧コンバータの出力との間に接続された整流器であるダイオード２１４と、出力直流電圧Ｖｏを負荷２０６に供給する出力コンデンサ２０５と、基準電圧Ｖｒを出力する基準電圧源２０７と、出力直流電圧Ｖｏと基準電圧Ｖｒを入力されて誤差信号Ｖｅを出力する誤差増幅器２１８と、インダクタ２０２の電流を検出して電流検出信号Ｖｃを出力する電流検出器２１９と、誤差信号Ｖｅと電流検出信号Ｖｃを入力されて主スイッチ２０３をオンオフする駆動回路２１０とから構成される。
【０００４】
以上のような構成により、駆動回路２１０は、電流検出信号Ｖｃが誤差信号Ｖｅに追従するように主スイッチ２０３をオンオフ制御する。このことにより、出力直流電圧Ｖｏが基準電圧Ｖｒと等しくなるように、インダクタ２０２の電流が調整される。昇圧コンバータに限らず、カレントモード制御方式はインダクタを等価的に電流源とするために、出力コンデンサとのＬＣ共振の制御動作への影響を抑制することができる。このことにより、カレントモード制御方式は、制御安定性や応答性に優れたＤＣ−ＤＣコンバータを実現することができる。
【０００５】
尚、特許文献１は電流検出器とその挿入位置に特徴を有するものであり、カレントモード制御方式の昇圧コンバータとして図１０に示した昇圧コンバータの他、インダクタの出力側に電流検出器が挿入されている昇圧コンバータや、主スイッチと直列に電流検出器が挿入されている昇圧コンバータが開示されている。
【特許文献１】特開２０００−１３４９２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のカレントモード制御方式の昇圧コンバータは、インダクタや主スイッチの電流を検出し、そのピーク値を制御することによって出力を安定化させていた。このため、主スイッチは必ずオン状態となって電流を流す必要があり、最小オン時間（最小デューティ比）が存在する。デューティ比とは１スイッチング周期に占めるオン時間の割合である。通常の動作においてはデューティ比が大きいほど出力直流電圧Ｖｏは高くなる。換言すれば、昇圧コンバータの昇圧比（Ｖｏ／Ｖｉ）は、デューティ比が大きいほど大きくなる。逆にデューティ比が小さいほど昇圧比は小さくなり、１に近づく。昇圧コンバータにとって最小デューティ比の存在は、入出力電圧が近い場合に、出力の安定化の障害になるという問題がある。
【０００７】
また、検出電流が制御したい目標値に達するまでは主スイッチのオン状態を続けようとするために、何らかの制限を設けなければデューティ比１の状態に陥る。昇圧コンバータにおいて、デューティ比が１になると整流器を介して電力が出力できないことは、回路構成から自明である。さらに主スイッチなどの導通時の抵抗や配線抵抗も含む抵抗成分の影響によって、昇圧比にも上限があり、この上限昇圧比に至らないように最大デューティ比の設定が必要となる。
【０００８】
前記に鑑み、本発明は、最小デューティ比をゼロもしくは充分小さな値まで絞ることが可能であり、最大デューティ比の設定が容易なカレントモード制御方式の昇圧コンバータの提供を目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するため、本発明に係る昇圧コンバータは、直列接続されたインダクタと主スイッチと、前記主スイッチの両端電圧を整流平滑する整流器と、平滑部とを有し、前記主スイッチのオンオフ動作によって、前記インダクタに入力された入力直流電圧を昇圧変換して前記平滑部から出力直流電圧を出力する昇圧コンバータであって、
前記整流器の電流に応じた電流検出信号を生成する電流検出器と、前記出力直流電圧に応じた誤差信号を生成する誤差増幅器と、前記電流検出信号と前記誤差信号に基づいて前記主スイッチをオンオフする制御回路とを備える。この構成によって、三角波状に増減するインダクタ電流の谷値を制御するので、出力安定化のために調整されるのは主スイッチのオフ時間となる。
【００１０】
ここで、前記制御回路は、所定のオン時間を設定し、前記所定のオン時間だけ前記主スイッチをオン状態とし、前記電流検出信号が前記誤差信号に至るまでの期間は前記主スイッチをオフ状態とするよう構成してもよい。この構成によって、主スイッチのオン時間の設定は自由であり、最小デューティ比をゼロもしくは充分小さな値まで絞ることができる。
【００１１】
さらに、前記制御回路は、所定のオン時間と所定のオフ時間を設定し、前記所定のオン時間だけ前記主スイッチをオン状態とし、前記所定のオフ時間又は前記電流検出信号が前記誤差信号に至るまでの期間は前記主スイッチをオフ状態とするよう構成してもよい。この構成によって、最小デューティ比をゼロもしくは充分小さな値まで絞ることができ、最大デューティ比も容易に設定できる。
【００１２】
また、前記制御回路は、前記入力直流電圧が高いほど前記所定のオン時間を短く設定する構成としてもよい。この構成によって、入力直流電圧によるスイッチング周波数の変動や出力リップルを補正することができる。
【００１３】
また、前記制御回路は、前記出力直流電圧の目標値が高いほど前記所定のオン時間を長く設定する構成としてもよい。この構成によって、出力直流電圧の目標値によるスイッチング周波数の変動や出力リップルを補正することができる。
【００１４】
また、前記制御回路は、前記所定のオン時間と前記所定のオン時間を含む所定の期間を設定し、前記所定のオフ時間は前記所定の期間と前記所定のオン時間との時間差によって設定される構成としてもよい。この構成によって、最小デューティ比をゼロもしくは充分小さな値まで絞ることができ、最大デューティ比も容易に設定できる。
【００１５】
また、前記誤差増幅器は、前記出力直流電圧と目標値との誤差を増幅した誤差信号を生成し、前記制御回路は、前記出力直流電圧が前記目標値以上の所定値を越えると、前記所定値を下回るまでは前記主スイッチをオフ状態とする構成にしてもよい。また、前記制御回路は、前記誤差信号が所定のレベル以下であり、且つ前記出力直流電圧が前記目標値以上の所定値を越えたとき、前記所定値を下回るまでは前記主スイッチをオフ状態とする構成にしてもよい。さらに前記制御回路は、前記誤差信号が所定のレベル以下の場合、前記所定のオン時間を長くする構成にしてもよい。上記の構成により、インダクタ電流の谷値制御の問題点である軽負荷時不連続モードにおいても良好に出力安定化が可能となる。
【００１６】
また、前記整流器は、前記主スイッチと交互にオンオフする整流トランジスタであり、前記電流検出器は、少なくとも導通時において前記整流トランジスタとカレントミラーを構成する検出トランジスタを備え、前記検出トランジスタの電流に基づいて前記電流検出信号を生成する構成としてもよい。また、前記電流検出器は、前記整流トランジスタと前記検出トランジスタの各電流流出端子の電圧が入力される差動増幅器と、前記差動増幅器の出力によって導通抵抗が調整される調整トランジスタとを備え、前記検出トランジスタの電流流出端子に前記調整トランジスタを接続し、前記調整トランジスタを介して流れる前記検出トランジスタの電流に基づいて前記電流検出信号を生成する構成としてもよい。また、前記電流検出器の前記差動増幅器は、入力端子間に所定のオフセット電圧が設けられた構成としてもよい。上記の構成によって、低損失且つ高精度に、逆方向も含む整流器の電流を検出することができる。
【発明の効果】
【００１７】
本発明によれば、最小デューティ比をゼロもしくは充分小さな値まで絞ることが可能であり、最大デューティ比の設定が容易なカレントモード制御方式の昇圧コンバータを提供することができる。
本発明に係る昇圧コンバータによると、主スイッチのオン時間を任意に設定または調整でき、三角波状に増減するインダクタ電流の谷値を制御するので、出力安定化のために調整されるのは主スイッチのオフ時間となる。このことにより最小デューティ比をゼロもしくは充分小さな値まで絞ることができ、また、最大デューティ比も容易に設定できる。さらに、スイッチング周波数の変動や出力リップルを補正することができる。
【発明を実施するための最良の形態】
【００１８】
（第１の実施形態）
以下、本発明に係る第１の実施形態の昇圧コンバータについて、図面を参照しながら説明する。図１（ａ）は本発明の第１の実施形態に係る昇圧コンバータの回路構成図であり、（ｂ）はその動作波形図である。
【００１９】
図１（ａ）において、１はバッテリなどの入力直流電源であり、入力直流電圧Ｖｉを供給する。２はインダクタであり、入力直流電源１に接続される。インダクタ２のインダクタンスをＬとする。３は主スイッチであり、インダクタ２の他端に接続され、駆動信号Ｖｇでオンオフされる。４は整流器であり、インダクタ２と主スイッチ３との接続点に一端が接続される。５は平滑手段である出力コンデンサであり、整流器４の他端に接続され負荷６に出力直流電圧Ｖｏを供給する。７は基準電圧源、８は誤差増幅器であり、出力直流電圧Ｖｏと基準電圧源７の電圧差を比較増幅して誤差信号Ｖｅを生成する。誤差信号Ｖｅは、出力直流電圧Ｖｏが基準電圧Ｖｒより高くなると低下し、出力直流電圧Ｖｏが基準電圧Ｖｒより低くなると上昇する。９は電流検出器であり、整流器４に流れる電流を検出して電流検出信号Ｖｃを生成する。１０は制御回路であり、比較器１１とタイマー回路１２を備える。比較器１１は、誤差信号Ｖｅと電流検出信号Ｖｃを比較して比較信号Ｖｔを出力する。比較信号Ｖｔは、誤差信号Ｖｅ＜電流検出信号Ｖｃの時にＨレベルになる。タイマー回路１２は所定のオン時間Ｔｏｎを設定し、比較信号Ｖｔに基づいて主スイッチ３をターンオンし、オン時間後にターンオフする駆動信号Ｖｇを出力する。具体的には、比較信号Ｖｔの立下りを検出すると駆動信号ＶｇをＨレベルにし、所定のオン時間Ｔｏｎ後に駆動信号ＶｇをＬレベルにする。
図１（ｂ）には、破線で示した誤差信号Ｖｅと電流検出信号Ｖｃ、比較信号Ｖｔ、駆動信号Ｖｇを示す。
【００２０】
図２はタイマー回路１２の回路構成図である。図２において、１００はＮＭＯＳトランジスタであり、１０１はコンデンサであり、ＮＭＯＳトランジスタ１００のオン時には短絡放電される。１０２は電流源回路であり、コンデンサ１０１を定電流充電する。１０３は比較器であり、非反転入力端子にコンデンサ１０１の電位が入力される。１０４は基準電圧源であり、比較器１０３の反転入力端子に基準電圧Ｖ４を印加する。１０５はＮＯＲ回路であり、比較信号Ｖｔと比較器１０３の出力とのＮＯＲ信号を生成する。１０６はＲＳラッチ回路であり、ＮＯＲ回路１０５の出力によってセットされ、比較器１０３の出力によってリセットされ、駆動信号Ｖｇを出力する。１０７はインバータであり、駆動信号Ｖｇを反転してＮＭＯＳトランジスタ１００のゲートに印加する。
【００２１】
以下に、図１及び図２を用いて本発明に係る第１の実施形態の昇圧コンバータの動作について説明する。
まず図１（ａ）において主スイッチ３のオン状態の時、インダクタ２には入力直流電圧Ｖｉが印加され、インダクタ２には増加する電流が流れるとともにエネルギーが蓄積される。後述するタイマー回路１２によって、所定のオン時間に至ると駆動信号ＶｇはＬレベルとなって主スイッチ３はターンオフする。
図１（ａ）において主スイッチ３がオフ状態になると、入力直流電源１から整流器４を介して出力コンデンサ５を充電しながら減少する電流が流れ、インダクタ２に蓄えられたエネルギーは放出される。この整流器４を流れる電流は出力コンデンサ５によって直流に平滑されて負荷６へ供給される。また、整流器４を流れる電流は電流検出器９によって検出され、図１（ｂ）に示すように、その電流に応じた電流検出信号Ｖｃが生成される。
【００２２】
一方、出力コンデンサ５の電圧、即ち出力直流電圧Ｖｏは、基準電圧源７の基準電圧Ｖｒとの電圧差を誤差増幅器８によって増幅され、誤差信号Ｖｅとして出力される。制御回路１０では、比較器１１によって、電流検出信号Ｖｃと誤差信号Ｖｅが比較される。主スイッチ３のオフ状態において整流器４に流れるインダクタ電流は減少するが、電流検出信号Ｖｃは誤差信号Ｖｅより高く、比較器１１の出力である比較信号ＶｔはＨレベルである。
【００２３】
図２において、駆動信号ＶｇがＬレベルで比較信号ＶｔがＨレベルの時、ＮＭＯＳトランジスタ１００はオン状態にあり、ＮＯＲ回路１０５はＬレベルを出力し、また、コンデンサ１０１は短絡放電されている。このためコンデンサ１０１の電位は基準電圧源１０４の電圧Ｖ４より低く、比較器１０３はＬレベルを出力している。したがって、ＲＳラッチ１０６は駆動信号ＶｇのＬレベルを維持している。
やがて整流器４に流れるインダクタ電流の減少とともに電流検出信号Ｖｃも低下し、図１（ｂ）に示すように、誤差信号Ｖｅを下回ると、比較器１１の出力である比較信号ＶｔはＨレベルからＬレベルに変化する。比較信号ＶｔがＬレベルになると、図２のＮＯＲ回路１０５の出力がＨレベルになり、ＲＳラッチ１０６がセットされて駆動信号ＶｇがＨレベルになる。駆動信号ＶｇがＨレベルになると、主スイッチ３がターンオンする。同時に図２のＮＭＯＳトランジスタ１００がオフ状態となり、コンデンサ１０１は電流源回路１０２の電流によって充電され、その電位が徐々に上昇する。
【００２４】
主スイッチ３のオン状態において、上昇するコンデンサ１０１の電位が電圧Ｖ４を越えると、比較器１０３の出力はＨレベルになり、ＲＳラッチ１０６がリセットされて駆動信号ＶｇがＬレベルになる。駆動信号ＶｇがＬレベルになると、主スイッチ３がターンオフする。主スイッチ３のオン時間Ｔｏｎは、コンデンサ１０１の短絡状態が解除されてから電圧Ｖ４に至るまでの充電時間にほぼ等しく、これはコンデンサ１０１の静電容量Ｃ１と電流源回路１０２の出力する定電流値Ｉ２と基準電圧源１０４の電圧Ｖ４を用いて、以下のように表される。
【００２５】
Ｔｏｎ＝Ｃ１×Ｖ４／Ｉ２ （１）
【００２６】
誤差信号Ｖｅは、出力直流電圧Ｖｏが基準電圧Ｖｒより高くなると低下し、出力直流電圧Ｖｏが基準電圧Ｖｒより低くなると上昇する。従って、出力直流電圧Ｖｏが基準電圧Ｖｒより高くなると、誤差信号Ｖｅは低下し、主スイッチ３のオフ時間が延びてインダクタ電流が減少し、出力直流電圧Ｖｏが低下する。以上のような動作によって、出力直流電圧Ｖｏが基準電圧Ｖｒに等しくなるように、整流器４に流れる電流、即ちインダクタ電流の谷値を制御する。結果的に、オフ時間が制御されることにより、出力直流電圧Ｖｏは安定化される。
【００２７】
以上のように、第１の実施形態の昇圧コンバータによれば、主スイッチのオン時間は所定値に固定されるものの、オフ時間が調整される。このため、スイッチング周波数の変動さえ許容すれば、広範なデューティ比の変動が可能となり、最小デューティ比の制約は実質的に無くなる。さらに、主スイッチのオン時間が所定値に固定されると、１スイッチング周期に占める出力コンデンサ５の充放電電荷がほぼ一定となるので、出力直流電圧Ｖｏに重畳される交流成分である出力リップル電圧の入力条件による変動が抑制されるという効果も奏する。
尚、例えば誤差電圧Ｖｅに上限値を設けるなどの手段によって、最大出力電流の制限が可能であることは自明であろう。
【００２８】
（第２の実施形態）
図３（ａ）は本発明に係る第２の実施形態の昇圧コンバータにおけるタイマー回路１２ａの回路構成図である。第２の実施形態におけるタイマー回路１２ａは、前述の第１の実施形態のタイマー回路１２のオン時間設定機能に加えて、最小オフ時間を設定し得るものである。第２の実施形態の昇圧コンバータにおいて、タイマー回路１２ａ以外の構成は前述の第１の実施形態の構成と同様であるため、図３（ａ）において、図１（ａ）に示した入力直流電源１、インダクタ２、主スイッチ３、整流器４、平滑手段５、負荷６、基準電圧源７、誤差増幅器８及び電流検出器９は省略している。また、制御回路１０の比較器１１も同様の構成であるため省略している。図３（ａ）の第２の実施形態に係る昇圧コンバータのタイマー回路１２ａにおいて、第１の実施形態に係る昇圧コンバータと同じ構成要素のものについては同じ番号を付与し、その説明を省略する。第２の実施形態の昇圧コンバータのタイマー回路１２ａが、図２の第１の実施形態の昇圧コンバータのタイマー回路１２の構成と異なるのは、比較器１０３の出力でセットされるＲＳラッチ１０８と、比較器１０３の出力を所定時間だけ遅延させてＲＳラッチ１０８をリセットする遅延回路１０９とを設け、ＮＯＲ回路１０５にＲＳラッチ１０８の出力と比較信号Ｖｔが入力され、ＲＳラッチ１０８の出力がＲＳラッチ１０６をリセットするように構成した点である。
【００２９】
図３（ｂ）は図３（ａ）の比較信号Ｖｔ、コンデンサ１０１の電圧Ｖ１と電圧Ｖ４、比較器１０３の出力Ｖ１０３、遅延回路１０９の出力Ｖ１０９、ＲＳラッチ１０８の出力Ｖ１０８、駆動信号Ｖｇを示す動作波形図である。
【００３０】
以下に、図３（ａ）に示した本発明の昇圧コンバータの第２の実施形態を示すタイマー回路１２ａの動作を、図３（ｂ）の動作波形図を用いて説明する。
まず、図３（ａ）において駆動信号ＶｇがＬレベルで、主スイッチ３がオフ状態の時、整流器４に流れるインダクタ電流の減少とともに電流検出信号Ｖｃも低下し、誤差信号Ｖｅを下回ると、比較信号ＶｔはＨレベルからＬレベルに変化する。比較信号ＶｔがＬレベルになると、ＮＯＲ回路１０５の出力がＨレベルになり、ＲＳラッチ１０６がセットされて駆動信号ＶｇがＨレベルになる。駆動信号ＶｇがＨレベルになると、主スイッチ３がターンオンする。同時に図２のＮＭＯＳトランジスタ１００がオフ状態となり、コンデンサ１０１は電流源回路１０２の電流によって充電される。
【００３１】
上昇するコンデンサ１０１の電圧Ｖ１が電圧Ｖ４を越えると、比較器１０３の出力はＨレベルになり、ＲＳラッチ１０８がセットされてＨレベルを出力するので、ＲＳラッチ１０６がリセットされて駆動信号ＶｇがＬレベルになる。駆動信号ＶｇがＬレベルになると、主スイッチ３がターンオフする。主スイッチ３のオン時間Ｔｏｎは、コンデンサ１０１の短絡状態が解除されてから電圧Ｖ４に至るまでの充電時間にほぼ等しくなる。この主スイッチ３のオン時間Ｔｏｎは、コンデンサ１０１の静電容量Ｃ１と電流源回路１０２の出力する定電流値Ｉ２と基準電圧源１０４の電圧Ｖ４を用いて、前述の式（１）のように表されるのは第１の実施形態と同様である。
【００３２】
主スイッチ３がオフ状態になると、整流器４にインダクタ電流が流れて電流検出信号Ｖｃが発生し、比較器１１の出力である比較信号ＶｔはＨレベルになる。この時、ＮＯＲ回路はＬレベルを出力し、また、ＮＭＯＳトランジスタ１００はオン状態となってコンデンサ１０１は短絡放電される。このためコンデンサ１０１の電圧Ｖ１は基準電圧源１０４の電圧Ｖ４より低くなり、比較器１０３はＬレベルになる。従って、比較器１０３の出力Ｖ１０３は、主スイッチ３のターンオフ時に発生するワンショットパルスとなる。
【００３３】
このワンショットパルスの比較器１０３の出力Ｖ１０３は、遅延回路１０９を介して所定時間遅れてＲＳラッチ１０８をリセットする。Ｖ１０３の遅延信号によってリセットされるまでＲＳラッチ１０８の出力はＨレベルであるので、この期間は比較信号ＶｔのレベルによらずＮＯＲ回路１０５はＬレベルを出力する。即ち、ＲＳラッチ１０６は駆動信号ＶｇのＬレベルを維持する最小オフ時間ＴｏｆｆＭＩＮが設定できる。電流検出信号Ｖｃが誤差信号Ｖｅを下回って比較信号ＶｔがＬレベルになることを検知して、ＲＳラッチ１０６が駆動信号ＶｇをＨレベルにするのは、この最小オフ時間ＴｏｆｆＭＩＮが終了した後である。図３（ｂ）の右側の波形ではこの様子を表した。
出力直流電圧Ｖｏが基準電圧Ｖｒに等しくなるように、整流器４に流れる電流、即ちインダクタ電流の谷値を制御する。結果的にオフ時間が制御されることにより、出力直流電圧Ｖｏは安定化されるのは、第１の実施形態と同様である。
【００３４】
以上のように、第２の実施形態の昇圧コンバータは、遅延回路で設定された遅延時間だけ最小オフ時間を設定することができ、オン時間を所定値に設定していることから、最大デューティ比を容易に設定することができる。
【００３５】
（第３の実施形態）
図４（ａ）は本発明に係る第３の実施形態の昇圧コンバータのタイマー回路１２ｂの回路構成図であり、前述の第２の実施形態のタイマー回路１２ａに加えて、入出力直流電圧によってオン時間を補正し得るものである。図４において、図３（ａ）に示した第２の実施形態に係る昇圧コンバータのタイマー回路１２ａと同じ構成要素のものについては同じ番号を付与し、その説明を省略する。第３の実施形態の昇圧コンバータのタイマー回路１２ｂが図３（ａ）のタイマー回路１２ａの構成と異なるのは、電流源回路１０２ｂと電圧源回路１０４ｂの構成であり、電流源回路１０２ｂの回路構成を図４（ｂ）に、電圧源回路１０４ｂの回路構成を図４（ｃ）に示す。
【００３６】
図４（ｂ）において、電流源回路１０２ｂは、抵抗１２０、抵抗１２１、差動増幅器１２２、抵抗１２３とＰＭＯＳトランジスタ１２４からなり、抵抗１２０と抵抗１２１は出力直流電圧Ｖｏを分圧して差動増幅器１２２の非反転入力端子に印加し、差動増幅器１２２の反転入力端子と出力端子の間には抵抗１２３が接続され、ＰＭＯＳトランジスタ１２４のソースは差動増幅器１２２の反転入力端子に接続され、ＰＭＯＳトランジスタ１２４のゲートは差動増幅器１２２の出力に接続され、ＰＭＯＳトランジスタ１２４のドレインから電流Ｉ２が出力される。抵抗１２０と抵抗１２１による分圧比をαとすると、差動増幅器１２２の非反転入力端子に印加される電圧はα×Ｖｏとなる。差動増幅器１２２はその入力端子電圧が等しくなるように動作するので、抵抗１２３の抵抗値をＲ１とすると、ＰＭＯＳトランジスタ１２４のドレインから出力される電流Ｉ２は、出力直流電圧Ｖｏに比例した次式（２）のように表される。
【００３７】
Ｉ２＝（１−α）×Ｖｏ／Ｒ１ （２）
【００３８】
図４（ｃ）において、電圧源回路１０４ｂは、抵抗１４０、抵抗１４１、差動増幅器１４２、抵抗１４３、ＰＭＯＳトランジスタ１４４、抵抗１４５、抵抗１４６、差動増幅器１４７、抵抗１４８、ＮＭＯＳトランジスタ１４９と抵抗１５０を有する。抵抗１４０、抵抗１４１、差動増幅器１４２、抵抗１４３とＰＭＯＳトランジスタ１４４の構成は電流源回路１０２ｂと同様である。従って、抵抗１４０と抵抗１４１による分圧比をβとし、抵抗１４３の抵抗値をＲ２とすると、ＰＭＯＳトランジスタ１４４のドレインから出力される電流Ｉ３は、出力直流電圧Ｖｏに比例した次式（３）のように表される。
【００３９】
Ｉ３＝（１−β）×Ｖｏ／Ｒ２ （３）
【００４０】
一方、抵抗１４５と抵抗１４６は入力直流電圧Ｖｉを分圧して差動増幅器１４７の非反転入力端子に印加し、差動増幅器１４７の反転入力端子と接地端子の間には抵抗１４８が接続され、ＮＭＯＳトランジスタ１４９のソースは差動増幅器１４７の反転入力端子に接続され、ＮＭＯＳトランジスタ１４９のゲートは差動増幅器１４７の出力に接続され、ＮＭＯＳトランジスタ１４９のドレインへ電流Ｉ４が流入される。抵抗１４５と抵抗１４６による分圧比を（１−β）とすると、差動増幅器１４７の非反転入力端子に印加される電圧は（１−β）×Ｖｏとなる。差動増幅器１４７はその入力端子電圧が等しくなるように動作するので、抵抗１４８の抵抗値を抵抗１４３と等しいＲ２とすると、ＮＭＯＳトランジスタ１４９のドレインへ流入される電流Ｉ４は、入力直流電圧Ｖｉに比例した次式（４）のように表される。
【００４１】
Ｉ４＝（１−β）×Ｖｉ／Ｒ２ （４）
【００４２】
ＰＭＯＳトランジスタ１４４のドレインとＮＭＯＳトランジスタ１４９のドレインは接続され、その接続点から抵抗１５０を介して接地される。この構成により抵抗１５０には、ＰＭＯＳトランジスタ１４４のドレインから出力される電流Ｉ３とＮＭＯＳトランジスタ１４９のドレインへ流入される電流Ｉ４の差電流（Ｉ３−Ｉ４）が流れる。抵抗１５０の電圧降下を電圧Ｖ４として出力するので、抵抗１５０の抵抗値を抵抗１４３や抵抗１４８と等しいＲ２とすると、電圧Ｖ４は入出力電圧差（Ｖｏ−Ｖｉ）に比例した次式（５）のように表される。
【００４３】
Ｖ４＝（Ｉ３−Ｉ４）×Ｒ２＝（１−β）×（Ｖｏ−Ｖｉ） （５）
【００４４】
以上のように本実施形態の昇圧コンバータは、コンデンサ１０１を出力直流電圧Ｖｏに比例した電流で充電し、その充電終了電圧Ｖ４を入出力電圧差（Ｖｏ−Ｖｉ）に比例させることによって、オン時間Ｔｏｎを入出力電圧差（Ｖｏ−Ｖｉ）／Ｖｏに比例させることができる。昇圧コンバータの安定動作時において、入出力電圧の関係は、次式（６）で表せることが知られている。
【００４５】
Ｖｏ／Ｖｉ＝Ｔ／（Ｔ−Ｔｏｎ） （６）
【００４６】
ここで、Ｔはスイッチング周期であり、この関係からスイッチング周期Ｔとオン時間Ｔｏｎの関係は、次式（７）のように表される。
【００４７】
Ｔｏｎ／Ｔ＝（Ｖｏ−Ｖｉ）／Ｖｏ （７）
【００４８】
従って、オン時間Ｔｏｎを入出力電圧差（Ｖｏ−Ｖｉ）／Ｖｏに比例させることによって、入出力電圧の設定変更または変動に伴うスイッチング周期Ｔの変動、即ちスイッチング周波数の変動を抑制することができる。スイッチング周波数の大きな変動は、スイッチングノイズ等の広帯域化となるので、特にAＶ機器や通信機器などの分野ではその対策が大きな課題となる。本実施形態のようにスイッチング周波数の変動を抑制することによる効果は大きい。
【００４９】
尚、昇圧コンバータの動作開始時においては、Ｖｏ−Ｖｉ≒０Ｖ であることを考慮すれば、コンデンサ１０１の充電電流や充電終了電圧Ｖ４を設定するパラメータに用いた出力直流電圧Ｖｏの代わりに、出力直流電圧Ｖｏの目標値を用いてもよい。
【００５０】
（第４の実施形態）
図５（ａ）は本発明に係る第４の実施形態の昇圧コンバータのタイマー回路１２ｃの回路構成図であり、前述の第３の実施形態のタイマー回路１２ｂの入出力直流電圧によるオン時間の補正機能に加え、また最小オフ時間設定機能に代えて、最小周期を設定することによる最大デューティ比のより高性能な制限を実現するものである。図５（ａ）において、図４（ａ）に示した第３の実施形態に係る昇圧コンバータのタイマー回路１２ｂと同じ構成要素のものについては同じ番号を付与し、その説明を省略する。第４の実施形態の昇圧コンバータのタイマー回路１２ｃが図４（ａ）のタイマー回路１０ｂの構成と異なるのは、インバータ１０７とＲＳラッチ１０８と遅延回路１０９を取り除き、代わりに比較器１０３の出力がＲＳラッチ１０６を直接リセットし、電圧源回路１１０と比較器１１１とＲＳラッチ１１２を付加した点である。
【００５１】
比較器１１１は、コンデンサ１０１の電圧と電圧源回路１１０の電圧Ｖ１０を比較し、コンデンサ１０１の電圧がＶ１０を越すとＲＳラッチ１１２をセットする。ＲＳラッチ１１２はＮＯＲ回路１０５の出力によってリセットされ、その出力はＮＭＯＳトランジスタ１００のゲートに接続される。
【００５２】
図５（ｂ）は図５（ａ）の比較信号Ｖｔ、コンデンサ１０１の電圧Ｖ１と電圧Ｖ４及び電圧Ｖ１０、比較器１０３の出力Ｖ１０３、比較器１１１の出力Ｖ１１１、ＲＳラッチ１１２の出力Ｖ１１２、駆動信号Ｖｇを示す動作波形図である。以下に、図５（ａ）に示した本発明の昇圧コンバータの第４の実施形態を示すタイマー回路１２ｃの動作を、図５（ｂ）の動作波形図を用いて説明する。
まず、図５（ａ）において、駆動信号ＶｇがＬレベル、比較信号ＶｔがＨレベル、比較器１０３の出力Ｖ１０３がＬレベルであり、ＲＳラッチ１１２の出力はＨレベルでＮＭＯＳトランジスタ１００はオン状態でコンデンサ１０１は短絡放電され、その電圧Ｖ１は０Ｖになっているものとする。主スイッチ３はオフ状態であり、整流器４に流れるインダクタ電流の減少とともに電流検出信号Ｖｃも低下し、誤差信号Ｖｅを下回ると、比較信号ＶｔはＨレベルからＬレベルに変化する。比較信号ＶｔがＬレベルになると、ＮＯＲ回路１０５の出力がＨレベルになり、ＲＳラッチ１０６がセットされて駆動信号ＶｇがＨレベルになる。駆動信号ＶｇがＨレベルになると、主スイッチ３がターンオンする。同時にＲＳラッチ１１２はリセットされてＬレベルを出力し、ＮＭＯＳトランジスタ１００がオフ状態となり、コンデンサ１０１は電流源回路１０２ｂの電流によって充電される。
【００５３】
上昇するコンデンサ１０１の電圧Ｖ１が電圧Ｖ４を越えると、比較器１０３の出力はＨレベルになり、ＲＳラッチ１０６がリセットされて駆動信号ＶｇがＬレベルになる。駆動信号ＶｇがＬレベルになると、主スイッチ３がターンオフする。主スイッチ３のオン時間Ｔｏｎは、コンデンサ１０１の短絡状態が解除されてから電圧Ｖ４に至るまでの充電時間にほぼ等しく、これはコンデンサ１０１の静電容量Ｃ１と電流源回路１０２ｂの出力する定電流値Ｉ２と基準電圧源１０４の電圧Ｖ４を用いて、前述の式（１）のように表されるのは第１の実施形態と同様である。
【００５４】
主スイッチ３がオフ状態になると、整流器４にインダクタ電流が流れて電流検出信号Ｖｃが発生し、比較信号ＶｔはＨレベルになる。この時、ＮＯＲ回路１０５はＬレベルを出力する。コンデンサ１０１の電圧Ｖ１は基準電圧源１０４の電圧Ｖ４を越えて上昇を続ける。上昇するコンデンサ１０１の電圧Ｖ１が電圧Ｖ１０を越えると、比較器１１１の出力はＨレベルになり、ＲＳラッチ１１２がセットされてＨレベルを出力する。するとＮＭＯＳトランジスタ１００はオン状態となり、コンデンサ１０１を短絡放電する。コンデンサ１０１の電圧Ｖ１は電圧Ｖ４を下回るので、比較器１０３の出力Ｖ１０３はＬレベルとなり、ＲＳラッチ１０６のセット入力を受け付けるようになる。コンデンサ１０１の電圧Ｖ１が電圧Ｖ４を越えてから電圧Ｖ１０に至るまでの期間は、比較信号ＶｔのレベルによらずＮＯＲ回路１０５はＬレベルを出力する。即ち、ＲＳラッチ１０６は駆動信号ＶｇのＬレベルを維持する最小オフ時間となる。電流検出信号Ｖｃが誤差信号Ｖｅを下回って比較信号ＶｔがＬレベルになることを検知して、ＲＳラッチ１０６が駆動信号ＶｇをＨレベルにするのは、この最小オフ時間が終了した後である。
【００５５】
但し、第４の実施形態の昇圧コンバータにおける最小オフ時間は、上述のようにオン時間によって変わる。これは本実施形態が最初周期Ｔｍｉｎを設定しているからである。最初周期Ｔｍｉｎはコンデンサ１０１の静電容量Ｃ１、電流源回路１０２ｂの電流Ｉ２、電圧源回路１１０の電圧Ｖ１０を用いて、次式（８）のように表される。
【００５６】
Ｔｍｉｎ＝Ｃ１×Ｖ１／Ｉ２ （８）
【００５７】
以上のように第４の実施形態の昇圧コンバータは、最小周期を設定することができ、オン時間を所定値に設定していることから、最大デューティ比を容易に設定することができる。また、最小周期の設定により、高入力時のようにオン時間が短くなると最小オフ時間が長くなる、即ち、高入力ほど最大デューティ比を小さく設定できる。
【００５８】
（第５の実施形態）
以上において説明した各実施形態の昇圧コンバータは、整流器４の電流を検出し、インダクタ電流の谷値を調整する制御方法であった。しかし、負荷６が軽くて出力電流が少ない条件では、主スイッチ３がオフ状態の時に整流器４の電流がゼロに至る不連続モードになり、このような場合には制御ができない状態となる。図６は本発明に係る第５の実施形態の昇圧コンバータの回路構成図であり、前記の不連続モードに対応するものである。図６において、図１（ａ）に示した第１の実施形態に係る昇圧コンバータと同じ構成要素のものについては同じ番号を付与し、その説明を省略する。図６において、図１（ａ）に示した第１の実施形態の昇圧コンバータと異なるのは、基準電圧源７の基準電圧ＶｒよりΔＶｒだけ高い電圧を生成するための電圧源回路１３と、出力直流電圧Ｖｏを（Ｖｒ＋ΔＶｒ）と比較する比較器１４を付加し、比較器１４の出力を入力されるタイマー回路１２ｄの構成である。タイマー回路１２ｄの構成は第４の実施形態のタイマー回路１２ｃとほとんど同様であるので、その大部分を省略し、駆動信号Ｖｇを出力するＲＳラッチ１０６と、ＲＳラッチ１０６をセットするＮＯＲ回路のみを記述した。タイマー回路１２ｄが第４の実施形態のタイマー回路１２ｃと異なるのは、ＲＳラッチ１０６をセットするＮＯＲ回路であり、ＮＯＲ回路１０５と区別するためにＮＯＲ回路１０５ｄとした。ＮＯＲ回路１０５ｄは３入力であり、比較信号Ｖｔと比較器１０３の出力に加えて、比較器１４の出力が入力される。
【００５９】
以下に、図６に示した本発明に係る第５の実施形態の昇圧コンバータにおける昇圧の動作について説明する。
負荷６がある程度重い通常動作では、出力直流電圧Ｖｏは基準電圧Ｖｒに安定化されており、比較器１４はＬレベルを出力している。このためＮＯＲ回路１０５ｄの出力は比較信号Ｖｔと比較器１０３の出力で決まり、前述の第４の実施形態と同様の動作をする。
【００６０】
次に、負荷６が軽く、主スイッチ３がオフ状態の時に整流器４の電流がゼロに至る不連続モードにおける動作を説明する。このような状態では、誤差増幅器８の出力Ｖｅは０Ｖより高い下限電圧に貼り付いているので、整流器４の電流がゼロに至ると比較器１１は反転し、比較信号ＶｔをＬレベルにする。すると駆動信号ＶｇはＨレベルとなって主スイッチ３がターンオンし、インダクタ２に電流を流してエネルギーを蓄える。主スイッチ３のオン時間はタイマー回路１２ｄで設定された所定値であるので、このオンオフ動作が繰り返されると、出力直流電圧Ｖｏは基準電圧Ｖｒから上昇していく。
【００６１】
出力直流電圧Ｖｏが（Ｖｒ＋ΔＶｒ）を越えると、比較器１４の出力はＬレベルからＨレベルに反転し、ＮＯＲ回路１０５ｄの出力をＬレベルに固定する。即ち、整流器４の電流がゼロに至って比較信号ＶｔをＬレベルにしても、ＲＳラッチ１０６はセットされず、駆動信号ＶｇはＬレベルなので主スイッチ３はオフ状態を維持する。出力コンデンサ５から負荷６への電力供給による放電で出力直流電圧Ｖｏが低下し、（Ｖｒ＋ΔＶｒ）を下回ると、比較器１４の出力はＨレベルからＬレベルに反転し、ＮＯＲ回路１０５ｄは比較信号ＶｔのＬレベルと比較器１０３の出力のＬレベルによって、Ｈレベルを出力してＲＳラッチ１０６をセットする。すると駆動信号ＶｇはＨレベルとなって主スイッチ３はターンオンする。
【００６２】
所定のオン時間だけ主スイッチ３がオンした後ターンオフすると、インダクタ２に蓄えられたエネルギーは整流器４を介して出力コンデンサ５を充電する電流として放出される。出力コンデンサ５の充電によって、再び出力直流電圧Ｖｏが（Ｖｒ＋ΔＶｒ）を越えると、（Ｖｒ＋ΔＶｒ）を下回るまで主スイッチ３のオフ状態が維持される。以上の動作を繰り返すことにより、出力直流電圧Ｖｏは（Ｖｒ＋ΔＶｒ）に安定化される。
ΔＶｒは極力小さいことが望ましいが、重負荷動作時に比較器１４がＨレベルにならないように、重負荷動作時の出力リップル電圧以上に設定しなくてはならない。
【００６３】
（第６の実施形態）
図７は本発明に係る第６の実施形態の昇圧コンバータの回路構成図である。第６の実施形態の昇圧コンバータにおいては、前述の第５の実施形態において説明した、負荷６が軽くて出力電流が少ない条件では、主スイッチ３がオフ状態の時に整流器４の電流がゼロに至る不連続モードにおいて、ΔＶｒを小さくするものである。図７において、図６に示した第５の実施形態に係る昇圧コンバータと同じ構成要素のものについては同じ番号を付与し、その説明を省略する。図７において、図６に示した第５の実施形態の昇圧コンバータと異なるのは、誤差増幅器８の出力Ｖｅの下限電圧よりわずかに高い電圧Ｖｅｌを生成する電圧源回路１５と、誤差増幅器８の出力Ｖｅと電圧Ｖｅｌを比較する比較器１６と、比較器１６の出力Ｖ１６と比較器１４の出力の論理積を出力するＡＮＤ回路１７を付加し、比較器１４の出力の代わりにＡＮＤ回路１７の出力Ｖ１７をタイマー回路１２ｄのＮＯＲ回路１０５ｄに入力する構成とした点である。
【００６４】
以上の構成により、重負荷動作時においては、誤差増幅器８の出力Ｖｅは電圧Ｖｅｌより高く、比較器１６の出力Ｖ１６はＬレベルである。これにより、ΔＶｒを小さく設定して出力リップル電圧によって比較器１４の出力がＨレベルとなっても、ＡＮＤ回路１７の出力Ｖ１７はＬレベルのままであり、ＮＯＲ回路１０５ｄには伝わらない。比較器１４の出力がＨレベルとなって主スイッチ３のオフ時間を延ばすのは、軽負荷となって誤差増幅器８の出力Ｖｅが電圧Ｖｅｌ以下となり、比較器１６の出力Ｖ１６がＨレベルとなる場合だけである。
【００６５】
比較器１６の出力Ｖ１６は、第６の実施形態の昇圧コンバータが軽負荷の不連続モードか重負荷の連続モードかの判定信号となる。不連続モードと連続モードの切替り時に両モードを行き来すると出力リップル電圧の増大などの問題があるので、本発明の昇圧コンバータにおける比較器１６はヒステリシス特性を有することが望ましい。
【００６６】
（第７の実施形態）
図８は本発明に係る第７の実施形態の昇圧コンバータのタイマー回路１２ｅの回路構成図である。第７の実施形態の昇圧コンバータにおいては、不連続モードと連続モードの切替り時に両モードを行き来する現象を回避することができる。図８において、図７に示した第６の実施形態に係る昇圧コンバータと同じ構成要素のものについては同じ番号を付与し、その説明を省略する。図８において、図７に示した第６の実施形態の昇圧コンバータと異なるのは、比較器１６の出力Ｖ１６をゲートに印加されるＮＭＯＳトランジスタ１５０と、コンデンサ１０１とＮＭＯＳトランジスタ１５０のドレインの間に接続された抵抗１５１を付加した点である。
【００６７】
以上の構成により、軽負荷となって比較器１６の出力Ｖ１６がＨレベルとなると、ＮＭＯＳトランジスタ１５０がオン状態となり、コンデンサ１０１と並列に抵抗１５１が接続される。このため主スイッチ３のオン時、即ち、コンデンサ１０１が電流源回路１０２ｂによって充電される時、抵抗１５１へ充電電流が分流されるため、コンデンサ１０１の電圧Ｖ１の上昇速度が遅くなる。このことにより、タイマー回路１２ｅが設定する主スイッチ３のオン時間は、重負荷連続モード時よりも長くなる。主スイッチ３のオン時間が長くなると、インダクタ２に蓄えられるエネルギーは大きくなり、主スイッチ３のオフ時間において出力コンデンサ５を充電する電荷量が増え、出力直流電圧Ｖｏを高くすることになる。出力直流電圧Ｖｏが上昇すると誤差増幅器８の出力Ｖｅはさらに低下するので、不連続モードは深くなり、不連続モードと連続モードの切替り時に両モードを行き来する現象は回避される。
【００６８】
（第８の実施形態）
以上において説明した各実施形態の昇圧コンバータは、整流器としてダイオードを用いて説明してきたが、ＰＭＯＳトランジスタなどを用いた同期整流器とした場合には電流検出器９を低損失化できる。また、同期整流器とした場合には逆方向の電流を流すことができるが、逆方向電流の検出も可能な電流検出器９について、以下に説明する。
【００６９】
図９は本発明に係る第８の実施形態の昇圧コンバータの回路構成図である。図９において、図１（ａ）に示した第１の実施形態に係る昇圧コンバータと同じ構成要素のものについては同じ番号を付与し、その説明を省略する。図９において、図１（ａ）に示した第１の実施形態の昇圧コンバータと異なるのは、図１（ａ）においてはダイオードで表記した整流器４の構成を、ＰＭＯＳトランジスタを用いた同期整流器とし、電流検出器９の詳細な構成を示した点である。整流器４０はＰＭＯＳトランジスタから構成され、制御回路１０からの駆動信号Ｖｇｐによってオンオフ制御される。駆動信号Ｖｇｐは駆動信号Ｖｇと同相であるが、主スイッチ３との同時オンを回避するために休止期間が設けられている。
【００７０】
図９において、電流検出器９は、整流器４０のＰＭＯＳトランジスタと同一基板上に設けられた小サイズのＰＭＯＳトランジスタ９０と、整流器４０のＰＭＯＳトランジスタのソースに正極が接続されたオフセット電圧源回路９１と、オフセット電圧源回路９１の負極とＰＭＯＳトランジスタ９０のソースを入力された差動増幅器９２と、ＰＭＯＳトランジスタ９０のソースにソースが接続されたＰＭＯＳトランジスタ９３と、ＰＭＯＳトランジスタ９３のドレインに接続された抵抗９４とからなる。ＰＭＯＳトランジスタ９０はゲートを接地されたオン状態であり、ドレインを整流器４０のＰＭＯＳトランジスタと共有することによって、整流器４０のＰＭＯＳトランジスタのオン状態においてカレントミラーを構成する。差動増幅器９２の出力は、ＰＭＯＳトランジスタ９３のゲートへ印加される。抵抗９４にはＰＭＯＳトランジスタ９０からＰＭＯＳトランジスタ９３を介して電流が流れ、その電圧降下が電流検出信号Ｖｃとして出力される。
尚、ＰＭＯＳトランジスタ９０はゲートは接地ではなく、整流器４０のＰＭＯＳトランジスタのゲートと共用してもかまわない。
【００７１】
以上の構成により、電流検出信号Ｖｃにより整流器４０を流れる電流を検出できることを説明する。整流器４０を流れる電流をＩ４、整流器４０のＰＭＯＳトランジスタのオン抵抗をＲ４、ＰＭＯＳトランジスタ９０のオン抵抗をＲ９、オフセット電圧源回路９１のオフセット電圧をＶｏｓとする。オン状態にある整流器４０のＰＭＯＳトランジスタの電圧降下は、Ｉ４×Ｒ４ である。差動増幅器９２は入力端子間の電位差を０ＶにするようにＰＭＯＳトランジスタ９３のオン抵抗を調整するので、ＰＭＯＳトランジスタ９０のドレイン−ソース間電圧は、Ｉ４×Ｒ４＋Ｖｏｓ となる。従って、ＰＭＯＳトランジスタ９０からＰＭＯＳトランジスタ９３を介して流れる電流Ｉ９は、次式（９）で表される。
【００７２】
Ｉ９＝Ｉ４×Ｒ４／Ｒ９＋Ｖｏｓ／Ｒ９ （９）
【００７３】
また、抵抗９４の抵抗値をＲ９４とすると、電流検出信号Ｖｃは次式（１０）で表される。
【００７４】
Ｖｃ＝Ｉ４×（Ｒ９４×Ｒ４／Ｒ９）＋Ｖｏｓ×（Ｒ９４／Ｒ９） （１０）
【００７５】
これらの式（９）、（１０）から明らかなように、電流検出信号Ｖｃは整流器４に流れる電流Ｉ４と線形の関係にある。さらに、比較器１１によって誤差信号Ｖｅと比較される際の下限電圧をＶｅｌとすると、検出制御可能なＩ４の下限値Ｉ４ｍｉｎは次式（１１）で表される。
【００７６】
Ｉ４ｍｉｎ＝（Ｖｅｌ×Ｒ９／Ｒ９４−Ｖｏｓ）／Ｒ４ （１１）
【００７７】
式（１１）から、オフセット電圧ＶｏｓをＶｅｌ×Ｒ９／Ｒ９４より大きくすることで、負のＩ４、即ち整流器４０を逆方向に流れる電流も検出制御可能であることがわかる。逆方向電流の検出制御ができると、第６の実施形態や第７の実施形態で説明した不連続モードは不要となる。また、負荷急減などによる出力上昇にも高速に対応できる。
尚、上記の説明では電流検出信号Ｖｃを電圧信号として扱ってきたが、本発明はこれに限定されるものではない。やはり電圧信号としてきた誤差増幅器８の出力Ｖｅを電流に変換することにより、比較器１１を式（９）で表した検出電流Ｉ９と電流比較する構成にしてもよい。
【００７８】
また、式（９）において（Ｒ４／Ｒ９）は、サイズは異なるが同じ構成のＰＭＯＳトランジスタのオン抵抗の比なので、温度特性などによるバラツキや変動を抑制できる。同様にオフセット電圧Ｖｏｓも、同じ構成のＰＭＯＳトランジスタをオン状態し、定電流を流して得られる電圧降下を用いることで、（Ｖｏｓ／Ｒ９）の温度特性などによるバラツキや変動を抑制することができる。
【産業上の利用可能性】
【００７９】
以上説明したように、本発明は、各種電子機器に直流電圧を供給する昇圧電源回路等に有用である。
【図面の簡単な説明】
【００８０】
【図１】（ａ）は第１の実施形態の昇圧コンバータの回路構成図、（ｂ）は第１の実施形態の昇圧コンバータの動作波形図。
【図２】第１の実施形態に係る昇圧コンバータのタイマー回路１２の回路構成図。
【図３】（ａ）は第２の実施形態の昇圧コンバータのタイマー回路１２ａの回路構成図、（ｂ）は第２の実施形態の昇圧コンバータのタイマー回路１２ａの動作波形図。
【図４】（ａ）は第３の実施形態の昇圧コンバータのタイマー回路１２ｂの回路構成図、（ｂ）はタイマー回路１２ｂの電流源回路１０２ｂの回路構成図、（ｃ）はタイマー回路１２ｂの電圧源回路１０４ｂの回路構成図。
【図５】（ａ）は第４の実施形態の昇圧コンバータのタイマー回路１２ｃの回路構成図、（ｂ）は第４の実施形態の昇圧コンバータのタイマー回路１２ｃの動作波形図。
【図６】第５の実施形態の昇圧コンバータの回路構成図。
【図７】第６の実施形態の昇圧コンバータの回路構成図。
【図８】第７の実施形態の昇圧コンバータのタイマー回路１２ｅの回路構成図。
【図９】第８の実施形態の昇圧コンバータの回路構成図。
【図１０】従来の昇圧コンバータの回路構成図。
【符号の説明】
【００８１】
１ 入力直流電源
２ インダクタ
３ 主スイッチ
４ 整流器
５ 平滑手段
６ 負荷
７ 基準電圧源
８ 誤差増幅器
９ 電流検出器
１０ 制御回路
１１ 比較器
１２、１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ タイマー回路
１３ 電圧源回路
１４ 比較器
１５ 電圧源回路
１６ 比較器
１７ ＡＮＤ回路
【特許請求の範囲】
【請求項１】
直列接続されたインダクタと主スイッチと、前記主スイッチの両端電圧を整流平滑する整流器と、平滑部とを有し、前記主スイッチのオンオフ動作によって、前記インダクタに入力された入力直流電圧を昇圧変換して前記平滑部から出力直流電圧を出力する昇圧コンバータであって、
前記整流器の電流に応じた電流検出信号を生成する電流検出器と、
前記出力直流電圧に応じた誤差信号を生成する誤差増幅器と、
前記電流検出信号と前記誤差信号に基づいて前記主スイッチをオンオフする制御回路と、を備えた昇圧コンバータ。
【請求項２】
前記制御回路は、所定のオン時間を設定し、前記所定のオン時間だけ前記主スイッチをオン状態とし、前記電流検出信号が前記誤差信号に至るまでの期間は前記主スイッチをオフ状態とするよう構成された請求項１記載の昇圧コンバータ。
【請求項３】
前記制御回路は、所定のオン時間と所定のオフ時間を設定し、前記所定のオン時間だけ前記主スイッチをオン状態とし、前記所定のオフ時間又は前記電流検出信号が前記誤差信号に至るまでの期間は前記主スイッチをオフ状態とするよう構成された請求項１記載の昇圧コンバータ。
【請求項４】
前記制御回路は、前記入力直流電圧が高いほど前記所定のオン時間を短く設定するよう構成された請求項２または３記載の昇圧コンバータ。
【請求項５】
前記制御回路は、前記出力直流電圧の目標値が高いほど前記所定のオン時間を長く設定するよう構成された請求項２または３記載の昇圧コンバータ。
【請求項６】
前記制御回路は、前記所定のオン時間と前記所定のオン時間を含む所定の期間を設定し、前記所定のオフ時間は前記所定の期間と前記所定のオン時間との時間差によって設定されるよう構成された請求項３記載の昇圧コンバータ。
【請求項７】
前記誤差増幅器は、前記出力直流電圧と目標値との誤差を増幅した誤差信号を生成し、
前記制御回路は、前記出力直流電圧が前記目標値以上の所定値を越えると、前記所定値を下回るまでは前記主スイッチをオフ状態とするよう構成された請求項２または３記載の昇圧コンバータ。
【請求項８】
前記制御回路は、前記誤差信号が所定のレベル以下であり、且つ前記出力直流電圧が前記目標値以上の所定値を越えたとき、前記所定値を下回るまでは前記主スイッチをオフ状態とするよう構成された請求項２または３記載の昇圧コンバータ。
【請求項９】
前記制御回路は、前記誤差信号が所定のレベル以下の場合、前記所定のオン時間を長くすることを特徴とする請求項８記載の昇圧コンバータ。
【請求項１０】
前記整流器は、前記主スイッチと交互にオンオフする整流トランジスタであり、
前記電流検出器は、少なくとも導通時において前記整流トランジスタとカレントミラーを構成する検出トランジスタを備え、前記検出トランジスタの電流に基づいて前記電流検出信号を生成する請求項１記載の昇圧コンバータ。
【請求項１１】
前記電流検出器は、前記整流トランジスタと前記検出トランジスタの各電流流出端子の電圧が入力される差動増幅器と、前記差動増幅器の出力によって導通抵抗が調整される調整トランジスタとを備え、前記検出トランジスタの電流流出端子に前記調整トランジスタを接続し、前記調整トランジスタを介して流れる前記検出トランジスタの電流に基づいて前記電流検出信号を生成する請求項１０記載の昇圧コンバータ。
【請求項１２】
前記電流検出器の前記差動増幅器は、入力端子間に所定のオフセット電圧が設けられた請求項１１記載の昇圧コンバータ。
【請求項１】
直列接続されたインダクタと主スイッチと、前記主スイッチの両端電圧を整流平滑する整流器と、平滑部とを有し、前記主スイッチのオンオフ動作によって、前記インダクタに入力された入力直流電圧を昇圧変換して前記平滑部から出力直流電圧を出力する昇圧コンバータであって、
前記整流器の電流に応じた電流検出信号を生成する電流検出器と、
前記出力直流電圧に応じた誤差信号を生成する誤差増幅器と、
前記電流検出信号と前記誤差信号に基づいて前記主スイッチをオンオフする制御回路と、を備えた昇圧コンバータ。
【請求項２】
前記制御回路は、所定のオン時間を設定し、前記所定のオン時間だけ前記主スイッチをオン状態とし、前記電流検出信号が前記誤差信号に至るまでの期間は前記主スイッチをオフ状態とするよう構成された請求項１記載の昇圧コンバータ。
【請求項３】
前記制御回路は、所定のオン時間と所定のオフ時間を設定し、前記所定のオン時間だけ前記主スイッチをオン状態とし、前記所定のオフ時間又は前記電流検出信号が前記誤差信号に至るまでの期間は前記主スイッチをオフ状態とするよう構成された請求項１記載の昇圧コンバータ。
【請求項４】
前記制御回路は、前記入力直流電圧が高いほど前記所定のオン時間を短く設定するよう構成された請求項２または３記載の昇圧コンバータ。
【請求項５】
前記制御回路は、前記出力直流電圧の目標値が高いほど前記所定のオン時間を長く設定するよう構成された請求項２または３記載の昇圧コンバータ。
【請求項６】
前記制御回路は、前記所定のオン時間と前記所定のオン時間を含む所定の期間を設定し、前記所定のオフ時間は前記所定の期間と前記所定のオン時間との時間差によって設定されるよう構成された請求項３記載の昇圧コンバータ。
【請求項７】
前記誤差増幅器は、前記出力直流電圧と目標値との誤差を増幅した誤差信号を生成し、
前記制御回路は、前記出力直流電圧が前記目標値以上の所定値を越えると、前記所定値を下回るまでは前記主スイッチをオフ状態とするよう構成された請求項２または３記載の昇圧コンバータ。
【請求項８】
前記制御回路は、前記誤差信号が所定のレベル以下であり、且つ前記出力直流電圧が前記目標値以上の所定値を越えたとき、前記所定値を下回るまでは前記主スイッチをオフ状態とするよう構成された請求項２または３記載の昇圧コンバータ。
【請求項９】
前記制御回路は、前記誤差信号が所定のレベル以下の場合、前記所定のオン時間を長くすることを特徴とする請求項８記載の昇圧コンバータ。
【請求項１０】
前記整流器は、前記主スイッチと交互にオンオフする整流トランジスタであり、
前記電流検出器は、少なくとも導通時において前記整流トランジスタとカレントミラーを構成する検出トランジスタを備え、前記検出トランジスタの電流に基づいて前記電流検出信号を生成する請求項１記載の昇圧コンバータ。
【請求項１１】
前記電流検出器は、前記整流トランジスタと前記検出トランジスタの各電流流出端子の電圧が入力される差動増幅器と、前記差動増幅器の出力によって導通抵抗が調整される調整トランジスタとを備え、前記検出トランジスタの電流流出端子に前記調整トランジスタを接続し、前記調整トランジスタを介して流れる前記検出トランジスタの電流に基づいて前記電流検出信号を生成する請求項１０記載の昇圧コンバータ。
【請求項１２】
前記電流検出器の前記差動増幅器は、入力端子間に所定のオフセット電圧が設けられた請求項１１記載の昇圧コンバータ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００８−９２６１８（Ｐ２００８−９２６１８Ａ）
【公開日】平成２０年４月１７日（２００８．４．１７）
【国際特許分類】
【出願番号】特願２００６−２６７１９１（Ｐ２００６−２６７１９１）
【出願日】平成１８年９月２９日（２００６．９．２９）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２０年４月１７日（２００８．４．１７）
【国際特許分類】
【出願日】平成１８年９月２９日（２００６．９．２９）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]