映像信号処理回路
【課題】Ａ／Ｄ変換器を必要とせずに映像信号から輝度信号とクロマ信号を適切に抽出する。
【解決手段】１水平走査期間分の第１の映像信号とそれを遅延させた第２の映像信号を用いた水平高域通過フィルタ機能並びに垂直低域通過フィルタ機能を組み合わせた第１のスイッチド・キャパシタフィルタと、第２の映像信号とそれを遅延させた第３の映像信号を用いた水平高域通過フィルタ機能並びに垂直低域通過フィルタ機能を組み合わせた第２のスイッチド・キャパシタフィルタと、第１及び第２のスイッチド・キャパシタフィルタの各出力の大小比較により第１及び第２の映像信号間の第１の相関度合いと第２及び第３の映像信号間の第２の相関度合いを出力する第１及び第２の比較器と、第１及び第２の相関度合いに基づいて第１及び第２の映像信号又は第２及び第３の映像信号を用いて、映像信号を輝度信号とクロマ信号に分離するＹ／Ｃ分離回路と、を有する映像信号処理回路。
【解決手段】１水平走査期間分の第１の映像信号とそれを遅延させた第２の映像信号を用いた水平高域通過フィルタ機能並びに垂直低域通過フィルタ機能を組み合わせた第１のスイッチド・キャパシタフィルタと、第２の映像信号とそれを遅延させた第３の映像信号を用いた水平高域通過フィルタ機能並びに垂直低域通過フィルタ機能を組み合わせた第２のスイッチド・キャパシタフィルタと、第１及び第２のスイッチド・キャパシタフィルタの各出力の大小比較により第１及び第２の映像信号間の第１の相関度合いと第２及び第３の映像信号間の第２の相関度合いを出力する第１及び第２の比較器と、第１及び第２の相関度合いに基づいて第１及び第２の映像信号又は第２及び第３の映像信号を用いて、映像信号を輝度信号とクロマ信号に分離するＹ／Ｃ分離回路と、を有する映像信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号処理回路に関する。
【背景技術】
【０００２】
種々のアナログカラーテレビ方式のうち直角二相振幅変調の色差信号搬送方式を採用したものとしてＮＴＳＣ(National Television Standards Committee）又はＰＡＬ(Phase Alternation by Line)が存在する。尚、直角二相振幅変調とは、周波数が等しく、位相が９０度異なる２つの搬送波をそれぞれ振幅変調した後に合成するものである。
【０００３】
ＮＴＳＣ又はＰＡＬに準拠した映像信号を送信する側では、テレビカメラで撮像したＲ（赤）、Ｇ（緑）、Ｂ（青）の映像信号をそのままの形で送信せず、その映像信号を、画面の明るさを構成する輝度信号Ｙと画面の色の濃淡度合いを構成するクロマ信号Ｃとに変換し、輝度信号Ｙとクロマ信号Ｃとを合成したコンポジット信号ＳＣとして送信する。
【０００４】
クロマ信号Ｃは、図８（ａ）に示すように、Ｒ信号及びＢ信号から輝度信号Ｙを差し引いた２つの色差信号Ｒ−Ｙ、Ｂ−Ｙを互いに直交するＩ・Ｑ信号（ＮＴＳＣ方式の場合）又はＵ・Ｖ信号（ＰＡＬ方式の場合）へ変換するとともに、それらを合成して振幅変調した信号である。クロマ信号Ｃには、搬送色信号ＣＡの位相と振幅の基準とするカラーバースト信号ＢＳと位相が色相を示すとともに振幅が彩度を示す搬送色信号ＣＡと、が含まれる。
【０００５】
輝度信号Ｙは、図８（ｂ）に示すように、水平同期信号ＨＳＹＮＣと輝度信号成分ＹＡとが含まれる。水平同期信号ＨＳＹＮＣは、水平方向の１本の走査線の開始を示す信号である。隣接する二つの水平同期信号ＨＳＹＮＣの間の期間は「１Ｈ期間（１水平走査期間）」と呼ばれている。輝度信号成分ＹＡは、輝度の内容を示す信号である。
【０００６】
コンポジット信号ＳＣは、図８（ｃ）に示すように、図８（ａ）に示したクロマ信号Ｃと、図８（ｂ）に示した輝度信号Ｙと、を合成したものである。詳述すると、コンポジット信号ＳＣは、クロマ信号Ｃのカラーバースト信号ＢＳを、輝度信号Ｙのバックポーチへと重畳させるとともに、クロマ信号Ｃの搬送色信号ＣＡを輝度信号成分ＹＡに重畳させた波形となる。
【０００７】
一方、ＮＴＳＣ又はＰＡＬに準拠した映像信号を受信して所定の信号処理を行う映像信号受信装置は、アンテナ２で受信したコンポジット信号ＳＣをクロマ信号Ｃと輝度信号Ｙに分離するためのＹ／Ｃ分離回路を具備する必要がある。
【０００８】
図９は、Ｙ／Ｃ分離回路を含んだ従来の映像信号受信装置としてＮＴＳＣに準拠した映像信号に対応する場合の構成を示した図である。映像信号受信装置は、アンテナ２等で受信したアナログのコンポジット信号ＳＣをデジタル信号に変換して出力するＡ／Ｄ変換器６１０と、コンポジット信号ＳＣ（０Ｈ信号）を１Ｈ期間分遅延させた信号（１Ｈ信号）を出力する１Ｈ遅延回路６１２と、１Ｈ遅延回路６１２の出力をさらに１Ｈ期間分遅延させた信号（２Ｈ信号）を出力する１Ｈ遅延回路６１４と、各上記の０Ｈ、１Ｈ、２Ｈ信号に基づいて２次元のデジタルＹ／Ｃ分離方式に基づいて輝度信号Ｙとクロマ信号Ｃに分離するＹ／Ｃ分離回路６１６と、を有する。
【０００９】
さらに、従来の映像信号受信装置は、３ライン（０Ｈ、１Ｈ、２Ｈ信号）の相関度合いを演算するための相関演算回路６１８を有する。Ｙ／Ｃ分離回路６１６は、相関演算回路６１８によって演算された相関度合いに基づいて、３ライン全てではなく、当該３ライン中で垂直方向の上２ライン（０Ｈ、１Ｈ信号）又は下２ライン（１Ｈ、２Ｈ信号）等を選択して用いることで、コンポジット信号ＳＣを輝度信号Ｙとクロマ信号Ｃに分離している。
【００１０】
尚、映像信号受信装置は、ＰＡＬに準拠した映像信号に対応する場合も同様に、コンポジット信号ＳＣを輝度信号Ｙとクロマ信号Ｃに分離するに際して３ラインの相関度合いを演算する。但し、ＰＡＬの場合の３ラインとして、アンテナで受信したコンポジット信号ＳＣ（０Ｈ信号）と、当該コンポジット信号ＳＣを２Ｈ期間分遅延させた信号（２Ｈ信号）並びに４Ｈ期間分遅延させた信号（４Ｈ信号）が用いられる。ＮＴＳＣの場合にはクロマ信号Ｃが１Ｈ期間で１８０度の位相差を有する一方、ＰＡＬの場合には１Ｈ期間で９０度の位相差を有するからである。
【特許文献１】特開２００２−１１８８６０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記のとおり、３ラインの相関度合いに基づく２次元のデジタルＹ／Ｃ分離方式を実現するにあたり、Ａ／Ｄ変換器によってアナログ信号からデジタル信号に変換された映像信号に基づいて、３ラインの相関度合いの演算が行われていた。そこで、輝度信号Ｙとクロマ信号Ｃの分離精度を向上すべく相関度合いの演算精度を上げるためには、Ａ／Ｄ変換器の分解能を上げる必要があった。しかし、Ａ／Ｄ変換器の分解能を上げると、これに伴ってＡ／Ｄ変換器の回路規模の増大化を招くことになるので問題であった。
【課題を解決するための手段】
【００１２】
前記課題を解決するための主たる発明は、輝度信号とクロマ信号を含む映像信号の１水平走査期間分の第１の映像信号、当該第１の映像信号を遅延させて得られる第２の映像信号、当該第２の映像信号を遅延させて得られる第３の映像信号の相関度合いに基づいて、前記第１乃至前記第３の映像信号のうち少なくともいずれかを用いて、前記映像信号を前記輝度信号と前記クロマ信号に分離する映像信号処理回路において、所定の水平空間周波数成分よりも高い水平空間周波数成分を前記第１及び前記第２の映像信号より抽出する水平高域通過フィルタ機能、所定の垂直空間周波数成分よりも低い垂直空間周波数成分を前記第１及び前記第２の映像信号より抽出する垂直低域通過フィルタ機能を組み合わせた第１のスイッチド・キャパシタフィルタと、所定の水平空間周波数成分よりも高い水平空間周波数成分を前記第２及び前記第３の映像信号より抽出する水平高域通過フィルタ機能、所定の垂直空間周波数成分よりも低い垂直空間周波数成分を前記第２及び前記第３の映像信号より抽出する垂直低域通過フィルタ機能を組み合わせた第２のスイッチド・キャパシタフィルタと、前記第２のスイッチド・キャパシタフィルタの出力を比較基準として、前記第１及び前記第２のスイッチド・キャパシタフィルタの各出力の大小関係に基づいて、前記第１及び前記第２の映像信号間の第１の相関度合いを出力する第１の比較器と、前記第１のスイッチド・キャパシタフィルタの出力を比較基準として、前記第１及び前記第２のスイッチド・キャパシタフィルタの各出力の大小関係に基づいて、前記第２及び前記第３の映像信号間の第２の相関度合いを出力する第２の比較器と、前記第１の相関度合い及び前記第２の相関度合いに基づいて、前記第１及び前記第２の映像信号又は前記第２及び前記第３の映像信号を用いて、前記映像信号を前記輝度信号と前記クロマ信号に分離するＹ／Ｃ分離回路と、を有することとする。
【発明の効果】
【００１３】
本発明によれば、Ａ／Ｄ変換器を必要とせずに映像信号から輝度信号とクロマ信号を適切に抽出する映像信号処理回路を提供することができる。
【発明を実施するための最良の形態】
【００１４】
＜＜＜映像信号受信装置の構成＞＞＞
図１は、本発明の一実施形態に係る映像信号受信装置の構成図である。尚、本発明の一実施形態に係る映像信号処理回路は、図１に示す映像信号受信装置の中でアンテナ２とディスプレイ２２を除いた部分である。また、以下に示す実施形態では、クロマ信号Ｃが１Ｈ期間で１８０度の位相差を有するＮＴＳＣの場合を例に挙げて説明するが、１Ｈ期間で９０度の位相差を有するＰＡＬを採用してもよい。
【００１５】
チューナ４は、アンテナ２で受信したＮＴＳＣに準拠した映像信号の中から、受信対象チャンネルの信号を抽出した後に増幅出力する。フィルタ６は、チューナ４の出力から中間周波信号ＩＦを抽出し、更に、当該中間周波信号ＩＦを検波してコンポジット信号ＳＣを抽出する。
【００１６】
遅延回路８は、フィルタ６により抽出されたコンポジット信号ＳＣをそのまま出力する他に、コンポジット信号ＳＣを１Ｈ期間分遅延させて出力する１Ｈ遅延回路８２と、１Ｈ遅延回路８２の出力をさらに１Ｈ期間分遅延させて出力する１Ｈ遅延回路８４と、を具備する。尚、１Ｈ期間は、図８に示したとおり、隣接する二つの水平同期信号ＨＳＹＮＣの間の１水平走査期間である。本実施形態の１Ｈ遅延回路８２、８４は、これまで主に用いられてきたＣＣＤ（Charged Coupled Device）遅延素子よりも安価であり且つこれまでアナログフィルタとして専ら利用されていた図５乃至図７に示すようなダイレクト・チャージ型のスイッチド・キャパシタ遅延回路を用いて構成する。勿論、ダイレクト・チャージ型に限定されず、バッファ型や電荷転送型のスイッチド・キャパシタ遅延回路（例えば、特開２００７−９７０２０号公報の図４や図８等を参照）を用いて構成してもよい。
【００１７】
従って、遅延回路８は、ディスプレイ２２の表示画面中、水平方向の任意の１本の走査線を示す１Ｈ期間分のコンポジット信号ＳＣ（本発明に係る「第１の映像信号」である。以下、「０Ｈ信号又は単に０Ｈ」という。）と、０Ｈ信号を１Ｈ期間分遅延させた信号（本発明に係る「第２の映像信号」である。以下、「１Ｈ信号又は単に１Ｈ」という。）と、１Ｈ信号を１Ｈ期間分遅延させた信号（本発明に係る「第３の映像信号」である。以下、「２Ｈ信号又は単に２Ｈ」という。）と、を出力する。これらの０Ｈ、１Ｈ、２Ｈ信号は、ディスプレイ２２の表示画面中、垂直方向に連続した３本の走査線を表しており、０Ｈ、１Ｈ信号間、１Ｈ、２Ｈ信号間は、それぞれ１８０度の位相差を持っている。
【００１８】
相関演算回路９は、遅延回路８から出力された０Ｈ、１Ｈ、２Ｈ信号の相関度合いとして、０Ｈ、１Ｈ信号間の相関度合いを示す比較信号ＣＭＰ１と、１Ｈ、２Ｈ信号間の相関度合いを示す比較信号ＣＭＰ２と、を出力する。
【００１９】
Ｙ／Ｃ分離回路１０は、遅延回路８から出力された０Ｈ、１Ｈ、２Ｈ信号を用いて、２次元のアナログＹ／Ｃ分離方式に基づいて、輝度信号Ｙとクロマ信号Ｃに分離する。尚、２次元のアナログＹ／Ｃ分離方式とは、コンポジット信号ＳＣの水平空間周波数成分Ｈを表す水平軸と垂直空間周波数成分Ｖを表す垂直軸とにより構成される２次元空間内で、輝度信号Ｙを抽出するためのアナログフィルタと、クロマ信号Ｃを抽出するためのアナログフィルタと、を個別に設けて構成される。
【００２０】
また、Ｙ／Ｃ分離回路１０は、相関演算回路９から出力された比較信号ＣＭＰ１、ＣＭＰ２に基づいて、現在の走査線（１Ｈ信号）を基準として、３ライン（０Ｈ、１Ｈ、２Ｈ信号）全てではなく、当該３ラインの中で垂直方向の上２ライン（０Ｈ、１Ｈ信号）又は下２ライン（１Ｈ、２Ｈ信号）を選択的に用いて輝度信号Ｙとクロマ信号Ｃに分離する。
【００２１】
輝度信号処理回路１２は、Ｙ／Ｃ分離回路１０から供給される輝度信号Ｙのコントラスト調整やブランキング調整を行う。クロマ信号処理回路１４は、Ｙ／Ｃ分離回路１０から供給されるクロマ信号Ｃのチャネル毎のゲイン調整やカラーキラー等の処理を行う。色復調処理回路１６は、主に、クロマ信号処理回路１４での各種処理が施されたクロマ信号Ｃに基づいて色差信号Ｒ−Ｙ、Ｂ−Ｙを復調する。
【００２２】
マトリクス回路１８は、色復調処理回路１６で復調された色差信号Ｒ−Ｙ、Ｂ−Ｙと、輝度信号処理回路１２での各種処理が施された輝度信号Ｙを合成して、３つのＲ信号、Ｇ信号、Ｂ信号から成る映像信号を復元する。ＲＧＢドライバ２０は、マトリクス回路１８から供給された３つのＲ信号、Ｇ信号、Ｂ信号に基づいて、ディスプレイ２２に所望のカラー映像を再現するための駆動信号ＲＯＵＴ、ＧＯＵＴ、ＢＯＵＴを生成する。
【００２３】
＜＜＜相関演算回路９＞＞＞
相関演算回路９は、図２に示すスイッチド・キャパシタフィルタ部９２と、図４に示す相関演算部９４と、によって構成される。以下、これらの構成や動作について説明する。
【００２４】
＝＝＝スイッチド・キャパシタフィルタ部９２＝＝＝
スイッチド・キャパシタフィルタ部９２は、図２に示すように、第１のスイッチド・キャパシタフィルタ１００と、第２のスイッチド・キャパシタフィルタ２００と、によって構成される。尚、第１及び第２のスイッチド・キャパシタフィルタ１００、２００の２次元空間内のフィルタ範囲（同図の斜線部）を図３に示す。
【００２５】
第１のスイッチド・キャパシタフィルタ１００は、３ライン（０Ｈ、１Ｈ、２Ｈ信号）中で垂直方向の上２ライン（０Ｈ、１Ｈ信号）の相関度合いを求めるための指標値（後述のＶ−ＬＰＦ１）を演算するものである。具体的には、図３に示すように、第１のスイッチド・キャパシタフィルタ１００は、０Ｈ、１Ｈ信号を用いて、所定の水平空間周波数成分Ｈ１（＜Ｈ２）よりも高い水平空間周波数成分を抽出する水平高域通過フィルタ機能（以下、Ｈ−ＨＰＦ機能という。）と、所定の垂直空間周波数成分Ｖ１よりも低い垂直空間周波数成分を抽出する垂直低域通過フィルタ機能（以下、Ｖ−ＬＰＦ１機能という。）を組み合わせて構成される。
【００２６】
本実施形態の第１のスイッチド・キャパシタフィルタ１００の詳細な構成を図２に示す。尚、図２に示す中で、以下の記号（Ａ）のブロックは、ｎ（ｎ＝１〜３）サンプリング周期分遅延させるスイッチド・キャパシタ遅延回路を表している。
【００２７】
第１のスイッチド・キャパシタフィルタ１００の一機能である０Ｈ信号のＨ−ＨＰＦ機能（本発明に係る第１の水平高域通過フィルタ機能である。以下、Ｈ−ＨＰＦ１機能という。）並びに１Ｈ信号のＨ−ＨＰＦ機能（本発明に係る第２の水平高域通過フィルタ機能である。以下、Ｈ−ＨＰＦ２機能という。）は、以下の式（１）、式（２）に示すように、フィルタ長が２となるＦＩＲ形式のＨＰＦによって実現できる。
【００２８】
尚、「ＦＩＲ形式」と記載したのは、本実施形態では、ＦＩＲというデジタルフィルタの概念をＤＳＰ（Digital Signal Processor）等のデジタル回路で構成するのではなく、スイッチド・キャパシタ遅延回路を用いたアナログ回路によって構成するからであり、以下のＦＩＲ形式の記載についても同様である。また、式（１）、式（２）の中で、記号（Ｂ）の部分は、ｋ（ｋ＝０、１）Ｈ信号をｎ（ｎ＝１、３）サンプリング周期遅延させたことを表している。即ち、Ｈ−ＨＰＦ１機能は、０Ｈ信号の非反転信号及び反転信号をそれぞれサンプリング周期を異ならせて加算することで実現され、Ｈ−ＨＰＦ２機能は、１Ｈ信号の非反転信号及び反転信号をそれぞれサンプリング周期を異ならせて加算することで実現される。
【００２９】
第１のスイッチド・キャパシタフィルタ１００のもう一つの機能であるＶ−ＬＰＦ１機能は、上記の式（１）によって構成されるＨ−ＨＰＦ１機能と、上記の式（２）によって構成されるＨ−ＨＰＦ２機能の各出力に対して＋１を掛け算して加算することによって、フィルタ長が２であり、全て正のフィルタ係数（＋１、＋１）を用いたＦＩＲ形式のＬＰＦとして実現できる。具体的には、Ｖ−ＬＰＦ１機能は、つぎの式（３）で表現される。
【００３０】
式（３）をブロック図的に表現すると、図２に示す第１のスイッチド・キャパシタフィルタ１００の中身となる。１０１、１０３は、入力ＩＮ（０Ｈ、１Ｈ）をクロックＣＬＫに基づき１サンプリング周期分遅延させた出力ＯＵＴを出力する後述の第１のスイッチド・キャパシタ遅延回路５００（図６参照）である。１０２、１０４は、入力ＩＮ（０Ｈ、１Ｈ）をクロックＣＬＫに基づき３サンプリング周期分遅延させた出力ＯＵＴを出力する後述の第２のスイッチド・キャパシタ遅延回路５２０（図７参照）である。１０５、１０８、１０６、１０９は、式（３）中の負の係数（−１）を実現する論理反転部である。１０７は、式（３）中の前半の因数と後半の因数の加算部分に該当する加算部である。尚、詳細は後述するが、論理反転部１０５、１０８、１０６、１０９は、第１及び第２のスイッチド・キャパシタ遅延回路５００、５２０の結線変更により実現しており、加算部１０７は、信号線の短絡によって実現している。
【００３１】
第２のスイッチド・キャパシタフィルタ２００は、３ライン（０Ｈ、１Ｈ、２Ｈ信号）中の垂直方向の下２ライン（１Ｈ、２Ｈ信号）の相関度合いの指標値（後述のＶ−ＬＰＦ２）を演算するものである。尚、第２のスイッチド・キャパシタフィルタ２００は、第１のスイッチド・キャパシタフィルタ１００と同様に、以下の式（６）のように１Ｈ、２Ｈ信号を用いて、１Ｈ信号のＨ−ＨＰＦ機能（本発明に係る第３の水平高域通過フィルタ機能である。以下、Ｈ−ＨＰＦ３機能という。）、２Ｈ信号のＨ−ＨＰＦ機能（本発明に係る第４の水平高域通過フィルタ機能である。以下、Ｈ−ＨＰＦ４機能という。）の各出力に対して＋１を掛け算したものを加算して構成される垂直低域通過フィルタ機能（以下、Ｖ−ＬＰＦ２機能という。）として実現できる。尚、Ｈ−ＨＰＦ３機能は、１Ｈ信号の非反転信号及び反転信号をそれぞれサンプリング周期を異ならせて加算することで実現され、Ｈ−ＨＰＦ４機能は、１Ｈ信号の非反転信号及び反転信号をそれぞれサンプリング周期を異ならせて加算することで実現される。
【００３２】
式（６）をブロック図的に表現すると、図２に示す第２のスイッチド・キャパシタフィルタ２００の中身となる。２０１、２０３は、入力ＩＮ（１Ｈ、２Ｈ）をクロックＣＬＫに基づき１サンプリング周期分遅延させた出力ＯＵＴを出力する後述の第１のスイッチド・キャパシタ遅延回路５００（図６参照）である。２０２、２０４は、入力ＩＮ（１Ｈ、２Ｈ）をクロックＣＬＫに基づき３サンプリング周期分遅延させた出力ＯＵＴを出力する後述の第２のスイッチド・キャパシタ遅延回路５２０（図７参照）である。２０５、２０８、２０６、２０９は、式（６）中の負の係数（−１）を実現する論理反転部である。２０７は、式（６）中の前半の因数と後半の因数の加算部分に該当する加算部である。
【００３３】
＝＝＝相関演算部９４＝＝＝
相関演算部９４は、図４に示すように、第１の絶対値回路３０１、第２の絶対値回路３０２、第３の絶対値回路３０３、第４の絶対値回路３０４、第１のアッテネータ３０５、第２のアッテネータ３０６、第１の比較器３０７、第２の比較器３０８によって構成される。
【００３４】
まず、第１のアッテネータ３０５、第２のアッテネータ３０６を無視して説明する。
【００３５】
第１の比較器３０７は、その反転入力端子に第２の絶対値回路３０２を通過したＶ−ＬＰＦ２（式（６）参照）の絶対値Ｂ１が入力され、その非反転入力端子に第１の絶対値回路３０１を通過したＶ−ＬＰＦ１（式（３）参照）の絶対値Ａ１が入力される。そして、第１の比較器３０７は、絶対値Ａ１、Ｂ１の比較結果により、０Ｈ、１Ｈ信号間の相関度合い（第１の相関度合い）を示す比較信号ＣＭＰ１を出力する。
【００３６】
即ち、第１の比較器３０７は、０Ｈ、１Ｈ信号に基づくＶ−ＬＰＦ１の絶対値Ａ１が、１Ｈ、２Ｈ信号に基づくＶ−ＬＰＦ２の絶対値Ｂ１よりも大きければ、Ｈレベルの比較信号ＣＭＰ１を出力する。この結果、Ｙ／Ｃ分離回路１０は、０Ｈ、１Ｈ信号間に相関有りと識別し、上２ライン（０Ｈ、１Ｈ信号）を選択する。一方、絶対値Ａ１が絶対値Ｂ１よりも小さければ、第１の比較器３０７は、Ｌレベルの比較信号ＣＭＰ１を出力する。この結果、Ｙ／Ｃ分離回路１０は、０Ｈ、１Ｈ信号間に相関無しと識別する。
【００３７】
第２の比較器３０８は、その反転入力端子に第３の絶対値回路３０３を通過したＶ−ＬＰＦ１（式（３）参照）の絶対値Ａ２が入力され、その非反転入力端子に第４の絶対値回路３０４を通過したＶ−ＬＰＦ２（式（６）参照）の絶対値Ｂ２が入力される。そして、絶対値Ａ２、Ｂ２の比較結果により、第２の比較器３０８は、１Ｈ、２Ｈ信号間の相関度合い（第２の相関度合い）を示す比較信号ＣＭＰ２を出力する。
【００３８】
即ち、第２の比較器３０８は、１Ｈ、２Ｈ信号に基づくＶ−ＬＰＦ２の絶対値Ｂ２が、０Ｈ、１Ｈ信号に基づくＶ−ＬＰＦ１の絶対値Ａ２よりも大きければ、Ｈレベルの比較信号ＣＭＰ２を出力する。この結果、Ｙ／Ｃ分離回路１０は、１Ｈ、２Ｈ信号間に相関有りと識別し、下２ライン（１Ｈ、２Ｈ信号）を選択して用いる。一方、絶対値Ｂ２が絶対値Ａ２よりも小さければ、第２の比較器３０８は、Ｌレベルの比較信号ＣＭＰ２を出力する。この結果、Ｙ／Ｃ分離回路１０は、１Ｈ、２Ｈ信号間に相関無しと識別する。
【００３９】
ところで、第１のアッテネータ３０５、第２のアッテネータ３０６を無視した場合、絶対値Ａ１、Ａ２は等価であり、絶対値Ｂ１、Ｂ２もまた等価となる。従って、第１の比較器３０７より出力される比較信号ＣＭＰ１と、第２の比較器３０８より出力される比較信号ＣＭＰ２は、相補的な関係にあり、一方がＨレベルの場合には他方が必ずＬレベルとなる。すると、Ｙ／Ｃ分離回路１０は、３ライン（０Ｈ、１Ｈ、２Ｈ信号）中において上２ライン（０Ｈ、１Ｈ信号）と下２ライン（１Ｈ、２Ｈ信号）の選択を常時繰り返す。
【００４０】
しかし、Ｖ−ＬＰＦ１とＶ−ＬＰＦ２の絶対値が近い値である場合に、上２ライン（０Ｈ、１Ｈ信号）と下２ライン（１Ｈ、２Ｈ信号）のうち、いずれか一方が必ず相関が有るものと判定しづらい場合がある。そこで、第２の絶対値回路３０２の入力側に第１のアッテネータ３０５を、第３の絶対値回路３０３の入力側に第２のアッテネータ３０６を設けて、比較信号ＣＭＰ１、ＣＭＰ２がともにＨレベル又はＬレベルになる状態を設定した。そして、比較信号ＣＭＰ１、ＣＭＰ２がともにＨレベル又はＬレベルとなる場合、Ｙ／Ｃ分離回路１０は、３ライン（０Ｈ、１Ｈ、２Ｈ信号）全てを用いて、輝度信号Ｙとクロマ信号Ｃの分離を行うことにした。尚、第１のアッテネータ３０５はＶ−ＬＰＦ２を減衰させて第２の絶対値回路３０２に出力するものであり、第２のアッテネータ３０６はＶ−ＬＰＦ１を減衰させて第３の絶対値回路３０３に出力するものである。
【００４１】
例えば、Ｖ−ＬＰＦ１のレベルが“＋８”、Ｖ−ＬＰＦ２のレベルが“＋７”、第１のアッテネータ３０５及び第２のアッテネータ３０６の減衰量がともに“−０．５”の場合とする。この場合、絶対値Ａ１が“８”、絶対値Ｂ１が“６．５”、絶対値Ａ２が“６．５”、絶対値Ｂ２が“７”となり、比較信号ＣＭＰ１、ＣＭＰ２はともにＨレベルとなる。また、例えば、Ｖ−ＬＰＦ１のレベルが“−６”、Ｖ−ＬＰＦ２のレベルが“−５”、第１のアッテネータ３０５及び第２のアッテネータ３０６の減衰量がともに“−１．５”の場合とする。この場合、絶対値Ａ１が“６”、絶対値Ｂ１が“６．５”、絶対値Ａ２が“７．５”、絶対値Ｂ２が“５”となり、比較信号ＣＭＰ１、ＣＭＰ２はともにＬレベルとなる。
【００４２】
以上を整理すると、図５の表に示すように、比較信号ＣＭＰ１がＨレベル且つ比較信号ＣＭＰ２がＬレベルの場合には上２ラインが選択され、比較信号ＣＭＰ１がＬレベル且つ比較信号ＣＭＰ２がＨレベルの場合には下２ラインが選択され、比較信号ＣＭＰ１且つ比較信号ＣＭＰ２がともにＨレベル又はＬレベルの場合には３ラインが選択されることになる。
【００４３】
＝＝＝第１のスイッチド・キャパシタ遅延回路５００＝＝＝
図６は、第１のスイッチド・キャパシタフィルタ１００の１０１、１０３並びに第２のスイッチド・キャパシタフィルタ２００の２０１、２０３として用いられる第１のスイッチド・キャパシタ遅延回路５００の詳細な構成を示した図である。
【００４４】
スイッチド・キャパシタ基本回路５０１は、キャパシタＣ１と、キャパシタＣ１を出力段のオペアンプのフィードバックループに取り込むための第１のスイッチング素子（Ｍ１、Ｍ２）と、入力ＩＮのレベルに応じた電荷を当該キャパシタＣ１に蓄積させるための第２のスイッチング素子（Ｍ３、Ｍ４）と、により構成される。尚、スイッチド・キャパシタ基本回路５０１のＮＭＯＳトランジスタＭ３、Ｍ４のゲートは短絡され、次段のスイッチド・キャパシタ基本回路５０２のＮＭＯＳトランジスタＭ５、Ｍ６のゲートに共通に接続される。
【００４５】
詳述すると、ＮＭＯＳトランジスタＭ１、Ｍ３は、キャパシタＣ１の一端を、入力ＩＮ又はオペアンプ５０６の出力ＯＵＴのいずれか一方と接続させるために相補的にオンオフする。ＮＭＯＳトランジスタＭ２、Ｍ４は、キャパシタＣ１の他端を、オペアンプ５０６の反転入力端子又は接地のいずれか一方に接続させるために相補的にオンオフする。従って、ＮＭＯＳトランジスタＭ３、Ｍ４がオンしたときには入力ＩＮのレベルに応じた電荷がキャパシタＣ１に保持され、ＮＭＯＳトランジスタＭ１、Ｍ２がオンしたときにはキャパシタＣ１がオペアンプ５０６のフィードバックループに取り込まれる。
【００４６】
スイッチド・キャパシタ基本回路５０２は、スイッチド・キャパシタ基本回路５０１と同様の構成且つ動作となるので説明を省略する。
【００４７】
シフトレジスタ５０５は、１サンプリング周期を持つクロックＣＬＫに基づいて、（１、０）、（０、１）を繰り返す制御信号Ｐ０、Ｐ１を出力する。尚、制御信号Ｐ０が１のとき、スイッチド・キャパシタ基本回路５０１側の第１のスイッチング素子（Ｍ１、Ｍ２）がオンし、スイッチド・キャパシタ基本回路５０２側の第２のスイッチング素子（Ｍ７、Ｍ８）がオンする。また、制御信号Ｐ１が１のとき、スイッチド・キャパシタ基本回路５０１の第２のスイッチング素子（Ｍ３、Ｍ４）がオンし、スイッチド・キャパシタ基本回路５０２の第１のスイッチング素子（Ｍ５、Ｍ６）がオンする。以上より、シフトレジスタ５０５から出力される制御信号Ｐ０、Ｐ１に基づいて、キャパシタＣ１又はＣ２のいずれか一つにおいて１サンプリング周期前に蓄積された電荷に応じた電圧が、オペアンプ５０６より出力される。
【００４８】
＝＝＝第２のスイッチド・キャパシタ遅延回路５２０＝＝＝
図７は、第１のスイッチド・キャパシタフィルタ１００の１０２、１０４並びに第２のスイッチド・キャパシタフィルタ２００の２０２、２０４として用いられる第２のスイッチド・キャパシタ遅延回路５２０の詳細な構成を示した図である。第１のスイッチド・キャパシタ遅延回路５００との相違点は、第２のスイッチド・キャパシタ遅延回路５２０は４個のスイッチド・キャパシタ基本回路５２１〜５２４を多段接続した構成となる点である。また、シフトレジスタ５２５が、クロックＣＬＫの１サンプリング周期毎に、（１０００）、（０１００）、（００１０）、（０００１）と切り替わる４つの制御信号Ｐ０〜Ｐ３を出力する点が相違する。第３のスイッチド・キャパシタ遅延回路５２０は、これらの４つの制御信号Ｐ０〜Ｐ３に基づいて、キャパシタＣ１〜Ｃ４のいずれか一つにおいて３サンプリング周期前に蓄積された電荷に応じた電圧が、オペアンプ５２６より出力される。
【００４９】
尚、前述した論理反転部１０５、１０６、２０５、２０６は、第２のスイッチド・キャパシタ遅延回路５２０の結線変更により実現できる。具体的には、ＮＭＯＳトランジスタＭ１、Ｍ５、Ｍ９、Ｍ１３の各ドレインをオペアンプ５０６の反転入力端子と接続し、ＮＭＯＳトランジスタＭ２、Ｍ６、Ｍ１０、Ｍ１４の各ソースをオペアンプ５０６の出力と接続することで実現できる。
【００５０】
以上のように、本発明に係る映像信号処理回路は、アナログ回路である第１及び第２のスイッチド・キャパシタフィルタ１００、２００により構成された相関演算回路９によって０Ｈ、１Ｈ、２Ｈ信号の相関度合いを演算する。この結果、従来例のようにＡ／Ｄ変換器を用いなくて済むので、回路規模の増大化を抑えることができる。また、従来例のようにＡ／Ｄ変換器の分解能による入力ＩＮのレベル制限を受けなくて済む。さらに、アナログ回路でＹ／Ｃ分離処理を行っているので外部の周辺回路への輻射ノイズの低減化が図られる。
【００５１】
また、第１、第２のスイッチド・キャパシタ遅延回路５００、５２０の各サンプリング周期は、シフトレジスタ５０５、５２５のクロックＣＬＫの周期の変更によって自由な調整が可能となる。この結果、相関演算回路９における相関度合いの演算時間を映像信号処理回路の仕様に応じて自由に調整できる。
【００５２】
また、第１のスイッチド・キャパシタフィルタ１００は、サンプリング周期の異なる第１のスイッチド・キャパシタ遅延回路５００（１サンプリング周期遅延）並びに第３のスイッチド・キャパシタ遅延回路５２０（３サンプリング周期遅延）を用いて構成した。第２のスイッチド・キャパシタフィルタ２００についても同様である。この結果、スイッチド・キャパシタ遅延回路の総数を最小限に抑えて、第１及び第２のスイッチド・キャパシタフィルタ１００、２００を構成することができる。
【００５３】
また、相関演算部９４に第１及び第２のアッテネータ３０５、３０６を設けない場合、前述した第１の比較器３０７及び第２の比較器３０８の構成としたことにより、０Ｈ、１Ｈ信号間の相関度合いを示す比較信号ＣＭＰ１（Ｈレベルが相関有り、Ｌレベルが相関無し）と、１Ｈ、２Ｈ信号間の相関度合いを示す比較信号ＣＭＰ２（Ｈレベルが相関有り、Ｌレベルが相関無し）は、一方がＨレベルの場合には他方は必ずＬレベルとなる。この結果、Ｙ／Ｃ分離回路１０は、比較信号ＣＭＰ１、ＣＭＰ２のうちＨレベルを示す方に基づいて、上２ライン（０Ｈ、１Ｈ信号）と下２ライン（１Ｈ、２Ｈ信号）の選択を容易に行うことができる。
【００５４】
また、第１及び第２のスイッチド・キャパシタフィルタ１００、２００の各出力の絶対値が近い値である等、上２ライン（０Ｈ、１Ｈ信号）と下２ライン（１Ｈ、２Ｈ信号）のうちいずれか一方が必ず相関が有るものと判定しづらい場合、相関演算部９４に第１及び第２のアッテネータ３０５、３０６を設けて、比較信号ＣＭＰ１、ＣＭＰ２がともにＨレベル又はＬレベルを示すようにし、また、Ｙ／Ｃ分離回路１０は、３ライン（０Ｈ、１Ｈ、２Ｈ信号）全てを用いることにした。この結果、輝度信号Ｙとクロマ信号Ｃの分離精度を向上することができる。
【００５５】
以上、本実施の形態について説明したが、前述した実施例は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。
【００５６】
例えば、本発明に係る映像信号受信回路は、クロマ信号Ｃが１Ｈ期間毎に９０度の位相差を持つＰＡＬにも準拠させてもよい。ＰＡＬに準拠させた場合、遅延回路８は、０Ｈ信号の他に、０Ｈ信号から２Ｈ期間分遅延させた２Ｈ信号と、当該０Ｈ信号を４Ｈ期間分遅延させた４Ｈ信号を生成して、Ｙ／Ｃ分離回路１０に出力する。ここで、０Ｈ、２Ｈ信号間と、２Ｈ、４Ｈ信号間で１８０度の位相差を持つことになるので、Ｙ／Ｃ分離回路１０は、１Ｈ、２Ｈ信号の代わりに２Ｈ、４Ｈ信号を用いる以外、ＮＴＳＣの場合と同様の構成を採用できる。具体的には、ｋ（ｋ＝０、２、４）Ｈ信号をｎ（ｎ＝１、３）サンプリング周期遅延させたことを表す記号（Ｄ）を用いて、第１のスイッチド・キャパシタフィルタ１００はつぎの式（７）で表現され、第２のスイッチド・キャパシタフィルタ２００はつぎの式（８）で表現される。
【図面の簡単な説明】
【００５７】
【図１】本発明の一実施形態に係る映像信号受信装置の構成を示す図である。
【図２】本発明の一実施形態に係る相関演算回路のスイッチド・キャパシタフィルタ部の構成を示す図である。
【図３】本発明の一実施形態に係る相関演算回路のスイッチド・キャパシタフィルタ部のフィルタ範囲を示す図である。
【図４】本発明の一実施形態に係る相関演算回路の相関演算部の構成を示す図である。
【図５】本発明の一実施形態に係る相関演算回路の演算結果の使用方法について説明する図である。
【図６】本発明の一実施形態に係る第１のスイッチド・キャパシタ遅延回路の構成を示す図である。
【図７】本発明の一実施形態に係る第２のスイッチド・キャパシタ遅延回路の構成を示す図である。
【図８】クロマ信号Ｃ、輝度信号Ｙ、コンポジット信号ＳＣの波形図の一例を示す図である。
【図９】従来の映像信号処理回路の構成を示す図である。
【符号の説明】
【００５８】
２ アンテナ
４ チューナ
６ フィルタ
８ 遅延回路
８２、８４ １Ｈ遅延回路
９ 相関演算回路
９２ スイッチド・キャパシタフィルタ部
９４ 相関演算部
１０ Ｙ／Ｃ分離回路
１２ 輝度信号処理回路
１４ クロマ信号処理回路
１６ 色復調処理回路
１８ マトリクス回路
２０ ＲＧＢドライバ
２２ ディスプレイ
１００ 第１のスイッチド・キャパシタフィルタ
１０１〜１０４ スイッチド・キャパシタ遅延回路
１０５〜１０６、１０８〜１０９ 論理反転部
１０７ 加算部
２００ 第２のスイッチド・キャパシタフィルタ
２０１〜２０４ スイッチド・キャパシタ遅延回路
２０５〜２０６、２０８〜２０９ 論理反転部
２０７ 加算部
３０１ 第１の絶対値回路
３０２ 第２の絶対値回路
３０３ 第３の絶対値回路
３０４ 第４の絶対値回路
３０５ 第１のアッテネータ
３０６ 第２のアッテネータ
３０７ 第１の比較器
３０８ 第２の比較器
５００ 第１のスイッチド・キャパシタ遅延回路
５０１〜５０２、５２１〜５２４ スイッチド・キャパシタ基本回路
５２０ 第２のスイッチド・キャパシタ遅延回路
５０５、５２５ シフトレジスタ
５０６、５２６ オペアンプ
６１０ Ａ／Ｄ変換器
６１２、６１４ １Ｈ遅延回路
６１６ Ｙ／Ｃ分離回路
６１８ 相関演算回路
【技術分野】
【０００１】
本発明は、映像信号処理回路に関する。
【背景技術】
【０００２】
種々のアナログカラーテレビ方式のうち直角二相振幅変調の色差信号搬送方式を採用したものとしてＮＴＳＣ(National Television Standards Committee）又はＰＡＬ(Phase Alternation by Line)が存在する。尚、直角二相振幅変調とは、周波数が等しく、位相が９０度異なる２つの搬送波をそれぞれ振幅変調した後に合成するものである。
【０００３】
ＮＴＳＣ又はＰＡＬに準拠した映像信号を送信する側では、テレビカメラで撮像したＲ（赤）、Ｇ（緑）、Ｂ（青）の映像信号をそのままの形で送信せず、その映像信号を、画面の明るさを構成する輝度信号Ｙと画面の色の濃淡度合いを構成するクロマ信号Ｃとに変換し、輝度信号Ｙとクロマ信号Ｃとを合成したコンポジット信号ＳＣとして送信する。
【０００４】
クロマ信号Ｃは、図８（ａ）に示すように、Ｒ信号及びＢ信号から輝度信号Ｙを差し引いた２つの色差信号Ｒ−Ｙ、Ｂ−Ｙを互いに直交するＩ・Ｑ信号（ＮＴＳＣ方式の場合）又はＵ・Ｖ信号（ＰＡＬ方式の場合）へ変換するとともに、それらを合成して振幅変調した信号である。クロマ信号Ｃには、搬送色信号ＣＡの位相と振幅の基準とするカラーバースト信号ＢＳと位相が色相を示すとともに振幅が彩度を示す搬送色信号ＣＡと、が含まれる。
【０００５】
輝度信号Ｙは、図８（ｂ）に示すように、水平同期信号ＨＳＹＮＣと輝度信号成分ＹＡとが含まれる。水平同期信号ＨＳＹＮＣは、水平方向の１本の走査線の開始を示す信号である。隣接する二つの水平同期信号ＨＳＹＮＣの間の期間は「１Ｈ期間（１水平走査期間）」と呼ばれている。輝度信号成分ＹＡは、輝度の内容を示す信号である。
【０００６】
コンポジット信号ＳＣは、図８（ｃ）に示すように、図８（ａ）に示したクロマ信号Ｃと、図８（ｂ）に示した輝度信号Ｙと、を合成したものである。詳述すると、コンポジット信号ＳＣは、クロマ信号Ｃのカラーバースト信号ＢＳを、輝度信号Ｙのバックポーチへと重畳させるとともに、クロマ信号Ｃの搬送色信号ＣＡを輝度信号成分ＹＡに重畳させた波形となる。
【０００７】
一方、ＮＴＳＣ又はＰＡＬに準拠した映像信号を受信して所定の信号処理を行う映像信号受信装置は、アンテナ２で受信したコンポジット信号ＳＣをクロマ信号Ｃと輝度信号Ｙに分離するためのＹ／Ｃ分離回路を具備する必要がある。
【０００８】
図９は、Ｙ／Ｃ分離回路を含んだ従来の映像信号受信装置としてＮＴＳＣに準拠した映像信号に対応する場合の構成を示した図である。映像信号受信装置は、アンテナ２等で受信したアナログのコンポジット信号ＳＣをデジタル信号に変換して出力するＡ／Ｄ変換器６１０と、コンポジット信号ＳＣ（０Ｈ信号）を１Ｈ期間分遅延させた信号（１Ｈ信号）を出力する１Ｈ遅延回路６１２と、１Ｈ遅延回路６１２の出力をさらに１Ｈ期間分遅延させた信号（２Ｈ信号）を出力する１Ｈ遅延回路６１４と、各上記の０Ｈ、１Ｈ、２Ｈ信号に基づいて２次元のデジタルＹ／Ｃ分離方式に基づいて輝度信号Ｙとクロマ信号Ｃに分離するＹ／Ｃ分離回路６１６と、を有する。
【０００９】
さらに、従来の映像信号受信装置は、３ライン（０Ｈ、１Ｈ、２Ｈ信号）の相関度合いを演算するための相関演算回路６１８を有する。Ｙ／Ｃ分離回路６１６は、相関演算回路６１８によって演算された相関度合いに基づいて、３ライン全てではなく、当該３ライン中で垂直方向の上２ライン（０Ｈ、１Ｈ信号）又は下２ライン（１Ｈ、２Ｈ信号）等を選択して用いることで、コンポジット信号ＳＣを輝度信号Ｙとクロマ信号Ｃに分離している。
【００１０】
尚、映像信号受信装置は、ＰＡＬに準拠した映像信号に対応する場合も同様に、コンポジット信号ＳＣを輝度信号Ｙとクロマ信号Ｃに分離するに際して３ラインの相関度合いを演算する。但し、ＰＡＬの場合の３ラインとして、アンテナで受信したコンポジット信号ＳＣ（０Ｈ信号）と、当該コンポジット信号ＳＣを２Ｈ期間分遅延させた信号（２Ｈ信号）並びに４Ｈ期間分遅延させた信号（４Ｈ信号）が用いられる。ＮＴＳＣの場合にはクロマ信号Ｃが１Ｈ期間で１８０度の位相差を有する一方、ＰＡＬの場合には１Ｈ期間で９０度の位相差を有するからである。
【特許文献１】特開２００２−１１８８６０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記のとおり、３ラインの相関度合いに基づく２次元のデジタルＹ／Ｃ分離方式を実現するにあたり、Ａ／Ｄ変換器によってアナログ信号からデジタル信号に変換された映像信号に基づいて、３ラインの相関度合いの演算が行われていた。そこで、輝度信号Ｙとクロマ信号Ｃの分離精度を向上すべく相関度合いの演算精度を上げるためには、Ａ／Ｄ変換器の分解能を上げる必要があった。しかし、Ａ／Ｄ変換器の分解能を上げると、これに伴ってＡ／Ｄ変換器の回路規模の増大化を招くことになるので問題であった。
【課題を解決するための手段】
【００１２】
前記課題を解決するための主たる発明は、輝度信号とクロマ信号を含む映像信号の１水平走査期間分の第１の映像信号、当該第１の映像信号を遅延させて得られる第２の映像信号、当該第２の映像信号を遅延させて得られる第３の映像信号の相関度合いに基づいて、前記第１乃至前記第３の映像信号のうち少なくともいずれかを用いて、前記映像信号を前記輝度信号と前記クロマ信号に分離する映像信号処理回路において、所定の水平空間周波数成分よりも高い水平空間周波数成分を前記第１及び前記第２の映像信号より抽出する水平高域通過フィルタ機能、所定の垂直空間周波数成分よりも低い垂直空間周波数成分を前記第１及び前記第２の映像信号より抽出する垂直低域通過フィルタ機能を組み合わせた第１のスイッチド・キャパシタフィルタと、所定の水平空間周波数成分よりも高い水平空間周波数成分を前記第２及び前記第３の映像信号より抽出する水平高域通過フィルタ機能、所定の垂直空間周波数成分よりも低い垂直空間周波数成分を前記第２及び前記第３の映像信号より抽出する垂直低域通過フィルタ機能を組み合わせた第２のスイッチド・キャパシタフィルタと、前記第２のスイッチド・キャパシタフィルタの出力を比較基準として、前記第１及び前記第２のスイッチド・キャパシタフィルタの各出力の大小関係に基づいて、前記第１及び前記第２の映像信号間の第１の相関度合いを出力する第１の比較器と、前記第１のスイッチド・キャパシタフィルタの出力を比較基準として、前記第１及び前記第２のスイッチド・キャパシタフィルタの各出力の大小関係に基づいて、前記第２及び前記第３の映像信号間の第２の相関度合いを出力する第２の比較器と、前記第１の相関度合い及び前記第２の相関度合いに基づいて、前記第１及び前記第２の映像信号又は前記第２及び前記第３の映像信号を用いて、前記映像信号を前記輝度信号と前記クロマ信号に分離するＹ／Ｃ分離回路と、を有することとする。
【発明の効果】
【００１３】
本発明によれば、Ａ／Ｄ変換器を必要とせずに映像信号から輝度信号とクロマ信号を適切に抽出する映像信号処理回路を提供することができる。
【発明を実施するための最良の形態】
【００１４】
＜＜＜映像信号受信装置の構成＞＞＞
図１は、本発明の一実施形態に係る映像信号受信装置の構成図である。尚、本発明の一実施形態に係る映像信号処理回路は、図１に示す映像信号受信装置の中でアンテナ２とディスプレイ２２を除いた部分である。また、以下に示す実施形態では、クロマ信号Ｃが１Ｈ期間で１８０度の位相差を有するＮＴＳＣの場合を例に挙げて説明するが、１Ｈ期間で９０度の位相差を有するＰＡＬを採用してもよい。
【００１５】
チューナ４は、アンテナ２で受信したＮＴＳＣに準拠した映像信号の中から、受信対象チャンネルの信号を抽出した後に増幅出力する。フィルタ６は、チューナ４の出力から中間周波信号ＩＦを抽出し、更に、当該中間周波信号ＩＦを検波してコンポジット信号ＳＣを抽出する。
【００１６】
遅延回路８は、フィルタ６により抽出されたコンポジット信号ＳＣをそのまま出力する他に、コンポジット信号ＳＣを１Ｈ期間分遅延させて出力する１Ｈ遅延回路８２と、１Ｈ遅延回路８２の出力をさらに１Ｈ期間分遅延させて出力する１Ｈ遅延回路８４と、を具備する。尚、１Ｈ期間は、図８に示したとおり、隣接する二つの水平同期信号ＨＳＹＮＣの間の１水平走査期間である。本実施形態の１Ｈ遅延回路８２、８４は、これまで主に用いられてきたＣＣＤ（Charged Coupled Device）遅延素子よりも安価であり且つこれまでアナログフィルタとして専ら利用されていた図５乃至図７に示すようなダイレクト・チャージ型のスイッチド・キャパシタ遅延回路を用いて構成する。勿論、ダイレクト・チャージ型に限定されず、バッファ型や電荷転送型のスイッチド・キャパシタ遅延回路（例えば、特開２００７−９７０２０号公報の図４や図８等を参照）を用いて構成してもよい。
【００１７】
従って、遅延回路８は、ディスプレイ２２の表示画面中、水平方向の任意の１本の走査線を示す１Ｈ期間分のコンポジット信号ＳＣ（本発明に係る「第１の映像信号」である。以下、「０Ｈ信号又は単に０Ｈ」という。）と、０Ｈ信号を１Ｈ期間分遅延させた信号（本発明に係る「第２の映像信号」である。以下、「１Ｈ信号又は単に１Ｈ」という。）と、１Ｈ信号を１Ｈ期間分遅延させた信号（本発明に係る「第３の映像信号」である。以下、「２Ｈ信号又は単に２Ｈ」という。）と、を出力する。これらの０Ｈ、１Ｈ、２Ｈ信号は、ディスプレイ２２の表示画面中、垂直方向に連続した３本の走査線を表しており、０Ｈ、１Ｈ信号間、１Ｈ、２Ｈ信号間は、それぞれ１８０度の位相差を持っている。
【００１８】
相関演算回路９は、遅延回路８から出力された０Ｈ、１Ｈ、２Ｈ信号の相関度合いとして、０Ｈ、１Ｈ信号間の相関度合いを示す比較信号ＣＭＰ１と、１Ｈ、２Ｈ信号間の相関度合いを示す比較信号ＣＭＰ２と、を出力する。
【００１９】
Ｙ／Ｃ分離回路１０は、遅延回路８から出力された０Ｈ、１Ｈ、２Ｈ信号を用いて、２次元のアナログＹ／Ｃ分離方式に基づいて、輝度信号Ｙとクロマ信号Ｃに分離する。尚、２次元のアナログＹ／Ｃ分離方式とは、コンポジット信号ＳＣの水平空間周波数成分Ｈを表す水平軸と垂直空間周波数成分Ｖを表す垂直軸とにより構成される２次元空間内で、輝度信号Ｙを抽出するためのアナログフィルタと、クロマ信号Ｃを抽出するためのアナログフィルタと、を個別に設けて構成される。
【００２０】
また、Ｙ／Ｃ分離回路１０は、相関演算回路９から出力された比較信号ＣＭＰ１、ＣＭＰ２に基づいて、現在の走査線（１Ｈ信号）を基準として、３ライン（０Ｈ、１Ｈ、２Ｈ信号）全てではなく、当該３ラインの中で垂直方向の上２ライン（０Ｈ、１Ｈ信号）又は下２ライン（１Ｈ、２Ｈ信号）を選択的に用いて輝度信号Ｙとクロマ信号Ｃに分離する。
【００２１】
輝度信号処理回路１２は、Ｙ／Ｃ分離回路１０から供給される輝度信号Ｙのコントラスト調整やブランキング調整を行う。クロマ信号処理回路１４は、Ｙ／Ｃ分離回路１０から供給されるクロマ信号Ｃのチャネル毎のゲイン調整やカラーキラー等の処理を行う。色復調処理回路１６は、主に、クロマ信号処理回路１４での各種処理が施されたクロマ信号Ｃに基づいて色差信号Ｒ−Ｙ、Ｂ−Ｙを復調する。
【００２２】
マトリクス回路１８は、色復調処理回路１６で復調された色差信号Ｒ−Ｙ、Ｂ−Ｙと、輝度信号処理回路１２での各種処理が施された輝度信号Ｙを合成して、３つのＲ信号、Ｇ信号、Ｂ信号から成る映像信号を復元する。ＲＧＢドライバ２０は、マトリクス回路１８から供給された３つのＲ信号、Ｇ信号、Ｂ信号に基づいて、ディスプレイ２２に所望のカラー映像を再現するための駆動信号ＲＯＵＴ、ＧＯＵＴ、ＢＯＵＴを生成する。
【００２３】
＜＜＜相関演算回路９＞＞＞
相関演算回路９は、図２に示すスイッチド・キャパシタフィルタ部９２と、図４に示す相関演算部９４と、によって構成される。以下、これらの構成や動作について説明する。
【００２４】
＝＝＝スイッチド・キャパシタフィルタ部９２＝＝＝
スイッチド・キャパシタフィルタ部９２は、図２に示すように、第１のスイッチド・キャパシタフィルタ１００と、第２のスイッチド・キャパシタフィルタ２００と、によって構成される。尚、第１及び第２のスイッチド・キャパシタフィルタ１００、２００の２次元空間内のフィルタ範囲（同図の斜線部）を図３に示す。
【００２５】
第１のスイッチド・キャパシタフィルタ１００は、３ライン（０Ｈ、１Ｈ、２Ｈ信号）中で垂直方向の上２ライン（０Ｈ、１Ｈ信号）の相関度合いを求めるための指標値（後述のＶ−ＬＰＦ１）を演算するものである。具体的には、図３に示すように、第１のスイッチド・キャパシタフィルタ１００は、０Ｈ、１Ｈ信号を用いて、所定の水平空間周波数成分Ｈ１（＜Ｈ２）よりも高い水平空間周波数成分を抽出する水平高域通過フィルタ機能（以下、Ｈ−ＨＰＦ機能という。）と、所定の垂直空間周波数成分Ｖ１よりも低い垂直空間周波数成分を抽出する垂直低域通過フィルタ機能（以下、Ｖ−ＬＰＦ１機能という。）を組み合わせて構成される。
【００２６】
本実施形態の第１のスイッチド・キャパシタフィルタ１００の詳細な構成を図２に示す。尚、図２に示す中で、以下の記号（Ａ）のブロックは、ｎ（ｎ＝１〜３）サンプリング周期分遅延させるスイッチド・キャパシタ遅延回路を表している。
【００２７】
第１のスイッチド・キャパシタフィルタ１００の一機能である０Ｈ信号のＨ−ＨＰＦ機能（本発明に係る第１の水平高域通過フィルタ機能である。以下、Ｈ−ＨＰＦ１機能という。）並びに１Ｈ信号のＨ−ＨＰＦ機能（本発明に係る第２の水平高域通過フィルタ機能である。以下、Ｈ−ＨＰＦ２機能という。）は、以下の式（１）、式（２）に示すように、フィルタ長が２となるＦＩＲ形式のＨＰＦによって実現できる。
【００２８】
尚、「ＦＩＲ形式」と記載したのは、本実施形態では、ＦＩＲというデジタルフィルタの概念をＤＳＰ（Digital Signal Processor）等のデジタル回路で構成するのではなく、スイッチド・キャパシタ遅延回路を用いたアナログ回路によって構成するからであり、以下のＦＩＲ形式の記載についても同様である。また、式（１）、式（２）の中で、記号（Ｂ）の部分は、ｋ（ｋ＝０、１）Ｈ信号をｎ（ｎ＝１、３）サンプリング周期遅延させたことを表している。即ち、Ｈ−ＨＰＦ１機能は、０Ｈ信号の非反転信号及び反転信号をそれぞれサンプリング周期を異ならせて加算することで実現され、Ｈ−ＨＰＦ２機能は、１Ｈ信号の非反転信号及び反転信号をそれぞれサンプリング周期を異ならせて加算することで実現される。
【００２９】
第１のスイッチド・キャパシタフィルタ１００のもう一つの機能であるＶ−ＬＰＦ１機能は、上記の式（１）によって構成されるＨ−ＨＰＦ１機能と、上記の式（２）によって構成されるＨ−ＨＰＦ２機能の各出力に対して＋１を掛け算して加算することによって、フィルタ長が２であり、全て正のフィルタ係数（＋１、＋１）を用いたＦＩＲ形式のＬＰＦとして実現できる。具体的には、Ｖ−ＬＰＦ１機能は、つぎの式（３）で表現される。
【００３０】
式（３）をブロック図的に表現すると、図２に示す第１のスイッチド・キャパシタフィルタ１００の中身となる。１０１、１０３は、入力ＩＮ（０Ｈ、１Ｈ）をクロックＣＬＫに基づき１サンプリング周期分遅延させた出力ＯＵＴを出力する後述の第１のスイッチド・キャパシタ遅延回路５００（図６参照）である。１０２、１０４は、入力ＩＮ（０Ｈ、１Ｈ）をクロックＣＬＫに基づき３サンプリング周期分遅延させた出力ＯＵＴを出力する後述の第２のスイッチド・キャパシタ遅延回路５２０（図７参照）である。１０５、１０８、１０６、１０９は、式（３）中の負の係数（−１）を実現する論理反転部である。１０７は、式（３）中の前半の因数と後半の因数の加算部分に該当する加算部である。尚、詳細は後述するが、論理反転部１０５、１０８、１０６、１０９は、第１及び第２のスイッチド・キャパシタ遅延回路５００、５２０の結線変更により実現しており、加算部１０７は、信号線の短絡によって実現している。
【００３１】
第２のスイッチド・キャパシタフィルタ２００は、３ライン（０Ｈ、１Ｈ、２Ｈ信号）中の垂直方向の下２ライン（１Ｈ、２Ｈ信号）の相関度合いの指標値（後述のＶ−ＬＰＦ２）を演算するものである。尚、第２のスイッチド・キャパシタフィルタ２００は、第１のスイッチド・キャパシタフィルタ１００と同様に、以下の式（６）のように１Ｈ、２Ｈ信号を用いて、１Ｈ信号のＨ−ＨＰＦ機能（本発明に係る第３の水平高域通過フィルタ機能である。以下、Ｈ−ＨＰＦ３機能という。）、２Ｈ信号のＨ−ＨＰＦ機能（本発明に係る第４の水平高域通過フィルタ機能である。以下、Ｈ−ＨＰＦ４機能という。）の各出力に対して＋１を掛け算したものを加算して構成される垂直低域通過フィルタ機能（以下、Ｖ−ＬＰＦ２機能という。）として実現できる。尚、Ｈ−ＨＰＦ３機能は、１Ｈ信号の非反転信号及び反転信号をそれぞれサンプリング周期を異ならせて加算することで実現され、Ｈ−ＨＰＦ４機能は、１Ｈ信号の非反転信号及び反転信号をそれぞれサンプリング周期を異ならせて加算することで実現される。
【００３２】
式（６）をブロック図的に表現すると、図２に示す第２のスイッチド・キャパシタフィルタ２００の中身となる。２０１、２０３は、入力ＩＮ（１Ｈ、２Ｈ）をクロックＣＬＫに基づき１サンプリング周期分遅延させた出力ＯＵＴを出力する後述の第１のスイッチド・キャパシタ遅延回路５００（図６参照）である。２０２、２０４は、入力ＩＮ（１Ｈ、２Ｈ）をクロックＣＬＫに基づき３サンプリング周期分遅延させた出力ＯＵＴを出力する後述の第２のスイッチド・キャパシタ遅延回路５２０（図７参照）である。２０５、２０８、２０６、２０９は、式（６）中の負の係数（−１）を実現する論理反転部である。２０７は、式（６）中の前半の因数と後半の因数の加算部分に該当する加算部である。
【００３３】
＝＝＝相関演算部９４＝＝＝
相関演算部９４は、図４に示すように、第１の絶対値回路３０１、第２の絶対値回路３０２、第３の絶対値回路３０３、第４の絶対値回路３０４、第１のアッテネータ３０５、第２のアッテネータ３０６、第１の比較器３０７、第２の比較器３０８によって構成される。
【００３４】
まず、第１のアッテネータ３０５、第２のアッテネータ３０６を無視して説明する。
【００３５】
第１の比較器３０７は、その反転入力端子に第２の絶対値回路３０２を通過したＶ−ＬＰＦ２（式（６）参照）の絶対値Ｂ１が入力され、その非反転入力端子に第１の絶対値回路３０１を通過したＶ−ＬＰＦ１（式（３）参照）の絶対値Ａ１が入力される。そして、第１の比較器３０７は、絶対値Ａ１、Ｂ１の比較結果により、０Ｈ、１Ｈ信号間の相関度合い（第１の相関度合い）を示す比較信号ＣＭＰ１を出力する。
【００３６】
即ち、第１の比較器３０７は、０Ｈ、１Ｈ信号に基づくＶ−ＬＰＦ１の絶対値Ａ１が、１Ｈ、２Ｈ信号に基づくＶ−ＬＰＦ２の絶対値Ｂ１よりも大きければ、Ｈレベルの比較信号ＣＭＰ１を出力する。この結果、Ｙ／Ｃ分離回路１０は、０Ｈ、１Ｈ信号間に相関有りと識別し、上２ライン（０Ｈ、１Ｈ信号）を選択する。一方、絶対値Ａ１が絶対値Ｂ１よりも小さければ、第１の比較器３０７は、Ｌレベルの比較信号ＣＭＰ１を出力する。この結果、Ｙ／Ｃ分離回路１０は、０Ｈ、１Ｈ信号間に相関無しと識別する。
【００３７】
第２の比較器３０８は、その反転入力端子に第３の絶対値回路３０３を通過したＶ−ＬＰＦ１（式（３）参照）の絶対値Ａ２が入力され、その非反転入力端子に第４の絶対値回路３０４を通過したＶ−ＬＰＦ２（式（６）参照）の絶対値Ｂ２が入力される。そして、絶対値Ａ２、Ｂ２の比較結果により、第２の比較器３０８は、１Ｈ、２Ｈ信号間の相関度合い（第２の相関度合い）を示す比較信号ＣＭＰ２を出力する。
【００３８】
即ち、第２の比較器３０８は、１Ｈ、２Ｈ信号に基づくＶ−ＬＰＦ２の絶対値Ｂ２が、０Ｈ、１Ｈ信号に基づくＶ−ＬＰＦ１の絶対値Ａ２よりも大きければ、Ｈレベルの比較信号ＣＭＰ２を出力する。この結果、Ｙ／Ｃ分離回路１０は、１Ｈ、２Ｈ信号間に相関有りと識別し、下２ライン（１Ｈ、２Ｈ信号）を選択して用いる。一方、絶対値Ｂ２が絶対値Ａ２よりも小さければ、第２の比較器３０８は、Ｌレベルの比較信号ＣＭＰ２を出力する。この結果、Ｙ／Ｃ分離回路１０は、１Ｈ、２Ｈ信号間に相関無しと識別する。
【００３９】
ところで、第１のアッテネータ３０５、第２のアッテネータ３０６を無視した場合、絶対値Ａ１、Ａ２は等価であり、絶対値Ｂ１、Ｂ２もまた等価となる。従って、第１の比較器３０７より出力される比較信号ＣＭＰ１と、第２の比較器３０８より出力される比較信号ＣＭＰ２は、相補的な関係にあり、一方がＨレベルの場合には他方が必ずＬレベルとなる。すると、Ｙ／Ｃ分離回路１０は、３ライン（０Ｈ、１Ｈ、２Ｈ信号）中において上２ライン（０Ｈ、１Ｈ信号）と下２ライン（１Ｈ、２Ｈ信号）の選択を常時繰り返す。
【００４０】
しかし、Ｖ−ＬＰＦ１とＶ−ＬＰＦ２の絶対値が近い値である場合に、上２ライン（０Ｈ、１Ｈ信号）と下２ライン（１Ｈ、２Ｈ信号）のうち、いずれか一方が必ず相関が有るものと判定しづらい場合がある。そこで、第２の絶対値回路３０２の入力側に第１のアッテネータ３０５を、第３の絶対値回路３０３の入力側に第２のアッテネータ３０６を設けて、比較信号ＣＭＰ１、ＣＭＰ２がともにＨレベル又はＬレベルになる状態を設定した。そして、比較信号ＣＭＰ１、ＣＭＰ２がともにＨレベル又はＬレベルとなる場合、Ｙ／Ｃ分離回路１０は、３ライン（０Ｈ、１Ｈ、２Ｈ信号）全てを用いて、輝度信号Ｙとクロマ信号Ｃの分離を行うことにした。尚、第１のアッテネータ３０５はＶ−ＬＰＦ２を減衰させて第２の絶対値回路３０２に出力するものであり、第２のアッテネータ３０６はＶ−ＬＰＦ１を減衰させて第３の絶対値回路３０３に出力するものである。
【００４１】
例えば、Ｖ−ＬＰＦ１のレベルが“＋８”、Ｖ−ＬＰＦ２のレベルが“＋７”、第１のアッテネータ３０５及び第２のアッテネータ３０６の減衰量がともに“−０．５”の場合とする。この場合、絶対値Ａ１が“８”、絶対値Ｂ１が“６．５”、絶対値Ａ２が“６．５”、絶対値Ｂ２が“７”となり、比較信号ＣＭＰ１、ＣＭＰ２はともにＨレベルとなる。また、例えば、Ｖ−ＬＰＦ１のレベルが“−６”、Ｖ−ＬＰＦ２のレベルが“−５”、第１のアッテネータ３０５及び第２のアッテネータ３０６の減衰量がともに“−１．５”の場合とする。この場合、絶対値Ａ１が“６”、絶対値Ｂ１が“６．５”、絶対値Ａ２が“７．５”、絶対値Ｂ２が“５”となり、比較信号ＣＭＰ１、ＣＭＰ２はともにＬレベルとなる。
【００４２】
以上を整理すると、図５の表に示すように、比較信号ＣＭＰ１がＨレベル且つ比較信号ＣＭＰ２がＬレベルの場合には上２ラインが選択され、比較信号ＣＭＰ１がＬレベル且つ比較信号ＣＭＰ２がＨレベルの場合には下２ラインが選択され、比較信号ＣＭＰ１且つ比較信号ＣＭＰ２がともにＨレベル又はＬレベルの場合には３ラインが選択されることになる。
【００４３】
＝＝＝第１のスイッチド・キャパシタ遅延回路５００＝＝＝
図６は、第１のスイッチド・キャパシタフィルタ１００の１０１、１０３並びに第２のスイッチド・キャパシタフィルタ２００の２０１、２０３として用いられる第１のスイッチド・キャパシタ遅延回路５００の詳細な構成を示した図である。
【００４４】
スイッチド・キャパシタ基本回路５０１は、キャパシタＣ１と、キャパシタＣ１を出力段のオペアンプのフィードバックループに取り込むための第１のスイッチング素子（Ｍ１、Ｍ２）と、入力ＩＮのレベルに応じた電荷を当該キャパシタＣ１に蓄積させるための第２のスイッチング素子（Ｍ３、Ｍ４）と、により構成される。尚、スイッチド・キャパシタ基本回路５０１のＮＭＯＳトランジスタＭ３、Ｍ４のゲートは短絡され、次段のスイッチド・キャパシタ基本回路５０２のＮＭＯＳトランジスタＭ５、Ｍ６のゲートに共通に接続される。
【００４５】
詳述すると、ＮＭＯＳトランジスタＭ１、Ｍ３は、キャパシタＣ１の一端を、入力ＩＮ又はオペアンプ５０６の出力ＯＵＴのいずれか一方と接続させるために相補的にオンオフする。ＮＭＯＳトランジスタＭ２、Ｍ４は、キャパシタＣ１の他端を、オペアンプ５０６の反転入力端子又は接地のいずれか一方に接続させるために相補的にオンオフする。従って、ＮＭＯＳトランジスタＭ３、Ｍ４がオンしたときには入力ＩＮのレベルに応じた電荷がキャパシタＣ１に保持され、ＮＭＯＳトランジスタＭ１、Ｍ２がオンしたときにはキャパシタＣ１がオペアンプ５０６のフィードバックループに取り込まれる。
【００４６】
スイッチド・キャパシタ基本回路５０２は、スイッチド・キャパシタ基本回路５０１と同様の構成且つ動作となるので説明を省略する。
【００４７】
シフトレジスタ５０５は、１サンプリング周期を持つクロックＣＬＫに基づいて、（１、０）、（０、１）を繰り返す制御信号Ｐ０、Ｐ１を出力する。尚、制御信号Ｐ０が１のとき、スイッチド・キャパシタ基本回路５０１側の第１のスイッチング素子（Ｍ１、Ｍ２）がオンし、スイッチド・キャパシタ基本回路５０２側の第２のスイッチング素子（Ｍ７、Ｍ８）がオンする。また、制御信号Ｐ１が１のとき、スイッチド・キャパシタ基本回路５０１の第２のスイッチング素子（Ｍ３、Ｍ４）がオンし、スイッチド・キャパシタ基本回路５０２の第１のスイッチング素子（Ｍ５、Ｍ６）がオンする。以上より、シフトレジスタ５０５から出力される制御信号Ｐ０、Ｐ１に基づいて、キャパシタＣ１又はＣ２のいずれか一つにおいて１サンプリング周期前に蓄積された電荷に応じた電圧が、オペアンプ５０６より出力される。
【００４８】
＝＝＝第２のスイッチド・キャパシタ遅延回路５２０＝＝＝
図７は、第１のスイッチド・キャパシタフィルタ１００の１０２、１０４並びに第２のスイッチド・キャパシタフィルタ２００の２０２、２０４として用いられる第２のスイッチド・キャパシタ遅延回路５２０の詳細な構成を示した図である。第１のスイッチド・キャパシタ遅延回路５００との相違点は、第２のスイッチド・キャパシタ遅延回路５２０は４個のスイッチド・キャパシタ基本回路５２１〜５２４を多段接続した構成となる点である。また、シフトレジスタ５２５が、クロックＣＬＫの１サンプリング周期毎に、（１０００）、（０１００）、（００１０）、（０００１）と切り替わる４つの制御信号Ｐ０〜Ｐ３を出力する点が相違する。第３のスイッチド・キャパシタ遅延回路５２０は、これらの４つの制御信号Ｐ０〜Ｐ３に基づいて、キャパシタＣ１〜Ｃ４のいずれか一つにおいて３サンプリング周期前に蓄積された電荷に応じた電圧が、オペアンプ５２６より出力される。
【００４９】
尚、前述した論理反転部１０５、１０６、２０５、２０６は、第２のスイッチド・キャパシタ遅延回路５２０の結線変更により実現できる。具体的には、ＮＭＯＳトランジスタＭ１、Ｍ５、Ｍ９、Ｍ１３の各ドレインをオペアンプ５０６の反転入力端子と接続し、ＮＭＯＳトランジスタＭ２、Ｍ６、Ｍ１０、Ｍ１４の各ソースをオペアンプ５０６の出力と接続することで実現できる。
【００５０】
以上のように、本発明に係る映像信号処理回路は、アナログ回路である第１及び第２のスイッチド・キャパシタフィルタ１００、２００により構成された相関演算回路９によって０Ｈ、１Ｈ、２Ｈ信号の相関度合いを演算する。この結果、従来例のようにＡ／Ｄ変換器を用いなくて済むので、回路規模の増大化を抑えることができる。また、従来例のようにＡ／Ｄ変換器の分解能による入力ＩＮのレベル制限を受けなくて済む。さらに、アナログ回路でＹ／Ｃ分離処理を行っているので外部の周辺回路への輻射ノイズの低減化が図られる。
【００５１】
また、第１、第２のスイッチド・キャパシタ遅延回路５００、５２０の各サンプリング周期は、シフトレジスタ５０５、５２５のクロックＣＬＫの周期の変更によって自由な調整が可能となる。この結果、相関演算回路９における相関度合いの演算時間を映像信号処理回路の仕様に応じて自由に調整できる。
【００５２】
また、第１のスイッチド・キャパシタフィルタ１００は、サンプリング周期の異なる第１のスイッチド・キャパシタ遅延回路５００（１サンプリング周期遅延）並びに第３のスイッチド・キャパシタ遅延回路５２０（３サンプリング周期遅延）を用いて構成した。第２のスイッチド・キャパシタフィルタ２００についても同様である。この結果、スイッチド・キャパシタ遅延回路の総数を最小限に抑えて、第１及び第２のスイッチド・キャパシタフィルタ１００、２００を構成することができる。
【００５３】
また、相関演算部９４に第１及び第２のアッテネータ３０５、３０６を設けない場合、前述した第１の比較器３０７及び第２の比較器３０８の構成としたことにより、０Ｈ、１Ｈ信号間の相関度合いを示す比較信号ＣＭＰ１（Ｈレベルが相関有り、Ｌレベルが相関無し）と、１Ｈ、２Ｈ信号間の相関度合いを示す比較信号ＣＭＰ２（Ｈレベルが相関有り、Ｌレベルが相関無し）は、一方がＨレベルの場合には他方は必ずＬレベルとなる。この結果、Ｙ／Ｃ分離回路１０は、比較信号ＣＭＰ１、ＣＭＰ２のうちＨレベルを示す方に基づいて、上２ライン（０Ｈ、１Ｈ信号）と下２ライン（１Ｈ、２Ｈ信号）の選択を容易に行うことができる。
【００５４】
また、第１及び第２のスイッチド・キャパシタフィルタ１００、２００の各出力の絶対値が近い値である等、上２ライン（０Ｈ、１Ｈ信号）と下２ライン（１Ｈ、２Ｈ信号）のうちいずれか一方が必ず相関が有るものと判定しづらい場合、相関演算部９４に第１及び第２のアッテネータ３０５、３０６を設けて、比較信号ＣＭＰ１、ＣＭＰ２がともにＨレベル又はＬレベルを示すようにし、また、Ｙ／Ｃ分離回路１０は、３ライン（０Ｈ、１Ｈ、２Ｈ信号）全てを用いることにした。この結果、輝度信号Ｙとクロマ信号Ｃの分離精度を向上することができる。
【００５５】
以上、本実施の形態について説明したが、前述した実施例は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。
【００５６】
例えば、本発明に係る映像信号受信回路は、クロマ信号Ｃが１Ｈ期間毎に９０度の位相差を持つＰＡＬにも準拠させてもよい。ＰＡＬに準拠させた場合、遅延回路８は、０Ｈ信号の他に、０Ｈ信号から２Ｈ期間分遅延させた２Ｈ信号と、当該０Ｈ信号を４Ｈ期間分遅延させた４Ｈ信号を生成して、Ｙ／Ｃ分離回路１０に出力する。ここで、０Ｈ、２Ｈ信号間と、２Ｈ、４Ｈ信号間で１８０度の位相差を持つことになるので、Ｙ／Ｃ分離回路１０は、１Ｈ、２Ｈ信号の代わりに２Ｈ、４Ｈ信号を用いる以外、ＮＴＳＣの場合と同様の構成を採用できる。具体的には、ｋ（ｋ＝０、２、４）Ｈ信号をｎ（ｎ＝１、３）サンプリング周期遅延させたことを表す記号（Ｄ）を用いて、第１のスイッチド・キャパシタフィルタ１００はつぎの式（７）で表現され、第２のスイッチド・キャパシタフィルタ２００はつぎの式（８）で表現される。
【図面の簡単な説明】
【００５７】
【図１】本発明の一実施形態に係る映像信号受信装置の構成を示す図である。
【図２】本発明の一実施形態に係る相関演算回路のスイッチド・キャパシタフィルタ部の構成を示す図である。
【図３】本発明の一実施形態に係る相関演算回路のスイッチド・キャパシタフィルタ部のフィルタ範囲を示す図である。
【図４】本発明の一実施形態に係る相関演算回路の相関演算部の構成を示す図である。
【図５】本発明の一実施形態に係る相関演算回路の演算結果の使用方法について説明する図である。
【図６】本発明の一実施形態に係る第１のスイッチド・キャパシタ遅延回路の構成を示す図である。
【図７】本発明の一実施形態に係る第２のスイッチド・キャパシタ遅延回路の構成を示す図である。
【図８】クロマ信号Ｃ、輝度信号Ｙ、コンポジット信号ＳＣの波形図の一例を示す図である。
【図９】従来の映像信号処理回路の構成を示す図である。
【符号の説明】
【００５８】
２ アンテナ
４ チューナ
６ フィルタ
８ 遅延回路
８２、８４ １Ｈ遅延回路
９ 相関演算回路
９２ スイッチド・キャパシタフィルタ部
９４ 相関演算部
１０ Ｙ／Ｃ分離回路
１２ 輝度信号処理回路
１４ クロマ信号処理回路
１６ 色復調処理回路
１８ マトリクス回路
２０ ＲＧＢドライバ
２２ ディスプレイ
１００ 第１のスイッチド・キャパシタフィルタ
１０１〜１０４ スイッチド・キャパシタ遅延回路
１０５〜１０６、１０８〜１０９ 論理反転部
１０７ 加算部
２００ 第２のスイッチド・キャパシタフィルタ
２０１〜２０４ スイッチド・キャパシタ遅延回路
２０５〜２０６、２０８〜２０９ 論理反転部
２０７ 加算部
３０１ 第１の絶対値回路
３０２ 第２の絶対値回路
３０３ 第３の絶対値回路
３０４ 第４の絶対値回路
３０５ 第１のアッテネータ
３０６ 第２のアッテネータ
３０７ 第１の比較器
３０８ 第２の比較器
５００ 第１のスイッチド・キャパシタ遅延回路
５０１〜５０２、５２１〜５２４ スイッチド・キャパシタ基本回路
５２０ 第２のスイッチド・キャパシタ遅延回路
５０５、５２５ シフトレジスタ
５０６、５２６ オペアンプ
６１０ Ａ／Ｄ変換器
６１２、６１４ １Ｈ遅延回路
６１６ Ｙ／Ｃ分離回路
６１８ 相関演算回路
【特許請求の範囲】
【請求項１】
輝度信号とクロマ信号を含む映像信号の１水平走査期間分の第１の映像信号、当該第１の映像信号を遅延させて得られる第２の映像信号、当該第２の映像信号を遅延させて得られる第３の映像信号の相関度合いに基づいて、前記第１乃至前記第３の映像信号のうち少なくともいずれかを用いて、前記映像信号を前記輝度信号と前記クロマ信号に分離する映像信号処理回路において、
所定の水平空間周波数成分よりも高い水平空間周波数成分を前記第１及び前記第２の映像信号より抽出する水平高域通過フィルタ機能、所定の垂直空間周波数成分よりも低い垂直空間周波数成分を前記第１及び前記第２の映像信号より抽出する垂直低域通過フィルタ機能を組み合わせた第１のスイッチド・キャパシタフィルタと、
所定の水平空間周波数成分よりも高い水平空間周波数成分を前記第２及び前記第３の映像信号より抽出する水平高域通過フィルタ機能、所定の垂直空間周波数成分よりも低い垂直空間周波数成分を前記第２及び前記第３の映像信号より抽出する垂直低域通過フィルタ機能を組み合わせた第２のスイッチド・キャパシタフィルタと、
前記第２のスイッチド・キャパシタフィルタの出力を比較基準として、前記第１及び前記第２のスイッチド・キャパシタフィルタの各出力の大小関係に基づいて、前記第１及び前記第２の映像信号間の第１の相関度合いを出力する第１の比較器と、
前記第１のスイッチド・キャパシタフィルタの出力を比較基準として、前記第１及び前記第２のスイッチド・キャパシタフィルタの各出力の大小関係に基づいて、前記第２及び前記第３の映像信号間の第２の相関度合いを出力する第２の比較器と、
前記第１の相関度合い及び前記第２の相関度合いに基づいて、前記第１及び前記第２の映像信号又は前記第２及び前記第３の映像信号を用いて、前記映像信号を前記輝度信号と前記クロマ信号に分離するＹ／Ｃ分離回路と、
を有することを特徴とする映像信号処理回路。
【請求項２】
請求項１に記載の映像信号処理回路において、
前記第１のスイッチド・キャパシタフィルタの前記水平高域通過フィルタ機能は、
前記第１の映像信号の非反転信号及び反転信号をそれぞれサンプリング周期を異ならせて加算した第１の水平高域通過フィルタ機能と、
前記第２の映像信号の非反転信号及び反転信号をそれぞれサンプリング周期を異ならせて加算した第２の水平高域通過フィルタ機能と、により構成され、
前記第１のスイッチド・キャパシタフィルタの前記垂直低域通過フィルタ機能は、
前記第１及び前記第２の水平高域通過フィルタ機能の各出力を加算して構成され、
前記第２のスイッチド・キャパシタフィルタの前記水平高域通過フィルタ機能は、
前記第２の映像信号の非反転信号及び反転信号をそれぞれサンプリング周期を異ならせて加算した第３の水平高域通過フィルタ機能と、
前記第２の映像信号の非反転信号及び反転信号をそれぞれサンプリング周期を異ならせて加算した第４の水平高域通過フィルタ機能と、により構成され、
前記第２のスイッチド・キャパシタフィルタの前記垂直低域通過フィルタ機能は、
前記第３及び前記第４の水平高域通過フィルタ機能の各出力を加算して構成されること、を特徴とする映像信号処理回路。
【請求項３】
請求項２に記載の映像信号処理回路において、
前記第１の映像信号を０Ｈ、前記第２の映像信号を１Ｈ、前記第３の映像信号を２Ｈと表し、ｋ（ｋ＝０〜２）Ｈ信号をｎ（ｎ＝１、３）サンプリング周期遅延させたことを表す記号
を用いて、前記第１のスイッチド・キャパシタフィルタは、
によって表現され、前記第２のスイッチド・キャパシタフィルタは、
によって表現されること、を特徴とする映像信号処理回路。
【請求項４】
請求項２に記載の映像信号処理回路において、
前記第１の映像信号を０Ｈ、前記第２の映像信号を２Ｈ、前記第３の映像信号を４Ｈと表し、ｋ（ｋ＝０、２、４）Ｈ信号をｎ（ｎ＝１、３）サンプリング周期遅延させたことを表す記号
を用いて、前記第１のスイッチド・キャパシタフィルタは、
によって表現され、前記第２のスイッチド・キャパシタフィルタは、
によって表現されること、を特徴とする映像信号処理回路。
【請求項５】
請求項１に記載の映像信号処理回路において、
前記第１の比較器は、
前記第１のスイッチド・キャパシタフィルタの出力が前記第２のスイッチド・キャパシタフィルタの出力よりも大きい場合、前記第１及び前記第２の映像信号間に相関有りを示す一方のレベルを前記第１の相関度合いとして出力し、
前記第１のスイッチド・キャパシタフィルタの出力が前記第２のスイッチド・キャパシタフィルタの出力よりも小さい場合、前記第１及び前記第２の映像信号間に相関無しを示す他方のレベルを前記第１の相関度合いとして出力し、
前記第２の比較器は、
前記第２のスイッチド・キャパシタフィルタの出力が前記第１のスイッチド・キャパシタフィルタの出力よりも大きい場合、前記第２及び前記第３の映像信号間に相関有りを示す一方のレベルを前記第２の相関度合いとして出力し、
前記第２のスイッチド・キャパシタフィルタの出力が前記第１のスイッチド・キャパシタフィルタの出力よりも小さい場合、前記第２及び前記第３の映像信号間に相関無しを示す他方のレベルを前記第２の相関度合いとして出力し、
前記Ｙ／Ｃ分離回路は、
前記第１の相関度合いが前記一方のレベル及び前記第２の相関度合いが前記他方のレベルの場合、前記第１及び前記第２の映像信号を用い、
前記第１の相関度合いが前記他方のレベル及び前記第２の相関度合いが前記一方のレベルの場合、前記第２及び前記第３の映像信号を用いること、
を特徴とする映像信号処理回路。
【請求項６】
請求項５に記載の映像信号処理回路において、
前記第１のスイッチド・キャパシタフィルタの出力の絶対値を演算して前記第１の比較器の非反転入力端子に出力する第１の絶対値回路と、
前記第２のスイッチド・キャパシタフィルタの出力を減衰させる第１のアッテネータと、
前記第１のアッテネータの出力の絶対値を演算して前記第１の比較器の反転入力端子に出力する第２の絶対値回路と、
前記第１のスイッチド・キャパシタフィルタの出力を減衰させる第２のアッテネータと、
前記第２のアッテネータの出力の絶対値を演算して前記第２の比較器の反転入力端子に出力する第３の絶対値回路と、
前記第２のスイッチド・キャパシタフィルタの出力の絶対値を演算して前記第２の比較器の非反転入力端子に出力する第４の絶対値回路と、
を有し、前記Ｙ／Ｃ分離回路は、前記第１及び前記第２の相関度合いがともに前記一方のレベル又は前記他方のレベルを示す場合、前記第１乃至前記第３の映像信号を用いて、前記映像信号を前記輝度信号と前記クロマ信号に分離すること、
を特徴とする映像信号処理回路。
【請求項１】
輝度信号とクロマ信号を含む映像信号の１水平走査期間分の第１の映像信号、当該第１の映像信号を遅延させて得られる第２の映像信号、当該第２の映像信号を遅延させて得られる第３の映像信号の相関度合いに基づいて、前記第１乃至前記第３の映像信号のうち少なくともいずれかを用いて、前記映像信号を前記輝度信号と前記クロマ信号に分離する映像信号処理回路において、
所定の水平空間周波数成分よりも高い水平空間周波数成分を前記第１及び前記第２の映像信号より抽出する水平高域通過フィルタ機能、所定の垂直空間周波数成分よりも低い垂直空間周波数成分を前記第１及び前記第２の映像信号より抽出する垂直低域通過フィルタ機能を組み合わせた第１のスイッチド・キャパシタフィルタと、
所定の水平空間周波数成分よりも高い水平空間周波数成分を前記第２及び前記第３の映像信号より抽出する水平高域通過フィルタ機能、所定の垂直空間周波数成分よりも低い垂直空間周波数成分を前記第２及び前記第３の映像信号より抽出する垂直低域通過フィルタ機能を組み合わせた第２のスイッチド・キャパシタフィルタと、
前記第２のスイッチド・キャパシタフィルタの出力を比較基準として、前記第１及び前記第２のスイッチド・キャパシタフィルタの各出力の大小関係に基づいて、前記第１及び前記第２の映像信号間の第１の相関度合いを出力する第１の比較器と、
前記第１のスイッチド・キャパシタフィルタの出力を比較基準として、前記第１及び前記第２のスイッチド・キャパシタフィルタの各出力の大小関係に基づいて、前記第２及び前記第３の映像信号間の第２の相関度合いを出力する第２の比較器と、
前記第１の相関度合い及び前記第２の相関度合いに基づいて、前記第１及び前記第２の映像信号又は前記第２及び前記第３の映像信号を用いて、前記映像信号を前記輝度信号と前記クロマ信号に分離するＹ／Ｃ分離回路と、
を有することを特徴とする映像信号処理回路。
【請求項２】
請求項１に記載の映像信号処理回路において、
前記第１のスイッチド・キャパシタフィルタの前記水平高域通過フィルタ機能は、
前記第１の映像信号の非反転信号及び反転信号をそれぞれサンプリング周期を異ならせて加算した第１の水平高域通過フィルタ機能と、
前記第２の映像信号の非反転信号及び反転信号をそれぞれサンプリング周期を異ならせて加算した第２の水平高域通過フィルタ機能と、により構成され、
前記第１のスイッチド・キャパシタフィルタの前記垂直低域通過フィルタ機能は、
前記第１及び前記第２の水平高域通過フィルタ機能の各出力を加算して構成され、
前記第２のスイッチド・キャパシタフィルタの前記水平高域通過フィルタ機能は、
前記第２の映像信号の非反転信号及び反転信号をそれぞれサンプリング周期を異ならせて加算した第３の水平高域通過フィルタ機能と、
前記第２の映像信号の非反転信号及び反転信号をそれぞれサンプリング周期を異ならせて加算した第４の水平高域通過フィルタ機能と、により構成され、
前記第２のスイッチド・キャパシタフィルタの前記垂直低域通過フィルタ機能は、
前記第３及び前記第４の水平高域通過フィルタ機能の各出力を加算して構成されること、を特徴とする映像信号処理回路。
【請求項３】
請求項２に記載の映像信号処理回路において、
前記第１の映像信号を０Ｈ、前記第２の映像信号を１Ｈ、前記第３の映像信号を２Ｈと表し、ｋ（ｋ＝０〜２）Ｈ信号をｎ（ｎ＝１、３）サンプリング周期遅延させたことを表す記号
を用いて、前記第１のスイッチド・キャパシタフィルタは、
によって表現され、前記第２のスイッチド・キャパシタフィルタは、
によって表現されること、を特徴とする映像信号処理回路。
【請求項４】
請求項２に記載の映像信号処理回路において、
前記第１の映像信号を０Ｈ、前記第２の映像信号を２Ｈ、前記第３の映像信号を４Ｈと表し、ｋ（ｋ＝０、２、４）Ｈ信号をｎ（ｎ＝１、３）サンプリング周期遅延させたことを表す記号
を用いて、前記第１のスイッチド・キャパシタフィルタは、
によって表現され、前記第２のスイッチド・キャパシタフィルタは、
によって表現されること、を特徴とする映像信号処理回路。
【請求項５】
請求項１に記載の映像信号処理回路において、
前記第１の比較器は、
前記第１のスイッチド・キャパシタフィルタの出力が前記第２のスイッチド・キャパシタフィルタの出力よりも大きい場合、前記第１及び前記第２の映像信号間に相関有りを示す一方のレベルを前記第１の相関度合いとして出力し、
前記第１のスイッチド・キャパシタフィルタの出力が前記第２のスイッチド・キャパシタフィルタの出力よりも小さい場合、前記第１及び前記第２の映像信号間に相関無しを示す他方のレベルを前記第１の相関度合いとして出力し、
前記第２の比較器は、
前記第２のスイッチド・キャパシタフィルタの出力が前記第１のスイッチド・キャパシタフィルタの出力よりも大きい場合、前記第２及び前記第３の映像信号間に相関有りを示す一方のレベルを前記第２の相関度合いとして出力し、
前記第２のスイッチド・キャパシタフィルタの出力が前記第１のスイッチド・キャパシタフィルタの出力よりも小さい場合、前記第２及び前記第３の映像信号間に相関無しを示す他方のレベルを前記第２の相関度合いとして出力し、
前記Ｙ／Ｃ分離回路は、
前記第１の相関度合いが前記一方のレベル及び前記第２の相関度合いが前記他方のレベルの場合、前記第１及び前記第２の映像信号を用い、
前記第１の相関度合いが前記他方のレベル及び前記第２の相関度合いが前記一方のレベルの場合、前記第２及び前記第３の映像信号を用いること、
を特徴とする映像信号処理回路。
【請求項６】
請求項５に記載の映像信号処理回路において、
前記第１のスイッチド・キャパシタフィルタの出力の絶対値を演算して前記第１の比較器の非反転入力端子に出力する第１の絶対値回路と、
前記第２のスイッチド・キャパシタフィルタの出力を減衰させる第１のアッテネータと、
前記第１のアッテネータの出力の絶対値を演算して前記第１の比較器の反転入力端子に出力する第２の絶対値回路と、
前記第１のスイッチド・キャパシタフィルタの出力を減衰させる第２のアッテネータと、
前記第２のアッテネータの出力の絶対値を演算して前記第２の比較器の反転入力端子に出力する第３の絶対値回路と、
前記第２のスイッチド・キャパシタフィルタの出力の絶対値を演算して前記第２の比較器の非反転入力端子に出力する第４の絶対値回路と、
を有し、前記Ｙ／Ｃ分離回路は、前記第１及び前記第２の相関度合いがともに前記一方のレベル又は前記他方のレベルを示す場合、前記第１乃至前記第３の映像信号を用いて、前記映像信号を前記輝度信号と前記クロマ信号に分離すること、
を特徴とする映像信号処理回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００９−６０４２７（Ｐ２００９−６０４２７Ａ）
【公開日】平成２１年３月１９日（２００９．３．１９）
【国際特許分類】
【出願番号】特願２００７−２２６５７４（Ｐ２００７−２２６５７４）
【出願日】平成１９年８月３１日（２００７．８．３１）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（５０６２２７８８４）三洋半導体株式会社 (1,155)
【Ｆターム（参考）】
【公開日】平成２１年３月１９日（２００９．３．１９）
【国際特許分類】
【出願日】平成１９年８月３１日（２００７．８．３１）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（５０６２２７８８４）三洋半導体株式会社 (1,155)
【Ｆターム（参考）】
[ Back to top ]