検査システム
【課題】複数の端子からの電圧印加が正常になされるか否かを効率的に、かつ詳細に検査する。
【解決手段】検査システム２０は、制御部５０と検査用治具５２から構成される。制御部５０は、装着部３１と第１電位生成回路６３と第２電位生成回路６５とＣＰＵ（検出部の一例）６１を備える。検査用治具５２は、入出力部５９と第３電位生成回路７０と第４電位生成回路７１を備える。第３電位生成回路７０は、ＳＲ端子５５と端子５７が接続された場合に、端子５８に接地電位を出力する。第４電位生成回路７１は、ＳＲ端子５５と端子５７が接続されない場合に、端子５８にツェナーダイオードＤ２のバイアス電位を出力する。第２電位生成回路６４は、ＤＥＶ端子５６に接地電位とバイアス電位が印加されない場合に、ＤＥＶ端子５６に第２電位を印加する。
【解決手段】検査システム２０は、制御部５０と検査用治具５２から構成される。制御部５０は、装着部３１と第１電位生成回路６３と第２電位生成回路６５とＣＰＵ（検出部の一例）６１を備える。検査用治具５２は、入出力部５９と第３電位生成回路７０と第４電位生成回路７１を備える。第３電位生成回路７０は、ＳＲ端子５５と端子５７が接続された場合に、端子５８に接地電位を出力する。第４電位生成回路７１は、ＳＲ端子５５と端子５７が接続されない場合に、端子５８にツェナーダイオードＤ２のバイアス電位を出力する。第２電位生成回路６４は、ＤＥＶ端子５６に接地電位とバイアス電位が印加されない場合に、ＤＥＶ端子５６に第２電位を印加する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は検査システムに関し、詳しくは、画像形成装置から画像形成ユニットを除いた装置本体を検査する技術に関する。
【背景技術】
【０００２】
従来から、画像形成装置が用いられている。画像形成装置では、画像を形成する画像形成ユニットと装置本体とを別々に製造し、装置本体の装着部に画像形成ユニットを着脱自在に装着することで、画像形成装置が形成されるものがある。このような画像形成装置では、装置本体の装着部に、画像形成ユニットに電力を供給（電位を印加）する複数の端子が形成されていることがある。従来から、装着部に画像形成ユニットを装着するに先立って、装着部に設けられた複数の端子から画像形成ユニットへの電位印加が正常になされるか否かを判定する技術が知られている（例えば特許文献１）。この技術では、画像形成ユニットに換えて装着部に検査治具を装着し、この状態における装着部の端子の電位を検出する。そして、検出した電位に基づいて、各端子からの電位印加が正常になされるか否かを検査する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−０８９６８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術では、複数の端子からの電圧印加が正常になされるか否かを効率的に判定するために、例えば検査治具にトランジスタ素子を用意し、一つの端子をトランジスタ素子のゲート電極に接続するとともに、他の端子をトランジスタ素子の一方の主電極に接続しておく。また、トランジスタ素子の他方の主電極を接地電位に接続しておき、両端子からの電圧印加が正常になされる場合にトランジスタ素子を介して他の端子と接地電位の間に電流が流れるように設定しておく。トランジスタ素子に電流が流れたか否かを他の端子の電位の変化等を用いて検出することで、両端子からの電圧印加が正常になされるか否かを効率的に検査することができる。
【０００５】
しかしながら、特許文献１の技術では、いずれか一方の端子からの電位印加が正常になされない場合、あるいは両端子からの電位印加が正常になされない場合、トランジスタ素子を介して電流が流れず、これらの状態を区別することができない。複数の端子を効率的に判定する場合でも、各端子からの電位印加が正常になされるか否かを詳細に検査する必要がある。
【０００６】
本発明は上記のような事情に基づいて完成されたものであって、複数の端子からの電圧印加が正常になされるか否かを効率的に、かつ詳細に検査する技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、画像形成装置から画像形成ユニットを除いた装置本体に検査用治具を接続することで構成される検査システムに関する。
第１の発明では、装置本体が、装着部と第１電位生成回路と第２電位生成回路と検出部とを備えている。装着部は、画像形成ユニットが着脱自在に装着されるとともに、第１端子と第２端子を備えている。第１電位生成回路は、第１端子に第１電圧を印加する。検出部は、第２端子の電位を検出する。また、検査用治具が、入出力部と第３電位生成回路と第４電位生成回路とを備えている。入出力部は、第１端子に接続される第３端子と第２端子に接続される第４端子を備えている。第３電位生成回路は、第３端子に第１電位が印加された場合に、第４端子に第１出力電位を出力する。第４電位生成回路は、第３端子に第１電位が印加されない場合に、第４端子に第２出力電位を出力する。ここで、「第３端子に第１電位が印加されない」とは、第１端子と第３端子の接触不良等によって第３端子に第１電位が印加されない場合だけでなく、そもそも第１端子に第１電位が印加されていない場合も含む。第２電位生成回路は、第２端子に第１出力電位と第２出力電位が印加されない場合に、第２端子に第２電位を印加しており、その第２電位は、第１出力電位と第２出力電位と異なる電位に設定されている。
【０００８】
この発明では、検出部を用いて第２端子の電位を検出することで、第１端子と第２端子からの電圧印加が正常になされるか否かを同時に検査することができ、複数の端子からの電圧印加が正常になされているか否かを効率的に判定することができる。
また、この発明では、第３電位生成回路を備えており、第１端子と第３電位が正常接続され、第２端子と第４電位が正常接続された第１状態に、第３端子に第１電位が印加され、第１出力電位が第４端子を介して第２端子に印加される。また、第４電位生成回路を備えており、第１端子と第３電位が正常接続されず、第２端子と第４電位が正常接続された第２状態に、第３端子に第１電位が印加されず、第４端子を介して第２端子に第２出力電位が印加される。また、第２電位生成回路を備えており、第２端子と第４電位が正常接続されない第３状態に、第２電位が第２端子に印加される。そのため、第２端子の電位を検出することによって第１状態と第２状態と第３状態を判別することができ、複数の端子からの電圧印加が正常になされるか否かを詳細に検査することができる。
【０００９】
第２の発明の第２電位生成回路は、第１端子の電位と第２端子の電位の電位差を第１電位差に維持する第１定電圧素子を含んでいる。また、第２の発明の検査用治具は、第５電位生成回路を備えている。第２の発明の検査用治具は、第５電位生成回路を備えており、第５電位生成回路は、第３端子に第１電位が印加され、第２端子に第１出力電位が印加されない場合に、第１定電圧素子を介して第２端子に第３出力電位を出力する。第２電位生成回路は、第２端子に第１出力電位と第２出力電位が印加されない場合のうち、第２端子に第１出力電位と第２出力電位と第３出力電位が印加されない場合に、第２端子に第２電位を印加しており、第３出力電位は、第１出力電位と第２出力電位と第２電位のいずれとも異なる電位に設定されている。
【００１０】
この発明では、第５電位生成回路を備えており、第２端子と第４電位が正常接続されない第３状態のうち、第１端子と第３端子が正常接続される第４状態では、第１定電圧素子を介して第３出力電位が第２端子に印加される。また、第１端子と第３端子が正常接続されない第５状態では、依然として第２電位が第２端子に印加される。そのため、第２端子の電位を検出することによって第１状態と第２状態と第４状態と第５状態を判別することができ、複数の端子からの電圧印加が正常になされるか否かを詳細に検査することができる。
【００１１】
第３の発明の装置本体は、判定部を備えている。また、お互いに異なる第１出力電位と第２出力電位と第２電位は、この順に高くなるように設定されており、判定部は、第１出力電位と第２出力電位の間の電位に設定された第１閾値電位と、第２出力電位と第２電位の間の電位に設定された第２閾値電位を有している。第２の発明の判定部は、第１閾値電位と第２閾値電位を用いて、以下の判定を行う。
（１）検出部が検出した検出電位が第１閾値電位よりも低い場合に、第１端子と第３端子の間が接続されており、第２端子と第４端子の間が接続されていると判定する。
（２）検出電位が第１閾値電位以上であり第２閾値電位よりも低い場合に、第１端子と第３端子の間が接続されておらず、第２端子と第４端子の間が接続されていると判定する。
（３）検出電位が第２閾値電位以上である場合に、第２端子と第４端子の間が接続されていないと判定する。
なお、ここでいう「高い、低い」とは、絶対値の大小関係を示すものであり、電位の大小関係と必ずしも一致しない。つまり、この発明では、正電位側であれば、「高い」電位が「低い」電位よりも大きく、負電位側であれば、「低い」電位が「高い」電位よりも大きい関係を有する。
この発明では、判定部が第１閾値電位と第２閾値電位を有していることで、検出された第２端子の電位から第１状態と第２状態と第３状態を確実に判別することができる。
【００１２】
第４の発明の検査システムでは、第３電位生成回路が、制御電極が第３端子に接続され、一方の主電極が第４端子に接続され、他方の主電極が基準電位に接続されるスイッチング素子を用いて構成されている。また、第４電位生成回路は、一方の主電極が第４端子に接続され、他方の主電極が基準電位に接続され、第４端子に基準電位よりも第２電位差だけ高い第３電位を生成可能な第２定電圧素子を用いて構成されている。第１電位は、スイッチング素子をオンさせる電位に設定されている。この検査システムによれば、複数の端子からの電圧印加が正常になされるか否かを詳細に検査することができる。
【００１３】
第５の発明の装置本体は、判定部を備えている。また、お互いに異なる第１出力電位と第２出力電位と第３出力電位と第２電位は、この順に高くなるように設定されており、判定部は、第１出力電位と第２出力電位の間の電位に設定された第１閾値電位と、第２出力電位と第３出力電位の間の電位に設定された第３閾値電位と、第３出力電位と第２電位の間の電位に設定された第４閾値電位を有している。第５の発明の判定部は、第１閾値電位と第２閾値電位と第３閾値電位を用いて、以下の判定を行う。
（１）検出した検出電位が第１閾値電位よりも低い場合に、第１端子と第３端子の間が接続されており、第２端子と第４端子の間が接続されていると判定する。
（２）検出電位が第１閾値電位以上であり第３閾値電位よりも低い場合に、第１端子と第３端子の間が接続されておらず、第２端子と第４端子の間が接続されていると判定する。
（３）検出電位が第３閾値電位以上であり第４閾値電位よりも低い場合に、第１端子と第３端子の間が接続されており、第２端子と第４端子の間が接続されていないと判定する。
（４）検出電位が第４閾値電位以上である場合に、第１端子と第３端子の間が接続されておらず、第２端子と第４端子の間が接続されていないと判定する。
なお、ここでいう「高い、低い」とは、絶対値の大小関係を示すものであり、電位の大小関係と必ずしも一致しない。つまり、この発明では、正電位側であれば、「高い」電位が「低い」電位よりも大きく、負電位側であれば、「低い」電位が「高い」電位よりも大きい関係を有する。
この発明では、判定部が第１閾値電位と第２閾値電位と第３閾値電位を有していることで、検出された第２端子の電位から第１状態と第２状態と第４状態と第５状態を確実に判別することができる。
【００１４】
第６の発明の検査システムでは、第３電位生成回路が、制御電極が第３端子に接続され、一方の主電極が第４端子に接続され、他方の主電極が基準電位に接続されるスイッチング素子を用いて構成されている。また、第４電位生成回路は、一方の主電極が第４端子に接続され、他方の主電極が基準電位に接続され、第４端子に基準電位よりも第２電位差だけ高い第３電位を生成可能な第２定電圧素子を用いて構成されている。また、第１定電圧素子は、一方の主電極が第１端子に接続され、他方の主電極が第２端子に接続され、第２端子の電位を第１端子の電位よりも第１電位差だけ低い電位を生成可能な定電圧素子を用いて構成されている。第５電位生成回路は、一方の主電極が第３端子に接続され、他方の主電極が基準電位に接続され、第３端子に基準電位よりも第３電位差だけ高い第４電位を生成可能な第３定電圧素子を用いて構成されている。第１電位及び第４電位は、スイッチング素子をオンさせる電位に設定されており、第３出力電位は、第４電位よりも第１電位差だけ低い第５電位となる。この検査システムによれば、複数の端子からの電圧印加が正常になされるか否かを詳細に検査することができる。
【００１５】
第７の発明の第２電位生成回路は、第２電位を調整可能な調整素子を備えている。第２電位は、検査システムを構成する際には装着部の各端子の接続状態を判別するために用いられ、画像形成装置を構成する際には画像形成ユニットを動作させるために用いられる。このように、第２電位を印加する対象が異なると、必要とされる電位が異なる場合がある。また、同一の検査用治具又は画像形成ユニットであっても、装置本体が配置された環境等によって必要とされる電位が異なる場合がある。本発明では、第２電位を調整可能な調整素子を備えていることで、それぞれの場合に適した電位を印加することができる。
【００１６】
第８の発明は、画像形成装置から画像形成ユニットを除いた装置本体に検査用治具を接続することで構成される別のタイプの検査システムに関する。
第８の発明の装置本体は、装着部と第１電位生成回路と第２電位生成回路と第１制御部と第２制御部と第１検出部と第２検出部とを備えている。装着部は、画像形成ユニットが着脱自在に装着されるとともに、第１端子と第２端子を備えている。第１電位生成回路は、第１電極と第２電極を有している。第１電極は、第１端子と第２端子に接続されている。第２電極は、基準電位に接続されている。第１電位生成回路は、第１電極に基準電位よりも高い第１電位を生成する。第２電位生成回路は、第３電極と第４電極を有している。第３電極は、第１端子と前記第２端子に接続されている。第４電極は、基準電位に接続されている。第２電位生成回路は、第３電極に基準電位よりも低い第２電位を生成する。第１制御部は、第１電位生成回路を制御して、第１端子と第２端子に第１電位を印加する。第２制御部は、第２電位生成回路を制御して、第１端子と第２端子に第２電位を印加する。第１検出部は、第１端子の電位を検出する。第２検出部は、第２端子の電位を検出する。
【００１７】
第８の発明の検査用治具は、入出力部と第１整流素子と第２整流素子とを備えている。入出力部は、第１端子に接続される第３端子と第２端子に接続される第４端子を備えている。第１整流素子は、第３端子と基準電位の間に接続され、第３端子から基準電位へ電流が流れるのを禁止する。第２整流素子は、第４端子と基準電位の間に接続され、基準電位から第４端子へ電流が流れるのを禁止する。
【００１８】
この発明では、第１検査部を用いて第１端子を検査することができ、第２検査部を用いて第２端子を検査することができる。例えば、複数の端子を用いて閉回路が構成される等、端子同士が相互に関係しており、個別の検査が難しい場合でも、それぞれの端子からの電圧印加が正常になされるか否かを効率的に検査することができる。
また、この発明では、第３端子から基準電位へ電流が流れるのを禁止する第１整流素子と、基準電位から第４端子へ電流が流れるのを禁止する第２整流素子が接続されている。第１制御部が第１電位を印加した場合、第１端子と第３端子の間が接続されているか否かに関わらず、第１端子と基準電位の間に電流が流れない。その一方、第２端子と第４端子の間が接続されている場合に、第２端子と基準電位の間に電流が流れ、第２検出電位が基準電位まで低下する。そのため、第２端子の電位を検出することによって、第１端子と第３端子の間が接続されているか否かによらず、第２端子と第４端子の間が接続されているか否かを判定することができる。また、第２制御部が第２電位を印加した場合、第２端子と第４端子の間が接続されているか否かに関わらず、第２端子と基準電位の間に電流が流れない。その一方、第１端子と第３端子の間が接続されている場合に、第１端子と基準電位の間に電流が流れ、第１検出電位が基準電位まで上昇する。そのため、第１端子の電位を検出することによって、第２端子と第４端子の間が接続されているか否かによらず、第１端子と第３端子の間が接続されているか否かを判定することができる。これによって、複数の端子から画像形成ユニットへの電圧印加が正常になされるか否かを詳細に検査することができる。
【００１９】
第９の発明の装置本体は、第１判定部と第２判定部を備えている。第１判定部は、基準電位と第２電位の間の電位に設定された第１閾値電位を有している。第２判定部は、第１電位と基準電位の間の電位に設定された第２閾値電位を有している。
第１判定部は、第１閾値電位を用いて以下の判定を行う。
（１）第２制御部が第２電位を印加した際に、第１検出電位が第１閾値電位以上である場合に第１端子と第３端子の間が接続されていると判定する。
（２）第２制御部が第２電位を印加した際に、第１検出電位が第１閾値電位よりも低い場合に第１端子と第３端子の間が接続されていないと判定する。
また、第２判定部は、第２閾値電位を用いて以下の判定を行う。
（３）第１制御部が第１電位を印加した際に、第２検出電位が第２閾値電位以上である場合に第２端子と第４端子の間が接続されていないと判定する。
（４）第１制御部が第１電位を印加した際に、第２検出電位が第２閾値電位よりも低い場合に第２端子と第４端子の間が接続されていると判定する。
【００２０】
この発明では、第１判定部が第１閾値電位を有していることで、第１端子と第３端子の接続状態を確実に検査することができる。また、第２判定部が第２閾値電位を有していることで、第２端子と第４端子の接続状態を確実に検査することができる。
【００２１】
第１０の発明は、画像形成装置から画像形成ユニットを除いた装置本体に検査用治具を接続することで構成される別のタイプの検査システムに関する。
第１０の発明の装置本体は、装着部と第１電位生成回路と第２電位生成回路と第１制御部と第２制御部と第１検出部と第２検出部とを備えている。装着部は、画像形成ユニットが着脱自在に装着されるとともに、第１端子と第２端子を備えている。第１電位生成回路は、第１電極と第２電極を有している。第１電極は、第１端子に接続されている。第２電極は、第２端子と基準電位に接続されている。第１電位生成回路は、第１電極に基準電位よりも高い第１電位を生成する。第２電位生成回路は、第３電極と第４電極を有している。第３電極は、第１端子と前記第２端子に接続されている。第４電極は、基準電位に接続されている。第２電位生成回路は、第３電極に基準電位よりも低い第２電位を生成する。第１制御部は、第１電位生成回路を制御して、第１端子に第１電位を印加する。第２制御部は、第２電位生成回路を制御して、第１端子と第２端子に第２電位を印加する。第１検出部は、第１端子の電位を検出する。第２検出部は、第２端子の電位を検出する。
【００２２】
第１０の発明の検査用治具は、入出力部と第１整流素子とを備えている。入出力部は、第１端子に接続される第３端子と第２端子に接続される第４端子を備えている。第１整流素子は、第３端子と基準電位の間に接続され、基準電位から第３端子へ電流が流れるのを禁止する。第４端子は、基準電位に接続されている。
【００２３】
この発明では、第１検査部を用いて第１端子を検査することができ、第２検査部を用いて第２端子を検査することができる。例えば、複数の端子を用いて閉回路が構成される等、端子同士が相互に関係しており、個別の検査が難しい場合でも、それぞれの端子からの電圧印加が正常になされるか否かを効率的に検査することができる。
また、この発明では、基準電位から第３端子へ電流が流れるのを禁止する第１整流素子が接続されている。第１制御部が第１電位を印加した場合、第２端子と第４端子の間が接続されているか否かに関わらず、第１端子と第３端子の間が接続されている場合に第１端子と第３端子の間に電流が流れ、第１検出電位が基準電位まで低下する。そのため、第１端子の電位を検出することによって、第２端子と第４端子の間が接続されているか否かによらず、第１端子と第３端子の間が接続されているか否かを判定することができる。また、第２制御部が第２電位を印加した場合、第１端子と第３端子の間が接続されているか否かに関わらず、第１端子と基準電位の間に電流が流れない。その一方、第２端子と第４端子の間が接続されている場合に、第２端子と基準電位の間に電流が流れ、第２検出電位が基準電位まで上昇する。そのため、第２端子の電位を検出することによって、第１端子と第３端子の間が接続されているか否かによらず、第２端子と第４端子の間が接続されているか否かを判定することができる。これによって、複数の端子から画像形成ユニットへの電圧印加が正常になされるか否かを詳細に検査することができる。
【００２４】
第１１の発明の装置本体は、第１判定部と第２判定部を備えている。第１判定部は、第１電位と基準電位の間の電位に設定された第１閾値電位を有している。第２判定部は、基準電位と第２電位の間の電位に設定された第２閾値電位を有している。
第１判定部は、第１閾値電位を用いて以下の判定を行う。
（１）第１制御部が第１電位を印加した際に、第１検出電位が第１閾値電位以上である場合に第１端子と第３端子の間が接続されていないと判定する。
（２）第１制御部が第１電位を印加した際に、第１検出電位が第１閾値電位よりも低い場合に第１端子と第３端子の間が接続されていると判定する。
また、第２判定部は、第２閾値電位を用いて以下の判定を行う。
（３）第２制御部が第２電位を印加した際に、第２検出電位が第２閾値電位以上である場合に第２端子と第４端子の間が接続されていると判定する。
（４）第２制御部が第２電位を印加した際に、第２検出電位が第２閾値電位よりも低い場合に第２端子と第４端子の間が接続されていないと判定する。
【００２５】
この発明では、第１判定部が第１閾値電位を有していることで、第１端子と第３端子の接続状態を確実に検査することができる。また、第２判定部が第２閾値電位を有していることで、第２端子と第４端子の接続状態を確実に検査することができる。
【発明の効果】
【００２６】
本発明によれば、複数の端子からの電圧印加が正常になされるか否かを効率的に、かつ詳細に検査することができる。
【図面の簡単な説明】
【００２７】
【図１】プリンタ１０の側断面図
【図２】検査システム２０の回路図
【図３】検査システム２０の判定表
【図４】検査システム１２０の回路図
【図５】検査システム１２０の判定表
【図６】検査システム２２０の回路図
【図７】検査システム２２０の判定表
【図８】従来の検査システム３２０の回路図
【図９】従来の検査システム３２０の判定表
【図１０】検査システム４２０の回路図
【図１１】検査システム５２０の回路図
【図１２】検査システム６２０の回路図
【図１３】検査システム７２０の回路図
【発明を実施するための形態】
【００２８】
＜実施形態１＞
本発明の実施形態１を、図１ないし図３を用いて説明する。
１．プリンタの全体構成
図１は、本実施形態のプリンタ１０（画像形成装置の一例）の概略構成を示す側断面図である。なお、以下の説明においては、図１における左側をプリンタ１０の前方とする。また、プリンタ１０は４色（ブラックＫ、イエローＹ、マゼンタＭ、シアンＣ）の着色剤でカラー画像を形成するＬＥＤカラープリンタであり、以下、各構成部品を色ごとに区別する場合には、その構成部品の符号末尾に各色を意味するＫ（ブラック）、Ｙ（イエロー）、Ｍ（マゼンタ）、Ｃ（シアン）を付すものとする。さらに、プリンタ１０はＬＥＤカラープリンタに限られず、例えばレーザカラープリンタ、あるいはファクシミリ装置や、プリンタ機能および読み取り機能（スキャナ機能）等を備えた、いわゆる複合機であってもよい。
【００２９】
プリンタ１０は、本体ケーシング３を備えており、この本体ケーシング３の底部には、被記録媒体である用紙５が積載される供給トレイ７が設けられている。この本体ケーシング３の上面にはアッパーカバー３Ａが後端部を中心に開閉可能に設けられている。
【００３０】
供給トレイ７の前端上方には給紙ローラ９が設けられており、この給紙ローラ９の回転に伴って供給トレイ７内に積載された最上位の用紙５がレジストレーションローラ１１へ送り出される。レジストレーションローラ１１は、用紙５の斜行補正等を行った後、その用紙５を画像形成部１３のベルトユニット１５上へ搬送する。
【００３１】
画像形成部１３は、ベルトユニット１５、露光部１７、プロセス部１９、定着部２１等を備えている。
ベルトユニット１５は、前後一対のベルト支持ローラ２３およびベルト２５を含む。後側のベルト支持ローラ２３が回転駆動されることにより、ベルト２５が紙面時計周りに循環移動し、ベルト２５上面の用紙５が後方へ搬送される。また、ベルト２５の内側には、後述するプロセス部１９の各感光体ドラム２７とベルト２５を挟んで対向する位置にそれぞれ転写ローラ２９が設けられている。
【００３２】
露光部１７は、各色に対応した４つのＬＥＤユニット１７を備える。各ＬＥＤユニット１７は、その下端部にＬＥＤヘッド１８を有し、その上端部がアッパーカバー３Ａ下面に支持されている。ＬＥＤヘッド１８は、ＬＥＤからなる複数の発光部が左右方向に配列されたものである。形成すべき画像データに基づいて各発光部は発光制御され、これにより各発光部から出射された光が感光体ドラム２７の表面に照射され、その表面が露光される。
【００３３】
プロセス部１９は、上記４色に対応した４つのプロセスカートリッジ（画像形成ユニットの一例：以後、単に「カートリッジ」と呼ぶことがある）３３と、各カートリッジ３３が装着される装着部３１とを備える。カートリッジ３３は、モノクロカートリッジ３３Ｋと、カラーカートリッジ３３Ｙ、３３Ｍ、３３Ｃとを含む。
【００３４】
モノクロカートリッジ３３Ｋは、その下部に、表面が正帯電性の感光層によって覆われ、高抵抗体である感光体ドラム２７、帯電器３７、ドラムクリーニングローラ３４及び紙粉除去クリーニングローラ３５を備え、その上部に現像カートリッジ４０Ｋを備えている。
【００３５】
ドラムクリーニングローラ３４には、高電位であるローラ電位ＤＣＬＮＡが印加され、ローラ電位ＤＣＬＮＡの印加によって感光体ドラム２７上に残留したトナーを回収する。なお、ローラ電位ＤＣＬＮＡは、正電位であるローラ電位ＤＣＬＮＡ（＋）と負電位であるローラ電位ＤＣＬＮＡ（−）とを含む。
【００３６】
また、紙粉除去クリーニングローラ３５は導電性の金属からなり、ローラ電位ＤＣＬＮＡより高電位であるシャフト電位ＣＬＮＢの印加によって、ドラムクリーニングローラ３４上の紙粉を除去する。すなわち、紙粉除去クリーニングローラ３５は、シャフト電位ＣＬＮＢを利用して本体ケーシング３内に混入した紙粉を除去する。
【００３７】
通常、トナーは正極性に帯電し、紙粉は負極性に帯電するため、帯電の極性の相違を利用して、トナーおよび紙粉が感光体ドラム２７上から個別に除去される。印字中に負電位、例えば−４００Ｖのローラ電位ＤＣＬＮＡ（−）をドラムクリーニングローラ３４に印加してトナーのみを感光体ドラム２７上からドラムクリーニングローラ３４上に回収する。そして、印字中に、正電位、例えば６００Ｖのローラ電位ＤＣＬＮＡ（＋）をドラムクリーニングローラ３４に印加し、７００Ｖのシャフト電位ＤＣＬＮＢを紙粉除去クリーニングローラ３５に印加する。このとき、紙粉はドラムクリーニングローラ３４を介して紙粉除去クリーニングローラ３５に回収される。トナーは感光体ドラム２７上に再付着され、その後、ベルト２５を介してクリーニング装置２８によって回収される。
【００３８】
モノクロカートリッジ３３Ｋは、帯電電位ＳＲを受け取るＳＲ端子、現像バイアスＤＥＶを受け取るＤＥＶ端子、ローラ電位ＤＣＬＮＡ（＋）、ＤＣＬＮＡ（−）を受け取るＤＣＬＮＡ端子、およびシャフト電位ＤＣＬＮＢを受け取るＤＣＬＮＢ端子を有する。
【００３９】
カラーカートリッジ３３Ｙ、３３Ｍ、３３Ｃは、その下部に、感光体ドラム２７、帯電器３７、ドラムクリーニングローラ３４を備え、その上部に現像カートリッジ４０Ｙ、４０Ｍ、４０Ｃを備えている。その一方、カラーカートリッジ３３Ｙ、３３Ｍ、３３Ｃは、紙粉除去クリーニングローラ３５を備えていない。カラーカートリッジ３３Ｙ、３３Ｍ、３３Ｃは、それぞれ、ＳＲ端子、ＤＥＶ端子、およびＤＣＬＮＡ端子を有する。
【００４０】
現像カートリッジ４０は、カートリッジ３３のカートリッジフレーム３２に対して着脱可能に装着されている。そして、アッパーカバー３Ａを開放することにより現像カートリッジ４０が交換されたりする。また、カートリッジ３３は、装着部３１に対して着脱可能に装着されている。そして、アッパーカバー３Ａを開放することによりカートリッジ３３が交換されたり、カートリッジ３３を取り出した状態で紙詰まり除去処理（ジャム処理）がされたりする。
【００４１】
現像カートリッジ４０は、箱状の本体ケーシング３の内側上部に、現像剤（着色剤）である各色のトナーを収容するトナー収容室４２を備え、その下部に供給ローラ４１、現像ローラ４３等を備えている。
【００４２】
トナー収容室４２から放出されたトナーは、供給ローラ４１の回転により現像ローラ４３に供給され、供給ローラ４１と現像ローラ４３との間で正に摩擦帯電される。さらに、現像ローラ４３上に供給されたトナーは、現像バイアスＤＥＶの印加に伴って十分に帯電されて、一定厚さの薄層として現像ローラ４３上に担持される。
【００４３】
画像形成時には、感光体ドラム２７が回転駆動され、それに伴って感光体ドラム２７の表面が帯電器３７からの帯電電位ＳＲの印加により一様に正帯電される。そして、その正帯電された部分がＬＥＤヘッド１８からの光の高速走査により露光されて、感光体ドラム２７の表面に用紙５に形成すべき画像に対応した静電潜像が形成される。
【００４４】
次いで、現像ローラ４３の回転により、現像ローラ４３上に担持され正帯電されているトナーが、感光体ドラム２７に対向して接触するときに、感光体ドラム２７の表面上に形成されている静電潜像に供給される。これにより、感光体ドラム２７の静電潜像が可視像化され、感光体ドラム２７の表面には露光部分にのみトナーが付着したトナー像が担持される。
【００４５】
その後、各感光体ドラム２７の表面上に担持されたトナー像は、ベルト２５によって搬送される用紙５が、感光体ドラム２７と転写ローラ２９との間の各転写位置を通る間に、転写ローラ２９に印加される負極性の転写電位によって、用紙５に順次転写される。こうしてトナー像が転写された用紙５は、次いで定着部２１に搬送される。
【００４６】
定着部２１は、熱源を有する加熱ローラ４９と、用紙５を加熱ローラ４９側へ押圧する加圧ローラ５１とを備えており、用紙５上に転写されたトナー像を紙面に熱定着させる。そして、定着部２１により熱定着された用紙５は、上方へ搬送され、本体ケーシング３の上面に設けられた排出トレイ５３上に排出される。
【００４７】
図１に示されるように、モノクロカートリッジ３３Ｋは、用紙５の画像形成に係る流れの最上流に配置され、各カラーカートリッジ３３Ｙ、３３Ｍ、３３Ｃはモノクロカートリッジ３３Ｋより下流側（図１に示す後方側）に配置される。この構成により、上流側に紙粉除去の構成である紙粉除去クリーニングローラ３５を設けて上流側で紙粉を除去し、下流側はコスト低減などのためにその構成を省略することによって、紙粉除去対策が好適になされる。
【００４８】
カートリッジ３３が装着される装着部３１には、各カートリッジ３３に対応した装着部３１Ｋ、３１Ｙ、３１Ｍ、３１Ｃがそれぞれ設けられている。装着部３１Ｋの内側には、モノクロカートリッジ３３Ｋの各端子に当接する位置に端子（第１端子及び第２端子の一例）が設けられている（図２の端子５５、５６及び図１０の端子４５５、４５６参照）。同様に、装着部３１Ｙ、３１Ｍ、３１Ｃの内側には、カラーカートリッジ３３Ｙ、３３Ｍ、３３Ｃの各端子に当接する位置に端子が設けられている（図２の端子５５、５６及び図１０の端子４５６参照）。
【００４９】
装着部３１の各端子を検査する際には、カートリッジ３３が装着されていない装着部３１に検査用治具５２（図２及び図１０参照）が装着（接続）される。カートリッジ３３が装着されていないプリンタ１０が本発明の装置本体に相当し、検査用治具５２が装着されたプリンタ１０が本発明の検査システム２０（図２及び図１０参照）に相当する。検査用治具５２は、ＳＲ端子、ＤＥＶ端子、ＤＣＬＮＡ端子およびＤＣＬＮＢ端子等を有する（図２の端子５７、５８及び図１０の端子４５７、４５８参照）。プリンタ１０では、本体側から装着部３１へと接続される各配線が装着部３１内において分岐し、各装着部３１Ｋ、３１Ｙ、３１Ｍ、３１Ｃに設けられた対応する各端子へと接続される。検査用治具５２の各端子は、各装着部３１Ｋ、３１Ｙ、３１Ｍ、３１Ｃに設けられた端子のうち、同一の配線に接続される少なくとも一つの端子に接続される。
【００５０】
２．検査システムの構成
次に、図２を参照して検査システム２０について説明する。プリンタ１０では、使用に先立って装着部３１の各端子を検査する必要がある。装着部３１の各端子を検査する際には、図２の検査システム２０が構成される。この検査システム２０は、カートリッジ３３が装着されていない制御部（装置本体の一例）５０に検査用治具５２を装着することで構成される。
【００５１】
３．制御部の構成
制御部５０は、本体ケーシング３に設けられており、プリンタ１０を制御している。制御部５０は、装着部３１とＣＰＵ（検出部及び判定部の一例）６１とＲＯＭ６２と高電位制御回路６５を含んでいる。高電位制御回路６５は、転写ローラ２９、ドラムクリーニングローラ３４、紙粉除去クリーニングローラ３５、帯電器３７、および現像ローラ４３等、プリンタ１０に備えられた各電気的負荷にそれぞれ印加する複数の高電位を生成する。図２には、複数の高電位のうち、帯電器３７に印加する帯電電位ＳＲおよび現像ローラ４３に印加する現像バイアスＤＥＶを生成する高電位制御回路６５が示されており、ＳＲ端子（第１端子の一例）５５及びＤＥＶ端子（第２端子の一例）５６を含んだ装着部３１が示されている。
【００５２】
高電位制御回路６５は、第１電位生成回路６３と第２電位生成回路６４を含む。
第１電位生成回路６３は、抵抗Ｒ１と電源Ｙ１とを含む。抵抗Ｒ１と電源Ｙ１は、ＳＲ端子５５と接地電位（基準電位の一例）の間に直列に接続されている。電源Ｙ１は、その高電位側が抵抗Ｒ１に接続され、その低電位側が抵抗Ｒ１に接続されている。第１電位生成回路６３は、電源Ｙ１が有する電圧によって、ＳＲ端子５５に第１電位Ｖ１を印加している。
【００５３】
第２電位生成回路６４は、ツェナーダイオード（第１定電圧素子の一例）Ｄ１と可変抵抗（調整素子の一例）ＲＫと抵抗Ｒ２と抵抗Ｒ３とを含む。ツェナーダイオードＤ１のカソード電極Ｋは、ＳＲ端子５５に接続されており、ツェナーダイオードＤ１のアノード電極Ａは、ＤＥＶ端子５６に接続されている。ツェナーダイオードＤ１は、ＤＥＶ端子５６とＳＲ端子５５の間の電位差を第１電位差ΔＶ１に維持している。可変抵抗ＲＫは、ＤＥＶ端子５６と接地電位の間に接続されている。抵抗Ｒ２と抵抗Ｒ３は、ＤＥＶ端子５６と接地電位の間に直列に接続されている。第２電位生成回路６３は、ＤＥＶ端子５６に印加される電圧（本実施形態では第１電位Ｖ１）を用いて、ＤＥＶ端子５６に印加される電圧よりも第１電位差ΔＶ１だけ低い第２電位Ｖ２をＳＲ端子５５に印加している。
【００５４】
第２電位生成回路６４では、可変抵抗ＲＫの抵抗値を変化させることで、第２電位Ｖ２を変化させることができる。この第２電位Ｖ２は、図２に示す検査システム２０を構成する際には、装着部３１の各端子の接続状態を判別するために用いられる。一方、カートリッジ３３が装着される際には、カートリッジ３３を動作させるために用いられる。このように、検査システム２０とカートリッジ３３で第２電位が共通して使用されている場合、第２電位に必要とされる電位が用途によって異なる場合がある。また、プリンタ１０では、使用される環境（温度、湿度等）によって第２電位に必要とされる電位が変化することがある。本実施形態では、第２電位生成回路６４を用いて第２電位Ｖ２を変化させることで、用途や環境に適した第２電位Ｖ２を設定することができる。
【００５５】
ＣＰＵ６１は、Ａ／Ｄ端子を備えており、Ａ／Ｄ端子は抵抗Ｒ２と抵抗Ｒ３の中間点ＭＮに接続されている。ＣＰＵ６１は、Ａ／Ｄ端子を用いて中間点ＭＮの電位を検出している。また、ＣＰＵ６１は、ＰＷＭ端子を備えており、可変抵抗ＲＫに接続されている。ＣＰＵ６１は、ＰＷＭ端子を用いて可変抵抗ＲＫの抵抗値を変化させている。
【００５６】
４．検査用治具の構成
検査用治具５２は、カートリッジ３３と略同一形状をしており、制御部５０の装着部３１に対して着脱可能に装着される。
検査用治具５２は、入出力部５９と第３電位生成回路７０と第４電位生成回路７１とを含む。入出力部５９には、装着部３１の各端子に当接する位置に端子が設けられている。図２には、ＳＲ端子５５に対応した端子（第３端子の一例）５７及びＤＥＶ端子５６に対応する端子（第４端子の一例）５８が示されている。これらの端子５７、５８は、検査用治具５２が制御部５０の装着部３１に対して装着されることで、対応する端子５５、５６に接続される。
【００５７】
第３電位生成回路７０は、抵抗Ｒ４とトランジスタ素子（スイッチング素子の一例）Ｓ１とを含む。抵抗Ｒ４は、端子５７とトランジスタ素子Ｓ１のベースＢ（制御電極の一例）の間に接続されている。トランジスタ素子Ｓ１のコレクタＣ（主電極の一例）は、端子５８に接続されている。トランジスタ素子Ｓ１のエミッタＥ（主電極の別の例）は、接地電位に接続されている。トランジスタ素子Ｓ１は、抵抗Ｒ４を介してベースＢにオン電位が印加された場合に、端子５８に接地電位（第１出力電位の一例）を印加する。
【００５８】
第４電位生成回路７１は、ツェナーダイオード（第２定電圧素子の一例）Ｄ２を含む。ツェナーダイオードＤ２のカソード電極Ｋは、端子５８に接続されており、ツェナーダイオードＤ２のアノード電極Ａは、接地電位に接続されている。ツェナーダイオードＤ２は、端子５８にＤＥＶ端子５６から第２電位Ｖ２が印加された場合に、第２電位Ｖ２を用いて接地電位よりも第２電位差ΔＶ２だけ高い第３電位（第２出力電位の一例）Ｖ３を生成し、端子５８を介してＤＥＶ端子５６に第３電位Ｖ３を印加する。
【００５９】
なお、本実形態では、第１電位Ｖ１と第２電位Ｖ２と第３電位Ｖ３と接地電位がいずれも異なる電位に設定されており、第１電位Ｖ１は、トランジスタ素子Ｓ１をオンさせるオン電位に設定されている。また、第１電位Ｖ１と第２電位Ｖ２と第３電位Ｖ３と接地電位は、（ 第１電位Ｖ１＞第２電位Ｖ２＞第３電位Ｖ３＞接地電位 ）の関係に設定されている。本実施形態では、第２電位Ｖ２と第３電位Ｖ３と接地電位とがＤＥＶ端子５６に同時に印加されることが起こりえる。その場合には、ＤＥＶ端子５６の電位はより低い電位に設定される。つまり、第２電位Ｖ２は、第３電位Ｖ３と接地電位がＤＥＶ端子５６に印加されない場合に、ＤＥＶ端子５６に印加される。また、第３電位Ｖ３は、接地電位がＤＥＶ端子５６に印加されない場合（つまり、トランジスタ素子Ｓ１のベースＢに第１電位Ｖ１が印加されない場合）にＤＥＶ端子５６に印加される。
【００６０】
５．検査システムの判定方法
ＣＰＵ６１は、制御部５０の装着部３１に検査用治具５２が装着された際の中間点ＭＮの電位Ｖ０を検出する。ＲＯＭ６２には、予め第１閾値電位Ｆ１と第２閾値電位Ｆ２が記憶されている。第１閾値電位Ｆ１は、第３電位Ｖ３と接地電位の間の電位に設定されている。第２閾値電位Ｆ２は、第２電位Ｖ２と第３電位Ｖ３の間の電位に設定されている。ＣＰＵ６１は、検出電位Ｖ０を閾値電位Ｆ１、Ｆ２と比較することで、装着部３１のＳＲ端子５５及びＤＥＶ端子５６を検査する。
【００６１】
（検出電位Ｖ０＜閾値電位Ｆ１）
この場合、ＣＰＵ６１は、接地電位が印加されていることを検出する。すなわち、ＳＲ端子５５から端子５７に第１電位Ｖ１が印加され、それによって端子５８に印加された接地電位がＤＥＶ端子５６に印加されたことを検出する。この結果、ＣＰＵ６１は、ＳＲ端子５５と端子５７が接続されており、ＤＥＶ端子５６と端子５８が接続されている状態（第１状態）であると判別する（図３のＳＲ端子：Ｃｌｏｓｅ、ＤＥＶ端子：Ｃｌｏｓｅ）。
【００６２】
（閾値電位Ｆ１＜検出電位Ｖ０＜閾値電位Ｆ２）
この場合、ＣＰＵ６１は、第３電位が印加されていることを検出する。接地電位が入力されていないことから、ＳＲ端子５５から端子５７に第１電位Ｖ１が印加されていないことを検出する。また、第３電位Ｖ３が生成されたことから、ＤＥＶ端子５６から端子５８に第２電位Ｖ２が印加されたことを検出する。この結果、ＣＰＵ６１は、ＳＲ端子５５と端子５７が接続されておらず、ＤＥＶ端子５６と端子５８が接続されている状態（第２状態）であると判別する（図３のＳＲ端子：Ｏｐｅｎ、ＤＥＶ端子：Ｃｌｏｓｅ）。なお、「接続されていない」とは、当該端子同士が物理的に接続されていない状態と、断線等の理由によりＳＲ端子にそもそも第１電位Ｖ１が印加されていない状態の双方の状態を意味する。
【００６３】
（閾値電位Ｆ２＜検出電位Ｖ０）
この場合、ＣＰＵ６１は、第２電位が印加されていることを検出する。この結果、ＣＰＵ６１は、ＤＥＶ端子５６と端子５８が接続されていない状態（第３状態）であると判別する（図３のＤＥＶ端子：Ｏｐｅｎ）。
【００６４】
６．検査システムの効果
本実施形態の検査システム２０を用いた検査では、ＳＲ端子５５及びＤＥＶ端子５６を第１状態と第２状態と第３状態の３つの状態に判別することができる。図８に示す従来の検査システム３２０によれば、図９に示すように、ＳＲ端子５５及びＤＥＶ端子５６を第１状態とその他の状態（つまり、第２状態＋第３状態）の２つの状態にしか判別することができなかった。本実施形態の検査システム２０を用いることで、従来の検査システム３２０に比べて、ＳＲ端子５５及びＤＥＶ端子５６を詳細に検査することができ、これらの端子からの電圧印加が正常になされるか否かを詳細に検査することができる。
【００６５】
＜実施形態２＞
本発明の実施形態２を、図４ないし図５を用いて説明する。本実施形態に係る検査システム１２０は、検査用治具１５２に第５電位生成回路７２をさらに含んでいる点で実施形態１の検査システム２０と異なる。
【００６６】
１．検査用治具の構成
第５電位生成回路７２は、ツェナーダイオード（第３定電圧素子の一例）Ｄ３を含む。ツェナーダイオードＤ３のカソード電極Ｋは、端子５７に接続されており、ツェナーダイオードＤ３のアノード電極Ａは、接地電位に接続されている。ツェナーダイオードＤ３は、端子５７にＳＲ端子５５から第１電位Ｖ１が印加された場合に、第１電位Ｖ１を用いて接地電位よりも第３電位差ΔＶ３だけ高い第４電位Ｖ４を生成し、端子５７を介してＳＲ端子に第４電位Ｖ４を印加する。第２電位生成回路６４のツェナーダイオードＤ１は、ＳＲ端子に第４電位Ｖ４が印加された場合に、第４電位Ｖ４よりも第１電位差ΔＶ１だけ低い第５電位（第３出力電位の一例）Ｖ５を生成する。
【００６７】
なお、本実形態では、第１電位Ｖ１と第２電位Ｖ２と第５電位Ｖ５と第３電位Ｖ３と接地電位がいずれも異なる電位に設定されており、第４電位Ｖ４は、トランジスタ素子Ｓ１をオンさせるオン電位に設定されている。また、第１電位Ｖ１と第２電位Ｖ２と第５電位Ｖ５と第３電位Ｖ３と接地電位は、（ 第１電位Ｖ１＞第２電位Ｖ２＞第５電位Ｖ５＞第３電位Ｖ３＞接地電位 ）の関係に設定されている。本実施形態では、第２電位Ｖ２と第３電位Ｖ３とがＤＥＶ端子５６に同時に印加されることが起こりえる。本実施形態では、第２電位Ｖ２は、第３電位Ｖ３がＤＥＶ端子５６に印加されない場合に、ＤＥＶ端子５６に印加される。また、本実施形態では、第５電位Ｖ５と接地電位がＤＥＶ端子５６に同時に印加されることが起こりえる。本実施形態では、第５電位Ｖ５は、接地電位がＤＥＶ端子５６に印加されない場合（つまり、ＤＥＶ端子５６と端子５８が接続されていない場合）にＤＥＶ端子５６に印加される。
【００６８】
２．検査システムの判定方法
ＣＰＵ６１は、制御部５０の装着部３１に検査用治具１５２が装着された際の中間点ＭＮの電位Ｖ０を検出する。ＲＯＭ６２には、予め第１閾値電位Ｆ１と第３閾値電位Ｆ３と第４閾値電位Ｆ４が記憶されている。第１閾値電位Ｆ１は、第３電位Ｖ３と接地電位の間の電位に設定されている。第３閾値電位Ｆ３は、第５電位Ｖ５と第３電位Ｖ３の間の電位に設定されている。第４閾値電位Ｆ３は、第２電位Ｖ２と第５電位Ｖ５の間の電位に設定されている。ＣＰＵ６１は、検出電位Ｖ０を閾値電位Ｆ１、Ｆ２、Ｆ３と比較することで、装着部３１のＳＲ端子５５及びＤＥＶ端子５６を検査する。
【００６９】
（検出電位Ｖ０＜閾値電位Ｆ１）
この場合、ＣＰＵ６１は、接地電位が印加されていることを検出する。すなわち、ＳＲ端子５５から端子５７に第１電位Ｖ１が印加され、それによって端子５８に印加された接地電位がＤＥＶ端子５６に印加されたことを検出する。この結果、ＣＰＵ６１は、ＳＲ端子５５と端子５７が接続されており、ＤＥＶ端子５６と端子５８が接続されている状態（第１状態）であると判別する（図５のＳＲ端子：Ｃｌｏｓｅ、ＤＥＶ端子：Ｃｌｏｓｅ）。
【００７０】
（閾値電位Ｆ１＜検出電位Ｖ０＜閾値電位Ｆ３）
この場合、ＣＰＵ６１は、第３電位が印加されていることを検出する。接地電位が入力されていないことから、ＳＲ端子５５から端子５７に第１電位Ｖ１が印加されていないことを検出する。また、第３電位Ｖ３が生成されたことから、ＤＥＶ端子５６から端子５８に第２電位Ｖ２が印加されたことを検出する。この結果、ＣＰＵ６１は、ＳＲ端子５５と端子５７が接続されておらず、ＤＥＶ端子５６と端子５８が接続されている状態（第２状態）であると判別する（図５のＳＲ端子：Ｏｐｅｎ、ＤＥＶ端子：Ｃｌｏｓｅ）。
【００７１】
（閾値電位Ｆ３＜検出電位Ｖ０＜閾値電位Ｆ４）
この場合、ＣＰＵ６１は、第５電位が印加されていることを検出する。すなわち、接地電位及び第３電位が入力されていないことから、ＤＥＶ端子５６と端子５８が接続されていないことを検出する。また、第５電位が生成されたことから、ＳＲ端子５５から端子５７に第１電位Ｖ１が印加されたことを検出する。この結果、ＣＰＵ６１は、ＳＲ端子５５と端子５７が接続されており、ＤＥＶ端子５６と端子５８が接続されていない状態（第４状態）であると判別する（図５のＳＲ端子：Ｃｌｏｓｅ、ＤＥＶ端子：Ｏｐｅｎ）。
【００７２】
（閾値電位Ｆ４＜検出電位Ｖ０）
この場合、ＣＰＵ６１は、第２電位が印加されていることを検出する。この結果、ＣＰＵ６１は、ＳＲ端子５５と端子５７が接続されておらず、ＤＥＶ端子５６と端子５８が接続されていない状態（第５状態）であると判別する（図５のＳＲ端子：Ｏｐｅｎ、ＤＥＶ端子：Ｏｐｅｎ）。
【００７３】
３．検査システムの効果
本実施形態の検査システム１２０を用いた検査では、ＳＲ端子５５及びＤＥＶ端子５６を第１状態と第２状態と第４状態と第５状態の４つの状態に判別することができる。本実施形態の検査システム１２０を用いることで、従来の検査システム３２０に比べて、ＳＲ端子５５及びＤＥＶ端子５６を詳細に検査することができ、これらの端子からの電圧印加が正常になされるか否かを詳細に検査することができる。
【００７４】
＜実施形態３＞
実施形態２では、ＤＥＶ端子５５及びＳＲ端子５６から正電位を印加する制御部５０の検査システム１２０を示したが、本発明は、ＤＥＶ端子５５及びＳＲ端子５６から負電位を印加する制御部２５０にも適用可能である。図６及び図７に、実施形態２の変形例である本発明の実施形態３を示す。本実施形態の検査システム２２０では、ツェナーダイオードＤ１，Ｄ２，Ｄ３および電源Ｙ１が、検査システム１２０と比べて逆向きに配置されている点で実施形態２の検査システム１２０と異なる。また、トランジスタ素子Ｓ１の仕様及び接続が異なる他、検査システム２２０では、ＣＰＵ６１に入力される電位がマイナスとならないように、保護電源ＹＨ及び保護抵抗ＲＨを含む。
【００７５】
本実施形態では、第１電位Ｖ１と第２電位Ｖ２と第５電位Ｖ５と第３電位Ｖ３と接地電位が（ 第１電位Ｖ１＜第２電位Ｖ２＜第５電位Ｖ５＜第３電位Ｖ３＜接地電位 ）の関係に設定されている。本実施形態では、第２電位Ｖ２と第３電位Ｖ３とがＤＥＶ端子５６に同時に印加されることが起こりえる。その場合には、ＤＥＶ端子５６の電位はより高い電位に設定される。なお、判定方法につても、電位の大小関係を逆にしたものであり、重複した説明を省略する。本実施形態の検査システム２２０を用いた検査でも、ＳＲ端子５５及びＤＥＶ端子５６を第１状態と第２状態と第４状態と第５状態の４つの状態に判別することができ、ＳＲ端子５５及びＤＥＶ端子５６からの電圧印加が正常になされるか否かを詳細に検査することができる。
【００７６】
＜実施形態４＞
本発明の実施形態４を、図１０を用いて説明する。本実施形態に係る検査システム４２０は、制御部４５０に含まれる高電位制御回路４６５のうち、ドラムクリーニングローラ３４に印加するローラ電位ＤＣＬＮＡ（＋）、ＤＣＬＮＡ（−）及び紙粉除去クリーニングローラ３５に印加するシャフト電位ＤＣＬＮＢを生成する高電位制御回路６５を検査する検査システムである。本実施形態に係る検査システム４２０は、制御部４５０と検査用治具４５２によって構成される。
【００７７】
１．制御部の構成
制御部４５０は、装着部４３１とＣＰＵ（制御部、検出部、判定部の一例）４６１とＲＯＭ４６２と高電位制御回路４６５を含んでいる。装着部４３１は、シャフト電位ＤＣＬＮＢを出力するためのＤＣＬＮＢ端子４５５と、ローラ電位ＤＣＬＮＡ（＋）、ＤＣＬＮＡ（−）を出力するためのＤＣＬＮＡ端子４５６を含む。ＣＰＵ４６１は、ＲＯＭ４６２に格納された所定のプログラムＰにしたがって、高電位制御回路４６５を制御する。高電位制御回路４６５は、シャフト電位ＤＣＬＮＢを生成するシャフト電位生成回路６６と、ローラ電位ＤＣＬＮＡ（−）を生成するローラ負電位生成回路６７と、ローラ電位ＤＣＬＮＡ（＋）を生成するローラ正電位生成回路６８と、第１ＦＢ（フィードバック）回路７３と第２ＦＢ回路７４を含む。
【００７８】
各電位生成回路６６、６７、６８は、それぞれ電源Ｙ（Ｙ２〜Ｙ４）、トランスＴ（Ｔ１〜Ｔ３）、トランジスタ素子Ｓ（Ｓ２〜Ｓ４）、ダイオードＤ（Ｄ４〜Ｄ６）、抵抗Ｒ（Ｒ６、Ｒ８，Ｒ１０）およびコンデンサＣ（Ｃ２〜Ｃ４）を含む。
シャフト電位生成回路６６は、第１端子９１と第２端子９２を含む。第１端子９１は、ＤＣＬＮＢ端子４５５に接続されている。第２端子９２は、ＤＣＬＮＡ端子４５６に接続されているとともに、ローラ負電位生成回路６７及びローラ正電位生成回路６８を介して接地電位に接続されている。シャフト電位生成回路６６は、ＣＰＵ４６１のＰＷＭ１端子に接続されており、ＣＰＵ４６１の制御によって、第１端子９１に第２端子９２よりも高いシャフト電位ＤＣＬＮＢを生成する。
【００７９】
ローラ負電位生成回路６７は、第３端子９３と第４端子９４を含む。第３端子９３は、ＤＣＬＮＡ端子４５６に接続されるとともに、シャフト電位生成回路６６を介してＤＣＬＮＢ端子４５５に接続されている。第２端子９２は、ローラ正電位生成回路６８を介して接地電位に接続されている。ローラ負電位生成回路６７は、ＣＰＵ４６１のＰＷＭ２端子に接続されており、ＣＰＵ４６１の制御によって、第３端子９３に第４端子９４よりも低いローラ電位ＤＣＬＮＡ（−）を生成する。
【００８０】
ローラ正電位生成回路６８は、第５端子９５と第６端子９６を含む。第５端子９５は、ローラ負電位生成回路６７を介してＤＣＬＮＡ端子４５６に接続されるとともに、シャフト電位生成回路６６及びローラ負電位生成回路６７を介してＤＣＬＮＢ端子４５５に接続されている。第６端子９６は、接地電位に接続されている。ローラ正電位生成回路６８は、ＣＰＵ４６１のＰＷＭ３端子に接続されており、ＣＰＵ４６１の制御によって、第５端子９５に第６端子９６よりも高いローラ電位ＤＣＬＮＡ（＋）を生成する。
【００８１】
第１ＦＢ回路７３は、コンデンサＣ５、Ｃ６とダイオードＤ７を含む。第１ＦＢ回路７３は、シャフト電位生成回路６６を介してＤＣＬＮＡ端子４５６に接続されており、ＤＣＬＮＢ端子４５５の電位をＣＰＵ４６１のＡ／Ｄ１ポートに入力する。また、第２ＦＢ回路７４は、電源Ｙ５と抵抗Ｒ１１〜Ｒ１３を含む。第２ＦＢ回路７４は、ＤＣＬＮＢ端子４５６に接続されており、ＤＣＬＮＡ端子４５６の電位をＣＰＵ４６１に適合させた状態でＣＰＵ４６１のＡ／Ｄ２ポートに入力する。
【００８２】
２．検査用治具の構成
検査用治具４５２は、入出力部４５９とダイオードＤ８とダイオードＤ９とを含む。入出力部４５９には、ＤＣＬＮＢ端子４５５に対応した端子４５７及びＤＣＬＮＡ端子４５６に対応する端子４５８が示されている。ダイオードＤ８のカソード電極Ｋは、端子４５７に接続されており、ダイオードＤ８のアノード電極Ａは、接地電位に接続されている。つまり、端子４５７では、端子４５７から接地電位に向かって電流が流れることが抑制されている。また、ダイオードＤ９のアノード電極Ａは、端子４５８に接続されており、ダイオードＤ９のカソード電極Ｋは、接地電位に接続されている。つまり、端子４５８では、接地電位から端子４５８に向かって電流が流れることが抑制されている。
【００８３】
３．検査システムの判定方法及び効果
（ＤＣＬＮＢ端子の検査）
ＣＰＵ４６１は、ローラ負電位生成回路６７を動作させるとともに、シャフト電位生成回路６６及びローラ正電位生成回路６８を停止させ、この際のＤＣＬＮＢ端子４５５の電位ＶＢを検出する。この場合、ＤＣＬＮＢ端子４５５と端子４５７が接続されていると、抵抗Ｒ１０、接地電位、ダイオードＤ８、抵抗６を介して電流が流れる。ＲＯＭ４６２には、予め閾値電位Ｆ１１が記憶されている。閾値電位Ｆ１１は、接地電位とローラ電位ＤＣＬＮＡ（−）の間の電位に対応させた値に設定されている。ＣＰＵ４６１は、検出電位ＶＢを閾値電位Ｆ１１と比較し、検出電位ＶＢが閾値電位Ｆ１１以上である場合に、ＤＣＬＮＢ端子４５５と端子４５７が接続されている状態であると判定し、検出電位ＶＢが閾値電位Ｆ１１よりも低い場合に、ＤＣＬＮＢ端子４５５と端子４５７が接続されていない状態であると判定する。
【００８４】
ローラ負電位生成回路６７を動作させると、ＤＣＬＮＢ端子４５５とともにＤＣＬＮＡ端子４５６にもローラ電位ＤＣＬＮＡ（−）が印加される。本実施形態では、ＤＣＬＮＡ端子４５６が接続される端子４５８と接地電位の間にはダイオードＤ９が接続されており、ＤＣＬＮＡ端子４５６と端子４５８が接続されているか否かに関わらず、ＤＣＬＮＡ端子４５６と接地電位の間に電流が流れない。従って、ＤＣＬＮＡ端子４５６と端子４５８が接続されているか否かに関わらず、ＤＣＬＮＢ端子４５５と端子４５７の接続状態を判定することができる。
【００８５】
（ＤＣＬＮＡ端子の検査）
ＣＰＵ４６１は、ローラ正電位生成回路６８を動作させるとともに、シャフト電位生成回路６６及びローラ負電位生成回路６７を停止させ、この際のＤＣＬＮＡ端子４５６の電位ＶＡを検出する。この場合、ＤＣＬＮＡ端子４５６と端子４５８が接続されていると、抵抗Ｒ１０、接地電位、ダイオードＤ９を介して電流が流れる。ＲＯＭ４６２には、予め閾値電位Ｆ１２が記憶されている。閾値電位Ｆ１２は、ローラ電位ＤＣＬＮＡ（＋）と接地電位の間の電位に設定されている。ＣＰＵ４６１は、検出電位ＶＡを閾値電位Ｆ１２と比較し、検出電位ＶＡが閾値電位Ｆ１１以上である場合に、ＤＣＬＮＢ端子４５５と端子４５７が接続されていない状態であると判定し、検出電位ＶＢが閾値電位Ｆ１１よりも低い場合に、ＤＣＬＮＢ端子４５５と端子４５７が接続されている状態であると判定する。
【００８６】
ローラ負電位生成回路６７を動作させると、ＤＣＬＮＡ端子４５６とともにＤＣＬＮＢ端子４５５にもローラ電位ＤＣＬＮＡ（＋）が印加される。本実施形態では、ＤＣＬＮＢ端子４５５が接続される端子４５７と接地電位の間にはダイオードＤ８が接続されており、ＤＣＬＮＢ端子４５５と端子４５７が接続されているか否かに関わらず、ＤＣＬＮＢ端子４５５と接地電位の間に電流が流れない。従って、ＤＣＬＮＢ端子４５５と端子４５７が接続されているか否かに関わらず、ＤＣＬＮＡ端子４５６と端子４５８が接続されているか否かを判断することができる。
【００８７】
＜実施形態５＞
本発明の実施形態５を、図１１を用いて説明する。本実施形態に係る検査システム５２０は、検査用治具５５２にダイオードＤ１０を含んでいる点で実施形態４の検査システム４２０と異なる。
【００８８】
１．検査用治具の構成
検査用治具５５２は、入出力部４５９とダイオードＤ１０とを含む。ダイオードＤ１０のアノード電極Ａは、端子４５７に接続されており、ダイオードＤ８のカソード電極Ｋは、接地電位に接続されている。つまり、端子４５７では、接地電位から端子２５７に向かって電流が流れることが抑制されている。なお、端子４５８は、接地電位に接続されている。
【００８９】
２．検査システムの判定方法及び効果
（ＤＣＬＮＡ端子の検査）
ＣＰＵ４６１は、ローラ負電位生成回路６７を動作させるとともに、シャフト電位生成回路６６及びローラ正電位生成回路６８を停止させ、この際のＤＣＬＮＡ端子４５６の電位ＶＡを検出する。この場合、ＤＣＬＮＡ端子４５６と端子４５８が接続されていると、抵抗Ｒ１０、接地電位、ダイオードＤ９を介して電流が流れる。ＣＰＵ４６１は、検出電位ＶＢを閾値電位Ｆ１１と比較し、検出電位ＶＡが閾値電位Ｆ１１以上である場合に、ＤＣＬＮＢ端子４５５と端子４５７が接続されていない状態であると判定し、検出電位ＶＡが閾値電位Ｆ１１よりも低い場合に、ＤＣＬＮＢ端子４５５と端子４５７が接続されている状態であると判定する。
【００９０】
ローラ負電位生成回路６７を動作させると、ＤＣＬＮＡ端子４５６とともにＤＣＬＮＢ端子４５５にもローラ電位ＤＣＬＮＡ（−）が印加される。本実施形態では、ＤＣＬＮＢ端子４５５が接続される端子４５７と接地電位の間にはダイオードＤ１０が接続されており、ＤＣＬＮＢ端子４５５と端子４５７が接続されているか否かに関わらず、ＤＣＬＮＢ端子４５５と接地電位の間に電流が流れない。従って、ＤＣＬＮＢ端子４５５と端子４５７が接続されているか否かに関わらず、ＤＣＬＮＡ端子４５６と端子４５８の接続状態を判定することができる。
【００９１】
（ＤＣＬＮＢ端子の検査）
ＣＰＵ４６１は、シャフト電位生成回路６６を動作させるとともに、ローラ負電位生成回路６７及びローラ正電位生成回路６８を停止させ、この際のＤＣＬＮＢ端子４５５の電位ＶＢを検出する。この場合、ＤＣＬＮＢ端子４５５と端子４５７が接続されていると、抵抗Ｒ８、抵抗Ｒ１０、接地電位、ダイオードＤ８を介して電流が流れる、もしくは、接地電位、ＤＣＬＮＢ端子２５６、端子２５８、ダイオードＤ８を介して電流が流れる。ＲＯＭ２６２には、予め閾値電位Ｆ１３が記憶されている。閾値電位Ｆ１３は、シャフト電位ＤＣＬＮＢと接地電位の間の電位に設定されている。ＣＰＵ４６１は、検出電位ＶＢを閾値電位Ｆ１３と比較し、検出電位ＶＢが閾値電位Ｆ１３以上である場合に、ＤＣＬＮＢ端子４５５と端子４５７が接続されている状態であると判定し、検出電位ＶＢが閾値電位Ｆ１３よりも低い場合に、ＤＣＬＮＢ端子４５５と端子４５７が接続されていない状態であると判定する。
【００９２】
シャフト電位生成回路６６を動作され、ＤＣＬＮＢ端子４５５にシャフト電位ＤＣＬＮＢが印加されると、ＤＣＬＮＡ端子４５６と端子４５８が接続されているか否かに関わらず、ＤＣＬＮＢ端子４５５と端子４５７が接続されている場合に限り電流が流れる。従って、ＤＣＬＮＡ端子４５６と端子４５８が接続されているか否かに関わらず、ＤＣＬＮＡ端子４５５と端子４５７が接続されているか否かを判断することができる。
【００９３】
＜実施形態６＞
本発明の実施形態６を、図１２を用いて説明する。本実施形態に係る検査システム６２０は、検査用治具６５２にダイオードＤ１１を含んでいる点で実施形態５の検査システム２２０と異なる。
【００９４】
１．検査用治具の構成
ダイオードＤ１１は、ダイオードＤ８と接地電位の間、及び端子４５８と接地電位の間に接続されている。ダイオードＤ１１のカソード電極Ｋは、ダイオードＤ８のカソード電極Ｋに接続されているとともに端子４５８に接続されており、ダイオードＤ１１のアノード電極Ａは、接地電位に接続されている。つまり、端子４５７では、接地電位と端子４５７の間にいずれの向きに電流が流れることも抑制されている。端子４５８では、端子４５８から接地電位に向かって電流が流れることが抑制されている。
【００９５】
２．検査システムの判定方法及び効果
（ＤＣＬＮＡ端子の検査）
実施形態５と同じであり、重複した説明を省略する。
（ＤＣＬＮＢ端子の検査）
ＣＰＵ４６１は、シャフト電位生成回路６６を動作させるとともに、ローラ負電位生成回路６７及びローラ正電位生成回路６８を停止させ、この際のＤＣＬＮＢ端子４５５の電位ＶＢを検出する。この場合、ＤＣＬＮＢ端子４５５と端子４５７が接続されていると、接地電位、ＤＣＬＮＢ端子２５６、端子２５８、ダイオードＤ８を介して電流が流れる。閾値電位Ｆ１３は、シャフト電位ＤＣＬＮＢと接地電位の間の電位に設定されている。ＣＰＵ４６１は、検出電位ＶＢを閾値電位Ｆ１３と比較し、検出電位ＶＢが閾値電位Ｆ１３以上である場合に、ＤＣＬＮＢ端子４５５と端子４５７が接続されている状態であり、ＤＣＬＮＡ端子４５６と端子４５８が接続されている状態であると判定し、検出電位ＶＢが閾値電位Ｆ１３よりも低い場合に、ＤＣＬＮＢ端子４５５と端子４５７又はＤＣＬＮＡ端子４５６と端子４５８の少なくとも一方が接続されていない状態であると判定する。
【００９６】
シャフト電位生成回路６６を動作され、ＤＣＬＮＢ端子４５５にシャフト電位ＤＣＬＮＢが印加されると、ＤＣＬＮＡ端子４５６と端子４５８が接続されており、ＤＣＬＮＢ端子４５５と端子４５７が接続されている場合に限り電流が流れる。従って、ＤＣＬＮＡ端子４５６と端子４５８が接続されており、かつＤＣＬＮＡ端子４５５と端子４５７が接続されていることを判断することができる。また、ＤＣＬＮＡ端子の検査結果と併用することで、ＤＣＬＮＢ端子４５５と端子４５７又はＤＣＬＮＡ端子４５６と端子４５８のいずれが接続されていないかを判定することができる。
【００９７】
＜実施形態７＞
本発明の実施形態７を、図１３を用いて説明する。本実施形態に係る検査システム７２０は、実施形態６の検査用治具６５２のダイオードＤ１１をツェナーダイオードＤ１２に置き換えたものである。ツェナーダイオードＤ１２はダイオードＤ１１と逆向きに配置されることで、ダイオードＤ１１と等しく動作する。つまり。本実施形態に係る検査システム７２０は、実質的に実施形態６に係る検査システム６２０と等しく、実質的に実施形態６に係る検査システム６２０と同様の効果を奏する。
【００９８】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではい。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００９９】
１０：プリンタ
２０：検査システム
３１：装着部
４０：現像カートリッジ
５０：制御部
５２：検査用治具
５９：入出力部
６５：高電位制御回路
６６：シャフト電位生成回路
６７：ローラ負電位生成回路
６８：ローラ正電位生成回路
ＤＣＬＮＡ：ローラ電位
ＤＣＬＮＢ：シャフト電位
ＤＥＶ：現像バイアス
ＳＲ：帯電電位
【技術分野】
【０００１】
本発明は検査システムに関し、詳しくは、画像形成装置から画像形成ユニットを除いた装置本体を検査する技術に関する。
【背景技術】
【０００２】
従来から、画像形成装置が用いられている。画像形成装置では、画像を形成する画像形成ユニットと装置本体とを別々に製造し、装置本体の装着部に画像形成ユニットを着脱自在に装着することで、画像形成装置が形成されるものがある。このような画像形成装置では、装置本体の装着部に、画像形成ユニットに電力を供給（電位を印加）する複数の端子が形成されていることがある。従来から、装着部に画像形成ユニットを装着するに先立って、装着部に設けられた複数の端子から画像形成ユニットへの電位印加が正常になされるか否かを判定する技術が知られている（例えば特許文献１）。この技術では、画像形成ユニットに換えて装着部に検査治具を装着し、この状態における装着部の端子の電位を検出する。そして、検出した電位に基づいて、各端子からの電位印加が正常になされるか否かを検査する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−０８９６８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術では、複数の端子からの電圧印加が正常になされるか否かを効率的に判定するために、例えば検査治具にトランジスタ素子を用意し、一つの端子をトランジスタ素子のゲート電極に接続するとともに、他の端子をトランジスタ素子の一方の主電極に接続しておく。また、トランジスタ素子の他方の主電極を接地電位に接続しておき、両端子からの電圧印加が正常になされる場合にトランジスタ素子を介して他の端子と接地電位の間に電流が流れるように設定しておく。トランジスタ素子に電流が流れたか否かを他の端子の電位の変化等を用いて検出することで、両端子からの電圧印加が正常になされるか否かを効率的に検査することができる。
【０００５】
しかしながら、特許文献１の技術では、いずれか一方の端子からの電位印加が正常になされない場合、あるいは両端子からの電位印加が正常になされない場合、トランジスタ素子を介して電流が流れず、これらの状態を区別することができない。複数の端子を効率的に判定する場合でも、各端子からの電位印加が正常になされるか否かを詳細に検査する必要がある。
【０００６】
本発明は上記のような事情に基づいて完成されたものであって、複数の端子からの電圧印加が正常になされるか否かを効率的に、かつ詳細に検査する技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、画像形成装置から画像形成ユニットを除いた装置本体に検査用治具を接続することで構成される検査システムに関する。
第１の発明では、装置本体が、装着部と第１電位生成回路と第２電位生成回路と検出部とを備えている。装着部は、画像形成ユニットが着脱自在に装着されるとともに、第１端子と第２端子を備えている。第１電位生成回路は、第１端子に第１電圧を印加する。検出部は、第２端子の電位を検出する。また、検査用治具が、入出力部と第３電位生成回路と第４電位生成回路とを備えている。入出力部は、第１端子に接続される第３端子と第２端子に接続される第４端子を備えている。第３電位生成回路は、第３端子に第１電位が印加された場合に、第４端子に第１出力電位を出力する。第４電位生成回路は、第３端子に第１電位が印加されない場合に、第４端子に第２出力電位を出力する。ここで、「第３端子に第１電位が印加されない」とは、第１端子と第３端子の接触不良等によって第３端子に第１電位が印加されない場合だけでなく、そもそも第１端子に第１電位が印加されていない場合も含む。第２電位生成回路は、第２端子に第１出力電位と第２出力電位が印加されない場合に、第２端子に第２電位を印加しており、その第２電位は、第１出力電位と第２出力電位と異なる電位に設定されている。
【０００８】
この発明では、検出部を用いて第２端子の電位を検出することで、第１端子と第２端子からの電圧印加が正常になされるか否かを同時に検査することができ、複数の端子からの電圧印加が正常になされているか否かを効率的に判定することができる。
また、この発明では、第３電位生成回路を備えており、第１端子と第３電位が正常接続され、第２端子と第４電位が正常接続された第１状態に、第３端子に第１電位が印加され、第１出力電位が第４端子を介して第２端子に印加される。また、第４電位生成回路を備えており、第１端子と第３電位が正常接続されず、第２端子と第４電位が正常接続された第２状態に、第３端子に第１電位が印加されず、第４端子を介して第２端子に第２出力電位が印加される。また、第２電位生成回路を備えており、第２端子と第４電位が正常接続されない第３状態に、第２電位が第２端子に印加される。そのため、第２端子の電位を検出することによって第１状態と第２状態と第３状態を判別することができ、複数の端子からの電圧印加が正常になされるか否かを詳細に検査することができる。
【０００９】
第２の発明の第２電位生成回路は、第１端子の電位と第２端子の電位の電位差を第１電位差に維持する第１定電圧素子を含んでいる。また、第２の発明の検査用治具は、第５電位生成回路を備えている。第２の発明の検査用治具は、第５電位生成回路を備えており、第５電位生成回路は、第３端子に第１電位が印加され、第２端子に第１出力電位が印加されない場合に、第１定電圧素子を介して第２端子に第３出力電位を出力する。第２電位生成回路は、第２端子に第１出力電位と第２出力電位が印加されない場合のうち、第２端子に第１出力電位と第２出力電位と第３出力電位が印加されない場合に、第２端子に第２電位を印加しており、第３出力電位は、第１出力電位と第２出力電位と第２電位のいずれとも異なる電位に設定されている。
【００１０】
この発明では、第５電位生成回路を備えており、第２端子と第４電位が正常接続されない第３状態のうち、第１端子と第３端子が正常接続される第４状態では、第１定電圧素子を介して第３出力電位が第２端子に印加される。また、第１端子と第３端子が正常接続されない第５状態では、依然として第２電位が第２端子に印加される。そのため、第２端子の電位を検出することによって第１状態と第２状態と第４状態と第５状態を判別することができ、複数の端子からの電圧印加が正常になされるか否かを詳細に検査することができる。
【００１１】
第３の発明の装置本体は、判定部を備えている。また、お互いに異なる第１出力電位と第２出力電位と第２電位は、この順に高くなるように設定されており、判定部は、第１出力電位と第２出力電位の間の電位に設定された第１閾値電位と、第２出力電位と第２電位の間の電位に設定された第２閾値電位を有している。第２の発明の判定部は、第１閾値電位と第２閾値電位を用いて、以下の判定を行う。
（１）検出部が検出した検出電位が第１閾値電位よりも低い場合に、第１端子と第３端子の間が接続されており、第２端子と第４端子の間が接続されていると判定する。
（２）検出電位が第１閾値電位以上であり第２閾値電位よりも低い場合に、第１端子と第３端子の間が接続されておらず、第２端子と第４端子の間が接続されていると判定する。
（３）検出電位が第２閾値電位以上である場合に、第２端子と第４端子の間が接続されていないと判定する。
なお、ここでいう「高い、低い」とは、絶対値の大小関係を示すものであり、電位の大小関係と必ずしも一致しない。つまり、この発明では、正電位側であれば、「高い」電位が「低い」電位よりも大きく、負電位側であれば、「低い」電位が「高い」電位よりも大きい関係を有する。
この発明では、判定部が第１閾値電位と第２閾値電位を有していることで、検出された第２端子の電位から第１状態と第２状態と第３状態を確実に判別することができる。
【００１２】
第４の発明の検査システムでは、第３電位生成回路が、制御電極が第３端子に接続され、一方の主電極が第４端子に接続され、他方の主電極が基準電位に接続されるスイッチング素子を用いて構成されている。また、第４電位生成回路は、一方の主電極が第４端子に接続され、他方の主電極が基準電位に接続され、第４端子に基準電位よりも第２電位差だけ高い第３電位を生成可能な第２定電圧素子を用いて構成されている。第１電位は、スイッチング素子をオンさせる電位に設定されている。この検査システムによれば、複数の端子からの電圧印加が正常になされるか否かを詳細に検査することができる。
【００１３】
第５の発明の装置本体は、判定部を備えている。また、お互いに異なる第１出力電位と第２出力電位と第３出力電位と第２電位は、この順に高くなるように設定されており、判定部は、第１出力電位と第２出力電位の間の電位に設定された第１閾値電位と、第２出力電位と第３出力電位の間の電位に設定された第３閾値電位と、第３出力電位と第２電位の間の電位に設定された第４閾値電位を有している。第５の発明の判定部は、第１閾値電位と第２閾値電位と第３閾値電位を用いて、以下の判定を行う。
（１）検出した検出電位が第１閾値電位よりも低い場合に、第１端子と第３端子の間が接続されており、第２端子と第４端子の間が接続されていると判定する。
（２）検出電位が第１閾値電位以上であり第３閾値電位よりも低い場合に、第１端子と第３端子の間が接続されておらず、第２端子と第４端子の間が接続されていると判定する。
（３）検出電位が第３閾値電位以上であり第４閾値電位よりも低い場合に、第１端子と第３端子の間が接続されており、第２端子と第４端子の間が接続されていないと判定する。
（４）検出電位が第４閾値電位以上である場合に、第１端子と第３端子の間が接続されておらず、第２端子と第４端子の間が接続されていないと判定する。
なお、ここでいう「高い、低い」とは、絶対値の大小関係を示すものであり、電位の大小関係と必ずしも一致しない。つまり、この発明では、正電位側であれば、「高い」電位が「低い」電位よりも大きく、負電位側であれば、「低い」電位が「高い」電位よりも大きい関係を有する。
この発明では、判定部が第１閾値電位と第２閾値電位と第３閾値電位を有していることで、検出された第２端子の電位から第１状態と第２状態と第４状態と第５状態を確実に判別することができる。
【００１４】
第６の発明の検査システムでは、第３電位生成回路が、制御電極が第３端子に接続され、一方の主電極が第４端子に接続され、他方の主電極が基準電位に接続されるスイッチング素子を用いて構成されている。また、第４電位生成回路は、一方の主電極が第４端子に接続され、他方の主電極が基準電位に接続され、第４端子に基準電位よりも第２電位差だけ高い第３電位を生成可能な第２定電圧素子を用いて構成されている。また、第１定電圧素子は、一方の主電極が第１端子に接続され、他方の主電極が第２端子に接続され、第２端子の電位を第１端子の電位よりも第１電位差だけ低い電位を生成可能な定電圧素子を用いて構成されている。第５電位生成回路は、一方の主電極が第３端子に接続され、他方の主電極が基準電位に接続され、第３端子に基準電位よりも第３電位差だけ高い第４電位を生成可能な第３定電圧素子を用いて構成されている。第１電位及び第４電位は、スイッチング素子をオンさせる電位に設定されており、第３出力電位は、第４電位よりも第１電位差だけ低い第５電位となる。この検査システムによれば、複数の端子からの電圧印加が正常になされるか否かを詳細に検査することができる。
【００１５】
第７の発明の第２電位生成回路は、第２電位を調整可能な調整素子を備えている。第２電位は、検査システムを構成する際には装着部の各端子の接続状態を判別するために用いられ、画像形成装置を構成する際には画像形成ユニットを動作させるために用いられる。このように、第２電位を印加する対象が異なると、必要とされる電位が異なる場合がある。また、同一の検査用治具又は画像形成ユニットであっても、装置本体が配置された環境等によって必要とされる電位が異なる場合がある。本発明では、第２電位を調整可能な調整素子を備えていることで、それぞれの場合に適した電位を印加することができる。
【００１６】
第８の発明は、画像形成装置から画像形成ユニットを除いた装置本体に検査用治具を接続することで構成される別のタイプの検査システムに関する。
第８の発明の装置本体は、装着部と第１電位生成回路と第２電位生成回路と第１制御部と第２制御部と第１検出部と第２検出部とを備えている。装着部は、画像形成ユニットが着脱自在に装着されるとともに、第１端子と第２端子を備えている。第１電位生成回路は、第１電極と第２電極を有している。第１電極は、第１端子と第２端子に接続されている。第２電極は、基準電位に接続されている。第１電位生成回路は、第１電極に基準電位よりも高い第１電位を生成する。第２電位生成回路は、第３電極と第４電極を有している。第３電極は、第１端子と前記第２端子に接続されている。第４電極は、基準電位に接続されている。第２電位生成回路は、第３電極に基準電位よりも低い第２電位を生成する。第１制御部は、第１電位生成回路を制御して、第１端子と第２端子に第１電位を印加する。第２制御部は、第２電位生成回路を制御して、第１端子と第２端子に第２電位を印加する。第１検出部は、第１端子の電位を検出する。第２検出部は、第２端子の電位を検出する。
【００１７】
第８の発明の検査用治具は、入出力部と第１整流素子と第２整流素子とを備えている。入出力部は、第１端子に接続される第３端子と第２端子に接続される第４端子を備えている。第１整流素子は、第３端子と基準電位の間に接続され、第３端子から基準電位へ電流が流れるのを禁止する。第２整流素子は、第４端子と基準電位の間に接続され、基準電位から第４端子へ電流が流れるのを禁止する。
【００１８】
この発明では、第１検査部を用いて第１端子を検査することができ、第２検査部を用いて第２端子を検査することができる。例えば、複数の端子を用いて閉回路が構成される等、端子同士が相互に関係しており、個別の検査が難しい場合でも、それぞれの端子からの電圧印加が正常になされるか否かを効率的に検査することができる。
また、この発明では、第３端子から基準電位へ電流が流れるのを禁止する第１整流素子と、基準電位から第４端子へ電流が流れるのを禁止する第２整流素子が接続されている。第１制御部が第１電位を印加した場合、第１端子と第３端子の間が接続されているか否かに関わらず、第１端子と基準電位の間に電流が流れない。その一方、第２端子と第４端子の間が接続されている場合に、第２端子と基準電位の間に電流が流れ、第２検出電位が基準電位まで低下する。そのため、第２端子の電位を検出することによって、第１端子と第３端子の間が接続されているか否かによらず、第２端子と第４端子の間が接続されているか否かを判定することができる。また、第２制御部が第２電位を印加した場合、第２端子と第４端子の間が接続されているか否かに関わらず、第２端子と基準電位の間に電流が流れない。その一方、第１端子と第３端子の間が接続されている場合に、第１端子と基準電位の間に電流が流れ、第１検出電位が基準電位まで上昇する。そのため、第１端子の電位を検出することによって、第２端子と第４端子の間が接続されているか否かによらず、第１端子と第３端子の間が接続されているか否かを判定することができる。これによって、複数の端子から画像形成ユニットへの電圧印加が正常になされるか否かを詳細に検査することができる。
【００１９】
第９の発明の装置本体は、第１判定部と第２判定部を備えている。第１判定部は、基準電位と第２電位の間の電位に設定された第１閾値電位を有している。第２判定部は、第１電位と基準電位の間の電位に設定された第２閾値電位を有している。
第１判定部は、第１閾値電位を用いて以下の判定を行う。
（１）第２制御部が第２電位を印加した際に、第１検出電位が第１閾値電位以上である場合に第１端子と第３端子の間が接続されていると判定する。
（２）第２制御部が第２電位を印加した際に、第１検出電位が第１閾値電位よりも低い場合に第１端子と第３端子の間が接続されていないと判定する。
また、第２判定部は、第２閾値電位を用いて以下の判定を行う。
（３）第１制御部が第１電位を印加した際に、第２検出電位が第２閾値電位以上である場合に第２端子と第４端子の間が接続されていないと判定する。
（４）第１制御部が第１電位を印加した際に、第２検出電位が第２閾値電位よりも低い場合に第２端子と第４端子の間が接続されていると判定する。
【００２０】
この発明では、第１判定部が第１閾値電位を有していることで、第１端子と第３端子の接続状態を確実に検査することができる。また、第２判定部が第２閾値電位を有していることで、第２端子と第４端子の接続状態を確実に検査することができる。
【００２１】
第１０の発明は、画像形成装置から画像形成ユニットを除いた装置本体に検査用治具を接続することで構成される別のタイプの検査システムに関する。
第１０の発明の装置本体は、装着部と第１電位生成回路と第２電位生成回路と第１制御部と第２制御部と第１検出部と第２検出部とを備えている。装着部は、画像形成ユニットが着脱自在に装着されるとともに、第１端子と第２端子を備えている。第１電位生成回路は、第１電極と第２電極を有している。第１電極は、第１端子に接続されている。第２電極は、第２端子と基準電位に接続されている。第１電位生成回路は、第１電極に基準電位よりも高い第１電位を生成する。第２電位生成回路は、第３電極と第４電極を有している。第３電極は、第１端子と前記第２端子に接続されている。第４電極は、基準電位に接続されている。第２電位生成回路は、第３電極に基準電位よりも低い第２電位を生成する。第１制御部は、第１電位生成回路を制御して、第１端子に第１電位を印加する。第２制御部は、第２電位生成回路を制御して、第１端子と第２端子に第２電位を印加する。第１検出部は、第１端子の電位を検出する。第２検出部は、第２端子の電位を検出する。
【００２２】
第１０の発明の検査用治具は、入出力部と第１整流素子とを備えている。入出力部は、第１端子に接続される第３端子と第２端子に接続される第４端子を備えている。第１整流素子は、第３端子と基準電位の間に接続され、基準電位から第３端子へ電流が流れるのを禁止する。第４端子は、基準電位に接続されている。
【００２３】
この発明では、第１検査部を用いて第１端子を検査することができ、第２検査部を用いて第２端子を検査することができる。例えば、複数の端子を用いて閉回路が構成される等、端子同士が相互に関係しており、個別の検査が難しい場合でも、それぞれの端子からの電圧印加が正常になされるか否かを効率的に検査することができる。
また、この発明では、基準電位から第３端子へ電流が流れるのを禁止する第１整流素子が接続されている。第１制御部が第１電位を印加した場合、第２端子と第４端子の間が接続されているか否かに関わらず、第１端子と第３端子の間が接続されている場合に第１端子と第３端子の間に電流が流れ、第１検出電位が基準電位まで低下する。そのため、第１端子の電位を検出することによって、第２端子と第４端子の間が接続されているか否かによらず、第１端子と第３端子の間が接続されているか否かを判定することができる。また、第２制御部が第２電位を印加した場合、第１端子と第３端子の間が接続されているか否かに関わらず、第１端子と基準電位の間に電流が流れない。その一方、第２端子と第４端子の間が接続されている場合に、第２端子と基準電位の間に電流が流れ、第２検出電位が基準電位まで上昇する。そのため、第２端子の電位を検出することによって、第１端子と第３端子の間が接続されているか否かによらず、第２端子と第４端子の間が接続されているか否かを判定することができる。これによって、複数の端子から画像形成ユニットへの電圧印加が正常になされるか否かを詳細に検査することができる。
【００２４】
第１１の発明の装置本体は、第１判定部と第２判定部を備えている。第１判定部は、第１電位と基準電位の間の電位に設定された第１閾値電位を有している。第２判定部は、基準電位と第２電位の間の電位に設定された第２閾値電位を有している。
第１判定部は、第１閾値電位を用いて以下の判定を行う。
（１）第１制御部が第１電位を印加した際に、第１検出電位が第１閾値電位以上である場合に第１端子と第３端子の間が接続されていないと判定する。
（２）第１制御部が第１電位を印加した際に、第１検出電位が第１閾値電位よりも低い場合に第１端子と第３端子の間が接続されていると判定する。
また、第２判定部は、第２閾値電位を用いて以下の判定を行う。
（３）第２制御部が第２電位を印加した際に、第２検出電位が第２閾値電位以上である場合に第２端子と第４端子の間が接続されていると判定する。
（４）第２制御部が第２電位を印加した際に、第２検出電位が第２閾値電位よりも低い場合に第２端子と第４端子の間が接続されていないと判定する。
【００２５】
この発明では、第１判定部が第１閾値電位を有していることで、第１端子と第３端子の接続状態を確実に検査することができる。また、第２判定部が第２閾値電位を有していることで、第２端子と第４端子の接続状態を確実に検査することができる。
【発明の効果】
【００２６】
本発明によれば、複数の端子からの電圧印加が正常になされるか否かを効率的に、かつ詳細に検査することができる。
【図面の簡単な説明】
【００２７】
【図１】プリンタ１０の側断面図
【図２】検査システム２０の回路図
【図３】検査システム２０の判定表
【図４】検査システム１２０の回路図
【図５】検査システム１２０の判定表
【図６】検査システム２２０の回路図
【図７】検査システム２２０の判定表
【図８】従来の検査システム３２０の回路図
【図９】従来の検査システム３２０の判定表
【図１０】検査システム４２０の回路図
【図１１】検査システム５２０の回路図
【図１２】検査システム６２０の回路図
【図１３】検査システム７２０の回路図
【発明を実施するための形態】
【００２８】
＜実施形態１＞
本発明の実施形態１を、図１ないし図３を用いて説明する。
１．プリンタの全体構成
図１は、本実施形態のプリンタ１０（画像形成装置の一例）の概略構成を示す側断面図である。なお、以下の説明においては、図１における左側をプリンタ１０の前方とする。また、プリンタ１０は４色（ブラックＫ、イエローＹ、マゼンタＭ、シアンＣ）の着色剤でカラー画像を形成するＬＥＤカラープリンタであり、以下、各構成部品を色ごとに区別する場合には、その構成部品の符号末尾に各色を意味するＫ（ブラック）、Ｙ（イエロー）、Ｍ（マゼンタ）、Ｃ（シアン）を付すものとする。さらに、プリンタ１０はＬＥＤカラープリンタに限られず、例えばレーザカラープリンタ、あるいはファクシミリ装置や、プリンタ機能および読み取り機能（スキャナ機能）等を備えた、いわゆる複合機であってもよい。
【００２９】
プリンタ１０は、本体ケーシング３を備えており、この本体ケーシング３の底部には、被記録媒体である用紙５が積載される供給トレイ７が設けられている。この本体ケーシング３の上面にはアッパーカバー３Ａが後端部を中心に開閉可能に設けられている。
【００３０】
供給トレイ７の前端上方には給紙ローラ９が設けられており、この給紙ローラ９の回転に伴って供給トレイ７内に積載された最上位の用紙５がレジストレーションローラ１１へ送り出される。レジストレーションローラ１１は、用紙５の斜行補正等を行った後、その用紙５を画像形成部１３のベルトユニット１５上へ搬送する。
【００３１】
画像形成部１３は、ベルトユニット１５、露光部１７、プロセス部１９、定着部２１等を備えている。
ベルトユニット１５は、前後一対のベルト支持ローラ２３およびベルト２５を含む。後側のベルト支持ローラ２３が回転駆動されることにより、ベルト２５が紙面時計周りに循環移動し、ベルト２５上面の用紙５が後方へ搬送される。また、ベルト２５の内側には、後述するプロセス部１９の各感光体ドラム２７とベルト２５を挟んで対向する位置にそれぞれ転写ローラ２９が設けられている。
【００３２】
露光部１７は、各色に対応した４つのＬＥＤユニット１７を備える。各ＬＥＤユニット１７は、その下端部にＬＥＤヘッド１８を有し、その上端部がアッパーカバー３Ａ下面に支持されている。ＬＥＤヘッド１８は、ＬＥＤからなる複数の発光部が左右方向に配列されたものである。形成すべき画像データに基づいて各発光部は発光制御され、これにより各発光部から出射された光が感光体ドラム２７の表面に照射され、その表面が露光される。
【００３３】
プロセス部１９は、上記４色に対応した４つのプロセスカートリッジ（画像形成ユニットの一例：以後、単に「カートリッジ」と呼ぶことがある）３３と、各カートリッジ３３が装着される装着部３１とを備える。カートリッジ３３は、モノクロカートリッジ３３Ｋと、カラーカートリッジ３３Ｙ、３３Ｍ、３３Ｃとを含む。
【００３４】
モノクロカートリッジ３３Ｋは、その下部に、表面が正帯電性の感光層によって覆われ、高抵抗体である感光体ドラム２７、帯電器３７、ドラムクリーニングローラ３４及び紙粉除去クリーニングローラ３５を備え、その上部に現像カートリッジ４０Ｋを備えている。
【００３５】
ドラムクリーニングローラ３４には、高電位であるローラ電位ＤＣＬＮＡが印加され、ローラ電位ＤＣＬＮＡの印加によって感光体ドラム２７上に残留したトナーを回収する。なお、ローラ電位ＤＣＬＮＡは、正電位であるローラ電位ＤＣＬＮＡ（＋）と負電位であるローラ電位ＤＣＬＮＡ（−）とを含む。
【００３６】
また、紙粉除去クリーニングローラ３５は導電性の金属からなり、ローラ電位ＤＣＬＮＡより高電位であるシャフト電位ＣＬＮＢの印加によって、ドラムクリーニングローラ３４上の紙粉を除去する。すなわち、紙粉除去クリーニングローラ３５は、シャフト電位ＣＬＮＢを利用して本体ケーシング３内に混入した紙粉を除去する。
【００３７】
通常、トナーは正極性に帯電し、紙粉は負極性に帯電するため、帯電の極性の相違を利用して、トナーおよび紙粉が感光体ドラム２７上から個別に除去される。印字中に負電位、例えば−４００Ｖのローラ電位ＤＣＬＮＡ（−）をドラムクリーニングローラ３４に印加してトナーのみを感光体ドラム２７上からドラムクリーニングローラ３４上に回収する。そして、印字中に、正電位、例えば６００Ｖのローラ電位ＤＣＬＮＡ（＋）をドラムクリーニングローラ３４に印加し、７００Ｖのシャフト電位ＤＣＬＮＢを紙粉除去クリーニングローラ３５に印加する。このとき、紙粉はドラムクリーニングローラ３４を介して紙粉除去クリーニングローラ３５に回収される。トナーは感光体ドラム２７上に再付着され、その後、ベルト２５を介してクリーニング装置２８によって回収される。
【００３８】
モノクロカートリッジ３３Ｋは、帯電電位ＳＲを受け取るＳＲ端子、現像バイアスＤＥＶを受け取るＤＥＶ端子、ローラ電位ＤＣＬＮＡ（＋）、ＤＣＬＮＡ（−）を受け取るＤＣＬＮＡ端子、およびシャフト電位ＤＣＬＮＢを受け取るＤＣＬＮＢ端子を有する。
【００３９】
カラーカートリッジ３３Ｙ、３３Ｍ、３３Ｃは、その下部に、感光体ドラム２７、帯電器３７、ドラムクリーニングローラ３４を備え、その上部に現像カートリッジ４０Ｙ、４０Ｍ、４０Ｃを備えている。その一方、カラーカートリッジ３３Ｙ、３３Ｍ、３３Ｃは、紙粉除去クリーニングローラ３５を備えていない。カラーカートリッジ３３Ｙ、３３Ｍ、３３Ｃは、それぞれ、ＳＲ端子、ＤＥＶ端子、およびＤＣＬＮＡ端子を有する。
【００４０】
現像カートリッジ４０は、カートリッジ３３のカートリッジフレーム３２に対して着脱可能に装着されている。そして、アッパーカバー３Ａを開放することにより現像カートリッジ４０が交換されたりする。また、カートリッジ３３は、装着部３１に対して着脱可能に装着されている。そして、アッパーカバー３Ａを開放することによりカートリッジ３３が交換されたり、カートリッジ３３を取り出した状態で紙詰まり除去処理（ジャム処理）がされたりする。
【００４１】
現像カートリッジ４０は、箱状の本体ケーシング３の内側上部に、現像剤（着色剤）である各色のトナーを収容するトナー収容室４２を備え、その下部に供給ローラ４１、現像ローラ４３等を備えている。
【００４２】
トナー収容室４２から放出されたトナーは、供給ローラ４１の回転により現像ローラ４３に供給され、供給ローラ４１と現像ローラ４３との間で正に摩擦帯電される。さらに、現像ローラ４３上に供給されたトナーは、現像バイアスＤＥＶの印加に伴って十分に帯電されて、一定厚さの薄層として現像ローラ４３上に担持される。
【００４３】
画像形成時には、感光体ドラム２７が回転駆動され、それに伴って感光体ドラム２７の表面が帯電器３７からの帯電電位ＳＲの印加により一様に正帯電される。そして、その正帯電された部分がＬＥＤヘッド１８からの光の高速走査により露光されて、感光体ドラム２７の表面に用紙５に形成すべき画像に対応した静電潜像が形成される。
【００４４】
次いで、現像ローラ４３の回転により、現像ローラ４３上に担持され正帯電されているトナーが、感光体ドラム２７に対向して接触するときに、感光体ドラム２７の表面上に形成されている静電潜像に供給される。これにより、感光体ドラム２７の静電潜像が可視像化され、感光体ドラム２７の表面には露光部分にのみトナーが付着したトナー像が担持される。
【００４５】
その後、各感光体ドラム２７の表面上に担持されたトナー像は、ベルト２５によって搬送される用紙５が、感光体ドラム２７と転写ローラ２９との間の各転写位置を通る間に、転写ローラ２９に印加される負極性の転写電位によって、用紙５に順次転写される。こうしてトナー像が転写された用紙５は、次いで定着部２１に搬送される。
【００４６】
定着部２１は、熱源を有する加熱ローラ４９と、用紙５を加熱ローラ４９側へ押圧する加圧ローラ５１とを備えており、用紙５上に転写されたトナー像を紙面に熱定着させる。そして、定着部２１により熱定着された用紙５は、上方へ搬送され、本体ケーシング３の上面に設けられた排出トレイ５３上に排出される。
【００４７】
図１に示されるように、モノクロカートリッジ３３Ｋは、用紙５の画像形成に係る流れの最上流に配置され、各カラーカートリッジ３３Ｙ、３３Ｍ、３３Ｃはモノクロカートリッジ３３Ｋより下流側（図１に示す後方側）に配置される。この構成により、上流側に紙粉除去の構成である紙粉除去クリーニングローラ３５を設けて上流側で紙粉を除去し、下流側はコスト低減などのためにその構成を省略することによって、紙粉除去対策が好適になされる。
【００４８】
カートリッジ３３が装着される装着部３１には、各カートリッジ３３に対応した装着部３１Ｋ、３１Ｙ、３１Ｍ、３１Ｃがそれぞれ設けられている。装着部３１Ｋの内側には、モノクロカートリッジ３３Ｋの各端子に当接する位置に端子（第１端子及び第２端子の一例）が設けられている（図２の端子５５、５６及び図１０の端子４５５、４５６参照）。同様に、装着部３１Ｙ、３１Ｍ、３１Ｃの内側には、カラーカートリッジ３３Ｙ、３３Ｍ、３３Ｃの各端子に当接する位置に端子が設けられている（図２の端子５５、５６及び図１０の端子４５６参照）。
【００４９】
装着部３１の各端子を検査する際には、カートリッジ３３が装着されていない装着部３１に検査用治具５２（図２及び図１０参照）が装着（接続）される。カートリッジ３３が装着されていないプリンタ１０が本発明の装置本体に相当し、検査用治具５２が装着されたプリンタ１０が本発明の検査システム２０（図２及び図１０参照）に相当する。検査用治具５２は、ＳＲ端子、ＤＥＶ端子、ＤＣＬＮＡ端子およびＤＣＬＮＢ端子等を有する（図２の端子５７、５８及び図１０の端子４５７、４５８参照）。プリンタ１０では、本体側から装着部３１へと接続される各配線が装着部３１内において分岐し、各装着部３１Ｋ、３１Ｙ、３１Ｍ、３１Ｃに設けられた対応する各端子へと接続される。検査用治具５２の各端子は、各装着部３１Ｋ、３１Ｙ、３１Ｍ、３１Ｃに設けられた端子のうち、同一の配線に接続される少なくとも一つの端子に接続される。
【００５０】
２．検査システムの構成
次に、図２を参照して検査システム２０について説明する。プリンタ１０では、使用に先立って装着部３１の各端子を検査する必要がある。装着部３１の各端子を検査する際には、図２の検査システム２０が構成される。この検査システム２０は、カートリッジ３３が装着されていない制御部（装置本体の一例）５０に検査用治具５２を装着することで構成される。
【００５１】
３．制御部の構成
制御部５０は、本体ケーシング３に設けられており、プリンタ１０を制御している。制御部５０は、装着部３１とＣＰＵ（検出部及び判定部の一例）６１とＲＯＭ６２と高電位制御回路６５を含んでいる。高電位制御回路６５は、転写ローラ２９、ドラムクリーニングローラ３４、紙粉除去クリーニングローラ３５、帯電器３７、および現像ローラ４３等、プリンタ１０に備えられた各電気的負荷にそれぞれ印加する複数の高電位を生成する。図２には、複数の高電位のうち、帯電器３７に印加する帯電電位ＳＲおよび現像ローラ４３に印加する現像バイアスＤＥＶを生成する高電位制御回路６５が示されており、ＳＲ端子（第１端子の一例）５５及びＤＥＶ端子（第２端子の一例）５６を含んだ装着部３１が示されている。
【００５２】
高電位制御回路６５は、第１電位生成回路６３と第２電位生成回路６４を含む。
第１電位生成回路６３は、抵抗Ｒ１と電源Ｙ１とを含む。抵抗Ｒ１と電源Ｙ１は、ＳＲ端子５５と接地電位（基準電位の一例）の間に直列に接続されている。電源Ｙ１は、その高電位側が抵抗Ｒ１に接続され、その低電位側が抵抗Ｒ１に接続されている。第１電位生成回路６３は、電源Ｙ１が有する電圧によって、ＳＲ端子５５に第１電位Ｖ１を印加している。
【００５３】
第２電位生成回路６４は、ツェナーダイオード（第１定電圧素子の一例）Ｄ１と可変抵抗（調整素子の一例）ＲＫと抵抗Ｒ２と抵抗Ｒ３とを含む。ツェナーダイオードＤ１のカソード電極Ｋは、ＳＲ端子５５に接続されており、ツェナーダイオードＤ１のアノード電極Ａは、ＤＥＶ端子５６に接続されている。ツェナーダイオードＤ１は、ＤＥＶ端子５６とＳＲ端子５５の間の電位差を第１電位差ΔＶ１に維持している。可変抵抗ＲＫは、ＤＥＶ端子５６と接地電位の間に接続されている。抵抗Ｒ２と抵抗Ｒ３は、ＤＥＶ端子５６と接地電位の間に直列に接続されている。第２電位生成回路６３は、ＤＥＶ端子５６に印加される電圧（本実施形態では第１電位Ｖ１）を用いて、ＤＥＶ端子５６に印加される電圧よりも第１電位差ΔＶ１だけ低い第２電位Ｖ２をＳＲ端子５５に印加している。
【００５４】
第２電位生成回路６４では、可変抵抗ＲＫの抵抗値を変化させることで、第２電位Ｖ２を変化させることができる。この第２電位Ｖ２は、図２に示す検査システム２０を構成する際には、装着部３１の各端子の接続状態を判別するために用いられる。一方、カートリッジ３３が装着される際には、カートリッジ３３を動作させるために用いられる。このように、検査システム２０とカートリッジ３３で第２電位が共通して使用されている場合、第２電位に必要とされる電位が用途によって異なる場合がある。また、プリンタ１０では、使用される環境（温度、湿度等）によって第２電位に必要とされる電位が変化することがある。本実施形態では、第２電位生成回路６４を用いて第２電位Ｖ２を変化させることで、用途や環境に適した第２電位Ｖ２を設定することができる。
【００５５】
ＣＰＵ６１は、Ａ／Ｄ端子を備えており、Ａ／Ｄ端子は抵抗Ｒ２と抵抗Ｒ３の中間点ＭＮに接続されている。ＣＰＵ６１は、Ａ／Ｄ端子を用いて中間点ＭＮの電位を検出している。また、ＣＰＵ６１は、ＰＷＭ端子を備えており、可変抵抗ＲＫに接続されている。ＣＰＵ６１は、ＰＷＭ端子を用いて可変抵抗ＲＫの抵抗値を変化させている。
【００５６】
４．検査用治具の構成
検査用治具５２は、カートリッジ３３と略同一形状をしており、制御部５０の装着部３１に対して着脱可能に装着される。
検査用治具５２は、入出力部５９と第３電位生成回路７０と第４電位生成回路７１とを含む。入出力部５９には、装着部３１の各端子に当接する位置に端子が設けられている。図２には、ＳＲ端子５５に対応した端子（第３端子の一例）５７及びＤＥＶ端子５６に対応する端子（第４端子の一例）５８が示されている。これらの端子５７、５８は、検査用治具５２が制御部５０の装着部３１に対して装着されることで、対応する端子５５、５６に接続される。
【００５７】
第３電位生成回路７０は、抵抗Ｒ４とトランジスタ素子（スイッチング素子の一例）Ｓ１とを含む。抵抗Ｒ４は、端子５７とトランジスタ素子Ｓ１のベースＢ（制御電極の一例）の間に接続されている。トランジスタ素子Ｓ１のコレクタＣ（主電極の一例）は、端子５８に接続されている。トランジスタ素子Ｓ１のエミッタＥ（主電極の別の例）は、接地電位に接続されている。トランジスタ素子Ｓ１は、抵抗Ｒ４を介してベースＢにオン電位が印加された場合に、端子５８に接地電位（第１出力電位の一例）を印加する。
【００５８】
第４電位生成回路７１は、ツェナーダイオード（第２定電圧素子の一例）Ｄ２を含む。ツェナーダイオードＤ２のカソード電極Ｋは、端子５８に接続されており、ツェナーダイオードＤ２のアノード電極Ａは、接地電位に接続されている。ツェナーダイオードＤ２は、端子５８にＤＥＶ端子５６から第２電位Ｖ２が印加された場合に、第２電位Ｖ２を用いて接地電位よりも第２電位差ΔＶ２だけ高い第３電位（第２出力電位の一例）Ｖ３を生成し、端子５８を介してＤＥＶ端子５６に第３電位Ｖ３を印加する。
【００５９】
なお、本実形態では、第１電位Ｖ１と第２電位Ｖ２と第３電位Ｖ３と接地電位がいずれも異なる電位に設定されており、第１電位Ｖ１は、トランジスタ素子Ｓ１をオンさせるオン電位に設定されている。また、第１電位Ｖ１と第２電位Ｖ２と第３電位Ｖ３と接地電位は、（ 第１電位Ｖ１＞第２電位Ｖ２＞第３電位Ｖ３＞接地電位 ）の関係に設定されている。本実施形態では、第２電位Ｖ２と第３電位Ｖ３と接地電位とがＤＥＶ端子５６に同時に印加されることが起こりえる。その場合には、ＤＥＶ端子５６の電位はより低い電位に設定される。つまり、第２電位Ｖ２は、第３電位Ｖ３と接地電位がＤＥＶ端子５６に印加されない場合に、ＤＥＶ端子５６に印加される。また、第３電位Ｖ３は、接地電位がＤＥＶ端子５６に印加されない場合（つまり、トランジスタ素子Ｓ１のベースＢに第１電位Ｖ１が印加されない場合）にＤＥＶ端子５６に印加される。
【００６０】
５．検査システムの判定方法
ＣＰＵ６１は、制御部５０の装着部３１に検査用治具５２が装着された際の中間点ＭＮの電位Ｖ０を検出する。ＲＯＭ６２には、予め第１閾値電位Ｆ１と第２閾値電位Ｆ２が記憶されている。第１閾値電位Ｆ１は、第３電位Ｖ３と接地電位の間の電位に設定されている。第２閾値電位Ｆ２は、第２電位Ｖ２と第３電位Ｖ３の間の電位に設定されている。ＣＰＵ６１は、検出電位Ｖ０を閾値電位Ｆ１、Ｆ２と比較することで、装着部３１のＳＲ端子５５及びＤＥＶ端子５６を検査する。
【００６１】
（検出電位Ｖ０＜閾値電位Ｆ１）
この場合、ＣＰＵ６１は、接地電位が印加されていることを検出する。すなわち、ＳＲ端子５５から端子５７に第１電位Ｖ１が印加され、それによって端子５８に印加された接地電位がＤＥＶ端子５６に印加されたことを検出する。この結果、ＣＰＵ６１は、ＳＲ端子５５と端子５７が接続されており、ＤＥＶ端子５６と端子５８が接続されている状態（第１状態）であると判別する（図３のＳＲ端子：Ｃｌｏｓｅ、ＤＥＶ端子：Ｃｌｏｓｅ）。
【００６２】
（閾値電位Ｆ１＜検出電位Ｖ０＜閾値電位Ｆ２）
この場合、ＣＰＵ６１は、第３電位が印加されていることを検出する。接地電位が入力されていないことから、ＳＲ端子５５から端子５７に第１電位Ｖ１が印加されていないことを検出する。また、第３電位Ｖ３が生成されたことから、ＤＥＶ端子５６から端子５８に第２電位Ｖ２が印加されたことを検出する。この結果、ＣＰＵ６１は、ＳＲ端子５５と端子５７が接続されておらず、ＤＥＶ端子５６と端子５８が接続されている状態（第２状態）であると判別する（図３のＳＲ端子：Ｏｐｅｎ、ＤＥＶ端子：Ｃｌｏｓｅ）。なお、「接続されていない」とは、当該端子同士が物理的に接続されていない状態と、断線等の理由によりＳＲ端子にそもそも第１電位Ｖ１が印加されていない状態の双方の状態を意味する。
【００６３】
（閾値電位Ｆ２＜検出電位Ｖ０）
この場合、ＣＰＵ６１は、第２電位が印加されていることを検出する。この結果、ＣＰＵ６１は、ＤＥＶ端子５６と端子５８が接続されていない状態（第３状態）であると判別する（図３のＤＥＶ端子：Ｏｐｅｎ）。
【００６４】
６．検査システムの効果
本実施形態の検査システム２０を用いた検査では、ＳＲ端子５５及びＤＥＶ端子５６を第１状態と第２状態と第３状態の３つの状態に判別することができる。図８に示す従来の検査システム３２０によれば、図９に示すように、ＳＲ端子５５及びＤＥＶ端子５６を第１状態とその他の状態（つまり、第２状態＋第３状態）の２つの状態にしか判別することができなかった。本実施形態の検査システム２０を用いることで、従来の検査システム３２０に比べて、ＳＲ端子５５及びＤＥＶ端子５６を詳細に検査することができ、これらの端子からの電圧印加が正常になされるか否かを詳細に検査することができる。
【００６５】
＜実施形態２＞
本発明の実施形態２を、図４ないし図５を用いて説明する。本実施形態に係る検査システム１２０は、検査用治具１５２に第５電位生成回路７２をさらに含んでいる点で実施形態１の検査システム２０と異なる。
【００６６】
１．検査用治具の構成
第５電位生成回路７２は、ツェナーダイオード（第３定電圧素子の一例）Ｄ３を含む。ツェナーダイオードＤ３のカソード電極Ｋは、端子５７に接続されており、ツェナーダイオードＤ３のアノード電極Ａは、接地電位に接続されている。ツェナーダイオードＤ３は、端子５７にＳＲ端子５５から第１電位Ｖ１が印加された場合に、第１電位Ｖ１を用いて接地電位よりも第３電位差ΔＶ３だけ高い第４電位Ｖ４を生成し、端子５７を介してＳＲ端子に第４電位Ｖ４を印加する。第２電位生成回路６４のツェナーダイオードＤ１は、ＳＲ端子に第４電位Ｖ４が印加された場合に、第４電位Ｖ４よりも第１電位差ΔＶ１だけ低い第５電位（第３出力電位の一例）Ｖ５を生成する。
【００６７】
なお、本実形態では、第１電位Ｖ１と第２電位Ｖ２と第５電位Ｖ５と第３電位Ｖ３と接地電位がいずれも異なる電位に設定されており、第４電位Ｖ４は、トランジスタ素子Ｓ１をオンさせるオン電位に設定されている。また、第１電位Ｖ１と第２電位Ｖ２と第５電位Ｖ５と第３電位Ｖ３と接地電位は、（ 第１電位Ｖ１＞第２電位Ｖ２＞第５電位Ｖ５＞第３電位Ｖ３＞接地電位 ）の関係に設定されている。本実施形態では、第２電位Ｖ２と第３電位Ｖ３とがＤＥＶ端子５６に同時に印加されることが起こりえる。本実施形態では、第２電位Ｖ２は、第３電位Ｖ３がＤＥＶ端子５６に印加されない場合に、ＤＥＶ端子５６に印加される。また、本実施形態では、第５電位Ｖ５と接地電位がＤＥＶ端子５６に同時に印加されることが起こりえる。本実施形態では、第５電位Ｖ５は、接地電位がＤＥＶ端子５６に印加されない場合（つまり、ＤＥＶ端子５６と端子５８が接続されていない場合）にＤＥＶ端子５６に印加される。
【００６８】
２．検査システムの判定方法
ＣＰＵ６１は、制御部５０の装着部３１に検査用治具１５２が装着された際の中間点ＭＮの電位Ｖ０を検出する。ＲＯＭ６２には、予め第１閾値電位Ｆ１と第３閾値電位Ｆ３と第４閾値電位Ｆ４が記憶されている。第１閾値電位Ｆ１は、第３電位Ｖ３と接地電位の間の電位に設定されている。第３閾値電位Ｆ３は、第５電位Ｖ５と第３電位Ｖ３の間の電位に設定されている。第４閾値電位Ｆ３は、第２電位Ｖ２と第５電位Ｖ５の間の電位に設定されている。ＣＰＵ６１は、検出電位Ｖ０を閾値電位Ｆ１、Ｆ２、Ｆ３と比較することで、装着部３１のＳＲ端子５５及びＤＥＶ端子５６を検査する。
【００６９】
（検出電位Ｖ０＜閾値電位Ｆ１）
この場合、ＣＰＵ６１は、接地電位が印加されていることを検出する。すなわち、ＳＲ端子５５から端子５７に第１電位Ｖ１が印加され、それによって端子５８に印加された接地電位がＤＥＶ端子５６に印加されたことを検出する。この結果、ＣＰＵ６１は、ＳＲ端子５５と端子５７が接続されており、ＤＥＶ端子５６と端子５８が接続されている状態（第１状態）であると判別する（図５のＳＲ端子：Ｃｌｏｓｅ、ＤＥＶ端子：Ｃｌｏｓｅ）。
【００７０】
（閾値電位Ｆ１＜検出電位Ｖ０＜閾値電位Ｆ３）
この場合、ＣＰＵ６１は、第３電位が印加されていることを検出する。接地電位が入力されていないことから、ＳＲ端子５５から端子５７に第１電位Ｖ１が印加されていないことを検出する。また、第３電位Ｖ３が生成されたことから、ＤＥＶ端子５６から端子５８に第２電位Ｖ２が印加されたことを検出する。この結果、ＣＰＵ６１は、ＳＲ端子５５と端子５７が接続されておらず、ＤＥＶ端子５６と端子５８が接続されている状態（第２状態）であると判別する（図５のＳＲ端子：Ｏｐｅｎ、ＤＥＶ端子：Ｃｌｏｓｅ）。
【００７１】
（閾値電位Ｆ３＜検出電位Ｖ０＜閾値電位Ｆ４）
この場合、ＣＰＵ６１は、第５電位が印加されていることを検出する。すなわち、接地電位及び第３電位が入力されていないことから、ＤＥＶ端子５６と端子５８が接続されていないことを検出する。また、第５電位が生成されたことから、ＳＲ端子５５から端子５７に第１電位Ｖ１が印加されたことを検出する。この結果、ＣＰＵ６１は、ＳＲ端子５５と端子５７が接続されており、ＤＥＶ端子５６と端子５８が接続されていない状態（第４状態）であると判別する（図５のＳＲ端子：Ｃｌｏｓｅ、ＤＥＶ端子：Ｏｐｅｎ）。
【００７２】
（閾値電位Ｆ４＜検出電位Ｖ０）
この場合、ＣＰＵ６１は、第２電位が印加されていることを検出する。この結果、ＣＰＵ６１は、ＳＲ端子５５と端子５７が接続されておらず、ＤＥＶ端子５６と端子５８が接続されていない状態（第５状態）であると判別する（図５のＳＲ端子：Ｏｐｅｎ、ＤＥＶ端子：Ｏｐｅｎ）。
【００７３】
３．検査システムの効果
本実施形態の検査システム１２０を用いた検査では、ＳＲ端子５５及びＤＥＶ端子５６を第１状態と第２状態と第４状態と第５状態の４つの状態に判別することができる。本実施形態の検査システム１２０を用いることで、従来の検査システム３２０に比べて、ＳＲ端子５５及びＤＥＶ端子５６を詳細に検査することができ、これらの端子からの電圧印加が正常になされるか否かを詳細に検査することができる。
【００７４】
＜実施形態３＞
実施形態２では、ＤＥＶ端子５５及びＳＲ端子５６から正電位を印加する制御部５０の検査システム１２０を示したが、本発明は、ＤＥＶ端子５５及びＳＲ端子５６から負電位を印加する制御部２５０にも適用可能である。図６及び図７に、実施形態２の変形例である本発明の実施形態３を示す。本実施形態の検査システム２２０では、ツェナーダイオードＤ１，Ｄ２，Ｄ３および電源Ｙ１が、検査システム１２０と比べて逆向きに配置されている点で実施形態２の検査システム１２０と異なる。また、トランジスタ素子Ｓ１の仕様及び接続が異なる他、検査システム２２０では、ＣＰＵ６１に入力される電位がマイナスとならないように、保護電源ＹＨ及び保護抵抗ＲＨを含む。
【００７５】
本実施形態では、第１電位Ｖ１と第２電位Ｖ２と第５電位Ｖ５と第３電位Ｖ３と接地電位が（ 第１電位Ｖ１＜第２電位Ｖ２＜第５電位Ｖ５＜第３電位Ｖ３＜接地電位 ）の関係に設定されている。本実施形態では、第２電位Ｖ２と第３電位Ｖ３とがＤＥＶ端子５６に同時に印加されることが起こりえる。その場合には、ＤＥＶ端子５６の電位はより高い電位に設定される。なお、判定方法につても、電位の大小関係を逆にしたものであり、重複した説明を省略する。本実施形態の検査システム２２０を用いた検査でも、ＳＲ端子５５及びＤＥＶ端子５６を第１状態と第２状態と第４状態と第５状態の４つの状態に判別することができ、ＳＲ端子５５及びＤＥＶ端子５６からの電圧印加が正常になされるか否かを詳細に検査することができる。
【００７６】
＜実施形態４＞
本発明の実施形態４を、図１０を用いて説明する。本実施形態に係る検査システム４２０は、制御部４５０に含まれる高電位制御回路４６５のうち、ドラムクリーニングローラ３４に印加するローラ電位ＤＣＬＮＡ（＋）、ＤＣＬＮＡ（−）及び紙粉除去クリーニングローラ３５に印加するシャフト電位ＤＣＬＮＢを生成する高電位制御回路６５を検査する検査システムである。本実施形態に係る検査システム４２０は、制御部４５０と検査用治具４５２によって構成される。
【００７７】
１．制御部の構成
制御部４５０は、装着部４３１とＣＰＵ（制御部、検出部、判定部の一例）４６１とＲＯＭ４６２と高電位制御回路４６５を含んでいる。装着部４３１は、シャフト電位ＤＣＬＮＢを出力するためのＤＣＬＮＢ端子４５５と、ローラ電位ＤＣＬＮＡ（＋）、ＤＣＬＮＡ（−）を出力するためのＤＣＬＮＡ端子４５６を含む。ＣＰＵ４６１は、ＲＯＭ４６２に格納された所定のプログラムＰにしたがって、高電位制御回路４６５を制御する。高電位制御回路４６５は、シャフト電位ＤＣＬＮＢを生成するシャフト電位生成回路６６と、ローラ電位ＤＣＬＮＡ（−）を生成するローラ負電位生成回路６７と、ローラ電位ＤＣＬＮＡ（＋）を生成するローラ正電位生成回路６８と、第１ＦＢ（フィードバック）回路７３と第２ＦＢ回路７４を含む。
【００７８】
各電位生成回路６６、６７、６８は、それぞれ電源Ｙ（Ｙ２〜Ｙ４）、トランスＴ（Ｔ１〜Ｔ３）、トランジスタ素子Ｓ（Ｓ２〜Ｓ４）、ダイオードＤ（Ｄ４〜Ｄ６）、抵抗Ｒ（Ｒ６、Ｒ８，Ｒ１０）およびコンデンサＣ（Ｃ２〜Ｃ４）を含む。
シャフト電位生成回路６６は、第１端子９１と第２端子９２を含む。第１端子９１は、ＤＣＬＮＢ端子４５５に接続されている。第２端子９２は、ＤＣＬＮＡ端子４５６に接続されているとともに、ローラ負電位生成回路６７及びローラ正電位生成回路６８を介して接地電位に接続されている。シャフト電位生成回路６６は、ＣＰＵ４６１のＰＷＭ１端子に接続されており、ＣＰＵ４６１の制御によって、第１端子９１に第２端子９２よりも高いシャフト電位ＤＣＬＮＢを生成する。
【００７９】
ローラ負電位生成回路６７は、第３端子９３と第４端子９４を含む。第３端子９３は、ＤＣＬＮＡ端子４５６に接続されるとともに、シャフト電位生成回路６６を介してＤＣＬＮＢ端子４５５に接続されている。第２端子９２は、ローラ正電位生成回路６８を介して接地電位に接続されている。ローラ負電位生成回路６７は、ＣＰＵ４６１のＰＷＭ２端子に接続されており、ＣＰＵ４６１の制御によって、第３端子９３に第４端子９４よりも低いローラ電位ＤＣＬＮＡ（−）を生成する。
【００８０】
ローラ正電位生成回路６８は、第５端子９５と第６端子９６を含む。第５端子９５は、ローラ負電位生成回路６７を介してＤＣＬＮＡ端子４５６に接続されるとともに、シャフト電位生成回路６６及びローラ負電位生成回路６７を介してＤＣＬＮＢ端子４５５に接続されている。第６端子９６は、接地電位に接続されている。ローラ正電位生成回路６８は、ＣＰＵ４６１のＰＷＭ３端子に接続されており、ＣＰＵ４６１の制御によって、第５端子９５に第６端子９６よりも高いローラ電位ＤＣＬＮＡ（＋）を生成する。
【００８１】
第１ＦＢ回路７３は、コンデンサＣ５、Ｃ６とダイオードＤ７を含む。第１ＦＢ回路７３は、シャフト電位生成回路６６を介してＤＣＬＮＡ端子４５６に接続されており、ＤＣＬＮＢ端子４５５の電位をＣＰＵ４６１のＡ／Ｄ１ポートに入力する。また、第２ＦＢ回路７４は、電源Ｙ５と抵抗Ｒ１１〜Ｒ１３を含む。第２ＦＢ回路７４は、ＤＣＬＮＢ端子４５６に接続されており、ＤＣＬＮＡ端子４５６の電位をＣＰＵ４６１に適合させた状態でＣＰＵ４６１のＡ／Ｄ２ポートに入力する。
【００８２】
２．検査用治具の構成
検査用治具４５２は、入出力部４５９とダイオードＤ８とダイオードＤ９とを含む。入出力部４５９には、ＤＣＬＮＢ端子４５５に対応した端子４５７及びＤＣＬＮＡ端子４５６に対応する端子４５８が示されている。ダイオードＤ８のカソード電極Ｋは、端子４５７に接続されており、ダイオードＤ８のアノード電極Ａは、接地電位に接続されている。つまり、端子４５７では、端子４５７から接地電位に向かって電流が流れることが抑制されている。また、ダイオードＤ９のアノード電極Ａは、端子４５８に接続されており、ダイオードＤ９のカソード電極Ｋは、接地電位に接続されている。つまり、端子４５８では、接地電位から端子４５８に向かって電流が流れることが抑制されている。
【００８３】
３．検査システムの判定方法及び効果
（ＤＣＬＮＢ端子の検査）
ＣＰＵ４６１は、ローラ負電位生成回路６７を動作させるとともに、シャフト電位生成回路６６及びローラ正電位生成回路６８を停止させ、この際のＤＣＬＮＢ端子４５５の電位ＶＢを検出する。この場合、ＤＣＬＮＢ端子４５５と端子４５７が接続されていると、抵抗Ｒ１０、接地電位、ダイオードＤ８、抵抗６を介して電流が流れる。ＲＯＭ４６２には、予め閾値電位Ｆ１１が記憶されている。閾値電位Ｆ１１は、接地電位とローラ電位ＤＣＬＮＡ（−）の間の電位に対応させた値に設定されている。ＣＰＵ４６１は、検出電位ＶＢを閾値電位Ｆ１１と比較し、検出電位ＶＢが閾値電位Ｆ１１以上である場合に、ＤＣＬＮＢ端子４５５と端子４５７が接続されている状態であると判定し、検出電位ＶＢが閾値電位Ｆ１１よりも低い場合に、ＤＣＬＮＢ端子４５５と端子４５７が接続されていない状態であると判定する。
【００８４】
ローラ負電位生成回路６７を動作させると、ＤＣＬＮＢ端子４５５とともにＤＣＬＮＡ端子４５６にもローラ電位ＤＣＬＮＡ（−）が印加される。本実施形態では、ＤＣＬＮＡ端子４５６が接続される端子４５８と接地電位の間にはダイオードＤ９が接続されており、ＤＣＬＮＡ端子４５６と端子４５８が接続されているか否かに関わらず、ＤＣＬＮＡ端子４５６と接地電位の間に電流が流れない。従って、ＤＣＬＮＡ端子４５６と端子４５８が接続されているか否かに関わらず、ＤＣＬＮＢ端子４５５と端子４５７の接続状態を判定することができる。
【００８５】
（ＤＣＬＮＡ端子の検査）
ＣＰＵ４６１は、ローラ正電位生成回路６８を動作させるとともに、シャフト電位生成回路６６及びローラ負電位生成回路６７を停止させ、この際のＤＣＬＮＡ端子４５６の電位ＶＡを検出する。この場合、ＤＣＬＮＡ端子４５６と端子４５８が接続されていると、抵抗Ｒ１０、接地電位、ダイオードＤ９を介して電流が流れる。ＲＯＭ４６２には、予め閾値電位Ｆ１２が記憶されている。閾値電位Ｆ１２は、ローラ電位ＤＣＬＮＡ（＋）と接地電位の間の電位に設定されている。ＣＰＵ４６１は、検出電位ＶＡを閾値電位Ｆ１２と比較し、検出電位ＶＡが閾値電位Ｆ１１以上である場合に、ＤＣＬＮＢ端子４５５と端子４５７が接続されていない状態であると判定し、検出電位ＶＢが閾値電位Ｆ１１よりも低い場合に、ＤＣＬＮＢ端子４５５と端子４５７が接続されている状態であると判定する。
【００８６】
ローラ負電位生成回路６７を動作させると、ＤＣＬＮＡ端子４５６とともにＤＣＬＮＢ端子４５５にもローラ電位ＤＣＬＮＡ（＋）が印加される。本実施形態では、ＤＣＬＮＢ端子４５５が接続される端子４５７と接地電位の間にはダイオードＤ８が接続されており、ＤＣＬＮＢ端子４５５と端子４５７が接続されているか否かに関わらず、ＤＣＬＮＢ端子４５５と接地電位の間に電流が流れない。従って、ＤＣＬＮＢ端子４５５と端子４５７が接続されているか否かに関わらず、ＤＣＬＮＡ端子４５６と端子４５８が接続されているか否かを判断することができる。
【００８７】
＜実施形態５＞
本発明の実施形態５を、図１１を用いて説明する。本実施形態に係る検査システム５２０は、検査用治具５５２にダイオードＤ１０を含んでいる点で実施形態４の検査システム４２０と異なる。
【００８８】
１．検査用治具の構成
検査用治具５５２は、入出力部４５９とダイオードＤ１０とを含む。ダイオードＤ１０のアノード電極Ａは、端子４５７に接続されており、ダイオードＤ８のカソード電極Ｋは、接地電位に接続されている。つまり、端子４５７では、接地電位から端子２５７に向かって電流が流れることが抑制されている。なお、端子４５８は、接地電位に接続されている。
【００８９】
２．検査システムの判定方法及び効果
（ＤＣＬＮＡ端子の検査）
ＣＰＵ４６１は、ローラ負電位生成回路６７を動作させるとともに、シャフト電位生成回路６６及びローラ正電位生成回路６８を停止させ、この際のＤＣＬＮＡ端子４５６の電位ＶＡを検出する。この場合、ＤＣＬＮＡ端子４５６と端子４５８が接続されていると、抵抗Ｒ１０、接地電位、ダイオードＤ９を介して電流が流れる。ＣＰＵ４６１は、検出電位ＶＢを閾値電位Ｆ１１と比較し、検出電位ＶＡが閾値電位Ｆ１１以上である場合に、ＤＣＬＮＢ端子４５５と端子４５７が接続されていない状態であると判定し、検出電位ＶＡが閾値電位Ｆ１１よりも低い場合に、ＤＣＬＮＢ端子４５５と端子４５７が接続されている状態であると判定する。
【００９０】
ローラ負電位生成回路６７を動作させると、ＤＣＬＮＡ端子４５６とともにＤＣＬＮＢ端子４５５にもローラ電位ＤＣＬＮＡ（−）が印加される。本実施形態では、ＤＣＬＮＢ端子４５５が接続される端子４５７と接地電位の間にはダイオードＤ１０が接続されており、ＤＣＬＮＢ端子４５５と端子４５７が接続されているか否かに関わらず、ＤＣＬＮＢ端子４５５と接地電位の間に電流が流れない。従って、ＤＣＬＮＢ端子４５５と端子４５７が接続されているか否かに関わらず、ＤＣＬＮＡ端子４５６と端子４５８の接続状態を判定することができる。
【００９１】
（ＤＣＬＮＢ端子の検査）
ＣＰＵ４６１は、シャフト電位生成回路６６を動作させるとともに、ローラ負電位生成回路６７及びローラ正電位生成回路６８を停止させ、この際のＤＣＬＮＢ端子４５５の電位ＶＢを検出する。この場合、ＤＣＬＮＢ端子４５５と端子４５７が接続されていると、抵抗Ｒ８、抵抗Ｒ１０、接地電位、ダイオードＤ８を介して電流が流れる、もしくは、接地電位、ＤＣＬＮＢ端子２５６、端子２５８、ダイオードＤ８を介して電流が流れる。ＲＯＭ２６２には、予め閾値電位Ｆ１３が記憶されている。閾値電位Ｆ１３は、シャフト電位ＤＣＬＮＢと接地電位の間の電位に設定されている。ＣＰＵ４６１は、検出電位ＶＢを閾値電位Ｆ１３と比較し、検出電位ＶＢが閾値電位Ｆ１３以上である場合に、ＤＣＬＮＢ端子４５５と端子４５７が接続されている状態であると判定し、検出電位ＶＢが閾値電位Ｆ１３よりも低い場合に、ＤＣＬＮＢ端子４５５と端子４５７が接続されていない状態であると判定する。
【００９２】
シャフト電位生成回路６６を動作され、ＤＣＬＮＢ端子４５５にシャフト電位ＤＣＬＮＢが印加されると、ＤＣＬＮＡ端子４５６と端子４５８が接続されているか否かに関わらず、ＤＣＬＮＢ端子４５５と端子４５７が接続されている場合に限り電流が流れる。従って、ＤＣＬＮＡ端子４５６と端子４５８が接続されているか否かに関わらず、ＤＣＬＮＡ端子４５５と端子４５７が接続されているか否かを判断することができる。
【００９３】
＜実施形態６＞
本発明の実施形態６を、図１２を用いて説明する。本実施形態に係る検査システム６２０は、検査用治具６５２にダイオードＤ１１を含んでいる点で実施形態５の検査システム２２０と異なる。
【００９４】
１．検査用治具の構成
ダイオードＤ１１は、ダイオードＤ８と接地電位の間、及び端子４５８と接地電位の間に接続されている。ダイオードＤ１１のカソード電極Ｋは、ダイオードＤ８のカソード電極Ｋに接続されているとともに端子４５８に接続されており、ダイオードＤ１１のアノード電極Ａは、接地電位に接続されている。つまり、端子４５７では、接地電位と端子４５７の間にいずれの向きに電流が流れることも抑制されている。端子４５８では、端子４５８から接地電位に向かって電流が流れることが抑制されている。
【００９５】
２．検査システムの判定方法及び効果
（ＤＣＬＮＡ端子の検査）
実施形態５と同じであり、重複した説明を省略する。
（ＤＣＬＮＢ端子の検査）
ＣＰＵ４６１は、シャフト電位生成回路６６を動作させるとともに、ローラ負電位生成回路６７及びローラ正電位生成回路６８を停止させ、この際のＤＣＬＮＢ端子４５５の電位ＶＢを検出する。この場合、ＤＣＬＮＢ端子４５５と端子４５７が接続されていると、接地電位、ＤＣＬＮＢ端子２５６、端子２５８、ダイオードＤ８を介して電流が流れる。閾値電位Ｆ１３は、シャフト電位ＤＣＬＮＢと接地電位の間の電位に設定されている。ＣＰＵ４６１は、検出電位ＶＢを閾値電位Ｆ１３と比較し、検出電位ＶＢが閾値電位Ｆ１３以上である場合に、ＤＣＬＮＢ端子４５５と端子４５７が接続されている状態であり、ＤＣＬＮＡ端子４５６と端子４５８が接続されている状態であると判定し、検出電位ＶＢが閾値電位Ｆ１３よりも低い場合に、ＤＣＬＮＢ端子４５５と端子４５７又はＤＣＬＮＡ端子４５６と端子４５８の少なくとも一方が接続されていない状態であると判定する。
【００９６】
シャフト電位生成回路６６を動作され、ＤＣＬＮＢ端子４５５にシャフト電位ＤＣＬＮＢが印加されると、ＤＣＬＮＡ端子４５６と端子４５８が接続されており、ＤＣＬＮＢ端子４５５と端子４５７が接続されている場合に限り電流が流れる。従って、ＤＣＬＮＡ端子４５６と端子４５８が接続されており、かつＤＣＬＮＡ端子４５５と端子４５７が接続されていることを判断することができる。また、ＤＣＬＮＡ端子の検査結果と併用することで、ＤＣＬＮＢ端子４５５と端子４５７又はＤＣＬＮＡ端子４５６と端子４５８のいずれが接続されていないかを判定することができる。
【００９７】
＜実施形態７＞
本発明の実施形態７を、図１３を用いて説明する。本実施形態に係る検査システム７２０は、実施形態６の検査用治具６５２のダイオードＤ１１をツェナーダイオードＤ１２に置き換えたものである。ツェナーダイオードＤ１２はダイオードＤ１１と逆向きに配置されることで、ダイオードＤ１１と等しく動作する。つまり。本実施形態に係る検査システム７２０は、実質的に実施形態６に係る検査システム６２０と等しく、実質的に実施形態６に係る検査システム６２０と同様の効果を奏する。
【００９８】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではい。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００９９】
１０：プリンタ
２０：検査システム
３１：装着部
４０：現像カートリッジ
５０：制御部
５２：検査用治具
５９：入出力部
６５：高電位制御回路
６６：シャフト電位生成回路
６７：ローラ負電位生成回路
６８：ローラ正電位生成回路
ＤＣＬＮＡ：ローラ電位
ＤＣＬＮＢ：シャフト電位
ＤＥＶ：現像バイアス
ＳＲ：帯電電位
【特許請求の範囲】
【請求項１】
画像形成装置から画像形成ユニットを除いた装置本体に検査用治具を接続することで構成される検査システムであって、
前記装置本体は、
前記画像形成ユニットが着脱自在に装着されるとともに、第１端子と第２端子を備えた装着部と、
前記第１端子に第１電位を印加する第１電位生成回路と、
第２電位生成回路と、
前記第２端子の電位を検出する検出部と、を備えており、
前記検査用治具は、
前記第１端子に接続される第３端子と前記第２端子に接続される第４端子を備えた入出力部と、
前記第３端子に前記第１電位が印加された場合に、前記第４端子に第１出力電位を出力する第３電位生成回路と、
前記第３端子に前記第１電位が印加されない場合に、前記第４端子に第２出力電位を出力する第４電位生成回路と、を備えており、
前記第２電位生成回路は、前記第２端子に前記第１出力電位と前記第２出力電位が印加されない場合に、前記第２端子に第２電位を印加しており、
前記第２電位は、前記第１出力電位と前記第２出力電位と異なる電位に設定されている検査システム。
【請求項２】
請求項１に記載の検査システムであって、
前記第２電位生成回路は、前記第１端子の電位と前記第２端子の電位の電位差を第１電位差に維持する第１定電圧素子を含んでおり、
前記検査用治具は、前記第３端子に前記第１電位が印加され、前記第２端子に前記第１出力電位が印加されない場合に、前記第１定電圧素子を介して前記第２端子に前記第３出力電位を出力する第５電位生成回路を備えており、
前記第２電位生成回路は、前記第２端子に前記第１出力電位と第２出力電位と第３出力電位が印加されない場合に、前記第２端子に第２電位を印加しており、
前記第３出力電位は、前記第１出力電位と前記第２出力電位と前記第２電位と異なる電位に設定されている検査システム。
【請求項３】
請求項１に記載の検査システムであって、
前記装置本体は、判定部を備えており、
前記第１出力電位と前記第２出力電位と第２電位は、この順に高くなるように設定されており、
前記判定部は、前記第１出力電位と前記第２出力電位の間の電位に設定された第１閾値電位と、前記第２出力電位と前記第２電位の間の電位に設定された第２閾値電位を有しており、
前記検出部が検出した検出電位が前記第１閾値電位よりも低い場合に、前記第１端子と前記第３端子の間が接続されており、前記第２端子と前記第４端子の間が接続されていると判定し、
前記検出電位が前記第１閾値電位以上であり第２閾値電位よりも低い場合に、前記第１端子と前記第３端子の間が接続されておらず、前記第２端子と前記第４端子の間が接続されていると判定し、
前記検出電位が前記第２閾値電位以上である場合に、前記第２端子と前記第４端子の間が接続されていないと判定する検査システム。
【請求項４】
請求項３に記載の検査システムであって、
前記第３電位生成回路は、制御電極が前記第３端子に接続され、一方の主電極が前記第４端子に接続され、他方の主電極が基準電位に接続されるスイッチング素子であり、
前記第４電位生成回路は、一方の主電極が前記第４端子に接続され、他方の主電極が前記基準電位に接続され、前記第４端子に前記基準電位よりも第２電位差だけ高い第３電位を生成可能な第２定電圧素子であり、
前記第１電位は、前記スイッチング素子をオンさせる電位に設定されている検査システム。
【請求項５】
請求項２に記載の検査システムであって、
前記装置本体は、判定部を備えており、
前記第１出力電位と前記第２出力電位と前記第３出力電位と前記第２電位は、この順に高くなるように設定されており、
前記判定部は、前記第１出力電位と前記第２出力電位の間の電位に設定された第１閾値電位と、前記第２出力電位と前記第３出力電位の間の電位に設定された第３閾値電位と、前記第３出力電位と前記第２電位の間の電位に設定された第４閾値電位を有しており、
前記検出部は、検出した検出電位が前記第１閾値電位よりも低い場合に、前記第１端子と前記第３端子の間が接続されており、前記第２端子と前記第４端子の間が接続されていると判定し、
前記検出電位が前記第１閾値電位以上であり第３閾値電位よりも低い場合に、前記第１端子と前記第３端子の間が接続されておらず、前記第２端子と前記第４端子の間が接続されていると判定し、
前記検出電位が前記第３閾値電位以上であり第４閾値電位よりも低い場合に、前記第１端子と前記第３端子の間が接続されており、前記第２端子と前記第４端子の間が接続されていないと判定し、
前記検出電位が前記第４閾値電位以上である場合に、前記第１端子と前記第３端子の間が接続されておらず、前記第２端子と前記第４端子の間が接続されていないと判定する検査システム。
【請求項６】
請求項５に記載の検査システムであって、
前記第３電位生成回路は、制御電極が前記第３端子に接続され、一方の主電極が前記第４端子に接続され、他方の主電極が基準電位に接続されるスイッチング素子であり、
前記第４電位生成回路は、一方の主電極が前記第４端子に接続され、他方の主電極が前記基準電位に接続され、前記第４端子に前記基準電位よりも第２電位差だけ高い第３電位を生成可能な第２定電圧素子であり、
前記第１定電圧素子は、一方の主電極が前記第１端子に接続され、他方の主電極が前記第２端子に接続され、前記第２端子の電位を前記第１端子の電位よりも前記第１電位差だけ低い電位を生成可能であり、
前記第５電位生成回路は、一方の主電極が前記第３端子に接続され、他方の主電極が前記基準電位に接続され、前記第３端子に前記基準電位よりも第３電位差だけ高い第４電位を生成可能な第３定電圧素子であり、
前記第１電位及び第４電位は、前記スイッチング素子をオンさせる電位に設定されており、
前記第３出力電位は、前記第４電位よりも前記第１電位差だけ低い第５電位である検査システム。
【請求項７】
請求項１ないし請求項６のいずれか一項に記載の検査システムであって、
前記第２電位生成回路は、前記第２電位を調整可能な調整素子を備えている検査システム。
【請求項８】
画像形成装置から画像形成ユニットを除いた装置本体に検査用治具を接続することで構成される検査システムであって、
前記装置本体は、
前記画像形成ユニットが着脱自在に装着されるとともに、第１端子と第２端子を備えた装着部と、
第１電極と第２電極を有し、前記第１電極が前記第１端子と前記第２端子に接続されており、前記第２電極が基準電位に接続されており、前記第１電極に前記基準電位よりも高い第１電位を生成する第１電位生成回路と、
第３電極と第４電極を有し、前記第３電極が前記第１端子と前記第２端子に接続されており、前記第４電極が前記基準電位に接続されており、前記第３電極に前記基準電位よりも低い第２電位を生成する第２電位生成回路と、
前記第１電位生成回路を制御して、前記第１端子と前記第２端子に前記第１電位を印加する第１制御部と、
前記第２電位生成回路を制御して、前記第１端子と前記第２端子に前記第２電位を印加する第２制御部と、
前記第１端子の電位を検出する第１検出部と、
前記第２端子の電位を検出する第２検出部と、を備えており、
前記検査用治具は、
前記第１端子に接続される第３端子と前記第２端子に接続される第４端子を備えた入出力部と、
前記第３端子と前記基準電位の間に接続され、前記第３端子から前記基準電位へ電流が流れるのを禁止する第１整流素子と、
前記第４端子と前記基準電位の間に接続され、前記基準電位から前記第４端子へ電流が流れるのを禁止する第２整流素子と、を備える検査システム。
【請求項９】
請求項８に記載の検査システムであって、
前記装置本体は、第１判定部と第２判定部を備えており、
前記第１判定部は、前記基準電位と前記第２電位の間の電位に設定された第１閾値電位を有しており、
前記第２判定部は、前記第１電位と前記基準電位の間の電位に設定された第２閾値電位を有しており、
前記第１判定部は、前記第２制御部が前記第２電位を印加した際に、前記第１検出電位が前記第１閾値電位以上である場合に前記第１端子と前記第３端子の間が接続されていると判定し、前記第１検出電位が前記第１閾値電位よりも低い場合に前記第１端子と前記第３端子の間が接続されていないと判定し、
前記第２判定部は、前記第１制御部が前記第１電位を印加した際に、前記第２検出電位が前記第２閾値電位以上である場合に前記第２端子と前記第４端子の間が接続されていないと判定し、前記第２検出電位が前記第２閾値電位よりも低い場合に前記第２端子と前記第４端子の間が接続されていると判定する検査システム。
【請求項１０】
画像形成装置から画像形成ユニットを除いた装置本体に検査用治具を接続することで構成される検査システムであって、
前記装置本体は、
前記画像形成ユニットが着脱自在に装着されるとともに、第１端子と第２端子を備えた装着部と、
第１電極と第２電極を有し、前記第１電極が前記第１端子に接続されており、前記第２電極が前記第２端子と基準電位に接続されており、前記第１電極に前記基準電位よりも高い第１電位を生成する第１電位生成回路と、
第３電極と第４電極を有し、前記第３電極が前記第１端子と前記第２端子に接続されており、前記第４電極が前記基準電位に接続されており、前記第３電極に前記基準電位よりも低い第２電位を生成する第２電位生成回路と、
前記第１電位生成回路を制御して、前記第１端子に前記第１電位を印加する第１制御部と、
前記第２電位生成回路を制御して、前記第１端子と前記第２端子に前記第２電位を印加する第２制御部と、
前記第１端子の電位を検出する第１検出部と、
前記第２端子の電位を検出する第２検出部と、を備えており、
前記検査用治具は、
前記第１端子に接続される第３端子と前記第２端子に接続される第４端子を備えた入出力部と、
前記第３端子と前記基準電位の間に接続され、前記基準電位から前記第３端子へ電流が流れるのを禁止する第１整流素子と、を備えており、
前記第４端子は前記基準電位に接続されている検査システム。
【請求項１１】
請求項１０に記載の検査システムであって、
前記装置本体は、第１判定部と第２判定部を備えており、
前記第１判定部は、前記第１電位と前記基準電位の間の電位に設定された第１閾値電位を有しており、
前記第２判定部は、前記基準電位と前記第２電位の間の電位に設定された第２閾値電位を有しており、
前記第１判定部は、前記第１制御部が前記第１電位を印加した際に、前記第１検出電位が前記第１閾値電位以上である場合に前記第１端子と前記第３端子の間が接続されていないと判定し、前記第１検出電位が前記第１閾値電位よりも低い場合に前記第１端子と前記第３端子の間が接続されていると判定し、
前記第２判定部は、前記第２制御部が前記第２電位を印加した際に、前記第２検出電位が前記第２閾値電位以上である場合に前記第２端子と前記第４端子の間が接続されていると判定し、前記第２検出電位が前記第２閾値電位よりも低い場合に前記第２端子と前記第４端子の間が接続されていないと判定する検査システム。
【請求項１】
画像形成装置から画像形成ユニットを除いた装置本体に検査用治具を接続することで構成される検査システムであって、
前記装置本体は、
前記画像形成ユニットが着脱自在に装着されるとともに、第１端子と第２端子を備えた装着部と、
前記第１端子に第１電位を印加する第１電位生成回路と、
第２電位生成回路と、
前記第２端子の電位を検出する検出部と、を備えており、
前記検査用治具は、
前記第１端子に接続される第３端子と前記第２端子に接続される第４端子を備えた入出力部と、
前記第３端子に前記第１電位が印加された場合に、前記第４端子に第１出力電位を出力する第３電位生成回路と、
前記第３端子に前記第１電位が印加されない場合に、前記第４端子に第２出力電位を出力する第４電位生成回路と、を備えており、
前記第２電位生成回路は、前記第２端子に前記第１出力電位と前記第２出力電位が印加されない場合に、前記第２端子に第２電位を印加しており、
前記第２電位は、前記第１出力電位と前記第２出力電位と異なる電位に設定されている検査システム。
【請求項２】
請求項１に記載の検査システムであって、
前記第２電位生成回路は、前記第１端子の電位と前記第２端子の電位の電位差を第１電位差に維持する第１定電圧素子を含んでおり、
前記検査用治具は、前記第３端子に前記第１電位が印加され、前記第２端子に前記第１出力電位が印加されない場合に、前記第１定電圧素子を介して前記第２端子に前記第３出力電位を出力する第５電位生成回路を備えており、
前記第２電位生成回路は、前記第２端子に前記第１出力電位と第２出力電位と第３出力電位が印加されない場合に、前記第２端子に第２電位を印加しており、
前記第３出力電位は、前記第１出力電位と前記第２出力電位と前記第２電位と異なる電位に設定されている検査システム。
【請求項３】
請求項１に記載の検査システムであって、
前記装置本体は、判定部を備えており、
前記第１出力電位と前記第２出力電位と第２電位は、この順に高くなるように設定されており、
前記判定部は、前記第１出力電位と前記第２出力電位の間の電位に設定された第１閾値電位と、前記第２出力電位と前記第２電位の間の電位に設定された第２閾値電位を有しており、
前記検出部が検出した検出電位が前記第１閾値電位よりも低い場合に、前記第１端子と前記第３端子の間が接続されており、前記第２端子と前記第４端子の間が接続されていると判定し、
前記検出電位が前記第１閾値電位以上であり第２閾値電位よりも低い場合に、前記第１端子と前記第３端子の間が接続されておらず、前記第２端子と前記第４端子の間が接続されていると判定し、
前記検出電位が前記第２閾値電位以上である場合に、前記第２端子と前記第４端子の間が接続されていないと判定する検査システム。
【請求項４】
請求項３に記載の検査システムであって、
前記第３電位生成回路は、制御電極が前記第３端子に接続され、一方の主電極が前記第４端子に接続され、他方の主電極が基準電位に接続されるスイッチング素子であり、
前記第４電位生成回路は、一方の主電極が前記第４端子に接続され、他方の主電極が前記基準電位に接続され、前記第４端子に前記基準電位よりも第２電位差だけ高い第３電位を生成可能な第２定電圧素子であり、
前記第１電位は、前記スイッチング素子をオンさせる電位に設定されている検査システム。
【請求項５】
請求項２に記載の検査システムであって、
前記装置本体は、判定部を備えており、
前記第１出力電位と前記第２出力電位と前記第３出力電位と前記第２電位は、この順に高くなるように設定されており、
前記判定部は、前記第１出力電位と前記第２出力電位の間の電位に設定された第１閾値電位と、前記第２出力電位と前記第３出力電位の間の電位に設定された第３閾値電位と、前記第３出力電位と前記第２電位の間の電位に設定された第４閾値電位を有しており、
前記検出部は、検出した検出電位が前記第１閾値電位よりも低い場合に、前記第１端子と前記第３端子の間が接続されており、前記第２端子と前記第４端子の間が接続されていると判定し、
前記検出電位が前記第１閾値電位以上であり第３閾値電位よりも低い場合に、前記第１端子と前記第３端子の間が接続されておらず、前記第２端子と前記第４端子の間が接続されていると判定し、
前記検出電位が前記第３閾値電位以上であり第４閾値電位よりも低い場合に、前記第１端子と前記第３端子の間が接続されており、前記第２端子と前記第４端子の間が接続されていないと判定し、
前記検出電位が前記第４閾値電位以上である場合に、前記第１端子と前記第３端子の間が接続されておらず、前記第２端子と前記第４端子の間が接続されていないと判定する検査システム。
【請求項６】
請求項５に記載の検査システムであって、
前記第３電位生成回路は、制御電極が前記第３端子に接続され、一方の主電極が前記第４端子に接続され、他方の主電極が基準電位に接続されるスイッチング素子であり、
前記第４電位生成回路は、一方の主電極が前記第４端子に接続され、他方の主電極が前記基準電位に接続され、前記第４端子に前記基準電位よりも第２電位差だけ高い第３電位を生成可能な第２定電圧素子であり、
前記第１定電圧素子は、一方の主電極が前記第１端子に接続され、他方の主電極が前記第２端子に接続され、前記第２端子の電位を前記第１端子の電位よりも前記第１電位差だけ低い電位を生成可能であり、
前記第５電位生成回路は、一方の主電極が前記第３端子に接続され、他方の主電極が前記基準電位に接続され、前記第３端子に前記基準電位よりも第３電位差だけ高い第４電位を生成可能な第３定電圧素子であり、
前記第１電位及び第４電位は、前記スイッチング素子をオンさせる電位に設定されており、
前記第３出力電位は、前記第４電位よりも前記第１電位差だけ低い第５電位である検査システム。
【請求項７】
請求項１ないし請求項６のいずれか一項に記載の検査システムであって、
前記第２電位生成回路は、前記第２電位を調整可能な調整素子を備えている検査システム。
【請求項８】
画像形成装置から画像形成ユニットを除いた装置本体に検査用治具を接続することで構成される検査システムであって、
前記装置本体は、
前記画像形成ユニットが着脱自在に装着されるとともに、第１端子と第２端子を備えた装着部と、
第１電極と第２電極を有し、前記第１電極が前記第１端子と前記第２端子に接続されており、前記第２電極が基準電位に接続されており、前記第１電極に前記基準電位よりも高い第１電位を生成する第１電位生成回路と、
第３電極と第４電極を有し、前記第３電極が前記第１端子と前記第２端子に接続されており、前記第４電極が前記基準電位に接続されており、前記第３電極に前記基準電位よりも低い第２電位を生成する第２電位生成回路と、
前記第１電位生成回路を制御して、前記第１端子と前記第２端子に前記第１電位を印加する第１制御部と、
前記第２電位生成回路を制御して、前記第１端子と前記第２端子に前記第２電位を印加する第２制御部と、
前記第１端子の電位を検出する第１検出部と、
前記第２端子の電位を検出する第２検出部と、を備えており、
前記検査用治具は、
前記第１端子に接続される第３端子と前記第２端子に接続される第４端子を備えた入出力部と、
前記第３端子と前記基準電位の間に接続され、前記第３端子から前記基準電位へ電流が流れるのを禁止する第１整流素子と、
前記第４端子と前記基準電位の間に接続され、前記基準電位から前記第４端子へ電流が流れるのを禁止する第２整流素子と、を備える検査システム。
【請求項９】
請求項８に記載の検査システムであって、
前記装置本体は、第１判定部と第２判定部を備えており、
前記第１判定部は、前記基準電位と前記第２電位の間の電位に設定された第１閾値電位を有しており、
前記第２判定部は、前記第１電位と前記基準電位の間の電位に設定された第２閾値電位を有しており、
前記第１判定部は、前記第２制御部が前記第２電位を印加した際に、前記第１検出電位が前記第１閾値電位以上である場合に前記第１端子と前記第３端子の間が接続されていると判定し、前記第１検出電位が前記第１閾値電位よりも低い場合に前記第１端子と前記第３端子の間が接続されていないと判定し、
前記第２判定部は、前記第１制御部が前記第１電位を印加した際に、前記第２検出電位が前記第２閾値電位以上である場合に前記第２端子と前記第４端子の間が接続されていないと判定し、前記第２検出電位が前記第２閾値電位よりも低い場合に前記第２端子と前記第４端子の間が接続されていると判定する検査システム。
【請求項１０】
画像形成装置から画像形成ユニットを除いた装置本体に検査用治具を接続することで構成される検査システムであって、
前記装置本体は、
前記画像形成ユニットが着脱自在に装着されるとともに、第１端子と第２端子を備えた装着部と、
第１電極と第２電極を有し、前記第１電極が前記第１端子に接続されており、前記第２電極が前記第２端子と基準電位に接続されており、前記第１電極に前記基準電位よりも高い第１電位を生成する第１電位生成回路と、
第３電極と第４電極を有し、前記第３電極が前記第１端子と前記第２端子に接続されており、前記第４電極が前記基準電位に接続されており、前記第３電極に前記基準電位よりも低い第２電位を生成する第２電位生成回路と、
前記第１電位生成回路を制御して、前記第１端子に前記第１電位を印加する第１制御部と、
前記第２電位生成回路を制御して、前記第１端子と前記第２端子に前記第２電位を印加する第２制御部と、
前記第１端子の電位を検出する第１検出部と、
前記第２端子の電位を検出する第２検出部と、を備えており、
前記検査用治具は、
前記第１端子に接続される第３端子と前記第２端子に接続される第４端子を備えた入出力部と、
前記第３端子と前記基準電位の間に接続され、前記基準電位から前記第３端子へ電流が流れるのを禁止する第１整流素子と、を備えており、
前記第４端子は前記基準電位に接続されている検査システム。
【請求項１１】
請求項１０に記載の検査システムであって、
前記装置本体は、第１判定部と第２判定部を備えており、
前記第１判定部は、前記第１電位と前記基準電位の間の電位に設定された第１閾値電位を有しており、
前記第２判定部は、前記基準電位と前記第２電位の間の電位に設定された第２閾値電位を有しており、
前記第１判定部は、前記第１制御部が前記第１電位を印加した際に、前記第１検出電位が前記第１閾値電位以上である場合に前記第１端子と前記第３端子の間が接続されていないと判定し、前記第１検出電位が前記第１閾値電位よりも低い場合に前記第１端子と前記第３端子の間が接続されていると判定し、
前記第２判定部は、前記第２制御部が前記第２電位を印加した際に、前記第２検出電位が前記第２閾値電位以上である場合に前記第２端子と前記第４端子の間が接続されていると判定し、前記第２検出電位が前記第２閾値電位よりも低い場合に前記第２端子と前記第４端子の間が接続されていないと判定する検査システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−２３２６１２（Ｐ２０１１−２３２６１２Ａ）
【公開日】平成２３年１１月１７日（２０１１．１１．１７）
【国際特許分類】
【出願番号】特願２０１０−１０３６７５（Ｐ２０１０−１０３６７５）
【出願日】平成２２年４月２８日（２０１０．４．２８）
【出願人】（０００００５２６７）ブラザー工業株式会社 (13,856)
【Ｆターム（参考）】
【公開日】平成２３年１１月１７日（２０１１．１１．１７）
【国際特許分類】
【出願日】平成２２年４月２８日（２０１０．４．２８）
【出願人】（０００００５２６７）ブラザー工業株式会社 (13,856)
【Ｆターム（参考）】
[ Back to top ]