液晶表示装置の駆動方法
【課題】フィールドシーケンシャル方式によって表示を行う液晶表示装置において、利用者の瞬きなど短時間の表示の遮りに起因して特定の表示情報が欠落すること、または視点の移動にともなう特定の表示情報が過多になることにより、当該利用者に視認される表示が本来の表示情報に基づく表示から変化（劣化）してしまう現象を抑制する。
【解決手段】画面の第１の範囲においては第１の領域に配設された複数の画素に画像信号を入力し、次いで一方に隣接する第２の領域に配設された複数の画素に画像信号を入力し、且つ画像信号を入力し終える度に第１の色を呈する光を照射する。また、第２の範囲においては第４の領域に配設された複数の画素に画像信号を入力し、次いで他方に隣接する第３の領域に配設された複数の画素に画像信号を入力し、且つ画像信号を入力し終える度に第２の色を呈する光を照射する構成とすればよい。
【解決手段】画面の第１の範囲においては第１の領域に配設された複数の画素に画像信号を入力し、次いで一方に隣接する第２の領域に配設された複数の画素に画像信号を入力し、且つ画像信号を入力し終える度に第１の色を呈する光を照射する。また、第２の範囲においては第４の領域に配設された複数の画素に画像信号を入力し、次いで他方に隣接する第３の領域に配設された複数の画素に画像信号を入力し、且つ画像信号を入力し終える度に第２の色を呈する光を照射する構成とすればよい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置の駆動方法に関する。特に、フィールドシーケンシャル方式によって表示を行う液晶表示装置の駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置の表示方法として、カラーフィルター方式及びフィールドシーケンシャル方式が知られている。前者によって表示を行う液晶表示装置では、各画素に、特定の色を呈する波長の光のみを透過するカラーフィルター（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））を有する複数の副画素が設けられる。そして、副画素毎に白色光の透過を制御し、且つ画素毎に複数の色を混色することで所望の色を形成している。一方、後者によって表示を行う液晶表示装置では、異なる色を呈する複数の光源（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））が設けられる。そして、当該異なる色を呈する複数の光源のそれぞれが点滅を繰り返し、且つ画素毎にそれぞれの色を呈する光の透過を制御することで所望の色を形成している。すなわち、前者は、特定の色を呈する光毎に面積分割することで所望の色を形成する方式であり、後者は、特定の色を呈する光毎に時間分割することで所望の色を形成する方式である。
【０００３】
フィールドシーケンシャル方式によって表示を行う液晶表示装置は、カラーフィルター方式によって表示を行う液晶表示装置と比較し、以下の利点を有する。まず、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、各画素に副画素を設ける必要がない。そのため、開口率を向上させること又は画素数を増加させることが可能である。加えて、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、カラーフィルターを設ける必要がない。つまり、当該カラーフィルターにおける光吸収による光の損失がない。そのため、透過率を向上させること及び消費電力を低減することが可能である。
【０００４】
特許文献１では、フィールドシーケンシャル方式によって表示を行う液晶表示装置が開示されている。具体的には、各画素に、画像信号の入力を制御するトランジスタと、該画像信号を保持する信号保持容量と、該信号保持容量から表示画素容量への電荷の移動を制御するトランジスタとが設けられた液晶表示装置が開示されている。当該構成を有する液晶表示装置は、信号保持容量に対する画像信号の入力と、表示画素容量が保持する電荷に応じた表示とを並行して行うことが可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−４２４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したように、フィールドシーケンシャル方式によって表示を行う液晶表示装置では色情報が時間分割される。そのため、利用者の瞬きなど短時間の表示の遮りに起因して特定の表示情報が欠落することや、視点の移動にともなう特定の表示情報が過多になることによって、当該利用者に視認される表示が本来の表示情報に基づく表示から変化（劣化）すること（カラーブレイク、色割れともいう）がある。
【０００７】
そこで、本発明の一態様は、フィールドシーケンシャル方式によって表示を行う液晶表示装置の画質の低下を抑制することを課題の一とする。
【課題を解決するための手段】
【０００８】
光の透過を制御する画素を複数備える液晶表示装置の画素部を、複数の画素を有する複数の領域と、その領域を複数有する複数の範囲に区切る構成とする。まず、第１の領域に配設された複数の画素に画像信号を入力する。第１の領域に画像信号を入力した後、当該領域の一方に隣接する第２の領域に配設された複数の画素に画像信号を入力する。且つそれぞれの領域に画像信号を入力し終える度に第１の色を呈する光を照射する。連続する複数の領域をこのように駆動し、且つそれぞれの領域にフィールドシーケンシャル方式を適用することで、液晶表示装置に映像を表示できる。なお、当該表示装置の利用者には、第１の色を呈する光が第１の領域から第２の領域に移動しながら映像を描くように見える。
【０００９】
このような方法で駆動する表示装置において、発明者は特定の色を呈する光を照射する領域が移動する方向と、視線の動きが相対的に一致する場合に、カラーブレイクが顕著に認められることに着眼した。
【００１０】
フィールドシーケンシャル方式は、画像を異なる色を呈する光に時間分割し、それぞれの光の透過を制御してカラー表示を行う。従って、利用者が視線を移動することにより、第１の色を呈する光が他の色を呈する光よりも長時間連続して視野に入射することになる。その結果、本来の表示情報に基づく表示から変化（劣化）した表示を利用者が認知してしまう。
【００１１】
そこで、液晶表示装置の画素部に第１の範囲と第２の範囲を設け、第１の範囲においては第１の領域に配設された複数の画素に画像信号を入力する。次いで第１の領域の一方（例えば行番号の大きな側）に隣接する第２の領域に配設された複数の画素に画像信号を入力し、且つそれぞれの領域に画像信号を入力し終える度に第１の色を呈する光を照射する。また、第２の範囲においては第４の領域に配設された複数の画素に画像信号を入力する。次いで第４の領域の他方（例えば行番号の小さな側）に隣接する第３の領域に配設された複数の画素に画像信号を入力し、且つそれぞれの領域に画像信号を入力し終える度に第１の色又は異なる色を呈する光を照射する構成とする。このように画素部を複数の範囲に分けて第１の色又は異なる色を呈する光が相反する方向に移動しながら映像を描くように、液晶表示装置を駆動すればよい。
【００１２】
すなわち、本発明の一態様は、異なる色を呈して点滅を繰り返す光源を複数備えたバックライトパネルと、前記バックライトパネルの前方にｍ行ｎ列（ｍ、ｎは、４以上の自然数）のマトリクス状に複数配設された光の透過を制御する画素を備える液晶表示装置の駆動方法であって、１行目乃至Ａ行目（Ａは、ｍ／２以下の自然数）の画素が配設された第１の範囲に対して第１の色を呈する光の透過を制御するための画像信号と、Ａ＋１行目乃至２Ａ行目の画素が配設された第２の範囲に対して第２の色を呈する光の透過を制御するための画像信号を入力する期間に関する。具体的には、１行目乃至Ｂ行目（Ｂは、Ａ／２以下の自然数）の画素が配設された第１の領域に第１の色を呈する光の透過を制御するための画像信号を入力するステップに続いて第１の領域に第１の色を呈する光を照射すると共にＢ＋１行目乃至２Ｂ行目の画素が配設された第２の領域に光の透過を制御するための画像信号を入力するステップと、（２Ａ−Ｂ＋１）行目乃至２Ａ行目の画素が配設された第４の領域に第２の色を呈する光の透過を制御するための画像信号を入力するステップに続いて、第４の領域に第２の色を呈する光を照射すると共に（２Ａ−２Ｂ＋１）行目乃至２Ａ−Ｂ行目の画素が配設された第３の領域に第２の色を呈する光の透過を制御するための画像信号を入力するステップを備える液晶表示装置の駆動方法である。
【００１３】
上記本発明の一態様によれば、利用者には、第１の範囲においては第１の色を呈する光が第１の領域から第２の領域に向けて移動しながら映像を描くように見える。その結果、利用者が第１の領域から第２の領域に向けて視線を移動すると、第１の色を呈する光が描く映像を他の色を呈する光よりも長時間観察することになる。一方、第２の範囲においては第２の色を呈する光が第４の領域から第３の領域に向けて移動しながら映像を描くように見える。その結果、利用者が第４の領域から第３の領域に向かう方向に視線を移動すると、第２の色を呈する光が描く映像を他の色を呈する光よりも長時間観察することになる。
【００１４】
本発明の一態様の液晶表示装置の画素部は、第１の範囲と第２の範囲を接して備える。そのため、第１の領域から第２の領域に向かう方向に視線を動かす場合、視線が第１の範囲を移動する間は第１の色を呈する光が描く映像を長時間観察することになる。しかし、視線が第２の範囲に入ると、いずれの色を呈する光が描く映像も視線の動きと一致することがないため、いずれの色を呈する光が描く映像も万遍なく観察することになる。同様に、第４の領域から第３の領域に向かう方向に視線を動かす場合、視線が第２の範囲を移動する間は第２の色を呈する光が描く映像を長時間観察することになる。しかし、視線が第１の範囲に入ると、いずれの色を呈する光が描く映像も視線の動きと一致することがないため、いずれの色を呈する光が描く映像も万遍なく観察することになる。
【００１５】
このように、特定の色を呈する光が一の方向に移動しながら映像を描く範囲が、同一又は異なる色を呈する光が一の方向と相反する方向に移動しながら映像を描く範囲で分断される構成とすることで、利用者の視野に特定の色を呈する光が連続して入射する時間を短く、またはその範囲を狭くすることができる。このような構成とすることで、利用者に特定の色を呈する光を含む表示情報が過多に認識される時間、または範囲を狭め、当該利用者に視認される表示品位の低下を抑制することができる。
【００１６】
特に、画素部が視野の広い範囲を占める場合、例えば大型の表示装置などにおいて、利用者の視野に特定の色を呈する光が連続して入射する範囲を狭くすることができる。その結果、当該利用者に視認される表示品位の低下を抑制して画質を向上できる。
【００１７】
また、本発明の一態様は、異なる色を呈して点滅を繰り返す光源を複数備えたバックライトパネルと、前記バックライトパネルの前方にｍ行ｎ列（ｍ、ｎは、４以上の自然数）のマトリクス状に複数配設された光の透過を制御する画素を備える液晶表示装置の駆動方法であって、１行目乃至Ａ行目（Ａは、ｍ／２以下の自然数）を備える第１の範囲に配設された複数の画素に対して第１の色を呈する光の透過を制御するための画像信号と、Ａ＋１行目乃至２Ａ行目を備える第２の範囲に配設された複数の画素に対して第２の色を呈する光の透過を制御するための画像信号を入力する期間に関する。具体的には、１行目乃至Ｂ行目（Ｂは、Ａ／２以下の自然数）を備える第１の領域に配設された複数の画素と、（２Ａ−Ｂ＋１）行目乃至２Ａ行目を備える第４の領域に配設された複数の画素に光の透過を制御するための画像信号を入力する第１のステップに続いて、上述の第１の領域に第１の色を呈する光と、上述の第４の領域に第２の色を呈する光を同時に照射すると共に、Ｂ＋１行目乃至２Ｂ行目を備える第２の領域に配設された複数の画素と、（２Ａ−２Ｂ＋１）行目乃至２Ａ−Ｂ行目を備える第３の領域に配設された複数の画素に光の透過を制御するための画像信号を入力する第２のステップを備える。さらに、第２のステップに続いて上述の第２の領域に第１の色を呈する光と、上述の第３の領域に第２の色を呈する光を同時に照射する第３のステップを備える液晶表示装置の駆動方法である。
【００１８】
このように、一の方向に第１の色を呈する光が移動しながら映像を描く範囲を、一の方向と相反する方向に同一又は異なる色を呈する光が移動しながら映像を描く範囲で分断する構成にすることにより、利用者の視野に第１の色を呈する光が連続して入射する時間を短く、または範囲を狭くすることができる。このような構成とすることで、特定の表示情報が過多になることを防ぎ、当該利用者に視認される表示品位の低下を抑制することができ、依って表示画像の画質を向上できる。
【００１９】
特に、大型の表示装置のように画素部が視野の広い範囲を占める場合において、利用者の視野に特定の色を呈する光が連続して入射する範囲を狭くすることができる。その結果、当該利用者に視認される表示品位の低下を抑制して画質を向上できる。
【００２０】
また、本発明の一態様は、第１の色を呈する光と、第２の色を呈する光が同じ色を呈する光である上述の液晶表示装置の駆動方法である。
【００２１】
このような方法を用いることで、同じ色を呈する光でＡ行目とＡ＋１行目を照射するため、バックライトパネルから照射される異なる色を呈する光が液晶表示装置の画素部で混色する現象を防ぐことができる。
【発明の効果】
【００２２】
本発明の一態様の液晶表示装置は、画素部全面において画像信号の入力及びバックライトの点灯を順次行うのではなく、画素部の特定の領域毎に画像信号の入力及びバックライトの点灯を順次行うことが可能である。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させることなどが可能になる。その結果、当該液晶表示装置において生じるカラーブレイクなどの表示劣化を抑制し、画質を向上させることが可能である。
【００２３】
また、一の方向に特定の色を呈する光が移動しながら映像を描く範囲が、一の方向と相反する方向に同一又は異なる色を呈する光が移動しながら映像を描く範囲で分断される構成とすることにより、利用者の視野に特定の色を呈する光が連続して入射する時間を短く、または範囲を狭くすることができる。このような構成とすることで、特定の表示情報が過多になることを防ぎ、当該利用者に視認される表示品位の低下を抑制することができ、依って表示画像の画質を向上できる。
【図面の簡単な説明】
【００２４】
【図１】液晶表示装置の構成例を示す図。
【図２】画素の構成例を示す図。
【図３】（Ａ）走査線駆動回路の構成例を示す図、（Ｂ）走査線駆動回路で用いられる信号の一例を示すタイミングチャート、（Ｃ）パルス出力回路の構成例を示す図。
【図４】（Ａ）走査線駆動回路の構成例を示す図、（Ｂ）走査線駆動回路で用いられる信号の一例を示すタイミングチャート、（Ｃ）パルス出力回路の構成例を示す図。
【図５】（Ａ）パルス出力回路の一例を示す回路図、（Ｂ）〜（Ｄ）パルス出力回路の動作の一例を示すタイミングチャート。
【図６】（Ａ）〜（Ｃ）パルス出力回路の動作の一例を示すタイミングチャート。
【図７】（Ａ）〜（Ｃ）パルス出力回路の動作の一例を示すタイミングチャート。
【図８】信号線駆動回路の構成例を示す図。
【図９】信号線駆動回路の動作の一例を示すタイミングチャート。
【図１０】バックライトの構成例を示す図。
【図１１】バックライトの構成例を示す図。
【図１２】液晶表示装置の動作例を説明する図。
【図１３】（Ａ）、（Ｂ）パルス出力回路の一例を示す回路図。
【図１４】（Ａ）、（Ｂ）パルス出力回路の一例を示す回路図。
【図１５】トランジスタの構成例を示す図。
【図１６】画素のレイアウトの具体例を示す上面図。
【図１７】画素のレイアウトの具体例を示す断面図。
【図１８】液晶表示装置の具体例を示す（Ａ）上面図、及び（Ｂ）断面図。
【図１９】液晶表示装置の具体例を示す斜視図。
【図２０】（Ａ）〜（Ｆ）電子機器の一例を示す図。
【発明を実施するための形態】
【００２５】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２６】
（実施の形態１）
本実施の形態では、本発明の一態様の液晶表示装置について図１〜図１４を参照して説明する。
【００２７】
＜液晶表示装置の構成例＞
図１は、液晶表示装置の構成例を示す図である。図１に示す液晶表示装置は、画素部１０と、走査線駆動回路１１と、信号線駆動回路１２と、各々が平行又は略平行に配設され、且つ走査線駆動回路１１によって電位が制御されるｍ本の走査線１３と、各々が平行又は略平行に配設され、且つ信号線駆動回路１２によって電位が制御される、３ｎ本の信号線１４を有する。
【００２８】
さらに、画素部１０は３つの範囲（範囲１０ｅ〜範囲１０ｇ）に分割され、範囲１０ｅにはｅ行ｎ列の画素が、範囲１０ｆにはｆ行ｎ列の画素が、範囲１０ｇにはｇ行ｎ列の画素がそれぞれマトリクス状に配設されている。また、それぞれの範囲は３つの領域に分割される。例えば、範囲１０ｅは領域１０１ｅ〜領域１０３ｅに分割される。
【００２９】
なお、各走査線１３は、画素部１０においてｍ行ｎ列に配設された複数の画素のうち、いずれかの行に配設されたｎ個の画素に電気的に接続される。また、３ｎ本の信号線１４のうちｎ本は範囲１０ｅに配設された複数の画素のうちいずれかの列に配設されたｅ個の画素に電気的に接続され、他のｎ本は範囲１０ｆに配設された複数の画素のうちいずれかの列に配設されたｆ個の画素に電気的に接続され、残りのｎ本は範囲１０ｇに配設された複数の画素のうちいずれかの列に配設されたｇ個の画素に電気的に接続される。すなわち、ｅ、ｆ、及びｇの和はｍと等しい（ｅ＋ｆ＋ｇ＝ｍ）。
【００３０】
図２は、図１に示す液晶表示装置が有する画素１５の回路図の一例を示す図である。図２に示す画素１５は、ゲートが走査線１３に電気的に接続され、ソース及びドレインの一方が信号線１４に電気的に接続されたトランジスタ１６と、一方の電極がトランジスタ１６のソース及びドレインの他方に電気的に接続され、他方の電極が容量電位を供給する配線（容量配線ともいう）に電気的に接続された容量素子１７と、一方の電極（画素電極ともいう）がトランジスタ１６のソース及びドレインの他方及び容量素子１７の一方の電極に電気的に接続され、他方の電極（対向電極ともいう）が対向電位を供給する配線に電気的に接続された液晶素子１８と、を有する。なお、トランジスタ１６は、ｎチャネル型のトランジスタである。また、容量電位と対向電位を同一の電位とすることが可能である。
【００３１】
次に、走査線駆動回路１１ｅ、走査線駆動回路１１ｆ、及び走査線駆動回路１１ｇの構成例を説明する。走査線駆動回路１１ｅは、１行目の走査線１３＿１からｅ行目の走査線１３＿ｅに向かう順番に、各走査線を介して画素に選択信号を出力する。また、走査線駆動回路１１ｆは、ｅ＋ｆ行目の走査線１３＿ｅ＋ｆからｅ＋１行目の走査線１３＿ｅ＋１に向かう順番に、各走査線を介して画素に選択信号を出力する。また、走査線駆動回路１１ｇは、ｅ＋ｆ＋１行目の走査線１３＿ｅ＋ｆ＋１からｍ行目の走査線１３＿ｍに向かう順番に、各走査線を介して画素に選択信号を出力する。すなわち、走査線駆動回路１１ｆは、走査線駆動回路１１ｅ、及び走査線駆動回路１１ｇとシフト方向が逆になる構成を備えている。
【００３２】
＜走査線駆動回路１１ｅの構成例＞
図３（Ａ）は、図１に示す液晶表示装置が有する走査線駆動回路１１ｅの構成例を示す図である。なお、本実施の形態では走査線駆動回路１１ｇには走査線駆動回路１１ｅと同様の構成の走査線駆動回路を適用するものとし、詳細な説明を割愛する。図３（Ａ）に示す走査線駆動回路１１ｅは、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線と、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線乃至第６のパルス幅制御信号（ＰＷＣ６）を供給する配線と、１行目に配設された走査線１３に電気的に接続された第１のパルス出力回路２０＿１、乃至、ｅ行目に配設された走査線１３に電気的に接続された第ｅのパルス出力回路２０＿ｅと、を有する。なお、ここでは、第１のパルス出力回路２０＿１〜第ｋのパルス出力回路２０＿ｋ（ｋは、ｅ／２未満の４の倍数）が、領域１０１ｅに配設された走査線１３に電気的に接続され、第ｋ＋１のパルス出力回路２０＿ｋ＋１〜第２ｋのパルス出力回路２０＿２ｋが、領域１０２ｅに配設された走査線１３に電気的に接続され、第２ｋ＋１のパルス出力回路２０＿２ｋ＋１〜第ｅのパルス出力回路２０＿ｅが領域１０３ｅに配設された走査線１３に電気的に接続されることとする。また、第１のパルス出力回路２０＿１乃至第ｅのパルス出力回路２０＿ｅは、第１のパルス出力回路２０＿１に入力される走査線駆動回路用スタートパルス（ＧＳＰ）をきっかけとしてシフト期間毎にシフトパルスを順次シフトする機能を有する。さらに、第１のパルス出力回路２０＿１乃至第ｅのパルス出力回路２０＿ｅにおいて複数のシフトパルスのシフトを並行して行うことが可能である。すなわち、第１のパルス出力回路２０＿１乃至第ｅのパルス出力回路２０＿ｅにおいてシフトパルスのシフトが行われている期間内であっても、第１のパルス出力回路２０＿１に走査線駆動回路用スタートパルス（ＧＳＰ）を入力することが可能である。
【００３３】
図３（Ｂ）は、上記信号の具体的な波形の一例を示す図である。図３（Ｂ）に示す第１の走査線駆動回路用クロック信号（ＧＣＫ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／４の信号である。また、第２の走査線駆動回路用クロック信号（ＧＣＫ２）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／４周期分位相がずれた信号であり、第３の走査線駆動回路用クロック信号（ＧＣＫ３）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／２周期分位相がずれた信号であり、第４の走査線駆動回路用クロック信号（ＧＣＫ４）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から３／４周期分位相がずれた信号である。第１のパルス幅制御信号（ＰＷＣ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／３の信号である。また、第２のパルス幅制御信号（ＰＷＣ２）は、第１のパルス幅制御信号（ＰＷＣ１）から１／６周期分位相がずれた信号であり、第３のパルス幅制御信号（ＰＷＣ３）は、第１のパルス幅制御信号（ＰＷＣ１）から１／３周期分位相がずれた信号であり、第４のパルス幅制御信号（ＰＷＣ４）は、第１のパルス幅制御信号（ＰＷＣ１）から１／２周期分位相がずれた信号であり、第５のパルス幅制御信号（ＰＷＣ５）は、第１のパルス幅制御信号（ＰＷＣ１）から２／３周期分位相がずれた信号であり、第６のパルス幅制御信号（ＰＷＣ６）は、第１のパルス幅制御信号（ＰＷＣ１）から５／６周期分位相がずれた信号である。なお、ここでは、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）のパルス幅と第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の比は、３：２とする。
【００３４】
上述した液晶表示装置においては、第１のパルス出力回路２０＿１乃至第ｅのパルス出力回路２０＿ｅとして、同一の構成を有する回路を適用することができる。ただし、パルス出力回路が有する複数の端子の電気的な接続関係は、パルス出力回路毎に異なる。具体的な接続関係について図３（Ａ）、（Ｃ）を参照して説明する。
【００３５】
第１のパルス出力回路２０＿１乃至第ｅのパルス出力回路２０＿ｅのそれぞれは、端子２１〜端子２７を有する。なお、端子２１〜端子２４及び端子２６は入力端子であり、端子２５及び端子２７は出力端子である。
【００３６】
まず、端子２１について述べる。第１のパルス出力回路２０＿１の端子２１は、走査線駆動回路用スタートパルス（ＧＳＰ）を供給する配線に電気的に接続され、第２のパルス出力回路２０＿２〜第ｅのパルス出力回路２０＿ｅの端子２１は、前段のパルス出力回路の端子２７に電気的に接続される。
【００３７】
次いで、端子２２について述べる。第（ｅ＋ｆ＋４−４ａ）のパルス出力回路（ａは、ｅ／４以下の自然数）の端子２２は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋３−４ａ）のパルス出力回路の端子２２は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋２−４ａ）のパルス出力回路の端子２２は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋１−４ａ）のパルス出力回路の端子２２は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続される。
【００３８】
次いで、端子２３について述べる。第（ｅ＋ｆ＋４−４ａ）のパルス出力回路の端子２３は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋３−４ａ）のパルス出力回路の端子２３は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋２−４ａ）のパルス出力回路の端子２３は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋１−４ａ）のパルス出力回路の端子２３は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に電気的に接続される。
【００３９】
次いで、端子２４について述べる。第（２ｂ−１）のパルス出力回路（ｂは、ｋ／２以下の自然数）の端子２４は、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線に電気的に接続され、第２ｂのパルス出力回路の端子２４は、第４のパルス幅制御信号（ＰＷＣ４）を供給する配線に電気的に接続され、第（２ｃ−１）のパルス出力回路（ｃは、（ｋ／２＋１）以上ｋ以下の自然数）の端子２４は、第２のパルス幅制御信号（ＰＷＣ２）を供給する配線に電気的に接続され、第２ｃのパルス出力回路の端子２４は、第５のパルス幅制御信号（ＰＷＣ５）を供給する配線に電気的に接続され、第（２ｄ−１）のパルス出力回路（ｄは、（ｋ＋１）以上ｅ／２以下の自然数）の端子２４は、第３のパルス幅制御信号（ＰＷＣ３）を供給する配線に電気的に接続され、第２ｄのパルス出力回路の端子２４は、第６のパルス幅制御信号（ＰＷＣ６）を供給する配線に電気的に接続される。
【００４０】
次いで、端子２５について述べる。第ｘのパルス出力回路（ｘは、ｅ以下の自然数）の端子２５は、ｘ行目に配設された走査線１３＿ｘに電気的に接続される。
【００４１】
次いで、端子２６について述べる。第ｙのパルス出力回路（ｙは、ｅ−１以下の自然数）の端子２６は、第（ｙ＋１）のパルス出力回路の端子２７に電気的に接続され、第ｅのパルス出力回路の端子２６は、第ｅのパルス出力回路用ストップ信号（ＳＴＰ）を供給する配線に電気的に接続される。なお、第ｅのパルス出力回路用ストップ信号（ＳＴＰ）は、仮に第（ｅ＋１）のパルス出力回路が設けられていれば、当該第（ｅ＋１）のパルス出力回路の端子２７から出力される信号に相当する信号である。具体的には、これらの信号は、実際にダミー回路として第（ｅ＋１）のパルス出力回路を設けること、又は外部から当該信号を直接入力することなどによって第ｅのパルス出力回路に供給することができる。
【００４２】
各パルス出力回路の端子２７の接続関係は既出である。そのため、ここでは前述の説明を援用することとする。
【００４３】
＜走査線駆動回路１１ｆの構成例＞
図４（Ａ）は、図１に示す液晶表示装置が有する走査線駆動回路１１ｆの構成例を示す図である。図４（Ａ）に示す走査線駆動回路１１ｆは、ｅ＋ｆ行目の走査線１３＿ｅ＋ｆからｅ＋１行目の走査線１３＿ｅ＋１に向かう順番に、各走査線を介して画素に選択信号を出力するように、図３（Ａ）に示す走査線駆動回路１１ｅを反転した構成を備える。
【００４４】
図４（Ａ）に示す走査線駆動回路１１ｆは、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線と、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線乃至第６のパルス幅制御信号（ＰＷＣ６）を供給する配線と、ｅ＋１行目に配設された走査線１３に電気的に接続された第ｅ＋１のパルス出力回路２０＿ｅ＋１、乃至ｅ＋ｆ行目に配設された走査線１３に電気的に接続された第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆと、を有する。なお、ここでは、第ｅ＋１のパルス出力回路２０＿ｅ＋１〜第ｅ＋ｆ−２ｋ（ｋは、ｆ／２未満の４の倍数）のパルス出力回路２０＿ｅ＋ｆ−２ｋが領域１０１ｆに配設された走査線１３に電気的に接続され、第ｅ＋ｆ−２ｋ＋１のパルス出力回路２０＿ｅ＋ｆ−２ｋ＋１〜第ｅ＋ｆ−ｋのパルス出力回路２０＿ｅ＋ｆ−ｋが、領域１０２ｆに配設された走査線１３に電気的に接続され、第ｅ＋ｆ−ｋ＋１のパルス出力回路２０＿ｅ＋ｆ−ｋ＋１〜第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆが、領域１０３ｆに配設された走査線１３に電気的に接続されることとする。また、第ｅ＋１のパルス出力回路２０＿ｅ＋１乃至第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆは、第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆに入力される走査線駆動回路用スタートパルス（ＧＳＰ）をきっかけとしてシフト期間毎にシフトパルスを順次シフトする機能を有する。さらに、第ｅ＋１のパルス出力回路２０＿ｅ＋１乃至第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆにおいて複数のシフトパルスのシフトを並行して行うことが可能である。すなわち、第ｅ＋１のパルス出力回路２０＿ｅ＋１乃至第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆにおいてシフトパルスのシフトが行われている期間内であっても、第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆに走査線駆動回路用スタートパルス（ＧＳＰ）を入力することが可能である。
【００４５】
図４（Ｂ）は、上記信号の具体的な波形の一例を示す図である。図４（Ｂ）に示す第１の走査線駆動回路用クロック信号（ＧＣＫ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／４の信号である。また、第２の走査線駆動回路用クロック信号（ＧＣＫ２）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／４周期分位相がずれた信号であり、第３の走査線駆動回路用クロック信号（ＧＣＫ３）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／２周期分位相がずれた信号であり、第４の走査線駆動回路用クロック信号（ＧＣＫ４）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から３／４周期分位相がずれた信号である。第１のパルス幅制御信号（ＰＷＣ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／３の信号である。また、第２のパルス幅制御信号（ＰＷＣ２）は、第１のパルス幅制御信号（ＰＷＣ１）から１／６周期分位相がずれた信号であり、第３のパルス幅制御信号（ＰＷＣ３）は、第１のパルス幅制御信号（ＰＷＣ１）から１／３周期分位相がずれた信号であり、第４のパルス幅制御信号（ＰＷＣ４）は、第１のパルス幅制御信号（ＰＷＣ１）から１／２周期分位相がずれた信号であり、第５のパルス幅制御信号（ＰＷＣ５）は、第１のパルス幅制御信号（ＰＷＣ１）から２／３周期分位相がずれた信号であり、第６のパルス幅制御信号（ＰＷＣ６）は、第１のパルス幅制御信号（ＰＷＣ１）から５／６周期分位相がずれた信号である。なお、ここでは、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）のパルス幅と第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の比は、３：２とする。
【００４６】
上述した液晶表示装置においては、第ｅ＋１のパルス出力回路２０＿ｅ＋１乃至第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆとして、同一の構成を有する回路を適用することができる。ただし、パルス出力回路が有する複数の端子の電気的な接続関係は、パルス出力回路毎に異なる。具体的な接続関係について図４（Ａ）、（Ｃ）を参照して説明する。
【００４７】
第ｅ＋１のパルス出力回路２０＿ｅ＋１乃至第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆのそれぞれは、端子２１〜端子２７を有する。なお、端子２１〜端子２４及び端子２６は入力端子であり、端子２５及び端子２７は出力端子である。
【００４８】
まず、端子２１について述べる。第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆの端子２１は、走査線駆動回路用スタートパルス（ＧＳＰ）を供給する配線に電気的に接続され、第ｅ＋１のパルス出力回路２０＿ｅ＋１〜第ｅ＋ｆ−１のパルス出力回路２０＿ｅ＋ｆ−１の端子２１は、前段のパルス出力回路の端子２７に電気的に接続される。なお、前段のパルス出力回路とは、直前に動作するパルス出力回路をさし、その配設される位置に直接関連付けられない。
【００４９】
次いで、端子２２について述べる。第（ｅ＋ｆ＋４−４ａ）のパルス出力回路（ａは、ｅ／４以下の自然数）の端子２２は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋３−４ａ）のパルス出力回路の端子２２は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋２−４ａ）のパルス出力回路の端子２２は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋１−４ａ）のパルス出力回路の端子２２は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続される。
【００５０】
次いで、端子２３について述べる。第（ｅ＋ｆ＋４−４ａ）のパルス出力回路の端子２３は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋３−４ａ）のパルス出力回路の端子２３は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋２−４ａ）のパルス出力回路の端子２３は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋１−４ａ）のパルス出力回路の端子２３は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に電気的に接続される。
【００５１】
次いで、端子２４について述べる。第（２ｂ−１）のパルス出力回路（ｂは、ｋ／２以下の自然数）の端子２４は、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線に電気的に接続され、第２ｂのパルス出力回路の端子２４は、第４のパルス幅制御信号（ＰＷＣ４）を供給する配線に電気的に接続され、第（２ｃ−１）のパルス出力回路（ｃは、（ｋ／２＋１）以上ｋ以下の自然数）の端子２４は、第２のパルス幅制御信号（ＰＷＣ２）を供給する配線に電気的に接続され、第２ｃのパルス出力回路の端子２４は、第５のパルス幅制御信号（ＰＷＣ５）を供給する配線に電気的に接続され、第（２ｄ−１）のパルス出力回路（ｄは、（ｋ＋１）以上ｅ／２以下の自然数）の端子２４は、第３のパルス幅制御信号（ＰＷＣ３）を供給する配線に電気的に接続され、第２ｄのパルス出力回路の端子２４は、第６のパルス幅制御信号（ＰＷＣ６）を供給する配線に電気的に接続される。
【００５２】
次いで、端子２５について述べる。第ｘのパルス出力回路（ｘは、ｅ＋１以上ｅ＋ｆ以下の自然数）の端子２５は、ｘ行目に配設された走査線１３＿ｘに電気的に接続される。
【００５３】
次いで、端子２６について述べる。第ｙのパルス出力回路（ｙは、ｅ−１以下の自然数）の端子２６は、第（ｙ−１）のパルス出力回路の端子２７に電気的に接続され、第ｅ＋１のパルス出力回路の端子２６は、第ｅ＋１のパルス出力回路用ストップ信号（ＳＴＰ）を供給する配線に電気的に接続される。なお、第ｅ＋１のパルス出力回路用ストップ信号（ＳＴＰ）は、走査線駆動回路１１ｅが備えるパルス出力回路２０＿ｅとは別に走査線駆動回路１１ｆにダミー回路として第ｅのパルス出力回路を設けること、又は外部から当該信号を直接入力することなどによって第ｅ＋１のパルス出力回路に供給することができる。
【００５４】
各パルス出力回路の端子２７の接続関係は既出である。そのため、ここでは前述の説明を援用することとする。
【００５５】
＜パルス出力回路の構成例＞
図５（Ａ）は、図３（Ａ）、（Ｃ）、及び図４（Ａ）、（Ｃ）に示すパルス出力回路の構成例を示す図である。図５（Ａ）に示すパルス出力回路は、トランジスタ３１乃至トランジスタ３９を有する。
【００５６】
トランジスタ３１は、ソース及びドレインの一方が高電源電位（Ｖｄｄ）を供給する配線（以下、高電源電位線ともいう）に電気的に接続され、ゲートが端子２１に電気的に接続される。
【００５７】
トランジスタ３２は、ソース及びドレインの一方が低電源電位（Ｖｓｓ）を供給する配線（以下、低電源電位線ともいう）に電気的に接続され、ソース及びドレインの他方がトランジスタ３１のソース及びドレインの他方に電気的に接続される。
【００５８】
トランジスタ３３は、ソース及びドレインの一方が端子２２に電気的に接続され、ソース及びドレインの他方が端子２７に電気的に接続され、ゲートがトランジスタ３１のソース及びドレインの他方並びにトランジスタ３２のソース及びドレインの他方に電気的に接続される。
【００５９】
トランジスタ３４は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子２７に電気的に接続され、ゲートがトランジスタ３２のゲートに電気的に接続される。
【００６０】
トランジスタ３５は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート及びトランジスタ３４のゲートに電気的に接続され、ゲートが端子２１に電気的に接続される。
【００６１】
トランジスタ３６は、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、並びにトランジスタ３５のソース及びドレインの他方に電気的に接続され、ゲートが端子２６に電気的に接続される。なお、トランジスタ３６のソース及びドレインの一方が、低電源電位（Ｖｓｓ）よりも高電位であり且つ高電源電位（Ｖｄｄ）よりも低電位である電源電位（Ｖｃｃ）を供給する配線に電気的に接続される構成とすることもできる。
【００６２】
トランジスタ３７は、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、並びにトランジスタ３６のソース及びドレインの他方に電気的に接続され、ゲートが端子２３に電気的に接続される。なお、トランジスタ３７のソース及びドレインの一方が、電源電位（Ｖｃｃ）を供給する配線に電気的に接続される構成とすることもできる。
【００６３】
トランジスタ３８は、ソース及びドレインの一方が端子２４に電気的に接続され、ソース及びドレインの他方が端子２５に電気的に接続され、ゲートがトランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、並びにトランジスタ３３のゲートに電気的に接続される。
【００６４】
トランジスタ３９は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子２５に電気的に接続され、ゲートがトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、並びにトランジスタ３７のソース及びドレインの他方に電気的に接続される。
【００６５】
なお、以下においては、トランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、トランジスタ３３のゲート、並びにトランジスタ３８のゲートが電気的に接続するノードをノードＡとし、トランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、トランジスタ３７のソース及びドレインの他方、並びにトランジスタ３９のゲートが電気的に接続するノードをノードＢとして説明する。
【００６６】
＜パルス出力回路の動作例＞
図５（Ｂ）〜（Ｄ）、図６（Ａ）〜（Ｃ）、及び図７（Ａ）〜（Ｃ）を参照して、上述したパルス出力回路の動作について説明する。具体的には、走査線駆動回路１１ｅの第１のパルス出力回路２０＿１の端子２１、走査線駆動回路１１ｆの第１のパルス出力回路２０＿ｅ＋ｆの端子２１、及び走査線駆動回路１１ｇの第１のパルス出力回路２０＿ｅ＋ｆ＋１の端子２１にタイミングを制御して走査線駆動回路用スタートパルス（ＧＳＰ）を入力する場合の動作例を説明する。スタートパルス（ＧＳＰ）を入力するタイミングを制御することで、第１のパルス出力回路２０＿１、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１、及び第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の端子２７から同一タイミングでシフトパルスを出力し、且つ第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆ、第（ｅ＋ｆ−ｋ）のパルス出力回路２０＿ｅ＋ｆ−ｋ、第（ｅ＋ｆ−２ｋ）のパルス出力回路２０＿ｅ＋ｆ−２ｋの端子２７から同一タイミングでシフトパルスを出力し、且つ第ｅ＋ｆ＋１のパルス出力回路２０＿ｅ＋ｆ＋１、第（ｅ＋ｆ＋ｋ＋１）のパルス出力回路２０＿ｅ＋ｆ＋ｋ＋１、及び第（ｅ＋ｆ＋２ｋ＋１）のパルス出力回路２０＿ｅ＋ｆ＋２ｋ＋１の端子２７から同一タイミングでシフトパルスを出力することができる。
【００６７】
走査線駆動回路１１ｅの動作について説明する。具体的には、図５（Ｂ）は、走査線駆動回路用スタートパルス（ＧＳＰ）が入力される際の第１のパルス出力回路２０＿１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示しており、図５（Ｃ）は、第ｋのパルス出力回路２０＿ｋからハイレベルの電位が入力される際の第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示しており、図５（Ｄ）は、第２ｋのパルス出力回路２０＿２ｋからハイレベルの電位が入力される際の第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示している。
【００６８】
なお、図５（Ｂ）〜（Ｄ）では、各端子に入力される信号を括弧書きで付記している。また、それぞれの後段に配設されるパルス出力回路（第２のパルス出力回路２０＿２、第（ｋ＋２）のパルス出力回路２０＿ｋ＋２、第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２）の端子２５から出力される信号（Ｇｏｕｔ２、Ｇｏｕｔｋ＋２、Ｇｏｕｔ２ｋ＋２）及び端子２７の出力信号（ＳＲｏｕｔ２＝第１のパルス出力回路２０＿１の端子２６の入力信号、ＳＲｏｕｔｋ＋２＝第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の端子２６の入力信号、ＳＲｏｕｔ２ｋ＋２＝第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の端子２６の入力信号）も付記している。なお、図中において、Ｇｏｕｔは、パルス出力回路の走査線に対する出力信号を表し、ＳＲｏｕｔは、当該パルス出力回路の、後段のパルス出力回路に対する出力信号を表している。
【００６９】
まず、図５（Ｂ）を参照して、第１のパルス出力回路２０＿１に走査線駆動回路用スタートパルス（ＧＳＰ）としてハイレベルの電位が入力される場合について説明する。
【００７０】
期間ｔ１において、端子２１にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３１、３５がオン状態となる。そのため、ノードＡの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）に上昇し、且つノードＢの電位が低電源電位（Ｖｓｓ）に下降する。これに付随して、トランジスタ３３、３８がオン状態となり、トランジスタ３２、３４、３９がオフ状態となる。以上により、期間ｔ１において、端子２７から出力される信号は、端子２２に入力される信号となり、端子２５から出力される信号は、端子２４に入力される信号となる。ここで、期間ｔ１において、端子２２及び端子２４に入力される信号は、共にロウレベルの電位（低電源電位（Ｖｓｓ））である。そのため、期間ｔ１において、第１のパルス出力回路２０＿１は、第２のパルス出力回路２０＿２の端子２１、及び画素部において１行目に配設された走査線にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。
【００７１】
期間ｔ２において、各端子に入力される信号は期間ｔ１から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、共にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。
【００７２】
期間ｔ３において、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）まで上昇している。そのため、トランジスタ３１はオフ状態となっている。この時、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力されることで、トランジスタ３８のソースとゲートの容量結合によって、ノードＡの電位（トランジスタ３８のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラップ動作を行うことによって、端子２５から出力される信号が端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ３において、第１のパルス出力回路２０＿１は、画素部において１行目に配設された走査線にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）を出力する。
【００７３】
期間ｔ４において、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。ここで、ノードＡの電位は、ブートストラップ動作によって上昇しているため、端子２７から出力される信号が端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ４において、端子２７からは、端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））が出力される。すなわち、第１のパルス出力回路２０＿１は、第２のパルス出力回路２０＿２の端子２１にハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）を出力する。また、期間ｔ４において、端子２４に入力される信号はハイレベルの電位（高電源電位（Ｖｄｄ））を維持するため、第１のパルス出力回路２０＿１から画素部において１行目に配設された走査線に対して出力される信号は、ハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）のままである。なお、期間ｔ４における当該パルス出力回路の出力信号には直接関与しないが、端子２１にロウレベルの電位（低電源電位（Ｖｓｓ））が入力されるためトランジスタ３５はオフ状態となる。
【００７４】
期間ｔ５において、端子２４にロウレベルの電位（低電源電位（Ｖｓｓ））が入力される。ここで、トランジスタ３８はオン状態を維持する。そのため、期間ｔ５において、第１のパルス出力回路２０＿１から画素部において１行目に配設された走査線に対して出力される信号は、ロウレベルの電位（低電源電位（Ｖｓｓ））となる。
【００７５】
期間ｔ６において、各端子に入力される信号は期間ｔ５から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、端子２５からはロウレベルの電位（低電源電位（Ｖｓｓ））が出力され、端子２７からはハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）が出力される。
【００７６】
期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これに付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわち、期間ｔ７において、第１のパルス出力回路２０＿１は、第２のパルス出力回路２０＿２の端子２１、及び画素部において１行目に配設された走査線に低電源電位（Ｖｓｓ）を出力する。
【００７７】
次いで、図５（Ｃ）を参照して、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の端子２１に第ｋのパルス出力回路２０＿ｋからシフトパルスとしてハイレベルの電位が入力される場合について説明する。
【００７８】
期間ｔ１及び期間ｔ２において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の動作は、上述した第１のパルス出力回路２０＿１と同様である。そのため、ここでは前述の説明を援用することとする。
【００７９】
期間ｔ３において、各端子に入力される信号は期間ｔ２から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、共にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。
【００８０】
期間ｔ４において、端子２２及び端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）まで上昇している。そのため、トランジスタ３１は、期間ｔ１においてオフ状態となっている。ここで、端子２２及び端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力されることで、トランジスタ３３のソースとゲート及びトランジスタ３８のソースとゲートの容量結合によって、ノードＡの電位（トランジスタ３３、３８のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラップ動作を行うことによって、端子２５及び端子２７から出力される信号が端子２２及び端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ４において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１は、画素部においてｋ＋１行目に配設された走査線及び第（ｋ＋２）のパルス出力回路２０＿ｋ＋２の端子２１にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号、シフトパルス）を出力する。
【００８１】
期間ｔ５において、各端子に入力される信号は期間ｔ４から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、ハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号、シフトパルス）を出力する。
【００８２】
期間ｔ６において、端子２４にロウレベルの電位（低電源電位（Ｖｓｓ））が入力される。ここで、トランジスタ３８はオン状態を維持する。そのため、期間ｔ６において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１から画素部においてｋ＋１行目に配設された走査線に対して出力される信号は、ロウレベルの電位（低電源電位（Ｖｓｓ））となる。
【００８３】
期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これに付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわち、期間ｔ７において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１は、第（ｋ＋２）のパルス出力回路２０＿ｋ＋２の端子２１、及び画素部においてｋ＋１行目に配設された走査線に低電源電位（Ｖｓｓ）を出力する。
【００８４】
次いで、図５（Ｄ）を参照して、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の端子２１に第２ｋのパルス出力回路２０＿２ｋからシフトパルスとしてハイレベルの電位が入力される場合について説明する。
【００８５】
期間ｔ１乃至期間ｔ３において、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の動作は、上述した第（ｋ＋１）のパルス出力回路２０＿ｋ＋１と同様である。そのため、ここでは前述の説明を援用することとする。
【００８６】
期間ｔ４において、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）まで上昇している。そのため、トランジスタ３１は、期間ｔ１においてオフ状態となっている。ここで、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力されることで、トランジスタ３３のソースとゲートの容量結合によって、ノードＡの電位（トランジスタ３３のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラップ動作を行うことによって、端子２７から出力される信号が端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ４において、第（２ｋ＋１）のパルス出力回路２０＿ｋ＋１は、第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２の端子２１にハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）を出力する。なお、期間ｔ４における当該パルス出力回路の出力信号には直接関与しないが、端子２１にロウレベルの電位（低電源電位（Ｖｓｓ））が入力されるためトランジスタ３５はオフ状態となる。
【００８７】
期間ｔ５において、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。ここで、ノードＡの電位は、ブートストラップ動作によって上昇しているため、端子２５から出力される信号が端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ５において、端子２５からは、端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））が出力される。すなわち、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１は、画素部において２ｋ＋１行目に配設された走査線にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）を出力する。また、期間ｔ５において、端子２２に入力される信号はハイレベルの電位（高電源電位（Ｖｄｄ））を維持するため、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１から第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２の端子２１に対して出力される信号は、ハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）のままである。
【００８８】
期間ｔ６において、各端子に入力される信号は期間ｔ５から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、共にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号、シフトパルス）を出力する。
【００８９】
期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これに付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわち、期間ｔ７において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１は、第（ｋ＋２）のパルス出力回路２０＿ｋ＋２の端子２１、及び画素部においてｋ＋１行目に配設された走査線に低電源電位（Ｖｓｓ）を出力する。
【００９０】
図５（Ｂ）〜（Ｄ）に示すように、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍでは、走査線駆動回路用スタートパルス（ＧＳＰ）の入力タイミングを制御することで、複数のシフトパルスのシフトを並行して行うことが可能である。具体的には、走査線駆動回路用スタートパルス（ＧＳＰ）の入力後、第ｋのパルス出力回路２０＿ｋの端子２７からシフトパルスが出力されるタイミングと同じタイミングで再度走査線駆動回路用スタートパルス（ＧＳＰ）を入力することによって、第１のパルス出力回路２０＿１及び第（ｋ＋１）のパルス出力回路２０＿ｋ＋１から同じタイミングでシフトパルスを出力させることが可能である。また、同様に走査線駆動回路用スタートパルス（ＧＳＰ）を入力することによって、第１のパルス出力回路２０＿１、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１、及び第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１から同じタイミングでシフトパルスを出力させることが可能である。
【００９１】
加えて、第１のパルス出力回路２０＿１、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１、及び第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１は、上記の動作に並行して、それぞれ異なるタイミングで走査線に対する選択信号の供給を行うことが可能である。すなわち、上述した走査線駆動回路は、固有のシフト期間を有するシフトパルスを複数シフトし且つ同一タイミングにおいてシフトパルスが入力された複数のパルス出力回路がそれぞれ異なるタイミングで走査線に対して選択信号を供給することが可能である。
【００９２】
次に、走査線駆動回路１１ｆの動作について説明する。具体的には、図６（Ａ）は、走査線駆動回路用スタートパルス（ＧＳＰ）が入力される際の第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆの各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示しており、図６（Ｂ）は、第ｅ＋ｆ−ｋ＋１のパルス出力回路２０＿ｅ＋ｆ−ｋ＋１からハイレベルの電位が入力される際の第ｅ＋ｆ−ｋのパルス出力回路２０＿ｅ＋ｆ−ｋの各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示しており、図６（Ｃ）は、第ｅ＋ｆ−２ｋ＋１のパルス出力回路２０＿ｅ＋ｆ−２ｋ＋１からハイレベルの電位が入力される際の第ｅ＋ｆ−２ｋのパルス出力回路２０＿ｅ＋ｆ−２ｋの各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示している。
【００９３】
なお、走査線駆動回路１１ｆは走査線駆動回路１１ｅを行方向に反転した構成を備え、ｅ＋ｆ行目の走査線１３＿ｅ＋ｆからｅ＋１行目の走査線１３＿ｅ＋１に向かう順番にシフトする。従って、ｘ行目の走査線と接続された第ｘのパルス出力回路２０＿ｘ（ｘはｅ＋１以上ｅ＋ｆ以下の自然数）の動作は第ｅ＋ｆ＋１−ｘのパルス出力回路２０＿ｅ＋ｆ＋１−ｘと同じ動作をする。具体的には、第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆは、第１のパルス出力回路２０＿１と同じ動作をし、第ｅ＋ｆ−ｋのパルス出力回路２０＿ｅ＋ｆ−ｋは、第ｋ＋１のパルス出力回路２０＿ｋ＋１と同じ動作をし、第ｅ＋ｆ−２ｋのパルス出力回路２０＿ｅ＋ｆ−２ｋは、第２ｋ＋１のパルス出力回路２０＿２ｋ＋１と同じ動作をする。よって、走査線駆動回路１１ｆの第ｘのパルス出力回路２０＿ｘの動作の詳細については、走査線駆動回路１１ｅに関する説明に記載された第ｅ＋ｆ＋１−ｘのパルス出力回路２０＿ｅ＋ｆ＋１−ｘの動作を第ｘのパルス出力回路２０＿ｘの動作に読み替えて参酌することができる。
【００９４】
次に、走査線駆動回路１１ｇの動作について説明する。具体的には、図７（Ａ）は、走査線駆動回路用スタートパルス（ＧＳＰ）が入力される際の第ｅ＋ｆ＋１のパルス出力回路２０＿ｅ＋ｆ＋１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示しており、図７（Ｂ）は、第ｅ＋ｆ＋ｋのパルス出力回路２０＿ｅ＋ｆ＋ｋからハイレベルの電位が入力される際の第ｅ＋ｆ＋ｋ＋１のパルス出力回路２０＿ｅ＋ｆ＋ｋ＋１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示しており、図７（Ｃ）は、第ｅ＋ｆ＋２ｋのパルス出力回路２０＿ｅ＋ｆ＋２ｋからハイレベルの電位が入力される際の第ｅ＋ｆ＋２ｋ＋１のパルス出力回路２０＿ｅ＋ｆ＋２ｋ＋１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示している。
【００９５】
なお、走査線駆動回路１１ｇは走査線駆動回路１１ｅと同じ構成を備え、ｅ＋ｆ＋１行目の走査線１３＿ｅ＋ｆ＋１からｍ行目の走査線１３＿ｍに向かう順番にシフトする。従って、ｘ行目の走査線と接続された第ｘのパルス出力回路２０＿ｘ（ｘはｅ＋ｆ＋１以上ｍ以下の自然数）の動作は第ｘ−ｅ−ｆのパルス出力回路２０＿ｘ−ｅ−ｆと同じ動作をする。具体的には、第ｅ＋ｆ＋１のパルス出力回路２０＿ｅ＋ｆ＋１は、第１のパルス出力回路２０＿１と同じ動作をし、第ｅ＋ｆ＋ｋ＋１のパルス出力回路２０＿ｅ＋ｆ＋ｋ＋１は、第ｋ＋１のパルス出力回路２０＿ｋ＋１と同じ動作をし、第ｅ＋ｆ＋２ｋ＋１のパルス出力回路２０＿ｅ＋ｆ＋２ｋ＋１は、第２ｋ＋１のパルス出力回路２０＿２ｋ＋１と同じ動作をする。よって、走査線駆動回路１１ｇの第ｘのパルス出力回路２０＿ｘの動作の詳細については、走査線駆動回路１１ｅに関する説明に記載された第ｘ−ｅ−ｆのパルス出力回路２０＿ｘ−ｅ−ｆの動作を第ｘのパルス出力回路２０＿ｘの動作に読み替えて参酌することができる。
【００９６】
＜信号線駆動回路１２の構成例＞
図８は、図１に示す液晶表示装置が有する信号線駆動回路１２の構成例を示す図である。図８に示す信号線駆動回路１２は、第１の出力端子乃至第ｎの出力端子を有するシフトレジスタ１２０と、画像信号を供給する３本の配線と、当該３本の配線のいずれかと画素部に配設された３ｎ本の信号線１４を接続する３ｎ個のトランジスタを有する。
【００９７】
画素部１０を３つの範囲に分割し、計３本の配線が画像信号を供給する。なお、画像信号ＤＡＴＡ＿ｅは範囲１０ｅに表示する信号であり、画像信号ＤＡＴＡ＿ｆは範囲１０ｆに表示する信号であり、画像信号ＤＡＴＡ＿ｇは範囲１０ｇに表示する信号である。
【００９８】
また、画像信号ＤＡＴＡ＿ｅを供給する配線にはトランジスタ１２１＿ｅ１乃至トランジスタ１２１＿ｅｎのソース及びドレインの一方が電気的に接続されている。トランジスタ１２１＿ｅ１のソース及びドレインの他方は画素部において１列目に配設された信号線１４＿ｅ１に電気的に接続され、ゲートがシフトレジスタ１２０の第１の出力端子に電気的に接続され、トランジスタ１２１＿ｅｎのソース及びドレインの他方は画素部においてｎ列目に配設された信号線１４＿ｅｎに電気的に接続され、ゲートがシフトレジスタ１２０の第ｎの出力端子に電気的に接続されている。
【００９９】
画像信号ＤＡＴＡ＿ｆを供給する配線にはトランジスタ１２１＿ｆ１乃至トランジスタ１２１＿ｆｎのソース及びドレインの一方が電気的に接続されている。トランジスタ１２１＿ｆ１のソース及びドレインの他方は画素部において１列目に配設された信号線１４＿ｆ１に電気的に接続され、ゲートがシフトレジスタ１２０の第１の出力端子に電気的に接続され、トランジスタ１２１＿ｆｎのソース及びドレインの他方は画素部においてｎ列目に配設された信号線１４＿ｆｎに電気的に接続され、ゲートがシフトレジスタ１２０の第ｎの出力端子に電気的に接続されている。
【０１００】
画像信号ＤＡＴＡ＿ｇを供給する配線にはトランジスタ１２１＿ｇ１乃至トランジスタ１２１＿ｇｎのソース及びドレインの一方が電気的に接続されている。トランジスタ１２１＿ｇ１のソース及びドレインの他方は画素部において１列目に配設された信号線１４＿ｇ１に電気的に接続され、ゲートがシフトレジスタ１２０の第１の出力端子に電気的に接続され、トランジスタ１２１＿ｇｎのソース及びドレインの他方は画素部においてｎ列目に配設された信号線１４＿ｇｎに電気的に接続され、ゲートがシフトレジスタ１２０の第ｎの出力端子に電気的に接続されている。
【０１０１】
なお、シフトレジスタ１２０は、信号線駆動回路用スタートパルス（ＳＳＰ）をきっかけとしてシフト期間毎に順次第１の出力端子乃至第ｎの出力端子からハイレベルの電位を出力する機能を有する。すなわち第１の出力端子に接続されたトランジスタ１２１＿ｅ１、トランジスタ１２１＿ｆ１、及びトランジスタ１２１＿ｇ１が同時にシフト期間オン状態となった後、トランジスタ１２１＿ｅ２、トランジスタ１２１＿ｆ２、及びトランジスタ１２１＿ｇ２が同時にシフト期間オン状態となり、トランジスタ１２１＿ｅｎ、トランジスタ１２１＿ｆｎ、及びトランジスタ１２１＿ｇｎが同時にシフト期間オン状態となるまで順次画像信号を供給する配線と信号線を接続する。
【０１０２】
図９は、画像信号ＤＡＴＡ＿ｅ、画像信号ＤＡＴＡ＿ｆ、及び画像信号ＤＡＴＡ＿ｇを供給するそれぞれの配線が供給する画像信号のタイミングの一例を示す図である。図９に示すように、画像信号ＤＡＴＡ＿ｅ、を供給する配線は、期間ｔ４において、１行目に配設された画素用画像信号（ｄａｔａ １）を供給し、期間ｔ５において、ｋ＋１行目に配設された画素用画像信号（ｄａｔａ ｋ＋１）を供給し、期間ｔ６において、２ｋ＋１行目に配設された画素用画像信号（ｄａｔａ ２ｋ＋１）を供給し、期間ｔ７において、２行目に配設された画素用画像信号（ｄａｔａ ２）を供給する。以下、同様に画像信号（ＤＡＴＡ）を供給する配線は、特定の行毎に配設された画素用画像信号を順次供給する。具体的には、ｓ行目（ｓは、ｋ未満の自然数）に配設された画素用画像信号→ｋ＋ｓ行目に配設された画素用画像信号→２ｋ＋ｓ行目に配設された画素用画像信号→ｓ＋１行目に配設された画素用画像信号という順序で画像信号を供給する。
【０１０３】
画像信号ＤＡＴＡ＿ｆを供給する配線は、期間ｔ４において、ｅ＋ｆ行目に配設された画素用画像信号（ｄａｔａ ｅ＋ｆ）を供給し、期間ｔ５において、ｅ＋ｆ−ｋ行目に配設された画素用画像信号（ｄａｔａ ｅ＋ｆ−ｋ）を供給し、期間ｔ６において、ｅ＋ｆ−２ｋ行目に配設された画素用画像信号（ｄａｔａ ｅ＋ｆ−２ｋ）を供給し、期間ｔ７において、ｅ＋ｆ−１行目に配設された画素用画像信号（ｄａｔａ ｅ＋ｆ−１）を供給する。以下、同様に画像信号ＤＡＴＡ＿ｆを供給する配線は、特定の行毎に配設された画素用画像信号を順次供給する。具体的には、ｓ’行目（ｓ’は、ｋ以上の自然数）に配設された画素用画像信号→ｓ’−ｋ行目に配設された画素用画像信号→ｓ’−２ｋ行目に配設された画素用画像信号→ｓ’−１行目に配設された画素用画像信号という順序で画像信号を供給する。
【０１０４】
画像信号ＤＡＴＡ＿ｇを供給する配線は、期間ｔ４において、ｅ＋ｆ＋１行目に配設された画素用画像信号（ｄａｔａ ｅ＋ｆ＋１）を供給し、期間ｔ５において、ｅ＋ｆ＋ｋ＋１行目に配設された画素用画像信号（ｄａｔａ ｅ＋ｆ＋ｋ＋１）を供給し、期間ｔ６において、ｅ＋ｆ＋２ｋ＋１行目に配設された画素用画像信号（ｄａｔａ ｅ＋ｆ＋２ｋ＋１）を供給し、期間ｔ７において、ｅ＋ｆ＋２行目に配設された画素用画像信号（ｄａｔａ ｅ＋ｆ−１）を供給する。以下、同様に画像信号ＤＡＴＡ＿ｆを供給する配線は、特定の行毎に配設された画素用画像信号を順次供給する。具体的には、ｓ行目（ｓは、ｋ未満の自然数）に配設された画素用画像信号→ｋ＋ｓ行目に配設された画素用画像信号→２ｋ＋ｓ行目に配設された画素用画像信号→ｓ＋１行目に配設された画素用画像信号という順序で画像信号を供給する。
【０１０５】
走査線駆動回路１１ｅ乃至走査線駆動回路１１ｇ、及び信号線駆動回路１２が上述した動作を行うことにより、走査線駆動回路１１ｅ乃至走査線駆動回路１１ｇは、それぞれが備えるパルス出力回路のシフト期間毎に画素部に配設された３行の画素に画像信号を入力できる。
【０１０６】
＜バックライト、及びバックライト駆動回路の構成例＞
図１０は、図１に示す液晶表示装置の画素部１０の後方に設けられるバックライトパネル４０の構成例を示す図である。図１０に示すバックライトパネル４０は、複数のバックライトアレイ４１を列方向に並べて備え、それぞれのバックライトアレイ４１は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色を呈する光源を含むバックライトユニット４２を複数並べて備える。なお、複数のバックライトユニット４２は、特定の領域毎に点灯を制御でき、その領域を実質的に均一に照明できればどのような配置であってもよく、例えば、マトリクス状に画素部１０の後方に配設すればよい。また、バックライトパネル４０は３つの範囲（範囲４０ｅ〜範囲４０ｇ）に分割され、範囲４０ｅは画素部１０の範囲１０ｅと重なり、範囲４０ｆは画素部１０の範囲１０ｆと重なり、範囲４０ｇは画素部１０の範囲１０ｇと重なる。
【０１０７】
なお、バックライトユニット４２に用いる光源としては、発光効率が高いＬＥＤ（Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）やＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などの発光素子が好適である。
【０１０８】
図１１には、バックライトパネル４０とその前方に設けられる図示されないｍ行ｎ列に配設された複数の画素１５の位置関係の一例を示す。バックライトパネルには、少なくともｔ行毎（ここでは、ｔは、ｋ／４とする）に独立して点灯可能なバックライトアレイが設けられており、それぞれのバックライトアレイはｔ行ｎ列に配列された複数の画素１５を実質的に均一に照明する。
【０１０９】
具体的には、当該バックライトパネル４０は少なくとも１行目乃至ｔ行目用バックライトアレイＩ〜ｅ＋ｆ＋２ｋ＋３ｔ＋１行目乃至ｍ行目用バックライトアレイＸＸＸＶＩを有し、それぞれのバックライトアレイを独立に点灯できることとする。さらに、それぞれのバックライトアレイにおいて、各色を呈する光源（例えば赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の３色を呈する光源）を独立に点灯できることとする。すなわち、いずれかひとつのバックライトアレイにおいて、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）のいずれか一つの色を呈する光源を点灯させることで画素部１０の特定の領域に対して赤（Ｒ）、緑（Ｇ）、又は青（Ｂ）を呈する光を照射することが可能であることとする。
【０１１０】
なお、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）のいずれか二つの色を呈する光源を点灯させることで画素部１０に対して二つの光の混色によって形成される有彩色を呈する光を照射すること、または／および赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の色を呈する全ての光源を点灯させることで画素部１０に対して三つの光の混色によって形成される白（Ｗ）を呈する光を照射することが可能な構成としてもよい。
【０１１１】
なお発光強度を制御する手段は、バックライトユニット４２に用いる光源の種類に応じて適宜選択して用いることができる。
＜液晶表示装置の動作例＞
図１２は、上述した液晶表示装置における選択信号の走査と、バックライトが有する１行目乃至ｔ行目用バックライトアレイＩ〜ｅ＋ｆ＋２ｋ＋３ｔ＋１行目乃至ｍ行目用バックライトアレイＸＸＸＶＩの点灯タイミングとを示す図である。なお、図１２において縦軸は画素部における行（１行目乃至ｍ行目）を表し、横軸は時間を表している。
【０１１２】
図１２に示すように当該液晶表示装置の１行目に配設された走査線からｅ行目に配設された走査線において、選択信号をｋ行毎にそれぞれ一つずつ行番号が増える順番に選択信号を供給する。具体的には、１行目に配設された走査線→ｋ＋１行目に配設された走査線→２ｋ＋１行目に配設された走査線→２行目に配設された走査線→ｋ＋２行目に配設された走査線→２ｋ＋２行目に配設された走査線という順序で選択信号を供給する。
【０１１３】
また、ｅ＋ｆ行目に配設された走査線からｅ＋１行目に配設された走査線において、選択信号をｋ行毎にそれぞれ一つずつ行番号が減る順番に選択信号を供給する。具体的にはｅ＋ｆ行目に配設された走査線→ｅ＋ｆ−ｋ行目に配設された走査線→ｅ＋ｆ−２ｋ行目に配設された走査線→ｅ＋ｆ−１行目に配設された走査線→ｅ＋ｆ−ｋ−１行目に配設された走査線→ｅ＋ｆ−２ｋ−１行目に配設された走査線という順序で選択信号を供給する。
【０１１４】
また、ｅ＋ｇ＋１行目に配設された走査線からｍ行目に配設された走査線において、選択信号をｋ行毎にそれぞれ一つずつ行の番号が増える順番に選択信号を供給する。具体的には、ｅ＋ｇ＋１行目に配設された走査線→ｅ＋ｇ＋ｋ＋１行目に配設された走査線→ｅ＋ｇ＋２ｋ＋１行目に配設された走査線→ｅ＋ｇ＋２行目に配設された走査線→ｅ＋ｇ＋ｋ＋２行目に配設された走査線→ｅ＋ｇ＋２ｋ＋２行目に配設された走査線という順序で選択信号を供給する。
【０１１５】
上述の順番に選択信号を供給することにより、図１２に示すように例えば期間（Ｔ１）に、赤（Ｒ）を呈する光の透過を制御するための画像信号を１行目に配設されたｎ個の画素からｔ行目に配設されたｎ個の画素、ｅ＋ｆ行目に配設されたｎ個の画素からｅ＋ｆ−ｔ＋１行目に配設されたｎ個の画素、及びｅ＋ｆ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋ｔ行目に配設されたｎ個の画素を順次選択して入力し、青（Ｂ）を呈する光の透過を制御するための画像信号をｋ＋１行目に配設されたｎ個の画素からｋ＋ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−ｋ行目に配設されたｎ個の画素からｅ＋ｆ−ｋ−ｔ＋１行目に配設されたｎ個の画素、及びｅ＋ｆ＋ｋ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋ｋ＋ｔ行目に配設されたｎ個の画素を順次選択して入力し、緑（Ｇ）を呈する光の透過を制御するための画像信号を２ｋ＋１行目に配設されたｎ個の画素から２ｋ＋ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−２ｋ行目に配設されたｎ個の画素からｅ＋ｆ−２ｋ−ｔ＋１行目に配設されたｎ個の画素、及びｅ＋ｆ＋２ｋ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋２ｋ＋ｔ行目に配設されたｎ個の画素を順次選択して入力できる。
【０１１６】
期間（Ｔ１）に続く次の期間（Ｔ２）で、赤（Ｒ）を呈する光の透過を制御するための画像信号をｔ＋１行目に配設されたｎ個の画素から２ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−ｔ行目に配設されたｎ個の画素からｅ＋ｆ−２ｔ＋１行目に配設されたｎ個の画素、及びｅ＋ｆ＋ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋２ｔ行目に配設されたｎ個の画素を順次選択して入力し、青（Ｂ）を呈する光の透過を制御するための画像信号をｋ＋ｔ＋１行目に配設されたｎ個の画素からｋ＋２ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−ｋ−ｔ行目に配設されたｎ個の画素からｅ＋ｆ−ｋ−２ｔ＋１行目に配設されたｎ個の画素、及びｅ＋ｆ＋ｋ＋ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋ｋ＋２ｔ行目に配設されたｎ個の画素を順次選択して入力し、緑（Ｇ）を呈する光の透過を制御するための画像信号を２ｋ＋ｔ＋１行目に配設されたｎ個の画素から２ｋ＋２ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−２ｋ−ｔ行目に配設されたｎ個の画素からｅ＋ｆ−２ｋ−２ｔ＋１行目に配設されたｎ個の画素、及びｅ＋ｆ＋２ｋ＋ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋２ｋ＋２ｔ行目に配設されたｎ個の画素を順次選択して入力できる。
【０１１７】
また、期間（Ｔ２）乃至期間（Ｔ４）に、期間（Ｔ１）に画像信号が入力された領域の後方に配置されたバックライトアレイを点灯する。具体的には赤（Ｒ）を呈する光源を１行目に配設されたｎ個の画素からｔ行目に配設されたｎ個の画素、ｅ＋ｆ−ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ行目に配設されたｎ個の画素、及びｅ＋ｆ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋ｔ行目に配設されたｎ個の画素の後方で点灯し、青（Ｂ）を呈する光源をｋ＋１行目に配設されたｎ個の画素からｋ＋ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−ｋ−ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ−ｋ行目に配設されたｎ個の画素、及びｅ＋ｆ＋ｋ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋ｋ＋ｔ行目に配設されたｎ個の画素の後方で点灯し、緑（Ｇ）を呈する光源を２ｋ＋１行目に配設されたｎ個の画素から２ｋ＋ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−２ｋ−ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ−２ｋ行目に配設されたｎ個の画素、及びｅ＋ｆ＋２ｋ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋２ｋ＋ｔ行目に配設されたｎ個の画素の後方で点灯する。
【０１１８】
さらに、期間（Ｔ３）乃至期間（Ｔ５）に、期間（Ｔ２）に画像信号が入力された領域の後方に配置されたバックライトアレイを点灯する。具体的には赤（Ｒ）を呈する光源をｔ＋１行目に配設されたｎ個の画素から２ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−２ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ−ｔ行目に配設されたｎ個の画素、及びｅ＋ｆ＋ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋２ｔ行目に配設されたｎ個の画素の後方で点灯し、青（Ｂ）を呈する光源をｋ＋ｔ＋１行目に配設されたｎ個の画素からｋ＋２ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−ｋ−２ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ−ｋ−ｔ行目に配設されたｎ個の画素、及びｅ＋ｆ＋ｋ＋ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋ｋ＋２ｔ行目に配設されたｎ個の画素の後方で点灯し、緑（Ｇ）を呈する光源を２ｋ＋ｔ＋１行目に配設されたｎ個の画素から２ｋ＋２ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−２ｋ−２ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ−２ｋ−ｔ行目に配設されたｎ個の画素、及びｅ＋ｆ＋２ｋ＋ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋２ｋ＋２ｔ行目に配設されたｎ個の画素の後方で点灯する。
【０１１９】
なお、当該液晶表示装置は特定の領域において赤（Ｒ）を呈する光の透過を制御するための画像信号の入力〜バックライトアレイにおける青（Ｂ）の光源の点灯までの動作によって、画素部１０に１枚の画像を形成する。
【０１２０】
このように１行目に配設された走査線からｅ行目に配設された走査線においては、特定の領域に配設された複数の画素に画像信号を入力し、次いで当該特定の領域の一方に隣接する領域に配設された複数の画素に画像信号を入力し、且つそれぞれの領域に画像信号を入力し終える度に特定の色を呈する光を照射する。その結果、１行目からｅ行目の領域においては、特定の色を呈する光が、行番号が増える方向に移動しながら映像を形成するように、当該表示装置の利用者には見える。
【０１２１】
また、ｅ＋ｆ行目に配設された走査線からｅ＋１行目に配設された走査線においては、特定の領域に配設された複数の画素に画像信号を入力し、次いで当該特定の領域の他方に隣接する領域に配設された複数の画素に画像信号を入力し、且つそれぞれの領域に画像信号を入力し終える度に特定の色を呈する光を照射する。その結果、ｅ＋１行目からｅ＋ｆ行目の領域においては、特定の色を呈する光が、行番号が減る方向に移動しながら映像を形成するように、当該表示装置の利用者には見える。
【０１２２】
また、ｅ＋ｆ＋１行目に配設された走査線からｍ行目に配設された走査線においては、特定の領域に配設された複数の画素に画像信号を入力し、次いで当該特定の領域の一方に隣接する領域に配設された複数の画素に画像信号を入力し、且つそれぞれの領域に画像信号を入力し終える度に特定の色を呈する光を照射する。その結果、ｅ＋ｆ＋１行目からｍ行目の領域においては、特定の色を呈する光が、行番号が増える方向に移動しながら映像を形成するように、当該表示装置の利用者には見える。
【０１２３】
＜本実施の形態で開示される液晶表示装置について＞
上述のように当該液晶表示装置は、一の方向に特定の色を呈する光が移動しながら映像を描く範囲が、一の方向と相反する方向に同一又は異なる色を呈する光が移動しながら映像を描く範囲で分断されている。その結果、利用者が一の方向に視点を移動しても、利用者の視野に特定の色を呈する光が連続して入射する時間を短く、または範囲を狭くすることができる。このような構成とすることで、特定の表示情報が過多になることを防ぎ、当該利用者に視認される表示品位の低下を抑制することができ、依って表示画像の画質を向上できる。
【０１２４】
本実施の形態の液晶表示装置は、画像信号の入力と、バックライトの点灯とを並行して行うことが可能である。そのため、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させることなどが可能になる。その結果、フィールドシーケンシャル方式によって表示を行う液晶表示装置において生じるカラーブレイクを抑制し、該液晶表示装置が表示する画質を向上させることが可能である。
【０１２５】
また、本実施の形態で開示される液晶表示装置は、上記の動作を簡便な画素構成でありながら実現することが可能である。具体的には、特許文献１で開示される液晶表示装置の画素には、本実施の形態で開示される液晶表示装置の画素の構成に加えて、電荷の移動を制御するトランジスタが必要になる。また、該トランジスタのスイッチングを制御するための信号線も別途必要になる。これに対し、本実施の形態の液晶表示装置の画素構成は、簡便である。すなわち、本実施の形態の液晶表示装置は、特許文献１で開示される液晶表示装置と比較して画素の開口率を向上させることが可能である。また、画素部に延在する配線数を低減することで各種配線間に生じる寄生容量を低減することが可能である。すなわち、画素部に延在する各種配線の高速駆動が可能となる。
【０１２６】
また、図１２に示す動作例のようにバックライトを点灯する場合、隣接するバックライトユニットが異なる色を呈することがない。具体的には、期間Ｔ１において画像信号の入力が行われる領域に対して当該書き込み後にバックライトを点灯する場合、隣接するバックライトユニットが異なる色を呈することがない。例えば、期間Ｔ１において、ｋ＋１行目に配設されたｎ個の画素からｋ＋ｔ行目に配設されたｎ個の画素に対して青（Ｂ）を呈する光の透過を制御するための画像信号の入力が終了した後にｋ＋１行目乃至ｋ＋ｔ行目用バックライトユニットにおいて青（Ｂ）の光源を点灯させる際に、３ｔ＋１行目乃至ｋ行目用バックライトユニット及びｋ＋ｔ＋１行目乃至ｋ＋２ｔ行目用バックライトユニットにおいては、青（Ｂ）の光源が点灯される又は点灯自体が行われない（赤（Ｒ）、緑（Ｇ）が点灯されることがない）。そのため、特定の色の画像情報が入力された画素を、当該特定の色と異なる色を呈する光が透過する確率を低減することが可能である。
【０１２７】
また、バックライトアレイが有する２つの異なる色を呈する光源を同時に点灯させる期間を設けることもできる。２つの異なる色を呈する光源を同時に点灯させる期間を設けると、液晶表示装置の表示輝度の向上を図ることが可能である。また、バックライトユニットが有する複数の光源のそれぞれの点灯期間を長期間確保することで、液晶表示装置の表示色調の細分化を図る（表示する色の濃淡などをより細かく表現する）ことが可能である。例えば、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の光源のいずれか一が点灯される期間のみならず、それらの２つが同時に点灯される期間を設けてもよい。例えば６回の画像信号（Ｒ→Ｇ→Ｂ→Ｒ＋Ｇ→Ｇ＋Ｂ→Ｒ＋Ｂ）の走査を行うことで赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の光源のそれぞれが３回点灯する期間を確保することが可能である。すなわち、複数の光源のそれぞれの点灯期間を効率よく長期化することが可能である。その結果、効率よく表示色調の細分化を図ることが可能である。
【０１２８】
＜変形例＞
本実施の形態の液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。
【０１２９】
例えば、本実施の形態の液晶表示装置においては、画素部１０を９つの領域に分割し、該９つの領域に並行して画像信号を供給する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、画素部１０を９つ以外の複数の領域に分割し、該複数の領域に並行して画像信号を供給する構成とすることが可能である。なお、当該領域数を変化させる場合、当該領域数に応じて走査線駆動回路用クロック信号及びパルス幅制御信号を設定する必要があることを付記する。
【０１３０】
また、本実施の形態の液晶表示装置においては、液晶素子に印加される電圧を保持するための容量素子が設けられる構成（図２参照）について示したが、当該容量素子を設けない構成とすることも可能である。この場合、画素の開口率を向上させることが可能である。また、画素部に延在する容量配線を削除することができるため、画素部に延在する各種配線の高速駆動が可能となる。
【０１３１】
また、パルス出力回路として、図５（Ａ）に示したパルス出力回路に、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、トランジスタ３７のソース及びドレインの他方、並びにトランジスタ３９のゲートに電気的に接続され、ゲートがリセット端子（Ｒｅｓｅｔ）に電気的に接続されたトランジスタ５０を付加した構成（図１３（Ａ）参照）を適用することが可能である。なお、当該リセット端子には、画素部に１枚の画像が形成された後の期間においてハイレベルの電位が入力され、その他の期間においてはロウレベルの電位が入力される。なお、トランジスタ５０は、ハイレベルの電位が入力されることでオン状態となるトランジスタである。これにより、各ノードの電位を初期化することができるので、誤動作を防止することが可能となる。なお、当該初期化を行う場合には、画素部に１枚の画像が形成される期間を経た後に初期化期間を設ける必要があることを付記する。また、画素部に１枚の画像を形成する期間後にバックライトを消灯する期間を設ける場合、当該消灯する期間において当該初期化を行うことが可能である。
【０１３２】
また、パルス出力回路として、図５（Ａ）に示したパルス出力回路に、ソース及びドレインの一方がトランジスタ３１のソース及びドレインの他方並びにトランジスタ３２のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ３３のゲート及びトランジスタ３８のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５１を付加した構成（図１３（Ｂ）参照）を適用することも可能である。なお、トランジスタ５１は、ノードＡの電位がハイレベルの電位となる期間（図３（Ｂ）〜（Ｄ）に示した期間ｔ１〜期間ｔ６）においてオフ状態となる。そのため、トランジスタ５１を付加した構成とすることで、期間ｔ１〜ｔ６において、トランジスタ３３のゲート及びトランジスタ３８のゲートと、トランジスタ３１のソース及びドレインの他方並びにトランジスタ３２のソース及びドレインの他方との電気的な接続を遮断することが可能となる。これにより、期間ｔ１〜期間ｔ６に含まれる期間において、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。
【０１３３】
また、パルス出力回路として、図１３（Ｂ）に示したパルス出力回路に、ソース及びドレインの一方がトランジスタ３３のゲート並びにトランジスタ５１のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ３８のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５２を付加した構成（図１４（Ａ）参照）を適用することも可能である。なお、上述したようにトランジスタ５２を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。特に、当該パルス出力回路がトランジスタ３３のソースとゲートとの容量結合のみによってノードＡの電位を上昇させる場合（図５（Ｄ）参照）、当該負荷の低減する効果が大きい。
【０１３４】
また、パルス出力回路として、図１４（Ａ）に示したパルス出力回路からトランジスタ５１を削除し、且つソース及びドレインの一方がトランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、並びにトランジスタ５２のソース及びドレインの一方に電気的に接続され、ソース及びドレインの他方がトランジスタ３３のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５３を付加した構成（図１４（Ｂ）参照）を適用することも可能である。なお、上述したようにトランジスタ５３を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。また、当該パルス出力回路に生じる不正パルスが、トランジスタ３３、３８のスイッチングに与える影響を軽減することが可能である。
【０１３５】
また、本実施の形態の液晶表示装置においては、バックライトユニットとして赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色を呈する光源を横に直線的に並べる構成（図１０及び図１１参照）について示したが、バックライトユニットの構成は、当該構成に限定されない。例えば、当該３色を呈する光源を３角配置しても良いし、当該３色を呈する光源を縦に直線的に並べてもよいし、赤（Ｒ）のバックライトユニット、緑（Ｇ）のバックライトユニット、及び青（Ｂ）のバックライトユニットを別途設けても良い。また、上述した液晶表示装置においては、バックライトとして直下型方式のバックライトを適用する構成（図１０及び図１１参照）について示したが、当該バックライトとしてエッジライト方式のバックライトを適用することも可能である。
【０１３６】
また、本実施の形態の液晶表示装置においては、選択信号の走査及びバックライトユニットの点灯を連続的に行う構成（図１２参照）について示したが、液晶表示装置の動作は、当該構成に限定されない。例えば、画素部において１枚の画像を形成する期間（図１２では、赤（Ｒ）を呈する光の透過を制御するための画像信号の入力〜バックライトユニットにおいて青（Ｂ）の光源が点灯される期間に相当する）の前後に、選択信号の走査及びバックライトユニットの点灯が行われない期間を設ける構成とすることが可能である。これにより、当該液晶表示装置において生じるカラーブレイクを抑制し、該液晶表示装置が表示する画質を向上させることが可能である。なお、選択信号の走査及びバックライトユニットの点灯の双方を行わない構成に変えて、選択信号の走査を行い各画素に対して光を透過させないための画像信号を入力する構成とすることも可能である。
【０１３７】
また、本実施の形態の液晶表示装置においては、画素部の特定の領域毎にバックライトユニットが有する３つの光源の１つ又は２つを点灯させる期間を設ける構成の他、バックライトユニットが有する３つの光源のすべてが点灯される期間を設ける構成とすることも可能である。この場合、液晶表示装置の表示輝度をさらに向上させること及び表示色調をさらに細分化させることが可能である。なお、赤（Ｒ）を呈する光の透過を制御するための画像信号の入力〜バックライトユニットにおける赤（Ｒ）の光源、緑（Ｇ）の光源、及び青（Ｂ）の光源の点灯までの動作によって画素部に１枚の画像が形成されることとする。
【０１３８】
また、本実施の形態の液晶表示装置においては、画素部の特定の領域毎にバックライトユニットを赤（Ｒ）→緑（Ｇ）→青（Ｂ）の順で点灯することで１枚の画像を形成する構成（図１２参照）について示したが、本実施の形態の液晶表示装置における光源の点灯順は当該順に限定されない。例えば、赤（Ｒ）→緑（Ｇ）→青（Ｂ）→［赤（Ｒ）及び緑（Ｇ）］→［緑（Ｇ）及び青（Ｂ）］→［青（Ｂ）及び赤（Ｒ）の順で点灯することで１枚の画像を形成する構成、青（Ｂ）→［青（Ｂ）及び緑（Ｇ）］→緑（Ｇ）→［緑（Ｇ）及び赤（Ｒ）］→赤（Ｒ）→［赤（Ｒ）及び青（Ｂ）］の順で点灯することで１枚の画像を形成する構成、青（Ｂ）→［青（Ｂ）及び赤（Ｒ）］→赤（Ｒ）→［赤（Ｒ）及び緑（Ｇ）］→緑（Ｇ）→［緑（Ｇ）及び青（Ｂ）］の順で点灯することで１枚の画像を形成する構成、青（Ｂ）→［赤（Ｒ）及び緑（Ｇ）］→緑（Ｇ）→［青（Ｂ）及び赤（Ｒ）］→赤（Ｒ）→［緑（Ｇ）及び青（Ｂ）］の順で点灯することで１枚の画像を形成する構成、青（Ｂ）→［赤（Ｒ）及び緑（Ｇ）］→［青（Ｂ）及び緑（Ｇ）］→赤（Ｒ）→緑（Ｇ）→［赤（Ｒ）及び青（Ｂ）］の順で点灯することで１枚の画像を形成する構成などとすることも可能である。なお、光源の点灯順に合わせて、特定の色を呈する光の透過を制御するための画像信号の入力順も適宜設計する必要があることは言うまでもない。
【０１３９】
また、本実施の形態の液晶表示装置においては、バックライトユニットが有する赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の光源のそれぞれが１回点灯することで１枚の画像を形成する構成（図１２参照）について示したが、本実施の形態の液晶表示装置における光源毎の点灯回数を異ならせることも可能である。例えば、視感度が高い赤（Ｒ）及び緑（Ｇ）を呈する光が２回点灯され、且つ視感度の低い青（Ｂ）が３回点灯されるように、バックライトユニットを点灯することで１枚の画像を形成する構成とすることも可能である。
【０１４０】
また、本実施の形態の液晶表示装置においては、バックライトとして赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の光源を組み合わせて用いる構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、任意の色を呈する光源を組み合わせてバックライトを構成することが可能である。例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）、若しくは赤（Ｒ）、緑（Ｇ）、青（Ｂ）、黄（Ｙ）の４色の光源を組み合わせて用いること、又はシアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の３色の光源を組み合わせて用いることなどが可能である。なお、バックライトユニットが白（Ｗ）を呈する光を発光する光源を有する場合は、白（Ｗ）を呈する光を混色によって形成するのではなく、当該光源を用いて白（Ｗ）を呈する光を形成することができる。当該光源は、発光効率が高いため、当該光源を用いてバックライトを構成することで、消費電力を低減することが可能である。また、バックライトユニットが補色の関係にある２色の光源を有する場合（例えば、青（Ｂ）と黄（Ｙ）の２色の光源を有する場合）、当該２色を呈する光を混色することで白（Ｗ）を呈する光を形成することも可能である。さらに、淡色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）、並びに濃色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の６色の光源を組み合わせて用いること、又は赤（Ｒ）、緑（Ｇ）、青（Ｂ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の６色の光源を組み合わせて用いることなども可能である。このように、より多種の光源を組み合わせて用いることで、当該液晶表示装置において表現できる色域を拡大し、画質を向上させることが可能である。
【０１４１】
なお、本実施の形態の変形例として述べた構成の複数を、本実施の形態の液晶表示装置に対して適用することも可能である。
【０１４２】
また、本実施の形態の内容又は該内容の一部を、他の実施の形態の内容又は該内容の一部と組み合わせることが可能である。
【０１４３】
（実施の形態２）
本実施の形態では、実施の形態１に示した液晶表示装置の具体的な構成について、説明する。
【０１４４】
＜トランジスタの具体例＞
まず、上述した液晶表示装置の画素部又は各種回路に用いられるトランジスタの具体例について図１５を参照して説明する。なお、当該液晶表示装置において、画素部及び各種回路のそれぞれに設けられるトランジスタは、同一構成を有するトランジスタを適用してもよいし、それぞれ異なる構成を有するトランジスタを適用してもよい。
【０１４５】
図１５（Ａ）に示すトランジスタ２４５０は、基板２４００上にゲート層２４０１が形成され、ゲート層２４０１上にゲート絶縁層２４０２が形成され、ゲート絶縁層２４０２上に半導体層２４０３が形成され、半導体層２４０３上に、ソース層２４０５ａ、及びドレイン層２４０５ｂが形成されている。また、半導体層２４０３、ソース層２４０５ａ、及びドレイン層２４０５ｂ上に絶縁層２４０７が形成されている。また、絶縁層２４０７上に保護絶縁層２４０９を形成してもよい。トランジスタ２４５０は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。
【０１４６】
図１５（Ｂ）に示すトランジスタ２４６０は、基板２４００上にゲート層２４０１が形成され、ゲート絶縁層２４０２上に半導体層２４０３が形成され、半導体層２４０３上にチャネル保護層２４０６が形成され、チャネル保護層２４０６及び半導体層２４０３上に、ソース層２４０５ａ、及びドレイン層２４０５ｂが形成されている。また、ソース層２４０５ａ、及びドレイン層２４０５ｂ上に保護絶縁層２４０９を形成してもよい。トランジスタ２４６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。
【０１４７】
図１５（Ｃ）に示すトランジスタ２４７０は、基板２４００上に下地層２４３６が形成され、下地層２４３６上に半導体層２４０３が形成され、半導体層２４０３、及び下地層２４３６上に、ソース層２４０５ａ、及びドレイン層２４０５ｂが形成され、半導体層２４０３、ソース層２４０５ａ、及びドレイン層２４０５ｂ上にゲート絶縁層２４０２が形成され、ゲート絶縁層２４０２上にゲート層２４０１が形成されている。また、ゲート層２４０１上に保護絶縁層２４０９を形成してもよい。トランジスタ２４７０は、トップゲート構造のトランジスタの一つである。
【０１４８】
図１５（Ｄ）に示すトランジスタ２４８０は、基板２４００上に、第１のゲート層２４１１が形成され、第１のゲート層２４１１上に第１のゲート絶縁層２４１３が形成され、第１のゲート絶縁層２４１３上に半導体層２４０３が形成され、半導体層２４０３、及び第１のゲート絶縁層２４１３上に、ソース層２４０５ａ、及びドレイン層２４０５ｂが形成されている。また、半導体層２４０３、ソース層２４０５ａ、及びドレイン層２４０５ｂ上に第２のゲート絶縁層２４１４が形成され、第２のゲート絶縁層２４１４上に第２のゲート層２４１２が形成されている。また、第２のゲート層２４１２上に保護絶縁層２４０９を形成してもよい。
【０１４９】
トランジスタ２４８０は、トランジスタ２４５０とトランジスタ２４７０を併せた構造を有する。第１のゲート層２４１１と第２のゲート層２４１２を電気的に接続して一つのゲート層として機能させることができる。また、第１のゲート層２４１１と第２のゲート層２４１２のうち、どちらか一方を単に「ゲート」と呼び、他方を「バックゲート」と呼ぶことがある。なお、トランジスタ２４８０において、バックゲートの電位を変化させることで、ゲートの電位によってスイッチングを制御する際のトランジスタ２４８０のしきい値電圧を変化させることができる。
【０１５０】
なお、基板２４００としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、表面に絶縁層が設けられた導電性基板、又はプラスチック基板、貼り合わせフィルム、繊維状の材料を含む紙、若しくは基材フィルムなどの可撓性基板などがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。
【０１５１】
また、ゲート層２４０１及び第１のゲート層２４１１としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１５２】
また、ゲート絶縁層２４０２、第１のゲート絶縁層２４１３、第２のゲート絶縁層２４１４としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであり、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであり、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。
【０１５３】
また、半導体層２４０３としては、シリコン（Ｓｉ）若しくはゲルマニウム（Ｇｅ）などの周期表第１４族元素を主構成元素とする材料、シリコンゲルマニウム（ＳｉＧｅ）若しくはガリウムヒ素（ＧａＡｓ）などの化合物、酸化亜鉛（ＺｎＯ）若しくはインジウム（Ｉｎ）及びガリウム（Ｇａ）を含む酸化亜鉛などの酸化物、又は半導体特性を示す有機化合物などの半導体材料を適用することができる。また、これらの半導体材料からなる層の積層構造を適用することもできる。
【０１５４】
さらに、半導体層２４０３としてシリコン（Ｓｉ）を適用する場合、当該半導体層２４０３の結晶状態は限定されない。すなわち、アモルファスシリコン、微結晶シリコン、多結晶シリコン、及び単結晶シリコンのいずれかを半導体層２４０３として適用することが可能である。なお、微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含んでいる。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。
【０１５５】
また、半導体層２４０３として酸化物（酸化物半導体）を適用する場合、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、二元系金属酸化物であるＩｎ−Ｇａ−Ｏ系酸化物半導体、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、または単元系金属酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体はＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【０１５６】
また、酸化物半導体として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどを選択することができる。
【０１５７】
また、ソース層２４０５ａ、ドレイン層２４０５ｂ、及び第２のゲート層２４１２としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１５８】
また、ソース層２４０５ａ、ドレイン層２４０５ｂ（これらと同じ層で形成される配線層を含む）となる導電膜は導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１５９】
なお、チャネル保護層２４０６としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１６０】
また、絶縁層２４０７としては、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１６１】
また、保護絶縁層２４０９としては、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、窒化酸化アルミニウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１６２】
また、下地層２４３６としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１６３】
なお、半導体層２４０３として酸化物半導体を適用する場合、該酸化物半導体に接する絶縁層（ここでは、ゲート絶縁層２４０２、絶縁層２４０７、チャネル保護層２４０６、下地層２４３６、第１のゲート絶縁層２４１３、第２のゲート絶縁層２４１４が相当する）としては、第１３族元素および酸素を含む絶縁材料を用いることが好ましい。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体に接する絶縁層に用いることで、酸化物半導体との界面の状態を良好に保つことができる。
【０１６４】
第１３族元素を含む絶縁材料とは、絶縁材料に一または複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示す。
【０１６５】
例えば、ガリウムを含有する酸化物半導体層に接して絶縁層を形成する場合に、絶縁層に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁層の界面特性を良好に保つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁層とを接して設けることにより、酸化物半導体層と絶縁層の界面における水素のパイルアップを低減することができる。なお、絶縁層に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁層を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という点においても好ましい。
【０１６６】
また、半導体層２４０３として酸化物半導体を適用する場合、該酸化物半導体に接する絶縁層は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルク（固相）に添加することをいう。なお、当該バルク（固相）の用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。
【０１６７】
例えば、当該絶縁層として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０１６８】
また、当該絶縁層として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０１６９】
また、当該絶縁層として酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。
【０１７０】
酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁層を形成することができる。このような領域を備える絶縁層と酸化物半導体層が接することにより、絶縁層中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、または酸化物半導体層と絶縁層の界面における酸素不足欠陥を低減し、酸化物半導体層をＩ型化またはＩ型に限りなく近い酸化物半導体とすることができる。
【０１７１】
なお、半導体層２４０３として酸化物半導体を適用する場合において、半導体層２４０３に接する絶縁層のうち、上層に位置する絶縁層及び下層に位置する絶縁層の一方のみを化学量論的組成比より酸素が多い領域を有する絶縁層とすることもできるが、両方の絶縁層を化学量論的組成比より酸素が多い領域を有する絶縁層とすることが好ましい。化学量論的組成比より酸素が多い領域を有する絶縁層を、半導体層２４０３に接する絶縁層の、上層及び下層に位置する絶縁層に用い、半導体層２４０３を挟む構成とすることで、上記効果をより高めることができる。
【０１７２】
また、半導体層２４０３として酸化物半導体を適用する場合において、半導体層２４０３の上層または下層に用いる絶縁層は、上層と下層で同じ構成元素を有する絶縁層としても良いし、異なる構成元素を有する絶縁層としても良い。例えば、上層と下層とも、組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとしても良いし、上層と下層の一方を組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成がＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしても良い。
【０１７３】
また、半導体層２４０３として酸化物半導体を適用する場合において、半導体層２４０３に接する絶縁層は、化学量論的組成比より酸素が多い領域を有する絶縁層の積層としても良い。例えば、半導体層２４０３の上層に組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい。なお、半導体層２４０３の下層を、化学量論的組成比より酸素が多い領域を有する絶縁層の積層としても良いし、半導体層２４０３の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁層の積層としても良い。
【０１７４】
＜画素レイアウトの具体例＞
次いで、上述した液晶表示装置の画素のレイアウトの具体例について図１６、１７を参照して説明する。なお、図１６は、図２に示した画素のレイアウトの上面図を示す図であり、図１７は、図１６に示すＡ−Ｂ線における断面図を示す図である。なお、図１６においては、液晶層、対向電極などの構成は割愛している。以下、具体的な構造について図１７を参照して説明する。
【０１７５】
トランジスタ１６は、基板２２０上に絶縁層２２１を介して設けられた導電層２２２と、導電層２２２上に設けられた絶縁層２２３と、導電層２２２上に絶縁層２２３を介して設けられた半導体層２２４と、半導体層２２４の一端上に設けられた導電層２２５ａと、半導体層２２４の他端上に設けられた導電層２２５ｂと、を有する。なお、導電層２２２は、ゲート層として機能し、絶縁層２２３は、ゲート絶縁層として機能し、導電層２２５ａ及び導電層２２５ｂの一方は、ソース層、他方はドレイン層として機能する。
【０１７６】
容量素子１７は、基板２２０上に絶縁層２２１を介して設けられた導電層２２６と、導電層２２６上に設けられた絶縁層２２７と、導電層２２６上に絶縁層２２７を介して設けられた導電層２２８と、を有する。なお、導電層２２６は、容量素子１７の一方の電極として機能し、絶縁層２２７は、容量素子１７の誘電体として機能し、導電層２２８は、容量素子１７の他方の電極として機能する。また、導電層２２６は、導電層２２２と同一材料からなり、絶縁層２２７は、絶縁層２２３と同一材料からなり、導電層２２８は、導電層２２５ａ及び導電層２２５ｂと同一材料からなる。また、導電層２２６は、導電層２２５ｂと電気的に接続されている。
【０１７７】
なお、トランジスタ１６及び容量素子１７上には、絶縁層２２９及び平坦化絶縁層２３０が設けられている。
【０１７８】
液晶素子１８は、平坦化絶縁層２３０上に設けられた透明導電層２３１と、対向基板２４０上に設けられた透明導電層２４１と、透明導電層２３１と透明導電層２４１に挟持された液晶層２５０と、を有する。なお、透明導電層２３１は、液晶素子１８の画素電極として機能し、透明導電層２４１は、液晶素子１８の対向電極として機能する。また、透明導電層２３１は、導電層２２５ｂ及び導電層２２６と電気的に接続されている。
【０１７９】
なお、透明導電層２３１と液晶層２５０の間、または透明導電層２４１と液晶層２５０の間に、配向膜を適宜設けても良い。配向膜は、ポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビングは、配向膜に接するように、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで、行うことができる。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜を直接形成することも可能である。
【０１８０】
また、液晶層２５０を形成するために行われる液晶の注入は、ディスペンサ式（滴下式）を用いても良いし、ディップ式（汲み上げ式）を用いていても良い。
【０１８１】
なお、対向基板２４０上には、画素間における液晶の配向の乱れに起因するディスクリネーションが視認されるのを防ぐため、又は、拡散した光が隣接する複数の画素に並行して入射するのを防ぐために、光を遮蔽することができる遮蔽層２４２が設けられている。遮蔽層２４２には、カーボンブラック、二酸化チタンよりも酸化数が小さい低原子価酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。また、クロムを用いた膜で、遮蔽層２４２を形成することも可能である。
【０１８２】
透明導電層２３１、及び透明導電層２４１は、例えば、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透光性を有する導電材料を用いることができる。
【０１８３】
なお、図１７では、透明導電層２３１と透明導電層２４１の間に液晶層２５０が挟持される構造を有する液晶素子を例に挙げて説明したが、本発明の一態様に係る液晶表示装置はこの構成に限定されない。ＩＰＳ型の液晶素子やブルー相を用いた液晶素子のように、一対の電極が共に一の基板に形成されていても良い。
【０１８４】
＜液晶表示装置の具体例＞
次いで、液晶表示装置のパネルの外観について、図１８を用いて説明する。図１８（Ａ）は、基板４００１と対向基板４００６とをシール材４００５によって接着させたパネルの上面図であり、図１８（Ｂ）は、図１８（Ａ）のＣ−Ｄ線における断面図に相当する。
【０１８５】
基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むように、シール材４００５が設けられている。また、画素部４００２、走査線駆動回路４００４の上に対向基板４００６が設けられている。よって、画素部４００２と走査線駆動回路４００４は、基板４００１とシール材４００５と対向基板４００６とによって、液晶４００７と共に封止されている。
【０１８６】
また、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、信号線駆動回路４００３が形成された基板４０２１が、実装されている。図１８（Ｂ）では、信号線駆動回路４００３に含まれるトランジスタ４００９を例示している。
【０１８７】
また、基板４００１上に設けられた画素部４００２、走査線駆動回路４００４は、トランジスタを複数有している。図１８（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０、トランジスタ４０２２を例示している。
【０１８８】
また、液晶素子４０１１が有する画素電極４０３０は、トランジスタ４０１０と電気的に接続されている。そして、液晶素子４０１１の対向電極４０３１は、対向基板４００６に形成されている。画素電極４０３０と対向電極４０３１と液晶４００７とが重なっている部分が、液晶素子４０１１に相当する。
【０１８９】
また、スペーサ４０３５が、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお、図１８（Ｂ）では、スペーサ４０３５が、絶縁膜をパターニングすることで形成されている場合を例示しているが、球状スペーサを用いていても良い。
【０１９０】
また、信号線駆動回路４００３、走査線駆動回路４００４、画素部４００２に与えられる各種信号及び電位は、引き回し配線４０１４及び引き回し配線４０１５を介して、接続端子４０１６から供給されている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０１９１】
なお、基板４００１、対向基板４００６、基板４０２１には、ガラス、セラミックス、プラスチックを用いることができる。プラスチックには、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムなどが含まれる。
【０１９２】
但し、液晶素子４０１１からの光の取り出し方向に位置する基板には、ガラス板、プラスチック、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０１９３】
図１９は、本発明の一態様に係る液晶表示装置の構造を示す、斜視図の一例である。図１９に示す液晶表示装置は、画素部を有するパネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、バックライトパネル１６０７と、回路基板１６０８と、信号線駆動回路の形成された基板１６１１とを有している。
【０１９４】
パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、バックライトパネル１６０７とは、順に積層されている。バックライトパネル１６０７は、複数のバックライトユニットで構成されたバックライト１６１２を有している。導光板１６０５内部に拡散されたバックライト１６１２からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板１６０４によって、パネル１６０１に照射される。
【０１９５】
なお、ここでは、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板は導光板１６０５とパネル１６０１の間に設けられていれば良い。よって、プリズムシート１６０３よりもパネル１６０１に近い側にのみ拡散板が設けられていても良いし、プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられていても良い。
【０１９６】
また、プリズムシート１６０３は、図１９に示した断面が鋸歯状の形状に限定されず、導光板１６０５からの光をパネル１６０１側に集光できる形状を有していれば良い。
【０１９７】
回路基板１６０８には、パネル１６０１に入力される各種信号を生成する回路、またはこれら信号に処理を施す回路などが設けられている。そして、図１９では、回路基板１６０８とパネル１６０１とが、ＣＯＦテープ１６０９を介して接続されている。また、信号線駆動回路の形成された基板１６１１が、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いてＣＯＦテープ１６０９に接続されている。
【０１９８】
図１９では、バックライト１６１２の駆動を制御する制御系の回路が回路基板１６０８に設けられており、該制御系の回路とバックライトパネル１６０７とがＦＰＣ１６１０を介して接続されている例を示している。ただし、上記制御系の回路はパネル１６０１に形成されていても良く、この場合はパネル１６０１とバックライトパネル１６０７とがＦＰＣなどにより接続されるようにする。
【０１９９】
＜液晶表示装置を搭載した各種電子機器について＞
以下では、本明細書で開示される液晶表示装置を搭載した電子機器の例について図２０を参照して説明する。
【０２００】
図２０（Ａ）は、ノート型のパーソナルコンピュータを示す図であり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４などによって構成されている。
【０２０１】
図２０（Ｂ）は、携帯情報端末（ＰＤＡ）を示す図であり、本体２２１１には表示部２２１３と、外部インターフェイス２２１５と、操作ボタン２２１４等が設けられている。また、操作用の付属品としてスタイラス２２１２がある。
【０２０２】
図２０（Ｃ）は、電子書籍２２２０を示す図である。電子書籍２２２０は、筐体２２２１および筐体２２２３の２つの筐体で構成されている。筐体２２２１および筐体２２２３は、軸部２２３７により一体とされており、該軸部２２３７を軸として開閉動作を行うことができる。このような構成により、電子書籍２２２０は、紙の書籍のように用いることが可能である。
【０２０３】
筐体２２２１には表示部２２２５が組み込まれ、筐体２２２３には表示部２２２７が組み込まれている。表示部２２２５および表示部２２２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２０（Ｃ）では表示部２２２５）に文章を表示し、左側の表示部（図２０（Ｃ）では表示部２２２７）に画像を表示することができる。
【０２０４】
また、図２０（Ｃ）では、筐体２２２１に操作部などを備えた例を示している。例えば、筐体２２２１は、電源２２３１、操作キー２２３３、スピーカー２２３５などを備えている。操作キー２２３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２２２０は、電子辞書としての機能を持たせた構成としてもよい。
【０２０５】
また、電子書籍２２２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２０６】
図２０（Ｄ）は、携帯電話機を示す図である。当該携帯電話機は、筐体２２４０および筐体２２４１の二つの筐体で構成されている。筐体２２４１は、表示パネル２２４２、スピーカー２２４３、マイクロフォン２２４４、ポインティングデバイス２２４６、カメラ用レンズ２２４７、外部接続端子２２４８などを備えている。また、筐体２２４０は、当該携帯電話機の充電を行う太陽電池セル２２４９、外部メモリスロット２２５０などを備えている。また、アンテナは筐体２２４１内部に内蔵されている。
【０２０７】
表示パネル２２４２はタッチパネル機能を備えており、図２０（Ｄ）には映像表示されている複数の操作キー２２４５を点線で示している。なお、当該携帯電話は、太陽電池セル２２４９から出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすることもできる。
【０２０８】
表示パネル２２４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２２４２と同一面上にカメラ用レンズ２２４７を備えているため、テレビ電話が可能である。スピーカー２２４３およびマイクロフォン２２４４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２２４０と筐体２２４１はスライドし、図２０（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０２０９】
外部接続端子２２４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット２２５０に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０２１０】
図２０（Ｅ）は、デジタルカメラを示す図である。当該デジタルカメラは、本体２２６１、表示部（Ａ）２２６７、接眼部２２６３、操作スイッチ２２６４、表示部（Ｂ）２２６５、バッテリー２２６６などによって構成されている。
【０２１１】
図２０（Ｆ）は、テレビジョン装置を示す図である。テレビジョン装置２２７０では、筐体２２７１に表示部２２７３が組み込まれている。表示部２２７３により、映像を表示することが可能である。なお、ここでは、スタンド２２７５により筐体２２７１を支持した構成を示している。
【０２１２】
テレビジョン装置２２７０の操作は、筐体２２７１が備える操作スイッチや、別体のリモコン操作機２２８０により行うことができる。リモコン操作機２２８０が備える操作キー２２７９により、チャンネルや音量の操作を行うことができ、表示部２２７３に表示される映像を操作することができる。また、リモコン操作機２２８０に、当該リモコン操作機２２８０から出力する情報を表示する表示部２２７７を設ける構成としてもよい。
【０２１３】
なお、テレビジョン装置２２７０は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことが可能である。
【符号の説明】
【０２１４】
１０ 画素部
１０ｅ 範囲
１０ｆ 範囲
１０ｇ 範囲
１１ 走査線駆動回路
１１ｅ 走査線駆動回路
１１ｆ 走査線駆動回路
１１ｇ 走査線駆動回路
１２ 信号線駆動回路
１３ 走査線
１４ 信号線
１５ 画素
１６ トランジスタ
１７ 容量素子
１８ 液晶素子
２０ パルス出力回路
２１ 端子
２２ 端子
２３ 端子
２４ 端子
２５ 端子
２６ 端子
２７ 端子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ バックライトパネル
４０ｅ 範囲
４０ｆ 範囲
４０ｇ 範囲
４１ バックライトアレイ
４２ バックライトユニット
５０ トランジスタ
５１ トランジスタ
５２ トランジスタ
５３ トランジスタ
１０１ｅ 領域
１０１ｆ 領域
１０２ｅ 領域
１０２ｆ 領域
１０３ｅ 領域
１０３ｆ 領域
１２０ シフトレジスタ
１２１ トランジスタ
２２０ 基板
２２１ 絶縁層
２２２ 導電層
２２３ 絶縁層
２２４ 半導体層
２２５ａ 導電層
２２５ｂ 導電層
２２６ 導電層
２２７ 絶縁層
２２８ 導電層
２２９ 絶縁層
２３０ 平坦化絶縁層
２３１ 透明導電層
２４０ 対向基板
２４１ 透明導電層
２４２ 遮蔽層
２５０ 液晶層
１６０１ パネル
１６０２ 拡散板
１６０３ プリズムシート
１６０４ 拡散板
１６０５ 導光板
１６０７ バックライトパネル
１６０８ 回路基板
１６０９ ＣＯＦテープ
１６１０ ＦＰＣ
１６１１ 基板
１６１２ バックライト
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２１１ 本体
２２１２ スタイラス
２２１３ 表示部
２２１４ 操作ボタン
２２１５ 外部インターフェイス
２２２０ 電子書籍
２２２１ 筐体
２２２３ 筐体
２２２５ 表示部
２２２７ 表示部
２２３１ 電源
２２３３ 操作キー
２２３５ スピーカー
２２３７ 軸部
２２４０ 筐体
２２４１ 筐体
２２４２ 表示パネル
２２４３ スピーカー
２２４４ マイクロフォン
２２４５ 操作キー
２２４６ ポインティングデバイス
２２４７ カメラ用レンズ
２２４８ 外部接続端子
２２４９ 太陽電池セル
２２５０ 外部メモリスロット
２２６１ 本体
２２６３ 接眼部
２２６４ 操作スイッチ
２２６５ 表示部
２２６６ バッテリー
２２６７ 表示部
２２７０ テレビジョン装置
２２７１ 筐体
２２７３ 表示部
２２７５ スタンド
２２７７ 表示部
２２７９ 操作キー
２２８０ リモコン操作機
２４００ 基板
２４０１ ゲート層
２４０２ ゲート絶縁層
２４０３ 半導体層
２４０５ａ ソース層
２４０５ｂ ドレイン層
２４０６ チャネル保護層
２４０７ 絶縁層
２４０９ 保護絶縁層
２４１１ ゲート層
２４１２ ゲート層
２４１３ ゲート絶縁層
２４１４ ゲート絶縁層
２４３６ 下地層
２４５０ トランジスタ
２４６０ トランジスタ
２４７０ トランジスタ
２４８０ トランジスタ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 対向基板
４００７ 液晶
４００９ トランジスタ
４０１０ トランジスタ
４０１１ 液晶素子
４０１４ 配線
４０１５ 配線
４０１６ 接続端子
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２１ 基板
４０２２ トランジスタ
４０３０ 画素電極
４０３１ 対向電極
４０３５ スペーサ
【技術分野】
【０００１】
本発明は、液晶表示装置の駆動方法に関する。特に、フィールドシーケンシャル方式によって表示を行う液晶表示装置の駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置の表示方法として、カラーフィルター方式及びフィールドシーケンシャル方式が知られている。前者によって表示を行う液晶表示装置では、各画素に、特定の色を呈する波長の光のみを透過するカラーフィルター（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））を有する複数の副画素が設けられる。そして、副画素毎に白色光の透過を制御し、且つ画素毎に複数の色を混色することで所望の色を形成している。一方、後者によって表示を行う液晶表示装置では、異なる色を呈する複数の光源（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））が設けられる。そして、当該異なる色を呈する複数の光源のそれぞれが点滅を繰り返し、且つ画素毎にそれぞれの色を呈する光の透過を制御することで所望の色を形成している。すなわち、前者は、特定の色を呈する光毎に面積分割することで所望の色を形成する方式であり、後者は、特定の色を呈する光毎に時間分割することで所望の色を形成する方式である。
【０００３】
フィールドシーケンシャル方式によって表示を行う液晶表示装置は、カラーフィルター方式によって表示を行う液晶表示装置と比較し、以下の利点を有する。まず、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、各画素に副画素を設ける必要がない。そのため、開口率を向上させること又は画素数を増加させることが可能である。加えて、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、カラーフィルターを設ける必要がない。つまり、当該カラーフィルターにおける光吸収による光の損失がない。そのため、透過率を向上させること及び消費電力を低減することが可能である。
【０００４】
特許文献１では、フィールドシーケンシャル方式によって表示を行う液晶表示装置が開示されている。具体的には、各画素に、画像信号の入力を制御するトランジスタと、該画像信号を保持する信号保持容量と、該信号保持容量から表示画素容量への電荷の移動を制御するトランジスタとが設けられた液晶表示装置が開示されている。当該構成を有する液晶表示装置は、信号保持容量に対する画像信号の入力と、表示画素容量が保持する電荷に応じた表示とを並行して行うことが可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−４２４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したように、フィールドシーケンシャル方式によって表示を行う液晶表示装置では色情報が時間分割される。そのため、利用者の瞬きなど短時間の表示の遮りに起因して特定の表示情報が欠落することや、視点の移動にともなう特定の表示情報が過多になることによって、当該利用者に視認される表示が本来の表示情報に基づく表示から変化（劣化）すること（カラーブレイク、色割れともいう）がある。
【０００７】
そこで、本発明の一態様は、フィールドシーケンシャル方式によって表示を行う液晶表示装置の画質の低下を抑制することを課題の一とする。
【課題を解決するための手段】
【０００８】
光の透過を制御する画素を複数備える液晶表示装置の画素部を、複数の画素を有する複数の領域と、その領域を複数有する複数の範囲に区切る構成とする。まず、第１の領域に配設された複数の画素に画像信号を入力する。第１の領域に画像信号を入力した後、当該領域の一方に隣接する第２の領域に配設された複数の画素に画像信号を入力する。且つそれぞれの領域に画像信号を入力し終える度に第１の色を呈する光を照射する。連続する複数の領域をこのように駆動し、且つそれぞれの領域にフィールドシーケンシャル方式を適用することで、液晶表示装置に映像を表示できる。なお、当該表示装置の利用者には、第１の色を呈する光が第１の領域から第２の領域に移動しながら映像を描くように見える。
【０００９】
このような方法で駆動する表示装置において、発明者は特定の色を呈する光を照射する領域が移動する方向と、視線の動きが相対的に一致する場合に、カラーブレイクが顕著に認められることに着眼した。
【００１０】
フィールドシーケンシャル方式は、画像を異なる色を呈する光に時間分割し、それぞれの光の透過を制御してカラー表示を行う。従って、利用者が視線を移動することにより、第１の色を呈する光が他の色を呈する光よりも長時間連続して視野に入射することになる。その結果、本来の表示情報に基づく表示から変化（劣化）した表示を利用者が認知してしまう。
【００１１】
そこで、液晶表示装置の画素部に第１の範囲と第２の範囲を設け、第１の範囲においては第１の領域に配設された複数の画素に画像信号を入力する。次いで第１の領域の一方（例えば行番号の大きな側）に隣接する第２の領域に配設された複数の画素に画像信号を入力し、且つそれぞれの領域に画像信号を入力し終える度に第１の色を呈する光を照射する。また、第２の範囲においては第４の領域に配設された複数の画素に画像信号を入力する。次いで第４の領域の他方（例えば行番号の小さな側）に隣接する第３の領域に配設された複数の画素に画像信号を入力し、且つそれぞれの領域に画像信号を入力し終える度に第１の色又は異なる色を呈する光を照射する構成とする。このように画素部を複数の範囲に分けて第１の色又は異なる色を呈する光が相反する方向に移動しながら映像を描くように、液晶表示装置を駆動すればよい。
【００１２】
すなわち、本発明の一態様は、異なる色を呈して点滅を繰り返す光源を複数備えたバックライトパネルと、前記バックライトパネルの前方にｍ行ｎ列（ｍ、ｎは、４以上の自然数）のマトリクス状に複数配設された光の透過を制御する画素を備える液晶表示装置の駆動方法であって、１行目乃至Ａ行目（Ａは、ｍ／２以下の自然数）の画素が配設された第１の範囲に対して第１の色を呈する光の透過を制御するための画像信号と、Ａ＋１行目乃至２Ａ行目の画素が配設された第２の範囲に対して第２の色を呈する光の透過を制御するための画像信号を入力する期間に関する。具体的には、１行目乃至Ｂ行目（Ｂは、Ａ／２以下の自然数）の画素が配設された第１の領域に第１の色を呈する光の透過を制御するための画像信号を入力するステップに続いて第１の領域に第１の色を呈する光を照射すると共にＢ＋１行目乃至２Ｂ行目の画素が配設された第２の領域に光の透過を制御するための画像信号を入力するステップと、（２Ａ−Ｂ＋１）行目乃至２Ａ行目の画素が配設された第４の領域に第２の色を呈する光の透過を制御するための画像信号を入力するステップに続いて、第４の領域に第２の色を呈する光を照射すると共に（２Ａ−２Ｂ＋１）行目乃至２Ａ−Ｂ行目の画素が配設された第３の領域に第２の色を呈する光の透過を制御するための画像信号を入力するステップを備える液晶表示装置の駆動方法である。
【００１３】
上記本発明の一態様によれば、利用者には、第１の範囲においては第１の色を呈する光が第１の領域から第２の領域に向けて移動しながら映像を描くように見える。その結果、利用者が第１の領域から第２の領域に向けて視線を移動すると、第１の色を呈する光が描く映像を他の色を呈する光よりも長時間観察することになる。一方、第２の範囲においては第２の色を呈する光が第４の領域から第３の領域に向けて移動しながら映像を描くように見える。その結果、利用者が第４の領域から第３の領域に向かう方向に視線を移動すると、第２の色を呈する光が描く映像を他の色を呈する光よりも長時間観察することになる。
【００１４】
本発明の一態様の液晶表示装置の画素部は、第１の範囲と第２の範囲を接して備える。そのため、第１の領域から第２の領域に向かう方向に視線を動かす場合、視線が第１の範囲を移動する間は第１の色を呈する光が描く映像を長時間観察することになる。しかし、視線が第２の範囲に入ると、いずれの色を呈する光が描く映像も視線の動きと一致することがないため、いずれの色を呈する光が描く映像も万遍なく観察することになる。同様に、第４の領域から第３の領域に向かう方向に視線を動かす場合、視線が第２の範囲を移動する間は第２の色を呈する光が描く映像を長時間観察することになる。しかし、視線が第１の範囲に入ると、いずれの色を呈する光が描く映像も視線の動きと一致することがないため、いずれの色を呈する光が描く映像も万遍なく観察することになる。
【００１５】
このように、特定の色を呈する光が一の方向に移動しながら映像を描く範囲が、同一又は異なる色を呈する光が一の方向と相反する方向に移動しながら映像を描く範囲で分断される構成とすることで、利用者の視野に特定の色を呈する光が連続して入射する時間を短く、またはその範囲を狭くすることができる。このような構成とすることで、利用者に特定の色を呈する光を含む表示情報が過多に認識される時間、または範囲を狭め、当該利用者に視認される表示品位の低下を抑制することができる。
【００１６】
特に、画素部が視野の広い範囲を占める場合、例えば大型の表示装置などにおいて、利用者の視野に特定の色を呈する光が連続して入射する範囲を狭くすることができる。その結果、当該利用者に視認される表示品位の低下を抑制して画質を向上できる。
【００１７】
また、本発明の一態様は、異なる色を呈して点滅を繰り返す光源を複数備えたバックライトパネルと、前記バックライトパネルの前方にｍ行ｎ列（ｍ、ｎは、４以上の自然数）のマトリクス状に複数配設された光の透過を制御する画素を備える液晶表示装置の駆動方法であって、１行目乃至Ａ行目（Ａは、ｍ／２以下の自然数）を備える第１の範囲に配設された複数の画素に対して第１の色を呈する光の透過を制御するための画像信号と、Ａ＋１行目乃至２Ａ行目を備える第２の範囲に配設された複数の画素に対して第２の色を呈する光の透過を制御するための画像信号を入力する期間に関する。具体的には、１行目乃至Ｂ行目（Ｂは、Ａ／２以下の自然数）を備える第１の領域に配設された複数の画素と、（２Ａ−Ｂ＋１）行目乃至２Ａ行目を備える第４の領域に配設された複数の画素に光の透過を制御するための画像信号を入力する第１のステップに続いて、上述の第１の領域に第１の色を呈する光と、上述の第４の領域に第２の色を呈する光を同時に照射すると共に、Ｂ＋１行目乃至２Ｂ行目を備える第２の領域に配設された複数の画素と、（２Ａ−２Ｂ＋１）行目乃至２Ａ−Ｂ行目を備える第３の領域に配設された複数の画素に光の透過を制御するための画像信号を入力する第２のステップを備える。さらに、第２のステップに続いて上述の第２の領域に第１の色を呈する光と、上述の第３の領域に第２の色を呈する光を同時に照射する第３のステップを備える液晶表示装置の駆動方法である。
【００１８】
このように、一の方向に第１の色を呈する光が移動しながら映像を描く範囲を、一の方向と相反する方向に同一又は異なる色を呈する光が移動しながら映像を描く範囲で分断する構成にすることにより、利用者の視野に第１の色を呈する光が連続して入射する時間を短く、または範囲を狭くすることができる。このような構成とすることで、特定の表示情報が過多になることを防ぎ、当該利用者に視認される表示品位の低下を抑制することができ、依って表示画像の画質を向上できる。
【００１９】
特に、大型の表示装置のように画素部が視野の広い範囲を占める場合において、利用者の視野に特定の色を呈する光が連続して入射する範囲を狭くすることができる。その結果、当該利用者に視認される表示品位の低下を抑制して画質を向上できる。
【００２０】
また、本発明の一態様は、第１の色を呈する光と、第２の色を呈する光が同じ色を呈する光である上述の液晶表示装置の駆動方法である。
【００２１】
このような方法を用いることで、同じ色を呈する光でＡ行目とＡ＋１行目を照射するため、バックライトパネルから照射される異なる色を呈する光が液晶表示装置の画素部で混色する現象を防ぐことができる。
【発明の効果】
【００２２】
本発明の一態様の液晶表示装置は、画素部全面において画像信号の入力及びバックライトの点灯を順次行うのではなく、画素部の特定の領域毎に画像信号の入力及びバックライトの点灯を順次行うことが可能である。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させることなどが可能になる。その結果、当該液晶表示装置において生じるカラーブレイクなどの表示劣化を抑制し、画質を向上させることが可能である。
【００２３】
また、一の方向に特定の色を呈する光が移動しながら映像を描く範囲が、一の方向と相反する方向に同一又は異なる色を呈する光が移動しながら映像を描く範囲で分断される構成とすることにより、利用者の視野に特定の色を呈する光が連続して入射する時間を短く、または範囲を狭くすることができる。このような構成とすることで、特定の表示情報が過多になることを防ぎ、当該利用者に視認される表示品位の低下を抑制することができ、依って表示画像の画質を向上できる。
【図面の簡単な説明】
【００２４】
【図１】液晶表示装置の構成例を示す図。
【図２】画素の構成例を示す図。
【図３】（Ａ）走査線駆動回路の構成例を示す図、（Ｂ）走査線駆動回路で用いられる信号の一例を示すタイミングチャート、（Ｃ）パルス出力回路の構成例を示す図。
【図４】（Ａ）走査線駆動回路の構成例を示す図、（Ｂ）走査線駆動回路で用いられる信号の一例を示すタイミングチャート、（Ｃ）パルス出力回路の構成例を示す図。
【図５】（Ａ）パルス出力回路の一例を示す回路図、（Ｂ）〜（Ｄ）パルス出力回路の動作の一例を示すタイミングチャート。
【図６】（Ａ）〜（Ｃ）パルス出力回路の動作の一例を示すタイミングチャート。
【図７】（Ａ）〜（Ｃ）パルス出力回路の動作の一例を示すタイミングチャート。
【図８】信号線駆動回路の構成例を示す図。
【図９】信号線駆動回路の動作の一例を示すタイミングチャート。
【図１０】バックライトの構成例を示す図。
【図１１】バックライトの構成例を示す図。
【図１２】液晶表示装置の動作例を説明する図。
【図１３】（Ａ）、（Ｂ）パルス出力回路の一例を示す回路図。
【図１４】（Ａ）、（Ｂ）パルス出力回路の一例を示す回路図。
【図１５】トランジスタの構成例を示す図。
【図１６】画素のレイアウトの具体例を示す上面図。
【図１７】画素のレイアウトの具体例を示す断面図。
【図１８】液晶表示装置の具体例を示す（Ａ）上面図、及び（Ｂ）断面図。
【図１９】液晶表示装置の具体例を示す斜視図。
【図２０】（Ａ）〜（Ｆ）電子機器の一例を示す図。
【発明を実施するための形態】
【００２５】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２６】
（実施の形態１）
本実施の形態では、本発明の一態様の液晶表示装置について図１〜図１４を参照して説明する。
【００２７】
＜液晶表示装置の構成例＞
図１は、液晶表示装置の構成例を示す図である。図１に示す液晶表示装置は、画素部１０と、走査線駆動回路１１と、信号線駆動回路１２と、各々が平行又は略平行に配設され、且つ走査線駆動回路１１によって電位が制御されるｍ本の走査線１３と、各々が平行又は略平行に配設され、且つ信号線駆動回路１２によって電位が制御される、３ｎ本の信号線１４を有する。
【００２８】
さらに、画素部１０は３つの範囲（範囲１０ｅ〜範囲１０ｇ）に分割され、範囲１０ｅにはｅ行ｎ列の画素が、範囲１０ｆにはｆ行ｎ列の画素が、範囲１０ｇにはｇ行ｎ列の画素がそれぞれマトリクス状に配設されている。また、それぞれの範囲は３つの領域に分割される。例えば、範囲１０ｅは領域１０１ｅ〜領域１０３ｅに分割される。
【００２９】
なお、各走査線１３は、画素部１０においてｍ行ｎ列に配設された複数の画素のうち、いずれかの行に配設されたｎ個の画素に電気的に接続される。また、３ｎ本の信号線１４のうちｎ本は範囲１０ｅに配設された複数の画素のうちいずれかの列に配設されたｅ個の画素に電気的に接続され、他のｎ本は範囲１０ｆに配設された複数の画素のうちいずれかの列に配設されたｆ個の画素に電気的に接続され、残りのｎ本は範囲１０ｇに配設された複数の画素のうちいずれかの列に配設されたｇ個の画素に電気的に接続される。すなわち、ｅ、ｆ、及びｇの和はｍと等しい（ｅ＋ｆ＋ｇ＝ｍ）。
【００３０】
図２は、図１に示す液晶表示装置が有する画素１５の回路図の一例を示す図である。図２に示す画素１５は、ゲートが走査線１３に電気的に接続され、ソース及びドレインの一方が信号線１４に電気的に接続されたトランジスタ１６と、一方の電極がトランジスタ１６のソース及びドレインの他方に電気的に接続され、他方の電極が容量電位を供給する配線（容量配線ともいう）に電気的に接続された容量素子１７と、一方の電極（画素電極ともいう）がトランジスタ１６のソース及びドレインの他方及び容量素子１７の一方の電極に電気的に接続され、他方の電極（対向電極ともいう）が対向電位を供給する配線に電気的に接続された液晶素子１８と、を有する。なお、トランジスタ１６は、ｎチャネル型のトランジスタである。また、容量電位と対向電位を同一の電位とすることが可能である。
【００３１】
次に、走査線駆動回路１１ｅ、走査線駆動回路１１ｆ、及び走査線駆動回路１１ｇの構成例を説明する。走査線駆動回路１１ｅは、１行目の走査線１３＿１からｅ行目の走査線１３＿ｅに向かう順番に、各走査線を介して画素に選択信号を出力する。また、走査線駆動回路１１ｆは、ｅ＋ｆ行目の走査線１３＿ｅ＋ｆからｅ＋１行目の走査線１３＿ｅ＋１に向かう順番に、各走査線を介して画素に選択信号を出力する。また、走査線駆動回路１１ｇは、ｅ＋ｆ＋１行目の走査線１３＿ｅ＋ｆ＋１からｍ行目の走査線１３＿ｍに向かう順番に、各走査線を介して画素に選択信号を出力する。すなわち、走査線駆動回路１１ｆは、走査線駆動回路１１ｅ、及び走査線駆動回路１１ｇとシフト方向が逆になる構成を備えている。
【００３２】
＜走査線駆動回路１１ｅの構成例＞
図３（Ａ）は、図１に示す液晶表示装置が有する走査線駆動回路１１ｅの構成例を示す図である。なお、本実施の形態では走査線駆動回路１１ｇには走査線駆動回路１１ｅと同様の構成の走査線駆動回路を適用するものとし、詳細な説明を割愛する。図３（Ａ）に示す走査線駆動回路１１ｅは、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線と、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線乃至第６のパルス幅制御信号（ＰＷＣ６）を供給する配線と、１行目に配設された走査線１３に電気的に接続された第１のパルス出力回路２０＿１、乃至、ｅ行目に配設された走査線１３に電気的に接続された第ｅのパルス出力回路２０＿ｅと、を有する。なお、ここでは、第１のパルス出力回路２０＿１〜第ｋのパルス出力回路２０＿ｋ（ｋは、ｅ／２未満の４の倍数）が、領域１０１ｅに配設された走査線１３に電気的に接続され、第ｋ＋１のパルス出力回路２０＿ｋ＋１〜第２ｋのパルス出力回路２０＿２ｋが、領域１０２ｅに配設された走査線１３に電気的に接続され、第２ｋ＋１のパルス出力回路２０＿２ｋ＋１〜第ｅのパルス出力回路２０＿ｅが領域１０３ｅに配設された走査線１３に電気的に接続されることとする。また、第１のパルス出力回路２０＿１乃至第ｅのパルス出力回路２０＿ｅは、第１のパルス出力回路２０＿１に入力される走査線駆動回路用スタートパルス（ＧＳＰ）をきっかけとしてシフト期間毎にシフトパルスを順次シフトする機能を有する。さらに、第１のパルス出力回路２０＿１乃至第ｅのパルス出力回路２０＿ｅにおいて複数のシフトパルスのシフトを並行して行うことが可能である。すなわち、第１のパルス出力回路２０＿１乃至第ｅのパルス出力回路２０＿ｅにおいてシフトパルスのシフトが行われている期間内であっても、第１のパルス出力回路２０＿１に走査線駆動回路用スタートパルス（ＧＳＰ）を入力することが可能である。
【００３３】
図３（Ｂ）は、上記信号の具体的な波形の一例を示す図である。図３（Ｂ）に示す第１の走査線駆動回路用クロック信号（ＧＣＫ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／４の信号である。また、第２の走査線駆動回路用クロック信号（ＧＣＫ２）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／４周期分位相がずれた信号であり、第３の走査線駆動回路用クロック信号（ＧＣＫ３）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／２周期分位相がずれた信号であり、第４の走査線駆動回路用クロック信号（ＧＣＫ４）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から３／４周期分位相がずれた信号である。第１のパルス幅制御信号（ＰＷＣ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／３の信号である。また、第２のパルス幅制御信号（ＰＷＣ２）は、第１のパルス幅制御信号（ＰＷＣ１）から１／６周期分位相がずれた信号であり、第３のパルス幅制御信号（ＰＷＣ３）は、第１のパルス幅制御信号（ＰＷＣ１）から１／３周期分位相がずれた信号であり、第４のパルス幅制御信号（ＰＷＣ４）は、第１のパルス幅制御信号（ＰＷＣ１）から１／２周期分位相がずれた信号であり、第５のパルス幅制御信号（ＰＷＣ５）は、第１のパルス幅制御信号（ＰＷＣ１）から２／３周期分位相がずれた信号であり、第６のパルス幅制御信号（ＰＷＣ６）は、第１のパルス幅制御信号（ＰＷＣ１）から５／６周期分位相がずれた信号である。なお、ここでは、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）のパルス幅と第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の比は、３：２とする。
【００３４】
上述した液晶表示装置においては、第１のパルス出力回路２０＿１乃至第ｅのパルス出力回路２０＿ｅとして、同一の構成を有する回路を適用することができる。ただし、パルス出力回路が有する複数の端子の電気的な接続関係は、パルス出力回路毎に異なる。具体的な接続関係について図３（Ａ）、（Ｃ）を参照して説明する。
【００３５】
第１のパルス出力回路２０＿１乃至第ｅのパルス出力回路２０＿ｅのそれぞれは、端子２１〜端子２７を有する。なお、端子２１〜端子２４及び端子２６は入力端子であり、端子２５及び端子２７は出力端子である。
【００３６】
まず、端子２１について述べる。第１のパルス出力回路２０＿１の端子２１は、走査線駆動回路用スタートパルス（ＧＳＰ）を供給する配線に電気的に接続され、第２のパルス出力回路２０＿２〜第ｅのパルス出力回路２０＿ｅの端子２１は、前段のパルス出力回路の端子２７に電気的に接続される。
【００３７】
次いで、端子２２について述べる。第（ｅ＋ｆ＋４−４ａ）のパルス出力回路（ａは、ｅ／４以下の自然数）の端子２２は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋３−４ａ）のパルス出力回路の端子２２は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋２−４ａ）のパルス出力回路の端子２２は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋１−４ａ）のパルス出力回路の端子２２は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続される。
【００３８】
次いで、端子２３について述べる。第（ｅ＋ｆ＋４−４ａ）のパルス出力回路の端子２３は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋３−４ａ）のパルス出力回路の端子２３は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋２−４ａ）のパルス出力回路の端子２３は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋１−４ａ）のパルス出力回路の端子２３は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に電気的に接続される。
【００３９】
次いで、端子２４について述べる。第（２ｂ−１）のパルス出力回路（ｂは、ｋ／２以下の自然数）の端子２４は、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線に電気的に接続され、第２ｂのパルス出力回路の端子２４は、第４のパルス幅制御信号（ＰＷＣ４）を供給する配線に電気的に接続され、第（２ｃ−１）のパルス出力回路（ｃは、（ｋ／２＋１）以上ｋ以下の自然数）の端子２４は、第２のパルス幅制御信号（ＰＷＣ２）を供給する配線に電気的に接続され、第２ｃのパルス出力回路の端子２４は、第５のパルス幅制御信号（ＰＷＣ５）を供給する配線に電気的に接続され、第（２ｄ−１）のパルス出力回路（ｄは、（ｋ＋１）以上ｅ／２以下の自然数）の端子２４は、第３のパルス幅制御信号（ＰＷＣ３）を供給する配線に電気的に接続され、第２ｄのパルス出力回路の端子２４は、第６のパルス幅制御信号（ＰＷＣ６）を供給する配線に電気的に接続される。
【００４０】
次いで、端子２５について述べる。第ｘのパルス出力回路（ｘは、ｅ以下の自然数）の端子２５は、ｘ行目に配設された走査線１３＿ｘに電気的に接続される。
【００４１】
次いで、端子２６について述べる。第ｙのパルス出力回路（ｙは、ｅ−１以下の自然数）の端子２６は、第（ｙ＋１）のパルス出力回路の端子２７に電気的に接続され、第ｅのパルス出力回路の端子２６は、第ｅのパルス出力回路用ストップ信号（ＳＴＰ）を供給する配線に電気的に接続される。なお、第ｅのパルス出力回路用ストップ信号（ＳＴＰ）は、仮に第（ｅ＋１）のパルス出力回路が設けられていれば、当該第（ｅ＋１）のパルス出力回路の端子２７から出力される信号に相当する信号である。具体的には、これらの信号は、実際にダミー回路として第（ｅ＋１）のパルス出力回路を設けること、又は外部から当該信号を直接入力することなどによって第ｅのパルス出力回路に供給することができる。
【００４２】
各パルス出力回路の端子２７の接続関係は既出である。そのため、ここでは前述の説明を援用することとする。
【００４３】
＜走査線駆動回路１１ｆの構成例＞
図４（Ａ）は、図１に示す液晶表示装置が有する走査線駆動回路１１ｆの構成例を示す図である。図４（Ａ）に示す走査線駆動回路１１ｆは、ｅ＋ｆ行目の走査線１３＿ｅ＋ｆからｅ＋１行目の走査線１３＿ｅ＋１に向かう順番に、各走査線を介して画素に選択信号を出力するように、図３（Ａ）に示す走査線駆動回路１１ｅを反転した構成を備える。
【００４４】
図４（Ａ）に示す走査線駆動回路１１ｆは、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線と、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線乃至第６のパルス幅制御信号（ＰＷＣ６）を供給する配線と、ｅ＋１行目に配設された走査線１３に電気的に接続された第ｅ＋１のパルス出力回路２０＿ｅ＋１、乃至ｅ＋ｆ行目に配設された走査線１３に電気的に接続された第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆと、を有する。なお、ここでは、第ｅ＋１のパルス出力回路２０＿ｅ＋１〜第ｅ＋ｆ−２ｋ（ｋは、ｆ／２未満の４の倍数）のパルス出力回路２０＿ｅ＋ｆ−２ｋが領域１０１ｆに配設された走査線１３に電気的に接続され、第ｅ＋ｆ−２ｋ＋１のパルス出力回路２０＿ｅ＋ｆ−２ｋ＋１〜第ｅ＋ｆ−ｋのパルス出力回路２０＿ｅ＋ｆ−ｋが、領域１０２ｆに配設された走査線１３に電気的に接続され、第ｅ＋ｆ−ｋ＋１のパルス出力回路２０＿ｅ＋ｆ−ｋ＋１〜第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆが、領域１０３ｆに配設された走査線１３に電気的に接続されることとする。また、第ｅ＋１のパルス出力回路２０＿ｅ＋１乃至第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆは、第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆに入力される走査線駆動回路用スタートパルス（ＧＳＰ）をきっかけとしてシフト期間毎にシフトパルスを順次シフトする機能を有する。さらに、第ｅ＋１のパルス出力回路２０＿ｅ＋１乃至第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆにおいて複数のシフトパルスのシフトを並行して行うことが可能である。すなわち、第ｅ＋１のパルス出力回路２０＿ｅ＋１乃至第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆにおいてシフトパルスのシフトが行われている期間内であっても、第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆに走査線駆動回路用スタートパルス（ＧＳＰ）を入力することが可能である。
【００４５】
図４（Ｂ）は、上記信号の具体的な波形の一例を示す図である。図４（Ｂ）に示す第１の走査線駆動回路用クロック信号（ＧＣＫ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／４の信号である。また、第２の走査線駆動回路用クロック信号（ＧＣＫ２）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／４周期分位相がずれた信号であり、第３の走査線駆動回路用クロック信号（ＧＣＫ３）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から１／２周期分位相がずれた信号であり、第４の走査線駆動回路用クロック信号（ＧＣＫ４）は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）から３／４周期分位相がずれた信号である。第１のパルス幅制御信号（ＰＷＣ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／３の信号である。また、第２のパルス幅制御信号（ＰＷＣ２）は、第１のパルス幅制御信号（ＰＷＣ１）から１／６周期分位相がずれた信号であり、第３のパルス幅制御信号（ＰＷＣ３）は、第１のパルス幅制御信号（ＰＷＣ１）から１／３周期分位相がずれた信号であり、第４のパルス幅制御信号（ＰＷＣ４）は、第１のパルス幅制御信号（ＰＷＣ１）から１／２周期分位相がずれた信号であり、第５のパルス幅制御信号（ＰＷＣ５）は、第１のパルス幅制御信号（ＰＷＣ１）から２／３周期分位相がずれた信号であり、第６のパルス幅制御信号（ＰＷＣ６）は、第１のパルス幅制御信号（ＰＷＣ１）から５／６周期分位相がずれた信号である。なお、ここでは、第１の走査線駆動回路用クロック信号（ＧＣＫ１）乃至第４の走査線駆動回路用クロック信号（ＧＣＫ４）のパルス幅と第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の比は、３：２とする。
【００４６】
上述した液晶表示装置においては、第ｅ＋１のパルス出力回路２０＿ｅ＋１乃至第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆとして、同一の構成を有する回路を適用することができる。ただし、パルス出力回路が有する複数の端子の電気的な接続関係は、パルス出力回路毎に異なる。具体的な接続関係について図４（Ａ）、（Ｃ）を参照して説明する。
【００４７】
第ｅ＋１のパルス出力回路２０＿ｅ＋１乃至第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆのそれぞれは、端子２１〜端子２７を有する。なお、端子２１〜端子２４及び端子２６は入力端子であり、端子２５及び端子２７は出力端子である。
【００４８】
まず、端子２１について述べる。第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆの端子２１は、走査線駆動回路用スタートパルス（ＧＳＰ）を供給する配線に電気的に接続され、第ｅ＋１のパルス出力回路２０＿ｅ＋１〜第ｅ＋ｆ−１のパルス出力回路２０＿ｅ＋ｆ−１の端子２１は、前段のパルス出力回路の端子２７に電気的に接続される。なお、前段のパルス出力回路とは、直前に動作するパルス出力回路をさし、その配設される位置に直接関連付けられない。
【００４９】
次いで、端子２２について述べる。第（ｅ＋ｆ＋４−４ａ）のパルス出力回路（ａは、ｅ／４以下の自然数）の端子２２は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋３−４ａ）のパルス出力回路の端子２２は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋２−４ａ）のパルス出力回路の端子２２は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋１−４ａ）のパルス出力回路の端子２２は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続される。
【００５０】
次いで、端子２３について述べる。第（ｅ＋ｆ＋４−４ａ）のパルス出力回路の端子２３は、第２の走査線駆動回路用クロック信号（ＧＣＫ２）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋３−４ａ）のパルス出力回路の端子２３は、第３の走査線駆動回路用クロック信号（ＧＣＫ３）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋２−４ａ）のパルス出力回路の端子２３は、第４の走査線駆動回路用クロック信号（ＧＣＫ４）を供給する配線に電気的に接続され、第（ｅ＋ｆ＋１−４ａ）のパルス出力回路の端子２３は、第１の走査線駆動回路用クロック信号（ＧＣＫ１）を供給する配線に電気的に接続される。
【００５１】
次いで、端子２４について述べる。第（２ｂ−１）のパルス出力回路（ｂは、ｋ／２以下の自然数）の端子２４は、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線に電気的に接続され、第２ｂのパルス出力回路の端子２４は、第４のパルス幅制御信号（ＰＷＣ４）を供給する配線に電気的に接続され、第（２ｃ−１）のパルス出力回路（ｃは、（ｋ／２＋１）以上ｋ以下の自然数）の端子２４は、第２のパルス幅制御信号（ＰＷＣ２）を供給する配線に電気的に接続され、第２ｃのパルス出力回路の端子２４は、第５のパルス幅制御信号（ＰＷＣ５）を供給する配線に電気的に接続され、第（２ｄ−１）のパルス出力回路（ｄは、（ｋ＋１）以上ｅ／２以下の自然数）の端子２４は、第３のパルス幅制御信号（ＰＷＣ３）を供給する配線に電気的に接続され、第２ｄのパルス出力回路の端子２４は、第６のパルス幅制御信号（ＰＷＣ６）を供給する配線に電気的に接続される。
【００５２】
次いで、端子２５について述べる。第ｘのパルス出力回路（ｘは、ｅ＋１以上ｅ＋ｆ以下の自然数）の端子２５は、ｘ行目に配設された走査線１３＿ｘに電気的に接続される。
【００５３】
次いで、端子２６について述べる。第ｙのパルス出力回路（ｙは、ｅ−１以下の自然数）の端子２６は、第（ｙ−１）のパルス出力回路の端子２７に電気的に接続され、第ｅ＋１のパルス出力回路の端子２６は、第ｅ＋１のパルス出力回路用ストップ信号（ＳＴＰ）を供給する配線に電気的に接続される。なお、第ｅ＋１のパルス出力回路用ストップ信号（ＳＴＰ）は、走査線駆動回路１１ｅが備えるパルス出力回路２０＿ｅとは別に走査線駆動回路１１ｆにダミー回路として第ｅのパルス出力回路を設けること、又は外部から当該信号を直接入力することなどによって第ｅ＋１のパルス出力回路に供給することができる。
【００５４】
各パルス出力回路の端子２７の接続関係は既出である。そのため、ここでは前述の説明を援用することとする。
【００５５】
＜パルス出力回路の構成例＞
図５（Ａ）は、図３（Ａ）、（Ｃ）、及び図４（Ａ）、（Ｃ）に示すパルス出力回路の構成例を示す図である。図５（Ａ）に示すパルス出力回路は、トランジスタ３１乃至トランジスタ３９を有する。
【００５６】
トランジスタ３１は、ソース及びドレインの一方が高電源電位（Ｖｄｄ）を供給する配線（以下、高電源電位線ともいう）に電気的に接続され、ゲートが端子２１に電気的に接続される。
【００５７】
トランジスタ３２は、ソース及びドレインの一方が低電源電位（Ｖｓｓ）を供給する配線（以下、低電源電位線ともいう）に電気的に接続され、ソース及びドレインの他方がトランジスタ３１のソース及びドレインの他方に電気的に接続される。
【００５８】
トランジスタ３３は、ソース及びドレインの一方が端子２２に電気的に接続され、ソース及びドレインの他方が端子２７に電気的に接続され、ゲートがトランジスタ３１のソース及びドレインの他方並びにトランジスタ３２のソース及びドレインの他方に電気的に接続される。
【００５９】
トランジスタ３４は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子２７に電気的に接続され、ゲートがトランジスタ３２のゲートに電気的に接続される。
【００６０】
トランジスタ３５は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート及びトランジスタ３４のゲートに電気的に接続され、ゲートが端子２１に電気的に接続される。
【００６１】
トランジスタ３６は、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、並びにトランジスタ３５のソース及びドレインの他方に電気的に接続され、ゲートが端子２６に電気的に接続される。なお、トランジスタ３６のソース及びドレインの一方が、低電源電位（Ｖｓｓ）よりも高電位であり且つ高電源電位（Ｖｄｄ）よりも低電位である電源電位（Ｖｃｃ）を供給する配線に電気的に接続される構成とすることもできる。
【００６２】
トランジスタ３７は、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、並びにトランジスタ３６のソース及びドレインの他方に電気的に接続され、ゲートが端子２３に電気的に接続される。なお、トランジスタ３７のソース及びドレインの一方が、電源電位（Ｖｃｃ）を供給する配線に電気的に接続される構成とすることもできる。
【００６３】
トランジスタ３８は、ソース及びドレインの一方が端子２４に電気的に接続され、ソース及びドレインの他方が端子２５に電気的に接続され、ゲートがトランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、並びにトランジスタ３３のゲートに電気的に接続される。
【００６４】
トランジスタ３９は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子２５に電気的に接続され、ゲートがトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、並びにトランジスタ３７のソース及びドレインの他方に電気的に接続される。
【００６５】
なお、以下においては、トランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、トランジスタ３３のゲート、並びにトランジスタ３８のゲートが電気的に接続するノードをノードＡとし、トランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、トランジスタ３７のソース及びドレインの他方、並びにトランジスタ３９のゲートが電気的に接続するノードをノードＢとして説明する。
【００６６】
＜パルス出力回路の動作例＞
図５（Ｂ）〜（Ｄ）、図６（Ａ）〜（Ｃ）、及び図７（Ａ）〜（Ｃ）を参照して、上述したパルス出力回路の動作について説明する。具体的には、走査線駆動回路１１ｅの第１のパルス出力回路２０＿１の端子２１、走査線駆動回路１１ｆの第１のパルス出力回路２０＿ｅ＋ｆの端子２１、及び走査線駆動回路１１ｇの第１のパルス出力回路２０＿ｅ＋ｆ＋１の端子２１にタイミングを制御して走査線駆動回路用スタートパルス（ＧＳＰ）を入力する場合の動作例を説明する。スタートパルス（ＧＳＰ）を入力するタイミングを制御することで、第１のパルス出力回路２０＿１、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１、及び第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の端子２７から同一タイミングでシフトパルスを出力し、且つ第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆ、第（ｅ＋ｆ−ｋ）のパルス出力回路２０＿ｅ＋ｆ−ｋ、第（ｅ＋ｆ−２ｋ）のパルス出力回路２０＿ｅ＋ｆ−２ｋの端子２７から同一タイミングでシフトパルスを出力し、且つ第ｅ＋ｆ＋１のパルス出力回路２０＿ｅ＋ｆ＋１、第（ｅ＋ｆ＋ｋ＋１）のパルス出力回路２０＿ｅ＋ｆ＋ｋ＋１、及び第（ｅ＋ｆ＋２ｋ＋１）のパルス出力回路２０＿ｅ＋ｆ＋２ｋ＋１の端子２７から同一タイミングでシフトパルスを出力することができる。
【００６７】
走査線駆動回路１１ｅの動作について説明する。具体的には、図５（Ｂ）は、走査線駆動回路用スタートパルス（ＧＳＰ）が入力される際の第１のパルス出力回路２０＿１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示しており、図５（Ｃ）は、第ｋのパルス出力回路２０＿ｋからハイレベルの電位が入力される際の第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示しており、図５（Ｄ）は、第２ｋのパルス出力回路２０＿２ｋからハイレベルの電位が入力される際の第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示している。
【００６８】
なお、図５（Ｂ）〜（Ｄ）では、各端子に入力される信号を括弧書きで付記している。また、それぞれの後段に配設されるパルス出力回路（第２のパルス出力回路２０＿２、第（ｋ＋２）のパルス出力回路２０＿ｋ＋２、第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２）の端子２５から出力される信号（Ｇｏｕｔ２、Ｇｏｕｔｋ＋２、Ｇｏｕｔ２ｋ＋２）及び端子２７の出力信号（ＳＲｏｕｔ２＝第１のパルス出力回路２０＿１の端子２６の入力信号、ＳＲｏｕｔｋ＋２＝第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の端子２６の入力信号、ＳＲｏｕｔ２ｋ＋２＝第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の端子２６の入力信号）も付記している。なお、図中において、Ｇｏｕｔは、パルス出力回路の走査線に対する出力信号を表し、ＳＲｏｕｔは、当該パルス出力回路の、後段のパルス出力回路に対する出力信号を表している。
【００６９】
まず、図５（Ｂ）を参照して、第１のパルス出力回路２０＿１に走査線駆動回路用スタートパルス（ＧＳＰ）としてハイレベルの電位が入力される場合について説明する。
【００７０】
期間ｔ１において、端子２１にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３１、３５がオン状態となる。そのため、ノードＡの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）に上昇し、且つノードＢの電位が低電源電位（Ｖｓｓ）に下降する。これに付随して、トランジスタ３３、３８がオン状態となり、トランジスタ３２、３４、３９がオフ状態となる。以上により、期間ｔ１において、端子２７から出力される信号は、端子２２に入力される信号となり、端子２５から出力される信号は、端子２４に入力される信号となる。ここで、期間ｔ１において、端子２２及び端子２４に入力される信号は、共にロウレベルの電位（低電源電位（Ｖｓｓ））である。そのため、期間ｔ１において、第１のパルス出力回路２０＿１は、第２のパルス出力回路２０＿２の端子２１、及び画素部において１行目に配設された走査線にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。
【００７１】
期間ｔ２において、各端子に入力される信号は期間ｔ１から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、共にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。
【００７２】
期間ｔ３において、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）まで上昇している。そのため、トランジスタ３１はオフ状態となっている。この時、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力されることで、トランジスタ３８のソースとゲートの容量結合によって、ノードＡの電位（トランジスタ３８のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラップ動作を行うことによって、端子２５から出力される信号が端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ３において、第１のパルス出力回路２０＿１は、画素部において１行目に配設された走査線にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）を出力する。
【００７３】
期間ｔ４において、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。ここで、ノードＡの電位は、ブートストラップ動作によって上昇しているため、端子２７から出力される信号が端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ４において、端子２７からは、端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））が出力される。すなわち、第１のパルス出力回路２０＿１は、第２のパルス出力回路２０＿２の端子２１にハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）を出力する。また、期間ｔ４において、端子２４に入力される信号はハイレベルの電位（高電源電位（Ｖｄｄ））を維持するため、第１のパルス出力回路２０＿１から画素部において１行目に配設された走査線に対して出力される信号は、ハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）のままである。なお、期間ｔ４における当該パルス出力回路の出力信号には直接関与しないが、端子２１にロウレベルの電位（低電源電位（Ｖｓｓ））が入力されるためトランジスタ３５はオフ状態となる。
【００７４】
期間ｔ５において、端子２４にロウレベルの電位（低電源電位（Ｖｓｓ））が入力される。ここで、トランジスタ３８はオン状態を維持する。そのため、期間ｔ５において、第１のパルス出力回路２０＿１から画素部において１行目に配設された走査線に対して出力される信号は、ロウレベルの電位（低電源電位（Ｖｓｓ））となる。
【００７５】
期間ｔ６において、各端子に入力される信号は期間ｔ５から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、端子２５からはロウレベルの電位（低電源電位（Ｖｓｓ））が出力され、端子２７からはハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）が出力される。
【００７６】
期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これに付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわち、期間ｔ７において、第１のパルス出力回路２０＿１は、第２のパルス出力回路２０＿２の端子２１、及び画素部において１行目に配設された走査線に低電源電位（Ｖｓｓ）を出力する。
【００７７】
次いで、図５（Ｃ）を参照して、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の端子２１に第ｋのパルス出力回路２０＿ｋからシフトパルスとしてハイレベルの電位が入力される場合について説明する。
【００７８】
期間ｔ１及び期間ｔ２において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１の動作は、上述した第１のパルス出力回路２０＿１と同様である。そのため、ここでは前述の説明を援用することとする。
【００７９】
期間ｔ３において、各端子に入力される信号は期間ｔ２から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、共にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。
【００８０】
期間ｔ４において、端子２２及び端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）まで上昇している。そのため、トランジスタ３１は、期間ｔ１においてオフ状態となっている。ここで、端子２２及び端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力されることで、トランジスタ３３のソースとゲート及びトランジスタ３８のソースとゲートの容量結合によって、ノードＡの電位（トランジスタ３３、３８のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラップ動作を行うことによって、端子２５及び端子２７から出力される信号が端子２２及び端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ４において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１は、画素部においてｋ＋１行目に配設された走査線及び第（ｋ＋２）のパルス出力回路２０＿ｋ＋２の端子２１にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号、シフトパルス）を出力する。
【００８１】
期間ｔ５において、各端子に入力される信号は期間ｔ４から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、ハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号、シフトパルス）を出力する。
【００８２】
期間ｔ６において、端子２４にロウレベルの電位（低電源電位（Ｖｓｓ））が入力される。ここで、トランジスタ３８はオン状態を維持する。そのため、期間ｔ６において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１から画素部においてｋ＋１行目に配設された走査線に対して出力される信号は、ロウレベルの電位（低電源電位（Ｖｓｓ））となる。
【００８３】
期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これに付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわち、期間ｔ７において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１は、第（ｋ＋２）のパルス出力回路２０＿ｋ＋２の端子２１、及び画素部においてｋ＋１行目に配設された走査線に低電源電位（Ｖｓｓ）を出力する。
【００８４】
次いで、図５（Ｄ）を参照して、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の端子２１に第２ｋのパルス出力回路２０＿２ｋからシフトパルスとしてハイレベルの電位が入力される場合について説明する。
【００８５】
期間ｔ１乃至期間ｔ３において、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１の動作は、上述した第（ｋ＋１）のパルス出力回路２０＿ｋ＋１と同様である。そのため、ここでは前述の説明を援用することとする。
【００８６】
期間ｔ４において、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）まで上昇している。そのため、トランジスタ３１は、期間ｔ１においてオフ状態となっている。ここで、端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力されることで、トランジスタ３３のソースとゲートの容量結合によって、ノードＡの電位（トランジスタ３３のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラップ動作を行うことによって、端子２７から出力される信号が端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ４において、第（２ｋ＋１）のパルス出力回路２０＿ｋ＋１は、第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２の端子２１にハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）を出力する。なお、期間ｔ４における当該パルス出力回路の出力信号には直接関与しないが、端子２１にロウレベルの電位（低電源電位（Ｖｓｓ））が入力されるためトランジスタ３５はオフ状態となる。
【００８７】
期間ｔ５において、端子２４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。ここで、ノードＡの電位は、ブートストラップ動作によって上昇しているため、端子２５から出力される信号が端子２４に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない。そのため、期間ｔ５において、端子２５からは、端子２２に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））が出力される。すなわち、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１は、画素部において２ｋ＋１行目に配設された走査線にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）を出力する。また、期間ｔ５において、端子２２に入力される信号はハイレベルの電位（高電源電位（Ｖｄｄ））を維持するため、第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１から第（２ｋ＋２）のパルス出力回路２０＿２ｋ＋２の端子２１に対して出力される信号は、ハイレベルの電位（高電源電位（Ｖｄｄ）＝シフトパルス）のままである。
【００８８】
期間ｔ６において、各端子に入力される信号は期間ｔ５から変化しない。そのため、端子２５及び端子２７から出力される信号も変化せず、共にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号、シフトパルス）を出力する。
【００８９】
期間ｔ７において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３７がオン状態となる。そのため、ノードＢの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３７のしきい値電圧分下降した電位）に上昇する。つまり、トランジスタ３２、３４、３９がオン状態となる。また、これに付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する。つまり、トランジスタ３３、３８がオフ状態となる。以上により、期間ｔ７において、端子２５及び端子２７から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわち、期間ｔ７において、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１は、第（ｋ＋２）のパルス出力回路２０＿ｋ＋２の端子２１、及び画素部においてｋ＋１行目に配設された走査線に低電源電位（Ｖｓｓ）を出力する。
【００９０】
図５（Ｂ）〜（Ｄ）に示すように、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍでは、走査線駆動回路用スタートパルス（ＧＳＰ）の入力タイミングを制御することで、複数のシフトパルスのシフトを並行して行うことが可能である。具体的には、走査線駆動回路用スタートパルス（ＧＳＰ）の入力後、第ｋのパルス出力回路２０＿ｋの端子２７からシフトパルスが出力されるタイミングと同じタイミングで再度走査線駆動回路用スタートパルス（ＧＳＰ）を入力することによって、第１のパルス出力回路２０＿１及び第（ｋ＋１）のパルス出力回路２０＿ｋ＋１から同じタイミングでシフトパルスを出力させることが可能である。また、同様に走査線駆動回路用スタートパルス（ＧＳＰ）を入力することによって、第１のパルス出力回路２０＿１、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１、及び第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１から同じタイミングでシフトパルスを出力させることが可能である。
【００９１】
加えて、第１のパルス出力回路２０＿１、第（ｋ＋１）のパルス出力回路２０＿ｋ＋１、及び第（２ｋ＋１）のパルス出力回路２０＿２ｋ＋１は、上記の動作に並行して、それぞれ異なるタイミングで走査線に対する選択信号の供給を行うことが可能である。すなわち、上述した走査線駆動回路は、固有のシフト期間を有するシフトパルスを複数シフトし且つ同一タイミングにおいてシフトパルスが入力された複数のパルス出力回路がそれぞれ異なるタイミングで走査線に対して選択信号を供給することが可能である。
【００９２】
次に、走査線駆動回路１１ｆの動作について説明する。具体的には、図６（Ａ）は、走査線駆動回路用スタートパルス（ＧＳＰ）が入力される際の第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆの各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示しており、図６（Ｂ）は、第ｅ＋ｆ−ｋ＋１のパルス出力回路２０＿ｅ＋ｆ−ｋ＋１からハイレベルの電位が入力される際の第ｅ＋ｆ−ｋのパルス出力回路２０＿ｅ＋ｆ−ｋの各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示しており、図６（Ｃ）は、第ｅ＋ｆ−２ｋ＋１のパルス出力回路２０＿ｅ＋ｆ−２ｋ＋１からハイレベルの電位が入力される際の第ｅ＋ｆ−２ｋのパルス出力回路２０＿ｅ＋ｆ−２ｋの各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示している。
【００９３】
なお、走査線駆動回路１１ｆは走査線駆動回路１１ｅを行方向に反転した構成を備え、ｅ＋ｆ行目の走査線１３＿ｅ＋ｆからｅ＋１行目の走査線１３＿ｅ＋１に向かう順番にシフトする。従って、ｘ行目の走査線と接続された第ｘのパルス出力回路２０＿ｘ（ｘはｅ＋１以上ｅ＋ｆ以下の自然数）の動作は第ｅ＋ｆ＋１−ｘのパルス出力回路２０＿ｅ＋ｆ＋１−ｘと同じ動作をする。具体的には、第ｅ＋ｆのパルス出力回路２０＿ｅ＋ｆは、第１のパルス出力回路２０＿１と同じ動作をし、第ｅ＋ｆ−ｋのパルス出力回路２０＿ｅ＋ｆ−ｋは、第ｋ＋１のパルス出力回路２０＿ｋ＋１と同じ動作をし、第ｅ＋ｆ−２ｋのパルス出力回路２０＿ｅ＋ｆ−２ｋは、第２ｋ＋１のパルス出力回路２０＿２ｋ＋１と同じ動作をする。よって、走査線駆動回路１１ｆの第ｘのパルス出力回路２０＿ｘの動作の詳細については、走査線駆動回路１１ｅに関する説明に記載された第ｅ＋ｆ＋１−ｘのパルス出力回路２０＿ｅ＋ｆ＋１−ｘの動作を第ｘのパルス出力回路２０＿ｘの動作に読み替えて参酌することができる。
【００９４】
次に、走査線駆動回路１１ｇの動作について説明する。具体的には、図７（Ａ）は、走査線駆動回路用スタートパルス（ＧＳＰ）が入力される際の第ｅ＋ｆ＋１のパルス出力回路２０＿ｅ＋ｆ＋１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示しており、図７（Ｂ）は、第ｅ＋ｆ＋ｋのパルス出力回路２０＿ｅ＋ｆ＋ｋからハイレベルの電位が入力される際の第ｅ＋ｆ＋ｋ＋１のパルス出力回路２０＿ｅ＋ｆ＋ｋ＋１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示しており、図７（Ｃ）は、第ｅ＋ｆ＋２ｋのパルス出力回路２０＿ｅ＋ｆ＋２ｋからハイレベルの電位が入力される際の第ｅ＋ｆ＋２ｋ＋１のパルス出力回路２０＿ｅ＋ｆ＋２ｋ＋１の各端子に入力される信号の電位、並びにノードＡ及びノードＢの電位を示している。
【００９５】
なお、走査線駆動回路１１ｇは走査線駆動回路１１ｅと同じ構成を備え、ｅ＋ｆ＋１行目の走査線１３＿ｅ＋ｆ＋１からｍ行目の走査線１３＿ｍに向かう順番にシフトする。従って、ｘ行目の走査線と接続された第ｘのパルス出力回路２０＿ｘ（ｘはｅ＋ｆ＋１以上ｍ以下の自然数）の動作は第ｘ−ｅ−ｆのパルス出力回路２０＿ｘ−ｅ−ｆと同じ動作をする。具体的には、第ｅ＋ｆ＋１のパルス出力回路２０＿ｅ＋ｆ＋１は、第１のパルス出力回路２０＿１と同じ動作をし、第ｅ＋ｆ＋ｋ＋１のパルス出力回路２０＿ｅ＋ｆ＋ｋ＋１は、第ｋ＋１のパルス出力回路２０＿ｋ＋１と同じ動作をし、第ｅ＋ｆ＋２ｋ＋１のパルス出力回路２０＿ｅ＋ｆ＋２ｋ＋１は、第２ｋ＋１のパルス出力回路２０＿２ｋ＋１と同じ動作をする。よって、走査線駆動回路１１ｇの第ｘのパルス出力回路２０＿ｘの動作の詳細については、走査線駆動回路１１ｅに関する説明に記載された第ｘ−ｅ−ｆのパルス出力回路２０＿ｘ−ｅ−ｆの動作を第ｘのパルス出力回路２０＿ｘの動作に読み替えて参酌することができる。
【００９６】
＜信号線駆動回路１２の構成例＞
図８は、図１に示す液晶表示装置が有する信号線駆動回路１２の構成例を示す図である。図８に示す信号線駆動回路１２は、第１の出力端子乃至第ｎの出力端子を有するシフトレジスタ１２０と、画像信号を供給する３本の配線と、当該３本の配線のいずれかと画素部に配設された３ｎ本の信号線１４を接続する３ｎ個のトランジスタを有する。
【００９７】
画素部１０を３つの範囲に分割し、計３本の配線が画像信号を供給する。なお、画像信号ＤＡＴＡ＿ｅは範囲１０ｅに表示する信号であり、画像信号ＤＡＴＡ＿ｆは範囲１０ｆに表示する信号であり、画像信号ＤＡＴＡ＿ｇは範囲１０ｇに表示する信号である。
【００９８】
また、画像信号ＤＡＴＡ＿ｅを供給する配線にはトランジスタ１２１＿ｅ１乃至トランジスタ１２１＿ｅｎのソース及びドレインの一方が電気的に接続されている。トランジスタ１２１＿ｅ１のソース及びドレインの他方は画素部において１列目に配設された信号線１４＿ｅ１に電気的に接続され、ゲートがシフトレジスタ１２０の第１の出力端子に電気的に接続され、トランジスタ１２１＿ｅｎのソース及びドレインの他方は画素部においてｎ列目に配設された信号線１４＿ｅｎに電気的に接続され、ゲートがシフトレジスタ１２０の第ｎの出力端子に電気的に接続されている。
【００９９】
画像信号ＤＡＴＡ＿ｆを供給する配線にはトランジスタ１２１＿ｆ１乃至トランジスタ１２１＿ｆｎのソース及びドレインの一方が電気的に接続されている。トランジスタ１２１＿ｆ１のソース及びドレインの他方は画素部において１列目に配設された信号線１４＿ｆ１に電気的に接続され、ゲートがシフトレジスタ１２０の第１の出力端子に電気的に接続され、トランジスタ１２１＿ｆｎのソース及びドレインの他方は画素部においてｎ列目に配設された信号線１４＿ｆｎに電気的に接続され、ゲートがシフトレジスタ１２０の第ｎの出力端子に電気的に接続されている。
【０１００】
画像信号ＤＡＴＡ＿ｇを供給する配線にはトランジスタ１２１＿ｇ１乃至トランジスタ１２１＿ｇｎのソース及びドレインの一方が電気的に接続されている。トランジスタ１２１＿ｇ１のソース及びドレインの他方は画素部において１列目に配設された信号線１４＿ｇ１に電気的に接続され、ゲートがシフトレジスタ１２０の第１の出力端子に電気的に接続され、トランジスタ１２１＿ｇｎのソース及びドレインの他方は画素部においてｎ列目に配設された信号線１４＿ｇｎに電気的に接続され、ゲートがシフトレジスタ１２０の第ｎの出力端子に電気的に接続されている。
【０１０１】
なお、シフトレジスタ１２０は、信号線駆動回路用スタートパルス（ＳＳＰ）をきっかけとしてシフト期間毎に順次第１の出力端子乃至第ｎの出力端子からハイレベルの電位を出力する機能を有する。すなわち第１の出力端子に接続されたトランジスタ１２１＿ｅ１、トランジスタ１２１＿ｆ１、及びトランジスタ１２１＿ｇ１が同時にシフト期間オン状態となった後、トランジスタ１２１＿ｅ２、トランジスタ１２１＿ｆ２、及びトランジスタ１２１＿ｇ２が同時にシフト期間オン状態となり、トランジスタ１２１＿ｅｎ、トランジスタ１２１＿ｆｎ、及びトランジスタ１２１＿ｇｎが同時にシフト期間オン状態となるまで順次画像信号を供給する配線と信号線を接続する。
【０１０２】
図９は、画像信号ＤＡＴＡ＿ｅ、画像信号ＤＡＴＡ＿ｆ、及び画像信号ＤＡＴＡ＿ｇを供給するそれぞれの配線が供給する画像信号のタイミングの一例を示す図である。図９に示すように、画像信号ＤＡＴＡ＿ｅ、を供給する配線は、期間ｔ４において、１行目に配設された画素用画像信号（ｄａｔａ １）を供給し、期間ｔ５において、ｋ＋１行目に配設された画素用画像信号（ｄａｔａ ｋ＋１）を供給し、期間ｔ６において、２ｋ＋１行目に配設された画素用画像信号（ｄａｔａ ２ｋ＋１）を供給し、期間ｔ７において、２行目に配設された画素用画像信号（ｄａｔａ ２）を供給する。以下、同様に画像信号（ＤＡＴＡ）を供給する配線は、特定の行毎に配設された画素用画像信号を順次供給する。具体的には、ｓ行目（ｓは、ｋ未満の自然数）に配設された画素用画像信号→ｋ＋ｓ行目に配設された画素用画像信号→２ｋ＋ｓ行目に配設された画素用画像信号→ｓ＋１行目に配設された画素用画像信号という順序で画像信号を供給する。
【０１０３】
画像信号ＤＡＴＡ＿ｆを供給する配線は、期間ｔ４において、ｅ＋ｆ行目に配設された画素用画像信号（ｄａｔａ ｅ＋ｆ）を供給し、期間ｔ５において、ｅ＋ｆ−ｋ行目に配設された画素用画像信号（ｄａｔａ ｅ＋ｆ−ｋ）を供給し、期間ｔ６において、ｅ＋ｆ−２ｋ行目に配設された画素用画像信号（ｄａｔａ ｅ＋ｆ−２ｋ）を供給し、期間ｔ７において、ｅ＋ｆ−１行目に配設された画素用画像信号（ｄａｔａ ｅ＋ｆ−１）を供給する。以下、同様に画像信号ＤＡＴＡ＿ｆを供給する配線は、特定の行毎に配設された画素用画像信号を順次供給する。具体的には、ｓ’行目（ｓ’は、ｋ以上の自然数）に配設された画素用画像信号→ｓ’−ｋ行目に配設された画素用画像信号→ｓ’−２ｋ行目に配設された画素用画像信号→ｓ’−１行目に配設された画素用画像信号という順序で画像信号を供給する。
【０１０４】
画像信号ＤＡＴＡ＿ｇを供給する配線は、期間ｔ４において、ｅ＋ｆ＋１行目に配設された画素用画像信号（ｄａｔａ ｅ＋ｆ＋１）を供給し、期間ｔ５において、ｅ＋ｆ＋ｋ＋１行目に配設された画素用画像信号（ｄａｔａ ｅ＋ｆ＋ｋ＋１）を供給し、期間ｔ６において、ｅ＋ｆ＋２ｋ＋１行目に配設された画素用画像信号（ｄａｔａ ｅ＋ｆ＋２ｋ＋１）を供給し、期間ｔ７において、ｅ＋ｆ＋２行目に配設された画素用画像信号（ｄａｔａ ｅ＋ｆ−１）を供給する。以下、同様に画像信号ＤＡＴＡ＿ｆを供給する配線は、特定の行毎に配設された画素用画像信号を順次供給する。具体的には、ｓ行目（ｓは、ｋ未満の自然数）に配設された画素用画像信号→ｋ＋ｓ行目に配設された画素用画像信号→２ｋ＋ｓ行目に配設された画素用画像信号→ｓ＋１行目に配設された画素用画像信号という順序で画像信号を供給する。
【０１０５】
走査線駆動回路１１ｅ乃至走査線駆動回路１１ｇ、及び信号線駆動回路１２が上述した動作を行うことにより、走査線駆動回路１１ｅ乃至走査線駆動回路１１ｇは、それぞれが備えるパルス出力回路のシフト期間毎に画素部に配設された３行の画素に画像信号を入力できる。
【０１０６】
＜バックライト、及びバックライト駆動回路の構成例＞
図１０は、図１に示す液晶表示装置の画素部１０の後方に設けられるバックライトパネル４０の構成例を示す図である。図１０に示すバックライトパネル４０は、複数のバックライトアレイ４１を列方向に並べて備え、それぞれのバックライトアレイ４１は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色を呈する光源を含むバックライトユニット４２を複数並べて備える。なお、複数のバックライトユニット４２は、特定の領域毎に点灯を制御でき、その領域を実質的に均一に照明できればどのような配置であってもよく、例えば、マトリクス状に画素部１０の後方に配設すればよい。また、バックライトパネル４０は３つの範囲（範囲４０ｅ〜範囲４０ｇ）に分割され、範囲４０ｅは画素部１０の範囲１０ｅと重なり、範囲４０ｆは画素部１０の範囲１０ｆと重なり、範囲４０ｇは画素部１０の範囲１０ｇと重なる。
【０１０７】
なお、バックライトユニット４２に用いる光源としては、発光効率が高いＬＥＤ（Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）やＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などの発光素子が好適である。
【０１０８】
図１１には、バックライトパネル４０とその前方に設けられる図示されないｍ行ｎ列に配設された複数の画素１５の位置関係の一例を示す。バックライトパネルには、少なくともｔ行毎（ここでは、ｔは、ｋ／４とする）に独立して点灯可能なバックライトアレイが設けられており、それぞれのバックライトアレイはｔ行ｎ列に配列された複数の画素１５を実質的に均一に照明する。
【０１０９】
具体的には、当該バックライトパネル４０は少なくとも１行目乃至ｔ行目用バックライトアレイＩ〜ｅ＋ｆ＋２ｋ＋３ｔ＋１行目乃至ｍ行目用バックライトアレイＸＸＸＶＩを有し、それぞれのバックライトアレイを独立に点灯できることとする。さらに、それぞれのバックライトアレイにおいて、各色を呈する光源（例えば赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の３色を呈する光源）を独立に点灯できることとする。すなわち、いずれかひとつのバックライトアレイにおいて、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）のいずれか一つの色を呈する光源を点灯させることで画素部１０の特定の領域に対して赤（Ｒ）、緑（Ｇ）、又は青（Ｂ）を呈する光を照射することが可能であることとする。
【０１１０】
なお、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）のいずれか二つの色を呈する光源を点灯させることで画素部１０に対して二つの光の混色によって形成される有彩色を呈する光を照射すること、または／および赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の色を呈する全ての光源を点灯させることで画素部１０に対して三つの光の混色によって形成される白（Ｗ）を呈する光を照射することが可能な構成としてもよい。
【０１１１】
なお発光強度を制御する手段は、バックライトユニット４２に用いる光源の種類に応じて適宜選択して用いることができる。
＜液晶表示装置の動作例＞
図１２は、上述した液晶表示装置における選択信号の走査と、バックライトが有する１行目乃至ｔ行目用バックライトアレイＩ〜ｅ＋ｆ＋２ｋ＋３ｔ＋１行目乃至ｍ行目用バックライトアレイＸＸＸＶＩの点灯タイミングとを示す図である。なお、図１２において縦軸は画素部における行（１行目乃至ｍ行目）を表し、横軸は時間を表している。
【０１１２】
図１２に示すように当該液晶表示装置の１行目に配設された走査線からｅ行目に配設された走査線において、選択信号をｋ行毎にそれぞれ一つずつ行番号が増える順番に選択信号を供給する。具体的には、１行目に配設された走査線→ｋ＋１行目に配設された走査線→２ｋ＋１行目に配設された走査線→２行目に配設された走査線→ｋ＋２行目に配設された走査線→２ｋ＋２行目に配設された走査線という順序で選択信号を供給する。
【０１１３】
また、ｅ＋ｆ行目に配設された走査線からｅ＋１行目に配設された走査線において、選択信号をｋ行毎にそれぞれ一つずつ行番号が減る順番に選択信号を供給する。具体的にはｅ＋ｆ行目に配設された走査線→ｅ＋ｆ−ｋ行目に配設された走査線→ｅ＋ｆ−２ｋ行目に配設された走査線→ｅ＋ｆ−１行目に配設された走査線→ｅ＋ｆ−ｋ−１行目に配設された走査線→ｅ＋ｆ−２ｋ−１行目に配設された走査線という順序で選択信号を供給する。
【０１１４】
また、ｅ＋ｇ＋１行目に配設された走査線からｍ行目に配設された走査線において、選択信号をｋ行毎にそれぞれ一つずつ行の番号が増える順番に選択信号を供給する。具体的には、ｅ＋ｇ＋１行目に配設された走査線→ｅ＋ｇ＋ｋ＋１行目に配設された走査線→ｅ＋ｇ＋２ｋ＋１行目に配設された走査線→ｅ＋ｇ＋２行目に配設された走査線→ｅ＋ｇ＋ｋ＋２行目に配設された走査線→ｅ＋ｇ＋２ｋ＋２行目に配設された走査線という順序で選択信号を供給する。
【０１１５】
上述の順番に選択信号を供給することにより、図１２に示すように例えば期間（Ｔ１）に、赤（Ｒ）を呈する光の透過を制御するための画像信号を１行目に配設されたｎ個の画素からｔ行目に配設されたｎ個の画素、ｅ＋ｆ行目に配設されたｎ個の画素からｅ＋ｆ−ｔ＋１行目に配設されたｎ個の画素、及びｅ＋ｆ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋ｔ行目に配設されたｎ個の画素を順次選択して入力し、青（Ｂ）を呈する光の透過を制御するための画像信号をｋ＋１行目に配設されたｎ個の画素からｋ＋ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−ｋ行目に配設されたｎ個の画素からｅ＋ｆ−ｋ−ｔ＋１行目に配設されたｎ個の画素、及びｅ＋ｆ＋ｋ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋ｋ＋ｔ行目に配設されたｎ個の画素を順次選択して入力し、緑（Ｇ）を呈する光の透過を制御するための画像信号を２ｋ＋１行目に配設されたｎ個の画素から２ｋ＋ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−２ｋ行目に配設されたｎ個の画素からｅ＋ｆ−２ｋ−ｔ＋１行目に配設されたｎ個の画素、及びｅ＋ｆ＋２ｋ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋２ｋ＋ｔ行目に配設されたｎ個の画素を順次選択して入力できる。
【０１１６】
期間（Ｔ１）に続く次の期間（Ｔ２）で、赤（Ｒ）を呈する光の透過を制御するための画像信号をｔ＋１行目に配設されたｎ個の画素から２ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−ｔ行目に配設されたｎ個の画素からｅ＋ｆ−２ｔ＋１行目に配設されたｎ個の画素、及びｅ＋ｆ＋ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋２ｔ行目に配設されたｎ個の画素を順次選択して入力し、青（Ｂ）を呈する光の透過を制御するための画像信号をｋ＋ｔ＋１行目に配設されたｎ個の画素からｋ＋２ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−ｋ−ｔ行目に配設されたｎ個の画素からｅ＋ｆ−ｋ−２ｔ＋１行目に配設されたｎ個の画素、及びｅ＋ｆ＋ｋ＋ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋ｋ＋２ｔ行目に配設されたｎ個の画素を順次選択して入力し、緑（Ｇ）を呈する光の透過を制御するための画像信号を２ｋ＋ｔ＋１行目に配設されたｎ個の画素から２ｋ＋２ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−２ｋ−ｔ行目に配設されたｎ個の画素からｅ＋ｆ−２ｋ−２ｔ＋１行目に配設されたｎ個の画素、及びｅ＋ｆ＋２ｋ＋ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋２ｋ＋２ｔ行目に配設されたｎ個の画素を順次選択して入力できる。
【０１１７】
また、期間（Ｔ２）乃至期間（Ｔ４）に、期間（Ｔ１）に画像信号が入力された領域の後方に配置されたバックライトアレイを点灯する。具体的には赤（Ｒ）を呈する光源を１行目に配設されたｎ個の画素からｔ行目に配設されたｎ個の画素、ｅ＋ｆ−ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ行目に配設されたｎ個の画素、及びｅ＋ｆ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋ｔ行目に配設されたｎ個の画素の後方で点灯し、青（Ｂ）を呈する光源をｋ＋１行目に配設されたｎ個の画素からｋ＋ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−ｋ−ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ−ｋ行目に配設されたｎ個の画素、及びｅ＋ｆ＋ｋ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋ｋ＋ｔ行目に配設されたｎ個の画素の後方で点灯し、緑（Ｇ）を呈する光源を２ｋ＋１行目に配設されたｎ個の画素から２ｋ＋ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−２ｋ−ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ−２ｋ行目に配設されたｎ個の画素、及びｅ＋ｆ＋２ｋ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋２ｋ＋ｔ行目に配設されたｎ個の画素の後方で点灯する。
【０１１８】
さらに、期間（Ｔ３）乃至期間（Ｔ５）に、期間（Ｔ２）に画像信号が入力された領域の後方に配置されたバックライトアレイを点灯する。具体的には赤（Ｒ）を呈する光源をｔ＋１行目に配設されたｎ個の画素から２ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−２ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ−ｔ行目に配設されたｎ個の画素、及びｅ＋ｆ＋ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋２ｔ行目に配設されたｎ個の画素の後方で点灯し、青（Ｂ）を呈する光源をｋ＋ｔ＋１行目に配設されたｎ個の画素からｋ＋２ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−ｋ−２ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ−ｋ−ｔ行目に配設されたｎ個の画素、及びｅ＋ｆ＋ｋ＋ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋ｋ＋２ｔ行目に配設されたｎ個の画素の後方で点灯し、緑（Ｇ）を呈する光源を２ｋ＋ｔ＋１行目に配設されたｎ個の画素から２ｋ＋２ｔ行目に配設されたｎ個の画素、ｅ＋ｆ−２ｋ−２ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ−２ｋ−ｔ行目に配設されたｎ個の画素、及びｅ＋ｆ＋２ｋ＋ｔ＋１行目に配設されたｎ個の画素からｅ＋ｆ＋２ｋ＋２ｔ行目に配設されたｎ個の画素の後方で点灯する。
【０１１９】
なお、当該液晶表示装置は特定の領域において赤（Ｒ）を呈する光の透過を制御するための画像信号の入力〜バックライトアレイにおける青（Ｂ）の光源の点灯までの動作によって、画素部１０に１枚の画像を形成する。
【０１２０】
このように１行目に配設された走査線からｅ行目に配設された走査線においては、特定の領域に配設された複数の画素に画像信号を入力し、次いで当該特定の領域の一方に隣接する領域に配設された複数の画素に画像信号を入力し、且つそれぞれの領域に画像信号を入力し終える度に特定の色を呈する光を照射する。その結果、１行目からｅ行目の領域においては、特定の色を呈する光が、行番号が増える方向に移動しながら映像を形成するように、当該表示装置の利用者には見える。
【０１２１】
また、ｅ＋ｆ行目に配設された走査線からｅ＋１行目に配設された走査線においては、特定の領域に配設された複数の画素に画像信号を入力し、次いで当該特定の領域の他方に隣接する領域に配設された複数の画素に画像信号を入力し、且つそれぞれの領域に画像信号を入力し終える度に特定の色を呈する光を照射する。その結果、ｅ＋１行目からｅ＋ｆ行目の領域においては、特定の色を呈する光が、行番号が減る方向に移動しながら映像を形成するように、当該表示装置の利用者には見える。
【０１２２】
また、ｅ＋ｆ＋１行目に配設された走査線からｍ行目に配設された走査線においては、特定の領域に配設された複数の画素に画像信号を入力し、次いで当該特定の領域の一方に隣接する領域に配設された複数の画素に画像信号を入力し、且つそれぞれの領域に画像信号を入力し終える度に特定の色を呈する光を照射する。その結果、ｅ＋ｆ＋１行目からｍ行目の領域においては、特定の色を呈する光が、行番号が増える方向に移動しながら映像を形成するように、当該表示装置の利用者には見える。
【０１２３】
＜本実施の形態で開示される液晶表示装置について＞
上述のように当該液晶表示装置は、一の方向に特定の色を呈する光が移動しながら映像を描く範囲が、一の方向と相反する方向に同一又は異なる色を呈する光が移動しながら映像を描く範囲で分断されている。その結果、利用者が一の方向に視点を移動しても、利用者の視野に特定の色を呈する光が連続して入射する時間を短く、または範囲を狭くすることができる。このような構成とすることで、特定の表示情報が過多になることを防ぎ、当該利用者に視認される表示品位の低下を抑制することができ、依って表示画像の画質を向上できる。
【０１２４】
本実施の形態の液晶表示装置は、画像信号の入力と、バックライトの点灯とを並行して行うことが可能である。そのため、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させることなどが可能になる。その結果、フィールドシーケンシャル方式によって表示を行う液晶表示装置において生じるカラーブレイクを抑制し、該液晶表示装置が表示する画質を向上させることが可能である。
【０１２５】
また、本実施の形態で開示される液晶表示装置は、上記の動作を簡便な画素構成でありながら実現することが可能である。具体的には、特許文献１で開示される液晶表示装置の画素には、本実施の形態で開示される液晶表示装置の画素の構成に加えて、電荷の移動を制御するトランジスタが必要になる。また、該トランジスタのスイッチングを制御するための信号線も別途必要になる。これに対し、本実施の形態の液晶表示装置の画素構成は、簡便である。すなわち、本実施の形態の液晶表示装置は、特許文献１で開示される液晶表示装置と比較して画素の開口率を向上させることが可能である。また、画素部に延在する配線数を低減することで各種配線間に生じる寄生容量を低減することが可能である。すなわち、画素部に延在する各種配線の高速駆動が可能となる。
【０１２６】
また、図１２に示す動作例のようにバックライトを点灯する場合、隣接するバックライトユニットが異なる色を呈することがない。具体的には、期間Ｔ１において画像信号の入力が行われる領域に対して当該書き込み後にバックライトを点灯する場合、隣接するバックライトユニットが異なる色を呈することがない。例えば、期間Ｔ１において、ｋ＋１行目に配設されたｎ個の画素からｋ＋ｔ行目に配設されたｎ個の画素に対して青（Ｂ）を呈する光の透過を制御するための画像信号の入力が終了した後にｋ＋１行目乃至ｋ＋ｔ行目用バックライトユニットにおいて青（Ｂ）の光源を点灯させる際に、３ｔ＋１行目乃至ｋ行目用バックライトユニット及びｋ＋ｔ＋１行目乃至ｋ＋２ｔ行目用バックライトユニットにおいては、青（Ｂ）の光源が点灯される又は点灯自体が行われない（赤（Ｒ）、緑（Ｇ）が点灯されることがない）。そのため、特定の色の画像情報が入力された画素を、当該特定の色と異なる色を呈する光が透過する確率を低減することが可能である。
【０１２７】
また、バックライトアレイが有する２つの異なる色を呈する光源を同時に点灯させる期間を設けることもできる。２つの異なる色を呈する光源を同時に点灯させる期間を設けると、液晶表示装置の表示輝度の向上を図ることが可能である。また、バックライトユニットが有する複数の光源のそれぞれの点灯期間を長期間確保することで、液晶表示装置の表示色調の細分化を図る（表示する色の濃淡などをより細かく表現する）ことが可能である。例えば、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の光源のいずれか一が点灯される期間のみならず、それらの２つが同時に点灯される期間を設けてもよい。例えば６回の画像信号（Ｒ→Ｇ→Ｂ→Ｒ＋Ｇ→Ｇ＋Ｂ→Ｒ＋Ｂ）の走査を行うことで赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の光源のそれぞれが３回点灯する期間を確保することが可能である。すなわち、複数の光源のそれぞれの点灯期間を効率よく長期化することが可能である。その結果、効率よく表示色調の細分化を図ることが可能である。
【０１２８】
＜変形例＞
本実施の形態の液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。
【０１２９】
例えば、本実施の形態の液晶表示装置においては、画素部１０を９つの領域に分割し、該９つの領域に並行して画像信号を供給する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、画素部１０を９つ以外の複数の領域に分割し、該複数の領域に並行して画像信号を供給する構成とすることが可能である。なお、当該領域数を変化させる場合、当該領域数に応じて走査線駆動回路用クロック信号及びパルス幅制御信号を設定する必要があることを付記する。
【０１３０】
また、本実施の形態の液晶表示装置においては、液晶素子に印加される電圧を保持するための容量素子が設けられる構成（図２参照）について示したが、当該容量素子を設けない構成とすることも可能である。この場合、画素の開口率を向上させることが可能である。また、画素部に延在する容量配線を削除することができるため、画素部に延在する各種配線の高速駆動が可能となる。
【０１３１】
また、パルス出力回路として、図５（Ａ）に示したパルス出力回路に、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、トランジスタ３７のソース及びドレインの他方、並びにトランジスタ３９のゲートに電気的に接続され、ゲートがリセット端子（Ｒｅｓｅｔ）に電気的に接続されたトランジスタ５０を付加した構成（図１３（Ａ）参照）を適用することが可能である。なお、当該リセット端子には、画素部に１枚の画像が形成された後の期間においてハイレベルの電位が入力され、その他の期間においてはロウレベルの電位が入力される。なお、トランジスタ５０は、ハイレベルの電位が入力されることでオン状態となるトランジスタである。これにより、各ノードの電位を初期化することができるので、誤動作を防止することが可能となる。なお、当該初期化を行う場合には、画素部に１枚の画像が形成される期間を経た後に初期化期間を設ける必要があることを付記する。また、画素部に１枚の画像を形成する期間後にバックライトを消灯する期間を設ける場合、当該消灯する期間において当該初期化を行うことが可能である。
【０１３２】
また、パルス出力回路として、図５（Ａ）に示したパルス出力回路に、ソース及びドレインの一方がトランジスタ３１のソース及びドレインの他方並びにトランジスタ３２のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ３３のゲート及びトランジスタ３８のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５１を付加した構成（図１３（Ｂ）参照）を適用することも可能である。なお、トランジスタ５１は、ノードＡの電位がハイレベルの電位となる期間（図３（Ｂ）〜（Ｄ）に示した期間ｔ１〜期間ｔ６）においてオフ状態となる。そのため、トランジスタ５１を付加した構成とすることで、期間ｔ１〜ｔ６において、トランジスタ３３のゲート及びトランジスタ３８のゲートと、トランジスタ３１のソース及びドレインの他方並びにトランジスタ３２のソース及びドレインの他方との電気的な接続を遮断することが可能となる。これにより、期間ｔ１〜期間ｔ６に含まれる期間において、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。
【０１３３】
また、パルス出力回路として、図１３（Ｂ）に示したパルス出力回路に、ソース及びドレインの一方がトランジスタ３３のゲート並びにトランジスタ５１のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ３８のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５２を付加した構成（図１４（Ａ）参照）を適用することも可能である。なお、上述したようにトランジスタ５２を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。特に、当該パルス出力回路がトランジスタ３３のソースとゲートとの容量結合のみによってノードＡの電位を上昇させる場合（図５（Ｄ）参照）、当該負荷の低減する効果が大きい。
【０１３４】
また、パルス出力回路として、図１４（Ａ）に示したパルス出力回路からトランジスタ５１を削除し、且つソース及びドレインの一方がトランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、並びにトランジスタ５２のソース及びドレインの一方に電気的に接続され、ソース及びドレインの他方がトランジスタ３３のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５３を付加した構成（図１４（Ｂ）参照）を適用することも可能である。なお、上述したようにトランジスタ５３を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。また、当該パルス出力回路に生じる不正パルスが、トランジスタ３３、３８のスイッチングに与える影響を軽減することが可能である。
【０１３５】
また、本実施の形態の液晶表示装置においては、バックライトユニットとして赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色を呈する光源を横に直線的に並べる構成（図１０及び図１１参照）について示したが、バックライトユニットの構成は、当該構成に限定されない。例えば、当該３色を呈する光源を３角配置しても良いし、当該３色を呈する光源を縦に直線的に並べてもよいし、赤（Ｒ）のバックライトユニット、緑（Ｇ）のバックライトユニット、及び青（Ｂ）のバックライトユニットを別途設けても良い。また、上述した液晶表示装置においては、バックライトとして直下型方式のバックライトを適用する構成（図１０及び図１１参照）について示したが、当該バックライトとしてエッジライト方式のバックライトを適用することも可能である。
【０１３６】
また、本実施の形態の液晶表示装置においては、選択信号の走査及びバックライトユニットの点灯を連続的に行う構成（図１２参照）について示したが、液晶表示装置の動作は、当該構成に限定されない。例えば、画素部において１枚の画像を形成する期間（図１２では、赤（Ｒ）を呈する光の透過を制御するための画像信号の入力〜バックライトユニットにおいて青（Ｂ）の光源が点灯される期間に相当する）の前後に、選択信号の走査及びバックライトユニットの点灯が行われない期間を設ける構成とすることが可能である。これにより、当該液晶表示装置において生じるカラーブレイクを抑制し、該液晶表示装置が表示する画質を向上させることが可能である。なお、選択信号の走査及びバックライトユニットの点灯の双方を行わない構成に変えて、選択信号の走査を行い各画素に対して光を透過させないための画像信号を入力する構成とすることも可能である。
【０１３７】
また、本実施の形態の液晶表示装置においては、画素部の特定の領域毎にバックライトユニットが有する３つの光源の１つ又は２つを点灯させる期間を設ける構成の他、バックライトユニットが有する３つの光源のすべてが点灯される期間を設ける構成とすることも可能である。この場合、液晶表示装置の表示輝度をさらに向上させること及び表示色調をさらに細分化させることが可能である。なお、赤（Ｒ）を呈する光の透過を制御するための画像信号の入力〜バックライトユニットにおける赤（Ｒ）の光源、緑（Ｇ）の光源、及び青（Ｂ）の光源の点灯までの動作によって画素部に１枚の画像が形成されることとする。
【０１３８】
また、本実施の形態の液晶表示装置においては、画素部の特定の領域毎にバックライトユニットを赤（Ｒ）→緑（Ｇ）→青（Ｂ）の順で点灯することで１枚の画像を形成する構成（図１２参照）について示したが、本実施の形態の液晶表示装置における光源の点灯順は当該順に限定されない。例えば、赤（Ｒ）→緑（Ｇ）→青（Ｂ）→［赤（Ｒ）及び緑（Ｇ）］→［緑（Ｇ）及び青（Ｂ）］→［青（Ｂ）及び赤（Ｒ）の順で点灯することで１枚の画像を形成する構成、青（Ｂ）→［青（Ｂ）及び緑（Ｇ）］→緑（Ｇ）→［緑（Ｇ）及び赤（Ｒ）］→赤（Ｒ）→［赤（Ｒ）及び青（Ｂ）］の順で点灯することで１枚の画像を形成する構成、青（Ｂ）→［青（Ｂ）及び赤（Ｒ）］→赤（Ｒ）→［赤（Ｒ）及び緑（Ｇ）］→緑（Ｇ）→［緑（Ｇ）及び青（Ｂ）］の順で点灯することで１枚の画像を形成する構成、青（Ｂ）→［赤（Ｒ）及び緑（Ｇ）］→緑（Ｇ）→［青（Ｂ）及び赤（Ｒ）］→赤（Ｒ）→［緑（Ｇ）及び青（Ｂ）］の順で点灯することで１枚の画像を形成する構成、青（Ｂ）→［赤（Ｒ）及び緑（Ｇ）］→［青（Ｂ）及び緑（Ｇ）］→赤（Ｒ）→緑（Ｇ）→［赤（Ｒ）及び青（Ｂ）］の順で点灯することで１枚の画像を形成する構成などとすることも可能である。なお、光源の点灯順に合わせて、特定の色を呈する光の透過を制御するための画像信号の入力順も適宜設計する必要があることは言うまでもない。
【０１３９】
また、本実施の形態の液晶表示装置においては、バックライトユニットが有する赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の光源のそれぞれが１回点灯することで１枚の画像を形成する構成（図１２参照）について示したが、本実施の形態の液晶表示装置における光源毎の点灯回数を異ならせることも可能である。例えば、視感度が高い赤（Ｒ）及び緑（Ｇ）を呈する光が２回点灯され、且つ視感度の低い青（Ｂ）が３回点灯されるように、バックライトユニットを点灯することで１枚の画像を形成する構成とすることも可能である。
【０１４０】
また、本実施の形態の液晶表示装置においては、バックライトとして赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の光源を組み合わせて用いる構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、任意の色を呈する光源を組み合わせてバックライトを構成することが可能である。例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）、若しくは赤（Ｒ）、緑（Ｇ）、青（Ｂ）、黄（Ｙ）の４色の光源を組み合わせて用いること、又はシアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の３色の光源を組み合わせて用いることなどが可能である。なお、バックライトユニットが白（Ｗ）を呈する光を発光する光源を有する場合は、白（Ｗ）を呈する光を混色によって形成するのではなく、当該光源を用いて白（Ｗ）を呈する光を形成することができる。当該光源は、発光効率が高いため、当該光源を用いてバックライトを構成することで、消費電力を低減することが可能である。また、バックライトユニットが補色の関係にある２色の光源を有する場合（例えば、青（Ｂ）と黄（Ｙ）の２色の光源を有する場合）、当該２色を呈する光を混色することで白（Ｗ）を呈する光を形成することも可能である。さらに、淡色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）、並びに濃色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の６色の光源を組み合わせて用いること、又は赤（Ｒ）、緑（Ｇ）、青（Ｂ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の６色の光源を組み合わせて用いることなども可能である。このように、より多種の光源を組み合わせて用いることで、当該液晶表示装置において表現できる色域を拡大し、画質を向上させることが可能である。
【０１４１】
なお、本実施の形態の変形例として述べた構成の複数を、本実施の形態の液晶表示装置に対して適用することも可能である。
【０１４２】
また、本実施の形態の内容又は該内容の一部を、他の実施の形態の内容又は該内容の一部と組み合わせることが可能である。
【０１４３】
（実施の形態２）
本実施の形態では、実施の形態１に示した液晶表示装置の具体的な構成について、説明する。
【０１４４】
＜トランジスタの具体例＞
まず、上述した液晶表示装置の画素部又は各種回路に用いられるトランジスタの具体例について図１５を参照して説明する。なお、当該液晶表示装置において、画素部及び各種回路のそれぞれに設けられるトランジスタは、同一構成を有するトランジスタを適用してもよいし、それぞれ異なる構成を有するトランジスタを適用してもよい。
【０１４５】
図１５（Ａ）に示すトランジスタ２４５０は、基板２４００上にゲート層２４０１が形成され、ゲート層２４０１上にゲート絶縁層２４０２が形成され、ゲート絶縁層２４０２上に半導体層２４０３が形成され、半導体層２４０３上に、ソース層２４０５ａ、及びドレイン層２４０５ｂが形成されている。また、半導体層２４０３、ソース層２４０５ａ、及びドレイン層２４０５ｂ上に絶縁層２４０７が形成されている。また、絶縁層２４０７上に保護絶縁層２４０９を形成してもよい。トランジスタ２４５０は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。
【０１４６】
図１５（Ｂ）に示すトランジスタ２４６０は、基板２４００上にゲート層２４０１が形成され、ゲート絶縁層２４０２上に半導体層２４０３が形成され、半導体層２４０３上にチャネル保護層２４０６が形成され、チャネル保護層２４０６及び半導体層２４０３上に、ソース層２４０５ａ、及びドレイン層２４０５ｂが形成されている。また、ソース層２４０５ａ、及びドレイン層２４０５ｂ上に保護絶縁層２４０９を形成してもよい。トランジスタ２４６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。
【０１４７】
図１５（Ｃ）に示すトランジスタ２４７０は、基板２４００上に下地層２４３６が形成され、下地層２４３６上に半導体層２４０３が形成され、半導体層２４０３、及び下地層２４３６上に、ソース層２４０５ａ、及びドレイン層２４０５ｂが形成され、半導体層２４０３、ソース層２４０５ａ、及びドレイン層２４０５ｂ上にゲート絶縁層２４０２が形成され、ゲート絶縁層２４０２上にゲート層２４０１が形成されている。また、ゲート層２４０１上に保護絶縁層２４０９を形成してもよい。トランジスタ２４７０は、トップゲート構造のトランジスタの一つである。
【０１４８】
図１５（Ｄ）に示すトランジスタ２４８０は、基板２４００上に、第１のゲート層２４１１が形成され、第１のゲート層２４１１上に第１のゲート絶縁層２４１３が形成され、第１のゲート絶縁層２４１３上に半導体層２４０３が形成され、半導体層２４０３、及び第１のゲート絶縁層２４１３上に、ソース層２４０５ａ、及びドレイン層２４０５ｂが形成されている。また、半導体層２４０３、ソース層２４０５ａ、及びドレイン層２４０５ｂ上に第２のゲート絶縁層２４１４が形成され、第２のゲート絶縁層２４１４上に第２のゲート層２４１２が形成されている。また、第２のゲート層２４１２上に保護絶縁層２４０９を形成してもよい。
【０１４９】
トランジスタ２４８０は、トランジスタ２４５０とトランジスタ２４７０を併せた構造を有する。第１のゲート層２４１１と第２のゲート層２４１２を電気的に接続して一つのゲート層として機能させることができる。また、第１のゲート層２４１１と第２のゲート層２４１２のうち、どちらか一方を単に「ゲート」と呼び、他方を「バックゲート」と呼ぶことがある。なお、トランジスタ２４８０において、バックゲートの電位を変化させることで、ゲートの電位によってスイッチングを制御する際のトランジスタ２４８０のしきい値電圧を変化させることができる。
【０１５０】
なお、基板２４００としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、表面に絶縁層が設けられた導電性基板、又はプラスチック基板、貼り合わせフィルム、繊維状の材料を含む紙、若しくは基材フィルムなどの可撓性基板などがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。
【０１５１】
また、ゲート層２４０１及び第１のゲート層２４１１としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１５２】
また、ゲート絶縁層２４０２、第１のゲート絶縁層２４１３、第２のゲート絶縁層２４１４としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであり、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであり、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。
【０１５３】
また、半導体層２４０３としては、シリコン（Ｓｉ）若しくはゲルマニウム（Ｇｅ）などの周期表第１４族元素を主構成元素とする材料、シリコンゲルマニウム（ＳｉＧｅ）若しくはガリウムヒ素（ＧａＡｓ）などの化合物、酸化亜鉛（ＺｎＯ）若しくはインジウム（Ｉｎ）及びガリウム（Ｇａ）を含む酸化亜鉛などの酸化物、又は半導体特性を示す有機化合物などの半導体材料を適用することができる。また、これらの半導体材料からなる層の積層構造を適用することもできる。
【０１５４】
さらに、半導体層２４０３としてシリコン（Ｓｉ）を適用する場合、当該半導体層２４０３の結晶状態は限定されない。すなわち、アモルファスシリコン、微結晶シリコン、多結晶シリコン、及び単結晶シリコンのいずれかを半導体層２４０３として適用することが可能である。なお、微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含んでいる。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。
【０１５５】
また、半導体層２４０３として酸化物（酸化物半導体）を適用する場合、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、二元系金属酸化物であるＩｎ−Ｇａ−Ｏ系酸化物半導体、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、または単元系金属酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体はＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【０１５６】
また、酸化物半導体として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどを選択することができる。
【０１５７】
また、ソース層２４０５ａ、ドレイン層２４０５ｂ、及び第２のゲート層２４１２としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１５８】
また、ソース層２４０５ａ、ドレイン層２４０５ｂ（これらと同じ層で形成される配線層を含む）となる導電膜は導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１５９】
なお、チャネル保護層２４０６としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１６０】
また、絶縁層２４０７としては、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１６１】
また、保護絶縁層２４０９としては、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、窒化酸化アルミニウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１６２】
また、下地層２４３６としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１６３】
なお、半導体層２４０３として酸化物半導体を適用する場合、該酸化物半導体に接する絶縁層（ここでは、ゲート絶縁層２４０２、絶縁層２４０７、チャネル保護層２４０６、下地層２４３６、第１のゲート絶縁層２４１３、第２のゲート絶縁層２４１４が相当する）としては、第１３族元素および酸素を含む絶縁材料を用いることが好ましい。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体に接する絶縁層に用いることで、酸化物半導体との界面の状態を良好に保つことができる。
【０１６４】
第１３族元素を含む絶縁材料とは、絶縁材料に一または複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示す。
【０１６５】
例えば、ガリウムを含有する酸化物半導体層に接して絶縁層を形成する場合に、絶縁層に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁層の界面特性を良好に保つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁層とを接して設けることにより、酸化物半導体層と絶縁層の界面における水素のパイルアップを低減することができる。なお、絶縁層に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁層を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という点においても好ましい。
【０１６６】
また、半導体層２４０３として酸化物半導体を適用する場合、該酸化物半導体に接する絶縁層は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルク（固相）に添加することをいう。なお、当該バルク（固相）の用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。
【０１６７】
例えば、当該絶縁層として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０１６８】
また、当該絶縁層として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０１６９】
また、当該絶縁層として酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。
【０１７０】
酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁層を形成することができる。このような領域を備える絶縁層と酸化物半導体層が接することにより、絶縁層中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、または酸化物半導体層と絶縁層の界面における酸素不足欠陥を低減し、酸化物半導体層をＩ型化またはＩ型に限りなく近い酸化物半導体とすることができる。
【０１７１】
なお、半導体層２４０３として酸化物半導体を適用する場合において、半導体層２４０３に接する絶縁層のうち、上層に位置する絶縁層及び下層に位置する絶縁層の一方のみを化学量論的組成比より酸素が多い領域を有する絶縁層とすることもできるが、両方の絶縁層を化学量論的組成比より酸素が多い領域を有する絶縁層とすることが好ましい。化学量論的組成比より酸素が多い領域を有する絶縁層を、半導体層２４０３に接する絶縁層の、上層及び下層に位置する絶縁層に用い、半導体層２４０３を挟む構成とすることで、上記効果をより高めることができる。
【０１７２】
また、半導体層２４０３として酸化物半導体を適用する場合において、半導体層２４０３の上層または下層に用いる絶縁層は、上層と下層で同じ構成元素を有する絶縁層としても良いし、異なる構成元素を有する絶縁層としても良い。例えば、上層と下層とも、組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとしても良いし、上層と下層の一方を組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成がＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしても良い。
【０１７３】
また、半導体層２４０３として酸化物半導体を適用する場合において、半導体層２４０３に接する絶縁層は、化学量論的組成比より酸素が多い領域を有する絶縁層の積層としても良い。例えば、半導体層２４０３の上層に組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい。なお、半導体層２４０３の下層を、化学量論的組成比より酸素が多い領域を有する絶縁層の積層としても良いし、半導体層２４０３の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁層の積層としても良い。
【０１７４】
＜画素レイアウトの具体例＞
次いで、上述した液晶表示装置の画素のレイアウトの具体例について図１６、１７を参照して説明する。なお、図１６は、図２に示した画素のレイアウトの上面図を示す図であり、図１７は、図１６に示すＡ−Ｂ線における断面図を示す図である。なお、図１６においては、液晶層、対向電極などの構成は割愛している。以下、具体的な構造について図１７を参照して説明する。
【０１７５】
トランジスタ１６は、基板２２０上に絶縁層２２１を介して設けられた導電層２２２と、導電層２２２上に設けられた絶縁層２２３と、導電層２２２上に絶縁層２２３を介して設けられた半導体層２２４と、半導体層２２４の一端上に設けられた導電層２２５ａと、半導体層２２４の他端上に設けられた導電層２２５ｂと、を有する。なお、導電層２２２は、ゲート層として機能し、絶縁層２２３は、ゲート絶縁層として機能し、導電層２２５ａ及び導電層２２５ｂの一方は、ソース層、他方はドレイン層として機能する。
【０１７６】
容量素子１７は、基板２２０上に絶縁層２２１を介して設けられた導電層２２６と、導電層２２６上に設けられた絶縁層２２７と、導電層２２６上に絶縁層２２７を介して設けられた導電層２２８と、を有する。なお、導電層２２６は、容量素子１７の一方の電極として機能し、絶縁層２２７は、容量素子１７の誘電体として機能し、導電層２２８は、容量素子１７の他方の電極として機能する。また、導電層２２６は、導電層２２２と同一材料からなり、絶縁層２２７は、絶縁層２２３と同一材料からなり、導電層２２８は、導電層２２５ａ及び導電層２２５ｂと同一材料からなる。また、導電層２２６は、導電層２２５ｂと電気的に接続されている。
【０１７７】
なお、トランジスタ１６及び容量素子１７上には、絶縁層２２９及び平坦化絶縁層２３０が設けられている。
【０１７８】
液晶素子１８は、平坦化絶縁層２３０上に設けられた透明導電層２３１と、対向基板２４０上に設けられた透明導電層２４１と、透明導電層２３１と透明導電層２４１に挟持された液晶層２５０と、を有する。なお、透明導電層２３１は、液晶素子１８の画素電極として機能し、透明導電層２４１は、液晶素子１８の対向電極として機能する。また、透明導電層２３１は、導電層２２５ｂ及び導電層２２６と電気的に接続されている。
【０１７９】
なお、透明導電層２３１と液晶層２５０の間、または透明導電層２４１と液晶層２５０の間に、配向膜を適宜設けても良い。配向膜は、ポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビングは、配向膜に接するように、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで、行うことができる。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜を直接形成することも可能である。
【０１８０】
また、液晶層２５０を形成するために行われる液晶の注入は、ディスペンサ式（滴下式）を用いても良いし、ディップ式（汲み上げ式）を用いていても良い。
【０１８１】
なお、対向基板２４０上には、画素間における液晶の配向の乱れに起因するディスクリネーションが視認されるのを防ぐため、又は、拡散した光が隣接する複数の画素に並行して入射するのを防ぐために、光を遮蔽することができる遮蔽層２４２が設けられている。遮蔽層２４２には、カーボンブラック、二酸化チタンよりも酸化数が小さい低原子価酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。また、クロムを用いた膜で、遮蔽層２４２を形成することも可能である。
【０１８２】
透明導電層２３１、及び透明導電層２４１は、例えば、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透光性を有する導電材料を用いることができる。
【０１８３】
なお、図１７では、透明導電層２３１と透明導電層２４１の間に液晶層２５０が挟持される構造を有する液晶素子を例に挙げて説明したが、本発明の一態様に係る液晶表示装置はこの構成に限定されない。ＩＰＳ型の液晶素子やブルー相を用いた液晶素子のように、一対の電極が共に一の基板に形成されていても良い。
【０１８４】
＜液晶表示装置の具体例＞
次いで、液晶表示装置のパネルの外観について、図１８を用いて説明する。図１８（Ａ）は、基板４００１と対向基板４００６とをシール材４００５によって接着させたパネルの上面図であり、図１８（Ｂ）は、図１８（Ａ）のＣ−Ｄ線における断面図に相当する。
【０１８５】
基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むように、シール材４００５が設けられている。また、画素部４００２、走査線駆動回路４００４の上に対向基板４００６が設けられている。よって、画素部４００２と走査線駆動回路４００４は、基板４００１とシール材４００５と対向基板４００６とによって、液晶４００７と共に封止されている。
【０１８６】
また、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、信号線駆動回路４００３が形成された基板４０２１が、実装されている。図１８（Ｂ）では、信号線駆動回路４００３に含まれるトランジスタ４００９を例示している。
【０１８７】
また、基板４００１上に設けられた画素部４００２、走査線駆動回路４００４は、トランジスタを複数有している。図１８（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０、トランジスタ４０２２を例示している。
【０１８８】
また、液晶素子４０１１が有する画素電極４０３０は、トランジスタ４０１０と電気的に接続されている。そして、液晶素子４０１１の対向電極４０３１は、対向基板４００６に形成されている。画素電極４０３０と対向電極４０３１と液晶４００７とが重なっている部分が、液晶素子４０１１に相当する。
【０１８９】
また、スペーサ４０３５が、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお、図１８（Ｂ）では、スペーサ４０３５が、絶縁膜をパターニングすることで形成されている場合を例示しているが、球状スペーサを用いていても良い。
【０１９０】
また、信号線駆動回路４００３、走査線駆動回路４００４、画素部４００２に与えられる各種信号及び電位は、引き回し配線４０１４及び引き回し配線４０１５を介して、接続端子４０１６から供給されている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０１９１】
なお、基板４００１、対向基板４００６、基板４０２１には、ガラス、セラミックス、プラスチックを用いることができる。プラスチックには、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムなどが含まれる。
【０１９２】
但し、液晶素子４０１１からの光の取り出し方向に位置する基板には、ガラス板、プラスチック、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０１９３】
図１９は、本発明の一態様に係る液晶表示装置の構造を示す、斜視図の一例である。図１９に示す液晶表示装置は、画素部を有するパネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、バックライトパネル１６０７と、回路基板１６０８と、信号線駆動回路の形成された基板１６１１とを有している。
【０１９４】
パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、バックライトパネル１６０７とは、順に積層されている。バックライトパネル１６０７は、複数のバックライトユニットで構成されたバックライト１６１２を有している。導光板１６０５内部に拡散されたバックライト１６１２からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板１６０４によって、パネル１６０１に照射される。
【０１９５】
なお、ここでは、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板は導光板１６０５とパネル１６０１の間に設けられていれば良い。よって、プリズムシート１６０３よりもパネル１６０１に近い側にのみ拡散板が設けられていても良いし、プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられていても良い。
【０１９６】
また、プリズムシート１６０３は、図１９に示した断面が鋸歯状の形状に限定されず、導光板１６０５からの光をパネル１６０１側に集光できる形状を有していれば良い。
【０１９７】
回路基板１６０８には、パネル１６０１に入力される各種信号を生成する回路、またはこれら信号に処理を施す回路などが設けられている。そして、図１９では、回路基板１６０８とパネル１６０１とが、ＣＯＦテープ１６０９を介して接続されている。また、信号線駆動回路の形成された基板１６１１が、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いてＣＯＦテープ１６０９に接続されている。
【０１９８】
図１９では、バックライト１６１２の駆動を制御する制御系の回路が回路基板１６０８に設けられており、該制御系の回路とバックライトパネル１６０７とがＦＰＣ１６１０を介して接続されている例を示している。ただし、上記制御系の回路はパネル１６０１に形成されていても良く、この場合はパネル１６０１とバックライトパネル１６０７とがＦＰＣなどにより接続されるようにする。
【０１９９】
＜液晶表示装置を搭載した各種電子機器について＞
以下では、本明細書で開示される液晶表示装置を搭載した電子機器の例について図２０を参照して説明する。
【０２００】
図２０（Ａ）は、ノート型のパーソナルコンピュータを示す図であり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４などによって構成されている。
【０２０１】
図２０（Ｂ）は、携帯情報端末（ＰＤＡ）を示す図であり、本体２２１１には表示部２２１３と、外部インターフェイス２２１５と、操作ボタン２２１４等が設けられている。また、操作用の付属品としてスタイラス２２１２がある。
【０２０２】
図２０（Ｃ）は、電子書籍２２２０を示す図である。電子書籍２２２０は、筐体２２２１および筐体２２２３の２つの筐体で構成されている。筐体２２２１および筐体２２２３は、軸部２２３７により一体とされており、該軸部２２３７を軸として開閉動作を行うことができる。このような構成により、電子書籍２２２０は、紙の書籍のように用いることが可能である。
【０２０３】
筐体２２２１には表示部２２２５が組み込まれ、筐体２２２３には表示部２２２７が組み込まれている。表示部２２２５および表示部２２２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２０（Ｃ）では表示部２２２５）に文章を表示し、左側の表示部（図２０（Ｃ）では表示部２２２７）に画像を表示することができる。
【０２０４】
また、図２０（Ｃ）では、筐体２２２１に操作部などを備えた例を示している。例えば、筐体２２２１は、電源２２３１、操作キー２２３３、スピーカー２２３５などを備えている。操作キー２２３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２２２０は、電子辞書としての機能を持たせた構成としてもよい。
【０２０５】
また、電子書籍２２２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２０６】
図２０（Ｄ）は、携帯電話機を示す図である。当該携帯電話機は、筐体２２４０および筐体２２４１の二つの筐体で構成されている。筐体２２４１は、表示パネル２２４２、スピーカー２２４３、マイクロフォン２２４４、ポインティングデバイス２２４６、カメラ用レンズ２２４７、外部接続端子２２４８などを備えている。また、筐体２２４０は、当該携帯電話機の充電を行う太陽電池セル２２４９、外部メモリスロット２２５０などを備えている。また、アンテナは筐体２２４１内部に内蔵されている。
【０２０７】
表示パネル２２４２はタッチパネル機能を備えており、図２０（Ｄ）には映像表示されている複数の操作キー２２４５を点線で示している。なお、当該携帯電話は、太陽電池セル２２４９から出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすることもできる。
【０２０８】
表示パネル２２４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２２４２と同一面上にカメラ用レンズ２２４７を備えているため、テレビ電話が可能である。スピーカー２２４３およびマイクロフォン２２４４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２２４０と筐体２２４１はスライドし、図２０（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０２０９】
外部接続端子２２４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット２２５０に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０２１０】
図２０（Ｅ）は、デジタルカメラを示す図である。当該デジタルカメラは、本体２２６１、表示部（Ａ）２２６７、接眼部２２６３、操作スイッチ２２６４、表示部（Ｂ）２２６５、バッテリー２２６６などによって構成されている。
【０２１１】
図２０（Ｆ）は、テレビジョン装置を示す図である。テレビジョン装置２２７０では、筐体２２７１に表示部２２７３が組み込まれている。表示部２２７３により、映像を表示することが可能である。なお、ここでは、スタンド２２７５により筐体２２７１を支持した構成を示している。
【０２１２】
テレビジョン装置２２７０の操作は、筐体２２７１が備える操作スイッチや、別体のリモコン操作機２２８０により行うことができる。リモコン操作機２２８０が備える操作キー２２７９により、チャンネルや音量の操作を行うことができ、表示部２２７３に表示される映像を操作することができる。また、リモコン操作機２２８０に、当該リモコン操作機２２８０から出力する情報を表示する表示部２２７７を設ける構成としてもよい。
【０２１３】
なお、テレビジョン装置２２７０は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことが可能である。
【符号の説明】
【０２１４】
１０ 画素部
１０ｅ 範囲
１０ｆ 範囲
１０ｇ 範囲
１１ 走査線駆動回路
１１ｅ 走査線駆動回路
１１ｆ 走査線駆動回路
１１ｇ 走査線駆動回路
１２ 信号線駆動回路
１３ 走査線
１４ 信号線
１５ 画素
１６ トランジスタ
１７ 容量素子
１８ 液晶素子
２０ パルス出力回路
２１ 端子
２２ 端子
２３ 端子
２４ 端子
２５ 端子
２６ 端子
２７ 端子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ バックライトパネル
４０ｅ 範囲
４０ｆ 範囲
４０ｇ 範囲
４１ バックライトアレイ
４２ バックライトユニット
５０ トランジスタ
５１ トランジスタ
５２ トランジスタ
５３ トランジスタ
１０１ｅ 領域
１０１ｆ 領域
１０２ｅ 領域
１０２ｆ 領域
１０３ｅ 領域
１０３ｆ 領域
１２０ シフトレジスタ
１２１ トランジスタ
２２０ 基板
２２１ 絶縁層
２２２ 導電層
２２３ 絶縁層
２２４ 半導体層
２２５ａ 導電層
２２５ｂ 導電層
２２６ 導電層
２２７ 絶縁層
２２８ 導電層
２２９ 絶縁層
２３０ 平坦化絶縁層
２３１ 透明導電層
２４０ 対向基板
２４１ 透明導電層
２４２ 遮蔽層
２５０ 液晶層
１６０１ パネル
１６０２ 拡散板
１６０３ プリズムシート
１６０４ 拡散板
１６０５ 導光板
１６０７ バックライトパネル
１６０８ 回路基板
１６０９ ＣＯＦテープ
１６１０ ＦＰＣ
１６１１ 基板
１６１２ バックライト
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２１１ 本体
２２１２ スタイラス
２２１３ 表示部
２２１４ 操作ボタン
２２１５ 外部インターフェイス
２２２０ 電子書籍
２２２１ 筐体
２２２３ 筐体
２２２５ 表示部
２２２７ 表示部
２２３１ 電源
２２３３ 操作キー
２２３５ スピーカー
２２３７ 軸部
２２４０ 筐体
２２４１ 筐体
２２４２ 表示パネル
２２４３ スピーカー
２２４４ マイクロフォン
２２４５ 操作キー
２２４６ ポインティングデバイス
２２４７ カメラ用レンズ
２２４８ 外部接続端子
２２４９ 太陽電池セル
２２５０ 外部メモリスロット
２２６１ 本体
２２６３ 接眼部
２２６４ 操作スイッチ
２２６５ 表示部
２２６６ バッテリー
２２６７ 表示部
２２７０ テレビジョン装置
２２７１ 筐体
２２７３ 表示部
２２７５ スタンド
２２７７ 表示部
２２７９ 操作キー
２２８０ リモコン操作機
２４００ 基板
２４０１ ゲート層
２４０２ ゲート絶縁層
２４０３ 半導体層
２４０５ａ ソース層
２４０５ｂ ドレイン層
２４０６ チャネル保護層
２４０７ 絶縁層
２４０９ 保護絶縁層
２４１１ ゲート層
２４１２ ゲート層
２４１３ ゲート絶縁層
２４１４ ゲート絶縁層
２４３６ 下地層
２４５０ トランジスタ
２４６０ トランジスタ
２４７０ トランジスタ
２４８０ トランジスタ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 対向基板
４００７ 液晶
４００９ トランジスタ
４０１０ トランジスタ
４０１１ 液晶素子
４０１４ 配線
４０１５ 配線
４０１６ 接続端子
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２１ 基板
４０２２ トランジスタ
４０３０ 画素電極
４０３１ 対向電極
４０３５ スペーサ
【特許請求の範囲】
【請求項１】
異なる色を呈して点滅を繰り返す光源を複数備えたバックライトパネルと、前記バックライトパネルの前方にｍ行ｎ列（ｍ、ｎは、４以上の自然数）のマトリクス状に複数配設された光の透過を制御する画素を備える液晶表示装置の駆動方法であって、
１行目乃至Ａ行目（Ａは、ｍ／２以下の自然数）の画素が配設された第１の範囲に対して第１の色を呈する光の透過を制御するための画像信号と、Ａ＋１行目乃至２Ａ行目の画素が配設された第２の範囲に対して第２の色を呈する光の透過を制御するための画像信号を入力する期間に、
１行目乃至Ｂ行目（Ｂは、Ａ／２以下の自然数）の画素が配設された第１の領域に第１の色を呈する光の透過を制御するための画像信号を入力するステップに続いて第１の領域に第１の色を呈する光を照射すると共にＢ＋１行目乃至２Ｂ行目の画素が配設された第２の領域に光の透過を制御するための画像信号を入力するステップと、
（２Ａ−Ｂ＋１）行目乃至２Ａ行目の画素が配設された第４の領域に第２の色を呈する光の透過を制御するための画像信号を入力するステップに続いて、第４の領域に第２の色を呈する光を照射すると共に（２Ａ−２Ｂ＋１）行目乃至２Ａ−Ｂ行目の画素が配設された第３の領域に第２の色を呈する光の透過を制御するための画像信号を入力するステップを備える液晶表示装置の駆動方法。
【請求項２】
異なる色を呈して点滅を繰り返す光源を複数備えたバックライトパネルと、前記バックライトパネルの前方にｍ行ｎ列（ｍ、ｎは、４以上の自然数）のマトリクス状に複数配設された光の透過を制御する画素を備える液晶表示装置の駆動方法であって、
１行目乃至Ａ行目（Ａは、ｍ／２以下の自然数）を備える第１の範囲に配設された複数の画素に対して第１の色を呈する光の透過を制御するための画像信号と、Ａ＋１行目乃至２Ａ行目を備える第２の範囲に配設された複数の画素に対して第２の色を呈する光の透過を制御するための画像信号を入力する期間において、
１行目乃至Ｂ行目（Ｂは、Ａ／２以下の自然数）を備える第１の領域に配設された複数の画素と、（２Ａ−Ｂ＋１）行目乃至２Ａ行目を備える第４の領域に配設された複数の画素に光の透過を制御するための画像信号を入力する第１のステップに続いて、
前記第１の領域に第１の色を呈する光と、前記第４の領域に第２の色を呈する光を同時に照射すると共に、Ｂ＋１行目乃至２Ｂ行目を備える第２の領域に配設された複数の画素と、（２Ａ−２Ｂ＋１）行目乃至２Ａ−Ｂ行目を備える第３の領域に配設された複数の画素に光の透過を制御するための画像信号を入力する第２のステップと、
前記第２のステップに続いて前記第２の領域に第１の色を呈する光と、前記第３の領域に第２の色を呈する光を同時に照射する第３のステップを備える液晶表示装置の駆動方法。
【請求項３】
第１の色を呈する光と、第２の色を呈する光が同じ色を呈する光である請求項２記載の液晶表示装置の駆動方法。
【請求項１】
異なる色を呈して点滅を繰り返す光源を複数備えたバックライトパネルと、前記バックライトパネルの前方にｍ行ｎ列（ｍ、ｎは、４以上の自然数）のマトリクス状に複数配設された光の透過を制御する画素を備える液晶表示装置の駆動方法であって、
１行目乃至Ａ行目（Ａは、ｍ／２以下の自然数）の画素が配設された第１の範囲に対して第１の色を呈する光の透過を制御するための画像信号と、Ａ＋１行目乃至２Ａ行目の画素が配設された第２の範囲に対して第２の色を呈する光の透過を制御するための画像信号を入力する期間に、
１行目乃至Ｂ行目（Ｂは、Ａ／２以下の自然数）の画素が配設された第１の領域に第１の色を呈する光の透過を制御するための画像信号を入力するステップに続いて第１の領域に第１の色を呈する光を照射すると共にＢ＋１行目乃至２Ｂ行目の画素が配設された第２の領域に光の透過を制御するための画像信号を入力するステップと、
（２Ａ−Ｂ＋１）行目乃至２Ａ行目の画素が配設された第４の領域に第２の色を呈する光の透過を制御するための画像信号を入力するステップに続いて、第４の領域に第２の色を呈する光を照射すると共に（２Ａ−２Ｂ＋１）行目乃至２Ａ−Ｂ行目の画素が配設された第３の領域に第２の色を呈する光の透過を制御するための画像信号を入力するステップを備える液晶表示装置の駆動方法。
【請求項２】
異なる色を呈して点滅を繰り返す光源を複数備えたバックライトパネルと、前記バックライトパネルの前方にｍ行ｎ列（ｍ、ｎは、４以上の自然数）のマトリクス状に複数配設された光の透過を制御する画素を備える液晶表示装置の駆動方法であって、
１行目乃至Ａ行目（Ａは、ｍ／２以下の自然数）を備える第１の範囲に配設された複数の画素に対して第１の色を呈する光の透過を制御するための画像信号と、Ａ＋１行目乃至２Ａ行目を備える第２の範囲に配設された複数の画素に対して第２の色を呈する光の透過を制御するための画像信号を入力する期間において、
１行目乃至Ｂ行目（Ｂは、Ａ／２以下の自然数）を備える第１の領域に配設された複数の画素と、（２Ａ−Ｂ＋１）行目乃至２Ａ行目を備える第４の領域に配設された複数の画素に光の透過を制御するための画像信号を入力する第１のステップに続いて、
前記第１の領域に第１の色を呈する光と、前記第４の領域に第２の色を呈する光を同時に照射すると共に、Ｂ＋１行目乃至２Ｂ行目を備える第２の領域に配設された複数の画素と、（２Ａ−２Ｂ＋１）行目乃至２Ａ−Ｂ行目を備える第３の領域に配設された複数の画素に光の透過を制御するための画像信号を入力する第２のステップと、
前記第２のステップに続いて前記第２の領域に第１の色を呈する光と、前記第３の領域に第２の色を呈する光を同時に照射する第３のステップを備える液晶表示装置の駆動方法。
【請求項３】
第１の色を呈する光と、第２の色を呈する光が同じ色を呈する光である請求項２記載の液晶表示装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１２−５３４６２（Ｐ２０１２−５３４６２Ａ）
【公開日】平成２４年３月１５日（２０１２．３．１５）
【国際特許分類】
【出願番号】特願２０１１−１６９５３５（Ｐ２０１１−１６９５３５）
【出願日】平成２３年８月２日（２０１１．８．２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年３月１５日（２０１２．３．１５）
【国際特許分類】
【出願日】平成２３年８月２日（２０１１．８．２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]