液晶表示装置
【課題】一方向に並べて配置される複数の液晶表示パネルを備えた液晶表示装置であって、生産コストを抑えることができ、また、液晶表示パネル、ゲートドライバおよびソースドライバの組合せ毎に同期をとることができる液晶表示装置を提供する。
【解決手段】横方向に並べて配置される液晶表示パネル５毎に、各ゲートラインを線順次選択するゲートドライバ２と、各ソースラインの電位を設定するソースドライバ３とを備える。そして、複数の液晶表示パネル５に対応する各ゲートドライバ２および各ソースドライバ３を制御する１つのタイミングコントローラ１を備える。
【解決手段】横方向に並べて配置される液晶表示パネル５毎に、各ゲートラインを線順次選択するゲートドライバ２と、各ソースラインの電位を設定するソースドライバ３とを備える。そして、複数の液晶表示パネル５に対応する各ゲートドライバ２および各ソースドライバ３を制御する１つのタイミングコントローラ１を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、一方向に並べて配置した複数の液晶表示パネル上に画像を表示する液晶表示装置に関する。
【背景技術】
【０００２】
図１０は、複数のソースドライバを用いて１つの液晶表示パネルを駆動する液晶表示装置の構成例を示すブロック図である。図１０に示す構成において、タイミングコントローラ６１が、ゲートドライバ６２および複数のソースドライバ６３を制御することで、液晶表示パネル６５に画像を表示させる。図１０では、ゲートドライバ６２および複数のソースドライバ６３が基板６７に配置され、タイミングコントローラ６１が基板６８に配置される場合を例示している。
【０００３】
複数のソースドライバと、各ソースドライバに制御信号等を入力するタイミングコントローラとの接続方式として、ポイントツーポイント（Point to Point）方式が知られている（例えば、非特許文献１参照）。ポイントツーポイント方式では、ソースドライバ毎に別々の信号線を用いて、タイミングコントローラと各ソースドライバとが接続される。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】“フルＨＤサイズの大型液晶テレビ向け液晶ソース・ドライバＩＣの新技術「ＰＰｍＬ（登録商標）」”、［online］、ルネサスエレクトロニクス株式会社、［２０１１年２月１８日検索］、インターネット＜ＵＲＬ：http://www2.renesas.com/display/ja/sp_ppml.html＞
【発明の概要】
【発明が解決しようとする課題】
【０００５】
複数の液晶表示パネルを横方向に並べて配置し、各液晶表示パネルを用いて画像を表示する液晶表示装置を実現する場合、図１１に示す構成によって実現することが考えられる。図１１は、複数の液晶表示パネルを横方向に並べて配置した液晶表示装置の一般的な構成例を示すブロック図である。
【０００６】
図１１に示す例では、４つの液晶表示パネル７５を横方向に並べて配置している。そして、各液晶表示パネル７５に対して、それぞれ、タイミングコントローラ７１と、ゲートドライバ７２と、複数のソースドライバ７３とを設ける。本例では、１つの液晶表示パネル７５に対して４つのソースドライバ７３を設ける場合を示している。また、図１１では、１つの液晶表示パネル７５に対応するゲートドライバ７２および４つのソースドライバ７３が、基板７７上に設けられ、タイミングコントローラ７１が基板７８に設けられる場合を例示している。
【０００７】
個々のタイミングコントローラ７１と、そのタイミングコントローラ７１に対応する複数のソースドライバ７３とは、ポイントツーポイント方式で接続される。
【０００８】
また、グラフィックコントローラ８１と各タイミングコントローラ７１とが接続される。なお、グラフィックコントローラ８１は、基板８２上に配置される。グラフィックコントローラ８１は、各液晶表示パネル７５で表示する画像の画像データを生成し、各タイミングコントローラ７１に供給する。そして、各タイミングコントローラ７１は、それぞれ、ゲートドライバ７２および複数のソースドライバ７３に制御信号や画像データ等を入力して、ゲートドライバ７２および複数のソースドライバ７３によって液晶表示パネル７５に画像を表示させる。図１１では、表示対象９１を表す画像をグラフィックコントローラ８１が分割し、分割後の各画像を４つの液晶表示パネル７５で表示している状態を表している。ユーザは、４つの液晶表示パネル７５を見ることで、表示対象９１の全体像を把握できる。
【０００９】
図１１に例示する一般的な構成では、液晶表示パネル７５毎にタイミングコントローラ７１を設けるために、タイミングコントローラ７１の数が増加し、その結果、液晶表示装置の生産コストが高くなってしまう。例えば、ｎ個の液晶表示パネル７５を配置する場合、タイミングコントローラ７１もｎ個必要になり、生産コストが高くなってしまう。
【００１０】
また、各タイミングコントローラ７１がそれぞれ、ゲートドライバ７２および複数のソースドライバ７３を制御するので、液晶表示パネル７５のドライバ群毎に同期がずれ、同期をとることが困難であった。
【００１１】
そこで、本発明は、一方向に並べて配置される複数の液晶表示パネルを備えた液晶表示装置であって、生産コストを抑えることができ、また、液晶表示パネル、ゲートドライバおよびソースドライバの組合せ毎に同期をとることができる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明による液晶表示装置は、マトリクス状に形成された画素の列に沿って配置されるソースラインと、そのマトリクス状に形成された画素の行に沿って配置されるゲートラインとを含む複数の液晶表示パネル備え、その複数の液晶表示パネルは、一方向に並べて配置され、液晶表示パネル毎に、各ゲートラインを選択するゲートドライバと、各ソースラインの電位を設定する１つまたは複数のソースドライバとを備え、複数の液晶表示パネルに対応する各ゲートドライバおよび各ソースドライバを制御する１つのタイミングコントローラを備えることを特徴とする。
【００１３】
タイミングコントローラと個々のソースドライバとが、ソースドライバ毎に別々の信号線で接続される構成であってもよい。
【００１４】
また、複数の液晶表示パネルが、隣接する液晶表示パネル同士のなす角が１８０°未満となるように配置される構成であってもよい。
【００１５】
液晶表示パネル毎に設けられるソースドライバの数が１つである構成であってもよい。
【００１６】
また、液晶表示パネル毎に設けられるゲートドライバが、シフトレジスタと出力スイッチとを含み、液晶表示パネル内部に設けられる内蔵型ゲートドライバである構成であってもよい。
【発明の効果】
【００１７】
本発明によれば、一方向に並べて配置される複数の液晶表示パネルを備えた液晶表示装置の生産コストを抑えることができ、液晶表示パネル、ゲートドライバおよびソースドライバの組合せ毎に動作の同期をとることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の液晶表示装置の構成例を示すブロック図。
【図２】画素電極、ＴＦＴ、ソースラインおよびゲートラインの接続例を示す説明図。
【図３】タイミングコントローラ１からゲートドライバ２やソースドライバ３への信号等の入力タイミングの例を示すタイミングチャート。
【図４】ソースドライバ３へのＳＴＨおよびＣＬＫの入力タイミングの詳細を示すタイミングチャート。
【図５】ソースドライバにおける画像データの取り込みタイミングの例を示す模式図。
【図６】隣接する液晶表示パネル５の表示面同士のなす角が１８０°未満になるように配置した場合における複数の液晶パネル５の上面図。
【図７】隣接する液晶表示パネル５の表示面同士のなす角が１８０°未満になるように各液晶表示パネル５を配置する場合における好ましい構成例を示すブロック図。
【図８】パネル内蔵型ゲートドライバを用いた場合の構成例を示すブロック図。
【図９】内蔵型ゲートドライバの構成例を示す模式図。
【図１０】複数のソースドライバを用いて１つの液晶表示パネルを駆動する液晶表示装置の構成例を示すブロック図。
【図１１】複数の液晶表示パネルを横方向に並べて配置した液晶表示装置の一般的な構成例を示すブロック図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態を図面を参照して説明する。
図１は、本発明の液晶表示装置の構成例を示すブロック図である。本実施形態の液晶表示装置は、横方向に並べて配置した複数の液晶表示パネル５を備える。図１では、４個の液晶表示パネル５を並べて配置した例を示しているが、液晶表示パネル５の数は複数であればよく、４個に限定されない。
【００２０】
ここでは、各液晶表示パネル５が、ＴＦＴ（Thin Film Transistor）を用いた液晶表示パネルである場合を例にして説明する。各液晶表示パネル５は、マトリクス状に配置された画素電極の列毎にソースラインを備え、画素電極の行毎にゲートラインを備える。そして、画素電極毎にＴＦＴが設けられる。個々の画素電極はＴＦＴに接続され、そのＴＦＴはソースラインおよびゲートラインに接続される。また、ソースラインは画素電極の各列に沿って配置され、ゲートラインは画素電極の各行に沿って配置されている。図２は、画素電極、ＴＦＴ、ソースラインおよびゲートラインの接続例を示す説明図である。図２では、マトリクス状に配置される複数の画素電極のうち、第ｉ行、第ｋ列に配置され、ｉ行目のゲートラインＧｉおよびｋ列目のソースラインＳｋに接続される画素電極を例示している。画素電極２１は、ＴＦＴ２２のドレイン２２ｂに接続される。そして、ＴＦＴ２２のゲート２２ａがゲートラインＧｉに接続され、ＴＦＴ２２のソース２２ｃがソースラインＳｋに接続される。画素電極２１とＴＦＴ２２との１つの組が、１つの画素に対応する。図２では、１つの画素電極を図示しているが、他の画素電極におけるＴＦＴ、ゲートラインおよびソースラインの接続態様も同様である。
【００２１】
各液晶表示パネル５において、各ゲートラインは、線順次に選択され、選択されたゲートラインは、選択時電位に設定され、選択されていないゲートラインは、非選択時電位に設定される。あるゲートラインが選択されるとき、各ソースラインは、選択されたゲートラインの行の画像データに応じた電位に設定される。また、画素電極毎に配置されているＴＦＴ２２では、ゲート２２ａが選択時電位になると、ドレイン２２ｂとソース２２ｃとの間が導通状態となり、ゲート２２ａが非選択時電位になると、ドレイン２２ｂとソース２２ｃとの間が非導通状態になる。従って、選択行の各画素電極は、それぞれ、その行の画像データに応じた電位に設定される。また、各液晶表示パネル５は、液晶（図示略）を介して各画素電極と対向するコモン電極３０を備える。コモン電極の電位は、所定の電位に制御され、この結果、選択行における液晶に、その行の画像データに応じた電圧が印加される。
【００２２】
なお、以下の説明において、選択時電位をＶＧＨと記し、非選択時電位をＶＧＬと記す場合がある。
【００２３】
また、本実施形態の液晶表示装置は、液晶表示パネル５毎に、それぞれゲートドライバ２と、複数のソースドライバ３とを備える。図１に示す例では、１つの液晶表示パネル５に対して４つのソースドライバ３を配置する場合を例にしているが、１つの液晶表示パネル５に対するソースドライバ３の数は特に限定されない。液晶表示パネル５毎に設けられるゲートドライバ２および複数のソースドライバ３は、例えば、液晶表示パネル５の上にＣＯＧ（Chip On Glass ）技術として実装される。さらに、液晶表示パネル毎に設けられるゲートドライバ２および複数のソースドライバ３に接続される基板７を備えている。なお、各基板７には、対応する液晶表示パネル５のコモン電極の電位を所定の電位に制御するコモン電極電位設定部も設けられるが、図１ではコモン電極電位設定部の図示を省略している。
【００２４】
さらに、本実施形態の液晶表示装置は、１つのグラフィックコントローラ１１と、１つのタイミングコントローラ１とを備える。グラフィックコントローラ１１およびタイミングコントローラ１は、例えば、各基板７とは別の基板１２上に配置される。グラフィックコントローラ１１に、タイミングコントローラ１が接続され、グラフィックコントローラ１１は、タイミングコントローラ１に画像データを入力する。
【００２５】
また、液晶表示パネルにゲートドライバ２とソースドライバ３を接続させる技術として、基板７上に各ドライバを実装するＣＯＦ（Chip On Film）技術を採用してもよい。
【００２６】
本実施形態では、１つのタイミングコントローラ１と、液晶表示パネル５毎に設けられた各ソースドライバ３とが接続される。すなわち、どの液晶表示パネル５のソースドライバ３であっても、共通のタイミングコントローラ１に接続される。タイミングコントローラ１と各液晶表示パネル５の各ソースドライバとは、ポイントツーポイント方式で接続されていることが好ましい。すなわち、ソースドライバ３毎に別々の信号線を用いて、タイミングコントローラ１とソースドライバ３とが接続されていることが好ましい。本実施形態では、タイミングコントローラ１とソースドライバ３との接続態様がポイントツーポイント方式である場合を例にして説明する。
【００２７】
図１では、タイミングコントローラ１と、１つのソースドライバ３とを接続させる信号線を１本に簡略化して図示しているが、タイミングコントローラ１と１つのソースドライバ３とを接続させる信号線として、２本の信号線を用いる。そして、タイミングコントローラ１は、１つのソースドライバ３に対して、２本の信号線を用いて、差動信号方式で、信号や画像データを入力する。
【００２８】
また、タイミングコントローラ１には、液晶表示パネル５毎に設けられた各ゲートドライバ２が接続される。すなわち、どの液晶表示パネル５のゲートドライバ２であっても、共通のタイミングコントローラ１に接続される。
【００２９】
各ゲートドライバ２は、タイミングコントローラ１に従って、各ゲートラインを線順次選択しながら、選択したゲートラインの電位を選択時電位に設定し、選択していないゲートラインの電位を非選択時電位に設定する。選択されたゲートラインの電位が選択時電位に設定されることにより、そのゲートラインに接続された各ＴＦＴのゲートの電位も選択時電位になる。その結果、それらのＴＦＴにおけるソース、ドレイン間が導通状態になり、選択されたゲートラインに対応する行の各画素電極はそれぞれ、その画素電極が配置された列のソースラインと等電位になる。また、選択されていないゲートラインの電位が非選択時電位に設定されることにより、それらのゲートラインに接続された各ＴＦＴのゲートの電位も非選択時電位になる。その結果、それらのＴＦＴにおけるソース、ドレイン間が非導通状態になる。
【００３０】
本実施形態では、ソースドライバ３は、液晶表示パネル５のソースラインのうち、一部のソースラインに接続される。本実施形態では、説明を簡単にするために、１個の液晶表示パネル５が４・ｍ本のソースラインを有しているものとする。そして、１個の液晶表示パネル５に対応する４個のソースドライバ３のうち、視認側から見て左からｊ番目のソースドライバは、液晶表示パネル５のソースラインのうち、視認側から見て左からｍ・（ｊ−１）＋１番目からｍ・ｊ番目までのソースラインに接続されるものとする。ソースドライバ３は、タイミングコントローラ１の制御に従い、画像データを取り込む。そして、ソースドライバ３は、そのソースドライバ３が接続されているソースラインの電位を、選択されているゲートラインに対応する行の画素の画像データに応じた電位に設定する。
【００３１】
図３は、タイミングコントローラ１からゲートドライバ２やソースドライバ３への信号等の入力タイミングの例を示すタイミングチャートである。タイミングコントローラ１は、各ゲートドライバ２に対して、第１行のゲートラインから順次選択を開始することを指示する制御信号（以下、ＳＴＶと記す。）と、選択行の切り替えを指示するクロック信号（以下、ＣＫＶと記す。）とを入力する。ＳＴＶは、ゲートスタートパルスとも呼ばれ、また、ＣＫＶは、ゲートシフトクロックとも呼ばれる。タイミングコントローラ１は、第１行のゲートラインから順次選択を開始することをゲートドライバ２に指示する場合、ＳＴＶをハイレベルにし、ＳＴＶがハイレベルである期間中にＣＫＶをハイレベルに立ち上げ、その後、ＳＴＶをローレベルにする（図３参照）。また、タイミングコントローラ１は、ＣＫＶをハイレベルにし、その後ローレベルにする制御を、周期的に繰り返す。ゲートドライバ２は、ＳＴＶがハイレベルである期間中にＣＫＶの立ち上がりエッジを検出すると、第１行のゲートラインを選択する。その後、ゲートドライバ２は、ＣＫＶの立ち上がりエッジを検出する毎に、第２行以降のゲートラインを順次、選択していく（図３参照）。なお、図３において、ゲートラインの電位がＶＧＨになっているということは、そのゲートラインが選択されていることを意味する。
【００３２】
また、タイミングコントローラ１は、各ソースドライバ３に対して、１行内の画像データの取り込みの開始を指示する制御信号（以下、ＳＴＨと記す。）と、１行内の１画素分の取り込みを指示するクロック信号（以下、ＣＬＫと記す。）と、取り込み済みの画像データに応じた電位の出力を指示する制御信号（以下、ＬＰと記す。）とを入力する。ＳＴＨは、ソーススタートパルスとも呼ばれ、ＣＬＫは、ドットクロックとも呼ばれ、ＬＰは、ラッチパルスとも呼ばれる。
【００３３】
図４は、ソースドライバ３へのＳＴＨおよびＣＬＫの入力タイミングの詳細を示すタイミングチャートである。タイミングコントローラ１は、１行内の画像データの取り込みの開始をソースドライバ３に指示する場合、ＳＴＨをハイレベルにし、ＳＴＨがハイレベルである期間中にＣＬＫをハイレベルに立ち上げ、その後、ＳＴＨをローレベルにする（図４参照）。また、タイミングコントローラ１は、ＣＬＫをハイレベルにし、その後ローレベルにする制御を、周期的に繰り返す。ソースドライバ３は、ＳＴＨがハイレベルである期間中にＣＬＫの立ち上がりエッジを検出すると、その次のＣＬＫの立ち上がりエッジから、ＣＬＫの立ち上がりエッジを検出する毎に、１画素分ずつ画像データを取り込む（図４参照）。また、図３に示すように、タイミングコントローラ１は、周期的にＳＴＨをハイレベルに立ち上げる。
【００３４】
また、タイミングコントローラ１は、各ソースドライバ３に対して、ＳＴＨの立ち下がりエッジから立ち上がりエッジまでの期間中に、次に選択されるゲートラインに対応する行の画像データであって、ソースドライバ３が接続されているソースラインに該当する列の画像データを入力する。例えば、視認側から見て左からｊ番目のソースドライバ３に対しては、次に選択されるゲートラインに対応する行の画像データのうち、視認側からみて左からｍ・（ｊ−１）＋１番目からｍ・ｊ番目までの画素の画像データを入力する。ソースドライバ３は、入力された画像データを、ＣＬＫに合わせて取り込む。
【００３５】
また、タイミングコントローラ１は、ソースドライバ３に対して、各ゲートラインの選択期間に対応させて、選択期間の冒頭において、ＬＰをハイレベルに立ち上げ、さらにローレベルに立ち下げる（図３参照）。ソースドライバ３は、ＬＰの立ち下がりエッジを検出すると、そのソースドライバ３に接続されている各ソースラインの電位を、取り込んだ画像データに応じた電位に設定する。この結果、各ソースラインの電位は、選択行におけるそのソースラインの列の画素の画像データに応じた電位に変化する。なお、図３では、１本分のソースラインの電位変化のみを模式的に図示している。
【００３６】
また、タイミングコントローラ１は、ある行の画像データをソースドライバ３に取り込ませた後に、ゲートドライバ２にその行のゲートラインを選択させ、ソースドライバ３に、その画像データに応じた電位をソースラインに設定させる。例えば、図３に示すように、１つのフレーム内で、タイミングコントローラ１は、まず、第１行の画像データをソースドライバ３に取り込ませる。その後、タイミングコントローラ１は、ゲートドライバ２に第１行ゲートラインを選択させ、ソースドライバ３に、ソースラインの電位を、取り込み済みの画像データ（１行の画像データ）に応じた電位に設定させる。また、このとき、タイミングコントローラ１は、第２行の画像データをソースドライバ３に取り込ませる。
【００３７】
なお、タイミングコントローラ１は、ある行の画像データを入力後、次の行の画像データを入力するまでの間に、ブランキング期間（画像データを入力しない期間）を設ける。タイミングコントローラ１は、そのブランキング期間内で、ＬＰの立ち上げおよび立ち下げを行い、続いて、ＳＴＨの立ち上げおよび立ち下げを行う（図３参照）。
【００３８】
グラフィックコントローラ１１は、各液晶表示パネル５に表示させる画像の画像データを生成し、液晶表示パネル５毎に生成した画像データをタイミングコントローラ１に入力する。タイミングコントローラ１は、液晶表示パネル５毎に生成された画像データを、その画像データに対応する液晶表示パネル５の各ソースドライバ３に入力する。
【００３９】
グラフィックコントローラ１１は、例えば、外部システム（図示略）から入力される種々の文字情報や画像情報を、予め定められた位置に表示させるようにして、液晶表示パネル５毎の画像データを生成する。ただし、この画像生成態様は例示であり、グラフィックコントローラ１１が各液晶表示パネル５に表示させる画像の画像データを生成する態様は、特に、限定されない。ここでは、横長の画像の画像データが入力され、グラフィックコントローラ１１は、その画像が液晶表示パネル５と同じ数（本例では４つ）に分割されるように、画像データを分割することで、各液晶表示パネル５に応じた画像データを生成する場合を例にする。なお、本発明は、１個のタイミングコントローラで複数の液晶表示パネル５を制御しているので、横長の画像データを分割しないで液晶表示パネル５に供給することも可能である。
【００４０】
次に、動作について、説明する。
本例では、表示対象９１を表す横長の画像の画像データがグラフィックコントローラ１１に入力されたとする。グラフィックコントローラ１１は、その画像データを分割して、４つの画像９５ａ〜９５ｄを表すそれぞれの画像データを生成し、各画像データをタイミングコントローラ１に入力する。
【００４１】
そして、タイミングコントローラ１は、各画像９５ａ〜９５ｄを表示させるフレームにおいて、左から１番目の液晶表示パネル５の各ソースドライバ３に画像９５ａの画像データを入力し、左から２番目の液晶表示パネル５の各ソースドライバ３に画像９５ｂの画像データを入力し、左から３番目の液晶表示パネル５の各ソースドライバ３に画像９５ｃの画像データを入力し、左から４番目の液晶表示パネルの各ソースドライバ３に画像９５ｄの画像データを入力する。このフレームを例にして、本発明の動作を説明する。
【００４２】
タイミングコントローラ１は、図４に示すように、周期的にＣＬＫを変化させ、各液晶表示パネル５のソースドライバ３にＣＬＫを入力している。そして、各画像９５ａ〜９５ｄを表示させるフレームにおいて、タイミングコントローラ１は、各液晶表示パネル５のソースドライバ３に対し、ＳＴＨをハイレベルにして、ＳＴＨがハイレベルである期間内でＣＬＫをハイレベルにし、ＳＴＨをローレベルにする。この結果、各ソースドライバ３は、次のＣＬＫの立ち上がりエッジ毎に、タイミングコントローラ１から入力される画像データを１画素ずつ取り込む。
【００４３】
このとき、タイミングコントローラ１は、ＳＴＨをローレベルにしている期間中に、各ソースドライバ３に対して、第１行の画像データであって、ソースドライバ３に接続されているソースラインに該当する列の画像データを入力する。なお、タイミングコントローラ１は、左から１番目の液晶表示パネル５の各ソースドライバ３には、画像９５ａの第１行の画像データを入力し、左から２番目の液晶表示パネル５の各ソースドライバ３には、画像９５ｂの第１行の画像データを入力し、左から３番目の液晶表示パネル５の各ソースドライバ３には、画像９５ｃの第１行の画像データを入力し、左から４番目の液晶表示パネルの各ソースドライバ３には、画像９５ｄの第１行の画像データを入力する。
【００４４】
図５は、ソースドライバにおける画像データの取り込みタイミングの例を示す模式図である。例えば、タイミングコントローラ１は、各液晶表示パネル５における左から１番目のソースドライバ３には、それぞれ、次の選択行の画像データであって、液晶表示パネル５における左から第１列から第ｍ列までの各画素の画像データを入力する。
【００４５】
また、タイミングコントローラ１は、各液晶表示パネル５における左から２番目のソースドライバ３には、それぞれ、次の選択行の画像データであって、液晶表示パネル５における左から第ｍ＋１列から第２・ｍ列までの各画素の画像データを入力する。
【００４６】
また、タイミングコントローラ１は、各液晶表示パネル５における左から３番目のソースドライバ３には、それぞれ、次の選択行の画像データであって、液晶表示パネル５における左から第２・ｍ＋１列から第３・ｍ列までの各画素の画像データを入力する。
【００４７】
また、タイミングコントローラ１は、各液晶表示パネル５における左から４番目のソースドライバ３には、それぞれ、次の選択行の画像データであって、液晶表示パネル５における左から第３・ｍ＋１列から第４・ｍ列までの各画素の画像データを入力する。
【００４８】
そして、各ソースドライバ４は、図４に示すように、ＳＴＨがハイレベルである期間の経過後において、ＣＬＫの立ち上がりエッジ毎に、タイミングコントローラ１から入力される１画素分の画像データを取り込み、保持する。
【００４９】
従って、各液晶表示パネル５における４つのソースドライバ３は、最初に、それぞれ、第１行における第１列の画像データ、第ｍ＋１列の画像データ、第２・ｍ＋１列の画像データ、第３・ｍ＋１列の画像データを同期して保持する（図５参照）。また、各液晶表示パネル５における４つのソースドライバ３は、続いて、第１行における第２列の画像データ、第ｍ＋２列の画像データ、第２・ｍ＋２列の画像データ、第３・ｍ＋２列の画像データを同期して保持する。以降、同様に、各液晶表示パネル５における４つのソースドライバ３は、それぞれ同期して、１画素分の画像データずつ順次、保持していく。そして、次のＳＴＨの立ち上がりエッジまでの期間内で、最後に、第１行における第ｍ列の画像データ、第２・ｍ列の画像データ、第３・ｍ列の画像データ、第４・ｍ列の画像データを同期して保持する。
【００５０】
タイミングコントローラ１は、各ソースドライバ３にＳＴＨやＣＬＫを入力する際、ＳＴＨやＣＬＫをそれぞれ同期させて入力する。従って、各ソースドライバ３において、ＳＴＨの立ち上がりエッジや立ち下がりエッジのタイミングは共通であり、ＣＬＫの立ち上がりエッジや立ち下がりエッジのタイミングも共通である。同様に、タイミングコントローラ１は、各ソースドライバ３にＬＰを入力する際にも、ＬＰを同期させて入力する。従って、各ソースドライバ３において、ＬＰの立ち上がりエッジや立ち下がりエッジのタイミングも共通である。
【００５１】
また、タイミングコントローラ１は、図３に示すように、周期的にＣＫＶを変化させ、各液晶表示パネル５のゲートドライバ２にＣＫＶを入力している。そして、タイミングコントローラ１は、各ソースドライバ３に第１行の画像データを取り込ませた後、各液晶表示パネル５のゲートドライバ２に対し、ＳＴＶをハイレベルにして、ＳＴＶがハイレベルである期間内でＣＫＶをハイレベルにし、ＳＴＶをローレベルにする。タイミングコントローラ１は、ＳＴＶがハイレベルである期間内におけるＣＫＶの立ち上がりエッジを、ブランキング期間内に含めるようにする。
【００５２】
タイミングコントローラ１は、各ゲートドライバ２にＳＴＶやＣＫＶを入力する際、ＳＴＶやＣＫＶをそれぞれ同期させて入力する。従って、各ゲートドライバ２において、ＳＴＶの立ち上がりエッジや立ち下がりエッジのタイミングは共通であり、ＣＫＶの立ち上がりエッジや立ち下がりエッジのタイミングも共通である。
【００５３】
各ゲートドライバ２は、ＳＴＶがハイレベルである期間内でＣＫＶの立ち上がりエッジを検出することにより、第１行のゲートラインを選択する。すなわち、第１行のゲートラインの電位を選択時電位に設定し、他の行のゲートラインを非選択時電位に設定する。各ゲートドライバ３に入力されるＳＴＶおよびＣＫＶは、それぞれ同期しているので、各ゲートドライバ２は、同時に第１行のゲートラインを選択する。なお、タイミングコントローラが１つなので、各ゲートドライバ３に共通の信号を供給することもできる。共通の信号を供給することで各ゲートドライバ間の同期を取る必要もなくすことができる。
【００５４】
続いて、タイミングコントローラ１は、ブランキング期間において、各ソースドライバ３に対して入力するＬＰをハイレベルにし、ローレベルに戻す。
【００５５】
さらに、タイミングコントローラ１は、ブランキング期間において、各ソースドライバ３に対し、ＳＴＨをハイレベルにし、ＳＴＨがハイレベルである期間内でＣＬＫをハイレベルにし、ＳＴＨをローレベルにする。このＳＴＨおよびＣＬＫの制御は、フレーム開始時におけるＳＴＨおよびＣＬＫの制御と同様である。
【００５６】
各ソースドライバ３は、ラッチパルスの立ち下がりエッジを検出すると、自身に接続されている各ソースラインの電位を、自身が保持している各画素の画像データに応じた電位に設定する。ここでは、各ソースドライバ３は、自身に接続されている各ソースラインの電位を、第１行の画像データに応じた電位に設定する。この結果、第１行の個々の画素電極は、それぞれ、第１行の画像データであって、個々の画素電極に対応する画素の画像データに応じた電位に設定される。そして、各液晶表示パネル５において、第１行の個々の画素電極とコモン電極３０（図２参照）との間の液晶には、第１行の画像データに応じた電圧が印加され、各液晶表示パネル５は、それぞれ画像９５ａ〜９５ｄの第１行の画像を表示する。
【００５７】
タイミングコントローラ１は、ＳＴＨをローレベルにした後、各ソースドライバ３に対して、第２行の画像データを入力する。各ソースドライバ３は、ＳＴＨがハイレベルである期間内でＣＬＫの立ち上がりエッジを検出すると、次のＣＬＫの立ち上がりエッジから、ＣＬＫの立ち上がりエッジを検出する毎に、１画素分ずつ画像データを取り込み、保持する。ここでは、第２行の画像データを、１画素分ずつ取り込み、保持する。この各ソースドライバ３の動作は、第１行の画像データを取り込むときの動作と同様である。
【００５８】
そして、タイミングコントローラ１は、各ソースドライバ３に第２行の画像データを取り込ませた後、各液晶表示パネル５のゲートドライバ２に対し、ＳＴＶをハイレベルにして、ＳＴＶがハイレベルである期間内でＣＫＶをハイレベルにし、ＳＴＶをローレベルにする。すると、各ゲートドライバ２は、第２行のゲートラインを選択する。なお、タイミングコントローラ１は、ＳＴＶがハイレベルである期間内におけるＣＫＶの立ち上がりエッジを、ブランキング期間内に含めるようにする。
【００５９】
続いて、タイミングコントローラ１は、ブランキング期間において、各ソースドライバ３に対して入力するＬＰをハイレベルにし、ローレベルに戻す。各ソースドライバ３は、ラッチパルスの立ち下がりエッジを検出すると、自身に接続されている各ソースラインの電位を、自身が保持している各画素の画像データに応じた電位に設定する。
【００６０】
この結果、各液晶表示パネル５は、それぞれ画像９５ａ〜９５ｄの第２行の画像を表示する。
【００６１】
さらに、タイミングコントローラ１は、ブランキング期間において、各ソースドライバ３に対し、ＳＴＨをハイレベルにし、ＳＴＨがハイレベルである期間内でＣＬＫをハイレベルにし、ＳＴＨをローレベルにする。
【００６２】
以降、同様の動作を繰り返すことで、各行の各画素電極は、その画素電極に対応する画像データに応じた電位に設定される。そして、最終行の選択期間が終了することで、各液晶表示パネル５は、画像９５ａ〜画像９５ｄを表示する状態になる。
【００６３】
そして、ユーザは、４つの液晶表示パネル５を見ることで、表示対象９１の全体像を把握できる。
【００６４】
本例では、複数の液晶表示パネル５で１つの表示対象９１全体を表示する場合を説明したが、各液晶表示パネル５が、それぞれ個別の内容を表示してもよい。
【００６５】
本発明によれば、複数の液晶表示パネル５に対して設けられた各ゲートドライバ２および各ソースドライバ３が１つのタイミングコントローラ１に接続され、１つのタイミングコントローラ１が各ゲートドライバ２および各ソースドライバ３を制御する。従って、１つのタイミングコントローラ１で各液晶表示パネル５の制御を行い、タイミングコントローラ１の数が少なくて済むので、生産コストを抑えることができる。
【００６６】
また、１つのタイミングコントローラ１が各ゲートドライバ２および各ソースドライバ３を制御するので、各液晶表示パネル５のゲートドライバ２同士や、ソースドライバ３同士の間で、動作の同期をとることができる。すなわち、液晶表示パネル５、ゲートドライバ２およびソースドライバ３群の組合せ毎に動作の同期をとることができる。
【００６７】
また、タイミングコントローラ１と各ソースドライバ３との接続方式をポイントツーポイント方式とすることで、１つのソースドライバ３とタイミングコントローラ１との接続に用いる信号線の本数は２本で足りる。従って、信号線の本数を少なくすることができる。
【００６８】
なお、図１では、グラフィックコントローラ１１とタイミングコントローラ１とが別々に設けられる場合を示したが、グラフィックコントローラ１１とタイミングコントローラ１とが１つのＩＣ（Integrated Circuit）で実現されていてもよい。例えば、グラフィックコントローラ１１となるＩＣの内部に、タイミングコントローラ１が組み込まれていてもよい。
【００６９】
また、各液晶表示パネル５は、横方向に並べて配置されるが、このとき、隣接する液晶表示パネル５の表示面同士のなす角が１８０°になるように配置してもよい。あるいは、隣接する液晶表示パネル５の表示面同士のなす角が１８０°未満になるように配置してもよい。図６は、隣接する液晶表示パネル５の表示面同士のなす角が１８０°未満になるように配置した場合における複数の液晶パネル５の上面図である。図６においてθは、隣接する液晶表示パネル５の表示面５ａ同士のなす角を表している。図６に示すように、隣接する液晶表示パネル５の表示面５ａ同士のなす角θが１８０°未満になるように、各液晶表示パネル５を配置することによって、各液晶表示パネル５全体によって実現される画面を曲面とみなすことができる。
【００７０】
以下、本発明の実施形態の変形例として、隣接する液晶表示パネル５の表示面同士のなす角が１８０°未満になるように各液晶表示パネル５を配置する場合における好ましい構成例について説明する。図７は、そのような好ましい構成例を示すブロック図である。図１に示す構成要素と同様の構成要素については、図１と同一の符号を付し、説明を省略する。
【００７１】
図７に示す各液晶表示パネル５は、図６に示すように、隣接する液晶表示パネル５の表示面５ａ同士のなす角θが１８０°未満になるように配置される。また、１つの液晶表示パネル５を複数のソースドライバ３で駆動する必要があるほど、１つの液晶表示パネル５の幅が広くなっていると、平面の部分が広くなり、各液晶表示パネル５を組み合わせた画面全体を曲面とみなしにくくなる。そのため、本変形例では、液晶表示パネル５は、１つのソースドライバ３で駆動可能な幅であることが好ましい。図７では、１つの液晶表示パネル５に対し、１つのソースドライバ３を設ける場合を例示している。
【００７２】
１つの液晶表示パネル５に対応する１つのソースドライバ３は、その液晶表示パネル５の各ソースラインに接続される。従って、図７に示すソースドライバ３は、ＳＴＨ（図３参照）の立ち下がりエッジから立ち上がりエッジの間に１行分の各画素の画像データをそれぞれ読み込み、その後の選択期間において、各ソースラインの電位を、その画像データに応じた電位に設定する。このように、図７に示すソースドライバ３は、液晶表示パネル５の各ソースラインに接続され、各ソースラインの電位を設定する点で、図１に示す構成におけるソースドライバ３と異なるが、他の点に関しては、図１に示す構成におけるソースドライバ３と同様である。
【００７３】
また、ゲートドライバ２の動作や、各ゲートドライバ２および各ソースドライバ３を制御するタイミングコントローラ１の動作も、図１に示す構成におけるゲートドライバ２やタイミングコントローラ１の動作と同様である。グラフィックコントローラ１１の動作も、図１に示す構成におけるグラフィックコントローラ１１の動作と同様である。
【００７４】
なお、タイミングコントローラ１と各ソースドライバ３との接続方式は、ポイントツーポイント方式であってもよい。
【００７５】
また、ゲートドライバ２に接続させる信号線の本数を少なくして、液晶表示パネル５とゲートドライバ２とソースドライバ３とを含むモジュールの幅を狭くする観点から、ゲートドライバ２をパネル内蔵型ゲートドライバとしてもよい。図８は、パネル内蔵型ゲートドライバを用いた場合の構成例を示す。図７に示す構成要素と同様の構成要素については、図７と同一の符号を付し、説明を省略する。
【００７６】
図８に示す構成では、個々の液晶表示パネル５に対応するゲートドライバとして、図７に示すゲートドライバ２の代わりに、液晶表示パネル５の内部に設けられる内蔵型ゲートドライバ２ａを備える点が、図７に示す構成と異なる。
【００７７】
内蔵型ゲートドライバ２ａの動作は、ゲートドライバ２の動作と同様であり、タイミングコントローラ１の制御に従って、液晶表示パネル５のゲートラインを線順次選択する。図９は、内蔵型ゲートドライバ２ａの構成例を示す模式図である。内蔵型ゲートドライバ２ａは、シフトレジスタ４１と、出力スイッチ（バッファ）４２とを備える。
【００７８】
シフトレジスタ４１は、選択指示信号を出力する信号出力部ＳＲ１〜ＳＲ４８０を備える。なお、本例では、ゲートラインの本数が４８０本である場合を例にする。本例の場合、シフトレジスタ４１には、ＳＴＶおよびＣＫＶ（図３参照）が入力される。シフトレジスタ４１は、ＳＴＶがハイレベルである期間中にＣＫＶの立ち上がりエッジを検出すると、信号出力部ＳＲ１から選択指示信号を出力する。その後、シフトレジスタ４１は、ＣＫＶの立ち上がりエッジを検出する毎に、信号出力部を切り替えながら、順次、選択指示信号を出力する。すなわち、ＳＴＶがハイレベルである期間中にＣＫＶの立ち上がりエッジを検出すると、信号出力部ＳＲ１から選択指示信号を出力し、以後、ＣＫＶの立ち上がりエッジを検出する毎に、信号出力部ＳＲ２，ＳＲ３，・・・，ＳＲ４８０の順に選択指示信号を出力する。
【００７９】
出力スイッチ４２は、信号出力部ＳＲ１〜ＳＲ４８０と一対一に対応する電位出力部Ｏ１〜Ｏ４８０を含む。また、電位出力部Ｏ１〜Ｏ４８０は、液晶表示パネル５（図９において図示略）の４８０本のゲートラインに一対一に接続される。また、出力スイッチ４２には、外部の電源（図示略）から選択時電位ＶＧＨと、非選択時電位ＶＧＬが入力される。電位出力部Ｏ１〜Ｏ４８０は、それぞれ対応する信号出力部から選択指示信号が入力されると、対応するゲートラインの電位を選択時電位ＶＧＨに設定する。また、選択指示信号が入力されていないときには、対応するゲートラインの電位を非選択時電位ＶＧＬに設定する。
【００８０】
上記のような構成により、内蔵型ゲートドライバ２ａは、各ゲートラインを線順次選択することができる。また、図９に示す構成では、内蔵型ゲートドライバ２ａに信号や電位を入力するための配線数が少なくて済むので、内蔵型ゲートドライバ２ａを含む液晶表示パネル５（図８参照）とソースドライバ３とを有するモジュールの幅を狭くすることができる。
【００８１】
図７および図８に示す構成では、隣接する液晶表示パネル５の表示面同士のなす角θが１８０°未満になるように、各液晶表示パネル５を配置している（図６参照）。従って、各液晶表示パネル５全体によって実現される画面を、ユーザに曲面のように観察させることができる。
【００８２】
また、θ（図６参照）の角度を調節することによって、曲面とみなす面の曲率半径を自由に設定することができる。
【００８３】
特に、液晶表示パネル５が、１つのソースドライバを用いて駆動される液晶表示パネルである場合、液晶表示パネル５の横幅を狭くすることができるので、各液晶表示パネル５全体の画面を、より曲面らしく見せることができる。
【００８４】
また、ゲートドライバとして、シフトレジスタ４１と出力スイッチ４２を含む内蔵型ゲートドライバ２ａを用いた場合、内蔵型ゲートドライバ２ａに対する配線数を少なくすることができ、液晶表示パネル５の横幅を狭くすることができる。従って、各液晶表示パネル５全体の画面を、より曲面らしく見せることができる。また、曲面の自由度を向上させることができる。
【００８５】
なお、図１０に示す液晶表示装置において、液晶表示パネル６５のガラス基板を薄く成形し、そのガラス基板を機械的に曲げて液晶表示パネル６５の画面を曲面にすることもできる。あるいは、図１０に示す液晶表示パネル６５を製造する際に、フィルム上にＴＦＴを配置するようにして、液晶表示パネル６５を曲げられるようにすることもできる。しかし、このように、機械的に液晶表示パネルを曲げて曲面を実現しようとする場合、セルギャップを均一に制御することが難しい。また、曲げられるようにするためにガラス基板を薄く成形すると、偏光板がガラス基板よりも厚くなり、温度変化に対する偏光板とガラス基板との収縮率の差により一定の曲率を確保できない。また、ＣＯＧ対応の液晶表示パネルでは、機械的な曲げに制約が生じる。
【００８６】
上記のように、液晶表示パネル自体を機械的に曲げて曲面を実現しようとすると、種々の問題が生じる。これに対し、図７や図８に例示する本発明の実施形態の一例では、隣接する液晶表示パネル５の表示面５ａ同士のなす角θが１８０°未満になるように各液晶表示パネル５を配置することで（図６参照）、ユーザに擬似的な曲面を観察させる。従って、液晶表示パネルを機械的に曲げる場合のような問題は生じない。その結果、信頼性が高く、歩留まりやコストの点で優れる液晶表示装置を実現することができる。
【００８７】
また、以上の説明では、ＴＦＴを用いた液晶表示パネル５を例にして説明したが、並べて配置される各液晶表示パネル５は、横電界駆動方式の液晶表示装置であってもよい。さらに、各液晶表示パネル５は、横方向に配列されるだけではなく、縦方向に配列されていてもよい。
【産業上の利用可能性】
【００８８】
本発明による液晶表示装置は、例えば、横方向の幅を広くした画面をユーザに視認させる場合に利用可能である。例えば、車両のフロントガラスの下部、または下部付近において、フロントガラスと同程度の幅の画面を実現して、ユーザに画像を視認させる場合等に利用可能である。
【符号の説明】
【００８９】
１ タイミングコントローラ
２ ゲートドライバ
２ａ 内蔵型ゲートドライバ
３ ソースドライバ
５ 液晶表示パネル
１１ グラフィックコントローラ
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、一方向に並べて配置した複数の液晶表示パネル上に画像を表示する液晶表示装置に関する。
【背景技術】
【０００２】
図１０は、複数のソースドライバを用いて１つの液晶表示パネルを駆動する液晶表示装置の構成例を示すブロック図である。図１０に示す構成において、タイミングコントローラ６１が、ゲートドライバ６２および複数のソースドライバ６３を制御することで、液晶表示パネル６５に画像を表示させる。図１０では、ゲートドライバ６２および複数のソースドライバ６３が基板６７に配置され、タイミングコントローラ６１が基板６８に配置される場合を例示している。
【０００３】
複数のソースドライバと、各ソースドライバに制御信号等を入力するタイミングコントローラとの接続方式として、ポイントツーポイント（Point to Point）方式が知られている（例えば、非特許文献１参照）。ポイントツーポイント方式では、ソースドライバ毎に別々の信号線を用いて、タイミングコントローラと各ソースドライバとが接続される。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】“フルＨＤサイズの大型液晶テレビ向け液晶ソース・ドライバＩＣの新技術「ＰＰｍＬ（登録商標）」”、［online］、ルネサスエレクトロニクス株式会社、［２０１１年２月１８日検索］、インターネット＜ＵＲＬ：http://www2.renesas.com/display/ja/sp_ppml.html＞
【発明の概要】
【発明が解決しようとする課題】
【０００５】
複数の液晶表示パネルを横方向に並べて配置し、各液晶表示パネルを用いて画像を表示する液晶表示装置を実現する場合、図１１に示す構成によって実現することが考えられる。図１１は、複数の液晶表示パネルを横方向に並べて配置した液晶表示装置の一般的な構成例を示すブロック図である。
【０００６】
図１１に示す例では、４つの液晶表示パネル７５を横方向に並べて配置している。そして、各液晶表示パネル７５に対して、それぞれ、タイミングコントローラ７１と、ゲートドライバ７２と、複数のソースドライバ７３とを設ける。本例では、１つの液晶表示パネル７５に対して４つのソースドライバ７３を設ける場合を示している。また、図１１では、１つの液晶表示パネル７５に対応するゲートドライバ７２および４つのソースドライバ７３が、基板７７上に設けられ、タイミングコントローラ７１が基板７８に設けられる場合を例示している。
【０００７】
個々のタイミングコントローラ７１と、そのタイミングコントローラ７１に対応する複数のソースドライバ７３とは、ポイントツーポイント方式で接続される。
【０００８】
また、グラフィックコントローラ８１と各タイミングコントローラ７１とが接続される。なお、グラフィックコントローラ８１は、基板８２上に配置される。グラフィックコントローラ８１は、各液晶表示パネル７５で表示する画像の画像データを生成し、各タイミングコントローラ７１に供給する。そして、各タイミングコントローラ７１は、それぞれ、ゲートドライバ７２および複数のソースドライバ７３に制御信号や画像データ等を入力して、ゲートドライバ７２および複数のソースドライバ７３によって液晶表示パネル７５に画像を表示させる。図１１では、表示対象９１を表す画像をグラフィックコントローラ８１が分割し、分割後の各画像を４つの液晶表示パネル７５で表示している状態を表している。ユーザは、４つの液晶表示パネル７５を見ることで、表示対象９１の全体像を把握できる。
【０００９】
図１１に例示する一般的な構成では、液晶表示パネル７５毎にタイミングコントローラ７１を設けるために、タイミングコントローラ７１の数が増加し、その結果、液晶表示装置の生産コストが高くなってしまう。例えば、ｎ個の液晶表示パネル７５を配置する場合、タイミングコントローラ７１もｎ個必要になり、生産コストが高くなってしまう。
【００１０】
また、各タイミングコントローラ７１がそれぞれ、ゲートドライバ７２および複数のソースドライバ７３を制御するので、液晶表示パネル７５のドライバ群毎に同期がずれ、同期をとることが困難であった。
【００１１】
そこで、本発明は、一方向に並べて配置される複数の液晶表示パネルを備えた液晶表示装置であって、生産コストを抑えることができ、また、液晶表示パネル、ゲートドライバおよびソースドライバの組合せ毎に同期をとることができる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明による液晶表示装置は、マトリクス状に形成された画素の列に沿って配置されるソースラインと、そのマトリクス状に形成された画素の行に沿って配置されるゲートラインとを含む複数の液晶表示パネル備え、その複数の液晶表示パネルは、一方向に並べて配置され、液晶表示パネル毎に、各ゲートラインを選択するゲートドライバと、各ソースラインの電位を設定する１つまたは複数のソースドライバとを備え、複数の液晶表示パネルに対応する各ゲートドライバおよび各ソースドライバを制御する１つのタイミングコントローラを備えることを特徴とする。
【００１３】
タイミングコントローラと個々のソースドライバとが、ソースドライバ毎に別々の信号線で接続される構成であってもよい。
【００１４】
また、複数の液晶表示パネルが、隣接する液晶表示パネル同士のなす角が１８０°未満となるように配置される構成であってもよい。
【００１５】
液晶表示パネル毎に設けられるソースドライバの数が１つである構成であってもよい。
【００１６】
また、液晶表示パネル毎に設けられるゲートドライバが、シフトレジスタと出力スイッチとを含み、液晶表示パネル内部に設けられる内蔵型ゲートドライバである構成であってもよい。
【発明の効果】
【００１７】
本発明によれば、一方向に並べて配置される複数の液晶表示パネルを備えた液晶表示装置の生産コストを抑えることができ、液晶表示パネル、ゲートドライバおよびソースドライバの組合せ毎に動作の同期をとることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の液晶表示装置の構成例を示すブロック図。
【図２】画素電極、ＴＦＴ、ソースラインおよびゲートラインの接続例を示す説明図。
【図３】タイミングコントローラ１からゲートドライバ２やソースドライバ３への信号等の入力タイミングの例を示すタイミングチャート。
【図４】ソースドライバ３へのＳＴＨおよびＣＬＫの入力タイミングの詳細を示すタイミングチャート。
【図５】ソースドライバにおける画像データの取り込みタイミングの例を示す模式図。
【図６】隣接する液晶表示パネル５の表示面同士のなす角が１８０°未満になるように配置した場合における複数の液晶パネル５の上面図。
【図７】隣接する液晶表示パネル５の表示面同士のなす角が１８０°未満になるように各液晶表示パネル５を配置する場合における好ましい構成例を示すブロック図。
【図８】パネル内蔵型ゲートドライバを用いた場合の構成例を示すブロック図。
【図９】内蔵型ゲートドライバの構成例を示す模式図。
【図１０】複数のソースドライバを用いて１つの液晶表示パネルを駆動する液晶表示装置の構成例を示すブロック図。
【図１１】複数の液晶表示パネルを横方向に並べて配置した液晶表示装置の一般的な構成例を示すブロック図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態を図面を参照して説明する。
図１は、本発明の液晶表示装置の構成例を示すブロック図である。本実施形態の液晶表示装置は、横方向に並べて配置した複数の液晶表示パネル５を備える。図１では、４個の液晶表示パネル５を並べて配置した例を示しているが、液晶表示パネル５の数は複数であればよく、４個に限定されない。
【００２０】
ここでは、各液晶表示パネル５が、ＴＦＴ（Thin Film Transistor）を用いた液晶表示パネルである場合を例にして説明する。各液晶表示パネル５は、マトリクス状に配置された画素電極の列毎にソースラインを備え、画素電極の行毎にゲートラインを備える。そして、画素電極毎にＴＦＴが設けられる。個々の画素電極はＴＦＴに接続され、そのＴＦＴはソースラインおよびゲートラインに接続される。また、ソースラインは画素電極の各列に沿って配置され、ゲートラインは画素電極の各行に沿って配置されている。図２は、画素電極、ＴＦＴ、ソースラインおよびゲートラインの接続例を示す説明図である。図２では、マトリクス状に配置される複数の画素電極のうち、第ｉ行、第ｋ列に配置され、ｉ行目のゲートラインＧｉおよびｋ列目のソースラインＳｋに接続される画素電極を例示している。画素電極２１は、ＴＦＴ２２のドレイン２２ｂに接続される。そして、ＴＦＴ２２のゲート２２ａがゲートラインＧｉに接続され、ＴＦＴ２２のソース２２ｃがソースラインＳｋに接続される。画素電極２１とＴＦＴ２２との１つの組が、１つの画素に対応する。図２では、１つの画素電極を図示しているが、他の画素電極におけるＴＦＴ、ゲートラインおよびソースラインの接続態様も同様である。
【００２１】
各液晶表示パネル５において、各ゲートラインは、線順次に選択され、選択されたゲートラインは、選択時電位に設定され、選択されていないゲートラインは、非選択時電位に設定される。あるゲートラインが選択されるとき、各ソースラインは、選択されたゲートラインの行の画像データに応じた電位に設定される。また、画素電極毎に配置されているＴＦＴ２２では、ゲート２２ａが選択時電位になると、ドレイン２２ｂとソース２２ｃとの間が導通状態となり、ゲート２２ａが非選択時電位になると、ドレイン２２ｂとソース２２ｃとの間が非導通状態になる。従って、選択行の各画素電極は、それぞれ、その行の画像データに応じた電位に設定される。また、各液晶表示パネル５は、液晶（図示略）を介して各画素電極と対向するコモン電極３０を備える。コモン電極の電位は、所定の電位に制御され、この結果、選択行における液晶に、その行の画像データに応じた電圧が印加される。
【００２２】
なお、以下の説明において、選択時電位をＶＧＨと記し、非選択時電位をＶＧＬと記す場合がある。
【００２３】
また、本実施形態の液晶表示装置は、液晶表示パネル５毎に、それぞれゲートドライバ２と、複数のソースドライバ３とを備える。図１に示す例では、１つの液晶表示パネル５に対して４つのソースドライバ３を配置する場合を例にしているが、１つの液晶表示パネル５に対するソースドライバ３の数は特に限定されない。液晶表示パネル５毎に設けられるゲートドライバ２および複数のソースドライバ３は、例えば、液晶表示パネル５の上にＣＯＧ（Chip On Glass ）技術として実装される。さらに、液晶表示パネル毎に設けられるゲートドライバ２および複数のソースドライバ３に接続される基板７を備えている。なお、各基板７には、対応する液晶表示パネル５のコモン電極の電位を所定の電位に制御するコモン電極電位設定部も設けられるが、図１ではコモン電極電位設定部の図示を省略している。
【００２４】
さらに、本実施形態の液晶表示装置は、１つのグラフィックコントローラ１１と、１つのタイミングコントローラ１とを備える。グラフィックコントローラ１１およびタイミングコントローラ１は、例えば、各基板７とは別の基板１２上に配置される。グラフィックコントローラ１１に、タイミングコントローラ１が接続され、グラフィックコントローラ１１は、タイミングコントローラ１に画像データを入力する。
【００２５】
また、液晶表示パネルにゲートドライバ２とソースドライバ３を接続させる技術として、基板７上に各ドライバを実装するＣＯＦ（Chip On Film）技術を採用してもよい。
【００２６】
本実施形態では、１つのタイミングコントローラ１と、液晶表示パネル５毎に設けられた各ソースドライバ３とが接続される。すなわち、どの液晶表示パネル５のソースドライバ３であっても、共通のタイミングコントローラ１に接続される。タイミングコントローラ１と各液晶表示パネル５の各ソースドライバとは、ポイントツーポイント方式で接続されていることが好ましい。すなわち、ソースドライバ３毎に別々の信号線を用いて、タイミングコントローラ１とソースドライバ３とが接続されていることが好ましい。本実施形態では、タイミングコントローラ１とソースドライバ３との接続態様がポイントツーポイント方式である場合を例にして説明する。
【００２７】
図１では、タイミングコントローラ１と、１つのソースドライバ３とを接続させる信号線を１本に簡略化して図示しているが、タイミングコントローラ１と１つのソースドライバ３とを接続させる信号線として、２本の信号線を用いる。そして、タイミングコントローラ１は、１つのソースドライバ３に対して、２本の信号線を用いて、差動信号方式で、信号や画像データを入力する。
【００２８】
また、タイミングコントローラ１には、液晶表示パネル５毎に設けられた各ゲートドライバ２が接続される。すなわち、どの液晶表示パネル５のゲートドライバ２であっても、共通のタイミングコントローラ１に接続される。
【００２９】
各ゲートドライバ２は、タイミングコントローラ１に従って、各ゲートラインを線順次選択しながら、選択したゲートラインの電位を選択時電位に設定し、選択していないゲートラインの電位を非選択時電位に設定する。選択されたゲートラインの電位が選択時電位に設定されることにより、そのゲートラインに接続された各ＴＦＴのゲートの電位も選択時電位になる。その結果、それらのＴＦＴにおけるソース、ドレイン間が導通状態になり、選択されたゲートラインに対応する行の各画素電極はそれぞれ、その画素電極が配置された列のソースラインと等電位になる。また、選択されていないゲートラインの電位が非選択時電位に設定されることにより、それらのゲートラインに接続された各ＴＦＴのゲートの電位も非選択時電位になる。その結果、それらのＴＦＴにおけるソース、ドレイン間が非導通状態になる。
【００３０】
本実施形態では、ソースドライバ３は、液晶表示パネル５のソースラインのうち、一部のソースラインに接続される。本実施形態では、説明を簡単にするために、１個の液晶表示パネル５が４・ｍ本のソースラインを有しているものとする。そして、１個の液晶表示パネル５に対応する４個のソースドライバ３のうち、視認側から見て左からｊ番目のソースドライバは、液晶表示パネル５のソースラインのうち、視認側から見て左からｍ・（ｊ−１）＋１番目からｍ・ｊ番目までのソースラインに接続されるものとする。ソースドライバ３は、タイミングコントローラ１の制御に従い、画像データを取り込む。そして、ソースドライバ３は、そのソースドライバ３が接続されているソースラインの電位を、選択されているゲートラインに対応する行の画素の画像データに応じた電位に設定する。
【００３１】
図３は、タイミングコントローラ１からゲートドライバ２やソースドライバ３への信号等の入力タイミングの例を示すタイミングチャートである。タイミングコントローラ１は、各ゲートドライバ２に対して、第１行のゲートラインから順次選択を開始することを指示する制御信号（以下、ＳＴＶと記す。）と、選択行の切り替えを指示するクロック信号（以下、ＣＫＶと記す。）とを入力する。ＳＴＶは、ゲートスタートパルスとも呼ばれ、また、ＣＫＶは、ゲートシフトクロックとも呼ばれる。タイミングコントローラ１は、第１行のゲートラインから順次選択を開始することをゲートドライバ２に指示する場合、ＳＴＶをハイレベルにし、ＳＴＶがハイレベルである期間中にＣＫＶをハイレベルに立ち上げ、その後、ＳＴＶをローレベルにする（図３参照）。また、タイミングコントローラ１は、ＣＫＶをハイレベルにし、その後ローレベルにする制御を、周期的に繰り返す。ゲートドライバ２は、ＳＴＶがハイレベルである期間中にＣＫＶの立ち上がりエッジを検出すると、第１行のゲートラインを選択する。その後、ゲートドライバ２は、ＣＫＶの立ち上がりエッジを検出する毎に、第２行以降のゲートラインを順次、選択していく（図３参照）。なお、図３において、ゲートラインの電位がＶＧＨになっているということは、そのゲートラインが選択されていることを意味する。
【００３２】
また、タイミングコントローラ１は、各ソースドライバ３に対して、１行内の画像データの取り込みの開始を指示する制御信号（以下、ＳＴＨと記す。）と、１行内の１画素分の取り込みを指示するクロック信号（以下、ＣＬＫと記す。）と、取り込み済みの画像データに応じた電位の出力を指示する制御信号（以下、ＬＰと記す。）とを入力する。ＳＴＨは、ソーススタートパルスとも呼ばれ、ＣＬＫは、ドットクロックとも呼ばれ、ＬＰは、ラッチパルスとも呼ばれる。
【００３３】
図４は、ソースドライバ３へのＳＴＨおよびＣＬＫの入力タイミングの詳細を示すタイミングチャートである。タイミングコントローラ１は、１行内の画像データの取り込みの開始をソースドライバ３に指示する場合、ＳＴＨをハイレベルにし、ＳＴＨがハイレベルである期間中にＣＬＫをハイレベルに立ち上げ、その後、ＳＴＨをローレベルにする（図４参照）。また、タイミングコントローラ１は、ＣＬＫをハイレベルにし、その後ローレベルにする制御を、周期的に繰り返す。ソースドライバ３は、ＳＴＨがハイレベルである期間中にＣＬＫの立ち上がりエッジを検出すると、その次のＣＬＫの立ち上がりエッジから、ＣＬＫの立ち上がりエッジを検出する毎に、１画素分ずつ画像データを取り込む（図４参照）。また、図３に示すように、タイミングコントローラ１は、周期的にＳＴＨをハイレベルに立ち上げる。
【００３４】
また、タイミングコントローラ１は、各ソースドライバ３に対して、ＳＴＨの立ち下がりエッジから立ち上がりエッジまでの期間中に、次に選択されるゲートラインに対応する行の画像データであって、ソースドライバ３が接続されているソースラインに該当する列の画像データを入力する。例えば、視認側から見て左からｊ番目のソースドライバ３に対しては、次に選択されるゲートラインに対応する行の画像データのうち、視認側からみて左からｍ・（ｊ−１）＋１番目からｍ・ｊ番目までの画素の画像データを入力する。ソースドライバ３は、入力された画像データを、ＣＬＫに合わせて取り込む。
【００３５】
また、タイミングコントローラ１は、ソースドライバ３に対して、各ゲートラインの選択期間に対応させて、選択期間の冒頭において、ＬＰをハイレベルに立ち上げ、さらにローレベルに立ち下げる（図３参照）。ソースドライバ３は、ＬＰの立ち下がりエッジを検出すると、そのソースドライバ３に接続されている各ソースラインの電位を、取り込んだ画像データに応じた電位に設定する。この結果、各ソースラインの電位は、選択行におけるそのソースラインの列の画素の画像データに応じた電位に変化する。なお、図３では、１本分のソースラインの電位変化のみを模式的に図示している。
【００３６】
また、タイミングコントローラ１は、ある行の画像データをソースドライバ３に取り込ませた後に、ゲートドライバ２にその行のゲートラインを選択させ、ソースドライバ３に、その画像データに応じた電位をソースラインに設定させる。例えば、図３に示すように、１つのフレーム内で、タイミングコントローラ１は、まず、第１行の画像データをソースドライバ３に取り込ませる。その後、タイミングコントローラ１は、ゲートドライバ２に第１行ゲートラインを選択させ、ソースドライバ３に、ソースラインの電位を、取り込み済みの画像データ（１行の画像データ）に応じた電位に設定させる。また、このとき、タイミングコントローラ１は、第２行の画像データをソースドライバ３に取り込ませる。
【００３７】
なお、タイミングコントローラ１は、ある行の画像データを入力後、次の行の画像データを入力するまでの間に、ブランキング期間（画像データを入力しない期間）を設ける。タイミングコントローラ１は、そのブランキング期間内で、ＬＰの立ち上げおよび立ち下げを行い、続いて、ＳＴＨの立ち上げおよび立ち下げを行う（図３参照）。
【００３８】
グラフィックコントローラ１１は、各液晶表示パネル５に表示させる画像の画像データを生成し、液晶表示パネル５毎に生成した画像データをタイミングコントローラ１に入力する。タイミングコントローラ１は、液晶表示パネル５毎に生成された画像データを、その画像データに対応する液晶表示パネル５の各ソースドライバ３に入力する。
【００３９】
グラフィックコントローラ１１は、例えば、外部システム（図示略）から入力される種々の文字情報や画像情報を、予め定められた位置に表示させるようにして、液晶表示パネル５毎の画像データを生成する。ただし、この画像生成態様は例示であり、グラフィックコントローラ１１が各液晶表示パネル５に表示させる画像の画像データを生成する態様は、特に、限定されない。ここでは、横長の画像の画像データが入力され、グラフィックコントローラ１１は、その画像が液晶表示パネル５と同じ数（本例では４つ）に分割されるように、画像データを分割することで、各液晶表示パネル５に応じた画像データを生成する場合を例にする。なお、本発明は、１個のタイミングコントローラで複数の液晶表示パネル５を制御しているので、横長の画像データを分割しないで液晶表示パネル５に供給することも可能である。
【００４０】
次に、動作について、説明する。
本例では、表示対象９１を表す横長の画像の画像データがグラフィックコントローラ１１に入力されたとする。グラフィックコントローラ１１は、その画像データを分割して、４つの画像９５ａ〜９５ｄを表すそれぞれの画像データを生成し、各画像データをタイミングコントローラ１に入力する。
【００４１】
そして、タイミングコントローラ１は、各画像９５ａ〜９５ｄを表示させるフレームにおいて、左から１番目の液晶表示パネル５の各ソースドライバ３に画像９５ａの画像データを入力し、左から２番目の液晶表示パネル５の各ソースドライバ３に画像９５ｂの画像データを入力し、左から３番目の液晶表示パネル５の各ソースドライバ３に画像９５ｃの画像データを入力し、左から４番目の液晶表示パネルの各ソースドライバ３に画像９５ｄの画像データを入力する。このフレームを例にして、本発明の動作を説明する。
【００４２】
タイミングコントローラ１は、図４に示すように、周期的にＣＬＫを変化させ、各液晶表示パネル５のソースドライバ３にＣＬＫを入力している。そして、各画像９５ａ〜９５ｄを表示させるフレームにおいて、タイミングコントローラ１は、各液晶表示パネル５のソースドライバ３に対し、ＳＴＨをハイレベルにして、ＳＴＨがハイレベルである期間内でＣＬＫをハイレベルにし、ＳＴＨをローレベルにする。この結果、各ソースドライバ３は、次のＣＬＫの立ち上がりエッジ毎に、タイミングコントローラ１から入力される画像データを１画素ずつ取り込む。
【００４３】
このとき、タイミングコントローラ１は、ＳＴＨをローレベルにしている期間中に、各ソースドライバ３に対して、第１行の画像データであって、ソースドライバ３に接続されているソースラインに該当する列の画像データを入力する。なお、タイミングコントローラ１は、左から１番目の液晶表示パネル５の各ソースドライバ３には、画像９５ａの第１行の画像データを入力し、左から２番目の液晶表示パネル５の各ソースドライバ３には、画像９５ｂの第１行の画像データを入力し、左から３番目の液晶表示パネル５の各ソースドライバ３には、画像９５ｃの第１行の画像データを入力し、左から４番目の液晶表示パネルの各ソースドライバ３には、画像９５ｄの第１行の画像データを入力する。
【００４４】
図５は、ソースドライバにおける画像データの取り込みタイミングの例を示す模式図である。例えば、タイミングコントローラ１は、各液晶表示パネル５における左から１番目のソースドライバ３には、それぞれ、次の選択行の画像データであって、液晶表示パネル５における左から第１列から第ｍ列までの各画素の画像データを入力する。
【００４５】
また、タイミングコントローラ１は、各液晶表示パネル５における左から２番目のソースドライバ３には、それぞれ、次の選択行の画像データであって、液晶表示パネル５における左から第ｍ＋１列から第２・ｍ列までの各画素の画像データを入力する。
【００４６】
また、タイミングコントローラ１は、各液晶表示パネル５における左から３番目のソースドライバ３には、それぞれ、次の選択行の画像データであって、液晶表示パネル５における左から第２・ｍ＋１列から第３・ｍ列までの各画素の画像データを入力する。
【００４７】
また、タイミングコントローラ１は、各液晶表示パネル５における左から４番目のソースドライバ３には、それぞれ、次の選択行の画像データであって、液晶表示パネル５における左から第３・ｍ＋１列から第４・ｍ列までの各画素の画像データを入力する。
【００４８】
そして、各ソースドライバ４は、図４に示すように、ＳＴＨがハイレベルである期間の経過後において、ＣＬＫの立ち上がりエッジ毎に、タイミングコントローラ１から入力される１画素分の画像データを取り込み、保持する。
【００４９】
従って、各液晶表示パネル５における４つのソースドライバ３は、最初に、それぞれ、第１行における第１列の画像データ、第ｍ＋１列の画像データ、第２・ｍ＋１列の画像データ、第３・ｍ＋１列の画像データを同期して保持する（図５参照）。また、各液晶表示パネル５における４つのソースドライバ３は、続いて、第１行における第２列の画像データ、第ｍ＋２列の画像データ、第２・ｍ＋２列の画像データ、第３・ｍ＋２列の画像データを同期して保持する。以降、同様に、各液晶表示パネル５における４つのソースドライバ３は、それぞれ同期して、１画素分の画像データずつ順次、保持していく。そして、次のＳＴＨの立ち上がりエッジまでの期間内で、最後に、第１行における第ｍ列の画像データ、第２・ｍ列の画像データ、第３・ｍ列の画像データ、第４・ｍ列の画像データを同期して保持する。
【００５０】
タイミングコントローラ１は、各ソースドライバ３にＳＴＨやＣＬＫを入力する際、ＳＴＨやＣＬＫをそれぞれ同期させて入力する。従って、各ソースドライバ３において、ＳＴＨの立ち上がりエッジや立ち下がりエッジのタイミングは共通であり、ＣＬＫの立ち上がりエッジや立ち下がりエッジのタイミングも共通である。同様に、タイミングコントローラ１は、各ソースドライバ３にＬＰを入力する際にも、ＬＰを同期させて入力する。従って、各ソースドライバ３において、ＬＰの立ち上がりエッジや立ち下がりエッジのタイミングも共通である。
【００５１】
また、タイミングコントローラ１は、図３に示すように、周期的にＣＫＶを変化させ、各液晶表示パネル５のゲートドライバ２にＣＫＶを入力している。そして、タイミングコントローラ１は、各ソースドライバ３に第１行の画像データを取り込ませた後、各液晶表示パネル５のゲートドライバ２に対し、ＳＴＶをハイレベルにして、ＳＴＶがハイレベルである期間内でＣＫＶをハイレベルにし、ＳＴＶをローレベルにする。タイミングコントローラ１は、ＳＴＶがハイレベルである期間内におけるＣＫＶの立ち上がりエッジを、ブランキング期間内に含めるようにする。
【００５２】
タイミングコントローラ１は、各ゲートドライバ２にＳＴＶやＣＫＶを入力する際、ＳＴＶやＣＫＶをそれぞれ同期させて入力する。従って、各ゲートドライバ２において、ＳＴＶの立ち上がりエッジや立ち下がりエッジのタイミングは共通であり、ＣＫＶの立ち上がりエッジや立ち下がりエッジのタイミングも共通である。
【００５３】
各ゲートドライバ２は、ＳＴＶがハイレベルである期間内でＣＫＶの立ち上がりエッジを検出することにより、第１行のゲートラインを選択する。すなわち、第１行のゲートラインの電位を選択時電位に設定し、他の行のゲートラインを非選択時電位に設定する。各ゲートドライバ３に入力されるＳＴＶおよびＣＫＶは、それぞれ同期しているので、各ゲートドライバ２は、同時に第１行のゲートラインを選択する。なお、タイミングコントローラが１つなので、各ゲートドライバ３に共通の信号を供給することもできる。共通の信号を供給することで各ゲートドライバ間の同期を取る必要もなくすことができる。
【００５４】
続いて、タイミングコントローラ１は、ブランキング期間において、各ソースドライバ３に対して入力するＬＰをハイレベルにし、ローレベルに戻す。
【００５５】
さらに、タイミングコントローラ１は、ブランキング期間において、各ソースドライバ３に対し、ＳＴＨをハイレベルにし、ＳＴＨがハイレベルである期間内でＣＬＫをハイレベルにし、ＳＴＨをローレベルにする。このＳＴＨおよびＣＬＫの制御は、フレーム開始時におけるＳＴＨおよびＣＬＫの制御と同様である。
【００５６】
各ソースドライバ３は、ラッチパルスの立ち下がりエッジを検出すると、自身に接続されている各ソースラインの電位を、自身が保持している各画素の画像データに応じた電位に設定する。ここでは、各ソースドライバ３は、自身に接続されている各ソースラインの電位を、第１行の画像データに応じた電位に設定する。この結果、第１行の個々の画素電極は、それぞれ、第１行の画像データであって、個々の画素電極に対応する画素の画像データに応じた電位に設定される。そして、各液晶表示パネル５において、第１行の個々の画素電極とコモン電極３０（図２参照）との間の液晶には、第１行の画像データに応じた電圧が印加され、各液晶表示パネル５は、それぞれ画像９５ａ〜９５ｄの第１行の画像を表示する。
【００５７】
タイミングコントローラ１は、ＳＴＨをローレベルにした後、各ソースドライバ３に対して、第２行の画像データを入力する。各ソースドライバ３は、ＳＴＨがハイレベルである期間内でＣＬＫの立ち上がりエッジを検出すると、次のＣＬＫの立ち上がりエッジから、ＣＬＫの立ち上がりエッジを検出する毎に、１画素分ずつ画像データを取り込み、保持する。ここでは、第２行の画像データを、１画素分ずつ取り込み、保持する。この各ソースドライバ３の動作は、第１行の画像データを取り込むときの動作と同様である。
【００５８】
そして、タイミングコントローラ１は、各ソースドライバ３に第２行の画像データを取り込ませた後、各液晶表示パネル５のゲートドライバ２に対し、ＳＴＶをハイレベルにして、ＳＴＶがハイレベルである期間内でＣＫＶをハイレベルにし、ＳＴＶをローレベルにする。すると、各ゲートドライバ２は、第２行のゲートラインを選択する。なお、タイミングコントローラ１は、ＳＴＶがハイレベルである期間内におけるＣＫＶの立ち上がりエッジを、ブランキング期間内に含めるようにする。
【００５９】
続いて、タイミングコントローラ１は、ブランキング期間において、各ソースドライバ３に対して入力するＬＰをハイレベルにし、ローレベルに戻す。各ソースドライバ３は、ラッチパルスの立ち下がりエッジを検出すると、自身に接続されている各ソースラインの電位を、自身が保持している各画素の画像データに応じた電位に設定する。
【００６０】
この結果、各液晶表示パネル５は、それぞれ画像９５ａ〜９５ｄの第２行の画像を表示する。
【００６１】
さらに、タイミングコントローラ１は、ブランキング期間において、各ソースドライバ３に対し、ＳＴＨをハイレベルにし、ＳＴＨがハイレベルである期間内でＣＬＫをハイレベルにし、ＳＴＨをローレベルにする。
【００６２】
以降、同様の動作を繰り返すことで、各行の各画素電極は、その画素電極に対応する画像データに応じた電位に設定される。そして、最終行の選択期間が終了することで、各液晶表示パネル５は、画像９５ａ〜画像９５ｄを表示する状態になる。
【００６３】
そして、ユーザは、４つの液晶表示パネル５を見ることで、表示対象９１の全体像を把握できる。
【００６４】
本例では、複数の液晶表示パネル５で１つの表示対象９１全体を表示する場合を説明したが、各液晶表示パネル５が、それぞれ個別の内容を表示してもよい。
【００６５】
本発明によれば、複数の液晶表示パネル５に対して設けられた各ゲートドライバ２および各ソースドライバ３が１つのタイミングコントローラ１に接続され、１つのタイミングコントローラ１が各ゲートドライバ２および各ソースドライバ３を制御する。従って、１つのタイミングコントローラ１で各液晶表示パネル５の制御を行い、タイミングコントローラ１の数が少なくて済むので、生産コストを抑えることができる。
【００６６】
また、１つのタイミングコントローラ１が各ゲートドライバ２および各ソースドライバ３を制御するので、各液晶表示パネル５のゲートドライバ２同士や、ソースドライバ３同士の間で、動作の同期をとることができる。すなわち、液晶表示パネル５、ゲートドライバ２およびソースドライバ３群の組合せ毎に動作の同期をとることができる。
【００６７】
また、タイミングコントローラ１と各ソースドライバ３との接続方式をポイントツーポイント方式とすることで、１つのソースドライバ３とタイミングコントローラ１との接続に用いる信号線の本数は２本で足りる。従って、信号線の本数を少なくすることができる。
【００６８】
なお、図１では、グラフィックコントローラ１１とタイミングコントローラ１とが別々に設けられる場合を示したが、グラフィックコントローラ１１とタイミングコントローラ１とが１つのＩＣ（Integrated Circuit）で実現されていてもよい。例えば、グラフィックコントローラ１１となるＩＣの内部に、タイミングコントローラ１が組み込まれていてもよい。
【００６９】
また、各液晶表示パネル５は、横方向に並べて配置されるが、このとき、隣接する液晶表示パネル５の表示面同士のなす角が１８０°になるように配置してもよい。あるいは、隣接する液晶表示パネル５の表示面同士のなす角が１８０°未満になるように配置してもよい。図６は、隣接する液晶表示パネル５の表示面同士のなす角が１８０°未満になるように配置した場合における複数の液晶パネル５の上面図である。図６においてθは、隣接する液晶表示パネル５の表示面５ａ同士のなす角を表している。図６に示すように、隣接する液晶表示パネル５の表示面５ａ同士のなす角θが１８０°未満になるように、各液晶表示パネル５を配置することによって、各液晶表示パネル５全体によって実現される画面を曲面とみなすことができる。
【００７０】
以下、本発明の実施形態の変形例として、隣接する液晶表示パネル５の表示面同士のなす角が１８０°未満になるように各液晶表示パネル５を配置する場合における好ましい構成例について説明する。図７は、そのような好ましい構成例を示すブロック図である。図１に示す構成要素と同様の構成要素については、図１と同一の符号を付し、説明を省略する。
【００７１】
図７に示す各液晶表示パネル５は、図６に示すように、隣接する液晶表示パネル５の表示面５ａ同士のなす角θが１８０°未満になるように配置される。また、１つの液晶表示パネル５を複数のソースドライバ３で駆動する必要があるほど、１つの液晶表示パネル５の幅が広くなっていると、平面の部分が広くなり、各液晶表示パネル５を組み合わせた画面全体を曲面とみなしにくくなる。そのため、本変形例では、液晶表示パネル５は、１つのソースドライバ３で駆動可能な幅であることが好ましい。図７では、１つの液晶表示パネル５に対し、１つのソースドライバ３を設ける場合を例示している。
【００７２】
１つの液晶表示パネル５に対応する１つのソースドライバ３は、その液晶表示パネル５の各ソースラインに接続される。従って、図７に示すソースドライバ３は、ＳＴＨ（図３参照）の立ち下がりエッジから立ち上がりエッジの間に１行分の各画素の画像データをそれぞれ読み込み、その後の選択期間において、各ソースラインの電位を、その画像データに応じた電位に設定する。このように、図７に示すソースドライバ３は、液晶表示パネル５の各ソースラインに接続され、各ソースラインの電位を設定する点で、図１に示す構成におけるソースドライバ３と異なるが、他の点に関しては、図１に示す構成におけるソースドライバ３と同様である。
【００７３】
また、ゲートドライバ２の動作や、各ゲートドライバ２および各ソースドライバ３を制御するタイミングコントローラ１の動作も、図１に示す構成におけるゲートドライバ２やタイミングコントローラ１の動作と同様である。グラフィックコントローラ１１の動作も、図１に示す構成におけるグラフィックコントローラ１１の動作と同様である。
【００７４】
なお、タイミングコントローラ１と各ソースドライバ３との接続方式は、ポイントツーポイント方式であってもよい。
【００７５】
また、ゲートドライバ２に接続させる信号線の本数を少なくして、液晶表示パネル５とゲートドライバ２とソースドライバ３とを含むモジュールの幅を狭くする観点から、ゲートドライバ２をパネル内蔵型ゲートドライバとしてもよい。図８は、パネル内蔵型ゲートドライバを用いた場合の構成例を示す。図７に示す構成要素と同様の構成要素については、図７と同一の符号を付し、説明を省略する。
【００７６】
図８に示す構成では、個々の液晶表示パネル５に対応するゲートドライバとして、図７に示すゲートドライバ２の代わりに、液晶表示パネル５の内部に設けられる内蔵型ゲートドライバ２ａを備える点が、図７に示す構成と異なる。
【００７７】
内蔵型ゲートドライバ２ａの動作は、ゲートドライバ２の動作と同様であり、タイミングコントローラ１の制御に従って、液晶表示パネル５のゲートラインを線順次選択する。図９は、内蔵型ゲートドライバ２ａの構成例を示す模式図である。内蔵型ゲートドライバ２ａは、シフトレジスタ４１と、出力スイッチ（バッファ）４２とを備える。
【００７８】
シフトレジスタ４１は、選択指示信号を出力する信号出力部ＳＲ１〜ＳＲ４８０を備える。なお、本例では、ゲートラインの本数が４８０本である場合を例にする。本例の場合、シフトレジスタ４１には、ＳＴＶおよびＣＫＶ（図３参照）が入力される。シフトレジスタ４１は、ＳＴＶがハイレベルである期間中にＣＫＶの立ち上がりエッジを検出すると、信号出力部ＳＲ１から選択指示信号を出力する。その後、シフトレジスタ４１は、ＣＫＶの立ち上がりエッジを検出する毎に、信号出力部を切り替えながら、順次、選択指示信号を出力する。すなわち、ＳＴＶがハイレベルである期間中にＣＫＶの立ち上がりエッジを検出すると、信号出力部ＳＲ１から選択指示信号を出力し、以後、ＣＫＶの立ち上がりエッジを検出する毎に、信号出力部ＳＲ２，ＳＲ３，・・・，ＳＲ４８０の順に選択指示信号を出力する。
【００７９】
出力スイッチ４２は、信号出力部ＳＲ１〜ＳＲ４８０と一対一に対応する電位出力部Ｏ１〜Ｏ４８０を含む。また、電位出力部Ｏ１〜Ｏ４８０は、液晶表示パネル５（図９において図示略）の４８０本のゲートラインに一対一に接続される。また、出力スイッチ４２には、外部の電源（図示略）から選択時電位ＶＧＨと、非選択時電位ＶＧＬが入力される。電位出力部Ｏ１〜Ｏ４８０は、それぞれ対応する信号出力部から選択指示信号が入力されると、対応するゲートラインの電位を選択時電位ＶＧＨに設定する。また、選択指示信号が入力されていないときには、対応するゲートラインの電位を非選択時電位ＶＧＬに設定する。
【００８０】
上記のような構成により、内蔵型ゲートドライバ２ａは、各ゲートラインを線順次選択することができる。また、図９に示す構成では、内蔵型ゲートドライバ２ａに信号や電位を入力するための配線数が少なくて済むので、内蔵型ゲートドライバ２ａを含む液晶表示パネル５（図８参照）とソースドライバ３とを有するモジュールの幅を狭くすることができる。
【００８１】
図７および図８に示す構成では、隣接する液晶表示パネル５の表示面同士のなす角θが１８０°未満になるように、各液晶表示パネル５を配置している（図６参照）。従って、各液晶表示パネル５全体によって実現される画面を、ユーザに曲面のように観察させることができる。
【００８２】
また、θ（図６参照）の角度を調節することによって、曲面とみなす面の曲率半径を自由に設定することができる。
【００８３】
特に、液晶表示パネル５が、１つのソースドライバを用いて駆動される液晶表示パネルである場合、液晶表示パネル５の横幅を狭くすることができるので、各液晶表示パネル５全体の画面を、より曲面らしく見せることができる。
【００８４】
また、ゲートドライバとして、シフトレジスタ４１と出力スイッチ４２を含む内蔵型ゲートドライバ２ａを用いた場合、内蔵型ゲートドライバ２ａに対する配線数を少なくすることができ、液晶表示パネル５の横幅を狭くすることができる。従って、各液晶表示パネル５全体の画面を、より曲面らしく見せることができる。また、曲面の自由度を向上させることができる。
【００８５】
なお、図１０に示す液晶表示装置において、液晶表示パネル６５のガラス基板を薄く成形し、そのガラス基板を機械的に曲げて液晶表示パネル６５の画面を曲面にすることもできる。あるいは、図１０に示す液晶表示パネル６５を製造する際に、フィルム上にＴＦＴを配置するようにして、液晶表示パネル６５を曲げられるようにすることもできる。しかし、このように、機械的に液晶表示パネルを曲げて曲面を実現しようとする場合、セルギャップを均一に制御することが難しい。また、曲げられるようにするためにガラス基板を薄く成形すると、偏光板がガラス基板よりも厚くなり、温度変化に対する偏光板とガラス基板との収縮率の差により一定の曲率を確保できない。また、ＣＯＧ対応の液晶表示パネルでは、機械的な曲げに制約が生じる。
【００８６】
上記のように、液晶表示パネル自体を機械的に曲げて曲面を実現しようとすると、種々の問題が生じる。これに対し、図７や図８に例示する本発明の実施形態の一例では、隣接する液晶表示パネル５の表示面５ａ同士のなす角θが１８０°未満になるように各液晶表示パネル５を配置することで（図６参照）、ユーザに擬似的な曲面を観察させる。従って、液晶表示パネルを機械的に曲げる場合のような問題は生じない。その結果、信頼性が高く、歩留まりやコストの点で優れる液晶表示装置を実現することができる。
【００８７】
また、以上の説明では、ＴＦＴを用いた液晶表示パネル５を例にして説明したが、並べて配置される各液晶表示パネル５は、横電界駆動方式の液晶表示装置であってもよい。さらに、各液晶表示パネル５は、横方向に配列されるだけではなく、縦方向に配列されていてもよい。
【産業上の利用可能性】
【００８８】
本発明による液晶表示装置は、例えば、横方向の幅を広くした画面をユーザに視認させる場合に利用可能である。例えば、車両のフロントガラスの下部、または下部付近において、フロントガラスと同程度の幅の画面を実現して、ユーザに画像を視認させる場合等に利用可能である。
【符号の説明】
【００８９】
１ タイミングコントローラ
２ ゲートドライバ
２ａ 内蔵型ゲートドライバ
３ ソースドライバ
５ 液晶表示パネル
１１ グラフィックコントローラ
【特許請求の範囲】
【請求項１】
マトリクス状に形成された画素の列に沿って配置されるソースラインと、前記マトリクス状に形成された画素の行に沿って配置されるゲートラインとを含む複数の液晶表示パネル備え、
前記複数の液晶表示パネルは、一方向に並べて配置され、
前記液晶表示パネル毎に、各ゲートラインを選択するゲートドライバと、各ソースラインの電位を設定する１つまたは複数のソースドライバとを備え、
前記複数の液晶表示パネルに対応する各ゲートドライバおよび各ソースドライバを制御する１つのタイミングコントローラを備える
ことを特徴とする液晶表示装置。
【請求項２】
タイミングコントローラと個々のソースドライバとは、ソースドライバ毎に別々の信号線で接続される
請求項１に記載の液晶表示装置。
【請求項３】
複数の液晶表示パネルは、隣接する液晶表示パネル同士のなす角が１８０°未満となるように配置される
請求項１または請求項２に記載の液晶表示装置。
【請求項４】
液晶表示パネル毎に設けられるソースドライバの数が１つである請求項３に記載の液晶表示装置。
【請求項５】
液晶表示パネル毎に設けられるゲートドライバは、
シフトレジスタと出力スイッチとを含み、液晶表示パネル内部に設けられる内蔵型ゲートドライバである
請求項３または請求項４に記載の液晶表示装置。
【請求項１】
マトリクス状に形成された画素の列に沿って配置されるソースラインと、前記マトリクス状に形成された画素の行に沿って配置されるゲートラインとを含む複数の液晶表示パネル備え、
前記複数の液晶表示パネルは、一方向に並べて配置され、
前記液晶表示パネル毎に、各ゲートラインを選択するゲートドライバと、各ソースラインの電位を設定する１つまたは複数のソースドライバとを備え、
前記複数の液晶表示パネルに対応する各ゲートドライバおよび各ソースドライバを制御する１つのタイミングコントローラを備える
ことを特徴とする液晶表示装置。
【請求項２】
タイミングコントローラと個々のソースドライバとは、ソースドライバ毎に別々の信号線で接続される
請求項１に記載の液晶表示装置。
【請求項３】
複数の液晶表示パネルは、隣接する液晶表示パネル同士のなす角が１８０°未満となるように配置される
請求項１または請求項２に記載の液晶表示装置。
【請求項４】
液晶表示パネル毎に設けられるソースドライバの数が１つである請求項３に記載の液晶表示装置。
【請求項５】
液晶表示パネル毎に設けられるゲートドライバは、
シフトレジスタと出力スイッチとを含み、液晶表示パネル内部に設けられる内蔵型ゲートドライバである
請求項３または請求項４に記載の液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−２３７８６８（Ｐ２０１２−２３７８６８Ａ）
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願番号】特願２０１１−１０６６３９（Ｐ２０１１−１０６６３９）
【出願日】平成２３年５月１１日（２０１１．５．１１）
【出願人】（０００１０３７４７）京セラディスプレイ株式会社 (843)
【Ｆターム（参考）】
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願日】平成２３年５月１１日（２０１１．５．１１）
【出願人】（０００１０３７４７）京セラディスプレイ株式会社 (843)
【Ｆターム（参考）】
[ Back to top ]