液晶表示駆動装置、液晶表示システムおよび液晶駆動用半導体集積回路装置
【課題】ＤＡ変換回路を内蔵しディジタル画像データをアナログ階調電圧に変換してカラー液晶パネルの信号線（ソース線）に印加される電圧を出力する液晶ドライバ（液晶駆動用半導体集積回路）の小型化を図る。
【解決手段】階調電圧に変換された画像信号を出力する最終段の出力アンプ（１６０：ＡＭＰ１〜ＡＭＰ４８０）を複数のグループに分け、画像データを階調電圧に変換するＤＡ変換回路（１６０：ＤＡＣ１〜ＤＡＣ４０）を上記グループに共通の回路として設けて、グループを切り替えながらＤＡ変換回路を時分割動作させ、上記最終段の出力アンプは同一色の画像信号に関わるもの同士を選択してグループ化し、ＤＡ変換回路と出力アンプとの間にはセレクタ機能を設けてＤＡ変換回路で階調電圧に変換された画像信号を所望のホールド回路に振り分けるようにした。
【解決手段】階調電圧に変換された画像信号を出力する最終段の出力アンプ（１６０：ＡＭＰ１〜ＡＭＰ４８０）を複数のグループに分け、画像データを階調電圧に変換するＤＡ変換回路（１６０：ＤＡＣ１〜ＤＡＣ４０）を上記グループに共通の回路として設けて、グループを切り替えながらＤＡ変換回路を時分割動作させ、上記最終段の出力アンプは同一色の画像信号に関わるもの同士を選択してグループ化し、ＤＡ変換回路と出力アンプとの間にはセレクタ機能を設けてＤＡ変換回路で階調電圧に変換された画像信号を所望のホールド回路に振り分けるようにした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カラー表示パネルを駆動する表示駆動装置、カラー液晶パネルを駆動する液晶表示駆動装置、さらには、半導体集積回路化された液晶表示駆動装置に適用して有効な技術に関し、例えば、カラー液晶表示パネルを有するカラーテレビジョンシステムの上記カラー液晶表示パネルを駆動する液晶表示駆動装置に利用して有効な技術に関する。
【背景技術】
【０００２】
表示装置の１つとしての液晶表示装置は、表示パネルとしての液晶表示パネル（以下、液晶パネルとも言う）と表示制御装置としての液晶表示制御装置（液晶コントローラ）や該制御装置の制御下で液晶表示パネルを駆動する表示駆動装置としての液晶表示駆動装置（液晶表示ドライバ）などにより構成されている。液晶パネルの画素信号が印加される信号線としてのソース線を駆動するソースドライバは、一般に、図１６に示されているように、各画像信号出力端子Ｙ１，Ｙ２……Ｙｎごとにディジタル画像データ信号をアナログ電圧に変換するディジタル−アナログ（ＤＡ）変換回路ＤＡＣ１，ＤＡＣ２……ＤＡＣｎが設けられていた。
【０００３】
なお、図１６のドライバにおいては、ＤＡ変換回路ＤＡＣ１，ＤＡＣ２……ＤＡＣｎは正電圧出力用と負電圧出力用のものが交互に配置され、あるソース線の画素のデータはマルチプレクサＭＰＸ１により、正電圧出力用ＤＡ変換回路ＤＡＣｉと負電圧出力用ＤＡ変換回路ＤＡＣｉ+1に交互に入力されてアナログ電圧に変換されマルチプレクサＭＰＸ２を介してソース線に印加されることによって、各画素の電極は交流駆動され、液晶の劣化が防止されるようになっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２７７５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、液晶表示装置における画像データは複数の画素データから構成される。１つの画素データは、１画素あたり、８ビットの赤色データ（Ｒ）と、８ビットの緑色データ（Ｇ）と、８ビットの青色データ（Ｂ）とで構成されており、液晶パネルの諧調表示は各色（Ｒ／Ｇ／Ｂ）あたり２５６段階であるものが多い。しかしながら、液晶表示装置の高画質化に伴い、より高諧調度の表示が行なえる液晶表示装置が要求されるようになって来た。そこで、本発明者らは、例えば、１画素の画素データを構成する各色（Ｒ／Ｇ／Ｂ）データを１０ビットとし、各色（Ｒ／Ｇ／Ｂ）あたり１０２４段階のような諧調表示を行なえるソースドライバについて検討した。
【０００６】
その結果、画像信号出力端子Ｙ１，Ｙ２……ＹｎごとにＤＡ変換回路ＤＡＣ１，ＤＡＣ２……ＤＡＣｎを設ける方式にあっては、ＤＡ変換回路に諧調電圧を供給する配線の数が正負合わせて２０４８本必要になる。そのため、諧調電圧を供給する配線の配線領域の幅が広くなり、これらの諧調電圧を供給する配線（給電線とも言う）の下に、ＤＡ変換回路を配置したとしても、無駄なスペースが生じることになる。従って、液晶ドライバ、すなわち、ソースドライバが形成される半導体チップのサイズが大きくなり、ソースドライバの大幅なコストアップにつながるという課題があることを、発明者らは見出した。これを解決するには、ソースドライバに搭載するＤＡ変換回路の数を減らし、ＤＡ変換回路を時分割動作させればよいが、そのようにすると画像データを入力してからアナログ電圧として出力されるまでの時間が長くなってしまう。
【０００７】
また、表示画面の大型化や高精細化に伴いソース線の数の多い液晶パネルが提供されるようになってきているため、ソース線の数の異なる液晶パネルが共存している。それらの液晶パネルに共通のソースドライバを使用できるようにするには、最大のソース線の液晶パネルに合わせて画像信号出力端子を設けることも解決法のひとつである。しかし、そのようなソースドライバは、そのチップサイズが極端に大きくなってしまうため、有効な手法ではないことも発明者らは見出した。
【０００８】
そこで、１つのソースドライバの有する画像信号出力端子の数を制限し、複数のソースドライバを用いて液晶表示システムを構成することが考えられる。かかる手法は、ソースドライバのチップサイズを小さくする上で有効である。しかしながら、この場合、画像データを送るべきソースドライバを切り換える際のタイミングに注意を払う必要がある。そのタイミングが不正確であると、画像データをソースドライバに正しく取り込めなかったり、画像データをソースドライバに伝送するための伝送時間が長くなってしまったりするなどのおそれが発生する。
【０００９】
この発明の目的は、表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）の小型化を図ることにある。
【００１０】
この発明の他の目的は、複数の表示駆動装置（液晶ドライバ）を組み合わせて表示装置（液晶表示装置）を構成する可能な表示駆動装置（液晶ドライバ）を提供することにある。
【００１１】
この発明のさらに他の目的は、カラー表示パネル（カラー液晶パネル）の各色の特性に応じたガンマ補正を動的に行なえる複数の表示駆動装置（液晶ドライバ）を提供することにある。
【００１２】
この発明のさらに他の目的は、チップサイズの増大を抑えつつ高諧調度の表示を行なうことができる複数の表示駆動装置（液晶ドライバ）を提供することにある。
【００１３】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１５】
すなわち、アナログ階調電圧に変換された画像信号を出力する最終段の出力アンプを複数のグループに分け、画像データをアナログ階調電圧に変換するディジタル−アナログ（ＤＡ）変換回路を上記グループに共通の回路として設けて、グループを切り替えながらＤＡ変換回路を時分割動作させる。また、上記最終段の出力アンプは同一色の画像信号に関わるもの同士を選択してグループ化し、ＤＡ変換回路と出力アンプとの間にはセレクタ機能を設けてＤＡ変換回路でアナログ階調電圧に変換された画像信号を所望の出力アンプに振り分けるようにしたものである。
【００１６】
上記した手段によれば、ＤＡ変換回路を時分割動作させるためＤＡ変換回路の数が画像信号出力端子の数よりも少なくて済み、表示駆動装置（液晶ドライバ）の小型化を図ることができる。
【００１７】
本発明の表示駆動装置（液晶ドライバ）を複数個組み合わせて使用する画像表示システムでは、ある表示駆動装置（液晶ドライバ）でＤＡ変換している間に、他の表示駆動装置（液晶ドライバ）ではＤＡ変換された画像信号を出力アンプへ伝送させることができる。そのため、画像データを入力してから所定の時間内に階調電圧として出力させることができ、画像データを表示駆動装置（液晶ドライバ）に正しく取り込めなかったり、データ伝送所要時間が長くなったりするのを防止することができる。
【００１８】
また、最終段の出力アンプは同一色の画像信号に関わるもの同士を選択してグループ化しているため、表示制御装置（液晶コントローラ）は表示パネル（液晶パネル）の１ラインに関し、同一色の画像データを連続して転送することができる。色データの切替えは１ラインにＲ／Ｇ／Ｂ各データの３回で済むため、色データの切替えの際に、各色の階調電圧を動的に変更することによってガンマ補正を行なうことが可能となる。それに伴う遅れは極めて小さいので、データ伝送タイミングやシステム構成を大きく変えることなくガンマ補正を行なうことができる。
【００１９】
さらに、本願の他の発明は、画像データをアナログ階調電圧に変換する複数のＤＡ変換回路を、半導体チップのほぼ中央に、半導体チップの長手方向と直交する方向に並べて配置し、ＤＡ変換回路に諧調電圧を供給する複数の配線を半導体チップの長手方向と直交する方向に沿って配設するようにしたものである。
【００２０】
上記した手段によれば、表示駆動装置（液晶ドライバ）が１０２４階調のような多段階の画像信号を出力するものであり、諧調電圧を供給する配線の領域の幅が広くなる場合にも、これらの諧調電圧を供給する配線（給電線）の下にＤＡ変換回路を配置したときに無駄なスペースが生じさせることがなく、これにより半導体チップのサイズを低減させることができる。
【発明の効果】
【００２１】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００２２】
すなわち、本出願の発明に従うと、表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）の小型化を実現することができる。
【００２３】
また、本出願の発明に従うと、複数の表示駆動装置（液晶ドライバ）を組み合わせて表示装置（液晶表示システム）を構成する可能な表示駆動装置（液晶ドライバ）を実現する。
【００２４】
さらに、本出願の発明に従うと、カラー表示パネル（カラー液晶パネル）の各色の特性に応じたガンマ補正を動的に行なえる表示駆動装置（液晶ドライバ）を実現することができる。
【００２５】
また、チップサイズの増大を抑えつつ高諧調度の表示を行なうことができる表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を実現することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明を適用した液晶ドライバ回路の概略構成を示すブロック図である。
【図２】図１の液晶ドライバ回路のうちデコーダ部とサンプル・ホールド部および出力アンプ部を取り出してより詳細な構成を示したブロック図である。
【図３】本実施例の液晶ドライバ回路を複数個使用した液晶表示システムの構成例を示すブロック図である。
【図４】図３の液晶表示システムにおいて、それぞれ組をなす４つの液晶ドライバ回路のデコーダ部からサンプル・ホールド部へ供給される赤色画像信号の伝送タイミングを示すタイミングチャートである。
【図５】図３の液晶表示システムにおいて、それぞれ組をなす４つの液晶ドライバ回路のデコーダ部からサンプル・ホールド部へ供給される緑色画像信号の伝送タイミングを示すタイミングチャートである。
【図６】図３の液晶表示システムにおいて、それぞれ組をなす４つの液晶ドライバ回路のデコーダ部からサンプル・ホールド部へ供給される青色画像信号の伝送タイミングを示すタイミングチャートである。
【図７】図３の液晶表示システムにおける液晶表示コントローラから液晶ドライバ回路に対して供給される制御信号やクロックのタイミングを示すタイミングチャートである。
【図８】タイミング制御部の構成例を示すブロック図である。
【図９】タイミング制御部で自動生成されるラッチクロックのタイミングを示すタイミングチャートである。
【図１０】図３の液晶表示システムにおける各種信号のタイミングを示すタイミングチャートである。
【図１１】サンプル・ホールド部の単位サンプル・ホールド回路の構成例を示すブロック図である。
【図１２】サンプル・ホールド部の単位サンプル・ホールド回路の動作タイミングを示すタイミングチャートである。
【図１３】本実施例の液晶ドライバ回路を構成する各回路ブロックの半導体チップ上でのレイアウトの一例を示す平面図である。
【図１４】図１３の実施例のデコーダ部におけるＤＡ変換回路の配置を示す平面図である。
【図１５】本発明に先立って検討した液晶ドライバ回路のレイアウトを示す平面図である。
【図１６】本発明に先立って検討した液晶ドライバ回路の概略構成を示すブロック図である。
【発明を実施するための形態】
【００２７】
以下、本発明の好適な実施例を図面に基づいて説明する。
【００２８】
図１は、本発明を適用した液晶ドライバ回路の概略構成を示す。特に制限されるものでないが、図１に示されている各回路ブロックは単結晶シリコンのような１個の半導体チップ上に半導体集積回路として構成される。本実施例の液晶ドライバ回路は、複数の走査線と複数の信号線とが格子状に配設され各交点に画素が設けられているドットマトリックス型のカラー液晶パネルの信号線に印加される画像信号Ｙ１〜Ｙｎを出力する回路である。
【００２９】
本発明において、特に制限されないが、１画素の画素データは、赤色（Ｒ）／緑色（Ｇ）／青色（Ｂ）の各色データがそれぞれ１０ビットとされた３０ビットで構成されるものとして、以下実施例が説明される。
【００３０】
本実施例の液晶ドライバ回路は、１０ビットの入力画像データ（赤色（Ｒ）／緑色（Ｇ）／青色（Ｂ）の３つ色データのうち、１つの色データの１０ビットを示す）Ｄ９〜Ｄ０を順次取り込む第１ラッチ部１１０と、該第１ラッチ部１１０に取り込まれた画像データを一括して転送する第２ラッチ部１２０と、入力画像データＤ９〜Ｄ０がオール"１"のときに画素を"黒"とするかオール"０"のときに画素を"黒"とするかに応じてデータを反転させるデータ反転回路１３０と、上記第１ラッチ部１１０のどこに入力画像データＤ９〜Ｄ０を取り込ませるか指定するラッチ位置指定回路１４０と、外部から供給される階調電圧Ｖ０〜Ｖ８，Ｖ９〜Ｖ１７をラダー抵抗で分圧して正極性および負極性それぞれ１０２４階調の電圧を生成する階調電圧生成回路１５０と、生成された電圧の中から前記第２ラッチ部１２０に保持されている画像データに応じた電圧を選択することでディジタル信号をアナログ階調電圧に変換するデコーダ（セレクタ）部１６０と、変換されたアナログ電圧を保持するサンプル・ホールド部１７０と、ホールドされた電圧に応じた画像信号Ｙ１〜Ｙｎを生成して出力する出力アンプ部１８０と、外部から入力されるクロック信号や制御信号に基づいて半導体チップ内部の回路を所定の順序に従って動作させる内部制御信号を生成するタイミング制御部１９０などから構成される。
【００３１】
タイミング制御部１９０には、本実施例の液晶ドライバ回路を複数個シリーズに接続して当該回路の出力数（ｎ本）よりも多い信号線を有する液晶パネルを駆動するシステムを構成する場合に、所定の端子ＥＩＯ１の状態に応じて先頭の液晶ドライバ回路（最初の画像データが供給されるＩＣ）か否かを判定するとともに、当該回路がすべての画像信号Ｙ１〜Ｙｎを出力したことを示す信号を所定の端子ＥＩＯ２より出力する機能が設けられている。具体的には、先頭の液晶ドライバ回路の端子ＥＩＯ１を電源電圧Ｖｃｃに固定するとともに、前段の液晶ドライバ回路の端子ＥＩＯ２を次段の端子ＥＩＯ１に接続することにより、複数の液晶ドライバ回路を順次画像データ取込み状態にさせることができる。
【００３２】
図２は、図１に示されている液晶ドライバ回路のうちデコーダ部１６０とサンプル・ホールド部１７０および出力アンプ部１８０を取り出してより詳細に構成を示したものである。
【００３３】
本実施例においては、サンプル・ホールド部１７０および出力アンプ部１８０にそれぞれ４８０個の単位サンプル・ホールド回路Ｓ／Ｈ1〜Ｓ／Ｈ480とボルテージフォロワとして動作する出力アンプＡＭＰ1〜ＡＭＰ480が設けられているのに対し、１／１２の数（４０個）のＤＡ変換回路ＤＡＣ1〜ＤＡＣ40およびボルテージフォロワとして動作するアンプが設けられている。ここでは、デコーダ部１６０を構成する４０個の回路を便宜的にＤＡ変換回路と呼んでいるが、階調電圧生成回路１５０から供給される複数の階調電圧の中から入力コードに応じた電圧を選択して出力させるスイッチ素子のみからなるセレクタによりデコーダ部１６０を構成することができる。
【００３４】
上記デコーダ部１６０の４０個の出力は、４０本の信号線からなるバスＢＵＳを介して上記４８０個の単位サンプル・ホールド回路Ｓ／Ｈ1〜Ｓ／Ｈ４８０のうちいずれか４０個に取り込まれるように構成されている。具体的には、デコーダ部１６０には同一色の画像データが４０個まとめて入力されるようにされ、４８０個の出力端子Ｙ１〜Ｙ４８０のうち、Ｙ１，Ｙ４，Ｙ７……Ｙ４７８は液晶パネルの赤色（Ｒ）画素に接続された信号線に対応して赤色画像信号が、Ｙ２，Ｙ５，Ｙ８……Ｙ４７９は液晶パネルの緑色（Ｇ）画素に接続された信号線に対応して緑色画像信号が、Ｙ３，Ｙ６，Ｙ９……Ｙ４８０は液晶パネルの青色（Ｂ）画素に接続された信号線に対応して青色画像信号がそれぞれ出力されるように、デコーダ部１６０において変換された４０個の画像信号はサンプル・ホールド回路Ｓ／Ｈ1〜Ｓ／Ｈ480のうち２つおき計４０個のサンプル・ホールド回路に取り込まれる。
【００３５】
ＤＡ変換回路ＤＡＣ1……ＤＡＣ40は正電圧出力用と負電圧出力用のものが交互に配置されている。つまり、奇数番目のＤＡ変換回路ＤＡＣ1，ＤＡＣ3……ＤＡＣ47が正電圧を出力するようにされると、偶数番目のＤＡ変換回路ＤＡＣ2，ＤＡＣ4……ＤＡＣ48は負電圧を出力するようにされる。そして、あるビットの画素データはマルチプレクサＭＰＸ１により、正電圧出力用ＤＡ変換回路ＤＡＣｉと負電圧出力用ＤＡ変換回路ＤＡＣｉ+1に交互に入力されてアナログ電圧に変換され、サンプル・ホールド回路に伝送されマルチプレクサＭＰＸ２を介して出力される。
【００３６】
このとき、マルチプレクサＭＰＸ１とＭＰＸ２は同じように動作される。すなわち、マルチプレクサＭＰＸ１が画像データをスルーさせている時はマルチプレクサＭＰＸ２も画像信号をスルーさせ、マルチプレクサＭＰＸ１が画像データを交差させている時はマルチプレクサＭＰＸ２も画像信号を交差させるように信号経路を切り替える。これによって、液晶パネルの各画素の電極は正の電圧と負の電圧が交互に印加されて交流駆動され、液晶の劣化が防止されるようになっている。
【００３７】
図３には、本実施例の液晶ドライバ回路１００を複数個使用して１２８０×７６８ドットのカラー液晶パネル２００を駆動するシステムを構成した場合のブロック図が示されている。カラー液晶パネル２００のライン方向には、８個の液晶ドライバ回路ＤＲＶ１〜ＤＲＶ８が配置され、これらの液晶ドライバ回路ＤＲＶ１〜ＤＲＶ８が４個ずつ２組に分けられ、各組の先頭の液晶ドライバ回路ＤＲＶ１，ＤＲＶ５の端子ＥＩＯ１は電源電圧Ｖｃｃに固定されるとともに、残りの液晶ドライバ回路ＤＲＶ２〜ＤＲＶ４，ＤＲＶ６〜８の端子ＥＩＯ１には、前段の液晶ドライバ回路の端子ＥＩＯ２が電気的に結合されることにより、４個ずつ直列形態に接続されている。
【００３８】
３００はカラー液晶パネル２００のコモン線（ＴＦＴパネルではゲート線と呼ばれる）を順番に選択レベルにする走査線駆動回路（コモンドライバ）、４００は走査線駆動回路３００に対するタイミング制御信号を生成したり、上記液晶ドライバ回路に供給する画像データＤ９〜Ｄ０や液晶ドライバ回路を制御する制御信号ＤＳＳ、動作クロックＣＬ１，ＣＬ２を生成する液晶表示コントローラである。
【００３９】
液晶表示コントローラ４００は、２つの走査線駆動回路に対する画像データＤ９〜Ｄ０を同時に出力するようにされる。また、この実施例では、画像データの伝送開始を知らせる制御信号ＤＳＳや取込みタイミングを知らせるクロックＣＬ２を２組の液晶ドライバ回路ＤＲＶ１〜ＤＲＶ４，ＤＲＶ５〜ＤＲＶ８に対してそれぞれ別個に生成して与えるように構成されているが、これらの信号は共通の信号として与えるようにすることも可能である。
【００４０】
図４〜図６には、図３のような液晶表示システムにおいて、それぞれ組をなす４つの液晶ドライバ回路ＤＲＶ１〜ＤＲＶ４またはＤＲＶ５〜ＤＲＶ８のデコーダ部１６０からサンプル・ホールド部１６０へ送る画像信号の伝送タイミングが示されている。図４〜図６における時間の流れは、図４→図５→図６であり、また各図においては先ず左から右へ向かい、右端に達するとその下の左端へ向かうというような流れである。
【００４１】
図４〜図６から分かるように、本実施例の液晶表示システムでは、先ず赤色の画像データが４０個ずつ１６回に分けて伝送されＤＡ変換されてホールドされた後、緑色の画像データが４０個ずつ１６回に分けて伝送されＤＡ変換されてホールドされ、その後、青色の画像データが４０個ずつ１６回に分けて伝送されＤＡ変換されてホールドされる。
【００４２】
これによって、液晶パネルの１ラインの半分の６４０個のドットに対する１９２０個の画像データの伝送、ホールドが行われる。そして、本実施例の液晶表示システムでは、赤色の画像データの伝送から、緑色の画像データの伝送、さらに青色の画像データの伝送へと移る際に若干の遅延時間を設け、その間に各色の画素のガンマ特性に応じて出力する電圧を変化させるガンマ補正を動的に行うようになっている。このように、本実施例の液晶表示システムでは、比較的容易にガンマ補正を動的に行なうことができるのは、赤、緑、青の各色の画像データがそれぞれまとめて伝送されるためである。
【００４３】
カラー液晶パネルの構成に応じて一方の端の信号線に対する画像データから他方の端の信号線に対する画像データまで順番に伝送する方式の表示システムにおいては、赤色の画像データの伝送と、緑色の画像データの伝送と、青色の画像データの伝送が繰り返されるか混在して伝送されるので、各色の画像データの伝送ごとにガンマ補正を行わなくてはならない。そのため、画像データの数だけガンマ補正のための遅延時間を設けなくてはならず、そのようにすると１水平期間中にすべての画像データの伝送を終了することができなくなる。
【００４４】
これに対し、本実施例の液晶表示システムでは、赤、緑、青の各色の画像データがそれぞれまとめて伝送されるため、１水平期間中に３回だけガンマ補正のための遅延時間を設けてやればよいので、１水平期間中にすべての画像データの伝送を終了することができる。
【００４５】
なお、本実施例の液晶ドライバ回路におけるガンマ補正は、図１の階調電圧生成回路１５０に外部から与える電圧Ｖ０〜Ｖ８，Ｖ９〜Ｖ１７を、赤，緑，青の各色のガンマ特性に応じて切り替えてやることで実現することができる。
【００４６】
図７には、図３の液晶表示システムにおける液晶表示コントローラ４００から液晶ドライバ回路ＤＲＶ１〜ＤＲＶ４（ＤＲＶ５〜ＤＲＶ８についても同様）に対して供給されるデータサンプリング開始制御信号ＤＳＳやデータの取込みタイミング等を知らせるクロックＣＬ１，ＣＬ２、画像データＤ９〜Ｄ０、各液晶ドライバ回路ＤＲＶ１〜ＤＲＶ４から出力されるデータ伝送終了信号ＥＩＯ２のタイミングが示されている。
【００４７】
このうち、クロックＣＬ１は１水平期間を示す信号、制御信号ＤＳＳは各液晶ドライバ回路ＤＲＶ１〜ＤＲＶ４のそれぞれのデータサンプリング開始タイミングを知らせる信号で、１水平期間中にすなわちクロックＣＬ１の１周期に４回制御信号ＤＳＳが立ち上がる。
【００４８】
一方、ＣＬ２は画像データＤ９〜Ｄ０の取込みタイミングを知らせるクロックで、この実施例ではクロックＣＬ２の立下がりと立上がりのそれぞれで画像データを取り込むように液晶ドライバ回路が構成されているため、１つの液晶ドライバ回路が４０個のまとまった画像データを取り込む期間すなわちデータサンプリング開始制御信号ＤＳＳの１周期の期間におけるクロックＣＬ２のパルス数は２０個である。
【００４９】
なお、最初の液晶ドライバ回路ＤＲＶ１が画像データの取り込みを開始するのは、データサンプリング開始制御信号ＤＳＳが変化してからクロックＣＬ２の２パルスだけ後の時点からとされている。また、各液晶ドライバ回路が４０個の画像データを取り込んだことを知らせる信号ＥＩＯ２は、実際の最後のデータの取り込みタイミングよりもクロックＣＬ２の２パルス前に立ち上がるようにされている。これにより、液晶ドライバ回路ＤＲＶ２〜ＤＲＶ４は、画像データを前段のドライバのデータ取込み終了から時間遅れなく連続して取り込むことができる。
【００５０】
次に、実施例の液晶ドライバ回路ＤＲＶのチップ内部の動作について説明する。液晶ドライバ回路ＤＲＶの内部の各回路ブロックは、タイミング制御部１９０からの制御信号によって所定のタイミングで動作され、タイミング制御部１９０は外部から入力されるクロック信号や制御信号に基づいて内部の回路を所定の順序に従って動作させる内部制御信号を生成する。
【００５１】
図８には、タイミング制御部１９０の構成例が示されている。本実施例のタイミング制御部１９０は、入力信号ＥＩＯ１に基づいて画像データを取り込む初段ラッチ回路１１０やクロックを計数する後述のカウンタを動作させるかスタンバイ状態にさせるかを示す制御信号ＳＴＢ，ＣＥＮ等を生成する動作開始判定回路１９１と、１水平期間を示すクロックＣＬ１に基づいて１水平期間中のデータサンプリング開始制御信号ＤＳＳの数を計数しサンプル・ホールド部１７０に対するイネーブル信号ＳＨＥＮを生成するＤＳＳカウンタ１９２と、データラッチタイミングを与えるクロックＣＬ２を分周して第１ラッチ部１１０に取り込まれた画像データを一括して第２ラッチ部１２０に転送させるタイミングを与えるラッチタイミング信号ＤＬＴを生成するクロック制御回路１９３と、出力アンプ部１８０に対しＬＣＤ画像信号の出力を許可する出力イネーブル信号ＯＥＮを生成するＬＣＤ出力制御回路１９４などを備える。
【００５２】
図１には示されていないが、実施例の液晶ドライバ回路は、第２ラッチ部１２０が１段目のラッチ回路１２１と２段目のラッチ回路１２２からなる２段構成とされており、タイミング制御部１９０は１段目のラッチ回路１２１と２段目のラッチ回路１２２を順次ラッチ動作させるクロックを生成して供給するようにされている。これにより、１段目のラッチ回路１２１がマスタラッチとして動作し、２段目のラッチ回路１２２がスレーブラッチとして動作して、第２ラッチ部１２０に取り込まれた画像データが直ちに次段のデコーダ部１６０へ供給されてしまうのを防止することができる。
【００５３】
さらに、タイミング制御部１９０は、データサンプリング開始制御信号ＤＳＳ間のクロックＣＬ２の数を計数するＣＬ２カウンタ１９５や、１ライン中初回のＤＳＳ信号間のクロックＣＬ２の数を保持するＣＬ２数レジスタ１９６、１ライン中初回のＤＳＳ信号間のクロックＣＬ２の数と２回目以降のＤＳＳ信号間のクロックＣＬ２の数とを比較するコンパレータ１９７、該コンパレータ１９７の比較結果に基づいて、外部からのＤＳＳ信号が初回のＤＳＳ信号間のクロックＣＬ２の数よりも長い期間入力されなかった場合に、第２ラッチ部１２０の後段のラッチ回路１２２に対してデータのラッチを指示するためのクロック信号ＤＬＣを半導体チップ内部で自動的に発生するラッチクロック発生回路１９８を備える。
【００５４】
ラッチクロック発生回路１９８を設けたのは、本実施例の液晶ドライバ回路を使用しガンマ補正を行なう表示システムにおいては、図９に示すように、各色の画像データの転送期間にガンマ補正のための余裕期間（Ｔａ）を設けるためにＤＳＳ信号を少し遅れて入力させることがあるので、ＤＳＳ信号にのみ基づいてラッチ回路１２２に対するラッチクロック信号ＤＬＣを生成したのでは、ラッチのタイミングが遅れてしまうためである。
【００５５】
また、本実施例のタイミング制御回路においては、ＣＬ２カウンタ１９５が所定数（１６クロック）を計数した時点で次段の液晶ドライバ回路に対するＥＩＯ２信号を立ち上げるようにすることができる。これにより、次段の液晶ドライバ回路がこの信号をＥＩＯ１端子に受けるように接続をしておくことによって、複数の液晶ドライバ回路を使用した表示システムにおいて、液晶表示コントローラは各ドライバに対して独自の開始信号を送ることなく、連続した画像データの伝送が可能となる。そのため、表示システムの設計者の負担を軽減することができる。
【００５６】
図１０には、実施例の液晶ドライバ回路を８個使用して４個ずつペアにして順に画像データを転送することで液晶パネルへのカラー表示を行なわせる図３のような液晶表示システムにおける液晶ドライバ回路ＤＲＶ１〜ＤＲＶ４（ＤＲＶ５〜ＤＲＶ８についても同様）に対して供給されるデータサンプリング開始制御信号ＤＳＳやクロックＣＬ１のタイミングと、各液晶ドライバ回路ＤＲＶ１〜ＤＲＶ４内で生成されるクロックイネーブル信号ＣＥＮと、サンプルホールドイネーブル信号ＳＨＥＮと、次段の液晶ドライバ回路に対するＥＩＯ２信号のタイミングが示されている。
【００５７】
図１１には、サンプル・ホールド部１７０の単位サンプル・ホールド回路の構成例が、図１２にはその動作タイミングが示されている。
【００５８】
本実施例の単位サンプル・ホールド回路は、デコーダ部１６０でＡＤ変換された電圧を保持ための１組のホールド容量ＣH1，ＣH2と、入力側のアンプＡＭＰｉの出力端子と前記ホールド容量ＣH1，ＣH2の一方の端子がそれぞれ接続されたノードＮ１，Ｎ２との間に接続された一対のスイッチＳＷ１１，ＳＷ１２と、前記ノードＮ１，Ｎ２と出力側のアンプＡＭＰｏの入力端子との間に接続された一対のスイッチＳＷ２１，ＳＷ２２とにより構成されている。図２のアンプＡＭＰ1〜ＡＭＰ４８０が図１１のアンプＡＭＰｏに相当する。
【００５９】
上記一対のスイッチＳＷ１１，ＳＷ１２は制御信号ＥＮ１１，ＥＮ１２によってオン・オフされるとともに、スイッチＳＷ２１，ＳＷ２２は制御信号ＥＮ２１，ＥＮ２２によってオン・オフされる。そして、スイッチＳＷ１１がオンされるときはＳＷ２２がオンされ、スイッチＳＷ１２がオンされるときはＳＷ２１がオンされるように制御信号ＥＮ１１，ＥＮ１２，ＥＮ２１，ＥＮ２２によって制御される。さらに、スイッチＳＷ１１とＳＷ２１は同時にオン状態にされることがないように、またスイッチＳＷ１２とＳＷ２２も同時にオン状態にされることがないように、サンプルホールドイネーブル信号ＳＨＥＮに基づいてそれぞれの制御信号ＥＮ１１，ＥＮ１２，ＥＮ２１，ＥＮ２２が生成される。
【００６０】
本実施例の単位サンプル・ホールド回路は、スイッチＳＷ１１がオン状態にされるとスイッチＳＷ２１がオフ状態にされて、ホールド容量ＣH1にデコーダ部１６０でＡＤ変換された電圧（画像信号）がサンプリングされる。このとき、反対側のホールド容量ＣH2はスイッチＳＷ２２がオン状態にされスイッチＳＷ１２がオフ状態にされることにより、直前にサンプリングした電圧を出力する状態となる。
【００６１】
ホールド容量ＣH1に入力電圧がサンプリングされると、スイッチＳＷ１１がオフ状態にされスイッチＳＷ１２がオン状態にされることにより、サンプリングした電圧を出力する状態となる。このとき、反対側のホールド容量ＣH2はスイッチＳＷ１２がオン状態にされ、スイッチＳＷ２２がオフ状態にされて、デコーダ部１６０でＡＤ変換された電圧で充電されてサンプリングを行なうようにされる。
【００６２】
上記のような動作を繰り返すことにより、１組のホールド容量ＣH1とＣH2がサンプリング状態とホールド状態を交互に繰り返し、デコーダ部１６０から出力された電圧（画像信号）が連続して画像信号がサンプリングされ、次々と出力される。
【００６３】
図１３には、本実施例の液晶ドライバ回路を構成する各回路ブロックの半導体チップ上でのレイアウトの一例が示されている。図１３において、図２に示されている回路と同一の回路には同一の符号が付されている。
【００６４】
図１３から分かるように、本実施例の液晶ドライバＩＣにおいては、半導体チップのほぼ中央に、正電圧を出力するＤＡ変換回路ＰＯＳ−ＤＡＣと負電圧を出力するＤＡ変換回路ＮＥＧ−ＤＡＣが半導体チップの長手方向に並んで配置され、その上方にマルチプレクサＭＰＸが、また下方にランダムロジックからなるタイミング制御回路（１９０）および抵抗ラダーからなる諧調電圧生成回路（１５０）ＴＧ&ＲＬが配置されている。そして、これらの回路の左右には、対称的に、上から順に、マルチプレクサＭＰＸ２、出力アンプＡＭＰ、サンプル・ホールド回路Ｓ／Ｈが配置され、さらにこれらと同一の回路が上下対称的に、サンプル・ホールド回路Ｓ／Ｈ、出力アンプＡＭＰ、マルチプレクサＭＰＸ２の順に配置されている。
【００６５】
さらに、正電圧を出力するＤＡ変換回路ＰＯＳ−ＤＡＣと負電圧を出力するＤＡ変換回路ＮＥＧ−ＤＡＣは、図１４に示すように、それぞれ２０個の単位ＤＡ変換回路ＤＡＣ１〜ＤＡＣ２０が半導体チップの長手方向と直交する方向に並んで配置され、その上に諧調電圧生成回路ＴＧ&ＲＬから出力される階調電圧を供給する１０２４本の給電線が配設されている。
【００６６】
画像データが８ビットで２５６階調の液晶ドライバＩＣは、図１５に示すように、マルチプレクサＭＰＸ２、出力アンプＡＭＰ、デコーダ部ＤＡＣ、レベルシフタ、マルチプレクサＭＰＸ１、タイミング制御回路および諧調電圧生成回路ＴＧ&ＲＬが順に配置され、デコーダ部の単位ＤＡ変換回路は半導体チップの長手方向に沿って出力端子の数と同じ数だけ配置されたチップレイアウトが一般であった。かかるレイアウトを本実施例の液晶ドライバＩＣのように画像データが１０ビットで１０２４階調の液晶ドライバＩＣに適用すると、ＤＡ変換回路列の上に従来の４倍の数の給電線を半導体チップの長手方向に沿って配設しなければならなくなり、給電線の長さが非常に長くなるとともに給電線の幅が大幅に増加して給電線の下方にむだなスペースが生じてしまう。
【００６７】
これに対し、図１３および図１４に示すようなレイアウトに従うと、階調電圧の給電線を半導体チップの長手方向と直交する方向に沿って配設すればよいため、給電線の長さが短くなるとともに、複数の給電線のレイアウト幅が大幅に増加しても給電線の下方にむだなスペースを生じさせることなくＤＡ変換回路を配置することができるようになる。その結果、高階調化に伴うチップサイズの増加を大幅に抑制することができるという利点がある。
【００６８】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、画像データが１０ビットで階調電圧が１０２４段階である場合について説明したが、それに限定されるものでなく、画像データが９ビットで階調電圧が５１２段階の場合や、画像データが１１ビットで階調電圧が２０４８段階の場合にも適用することができる。また、前記実施例では、４８０個の出力アンプに対して４０個すなわち１／１２個のＤＡ変換回路を設けているが、１／８個あるいは１／１６個などであっても良い。
【００６９】
さらに、前記実施例では、画像データに同期して入力されるクロック信号を計数するカウンタの計数値が所定値に達したときに画像データの取り込み終了を示す信号ＥＩＯ２を出力する端子を設け、該端子の信号を次段のドライバＩＣにデータ取り込み許可信号ＥＩＯ１として入力しているが、信号ＥＩＯ２を出力する端子を省略し、データ取り込み許可信号ＥＩＯ１を液晶表示コントローラ４００から与えるように構成することも可能である。
【産業上の利用可能性】
【００７０】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である液晶パネルを駆動する液晶ドライバ回路に適用したものについて説明したが、本発明はそれに限定されるものでなく、ディジタルコードで与えられたカラーの画像データをアナログ電圧に変換して出力するカラー表示装置の駆動回路一般に適用することができる。
【符号の説明】
【００７１】
１００ 液晶表示駆動装置（液晶ドライバＩＣ）
１１０ 第１ラッチ部
１２０ 第２ラッチ部
１３０ データ反転回路
１４０ ラッチ位置指定回路
１５０ 階調電圧生成回路
１６０ デコーダ（セレクタ）部
１７０ サンプル・ホールド部
１８０ 出力アンプ部
１９０ タイミング制御部
２００ 液晶パネル
３００ 走査線駆動回路（コモンドライバ）
４００ 液晶表示コントローラ
ＤＲＶ１〜ＤＲＶ８ 液晶ドライバＩＣ
ＭＰＸ１，ＭＰＸ２ マルチプレクサ
ＤＡＣ ＤＡ変換回路
ＡＭＰ 出力アンプ
Ｓ／Ｈ サンプル・ホールド回路
【技術分野】
【０００１】
本発明は、カラー表示パネルを駆動する表示駆動装置、カラー液晶パネルを駆動する液晶表示駆動装置、さらには、半導体集積回路化された液晶表示駆動装置に適用して有効な技術に関し、例えば、カラー液晶表示パネルを有するカラーテレビジョンシステムの上記カラー液晶表示パネルを駆動する液晶表示駆動装置に利用して有効な技術に関する。
【背景技術】
【０００２】
表示装置の１つとしての液晶表示装置は、表示パネルとしての液晶表示パネル（以下、液晶パネルとも言う）と表示制御装置としての液晶表示制御装置（液晶コントローラ）や該制御装置の制御下で液晶表示パネルを駆動する表示駆動装置としての液晶表示駆動装置（液晶表示ドライバ）などにより構成されている。液晶パネルの画素信号が印加される信号線としてのソース線を駆動するソースドライバは、一般に、図１６に示されているように、各画像信号出力端子Ｙ１，Ｙ２……Ｙｎごとにディジタル画像データ信号をアナログ電圧に変換するディジタル−アナログ（ＤＡ）変換回路ＤＡＣ１，ＤＡＣ２……ＤＡＣｎが設けられていた。
【０００３】
なお、図１６のドライバにおいては、ＤＡ変換回路ＤＡＣ１，ＤＡＣ２……ＤＡＣｎは正電圧出力用と負電圧出力用のものが交互に配置され、あるソース線の画素のデータはマルチプレクサＭＰＸ１により、正電圧出力用ＤＡ変換回路ＤＡＣｉと負電圧出力用ＤＡ変換回路ＤＡＣｉ+1に交互に入力されてアナログ電圧に変換されマルチプレクサＭＰＸ２を介してソース線に印加されることによって、各画素の電極は交流駆動され、液晶の劣化が防止されるようになっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２７７５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、液晶表示装置における画像データは複数の画素データから構成される。１つの画素データは、１画素あたり、８ビットの赤色データ（Ｒ）と、８ビットの緑色データ（Ｇ）と、８ビットの青色データ（Ｂ）とで構成されており、液晶パネルの諧調表示は各色（Ｒ／Ｇ／Ｂ）あたり２５６段階であるものが多い。しかしながら、液晶表示装置の高画質化に伴い、より高諧調度の表示が行なえる液晶表示装置が要求されるようになって来た。そこで、本発明者らは、例えば、１画素の画素データを構成する各色（Ｒ／Ｇ／Ｂ）データを１０ビットとし、各色（Ｒ／Ｇ／Ｂ）あたり１０２４段階のような諧調表示を行なえるソースドライバについて検討した。
【０００６】
その結果、画像信号出力端子Ｙ１，Ｙ２……ＹｎごとにＤＡ変換回路ＤＡＣ１，ＤＡＣ２……ＤＡＣｎを設ける方式にあっては、ＤＡ変換回路に諧調電圧を供給する配線の数が正負合わせて２０４８本必要になる。そのため、諧調電圧を供給する配線の配線領域の幅が広くなり、これらの諧調電圧を供給する配線（給電線とも言う）の下に、ＤＡ変換回路を配置したとしても、無駄なスペースが生じることになる。従って、液晶ドライバ、すなわち、ソースドライバが形成される半導体チップのサイズが大きくなり、ソースドライバの大幅なコストアップにつながるという課題があることを、発明者らは見出した。これを解決するには、ソースドライバに搭載するＤＡ変換回路の数を減らし、ＤＡ変換回路を時分割動作させればよいが、そのようにすると画像データを入力してからアナログ電圧として出力されるまでの時間が長くなってしまう。
【０００７】
また、表示画面の大型化や高精細化に伴いソース線の数の多い液晶パネルが提供されるようになってきているため、ソース線の数の異なる液晶パネルが共存している。それらの液晶パネルに共通のソースドライバを使用できるようにするには、最大のソース線の液晶パネルに合わせて画像信号出力端子を設けることも解決法のひとつである。しかし、そのようなソースドライバは、そのチップサイズが極端に大きくなってしまうため、有効な手法ではないことも発明者らは見出した。
【０００８】
そこで、１つのソースドライバの有する画像信号出力端子の数を制限し、複数のソースドライバを用いて液晶表示システムを構成することが考えられる。かかる手法は、ソースドライバのチップサイズを小さくする上で有効である。しかしながら、この場合、画像データを送るべきソースドライバを切り換える際のタイミングに注意を払う必要がある。そのタイミングが不正確であると、画像データをソースドライバに正しく取り込めなかったり、画像データをソースドライバに伝送するための伝送時間が長くなってしまったりするなどのおそれが発生する。
【０００９】
この発明の目的は、表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）の小型化を図ることにある。
【００１０】
この発明の他の目的は、複数の表示駆動装置（液晶ドライバ）を組み合わせて表示装置（液晶表示装置）を構成する可能な表示駆動装置（液晶ドライバ）を提供することにある。
【００１１】
この発明のさらに他の目的は、カラー表示パネル（カラー液晶パネル）の各色の特性に応じたガンマ補正を動的に行なえる複数の表示駆動装置（液晶ドライバ）を提供することにある。
【００１２】
この発明のさらに他の目的は、チップサイズの増大を抑えつつ高諧調度の表示を行なうことができる複数の表示駆動装置（液晶ドライバ）を提供することにある。
【００１３】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１５】
すなわち、アナログ階調電圧に変換された画像信号を出力する最終段の出力アンプを複数のグループに分け、画像データをアナログ階調電圧に変換するディジタル−アナログ（ＤＡ）変換回路を上記グループに共通の回路として設けて、グループを切り替えながらＤＡ変換回路を時分割動作させる。また、上記最終段の出力アンプは同一色の画像信号に関わるもの同士を選択してグループ化し、ＤＡ変換回路と出力アンプとの間にはセレクタ機能を設けてＤＡ変換回路でアナログ階調電圧に変換された画像信号を所望の出力アンプに振り分けるようにしたものである。
【００１６】
上記した手段によれば、ＤＡ変換回路を時分割動作させるためＤＡ変換回路の数が画像信号出力端子の数よりも少なくて済み、表示駆動装置（液晶ドライバ）の小型化を図ることができる。
【００１７】
本発明の表示駆動装置（液晶ドライバ）を複数個組み合わせて使用する画像表示システムでは、ある表示駆動装置（液晶ドライバ）でＤＡ変換している間に、他の表示駆動装置（液晶ドライバ）ではＤＡ変換された画像信号を出力アンプへ伝送させることができる。そのため、画像データを入力してから所定の時間内に階調電圧として出力させることができ、画像データを表示駆動装置（液晶ドライバ）に正しく取り込めなかったり、データ伝送所要時間が長くなったりするのを防止することができる。
【００１８】
また、最終段の出力アンプは同一色の画像信号に関わるもの同士を選択してグループ化しているため、表示制御装置（液晶コントローラ）は表示パネル（液晶パネル）の１ラインに関し、同一色の画像データを連続して転送することができる。色データの切替えは１ラインにＲ／Ｇ／Ｂ各データの３回で済むため、色データの切替えの際に、各色の階調電圧を動的に変更することによってガンマ補正を行なうことが可能となる。それに伴う遅れは極めて小さいので、データ伝送タイミングやシステム構成を大きく変えることなくガンマ補正を行なうことができる。
【００１９】
さらに、本願の他の発明は、画像データをアナログ階調電圧に変換する複数のＤＡ変換回路を、半導体チップのほぼ中央に、半導体チップの長手方向と直交する方向に並べて配置し、ＤＡ変換回路に諧調電圧を供給する複数の配線を半導体チップの長手方向と直交する方向に沿って配設するようにしたものである。
【００２０】
上記した手段によれば、表示駆動装置（液晶ドライバ）が１０２４階調のような多段階の画像信号を出力するものであり、諧調電圧を供給する配線の領域の幅が広くなる場合にも、これらの諧調電圧を供給する配線（給電線）の下にＤＡ変換回路を配置したときに無駄なスペースが生じさせることがなく、これにより半導体チップのサイズを低減させることができる。
【発明の効果】
【００２１】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００２２】
すなわち、本出願の発明に従うと、表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）の小型化を実現することができる。
【００２３】
また、本出願の発明に従うと、複数の表示駆動装置（液晶ドライバ）を組み合わせて表示装置（液晶表示システム）を構成する可能な表示駆動装置（液晶ドライバ）を実現する。
【００２４】
さらに、本出願の発明に従うと、カラー表示パネル（カラー液晶パネル）の各色の特性に応じたガンマ補正を動的に行なえる表示駆動装置（液晶ドライバ）を実現することができる。
【００２５】
また、チップサイズの増大を抑えつつ高諧調度の表示を行なうことができる表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を実現することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明を適用した液晶ドライバ回路の概略構成を示すブロック図である。
【図２】図１の液晶ドライバ回路のうちデコーダ部とサンプル・ホールド部および出力アンプ部を取り出してより詳細な構成を示したブロック図である。
【図３】本実施例の液晶ドライバ回路を複数個使用した液晶表示システムの構成例を示すブロック図である。
【図４】図３の液晶表示システムにおいて、それぞれ組をなす４つの液晶ドライバ回路のデコーダ部からサンプル・ホールド部へ供給される赤色画像信号の伝送タイミングを示すタイミングチャートである。
【図５】図３の液晶表示システムにおいて、それぞれ組をなす４つの液晶ドライバ回路のデコーダ部からサンプル・ホールド部へ供給される緑色画像信号の伝送タイミングを示すタイミングチャートである。
【図６】図３の液晶表示システムにおいて、それぞれ組をなす４つの液晶ドライバ回路のデコーダ部からサンプル・ホールド部へ供給される青色画像信号の伝送タイミングを示すタイミングチャートである。
【図７】図３の液晶表示システムにおける液晶表示コントローラから液晶ドライバ回路に対して供給される制御信号やクロックのタイミングを示すタイミングチャートである。
【図８】タイミング制御部の構成例を示すブロック図である。
【図９】タイミング制御部で自動生成されるラッチクロックのタイミングを示すタイミングチャートである。
【図１０】図３の液晶表示システムにおける各種信号のタイミングを示すタイミングチャートである。
【図１１】サンプル・ホールド部の単位サンプル・ホールド回路の構成例を示すブロック図である。
【図１２】サンプル・ホールド部の単位サンプル・ホールド回路の動作タイミングを示すタイミングチャートである。
【図１３】本実施例の液晶ドライバ回路を構成する各回路ブロックの半導体チップ上でのレイアウトの一例を示す平面図である。
【図１４】図１３の実施例のデコーダ部におけるＤＡ変換回路の配置を示す平面図である。
【図１５】本発明に先立って検討した液晶ドライバ回路のレイアウトを示す平面図である。
【図１６】本発明に先立って検討した液晶ドライバ回路の概略構成を示すブロック図である。
【発明を実施するための形態】
【００２７】
以下、本発明の好適な実施例を図面に基づいて説明する。
【００２８】
図１は、本発明を適用した液晶ドライバ回路の概略構成を示す。特に制限されるものでないが、図１に示されている各回路ブロックは単結晶シリコンのような１個の半導体チップ上に半導体集積回路として構成される。本実施例の液晶ドライバ回路は、複数の走査線と複数の信号線とが格子状に配設され各交点に画素が設けられているドットマトリックス型のカラー液晶パネルの信号線に印加される画像信号Ｙ１〜Ｙｎを出力する回路である。
【００２９】
本発明において、特に制限されないが、１画素の画素データは、赤色（Ｒ）／緑色（Ｇ）／青色（Ｂ）の各色データがそれぞれ１０ビットとされた３０ビットで構成されるものとして、以下実施例が説明される。
【００３０】
本実施例の液晶ドライバ回路は、１０ビットの入力画像データ（赤色（Ｒ）／緑色（Ｇ）／青色（Ｂ）の３つ色データのうち、１つの色データの１０ビットを示す）Ｄ９〜Ｄ０を順次取り込む第１ラッチ部１１０と、該第１ラッチ部１１０に取り込まれた画像データを一括して転送する第２ラッチ部１２０と、入力画像データＤ９〜Ｄ０がオール"１"のときに画素を"黒"とするかオール"０"のときに画素を"黒"とするかに応じてデータを反転させるデータ反転回路１３０と、上記第１ラッチ部１１０のどこに入力画像データＤ９〜Ｄ０を取り込ませるか指定するラッチ位置指定回路１４０と、外部から供給される階調電圧Ｖ０〜Ｖ８，Ｖ９〜Ｖ１７をラダー抵抗で分圧して正極性および負極性それぞれ１０２４階調の電圧を生成する階調電圧生成回路１５０と、生成された電圧の中から前記第２ラッチ部１２０に保持されている画像データに応じた電圧を選択することでディジタル信号をアナログ階調電圧に変換するデコーダ（セレクタ）部１６０と、変換されたアナログ電圧を保持するサンプル・ホールド部１７０と、ホールドされた電圧に応じた画像信号Ｙ１〜Ｙｎを生成して出力する出力アンプ部１８０と、外部から入力されるクロック信号や制御信号に基づいて半導体チップ内部の回路を所定の順序に従って動作させる内部制御信号を生成するタイミング制御部１９０などから構成される。
【００３１】
タイミング制御部１９０には、本実施例の液晶ドライバ回路を複数個シリーズに接続して当該回路の出力数（ｎ本）よりも多い信号線を有する液晶パネルを駆動するシステムを構成する場合に、所定の端子ＥＩＯ１の状態に応じて先頭の液晶ドライバ回路（最初の画像データが供給されるＩＣ）か否かを判定するとともに、当該回路がすべての画像信号Ｙ１〜Ｙｎを出力したことを示す信号を所定の端子ＥＩＯ２より出力する機能が設けられている。具体的には、先頭の液晶ドライバ回路の端子ＥＩＯ１を電源電圧Ｖｃｃに固定するとともに、前段の液晶ドライバ回路の端子ＥＩＯ２を次段の端子ＥＩＯ１に接続することにより、複数の液晶ドライバ回路を順次画像データ取込み状態にさせることができる。
【００３２】
図２は、図１に示されている液晶ドライバ回路のうちデコーダ部１６０とサンプル・ホールド部１７０および出力アンプ部１８０を取り出してより詳細に構成を示したものである。
【００３３】
本実施例においては、サンプル・ホールド部１７０および出力アンプ部１８０にそれぞれ４８０個の単位サンプル・ホールド回路Ｓ／Ｈ1〜Ｓ／Ｈ480とボルテージフォロワとして動作する出力アンプＡＭＰ1〜ＡＭＰ480が設けられているのに対し、１／１２の数（４０個）のＤＡ変換回路ＤＡＣ1〜ＤＡＣ40およびボルテージフォロワとして動作するアンプが設けられている。ここでは、デコーダ部１６０を構成する４０個の回路を便宜的にＤＡ変換回路と呼んでいるが、階調電圧生成回路１５０から供給される複数の階調電圧の中から入力コードに応じた電圧を選択して出力させるスイッチ素子のみからなるセレクタによりデコーダ部１６０を構成することができる。
【００３４】
上記デコーダ部１６０の４０個の出力は、４０本の信号線からなるバスＢＵＳを介して上記４８０個の単位サンプル・ホールド回路Ｓ／Ｈ1〜Ｓ／Ｈ４８０のうちいずれか４０個に取り込まれるように構成されている。具体的には、デコーダ部１６０には同一色の画像データが４０個まとめて入力されるようにされ、４８０個の出力端子Ｙ１〜Ｙ４８０のうち、Ｙ１，Ｙ４，Ｙ７……Ｙ４７８は液晶パネルの赤色（Ｒ）画素に接続された信号線に対応して赤色画像信号が、Ｙ２，Ｙ５，Ｙ８……Ｙ４７９は液晶パネルの緑色（Ｇ）画素に接続された信号線に対応して緑色画像信号が、Ｙ３，Ｙ６，Ｙ９……Ｙ４８０は液晶パネルの青色（Ｂ）画素に接続された信号線に対応して青色画像信号がそれぞれ出力されるように、デコーダ部１６０において変換された４０個の画像信号はサンプル・ホールド回路Ｓ／Ｈ1〜Ｓ／Ｈ480のうち２つおき計４０個のサンプル・ホールド回路に取り込まれる。
【００３５】
ＤＡ変換回路ＤＡＣ1……ＤＡＣ40は正電圧出力用と負電圧出力用のものが交互に配置されている。つまり、奇数番目のＤＡ変換回路ＤＡＣ1，ＤＡＣ3……ＤＡＣ47が正電圧を出力するようにされると、偶数番目のＤＡ変換回路ＤＡＣ2，ＤＡＣ4……ＤＡＣ48は負電圧を出力するようにされる。そして、あるビットの画素データはマルチプレクサＭＰＸ１により、正電圧出力用ＤＡ変換回路ＤＡＣｉと負電圧出力用ＤＡ変換回路ＤＡＣｉ+1に交互に入力されてアナログ電圧に変換され、サンプル・ホールド回路に伝送されマルチプレクサＭＰＸ２を介して出力される。
【００３６】
このとき、マルチプレクサＭＰＸ１とＭＰＸ２は同じように動作される。すなわち、マルチプレクサＭＰＸ１が画像データをスルーさせている時はマルチプレクサＭＰＸ２も画像信号をスルーさせ、マルチプレクサＭＰＸ１が画像データを交差させている時はマルチプレクサＭＰＸ２も画像信号を交差させるように信号経路を切り替える。これによって、液晶パネルの各画素の電極は正の電圧と負の電圧が交互に印加されて交流駆動され、液晶の劣化が防止されるようになっている。
【００３７】
図３には、本実施例の液晶ドライバ回路１００を複数個使用して１２８０×７６８ドットのカラー液晶パネル２００を駆動するシステムを構成した場合のブロック図が示されている。カラー液晶パネル２００のライン方向には、８個の液晶ドライバ回路ＤＲＶ１〜ＤＲＶ８が配置され、これらの液晶ドライバ回路ＤＲＶ１〜ＤＲＶ８が４個ずつ２組に分けられ、各組の先頭の液晶ドライバ回路ＤＲＶ１，ＤＲＶ５の端子ＥＩＯ１は電源電圧Ｖｃｃに固定されるとともに、残りの液晶ドライバ回路ＤＲＶ２〜ＤＲＶ４，ＤＲＶ６〜８の端子ＥＩＯ１には、前段の液晶ドライバ回路の端子ＥＩＯ２が電気的に結合されることにより、４個ずつ直列形態に接続されている。
【００３８】
３００はカラー液晶パネル２００のコモン線（ＴＦＴパネルではゲート線と呼ばれる）を順番に選択レベルにする走査線駆動回路（コモンドライバ）、４００は走査線駆動回路３００に対するタイミング制御信号を生成したり、上記液晶ドライバ回路に供給する画像データＤ９〜Ｄ０や液晶ドライバ回路を制御する制御信号ＤＳＳ、動作クロックＣＬ１，ＣＬ２を生成する液晶表示コントローラである。
【００３９】
液晶表示コントローラ４００は、２つの走査線駆動回路に対する画像データＤ９〜Ｄ０を同時に出力するようにされる。また、この実施例では、画像データの伝送開始を知らせる制御信号ＤＳＳや取込みタイミングを知らせるクロックＣＬ２を２組の液晶ドライバ回路ＤＲＶ１〜ＤＲＶ４，ＤＲＶ５〜ＤＲＶ８に対してそれぞれ別個に生成して与えるように構成されているが、これらの信号は共通の信号として与えるようにすることも可能である。
【００４０】
図４〜図６には、図３のような液晶表示システムにおいて、それぞれ組をなす４つの液晶ドライバ回路ＤＲＶ１〜ＤＲＶ４またはＤＲＶ５〜ＤＲＶ８のデコーダ部１６０からサンプル・ホールド部１６０へ送る画像信号の伝送タイミングが示されている。図４〜図６における時間の流れは、図４→図５→図６であり、また各図においては先ず左から右へ向かい、右端に達するとその下の左端へ向かうというような流れである。
【００４１】
図４〜図６から分かるように、本実施例の液晶表示システムでは、先ず赤色の画像データが４０個ずつ１６回に分けて伝送されＤＡ変換されてホールドされた後、緑色の画像データが４０個ずつ１６回に分けて伝送されＤＡ変換されてホールドされ、その後、青色の画像データが４０個ずつ１６回に分けて伝送されＤＡ変換されてホールドされる。
【００４２】
これによって、液晶パネルの１ラインの半分の６４０個のドットに対する１９２０個の画像データの伝送、ホールドが行われる。そして、本実施例の液晶表示システムでは、赤色の画像データの伝送から、緑色の画像データの伝送、さらに青色の画像データの伝送へと移る際に若干の遅延時間を設け、その間に各色の画素のガンマ特性に応じて出力する電圧を変化させるガンマ補正を動的に行うようになっている。このように、本実施例の液晶表示システムでは、比較的容易にガンマ補正を動的に行なうことができるのは、赤、緑、青の各色の画像データがそれぞれまとめて伝送されるためである。
【００４３】
カラー液晶パネルの構成に応じて一方の端の信号線に対する画像データから他方の端の信号線に対する画像データまで順番に伝送する方式の表示システムにおいては、赤色の画像データの伝送と、緑色の画像データの伝送と、青色の画像データの伝送が繰り返されるか混在して伝送されるので、各色の画像データの伝送ごとにガンマ補正を行わなくてはならない。そのため、画像データの数だけガンマ補正のための遅延時間を設けなくてはならず、そのようにすると１水平期間中にすべての画像データの伝送を終了することができなくなる。
【００４４】
これに対し、本実施例の液晶表示システムでは、赤、緑、青の各色の画像データがそれぞれまとめて伝送されるため、１水平期間中に３回だけガンマ補正のための遅延時間を設けてやればよいので、１水平期間中にすべての画像データの伝送を終了することができる。
【００４５】
なお、本実施例の液晶ドライバ回路におけるガンマ補正は、図１の階調電圧生成回路１５０に外部から与える電圧Ｖ０〜Ｖ８，Ｖ９〜Ｖ１７を、赤，緑，青の各色のガンマ特性に応じて切り替えてやることで実現することができる。
【００４６】
図７には、図３の液晶表示システムにおける液晶表示コントローラ４００から液晶ドライバ回路ＤＲＶ１〜ＤＲＶ４（ＤＲＶ５〜ＤＲＶ８についても同様）に対して供給されるデータサンプリング開始制御信号ＤＳＳやデータの取込みタイミング等を知らせるクロックＣＬ１，ＣＬ２、画像データＤ９〜Ｄ０、各液晶ドライバ回路ＤＲＶ１〜ＤＲＶ４から出力されるデータ伝送終了信号ＥＩＯ２のタイミングが示されている。
【００４７】
このうち、クロックＣＬ１は１水平期間を示す信号、制御信号ＤＳＳは各液晶ドライバ回路ＤＲＶ１〜ＤＲＶ４のそれぞれのデータサンプリング開始タイミングを知らせる信号で、１水平期間中にすなわちクロックＣＬ１の１周期に４回制御信号ＤＳＳが立ち上がる。
【００４８】
一方、ＣＬ２は画像データＤ９〜Ｄ０の取込みタイミングを知らせるクロックで、この実施例ではクロックＣＬ２の立下がりと立上がりのそれぞれで画像データを取り込むように液晶ドライバ回路が構成されているため、１つの液晶ドライバ回路が４０個のまとまった画像データを取り込む期間すなわちデータサンプリング開始制御信号ＤＳＳの１周期の期間におけるクロックＣＬ２のパルス数は２０個である。
【００４９】
なお、最初の液晶ドライバ回路ＤＲＶ１が画像データの取り込みを開始するのは、データサンプリング開始制御信号ＤＳＳが変化してからクロックＣＬ２の２パルスだけ後の時点からとされている。また、各液晶ドライバ回路が４０個の画像データを取り込んだことを知らせる信号ＥＩＯ２は、実際の最後のデータの取り込みタイミングよりもクロックＣＬ２の２パルス前に立ち上がるようにされている。これにより、液晶ドライバ回路ＤＲＶ２〜ＤＲＶ４は、画像データを前段のドライバのデータ取込み終了から時間遅れなく連続して取り込むことができる。
【００５０】
次に、実施例の液晶ドライバ回路ＤＲＶのチップ内部の動作について説明する。液晶ドライバ回路ＤＲＶの内部の各回路ブロックは、タイミング制御部１９０からの制御信号によって所定のタイミングで動作され、タイミング制御部１９０は外部から入力されるクロック信号や制御信号に基づいて内部の回路を所定の順序に従って動作させる内部制御信号を生成する。
【００５１】
図８には、タイミング制御部１９０の構成例が示されている。本実施例のタイミング制御部１９０は、入力信号ＥＩＯ１に基づいて画像データを取り込む初段ラッチ回路１１０やクロックを計数する後述のカウンタを動作させるかスタンバイ状態にさせるかを示す制御信号ＳＴＢ，ＣＥＮ等を生成する動作開始判定回路１９１と、１水平期間を示すクロックＣＬ１に基づいて１水平期間中のデータサンプリング開始制御信号ＤＳＳの数を計数しサンプル・ホールド部１７０に対するイネーブル信号ＳＨＥＮを生成するＤＳＳカウンタ１９２と、データラッチタイミングを与えるクロックＣＬ２を分周して第１ラッチ部１１０に取り込まれた画像データを一括して第２ラッチ部１２０に転送させるタイミングを与えるラッチタイミング信号ＤＬＴを生成するクロック制御回路１９３と、出力アンプ部１８０に対しＬＣＤ画像信号の出力を許可する出力イネーブル信号ＯＥＮを生成するＬＣＤ出力制御回路１９４などを備える。
【００５２】
図１には示されていないが、実施例の液晶ドライバ回路は、第２ラッチ部１２０が１段目のラッチ回路１２１と２段目のラッチ回路１２２からなる２段構成とされており、タイミング制御部１９０は１段目のラッチ回路１２１と２段目のラッチ回路１２２を順次ラッチ動作させるクロックを生成して供給するようにされている。これにより、１段目のラッチ回路１２１がマスタラッチとして動作し、２段目のラッチ回路１２２がスレーブラッチとして動作して、第２ラッチ部１２０に取り込まれた画像データが直ちに次段のデコーダ部１６０へ供給されてしまうのを防止することができる。
【００５３】
さらに、タイミング制御部１９０は、データサンプリング開始制御信号ＤＳＳ間のクロックＣＬ２の数を計数するＣＬ２カウンタ１９５や、１ライン中初回のＤＳＳ信号間のクロックＣＬ２の数を保持するＣＬ２数レジスタ１９６、１ライン中初回のＤＳＳ信号間のクロックＣＬ２の数と２回目以降のＤＳＳ信号間のクロックＣＬ２の数とを比較するコンパレータ１９７、該コンパレータ１９７の比較結果に基づいて、外部からのＤＳＳ信号が初回のＤＳＳ信号間のクロックＣＬ２の数よりも長い期間入力されなかった場合に、第２ラッチ部１２０の後段のラッチ回路１２２に対してデータのラッチを指示するためのクロック信号ＤＬＣを半導体チップ内部で自動的に発生するラッチクロック発生回路１９８を備える。
【００５４】
ラッチクロック発生回路１９８を設けたのは、本実施例の液晶ドライバ回路を使用しガンマ補正を行なう表示システムにおいては、図９に示すように、各色の画像データの転送期間にガンマ補正のための余裕期間（Ｔａ）を設けるためにＤＳＳ信号を少し遅れて入力させることがあるので、ＤＳＳ信号にのみ基づいてラッチ回路１２２に対するラッチクロック信号ＤＬＣを生成したのでは、ラッチのタイミングが遅れてしまうためである。
【００５５】
また、本実施例のタイミング制御回路においては、ＣＬ２カウンタ１９５が所定数（１６クロック）を計数した時点で次段の液晶ドライバ回路に対するＥＩＯ２信号を立ち上げるようにすることができる。これにより、次段の液晶ドライバ回路がこの信号をＥＩＯ１端子に受けるように接続をしておくことによって、複数の液晶ドライバ回路を使用した表示システムにおいて、液晶表示コントローラは各ドライバに対して独自の開始信号を送ることなく、連続した画像データの伝送が可能となる。そのため、表示システムの設計者の負担を軽減することができる。
【００５６】
図１０には、実施例の液晶ドライバ回路を８個使用して４個ずつペアにして順に画像データを転送することで液晶パネルへのカラー表示を行なわせる図３のような液晶表示システムにおける液晶ドライバ回路ＤＲＶ１〜ＤＲＶ４（ＤＲＶ５〜ＤＲＶ８についても同様）に対して供給されるデータサンプリング開始制御信号ＤＳＳやクロックＣＬ１のタイミングと、各液晶ドライバ回路ＤＲＶ１〜ＤＲＶ４内で生成されるクロックイネーブル信号ＣＥＮと、サンプルホールドイネーブル信号ＳＨＥＮと、次段の液晶ドライバ回路に対するＥＩＯ２信号のタイミングが示されている。
【００５７】
図１１には、サンプル・ホールド部１７０の単位サンプル・ホールド回路の構成例が、図１２にはその動作タイミングが示されている。
【００５８】
本実施例の単位サンプル・ホールド回路は、デコーダ部１６０でＡＤ変換された電圧を保持ための１組のホールド容量ＣH1，ＣH2と、入力側のアンプＡＭＰｉの出力端子と前記ホールド容量ＣH1，ＣH2の一方の端子がそれぞれ接続されたノードＮ１，Ｎ２との間に接続された一対のスイッチＳＷ１１，ＳＷ１２と、前記ノードＮ１，Ｎ２と出力側のアンプＡＭＰｏの入力端子との間に接続された一対のスイッチＳＷ２１，ＳＷ２２とにより構成されている。図２のアンプＡＭＰ1〜ＡＭＰ４８０が図１１のアンプＡＭＰｏに相当する。
【００５９】
上記一対のスイッチＳＷ１１，ＳＷ１２は制御信号ＥＮ１１，ＥＮ１２によってオン・オフされるとともに、スイッチＳＷ２１，ＳＷ２２は制御信号ＥＮ２１，ＥＮ２２によってオン・オフされる。そして、スイッチＳＷ１１がオンされるときはＳＷ２２がオンされ、スイッチＳＷ１２がオンされるときはＳＷ２１がオンされるように制御信号ＥＮ１１，ＥＮ１２，ＥＮ２１，ＥＮ２２によって制御される。さらに、スイッチＳＷ１１とＳＷ２１は同時にオン状態にされることがないように、またスイッチＳＷ１２とＳＷ２２も同時にオン状態にされることがないように、サンプルホールドイネーブル信号ＳＨＥＮに基づいてそれぞれの制御信号ＥＮ１１，ＥＮ１２，ＥＮ２１，ＥＮ２２が生成される。
【００６０】
本実施例の単位サンプル・ホールド回路は、スイッチＳＷ１１がオン状態にされるとスイッチＳＷ２１がオフ状態にされて、ホールド容量ＣH1にデコーダ部１６０でＡＤ変換された電圧（画像信号）がサンプリングされる。このとき、反対側のホールド容量ＣH2はスイッチＳＷ２２がオン状態にされスイッチＳＷ１２がオフ状態にされることにより、直前にサンプリングした電圧を出力する状態となる。
【００６１】
ホールド容量ＣH1に入力電圧がサンプリングされると、スイッチＳＷ１１がオフ状態にされスイッチＳＷ１２がオン状態にされることにより、サンプリングした電圧を出力する状態となる。このとき、反対側のホールド容量ＣH2はスイッチＳＷ１２がオン状態にされ、スイッチＳＷ２２がオフ状態にされて、デコーダ部１６０でＡＤ変換された電圧で充電されてサンプリングを行なうようにされる。
【００６２】
上記のような動作を繰り返すことにより、１組のホールド容量ＣH1とＣH2がサンプリング状態とホールド状態を交互に繰り返し、デコーダ部１６０から出力された電圧（画像信号）が連続して画像信号がサンプリングされ、次々と出力される。
【００６３】
図１３には、本実施例の液晶ドライバ回路を構成する各回路ブロックの半導体チップ上でのレイアウトの一例が示されている。図１３において、図２に示されている回路と同一の回路には同一の符号が付されている。
【００６４】
図１３から分かるように、本実施例の液晶ドライバＩＣにおいては、半導体チップのほぼ中央に、正電圧を出力するＤＡ変換回路ＰＯＳ−ＤＡＣと負電圧を出力するＤＡ変換回路ＮＥＧ−ＤＡＣが半導体チップの長手方向に並んで配置され、その上方にマルチプレクサＭＰＸが、また下方にランダムロジックからなるタイミング制御回路（１９０）および抵抗ラダーからなる諧調電圧生成回路（１５０）ＴＧ&ＲＬが配置されている。そして、これらの回路の左右には、対称的に、上から順に、マルチプレクサＭＰＸ２、出力アンプＡＭＰ、サンプル・ホールド回路Ｓ／Ｈが配置され、さらにこれらと同一の回路が上下対称的に、サンプル・ホールド回路Ｓ／Ｈ、出力アンプＡＭＰ、マルチプレクサＭＰＸ２の順に配置されている。
【００６５】
さらに、正電圧を出力するＤＡ変換回路ＰＯＳ−ＤＡＣと負電圧を出力するＤＡ変換回路ＮＥＧ−ＤＡＣは、図１４に示すように、それぞれ２０個の単位ＤＡ変換回路ＤＡＣ１〜ＤＡＣ２０が半導体チップの長手方向と直交する方向に並んで配置され、その上に諧調電圧生成回路ＴＧ&ＲＬから出力される階調電圧を供給する１０２４本の給電線が配設されている。
【００６６】
画像データが８ビットで２５６階調の液晶ドライバＩＣは、図１５に示すように、マルチプレクサＭＰＸ２、出力アンプＡＭＰ、デコーダ部ＤＡＣ、レベルシフタ、マルチプレクサＭＰＸ１、タイミング制御回路および諧調電圧生成回路ＴＧ&ＲＬが順に配置され、デコーダ部の単位ＤＡ変換回路は半導体チップの長手方向に沿って出力端子の数と同じ数だけ配置されたチップレイアウトが一般であった。かかるレイアウトを本実施例の液晶ドライバＩＣのように画像データが１０ビットで１０２４階調の液晶ドライバＩＣに適用すると、ＤＡ変換回路列の上に従来の４倍の数の給電線を半導体チップの長手方向に沿って配設しなければならなくなり、給電線の長さが非常に長くなるとともに給電線の幅が大幅に増加して給電線の下方にむだなスペースが生じてしまう。
【００６７】
これに対し、図１３および図１４に示すようなレイアウトに従うと、階調電圧の給電線を半導体チップの長手方向と直交する方向に沿って配設すればよいため、給電線の長さが短くなるとともに、複数の給電線のレイアウト幅が大幅に増加しても給電線の下方にむだなスペースを生じさせることなくＤＡ変換回路を配置することができるようになる。その結果、高階調化に伴うチップサイズの増加を大幅に抑制することができるという利点がある。
【００６８】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、画像データが１０ビットで階調電圧が１０２４段階である場合について説明したが、それに限定されるものでなく、画像データが９ビットで階調電圧が５１２段階の場合や、画像データが１１ビットで階調電圧が２０４８段階の場合にも適用することができる。また、前記実施例では、４８０個の出力アンプに対して４０個すなわち１／１２個のＤＡ変換回路を設けているが、１／８個あるいは１／１６個などであっても良い。
【００６９】
さらに、前記実施例では、画像データに同期して入力されるクロック信号を計数するカウンタの計数値が所定値に達したときに画像データの取り込み終了を示す信号ＥＩＯ２を出力する端子を設け、該端子の信号を次段のドライバＩＣにデータ取り込み許可信号ＥＩＯ１として入力しているが、信号ＥＩＯ２を出力する端子を省略し、データ取り込み許可信号ＥＩＯ１を液晶表示コントローラ４００から与えるように構成することも可能である。
【産業上の利用可能性】
【００７０】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である液晶パネルを駆動する液晶ドライバ回路に適用したものについて説明したが、本発明はそれに限定されるものでなく、ディジタルコードで与えられたカラーの画像データをアナログ電圧に変換して出力するカラー表示装置の駆動回路一般に適用することができる。
【符号の説明】
【００７１】
１００ 液晶表示駆動装置（液晶ドライバＩＣ）
１１０ 第１ラッチ部
１２０ 第２ラッチ部
１３０ データ反転回路
１４０ ラッチ位置指定回路
１５０ 階調電圧生成回路
１６０ デコーダ（セレクタ）部
１７０ サンプル・ホールド部
１８０ 出力アンプ部
１９０ タイミング制御部
２００ 液晶パネル
３００ 走査線駆動回路（コモンドライバ）
４００ 液晶表示コントローラ
ＤＲＶ１〜ＤＲＶ８ 液晶ドライバＩＣ
ＭＰＸ１，ＭＰＸ２ マルチプレクサ
ＤＡＣ ＤＡ変換回路
ＡＭＰ 出力アンプ
Ｓ／Ｈ サンプル・ホールド回路
【特許請求の範囲】
【請求項１】
複数個組み合わせて使用されることでカラー表示装置の駆動が可能な液晶表示駆動装置は、
第１の端子と、
第２の端子と、
第３の端子と、
第１のデータラッチ回路と、
第２のデータラッチ回路と、
変換回路と、
サンプルホールド回路と、
出力アンプ回路と、を有し、
前記第１の端子には、画像データの伝送開始通知制御信号が入力され、
前記第２の端子には、前記画像データの入力許可信号が入力され、
前記第３の端子には、前記画像データが入力され、
前記第１のデータラッチ回路は、前記第３の端子より入力された前記画像データを順次取り込み、
第２のデータラッチ回路は、前記第１データラッチ回路に取り込まれた前記画像データを取り込み、一括して前記変換回路に送り、
前記変換回路は、前記第２のデータラッチ回路より送られてきた前記画像データ対応するアナログの駆動電圧に変換して出力し、
前記サンプルホールド回路は、前記カラー表示装置の前記駆動に使用される出力端子の出力端子数に対応した数だけ設けられ、前記変換回路から出力された前記アナログの駆動電圧を保持し、
前記出力アンプ回路は、前記出力端子数に対応した数だけ設けられ前記サンプルホールド回路に保持された前記アナログの駆動電圧を前記出力端子から出力し、
画像データの伝送開始通知制御信号が入力される第１の端子と、
前記第１の端子に前記伝送開始通知制御信号が入力され前記第２の端子に前記入力許可信号が入力されることによって前記第３の端子から入力される画像データを前記第１のデータラッチ回路に取り込み可能とされ、
前記変換回路は、前記サンプルホールド回路および前記出力アンプの複数のグループに共通の回路として設けられることによって時分割動作され、
前記変換回路により一度に変換される前記画像データは、前記カラー表示装置によるカラー表示の赤色と緑色と青色のいずれかの同一色の画像データであり、
前記画像データは同一色の複数の画像データが連続して入力され前記変換回路で前記アナログの駆動電圧に変換され、前記駆動電圧は前記サンプルホールド回路に保持され前記出力アンプに入力されることを特徴とする液晶表示駆動装置。
【請求項２】
前記第１のデータラッチ回路への前記画像データの取り込みのデータラッチタイミングを示すクロック信号が入力される第４の端子と、
前記第１のデータラッチ回路に取り込まれた前記画像データが全て前記第２のデータラッチ回路から前記変換回路に送られ、前記変換回路によって前記アナログの駆動電圧に変換されて前記サンプルホールド回路および前記出力アンプを介して前記カラー表示装置に出力されたことを示す画像出力完了信号を出力する第５の端子と、
前記第４の端子より入力されるクロック信号を計数するカウンタとを有し、
前記画像データの前記入力許可信号の入力後に前記カウンタは前記クロック信号の計数を開始し、前記カウンタの計数値が所定値に達したときに前記画像出力完了信号を前記第５の端子に出力し、前記画像出力完了信号は複数個組み合わせて使用される他のカラー表示装置のうちの１つのカラー表示装置の画像データの入力許可信号として用いられることを特徴とする請求項１に記載の液晶表示駆動装置。
【請求項３】
前記画像データは、前記カラー表示の前記赤色の画像データと前記緑色の画像データと前記青色の画像データであり、
前記出力端子および前記出力アンプは、前記赤色の画像信号に関わるものと、前記緑色の画像信号に関わるものと、前記青色の画像信号に関わるものとが、所定の順序で繰り返し配置され、
前記出力アンプは、２つおきに配置されているもの同士が同一色のグループとされていることを特徴とする請求項２に記載の液晶表示駆動装置。
【請求項４】
前記第１端子に入力された初回の前記画像データの前記伝送開始通知制御信号と２回目の画像データの前記伝送開始通知制御信号との間に前記第４の端子に入力されたクロック信号の数を保持するレジスタと、
前記レジスタに保持された数と前記カウンタにより計数されたクロック信号の数とを比較する比較手段とを備え、
前記第１の端子に入力される前記伝送開始通知制御信号が、初回の前記伝送開始通知制御信号と２回目の前記伝送開始通知制御信号との間のクロック信号数に対応する時間よりも長くなったときに、前記カウンタの計数値が前記レジスタに保持された数よりも数多くなり、前記第２のデータラッチ回路に対してデータの取り込みを指示する信号を与えるように構成されていることを特徴とする請求項２に記載の液晶表示駆動装置。
【請求項５】
前記赤色と前記緑色と前記青色から選択された第１の色の複数の画像データが連続して前記第３の端子に入力された後、前記赤色と前記緑色と前記青色から選択された第２の色の複数の画像データが連続して前記第３の端子に入力される前に該第２の色に対応した画素のガンマ特性に応じて前記変換回路に供給される階調電圧値を調整するガンマ補正がなされるように構成されていることを特徴とする請求項２〜請求項４のいずれかに記載の液晶表示駆動装置。
【請求項６】
外部より印加された電圧を分圧して複数の階調電圧を生成し前記変換回路へ供給する階調電圧生成回路を備え、
前記階調電圧生成回路に前記外部から印加される前記電圧が変化されることにより、前記ガンマ補正がなされるように構成されていることを特徴とする請求項５に記載の液晶表示駆動装置。
【請求項７】
請求項５に記載の構成を有する複数個の液晶表示駆動装置と、
該複数個の液晶表示駆動装置の前記出力端子から出力される駆動電圧を信号入力端子に受け表示を行なう前記カラー表示装置としてのカラー液晶表示パネルと、
該カラー液晶表示パネルの複数の走査線を順次駆動する走査線駆動装置と、
前記第１の端子に入力される前記画像データの前記伝送開始通知制御信号を生成し前記液晶表示駆動装置を制御する制御装置と、を備え、
前記複数個の液晶表示駆動装置の前記第１の端子の各端子には前記制御装置が出力する前記伝送開始通知制御信号が入力され、
前記複数個の液晶表示駆動装置のうち１番目の液晶表示駆動装置の前記第２の端子は定電位点に接続され、
前記複数個の液晶表示駆動装置のうちで２番目以降の各液晶表示駆動装置の前記第２の端子はその前段の液晶表示駆動装置の前記第５の端子に接続されていることを特徴とする液晶表示システム。
【請求項８】
前記複数個の液晶表示駆動装置の各液晶表示駆動装置は外部より印加された電圧を分圧して複数の階調電圧を生成し前記変換回路へ供給する階調電圧生成回路を備え、
前記制御装置は、
前記液晶表示駆動装置へ前記赤色と前記緑色と前記青色から選択された第１の色の画像データを複数の前記カラー表示装置全てに供給した後、前記赤色と前記緑色と前記青色から選択された第２の色の画像データを複数の前記カラー表示装置全てに供給して、その後、前記赤色と前記緑色と前記青色から選択された第３の色の画像データを複数の前記カラー表示装置全てに供給する動作を繰り返して、複数の前記カラー表示装置全てに同一色の画像データを供給されるまでは前記伝送開始通知制御信号を同一の周期で発生し、各色の画像データを切り替える際は前記周期よりも長い周期で前伝送開始通知制御信号を発生し、前記第３の色の画像データの供給終了後に、前記階調電圧生成回路に与える電圧を切り替えて階調電圧を調整してガンマ補正を行なわせることを特徴とする請求項７に記載の液晶表示システム。
【請求項９】
外部より入力される画像データを順次取り込む第１ラッチ回路と、
前記第１ラッチ回路に順次取り込まれた画像データを一括して取り込む第２ラッチ回路と、
前記第２ラッチ回路に順次取り込まれた画像データに応じた電圧を画像信号として出力する変換回路と、
前記変換回路により出力された画像信号を保持するホールド回路と、
前記ホールド回路に保持されている画像信号に応じた駆動電圧を出力する出力アンプと、を備え、
前記変換回路は前記半導体チップの長手方向と直交する方向に沿って複数個並んで配置され、
前記複数個の変換回路の形成領域の上方に前記変換回路に階調電圧を供給する複数の配線が配設されていることを特徴とする１個の半導体チップに形成された液晶駆動用半導体集積回路装置。
【請求項１０】
前記変換回路は、正の電圧を生成するものと、負の電圧を生成するものとからなり、
前記正の電圧を生成する複数の変換回路の形成領域と前記負の電圧を生成する複数の変換回路の形成領域は、前記半導体チップの長手方向に並んで設けられ、
各形成領域において、複数の変換回路がそれぞれ前記半導体チップの長手方向と直交する方向に沿って並んで配置され、
前記正の電圧を生成する前記複数の変換回路の前記形成領域および前記負の電圧を生成する前記複数の変換回路の前記形成領域の上方に前記変換回路へ前記階調電圧を供給する複数の配線がそれぞれ配設されていることを特徴とする請求項９に記載の液晶駆動用半導体集積回路装置。
【請求項１】
複数個組み合わせて使用されることでカラー表示装置の駆動が可能な液晶表示駆動装置は、
第１の端子と、
第２の端子と、
第３の端子と、
第１のデータラッチ回路と、
第２のデータラッチ回路と、
変換回路と、
サンプルホールド回路と、
出力アンプ回路と、を有し、
前記第１の端子には、画像データの伝送開始通知制御信号が入力され、
前記第２の端子には、前記画像データの入力許可信号が入力され、
前記第３の端子には、前記画像データが入力され、
前記第１のデータラッチ回路は、前記第３の端子より入力された前記画像データを順次取り込み、
第２のデータラッチ回路は、前記第１データラッチ回路に取り込まれた前記画像データを取り込み、一括して前記変換回路に送り、
前記変換回路は、前記第２のデータラッチ回路より送られてきた前記画像データ対応するアナログの駆動電圧に変換して出力し、
前記サンプルホールド回路は、前記カラー表示装置の前記駆動に使用される出力端子の出力端子数に対応した数だけ設けられ、前記変換回路から出力された前記アナログの駆動電圧を保持し、
前記出力アンプ回路は、前記出力端子数に対応した数だけ設けられ前記サンプルホールド回路に保持された前記アナログの駆動電圧を前記出力端子から出力し、
画像データの伝送開始通知制御信号が入力される第１の端子と、
前記第１の端子に前記伝送開始通知制御信号が入力され前記第２の端子に前記入力許可信号が入力されることによって前記第３の端子から入力される画像データを前記第１のデータラッチ回路に取り込み可能とされ、
前記変換回路は、前記サンプルホールド回路および前記出力アンプの複数のグループに共通の回路として設けられることによって時分割動作され、
前記変換回路により一度に変換される前記画像データは、前記カラー表示装置によるカラー表示の赤色と緑色と青色のいずれかの同一色の画像データであり、
前記画像データは同一色の複数の画像データが連続して入力され前記変換回路で前記アナログの駆動電圧に変換され、前記駆動電圧は前記サンプルホールド回路に保持され前記出力アンプに入力されることを特徴とする液晶表示駆動装置。
【請求項２】
前記第１のデータラッチ回路への前記画像データの取り込みのデータラッチタイミングを示すクロック信号が入力される第４の端子と、
前記第１のデータラッチ回路に取り込まれた前記画像データが全て前記第２のデータラッチ回路から前記変換回路に送られ、前記変換回路によって前記アナログの駆動電圧に変換されて前記サンプルホールド回路および前記出力アンプを介して前記カラー表示装置に出力されたことを示す画像出力完了信号を出力する第５の端子と、
前記第４の端子より入力されるクロック信号を計数するカウンタとを有し、
前記画像データの前記入力許可信号の入力後に前記カウンタは前記クロック信号の計数を開始し、前記カウンタの計数値が所定値に達したときに前記画像出力完了信号を前記第５の端子に出力し、前記画像出力完了信号は複数個組み合わせて使用される他のカラー表示装置のうちの１つのカラー表示装置の画像データの入力許可信号として用いられることを特徴とする請求項１に記載の液晶表示駆動装置。
【請求項３】
前記画像データは、前記カラー表示の前記赤色の画像データと前記緑色の画像データと前記青色の画像データであり、
前記出力端子および前記出力アンプは、前記赤色の画像信号に関わるものと、前記緑色の画像信号に関わるものと、前記青色の画像信号に関わるものとが、所定の順序で繰り返し配置され、
前記出力アンプは、２つおきに配置されているもの同士が同一色のグループとされていることを特徴とする請求項２に記載の液晶表示駆動装置。
【請求項４】
前記第１端子に入力された初回の前記画像データの前記伝送開始通知制御信号と２回目の画像データの前記伝送開始通知制御信号との間に前記第４の端子に入力されたクロック信号の数を保持するレジスタと、
前記レジスタに保持された数と前記カウンタにより計数されたクロック信号の数とを比較する比較手段とを備え、
前記第１の端子に入力される前記伝送開始通知制御信号が、初回の前記伝送開始通知制御信号と２回目の前記伝送開始通知制御信号との間のクロック信号数に対応する時間よりも長くなったときに、前記カウンタの計数値が前記レジスタに保持された数よりも数多くなり、前記第２のデータラッチ回路に対してデータの取り込みを指示する信号を与えるように構成されていることを特徴とする請求項２に記載の液晶表示駆動装置。
【請求項５】
前記赤色と前記緑色と前記青色から選択された第１の色の複数の画像データが連続して前記第３の端子に入力された後、前記赤色と前記緑色と前記青色から選択された第２の色の複数の画像データが連続して前記第３の端子に入力される前に該第２の色に対応した画素のガンマ特性に応じて前記変換回路に供給される階調電圧値を調整するガンマ補正がなされるように構成されていることを特徴とする請求項２〜請求項４のいずれかに記載の液晶表示駆動装置。
【請求項６】
外部より印加された電圧を分圧して複数の階調電圧を生成し前記変換回路へ供給する階調電圧生成回路を備え、
前記階調電圧生成回路に前記外部から印加される前記電圧が変化されることにより、前記ガンマ補正がなされるように構成されていることを特徴とする請求項５に記載の液晶表示駆動装置。
【請求項７】
請求項５に記載の構成を有する複数個の液晶表示駆動装置と、
該複数個の液晶表示駆動装置の前記出力端子から出力される駆動電圧を信号入力端子に受け表示を行なう前記カラー表示装置としてのカラー液晶表示パネルと、
該カラー液晶表示パネルの複数の走査線を順次駆動する走査線駆動装置と、
前記第１の端子に入力される前記画像データの前記伝送開始通知制御信号を生成し前記液晶表示駆動装置を制御する制御装置と、を備え、
前記複数個の液晶表示駆動装置の前記第１の端子の各端子には前記制御装置が出力する前記伝送開始通知制御信号が入力され、
前記複数個の液晶表示駆動装置のうち１番目の液晶表示駆動装置の前記第２の端子は定電位点に接続され、
前記複数個の液晶表示駆動装置のうちで２番目以降の各液晶表示駆動装置の前記第２の端子はその前段の液晶表示駆動装置の前記第５の端子に接続されていることを特徴とする液晶表示システム。
【請求項８】
前記複数個の液晶表示駆動装置の各液晶表示駆動装置は外部より印加された電圧を分圧して複数の階調電圧を生成し前記変換回路へ供給する階調電圧生成回路を備え、
前記制御装置は、
前記液晶表示駆動装置へ前記赤色と前記緑色と前記青色から選択された第１の色の画像データを複数の前記カラー表示装置全てに供給した後、前記赤色と前記緑色と前記青色から選択された第２の色の画像データを複数の前記カラー表示装置全てに供給して、その後、前記赤色と前記緑色と前記青色から選択された第３の色の画像データを複数の前記カラー表示装置全てに供給する動作を繰り返して、複数の前記カラー表示装置全てに同一色の画像データを供給されるまでは前記伝送開始通知制御信号を同一の周期で発生し、各色の画像データを切り替える際は前記周期よりも長い周期で前伝送開始通知制御信号を発生し、前記第３の色の画像データの供給終了後に、前記階調電圧生成回路に与える電圧を切り替えて階調電圧を調整してガンマ補正を行なわせることを特徴とする請求項７に記載の液晶表示システム。
【請求項９】
外部より入力される画像データを順次取り込む第１ラッチ回路と、
前記第１ラッチ回路に順次取り込まれた画像データを一括して取り込む第２ラッチ回路と、
前記第２ラッチ回路に順次取り込まれた画像データに応じた電圧を画像信号として出力する変換回路と、
前記変換回路により出力された画像信号を保持するホールド回路と、
前記ホールド回路に保持されている画像信号に応じた駆動電圧を出力する出力アンプと、を備え、
前記変換回路は前記半導体チップの長手方向と直交する方向に沿って複数個並んで配置され、
前記複数個の変換回路の形成領域の上方に前記変換回路に階調電圧を供給する複数の配線が配設されていることを特徴とする１個の半導体チップに形成された液晶駆動用半導体集積回路装置。
【請求項１０】
前記変換回路は、正の電圧を生成するものと、負の電圧を生成するものとからなり、
前記正の電圧を生成する複数の変換回路の形成領域と前記負の電圧を生成する複数の変換回路の形成領域は、前記半導体チップの長手方向に並んで設けられ、
各形成領域において、複数の変換回路がそれぞれ前記半導体チップの長手方向と直交する方向に沿って並んで配置され、
前記正の電圧を生成する前記複数の変換回路の前記形成領域および前記負の電圧を生成する前記複数の変換回路の前記形成領域の上方に前記変換回路へ前記階調電圧を供給する複数の配線がそれぞれ配設されていることを特徴とする請求項９に記載の液晶駆動用半導体集積回路装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１１−１７０３７６（Ｐ２０１１−１７０３７６Ａ）
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願番号】特願２０１１−９０７２７（Ｐ２０１１−９０７２７）
【出願日】平成２３年４月１５日（２０１１．４．１５）
【分割の表示】特願２００４−１５００１６（Ｐ２００４−１５００１６）の分割
【原出願日】平成１６年５月２０日（２００４．５．２０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【出願人】（０００２３３５９４）株式会社ルネサス北日本セミコンダクタ (34)
【Ｆターム（参考）】
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願日】平成２３年４月１５日（２０１１．４．１５）
【分割の表示】特願２００４−１５００１６（Ｐ２００４−１５００１６）の分割
【原出願日】平成１６年５月２０日（２００４．５．２０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【出願人】（０００２３３５９４）株式会社ルネサス北日本セミコンダクタ (34)
【Ｆターム（参考）】
[ Back to top ]