混成集積回路装置およびその製造方法
【課題】 放熱性の良好な携帯電話用パワーアンプモジュールの提供。
【解決手段】 セラミック配線基板と、前記セラミック配線基板の表面に設けられたチップ固定用パッドと、前記セラミック配線基板に貫通して設けられるとともに前記チップ固定用パッドに連なるサーマルビアと、前記チップ固定用パッド上に接着剤を介して固定される半導体チップとを有する混成集積回路装置であって、前記サーマルビアは前記半導体チップの周縁の外側に設けられている。前記サーマルビアおよびチップ固定用パッド等の導体部は銅ペーストの焼成によって形成され、前記セラミック配線基板を構成するセラミック板の焼成時同時に焼成されて形成されている。前記半導体チップはＧａＡｓＦＥＴからなるとともに、前記セラミック配線基板には多段にＧａＡｓＦＥＴが構成されて携帯電話用パワーアンプモジュールが構成されている。
【解決手段】 セラミック配線基板と、前記セラミック配線基板の表面に設けられたチップ固定用パッドと、前記セラミック配線基板に貫通して設けられるとともに前記チップ固定用パッドに連なるサーマルビアと、前記チップ固定用パッド上に接着剤を介して固定される半導体チップとを有する混成集積回路装置であって、前記サーマルビアは前記半導体チップの周縁の外側に設けられている。前記サーマルビアおよびチップ固定用パッド等の導体部は銅ペーストの焼成によって形成され、前記セラミック配線基板を構成するセラミック板の焼成時同時に焼成されて形成されている。前記半導体チップはＧａＡｓＦＥＴからなるとともに、前記セラミック配線基板には多段にＧａＡｓＦＥＴが構成されて携帯電話用パワーアンプモジュールが構成されている。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は混成集積回路装置およびその製造方法に係わり、特にパーソナルディジタルセルラー（personal digital cellular:ＰＤＣ）等の携帯電話用送信部電力増幅器（パワーモジュール：パワーアンプモジュール）の製造技術に適用して有効な技術に関する。
【０００２】
【従来の技術】ＰＤＣ（パーソナルディジタル携帯電話）用送信部電力増幅器として、ＧａＡｓＦＥＴを多段に組み込んだＧａＡｓパワーモジュールが使用されている。
【０００３】ＧａＡｓパワーモジュールについては、たとえば、富士通株式会社発行「ＦＵＪＩＴＳＵ」,47,5,PP.403-407(09,1996) やアキタ電子株式会社発行「アキタ・テクニカルレポート」1995年，Vol.3,PP1-5 に記載されている。
【０００４】同文献には、マイクロストリップラインを構成する基板にＧａＡｓ−ＦＥＴを２段に組み込むとともに、チップ部品からなる抵抗やコンデンサを搭載した構造が開示されている。
【０００５】一方、半導体チップから発生した熱を基板の裏面側に速やかに伝達する構造として配線基板に貫通状態で設けられたサーマルビアが知られている。サーマルビアは、配線基板に設けたサーマルビアホール内に熱伝導性の良好な銅等の金属（ペースト）を充填することによって形成される。
【０００６】サーマルビアについては、たとえば工業調査会発行「電子材料」1994年10月号、Ｐ81およびＰ82に記載されている。サーマルビアは半導体チップの固定領域内の基板部分に設けられている。
【０００７】
【発明が解決しようとする課題】ＧａＡｓＦＥＴを用いた携帯電話用パワーアンプモジュールにおいては、ＧａＡｓＦＥＴチップ（半導体チップ）が多量の熱を発生することから放熱設計が重要である。
【０００８】本出願人においては、図９に示すように、半導体チップ１７から発生する熱を効率的に配線基板（モジュール基板）１の裏面側に伝達放散するために、半導体チップ固定部分のモジュール基板１にサーマルビア１１を採用した。
【０００９】モジュール基板１は、複数のパターニングされた生のセラミック板（グリーンシート）２を相互に重ね合わせた後、焼成して硬化させることによって形成される。
【００１０】前記各生のセラミック基板２は、所定箇所にスルーホールやサーマルビアホール４が設けられるとともに、上面あるいは上下面および前記スルーホールやサーマルビアホール４に導体ペーストが印刷・充填されて、配線５，チップ固定用パッド６，上下接続導体やサーマルビア１１等を構成する導体部１５が形成される。
【００１１】前記サーマルビア１１は、放熱性向上のためセラミック板よりも熱伝導率の良好な銅ペーストをした。
【００１２】しかし、前記グリーンシートや導体ペーストの焼成時、グリーンシート部分と導体ペースト部分では硬化収縮率の違いから、前記サーマルビア１１の上下端は、他の導体部１５の表面よりも数十μｍ盛り上がってしまうことが判明した。たとえば、焼成後のセラミック板２の厚さが０．５ｍｍ程度の場合、セラミック板２の表面の導体部１５の厚さは２０μｍ程度であるとすると、前記サーマルビア１１の盛り上がり、すなわち突出高さは２０μｍ程度になる。
【００１３】この結果、前記サーマルビア１１が存在するチップ固定用パッド６上に接着剤１６を介して半導体チップ１７を固定した場合、チップ固定用パッド６と接着剤１６との間に空隙１８が発生して熱抵抗が増大し、パワーモジュールの効率が低下してしまう。
【００１４】本発明の目的は、半導体チップの固定面からの熱放散性が良好な混成集積回路装置およびその製造方法を提供することにある。
【００１５】本発明の他の目的は、放熱性の良好な携帯電話用送信部電力増幅器（パワーアンプモジュール）およびその製造方法を提供することにある。
【００１６】本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００１７】
【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１８】（１）セラミック配線基板と、前記セラミック配線基板の表面に設けられたチップ固定用パッドと、前記セラミック配線基板に貫通して設けられるとともに前記チップ固定用パッドに連なるサーマルビアと、前記チップ固定用パッド上に接着剤を介して固定される半導体チップとを有する混成集積回路装置であって、前記サーマルビアは前記半導体チップの周縁の外側に設けられている。前記サーマルビアおよびチップ固定用パッド等の導体部は銅ペーストの焼成によって形成され、前記セラミック配線基板を構成するセラミック板の焼成時同時に焼成されて形成されている。前記半導体チップはＧａＡｓＦＥＴからなるとともに、前記セラミック配線基板には多段にＧａＡｓＦＥＴが構成されて携帯電話用送信部電力増幅器が構成されている。
【００１９】このようなパワーアンプモジュールは以下の方法によって製造される。
【００２０】チップ固定用パッドに連なるサーマルビアを有するセラミック配線基板を形成する工程と、前記チップ固定用パッド上に接着剤を介して半導体チップを固定する工程を有する混成集積回路装置の製造方法であって、前記サーマルビアは前記半導体チップの固定領域の外側で前記接着剤の高さを変えない程度に近接した位置に形成しておき、その後前記サーマルビアから外れたチップ固定用パッド上に接着剤を介して半導体チップを固定する。前記サーマルビアおよびチップ固定用パッド等の導体部は銅ペーストの焼成によって形成し、前記セラミック配線基板を構成するセラミック板の焼成時同時に焼成して形成する。前記チップ固定用パッド上にＧａＡｓＦＥＴを固定するとともに前記セラミック配線基板に多段にＧａＡｓＦＥＴを組み込んで携帯電話用送信部電力増幅器を構成する。
【００２１】（２）セラミック配線基板と、前記セラミック配線基板の表面に設けられたチップ固定用パッドと、前記セラミック配線基板に貫通して設けられるとともに前記チップ固定用パッドに接続されるサーマルビアと、前記チップ固定用パッド上に接着剤を介して固定される半導体チップとを有する混成集積回路装置であって、前記サーマルビアは前記半導体チップの固定領域に設けられているとともにサーマルビアホールに挿入された金属体で形成されかつ先端面は前記チップ固定用パッドの表面と略同じ面になっている。前記半導体チップはＧａＡｓＦＥＴからなるとともに、前記セラミック配線基板には多段にＧａＡｓＦＥＴが構成されて携帯電話用送信部電力増幅器が構成されている。
【００２２】このようなパワーアンプモジュールは以下の方法によって製造される。
【００２３】チップ固定用パッドに連なるサーマルビアを有するセラミック配線基板を形成する工程と、前記チップ固定用パッド上に接着剤を介して半導体チップを固定する工程を有する混成集積回路装置の製造方法であって、前記セラミック配線基板を焼成によって形成する際、前記チップ固定用パッドに連なるようにサーマルビアホールを形成した状態で焼成を行い、その後前記チップ固定用パッドの表面と略同一の面になるように前記サーマルビアホールに金属体を埋め込み、ついで接着剤を介して半導体チップを前記チップ固定用パッド上に固定する。前記チップ固定用パッド上にＧａＡｓＦＥＴを固定するとともに前記セラミック配線基板に多段にＧａＡｓＦＥＴを組み込んで携帯電話用送信部電力増幅器を構成する。
【００２４】前記（１）の手段によれば、セラミック配線基板を形成する際の焼成において、サーマルビアの上下端がチップ固定用パッドの表面よりも盛り上がってもサーマルビアは半導体チップの周縁の外側に設けられていることから、前記チップ固定用パッドに接着剤を介して半導体チップを固定した場合、前記接着剤とチップ固定用パッドとの間に空隙が発生しなくなり、熱抵抗の増大が抑えられるため、ＧａＡｓＦＥＴは安定して動作する。
【００２５】また、半導体チップは盛り上がったサーマルビアで支持されないことから、接着剤の厚さは薄くなり、熱抵抗の低減からＧａＡｓＦＥＴの温度特性が良好になる。
【００２６】前記（２）の手段によれば、セラミック配線基板を形成した後にサーマルビアホールに金属体をチップ固定用パッドの表面と略一致するように埋め込むことから、半導体チップの固定領域の平坦化が可能になり、前記チップ固定用パッドに接着剤を介して半導体チップを固定した場合、前記接着剤とチップ固定用パッドとの間に空隙が発生しなくなり、熱抵抗の増大が抑えられるため、ＧａＡｓＦＥＴは安定して動作する。
【００２７】また、半導体チップは薄いチップ固定用パッド上に接着剤を介して固定されることから、接着剤の厚さを薄くでき、熱抵抗の低減からＧａＡｓＦＥＴの温度特性が良好になる。
【００２８】
【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２９】（実施形態１）図１乃至図７は本発明の実施形態１の混成集積回路装置（ＧａＡｓパワーアンプモジュール）に係わる図であって、図１は半導体チップの固定状態を示す断面図、図２はパワーアンプモジュールの断面図、図３はパワーアンプモジュールの等価回路図、図４は実装基板の平面図、図５はＧａＡｓＦＥＴチップの固定状態を示す平面図、図６はＧａＡｓＦＥＴチップの固定状態を示す断面図、図７はパワーアンプモジュールの実装状態を示す断面図である。
【００３０】本実施形態１の混成集積回路装置（パワーアンプモジュール）２０は、矩形偏平体となり、図２に示すような断面構造になっている。
【００３１】すなわち、パワーアンプモジュール２０は、図２に示すように、矩形状のモジュール基板１（図４参照）と、このモジュール基板１の電子部品搭載面側を被うように取り付けられるキャップ２１とからなっている。
【００３２】前記キャップ２１は、導電性の金属板を矩形箱状に折り曲げ成形して形成され、平坦な天井板２２と、この天井板２２の周縁下面側に突出する側壁２３とからなっている。前記キャップ２１は、たとえば０．２ｍｍ程度の厚さの金属板によって形成されている。
【００３３】また、前記側壁２３には下縁から平行に２本のスリットが設けられて舌片状のクランプ片２４が設けられている。このクランプ片２４は前記天井板２２の少なくとも対向する２辺の側壁２３にそれぞれ２本設けられている。また、前記クランプ片２４は内方に屈曲し、モジュール基板１の側面に設けられた窪んだ取付部２５に弾力的に嵌合するようになっている。この結果、対向するクランプ片２４によってキャップ２１はモジュール基板１に弾力的に取り付けられる。
【００３４】また、前記窪んだ取付部２５はその表面がグランド配線層２６となっている。前記嵌合片２４は半田２７によって前記グランド配線層２６に機械的かつ電気的に接続されている。これによって、モジュール基板１はキャップ２１によって電磁シールドされることになる。なお、前記クランプ片２４をグランド配線層２６に固定する半田２７は、たとえばクリーム半田等の塗布と、リフローによって形成される。
【００３５】なお、前記キャップ２１とモジュール基板１との固定構造は、半田以外の接着剤による固定、または機械的固定でもよい。
【００３６】一方、前記モジュール基板１は、表面に銅ペーストを所定パターンに印刷した所定パターンのセラミック板２を複数枚積層しかつ焼成して形成されたもので、多層配線基板構造になっている。
【００３７】前記セラミック板２は、たとえば０．１５ｍｍ程度の厚さであり、配線，チップ固定用パッド等の導体部の厚さは０．０２ｍｍ程度であり、上下の配線等を電気的に接続する上下接続導体やサーマルビアの直径は０．２ｍｍ程度である。
【００３８】前記モジュール基板１の最上層のセラミック板２の上面には、チップ抵抗やチップコンデンサ等のチップ部品１４が搭載されている。
【００３９】本実施形態１では、モジュール基板１は３枚のセラミック板２を積層した構造となっていて、露出する最下層のセラミック板２上に設けられたチップ固定用パッド６上に接着剤１６（図１参照）を介して半導体チップ１７が固定されている。接着剤１６は、たとえば銀ペーストが使用される。銀ペーストはＡｕＳｎに比較して接着のための設備を必要としない実益がある。
【００４０】また、半導体チップ１７の図示しない電極と、二段目のセラミック板２の上面に設けられた配線５の先端のワイヤ接続パッド８は、導電性のワイヤ１２で接続されている。
【００４１】また、前記半導体チップ１７やワイヤ１２等は、絶縁性樹脂からなる封止体３０で覆われている。
【００４２】他方、これが本発明の特徴の一つであるが、前記半導体チップ１７が固定されるセラミック板２には、図１および図５に示すように、半導体チップ１７で発生する熱を下方に伝達するサーマルビア１１が設けられている。
【００４３】このサーマルビア１１は、前記半導体チップ１７が固定される領域の外側に設けられ、半導体チップ１７が固定されるチップ固定用パッド６に連なっている。サーマルビア１１は半導体チップ１７で発生する熱を放散するために、半導体チップ１７が固定される領域からは外れるが、できるだけ近接した位置に設けられている。
【００４４】これは、前記モジュール基板１の形成時、生のセラミック板（グリーンシート）と、銅ペーストの硬化収縮率の違いによって、サーマルビア１１の上下端が、図１に示すように、セラミック板２の平坦面を延在するチップ固定用パッド６や配線５等の導体部１５よりも数十μｍ突出することによる。すなわち、半導体チップ１７をチップ固定用パッド６上に接着剤１６を介して固定した場合、半導体チップ１７の下面が前記突出したサーマルビア１１上に位置すると、接着剤１６とチップ固定用パッド６との間に空隙が発生し放熱効果が低下するおそれがある。
【００４５】このため、このような空隙が発生しないように半導体チップの固定領域から外してサーマルビア１１を設ける。たとえば、サーマルビア１１は前記半導体チップの固定領域から０．３〜０．５ｍｍ程度離す。
【００４６】図６は半導体チップ１７の固定方法を示す図である。同図に示すように、モジュール基板１のチップ固定用パッド６上にスタンプによって接着剤１６を形成する。この際、接着剤１６はサーマルビア１１にかからない位置に設ける。
【００４７】つぎに、半導体チップ１７を下端に保持するキャピラリ３５を操作して半導体チップ１７を前記接着剤１６上に載置し、かつ前記接着剤１６を硬化処理させて半導体チップ１７をチップ固定用パッド６上に固定する。
【００４８】接着剤１６は平坦なチップ固定用パッド６上に固定されるため、チップ固定用パッド６と接着剤１６との間に空隙が発生せず、熱抵抗の増大が抑止できる。
【００４９】また、チップ固定用パッド６は、たとえば２０μｍ程度の厚さであり、サーマルビア１１の盛り上がり部分１９によって接着剤１６が厚くなることもないことから、熱抵抗を低く抑えることができる。
【００５０】本実施形態１のパワーアンプモジュール２０は、能動部品として、電界効果トランジスタを構成するＧａＡｓＦＥＴチップ（半導体チップ）１７を回路的に多段に接続して、携帯電話用送信部電力増幅器を構成している。本実施形態１では、半導体チップ１７を回路的に２段に接続したパワーアンプモジュールとなっている。
【００５１】図３は本実施形態１のパワーアンプモジュールの等価回路を示す回路図であり、図４はモジュール基板１における電子部品の搭載状態と端子との相関を示す図である。
【００５２】図４に示すように、モジュール基板１の中央部分には、能動部品として二つのＧａＡｓＦＥＴ（Ｑ１，Ｑ２）が配置され、その周囲のモジュール基板１の上面には、受動部品としてはチップ抵抗（Ｒ１１，Ｒ１２，Ｒ１４，Ｒ１５，Ｒ２０〜Ｒ２２）、チップコンデンサ（Ｃ１１〜Ｃ１３，Ｃ２０，Ｃ２２，Ｃ２３，Ｃ２５〜Ｃ２７，Ｃ３０〜Ｃ３３，Ｃ３６，Ｃ４１）が搭載されている。図４および図５において、１０はセラミック板２の上下の配線５，チップ固定用パッド６，電極固定パッド７，ワイヤ接続パッド８等の導体部１５を接続する上下接続導体であり、１１はサーマルビアである。
【００５３】矩形のモジュール基板１の４辺には表面実装用の外部端子４０が設けられている。外部端子４０はモジュール基板１の下面から側面に亘って設けられ、図４に示すように、モジュール基板１の左辺には上から下に沿って入力端子（Ｐin）４１，初段ドレーン端子（Ｖｄ１）４２，グランド端子（ＧＮＤ）４３，後段ドレーン端子（Ｖｄ２）４４が並び、モジュール基板１の下辺には左から右に沿ってグランド端子（ＧＮＤ）４５，４７が並び、モジュール基板１の右辺には下から上に沿って出力端子（Ｐout）４８，グランド端子（ＧＮＤ）４９，５０，ゲートバイアス端子（Ｖｇ）５１が並び、モジュール基板１の上辺には右から左に沿ってグランド端子（ＧＮＤ）５３が並ぶ。
【００５４】前記グランド端子（ＧＮＤ）４５，５３は辺に沿って長く設けられ、実装基板上の２個のグランド配線が接続されるようになっている。
【００５５】図３の等価回路で示すように、初段のＧａＡｓＦＥＴ（Ｑ１）のゲートには入力端子（Ｐin）４１が接続され、初段のソースは後段のＧａＡｓＦＥＴ（Ｑ２）のゲートに接続されている。
【００５６】後段のＧａＡｓＦＥＴ（Ｑ２）のソースは出力端子（Ｐout）４８に接続されている。
【００５７】ゲートバイアス端子（Ｖｇ）５１は初段のＧａＡｓＦＥＴ（Ｑ１）のゲートと後段のＧａＡｓＦＥＴ（Ｑ２）のゲートに接続されている。
【００５８】初段のＧａＡｓＦＥＴ（Ｑ１）のソースには初段ドレーン端子（Ｖｄ１）４２が接続され、後段のＧａＡｓＦＥＴ（Ｑ２）のソースには後段ドレーン端子（Ｖｄ２）４４が接続されている。
【００５９】図３においてＳ１〜Ｓ３はマイクロストリップラインである。
【００６０】入力端子（Ｐin）４１と初段のＧａＡｓＦＥＴ（Ｑ１）との間には、Ｃ１１，Ｃ１２，Ｓ１，Ｒ１１，Ｃ１３によって入力整合回路が形成されている。
【００６１】Ｒ１１は初段のＧａＡｓＦＥＴ（Ｑ１）のバイアス電流調整抵抗であり、Ｒ２１は後段のＧａＡｓＦＥＴ（Ｑ２）のバイアス電流調整抵抗である。
【００６２】Ｓ２，Ｃ２２，Ｃ２３，Ｃ２５，Ｃ２６，Ｃ２７によって段間整合回路が形成されている。
【００６３】Ｃ３１，Ｓ３，Ｃ３２，Ｃ３３，Ｃ３６によって出力整合回路が形成されている。
【００６４】また、Ｃ２０，Ｃ３０はバイパスコンデンサである。
【００６５】本実施形態１では、ＧａＡｓＦＥＴを２段に組み込んで、８００〜１０００ＭＨｚ、さらには１．４〜１．７ＧＨｚの携帯電話用のパワーアンプモジュールとすることもできる。
【００６６】このようなパワーアンプモジュール２０の製造においては、図１，図２，図４に示すようなモジュール基板１を製造する。この際、図１に示すように、チップ固定領域から外れたチップ固定用パッド６部分にサーマルビア１１を形成する。そして、半導体チップ１７をチップ固定用パッド６に固定する場合は、チップ固定用パッド６上にスタンプによって接着剤１６を形成した後、キャピラリ３５を操作してキャピラリ３５の下端に保持された半導体チップ１７を前記接着剤１６上に載置する。その後、前記接着剤１６を硬化処理させて半導体チップ１７をチップ固定用パッド６上に固定する。
【００６７】接着剤１６は平坦なチップ固定用パッド６上に固定されるため、チップ固定用パッド６と接着剤１６との間に空隙が発生せず、熱抵抗の増大が抑止できる。
【００６８】つぎに、半導体チップ１７の電極とワイヤ接続パッド８をワイヤ１２で接続する。また、前記半導体チップ１７を絶縁性樹脂からなる封止体３０で覆う。
【００６９】一方、前記モジュール基板１の上面には、図４に示すように、所定のチップ部品１４を搭載するとともに、各電極と電極固定パッド７を半田リフローによって接続する。
【００７０】モジュール基板１にチップ部品１４を搭載した後、モジュール基板１の上面側を覆うようにキャップ２１を取り付け、かつキャップ２１のクランプ片２４をモジュール基板１の側面のグランド配線層２６に半田２７で固定する。
【００７１】これによって電磁シールド構造のパワーアンプモジュール２０が製造されることになる。
【００７２】図７は本実施形態１のパワーアンプモジュール２０の実装状態を示す断面図である。実装基板５５の配線５６にパワーアンプモジュール２０の外部端子４０を半田５７を介して固定した構造になっている。
【００７３】モジュール基板１の下面側では、入力端子（Ｐin）４１，初段ドレーン端子（Ｖｄ１）４２，後段ドレーン端子（Ｖｄ２）４４，出力端子（Ｐout）４８、ゲートバイアス端子（Ｖｇ）５１を除く殆どの面にグランド配線層２６が形成され、かつこのグランド配線層２６のモジュール基板１の４辺の各外部端子４０部分で半田５７を介して実装基板５５の配線５６に接続されていることから、半導体チップ１７で発生した熱は半導体チップ１７が固定されたチップ固定用パッド６，サーマルビア１１，グランド配線層２６，半田５７を介して実装基板５５の配線５６に伝熱放散されることになり、効果的な放熱が達成されることになる。
【００７４】本実施形態１のパワーアンプモジュールの製造技術によれば以下の効果を奏する。
【００７５】（１）セラミック配線基板からなるモジュール基板１を形成する際の焼成において、サーマルビア１１の上下端がチップ固定用パッド６の表面よりも盛り上がっても、サーマルビア１１は半導体チップ１７の周縁の外側、すなわち半導体チップ１７の固定領域の外側に設けられていることから、前記チップ固定用パッド６に接着剤１６を介して半導体チップ１７を固定した場合、前記接着剤１６とチップ固定用パッド６との間に空隙が発生しなくなり、熱抵抗の増大が抑えられるため、ＧａＡｓＦＥＴは安定して動作する。
【００７６】（２）半導体チップ１７は盛り上がったサーマルビア１１で支持されないことから、接着剤１６の厚さは薄くなり、熱抵抗の低減からＧａＡｓＦＥＴの温度特性が良好になる。
【００７７】（実施形態２）図８は本発明の実施形態２のパワーアンプモジュールにおける半導体チップの固定方法を示す図である。
【００７８】本実施形態２では、図８（ｃ）に示すように、複数のセラミック板２を積層して構成されたセラミック配線基板からなるモジュール基板１と、前記モジュール基板１の表面に設けられたチップ固定用パッド６と、前記モジュール基板１に貫通して設けられるとともに前記チップ固定用パッド６に接続されるサーマルビア１１と、前記チップ固定用パッド６上に接着剤１６を介して固定される半導体チップ１７とを有するパワーアンプモジュールであり、前記サーマルビア１１は前記半導体チップ１７の固定領域に設けられている。
【００７９】サーマルビア１１が半導体チップ１７の固定領域内に設けられることから、サーマルビア１１の上面は前記モジュール基板１の上面のチップ固定用パッド６の上面と略一致している。
【００８０】また、特に限定されるものではないが、前記サーマルビア１１の下面は前記モジュール基板１の下面の配線５（グランド配線層２６）の表面と略一致している。
【００８１】前記サーマルビア１１はセラミック板２に金属体（金属棒）を挿入して形成されている。また、前記チップ固定用パッド６の厚さは、たとえば２０μｍと薄くなっている。
【００８２】前記半導体チップ１７はＧａＡｓＦＥＴからなるとともに、前記モジュール基板１には２段にＧａＡｓＦＥＴ（半導体チップ１７）が構成されて携帯電話用送信部電力増幅器が構成されている。
【００８３】本実施形態２のパワーアンプモジュールは以下の方法によって製造される。
【００８４】先ず、チップ固定用パッド６に連なるサーマルビア１１を有するモジュール基板１を焼成によって形成する。この際、図８（ａ）に示すように、前記チップ固定用パッド６に連なるようにセラミック板２にサーマルビアホール６０を形成しておく。
【００８５】つぎに、所定枚数のセラミック板２を積層させた後焼成を行う。この焼成時、セラミック板２を貫通するように導体ペーストが設けられていないことから、セラミック板２の上下面に形成された配線５，チップ固定用パッド６等の導体部１５の表面は平坦になる。すなわち、チップ固定用パッド６の表面はサーマルビアホール６０が設けられ部分以外は平坦になる。
【００８６】つぎに、図８（ｂ）に示すように、所定寸法に形成されたサーマルビア１１、すなわち金属体（金属棒）を前記サーマルビアホール６０に挿入する。この際、前記サーマルビア１１の上面をチップ固定用パッド６の表面と略一致した面にする。また、前記サーマルビア１１の挿入によって、セラミック板２の上面のチップ固定用パッド６と、セラミック板２の下面の配線５（グランド配線層２６）は電気的に接続される。
【００８７】つぎに、図８（ｃ）に示すように、チップ固定用パッド６上にスタンプによって接着剤１６を塗布する。また、前記接着剤１６上にＧａＡｓＦＥＴからなる半導体チップ１７を載置した後、前記接着剤１６を硬化処理してチップ固定用パッド６上に半導体チップ１７を固定する。
【００８８】本実施形態２のパワーアンプモジュールにおいては、モジュール基板１を形成した後にサーマルビアホール６０に金属体をチップ固定用パッド６の表面と略一致するように埋め込んでサーマルビア１１を形成することから、半導体チップ１７の固定領域の平坦化が可能になり、前記チップ固定用パッド６に接着剤１６を介して半導体チップ１７を固定した場合、前記接着剤１６とチップ固定用パッド６との間に空隙が発生しなくなり、熱抵抗の増大が抑えられるため、ＧａＡｓＦＥＴは安定して動作する。
【００８９】また、半導体チップ１７は薄いチップ固定用パッド６上に接着剤１６を介して固定されることと、サーマルビア１１によって半導体チップ１７が高く支えられることもないことから、接着剤１６の厚さを薄くでき、熱抵抗の低減からＧａＡｓＦＥＴの温度特性が良好になる。
【００９０】以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９１】
【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００９２】（１）セラミック配線基板からなるモジュール基板の上面のチップ固定用パッド上にＧａＡｓＦＥＴからなる半導体チップを固定する構造において、サーマルビアは半導体チップの固定領域から外れて形成されていることから、サーマルビアによって半導体チップが高く支えられることがない。この結果、半導体チップがサーマルビアによって支えられる結果発生する半導体チップの固定部分での空隙の発生や、半導体チップを固定するための接着剤が厚くなることが防止できるため、放熱抵抗の増大が防止できる。また、サーマルビアは半導体チップに近接した位置に形成されていることから、半導体チップで発生した熱は効果的にサーマルビアを介してモジュール基板の下面側（実装面）側に伝達されるため、ＧａＡｓＦＥＴの温度特性が向上する。
【００９３】（２）セラミック配線基板からなるモジュール基板に金属体を挿入してサーマルビアを形成した構造では、サーマルビアの先端面をモジュール基板のチップ固定用パッドの表面と略一致させることができるため、チップ固定用パッドや接着剤の厚さを薄くして放熱のための熱抵抗の低減を図ることができるとともに、半導体チップの固定領域にサーマルビアを配置することができるため、放熱抵抗の低減が図れ、ＧａＡｓＦＥＴの温度特性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１であるパワーアンプモジュールにおける半導体チップの固定状態を示す断面図である。
【図２】本実施形態１のパワーアンプモジュールの断面図である。
【図３】本実施形態１のパワーアンプモジュールの等価回路図である。
【図４】本実施形態１のパワーアンプモジュールの回路基板の平面図である。
【図５】本実施形態１のパワーアンプモジュールにおける半導体チップ部分を示す平面図である。
【図６】本実施形態１のパワーアンプモジュールの製造における半導体チップの固定状態を示す平面図である。
【図７】本実施形態１のパワーアンプモジュールの実装状態を示す断面図である。
【図８】本発明の実施形態２であるパワーアンプモジュールにおける半導体チップの固定状態を示す断面図である。
【図９】本出願人においてセラミック配線基板の半導体チップ固定部分にサーマルビアホールを設けたモジュール基板を示す断面図である。
【符号の説明】
１…モジュール基板、２…セラミック板、３…スルーホール、４…サーマルビアホール、５…配線、６…チップ固定用パッド、７…電極固定パッド、８…ワイヤ接続パッド、９…表面実装用電極、１０…上下接続導体、１１…サーマルビア、１２…ワイヤ、１４…チップ部品、１５…導体部、１６…接着剤、１７…半導体チップ、１８…空隙、１９…盛り上がり部分、２０…パワーアンプモジュール、２１…キャップ、２２…天井板、２３…側壁、２４…クランプ片、２５…取付部、２６…グランド配線層、２７…半田、３０…封止体、３５…キャピラリ、４０…外部端子、４１…入力端子（Ｐin）、４２…初段ドレーン端子（Ｖｄ１）、４３，４５，４７，４９，５０，５３…グランド端子（ＧＮＤ）、４４…後段ドレーン端子（Ｖｄ２）、４８…出力端子（Ｐout）、５１…ゲートバイアス端子（Ｖｇ）、５５…実装基板、５６…配線、５７…半田、６０…サーマルビアホール。
【０００１】
【発明の属する技術分野】本発明は混成集積回路装置およびその製造方法に係わり、特にパーソナルディジタルセルラー（personal digital cellular:ＰＤＣ）等の携帯電話用送信部電力増幅器（パワーモジュール：パワーアンプモジュール）の製造技術に適用して有効な技術に関する。
【０００２】
【従来の技術】ＰＤＣ（パーソナルディジタル携帯電話）用送信部電力増幅器として、ＧａＡｓＦＥＴを多段に組み込んだＧａＡｓパワーモジュールが使用されている。
【０００３】ＧａＡｓパワーモジュールについては、たとえば、富士通株式会社発行「ＦＵＪＩＴＳＵ」,47,5,PP.403-407(09,1996) やアキタ電子株式会社発行「アキタ・テクニカルレポート」1995年，Vol.3,PP1-5 に記載されている。
【０００４】同文献には、マイクロストリップラインを構成する基板にＧａＡｓ−ＦＥＴを２段に組み込むとともに、チップ部品からなる抵抗やコンデンサを搭載した構造が開示されている。
【０００５】一方、半導体チップから発生した熱を基板の裏面側に速やかに伝達する構造として配線基板に貫通状態で設けられたサーマルビアが知られている。サーマルビアは、配線基板に設けたサーマルビアホール内に熱伝導性の良好な銅等の金属（ペースト）を充填することによって形成される。
【０００６】サーマルビアについては、たとえば工業調査会発行「電子材料」1994年10月号、Ｐ81およびＰ82に記載されている。サーマルビアは半導体チップの固定領域内の基板部分に設けられている。
【０００７】
【発明が解決しようとする課題】ＧａＡｓＦＥＴを用いた携帯電話用パワーアンプモジュールにおいては、ＧａＡｓＦＥＴチップ（半導体チップ）が多量の熱を発生することから放熱設計が重要である。
【０００８】本出願人においては、図９に示すように、半導体チップ１７から発生する熱を効率的に配線基板（モジュール基板）１の裏面側に伝達放散するために、半導体チップ固定部分のモジュール基板１にサーマルビア１１を採用した。
【０００９】モジュール基板１は、複数のパターニングされた生のセラミック板（グリーンシート）２を相互に重ね合わせた後、焼成して硬化させることによって形成される。
【００１０】前記各生のセラミック基板２は、所定箇所にスルーホールやサーマルビアホール４が設けられるとともに、上面あるいは上下面および前記スルーホールやサーマルビアホール４に導体ペーストが印刷・充填されて、配線５，チップ固定用パッド６，上下接続導体やサーマルビア１１等を構成する導体部１５が形成される。
【００１１】前記サーマルビア１１は、放熱性向上のためセラミック板よりも熱伝導率の良好な銅ペーストをした。
【００１２】しかし、前記グリーンシートや導体ペーストの焼成時、グリーンシート部分と導体ペースト部分では硬化収縮率の違いから、前記サーマルビア１１の上下端は、他の導体部１５の表面よりも数十μｍ盛り上がってしまうことが判明した。たとえば、焼成後のセラミック板２の厚さが０．５ｍｍ程度の場合、セラミック板２の表面の導体部１５の厚さは２０μｍ程度であるとすると、前記サーマルビア１１の盛り上がり、すなわち突出高さは２０μｍ程度になる。
【００１３】この結果、前記サーマルビア１１が存在するチップ固定用パッド６上に接着剤１６を介して半導体チップ１７を固定した場合、チップ固定用パッド６と接着剤１６との間に空隙１８が発生して熱抵抗が増大し、パワーモジュールの効率が低下してしまう。
【００１４】本発明の目的は、半導体チップの固定面からの熱放散性が良好な混成集積回路装置およびその製造方法を提供することにある。
【００１５】本発明の他の目的は、放熱性の良好な携帯電話用送信部電力増幅器（パワーアンプモジュール）およびその製造方法を提供することにある。
【００１６】本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００１７】
【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１８】（１）セラミック配線基板と、前記セラミック配線基板の表面に設けられたチップ固定用パッドと、前記セラミック配線基板に貫通して設けられるとともに前記チップ固定用パッドに連なるサーマルビアと、前記チップ固定用パッド上に接着剤を介して固定される半導体チップとを有する混成集積回路装置であって、前記サーマルビアは前記半導体チップの周縁の外側に設けられている。前記サーマルビアおよびチップ固定用パッド等の導体部は銅ペーストの焼成によって形成され、前記セラミック配線基板を構成するセラミック板の焼成時同時に焼成されて形成されている。前記半導体チップはＧａＡｓＦＥＴからなるとともに、前記セラミック配線基板には多段にＧａＡｓＦＥＴが構成されて携帯電話用送信部電力増幅器が構成されている。
【００１９】このようなパワーアンプモジュールは以下の方法によって製造される。
【００２０】チップ固定用パッドに連なるサーマルビアを有するセラミック配線基板を形成する工程と、前記チップ固定用パッド上に接着剤を介して半導体チップを固定する工程を有する混成集積回路装置の製造方法であって、前記サーマルビアは前記半導体チップの固定領域の外側で前記接着剤の高さを変えない程度に近接した位置に形成しておき、その後前記サーマルビアから外れたチップ固定用パッド上に接着剤を介して半導体チップを固定する。前記サーマルビアおよびチップ固定用パッド等の導体部は銅ペーストの焼成によって形成し、前記セラミック配線基板を構成するセラミック板の焼成時同時に焼成して形成する。前記チップ固定用パッド上にＧａＡｓＦＥＴを固定するとともに前記セラミック配線基板に多段にＧａＡｓＦＥＴを組み込んで携帯電話用送信部電力増幅器を構成する。
【００２１】（２）セラミック配線基板と、前記セラミック配線基板の表面に設けられたチップ固定用パッドと、前記セラミック配線基板に貫通して設けられるとともに前記チップ固定用パッドに接続されるサーマルビアと、前記チップ固定用パッド上に接着剤を介して固定される半導体チップとを有する混成集積回路装置であって、前記サーマルビアは前記半導体チップの固定領域に設けられているとともにサーマルビアホールに挿入された金属体で形成されかつ先端面は前記チップ固定用パッドの表面と略同じ面になっている。前記半導体チップはＧａＡｓＦＥＴからなるとともに、前記セラミック配線基板には多段にＧａＡｓＦＥＴが構成されて携帯電話用送信部電力増幅器が構成されている。
【００２２】このようなパワーアンプモジュールは以下の方法によって製造される。
【００２３】チップ固定用パッドに連なるサーマルビアを有するセラミック配線基板を形成する工程と、前記チップ固定用パッド上に接着剤を介して半導体チップを固定する工程を有する混成集積回路装置の製造方法であって、前記セラミック配線基板を焼成によって形成する際、前記チップ固定用パッドに連なるようにサーマルビアホールを形成した状態で焼成を行い、その後前記チップ固定用パッドの表面と略同一の面になるように前記サーマルビアホールに金属体を埋め込み、ついで接着剤を介して半導体チップを前記チップ固定用パッド上に固定する。前記チップ固定用パッド上にＧａＡｓＦＥＴを固定するとともに前記セラミック配線基板に多段にＧａＡｓＦＥＴを組み込んで携帯電話用送信部電力増幅器を構成する。
【００２４】前記（１）の手段によれば、セラミック配線基板を形成する際の焼成において、サーマルビアの上下端がチップ固定用パッドの表面よりも盛り上がってもサーマルビアは半導体チップの周縁の外側に設けられていることから、前記チップ固定用パッドに接着剤を介して半導体チップを固定した場合、前記接着剤とチップ固定用パッドとの間に空隙が発生しなくなり、熱抵抗の増大が抑えられるため、ＧａＡｓＦＥＴは安定して動作する。
【００２５】また、半導体チップは盛り上がったサーマルビアで支持されないことから、接着剤の厚さは薄くなり、熱抵抗の低減からＧａＡｓＦＥＴの温度特性が良好になる。
【００２６】前記（２）の手段によれば、セラミック配線基板を形成した後にサーマルビアホールに金属体をチップ固定用パッドの表面と略一致するように埋め込むことから、半導体チップの固定領域の平坦化が可能になり、前記チップ固定用パッドに接着剤を介して半導体チップを固定した場合、前記接着剤とチップ固定用パッドとの間に空隙が発生しなくなり、熱抵抗の増大が抑えられるため、ＧａＡｓＦＥＴは安定して動作する。
【００２７】また、半導体チップは薄いチップ固定用パッド上に接着剤を介して固定されることから、接着剤の厚さを薄くでき、熱抵抗の低減からＧａＡｓＦＥＴの温度特性が良好になる。
【００２８】
【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２９】（実施形態１）図１乃至図７は本発明の実施形態１の混成集積回路装置（ＧａＡｓパワーアンプモジュール）に係わる図であって、図１は半導体チップの固定状態を示す断面図、図２はパワーアンプモジュールの断面図、図３はパワーアンプモジュールの等価回路図、図４は実装基板の平面図、図５はＧａＡｓＦＥＴチップの固定状態を示す平面図、図６はＧａＡｓＦＥＴチップの固定状態を示す断面図、図７はパワーアンプモジュールの実装状態を示す断面図である。
【００３０】本実施形態１の混成集積回路装置（パワーアンプモジュール）２０は、矩形偏平体となり、図２に示すような断面構造になっている。
【００３１】すなわち、パワーアンプモジュール２０は、図２に示すように、矩形状のモジュール基板１（図４参照）と、このモジュール基板１の電子部品搭載面側を被うように取り付けられるキャップ２１とからなっている。
【００３２】前記キャップ２１は、導電性の金属板を矩形箱状に折り曲げ成形して形成され、平坦な天井板２２と、この天井板２２の周縁下面側に突出する側壁２３とからなっている。前記キャップ２１は、たとえば０．２ｍｍ程度の厚さの金属板によって形成されている。
【００３３】また、前記側壁２３には下縁から平行に２本のスリットが設けられて舌片状のクランプ片２４が設けられている。このクランプ片２４は前記天井板２２の少なくとも対向する２辺の側壁２３にそれぞれ２本設けられている。また、前記クランプ片２４は内方に屈曲し、モジュール基板１の側面に設けられた窪んだ取付部２５に弾力的に嵌合するようになっている。この結果、対向するクランプ片２４によってキャップ２１はモジュール基板１に弾力的に取り付けられる。
【００３４】また、前記窪んだ取付部２５はその表面がグランド配線層２６となっている。前記嵌合片２４は半田２７によって前記グランド配線層２６に機械的かつ電気的に接続されている。これによって、モジュール基板１はキャップ２１によって電磁シールドされることになる。なお、前記クランプ片２４をグランド配線層２６に固定する半田２７は、たとえばクリーム半田等の塗布と、リフローによって形成される。
【００３５】なお、前記キャップ２１とモジュール基板１との固定構造は、半田以外の接着剤による固定、または機械的固定でもよい。
【００３６】一方、前記モジュール基板１は、表面に銅ペーストを所定パターンに印刷した所定パターンのセラミック板２を複数枚積層しかつ焼成して形成されたもので、多層配線基板構造になっている。
【００３７】前記セラミック板２は、たとえば０．１５ｍｍ程度の厚さであり、配線，チップ固定用パッド等の導体部の厚さは０．０２ｍｍ程度であり、上下の配線等を電気的に接続する上下接続導体やサーマルビアの直径は０．２ｍｍ程度である。
【００３８】前記モジュール基板１の最上層のセラミック板２の上面には、チップ抵抗やチップコンデンサ等のチップ部品１４が搭載されている。
【００３９】本実施形態１では、モジュール基板１は３枚のセラミック板２を積層した構造となっていて、露出する最下層のセラミック板２上に設けられたチップ固定用パッド６上に接着剤１６（図１参照）を介して半導体チップ１７が固定されている。接着剤１６は、たとえば銀ペーストが使用される。銀ペーストはＡｕＳｎに比較して接着のための設備を必要としない実益がある。
【００４０】また、半導体チップ１７の図示しない電極と、二段目のセラミック板２の上面に設けられた配線５の先端のワイヤ接続パッド８は、導電性のワイヤ１２で接続されている。
【００４１】また、前記半導体チップ１７やワイヤ１２等は、絶縁性樹脂からなる封止体３０で覆われている。
【００４２】他方、これが本発明の特徴の一つであるが、前記半導体チップ１７が固定されるセラミック板２には、図１および図５に示すように、半導体チップ１７で発生する熱を下方に伝達するサーマルビア１１が設けられている。
【００４３】このサーマルビア１１は、前記半導体チップ１７が固定される領域の外側に設けられ、半導体チップ１７が固定されるチップ固定用パッド６に連なっている。サーマルビア１１は半導体チップ１７で発生する熱を放散するために、半導体チップ１７が固定される領域からは外れるが、できるだけ近接した位置に設けられている。
【００４４】これは、前記モジュール基板１の形成時、生のセラミック板（グリーンシート）と、銅ペーストの硬化収縮率の違いによって、サーマルビア１１の上下端が、図１に示すように、セラミック板２の平坦面を延在するチップ固定用パッド６や配線５等の導体部１５よりも数十μｍ突出することによる。すなわち、半導体チップ１７をチップ固定用パッド６上に接着剤１６を介して固定した場合、半導体チップ１７の下面が前記突出したサーマルビア１１上に位置すると、接着剤１６とチップ固定用パッド６との間に空隙が発生し放熱効果が低下するおそれがある。
【００４５】このため、このような空隙が発生しないように半導体チップの固定領域から外してサーマルビア１１を設ける。たとえば、サーマルビア１１は前記半導体チップの固定領域から０．３〜０．５ｍｍ程度離す。
【００４６】図６は半導体チップ１７の固定方法を示す図である。同図に示すように、モジュール基板１のチップ固定用パッド６上にスタンプによって接着剤１６を形成する。この際、接着剤１６はサーマルビア１１にかからない位置に設ける。
【００４７】つぎに、半導体チップ１７を下端に保持するキャピラリ３５を操作して半導体チップ１７を前記接着剤１６上に載置し、かつ前記接着剤１６を硬化処理させて半導体チップ１７をチップ固定用パッド６上に固定する。
【００４８】接着剤１６は平坦なチップ固定用パッド６上に固定されるため、チップ固定用パッド６と接着剤１６との間に空隙が発生せず、熱抵抗の増大が抑止できる。
【００４９】また、チップ固定用パッド６は、たとえば２０μｍ程度の厚さであり、サーマルビア１１の盛り上がり部分１９によって接着剤１６が厚くなることもないことから、熱抵抗を低く抑えることができる。
【００５０】本実施形態１のパワーアンプモジュール２０は、能動部品として、電界効果トランジスタを構成するＧａＡｓＦＥＴチップ（半導体チップ）１７を回路的に多段に接続して、携帯電話用送信部電力増幅器を構成している。本実施形態１では、半導体チップ１７を回路的に２段に接続したパワーアンプモジュールとなっている。
【００５１】図３は本実施形態１のパワーアンプモジュールの等価回路を示す回路図であり、図４はモジュール基板１における電子部品の搭載状態と端子との相関を示す図である。
【００５２】図４に示すように、モジュール基板１の中央部分には、能動部品として二つのＧａＡｓＦＥＴ（Ｑ１，Ｑ２）が配置され、その周囲のモジュール基板１の上面には、受動部品としてはチップ抵抗（Ｒ１１，Ｒ１２，Ｒ１４，Ｒ１５，Ｒ２０〜Ｒ２２）、チップコンデンサ（Ｃ１１〜Ｃ１３，Ｃ２０，Ｃ２２，Ｃ２３，Ｃ２５〜Ｃ２７，Ｃ３０〜Ｃ３３，Ｃ３６，Ｃ４１）が搭載されている。図４および図５において、１０はセラミック板２の上下の配線５，チップ固定用パッド６，電極固定パッド７，ワイヤ接続パッド８等の導体部１５を接続する上下接続導体であり、１１はサーマルビアである。
【００５３】矩形のモジュール基板１の４辺には表面実装用の外部端子４０が設けられている。外部端子４０はモジュール基板１の下面から側面に亘って設けられ、図４に示すように、モジュール基板１の左辺には上から下に沿って入力端子（Ｐin）４１，初段ドレーン端子（Ｖｄ１）４２，グランド端子（ＧＮＤ）４３，後段ドレーン端子（Ｖｄ２）４４が並び、モジュール基板１の下辺には左から右に沿ってグランド端子（ＧＮＤ）４５，４７が並び、モジュール基板１の右辺には下から上に沿って出力端子（Ｐout）４８，グランド端子（ＧＮＤ）４９，５０，ゲートバイアス端子（Ｖｇ）５１が並び、モジュール基板１の上辺には右から左に沿ってグランド端子（ＧＮＤ）５３が並ぶ。
【００５４】前記グランド端子（ＧＮＤ）４５，５３は辺に沿って長く設けられ、実装基板上の２個のグランド配線が接続されるようになっている。
【００５５】図３の等価回路で示すように、初段のＧａＡｓＦＥＴ（Ｑ１）のゲートには入力端子（Ｐin）４１が接続され、初段のソースは後段のＧａＡｓＦＥＴ（Ｑ２）のゲートに接続されている。
【００５６】後段のＧａＡｓＦＥＴ（Ｑ２）のソースは出力端子（Ｐout）４８に接続されている。
【００５７】ゲートバイアス端子（Ｖｇ）５１は初段のＧａＡｓＦＥＴ（Ｑ１）のゲートと後段のＧａＡｓＦＥＴ（Ｑ２）のゲートに接続されている。
【００５８】初段のＧａＡｓＦＥＴ（Ｑ１）のソースには初段ドレーン端子（Ｖｄ１）４２が接続され、後段のＧａＡｓＦＥＴ（Ｑ２）のソースには後段ドレーン端子（Ｖｄ２）４４が接続されている。
【００５９】図３においてＳ１〜Ｓ３はマイクロストリップラインである。
【００６０】入力端子（Ｐin）４１と初段のＧａＡｓＦＥＴ（Ｑ１）との間には、Ｃ１１，Ｃ１２，Ｓ１，Ｒ１１，Ｃ１３によって入力整合回路が形成されている。
【００６１】Ｒ１１は初段のＧａＡｓＦＥＴ（Ｑ１）のバイアス電流調整抵抗であり、Ｒ２１は後段のＧａＡｓＦＥＴ（Ｑ２）のバイアス電流調整抵抗である。
【００６２】Ｓ２，Ｃ２２，Ｃ２３，Ｃ２５，Ｃ２６，Ｃ２７によって段間整合回路が形成されている。
【００６３】Ｃ３１，Ｓ３，Ｃ３２，Ｃ３３，Ｃ３６によって出力整合回路が形成されている。
【００６４】また、Ｃ２０，Ｃ３０はバイパスコンデンサである。
【００６５】本実施形態１では、ＧａＡｓＦＥＴを２段に組み込んで、８００〜１０００ＭＨｚ、さらには１．４〜１．７ＧＨｚの携帯電話用のパワーアンプモジュールとすることもできる。
【００６６】このようなパワーアンプモジュール２０の製造においては、図１，図２，図４に示すようなモジュール基板１を製造する。この際、図１に示すように、チップ固定領域から外れたチップ固定用パッド６部分にサーマルビア１１を形成する。そして、半導体チップ１７をチップ固定用パッド６に固定する場合は、チップ固定用パッド６上にスタンプによって接着剤１６を形成した後、キャピラリ３５を操作してキャピラリ３５の下端に保持された半導体チップ１７を前記接着剤１６上に載置する。その後、前記接着剤１６を硬化処理させて半導体チップ１７をチップ固定用パッド６上に固定する。
【００６７】接着剤１６は平坦なチップ固定用パッド６上に固定されるため、チップ固定用パッド６と接着剤１６との間に空隙が発生せず、熱抵抗の増大が抑止できる。
【００６８】つぎに、半導体チップ１７の電極とワイヤ接続パッド８をワイヤ１２で接続する。また、前記半導体チップ１７を絶縁性樹脂からなる封止体３０で覆う。
【００６９】一方、前記モジュール基板１の上面には、図４に示すように、所定のチップ部品１４を搭載するとともに、各電極と電極固定パッド７を半田リフローによって接続する。
【００７０】モジュール基板１にチップ部品１４を搭載した後、モジュール基板１の上面側を覆うようにキャップ２１を取り付け、かつキャップ２１のクランプ片２４をモジュール基板１の側面のグランド配線層２６に半田２７で固定する。
【００７１】これによって電磁シールド構造のパワーアンプモジュール２０が製造されることになる。
【００７２】図７は本実施形態１のパワーアンプモジュール２０の実装状態を示す断面図である。実装基板５５の配線５６にパワーアンプモジュール２０の外部端子４０を半田５７を介して固定した構造になっている。
【００７３】モジュール基板１の下面側では、入力端子（Ｐin）４１，初段ドレーン端子（Ｖｄ１）４２，後段ドレーン端子（Ｖｄ２）４４，出力端子（Ｐout）４８、ゲートバイアス端子（Ｖｇ）５１を除く殆どの面にグランド配線層２６が形成され、かつこのグランド配線層２６のモジュール基板１の４辺の各外部端子４０部分で半田５７を介して実装基板５５の配線５６に接続されていることから、半導体チップ１７で発生した熱は半導体チップ１７が固定されたチップ固定用パッド６，サーマルビア１１，グランド配線層２６，半田５７を介して実装基板５５の配線５６に伝熱放散されることになり、効果的な放熱が達成されることになる。
【００７４】本実施形態１のパワーアンプモジュールの製造技術によれば以下の効果を奏する。
【００７５】（１）セラミック配線基板からなるモジュール基板１を形成する際の焼成において、サーマルビア１１の上下端がチップ固定用パッド６の表面よりも盛り上がっても、サーマルビア１１は半導体チップ１７の周縁の外側、すなわち半導体チップ１７の固定領域の外側に設けられていることから、前記チップ固定用パッド６に接着剤１６を介して半導体チップ１７を固定した場合、前記接着剤１６とチップ固定用パッド６との間に空隙が発生しなくなり、熱抵抗の増大が抑えられるため、ＧａＡｓＦＥＴは安定して動作する。
【００７６】（２）半導体チップ１７は盛り上がったサーマルビア１１で支持されないことから、接着剤１６の厚さは薄くなり、熱抵抗の低減からＧａＡｓＦＥＴの温度特性が良好になる。
【００７７】（実施形態２）図８は本発明の実施形態２のパワーアンプモジュールにおける半導体チップの固定方法を示す図である。
【００７８】本実施形態２では、図８（ｃ）に示すように、複数のセラミック板２を積層して構成されたセラミック配線基板からなるモジュール基板１と、前記モジュール基板１の表面に設けられたチップ固定用パッド６と、前記モジュール基板１に貫通して設けられるとともに前記チップ固定用パッド６に接続されるサーマルビア１１と、前記チップ固定用パッド６上に接着剤１６を介して固定される半導体チップ１７とを有するパワーアンプモジュールであり、前記サーマルビア１１は前記半導体チップ１７の固定領域に設けられている。
【００７９】サーマルビア１１が半導体チップ１７の固定領域内に設けられることから、サーマルビア１１の上面は前記モジュール基板１の上面のチップ固定用パッド６の上面と略一致している。
【００８０】また、特に限定されるものではないが、前記サーマルビア１１の下面は前記モジュール基板１の下面の配線５（グランド配線層２６）の表面と略一致している。
【００８１】前記サーマルビア１１はセラミック板２に金属体（金属棒）を挿入して形成されている。また、前記チップ固定用パッド６の厚さは、たとえば２０μｍと薄くなっている。
【００８２】前記半導体チップ１７はＧａＡｓＦＥＴからなるとともに、前記モジュール基板１には２段にＧａＡｓＦＥＴ（半導体チップ１７）が構成されて携帯電話用送信部電力増幅器が構成されている。
【００８３】本実施形態２のパワーアンプモジュールは以下の方法によって製造される。
【００８４】先ず、チップ固定用パッド６に連なるサーマルビア１１を有するモジュール基板１を焼成によって形成する。この際、図８（ａ）に示すように、前記チップ固定用パッド６に連なるようにセラミック板２にサーマルビアホール６０を形成しておく。
【００８５】つぎに、所定枚数のセラミック板２を積層させた後焼成を行う。この焼成時、セラミック板２を貫通するように導体ペーストが設けられていないことから、セラミック板２の上下面に形成された配線５，チップ固定用パッド６等の導体部１５の表面は平坦になる。すなわち、チップ固定用パッド６の表面はサーマルビアホール６０が設けられ部分以外は平坦になる。
【００８６】つぎに、図８（ｂ）に示すように、所定寸法に形成されたサーマルビア１１、すなわち金属体（金属棒）を前記サーマルビアホール６０に挿入する。この際、前記サーマルビア１１の上面をチップ固定用パッド６の表面と略一致した面にする。また、前記サーマルビア１１の挿入によって、セラミック板２の上面のチップ固定用パッド６と、セラミック板２の下面の配線５（グランド配線層２６）は電気的に接続される。
【００８７】つぎに、図８（ｃ）に示すように、チップ固定用パッド６上にスタンプによって接着剤１６を塗布する。また、前記接着剤１６上にＧａＡｓＦＥＴからなる半導体チップ１７を載置した後、前記接着剤１６を硬化処理してチップ固定用パッド６上に半導体チップ１７を固定する。
【００８８】本実施形態２のパワーアンプモジュールにおいては、モジュール基板１を形成した後にサーマルビアホール６０に金属体をチップ固定用パッド６の表面と略一致するように埋め込んでサーマルビア１１を形成することから、半導体チップ１７の固定領域の平坦化が可能になり、前記チップ固定用パッド６に接着剤１６を介して半導体チップ１７を固定した場合、前記接着剤１６とチップ固定用パッド６との間に空隙が発生しなくなり、熱抵抗の増大が抑えられるため、ＧａＡｓＦＥＴは安定して動作する。
【００８９】また、半導体チップ１７は薄いチップ固定用パッド６上に接着剤１６を介して固定されることと、サーマルビア１１によって半導体チップ１７が高く支えられることもないことから、接着剤１６の厚さを薄くでき、熱抵抗の低減からＧａＡｓＦＥＴの温度特性が良好になる。
【００９０】以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９１】
【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００９２】（１）セラミック配線基板からなるモジュール基板の上面のチップ固定用パッド上にＧａＡｓＦＥＴからなる半導体チップを固定する構造において、サーマルビアは半導体チップの固定領域から外れて形成されていることから、サーマルビアによって半導体チップが高く支えられることがない。この結果、半導体チップがサーマルビアによって支えられる結果発生する半導体チップの固定部分での空隙の発生や、半導体チップを固定するための接着剤が厚くなることが防止できるため、放熱抵抗の増大が防止できる。また、サーマルビアは半導体チップに近接した位置に形成されていることから、半導体チップで発生した熱は効果的にサーマルビアを介してモジュール基板の下面側（実装面）側に伝達されるため、ＧａＡｓＦＥＴの温度特性が向上する。
【００９３】（２）セラミック配線基板からなるモジュール基板に金属体を挿入してサーマルビアを形成した構造では、サーマルビアの先端面をモジュール基板のチップ固定用パッドの表面と略一致させることができるため、チップ固定用パッドや接着剤の厚さを薄くして放熱のための熱抵抗の低減を図ることができるとともに、半導体チップの固定領域にサーマルビアを配置することができるため、放熱抵抗の低減が図れ、ＧａＡｓＦＥＴの温度特性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１であるパワーアンプモジュールにおける半導体チップの固定状態を示す断面図である。
【図２】本実施形態１のパワーアンプモジュールの断面図である。
【図３】本実施形態１のパワーアンプモジュールの等価回路図である。
【図４】本実施形態１のパワーアンプモジュールの回路基板の平面図である。
【図５】本実施形態１のパワーアンプモジュールにおける半導体チップ部分を示す平面図である。
【図６】本実施形態１のパワーアンプモジュールの製造における半導体チップの固定状態を示す平面図である。
【図７】本実施形態１のパワーアンプモジュールの実装状態を示す断面図である。
【図８】本発明の実施形態２であるパワーアンプモジュールにおける半導体チップの固定状態を示す断面図である。
【図９】本出願人においてセラミック配線基板の半導体チップ固定部分にサーマルビアホールを設けたモジュール基板を示す断面図である。
【符号の説明】
１…モジュール基板、２…セラミック板、３…スルーホール、４…サーマルビアホール、５…配線、６…チップ固定用パッド、７…電極固定パッド、８…ワイヤ接続パッド、９…表面実装用電極、１０…上下接続導体、１１…サーマルビア、１２…ワイヤ、１４…チップ部品、１５…導体部、１６…接着剤、１７…半導体チップ、１８…空隙、１９…盛り上がり部分、２０…パワーアンプモジュール、２１…キャップ、２２…天井板、２３…側壁、２４…クランプ片、２５…取付部、２６…グランド配線層、２７…半田、３０…封止体、３５…キャピラリ、４０…外部端子、４１…入力端子（Ｐin）、４２…初段ドレーン端子（Ｖｄ１）、４３，４５，４７，４９，５０，５３…グランド端子（ＧＮＤ）、４４…後段ドレーン端子（Ｖｄ２）、４８…出力端子（Ｐout）、５１…ゲートバイアス端子（Ｖｇ）、５５…実装基板、５６…配線、５７…半田、６０…サーマルビアホール。
【特許請求の範囲】
【請求項１】 セラミック配線基板と、前記セラミック配線基板の表面に設けられたチップ固定用パッドと、前記セラミック配線基板に貫通して設けられるとともに前記チップ固定用パッドに連なるサーマルビアと、前記チップ固定用パッド上に接着剤を介して固定される半導体チップとを有する混成集積回路装置であって、前記サーマルビアは前記半導体チップの周縁の外側に設けられていることを特徴とする混成集積回路装置。
【請求項２】 前記サーマルビアおよびチップ固定用パッド等の導体部は銅ペーストの焼成によって形成され、前記セラミック配線基板を構成するセラミック板の焼成時同時に焼成されて形成されていることを特徴とする請求項１に記載の混成集積回路装置。
【請求項３】 セラミック配線基板と、前記セラミック配線基板の表面に設けられたチップ固定用パッドと、前記セラミック配線基板に貫通して設けられるとともに前記チップ固定用パッドに接続されるサーマルビアと、前記チップ固定用パッド上に接着剤を介して固定される半導体チップとを有する混成集積回路装置であって、前記サーマルビアは前記半導体チップの固定領域に設けられているとともにサーマルビアホールに挿入された金属体で形成されかつ先端面は前記チップ固定用パッドの表面と略同じ面になっていることを特徴とする混成集積回路装置。
【請求項４】 前記半導体チップはＧａＡｓＦＥＴからなるとともに、前記セラミック配線基板には多段にＧａＡｓＦＥＴが構成されて携帯電話用送信部電力増幅器が構成されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の混成集積回路装置。
【請求項５】 チップ固定用パッドに連なるサーマルビアを有するセラミック配線基板を形成する工程と、前記チップ固定用パッド上に接着剤を介して半導体チップを固定する工程を有する混成集積回路装置の製造方法であって、前記サーマルビアは前記半導体チップの固定領域の外側で前記接着剤の高さを変えない程度に近接した位置に形成しておき、その後前記サーマルビアから外れたチップ固定用パッド上に接着剤を介して半導体チップを固定することを特徴とする混成集積回路装置の製造方法。
【請求項６】 前記サーマルビアおよびチップ固定用パッド等の導体部は銅ペーストの焼成によって形成し、前記セラミック配線基板を構成するセラミック板の焼成時同時に焼成して形成することを特徴とする請求項５に記載の混成集積回路装置の製造方法。
【請求項７】 チップ固定用パッドに連なるサーマルビアを有するセラミック配線基板を形成する工程と、前記チップ固定用パッド上に接着剤を介して半導体チップを固定する工程を有する混成集積回路装置の製造方法であって、前記セラミック配線基板を焼成によって形成する際、前記チップ固定用パッドに連なるようにサーマルビアホールを形成した状態で焼成を行い、その後前記チップ固定用パッドの表面と略同一の面になるように前記サーマルビアホールに金属体を埋め込み、ついで接着剤を介して半導体チップを前記チップ固定用パッド上に固定することを特徴とする混成集積回路装置の製造方法。
【請求項８】 前記チップ固定用パッド上にＧａＡｓＦＥＴを固定するとともに前記セラミック配線基板に多段にＧａＡｓＦＥＴを組み込んで携帯電話用送信部電力増幅器を構成することを特徴とする請求項５乃至請求項７のいずれか１項に記載の混成集積回路装置の製造方法。
【請求項１】 セラミック配線基板と、前記セラミック配線基板の表面に設けられたチップ固定用パッドと、前記セラミック配線基板に貫通して設けられるとともに前記チップ固定用パッドに連なるサーマルビアと、前記チップ固定用パッド上に接着剤を介して固定される半導体チップとを有する混成集積回路装置であって、前記サーマルビアは前記半導体チップの周縁の外側に設けられていることを特徴とする混成集積回路装置。
【請求項２】 前記サーマルビアおよびチップ固定用パッド等の導体部は銅ペーストの焼成によって形成され、前記セラミック配線基板を構成するセラミック板の焼成時同時に焼成されて形成されていることを特徴とする請求項１に記載の混成集積回路装置。
【請求項３】 セラミック配線基板と、前記セラミック配線基板の表面に設けられたチップ固定用パッドと、前記セラミック配線基板に貫通して設けられるとともに前記チップ固定用パッドに接続されるサーマルビアと、前記チップ固定用パッド上に接着剤を介して固定される半導体チップとを有する混成集積回路装置であって、前記サーマルビアは前記半導体チップの固定領域に設けられているとともにサーマルビアホールに挿入された金属体で形成されかつ先端面は前記チップ固定用パッドの表面と略同じ面になっていることを特徴とする混成集積回路装置。
【請求項４】 前記半導体チップはＧａＡｓＦＥＴからなるとともに、前記セラミック配線基板には多段にＧａＡｓＦＥＴが構成されて携帯電話用送信部電力増幅器が構成されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の混成集積回路装置。
【請求項５】 チップ固定用パッドに連なるサーマルビアを有するセラミック配線基板を形成する工程と、前記チップ固定用パッド上に接着剤を介して半導体チップを固定する工程を有する混成集積回路装置の製造方法であって、前記サーマルビアは前記半導体チップの固定領域の外側で前記接着剤の高さを変えない程度に近接した位置に形成しておき、その後前記サーマルビアから外れたチップ固定用パッド上に接着剤を介して半導体チップを固定することを特徴とする混成集積回路装置の製造方法。
【請求項６】 前記サーマルビアおよびチップ固定用パッド等の導体部は銅ペーストの焼成によって形成し、前記セラミック配線基板を構成するセラミック板の焼成時同時に焼成して形成することを特徴とする請求項５に記載の混成集積回路装置の製造方法。
【請求項７】 チップ固定用パッドに連なるサーマルビアを有するセラミック配線基板を形成する工程と、前記チップ固定用パッド上に接着剤を介して半導体チップを固定する工程を有する混成集積回路装置の製造方法であって、前記セラミック配線基板を焼成によって形成する際、前記チップ固定用パッドに連なるようにサーマルビアホールを形成した状態で焼成を行い、その後前記チップ固定用パッドの表面と略同一の面になるように前記サーマルビアホールに金属体を埋め込み、ついで接着剤を介して半導体チップを前記チップ固定用パッド上に固定することを特徴とする混成集積回路装置の製造方法。
【請求項８】 前記チップ固定用パッド上にＧａＡｓＦＥＴを固定するとともに前記セラミック配線基板に多段にＧａＡｓＦＥＴを組み込んで携帯電話用送信部電力増幅器を構成することを特徴とする請求項５乃至請求項７のいずれか１項に記載の混成集積回路装置の製造方法。
【図１】
【図２】
【図３】
【図６】
【図９】
【図４】
【図５】
【図７】
【図８】
【図２】
【図３】
【図６】
【図９】
【図４】
【図５】
【図７】
【図８】
【公開番号】特開平１０−３０８４７１
【公開日】平成１０年（１９９８）１１月１７日
【国際特許分類】
【出願番号】特願平９−１１６６９７
【出願日】平成９年（１９９７）５月７日
【出願人】（０００１００９９７）アキタ電子株式会社 (41)
【公開日】平成１０年（１９９８）１１月１７日
【国際特許分類】
【出願日】平成９年（１９９７）５月７日
【出願人】（０００１００９９７）アキタ電子株式会社 (41)
[ Back to top ]