画像処理装置、及び画像処理方法
【課題】画素数の異なる画像データに変換する際の処理の負荷を低減する。
【解決手段】元画像データの画像サイズを格納する元画像サイズ格納部と、前記元画像データの画像サイズを拡大することにより生成される拡大後画像データの画像サイズを格納する拡大後画像サイズ格納部と、前記元画像データの画像サイズと前記拡大後画像データの画像サイズから拡大率を演算する演算部と、演算により算出した前記拡大率を格納する拡大率格納部と、前記拡大率の逆数の固定小数点表記を格納する固定小数点表記格納部と、前記固定小数点表記に対して丸め処理をした小数部を格納する丸め固定小数点表記格納部と、拡大後の各画素位置に対応する元画像の画素位置を表す固定小数点表記を格納する固定小数点格納部と、元画像の画素位置を表す固定小数点表記データに所定周期画素数毎に所定数ビットを累積的に加算若しくは減算する補間処理をする補間処理部とを備えることを特徴とする画像処理装置を提供する。
【解決手段】元画像データの画像サイズを格納する元画像サイズ格納部と、前記元画像データの画像サイズを拡大することにより生成される拡大後画像データの画像サイズを格納する拡大後画像サイズ格納部と、前記元画像データの画像サイズと前記拡大後画像データの画像サイズから拡大率を演算する演算部と、演算により算出した前記拡大率を格納する拡大率格納部と、前記拡大率の逆数の固定小数点表記を格納する固定小数点表記格納部と、前記固定小数点表記に対して丸め処理をした小数部を格納する丸め固定小数点表記格納部と、拡大後の各画素位置に対応する元画像の画素位置を表す固定小数点表記を格納する固定小数点格納部と、元画像の画素位置を表す固定小数点表記データに所定周期画素数毎に所定数ビットを累積的に加算若しくは減算する補間処理をする補間処理部とを備えることを特徴とする画像処理装置を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データに対して解像度変換を行う画像処理装置及び画像処理方法に関する。
【背景技術】
【０００２】
従来から、画素ごとの色を階調値で表す画像データにつき、解像度変換を行う技術が存在する。たとえば、ある従来技術においては、解像度変換後の画像を構成する複数の画素の画素位置（以下、「新画素位置」という」）を算出した後に、これらの各画素の画素値を解像度変換前の画像に基づいた補間処理によって計算する。
【０００３】
しかし、各画素の画素値を計算によって求めると、システムへの負荷が大きく、処理に時間を要する。
【０００４】
一方で、あらかじめ用意した係数（フィルター係数）を用いて、それらを用いた重み付け和によって新画素位置の画素値を計算する方法が存在する。その方法においては、解像度変換前の画像を構成する画素（旧画素）がちょうどその位置に存在しない、ある新画素位置の画素値を計算する際、その新画素位置の近傍に存在する旧画素の複数の画素値にそれら重み係数を掛けて、それらの重み付け和によって新画素位置の画素値を計算する方法が存在する。
【０００５】
しかし、あらかじめ用意された重み係数は、あらかじめ決められた画素位置（たとえば、旧画素の１画素区間中の左から１／４，２／４，３／４の位置）についてのみ用意することができる。このため、任意の倍率に適した重みを提供できるわけではない。よって、あらかじめ用意された重み係数を用いて新画素位置の画素値を計算すると、ほとんどの場合において、各画素の画素値を毎回、計算によって求める場合に比べて、生成される画像の品質が低くなる。
【０００６】
この問題を解決するために、ある画像データについて解像度変換を行う際に、あらかじめ用意された係数を使用して負荷の低減を図りつつ、画像の品質の低下を低減する画像処理が知られている。（特許文献１参照）
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１１４７６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記特許文献１に記載の画像処理装置によれば、ある画像データについて解像度変換を行う際に、あらかじめ用意されたフィルター係数を使用して負荷の低減を図りつつ、画像の品質の低下を低減することは可能であるが、フィルター係数として多数のフィルター係数（分割数の４倍）を必要とし、その演算処理の負荷が大きかった。
【０００９】
本発明の目的は、画素数の異なる画像データへの変換を多数のフィルター係数を必要とせず、その演算処理の負荷の低減を図ることが可能な画像処理装置及び画像処理方法提供することにある。
【課題を解決するための手段】
【００１０】
本発明の画像処理装置は、元画像データの画像サイズを格納する元画像サイズ格納部と、前記元画像データの画像サイズを拡大することにより生成される拡大後画像データの画像サイズを格納する拡大後画像サイズ格納部と、前記元画像データの画像サイズと前記拡大後画像データの画像サイズから拡大率を演算する演算部と、演算により算出した前記拡大率を格納する拡大率格納部と、前記拡大率の逆数の固定小数点表記を格納する固定小数点表記格納部と、前記固定小数点表記に対して丸め処理をした小数部を格納する丸め処理固定小数点表記格納部と、拡大後の各画素位置に対応する元画像の画素位置を表す固定小数点表記を格納する固定小数点表記格納部と、元画像の画素位置を表す固定小数点表記データに所定周期画素数毎に所定数ビットを累積的に加算若しくは減算する補間処理をする補間処理部とを備えることを特徴とする。
【００１１】
また、本発明の画像処理装置は、前記所定周期画素数を設定する周期設定レジスターと、前記所定数ビットを格納するビット数格納レジスターと、を更に備え、前記補間処理部は、前記元画像データにおける前記所定周期画素数毎の画素の水平方向及び／又は垂直方向のアドレスの下位ビットに前記所定数ビットを加算若しくは減算することがより好ましい。
【００１２】
本発明の画像処理方法は、元画像データの画像サイズを取得するステップと、拡大後画像データの画像サイズを取得するステップと、前記元画像データの画像サイズと前記拡大後画像データの画像サイズとから拡大率を演算するステップと、前記拡大率の逆数の固定小数点表記を得るステップと、前記固定小数点表記に対して丸め処理をして小数部を得るステップと、元画像の画素位置を表す固定小数点表記データに所定周期画素数毎に所定数ビットを累積的に加算若しくは減算するステップとを含むことを特徴とする。
【００１３】
また、前記所定周期は、前記固定小数点表記の小数部データが整数となる周期であることを特徴とする。
【発明の効果】
【００１４】
画素数の異なる画像データへの変換（解像度変換）を行う際に多数のフィルター係数を必要とせず、その演算処理の負荷の低減を図ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係る画像処理装置１０の構成を示すブロック図である。
【図２】本発明の実施形態に係る画像処理装置１０による画像データの解像度変換の手順の一例を示すフローチャートである。
【図３】本発明の実施形態に係る画像処理装置１０による画像データの拡大変換時の解像度変換の原理を説明するための図であり、（ａ）は元画像の一例を示し、（ｂ）は（ａ）の元画像を水平方向に拡大した拡大後画像を示し、（ｃ）は拡大後画像の画素に対する補間処理を模式的に示す。
【図４】本発明の実施形態に係る画像処理装置１０による補間処理を行わない場合の解像度変換の結果を示す図である。
【図５】本発明の実施形態に係る画像処理装置１０による補間処理を行った場合の解像度変換の結果を示す図である。
【発明を実施するための形態】
【００１６】
図１は、本発明の実施形態に係る画像処理装置１０の構成を示すブロック図である。
【００１７】
本実施形態に係る画像処理装置１０は、画像データの変換に伴う様々な演算を行う演算部（ＣＰＵ）１０ａと、ＲＡＭ１０ｂと、ＲＯＭ１０ｃと、元画像データの画像サイズを格納する元画像サイズ格納部１０ｄと、拡大後画像データの画像サイズを格納する拡大後画像サイズ格納部１０ｅと、元画像サイズと拡大後画像サイズから演算した拡大率を格納する拡大率格納部１０ｆと、拡大率の逆数の固定小数点表記を格納する固定小数点表記格納部１０ｇと、固定小数点表記に対して丸め処理をした小数部を格納する丸め処理固定小数点表記格納部１０ｈと、小数部ビット格納部１０ｉ、拡大後固定小数点表記格納部１０ｊを備え、拡大後の各画素位置に対応する元画像の画素位置を表す固定小数点表記を演算する構成であり、入出力インターフェース１０ｐと共にバスに接続されている。
【００１８】
本実施形態に係る画像処理装置１０によって例えば元画像から拡大後画像に画像データを拡大変換する場合は、まず元画像の画像データ（元画像データ）の画像サイズが元画像サイズ格納部１０ｄに格納される。また、例えば予めユーザーにより設定された拡大変換後の画像データ（拡大後画像データ）の画像サイズが拡大後画像サイズ格納部１０ｅに格納される。演算部１０ａは、元画像サイズ格納部１ｄに格納された元画像データの画像サイズ、及び拡大後画像サイズ格納部１０ｅに格納された拡大後画像データの画像サイズから拡大率を演算して、拡大率格納部１０ｆに格納する。
【００１９】
演算部１０ａは、求められた拡大率に基づき、例えば０〜１の分割数が３２である場合、整数である「１」を表す小数部ビット数である６５５３６を導出し、小数部ビット数格納部１０ｉに格納する。演算部１０ａは、演算した上記拡大率の逆数の固定小数点表記を演算して固定小数点表記格納部１０ｇに格納する。そして、演算部１０ａは、演算した固定小数点表記に対して丸め処理をして小数部を求めて、丸め固定小数点表記格納部１０ｈに格納する。最後に演算部１０ａは、全ての拡大後の各画素位置に対応する元画像の画素位置を表す固定小数点表記を演算して、拡大後固定小数表記格納部１０ｊに格納する。
【００２０】
また、本実施形態に係る画像処理装置１０は、拡大後画像データの画素に対して所定の画素周期毎に所定のビット数を加算（又は減算）する補間処理を行う補間処理部１０ｋと、上記の画素周期及びビット数を設定する画素周期・ビット数設定部１０ｒと、画素周期・ビット数設定部１０ｒによって設定された上記の画素周期を格納する画素周期格納レジスター１０ｍと、画素周期・ビット数設定部１０ｒによって設定された上記のビット数を格納するビット数格納レジスター１０ｎと、をさらに備える。なお、本例の画像処理装置１０は、画素周期・ビット数設定部１０ｒが上記の画素周期及びビット数を設定するが、その設定方法は特に限定されない。すなわち、画素周期・ビット数設定部１０ｒは、例えば、予め定められたプログラムに基づいて上記の画素周期及びビット数を設定してもよく、また、ユーザーによる入力に基づいて設定してもよい。
【００２１】
図２は、画像処理装置１０によって１０２４×７６８画素の元画像を１５３６×７６８画素の画像へと変換する際の処理手順、すなわち画像データを水平方向へ拡大変換する際の処理手順を示すフローチャートである。また、図３は、画像処理装置１０が図２のフローに基づいて画像データを拡大変換する場合における解像度変換の原理を説明するための図であり、（ａ）は元画像の一例（１０２４×７６８画素の画像）を示し、（ｂ）は（ａ）の元画像を水平方向に拡大した拡大後画像（１５３６×７６８画素）を示し、（ｃ）は拡大後画像の画素に対して解像度変換の際に行う補間処理を模式的に示す。
【００２２】
本フローでは、まず、演算部１０ａは、元画像データ（図３（ａ）参照）の画像サイズ（水平方向：１０２４画素、垂直方向：７６８画素）及び拡大後画像データ（図３（ｂ）参照）の画像サイズ（水平方向：１５３６画素、垂直方向：７６８画素）を取得して元画像サイズ格納部１０ｄ，拡大後画像サイズ格納部１０ｅにそれぞれ格納する（ステップＳ１）。
【００２３】
次に、画素周期・ビット数設定部１０ｒは、補間処理をすべき画素周期（＝３）を設定して画素周期格納レジスター１０ｍへ格納し、さらに、補間処理によって加算（減算）するビット数（＝２）を設定してビット数格納レジスター１０ｎへ格納する（ステップＳ２）。
【００２４】
そして、演算部１０ａは、整数である「１」を表す小数部ビット数である６５５３６を小数部ビット数格納部１０ｉに格納する（ステップＳ３）。
【００２５】
次に、演算部１０ａは、元画像データの画像サイズと拡大後画像データの画像サイズから水平方向への拡大率１．５を演算して拡大率格納部１０ｆに格納する（ステップＳ４）。
【００２６】
次に、演算部１０ａは、演算により算出した拡大率（＝１．５）の逆数（＝０．６６６６６６６７）の固定小数点表記（＝４３６９０．６６６７）を算出して固定小数点表記格納部１０ｇに格納する（ステップＳ５）。
【００２７】
また、演算部１０ａは、この固定小数点表記（＝４３６９０．６６６７）に対して丸め処理をして小数部（＝４３６９０）を求めて、丸め固定小数点表記格納部１０ｈに格納する（ステップＳ６）。
【００２８】
補間処理部１０ｋは、図３（ｃ）に模式的に示すように、拡大後の各画素位置に対応する元画像の画素位置を表す固定小数点表記を演算するに際して、元画像の画素位置を表す固定小数点表記ビットに画素周期格納レジスター１０ｍへ格納されている画素周期（＝３）毎にビット数格納レジスター１０ｎへ格納されているビット数（＝２）を累積的に加算する補間処理を実行する（ステップＳ７）。
【００２９】
そして、全ての拡大後の各画素位置に対応する元画像の画素位置を表す固定小数点表記を演算して拡大後固定小数点表記格納部１０ｊに格納する（ステップＳ８）。以上により本フローは終了する。
【００３０】
次に、画像処理装置１０による上記補間処理を行わずに画像データの解像度変換を行った場合と対比しながら、上記補間処理の特徴について説明する。
【００３１】
図４は、画像処理装置１０による補間処理を行わない場合の解像度変換の結果を示す表である。より詳しくは、図４は、元画像（１０２４×７６８画素）から拡大後画像（１５３６×７６８画素）へ拡大変換した後の拡大後画像における画素位置（拡大後の画素位置）、元画像の画素位置（元画素位置）、元画像の画素位置の整数部（元画素位置（整数部））、元画像の画素位置の小数部（元画素位置（小数部））、固定小数表記（小数部１５ビット）による実際の元画素位置、固定小数点表記（小数部１５ビット）による理想の元画素位置、の各値の関係を拡大後の画素（１〜１５３６画素）について示した表である（ただし、図４の表では、拡大後画像における画素のうち、１〜５０画素、１０２２〜１０２６画素、および１５２２〜１５３６画素についてのみ上記各値の関係を示す。）。ここで、０〜１の間を３２分割する場合、０〜１の間の小数、及びこれらの小数に対応した固定小数は、図４の表の左側に示す関係となる。
【００３２】
図４の表に示す処理結果における、固定小数表記による実際の元画素位置と、固定小数点表記による理想の元画素位置との関係に着目すると、拡大後画像の画素位置は、３画素につき２ビットずつずれが生じており、そのずれが累積していることが判る。
【００３３】
そして、上記ずれが累積されることによって、拡大後の１０２４画素目で固定小数表記(実際の値)の元画素位置は４３００８以下となって、上記小数及び固定小数の関係から、０．６８６２５になるべきものが、０．６５６２５になってしまう。
【００３４】
すなわち、固定小数表記（実際の値）の元画素位置（小数部１５ビット）と、固定小数点表記（理想）の元画素位置（小数部１５ビット）との関係が拡大後画素の３画素につき２ビットずつずれが生じており、そのずれが累積している。このようなずれが累積することによって、元画像を拡大した拡大後画像は、元画像に対して画素にずれが生じた画像となってしまう。
【００３５】
これに対し、本実施形態に係る画像処理装置１０による上記補間処理を行うことによって、図３（ｃ）に示すように、拡大後画素の３画素につき２ビットずつ累積的に付加する。
【００３６】
図５は、画像処理装置１０による上記補間処理を行った場合の解像度変換の処理結果を示す表である。より詳しくは、図５は、元画像（１０２４×７６８画素）から拡大後画像（１５３６×７６８画素）へ拡大変換した後の拡大後画像における画素位置（拡大後の画素位置）、元画像の画素位置（元画素位置）、元画像の画素位置の整数部（元画素位置（整数部））、元画像の画素位置の小数部（元画素位置（小数部））、固定小数表記（小数部１５ビット）による実際の元画素位置、固定小数表記（小数部１５ビット）による実際の元画素位置に対して３画素毎に２ビットを加算した値、固定小数点表記（小数部１５ビット）による理想の元画素位置、の各値の関係を拡大後画像における各画素（１〜１５３６画素）について示した表である（ただし、図５の表では、拡大後画像における画素のうち、１〜１５画素、１０２２〜１０２６画素、および１５３１〜１５３６画素についてのみ上記各値の関係を示す。）。ここで、０〜１の間を３２分割する場合、０〜１の間の小数、及びこれらの小数に対応した固定小数は、図４の場合と同様の関係となる。
【００３７】
図５の表に示す処理結果における、固定小数表記（実際の値）の元画素位置（小数部１５ビット）の３画素毎に２を加算（追加）した値と、固定小数点表記（理想）の元画素位置（小数部１５ビット）との関係が上記補間処理を行わない場合（図４）では拡大後の３画素につき２ビットずつずれるが、上記補間処理を行うことでそのずれが解消する。
【００３８】
図５の表に示す処理結果を得るための補間処理では、元画像（１０２４×７６８画素）から拡大後画像（１５３６×７６８画素）に変換する場合であるので、３画素毎に２ビットを加算しているが、補間処理の際に加算するビット数はこれに限られない。例えば、元画像（１０２４×７６８画素）と拡大後画像（１５３６×７６８画素）が異なれば、画素周期格納レジスター１０ｍおよびビット数格納レジスター１０ｎに格納される画素周期及びビット数も異なる。
【００３９】
また、本実施形態に係る画像処理装置１０による上記のような画像データの変換処理は、コンピューターに格納されたプログラムによって実行することも可能である。
【符号の説明】
【００４０】
１０…画像処理装置、１０ａ…演算部（ＣＰＵ）、１０ｂ…ＲＡＭ、１０ｃ…ＲＯＭ、１０ｄ…元画像サイズ格納部、１０ｅ…拡大後画像サイズ格納部、１０ｆ…拡大率格納部、１０ｇ…固定小数点表記格納部、１０ｈ…丸め固定小数点表記格納部、１０ｉ…小数部ビット数格納部、１０ｊ…拡大後固定小数点表記格納部、１０ｋ…補間処理部、１０ｍ…画素周期格納レジスター、１０ｎ…ビット数格納レジスター、１０ｐ…入出力インターフェース、１０ｒ…画素周期・ビット数設定部
【技術分野】
【０００１】
本発明は、画像データに対して解像度変換を行う画像処理装置及び画像処理方法に関する。
【背景技術】
【０００２】
従来から、画素ごとの色を階調値で表す画像データにつき、解像度変換を行う技術が存在する。たとえば、ある従来技術においては、解像度変換後の画像を構成する複数の画素の画素位置（以下、「新画素位置」という」）を算出した後に、これらの各画素の画素値を解像度変換前の画像に基づいた補間処理によって計算する。
【０００３】
しかし、各画素の画素値を計算によって求めると、システムへの負荷が大きく、処理に時間を要する。
【０００４】
一方で、あらかじめ用意した係数（フィルター係数）を用いて、それらを用いた重み付け和によって新画素位置の画素値を計算する方法が存在する。その方法においては、解像度変換前の画像を構成する画素（旧画素）がちょうどその位置に存在しない、ある新画素位置の画素値を計算する際、その新画素位置の近傍に存在する旧画素の複数の画素値にそれら重み係数を掛けて、それらの重み付け和によって新画素位置の画素値を計算する方法が存在する。
【０００５】
しかし、あらかじめ用意された重み係数は、あらかじめ決められた画素位置（たとえば、旧画素の１画素区間中の左から１／４，２／４，３／４の位置）についてのみ用意することができる。このため、任意の倍率に適した重みを提供できるわけではない。よって、あらかじめ用意された重み係数を用いて新画素位置の画素値を計算すると、ほとんどの場合において、各画素の画素値を毎回、計算によって求める場合に比べて、生成される画像の品質が低くなる。
【０００６】
この問題を解決するために、ある画像データについて解像度変換を行う際に、あらかじめ用意された係数を使用して負荷の低減を図りつつ、画像の品質の低下を低減する画像処理が知られている。（特許文献１参照）
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１１４７６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記特許文献１に記載の画像処理装置によれば、ある画像データについて解像度変換を行う際に、あらかじめ用意されたフィルター係数を使用して負荷の低減を図りつつ、画像の品質の低下を低減することは可能であるが、フィルター係数として多数のフィルター係数（分割数の４倍）を必要とし、その演算処理の負荷が大きかった。
【０００９】
本発明の目的は、画素数の異なる画像データへの変換を多数のフィルター係数を必要とせず、その演算処理の負荷の低減を図ることが可能な画像処理装置及び画像処理方法提供することにある。
【課題を解決するための手段】
【００１０】
本発明の画像処理装置は、元画像データの画像サイズを格納する元画像サイズ格納部と、前記元画像データの画像サイズを拡大することにより生成される拡大後画像データの画像サイズを格納する拡大後画像サイズ格納部と、前記元画像データの画像サイズと前記拡大後画像データの画像サイズから拡大率を演算する演算部と、演算により算出した前記拡大率を格納する拡大率格納部と、前記拡大率の逆数の固定小数点表記を格納する固定小数点表記格納部と、前記固定小数点表記に対して丸め処理をした小数部を格納する丸め処理固定小数点表記格納部と、拡大後の各画素位置に対応する元画像の画素位置を表す固定小数点表記を格納する固定小数点表記格納部と、元画像の画素位置を表す固定小数点表記データに所定周期画素数毎に所定数ビットを累積的に加算若しくは減算する補間処理をする補間処理部とを備えることを特徴とする。
【００１１】
また、本発明の画像処理装置は、前記所定周期画素数を設定する周期設定レジスターと、前記所定数ビットを格納するビット数格納レジスターと、を更に備え、前記補間処理部は、前記元画像データにおける前記所定周期画素数毎の画素の水平方向及び／又は垂直方向のアドレスの下位ビットに前記所定数ビットを加算若しくは減算することがより好ましい。
【００１２】
本発明の画像処理方法は、元画像データの画像サイズを取得するステップと、拡大後画像データの画像サイズを取得するステップと、前記元画像データの画像サイズと前記拡大後画像データの画像サイズとから拡大率を演算するステップと、前記拡大率の逆数の固定小数点表記を得るステップと、前記固定小数点表記に対して丸め処理をして小数部を得るステップと、元画像の画素位置を表す固定小数点表記データに所定周期画素数毎に所定数ビットを累積的に加算若しくは減算するステップとを含むことを特徴とする。
【００１３】
また、前記所定周期は、前記固定小数点表記の小数部データが整数となる周期であることを特徴とする。
【発明の効果】
【００１４】
画素数の異なる画像データへの変換（解像度変換）を行う際に多数のフィルター係数を必要とせず、その演算処理の負荷の低減を図ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係る画像処理装置１０の構成を示すブロック図である。
【図２】本発明の実施形態に係る画像処理装置１０による画像データの解像度変換の手順の一例を示すフローチャートである。
【図３】本発明の実施形態に係る画像処理装置１０による画像データの拡大変換時の解像度変換の原理を説明するための図であり、（ａ）は元画像の一例を示し、（ｂ）は（ａ）の元画像を水平方向に拡大した拡大後画像を示し、（ｃ）は拡大後画像の画素に対する補間処理を模式的に示す。
【図４】本発明の実施形態に係る画像処理装置１０による補間処理を行わない場合の解像度変換の結果を示す図である。
【図５】本発明の実施形態に係る画像処理装置１０による補間処理を行った場合の解像度変換の結果を示す図である。
【発明を実施するための形態】
【００１６】
図１は、本発明の実施形態に係る画像処理装置１０の構成を示すブロック図である。
【００１７】
本実施形態に係る画像処理装置１０は、画像データの変換に伴う様々な演算を行う演算部（ＣＰＵ）１０ａと、ＲＡＭ１０ｂと、ＲＯＭ１０ｃと、元画像データの画像サイズを格納する元画像サイズ格納部１０ｄと、拡大後画像データの画像サイズを格納する拡大後画像サイズ格納部１０ｅと、元画像サイズと拡大後画像サイズから演算した拡大率を格納する拡大率格納部１０ｆと、拡大率の逆数の固定小数点表記を格納する固定小数点表記格納部１０ｇと、固定小数点表記に対して丸め処理をした小数部を格納する丸め処理固定小数点表記格納部１０ｈと、小数部ビット格納部１０ｉ、拡大後固定小数点表記格納部１０ｊを備え、拡大後の各画素位置に対応する元画像の画素位置を表す固定小数点表記を演算する構成であり、入出力インターフェース１０ｐと共にバスに接続されている。
【００１８】
本実施形態に係る画像処理装置１０によって例えば元画像から拡大後画像に画像データを拡大変換する場合は、まず元画像の画像データ（元画像データ）の画像サイズが元画像サイズ格納部１０ｄに格納される。また、例えば予めユーザーにより設定された拡大変換後の画像データ（拡大後画像データ）の画像サイズが拡大後画像サイズ格納部１０ｅに格納される。演算部１０ａは、元画像サイズ格納部１ｄに格納された元画像データの画像サイズ、及び拡大後画像サイズ格納部１０ｅに格納された拡大後画像データの画像サイズから拡大率を演算して、拡大率格納部１０ｆに格納する。
【００１９】
演算部１０ａは、求められた拡大率に基づき、例えば０〜１の分割数が３２である場合、整数である「１」を表す小数部ビット数である６５５３６を導出し、小数部ビット数格納部１０ｉに格納する。演算部１０ａは、演算した上記拡大率の逆数の固定小数点表記を演算して固定小数点表記格納部１０ｇに格納する。そして、演算部１０ａは、演算した固定小数点表記に対して丸め処理をして小数部を求めて、丸め固定小数点表記格納部１０ｈに格納する。最後に演算部１０ａは、全ての拡大後の各画素位置に対応する元画像の画素位置を表す固定小数点表記を演算して、拡大後固定小数表記格納部１０ｊに格納する。
【００２０】
また、本実施形態に係る画像処理装置１０は、拡大後画像データの画素に対して所定の画素周期毎に所定のビット数を加算（又は減算）する補間処理を行う補間処理部１０ｋと、上記の画素周期及びビット数を設定する画素周期・ビット数設定部１０ｒと、画素周期・ビット数設定部１０ｒによって設定された上記の画素周期を格納する画素周期格納レジスター１０ｍと、画素周期・ビット数設定部１０ｒによって設定された上記のビット数を格納するビット数格納レジスター１０ｎと、をさらに備える。なお、本例の画像処理装置１０は、画素周期・ビット数設定部１０ｒが上記の画素周期及びビット数を設定するが、その設定方法は特に限定されない。すなわち、画素周期・ビット数設定部１０ｒは、例えば、予め定められたプログラムに基づいて上記の画素周期及びビット数を設定してもよく、また、ユーザーによる入力に基づいて設定してもよい。
【００２１】
図２は、画像処理装置１０によって１０２４×７６８画素の元画像を１５３６×７６８画素の画像へと変換する際の処理手順、すなわち画像データを水平方向へ拡大変換する際の処理手順を示すフローチャートである。また、図３は、画像処理装置１０が図２のフローに基づいて画像データを拡大変換する場合における解像度変換の原理を説明するための図であり、（ａ）は元画像の一例（１０２４×７６８画素の画像）を示し、（ｂ）は（ａ）の元画像を水平方向に拡大した拡大後画像（１５３６×７６８画素）を示し、（ｃ）は拡大後画像の画素に対して解像度変換の際に行う補間処理を模式的に示す。
【００２２】
本フローでは、まず、演算部１０ａは、元画像データ（図３（ａ）参照）の画像サイズ（水平方向：１０２４画素、垂直方向：７６８画素）及び拡大後画像データ（図３（ｂ）参照）の画像サイズ（水平方向：１５３６画素、垂直方向：７６８画素）を取得して元画像サイズ格納部１０ｄ，拡大後画像サイズ格納部１０ｅにそれぞれ格納する（ステップＳ１）。
【００２３】
次に、画素周期・ビット数設定部１０ｒは、補間処理をすべき画素周期（＝３）を設定して画素周期格納レジスター１０ｍへ格納し、さらに、補間処理によって加算（減算）するビット数（＝２）を設定してビット数格納レジスター１０ｎへ格納する（ステップＳ２）。
【００２４】
そして、演算部１０ａは、整数である「１」を表す小数部ビット数である６５５３６を小数部ビット数格納部１０ｉに格納する（ステップＳ３）。
【００２５】
次に、演算部１０ａは、元画像データの画像サイズと拡大後画像データの画像サイズから水平方向への拡大率１．５を演算して拡大率格納部１０ｆに格納する（ステップＳ４）。
【００２６】
次に、演算部１０ａは、演算により算出した拡大率（＝１．５）の逆数（＝０．６６６６６６６７）の固定小数点表記（＝４３６９０．６６６７）を算出して固定小数点表記格納部１０ｇに格納する（ステップＳ５）。
【００２７】
また、演算部１０ａは、この固定小数点表記（＝４３６９０．６６６７）に対して丸め処理をして小数部（＝４３６９０）を求めて、丸め固定小数点表記格納部１０ｈに格納する（ステップＳ６）。
【００２８】
補間処理部１０ｋは、図３（ｃ）に模式的に示すように、拡大後の各画素位置に対応する元画像の画素位置を表す固定小数点表記を演算するに際して、元画像の画素位置を表す固定小数点表記ビットに画素周期格納レジスター１０ｍへ格納されている画素周期（＝３）毎にビット数格納レジスター１０ｎへ格納されているビット数（＝２）を累積的に加算する補間処理を実行する（ステップＳ７）。
【００２９】
そして、全ての拡大後の各画素位置に対応する元画像の画素位置を表す固定小数点表記を演算して拡大後固定小数点表記格納部１０ｊに格納する（ステップＳ８）。以上により本フローは終了する。
【００３０】
次に、画像処理装置１０による上記補間処理を行わずに画像データの解像度変換を行った場合と対比しながら、上記補間処理の特徴について説明する。
【００３１】
図４は、画像処理装置１０による補間処理を行わない場合の解像度変換の結果を示す表である。より詳しくは、図４は、元画像（１０２４×７６８画素）から拡大後画像（１５３６×７６８画素）へ拡大変換した後の拡大後画像における画素位置（拡大後の画素位置）、元画像の画素位置（元画素位置）、元画像の画素位置の整数部（元画素位置（整数部））、元画像の画素位置の小数部（元画素位置（小数部））、固定小数表記（小数部１５ビット）による実際の元画素位置、固定小数点表記（小数部１５ビット）による理想の元画素位置、の各値の関係を拡大後の画素（１〜１５３６画素）について示した表である（ただし、図４の表では、拡大後画像における画素のうち、１〜５０画素、１０２２〜１０２６画素、および１５２２〜１５３６画素についてのみ上記各値の関係を示す。）。ここで、０〜１の間を３２分割する場合、０〜１の間の小数、及びこれらの小数に対応した固定小数は、図４の表の左側に示す関係となる。
【００３２】
図４の表に示す処理結果における、固定小数表記による実際の元画素位置と、固定小数点表記による理想の元画素位置との関係に着目すると、拡大後画像の画素位置は、３画素につき２ビットずつずれが生じており、そのずれが累積していることが判る。
【００３３】
そして、上記ずれが累積されることによって、拡大後の１０２４画素目で固定小数表記(実際の値)の元画素位置は４３００８以下となって、上記小数及び固定小数の関係から、０．６８６２５になるべきものが、０．６５６２５になってしまう。
【００３４】
すなわち、固定小数表記（実際の値）の元画素位置（小数部１５ビット）と、固定小数点表記（理想）の元画素位置（小数部１５ビット）との関係が拡大後画素の３画素につき２ビットずつずれが生じており、そのずれが累積している。このようなずれが累積することによって、元画像を拡大した拡大後画像は、元画像に対して画素にずれが生じた画像となってしまう。
【００３５】
これに対し、本実施形態に係る画像処理装置１０による上記補間処理を行うことによって、図３（ｃ）に示すように、拡大後画素の３画素につき２ビットずつ累積的に付加する。
【００３６】
図５は、画像処理装置１０による上記補間処理を行った場合の解像度変換の処理結果を示す表である。より詳しくは、図５は、元画像（１０２４×７６８画素）から拡大後画像（１５３６×７６８画素）へ拡大変換した後の拡大後画像における画素位置（拡大後の画素位置）、元画像の画素位置（元画素位置）、元画像の画素位置の整数部（元画素位置（整数部））、元画像の画素位置の小数部（元画素位置（小数部））、固定小数表記（小数部１５ビット）による実際の元画素位置、固定小数表記（小数部１５ビット）による実際の元画素位置に対して３画素毎に２ビットを加算した値、固定小数点表記（小数部１５ビット）による理想の元画素位置、の各値の関係を拡大後画像における各画素（１〜１５３６画素）について示した表である（ただし、図５の表では、拡大後画像における画素のうち、１〜１５画素、１０２２〜１０２６画素、および１５３１〜１５３６画素についてのみ上記各値の関係を示す。）。ここで、０〜１の間を３２分割する場合、０〜１の間の小数、及びこれらの小数に対応した固定小数は、図４の場合と同様の関係となる。
【００３７】
図５の表に示す処理結果における、固定小数表記（実際の値）の元画素位置（小数部１５ビット）の３画素毎に２を加算（追加）した値と、固定小数点表記（理想）の元画素位置（小数部１５ビット）との関係が上記補間処理を行わない場合（図４）では拡大後の３画素につき２ビットずつずれるが、上記補間処理を行うことでそのずれが解消する。
【００３８】
図５の表に示す処理結果を得るための補間処理では、元画像（１０２４×７６８画素）から拡大後画像（１５３６×７６８画素）に変換する場合であるので、３画素毎に２ビットを加算しているが、補間処理の際に加算するビット数はこれに限られない。例えば、元画像（１０２４×７６８画素）と拡大後画像（１５３６×７６８画素）が異なれば、画素周期格納レジスター１０ｍおよびビット数格納レジスター１０ｎに格納される画素周期及びビット数も異なる。
【００３９】
また、本実施形態に係る画像処理装置１０による上記のような画像データの変換処理は、コンピューターに格納されたプログラムによって実行することも可能である。
【符号の説明】
【００４０】
１０…画像処理装置、１０ａ…演算部（ＣＰＵ）、１０ｂ…ＲＡＭ、１０ｃ…ＲＯＭ、１０ｄ…元画像サイズ格納部、１０ｅ…拡大後画像サイズ格納部、１０ｆ…拡大率格納部、１０ｇ…固定小数点表記格納部、１０ｈ…丸め固定小数点表記格納部、１０ｉ…小数部ビット数格納部、１０ｊ…拡大後固定小数点表記格納部、１０ｋ…補間処理部、１０ｍ…画素周期格納レジスター、１０ｎ…ビット数格納レジスター、１０ｐ…入出力インターフェース、１０ｒ…画素周期・ビット数設定部
【特許請求の範囲】
【請求項１】
元画像データの画像サイズを格納する元画像サイズ格納部と、
前記元画像データの画像サイズを拡大することにより生成される拡大後画像データの画像サイズを格納する拡大後画像サイズ格納部と、
前記元画像データの画像サイズと前記拡大後画像データの画像サイズから拡大率を演算する演算部と、
演算により算出した前記拡大率を格納する拡大率格納部と、
前記拡大率の逆数の固定小数点表記を格納する固定小数点表記格納部と、
前記固定小数点表記に対して丸め処理をした小数部を格納する丸め固定小数点表記格納部と、
拡大後の各画素位置に対応する元画像の画素位置を表す固定小数点表記を格納する固定小数点表記格納部と、
元画像の画素位置を表す固定小数点表記データに所定周期画素数毎に所定数ビットを累積的に加算若しくは減算する補間処理をする補間処理部と、
を備えることを特徴とする画像処理装置。
【請求項２】
前記所定周期画素数を格納する画素周期格納レジスターと、
前記所定数ビットを格納するビット数格納レジスターと、
を更に備え、
前記補間処理部は、
前記元画像データにおける前記所定周期画素数毎の画素の水平方向及び／又は垂直方向のアドレスの下位ビットに前記所定数ビットを加算若しくは減算することを特徴とする請求項１に記載の画像処理装置。
【請求項３】
元画像データの画像サイズを取得するステップと、
前記元画像データの画像サイズを拡大することにより生成される拡大後画像データの画像サイズを取得するステップと、
前記元画像データの画像サイズと前記拡大後画像データの画像サイズとから拡大率を演算するステップと、
前記拡大率の逆数の固定小数点表記を得るステップと、
前記固定小数点表記に対して丸め処理をして小数部を得るステップと、
元画像の画素位置を表す固定小数点表記データに所定周期画素数毎に所定数ビットを累積的に加算若しくは減算するステップと、
を含むことを特徴とする画像処理方法。
【請求項４】
前記所定周期は、前記固定小数点表記の小数部データが整数となる周期であることを特徴とする請求項３に記載の画像処理方法。
【請求項１】
元画像データの画像サイズを格納する元画像サイズ格納部と、
前記元画像データの画像サイズを拡大することにより生成される拡大後画像データの画像サイズを格納する拡大後画像サイズ格納部と、
前記元画像データの画像サイズと前記拡大後画像データの画像サイズから拡大率を演算する演算部と、
演算により算出した前記拡大率を格納する拡大率格納部と、
前記拡大率の逆数の固定小数点表記を格納する固定小数点表記格納部と、
前記固定小数点表記に対して丸め処理をした小数部を格納する丸め固定小数点表記格納部と、
拡大後の各画素位置に対応する元画像の画素位置を表す固定小数点表記を格納する固定小数点表記格納部と、
元画像の画素位置を表す固定小数点表記データに所定周期画素数毎に所定数ビットを累積的に加算若しくは減算する補間処理をする補間処理部と、
を備えることを特徴とする画像処理装置。
【請求項２】
前記所定周期画素数を格納する画素周期格納レジスターと、
前記所定数ビットを格納するビット数格納レジスターと、
を更に備え、
前記補間処理部は、
前記元画像データにおける前記所定周期画素数毎の画素の水平方向及び／又は垂直方向のアドレスの下位ビットに前記所定数ビットを加算若しくは減算することを特徴とする請求項１に記載の画像処理装置。
【請求項３】
元画像データの画像サイズを取得するステップと、
前記元画像データの画像サイズを拡大することにより生成される拡大後画像データの画像サイズを取得するステップと、
前記元画像データの画像サイズと前記拡大後画像データの画像サイズとから拡大率を演算するステップと、
前記拡大率の逆数の固定小数点表記を得るステップと、
前記固定小数点表記に対して丸め処理をして小数部を得るステップと、
元画像の画素位置を表す固定小数点表記データに所定周期画素数毎に所定数ビットを累積的に加算若しくは減算するステップと、
を含むことを特徴とする画像処理方法。
【請求項４】
前記所定周期は、前記固定小数点表記の小数部データが整数となる周期であることを特徴とする請求項３に記載の画像処理方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−１７３９０６（Ｐ２０１２−１７３９０６Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１１−３４２６４（Ｐ２０１１−３４２６４）
【出願日】平成２３年２月２１日（２０１１．２．２１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２３年２月２１日（２０１１．２．２１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]