画像処理装置、方法及びプログラム
【課題】追加の回路等を必要とせず高速に画素加算の処理を行う。
【解決手段】通常撮影モードが設定された場合に画像データをパッキング処理してメモリに書き込む(ステップS312)。画素加算撮影モードが設定された場合に画像データをパッキング処理しないようにしてメモリに書き込む(ステップS310)。そして、メモリに書き込まれたパッキング処理をせずに書き込んだ画像データにおいて、画素加算処理を行う(ステップS311)。これにより、メモリ境界をまたいで画素加算に必要なデータを読み出すことがないため、高速に画素加算処理を行うことができる。
【解決手段】通常撮影モードが設定された場合に画像データをパッキング処理してメモリに書き込む(ステップS312)。画素加算撮影モードが設定された場合に画像データをパッキング処理しないようにしてメモリに書き込む(ステップS310)。そして、メモリに書き込まれたパッキング処理をせずに書き込んだ画像データにおいて、画素加算処理を行う(ステップS311)。これにより、メモリ境界をまたいで画素加算に必要なデータを読み出すことがないため、高速に画素加算処理を行うことができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、撮影により得られた静止画や動画像のデータを記録する画像処理装置、方法、撮像装置及びプログラムに関する。
【背景技術】
【0002】
近年、家庭用ビデオカメラやデジタルスチルカメラ等の撮像機器が一般に普及しており、静止画・動画を記録・再生する機能を有している。これらのカメラは、撮影時に感度設定を行う機能を有しており、撮影シーンに応じて感度設定を行うことで、ユーザの望むような画像を撮影することができる。
【0003】
この感度設定は撮像手段のゲイン設定を調整することで実現していることが多いが、ゲインを必要以上に上げてしまうと画像にランダムノイズが発生してしまい、画像の品質が劣化してしまうことがある。それに対して、ゲインを上げずに感度を高める方法としては、撮影後に画素の加算を行って感度を高める方法が特許文献1に開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2000−308072号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献1に記載された方法では、専用の画像処理回路を用意しなくてはならず、コストアップを招いてしまう。またソフトウェアにより画素加算を実行する方式もあるが、通常画像データはパッキング回路によってパッキングして画像バッファに書き込まれるため、画素加算を実行する際にパッキングの解除を行ってやる必要があり、処理速度の大幅な低下を招いてしまう。
【0006】
そこで本発明では、追加の回路等を必要とせず高速に画素加算処理を行うことができるようにすることを目的とする。
【課題を解決するための手段】
【0007】
本発明の画像処理装置は、撮影により得られた画像データを記録媒体に記録する画像処理装置であって、撮影モードとして通常撮影モードが設定された場合に画像データをパッキング処理してメモリに書き込み、画素加算撮影モードが設定された場合に画像データをパッキング処理せずにメモリに書き込むパッキング手段と、前記パッキング処理せずにメモリに書き込んだ画像データに対して画素加算処理を行う画素加算手段とを有することを特徴とする。
また、本発明の撮像装置は、上記に記載の画像処理装置と、光学像を電気信号に変換する撮像手段と、撮影モードとして前記通常撮影モード又は前記画素加算撮影モードを設定する撮影モード設定手段とを備えたことを特徴とする。
また、本発明の画像処理方法は、撮影により得られた画像データを記録媒体に記録する画像処理方法であって、撮影モードとして通常撮影モードが設定された場合に画像データをパッキング処理してメモリに書き込み、画素加算撮影モードが設定された場合に画像データをパッキング処理せずにメモリに書き込むステップと、前記パッキング処理せずにメモリに書き込まれた画像データに対して画素加算処理を行うステップとを有することを特徴とする。
また、本発明のプログラムは、撮影により得られた画像データを記録媒体に記録する画像処理をコンピュータに実行させるためのプログラムであって、撮影モードとして通常撮影モードが設定された場合に画像データをパッキング処理してメモリに書き込み、画素加算撮影モードが設定された場合に画像データをパッキング処理せずにメモリに書き込むステップと、前記パッキング処理せずにメモリに書き込まれた画像データに対して画素加算処理を行うステップとをコンピュータに実行させるためのプログラムである。
また、本発明の他の画像処理装置は、撮影により得られた画像データを記録媒体に記録する画像処理装置であって、画像データをパッキング処理してメモリに書き込むパッキング手段を有し、撮影モードとして画素加算撮影モードが選択された場合、まず前記撮影により得られた前記画像データを前記パッキング手段にてパッキング処理してメモリに書き込み、次に前記メモリに書き込まれた画像データについての画素を、画像の水平方向に沿ったライン単位で読み出し、垂直方向の同色画素を加算して、その結果を前記パッキング手段を使用せずに前記メモリに書き込み、次に前記メモリからパッキング処理されていない前記垂直方向において同色画素が加算された画像データの画素を画素ごとに読み出し、水平方向の同色画素を加算して、その結果を前記メモリに書き込むことを特徴とする。
また、本発明の他の画像処理方法は、撮影により得られた画像データを記録媒体に記録する画像処理方法であって、撮影モードとして画素加算撮影モードが選択された場合、前記撮影により得られた前記画像データをパッキング処理してメモリに書き込むステップと、前記メモリに書き込まれた画像データについての画素を、画像の水平方向に沿ったライン単位で読み出し、垂直方向の同色画素を加算して、その結果をパッキング処理せずに前記メモリに書き込むステップと、前記メモリからパッキング処理されていない前記垂直方向において同色画素が加算された画像データの画素を画素ごとに読み出し、水平方向の同色画素を加算して、その結果を前記メモリに書き込むステップとを有することを特徴とする。
また、本発明の他のプログラムは、撮影により得られた画像データを記録媒体に記録する画像処理をコンピュータに実行させるためのプログラムであって、撮影モードとして画素加算撮影モードが選択された場合、前記撮影により得られた前記画像データをパッキング処理してメモリに書き込むステップと、前記メモリに書き込まれた画像データについての画素を、画像の水平方向に沿ったライン単位で読み出し、垂直方向の同色画素を加算して、その結果をパッキング処理せずに前記メモリに書き込むステップと、前記メモリからパッキング処理されていない前記垂直方向において同色画素が加算された画像データの画素を画素ごとに読み出し、水平方向の同色画素を加算して、その結果を前記メモリに書き込むステップとをコンピュータに実行させるためのプログラムである。
【発明の効果】
【0008】
本発明によれば、追加の回路等を必要とせずに高速に画素加算処理を行うことが可能となる。
【図面の簡単な説明】
【0009】
【図1】本発明の実施の形態に係る画像処理装置の構成を示すブロック図である。
【図2】本発明の実施の形態に係る画像処理装置の主ルーチンを説明するフローチャートである。
【図3】本発明の実施の形態に係る画像処理装置の主ルーチンを説明するフローチャートである。
【図4】本発明の実施の形態に係る画像処理装置の測距・測光処理を説明するフローチャートである。
【図5】本発明の実施の形態に係る画像処理装置の撮影処理を説明するフローチャートである。
【図6】本発明の実施の形態に係る画像処理装置の記録処理を説明するフローチャートである。
【図7】本発明の実施の形態に係る画像処理装置において表示するバッファ残容量表示の一例を示す図である。
【図8】画像データをパッキングした場合のメモリ配置をパッキングしない場合のメモリ配置を説明する図である。
【図9】パッキングした場合としない場合とでメモリ配置を変えた場合のバッファの状況を示す図である。
【図10】本発明の第1の実施の形態に係る画像処理装置において行う画素加算処理を説明する図である。
【図11】本発明の第1の実施の形態に係る画像処理装置において行う画素加算処理を説明する図である。
【図12】本発明の第2の実施の形態に係る画像処理装置において行う画素加算処理を説明する図である。
【図13】本発明の第2の実施の形態に係る画像処理装置において行う画素加算処理を説明する図である。
【図14】本発明の第2の実施の形態に係る画像処理装置において行う画素加算処理時のメモリ配置を示した図である。
【発明を実施するための形態】
【0010】
(第1の実施の形態)
以下、図面を参照して本発明の第1の実施の形態を説明する。図1は、本発明の実施の形態に係る画像処理装置、典型的には撮像装置の構成を示す図である。
【0011】
<画像処理装置の構成>
図1において、100は画像処理装置である。10は撮影レンズ、12は絞り機能を備えるシャッター、14は光学像を電気信号に変換する撮像素子、16は撮像素子14のアナログ信号出力をディジタル信号に変換するA/D変換器である。
【0012】
18はタイミング発生回路であり、撮像素子14、A/D変換器16、D/A変換器26にクロック信号や制御信号を供給する。タイミング発生回路18はメモリ制御回路22及びシステム制御回路50により制御される。
【0013】
20は画像処理回路であり、A/D変換器16からのデータ或いはメモリ制御回路22からのデータに対して所定の画素補間処理や色変換処理を行う。画像処理回路20はまた、撮像した画像データを用いて所定の演算処理を行っており、得られた演算結果に基づいてシステム制御回路50が露光制御手段40、測距制御手段42に対して制御を行う。これにより、TTL(スルー・ザ・レンズ)方式のAF(オートフォーカス)処理、AE(自動露出)処理、EF(フラッシュプリ発光)処理が行われる。更に、画像処理回路20は、撮像した画像データを用いて所定の演算処理を行い、得られた演算結果に基づいてTTL方式のAWB(オートホワイトバランス)処理も行っている。
【0014】
22はメモリ制御回路であり、A/D変換器16、タイミング発生回路18、画像処理回路20、画像表示メモリ24、D/A変換器26、メモリ30、圧縮・伸長回路32を制御する。A/D変換器16のデータは、画像処理回路20、メモリ制御回路22を介して、或いは直接メモリ制御回路22を介して、画像表示メモリ24或いはメモリ30に書き込まれる。
【0015】
24は画像表示メモリ、26はD/A変換器、28はTFT LCD等から成る画像表示部であり、画像表示メモリ24に書き込まれた表示用の画像データは、D/A変換器26を介して画像表示部28により表示される。画像表示部28を用いて撮像した画像データを逐次表示すれば、電子ファインダー機能を実現することが可能である。画像表示部28はまた、システム制御回路50の指示により任意に表示をON/OFFすることが可能であり、表示をOFFにした場合には画像処理装置100の電力消費を大幅に低減することができる。
【0016】
30は撮影した静止画像や動画像を格納するためのメモリであり、所定枚数の静止画像や所定時間の動画像を格納するのに十分な記憶量を備えている。これにより、複数枚の静止画像を連続して撮影する連射撮影やパノラマ撮影の場合にも、高速かつ大量の画像書き込みをメモリ30に対して行うことが可能となる。また、メモリ30はシステム制御回路50の作業領域としても使用することが可能である。
【0017】
32は適応離散コサイン変換(ADCT)等により画像データを圧縮伸長する圧縮・伸長回路であり、メモリ30に格納された画像を読み込んで圧縮処理或いは伸長処理を行い、処理を終えたデータをメモリ30に書き込む。
【0018】
40は絞り機能を備えるシャッター12を制御する露光制御手段であり、フラッシュ48と連携することによりフラッシュ調光機能も有するものである。42は撮影レンズ10のフォーカシングを制御する測距制御手段であり、44は撮影レンズ10のズーミングを制御するズーム制御手段である。46はバリアである保護手段102の動作を制御するバリア制御手段である。48はフラッシュであり、AF補助光の投光機能、フラッシュ調光機能も有する。露光制御手段40、測距制御手段42はTTL方式を用いて制御されており、撮像した画像データを画像処理回路20によって演算した演算結果に基づき、システム制御回路50によって制御される。
【0019】
50は画像処理装置100全体を制御するシステム制御回路であり、52はシステム制御回路50の動作用の定数、変数、プログラム等を記憶するメモリである。
【0020】
54は表示部であり、システム制御回路50のプログラムの実行に応じて、文字、画像、音声等を用いて動作状態やメッセージ等を表示したりスピーカー等で音声を発音したりする。表示部54は、画像処理装置100の操作部近辺の視認し易い位置に単数或いは複数個所設置され、例えばLCDやLED、発音素子等の組み合わせにより構成されている。以下、表示部54の詳細説明をする。
【0021】
表示部54は、その一部の機能が光学ファインダー104内に設置されている。表示部54の表示内容のうち、LCD等に表示するものとしては、シングルショット/連写撮影表示、セルフタイマー表示、圧縮率表示、記録画素数表示、記録枚数表示、残撮影可能枚数表示、シャッタースピード表示等がある。また、絞り値表示、露出補正表示、フラッシュ表示、赤目緩和表示、マクロ撮影表示、ブザー設定表示、時計用電池残量表示、電池残量表示、エラー表示、複数桁の数字による情報表示等がある。更には、記録媒体200及び210の着脱状態表示、通信I/F動作表示、日付・時刻表示等がある。
【0022】
また、表示部54の表示内容のうち、光学ファインダー104内に表示するものとしては、合焦表示、手振れ警告表示、フラッシュ充電表示、シャッタースピード表示、絞り値表示、露出補正表示等がある。
【0023】
56は電気的に消去・記録可能な不揮発性メモリであり、例えばEEPROM等が用いられる。
【0024】
60、62、64、66及び70は、システム制御回路50の各種の動作指示を入力するための操作手段であり、スイッチやダイアル、タッチパネル、視線検知によるポインティング、音声認識装置等の単数或いは複数の組み合わせで構成される。ここで、これらの操作手段の具体的な説明を行う。
【0025】
60はモードダイアルスイッチであり、電源オフ、自動撮影モード、撮影モード、パノラマ撮影モード、再生モード、マルチ画面再生・消去モード、PC接続モード等の各機能モードを切り替え設定することができる。
【0026】
62はシャッタースイッチSW1であり、不図示のシャッターボタンの操作途中でONとなり、AF処理、AE処理、AWB処理、EF処理等の動作開始を指示する。64はシャッタースイッチSW2であり、不図示のシャッターボタンの操作完了でONとなり、撮影に係る一連の処理の動作開始を指示する。即ち、まず撮像素子14から読み出した信号をA/D変換器16、メモリ制御回路22を介してメモリ30に画像データを書き込む露光処理を指示する。次に、画像処理回路20やメモリ制御回路22での演算を用いた現像処理を指示する。そして、メモリ30から画像データを読み出し、圧縮・伸長回路32で圧縮を行い、記録媒体200或いは210に画像データを書き込む記録処理を指示する。
【0027】
66は撮影モード(記録モード)設定スイッチであり、本発明の主眼となる処理(画素加算撮影モード)はこれを切り替えることにより実行される。なお、撮影モード設定スイッチ66は、本発明でいう撮影モード設定手段の一構成例に対応する。
【0028】
70は各種ボタンやタッチパネル等からなる操作部である。操作部70には、メニューボタン、セットボタン、マクロボタン、マルチ画面再生改ページボタン、フラッシュ設定ボタン、単写/連写/セルフタイマー切り替えボタン等が含まれる。また、メニュー移動+(プラス)ボタン、メニュー移動−(マイナス)ボタン、再生画像移動+(プラス)ボタン、再生画像−(マイナス)ボタン、撮影画質選択ボタン、露出補正ボタン、日付/時間設定ボタン等も含まれる。
【0029】
80は電源制御手段であり、電池検出回路、DC−DCコンバータ、通電するブロックを切り替えるスイッチ回路等により構成される。電源制御手段80は、電池の装着の有無、電池の種類、電池残量の検出を行い、検出結果及びシステム制御回路50の指示に基づいてDC−DCコンバータを制御し、必要な電圧を必要な期間、記録媒体を含む各部へ供給する。
【0030】
82、84はコネクタであり、86はアルカリ電池やリチウム電池等の一次電池やNiCd電池やNiMH電池、Li電池等の二次電池、ACアダプター等からなる電源である。
【0031】
90、94はメモリカードやハードディスク等の記録媒体とのインタフェースであり、92、96はメモリカードやハードディスク等の記録媒体と接続を行うコネクタである。98は記録媒体着脱検知手段であり、コネクタ92及び/又は96に記録媒体200及び/又は210が装着されているか否かを検知する。
【0032】
200はメモリカードやハードディスク等の記録媒体である。記録媒体200は、半導体メモリや磁気ディスク等から構成される記録部202、画像処理装置100とのインタフェース204、及び画像処理装置100と接続を行うコネクタ206を備えている。210はメモリカードやハードディスク等の記録媒体である。記録媒体210は、半導体メモリや磁気ディスク等から構成される記録部212、画像処理装置100とのインタフェース214、及び画像処理装置100と接続を行うコネクタ216を備えている。
【0033】
なお、本実施の形態では記録媒体200等を取り付けるインタフェース及びコネクタを2系統持つものとして説明しているが、記録媒体を取り付けるインタフェース及びコネクタは、単数或いは複数、いずれの系統数を備える構成としても構わない。また、異なる規格のインタフェース及びコネクタを組み合わせて備える構成としても構わない。インタフェース及びコネクタとしては、例えばPCMCIAカードやCF(コンパクトフラッシュ(登録商標))カードの規格に準拠したものを用いて構成して構わない。
【0034】
インタフェース90及び94、そしてコネクタ92及び96をPCMCIAカードやCFカード等の規格に準拠したものを用いて構成した場合、LANカードやモデムカードを接続可能で、他のコンピュータ等とのデータの転送が可能となる。なお、LANカードやモデムカードの他に、USBカード、IEEE1394カード、P1284カード、SCSIカード、PHSの通信カード等の各種通信カードも接続する可能である。この場合も、他のコンピュータやプリンタ等の周辺機器との間で画像データや画像データに付属した管理情報を転送し合うことができる。
【0035】
102は保護手段であり、画像処理装置100の撮影レンズ10を含む撮像部を覆うことにより、撮像部の汚れや破損を防止するバリアである。104は光学ファインダーであり、画像表示部28による電子ファインダー機能を使用すること無しに、光学ファインダー104のみを用いて撮影を行うことを可能とする。なお、光学ファインダー104内には、表示部54の一部の機能、例えば、合焦表示、手振れ警告表示、フラッシュ充電表示、シャッタースピード表示、絞り値表示、露出補正表示等が設置されている。
【0036】
110は通信手段であり、RS232C、USB、IEEE1394、P1284、SCSI、モデム、LAN、無線通信等の各種通信機能を有する。112は通信手段110により画像処理装置100を他の機器と接続するコネクタ或いは無線通信の場合はアンテナである。
【0037】
<画像処理装置の動作>
次に画像処理装置100の動作を説明する。図2及び図3は画像処理装置100の主ルーチンを説明するフローチャートである。以下、図2及び図3を用いて、画像処理装置100の動作を説明する。
【0038】
(主ルーチン)
電池交換等の電源投入により処理は開始され、まずステップS101においてシステム制御回路50は、フラグや制御変数等を初期化し、続いてステップS102において画像表示部28の画像表示をOFF状態に初期設定する。
【0039】
次にステップS103において、システム制御回路50は、モードダイアル60の設定位置を判断する。
【0040】
ステップS103でモードダイアル60が電源OFFに設定されていたならば、システム制御回路50はステップS105に進み終了処理を行う。終了処理には、次のような処理が含まれる。各表示部の表示を終了状態に変更する。保護手段102のバリアを閉じて撮像部を保護する。フラグや制御変数等を含む必要なパラメータや設定値、設定モードを不揮発性メモリ56に記録する。電源制御手段80により画像表示部28を含む画像処理装置100各部の不要な電源を遮断する。このような所定の終了処理を行った後は、システム制御回路50は、ステップS103に戻る。
【0041】
ステップS103でモードダイアル60が撮影モードに設定されていたならば、システム制御回路50はステップS106に進む。また、モードダイアル60がその他のモードに設定されていたならば、システム制御回路50はステップS104に進み、選択されたモードに応じた処理を実行し、処理を終えたならばステップS103に戻る。
【0042】
ステップS103で撮影モードが設定されていた場合のステップS106において、システム制御回路50は、電源制御手段80により電池等により構成される電源86の残容量や動作情況が画像処理装置100の動作に問題があるか否かを判断する。ここで問題があるならば、システム制御回路50はステップS108に進み、表示部54を用いて画像や音声により所定の警告表示を行った後、ステップS103に戻る。また、電源86に問題が無いならば、システム制御回路50はステップS107に進む。
【0043】
ステップS107においてシステム制御回路50は、記録媒体200或いは210の動作状態が画像処理装置100の動作、特に記録媒体に対する画像データの記録再生動作に問題があるか否かを判断する。ここで問題があるならば、システム制御回路50はステップS108に進み、表示部54を用いて画像や音声により所定の警告表示を行った後、ステップS103に戻る。また、記録媒体200或いは210の動作状態に問題が無いならば、システム制御回路50はステップS109に進む。
【0044】
ステップS109においてシステム制御回路50は、表示部54を用いて画像や音声により画像処理装置100の各種設定状態の表示を行う。なお、画像表示部28の画像表示がONであったならば、画像表示部28も用いて画像や音声により画像処理装置100の各種設定状態の表示を行う。ステップS109の処理後システム制御回路50は、ステップS116に進む。
【0045】
ステップS116において、システム制御回路50は、撮像した画像データを逐次表示するスルー表示状態に設定する。スルー表示状態においては、撮像素子14、A/D変換器16、画像処理回路20、メモリ制御回路22を介して、画像表示メモリ24に逐次書き込まれたデータを、メモリ制御回路22、D/A変換器26を介して画像表示部28により逐次表示する。これにより、電子ファインダー機能を実現する。ステップS116の処理後、システム制御回路50はステップS119(図3を参照のこと)に進む。
【0046】
次に図3に示すステップS119においてシステム制御回路50は、シャッタースイッチSW1(62)が押されたか否かを判定する。該スイッチが押されていない場合はステップS103に戻る。また、該スイッチが押されたならば、ステップS122に進む。
【0047】
ステップS122において、システム制御回路50は、測距処理を行って撮影レンズ10の焦点を被写体に合わせ、測光処理を行って絞り値及びシャッター時間を決定する。測光処理においては、必要であればフラッシュの設定も行う。この測距・測光処理(ステップS122)の詳細は図4を用いて後述する。
【0048】
測距・測光処理(ステップS122)を終えたならば、システム制御回路50は、一旦、画像表示部28をステップS116と同様のスルー表示状態とし、ステップS125に進む。
【0049】
ステップS125においてシステム制御回路50は、シャッタースイッチSW2(64)が押されたか否かを判定する。該スイッチが押されていない場合は、ステップS126に進み、シャッタースイッチSW1(62)が押されているか否かを判定する。ステップS126で押されていない場合は、システム制御回路50はステップS103に戻る。一方、ステップS125でシャッタースイッチSW2(64)が押されたならば、システム制御回路50は、ステップS127に進む。
【0050】
ステップS127においてシステム制御回路50は、撮影モード(通常撮影モード又は画素加算撮影モード)の設定状態を確認して、メモリ配置・量子化ビット数を決定する。ここで決定するメモリ配置・量子化ビット数についての詳細は図8、9等を用いて後述する。メモリ配置切り替え処理を終えたならば、システム制御回路50はステップS129に進む。
【0051】
ステップS129においてシステム制御回路50は、撮影処理を行う。具体的には、次のような処理を行う。撮像素子14、A/D変換器16、画像処理回路20、メモリ制御回路22を介して、或いはA/D変換器から直接メモリ制御回路22を介して、撮影した画像データをメモリ30に書き込む露光処理を行う。メモリ制御回路22、必要に応じて画像処理回路20を用いて、メモリ30に書き込まれた画像データを読み出して各種処理を行う現像処理を行う。このような撮影処理(ステップS129)の詳細は図5を用いて後述する。撮影処理(ステップS129)を終えたならば、システム制御回路50はステップS134に進む。
【0052】
ステップS134においてシステム制御回路50は、記録処理を行う。具体的には、次のような処理を行う。メモリ30に書き込まれた撮影画像データを読み出す。メモリ制御回路22そして必要に応じて画像処理回路20を用いて各種画像処理を、また圧縮・伸長回路32を用いて、設定したモードに応じた画像圧縮処理を行う。そして記録媒体200或いは210へ画像データの書き込みを行う。この記録処理(ステップS134)の詳細は図6を用いて後述する。記録処理(ステップS134)を終えたならば、システム制御回路50はステップS135に進む。
【0053】
ステップS135においてシステム制御回路50は、シャッタースイッチSW2(64)が押されているか否かを判定する。押されていない場合はステップS103に進む。一方、押されていたならばステップS136に進み、システム制御回路50は連写フラグが設定されているか否かを判定する。ここで連写フラグが設定されていた場合はステップS129に進み、設定されていない場合はステップS135に進む。
【0054】
(測距・測光処理)
図4は、図3のステップS122における測距・測光処理の詳細を説明するフローチャートである。以下、当該処理について説明する。
【0055】
ステップS201においてシステム制御回路50は、撮像素子14から電荷信号を読み出し、A/D変換器16を介して画像処理回路20に撮影画像データを逐次読み込む。この逐次読み込まれた画像データを用いて、画像処理回路20はTTL方式のAE処理、EF処理、AF処理に用いる所定の演算を行う。なお、ここでの各処理は、撮影した全画素数のうちの必要に応じた特定の部分を必要個所分切り取って抽出し、演算に用いている。これにより、TTL方式のAE、EF、AWB、AFの各処理において、中央重点モード、平均モード、評価モードの各モード等の異なるモード毎に最適な演算を行うことが可能となる。
【0056】
次にステップS202においてシステム制御回路50は、画像処理回路20での演算結果を用いて、露出(AE)が適正かどうかを判断する。適正でないと判断した場合は、システム制御回路50はステップS203に進み、露光制御手段40を用いてAE制御を行う。
【0057】
次にステップS204においてシステム制御回路50は、AE制御で得られた測定データを用いて、フラッシュが必要か否かを判断する。フラッシュが必要ならば、システム制御回路50はステップS205に進み、フラッシュフラグをセットし、フラッシュ48を充電し、ステップS201に戻る。また、ステップS204でフラッシュを不要と判断した場合は、ステップS201に戻る。
【0058】
また、ステップS202で露出(AE)が適正と判断したならば、システム制御回路50は、ステップS206に進む。この際、測定データ及び/又は設定パラメータをシステム制御回路50の内部メモリ或いはメモリ52に記憶する。
【0059】
ステップS206においてシステム制御回路50は、画像処理回路20での演算結果及びAE制御で得られた測定データを用いて、ホワイトバランス(AWB)が適正がどうかを判断する。ここで適正でないと判断した場合、システム制御回路50はステップS207に進み、画像処理回路20を用いて色処理のパラメータを調節してAWB制御を行って、その後ステップS201に戻る。ホワイトバランス(AWB)を適正と判断した場合、システム制御回路50はステップS208に進み、測定データ及び/又は設定パラメータをシステム制御回路50の内部メモリ或いはメモリ52に記憶しステップS208に進む。
【0060】
ステップS208においてシステム制御回路50は、AE制御及びAWB制御で得られた測定データを用いて、測距(AF)が合焦となったかどうかを判断する。測距が合焦と判断できない場合、システム制御回路50はステップS209に進み、測距制御手段42を用いてAF制御を行って、その後ステップS201に戻る。一方、測距が合焦と判断した場合、システム制御回路50は、測定データ及び/又は設定パラメータをシステム制御回路50の内部メモリ或いはメモリ52に記憶し、測距・測光処理を終了する。
【0061】
(撮影処理)
図5は、図3のステップS129における撮影処理の詳細を説明するフローチャートを示す。以下、当該処理について説明する。
【0062】
ステップS301においてシステム制御回路50は、システム制御回路50の内部メモリ或いはメモリ52に記憶される測光データに従い、露光制御手段40によって、絞り機能を有するシャッター12を絞り値に応じて開放する。続いてステップS302において、システム制御回路50は、撮像素子14に対する露光を開始する。
【0063】
次にステップS303においてシステム制御回路50は、フラッシュフラグによりフラッシュ48が必要か否かを判断する。ここでフラッシュ48が必要な場合はステップS304においてシステム制御回路50は、フラッシュを発光させ、その後ステップS305に進む。また、フラッシュ48が不要な場合、システム制御回路50は、そのままステップS305に進む。
【0064】
ステップS305においてシステム制御回路50は、測光データに従って撮像素子14の露光終了を判断する。ここで終了と判断した場合、システム制御回路50はステップS306に進み、シャッター12を閉じて、撮像素子14から電荷信号を読み出し、ステップS307に進む。
【0065】
ステップS307において、システム制御回路50は、撮影モードの設定状態を調べ、撮影モードが画素加算撮影モード又は通常撮影モードのいずれかに設定されているかを確認する。画素加算撮影モードが設定されていることを確認したならばステップS310に進み、設定されていない場合(通常撮影モードの設定の場合)はステップS312に進む。
【0066】
ステップS310においてシステム制御回路50は、上記ステップS127で決定したメモリ配置及び量子化ビット数に従い、詳細は後述するが通常撮影モードよりも多い量子化ビット数で、画像データをパッキング(パッキング処理)せずにメモリに書き込む。続いてステップS311においてシステム制御回路50は、画素加算処理を行う。ステップS311の画素加算処理については、図10を用いて後述する。なお、ステップS310の処理は、本発明でいうパッキング手段の一処理例に対応する。
【0067】
またステップS312においてシステム制御回路50は、上記ステップS127で決定したメモリ配置及び量子化ビット数に従い、通常どおりの量子化ビット数で、画像データをパッキング(パッキング処理)してメモリに書き込む。
【0068】
ステップS311又はステップS312の処理を終えたならば、ステップS313においてシステム制御回路50は、設定された撮影モードに応じて、色処理を順次行った後、メモリ30に処理を終えた画像データを書き込む。一連の処理を終えたならば、撮影処理を終了する。
【0069】
(記録処理)
図6は、図3のステップS134における記録処理の詳細を説明するフローチャートである。以下、当該処理について説明する。
【0070】
ステップS401においてシステム制御回路50は、メモリ制御回路22を用いて、メモリ30に書き込まれた画像データを読み出して、設定したモード(圧縮撮影モード又は非圧縮撮影モード)に応じて画像圧縮処理を圧縮・伸長回路32により行う。
【0071】
次にステップS402においてシステム制御回路50は、前記ステップS310やS312で処理した際の画像データの量子化ビット数を画像ファイルのヘッダに追加して、記録しておく。
【0072】
次にステップS403においてシステム制御回路50は、画像ファイル(圧縮後のデータや圧縮しない場合は非圧縮データ、本発明でいう記録用画像データに対応する)をメモリ30におけるファイルバッファにコピーする。
【0073】
次にステップS404においてシステム制御回路50は、インタフェース90或いは94、コネクタ92或いは96を介して、メモリカードやコンパクトフラッシュカード等の記録媒体200或いは210へ画像データの書き込みを行う。記録媒体200等への書き込みが終わったならば、記録処理を終了する。
【0074】
なお、以上の処理においては、画像ファイルに量子化ビット数を書き込み記録するようにしている。これにより、非圧縮撮影モードで撮影した場合に、その後に画像処理を行うシステムが画像を読み出す際の量子化ビット数を画像ファイルから確認して、画像処理を行うことが可能となる。
【0075】
また、以上の処理においては、バッファ中には撮影毎に画像ファイルをメモリ30におけるファイルバッファに順次コピーしていくので、記録媒体200の記録速度が遅い場合にはメモリ30における画像バッファが空くまで時間がかかることがある。そのためステップS403で画像データをファイルバッファにコピーした際には、画像バッファの残容量をシステム制御回路50が確認して、表示部54に残容量がどの程度残っているかを図7のように表示(バッファ残容量表示701)するようにする。なお、この処理は本発明でいう表示制御手段の一処理例に対応する。
【0076】
<パッキングの有無によるメモリ配置>
次に図8はステップS127で決定するメモリ配置・量子化ビット数を説明する図あり、画像データをパッキングする場合(ステップS312)とパッキングしない場合(ステップS311)とで変更するメモリ配置・量子化ビット数の一例を説明する図である。
【0077】
図8(a)は、パッキングする場合のメモリ配置を示しており、メモリ境界が16ビット(1ワード)で示され、1画素あたりの量子化ビット数は10ビットになっている。ここでは、0画素目のp0はアドレス「0x00」の上位10ビットに配置して、1画素目のp1はアドレス「0x00」の下位6ビットと、アドレス「0x02」の上位4ビットに配置している。2画素目のp2はアドレス「0x02」のビット2〜12の10ビットに配置して、3画素目のp3はアドレス「0x00」の下位2ビットとアドレス「0x04」の上位8ビットに配置している。4画素目p4から7画素目のp7も図のようにパッキングされ、図中で示すように無駄のないメモリ配置を行っている。
【0078】
図8(b)は、パッキングしない場合のメモリ配置を示しており、1ワードに画像データの1画素あたりのデータを書き込むようにし、更に1画素あたりの量子化ビット数を10ビットから14ビットとし、パッキングする場合(通常撮影)よりも増やしている。このようにすることで、画素加算時に1画素あたりのレベルが小さくなり階調低下を招くことなく、加算による感度アップを実現することができる。また下位2ビットには「0」を入れてある。これは、図10で後述する画素加算が4画素加算なので、4画素加算したときにオーバーフローしないよう、下位2ビットに「0」を埋めるようにしている。
【0079】
図9は、図8のパッキングする場合としない場合とでメモリ配置を変えた場合のメモリ30のバッファの状況を示す図である。本実施の形態において、メモリ30は、システム制御回路50の作業領域、画像データを一時書き込みする書き込み領域(画像バッファ)、記録媒体200等にデータを記録する際に一時書き込みする領域(ファイルバッファ)として用いられる。そして、メモリ30は、通常撮影モードでは、本図に参照されるように画像バッファ901をファイルバッファ902よりも小さくとるようにする。一方、画素加算撮影モードには、画像バッファ903を通常撮影時より大きく取り、それに伴いファイルバッファ904を小さくするようにしている。これは画素加算撮影モードはパッキングを行わないためであるが、画素加算時には記録画素数が少なくなるので、画像ファイルのファイルサイズも小さくなり、ファイルバッファが小さくなっても問題はない。
【0080】
<画素加算処理>
次に図10は、図5のステップS311の画素加算処理の加算方法を説明するための図である。画素加算は図10に参照されるように近傍の同色画素同士で加算を行うことでなされ、本図では4画素加算の様子を説明する。なお、この例において撮像素子14は、ベイヤー型の原色フィルタを用いている。
【0081】
本図において左角に位置する緑フィルタに対応する「Ga00」の画素を例にとると、「Ga00」に書き込まれる値は、「Ga00」の出力に、「Ga01」の出力と、「Ga02」の出力と、「Ga03」の出力とを加算した値となる。即ち、Ga00=Ga00+Ga01+Ga02+Ga03である。
また、「Ga00」の隣に位置する赤フィルタに対応する「R00」の画素を例にとると、「R00」に書き込まれる値は、「R00」の出力に、「R01」の出力と、「R11」の出力と、「R10」の出力とを加算した値となる。即ち、R00=R00+R01+R11+R10である。
また、「Ga00」の下に位置する青フィルタに対応する「B00」の画素を例にとると、「B00」に書き込まれる値は、「B00」の出力に、「B01」の出力と、「B11」の出力と、「B10」の出力とを加算した値となる。即ち、B00=B00+B01+B11+B10である。
また、「Ga00」の斜方に位置するもう一つの緑フィルタに対応する「Gb00」の画素を例にとると、「Gb00」に書き込まれる値は、「Gb00」の出力に、「Gb01」の出力と、「Gb11」の出力と、「Gb10」の出力とを加算した値となる。即ち、Gb00=Gb00+Gb01+Gb11+Gb10である。
【0082】
このように、各画素において近傍の他の画素の加算を行うことで、本実施の形態に係る画素加算処理は行われる。このような画素加算処理をハードウェア上で行う場合の流れを上記画素「Ga00」を例にとり、図11を参照して説明する。
【0083】
まず図11(a)では、「Ga00」と「Ga01」をDMA(Direct Mermory Access)転送で読み出し、加算回路を通した加算結果を、DMAで「Ga00」に書き戻す。この時点では2画素加算になる。
次に図11(b)では、上記で書き戻した「Ga00」と「Ga10」をDMA転送で読み出し、加算回路を通した加算結果を、DMAで「Ga00」に書き戻す。この時点では3画素加算になる。
次に図11(c)では、上記で更に書き戻した「Ga00」と「Ga11」をDMA転送で読み出し、加算回路を通した加算結果を、DMAで「Ga00」に書き戻す。そして最終的に4画素加算の画素を生成できる。
【0084】
即ち、本実施の形態では、画像データをパッキングしないことで、上記のような画素加算処理をハードウェア上で高速に行うことができる。つまり画像データがパッキングされた画像データでは、画素加算しようとするデータをメモリ境界をまたいで読み出さなければならないため、所望のデータを高速に読み出すことができない場合がある。一方、本実施の形態では、パッキングせずに各画素ごとに1ワードを割り当てているため、メモリ境界をまたいで読み出すことはない。そのため、高速で所望のデータを読み出すことができ、画素の加算及び画像の生成を高速にできる。なお、本実施の形態では、画素加算を、画素加算の対象となる画素に対して3つの所定の位置にある画素を加算するようにして行っているが、加算する画像及びその位置は、上記説明に限定されない。また、画素加算を行った後の画像データについてはパッキング処理して書き込むようにしてもよい。
【0085】
以上、本実施の形態では、通常撮影モードでは画像データをパッキングしてメモリに書き込み、画素加算撮影モードでは画像データをパッキングせずに、即ちメモリ境界をまたがらないようにメモリに書き込むようにした。これにより、画素加算において、メモリ境界をまたいで画素加算に必要なデータを読み出すことがないため、高速に画素加算処理を行うことができる。また、画素加算時には、画像データの1画素あたりの量子化ビット数を通常撮影時の量子化ビット数よりも増やしている。このようにすることで、画素加算時に1画素あたりのレベルが小さくなり階調低下を招くことなく、加算による感度アップ(画質向上)を実現することができる。また、また量子化ビット数における下位ビットには空領域、即ち「0」を入れておくことで画素加算したときにオーバーフローしないようにすることができる。また、画素加算撮影モードには画像データをパッキングせずに、即ちメモリ境界をまたがらないようにメモリに書き込む場合、ファイルバッファが小さくことになるが、画素加算時には記録画素数が少なくなる。そのため、画像ファイルのファイルサイズも小さくなり、ファイルバッファが小さくなっても問題はない。
【0086】
また本実施の形態では、画像ファイルに量子化ビット数を書き込むようにしている。これにより、非圧縮撮影モードで撮影した場合に、その後に画像処理を行うシステムが画像データを読み出す際の量子化ビット数を画像ファイルから確認して、画像処理を行うことが可能となる。
【0087】
また本実施の形態では、画像データをファイルバッファにコピーした際に、画像バッファの残容量をシステム制御回路50が確認して、表示部54に、残容量がどの程度残っているかを表示するようにしている。これにより、ユーザは撮影モードによりファイルバッファ量が異なることを常に確認できる。
【0088】
(第2の実施の形態)
次に、本発明の第2の実施の形態について説明する。本実施の形態では、画素加算処理を第1の実施の形態とは異なるものとする。第1の実施の形態では、画素加算モードを選択した場合にパッキングせずに画像データをメモリに書き込んでいたが、本実施の形態では、パッキングしてメモリに書き込む。故に、画像を置くバッファメモリのサイズが変わらない或いは抑制できるため、ファイルバッファのサイズを変更或いは大きく変更する必要はない。なお、画像処理装置の構成等は第1の実施の形態と同様であるため、画素加算処理以外については説明を省略する。
【0089】
図12〜図14を用いて、本実施の形態に係る画素加算処理について説明する。
【0090】
図12は、パッキングしてメモリに置かれた画像データを示しており、1画素あたり10bitで量子化された画像データを示している。図12に示す画像データでは、各画素データが撮像素子上のベイヤー型の原色フィルタに対応して連続的にメモリにアライメントされている。また、図12の紙面左端に配置される画素データは、画像の一端側に並ぶ(つまり、画像を正面視した場合に左端に並ぶ)画素に対応している。また、図12に示す画像データでは、少なくとも紙面左端に配置される画素データがメモリの1ワードの読み出し開始位置(アドレスで指定される始めのビット)から配置されるようになっている。
【0091】
以下、図12に示した画像データのR画素(「R00」,「R01」,「R10」,「R11」)に着目して、画素加算処理の説明を行う。なお、「R00」,「R01」,「R10」,「R11」の配置関係は、「R00」と「R01」及び「R10」と「R11」が画像の水平方向において隣り合う関係である。また、「R00」と「R10」及び「R01」と「R11」が画像の垂直方向において隣り合う関係である。また、「R00」と「R10」は、メモリの1ワードの読み出し開始位置から配置されるようになっており、メモリアドレスを選択して特定できるようになっている。
【0092】
まず垂直方向の画素加算処理を行うため、メモリから「R00」の画素を先頭にして水平方向に沿う画素データをライン単位で読み出し、それと同時に加算する画素である「R10」の画素を先頭にして水平方向に沿う画素データをライン単位で読み出す。ここで本実施の形態では、「R00」及び「R10」の画素データのメモリの配置位置が、1ワードの開始位置から配置されるようになっており、ビット位置が一致する関係になっている。また、「R00」に続く「Ga00」及び「Ga10」等は同じ態様でパッキングされているため、ビット位置が一致する関係になっている。
【0093】
そして、「R00」と「R10」とで、垂直方向における2画素加算処理を行い、加算結果を、図12の「垂直加算↓」と書かれた下に書かれているようにパッキングせずに、「R00+R10」の画素データとしてメモリに書き込む。すなわち、16ビット(1ワード)の中に量子化ビット数10ビットの画素データを書き込む。そして、このような垂直方向2画素の加算を、読み出したライン上に並ぶ画素単位で順次行っていく。ここで順次読み出された画素データはビット位置が対応しており、同一のビット長を有しているため、容易に2画素加算がなされる。
【0094】
この垂直加算が画像データの画素の水平方向に伸びる全ラインに対して行われた後に、今度は水平方向の画素加算を行う。ここでは、同色の画素を加算するために、「R00+R10」と「R01+R11」の画素データを同時に読み出して、図10の「水平加算↓」と書かれた下に書かれているように、加算した結果をメモリにパッキングして書き戻す。これも先ほどのように全画素に対して行うことで、水平方向において隣り合う2画素の加算を行うことができ、結果として4画素加算がなされる。また。この際は、画素データはパッキングされていないため、メモリ境界のメモリアドレス(読み出し開始位置)を基に所望の画素データを画素ごとに容易に読み出すことができる。
【0095】
このようにして本実施の形態では、水平・垂直方向に合計で4画素の加算が行われることになる。最後にメモリに書き込むときにパッキングしているのは、メモリの読み出し効率を上げるためで、後の現像処理を高速に行うことができるからである。なお、図12において示した矢印は、画素ごとの垂直加算、水平加算の流れを示している。
【0096】
図13は、図12で説明した画素加算処理のデータフローを示した図である。最初に垂直方向の加算のため、パッキングされた「R00」と「R10」を含むライン単位の画素データをDMA転送で読み出して加算し、加算後パッキングせずにメモリに書き込む(「R00+R10」;2画素加算)。同様にパッキングされた「R10」と「R11」も加算して、パッキングせずにメモリに書き込む(「R01+R11」;2画素加算)。
【0097】
次に水平方向の加算のため、パッキングされていない「R00+R10」と「R01+R11」をメモリからDMA転送で読み出して、加算した結果「R00+R10+R01+R11」をパッキングしてメモリに書き込む。このようにして、画像の水平方向において順次読み出された画素データを加算して、加算した後はパッキングしてメモリに書き込む。
【0098】
図14は、画像バッファのメモリ配置を示した図である。ここでは、10bitで量子化された画像データを例としている。撮影された画像データはパッキングされてメモリに書き込まれ、まず垂直2画素加算をしたのでサイズが1/2になるが、パッキングせずに画像を置くので16/10のサイズになり、合わせて、(1/2)×(16/10)=0.8倍の画像サイズとなる。これは、元々の画像サイズより小さくなるため、画像バッファを通常より多く取る必要はない。
【0099】
さらに水平2画素加算を行うことで1/2とされ、今回はパッキングするので10/16とされるので、さらに、(1/2)×(10/16)=0.3125倍の画像サイズとなる。そのため、水平・垂直合わせると、0.8×0.3125=0.25倍の画像サイズとなる。
【0100】
以上のように本実施の形態では、画素加算モードを選択された場合に、撮影した画像の画像データをパッキングしてメモリに書き込むが、パッキングされた画像データを所定の手順で読み出して、画素の加算を行うようにしている。すなわち、まず、垂直方向の画素の加算を行うために、加算を行う垂直方向に並ぶ同色画素を画像の水平方向に沿ったライン単位で順次読み出して加算を行い、加算した結果を画素ごとにパッキングせずにメモリに書き込む。次に水平方向の画素の加算を行うために、パッキングせずにメモリに書き込まれた加算された同色画素を順次読み出して加算を行い、加算した結果をパッキングしてメモリに書き込む。
このような構成により、本実施の形態では、撮影された画像データは当初パッキングされてバッファメモリに置かれるため、バッファメモリのサイズが変わらない或いは抑制でき、ファイルバッファのサイズを変更或いは大きく変更する必要がない。そしてパッキングされた画像データにおいて画像の水平方向に沿ったライン単位で画素を読み出し、垂直方向に並ぶ同色画素を順次加算するため、パッキングされた状態であっても容易に画素加算を行うことができる。この処理は、DMA転送で行うことができるため回路等の追加の必要がない。
【0101】
なお、本発明を実現するために、上述した実施形態の機能を実現するソフトウェアのプログラムコード(コンピュータプログラム)を記録した記憶媒体を用いても良い。この場合には記憶媒体をシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU)が記憶媒体に格納されたプログラムコードを読み出し実行することによって本発明の目的が達成される。
【0102】
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施形態の機能を実現することになり、プログラムコード自体及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【0103】
プログラムコードを供給するための記憶媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、CD−R、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。
【0104】
また、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているOS(基本システム或いはオペレーティングシステム)等が実際の処理の一部又は全部を行う場合も含まれることは言うまでもない。
【0105】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれてもよい。この場合には、書き込まれたプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部又は全部を行ってもよい。
【符号の説明】
【0106】
14 撮像素子
22 メモリ制御回路
24 画像表示メモリ
28 画像表示部
30 メモリ
52 メモリ
66 撮影モード設定スイッチ
70 操作部
100 画像処理装置
200 記録媒体
210 記録媒体部
【技術分野】
【0001】
本発明は、撮影により得られた静止画や動画像のデータを記録する画像処理装置、方法、撮像装置及びプログラムに関する。
【背景技術】
【0002】
近年、家庭用ビデオカメラやデジタルスチルカメラ等の撮像機器が一般に普及しており、静止画・動画を記録・再生する機能を有している。これらのカメラは、撮影時に感度設定を行う機能を有しており、撮影シーンに応じて感度設定を行うことで、ユーザの望むような画像を撮影することができる。
【0003】
この感度設定は撮像手段のゲイン設定を調整することで実現していることが多いが、ゲインを必要以上に上げてしまうと画像にランダムノイズが発生してしまい、画像の品質が劣化してしまうことがある。それに対して、ゲインを上げずに感度を高める方法としては、撮影後に画素の加算を行って感度を高める方法が特許文献1に開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2000−308072号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献1に記載された方法では、専用の画像処理回路を用意しなくてはならず、コストアップを招いてしまう。またソフトウェアにより画素加算を実行する方式もあるが、通常画像データはパッキング回路によってパッキングして画像バッファに書き込まれるため、画素加算を実行する際にパッキングの解除を行ってやる必要があり、処理速度の大幅な低下を招いてしまう。
【0006】
そこで本発明では、追加の回路等を必要とせず高速に画素加算処理を行うことができるようにすることを目的とする。
【課題を解決するための手段】
【0007】
本発明の画像処理装置は、撮影により得られた画像データを記録媒体に記録する画像処理装置であって、撮影モードとして通常撮影モードが設定された場合に画像データをパッキング処理してメモリに書き込み、画素加算撮影モードが設定された場合に画像データをパッキング処理せずにメモリに書き込むパッキング手段と、前記パッキング処理せずにメモリに書き込んだ画像データに対して画素加算処理を行う画素加算手段とを有することを特徴とする。
また、本発明の撮像装置は、上記に記載の画像処理装置と、光学像を電気信号に変換する撮像手段と、撮影モードとして前記通常撮影モード又は前記画素加算撮影モードを設定する撮影モード設定手段とを備えたことを特徴とする。
また、本発明の画像処理方法は、撮影により得られた画像データを記録媒体に記録する画像処理方法であって、撮影モードとして通常撮影モードが設定された場合に画像データをパッキング処理してメモリに書き込み、画素加算撮影モードが設定された場合に画像データをパッキング処理せずにメモリに書き込むステップと、前記パッキング処理せずにメモリに書き込まれた画像データに対して画素加算処理を行うステップとを有することを特徴とする。
また、本発明のプログラムは、撮影により得られた画像データを記録媒体に記録する画像処理をコンピュータに実行させるためのプログラムであって、撮影モードとして通常撮影モードが設定された場合に画像データをパッキング処理してメモリに書き込み、画素加算撮影モードが設定された場合に画像データをパッキング処理せずにメモリに書き込むステップと、前記パッキング処理せずにメモリに書き込まれた画像データに対して画素加算処理を行うステップとをコンピュータに実行させるためのプログラムである。
また、本発明の他の画像処理装置は、撮影により得られた画像データを記録媒体に記録する画像処理装置であって、画像データをパッキング処理してメモリに書き込むパッキング手段を有し、撮影モードとして画素加算撮影モードが選択された場合、まず前記撮影により得られた前記画像データを前記パッキング手段にてパッキング処理してメモリに書き込み、次に前記メモリに書き込まれた画像データについての画素を、画像の水平方向に沿ったライン単位で読み出し、垂直方向の同色画素を加算して、その結果を前記パッキング手段を使用せずに前記メモリに書き込み、次に前記メモリからパッキング処理されていない前記垂直方向において同色画素が加算された画像データの画素を画素ごとに読み出し、水平方向の同色画素を加算して、その結果を前記メモリに書き込むことを特徴とする。
また、本発明の他の画像処理方法は、撮影により得られた画像データを記録媒体に記録する画像処理方法であって、撮影モードとして画素加算撮影モードが選択された場合、前記撮影により得られた前記画像データをパッキング処理してメモリに書き込むステップと、前記メモリに書き込まれた画像データについての画素を、画像の水平方向に沿ったライン単位で読み出し、垂直方向の同色画素を加算して、その結果をパッキング処理せずに前記メモリに書き込むステップと、前記メモリからパッキング処理されていない前記垂直方向において同色画素が加算された画像データの画素を画素ごとに読み出し、水平方向の同色画素を加算して、その結果を前記メモリに書き込むステップとを有することを特徴とする。
また、本発明の他のプログラムは、撮影により得られた画像データを記録媒体に記録する画像処理をコンピュータに実行させるためのプログラムであって、撮影モードとして画素加算撮影モードが選択された場合、前記撮影により得られた前記画像データをパッキング処理してメモリに書き込むステップと、前記メモリに書き込まれた画像データについての画素を、画像の水平方向に沿ったライン単位で読み出し、垂直方向の同色画素を加算して、その結果をパッキング処理せずに前記メモリに書き込むステップと、前記メモリからパッキング処理されていない前記垂直方向において同色画素が加算された画像データの画素を画素ごとに読み出し、水平方向の同色画素を加算して、その結果を前記メモリに書き込むステップとをコンピュータに実行させるためのプログラムである。
【発明の効果】
【0008】
本発明によれば、追加の回路等を必要とせずに高速に画素加算処理を行うことが可能となる。
【図面の簡単な説明】
【0009】
【図1】本発明の実施の形態に係る画像処理装置の構成を示すブロック図である。
【図2】本発明の実施の形態に係る画像処理装置の主ルーチンを説明するフローチャートである。
【図3】本発明の実施の形態に係る画像処理装置の主ルーチンを説明するフローチャートである。
【図4】本発明の実施の形態に係る画像処理装置の測距・測光処理を説明するフローチャートである。
【図5】本発明の実施の形態に係る画像処理装置の撮影処理を説明するフローチャートである。
【図6】本発明の実施の形態に係る画像処理装置の記録処理を説明するフローチャートである。
【図7】本発明の実施の形態に係る画像処理装置において表示するバッファ残容量表示の一例を示す図である。
【図8】画像データをパッキングした場合のメモリ配置をパッキングしない場合のメモリ配置を説明する図である。
【図9】パッキングした場合としない場合とでメモリ配置を変えた場合のバッファの状況を示す図である。
【図10】本発明の第1の実施の形態に係る画像処理装置において行う画素加算処理を説明する図である。
【図11】本発明の第1の実施の形態に係る画像処理装置において行う画素加算処理を説明する図である。
【図12】本発明の第2の実施の形態に係る画像処理装置において行う画素加算処理を説明する図である。
【図13】本発明の第2の実施の形態に係る画像処理装置において行う画素加算処理を説明する図である。
【図14】本発明の第2の実施の形態に係る画像処理装置において行う画素加算処理時のメモリ配置を示した図である。
【発明を実施するための形態】
【0010】
(第1の実施の形態)
以下、図面を参照して本発明の第1の実施の形態を説明する。図1は、本発明の実施の形態に係る画像処理装置、典型的には撮像装置の構成を示す図である。
【0011】
<画像処理装置の構成>
図1において、100は画像処理装置である。10は撮影レンズ、12は絞り機能を備えるシャッター、14は光学像を電気信号に変換する撮像素子、16は撮像素子14のアナログ信号出力をディジタル信号に変換するA/D変換器である。
【0012】
18はタイミング発生回路であり、撮像素子14、A/D変換器16、D/A変換器26にクロック信号や制御信号を供給する。タイミング発生回路18はメモリ制御回路22及びシステム制御回路50により制御される。
【0013】
20は画像処理回路であり、A/D変換器16からのデータ或いはメモリ制御回路22からのデータに対して所定の画素補間処理や色変換処理を行う。画像処理回路20はまた、撮像した画像データを用いて所定の演算処理を行っており、得られた演算結果に基づいてシステム制御回路50が露光制御手段40、測距制御手段42に対して制御を行う。これにより、TTL(スルー・ザ・レンズ)方式のAF(オートフォーカス)処理、AE(自動露出)処理、EF(フラッシュプリ発光)処理が行われる。更に、画像処理回路20は、撮像した画像データを用いて所定の演算処理を行い、得られた演算結果に基づいてTTL方式のAWB(オートホワイトバランス)処理も行っている。
【0014】
22はメモリ制御回路であり、A/D変換器16、タイミング発生回路18、画像処理回路20、画像表示メモリ24、D/A変換器26、メモリ30、圧縮・伸長回路32を制御する。A/D変換器16のデータは、画像処理回路20、メモリ制御回路22を介して、或いは直接メモリ制御回路22を介して、画像表示メモリ24或いはメモリ30に書き込まれる。
【0015】
24は画像表示メモリ、26はD/A変換器、28はTFT LCD等から成る画像表示部であり、画像表示メモリ24に書き込まれた表示用の画像データは、D/A変換器26を介して画像表示部28により表示される。画像表示部28を用いて撮像した画像データを逐次表示すれば、電子ファインダー機能を実現することが可能である。画像表示部28はまた、システム制御回路50の指示により任意に表示をON/OFFすることが可能であり、表示をOFFにした場合には画像処理装置100の電力消費を大幅に低減することができる。
【0016】
30は撮影した静止画像や動画像を格納するためのメモリであり、所定枚数の静止画像や所定時間の動画像を格納するのに十分な記憶量を備えている。これにより、複数枚の静止画像を連続して撮影する連射撮影やパノラマ撮影の場合にも、高速かつ大量の画像書き込みをメモリ30に対して行うことが可能となる。また、メモリ30はシステム制御回路50の作業領域としても使用することが可能である。
【0017】
32は適応離散コサイン変換(ADCT)等により画像データを圧縮伸長する圧縮・伸長回路であり、メモリ30に格納された画像を読み込んで圧縮処理或いは伸長処理を行い、処理を終えたデータをメモリ30に書き込む。
【0018】
40は絞り機能を備えるシャッター12を制御する露光制御手段であり、フラッシュ48と連携することによりフラッシュ調光機能も有するものである。42は撮影レンズ10のフォーカシングを制御する測距制御手段であり、44は撮影レンズ10のズーミングを制御するズーム制御手段である。46はバリアである保護手段102の動作を制御するバリア制御手段である。48はフラッシュであり、AF補助光の投光機能、フラッシュ調光機能も有する。露光制御手段40、測距制御手段42はTTL方式を用いて制御されており、撮像した画像データを画像処理回路20によって演算した演算結果に基づき、システム制御回路50によって制御される。
【0019】
50は画像処理装置100全体を制御するシステム制御回路であり、52はシステム制御回路50の動作用の定数、変数、プログラム等を記憶するメモリである。
【0020】
54は表示部であり、システム制御回路50のプログラムの実行に応じて、文字、画像、音声等を用いて動作状態やメッセージ等を表示したりスピーカー等で音声を発音したりする。表示部54は、画像処理装置100の操作部近辺の視認し易い位置に単数或いは複数個所設置され、例えばLCDやLED、発音素子等の組み合わせにより構成されている。以下、表示部54の詳細説明をする。
【0021】
表示部54は、その一部の機能が光学ファインダー104内に設置されている。表示部54の表示内容のうち、LCD等に表示するものとしては、シングルショット/連写撮影表示、セルフタイマー表示、圧縮率表示、記録画素数表示、記録枚数表示、残撮影可能枚数表示、シャッタースピード表示等がある。また、絞り値表示、露出補正表示、フラッシュ表示、赤目緩和表示、マクロ撮影表示、ブザー設定表示、時計用電池残量表示、電池残量表示、エラー表示、複数桁の数字による情報表示等がある。更には、記録媒体200及び210の着脱状態表示、通信I/F動作表示、日付・時刻表示等がある。
【0022】
また、表示部54の表示内容のうち、光学ファインダー104内に表示するものとしては、合焦表示、手振れ警告表示、フラッシュ充電表示、シャッタースピード表示、絞り値表示、露出補正表示等がある。
【0023】
56は電気的に消去・記録可能な不揮発性メモリであり、例えばEEPROM等が用いられる。
【0024】
60、62、64、66及び70は、システム制御回路50の各種の動作指示を入力するための操作手段であり、スイッチやダイアル、タッチパネル、視線検知によるポインティング、音声認識装置等の単数或いは複数の組み合わせで構成される。ここで、これらの操作手段の具体的な説明を行う。
【0025】
60はモードダイアルスイッチであり、電源オフ、自動撮影モード、撮影モード、パノラマ撮影モード、再生モード、マルチ画面再生・消去モード、PC接続モード等の各機能モードを切り替え設定することができる。
【0026】
62はシャッタースイッチSW1であり、不図示のシャッターボタンの操作途中でONとなり、AF処理、AE処理、AWB処理、EF処理等の動作開始を指示する。64はシャッタースイッチSW2であり、不図示のシャッターボタンの操作完了でONとなり、撮影に係る一連の処理の動作開始を指示する。即ち、まず撮像素子14から読み出した信号をA/D変換器16、メモリ制御回路22を介してメモリ30に画像データを書き込む露光処理を指示する。次に、画像処理回路20やメモリ制御回路22での演算を用いた現像処理を指示する。そして、メモリ30から画像データを読み出し、圧縮・伸長回路32で圧縮を行い、記録媒体200或いは210に画像データを書き込む記録処理を指示する。
【0027】
66は撮影モード(記録モード)設定スイッチであり、本発明の主眼となる処理(画素加算撮影モード)はこれを切り替えることにより実行される。なお、撮影モード設定スイッチ66は、本発明でいう撮影モード設定手段の一構成例に対応する。
【0028】
70は各種ボタンやタッチパネル等からなる操作部である。操作部70には、メニューボタン、セットボタン、マクロボタン、マルチ画面再生改ページボタン、フラッシュ設定ボタン、単写/連写/セルフタイマー切り替えボタン等が含まれる。また、メニュー移動+(プラス)ボタン、メニュー移動−(マイナス)ボタン、再生画像移動+(プラス)ボタン、再生画像−(マイナス)ボタン、撮影画質選択ボタン、露出補正ボタン、日付/時間設定ボタン等も含まれる。
【0029】
80は電源制御手段であり、電池検出回路、DC−DCコンバータ、通電するブロックを切り替えるスイッチ回路等により構成される。電源制御手段80は、電池の装着の有無、電池の種類、電池残量の検出を行い、検出結果及びシステム制御回路50の指示に基づいてDC−DCコンバータを制御し、必要な電圧を必要な期間、記録媒体を含む各部へ供給する。
【0030】
82、84はコネクタであり、86はアルカリ電池やリチウム電池等の一次電池やNiCd電池やNiMH電池、Li電池等の二次電池、ACアダプター等からなる電源である。
【0031】
90、94はメモリカードやハードディスク等の記録媒体とのインタフェースであり、92、96はメモリカードやハードディスク等の記録媒体と接続を行うコネクタである。98は記録媒体着脱検知手段であり、コネクタ92及び/又は96に記録媒体200及び/又は210が装着されているか否かを検知する。
【0032】
200はメモリカードやハードディスク等の記録媒体である。記録媒体200は、半導体メモリや磁気ディスク等から構成される記録部202、画像処理装置100とのインタフェース204、及び画像処理装置100と接続を行うコネクタ206を備えている。210はメモリカードやハードディスク等の記録媒体である。記録媒体210は、半導体メモリや磁気ディスク等から構成される記録部212、画像処理装置100とのインタフェース214、及び画像処理装置100と接続を行うコネクタ216を備えている。
【0033】
なお、本実施の形態では記録媒体200等を取り付けるインタフェース及びコネクタを2系統持つものとして説明しているが、記録媒体を取り付けるインタフェース及びコネクタは、単数或いは複数、いずれの系統数を備える構成としても構わない。また、異なる規格のインタフェース及びコネクタを組み合わせて備える構成としても構わない。インタフェース及びコネクタとしては、例えばPCMCIAカードやCF(コンパクトフラッシュ(登録商標))カードの規格に準拠したものを用いて構成して構わない。
【0034】
インタフェース90及び94、そしてコネクタ92及び96をPCMCIAカードやCFカード等の規格に準拠したものを用いて構成した場合、LANカードやモデムカードを接続可能で、他のコンピュータ等とのデータの転送が可能となる。なお、LANカードやモデムカードの他に、USBカード、IEEE1394カード、P1284カード、SCSIカード、PHSの通信カード等の各種通信カードも接続する可能である。この場合も、他のコンピュータやプリンタ等の周辺機器との間で画像データや画像データに付属した管理情報を転送し合うことができる。
【0035】
102は保護手段であり、画像処理装置100の撮影レンズ10を含む撮像部を覆うことにより、撮像部の汚れや破損を防止するバリアである。104は光学ファインダーであり、画像表示部28による電子ファインダー機能を使用すること無しに、光学ファインダー104のみを用いて撮影を行うことを可能とする。なお、光学ファインダー104内には、表示部54の一部の機能、例えば、合焦表示、手振れ警告表示、フラッシュ充電表示、シャッタースピード表示、絞り値表示、露出補正表示等が設置されている。
【0036】
110は通信手段であり、RS232C、USB、IEEE1394、P1284、SCSI、モデム、LAN、無線通信等の各種通信機能を有する。112は通信手段110により画像処理装置100を他の機器と接続するコネクタ或いは無線通信の場合はアンテナである。
【0037】
<画像処理装置の動作>
次に画像処理装置100の動作を説明する。図2及び図3は画像処理装置100の主ルーチンを説明するフローチャートである。以下、図2及び図3を用いて、画像処理装置100の動作を説明する。
【0038】
(主ルーチン)
電池交換等の電源投入により処理は開始され、まずステップS101においてシステム制御回路50は、フラグや制御変数等を初期化し、続いてステップS102において画像表示部28の画像表示をOFF状態に初期設定する。
【0039】
次にステップS103において、システム制御回路50は、モードダイアル60の設定位置を判断する。
【0040】
ステップS103でモードダイアル60が電源OFFに設定されていたならば、システム制御回路50はステップS105に進み終了処理を行う。終了処理には、次のような処理が含まれる。各表示部の表示を終了状態に変更する。保護手段102のバリアを閉じて撮像部を保護する。フラグや制御変数等を含む必要なパラメータや設定値、設定モードを不揮発性メモリ56に記録する。電源制御手段80により画像表示部28を含む画像処理装置100各部の不要な電源を遮断する。このような所定の終了処理を行った後は、システム制御回路50は、ステップS103に戻る。
【0041】
ステップS103でモードダイアル60が撮影モードに設定されていたならば、システム制御回路50はステップS106に進む。また、モードダイアル60がその他のモードに設定されていたならば、システム制御回路50はステップS104に進み、選択されたモードに応じた処理を実行し、処理を終えたならばステップS103に戻る。
【0042】
ステップS103で撮影モードが設定されていた場合のステップS106において、システム制御回路50は、電源制御手段80により電池等により構成される電源86の残容量や動作情況が画像処理装置100の動作に問題があるか否かを判断する。ここで問題があるならば、システム制御回路50はステップS108に進み、表示部54を用いて画像や音声により所定の警告表示を行った後、ステップS103に戻る。また、電源86に問題が無いならば、システム制御回路50はステップS107に進む。
【0043】
ステップS107においてシステム制御回路50は、記録媒体200或いは210の動作状態が画像処理装置100の動作、特に記録媒体に対する画像データの記録再生動作に問題があるか否かを判断する。ここで問題があるならば、システム制御回路50はステップS108に進み、表示部54を用いて画像や音声により所定の警告表示を行った後、ステップS103に戻る。また、記録媒体200或いは210の動作状態に問題が無いならば、システム制御回路50はステップS109に進む。
【0044】
ステップS109においてシステム制御回路50は、表示部54を用いて画像や音声により画像処理装置100の各種設定状態の表示を行う。なお、画像表示部28の画像表示がONであったならば、画像表示部28も用いて画像や音声により画像処理装置100の各種設定状態の表示を行う。ステップS109の処理後システム制御回路50は、ステップS116に進む。
【0045】
ステップS116において、システム制御回路50は、撮像した画像データを逐次表示するスルー表示状態に設定する。スルー表示状態においては、撮像素子14、A/D変換器16、画像処理回路20、メモリ制御回路22を介して、画像表示メモリ24に逐次書き込まれたデータを、メモリ制御回路22、D/A変換器26を介して画像表示部28により逐次表示する。これにより、電子ファインダー機能を実現する。ステップS116の処理後、システム制御回路50はステップS119(図3を参照のこと)に進む。
【0046】
次に図3に示すステップS119においてシステム制御回路50は、シャッタースイッチSW1(62)が押されたか否かを判定する。該スイッチが押されていない場合はステップS103に戻る。また、該スイッチが押されたならば、ステップS122に進む。
【0047】
ステップS122において、システム制御回路50は、測距処理を行って撮影レンズ10の焦点を被写体に合わせ、測光処理を行って絞り値及びシャッター時間を決定する。測光処理においては、必要であればフラッシュの設定も行う。この測距・測光処理(ステップS122)の詳細は図4を用いて後述する。
【0048】
測距・測光処理(ステップS122)を終えたならば、システム制御回路50は、一旦、画像表示部28をステップS116と同様のスルー表示状態とし、ステップS125に進む。
【0049】
ステップS125においてシステム制御回路50は、シャッタースイッチSW2(64)が押されたか否かを判定する。該スイッチが押されていない場合は、ステップS126に進み、シャッタースイッチSW1(62)が押されているか否かを判定する。ステップS126で押されていない場合は、システム制御回路50はステップS103に戻る。一方、ステップS125でシャッタースイッチSW2(64)が押されたならば、システム制御回路50は、ステップS127に進む。
【0050】
ステップS127においてシステム制御回路50は、撮影モード(通常撮影モード又は画素加算撮影モード)の設定状態を確認して、メモリ配置・量子化ビット数を決定する。ここで決定するメモリ配置・量子化ビット数についての詳細は図8、9等を用いて後述する。メモリ配置切り替え処理を終えたならば、システム制御回路50はステップS129に進む。
【0051】
ステップS129においてシステム制御回路50は、撮影処理を行う。具体的には、次のような処理を行う。撮像素子14、A/D変換器16、画像処理回路20、メモリ制御回路22を介して、或いはA/D変換器から直接メモリ制御回路22を介して、撮影した画像データをメモリ30に書き込む露光処理を行う。メモリ制御回路22、必要に応じて画像処理回路20を用いて、メモリ30に書き込まれた画像データを読み出して各種処理を行う現像処理を行う。このような撮影処理(ステップS129)の詳細は図5を用いて後述する。撮影処理(ステップS129)を終えたならば、システム制御回路50はステップS134に進む。
【0052】
ステップS134においてシステム制御回路50は、記録処理を行う。具体的には、次のような処理を行う。メモリ30に書き込まれた撮影画像データを読み出す。メモリ制御回路22そして必要に応じて画像処理回路20を用いて各種画像処理を、また圧縮・伸長回路32を用いて、設定したモードに応じた画像圧縮処理を行う。そして記録媒体200或いは210へ画像データの書き込みを行う。この記録処理(ステップS134)の詳細は図6を用いて後述する。記録処理(ステップS134)を終えたならば、システム制御回路50はステップS135に進む。
【0053】
ステップS135においてシステム制御回路50は、シャッタースイッチSW2(64)が押されているか否かを判定する。押されていない場合はステップS103に進む。一方、押されていたならばステップS136に進み、システム制御回路50は連写フラグが設定されているか否かを判定する。ここで連写フラグが設定されていた場合はステップS129に進み、設定されていない場合はステップS135に進む。
【0054】
(測距・測光処理)
図4は、図3のステップS122における測距・測光処理の詳細を説明するフローチャートである。以下、当該処理について説明する。
【0055】
ステップS201においてシステム制御回路50は、撮像素子14から電荷信号を読み出し、A/D変換器16を介して画像処理回路20に撮影画像データを逐次読み込む。この逐次読み込まれた画像データを用いて、画像処理回路20はTTL方式のAE処理、EF処理、AF処理に用いる所定の演算を行う。なお、ここでの各処理は、撮影した全画素数のうちの必要に応じた特定の部分を必要個所分切り取って抽出し、演算に用いている。これにより、TTL方式のAE、EF、AWB、AFの各処理において、中央重点モード、平均モード、評価モードの各モード等の異なるモード毎に最適な演算を行うことが可能となる。
【0056】
次にステップS202においてシステム制御回路50は、画像処理回路20での演算結果を用いて、露出(AE)が適正かどうかを判断する。適正でないと判断した場合は、システム制御回路50はステップS203に進み、露光制御手段40を用いてAE制御を行う。
【0057】
次にステップS204においてシステム制御回路50は、AE制御で得られた測定データを用いて、フラッシュが必要か否かを判断する。フラッシュが必要ならば、システム制御回路50はステップS205に進み、フラッシュフラグをセットし、フラッシュ48を充電し、ステップS201に戻る。また、ステップS204でフラッシュを不要と判断した場合は、ステップS201に戻る。
【0058】
また、ステップS202で露出(AE)が適正と判断したならば、システム制御回路50は、ステップS206に進む。この際、測定データ及び/又は設定パラメータをシステム制御回路50の内部メモリ或いはメモリ52に記憶する。
【0059】
ステップS206においてシステム制御回路50は、画像処理回路20での演算結果及びAE制御で得られた測定データを用いて、ホワイトバランス(AWB)が適正がどうかを判断する。ここで適正でないと判断した場合、システム制御回路50はステップS207に進み、画像処理回路20を用いて色処理のパラメータを調節してAWB制御を行って、その後ステップS201に戻る。ホワイトバランス(AWB)を適正と判断した場合、システム制御回路50はステップS208に進み、測定データ及び/又は設定パラメータをシステム制御回路50の内部メモリ或いはメモリ52に記憶しステップS208に進む。
【0060】
ステップS208においてシステム制御回路50は、AE制御及びAWB制御で得られた測定データを用いて、測距(AF)が合焦となったかどうかを判断する。測距が合焦と判断できない場合、システム制御回路50はステップS209に進み、測距制御手段42を用いてAF制御を行って、その後ステップS201に戻る。一方、測距が合焦と判断した場合、システム制御回路50は、測定データ及び/又は設定パラメータをシステム制御回路50の内部メモリ或いはメモリ52に記憶し、測距・測光処理を終了する。
【0061】
(撮影処理)
図5は、図3のステップS129における撮影処理の詳細を説明するフローチャートを示す。以下、当該処理について説明する。
【0062】
ステップS301においてシステム制御回路50は、システム制御回路50の内部メモリ或いはメモリ52に記憶される測光データに従い、露光制御手段40によって、絞り機能を有するシャッター12を絞り値に応じて開放する。続いてステップS302において、システム制御回路50は、撮像素子14に対する露光を開始する。
【0063】
次にステップS303においてシステム制御回路50は、フラッシュフラグによりフラッシュ48が必要か否かを判断する。ここでフラッシュ48が必要な場合はステップS304においてシステム制御回路50は、フラッシュを発光させ、その後ステップS305に進む。また、フラッシュ48が不要な場合、システム制御回路50は、そのままステップS305に進む。
【0064】
ステップS305においてシステム制御回路50は、測光データに従って撮像素子14の露光終了を判断する。ここで終了と判断した場合、システム制御回路50はステップS306に進み、シャッター12を閉じて、撮像素子14から電荷信号を読み出し、ステップS307に進む。
【0065】
ステップS307において、システム制御回路50は、撮影モードの設定状態を調べ、撮影モードが画素加算撮影モード又は通常撮影モードのいずれかに設定されているかを確認する。画素加算撮影モードが設定されていることを確認したならばステップS310に進み、設定されていない場合(通常撮影モードの設定の場合)はステップS312に進む。
【0066】
ステップS310においてシステム制御回路50は、上記ステップS127で決定したメモリ配置及び量子化ビット数に従い、詳細は後述するが通常撮影モードよりも多い量子化ビット数で、画像データをパッキング(パッキング処理)せずにメモリに書き込む。続いてステップS311においてシステム制御回路50は、画素加算処理を行う。ステップS311の画素加算処理については、図10を用いて後述する。なお、ステップS310の処理は、本発明でいうパッキング手段の一処理例に対応する。
【0067】
またステップS312においてシステム制御回路50は、上記ステップS127で決定したメモリ配置及び量子化ビット数に従い、通常どおりの量子化ビット数で、画像データをパッキング(パッキング処理)してメモリに書き込む。
【0068】
ステップS311又はステップS312の処理を終えたならば、ステップS313においてシステム制御回路50は、設定された撮影モードに応じて、色処理を順次行った後、メモリ30に処理を終えた画像データを書き込む。一連の処理を終えたならば、撮影処理を終了する。
【0069】
(記録処理)
図6は、図3のステップS134における記録処理の詳細を説明するフローチャートである。以下、当該処理について説明する。
【0070】
ステップS401においてシステム制御回路50は、メモリ制御回路22を用いて、メモリ30に書き込まれた画像データを読み出して、設定したモード(圧縮撮影モード又は非圧縮撮影モード)に応じて画像圧縮処理を圧縮・伸長回路32により行う。
【0071】
次にステップS402においてシステム制御回路50は、前記ステップS310やS312で処理した際の画像データの量子化ビット数を画像ファイルのヘッダに追加して、記録しておく。
【0072】
次にステップS403においてシステム制御回路50は、画像ファイル(圧縮後のデータや圧縮しない場合は非圧縮データ、本発明でいう記録用画像データに対応する)をメモリ30におけるファイルバッファにコピーする。
【0073】
次にステップS404においてシステム制御回路50は、インタフェース90或いは94、コネクタ92或いは96を介して、メモリカードやコンパクトフラッシュカード等の記録媒体200或いは210へ画像データの書き込みを行う。記録媒体200等への書き込みが終わったならば、記録処理を終了する。
【0074】
なお、以上の処理においては、画像ファイルに量子化ビット数を書き込み記録するようにしている。これにより、非圧縮撮影モードで撮影した場合に、その後に画像処理を行うシステムが画像を読み出す際の量子化ビット数を画像ファイルから確認して、画像処理を行うことが可能となる。
【0075】
また、以上の処理においては、バッファ中には撮影毎に画像ファイルをメモリ30におけるファイルバッファに順次コピーしていくので、記録媒体200の記録速度が遅い場合にはメモリ30における画像バッファが空くまで時間がかかることがある。そのためステップS403で画像データをファイルバッファにコピーした際には、画像バッファの残容量をシステム制御回路50が確認して、表示部54に残容量がどの程度残っているかを図7のように表示(バッファ残容量表示701)するようにする。なお、この処理は本発明でいう表示制御手段の一処理例に対応する。
【0076】
<パッキングの有無によるメモリ配置>
次に図8はステップS127で決定するメモリ配置・量子化ビット数を説明する図あり、画像データをパッキングする場合(ステップS312)とパッキングしない場合(ステップS311)とで変更するメモリ配置・量子化ビット数の一例を説明する図である。
【0077】
図8(a)は、パッキングする場合のメモリ配置を示しており、メモリ境界が16ビット(1ワード)で示され、1画素あたりの量子化ビット数は10ビットになっている。ここでは、0画素目のp0はアドレス「0x00」の上位10ビットに配置して、1画素目のp1はアドレス「0x00」の下位6ビットと、アドレス「0x02」の上位4ビットに配置している。2画素目のp2はアドレス「0x02」のビット2〜12の10ビットに配置して、3画素目のp3はアドレス「0x00」の下位2ビットとアドレス「0x04」の上位8ビットに配置している。4画素目p4から7画素目のp7も図のようにパッキングされ、図中で示すように無駄のないメモリ配置を行っている。
【0078】
図8(b)は、パッキングしない場合のメモリ配置を示しており、1ワードに画像データの1画素あたりのデータを書き込むようにし、更に1画素あたりの量子化ビット数を10ビットから14ビットとし、パッキングする場合(通常撮影)よりも増やしている。このようにすることで、画素加算時に1画素あたりのレベルが小さくなり階調低下を招くことなく、加算による感度アップを実現することができる。また下位2ビットには「0」を入れてある。これは、図10で後述する画素加算が4画素加算なので、4画素加算したときにオーバーフローしないよう、下位2ビットに「0」を埋めるようにしている。
【0079】
図9は、図8のパッキングする場合としない場合とでメモリ配置を変えた場合のメモリ30のバッファの状況を示す図である。本実施の形態において、メモリ30は、システム制御回路50の作業領域、画像データを一時書き込みする書き込み領域(画像バッファ)、記録媒体200等にデータを記録する際に一時書き込みする領域(ファイルバッファ)として用いられる。そして、メモリ30は、通常撮影モードでは、本図に参照されるように画像バッファ901をファイルバッファ902よりも小さくとるようにする。一方、画素加算撮影モードには、画像バッファ903を通常撮影時より大きく取り、それに伴いファイルバッファ904を小さくするようにしている。これは画素加算撮影モードはパッキングを行わないためであるが、画素加算時には記録画素数が少なくなるので、画像ファイルのファイルサイズも小さくなり、ファイルバッファが小さくなっても問題はない。
【0080】
<画素加算処理>
次に図10は、図5のステップS311の画素加算処理の加算方法を説明するための図である。画素加算は図10に参照されるように近傍の同色画素同士で加算を行うことでなされ、本図では4画素加算の様子を説明する。なお、この例において撮像素子14は、ベイヤー型の原色フィルタを用いている。
【0081】
本図において左角に位置する緑フィルタに対応する「Ga00」の画素を例にとると、「Ga00」に書き込まれる値は、「Ga00」の出力に、「Ga01」の出力と、「Ga02」の出力と、「Ga03」の出力とを加算した値となる。即ち、Ga00=Ga00+Ga01+Ga02+Ga03である。
また、「Ga00」の隣に位置する赤フィルタに対応する「R00」の画素を例にとると、「R00」に書き込まれる値は、「R00」の出力に、「R01」の出力と、「R11」の出力と、「R10」の出力とを加算した値となる。即ち、R00=R00+R01+R11+R10である。
また、「Ga00」の下に位置する青フィルタに対応する「B00」の画素を例にとると、「B00」に書き込まれる値は、「B00」の出力に、「B01」の出力と、「B11」の出力と、「B10」の出力とを加算した値となる。即ち、B00=B00+B01+B11+B10である。
また、「Ga00」の斜方に位置するもう一つの緑フィルタに対応する「Gb00」の画素を例にとると、「Gb00」に書き込まれる値は、「Gb00」の出力に、「Gb01」の出力と、「Gb11」の出力と、「Gb10」の出力とを加算した値となる。即ち、Gb00=Gb00+Gb01+Gb11+Gb10である。
【0082】
このように、各画素において近傍の他の画素の加算を行うことで、本実施の形態に係る画素加算処理は行われる。このような画素加算処理をハードウェア上で行う場合の流れを上記画素「Ga00」を例にとり、図11を参照して説明する。
【0083】
まず図11(a)では、「Ga00」と「Ga01」をDMA(Direct Mermory Access)転送で読み出し、加算回路を通した加算結果を、DMAで「Ga00」に書き戻す。この時点では2画素加算になる。
次に図11(b)では、上記で書き戻した「Ga00」と「Ga10」をDMA転送で読み出し、加算回路を通した加算結果を、DMAで「Ga00」に書き戻す。この時点では3画素加算になる。
次に図11(c)では、上記で更に書き戻した「Ga00」と「Ga11」をDMA転送で読み出し、加算回路を通した加算結果を、DMAで「Ga00」に書き戻す。そして最終的に4画素加算の画素を生成できる。
【0084】
即ち、本実施の形態では、画像データをパッキングしないことで、上記のような画素加算処理をハードウェア上で高速に行うことができる。つまり画像データがパッキングされた画像データでは、画素加算しようとするデータをメモリ境界をまたいで読み出さなければならないため、所望のデータを高速に読み出すことができない場合がある。一方、本実施の形態では、パッキングせずに各画素ごとに1ワードを割り当てているため、メモリ境界をまたいで読み出すことはない。そのため、高速で所望のデータを読み出すことができ、画素の加算及び画像の生成を高速にできる。なお、本実施の形態では、画素加算を、画素加算の対象となる画素に対して3つの所定の位置にある画素を加算するようにして行っているが、加算する画像及びその位置は、上記説明に限定されない。また、画素加算を行った後の画像データについてはパッキング処理して書き込むようにしてもよい。
【0085】
以上、本実施の形態では、通常撮影モードでは画像データをパッキングしてメモリに書き込み、画素加算撮影モードでは画像データをパッキングせずに、即ちメモリ境界をまたがらないようにメモリに書き込むようにした。これにより、画素加算において、メモリ境界をまたいで画素加算に必要なデータを読み出すことがないため、高速に画素加算処理を行うことができる。また、画素加算時には、画像データの1画素あたりの量子化ビット数を通常撮影時の量子化ビット数よりも増やしている。このようにすることで、画素加算時に1画素あたりのレベルが小さくなり階調低下を招くことなく、加算による感度アップ(画質向上)を実現することができる。また、また量子化ビット数における下位ビットには空領域、即ち「0」を入れておくことで画素加算したときにオーバーフローしないようにすることができる。また、画素加算撮影モードには画像データをパッキングせずに、即ちメモリ境界をまたがらないようにメモリに書き込む場合、ファイルバッファが小さくことになるが、画素加算時には記録画素数が少なくなる。そのため、画像ファイルのファイルサイズも小さくなり、ファイルバッファが小さくなっても問題はない。
【0086】
また本実施の形態では、画像ファイルに量子化ビット数を書き込むようにしている。これにより、非圧縮撮影モードで撮影した場合に、その後に画像処理を行うシステムが画像データを読み出す際の量子化ビット数を画像ファイルから確認して、画像処理を行うことが可能となる。
【0087】
また本実施の形態では、画像データをファイルバッファにコピーした際に、画像バッファの残容量をシステム制御回路50が確認して、表示部54に、残容量がどの程度残っているかを表示するようにしている。これにより、ユーザは撮影モードによりファイルバッファ量が異なることを常に確認できる。
【0088】
(第2の実施の形態)
次に、本発明の第2の実施の形態について説明する。本実施の形態では、画素加算処理を第1の実施の形態とは異なるものとする。第1の実施の形態では、画素加算モードを選択した場合にパッキングせずに画像データをメモリに書き込んでいたが、本実施の形態では、パッキングしてメモリに書き込む。故に、画像を置くバッファメモリのサイズが変わらない或いは抑制できるため、ファイルバッファのサイズを変更或いは大きく変更する必要はない。なお、画像処理装置の構成等は第1の実施の形態と同様であるため、画素加算処理以外については説明を省略する。
【0089】
図12〜図14を用いて、本実施の形態に係る画素加算処理について説明する。
【0090】
図12は、パッキングしてメモリに置かれた画像データを示しており、1画素あたり10bitで量子化された画像データを示している。図12に示す画像データでは、各画素データが撮像素子上のベイヤー型の原色フィルタに対応して連続的にメモリにアライメントされている。また、図12の紙面左端に配置される画素データは、画像の一端側に並ぶ(つまり、画像を正面視した場合に左端に並ぶ)画素に対応している。また、図12に示す画像データでは、少なくとも紙面左端に配置される画素データがメモリの1ワードの読み出し開始位置(アドレスで指定される始めのビット)から配置されるようになっている。
【0091】
以下、図12に示した画像データのR画素(「R00」,「R01」,「R10」,「R11」)に着目して、画素加算処理の説明を行う。なお、「R00」,「R01」,「R10」,「R11」の配置関係は、「R00」と「R01」及び「R10」と「R11」が画像の水平方向において隣り合う関係である。また、「R00」と「R10」及び「R01」と「R11」が画像の垂直方向において隣り合う関係である。また、「R00」と「R10」は、メモリの1ワードの読み出し開始位置から配置されるようになっており、メモリアドレスを選択して特定できるようになっている。
【0092】
まず垂直方向の画素加算処理を行うため、メモリから「R00」の画素を先頭にして水平方向に沿う画素データをライン単位で読み出し、それと同時に加算する画素である「R10」の画素を先頭にして水平方向に沿う画素データをライン単位で読み出す。ここで本実施の形態では、「R00」及び「R10」の画素データのメモリの配置位置が、1ワードの開始位置から配置されるようになっており、ビット位置が一致する関係になっている。また、「R00」に続く「Ga00」及び「Ga10」等は同じ態様でパッキングされているため、ビット位置が一致する関係になっている。
【0093】
そして、「R00」と「R10」とで、垂直方向における2画素加算処理を行い、加算結果を、図12の「垂直加算↓」と書かれた下に書かれているようにパッキングせずに、「R00+R10」の画素データとしてメモリに書き込む。すなわち、16ビット(1ワード)の中に量子化ビット数10ビットの画素データを書き込む。そして、このような垂直方向2画素の加算を、読み出したライン上に並ぶ画素単位で順次行っていく。ここで順次読み出された画素データはビット位置が対応しており、同一のビット長を有しているため、容易に2画素加算がなされる。
【0094】
この垂直加算が画像データの画素の水平方向に伸びる全ラインに対して行われた後に、今度は水平方向の画素加算を行う。ここでは、同色の画素を加算するために、「R00+R10」と「R01+R11」の画素データを同時に読み出して、図10の「水平加算↓」と書かれた下に書かれているように、加算した結果をメモリにパッキングして書き戻す。これも先ほどのように全画素に対して行うことで、水平方向において隣り合う2画素の加算を行うことができ、結果として4画素加算がなされる。また。この際は、画素データはパッキングされていないため、メモリ境界のメモリアドレス(読み出し開始位置)を基に所望の画素データを画素ごとに容易に読み出すことができる。
【0095】
このようにして本実施の形態では、水平・垂直方向に合計で4画素の加算が行われることになる。最後にメモリに書き込むときにパッキングしているのは、メモリの読み出し効率を上げるためで、後の現像処理を高速に行うことができるからである。なお、図12において示した矢印は、画素ごとの垂直加算、水平加算の流れを示している。
【0096】
図13は、図12で説明した画素加算処理のデータフローを示した図である。最初に垂直方向の加算のため、パッキングされた「R00」と「R10」を含むライン単位の画素データをDMA転送で読み出して加算し、加算後パッキングせずにメモリに書き込む(「R00+R10」;2画素加算)。同様にパッキングされた「R10」と「R11」も加算して、パッキングせずにメモリに書き込む(「R01+R11」;2画素加算)。
【0097】
次に水平方向の加算のため、パッキングされていない「R00+R10」と「R01+R11」をメモリからDMA転送で読み出して、加算した結果「R00+R10+R01+R11」をパッキングしてメモリに書き込む。このようにして、画像の水平方向において順次読み出された画素データを加算して、加算した後はパッキングしてメモリに書き込む。
【0098】
図14は、画像バッファのメモリ配置を示した図である。ここでは、10bitで量子化された画像データを例としている。撮影された画像データはパッキングされてメモリに書き込まれ、まず垂直2画素加算をしたのでサイズが1/2になるが、パッキングせずに画像を置くので16/10のサイズになり、合わせて、(1/2)×(16/10)=0.8倍の画像サイズとなる。これは、元々の画像サイズより小さくなるため、画像バッファを通常より多く取る必要はない。
【0099】
さらに水平2画素加算を行うことで1/2とされ、今回はパッキングするので10/16とされるので、さらに、(1/2)×(10/16)=0.3125倍の画像サイズとなる。そのため、水平・垂直合わせると、0.8×0.3125=0.25倍の画像サイズとなる。
【0100】
以上のように本実施の形態では、画素加算モードを選択された場合に、撮影した画像の画像データをパッキングしてメモリに書き込むが、パッキングされた画像データを所定の手順で読み出して、画素の加算を行うようにしている。すなわち、まず、垂直方向の画素の加算を行うために、加算を行う垂直方向に並ぶ同色画素を画像の水平方向に沿ったライン単位で順次読み出して加算を行い、加算した結果を画素ごとにパッキングせずにメモリに書き込む。次に水平方向の画素の加算を行うために、パッキングせずにメモリに書き込まれた加算された同色画素を順次読み出して加算を行い、加算した結果をパッキングしてメモリに書き込む。
このような構成により、本実施の形態では、撮影された画像データは当初パッキングされてバッファメモリに置かれるため、バッファメモリのサイズが変わらない或いは抑制でき、ファイルバッファのサイズを変更或いは大きく変更する必要がない。そしてパッキングされた画像データにおいて画像の水平方向に沿ったライン単位で画素を読み出し、垂直方向に並ぶ同色画素を順次加算するため、パッキングされた状態であっても容易に画素加算を行うことができる。この処理は、DMA転送で行うことができるため回路等の追加の必要がない。
【0101】
なお、本発明を実現するために、上述した実施形態の機能を実現するソフトウェアのプログラムコード(コンピュータプログラム)を記録した記憶媒体を用いても良い。この場合には記憶媒体をシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU)が記憶媒体に格納されたプログラムコードを読み出し実行することによって本発明の目的が達成される。
【0102】
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施形態の機能を実現することになり、プログラムコード自体及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【0103】
プログラムコードを供給するための記憶媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、CD−R、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。
【0104】
また、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているOS(基本システム或いはオペレーティングシステム)等が実際の処理の一部又は全部を行う場合も含まれることは言うまでもない。
【0105】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれてもよい。この場合には、書き込まれたプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部又は全部を行ってもよい。
【符号の説明】
【0106】
14 撮像素子
22 メモリ制御回路
24 画像表示メモリ
28 画像表示部
30 メモリ
52 メモリ
66 撮影モード設定スイッチ
70 操作部
100 画像処理装置
200 記録媒体
210 記録媒体部
【特許請求の範囲】
【請求項1】
撮影により得られた画像データを記録媒体に記録する画像処理装置であって、
撮影モードとして通常撮影モードが設定された場合に画像データをパッキング処理してメモリに書き込み、画素加算撮影モードが設定された場合に画像データをパッキング処理せずにメモリに書き込むパッキング手段と、
前記パッキング処理せずにメモリに書き込んだ画像データに対して画素加算処理を行う画素加算手段とを有することを特徴とする画像処理装置。
【請求項2】
前記画素加算撮影モードが設定された場合、画像データの1画素ごとの量子化ビット数を、前記通常撮影モードのときよりも増やすことを特徴とする請求項1に記載の画像処理装置。
【請求項3】
前記パッキング手段は、前記パッキング処理した画像データ又は前記パッキング処理しない画像データを前記メモリの一時書き込み領域に書き込み、
前記画素加算撮影モードが設定された場合、前記通常撮影モードのときよりも、前記メモリにおいて前記一時書き込み領域を大きくし、前記記録媒体に記録用画像データを記録する際に用いる領域を小さくするようにしたことを特徴とする請求項1に記載の画像処理装置。
【請求項4】
前記パッキング手段は、前記パッキング処理した画像データ又は前記パッキング処理しない画像データを前記メモリの一時書き込み領域に書き込み、
前記一時書き込み領域の容量を表示部に表示する表示制御手段を有することを特徴とする請求項1に記載の画像処理装置。
【請求項5】
前記通常撮影モードと前記画素加算撮影モードとで画像データの1画素ごとの量子化ビット数を異なるようにし、該量子化ビット数を前記記録媒体への記録用画像データと共に記録するようにしたことを特徴とする請求項1に記載の画像処理装置。
【請求項6】
請求項1〜5のいずれか1項に記載の画像処理装置と、
光学像を電気信号に変換する撮像手段と、
撮影モードとして前記通常撮影モード又は前記画素加算撮影モードを設定する撮影モード設定手段とを備えたことを特徴とする撮像装置。
【請求項7】
撮影により得られた画像データを記録媒体に記録する画像処理方法であって、
撮影モードとして通常撮影モードが設定された場合に画像データをパッキング処理してメモリに書き込み、画素加算撮影モードが設定された場合に画像データをパッキング処理せずにメモリに書き込むステップと、
前記パッキング処理せずにメモリに書き込まれた画像データに対して画素加算処理を行うステップとを有することを特徴とする画像処理方法。
【請求項8】
撮影により得られた画像データを記録媒体に記録する画像処理をコンピュータに実行させるためのプログラムであって、
撮影モードとして通常撮影モードが設定された場合に画像データをパッキング処理してメモリに書き込み、画素加算撮影モードが設定された場合に画像データをパッキング処理せずにメモリに書き込むステップと、
前記パッキング処理せずにメモリに書き込まれた画像データに対して画素加算処理を行うステップとをコンピュータに実行させるためのプログラム。
【請求項9】
撮影により得られた画像データを記録媒体に記録する画像処理装置であって、
画像データをパッキング処理してメモリに書き込むパッキング手段を有し、
撮影モードとして画素加算撮影モードが選択された場合、まず前記撮影により得られた前記画像データを前記パッキング手段にてパッキング処理してメモリに書き込み、
次に前記メモリに書き込まれた画像データについての画素を、画像の水平方向に沿ったライン単位で読み出し、垂直方向の同色画素を加算して、その結果を前記パッキング手段を使用せずに前記メモリに書き込み、
次に前記メモリからパッキング処理されていない前記垂直方向において同色画素が加算された画像データの画素を画素ごとに読み出し、水平方向の同色画素を加算して、その結果を前記メモリに書き込むことを特徴とする画像処理装置。
【請求項10】
前記垂直方向および前記水平方向の同色画素を加算した後の画像データを前記メモリに書き込む際は、前記パッキング手段にてパッキング処理して前記メモリに書き込むことを特徴とする請求項9に記載の画像処理装置。
【請求項11】
前記画素加算撮影モードが選択され、前記撮影により得られた前記画像データをパッキング手段にてパッキング処理して前記メモリに書き込む際、
前記パッキング手段は、少なくとも画像において一端側に並ぶ画素について、前記メモリの読み出し開始位置から配置して書き込むことを特徴とする請求項9又は10に記載の画像処理装置。
【請求項12】
撮影により得られた画像データを記録媒体に記録する画像処理方法であって、
撮影モードとして画素加算撮影モードが選択された場合、前記撮影により得られた前記画像データをパッキング処理してメモリに書き込むステップと、
前記メモリに書き込まれた画像データについての画素を、画像の水平方向に沿ったライン単位で読み出し、垂直方向の同色画素を加算して、その結果をパッキング処理せずに前記メモリに書き込むステップと、
前記メモリからパッキング処理されていない前記垂直方向において同色画素が加算された画像データの画素を画素ごとに読み出し、水平方向の同色画素を加算して、その結果を前記メモリに書き込むステップとを有することを特徴とする画像処理方法。
【請求項13】
撮影により得られた画像データを記録媒体に記録する画像処理をコンピュータに実行させるためのプログラムであって、
撮影モードとして画素加算撮影モードが選択された場合、前記撮影により得られた前記画像データをパッキング処理してメモリに書き込むステップと、
前記メモリに書き込まれた画像データについての画素を、画像の水平方向に沿ったライン単位で読み出し、垂直方向の同色画素を加算して、その結果をパッキング処理せずに前記メモリに書き込むステップと、
前記メモリからパッキング処理されていない前記垂直方向において同色画素が加算された画像データの画素を画素ごとに読み出し、水平方向の同色画素を加算して、その結果を前記メモリに書き込むステップとをコンピュータに実行させるためのプログラム。
【請求項1】
撮影により得られた画像データを記録媒体に記録する画像処理装置であって、
撮影モードとして通常撮影モードが設定された場合に画像データをパッキング処理してメモリに書き込み、画素加算撮影モードが設定された場合に画像データをパッキング処理せずにメモリに書き込むパッキング手段と、
前記パッキング処理せずにメモリに書き込んだ画像データに対して画素加算処理を行う画素加算手段とを有することを特徴とする画像処理装置。
【請求項2】
前記画素加算撮影モードが設定された場合、画像データの1画素ごとの量子化ビット数を、前記通常撮影モードのときよりも増やすことを特徴とする請求項1に記載の画像処理装置。
【請求項3】
前記パッキング手段は、前記パッキング処理した画像データ又は前記パッキング処理しない画像データを前記メモリの一時書き込み領域に書き込み、
前記画素加算撮影モードが設定された場合、前記通常撮影モードのときよりも、前記メモリにおいて前記一時書き込み領域を大きくし、前記記録媒体に記録用画像データを記録する際に用いる領域を小さくするようにしたことを特徴とする請求項1に記載の画像処理装置。
【請求項4】
前記パッキング手段は、前記パッキング処理した画像データ又は前記パッキング処理しない画像データを前記メモリの一時書き込み領域に書き込み、
前記一時書き込み領域の容量を表示部に表示する表示制御手段を有することを特徴とする請求項1に記載の画像処理装置。
【請求項5】
前記通常撮影モードと前記画素加算撮影モードとで画像データの1画素ごとの量子化ビット数を異なるようにし、該量子化ビット数を前記記録媒体への記録用画像データと共に記録するようにしたことを特徴とする請求項1に記載の画像処理装置。
【請求項6】
請求項1〜5のいずれか1項に記載の画像処理装置と、
光学像を電気信号に変換する撮像手段と、
撮影モードとして前記通常撮影モード又は前記画素加算撮影モードを設定する撮影モード設定手段とを備えたことを特徴とする撮像装置。
【請求項7】
撮影により得られた画像データを記録媒体に記録する画像処理方法であって、
撮影モードとして通常撮影モードが設定された場合に画像データをパッキング処理してメモリに書き込み、画素加算撮影モードが設定された場合に画像データをパッキング処理せずにメモリに書き込むステップと、
前記パッキング処理せずにメモリに書き込まれた画像データに対して画素加算処理を行うステップとを有することを特徴とする画像処理方法。
【請求項8】
撮影により得られた画像データを記録媒体に記録する画像処理をコンピュータに実行させるためのプログラムであって、
撮影モードとして通常撮影モードが設定された場合に画像データをパッキング処理してメモリに書き込み、画素加算撮影モードが設定された場合に画像データをパッキング処理せずにメモリに書き込むステップと、
前記パッキング処理せずにメモリに書き込まれた画像データに対して画素加算処理を行うステップとをコンピュータに実行させるためのプログラム。
【請求項9】
撮影により得られた画像データを記録媒体に記録する画像処理装置であって、
画像データをパッキング処理してメモリに書き込むパッキング手段を有し、
撮影モードとして画素加算撮影モードが選択された場合、まず前記撮影により得られた前記画像データを前記パッキング手段にてパッキング処理してメモリに書き込み、
次に前記メモリに書き込まれた画像データについての画素を、画像の水平方向に沿ったライン単位で読み出し、垂直方向の同色画素を加算して、その結果を前記パッキング手段を使用せずに前記メモリに書き込み、
次に前記メモリからパッキング処理されていない前記垂直方向において同色画素が加算された画像データの画素を画素ごとに読み出し、水平方向の同色画素を加算して、その結果を前記メモリに書き込むことを特徴とする画像処理装置。
【請求項10】
前記垂直方向および前記水平方向の同色画素を加算した後の画像データを前記メモリに書き込む際は、前記パッキング手段にてパッキング処理して前記メモリに書き込むことを特徴とする請求項9に記載の画像処理装置。
【請求項11】
前記画素加算撮影モードが選択され、前記撮影により得られた前記画像データをパッキング手段にてパッキング処理して前記メモリに書き込む際、
前記パッキング手段は、少なくとも画像において一端側に並ぶ画素について、前記メモリの読み出し開始位置から配置して書き込むことを特徴とする請求項9又は10に記載の画像処理装置。
【請求項12】
撮影により得られた画像データを記録媒体に記録する画像処理方法であって、
撮影モードとして画素加算撮影モードが選択された場合、前記撮影により得られた前記画像データをパッキング処理してメモリに書き込むステップと、
前記メモリに書き込まれた画像データについての画素を、画像の水平方向に沿ったライン単位で読み出し、垂直方向の同色画素を加算して、その結果をパッキング処理せずに前記メモリに書き込むステップと、
前記メモリからパッキング処理されていない前記垂直方向において同色画素が加算された画像データの画素を画素ごとに読み出し、水平方向の同色画素を加算して、その結果を前記メモリに書き込むステップとを有することを特徴とする画像処理方法。
【請求項13】
撮影により得られた画像データを記録媒体に記録する画像処理をコンピュータに実行させるためのプログラムであって、
撮影モードとして画素加算撮影モードが選択された場合、前記撮影により得られた前記画像データをパッキング処理してメモリに書き込むステップと、
前記メモリに書き込まれた画像データについての画素を、画像の水平方向に沿ったライン単位で読み出し、垂直方向の同色画素を加算して、その結果をパッキング処理せずに前記メモリに書き込むステップと、
前記メモリからパッキング処理されていない前記垂直方向において同色画素が加算された画像データの画素を画素ごとに読み出し、水平方向の同色画素を加算して、その結果を前記メモリに書き込むステップとをコンピュータに実行させるためのプログラム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2009−239904(P2009−239904A)
【公開日】平成21年10月15日(2009.10.15)
【国際特許分類】
【出願番号】特願2009−48358(P2009−48358)
【出願日】平成21年3月2日(2009.3.2)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
【公開日】平成21年10月15日(2009.10.15)
【国際特許分類】
【出願日】平成21年3月2日(2009.3.2)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
[ Back to top ]