画像処理装置
【課題】ページ間の画像データ処理を行っていない間に動作クロックの供給を停止する画像処理装置の提供。
【解決手段】画像データ処理の際は、まずDMA制御回路14がDMA_STをアクティブとし、DMA_STを受けたCLK制御回路11がCLK2同期画像データ処理回路12へのCLK2供給を開始する。CLK2同期画像データ処理回路12およびCLK1同期画像データ処理回路13は、DMA_STがアクティブとなり、CLK2供給も開始されたことにより動作可能となり、入力される画像データを処理し、1ページ分のDMAデータ出力を行う。1ページ分のデータ出力を終えると、DMA制御回路14はDMA_STを非アクティブとし、画像データ処理を終了させる。これにより、CLK2同期画像データ処理回路12およびCLK1同期画像データ処理回路13は動作を停止させる。
【解決手段】画像データ処理の際は、まずDMA制御回路14がDMA_STをアクティブとし、DMA_STを受けたCLK制御回路11がCLK2同期画像データ処理回路12へのCLK2供給を開始する。CLK2同期画像データ処理回路12およびCLK1同期画像データ処理回路13は、DMA_STがアクティブとなり、CLK2供給も開始されたことにより動作可能となり、入力される画像データを処理し、1ページ分のDMAデータ出力を行う。1ページ分のデータ出力を終えると、DMA制御回路14はDMA_STを非アクティブとし、画像データ処理を終了させる。これにより、CLK2同期画像データ処理回路12およびCLK1同期画像データ処理回路13は動作を停止させる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ページ間の画像データ処理を行っていない間に動作クロックの供給を停止する画像処理装置に関する。
【背景技術】
【0002】
従来、画像処理装置は、複数のモジュールを持っており、各モジュール内の画像処理回路に動作クロックが供給されている。一般的に、機能的に使用しないモジュールへの不使用な動作クロックの供給を停止することで消費電力の削減が行われていることが知られている。
【0003】
図12は、従来のクロック停止可能な画像処理装置のブロック図であり、図13は、図12で示す画像処理装置で使用されるCLK制御回路の構成例を示すブロック図である。図13に示す回路は、ラッチ回路5及び論理積回路6によって構成された既知のクロックゲーティング回路である。本回路では、クロックイネーブル信号(CLK_ON)を用いて常時動作する基準クロック(BASE_CLK)に対するゲーティングを行い、CLK_ONがアクティブ(Hi)になると、CLK2へBASE_CLKを通過させ、CLK_ONが非アクティブ(Lo)になると、BASE_CLKは遮断され、CLK2は停止(Lo固定)する。
【0004】
図12に示す画像処理装置は、図13のCLK制御回路1と、CLK2に同期して入力される画像データを処理するCLK2同期画像データ処理回路2と、CLK2同期画像データ処理回路2から出力される画像データをCLK1に同期化しDMA(Direct Memory Access)データ出力を行うCLK1同期画像データ処理回路3と、ページ毎にDMA起動信号(DMA_ST)を生成しCLK1同期画像データ処理回路3及びCLK2同期画像データ処理回路2に伝えることができるCLK1同期DMA制御回路4とを備える。
【0005】
CLK_ONは本画像処理部の機能が不要と判断されたときにCLK2を停止させるために外部から与えられる信号であり、ページ毎の制御はなされない。CLK1はDMA制御回路4の動作クロックであり、停止できないクロックである。CLK2同期画像データ処理回路図2及びCLK1同期画像データ処理回路3は、CLK1同期DMA制御回路4から伝えられるDMA_STを検知して、DMA_STがアクティブ(Hi)時に画像データ処理を行う回路である。画像処理部の機能が不要な場合は、CLK_ONをアクティブ(Hi)とすることで、CLK2を停止させ消費電力の削減を行うことができる。
【0006】
図14は、従来の画像処理装置の動作を示すタイムチャートである。本タイムチャートは2ページ分の画像を処理する場合の一例である。T2期間に1ページ目の画像データ処理、T4期間に2ページ目の画像データ処理を行っており、T6期間では機能が不使用となったためCLK_ONをアクティブ(Hi)とし、CLK2を停止させている。
【特許文献1】特開2001−184293号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかしながら、上記の方法では、複数ページの画像処理を行う場合に、ページ間もCLK2は動作を続けており、モジュールを使用しなくなるまではCLK2は停止しない。このため、ページ間の画像処理が停止している期間であっても、画像処理回路に供給される動作クロックが動作するため、この期間は無駄な電力を消費するという問題点を有していた。
【0008】
本発明は斯かる事情に鑑みてなされたものであり、動作クロックの供給制御を行い、各ページ間の画像データ処理を行っていない期間に、画像処理回路に供給される動作クロックを停止させることで、さらなる消費電力の削減を可能とする画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明に係る画像処理装置は、動作クロックが供給され、該動作クロックに同期して入力される画像データを処理する画像処理回路を備えた画像処理装置において、前記画像処理回路による画像データの処理の開始及び停止を頁単位で制御する制御信号を生成する制御手段と、該制御手段にて生成される制御信号に基づき前記画像処理回路にて頁間の処理が行われていない期間を検知する検知手段と、該検知手段が前記期間を検知した場合、前記画像処理回路への動作クロックの供給を停止する手段とを備えることを特徴とする。
【0010】
本発明にあっては、頁間の処理が行われていない期間を検知して、画像処理回路への動作クロックの供給を停止させることにより、画像処理回路にて画像データの処理が行われていない間、画像処理装置への電力供給を抑えることができるため、消費電力が削減される。
【0011】
本発明に係る画像処理装置は、DMA転送方式により外部の記憶部から転送される画像データが前記画像処理回路に入力されるように構成してあり、前記制御信号を、前記画像データの転送を指示するDMA起動信号としてあることを特徴とする。
【0012】
本発明にあっては、メモリやレジスタなどの記憶部に記憶された画像データを画像処理装置内に転送する際に用いるDMA起動信号により、頁間の画像処理が行われていない期間が検知される。
【0013】
本発明に係る画像処理装置は、前記画像処理回路を初期化するソフトリセット信号を生成し、生成したソフトリセット信号を前記画像処理回路へ送出する手段を更に備え、該手段が前記ソフトリセット信号を前記画像処理回路へ送出している間、前記画像処理回路へ動作クロックを供給するようにしてあることを特徴とする。
【0014】
画像処理回路をソフトリセットにより初期化する場合、通常は動作クロックが必要となる。本願発明では、頁間の処理が行われていない期間に動作クロックの供給を停止する構成としていが、ソフトリセット信号を画像処理回路へ送出している間、動作クロックを供給することにより、頁間においてもソフトリセットが可能となる。
【0015】
本発明に係る画像処理装置は、前記画像処理回路の動作期間を、前記制御信号及び前記ソフトリセット信号の論理和により実現してあることを特徴とする。
【0016】
本発明にあっては、画像処理回路の動作期間は、この画像処理回路に動作クロックを供給することができる制御信号及びソフトリセットの論理和で定まる期間となる。
【0017】
本発明に係る画像処理装置は、前記制御信号から予め定められたクロック分だけ遅延した遅延制御信号を生成し、生成した遅延制御信号を前記画像処理回路へ送出する手段を更に備えることを特徴とする。
【0018】
本発明にあっては、画像処理に必要な主走査幅、副走査幅などの処理設定を、画像処理の開始前にレジスタなどからダウンロードすることができ、正常な画像処理を行うことができる。
【0019】
本発明に係る画像処理装置は、前記制御信号及び前記遅延制御信号の論理積を示す信号を生成し、生成した信号を前記画像処理回路へ送出する手段を更に備えることを特徴とする。
【0020】
本発明にあっては、画像処理回路は、画像処理期間の経過後に画像データの処理結果をレジスタなどにアップロードすることができる。
【発明の効果】
【0021】
本発明による場合は、頁間の処理が行われていない期間を検知して、画像処理回路への動作クロックの供給を停止させる。そのため、画像処理回路にて画像データの処理が行われていない間、画像処理装置への電力供給を抑えることができ、頁間においても動作クロックの供給を行う従来の回路構成と比較して消費電力を削減することができる。
【発明を実施するための最良の形態】
【0022】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。なお、以下の説明では、全ての信号は、Hiアクティブの信号として説明する。
実施の形態1.
図1は、実施の形態1に係る画像処理装置の構成例を示すブロック図である。図1に示す画像処理装置は、CLK2を生成しCLK2同期画像データ処理回路12へ伝えることができるCLK制御回路11と、CLK1に同期してページ毎のDMA起動信号(DMA_ST)を生成しCLK2同期画像データ処理回路12とCLK1同期画像データ処理回路13に伝えることができるDMA制御回路14と、CLK2に同期して入力される画像データをDMA_STがアクティブの期間に画像データ処理を行いCLK1同期画像データ処理回路13へ伝えることができるCLK2同期画像データ処理回路12と、DMA_STがアクティブの期間にCLK2同期画像データ処理回路から出力される画像データをCLK1に同期化させDMAデータ出力を行うことができるCLK1同期画像データ処理回路13とを備える。
【0023】
図2は、図1に記載のCLK制御回路11の構成例を示すブロック図である。CLK制御回路11は、ラッチ回路21と論理積回路22とにより構成される。図2では、入力されるDMA_STにより常時動作する基準クロック(BASE_CLK)がゲーティングされ、DMA_STがアクティブの期間だけCLK2へBASE_CLKを通過させる。DMA_STが非アクティブとなればCLK2は停止(Lo固定)となる。
【0024】
図1において、画像データ処理の際は、まずDMA制御回路14がDMA_STをアクティブとし、DMA_STを受けたCLK制御回路11がCLK2同期画像データ処理回路12へのCLK2供給を開始する。CLK2同期画像データ処理回路12およびCLK1同期画像データ処理回路13は、DMA_STがアクティブとなり、CLK2供給も開始されたことにより動作可能となり、入力される画像データを処理し、1ページ分のDMAデータ出力を行う。
【0025】
1ページ分のデータ出力を終えると、DMA制御回路14はDMA_STを非アクティブとし、画像データ処理を終了させる。これにより、CLK2同期画像データ処理回路12およびCLK1同期画像データ処理回路13は動作を停止させる。また、DMA_STの非アクティブ化により、CLK制御回路11は不使用となったCLK2を停止させるため消費電力を削減することができる。
なお、ここでは省略したが、図1記載の画像処理装置の機能が完全に不使用になった場合は、CLK1も停止できるような構成にしても良い。
【0026】
図3は、実施の形態1に係る画像処理装置の動作を示すタイムチャートである。DMA_STがアクティブとなっているT2およびT4の期間はCLK2が供給されているが、DMA_STが非アクティブとなるT1、T3、T5の期間はページ間であってもCLK2が停止することで、図12の従来回路に比べて消費電力を削減できることが分かる。
【0027】
実施の形態2.
ページ間においてソフトリセットを実現しようとする場合、ソフトリセットは外部入力のハードリセットとは異なり、通常はCLK動作を必要とする。実施の形態1で示した画像処理装置では、ページ間でCLK2が停止するため、ページ間にソフトリセットを実行することができない。
そこで、本実施の形態ではページ間のソフトリセットを実現するための構成について説明する。
【0028】
図4は、実施の形態2に係る画像処理装置の構成例を示すブロック図である。図4に示す画像処理装置は、DMA制御回路34で生成されたソフトリセット(SOFT_RST)信号を、SOFT_RST信号のアクティブ期間もCLK2を動作させることのできるCLK制御回路31と、CLK2の立ち上がりエッジでSOFT_RSTがアクティブのときにソフトリセットが実行されるCLK2同期画像データ処理回路32と、CLK1の立ち上がりエッジでSOFT_RSTがアクティブのときにソフトリセットが実行されるCLK1同期画像データ処理回路33とへ伝えることで、ページ間でも画像データ処理回路のソフトリセットを実現する。
なお、画像データ処理フローは図1と同様であるため、その説明を省略する。
【0029】
図5は、図4に記載のCLK制御回路31の構成例を示すブロック図である。CLK制御回路31は、ラッチ回路41及び論理積回路42により構成されるCLKゲーティング回路と、SOFT_RSTとDMA_STとの論理和を出力する論理和回路43とによって構成される。論理積回路42の出力(CLK_EN_IN)をCLKゲーティングに用いることで、SOFT_RSTまたはDMA_STがアクティブの期間はCLK2にBASE_CLKを通過させることができる。
【0030】
図6は、実施の形態2に係る画像処理装置の動作を示すタイムチャートである。DMA_STがアクティブとなるT4期間に加え、SOFT_RSTがアクティブとなるT2期間もCLK2が動作することで、ページ間であっても画像データ処理回路のソフトリセットが実行できることが分かる。
【0031】
実施の形態3.
上述した画像データ処理回路はDMA起動信号がアクティブとなることで、画像データ処理を開始するが、画像データ処理のための画像の主走査幅、副走査幅などの画像データ処理設定を画像データ処理開始前にレジスタ部からダウンロードしておく必要がある場合は、DMA起動信号がアクティブとなってから動作クロックが供給される構成では、画像データ処理設定のダウンロードが間に合わず、正常に画像データ処理が行えない可能性がある。
そこで、本実施では画像処理開始前に画像データ処理設定をレジスタ部からダウンロードするための構成について説明する。
【0032】
図7は、実施の形態3に係る画像処理装置の構成例を示すブロック図である。図7に示す画像処理装置は、DMA_STを生成し、CLK制御回路51へ伝えることができるDMA制御回路54と、DMA_STによりCLK2の動作期間を制御することができ、DMA_STを遅延させた遅延信号(DMA_ST_SFT)を生成し、CLK2同期画像データ処理回路52とCLK1同期画像データ処理回路53へ伝えることができるCLK制御回路51と、CLK2動作中にレジスタ部55より画像データ処理設定(DMA_D2)をダウンロードすることができ、DMA_ST_SFTがアクティブとなってからCLK2に同期して入力される画像データを処理することができるCLK2同期画像データ処理回路52と、CLK1が動作中にレジスタ部55より画像データ処理設定(DMA_D1)をダウンロードすることができ、DMA_ST_SFTがアクティブとなってからCLK2同期画像データ処理回路52から出力される画像データをCLK1に同期化してDMAデータ出力することができるCLK1同期画像データ処理回路53とを備える。
【0033】
通常、DMA起動信号(DMA_ST)がアクティブとなる前に、レジスタ部55では画像データ処理設定が準備されており、クロックが動作していれば画像データ処理回路は本設定をダウンロード可能である。よって、常時動作しているCLK1により動作するCLK1同期画像データ処理回路53は、DMA_STがアクティブとなる前にレジスタ部55よりDMA_D1をダウンロード可能である。
【0034】
また、CLK2をDMA_STにより制御し、DMA_STをCLK制御回路51で遅延させたDMA_ST_SFTをCLK2同期画像データ処理回路52へ伝えることで、DMA_ST_SFTがアクティブとなる前にCLK2が動作を開始するため、この期間にCLK2同期画像データ処理回路52はレジスタ部55よりDMA_D2をダウンロードすることができる。
【0035】
図8は、CLK制御回路51の構成例を示すブロック図である。CLK制御回路51は、ラッチ回路61及び論理積回路62により構成されるCLKゲーティング回路と、遅延回路63とにより構成される。遅延回路63では予め設定されている期間だけDMA_STを遅延させ、DMA_ST_SFT信号を生成することができる。
【0036】
図9は、実施の形態3に係る画像処理装置の動作を示すタイムチャートである。実施の形態3に係る画像処理装置では、DMA_STがアクティブとなってからDMA_ST_SFTがアクティブとなるまでのT2期間はCLK2が動作していることから、この期間に画像データ処理設定をレジスタ部よりダウンロード可能である。
【0037】
実施の形態4.
本実施の形態では、DMA起動信号を非アクティブにしてから画像データ処理結果をレジスタ部55にアップロードする構成について説明する。なお、画像処理装置の回路構成は図7と同様であるため、個々の回路の説明を省略する。
【0038】
図10は、本実施の形態に係る画像処理装置が備えるCLK制御回路の構成例を示すブロック図である。図10に示すCLK制御回路は、ラッチ回路71及び論理積回路72により構成されるCLKゲーティング回路と、DMA_STを予め設定された期間だけ遅延させた遅延信号(DMA_ST_DLY)を生成し、論理積回路74及び論理和回路75とへ伝えることができる遅延回路73と、DMA_ST及びDMA_ST_DLYの論理積(DMA_ST_SFT)を出力することができる論理積回路74と、DMA_ST及びDMA_ST_DLYの論理和(CLKEN_IN)をCLKゲーティング回路へ伝えることができる論理和回路75とで構成される。
【0039】
論理積回路74では、DMA_ST及びDMA_ST_DLYの論理積を取るため、DMA_ST_SFTはDMA_STより設定分だけ遅れてアクティブとなり、非アクティブとなるタイミングはDMA_STと同じである。
【0040】
また、論理和回路75ではDMA_ST及びDMA_ST_SFTの論理和を取るため、CLK_EN_INのアクティブ化のタイミングはDMA_ST_SFTより設定分だけ早くなる。このため、DMA_ST_SFTがアクティブとなる前にCLK2が動作を開始し、レジスタ部55からの画像データ処理設定のダウンロード期間ができる。
【0041】
さらに、CLK_EN_INの非アクティブ化のタイミングは、DMA_ST_SFTより設定分だけ遅くなるため、DMA_ST_SFTが非アクティブとなった後に、レジスタ部55へ画像データの処理結果をアップロードする期間も確保することが可能となる。
【0042】
図11は、本実施の形態に係る画像処理装置の動作を示すタイムチャートである。本実施の形態では、DMA_ST_SFTがアクティブとなるT3期間に画像データ処理を行うが、T3期間の前後のDMA_ST_SFTが非アクティブでCLK_EN_INがアクティブのT2、T4期間に、レジスタ部からの画像データ処理設定のダウンロード、レジスタ部への画像データ処理結果のアップロードが可能である。
【図面の簡単な説明】
【0043】
【図1】実施の形態1に係る画像処理装置の構成例を示すブロック図である。
【図2】図1に記載のCLK制御回路の構成例を示すブロック図である。
【図3】実施の形態1に係る画像処理装置の動作を示すタイムチャートである。
【図4】実施の形態2に係る画像処理装置の構成例を示すブロック図である。
【図5】図4に記載のCLK制御回路の構成例を示すブロック図である。
【図6】実施の形態2に係る画像処理装置の動作を示すタイムチャートである。
【図7】実施の形態3に係る画像処理装置の構成例を示すブロック図である。
【図8】CLK制御回路の構成例を示すブロック図である。
【図9】実施の形態3に係る画像処理装置の動作を示すタイムチャートである。
【図10】本実施の形態に係る画像処理装置が備えるCLK制御回路の構成例を示すブロック図である。
【図11】本実施の形態に係る画像処理装置の動作を示すタイムチャートである。
【図12】従来のクロック停止可能な画像処理装置のブロック図である。
【図13】図12で示す画像処理装置で使用されるCLK制御回路の構成例を示すブロック図である。
【図14】従来の画像処理装置の動作を示すタイムチャートである。
【符号の説明】
【0044】
11,31,51 CLK制御回路
12,32,52 CLK2同期画像データ処理回路
13,33,53 CLK1同期画像データ処理回路
14,34,54 DMA制御回路
21,41,61,71 ラッチ回路
22,42,62,72 論理積回路
43 論理和回路
55 レジスタ部
63,73 遅延回路
74 論理積回路
75 論理和回路
【技術分野】
【0001】
本発明は、ページ間の画像データ処理を行っていない間に動作クロックの供給を停止する画像処理装置に関する。
【背景技術】
【0002】
従来、画像処理装置は、複数のモジュールを持っており、各モジュール内の画像処理回路に動作クロックが供給されている。一般的に、機能的に使用しないモジュールへの不使用な動作クロックの供給を停止することで消費電力の削減が行われていることが知られている。
【0003】
図12は、従来のクロック停止可能な画像処理装置のブロック図であり、図13は、図12で示す画像処理装置で使用されるCLK制御回路の構成例を示すブロック図である。図13に示す回路は、ラッチ回路5及び論理積回路6によって構成された既知のクロックゲーティング回路である。本回路では、クロックイネーブル信号(CLK_ON)を用いて常時動作する基準クロック(BASE_CLK)に対するゲーティングを行い、CLK_ONがアクティブ(Hi)になると、CLK2へBASE_CLKを通過させ、CLK_ONが非アクティブ(Lo)になると、BASE_CLKは遮断され、CLK2は停止(Lo固定)する。
【0004】
図12に示す画像処理装置は、図13のCLK制御回路1と、CLK2に同期して入力される画像データを処理するCLK2同期画像データ処理回路2と、CLK2同期画像データ処理回路2から出力される画像データをCLK1に同期化しDMA(Direct Memory Access)データ出力を行うCLK1同期画像データ処理回路3と、ページ毎にDMA起動信号(DMA_ST)を生成しCLK1同期画像データ処理回路3及びCLK2同期画像データ処理回路2に伝えることができるCLK1同期DMA制御回路4とを備える。
【0005】
CLK_ONは本画像処理部の機能が不要と判断されたときにCLK2を停止させるために外部から与えられる信号であり、ページ毎の制御はなされない。CLK1はDMA制御回路4の動作クロックであり、停止できないクロックである。CLK2同期画像データ処理回路図2及びCLK1同期画像データ処理回路3は、CLK1同期DMA制御回路4から伝えられるDMA_STを検知して、DMA_STがアクティブ(Hi)時に画像データ処理を行う回路である。画像処理部の機能が不要な場合は、CLK_ONをアクティブ(Hi)とすることで、CLK2を停止させ消費電力の削減を行うことができる。
【0006】
図14は、従来の画像処理装置の動作を示すタイムチャートである。本タイムチャートは2ページ分の画像を処理する場合の一例である。T2期間に1ページ目の画像データ処理、T4期間に2ページ目の画像データ処理を行っており、T6期間では機能が不使用となったためCLK_ONをアクティブ(Hi)とし、CLK2を停止させている。
【特許文献1】特開2001−184293号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかしながら、上記の方法では、複数ページの画像処理を行う場合に、ページ間もCLK2は動作を続けており、モジュールを使用しなくなるまではCLK2は停止しない。このため、ページ間の画像処理が停止している期間であっても、画像処理回路に供給される動作クロックが動作するため、この期間は無駄な電力を消費するという問題点を有していた。
【0008】
本発明は斯かる事情に鑑みてなされたものであり、動作クロックの供給制御を行い、各ページ間の画像データ処理を行っていない期間に、画像処理回路に供給される動作クロックを停止させることで、さらなる消費電力の削減を可能とする画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明に係る画像処理装置は、動作クロックが供給され、該動作クロックに同期して入力される画像データを処理する画像処理回路を備えた画像処理装置において、前記画像処理回路による画像データの処理の開始及び停止を頁単位で制御する制御信号を生成する制御手段と、該制御手段にて生成される制御信号に基づき前記画像処理回路にて頁間の処理が行われていない期間を検知する検知手段と、該検知手段が前記期間を検知した場合、前記画像処理回路への動作クロックの供給を停止する手段とを備えることを特徴とする。
【0010】
本発明にあっては、頁間の処理が行われていない期間を検知して、画像処理回路への動作クロックの供給を停止させることにより、画像処理回路にて画像データの処理が行われていない間、画像処理装置への電力供給を抑えることができるため、消費電力が削減される。
【0011】
本発明に係る画像処理装置は、DMA転送方式により外部の記憶部から転送される画像データが前記画像処理回路に入力されるように構成してあり、前記制御信号を、前記画像データの転送を指示するDMA起動信号としてあることを特徴とする。
【0012】
本発明にあっては、メモリやレジスタなどの記憶部に記憶された画像データを画像処理装置内に転送する際に用いるDMA起動信号により、頁間の画像処理が行われていない期間が検知される。
【0013】
本発明に係る画像処理装置は、前記画像処理回路を初期化するソフトリセット信号を生成し、生成したソフトリセット信号を前記画像処理回路へ送出する手段を更に備え、該手段が前記ソフトリセット信号を前記画像処理回路へ送出している間、前記画像処理回路へ動作クロックを供給するようにしてあることを特徴とする。
【0014】
画像処理回路をソフトリセットにより初期化する場合、通常は動作クロックが必要となる。本願発明では、頁間の処理が行われていない期間に動作クロックの供給を停止する構成としていが、ソフトリセット信号を画像処理回路へ送出している間、動作クロックを供給することにより、頁間においてもソフトリセットが可能となる。
【0015】
本発明に係る画像処理装置は、前記画像処理回路の動作期間を、前記制御信号及び前記ソフトリセット信号の論理和により実現してあることを特徴とする。
【0016】
本発明にあっては、画像処理回路の動作期間は、この画像処理回路に動作クロックを供給することができる制御信号及びソフトリセットの論理和で定まる期間となる。
【0017】
本発明に係る画像処理装置は、前記制御信号から予め定められたクロック分だけ遅延した遅延制御信号を生成し、生成した遅延制御信号を前記画像処理回路へ送出する手段を更に備えることを特徴とする。
【0018】
本発明にあっては、画像処理に必要な主走査幅、副走査幅などの処理設定を、画像処理の開始前にレジスタなどからダウンロードすることができ、正常な画像処理を行うことができる。
【0019】
本発明に係る画像処理装置は、前記制御信号及び前記遅延制御信号の論理積を示す信号を生成し、生成した信号を前記画像処理回路へ送出する手段を更に備えることを特徴とする。
【0020】
本発明にあっては、画像処理回路は、画像処理期間の経過後に画像データの処理結果をレジスタなどにアップロードすることができる。
【発明の効果】
【0021】
本発明による場合は、頁間の処理が行われていない期間を検知して、画像処理回路への動作クロックの供給を停止させる。そのため、画像処理回路にて画像データの処理が行われていない間、画像処理装置への電力供給を抑えることができ、頁間においても動作クロックの供給を行う従来の回路構成と比較して消費電力を削減することができる。
【発明を実施するための最良の形態】
【0022】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。なお、以下の説明では、全ての信号は、Hiアクティブの信号として説明する。
実施の形態1.
図1は、実施の形態1に係る画像処理装置の構成例を示すブロック図である。図1に示す画像処理装置は、CLK2を生成しCLK2同期画像データ処理回路12へ伝えることができるCLK制御回路11と、CLK1に同期してページ毎のDMA起動信号(DMA_ST)を生成しCLK2同期画像データ処理回路12とCLK1同期画像データ処理回路13に伝えることができるDMA制御回路14と、CLK2に同期して入力される画像データをDMA_STがアクティブの期間に画像データ処理を行いCLK1同期画像データ処理回路13へ伝えることができるCLK2同期画像データ処理回路12と、DMA_STがアクティブの期間にCLK2同期画像データ処理回路から出力される画像データをCLK1に同期化させDMAデータ出力を行うことができるCLK1同期画像データ処理回路13とを備える。
【0023】
図2は、図1に記載のCLK制御回路11の構成例を示すブロック図である。CLK制御回路11は、ラッチ回路21と論理積回路22とにより構成される。図2では、入力されるDMA_STにより常時動作する基準クロック(BASE_CLK)がゲーティングされ、DMA_STがアクティブの期間だけCLK2へBASE_CLKを通過させる。DMA_STが非アクティブとなればCLK2は停止(Lo固定)となる。
【0024】
図1において、画像データ処理の際は、まずDMA制御回路14がDMA_STをアクティブとし、DMA_STを受けたCLK制御回路11がCLK2同期画像データ処理回路12へのCLK2供給を開始する。CLK2同期画像データ処理回路12およびCLK1同期画像データ処理回路13は、DMA_STがアクティブとなり、CLK2供給も開始されたことにより動作可能となり、入力される画像データを処理し、1ページ分のDMAデータ出力を行う。
【0025】
1ページ分のデータ出力を終えると、DMA制御回路14はDMA_STを非アクティブとし、画像データ処理を終了させる。これにより、CLK2同期画像データ処理回路12およびCLK1同期画像データ処理回路13は動作を停止させる。また、DMA_STの非アクティブ化により、CLK制御回路11は不使用となったCLK2を停止させるため消費電力を削減することができる。
なお、ここでは省略したが、図1記載の画像処理装置の機能が完全に不使用になった場合は、CLK1も停止できるような構成にしても良い。
【0026】
図3は、実施の形態1に係る画像処理装置の動作を示すタイムチャートである。DMA_STがアクティブとなっているT2およびT4の期間はCLK2が供給されているが、DMA_STが非アクティブとなるT1、T3、T5の期間はページ間であってもCLK2が停止することで、図12の従来回路に比べて消費電力を削減できることが分かる。
【0027】
実施の形態2.
ページ間においてソフトリセットを実現しようとする場合、ソフトリセットは外部入力のハードリセットとは異なり、通常はCLK動作を必要とする。実施の形態1で示した画像処理装置では、ページ間でCLK2が停止するため、ページ間にソフトリセットを実行することができない。
そこで、本実施の形態ではページ間のソフトリセットを実現するための構成について説明する。
【0028】
図4は、実施の形態2に係る画像処理装置の構成例を示すブロック図である。図4に示す画像処理装置は、DMA制御回路34で生成されたソフトリセット(SOFT_RST)信号を、SOFT_RST信号のアクティブ期間もCLK2を動作させることのできるCLK制御回路31と、CLK2の立ち上がりエッジでSOFT_RSTがアクティブのときにソフトリセットが実行されるCLK2同期画像データ処理回路32と、CLK1の立ち上がりエッジでSOFT_RSTがアクティブのときにソフトリセットが実行されるCLK1同期画像データ処理回路33とへ伝えることで、ページ間でも画像データ処理回路のソフトリセットを実現する。
なお、画像データ処理フローは図1と同様であるため、その説明を省略する。
【0029】
図5は、図4に記載のCLK制御回路31の構成例を示すブロック図である。CLK制御回路31は、ラッチ回路41及び論理積回路42により構成されるCLKゲーティング回路と、SOFT_RSTとDMA_STとの論理和を出力する論理和回路43とによって構成される。論理積回路42の出力(CLK_EN_IN)をCLKゲーティングに用いることで、SOFT_RSTまたはDMA_STがアクティブの期間はCLK2にBASE_CLKを通過させることができる。
【0030】
図6は、実施の形態2に係る画像処理装置の動作を示すタイムチャートである。DMA_STがアクティブとなるT4期間に加え、SOFT_RSTがアクティブとなるT2期間もCLK2が動作することで、ページ間であっても画像データ処理回路のソフトリセットが実行できることが分かる。
【0031】
実施の形態3.
上述した画像データ処理回路はDMA起動信号がアクティブとなることで、画像データ処理を開始するが、画像データ処理のための画像の主走査幅、副走査幅などの画像データ処理設定を画像データ処理開始前にレジスタ部からダウンロードしておく必要がある場合は、DMA起動信号がアクティブとなってから動作クロックが供給される構成では、画像データ処理設定のダウンロードが間に合わず、正常に画像データ処理が行えない可能性がある。
そこで、本実施では画像処理開始前に画像データ処理設定をレジスタ部からダウンロードするための構成について説明する。
【0032】
図7は、実施の形態3に係る画像処理装置の構成例を示すブロック図である。図7に示す画像処理装置は、DMA_STを生成し、CLK制御回路51へ伝えることができるDMA制御回路54と、DMA_STによりCLK2の動作期間を制御することができ、DMA_STを遅延させた遅延信号(DMA_ST_SFT)を生成し、CLK2同期画像データ処理回路52とCLK1同期画像データ処理回路53へ伝えることができるCLK制御回路51と、CLK2動作中にレジスタ部55より画像データ処理設定(DMA_D2)をダウンロードすることができ、DMA_ST_SFTがアクティブとなってからCLK2に同期して入力される画像データを処理することができるCLK2同期画像データ処理回路52と、CLK1が動作中にレジスタ部55より画像データ処理設定(DMA_D1)をダウンロードすることができ、DMA_ST_SFTがアクティブとなってからCLK2同期画像データ処理回路52から出力される画像データをCLK1に同期化してDMAデータ出力することができるCLK1同期画像データ処理回路53とを備える。
【0033】
通常、DMA起動信号(DMA_ST)がアクティブとなる前に、レジスタ部55では画像データ処理設定が準備されており、クロックが動作していれば画像データ処理回路は本設定をダウンロード可能である。よって、常時動作しているCLK1により動作するCLK1同期画像データ処理回路53は、DMA_STがアクティブとなる前にレジスタ部55よりDMA_D1をダウンロード可能である。
【0034】
また、CLK2をDMA_STにより制御し、DMA_STをCLK制御回路51で遅延させたDMA_ST_SFTをCLK2同期画像データ処理回路52へ伝えることで、DMA_ST_SFTがアクティブとなる前にCLK2が動作を開始するため、この期間にCLK2同期画像データ処理回路52はレジスタ部55よりDMA_D2をダウンロードすることができる。
【0035】
図8は、CLK制御回路51の構成例を示すブロック図である。CLK制御回路51は、ラッチ回路61及び論理積回路62により構成されるCLKゲーティング回路と、遅延回路63とにより構成される。遅延回路63では予め設定されている期間だけDMA_STを遅延させ、DMA_ST_SFT信号を生成することができる。
【0036】
図9は、実施の形態3に係る画像処理装置の動作を示すタイムチャートである。実施の形態3に係る画像処理装置では、DMA_STがアクティブとなってからDMA_ST_SFTがアクティブとなるまでのT2期間はCLK2が動作していることから、この期間に画像データ処理設定をレジスタ部よりダウンロード可能である。
【0037】
実施の形態4.
本実施の形態では、DMA起動信号を非アクティブにしてから画像データ処理結果をレジスタ部55にアップロードする構成について説明する。なお、画像処理装置の回路構成は図7と同様であるため、個々の回路の説明を省略する。
【0038】
図10は、本実施の形態に係る画像処理装置が備えるCLK制御回路の構成例を示すブロック図である。図10に示すCLK制御回路は、ラッチ回路71及び論理積回路72により構成されるCLKゲーティング回路と、DMA_STを予め設定された期間だけ遅延させた遅延信号(DMA_ST_DLY)を生成し、論理積回路74及び論理和回路75とへ伝えることができる遅延回路73と、DMA_ST及びDMA_ST_DLYの論理積(DMA_ST_SFT)を出力することができる論理積回路74と、DMA_ST及びDMA_ST_DLYの論理和(CLKEN_IN)をCLKゲーティング回路へ伝えることができる論理和回路75とで構成される。
【0039】
論理積回路74では、DMA_ST及びDMA_ST_DLYの論理積を取るため、DMA_ST_SFTはDMA_STより設定分だけ遅れてアクティブとなり、非アクティブとなるタイミングはDMA_STと同じである。
【0040】
また、論理和回路75ではDMA_ST及びDMA_ST_SFTの論理和を取るため、CLK_EN_INのアクティブ化のタイミングはDMA_ST_SFTより設定分だけ早くなる。このため、DMA_ST_SFTがアクティブとなる前にCLK2が動作を開始し、レジスタ部55からの画像データ処理設定のダウンロード期間ができる。
【0041】
さらに、CLK_EN_INの非アクティブ化のタイミングは、DMA_ST_SFTより設定分だけ遅くなるため、DMA_ST_SFTが非アクティブとなった後に、レジスタ部55へ画像データの処理結果をアップロードする期間も確保することが可能となる。
【0042】
図11は、本実施の形態に係る画像処理装置の動作を示すタイムチャートである。本実施の形態では、DMA_ST_SFTがアクティブとなるT3期間に画像データ処理を行うが、T3期間の前後のDMA_ST_SFTが非アクティブでCLK_EN_INがアクティブのT2、T4期間に、レジスタ部からの画像データ処理設定のダウンロード、レジスタ部への画像データ処理結果のアップロードが可能である。
【図面の簡単な説明】
【0043】
【図1】実施の形態1に係る画像処理装置の構成例を示すブロック図である。
【図2】図1に記載のCLK制御回路の構成例を示すブロック図である。
【図3】実施の形態1に係る画像処理装置の動作を示すタイムチャートである。
【図4】実施の形態2に係る画像処理装置の構成例を示すブロック図である。
【図5】図4に記載のCLK制御回路の構成例を示すブロック図である。
【図6】実施の形態2に係る画像処理装置の動作を示すタイムチャートである。
【図7】実施の形態3に係る画像処理装置の構成例を示すブロック図である。
【図8】CLK制御回路の構成例を示すブロック図である。
【図9】実施の形態3に係る画像処理装置の動作を示すタイムチャートである。
【図10】本実施の形態に係る画像処理装置が備えるCLK制御回路の構成例を示すブロック図である。
【図11】本実施の形態に係る画像処理装置の動作を示すタイムチャートである。
【図12】従来のクロック停止可能な画像処理装置のブロック図である。
【図13】図12で示す画像処理装置で使用されるCLK制御回路の構成例を示すブロック図である。
【図14】従来の画像処理装置の動作を示すタイムチャートである。
【符号の説明】
【0044】
11,31,51 CLK制御回路
12,32,52 CLK2同期画像データ処理回路
13,33,53 CLK1同期画像データ処理回路
14,34,54 DMA制御回路
21,41,61,71 ラッチ回路
22,42,62,72 論理積回路
43 論理和回路
55 レジスタ部
63,73 遅延回路
74 論理積回路
75 論理和回路
【特許請求の範囲】
【請求項1】
動作クロックが供給され、該動作クロックに同期して入力される画像データを処理する画像処理回路を備えた画像処理装置において、
前記画像処理回路による画像データの処理の開始及び停止を頁単位で制御する制御信号を生成する制御手段と、該制御手段にて生成される制御信号に基づき前記画像処理回路にて頁間の処理が行われていない期間を検知する検知手段と、該検知手段が前記期間を検知した場合、前記画像処理回路への動作クロックの供給を停止する手段とを備えることを特徴とする画像処理装置。
【請求項2】
DMA転送方式を用いて外部の記憶部から転送される画像データが前記画像処理回路に入力されるように構成してあり、前記制御信号を、前記画像データの転送を指示するDMA起動信号としてあることを特徴とする請求項1に記載の画像処理装置。
【請求項3】
前記画像処理回路を初期化するソフトリセット信号を生成し、生成したソフトリセット信号を前記画像処理回路へ送出する手段を更に備え、該手段が前記ソフトリセット信号を前記画像処理回路へ送出している間、前記画像処理回路へ動作クロックを供給するようにしてあることを特徴とする請求項1に記載の画像処理装置。
【請求項4】
前記画像処理回路の動作期間を、前記制御信号及び前記ソフトリセット信号の論理和により実現してあることを特徴とする請求項3に記載の画像処理装置。
【請求項5】
前記制御信号から予め定められたクロック分だけ遅延した遅延制御信号を生成し、生成した遅延制御信号を前記画像処理回路へ送出する手段を更に備えることを特徴とする請求項1に記載の画像処理装置。
【請求項6】
前記制御信号及び前記遅延制御信号の論理積を示す信号を生成し、生成した信号を前記画像処理回路へ送出する手段を更に備えることを特徴とする請求項5に記載の画像処理装置。
【請求項1】
動作クロックが供給され、該動作クロックに同期して入力される画像データを処理する画像処理回路を備えた画像処理装置において、
前記画像処理回路による画像データの処理の開始及び停止を頁単位で制御する制御信号を生成する制御手段と、該制御手段にて生成される制御信号に基づき前記画像処理回路にて頁間の処理が行われていない期間を検知する検知手段と、該検知手段が前記期間を検知した場合、前記画像処理回路への動作クロックの供給を停止する手段とを備えることを特徴とする画像処理装置。
【請求項2】
DMA転送方式を用いて外部の記憶部から転送される画像データが前記画像処理回路に入力されるように構成してあり、前記制御信号を、前記画像データの転送を指示するDMA起動信号としてあることを特徴とする請求項1に記載の画像処理装置。
【請求項3】
前記画像処理回路を初期化するソフトリセット信号を生成し、生成したソフトリセット信号を前記画像処理回路へ送出する手段を更に備え、該手段が前記ソフトリセット信号を前記画像処理回路へ送出している間、前記画像処理回路へ動作クロックを供給するようにしてあることを特徴とする請求項1に記載の画像処理装置。
【請求項4】
前記画像処理回路の動作期間を、前記制御信号及び前記ソフトリセット信号の論理和により実現してあることを特徴とする請求項3に記載の画像処理装置。
【請求項5】
前記制御信号から予め定められたクロック分だけ遅延した遅延制御信号を生成し、生成した遅延制御信号を前記画像処理回路へ送出する手段を更に備えることを特徴とする請求項1に記載の画像処理装置。
【請求項6】
前記制御信号及び前記遅延制御信号の論理積を示す信号を生成し、生成した信号を前記画像処理回路へ送出する手段を更に備えることを特徴とする請求項5に記載の画像処理装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2009−301428(P2009−301428A)
【公開日】平成21年12月24日(2009.12.24)
【国際特許分類】
【出願番号】特願2008−157055(P2008−157055)
【出願日】平成20年6月16日(2008.6.16)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
【公開日】平成21年12月24日(2009.12.24)
【国際特許分類】
【出願日】平成20年6月16日(2008.6.16)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
[ Back to top ]