画像処理装置
【課題】 半導体の生産中止により従来使用していた信号が代替品で削除されてしまう場合があり、新規開発なら問題はないが、既存製品にはそのままでは使用できない場合がある。
【解決手段】 本発明は不揮発性メモリを用いたメモリユニットに関するものであり、削除されたＢＵＳＹ信号を擬似的に発生する回路を付加することで、既存製品にソフトウェアの変更無しに、搭載可能とする。
【解決手段】 本発明は不揮発性メモリを用いたメモリユニットに関するものであり、削除されたＢＵＳＹ信号を擬似的に発生する回路を付加することで、既存製品にソフトウェアの変更無しに、搭載可能とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像処理システム、画像処理装置、画像処理方法及び記憶媒体に関するものである。
【０００２】
特にBusy信号を用いて不揮発性メモリへの書き込み制御を行う画像処理装置システムにおいて、Busy信号を出力しない不揮発性メモリへの書き込み制御を可能にした画像処理装置に関するものである。
【背景技術】
【０００３】
一般にデジタル複写機は、コントローラユニット内に通常の電源断や書き込み中のノイズや予期せぬ電源断によって消失しては困る重要な情報を複数の半導体メモリに同じ値を書き込んでバックアップを取る仕組みを用いている。（以後デジタル複写機はＭＦＰ＝Ｍｕｌｔｉ Ｆｕｃｔｉｏｎ Ｐｒｉｎｔｅｒとも呼ぶ）
ここで重要な情報とは、消失すると再入力が困難な設定値や保存値で、例えば機器の主要な設定値、Ｅメール機能のアドレスリスト、コピーやプリント枚数のカウンタ値などである。また半導体メモリには、揮発性のSRAMに電池回路を付加した物や不揮発性メモリを用いている。不揮発性メモリには、図３に示すようなメモリユニットがコントローラユニットから分離できる構成を取っている場合がありこれを従来例１とする。従来例１においては、メモリユニット105内にReady/Busy信号を出力する機能が有る不揮発性メモリを用いている。
【０００４】
そしてメモリユニット105にＳＯＣ１２５０から、パラレルＩＦ（ＩＦ＝Interface）経由で上記重要情報を不揮発性メモリ1240に対して書き込んでいた。また別々のタイミングでSRAM1210（図３では不図示。図６参照）にも書き込んでいた。このように同じ値を複数のデバイスに書き込むことで消失の可能性を減少させている。
【０００５】
不揮発性メモリとしては、EEPROM(=Electrical Erasable Programmable ROM)、強誘電体メモリ(FRAM＝Ferroelectric Random Access Memory)を使用する事ができる。もしくは、フラッシュメモリ(Flash memory)等を使用する事ができる。
そしてメモリユニットの情報保持用デバイスとしてパラレルタイプのEEPROMを使用している物が存在する。
【０００６】
最近、半導体のライフサイクルが短くなり、製品生産中にもかかわらず半導体部品が供給中止になることがよくある。
【０００７】
EEPROMは内部のセルにデータを保持させるのに時間が非常にかかり、従来のパラレルEEPROMは内部セル書き込み中にはビジー信号を出力させ、書き込み禁止をコントローラユニットに通知するようにしていた。従ってコントローラユニットではそのBusy信号をCPUのIOレジスタがマッピングされているポートにいれてソフトウェアでそのBusy信号の状態を監視していた。そしてその信号がfalseになったところで次のデータをパラレルEEPROMに書き込むようにしていた。そして従来例１では上記のようにBusy信号を監視して書き込み制御を行っていた。
【０００８】
しかしながら、Busy信号を出力するEEPROMの半導体部品が供給中止になった場合、Busy信号を出力しないEEPROMやFRAMやフラッシュメモリしか入手できないようになってしまう。
【０００９】
また従来技術としては特許文献１に示すような、不揮発性記憶装置内部で、メモリセルの状態を見て、書き込みの継続又は継続の判定を行う物ことができるものが存在する。
【特許文献１】特開平７−５７４８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来技術で述べたように、Busy信号を出力するEEPROMの半導体部品が供給中止になった場合、Busy信号を出力しないEEPROMやFRAMやフラッシュメモリで代替品を構成する必要がある。
【００１１】
従来例１のメモリユニット105に、Busy信号を出力しないパラレルEEPROMを採用する場合、図２に示すようなメモリユニットの構成をとることになる。この構成を従来例２とする。なお本説明ではEEPROMを例に取るが、FRAMやフラッシュメモリでも構わない。
【００１２】
この場合、メモリユニット105で採用しているパラレルEEPROMが、Busy信号を出さないので、信号が未接続となり、そのままでは書き込みを行う事ができないという問題があった。
【００１３】
この場合、メモリユニットで採用しているパラレルEEPROMを、Busy信号をださないタイプのパラレルEEPROMに変更すると同時にセル書き込み時間をソフトウェアで監視するようにソフトウェアを変更する必要がある。図２に示すプログラムが格納されるROM1120の内容を従来例１用のVer.Aから従来例２用のVer.Bへ書き換える必要がある。すなわちメモリユニットとソフトウェアを格納しているプログラム格納用ROMの内容を同時に変更する必要があり、その生産調整はきわめて難しい。またVer.Bプログラムを設計する設計作業が発生してしまう。
【００１４】
そこで作業工数削減とソフトウェアの設計工数削減とが成り立つ方式が望まれている。
【００１５】
本発明ではソフトウェアの変更なしに、メモリユニット105内の不揮発性メモリをBusy信号出力機能有りのEEPROMから、Busy信号出力機能無しのEEPROMに代替変更できる構成を提供する。
【００１６】
また従来技術の特許文献１では、先行技術は不揮発性記憶装置内部で、メモリセルの状態を見て、書き込みの継続又は継続の判定を行っている。本発明は不揮発性メモリデバイスへの書き込みを継続させるために、まずパラレルEEPROMへのライトアクセス信号をデコードする。そして、そのデコード信号でリセットICのトリガをかけ、内部セルにデータを書くために必要な時間だけ疑似的なBusy信号を生成させる点が異なっている。
【課題を解決するための手段】
【００１７】
上述した課題を解決するために、本発明では、
書き込み動作中にBusy信号を送出する不揮発性メモリからのBusy信号を監視して前記不揮発性メモリへの書き込み制御を行う画像処理装置において、Busy信号を送出しない不揮発性メモリと、不揮発性メモリへの書き込み開始信号をデコードして遅延素子へのトリガとし遅延素子の出力を疑似的にBusy信号として出力する回路とを含む記憶手段を用いて、Busy信号を送出しない不揮発性メモリへの書き込み制御を可能とする画像処理装置を提供する。
【発明の効果】
【００１８】
本発明によって、Busy信号を出すタイプの不揮発性メモリを使用しているメモリユニットと、Busy信号を出さないタイプの不揮発性メモリを使用しているメモリユニット間で互換性を保つ事が可能となる。すなわちメモリユニットとソフトウェアを格納しているプログラム格納用ROMの内容を同時に変更しなくて良いので、生産調整が簡単となる。また新規バージョンのプログラムを設計するソフトウェア設計作業工数が削減できる。上記の効果がある。
【発明を実施するための最良の形態】
【００１９】
次に、本発明の詳細を実施例の記述に従って説明する。
【実施例１】
【００２０】
以下添付図面を参照して、本発明に係る好適な実施例を詳細に説明する。
【００２１】
図６は、本発明を適用した画像処理装置の一例であるデジタル複合機の構成を示す図である。
【００２２】
図中の10はデジタル複合機（ＭＦＰ）、50はホストコンピュータ（ＰＣ）であり、60のローカルエリアネットワーク（LAN）で接続される。近年デジタル複写機はネットワーク(以後LAN（Local Area Network）を併用)に常時接続して、他のデジタル複写機やPC(Personal Computer)と一緒に運用されることが一般的である。
【００２３】
デジタル複合機は画像の入出力機能を有するものであり、紙原稿の入力および紙への印刷出力を行うものである。入力した画像情報は紙に印刷したり、デジタルデータとして保存やLANを経由して他の機器への転送なども可能である。
【００２４】
また、ホストコンピュータからのプリントデータや、他のデジタル複合機からの画像情報を受信し、紙への印刷出力も可能である。
【００２５】
本発明における図６中の、ＭＦＰ内のコントローラユニット101について説明する。従来例１、従来例２のＭＦＰも差異として説明する部分以外は、同様な構成をとっているものとする。
【００２６】
コントローラユニット101は画像入力デバイスであるスキャナユニット102や画像出力デバイスであるプリンタユニット104と接続し、一方ではＬＡＮ60に接続することで、画像情報やデバイス情報の入出力を行う為のコントローラである。
【００２７】
コントローラ内部ブロックは内部バスで接続されデータの伝達が可能である。CPU1100はシステム全体を制御するプロセッサである。近年CPUとASICを一体化して同一パッケージに収めたSOC1250（System On Chip）として構成する事が行われている。ASIC P1 バスコントローラ1190はパラレルIFで構成する内部バスのバスコントロールを行う。ASIC M1 DRAMコントローラ1200はDRAMのコントロールを行う。DRAM1110はCPU1100を動作するためのシステムワークメモリである。また画像データを一時記憶するための画像メモリでもある。ROM1120はブートROMであり、システムのブートプログラムが格納されている。HDD1130はハードディスクドライブで、システムソフトウェア（bootable）、画像データ、などを格納する。
【００２８】
システムソフトウェア（bootable）は、コピー・SCAN・プリンタ等の機能を実現するためのプログラムであり、DRAM1110上に展開されて動作する。画像処理部1170は画像データの入出力に際して、画像データの符号化、復号化、ラスタライズ、回転、多値と２値の変換、その他適切な画像処理を行う。LANC1180はＬＡＮ60に接続し、画像データの入出力や機器制御にかかわる情報の入出力を行う。ネットワーク上のホストコンピュータ50,他の複写機（図示せず）との間で出力用画像データを受信して画像出力を行うことや、逆に自機器で入力した画像データを送信することも可能である。
【００２９】
プリンタIF1160は、プリンタユニット104と接続し、プリンタユニット104のプリンタ制御部400と通信を行い、各種プリンタの状態取得やプリンタへの命令送出を行う。また、画像データの同期系/非同期系の変換を行い、プリントデータを伝達する。
【００３０】
スキャナIF1140は、スキャナユニット102と接続し、スキャナユニット102のスキャナ制御部210と通信を行い、各種スキャナの状態取得やスキャナへの命令送出を行う。また、画像データの同期系/非同期系の変換を行い、読み取ったスキャナデータを伝達する。
【００３１】
またスキャナユニット102には、スキャナの制御を行うスキャナ制御部210、原稿を光学的に読み取るスキャナ240、自動原稿送り装置や原稿台内のスキャナ装置を駆動するスキャナ用モータ230が存在する。読み取った画像データをＡ/Ｄ変換したり、シェーディング処理したり、適切な画像処理をする画像処理部220が存在する。
【００３２】
操作パネルIF1150は操作パネル制御部320とのインターフェース部で、操作パネル310に表示する画像データを出力する。操作パネル310では押しボタンやテンキーなどによる数値の入力や、コピー処理の開始などの操作を指示する事が可能である。
【００３３】
操作パネル310における入力操作は操作パネルIF1150を通じてCPU1100が実行するプログラムにより認識・処理されて機器全体の設定や、機能の実行指示を行うことで複写やスキャン処理を行うことが可能である。
【００３４】
ユーザーが原稿を複写機にセットし操作パネル310やＰＣ50よりスキャン指示を行うと、CPU1100より、スキャナIF1140を介してスキャナ制御部210へスキャン命令が伝達され、原稿のスキャンが行われる。読み取られた画像データは適切に処理され、HDD1130やPC50に蓄積される。
【００３５】
ユーザーが原稿を複写機にセットし操作パネル310よりコピー指示を行うと、CPU1100より、スキャナIF1140を介してスキャナ制御部210へスキャン命令が伝達され、原稿のスキャンが行われる。読み取られた画像データは適切に処理され、HDD1130に蓄積される。そして適切な画像処理を行いHDD1130よりプリンタIF1160からプリンタユニット104へ転送され、プリンタ410にて印刷が行われる。
【００３６】
ユーザーがＰＣ50よりプリント指示を行うと、PC50よりLAN60を経由してプリントデータがLANC1160より受け取られ、適切な処理を行った後にHDD1130に蓄積される。そして適切な画像処理を行いHDD1130よりプリンタIF1160からプリンタユニット104へ転送され、プリンタ410にて印刷が行われる。
【００３７】
これより図６にて本発明で重要となるメモリユニット105について説明する。
【００３８】
メモリユニット105は、従来例１ではReady/Busy有り不揮発性メモリ1240を使用している。従来例２ではReady/Busy無し不揮発性メモリ1260を使用している。本発明例では、Ready/Busy無し不揮発性メモリ1260を使用している。不揮発性メモリの種類としては、EEPROMでもその他の方式のメモリデバイスでも構わない。
【００３９】
またIFの種類としては、シリアル方式でもパラレル方式でもその他の方式のIFでも一緒にReady/Busy信号を使用していれば構わない。今回の説明ではメモリユニットIF1220にパラレル方式を採用しデータの読み書きには次の信号を用いる。DATA(一般に複数本で例えば[7:0]の８本),CS(=Chip Select),WR(=WRite),RD(=ReaD),ADDR(=ADDRess、一般に複数本で例えば[15:0]の16本)から成る信号で読み書きを行う。
【００４０】
またReady/Busy信号は図１，図２，図３に示すようにプルアップされて、SOC1250内のポートに接続されている。この信号は不揮発性メモリの状態を示しており、例えば１ならBusy、０ならReady状態を示す。Busyとは不揮発性メモリの内部セルに対して消去、書き込み中で次に書き込むデータを受け付けない状態を表す。Readyとは不揮発性メモリに対して書き込みを受け付ける状態を表す。
【００４１】
メモリユニット105は、電源が切れても記憶保持することができるよう不揮発性メモリを使用してバックアップされている。このメモリユニット105に、背景技術で述べた機器の主要な設定値を保存する。
【００４２】
従来例と本発明例の構成の違いについて先に説明する。
【００４３】
従来例１の図３と本発明の図１で異なる部分を説明する。
【００４４】
図３では、メモリユニット105の内部にReady/Busy有り不揮発性メモリ1240が存在する。代わりに図１では、メモリユニット105の内部にトリガ回路(CS、WRデコード回路)1270、
Ready/Busy無し不揮発性メモリ1260、遅延素子1280が存在する。
【００４５】
従来例２の図２と本発明の図１で異なる部分を説明する。
【００４６】
図２では、メモリユニット105の内部にReady/Busy無し不揮発性メモリ1260が存在する。そしてコントローラ内ROM1120にはVer.Bが書き込まれている。代わりに図１では、メモリユニット105の内部にトリガ回路(CS、WRデコード回路)1270、Ready/Busy無し不揮発性メモリ1260、遅延素子1280が存在する。そしてコントローラ内ROM1120にはVer.Aが書き込まれている。
【００４７】
これより本発明と大きく関連するメモリユニット105への書き込み処理を図５に示すフローチャートを用いて説明する。
【００４８】
従来例２および本発明のＲＯＭ Ｖｅｒ．Ａの動作を説明する。本発明の効果として、ソフトウェアの変更が不要であるため、それらのフローチャートは同じになる。
【００４９】
まずMFPは電源が投入され各種初期化がなされてスタンバイ状態にあるとする。
【００５０】
ここでメモリユニット105への書き込み、読み出しが発生したとする。
【００５１】
たとえば機器の主要な設定値（たとえばＥメール機能のアドレスリストなど）を変更、読み出した場合メモリユニット105への書き込み、読み出しが発生する。
【００５２】
すると以下の処理決定ルーチンに基づいて、コントローラ内部で処理を行う。
【００５３】
まずメモリユニット105への書き込みを行う時のフローについて説明する。
【００５４】
ルーチンの開始をＳ１０１とする。ルーチンが開始されるとＳ１０２へ移行する。（Ｓ１０１）
機器の主要な設定値が変更されると、メモリユニット105への書き込み要因が発生し、Ｓ１０３へ移行する。（Ｓ１０２）
メモリユニット105への書き込むデータをCPU1100からASIC P1 バスコントローラ1190へ書き込む。ASIC P1 バスコントローラ1190はメモリユニット105へメモリユニットIF1220を経由して書き込みを行う。そしてＳ１０４へ移行する。（Ｓ１０３）
CPUのIOレジスタにマッピングされたポートにメモリユニット105からのReady/Busy信号が接続されており、それを読み出してBusy中になるかどうかでメモリユニット105が有るかを判定する。従来例１ではReady/Busy有り不揮発性メモリ1240が接続されているので、判定が可能である。なお本発明では、Ready/Busy無し不揮発性メモリ1260が接続されるので、不揮発性メモリからのReady/Busy信号は無く、擬似的なReady/Busy信号が出力される。本発明例でのReady/Busy信号の動作については後述する。
【００５５】
そしてBusy中で有ればＳ１０５へ移行する。Busy中で無ければ異常処理のためＳ１０７へ移行する。（Ｓ１０４）
Ｓ１０５では書き込み処理の終了を判定する。まだBusy中であれば、タイムアウト判定のためＳ１０６へ移行する。Busyが終了してReady状態になれば書き込みが終了したので、Ｓ１０８へ移行する。（Ｓ１０５）
Ｓ１０６では、何らかの異常でタイムアウトしたかを判定する。Busy状態が一定時間以上継続すれば、何らかの異常があったと判断してＳ１０７へ移行する。そうでなければ引き続き待機のためＳ１０５へ移行する。
【００５６】
Ｓ１０７では、異常終了処理のため、発生した異常要因に応じた処理を行い終了する。例えばメモリユニット無しやタイムアウトといった異常要因に応じた処理を行う。（Ｓ１０７）
Ｓ１０８では、機器の動作として適切な正常終了処理を行う。そして必要に応じて書き込んだ値のVerifyや一致しない時の修正処理を行う。（Ｓ１０８）
上記の処理をＲＯＭ Ｖｅｒ．Ａでは行うわけであるが、この処理は従来例１にて問題がなかったとしても、従来例２では問題がある。すなわちＳ１０４で不揮発性メモリがReady/Busy信号をSOC1250へ返さないため、メモリユニット無しと判定されて正常に書き込み処理ができない。そのため従来例２では、メモリユニットの入れ替えと同時にROM1120の内容をVer.Bへ入れ替える必要がある。従来例２のROMVer.Bの動作は後述する。
【００５７】
そして本発明で重要となる図１の構成について説明する。本発明では図１に示すように、メモリユニット105の内部をトリガ回路(CS、WRデコード回路)1270、Ready/Busy無し不揮発性メモリ1260、遅延素子1280で構成する。図４を用いて、そのときの信号タイミングを説明する。
【００５８】
最初にＣＳ信号、アドレス信号が発行され、次にＷＲ信号とライトデータが発行される。そしてトリガ回路(CS、WRデコード回路)1270にてＣＳとＷＲをデコードする。トリガ回路は例えばロジックICで構成し、ＣＳ信号とＷＲ信号のＮＯＲを取って、出力する。そしてトリガ回路の出力を遅延素子に入力する。すると遅延素子は一定時間のローパルスを出力する。遅延素子は例えばリセットICやカウンタ回路等で構成する。遅延素子がリセットＩＣの場合、マニュアルリセット端子にトリガ回路の出力を入れる。そして遅延素子の出力がコントローラユニット側Ready/Busy入力に入る。すると、コントローラ側では、遅延素子のローパルスをReady/Busy信号としてReady/Busy制御を行う。そしてコントローラ内ROM1120はVer.AのままでReady/Busy無し不揮発性メモリ1260に対して書き込む事ができるという利点がある。また不揮発性メモリのセルへの書き込み時間が10msだとすると、遅延素子のローパルス出力時間は例えば15msと長くする必要がある。するとコントローラユニット側ではBusy状態が15ms続いた後、Ready状態になったと解釈し、次のデータを書き込む処理へ移行する。
【００５９】
また従来例２のＲＯＭ Ｖｅｒ.Ｂの動作を図７を用いて説明する。図７は、ROM Ver.Bにおけるメモリユニットへの書き込みのフローチャートである。
【００６０】
ルーチンの開始をＳ２０１とする。ルーチンが開始されるとＳ２０２へ移行する。（Ｓ２０１）
機器の主要な設定値が変更されると、メモリユニット105への書き込み要因が発生し、Ｓ２０３へ移行する。（Ｓ２０２）
メモリユニット105への書き込むデータをCPU1100からASIC P1 バスコントローラ1190へ書き込む。ASIC P1 バスコントローラ1190はメモリユニット105へメモリユニットIF1220を経由して書き込みを行う。そしてＳ２０４へ移行する。（Ｓ２０３）
ROM Ver.Bでは、メモリユニット105からのReady/Busy信号接続は不要なので、書き込み処理の終了の判定を計時にて行う。不揮発性メモリの仕様に応じて一定時間経過したかを計時して判定する。不揮発性メモリのセルへの書き込み時間が10msだとすると、例えば15ms経過するまでＳ２０４を繰り返す。一定時間経過すれば、不揮発性メモリのセルへの書き込みが終了するので、Ｓ２０５へ移行する。（Ｓ２０４）
Ｓ２０５では、機器の動作として適切な終了処理を行う。そして必要に応じて書き込んだ値のVerifyや一致しない時の修正処理、異常終了処理を行う。（Ｓ２０５）
なお、本発明の構成をとれば、従来例２のＲＯＭ Ｖｅｒ.Ｂのソフトウェアを設計する工数が削減できる。
【００６１】
以上説明したように図１に示すメモリユニット105の構成を取ることにより、上述した発明の効果にて、上述した課題を解決できる。
【図面の簡単な説明】
【００６２】
【図１】本発明におけるメモリユニットの構成
【図２】従来例２におけるメモリユニットの構成
【図３】従来例１におけるメモリユニットの構成
【図４】本発明におけるReady/Busy信号タイミング
【図５】ROM Ver.Aにおけるメモリユニットへの書き込みのフローチャート
【図６】本発明を適用した画像処理装置の一例であるデジタル複合機の構成図
【図７】ROM Ver.Bにおけるメモリユニットへの書き込みのフローチャート
【符号の説明】
【００６３】
10 複合機
50 ＰＣ
60 ＬＡＮ
101 コントローラユニット
102 スキャナユニット
103 操作パネルユニット
104 プリンタユニット
105 メモリユニット
210 スキャナ制御部
220 画像処理部
230 スキャナ用モータ
240 スキャナ
310 操作パネル
320 操作パネル制御部
400 プリンタ制御部
410 プリンタ
1100 CPU
1110 DRAM
1120 ROM
1130 HDD
1140 スキャナIF
1150 操作パネルIF
1160 プリンタIF
1170 画像処理部
1180 LANC
1190 ASIC P1 バスコントローラ
1200 ASIC M1 DRAMコントローラ
1210 SRAM
1220 メモリユニットIF
1230 電池回路
1240 Ready/Busy有り不揮発性メモリ(Ready/Busy有りEEPROM)
1250 SOC
1260 Ready/Busy無し不揮発性メモリ(Ready/Busy無しEEPROM)
1270 トリガ回路(CS、WRデコード回路)
1280 遅延素子（リセットIC）
【技術分野】
【０００１】
本発明は画像処理システム、画像処理装置、画像処理方法及び記憶媒体に関するものである。
【０００２】
特にBusy信号を用いて不揮発性メモリへの書き込み制御を行う画像処理装置システムにおいて、Busy信号を出力しない不揮発性メモリへの書き込み制御を可能にした画像処理装置に関するものである。
【背景技術】
【０００３】
一般にデジタル複写機は、コントローラユニット内に通常の電源断や書き込み中のノイズや予期せぬ電源断によって消失しては困る重要な情報を複数の半導体メモリに同じ値を書き込んでバックアップを取る仕組みを用いている。（以後デジタル複写機はＭＦＰ＝Ｍｕｌｔｉ Ｆｕｃｔｉｏｎ Ｐｒｉｎｔｅｒとも呼ぶ）
ここで重要な情報とは、消失すると再入力が困難な設定値や保存値で、例えば機器の主要な設定値、Ｅメール機能のアドレスリスト、コピーやプリント枚数のカウンタ値などである。また半導体メモリには、揮発性のSRAMに電池回路を付加した物や不揮発性メモリを用いている。不揮発性メモリには、図３に示すようなメモリユニットがコントローラユニットから分離できる構成を取っている場合がありこれを従来例１とする。従来例１においては、メモリユニット105内にReady/Busy信号を出力する機能が有る不揮発性メモリを用いている。
【０００４】
そしてメモリユニット105にＳＯＣ１２５０から、パラレルＩＦ（ＩＦ＝Interface）経由で上記重要情報を不揮発性メモリ1240に対して書き込んでいた。また別々のタイミングでSRAM1210（図３では不図示。図６参照）にも書き込んでいた。このように同じ値を複数のデバイスに書き込むことで消失の可能性を減少させている。
【０００５】
不揮発性メモリとしては、EEPROM(=Electrical Erasable Programmable ROM)、強誘電体メモリ(FRAM＝Ferroelectric Random Access Memory)を使用する事ができる。もしくは、フラッシュメモリ(Flash memory)等を使用する事ができる。
そしてメモリユニットの情報保持用デバイスとしてパラレルタイプのEEPROMを使用している物が存在する。
【０００６】
最近、半導体のライフサイクルが短くなり、製品生産中にもかかわらず半導体部品が供給中止になることがよくある。
【０００７】
EEPROMは内部のセルにデータを保持させるのに時間が非常にかかり、従来のパラレルEEPROMは内部セル書き込み中にはビジー信号を出力させ、書き込み禁止をコントローラユニットに通知するようにしていた。従ってコントローラユニットではそのBusy信号をCPUのIOレジスタがマッピングされているポートにいれてソフトウェアでそのBusy信号の状態を監視していた。そしてその信号がfalseになったところで次のデータをパラレルEEPROMに書き込むようにしていた。そして従来例１では上記のようにBusy信号を監視して書き込み制御を行っていた。
【０００８】
しかしながら、Busy信号を出力するEEPROMの半導体部品が供給中止になった場合、Busy信号を出力しないEEPROMやFRAMやフラッシュメモリしか入手できないようになってしまう。
【０００９】
また従来技術としては特許文献１に示すような、不揮発性記憶装置内部で、メモリセルの状態を見て、書き込みの継続又は継続の判定を行う物ことができるものが存在する。
【特許文献１】特開平７−５７４８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来技術で述べたように、Busy信号を出力するEEPROMの半導体部品が供給中止になった場合、Busy信号を出力しないEEPROMやFRAMやフラッシュメモリで代替品を構成する必要がある。
【００１１】
従来例１のメモリユニット105に、Busy信号を出力しないパラレルEEPROMを採用する場合、図２に示すようなメモリユニットの構成をとることになる。この構成を従来例２とする。なお本説明ではEEPROMを例に取るが、FRAMやフラッシュメモリでも構わない。
【００１２】
この場合、メモリユニット105で採用しているパラレルEEPROMが、Busy信号を出さないので、信号が未接続となり、そのままでは書き込みを行う事ができないという問題があった。
【００１３】
この場合、メモリユニットで採用しているパラレルEEPROMを、Busy信号をださないタイプのパラレルEEPROMに変更すると同時にセル書き込み時間をソフトウェアで監視するようにソフトウェアを変更する必要がある。図２に示すプログラムが格納されるROM1120の内容を従来例１用のVer.Aから従来例２用のVer.Bへ書き換える必要がある。すなわちメモリユニットとソフトウェアを格納しているプログラム格納用ROMの内容を同時に変更する必要があり、その生産調整はきわめて難しい。またVer.Bプログラムを設計する設計作業が発生してしまう。
【００１４】
そこで作業工数削減とソフトウェアの設計工数削減とが成り立つ方式が望まれている。
【００１５】
本発明ではソフトウェアの変更なしに、メモリユニット105内の不揮発性メモリをBusy信号出力機能有りのEEPROMから、Busy信号出力機能無しのEEPROMに代替変更できる構成を提供する。
【００１６】
また従来技術の特許文献１では、先行技術は不揮発性記憶装置内部で、メモリセルの状態を見て、書き込みの継続又は継続の判定を行っている。本発明は不揮発性メモリデバイスへの書き込みを継続させるために、まずパラレルEEPROMへのライトアクセス信号をデコードする。そして、そのデコード信号でリセットICのトリガをかけ、内部セルにデータを書くために必要な時間だけ疑似的なBusy信号を生成させる点が異なっている。
【課題を解決するための手段】
【００１７】
上述した課題を解決するために、本発明では、
書き込み動作中にBusy信号を送出する不揮発性メモリからのBusy信号を監視して前記不揮発性メモリへの書き込み制御を行う画像処理装置において、Busy信号を送出しない不揮発性メモリと、不揮発性メモリへの書き込み開始信号をデコードして遅延素子へのトリガとし遅延素子の出力を疑似的にBusy信号として出力する回路とを含む記憶手段を用いて、Busy信号を送出しない不揮発性メモリへの書き込み制御を可能とする画像処理装置を提供する。
【発明の効果】
【００１８】
本発明によって、Busy信号を出すタイプの不揮発性メモリを使用しているメモリユニットと、Busy信号を出さないタイプの不揮発性メモリを使用しているメモリユニット間で互換性を保つ事が可能となる。すなわちメモリユニットとソフトウェアを格納しているプログラム格納用ROMの内容を同時に変更しなくて良いので、生産調整が簡単となる。また新規バージョンのプログラムを設計するソフトウェア設計作業工数が削減できる。上記の効果がある。
【発明を実施するための最良の形態】
【００１９】
次に、本発明の詳細を実施例の記述に従って説明する。
【実施例１】
【００２０】
以下添付図面を参照して、本発明に係る好適な実施例を詳細に説明する。
【００２１】
図６は、本発明を適用した画像処理装置の一例であるデジタル複合機の構成を示す図である。
【００２２】
図中の10はデジタル複合機（ＭＦＰ）、50はホストコンピュータ（ＰＣ）であり、60のローカルエリアネットワーク（LAN）で接続される。近年デジタル複写機はネットワーク(以後LAN（Local Area Network）を併用)に常時接続して、他のデジタル複写機やPC(Personal Computer)と一緒に運用されることが一般的である。
【００２３】
デジタル複合機は画像の入出力機能を有するものであり、紙原稿の入力および紙への印刷出力を行うものである。入力した画像情報は紙に印刷したり、デジタルデータとして保存やLANを経由して他の機器への転送なども可能である。
【００２４】
また、ホストコンピュータからのプリントデータや、他のデジタル複合機からの画像情報を受信し、紙への印刷出力も可能である。
【００２５】
本発明における図６中の、ＭＦＰ内のコントローラユニット101について説明する。従来例１、従来例２のＭＦＰも差異として説明する部分以外は、同様な構成をとっているものとする。
【００２６】
コントローラユニット101は画像入力デバイスであるスキャナユニット102や画像出力デバイスであるプリンタユニット104と接続し、一方ではＬＡＮ60に接続することで、画像情報やデバイス情報の入出力を行う為のコントローラである。
【００２７】
コントローラ内部ブロックは内部バスで接続されデータの伝達が可能である。CPU1100はシステム全体を制御するプロセッサである。近年CPUとASICを一体化して同一パッケージに収めたSOC1250（System On Chip）として構成する事が行われている。ASIC P1 バスコントローラ1190はパラレルIFで構成する内部バスのバスコントロールを行う。ASIC M1 DRAMコントローラ1200はDRAMのコントロールを行う。DRAM1110はCPU1100を動作するためのシステムワークメモリである。また画像データを一時記憶するための画像メモリでもある。ROM1120はブートROMであり、システムのブートプログラムが格納されている。HDD1130はハードディスクドライブで、システムソフトウェア（bootable）、画像データ、などを格納する。
【００２８】
システムソフトウェア（bootable）は、コピー・SCAN・プリンタ等の機能を実現するためのプログラムであり、DRAM1110上に展開されて動作する。画像処理部1170は画像データの入出力に際して、画像データの符号化、復号化、ラスタライズ、回転、多値と２値の変換、その他適切な画像処理を行う。LANC1180はＬＡＮ60に接続し、画像データの入出力や機器制御にかかわる情報の入出力を行う。ネットワーク上のホストコンピュータ50,他の複写機（図示せず）との間で出力用画像データを受信して画像出力を行うことや、逆に自機器で入力した画像データを送信することも可能である。
【００２９】
プリンタIF1160は、プリンタユニット104と接続し、プリンタユニット104のプリンタ制御部400と通信を行い、各種プリンタの状態取得やプリンタへの命令送出を行う。また、画像データの同期系/非同期系の変換を行い、プリントデータを伝達する。
【００３０】
スキャナIF1140は、スキャナユニット102と接続し、スキャナユニット102のスキャナ制御部210と通信を行い、各種スキャナの状態取得やスキャナへの命令送出を行う。また、画像データの同期系/非同期系の変換を行い、読み取ったスキャナデータを伝達する。
【００３１】
またスキャナユニット102には、スキャナの制御を行うスキャナ制御部210、原稿を光学的に読み取るスキャナ240、自動原稿送り装置や原稿台内のスキャナ装置を駆動するスキャナ用モータ230が存在する。読み取った画像データをＡ/Ｄ変換したり、シェーディング処理したり、適切な画像処理をする画像処理部220が存在する。
【００３２】
操作パネルIF1150は操作パネル制御部320とのインターフェース部で、操作パネル310に表示する画像データを出力する。操作パネル310では押しボタンやテンキーなどによる数値の入力や、コピー処理の開始などの操作を指示する事が可能である。
【００３３】
操作パネル310における入力操作は操作パネルIF1150を通じてCPU1100が実行するプログラムにより認識・処理されて機器全体の設定や、機能の実行指示を行うことで複写やスキャン処理を行うことが可能である。
【００３４】
ユーザーが原稿を複写機にセットし操作パネル310やＰＣ50よりスキャン指示を行うと、CPU1100より、スキャナIF1140を介してスキャナ制御部210へスキャン命令が伝達され、原稿のスキャンが行われる。読み取られた画像データは適切に処理され、HDD1130やPC50に蓄積される。
【００３５】
ユーザーが原稿を複写機にセットし操作パネル310よりコピー指示を行うと、CPU1100より、スキャナIF1140を介してスキャナ制御部210へスキャン命令が伝達され、原稿のスキャンが行われる。読み取られた画像データは適切に処理され、HDD1130に蓄積される。そして適切な画像処理を行いHDD1130よりプリンタIF1160からプリンタユニット104へ転送され、プリンタ410にて印刷が行われる。
【００３６】
ユーザーがＰＣ50よりプリント指示を行うと、PC50よりLAN60を経由してプリントデータがLANC1160より受け取られ、適切な処理を行った後にHDD1130に蓄積される。そして適切な画像処理を行いHDD1130よりプリンタIF1160からプリンタユニット104へ転送され、プリンタ410にて印刷が行われる。
【００３７】
これより図６にて本発明で重要となるメモリユニット105について説明する。
【００３８】
メモリユニット105は、従来例１ではReady/Busy有り不揮発性メモリ1240を使用している。従来例２ではReady/Busy無し不揮発性メモリ1260を使用している。本発明例では、Ready/Busy無し不揮発性メモリ1260を使用している。不揮発性メモリの種類としては、EEPROMでもその他の方式のメモリデバイスでも構わない。
【００３９】
またIFの種類としては、シリアル方式でもパラレル方式でもその他の方式のIFでも一緒にReady/Busy信号を使用していれば構わない。今回の説明ではメモリユニットIF1220にパラレル方式を採用しデータの読み書きには次の信号を用いる。DATA(一般に複数本で例えば[7:0]の８本),CS(=Chip Select),WR(=WRite),RD(=ReaD),ADDR(=ADDRess、一般に複数本で例えば[15:0]の16本)から成る信号で読み書きを行う。
【００４０】
またReady/Busy信号は図１，図２，図３に示すようにプルアップされて、SOC1250内のポートに接続されている。この信号は不揮発性メモリの状態を示しており、例えば１ならBusy、０ならReady状態を示す。Busyとは不揮発性メモリの内部セルに対して消去、書き込み中で次に書き込むデータを受け付けない状態を表す。Readyとは不揮発性メモリに対して書き込みを受け付ける状態を表す。
【００４１】
メモリユニット105は、電源が切れても記憶保持することができるよう不揮発性メモリを使用してバックアップされている。このメモリユニット105に、背景技術で述べた機器の主要な設定値を保存する。
【００４２】
従来例と本発明例の構成の違いについて先に説明する。
【００４３】
従来例１の図３と本発明の図１で異なる部分を説明する。
【００４４】
図３では、メモリユニット105の内部にReady/Busy有り不揮発性メモリ1240が存在する。代わりに図１では、メモリユニット105の内部にトリガ回路(CS、WRデコード回路)1270、
Ready/Busy無し不揮発性メモリ1260、遅延素子1280が存在する。
【００４５】
従来例２の図２と本発明の図１で異なる部分を説明する。
【００４６】
図２では、メモリユニット105の内部にReady/Busy無し不揮発性メモリ1260が存在する。そしてコントローラ内ROM1120にはVer.Bが書き込まれている。代わりに図１では、メモリユニット105の内部にトリガ回路(CS、WRデコード回路)1270、Ready/Busy無し不揮発性メモリ1260、遅延素子1280が存在する。そしてコントローラ内ROM1120にはVer.Aが書き込まれている。
【００４７】
これより本発明と大きく関連するメモリユニット105への書き込み処理を図５に示すフローチャートを用いて説明する。
【００４８】
従来例２および本発明のＲＯＭ Ｖｅｒ．Ａの動作を説明する。本発明の効果として、ソフトウェアの変更が不要であるため、それらのフローチャートは同じになる。
【００４９】
まずMFPは電源が投入され各種初期化がなされてスタンバイ状態にあるとする。
【００５０】
ここでメモリユニット105への書き込み、読み出しが発生したとする。
【００５１】
たとえば機器の主要な設定値（たとえばＥメール機能のアドレスリストなど）を変更、読み出した場合メモリユニット105への書き込み、読み出しが発生する。
【００５２】
すると以下の処理決定ルーチンに基づいて、コントローラ内部で処理を行う。
【００５３】
まずメモリユニット105への書き込みを行う時のフローについて説明する。
【００５４】
ルーチンの開始をＳ１０１とする。ルーチンが開始されるとＳ１０２へ移行する。（Ｓ１０１）
機器の主要な設定値が変更されると、メモリユニット105への書き込み要因が発生し、Ｓ１０３へ移行する。（Ｓ１０２）
メモリユニット105への書き込むデータをCPU1100からASIC P1 バスコントローラ1190へ書き込む。ASIC P1 バスコントローラ1190はメモリユニット105へメモリユニットIF1220を経由して書き込みを行う。そしてＳ１０４へ移行する。（Ｓ１０３）
CPUのIOレジスタにマッピングされたポートにメモリユニット105からのReady/Busy信号が接続されており、それを読み出してBusy中になるかどうかでメモリユニット105が有るかを判定する。従来例１ではReady/Busy有り不揮発性メモリ1240が接続されているので、判定が可能である。なお本発明では、Ready/Busy無し不揮発性メモリ1260が接続されるので、不揮発性メモリからのReady/Busy信号は無く、擬似的なReady/Busy信号が出力される。本発明例でのReady/Busy信号の動作については後述する。
【００５５】
そしてBusy中で有ればＳ１０５へ移行する。Busy中で無ければ異常処理のためＳ１０７へ移行する。（Ｓ１０４）
Ｓ１０５では書き込み処理の終了を判定する。まだBusy中であれば、タイムアウト判定のためＳ１０６へ移行する。Busyが終了してReady状態になれば書き込みが終了したので、Ｓ１０８へ移行する。（Ｓ１０５）
Ｓ１０６では、何らかの異常でタイムアウトしたかを判定する。Busy状態が一定時間以上継続すれば、何らかの異常があったと判断してＳ１０７へ移行する。そうでなければ引き続き待機のためＳ１０５へ移行する。
【００５６】
Ｓ１０７では、異常終了処理のため、発生した異常要因に応じた処理を行い終了する。例えばメモリユニット無しやタイムアウトといった異常要因に応じた処理を行う。（Ｓ１０７）
Ｓ１０８では、機器の動作として適切な正常終了処理を行う。そして必要に応じて書き込んだ値のVerifyや一致しない時の修正処理を行う。（Ｓ１０８）
上記の処理をＲＯＭ Ｖｅｒ．Ａでは行うわけであるが、この処理は従来例１にて問題がなかったとしても、従来例２では問題がある。すなわちＳ１０４で不揮発性メモリがReady/Busy信号をSOC1250へ返さないため、メモリユニット無しと判定されて正常に書き込み処理ができない。そのため従来例２では、メモリユニットの入れ替えと同時にROM1120の内容をVer.Bへ入れ替える必要がある。従来例２のROMVer.Bの動作は後述する。
【００５７】
そして本発明で重要となる図１の構成について説明する。本発明では図１に示すように、メモリユニット105の内部をトリガ回路(CS、WRデコード回路)1270、Ready/Busy無し不揮発性メモリ1260、遅延素子1280で構成する。図４を用いて、そのときの信号タイミングを説明する。
【００５８】
最初にＣＳ信号、アドレス信号が発行され、次にＷＲ信号とライトデータが発行される。そしてトリガ回路(CS、WRデコード回路)1270にてＣＳとＷＲをデコードする。トリガ回路は例えばロジックICで構成し、ＣＳ信号とＷＲ信号のＮＯＲを取って、出力する。そしてトリガ回路の出力を遅延素子に入力する。すると遅延素子は一定時間のローパルスを出力する。遅延素子は例えばリセットICやカウンタ回路等で構成する。遅延素子がリセットＩＣの場合、マニュアルリセット端子にトリガ回路の出力を入れる。そして遅延素子の出力がコントローラユニット側Ready/Busy入力に入る。すると、コントローラ側では、遅延素子のローパルスをReady/Busy信号としてReady/Busy制御を行う。そしてコントローラ内ROM1120はVer.AのままでReady/Busy無し不揮発性メモリ1260に対して書き込む事ができるという利点がある。また不揮発性メモリのセルへの書き込み時間が10msだとすると、遅延素子のローパルス出力時間は例えば15msと長くする必要がある。するとコントローラユニット側ではBusy状態が15ms続いた後、Ready状態になったと解釈し、次のデータを書き込む処理へ移行する。
【００５９】
また従来例２のＲＯＭ Ｖｅｒ.Ｂの動作を図７を用いて説明する。図７は、ROM Ver.Bにおけるメモリユニットへの書き込みのフローチャートである。
【００６０】
ルーチンの開始をＳ２０１とする。ルーチンが開始されるとＳ２０２へ移行する。（Ｓ２０１）
機器の主要な設定値が変更されると、メモリユニット105への書き込み要因が発生し、Ｓ２０３へ移行する。（Ｓ２０２）
メモリユニット105への書き込むデータをCPU1100からASIC P1 バスコントローラ1190へ書き込む。ASIC P1 バスコントローラ1190はメモリユニット105へメモリユニットIF1220を経由して書き込みを行う。そしてＳ２０４へ移行する。（Ｓ２０３）
ROM Ver.Bでは、メモリユニット105からのReady/Busy信号接続は不要なので、書き込み処理の終了の判定を計時にて行う。不揮発性メモリの仕様に応じて一定時間経過したかを計時して判定する。不揮発性メモリのセルへの書き込み時間が10msだとすると、例えば15ms経過するまでＳ２０４を繰り返す。一定時間経過すれば、不揮発性メモリのセルへの書き込みが終了するので、Ｓ２０５へ移行する。（Ｓ２０４）
Ｓ２０５では、機器の動作として適切な終了処理を行う。そして必要に応じて書き込んだ値のVerifyや一致しない時の修正処理、異常終了処理を行う。（Ｓ２０５）
なお、本発明の構成をとれば、従来例２のＲＯＭ Ｖｅｒ.Ｂのソフトウェアを設計する工数が削減できる。
【００６１】
以上説明したように図１に示すメモリユニット105の構成を取ることにより、上述した発明の効果にて、上述した課題を解決できる。
【図面の簡単な説明】
【００６２】
【図１】本発明におけるメモリユニットの構成
【図２】従来例２におけるメモリユニットの構成
【図３】従来例１におけるメモリユニットの構成
【図４】本発明におけるReady/Busy信号タイミング
【図５】ROM Ver.Aにおけるメモリユニットへの書き込みのフローチャート
【図６】本発明を適用した画像処理装置の一例であるデジタル複合機の構成図
【図７】ROM Ver.Bにおけるメモリユニットへの書き込みのフローチャート
【符号の説明】
【００６３】
10 複合機
50 ＰＣ
60 ＬＡＮ
101 コントローラユニット
102 スキャナユニット
103 操作パネルユニット
104 プリンタユニット
105 メモリユニット
210 スキャナ制御部
220 画像処理部
230 スキャナ用モータ
240 スキャナ
310 操作パネル
320 操作パネル制御部
400 プリンタ制御部
410 プリンタ
1100 CPU
1110 DRAM
1120 ROM
1130 HDD
1140 スキャナIF
1150 操作パネルIF
1160 プリンタIF
1170 画像処理部
1180 LANC
1190 ASIC P1 バスコントローラ
1200 ASIC M1 DRAMコントローラ
1210 SRAM
1220 メモリユニットIF
1230 電池回路
1240 Ready/Busy有り不揮発性メモリ(Ready/Busy有りEEPROM)
1250 SOC
1260 Ready/Busy無し不揮発性メモリ(Ready/Busy無しEEPROM)
1270 トリガ回路(CS、WRデコード回路)
1280 遅延素子（リセットIC）
【特許請求の範囲】
【請求項１】
不揮発性メモリを含む記憶手段を有し、書き込み動作中にBusy信号を送出する不揮発性メモリからのBusy信号を監視して前記不揮発性メモリへの書き込み制御を行う画像処理装置において、
Busy信号を送出しない不揮発性メモリと、不揮発性メモリへの書き込み開始信号をデコードして遅延素子へのトリガとし遅延素子の出力を疑似的にBusy信号として出力する回路とを含む記憶手段を用いて、Busy信号を送出しない不揮発性メモリへの書き込み制御を可能にしたことを特徴とする画像処理装置。
【請求項２】
画像データを入力する入力手段と、前記入力手段により入力された画像データを画像処理する画像処理手段と、前記画像処理手段で画像処理された画像データを出力する出力手段を有し、出力手段にて出力した回数を記憶するための不揮発性メモリを含む記憶手段とを有する事を特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記不揮発性メモリは、パラレルEEPROMであることを特徴とする請求項１又は請求項２に記載の画像処理装置。
【請求項４】
前記遅延素子は、リセットICであることを特徴とする請求項１又は請求項２に記載の画像処理装置。
【請求項１】
不揮発性メモリを含む記憶手段を有し、書き込み動作中にBusy信号を送出する不揮発性メモリからのBusy信号を監視して前記不揮発性メモリへの書き込み制御を行う画像処理装置において、
Busy信号を送出しない不揮発性メモリと、不揮発性メモリへの書き込み開始信号をデコードして遅延素子へのトリガとし遅延素子の出力を疑似的にBusy信号として出力する回路とを含む記憶手段を用いて、Busy信号を送出しない不揮発性メモリへの書き込み制御を可能にしたことを特徴とする画像処理装置。
【請求項２】
画像データを入力する入力手段と、前記入力手段により入力された画像データを画像処理する画像処理手段と、前記画像処理手段で画像処理された画像データを出力する出力手段を有し、出力手段にて出力した回数を記憶するための不揮発性メモリを含む記憶手段とを有する事を特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記不揮発性メモリは、パラレルEEPROMであることを特徴とする請求項１又は請求項２に記載の画像処理装置。
【請求項４】
前記遅延素子は、リセットICであることを特徴とする請求項１又は請求項２に記載の画像処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−９１２５（Ｐ２０１０−９１２５Ａ）
【公開日】平成２２年１月１４日（２０１０．１．１４）
【国際特許分類】
【出願番号】特願２００８−１６４７４６（Ｐ２００８−１６４７４６）
【出願日】平成２０年６月２４日（２００８．６．２４）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＦＲＡＭ
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２２年１月１４日（２０１０．１．１４）
【国際特許分類】
【出願日】平成２０年６月２４日（２００８．６．２４）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＦＲＡＭ
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]