画像形成装置
【課題】制御が複雑になることを防止し、設定を書込むために必要な記憶容量を低減させても、複数ページの印刷出力の速度が低下することを防止することができる画像形成装置を提供する。
【解決手段】情報記憶部は、設定データ並びにアドレス空間上の設定データの開始アドレス及び終了アドレスを、設定に対応する情報として記憶する。記憶制御部は、画像処理モジュールが動作中であると判断された場合には、情報を情報記憶部に記憶させ、情報記憶部が情報を記憶した後に、動作中であった画像処理モジュールが動作中でなくなったと判断された場合には、情報に基づいて設定記憶部に設定データを記憶させるよう制御する。
【解決手段】情報記憶部は、設定データ並びにアドレス空間上の設定データの開始アドレス及び終了アドレスを、設定に対応する情報として記憶する。記憶制御部は、画像処理モジュールが動作中であると判断された場合には、情報を情報記憶部に記憶させ、情報記憶部が情報を記憶した後に、動作中であった画像処理モジュールが動作中でなくなったと判断された場合には、情報に基づいて設定記憶部に設定データを記憶させるよう制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ページ毎に設定を変更して画像を形成する画像形成装置に関する。
【背景技術】
【０００２】
複数の画像処理に対する設定を内部のレジスタにそれぞれ格納し、レジスタに格納した設定に応じてそれぞれの画像処理を行う画像形成装置が知られている。また、複数ページの連続印刷を行う場合に、現ページの印刷と次ページの印刷との間に設定を行うことが知られている。また、現ページの印刷中に次ページの印刷設定に関する情報をＦＩＦＯに書き込む画像形成装置も公知である。
【０００３】
例えば、特許文献１には、現ページの印刷中に次ページの印刷設定に関する情報を格納するためのＦＩＦＯに、次ページの書込みデータ、アドレス、アクセス（Ｂｙｔｅ／Ｗｏｒｄ）を記憶させる画像形成装置が開示されている。
【０００４】
また、特許文献２には、階調処理回路が内部のレジスタにインデックステーブル及び階調処理テーブルを格納して階調処理を行う画像形成装置が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、画像に対して施す画像処理の数が増加すると、画像処理に対する設定が多くなる。複数ページの印刷出力の速度を低下させずに設定を書込むためには、制御が複雑になってしまうという問題があった。また、画像処理に対する設定が多くなると、設定を書込むために必要な記憶容量が大きくなってしまうという問題があった。
【０００６】
本発明は、上記に鑑みてなされたものであって、制御が複雑になることを防止し、設定を書込むために必要な記憶容量を低減させても、複数ページの印刷出力の速度が低下することを防止することができる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明は、画像処理に対する設定を示す設定データを予め定められたアドレス空間上に記憶する設定記憶部を備え、画像データに対して前記設定データに応じた画像処理をそれぞれ行う複数の画像処理モジュールと、前記画像処理モジュールが動作中であるか否かを判断する判断部と、前記設定データ並びに前記アドレス空間上の前記設定データの開始アドレス及び終了アドレスを、前記設定に対応する情報として記憶する情報記憶部と、前記画像処理モジュールが動作中であると判断された場合には、前記情報を前記情報記憶部に記憶させ、前記情報記憶部が前記情報を記憶した後に、動作中であった前記画像処理モジュールが動作中でなくなったと判断された場合には、前記情報に基づいて前記設定記憶部に前記設定データを記憶させるよう制御する記憶制御部と、前記画像処理モジュールが処理した画像データに応じて記録媒体に画像を形成する画像形成部と、を有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、制御が複雑になることを防止し、設定を書込むために必要な記憶容量を低減させても、複数ページの印刷出力の速度が低下することを防止することができるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施の形態にかかる画像形成装置の概要を示すブロック図である。
【図２】図２は、画像処理ＡＳＩＣの詳細及びその周辺の構成を示すブロック図である。
【図３】図３は、画像処理ＡＳＩＣにおける各画像処理モジュール間の画像インターフェース信号の一例である。
【図４】図４は、図３に示した各信号の動作タイミング例を示すタイミングチャートである。
【図５】図５は、Ｉ／Ｆ部が入出力する信号を例示する概念図である。
【図６】図６は、エンジンＣＰＵの画像処理ＡＳＩＣに対するライトアクセスのタイミング例を示すタイミングチャートである。
【図７】図７は、Ｉ／Ｆ部及び各画像処理モジュールの構成を概念的に示すブロック図である。
【図８】図８は、ライトアクセス記憶部の構成を例示するブロック図である。
【図９】図９は、アクセス制御部の構成を例示するブロック図である。
【図１０】図１０は、画像処理ＡＳＩＣのアドレスマップの一例である。
【図１１】図１１は、アクセス制御部の動作を示すフローチャートである。
【図１２】図１２は、ライトアクセス記憶部及び各画像処理モジュールの動作タイミングを例示するタイミングチャートである。
【図１３】図１３は、連続ページ印刷を行うための設定動作を例示するシーケンス図である。
【図１４】図１４は、実施の形態にかかる複合機などの画像形成装置のハードウェア構成例を示すブロック図である。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照して、画像形成装置の実施の形態を詳細に説明する。図１は、実施の形態にかかる画像形成装置１の概要を示すブロック図である。図１に示すように、画像形成装置１は、コントローラ１０及びエンジン部６０を有する。
【００１１】
コントローラ１０は、ＣＰＵ１１と、システムメモリ１２と、ＡＳＩＣ（Application Specific Integrated Circuit）１６と、ハードディスクドライブ（ＨＤＤ）１８とを有する。
【００１２】
ＣＰＵ１１は、画像形成装置１全体の制御、及びプリント画像の生成などを行う。システムメモリ１２は、ＣＰＵ１１によるプログラム実行のワークエリアなどに用いられる記憶領域であり、画像データやＤＭＡＣ（Direct Memory Access Controller）のディスクリプタなどを記憶する。
【００１３】
ＡＳＩＣ１６は、ＣＰＵ１１の制御により、システムメモリ１２及びＨＤＤ１８にアクセスし、エンジン部６０に対してデータの送受を行う。ＨＤＤ１８は、ＣＰＵ１１が実行するプログラム、及び画像データなどを記憶する。
【００１４】
エンジン部６０は、画像処理ＡＳＩＣ６１、スキャナ６２、エンジンＣＰＵ６４、書込み制御ＡＳＩＣ６６及びプロッタ６８を有する。エンジン部６０は、スキャナ６２が読み取った画像の処理、及びプロッタ６８が出力する画像の処理を行い、用紙などの記録媒体に画像を形成する。
【００１５】
スキャナ６２は、原稿に対するランプ照射の反射光を図示しないＣＣＤ（Charge Coupled Device）でＲＧＢ（Red-Green-Blue color model）画像データ信号に変換して出力する。画像処理ＡＳＩＣ６１は、ＰＣＩｅ（PCI Express）などの汎用インターフェースを介してコントローラ１０と接続されており、スキャナ６２が読み取った画像に対して後述する補正処理などの画像処理を行い、コントローラ１０に対して出力する。また、画像処理ＡＳＩＣ６１は、コントローラ１０から画像データを受入れ、後述する階調処理などの画像処理を行い、書込み制御ＡＳＩＣ６６に対して出力する。
【００１６】
書込み制御ＡＳＩＣ６６は、プロッタ６８の図示しないポリゴンモータ及びレーザーダイオードなどの制御、画像処理ＡＳＩＣ６１に対して出力する同期信号の生成、及びプロッタ６８に対する画像データの出力を行う。プロッタ６８は、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、黒（Ｋ）の４色の画像を担持する図示しない感光体ドラムを備え、４色の画像を記録媒体上に重畳させるよう制御する重畳制御部６８０を有する。プロッタ６８は、書込み制御ＡＳＩＣ６６から受入れた画像データに応じて、用紙などの記録媒体に４色の画像を重畳させて形成する。エンジンＣＰＵ６４は、エンジン部６０を構成する各部を制御する。
【００１７】
次に、画像処理ＡＳＩＣ６１について詳述する。図２は、画像処理ＡＳＩＣ６１の詳細及びその周辺の構成を示すブロック図である。図２に示すように、画像処理ＡＳＩＣ６１は、第１モジュール６１０、第２モジュール６１２、第３モジュール６１４、第４モジュール６１６、ＰＣＩｅ制御部６１８、第５モジュール６２０、第６モジュール６２２、第７モジュール６２４、第８モジュール６２６及びインターフェース部（Ｉ／Ｆ部）６２８を有する。
【００１８】
第１モジュール６１０は、スキャナ６２が読み取った画像データを受入れ、第２モジュール６１２における内部処理に適した形式に変換し、第２モジュール６１２に対して出力する（スキャナＩ／Ｆ部）。
【００１９】
第２モジュール６１２は、第１モジュール６１０から受入れた画像データ（スキャナ画像）に対してＣＣＤラインずれの補正及び光量むらの補正を行い第３モジュール６１４に対して出力する（ライン間補正／シェーディング補正部）。
【００２０】
第３モジュール６１４は、第２モジュール６１２から受入れた画像データに対してγ特性の補正及びＭＴＦ（Modulation Transfer Function）の補正などを行い第４モジュール６１６に対して出力する（スキャナγ/フィルタ部）。
【００２１】
第４モジュール６１６は、第３モジュール６１４から受入れたＲＧＢ画像データをＣＭＹＫ画像データに変換し、色補正、ＵＣＲ（下色除去）及びＵＣＡ（下色追加）などの処理を行い、ＰＣＩｅ制御部６１８に対して出力する（色補正／ＵＣＲ／ＵＣＡ部）。
【００２２】
ＰＣＩｅ制御部６１８は、第４モジュール６１６から受入れた画像データ（スキャナ画像）をコントローラ１０に対して出力する制御、及びコントローラ１０からの画像データ（プロッタ画像）の読み出し制御を行う。
【００２３】
第５モジュール６２０は、コントローラ１０から受入れたプロッタ画像をプロッタ６８の解像度に合わせるように変換し、第６モジュール６２２に対して出力する（解像度変換部）。
【００２４】
第６モジュール６２２は、第５モジュール６２０から受入れたプロッタ画像に対してセンタリングや出力画像サイズの調整を行い、第７モジュール６２４に対して出力する（シフト部）。
【００２５】
第７モジュール６２４は、第６モジュール６２２から受入れたプロッタ画像に対してプリンタ出力γ特性の補正及び多値画像の階調処理を行う（プリンタγ／階調処理部）。
【００２６】
第８モジュール６２６は、第７モジュール６２４から受入れたプロッタ画像に対し、書込み制御ＡＳＩＣ６６への制御信号の生成及びデータのパッキングなどを行い、書込み制御ＡＳＩＣ６６に対して出力する（プリンタＩ／Ｆ部）。
【００２７】
Ｉ／Ｆ部６２８は、エンジンＣＰＵ６４からのアクセスを各画像処理モジュール（第１モジュール６１０、第２モジュール６１２、第３モジュール６１４、第４モジュール６１６、ＰＣＩｅ制御部６１８、第５モジュール６２０、第６モジュール６２２、第７モジュール６２４及び第８モジュール６２６）に分配するモジュールである（エンジンＣＰＵ Ｉ／Ｆ部）。
【００２８】
以下、第１モジュール６１０〜第８モジュール６２６及びＰＣＩｅ制御部６１８を単に各画像処理モジュールと略記することがある。また、各画像処理モジュールのいずれか１つを特定することなく示す場合には、単に画像処理モジュールと記すことがある。
【００２９】
さらに、第１モジュール６１０、第２モジュール６１２、第３モジュール６１４及び第４モジュール６１６を介して、スキャナ６２が出力した画像データをＰＣＩｅ制御部６１８へ送るパスをスキャナパスと記すことがある。また、第５モジュール６２０、第６モジュール６２２、第７モジュール６２４及び第８モジュール６２６を介して、ＰＣＩｅ制御部６１８が出力した画像データを書込み制御ＡＳＩＣ６６へ送るパスをプロッタパスと記すことがある。
【００３０】
図３は、画像処理ＡＳＩＣ６１における各画像処理モジュール間の画像インターフェース信号の一例である。図４は、図３に示した各信号の動作タイミング例を示すタイミングチャートである。ｆｇａｔｅは、副走査方向の画像領域を示す制御信号である。ｌｓｙｎｃは、主走査の同期を取るための制御信号である。ｌｇａｔｅは、主走査方向の画像領域を示す制御信号である。ｄａｔａは、画像データである。なお、図３において、入力信号には＿ｉが、出力信号には＿ｏが信号名に付してある。
【００３１】
各画像処理モジュールは、受け入れた画像データに対し、受け入れた制御信号（上記入力信号）に応じてそれぞれ画像処理を行い、後段の画像処理モジュールへ制御信号及び画像処理後の画像データを出力する。また、各画像処理モジュールは、ｆｇａｔｅをＩ／Ｆ部６２８に対しても出力する。
【００３２】
図５は、Ｉ／Ｆ部６２８が入出力する信号を例示する概念図である。図５において、Ｉ／Ｆ部６２８の左側に示された信号は、Ｉ／Ｆ部６２８が画像処理ＡＳＩＣ６１の外部端子を介してエンジンＣＰＵ６４との間で送受する信号である。Ｉ／Ｆ部６２８がエンジンＣＰＵ６４との間で送受する信号には、例えば、アドレス（ａｄｄｒ＿ｉ）、ライトイネーブル（ｗｅ＿ｉ）、ライトデータ（ｗｄａｔａ＿ｉ）、リードイネーブル（ｒｅ＿ｉ）、リードデータ（ｒｄａｔａ＿ｏ）及び割り込み（ｉｒｑ＿ｏ）がある。
【００３３】
また、Ｉ／Ｆ部６２８の右側に示された信号は、Ｉ／Ｆ部６２８が各画像処理モジュールとの間で送受する信号である。Ｉ／Ｆ部６２８が各画像処理モジュールとの間で送受する信号には、共通信号と、個別に画像処理モジュールと送受する信号とがある。
【００３４】
例えば、Ｉ／Ｆ部６２８が送受する共通信号には、アドレス（ａｄｄｒ＿ｏ）、リードイネーブル（ｒｅ＿ｏ）、ライトイネーブル（ｗｅ＿ｏ）及びライトデータ（ｗｄａｔａ＿ｏ）がある。また、Ｉ／Ｆ部６２８が個別に画像モジュールと送受する信号には、アドレスをデコードして各画像処理モジュール毎に生成されるチップセレクト信号（ｃｓ１＿ｏ、ｃｓ２＿ｏ、・・・ｃｓｎ＿ｏ）と、各画像処理モジュールから入力されるリードデータ（ｒｄａｔａ１＿ｉ、ｒｄａｔａ２＿ｉ、・・・ｒｄａｔａｎ＿ｉ）、副走査方向画像領域信号（ｆｇａｔｅ１＿ｉ、ｆｇａｔｅ２＿ｉ、・・・ｆｇａｔｅｎ＿ｉ）がある。なお、図５において、入力信号には＿ｉが、出力信号には＿ｏが信号名に付してある。
【００３５】
図６は、エンジンＣＰＵ６４の画像処理ＡＳＩＣ６１に対するライトアクセスのタイミング例を示すタイミングチャートである。エンジンＣＰＵ６４から画像処理ＡＳＩＣ６１に対する書込み（レジスタライトアクセス）が非同期である場合、図６に示すように、セットアップ期間（Ｔｓｕ）、ライトイネーブル期間（Ｔｗｅ）、ホールド期間（Ｔｈｏ）、及びディスエーブル期間（Ｔｃｗ）が必要になる。つまり、エンジンＣＰＵ６４は、画像処理ＡＳＩＣ６１に対して連続してライトアクセスする場合であっても、１回のライトアクセスには数クロックが必要である。
【００３６】
図７は、Ｉ／Ｆ部６２８及び各画像処理モジュールの構成を概念的に示すブロック図である。図７に示すように、Ｉ／Ｆ部６２８は、アクセス制御部６３０、ライトアクセス記憶部６３２及び割り込み制御部６３４を有する。
【００３７】
アクセス制御部６３０は、エンジンＣＰＵ６４からのアクセスに応じて、各画像処理モジュール及びライトアクセス記憶部６３２に対してアクセス制御信号を生成して出力する。ライトアクセス記憶部６３２は、アクセス制御部６３０の制御に応じて動作する情報記憶部である。例えば、ライトアクセス記憶部６３２は、画像処理モジュールが動作中である場合、図８を用いて後述するようにエンジンＣＰＵ６４からのライトアクセスを保持する。割り込み制御部６３４は、エンジンＣＰＵ６４への割り込み信号出力の制御を行う。
【００３８】
各画像処理モジュールは、それぞれレジスタ制御部７００、処理部７０２及び制御信号生成部７０４を有する。レジスタ制御部７００は、内部に設定記憶部としてのレジスタ７０１を有する。レジスタ制御部７００は、処理部７０２が行う画像処理のモードやパラメータ（設定データ）をレジスタ７０１に保持することにより設定し、設定データに応じて処理部７０２を制御する。各画像処理モジュールが有するレジスタ７０１それぞれは、設定データを記憶するアドレスが図１０を用いて後述するアドレスマップ（アドレス空間）上に予め定められている。
【００３９】
処理部７０２は、画像処理モジュールが受け入れた画像データに対し、レジスタ制御部７００が設定したモードやパラメータ（設定データ）に基づいて画像処理を行い、処理後の画像データを後段の画像処理モジュールに対して出力する。制御信号生成部７０４は、前段の画像処理モジュールから受入れた制御信号（図３参照）に応じて、処理部７０２の画像処理による画素遅延を反映した制御信号を生成し、後段の画像処理モジュール及びＩ／Ｆ部６２８に対して出力する。
【００４０】
図８は、ライトアクセス記憶部６３２の構成を例示するブロック図である。図８に示すように、ライトアクセス記憶部６３２は、アドレス記憶部６３２ａ及びデータ記憶部６３２ｂを有する。アドレス記憶部６３２ａは、エンジンＣＰＵ６４からの一連のライトアクセスにおける開始アドレス及び終了アドレスを保持する。ここで、ライトアクセスにおける開始アドレス及び終了アドレスとは、レジスタ７０１それぞれに対して予め定められたアドレス空間上に記憶されるライトデータ（設定データ）の実際の開始アドレス及び終了アドレスを示している。データ記憶部６３２ｂは、ライトアクセスにおけるライトデータ（設定データ）を保持する。つまり、データ記憶部６３２ｂが記憶する設定データ毎に、アドレス記憶部６３２ａが設定データに対応する開始アドレス及び終了アドレスを保持する。
【００４１】
図９は、アクセス制御部６３０の構成を例示するブロック図である。図９に示すように、アクセス制御部６３０は、ライトアクセス特定部６３０ａ、動作状態検出部６３０ｂ、記憶制御部６３０ｃ、判断部６３０ｄ及びライトアクセス生成部６３０ｅを有する。
【００４２】
ライトアクセス特定部６３０ａは、エンジンＣＰＵ６４から入力されるアドレス、ライトイネーブル信号と、画像処理ＡＳＩＣ６１のアドレスマップ（図１０を用いて後述）とを比較し、ライトアクセスの対象となる画像処理モジュールを特定する。
【００４３】
動作状態検出部６３０ｂは、各画像処理モジュールの制御信号生成部７０４から副走査方向画像領域信号（ｆｇａｔｅ）を受入れ、各画像処理モジュールの動作状態及び動作終了を検出して、記憶制御部６３０ｃに対し出力する。
【００４４】
記憶制御部６３０ｃは、判断部６３０ｄの判断結果に応じて、各画像処理モジュールに対する設定データを記憶させる場所を制御する。
【００４５】
判断部６３０ｄは、ライトアクセス特定部６３０ａ及び動作状態検出部６３０ｂから受入れる信号に応じて、ライトアクセス（書込み）をライトアクセス特定部６３０ａが特定した画像処理モジュールに発行（出力）するか、又はライトアクセス記憶部６３２にライトアクセスを記憶（保持）させるかを判断する。
【００４６】
そして、記憶制御部６３０ｃは、ライトアクセス記憶部６３２にライトアクセスを記憶させる場合には、設定データに対応する開始アドレス及び終了アドレスを生成し、生成した開始アドレス及び終了アドレスと、設定データとをライトアクセス記憶部６３２に対して出力する。また、記憶制御部６３０ｃは、ライトアクセス特定部６３０ａ及び動作状態検出部６３０ｂから受入れる信号に応じて、ライトアクセス記憶部６３２に記憶させた開始アドレス、終了アドレス及び設定データを読み出して、ライトアクセス生成部６３０ｅに対して出力する。
【００４７】
ライトアクセス生成部６３０ｅは、記憶制御部６３０ｃから開始アドレス、終了アドレス及び設定データを受入れ、設定データを書込むべき画像処理モジュールへのライトアクセス信号を生成する。そして、ライトアクセス生成部６３０ｅは、設定データを書込むべき画像処理モジュールのレジスタ制御部７００に対し、生成したライトアクセス信号を出力する。
【００４８】
図１０は、画像処理ＡＳＩＣ６１のアドレスマップの一例である。図１０に示すように、Ｉ／Ｆ部６２８が使用する全体制御アドレス８００と、画像処理モジュールがスキャナパスにおいて画像処理に使用するパラメータ設定アドレス８０２と、画像処理モジュールがプロッタパスにおいて画像処理に使用する設定アドレス８０４とは、同じアドレス空間にマッピングされている。
【００４９】
パラメータ設定アドレス８０２において、第１モジュール６１０が使用するスキャナＩ／Ｆ、第２モジュール６１２が使用するライン補間／シェーディング補正、第３モジュール６１４が使用するスキャナγ／フィルタ、第４モジュール６１６が使用する色補正／ＵＣＲ／ＵＣＡのアドレスまでは、ＲＧＢの３チャンネルの画像データが処理される。
【００５０】
また、パラメータ設定アドレス８０２において、第４モジュール６１６が使用する色補正／ＵＣＲ／ＵＣＡ以降のアドレスでは、ＣＭＹＫの４チャンネルに変換された画像データが処理される。スキャナパスにおけるパラメータ設定アドレス８０２では、画像データのチャンネル数が変えられても、各チャンネルの動作タイミングが共通であるため、画像処理モジュール毎にアドレスがまとめられている。
【００５１】
一方、プロッタパスにおける設定アドレス８０４では、第５モジュール６２０が使用する解像度変換、第６モジュール６２２が使用するシフト、第７モジュール６２４が使用するプリンタγ／階調処理、第８モジュール６２６が使用するプリンタＩ／Ｆのアドレスまでは、ＣＭＹＫの４チャンネル画像データが処理される。
【００５２】
プロッタ６８が例えばＣＭＹＫの４色の感光体ドラムを有する構成である場合、感光体ドラム間隔に応じて、画像データの読み出しから出力までのタイミングが色毎にずれる。したがって、特にプロッタ６８が複数ページの画像出力をする場合、設定の書込みが可能になるタイミングが色毎にずれる。そこで、設定アドレス８０４は、画像処理モジュール毎ではなく、色毎（版毎）にアドレスをまとめたマッピングになっている。
【００５３】
次に、アクセス制御部６３０の動作について説明する。図１１は、アクセス制御部６３０の動作を示すフローチャートである。図１１に示すように、ステップ１０（Ｓ１０）において、アクセス制御部６３０は、エンジンＣＰＵ６４から各画像処理モジュールへのライトアクセスがあったか否かを判断する。アクセス制御部６３０は、ライトアクセスがあったと判断した場合（Ｓ１０：Ｙｅｓ）にはＳ１２の処理に進み、ライトアクセスがなかったと判断した場合（Ｓ１０：Ｎｏ）にはＳ２４の処理に進む。
【００５４】
ステップ１２（Ｓ１２）において、アクセス制御部６３０は、ライトアクセスの対象となる画像処理モジュールが動作中であるか否か（動作状態）をｆｇａｔｅ信号によって判断する。アクセス制御部６３０は、画像処理モジュールが動作していない（ｆｇａｔｅネゲート中）と判断した場合（Ｓ１２：Ｎｏ）にはＳ１４の処理に進み、画像処理モジュールが動作中（ｆｇａｔｅアサート中）であると判断した場合（Ｓ１２：Ｙｅｓ）にはＳ１６の処理に進む。
【００５５】
ステップ１４（Ｓ１４）において、アクセス制御部６３０は、各画像処理モジュールに対してライトアクセス信号を出力する。
【００５６】
ステップ１６（Ｓ１６）において、アクセス制御部６３０は、前回のライトアクセスとアドレスが連続しているか否かを判断する。アクセス制御部６３０は、前回のライトアクセスとアドレスが連続していると判断した場合（Ｓ１６：Ｙｅｓ）にはＳ１８の処理に進み、前回のライトアクセスとアドレスが連続していないと判断した場合（Ｓ１６：Ｎｏ）にはＳ２０の処理に進む。
【００５７】
ステップ１８（Ｓ１８）において、アクセス制御部６３０は、設定データ、開始アドレス及び終了アドレスをライトアクセスとしてライトアクセス記憶部６３２に対して出力する。
【００５８】
ステップ２０（Ｓ２０）において、アクセス制御部６３０は、前回終了アドレスをライトアクセス記憶部６３２に対して出力する。
【００５９】
ステップ２２（Ｓ２２）において、アクセス制御部６３０は、前回終了アドレスの次のアドレスを今回開始アドレスとし、今回開始アドレスと終了アドレス及び設定データをライトアクセスとしてライトアクセス記憶部６３２に対して出力する。つまり、アクセス制御部６３０は、今回開始アドレスを含むライトアクセスをライトアクセス記憶部６３２に対して出力する。
【００６０】
ステップ２４（Ｓ２４）において、アクセス制御部６３０は、各画像処理モジュールが出力するｆｇａｔｅ信号のネゲートを検出したか否かを判断する。アクセス制御部６３０は、ｆｇａｔｅ信号のネゲートを検出したと判断した場合（Ｓ２４：Ｙｅｓ）にはＳ２６の処理に進み、ｆｇａｔｅ信号のネゲートを検出していないと判断した場合（Ｓ２４：Ｎｏ）にはＳ１０の処理に進む。
【００６１】
ステップ２６（Ｓ２６）において、アクセス制御部６３０は、ライトアクセス記憶部６３２から例えば開始アドレスを読み出し、ｆｇａｔｅ信号のネゲートを検出した画像処理モジュールに対して書込むためにライトアクセス記憶部６３２が記憶しているライトアクセスがあるか否かを判断する。アクセス制御部６３０は、ライトアクセス記憶部６３２が記憶しているライトアクセスがあると判断した場合（Ｓ２６：Ｙｅｓ）にはＳ２８の処理に進み、ライトアクセス記憶部６３２が記憶しているライトアクセスがないと判断した場合（Ｓ２６：Ｎｏ）にはＳ１０の処理に進む。
【００６２】
ステップ２８（Ｓ２８）において、アクセス制御部６３０は、開始アドレス、終了アドレスをライトアクセス記憶部６３２から読み出す。
【００６３】
ステップ３０（Ｓ３０）において、アクセス制御部６３０は、ライトアクセス記憶部６３２から設定データを読み出し、Ｓ２４の処理でｆｇａｔｅ信号のネゲートを検出した画像処理モジュールに対してライトアクセス信号を出力する。
【００６４】
ステップ３２（Ｓ３２）において、アクセス制御部６３０は、Ｓ３０の処理で読み出した設定データについて、終了アドレスまでのライトアクセスが完了したか否かを判断する。アクセス制御部６３０は、終了アドレスまでのライトアクセスが完了したと判断した場合（Ｓ３２：Ｙｅｓ）にはＳ３４の処理に進み、その他の場合（Ｓ３２：Ｎｏ）にはＳ３０の処理に進む。
【００６５】
ステップ３４（Ｓ３４）において、アクセス制御部６３０は、ライトアクセス記憶部６３２が記憶する開始アドレス及び終了アドレスをクリアする。
【００６６】
次に、アクセス制御部６３０、ライトアクセス記憶部６３２及び各画像処理モジュールの動作タイミングについて詳述する。図１２は、ライトアクセス記憶部６３２及び各画像処理モジュールの動作タイミングを例示するタイミングチャートである。
【００６７】
図１２に示すように、アクセス制御部６３０は、まずライトアクセス記憶部６３２のアドレス記憶部６３２ａから、開始アドレス（Start Address：SA）と終了アドレス（End Address：EA）の組を読み出す。
【００６８】
次に、アクセス制御部６３０は、アドレス記憶部６３２ａから読み出した開始アドレス及び終了アドレスに基づいてライトするデータ数を算出し、算出したデータ数の一連の設定データをデータ記憶部６３２ｂから読み出す。
【００６９】
アクセス制御部６３０は、読み出した開始アドレス、終了アドレス及び設定データから、画像処理モジュールに対するライトアドレス（設定アドレス）を生成し、ライトイネーブル（ｗｅ）、チップセレクト（ｃｓｎ）と共にライトアドレス（ａｄｄｒ）、ライトデータ（ｗｄａｒａ）を画像処理モジュールに対して出力する。
【００７０】
アクセス制御部６３０は、ライトアクセス記憶部６３２が記憶している設定データを読み出して各画像処理モジュールに設定データを書込む場合、１クロックにより連続書込みが可能である。また、アクセス制御部６３０は、内部クロックの高速化も容易であるため、書込み時間を短縮することができる。
【００７１】
次に、連続ページ印刷を行うための設定動作について説明する。図１３は、連続ページ印刷を行うための設定動作を例示するシーケンス図である。なお、図１３においては、スキャナパス、プロッタパスのＣ版、Ｍ版、Ｙ版及びＫ版が独立したタイミングで動作することを想定している。
【００７２】
図１３に示すように、ステップ１００（Ｓ１００）において、エンジンＣＰＵ６４は、例えば第１モジュール６１０などの画像処理モジュールに対して１ページ目のレジスタ設定（レジスタ７０１に対する設定データの書込み）を開始する。なお、１ページ目のレジスタ設定では、各画像処理モジュールは、各版（色）のｆｇａｔｅがネゲート状態のため、エンジンＣＰＵ６４からのライトアクセスのタイミングでそのまま設定データがレジスタに書き込まれる。また、プロッタパスにおいては、画像処理モジュールは、版毎に間隔を空けることなく連続してレジスタに書込みを行っても問題ない。
【００７３】
ステップ１０２（Ｓ１０２）において、エンジンＣＰＵ６４は、例えば第１モジュール６１０などの画像処理モジュールに対して１ページ目のレジスタ設定を終了させる。
【００７４】
ステップ１０４（Ｓ１０４）において、画像処理モジュールは、アクセス制御部６３０に対してｆｇａｔｅ信号がアサートであることを示す出力を行う。
【００７５】
ステップ１０６（Ｓ１０６）において、エンジンＣＰＵ６４は、アクセス制御部６３０を介して２ページ目のレジスタ設定を開始する。ステップ１０６においては、画像処理モジュールのｆｇａｔｅ信号がアサートであるため、エンジンＣＰＵ６４は、アクセス制御部６３０を介してアドレス記憶部６３２ａに開始アドレスを記憶させ、データ記憶部６３２ｂに設定データを記憶させることを開始する。つまり、２ページ目のレジスタ設定は、画像処理モジュールのレジスタ７０１に対してはまだ行われない。
【００７６】
なお、エンジンＣＰＵ６４が２ページ目のレジスタ設定を開始するタイミングには制約はない。例えば、エンジンＣＰＵ６４は、コントローラ１０から次のページの設定データがコミュニケーション用のバッファなどを通じて送信された後に、２ページ目のレジスタ設定を開始する。通常、次のページの設定データは、現在のページの画像転送中に送信される。
【００７７】
ステップ１０８（Ｓ１０８）において、エンジンＣＰＵ６４は、アクセス制御部６３０を介して、アドレス記憶部６３２ａに終了アドレスを記憶させ、データ記憶部６３２ｂへの設定データの書込みを終了させて、２ページ目のレジスタ設定を終了させる。
【００７８】
ステップ１１０（Ｓ１１０）において、画像処理モジュールは、１ページ目の画像形成動作が終了すると、アクセス制御部６３０に対してｆｇａｔｅ信号がネゲートであることを示す出力を行う。
【００７９】
ステップ１１２（Ｓ１１２）において、アクセス制御部６３０は、Ｓ１１０の処理によってｆｇａｔｅ信号がネゲートであることを判断できると、アドレス記憶部６３２ａから開始アドレスを読み出す。
【００８０】
ステップ１１４（Ｓ１１４）において、アクセス制御部６３０は、アドレス記憶部６３２ａから終了アドレスを読み出す。
【００８１】
ステップ１１６（Ｓ１１６）において、アクセス制御部６３０は、Ｓ１１２の処理で読み出した開始アドレスを用いて（例えばアドレスをインクリメントして生成する）、データ記憶部６３２ｂからの設定データの読み出しを開始する。
【００８２】
ステップ１１８（Ｓ１１８）において、アクセス制御部６３０は、画像処理モジュールに対して２ページ目のレジスタ設定を開始する。
【００８３】
ステップ１２０（Ｓ１２０）において、アクセス制御部６３０は、データ記憶部６３２ｂからの設定データの読み出しを終了する。
【００８４】
ステップ１２２（Ｓ１２２）において、アクセス制御部６３０は、画像処理モジュールに対する２ページ目のレジスタ設定を終了させる。
【００８５】
ステップ１２４（Ｓ１２４）において、アクセス制御部６３０は、割り込み制御部６３４を介して、レジスタ設定が完了したことを示す割り込みをエンジンＣＰＵ６４に対して出力する。
【００８６】
つまり、用紙などの記録媒体に対して１ページ目の印刷を行っている間であっても、１ページ目の印刷に対する処理動作を終えた画像処理モジュールに対しては、２ページ目の印刷に対応するレジスタ設定を開始することができる。
【００８７】
図１４は、実施の形態にかかる複合機などの画像形成装置１のハードウェア構成例を示すブロック図である。本図に示すように、この画像形成装置１は、コントローラ１０とエンジン部（Engine）６０とをＰＣＩ（Peripheral Component Interface）バスで接続した構成となる。コントローラ１０は、画像形成装置１全体の制御と描画、通信、操作表示部２０からの入力を制御するコントローラである。エンジン部６０は、ＰＣＩバスに接続可能なプリンタエンジンなどであり、たとえば白黒プロッタ、１ドラムカラープロッタ、４ドラムカラープロッタ、スキャナまたはファックスユニットなどである。なお、このエンジン部６０には、プロッタなどのいわゆるエンジン部分に加えて、誤差拡散やガンマ変換などの画像処理部分が含まれてもよい。
【００８８】
コントローラ１０は、ＣＰＵ１１と、ノースブリッジ（ＮＢ）１３と、システムメモリ（ＭＥＭ−Ｐ）１２と、サウスブリッジ（ＳＢ）１４と、ローカルメモリ（ＭＥＭ−Ｃ）１７と、ＡＳＩＣ１６と、ＨＤＤ１８とを有し、ノースブリッジ（ＮＢ）１３とＡＳＩＣ１６との間をＡＧＰ（Accelerated Graphics Port）バス１５で接続した構成となる。また、ＭＥＭ−Ｐ１２は、ＲＯＭ（Read Only Memory）１２ａと、ＲＡＭ（Random Access Memory)１２ｂと、をさらに有する。
【００８９】
ＣＰＵ１１は、画像形成装置１の全体制御を行うものであり、ＮＢ１３、ＭＥＭ−Ｐ１２及びＳＢ１４からなるチップセットを有し、このチップセットを介して他の機器と接続される。
【００９０】
ＮＢ１３は、ＣＰＵ１１とＭＥＭ−Ｐ１２、ＳＢ１４、ＡＧＰバス１５とを接続するためのブリッジであり、ＭＥＭ−Ｐ１２に対する読み書きなどを制御するメモリコントローラと、ＰＣＩマスタ及びＡＧＰターゲットとを有する。
【００９１】
ＭＥＭ−Ｐ１２は、プログラムやデータの格納用メモリ、プログラムやデータの展開用メモリ、プリンタの描画用メモリなどとして用いるシステムメモリであり、ＲＯＭ１２ａとＲＡＭ１２ｂとからなる。ＲＯＭ１２ａは、プログラムやデータの格納用メモリとして用いる読み出し専用のメモリであり、ＲＡＭ１２ｂは、プログラムやデータの展開用メモリ、プリンタの描画用メモリなどとして用いる書込み及び読み出し可能なメモリである。
【００９２】
ＳＢ１４は、ＮＢ１３とＰＣＩデバイス、周辺デバイスとを接続するためのブリッジである。このＳＢ１４は、ＰＣＩバスを介してＮＢ１３と接続されており、このＰＣＩバスには、ネットワークインターフェース（Ｉ／Ｆ）部なども接続される。
【００９３】
ＡＳＩＣ１６は、画像処理用のハードウェア要素を有する画像処理用途向けのＩＣ（Integrated Circuit）であり、ＡＧＰバス１５、ＰＣＩバス、ＨＤＤ１８及びＭＥＭ−Ｃ１７をそれぞれ接続するブリッジの役割を有する。このＡＳＩＣ１６は、ＰＣＩターゲット及びＡＧＰマスタと、ＡＳＩＣ１６の中核をなすアービタ（ＡＲＢ）と、ＭＥＭ−Ｃ１７を制御するメモリコントローラと、ハードウェアロジックなどにより画像データの回転などをおこなう複数のＤＭＡＣ（Direct Memory Access Controller）と、エンジン部６０との間でＰＣＩバスを介したデータ転送をおこなうＰＣＩユニットとからなる。このＡＳＩＣ１６には、ＰＣＩバスを介してＦＣＵ（Facsimile Control Unit）３０、ＵＳＢ（Universal Serial Bus）４０、ＩＥＥＥ１３９４（the Institute of Electrical and Electronics Engineers 1394）インターフェース５０が接続される。また、ＡＳＩＣ１６は、図示しないホストＰＣ及びネットワーク等にも接続されている。操作表示部２０は、例えばタッチパネルなどであり、コントローラ１０に対する入力を受け入れるとともに、画像形成装置１の状態などを表示する。また、操作表示部２０は、ＡＳＩＣ１６に直接接続されている。
【００９４】
ＭＥＭ−Ｃ１７は、コピー用画像バッファ、符号バッファとして用いるローカルメモリであり、ＨＤＤ（Hard Disk Drive）１８は、画像データの蓄積、プログラムの蓄積、フォントデータの蓄積、フォームの蓄積を行うためのストレージである。
【００９５】
ＡＧＰバス１５は、グラフィック処理を高速化するために提案されたグラフィックスアクセラレーターカード用のバスインターフェースであり、ＭＥＭ−Ｐ１２に高スループットで直接アクセスすることにより、グラフィックスアクセラレーターカードを高速にするものである。
【００９６】
記憶媒体１９は、例えば１度の書込みが可能なＣＤ−Ｒ（Compact Disk Recordable）などであり、記憶したプログラムやデータなどをＨＤＤ１８にコピーする場合（又はＨＤＤ１８からコピーする場合）などに用いられる。
【００９７】
なお、上記実施の形態では、本発明の画像形成装置１をコピー機能、プリンタ機能、スキャナ機能及びファクシミリ機能のうち少なくとも２つの機能を有する複合機に適用した例を挙げて説明したが、複写機、プリンタ、スキャナ装置、ファクシミリ装置等の画像形成装置であればいずれにも適用することができる。
【産業上の利用可能性】
【００９８】
以上のように、本発明にかかる画像形成装置は、制御が複雑になることを防止し、設定を書込むために必要な記憶容量を低減させても、複数ページの印刷出力の速度が低下することを防止することに有用である。
【符号の説明】
【００９９】
１ 画像形成装置
１０ コントローラ
１６ ＡＳＩＣ
６０ エンジン部
６１ 画像処理ＡＳＩＣ
６１０ 第１モジュール
７００ レジスタ制御部
７０１ レジスタ（設定記憶部）
７０２ 処理部
７０４ 制御信号生成部
６１２ 第２モジュール
６１４ 第３モジュール
６１６ 第４モジュール
６１８ ＰＣＩｅ制御部
６２０ 第５モジュール
６２２ 第６モジュール
６２４ 第７モジュール
６２６ 第８モジュール
６２８ インターフェース部（Ｉ／Ｆ部）
６３０ アクセス制御部
６３０ａ ライトアクセス特定部
６３０ｂ 動作状態検出部
６３０ｃ 記憶制御部
６３０ｄ 判断部
６３０ｅ ライトアクセス生成部
６３２ ライトアクセス記憶部
６３２ａ アドレス記憶部
６３２ｂ データ記憶部
６３４ 割り込み制御部
６２ スキャナ
６４ エンジンＣＰＵ
６６ 書込み制御ＡＳＩＣ
６８ プロッタ
６８０ 重畳制御部
８００ 全体制御アドレス
８０２ パラメータ設定アドレス
８０４ 設定アドレス
【先行技術文献】
【特許文献】
【０１００】
【特許文献１】特開２００８−３０２５８３号公報
【特許文献２】特開２００５−３３３４９９号公報
【技術分野】
【０００１】
本発明は、ページ毎に設定を変更して画像を形成する画像形成装置に関する。
【背景技術】
【０００２】
複数の画像処理に対する設定を内部のレジスタにそれぞれ格納し、レジスタに格納した設定に応じてそれぞれの画像処理を行う画像形成装置が知られている。また、複数ページの連続印刷を行う場合に、現ページの印刷と次ページの印刷との間に設定を行うことが知られている。また、現ページの印刷中に次ページの印刷設定に関する情報をＦＩＦＯに書き込む画像形成装置も公知である。
【０００３】
例えば、特許文献１には、現ページの印刷中に次ページの印刷設定に関する情報を格納するためのＦＩＦＯに、次ページの書込みデータ、アドレス、アクセス（Ｂｙｔｅ／Ｗｏｒｄ）を記憶させる画像形成装置が開示されている。
【０００４】
また、特許文献２には、階調処理回路が内部のレジスタにインデックステーブル及び階調処理テーブルを格納して階調処理を行う画像形成装置が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、画像に対して施す画像処理の数が増加すると、画像処理に対する設定が多くなる。複数ページの印刷出力の速度を低下させずに設定を書込むためには、制御が複雑になってしまうという問題があった。また、画像処理に対する設定が多くなると、設定を書込むために必要な記憶容量が大きくなってしまうという問題があった。
【０００６】
本発明は、上記に鑑みてなされたものであって、制御が複雑になることを防止し、設定を書込むために必要な記憶容量を低減させても、複数ページの印刷出力の速度が低下することを防止することができる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明は、画像処理に対する設定を示す設定データを予め定められたアドレス空間上に記憶する設定記憶部を備え、画像データに対して前記設定データに応じた画像処理をそれぞれ行う複数の画像処理モジュールと、前記画像処理モジュールが動作中であるか否かを判断する判断部と、前記設定データ並びに前記アドレス空間上の前記設定データの開始アドレス及び終了アドレスを、前記設定に対応する情報として記憶する情報記憶部と、前記画像処理モジュールが動作中であると判断された場合には、前記情報を前記情報記憶部に記憶させ、前記情報記憶部が前記情報を記憶した後に、動作中であった前記画像処理モジュールが動作中でなくなったと判断された場合には、前記情報に基づいて前記設定記憶部に前記設定データを記憶させるよう制御する記憶制御部と、前記画像処理モジュールが処理した画像データに応じて記録媒体に画像を形成する画像形成部と、を有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、制御が複雑になることを防止し、設定を書込むために必要な記憶容量を低減させても、複数ページの印刷出力の速度が低下することを防止することができるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施の形態にかかる画像形成装置の概要を示すブロック図である。
【図２】図２は、画像処理ＡＳＩＣの詳細及びその周辺の構成を示すブロック図である。
【図３】図３は、画像処理ＡＳＩＣにおける各画像処理モジュール間の画像インターフェース信号の一例である。
【図４】図４は、図３に示した各信号の動作タイミング例を示すタイミングチャートである。
【図５】図５は、Ｉ／Ｆ部が入出力する信号を例示する概念図である。
【図６】図６は、エンジンＣＰＵの画像処理ＡＳＩＣに対するライトアクセスのタイミング例を示すタイミングチャートである。
【図７】図７は、Ｉ／Ｆ部及び各画像処理モジュールの構成を概念的に示すブロック図である。
【図８】図８は、ライトアクセス記憶部の構成を例示するブロック図である。
【図９】図９は、アクセス制御部の構成を例示するブロック図である。
【図１０】図１０は、画像処理ＡＳＩＣのアドレスマップの一例である。
【図１１】図１１は、アクセス制御部の動作を示すフローチャートである。
【図１２】図１２は、ライトアクセス記憶部及び各画像処理モジュールの動作タイミングを例示するタイミングチャートである。
【図１３】図１３は、連続ページ印刷を行うための設定動作を例示するシーケンス図である。
【図１４】図１４は、実施の形態にかかる複合機などの画像形成装置のハードウェア構成例を示すブロック図である。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照して、画像形成装置の実施の形態を詳細に説明する。図１は、実施の形態にかかる画像形成装置１の概要を示すブロック図である。図１に示すように、画像形成装置１は、コントローラ１０及びエンジン部６０を有する。
【００１１】
コントローラ１０は、ＣＰＵ１１と、システムメモリ１２と、ＡＳＩＣ（Application Specific Integrated Circuit）１６と、ハードディスクドライブ（ＨＤＤ）１８とを有する。
【００１２】
ＣＰＵ１１は、画像形成装置１全体の制御、及びプリント画像の生成などを行う。システムメモリ１２は、ＣＰＵ１１によるプログラム実行のワークエリアなどに用いられる記憶領域であり、画像データやＤＭＡＣ（Direct Memory Access Controller）のディスクリプタなどを記憶する。
【００１３】
ＡＳＩＣ１６は、ＣＰＵ１１の制御により、システムメモリ１２及びＨＤＤ１８にアクセスし、エンジン部６０に対してデータの送受を行う。ＨＤＤ１８は、ＣＰＵ１１が実行するプログラム、及び画像データなどを記憶する。
【００１４】
エンジン部６０は、画像処理ＡＳＩＣ６１、スキャナ６２、エンジンＣＰＵ６４、書込み制御ＡＳＩＣ６６及びプロッタ６８を有する。エンジン部６０は、スキャナ６２が読み取った画像の処理、及びプロッタ６８が出力する画像の処理を行い、用紙などの記録媒体に画像を形成する。
【００１５】
スキャナ６２は、原稿に対するランプ照射の反射光を図示しないＣＣＤ（Charge Coupled Device）でＲＧＢ（Red-Green-Blue color model）画像データ信号に変換して出力する。画像処理ＡＳＩＣ６１は、ＰＣＩｅ（PCI Express）などの汎用インターフェースを介してコントローラ１０と接続されており、スキャナ６２が読み取った画像に対して後述する補正処理などの画像処理を行い、コントローラ１０に対して出力する。また、画像処理ＡＳＩＣ６１は、コントローラ１０から画像データを受入れ、後述する階調処理などの画像処理を行い、書込み制御ＡＳＩＣ６６に対して出力する。
【００１６】
書込み制御ＡＳＩＣ６６は、プロッタ６８の図示しないポリゴンモータ及びレーザーダイオードなどの制御、画像処理ＡＳＩＣ６１に対して出力する同期信号の生成、及びプロッタ６８に対する画像データの出力を行う。プロッタ６８は、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、黒（Ｋ）の４色の画像を担持する図示しない感光体ドラムを備え、４色の画像を記録媒体上に重畳させるよう制御する重畳制御部６８０を有する。プロッタ６８は、書込み制御ＡＳＩＣ６６から受入れた画像データに応じて、用紙などの記録媒体に４色の画像を重畳させて形成する。エンジンＣＰＵ６４は、エンジン部６０を構成する各部を制御する。
【００１７】
次に、画像処理ＡＳＩＣ６１について詳述する。図２は、画像処理ＡＳＩＣ６１の詳細及びその周辺の構成を示すブロック図である。図２に示すように、画像処理ＡＳＩＣ６１は、第１モジュール６１０、第２モジュール６１２、第３モジュール６１４、第４モジュール６１６、ＰＣＩｅ制御部６１８、第５モジュール６２０、第６モジュール６２２、第７モジュール６２４、第８モジュール６２６及びインターフェース部（Ｉ／Ｆ部）６２８を有する。
【００１８】
第１モジュール６１０は、スキャナ６２が読み取った画像データを受入れ、第２モジュール６１２における内部処理に適した形式に変換し、第２モジュール６１２に対して出力する（スキャナＩ／Ｆ部）。
【００１９】
第２モジュール６１２は、第１モジュール６１０から受入れた画像データ（スキャナ画像）に対してＣＣＤラインずれの補正及び光量むらの補正を行い第３モジュール６１４に対して出力する（ライン間補正／シェーディング補正部）。
【００２０】
第３モジュール６１４は、第２モジュール６１２から受入れた画像データに対してγ特性の補正及びＭＴＦ（Modulation Transfer Function）の補正などを行い第４モジュール６１６に対して出力する（スキャナγ/フィルタ部）。
【００２１】
第４モジュール６１６は、第３モジュール６１４から受入れたＲＧＢ画像データをＣＭＹＫ画像データに変換し、色補正、ＵＣＲ（下色除去）及びＵＣＡ（下色追加）などの処理を行い、ＰＣＩｅ制御部６１８に対して出力する（色補正／ＵＣＲ／ＵＣＡ部）。
【００２２】
ＰＣＩｅ制御部６１８は、第４モジュール６１６から受入れた画像データ（スキャナ画像）をコントローラ１０に対して出力する制御、及びコントローラ１０からの画像データ（プロッタ画像）の読み出し制御を行う。
【００２３】
第５モジュール６２０は、コントローラ１０から受入れたプロッタ画像をプロッタ６８の解像度に合わせるように変換し、第６モジュール６２２に対して出力する（解像度変換部）。
【００２４】
第６モジュール６２２は、第５モジュール６２０から受入れたプロッタ画像に対してセンタリングや出力画像サイズの調整を行い、第７モジュール６２４に対して出力する（シフト部）。
【００２５】
第７モジュール６２４は、第６モジュール６２２から受入れたプロッタ画像に対してプリンタ出力γ特性の補正及び多値画像の階調処理を行う（プリンタγ／階調処理部）。
【００２６】
第８モジュール６２６は、第７モジュール６２４から受入れたプロッタ画像に対し、書込み制御ＡＳＩＣ６６への制御信号の生成及びデータのパッキングなどを行い、書込み制御ＡＳＩＣ６６に対して出力する（プリンタＩ／Ｆ部）。
【００２７】
Ｉ／Ｆ部６２８は、エンジンＣＰＵ６４からのアクセスを各画像処理モジュール（第１モジュール６１０、第２モジュール６１２、第３モジュール６１４、第４モジュール６１６、ＰＣＩｅ制御部６１８、第５モジュール６２０、第６モジュール６２２、第７モジュール６２４及び第８モジュール６２６）に分配するモジュールである（エンジンＣＰＵ Ｉ／Ｆ部）。
【００２８】
以下、第１モジュール６１０〜第８モジュール６２６及びＰＣＩｅ制御部６１８を単に各画像処理モジュールと略記することがある。また、各画像処理モジュールのいずれか１つを特定することなく示す場合には、単に画像処理モジュールと記すことがある。
【００２９】
さらに、第１モジュール６１０、第２モジュール６１２、第３モジュール６１４及び第４モジュール６１６を介して、スキャナ６２が出力した画像データをＰＣＩｅ制御部６１８へ送るパスをスキャナパスと記すことがある。また、第５モジュール６２０、第６モジュール６２２、第７モジュール６２４及び第８モジュール６２６を介して、ＰＣＩｅ制御部６１８が出力した画像データを書込み制御ＡＳＩＣ６６へ送るパスをプロッタパスと記すことがある。
【００３０】
図３は、画像処理ＡＳＩＣ６１における各画像処理モジュール間の画像インターフェース信号の一例である。図４は、図３に示した各信号の動作タイミング例を示すタイミングチャートである。ｆｇａｔｅは、副走査方向の画像領域を示す制御信号である。ｌｓｙｎｃは、主走査の同期を取るための制御信号である。ｌｇａｔｅは、主走査方向の画像領域を示す制御信号である。ｄａｔａは、画像データである。なお、図３において、入力信号には＿ｉが、出力信号には＿ｏが信号名に付してある。
【００３１】
各画像処理モジュールは、受け入れた画像データに対し、受け入れた制御信号（上記入力信号）に応じてそれぞれ画像処理を行い、後段の画像処理モジュールへ制御信号及び画像処理後の画像データを出力する。また、各画像処理モジュールは、ｆｇａｔｅをＩ／Ｆ部６２８に対しても出力する。
【００３２】
図５は、Ｉ／Ｆ部６２８が入出力する信号を例示する概念図である。図５において、Ｉ／Ｆ部６２８の左側に示された信号は、Ｉ／Ｆ部６２８が画像処理ＡＳＩＣ６１の外部端子を介してエンジンＣＰＵ６４との間で送受する信号である。Ｉ／Ｆ部６２８がエンジンＣＰＵ６４との間で送受する信号には、例えば、アドレス（ａｄｄｒ＿ｉ）、ライトイネーブル（ｗｅ＿ｉ）、ライトデータ（ｗｄａｔａ＿ｉ）、リードイネーブル（ｒｅ＿ｉ）、リードデータ（ｒｄａｔａ＿ｏ）及び割り込み（ｉｒｑ＿ｏ）がある。
【００３３】
また、Ｉ／Ｆ部６２８の右側に示された信号は、Ｉ／Ｆ部６２８が各画像処理モジュールとの間で送受する信号である。Ｉ／Ｆ部６２８が各画像処理モジュールとの間で送受する信号には、共通信号と、個別に画像処理モジュールと送受する信号とがある。
【００３４】
例えば、Ｉ／Ｆ部６２８が送受する共通信号には、アドレス（ａｄｄｒ＿ｏ）、リードイネーブル（ｒｅ＿ｏ）、ライトイネーブル（ｗｅ＿ｏ）及びライトデータ（ｗｄａｔａ＿ｏ）がある。また、Ｉ／Ｆ部６２８が個別に画像モジュールと送受する信号には、アドレスをデコードして各画像処理モジュール毎に生成されるチップセレクト信号（ｃｓ１＿ｏ、ｃｓ２＿ｏ、・・・ｃｓｎ＿ｏ）と、各画像処理モジュールから入力されるリードデータ（ｒｄａｔａ１＿ｉ、ｒｄａｔａ２＿ｉ、・・・ｒｄａｔａｎ＿ｉ）、副走査方向画像領域信号（ｆｇａｔｅ１＿ｉ、ｆｇａｔｅ２＿ｉ、・・・ｆｇａｔｅｎ＿ｉ）がある。なお、図５において、入力信号には＿ｉが、出力信号には＿ｏが信号名に付してある。
【００３５】
図６は、エンジンＣＰＵ６４の画像処理ＡＳＩＣ６１に対するライトアクセスのタイミング例を示すタイミングチャートである。エンジンＣＰＵ６４から画像処理ＡＳＩＣ６１に対する書込み（レジスタライトアクセス）が非同期である場合、図６に示すように、セットアップ期間（Ｔｓｕ）、ライトイネーブル期間（Ｔｗｅ）、ホールド期間（Ｔｈｏ）、及びディスエーブル期間（Ｔｃｗ）が必要になる。つまり、エンジンＣＰＵ６４は、画像処理ＡＳＩＣ６１に対して連続してライトアクセスする場合であっても、１回のライトアクセスには数クロックが必要である。
【００３６】
図７は、Ｉ／Ｆ部６２８及び各画像処理モジュールの構成を概念的に示すブロック図である。図７に示すように、Ｉ／Ｆ部６２８は、アクセス制御部６３０、ライトアクセス記憶部６３２及び割り込み制御部６３４を有する。
【００３７】
アクセス制御部６３０は、エンジンＣＰＵ６４からのアクセスに応じて、各画像処理モジュール及びライトアクセス記憶部６３２に対してアクセス制御信号を生成して出力する。ライトアクセス記憶部６３２は、アクセス制御部６３０の制御に応じて動作する情報記憶部である。例えば、ライトアクセス記憶部６３２は、画像処理モジュールが動作中である場合、図８を用いて後述するようにエンジンＣＰＵ６４からのライトアクセスを保持する。割り込み制御部６３４は、エンジンＣＰＵ６４への割り込み信号出力の制御を行う。
【００３８】
各画像処理モジュールは、それぞれレジスタ制御部７００、処理部７０２及び制御信号生成部７０４を有する。レジスタ制御部７００は、内部に設定記憶部としてのレジスタ７０１を有する。レジスタ制御部７００は、処理部７０２が行う画像処理のモードやパラメータ（設定データ）をレジスタ７０１に保持することにより設定し、設定データに応じて処理部７０２を制御する。各画像処理モジュールが有するレジスタ７０１それぞれは、設定データを記憶するアドレスが図１０を用いて後述するアドレスマップ（アドレス空間）上に予め定められている。
【００３９】
処理部７０２は、画像処理モジュールが受け入れた画像データに対し、レジスタ制御部７００が設定したモードやパラメータ（設定データ）に基づいて画像処理を行い、処理後の画像データを後段の画像処理モジュールに対して出力する。制御信号生成部７０４は、前段の画像処理モジュールから受入れた制御信号（図３参照）に応じて、処理部７０２の画像処理による画素遅延を反映した制御信号を生成し、後段の画像処理モジュール及びＩ／Ｆ部６２８に対して出力する。
【００４０】
図８は、ライトアクセス記憶部６３２の構成を例示するブロック図である。図８に示すように、ライトアクセス記憶部６３２は、アドレス記憶部６３２ａ及びデータ記憶部６３２ｂを有する。アドレス記憶部６３２ａは、エンジンＣＰＵ６４からの一連のライトアクセスにおける開始アドレス及び終了アドレスを保持する。ここで、ライトアクセスにおける開始アドレス及び終了アドレスとは、レジスタ７０１それぞれに対して予め定められたアドレス空間上に記憶されるライトデータ（設定データ）の実際の開始アドレス及び終了アドレスを示している。データ記憶部６３２ｂは、ライトアクセスにおけるライトデータ（設定データ）を保持する。つまり、データ記憶部６３２ｂが記憶する設定データ毎に、アドレス記憶部６３２ａが設定データに対応する開始アドレス及び終了アドレスを保持する。
【００４１】
図９は、アクセス制御部６３０の構成を例示するブロック図である。図９に示すように、アクセス制御部６３０は、ライトアクセス特定部６３０ａ、動作状態検出部６３０ｂ、記憶制御部６３０ｃ、判断部６３０ｄ及びライトアクセス生成部６３０ｅを有する。
【００４２】
ライトアクセス特定部６３０ａは、エンジンＣＰＵ６４から入力されるアドレス、ライトイネーブル信号と、画像処理ＡＳＩＣ６１のアドレスマップ（図１０を用いて後述）とを比較し、ライトアクセスの対象となる画像処理モジュールを特定する。
【００４３】
動作状態検出部６３０ｂは、各画像処理モジュールの制御信号生成部７０４から副走査方向画像領域信号（ｆｇａｔｅ）を受入れ、各画像処理モジュールの動作状態及び動作終了を検出して、記憶制御部６３０ｃに対し出力する。
【００４４】
記憶制御部６３０ｃは、判断部６３０ｄの判断結果に応じて、各画像処理モジュールに対する設定データを記憶させる場所を制御する。
【００４５】
判断部６３０ｄは、ライトアクセス特定部６３０ａ及び動作状態検出部６３０ｂから受入れる信号に応じて、ライトアクセス（書込み）をライトアクセス特定部６３０ａが特定した画像処理モジュールに発行（出力）するか、又はライトアクセス記憶部６３２にライトアクセスを記憶（保持）させるかを判断する。
【００４６】
そして、記憶制御部６３０ｃは、ライトアクセス記憶部６３２にライトアクセスを記憶させる場合には、設定データに対応する開始アドレス及び終了アドレスを生成し、生成した開始アドレス及び終了アドレスと、設定データとをライトアクセス記憶部６３２に対して出力する。また、記憶制御部６３０ｃは、ライトアクセス特定部６３０ａ及び動作状態検出部６３０ｂから受入れる信号に応じて、ライトアクセス記憶部６３２に記憶させた開始アドレス、終了アドレス及び設定データを読み出して、ライトアクセス生成部６３０ｅに対して出力する。
【００４７】
ライトアクセス生成部６３０ｅは、記憶制御部６３０ｃから開始アドレス、終了アドレス及び設定データを受入れ、設定データを書込むべき画像処理モジュールへのライトアクセス信号を生成する。そして、ライトアクセス生成部６３０ｅは、設定データを書込むべき画像処理モジュールのレジスタ制御部７００に対し、生成したライトアクセス信号を出力する。
【００４８】
図１０は、画像処理ＡＳＩＣ６１のアドレスマップの一例である。図１０に示すように、Ｉ／Ｆ部６２８が使用する全体制御アドレス８００と、画像処理モジュールがスキャナパスにおいて画像処理に使用するパラメータ設定アドレス８０２と、画像処理モジュールがプロッタパスにおいて画像処理に使用する設定アドレス８０４とは、同じアドレス空間にマッピングされている。
【００４９】
パラメータ設定アドレス８０２において、第１モジュール６１０が使用するスキャナＩ／Ｆ、第２モジュール６１２が使用するライン補間／シェーディング補正、第３モジュール６１４が使用するスキャナγ／フィルタ、第４モジュール６１６が使用する色補正／ＵＣＲ／ＵＣＡのアドレスまでは、ＲＧＢの３チャンネルの画像データが処理される。
【００５０】
また、パラメータ設定アドレス８０２において、第４モジュール６１６が使用する色補正／ＵＣＲ／ＵＣＡ以降のアドレスでは、ＣＭＹＫの４チャンネルに変換された画像データが処理される。スキャナパスにおけるパラメータ設定アドレス８０２では、画像データのチャンネル数が変えられても、各チャンネルの動作タイミングが共通であるため、画像処理モジュール毎にアドレスがまとめられている。
【００５１】
一方、プロッタパスにおける設定アドレス８０４では、第５モジュール６２０が使用する解像度変換、第６モジュール６２２が使用するシフト、第７モジュール６２４が使用するプリンタγ／階調処理、第８モジュール６２６が使用するプリンタＩ／Ｆのアドレスまでは、ＣＭＹＫの４チャンネル画像データが処理される。
【００５２】
プロッタ６８が例えばＣＭＹＫの４色の感光体ドラムを有する構成である場合、感光体ドラム間隔に応じて、画像データの読み出しから出力までのタイミングが色毎にずれる。したがって、特にプロッタ６８が複数ページの画像出力をする場合、設定の書込みが可能になるタイミングが色毎にずれる。そこで、設定アドレス８０４は、画像処理モジュール毎ではなく、色毎（版毎）にアドレスをまとめたマッピングになっている。
【００５３】
次に、アクセス制御部６３０の動作について説明する。図１１は、アクセス制御部６３０の動作を示すフローチャートである。図１１に示すように、ステップ１０（Ｓ１０）において、アクセス制御部６３０は、エンジンＣＰＵ６４から各画像処理モジュールへのライトアクセスがあったか否かを判断する。アクセス制御部６３０は、ライトアクセスがあったと判断した場合（Ｓ１０：Ｙｅｓ）にはＳ１２の処理に進み、ライトアクセスがなかったと判断した場合（Ｓ１０：Ｎｏ）にはＳ２４の処理に進む。
【００５４】
ステップ１２（Ｓ１２）において、アクセス制御部６３０は、ライトアクセスの対象となる画像処理モジュールが動作中であるか否か（動作状態）をｆｇａｔｅ信号によって判断する。アクセス制御部６３０は、画像処理モジュールが動作していない（ｆｇａｔｅネゲート中）と判断した場合（Ｓ１２：Ｎｏ）にはＳ１４の処理に進み、画像処理モジュールが動作中（ｆｇａｔｅアサート中）であると判断した場合（Ｓ１２：Ｙｅｓ）にはＳ１６の処理に進む。
【００５５】
ステップ１４（Ｓ１４）において、アクセス制御部６３０は、各画像処理モジュールに対してライトアクセス信号を出力する。
【００５６】
ステップ１６（Ｓ１６）において、アクセス制御部６３０は、前回のライトアクセスとアドレスが連続しているか否かを判断する。アクセス制御部６３０は、前回のライトアクセスとアドレスが連続していると判断した場合（Ｓ１６：Ｙｅｓ）にはＳ１８の処理に進み、前回のライトアクセスとアドレスが連続していないと判断した場合（Ｓ１６：Ｎｏ）にはＳ２０の処理に進む。
【００５７】
ステップ１８（Ｓ１８）において、アクセス制御部６３０は、設定データ、開始アドレス及び終了アドレスをライトアクセスとしてライトアクセス記憶部６３２に対して出力する。
【００５８】
ステップ２０（Ｓ２０）において、アクセス制御部６３０は、前回終了アドレスをライトアクセス記憶部６３２に対して出力する。
【００５９】
ステップ２２（Ｓ２２）において、アクセス制御部６３０は、前回終了アドレスの次のアドレスを今回開始アドレスとし、今回開始アドレスと終了アドレス及び設定データをライトアクセスとしてライトアクセス記憶部６３２に対して出力する。つまり、アクセス制御部６３０は、今回開始アドレスを含むライトアクセスをライトアクセス記憶部６３２に対して出力する。
【００６０】
ステップ２４（Ｓ２４）において、アクセス制御部６３０は、各画像処理モジュールが出力するｆｇａｔｅ信号のネゲートを検出したか否かを判断する。アクセス制御部６３０は、ｆｇａｔｅ信号のネゲートを検出したと判断した場合（Ｓ２４：Ｙｅｓ）にはＳ２６の処理に進み、ｆｇａｔｅ信号のネゲートを検出していないと判断した場合（Ｓ２４：Ｎｏ）にはＳ１０の処理に進む。
【００６１】
ステップ２６（Ｓ２６）において、アクセス制御部６３０は、ライトアクセス記憶部６３２から例えば開始アドレスを読み出し、ｆｇａｔｅ信号のネゲートを検出した画像処理モジュールに対して書込むためにライトアクセス記憶部６３２が記憶しているライトアクセスがあるか否かを判断する。アクセス制御部６３０は、ライトアクセス記憶部６３２が記憶しているライトアクセスがあると判断した場合（Ｓ２６：Ｙｅｓ）にはＳ２８の処理に進み、ライトアクセス記憶部６３２が記憶しているライトアクセスがないと判断した場合（Ｓ２６：Ｎｏ）にはＳ１０の処理に進む。
【００６２】
ステップ２８（Ｓ２８）において、アクセス制御部６３０は、開始アドレス、終了アドレスをライトアクセス記憶部６３２から読み出す。
【００６３】
ステップ３０（Ｓ３０）において、アクセス制御部６３０は、ライトアクセス記憶部６３２から設定データを読み出し、Ｓ２４の処理でｆｇａｔｅ信号のネゲートを検出した画像処理モジュールに対してライトアクセス信号を出力する。
【００６４】
ステップ３２（Ｓ３２）において、アクセス制御部６３０は、Ｓ３０の処理で読み出した設定データについて、終了アドレスまでのライトアクセスが完了したか否かを判断する。アクセス制御部６３０は、終了アドレスまでのライトアクセスが完了したと判断した場合（Ｓ３２：Ｙｅｓ）にはＳ３４の処理に進み、その他の場合（Ｓ３２：Ｎｏ）にはＳ３０の処理に進む。
【００６５】
ステップ３４（Ｓ３４）において、アクセス制御部６３０は、ライトアクセス記憶部６３２が記憶する開始アドレス及び終了アドレスをクリアする。
【００６６】
次に、アクセス制御部６３０、ライトアクセス記憶部６３２及び各画像処理モジュールの動作タイミングについて詳述する。図１２は、ライトアクセス記憶部６３２及び各画像処理モジュールの動作タイミングを例示するタイミングチャートである。
【００６７】
図１２に示すように、アクセス制御部６３０は、まずライトアクセス記憶部６３２のアドレス記憶部６３２ａから、開始アドレス（Start Address：SA）と終了アドレス（End Address：EA）の組を読み出す。
【００６８】
次に、アクセス制御部６３０は、アドレス記憶部６３２ａから読み出した開始アドレス及び終了アドレスに基づいてライトするデータ数を算出し、算出したデータ数の一連の設定データをデータ記憶部６３２ｂから読み出す。
【００６９】
アクセス制御部６３０は、読み出した開始アドレス、終了アドレス及び設定データから、画像処理モジュールに対するライトアドレス（設定アドレス）を生成し、ライトイネーブル（ｗｅ）、チップセレクト（ｃｓｎ）と共にライトアドレス（ａｄｄｒ）、ライトデータ（ｗｄａｒａ）を画像処理モジュールに対して出力する。
【００７０】
アクセス制御部６３０は、ライトアクセス記憶部６３２が記憶している設定データを読み出して各画像処理モジュールに設定データを書込む場合、１クロックにより連続書込みが可能である。また、アクセス制御部６３０は、内部クロックの高速化も容易であるため、書込み時間を短縮することができる。
【００７１】
次に、連続ページ印刷を行うための設定動作について説明する。図１３は、連続ページ印刷を行うための設定動作を例示するシーケンス図である。なお、図１３においては、スキャナパス、プロッタパスのＣ版、Ｍ版、Ｙ版及びＫ版が独立したタイミングで動作することを想定している。
【００７２】
図１３に示すように、ステップ１００（Ｓ１００）において、エンジンＣＰＵ６４は、例えば第１モジュール６１０などの画像処理モジュールに対して１ページ目のレジスタ設定（レジスタ７０１に対する設定データの書込み）を開始する。なお、１ページ目のレジスタ設定では、各画像処理モジュールは、各版（色）のｆｇａｔｅがネゲート状態のため、エンジンＣＰＵ６４からのライトアクセスのタイミングでそのまま設定データがレジスタに書き込まれる。また、プロッタパスにおいては、画像処理モジュールは、版毎に間隔を空けることなく連続してレジスタに書込みを行っても問題ない。
【００７３】
ステップ１０２（Ｓ１０２）において、エンジンＣＰＵ６４は、例えば第１モジュール６１０などの画像処理モジュールに対して１ページ目のレジスタ設定を終了させる。
【００７４】
ステップ１０４（Ｓ１０４）において、画像処理モジュールは、アクセス制御部６３０に対してｆｇａｔｅ信号がアサートであることを示す出力を行う。
【００７５】
ステップ１０６（Ｓ１０６）において、エンジンＣＰＵ６４は、アクセス制御部６３０を介して２ページ目のレジスタ設定を開始する。ステップ１０６においては、画像処理モジュールのｆｇａｔｅ信号がアサートであるため、エンジンＣＰＵ６４は、アクセス制御部６３０を介してアドレス記憶部６３２ａに開始アドレスを記憶させ、データ記憶部６３２ｂに設定データを記憶させることを開始する。つまり、２ページ目のレジスタ設定は、画像処理モジュールのレジスタ７０１に対してはまだ行われない。
【００７６】
なお、エンジンＣＰＵ６４が２ページ目のレジスタ設定を開始するタイミングには制約はない。例えば、エンジンＣＰＵ６４は、コントローラ１０から次のページの設定データがコミュニケーション用のバッファなどを通じて送信された後に、２ページ目のレジスタ設定を開始する。通常、次のページの設定データは、現在のページの画像転送中に送信される。
【００７７】
ステップ１０８（Ｓ１０８）において、エンジンＣＰＵ６４は、アクセス制御部６３０を介して、アドレス記憶部６３２ａに終了アドレスを記憶させ、データ記憶部６３２ｂへの設定データの書込みを終了させて、２ページ目のレジスタ設定を終了させる。
【００７８】
ステップ１１０（Ｓ１１０）において、画像処理モジュールは、１ページ目の画像形成動作が終了すると、アクセス制御部６３０に対してｆｇａｔｅ信号がネゲートであることを示す出力を行う。
【００７９】
ステップ１１２（Ｓ１１２）において、アクセス制御部６３０は、Ｓ１１０の処理によってｆｇａｔｅ信号がネゲートであることを判断できると、アドレス記憶部６３２ａから開始アドレスを読み出す。
【００８０】
ステップ１１４（Ｓ１１４）において、アクセス制御部６３０は、アドレス記憶部６３２ａから終了アドレスを読み出す。
【００８１】
ステップ１１６（Ｓ１１６）において、アクセス制御部６３０は、Ｓ１１２の処理で読み出した開始アドレスを用いて（例えばアドレスをインクリメントして生成する）、データ記憶部６３２ｂからの設定データの読み出しを開始する。
【００８２】
ステップ１１８（Ｓ１１８）において、アクセス制御部６３０は、画像処理モジュールに対して２ページ目のレジスタ設定を開始する。
【００８３】
ステップ１２０（Ｓ１２０）において、アクセス制御部６３０は、データ記憶部６３２ｂからの設定データの読み出しを終了する。
【００８４】
ステップ１２２（Ｓ１２２）において、アクセス制御部６３０は、画像処理モジュールに対する２ページ目のレジスタ設定を終了させる。
【００８５】
ステップ１２４（Ｓ１２４）において、アクセス制御部６３０は、割り込み制御部６３４を介して、レジスタ設定が完了したことを示す割り込みをエンジンＣＰＵ６４に対して出力する。
【００８６】
つまり、用紙などの記録媒体に対して１ページ目の印刷を行っている間であっても、１ページ目の印刷に対する処理動作を終えた画像処理モジュールに対しては、２ページ目の印刷に対応するレジスタ設定を開始することができる。
【００８７】
図１４は、実施の形態にかかる複合機などの画像形成装置１のハードウェア構成例を示すブロック図である。本図に示すように、この画像形成装置１は、コントローラ１０とエンジン部（Engine）６０とをＰＣＩ（Peripheral Component Interface）バスで接続した構成となる。コントローラ１０は、画像形成装置１全体の制御と描画、通信、操作表示部２０からの入力を制御するコントローラである。エンジン部６０は、ＰＣＩバスに接続可能なプリンタエンジンなどであり、たとえば白黒プロッタ、１ドラムカラープロッタ、４ドラムカラープロッタ、スキャナまたはファックスユニットなどである。なお、このエンジン部６０には、プロッタなどのいわゆるエンジン部分に加えて、誤差拡散やガンマ変換などの画像処理部分が含まれてもよい。
【００８８】
コントローラ１０は、ＣＰＵ１１と、ノースブリッジ（ＮＢ）１３と、システムメモリ（ＭＥＭ−Ｐ）１２と、サウスブリッジ（ＳＢ）１４と、ローカルメモリ（ＭＥＭ−Ｃ）１７と、ＡＳＩＣ１６と、ＨＤＤ１８とを有し、ノースブリッジ（ＮＢ）１３とＡＳＩＣ１６との間をＡＧＰ（Accelerated Graphics Port）バス１５で接続した構成となる。また、ＭＥＭ−Ｐ１２は、ＲＯＭ（Read Only Memory）１２ａと、ＲＡＭ（Random Access Memory)１２ｂと、をさらに有する。
【００８９】
ＣＰＵ１１は、画像形成装置１の全体制御を行うものであり、ＮＢ１３、ＭＥＭ−Ｐ１２及びＳＢ１４からなるチップセットを有し、このチップセットを介して他の機器と接続される。
【００９０】
ＮＢ１３は、ＣＰＵ１１とＭＥＭ−Ｐ１２、ＳＢ１４、ＡＧＰバス１５とを接続するためのブリッジであり、ＭＥＭ−Ｐ１２に対する読み書きなどを制御するメモリコントローラと、ＰＣＩマスタ及びＡＧＰターゲットとを有する。
【００９１】
ＭＥＭ−Ｐ１２は、プログラムやデータの格納用メモリ、プログラムやデータの展開用メモリ、プリンタの描画用メモリなどとして用いるシステムメモリであり、ＲＯＭ１２ａとＲＡＭ１２ｂとからなる。ＲＯＭ１２ａは、プログラムやデータの格納用メモリとして用いる読み出し専用のメモリであり、ＲＡＭ１２ｂは、プログラムやデータの展開用メモリ、プリンタの描画用メモリなどとして用いる書込み及び読み出し可能なメモリである。
【００９２】
ＳＢ１４は、ＮＢ１３とＰＣＩデバイス、周辺デバイスとを接続するためのブリッジである。このＳＢ１４は、ＰＣＩバスを介してＮＢ１３と接続されており、このＰＣＩバスには、ネットワークインターフェース（Ｉ／Ｆ）部なども接続される。
【００９３】
ＡＳＩＣ１６は、画像処理用のハードウェア要素を有する画像処理用途向けのＩＣ（Integrated Circuit）であり、ＡＧＰバス１５、ＰＣＩバス、ＨＤＤ１８及びＭＥＭ−Ｃ１７をそれぞれ接続するブリッジの役割を有する。このＡＳＩＣ１６は、ＰＣＩターゲット及びＡＧＰマスタと、ＡＳＩＣ１６の中核をなすアービタ（ＡＲＢ）と、ＭＥＭ−Ｃ１７を制御するメモリコントローラと、ハードウェアロジックなどにより画像データの回転などをおこなう複数のＤＭＡＣ（Direct Memory Access Controller）と、エンジン部６０との間でＰＣＩバスを介したデータ転送をおこなうＰＣＩユニットとからなる。このＡＳＩＣ１６には、ＰＣＩバスを介してＦＣＵ（Facsimile Control Unit）３０、ＵＳＢ（Universal Serial Bus）４０、ＩＥＥＥ１３９４（the Institute of Electrical and Electronics Engineers 1394）インターフェース５０が接続される。また、ＡＳＩＣ１６は、図示しないホストＰＣ及びネットワーク等にも接続されている。操作表示部２０は、例えばタッチパネルなどであり、コントローラ１０に対する入力を受け入れるとともに、画像形成装置１の状態などを表示する。また、操作表示部２０は、ＡＳＩＣ１６に直接接続されている。
【００９４】
ＭＥＭ−Ｃ１７は、コピー用画像バッファ、符号バッファとして用いるローカルメモリであり、ＨＤＤ（Hard Disk Drive）１８は、画像データの蓄積、プログラムの蓄積、フォントデータの蓄積、フォームの蓄積を行うためのストレージである。
【００９５】
ＡＧＰバス１５は、グラフィック処理を高速化するために提案されたグラフィックスアクセラレーターカード用のバスインターフェースであり、ＭＥＭ−Ｐ１２に高スループットで直接アクセスすることにより、グラフィックスアクセラレーターカードを高速にするものである。
【００９６】
記憶媒体１９は、例えば１度の書込みが可能なＣＤ−Ｒ（Compact Disk Recordable）などであり、記憶したプログラムやデータなどをＨＤＤ１８にコピーする場合（又はＨＤＤ１８からコピーする場合）などに用いられる。
【００９７】
なお、上記実施の形態では、本発明の画像形成装置１をコピー機能、プリンタ機能、スキャナ機能及びファクシミリ機能のうち少なくとも２つの機能を有する複合機に適用した例を挙げて説明したが、複写機、プリンタ、スキャナ装置、ファクシミリ装置等の画像形成装置であればいずれにも適用することができる。
【産業上の利用可能性】
【００９８】
以上のように、本発明にかかる画像形成装置は、制御が複雑になることを防止し、設定を書込むために必要な記憶容量を低減させても、複数ページの印刷出力の速度が低下することを防止することに有用である。
【符号の説明】
【００９９】
１ 画像形成装置
１０ コントローラ
１６ ＡＳＩＣ
６０ エンジン部
６１ 画像処理ＡＳＩＣ
６１０ 第１モジュール
７００ レジスタ制御部
７０１ レジスタ（設定記憶部）
７０２ 処理部
７０４ 制御信号生成部
６１２ 第２モジュール
６１４ 第３モジュール
６１６ 第４モジュール
６１８ ＰＣＩｅ制御部
６２０ 第５モジュール
６２２ 第６モジュール
６２４ 第７モジュール
６２６ 第８モジュール
６２８ インターフェース部（Ｉ／Ｆ部）
６３０ アクセス制御部
６３０ａ ライトアクセス特定部
６３０ｂ 動作状態検出部
６３０ｃ 記憶制御部
６３０ｄ 判断部
６３０ｅ ライトアクセス生成部
６３２ ライトアクセス記憶部
６３２ａ アドレス記憶部
６３２ｂ データ記憶部
６３４ 割り込み制御部
６２ スキャナ
６４ エンジンＣＰＵ
６６ 書込み制御ＡＳＩＣ
６８ プロッタ
６８０ 重畳制御部
８００ 全体制御アドレス
８０２ パラメータ設定アドレス
８０４ 設定アドレス
【先行技術文献】
【特許文献】
【０１００】
【特許文献１】特開２００８−３０２５８３号公報
【特許文献２】特開２００５−３３３４９９号公報
【特許請求の範囲】
【請求項１】
画像処理に対する設定を示す設定データを予め定められたアドレス空間上に記憶する設定記憶部を備え、画像データに対して前記設定データに応じた画像処理をそれぞれ行う複数の画像処理モジュールと、
前記画像処理モジュールが動作中であるか否かを判断する判断部と、
前記設定データ並びに前記アドレス空間上の前記設定データの開始アドレス及び終了アドレスを、前記設定に対応する情報として記憶する情報記憶部と、
前記画像処理モジュールが動作中であると判断された場合には、前記情報を前記情報記憶部に記憶させ、前記情報記憶部が前記情報を記憶した後に、動作中であった前記画像処理モジュールが動作中でなくなったと判断された場合には、前記情報に基づいて前記設定記憶部に前記設定データを記憶させるよう制御する記憶制御部と、
前記画像処理モジュールが処理した画像データに応じて記録媒体に画像を形成する画像形成部と、
を有することを特徴とする画像形成装置。
【請求項２】
前記記憶制御部は、
前記画像処理モジュールが動作中でないと判断された場合には、前記設定記憶部に前記設定データを記憶させること
を特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記情報に基づいて前記記憶制御部が前記設定記憶部に前記設定データを記憶させるよう制御することを終了した場合に、制御が終了した旨を示す割り込み信号を出力する割り込み制御部をさらに有すること、
を特徴とする請求項１又は２に記載の画像形成装置。
【請求項４】
前記画像形成部は、
複数の異なる色の画像を記録媒体に重畳させるよう制御する重畳制御部をさらに有し、
前記画像形成部が記録媒体に画像を形成する場合に動作する前記画像処理モジュールそれぞれが備える前記設定記憶部は、
前記重畳制御部が重畳させる画像の色毎にアドレスが連続するように、アドレス空間がマッピングされていること
を特徴とする請求項１〜３のいずれか１項に記載の画像形成装置。
【請求項１】
画像処理に対する設定を示す設定データを予め定められたアドレス空間上に記憶する設定記憶部を備え、画像データに対して前記設定データに応じた画像処理をそれぞれ行う複数の画像処理モジュールと、
前記画像処理モジュールが動作中であるか否かを判断する判断部と、
前記設定データ並びに前記アドレス空間上の前記設定データの開始アドレス及び終了アドレスを、前記設定に対応する情報として記憶する情報記憶部と、
前記画像処理モジュールが動作中であると判断された場合には、前記情報を前記情報記憶部に記憶させ、前記情報記憶部が前記情報を記憶した後に、動作中であった前記画像処理モジュールが動作中でなくなったと判断された場合には、前記情報に基づいて前記設定記憶部に前記設定データを記憶させるよう制御する記憶制御部と、
前記画像処理モジュールが処理した画像データに応じて記録媒体に画像を形成する画像形成部と、
を有することを特徴とする画像形成装置。
【請求項２】
前記記憶制御部は、
前記画像処理モジュールが動作中でないと判断された場合には、前記設定記憶部に前記設定データを記憶させること
を特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記情報に基づいて前記記憶制御部が前記設定記憶部に前記設定データを記憶させるよう制御することを終了した場合に、制御が終了した旨を示す割り込み信号を出力する割り込み制御部をさらに有すること、
を特徴とする請求項１又は２に記載の画像形成装置。
【請求項４】
前記画像形成部は、
複数の異なる色の画像を記録媒体に重畳させるよう制御する重畳制御部をさらに有し、
前記画像形成部が記録媒体に画像を形成する場合に動作する前記画像処理モジュールそれぞれが備える前記設定記憶部は、
前記重畳制御部が重畳させる画像の色毎にアドレスが連続するように、アドレス空間がマッピングされていること
を特徴とする請求項１〜３のいずれか１項に記載の画像形成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１３−１０３３７２（Ｐ２０１３−１０３３７２Ａ）
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願番号】特願２０１１−２４７３９２（Ｐ２０１１−２４７３９２）
【出願日】平成２３年１１月１１日（２０１１．１１．１１）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願日】平成２３年１１月１１日（２０１１．１１．１１）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]