画素回路及び表示装置とこれらの駆動方法
【課題】 ドライブトランジスタのドレイン電流の経時変化を補償可能な画素回路を提供する。
【解決手段】 ドライブトランジスタＴｒ２は、ゲートＧが入力ノードＡにつながり、ソースＳが出力ノードＢにつながり、ドレインが電源電位Ｖｃｃに接続している。サンプリングトランジスタＴｒ１は、入力ノードＡと信号線ＤＬとの間に接続している。保持容量Ｃ１は、入力ノードＡに接続している。サンプリングトランジスタＴｒ１は信号線ＤＬから入力信号Ｖｓｉｇをサンプリングして保持容量Ｃ１に保持する。ドライブトランジスタＴｒ２は、保持容量Ｃ１に保持された信号電位に応じて発光素子ＥＬに駆動電流Ｉｄｓを供給する。ドライブトランジスタＴｒ２の経時的変化に伴う駆動電流Ｉｄｓの低下を補うため補償回路７を備えている。補償回路７は、出力ノードＢ側から駆動電流Ｉｄｓの低下を検出し、その結果を入力ノードＡ側にフィードバックする。
【解決手段】 ドライブトランジスタＴｒ２は、ゲートＧが入力ノードＡにつながり、ソースＳが出力ノードＢにつながり、ドレインが電源電位Ｖｃｃに接続している。サンプリングトランジスタＴｒ１は、入力ノードＡと信号線ＤＬとの間に接続している。保持容量Ｃ１は、入力ノードＡに接続している。サンプリングトランジスタＴｒ１は信号線ＤＬから入力信号Ｖｓｉｇをサンプリングして保持容量Ｃ１に保持する。ドライブトランジスタＴｒ２は、保持容量Ｃ１に保持された信号電位に応じて発光素子ＥＬに駆動電流Ｉｄｓを供給する。ドライブトランジスタＴｒ２の経時的変化に伴う駆動電流Ｉｄｓの低下を補うため補償回路７を備えている。補償回路７は、出力ノードＢ側から駆動電流Ｉｄｓの低下を検出し、その結果を入力ノードＡ側にフィードバックする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎に配した負荷素子を電流駆動する画素回路に関する。又この画素回路がマトリクス状に配列された表示装置であって、特に各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって、有機ＥＬ発光素子などの負荷素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。
【背景技術】
【０００２】
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ，ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の画素回路は、行状の走査線と列状の信号線とが交差する部分に各々配されている。各画素回路は、少くとも薄膜型のサンプリングトランジスタと保持容量と薄膜型のドライブトランジスタと発光素子などの負荷素子とを含んでいる。サンプリングトランジスタは、そのゲートが走査線によって選択された時ソース／ドレイン間が導通して信号線から映像信号をサンプリングする。サンプリングされた信号は保持容量に書き込まれ保持される。ドライブトランジスタは、そのゲートが保持容量に接続され、ソース／ドレインの片方が発光素子などの負荷素子に接続している。ドライブトランジスタのゲートは、保持容量に保持された信号電位によってソース基準のゲート電圧を受ける。ドライブトランジスタはこのゲート電圧に応じてソース／ドレイン間に電流を流し、発光素子に通電する。一般に発光素子の輝度は通電量に比例している。更にドライブトランジスタの通電量はゲート電圧即ち保持容量に書き込まれた信号電位によって制御される。従って、発光素子は映像信号に応じた輝度で発光することになる。
【０００５】
ドライブトランジスタの動作特性は以下の式で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２
このトランジスタ特性式において、Ｉｄｓはドレイン電流を表わしている。Ｖｇｓはソースを基準としてゲートに印加される電圧を表わしている。Ｖｔｈはトランジスタの閾電圧である。その他μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わし、Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。上記のトランジスタ特性式から明らかな様に、ゲート電圧Ｖｇｓが一定であれば、常に同じ量のドレイン電流Ｉｄｓが発光素子に流れるはずである。しかしながら、ドライブトランジスタは経時的に特性が変化し、ゲート電圧Ｖｇｓが一定であってもドレイン電流Ｉｄｓが徐々に低下していく傾向にある。この為、時間の経過とともに輝度劣化が生じるとい問題がある。ドレイン電流の低下傾向は画素毎に異なる為、画面のユニフォーミティが損なわれるという問題がある。
【０００６】
ドライブトランジスタやサンプリングトランジスタを構成する薄膜トランジスタは現在ポリシリコントランジスタとアモルファスシリコントランジスタが普及している。コストの面からはポリシリコントランジスタよりもアモルファスシリコントランジスタの方が有利である。但し、アモルファスシリコントランジスタで画素回路を構成する場合、移動度などの制限から全てＮチャネル型のトランジスタが使われる。しかしながら、アモルファスシリコントランジスタの移動度μは経時的に低下していく傾向にある。前述したトランジスタ特性式から明らかな様に、移動度μが低下すると、ゲート電圧Ｖｇｓが一定であってもドレイン電流Ｉｄｓが低下し、輝度劣化をもたらす。アモルファスシリコン型のトランジスタで構成した画素回路はコスト的に有利であるが、移動度の経時的な変化に伴い輝度劣化が生じ、画面のユニフォーミティを損なうという課題がある。
【課題を解決するための手段】
【０００７】
上述した従来の技術の課題に鑑み、本発明はドライブトランジスタのドレイン電流の経時変化を補償可能な画素回路及び表示装置とこれらの駆動方法を提供することを目的とする。係る目的を達成する為に以下の手段を講じた。即ち本発明は、走査線と信号線とが交差する部分に配されており、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続しており、前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給する画素回路において、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うための補償回路を備えており、前記補償回路は、該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックすることを特徴とする。
【０００８】
好ましくは、前記補償回路は、該駆動電流によって該電気光学素子に生じる電圧降下を該出力ノード側から検出し、該入力信号のレベルと該検出された電圧降下のレベルとを比較して差分を求め、該差分に応じた電位を該保持容量に保持された該信号電位に加える。具体的には、前記補償回路は、該出力ノードと所定の中間ノードとの間に接続された検出容量と、該中間ノードと該信号線との間に挿入されたスイッチングトランジスタと、該保持容量の一端につながる端子ノードと所定の接地電位との間に挿入されたスイッチングトランジスタと、該端子ノードと該出力ノードとの間に挿入されたスイッチングトランジスタと、該端子ノードと該中間ノードとの間に挿入されたスイッチングトランジスタとで構成されている。
【０００９】
又本発明は、行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなる表示装置を包含する。各画素回路は、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続しており、前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給し、以って表示を行う。特徴事項として、前記画素回路は、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うための補償回路を備えている。前記補償回路は、該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックする。
【００１０】
好ましくは、前記補償回路は、該駆動電流によって該電気光学素子に生じる電圧降下を該出力ノード側から検出し、該入力信号のレベルと該検出された電圧降下のレベルとを比較して差分を求め、該差分に応じた電位を該保持容量に保持された該信号電位に加える。具体的には、前記補償回路は、該出力ノードと所定の中間ノードとの間に接続された検出容量と、該中間ノードと該信号線との間に挿入されたスイッチングトランジスタと、該保持容量の一端につながる端子ノードと所定の接地電位との間に挿入されたスイッチングトランジスタと、該端子ノードと該出力ノードとの間に挿入されたスイッチングトランジスタと、該端子ノードと該中間ノードとの間に挿入されたスイッチングトランジスタとで構成されている。
【００１１】
又本発明は、走査線と信号線とが交差する部分に配されており、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続している画素回路の駆動方法であって、前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給し、該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックして、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うことを特徴とする。
【００１２】
又本発明は、行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、前記画素回路は、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続している表示装置の駆動方法において、前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給し以って表示を行なう際、該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックして、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、画素回路は補償回路を組み込んであり、ドライブトランジスタの経時的変化に伴う駆動電流の低下を補っている。この補償回路は出力ノード側から駆動電流の低下を検出し、その結果を入力ノード側にフィードバックすることで、駆動電流の低下を回路的にキャンセルしている。従って、ドライブトランジスタの移動度が低下して駆動能力が下がっても、これを補う様に入力ノード側にフィードバックがかかる為、結果的に駆動電流は長期間初期と同様に一定のレベルを保持できる。これによりドライブトランジスタ起因の輝度劣化を防止でき、画面のユニフォーミティを長期間に亘り維持することが可能である。
【発明を実施するための最良の形態】
【００１４】
以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の背景を明らかにする為、図１を参照してアクティブマトリクス表示装置及びこれに含まれる画素回路の一般的な構成を参考例として説明する。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ１と周辺の回路群とで構成されている。周辺の回路群は水平セレクタ２、ドライブスキャナ３、ライトスキャナ４などを含んでいる。
【００１５】
画素アレイ１は行状の走査線ＷＳと列状の信号線ＤＬと両者の交差する部分にマトリクス状に配列した画素回路５とで構成されている。信号線ＤＬは水平セレクタ２によって駆動される。走査線ＷＳはライトスキャナ４によって走査される。尚、走査線ＷＳと平行に別の走査線ＤＳも配線されており、これはドライブスキャナ３によって走査される。各画素回路５は、走査線ＷＳによって選択された時信号線ＤＬから信号をサンプリングする。更に走査線ＤＳによって選択された時、該サンプリングされた信号に応じて負荷素子を駆動する。この負荷素子は各画素回路５に形成された電流駆動型の発光素子などである。
【００１６】
図２は、図１に示した画素回路５の基本的な構成を示す参考図である。本画素回路５は、サンプリング用薄膜トランジスタ（サンプリングトランジスタＴｒ１）、ドライブ用薄膜トランジスタ（ドライブトランジスタＴｒ２）、スイッチング用薄膜トランジスタ（スイッチングトランジスタＴｒ３）、保持容量Ｃ１、負荷素子（有機ＥＬ発光素子）などで構成されている。
【００１７】
サンプリングトランジスタＴｒ１は走査線ＷＳによって選択された時導通し、信号線ＤＬから映像信号をサンプリングして保持容量Ｃ１に保持する。ドライブトランジスタＴｒ２は保持容量Ｃ１に保持された信号電位に応じて発光素子ＥＬに対する通電量を制御する。スイッチングトランジスタＴｒ３は走査線ＤＳによって制御され、発光素子ＥＬに対する通電をオン／オフする。すなわち、ドライブトランジスタＴｒ２は通電量に応じて発光素子ＥＬの発光輝度（明るさ）を制御する一方、スイッチングトランジスタＴｒ３は発光素子ＥＬの発光時間を制御している。これらの制御により、各画素回路５に含まれる発光素子ＥＬは映像信号に応じた輝度を呈し、画素アレイ１に所望の表示が映し出される。
【００１８】
図３は、図２に示した画素アレイ１及び画素回路５の動作説明に供するタイミングチャートである。１フィールド期間（１ｆ）の先頭で、１水平期間（１Ｈ）の間１行目の画素回路５に走査線ＷＳを介して選択パルスｗｓ［１］が印加され、サンプリングトランジスタＴｒ１が導通する。これにより信号線ＤＬから映像信号がサンプリングされ、保持容量Ｃ１に書き込まれる。保持容量Ｃ１の一端はドライブトランジスタＴｒ２のゲートに接続している。従って、映像信号が保持容量Ｃ１に書き込まれると、ドライブトランジスタＴｒ２のゲート電位が、書き込まれた信号電位に応じて上昇する。この時、他の走査線ＤＳを介してスイッチングトランジスタＴｒ３に選択パルスｄｓ［１］が印加される。この間発光素子ＥＬは発光を続ける。１フィールド期間１ｆの後半はｄｓ［１］がローレベルになるので発光素子ＥＬは非発光状態となる。パルスｄｓ［１］のデューティを調整することで、発光期間と非発光期間の割合を調整でき、所望の画面輝度が得られる。次の水平期間に移行すると、２行目の画素回路に対し、各走査線ＷＳ，ＤＳからそれぞれ走査用の信号パルスｗｓ［２］，ｄｓ［２］が印加される。
【００１９】
図４は、発光素子として画素回路５に組み込まれる有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示すグラフである。グラフにおいて、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に、有機ＥＬ素子のＩ−Ｖ特性は、グラフに示す様に時間が経過すると劣化してしまう。図２に示した参考例の画素回路はドライブトランジスタがソースフォロワ構成となっており、ＥＬ素子のＩ−Ｖ特性の経時変化に対処できず、発光輝度の劣化が生じるという問題がある。
【００２０】
図５の（Ａ）は、初期状態におけるドライブトランジスタＴｒ２と発光素子ＥＬの動作点を示すグラフである。図において、縦軸はドライブトランジスタＴｒ２のドレイン・ソース間電圧Ｖｄｓを示し、縦軸はドレイン・ソース間電流Ｉｄｓを示している。図示する様に、ソース電位はドライブトランジスタＴｒ２と発光素子ＥＬとの動作点で決まり、その電圧値はゲート電圧によって異なる値を持つ。ドライブトランジスタＴｒ２は飽和領域で動作するので、動作点のソース電圧に対応したＶｇｓに関し、前述のトランジスタ特性式で規定された電流値の駆動電流Ｉｄｓを流す。
【００２１】
しかしながら発光素子ＥＬのＩ−Ｖ特性は図４に示した様に経時劣化する。図５の（Ｂ）に示す様に、この経時劣化により動作点が変化してしまい、同じゲート電圧を印加してもトランジスタのソース電圧は変化してしまう。これによりドライブトランジスタＴｒ２のゲート・ソース間電圧Ｖｇｓは変化してしまい、流れる電流値が変動する。同時に発光素子ＥＬに流れる電流値も変化する。この様に発光素子ＥＬのＩ−Ｖ特性が変化すると、図２に示した参考例のソースフォロワ構成の画素回路では、発光素子ＥＬの輝度が経時的に変化してしまうという問題がある。
【００２２】
図６は画素回路の他の参考例を表わしており、図２に示した先の参考例の問題点に対処したものである。理解を容易にする為、図２の参考例と対応する部分には対応する参照符号を付けてある。改良点は、スイッチングトランジスタＴｒ３の結線を代えたことであり、これによりブートストラップ機能を実現している。具体的には、スイッチングトランジスタＴｒ３のソースは接地され、ドレインはドライブトランジスタＴｒ２のソース（Ｓ）と保持容量Ｃ１の一方の電極とに接続され、ゲートには走査線ＤＳが接続している。尚保持容量Ｃ１の他方の電極はドライブトランジスタＴｒ２のゲート（Ｇ）に接続されている。
【００２３】
図７は、図６に示した画素回路５の動作説明に供するタイミングチャートである。フィールド期間１ｆのうち最初の水平期間１Ｈで、ライトスキャナ４から走査線ＷＳを介して１行目の画素回路５に選択パルスｗｓ［１］が送られる。尚［ ］の中の数字は、マトリクス配置された画素回路の行番号に対応している。選択パルスが印加されるとサンプリングトランジスタＴｒ１が導通し、信号線ＤＬから入力信号Ｖｉｎがサンプリングされ、保持容量Ｃ１に書き込まれる。この時スイッチングトランジスタＴｒ３にはドライブスキャナ３から走査線ＤＳを介して選択パルスｄｓ［１］が印加されており、オン状態となっている。従って保持容量Ｃ１の片方の電極並びにドライブトランジスタＴｒ２のソース（Ｓ）はＧＮＤレベルとなっている。このＧＮＤレベルを基準として保持容量Ｃ１に入力信号Ｖｉｎが書き込まれる為、ドライブトランジスタＴｒ２のゲート電位（Ｇ）はＶｉｎになる。
【００２４】
この後サンプリングトランジスタＴｒ１に対する選択パルスｗｓ［１］が解除され、続いてスイッチングトランジスタＴｒ３に対する選択パルスｄｓ［１］も解除される。これによりサンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ３はオフする。従ってドライブトランジスタＴｒ２のソース（Ｓ）はＧＮＤから切り離され、発光素子ＥＬのアノードに対する接続ノードとなる。
【００２５】
ドライブトランジスタＴｒ２は保持容量Ｃ１に保持された入力信号Ｖｉｎをゲートに受け、その値に応じてドレイン電流をＶｃｃ側からＧＮＤ側に向かって流す。この通電により発光素子ＥＬは発光を行なう。その際、発光素子ＥＬに対する通電により電圧降下が生じるが、その分だけソース電位（Ｓ）がＧＮＤ側からＶｃｃ側に向かって上昇する。図７のタイミングチャートではこの上昇分をΔVで表わしている。保持容量Ｃ１の一端はＴｒ２のソース（Ｓ）に接続され、他端はハイインピーダンスのゲート（Ｇ）に接続されている。従ってソース電位（Ｓ）がΔＶだけ上昇するとその分だけゲート電位（Ｇ）も持ち上がり、正味の入力信号Ｖｉｎはそのまま維持される。従って、発光素子ＥＬの電流−電圧特性に応じてソース電位（Ｓ）がΔＶだけ変動しても、常にゲート電圧Ｖｇｓ＝Ｖｉｎが成立し、ドレイン電流は一定に保たれる。すなわちドライブトランジスタＴｒ２はソースフォロワ構成であるにも関わらず、上述したブートストラップ機能により、発光素子ＥＬに対し定電流源として機能する。
【００２６】
この後選択パルスｄｓ［１］がハイレベルに復帰するとスイッチングトランジスタＴｒ３が導通し、発光素子ＥＬに供給されるべき電流はバイパスされるので非発光状態になる。この様にしてフィールド期間１ｆが終了すると、次のフィールド期間に入り、再びサンプリングトランジスタＴｒ１に選択パルスｗｓ［１］が印加され入力映像信号Ｖｉｎ＊のサンプリングが行なわれる。先のフィールド期間と今回のフィールド期間ではサンプリングされる映像信号のレベルが異なる場合があるので、これを区別する為入力映像信号Ｖｉｎに＊印を付してある。尚、この様な映像信号の書き込み及び発光動作は線順次（行単位）で行なわれる。この為画素の各行に対し選択パルスｗｓ［１］、ｗｓ［２］・・・が順次印加されることになる。同様に選択パルスｄｓ［１］、ｄｓ［２］・・・も順次印加されることになる。
【００２７】
以上の様に図６の画素回路は、ドライブトランジスタＴｒ２がＮチャネル型であっても発光素子ＥＬを定電流駆動でき、発光素子ＥＬのＩ−Ｖ特性の経時変化による輝度劣化を防ぐことができた。しかしながら、エージングによる経時変化は発光素子ＥＬだけではなくアモルファスシリコンの薄膜を素子領域とする薄膜トランジスタも、動作特性が経時変化する。特に、Ｎチャネル型の薄膜トランジスタの場合、移動度μが経時的に低下する傾向にある。これによりドライブトランジスタＴｒ２の駆動能力が低下する為、ゲートに印加される入力信号のレベルが一定であっても、発光素子に供給するドレイン電流が少なくなり、輝度劣化を起こす恐れがある。そこで本発明は、図６に示した画素回路を改良して、駆動電流の補償機能を組み込んだ。以下、本発明に係る画素回路の実施形態を詳細に説明する。尚、この画素回路は図１に示した表示装置の画素回路として組み込むことができる。
【００２８】
図８は本発明に係る画素回路の実施形態を示す模式的な回路図である。理解を容易にする為図６に示した参考例に係る画素回路と対応する部分については可能な限り対応する参照符号を用いている。図示する様に、本画素回路５は、走査線と信号線とが交差する部分に配されている。信号線ＤＬは１本であるが、走査線はＷＳ，Ｘ，Ｙの３本を束ねて平行に配列してある。画素回路５は、基本的な構成要素として電気光学素子ＥＬとドライブトランジスタＴｒ２とサンプリングトランジスタＴｒ１と保持容量Ｃ１とを備えている。ドライブトランジスタＴｒ２はＮチャネル型の薄膜トランジスタからなり、そのゲート（Ｇ）が入力ノードＡにつながり、そのソース（Ｓ）が出力ノードＢにつながり、そのドレインが所定の電源電位Ｖｃｃに接続している。尚ドライブトランジスタＴｒ２のゲート電圧をＶｇｓで表わし、ドレイン電流をＩｄｓで表わしてある。電気光学素子ＥＬは有機ＥＬ素子などの２端子型発光素子からなり、その一端アノードが出力ノードＢに接続し、他端カソードが所定のカソード電位Ｖｃａｔｈに接続している。サンプリングトランジスタＴｒ１は入力ノードＡと信号線ＤＬとの間に接続している。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続している。保持容量Ｃ１は、入力ノードＡに接続している。
【００２９】
係る構成において、サンプリングトランジスタＴｒ１は走査線ＷＳによって選択された時動作し、信号線ＤＬから入力信号Ｖｓｉｇをサンプリングして保持容量Ｃ１に保持する。ドライブトランジスタＴｒ２は保持容量Ｃ１に保持された信号電位Ｖｉｎに応じて電気光学素子ＥＬに駆動電流（ドレイン電流Ｉｄｓ）を供給する。
【００３０】
本発明の特徴事項として、画素回路５はドライブトランジスタＴｒ２の経時的変化に伴う駆動電流（ドレイン電流Ｉｄｓ）の低下を補う為の補償回路７を備えている。この補償回路７は、出力ノードＢ側から駆動電流（ドレイン電流Ｉｄｓ）の低下を検出し、その結果を入力ノードＡ側にフィードバックしている。これにより、経時的にドレイン電流Ｉｄｓが低下してもこれを打ち消す様にフィードバックがかかる為、ドライブトランジスタＴｒ２の経時的な駆動能力の低下にも関わらず、初期と同じレベルのドレイン電流Ｉｄｓを長期間経過後でも保証することができる。
【００３１】
フィードバックの具体的な構成であるが、本補償回路７は、ドレイン電流Ｉｄｓによって電気光学素子ＥＬに生じる電圧降下を出力ノードＢ側から検出し、入力信号Ｖｓｉｇのレベルとこの検出された電圧降下のレベルとを比較して差分を求め、差分に応じた電位を保持容量Ｃ１に保持された信号電位Ｖｉｎに加えている。補足すると、発光素子ＥＬに駆動電流が流れると電圧降下が生じる。この電圧降下は駆動電流の大きさに比例している。従って、駆動電流の変化は電圧降下をモニタすることにより検出可能である。この検出された電圧降下は、入力信号Ｖｓｉｇを参照レベルにして比較評価される。この比較評価された結果を入力ノードＡ側にフィードバックすることでドレイン電流Ｉｄｓの低下をキャンセルする。
【００３２】
具体的な構成であるが、補償回路７は、図６に示した参考例の画素回路に対して追加された４個のＮチャネル型の薄膜トランジスタと１個の容量素子とで構成されている。すなわち補償回路７は、出力ノードＢと所定の中間ノードＣとの間に接続された検出容量Ｃ２と、中間ノードＣと信号線ＤＬとの間に挿入されたスイッチングトランジスタＴｒ６と、保持容量Ｃ１の一端につながる端子ノードＤと所定の接地電位Ｖｓｓとの間に挿入されたスイッチングトランジスタＴｒ３と、端子ノードＤと出力ノードＢとの間に挿入されたスイッチングトランジスタＴｒ４と、端子ノードＤと中間ノードＣとの間に挿入されたスイッチングトランジスタＴｒ５とで構成されている。このうち、スイッチングトランジスタＴｒ４，Ｔｒ５，Ｔｒ６は、図６に示した参考例に係る画素回路と比較して増えたトランジスタ素子である。
【００３３】
スイッチングトランジスタＴｒ３のゲートは走査線ＷＳに接続している。スイッチングトランジスタＴｒ４のゲートは走査線Ｘに接続している。スイッチングトランジスタＴｒ５のゲートは走査線Ｙに接続している。スイッチングトランジスタＴｒ６のゲートは走査線Ｘに接続している。これから明らかな様に、サンプリングトランジスタＴｒ１とスイッチングトランジスタＴｒ３は共通の走査線ＷＳを介して同一タイミングでオンオフ制御される。又スイッチングトランジスタＴｒ４とＴｒ６も共通の走査線Ｘを介して同一のタイミングでオンオフ制御される。残りのスイッチングトランジスタＴｒ５は走査線Ｙを介して他のスイッチングトランジスタとは別のタイミングでオンオフ制御される。
【００３４】
図９のタイミングチャートを参照して、図８に示した画素回路の動作を詳細に説明する。図示のタイミングチャートは、タイミングＴ１で１フィールド（１ｆ）がスタートし、タイミングＴ６で１フィールドが終わる様に表わしてある。時間軸Ｔに沿って、走査線ＷＳに印加されるパルスｗｓ、走査線Ｘに印加されるパルスｘ、走査線Ｙに印加されるパルスｙの波形を表わしてある。又同じ時間軸Ｔに沿って、入力ノードＡ，中間ノードＣ及び出力ノードＢの電位変化を表わしてある。入力ノードＡの電位変化と出力ノードＢの電位変化は実線で表わし、これと区別する為中間ノードＣの電位変化は点線で表わしてある。
【００３５】
当該フィールドに入る前のタイミングＴ０で、走査線ＷＳ及びＸはローレベルに保持されている一方、走査線Ｙはハイレベルにある。従って、サンプリングトランジスタＴｒ１、スイッチングトランジスタＴｒ３，Ｔｒ４及びＴｒ６はオフになっており、スイッチングトランジスタＴｒ５のみオン状態である。この時、タイミングチャートに示す様に、入力ノードＡの電位と出力ノードＢの電位との間には入力電位Ｖｉｎにほぼ等しい電位差がある為、ドライブトランジスタＴｒ２はオン状態にあり、駆動電流（ドレイン電流）Ｉｄｓを発光素子ＥＬに供給している。
【００３６】
当該フィールドに入るとタイミングＴ１で走査線Ｙがローレベルに切り替わる。これによりスイッチングトランジスタＴｒ５がオフする。タイミングＴ１ではスイッチングトランジスタＴｒ３及びＴｒ４もオフになっている。従って保持容量Ｃ１の端子ノードＤはハイインピーダンスとなるが、引続き入力ノードＡの電位は維持される為、発光を続ける。タイミングＴ１における動作は、当該フィールドにおける入力信号のサンプリングの為の準備に相当する。
【００３７】
続いてタイミングＴ２になると実際に入力信号Ｖｓｉｇのサンプリング（信号書込）が行なわれる。すなわち選択パルスｗｓが走査線ＷＳに印加され、選択パルスｘが走査線Ｘに印加される。この結果、走査線ＷＳ及び走査線Ｘは共にハイレベルに切り替わる。これによりサンプリングトランジスタＴｒ１がオンするとともにスイッチングトランジスタＴｒ３もオンする。又スイッチングトランジスタＴｒ４及びＴｒ６もオンする。この結果、保持容量Ｃ１の端子ノードＤは接地電位Ｖｓｓにプルダウンされるとともに、出力ノードＢも接地レベルＶｓｓまで急激に低下する。同時にオン状態に切り替わったサンプリングトランジスタＴｒ１を介して信号線ＤＬから入力信号Ｖｓｉｇが保持容量Ｃ１に新たにサンプリングされる。この結果、保持容量Ｃ１に信号電位Ｖｉｎが書き込まれる。換言すると、接地電位Ｖｓｓにある出力ノードＢを基準にして入力ノードＡの電位がＶｉｎになる。
【００３８】
入力信号の書込に割り当てられた１水平期間（１Ｈ）が経過すると、タイミングＴ３で選択パルスｗｓが解除され、走査線ＷＳはローレベルに戻る。これによりサンプリングトランジスタＴｒ１がオフするとともに、スイッチングトランジスタＴｒ３もオフする為、保持容量Ｃ１の端子ノードＤは接地電位Ｖｓｓから切り離される。その代わりスイッチングトランジスタＴｒ４は引続きオンされているので、保持容量Ｃ１の端子ノードＤは出力ノードＢに直接接続される。これによりドライブトランジスタＴｒ２のゲート／ソース間（入力ノードＡと出力ノードＢの間）には信号電位Ｖｉｎが印加されるので、これに応じたドレイン電流Ｉｄｓが発光素子ＥＬに流れ込む。これにより発光素子ＥＬは仮発光する。
【００３９】
タイミングＴ３でドレイン電流Ｉｄｓが発光素子ＥＬに流れると、電圧降下ΔＶｅｌが生じ、その分出力ノードＢの電位が上昇する。この時ブートストラップ動作により入力ノードＡの電位も出力ノードＢの電位に連動してΔＶｅｌ分だけ上昇する。
【００４０】
ドレイン電流Ｉｄｓは発光素子ＥＬに流れると同時に、検出容量Ｃ２にも流れ込み、その一方の端子は電位ΔＶｅｌとなる。この検出容量Ｃ２の他方の端子は中間ノードＣを介してオン状態にあるスイッチングトランジスタＴｒ６により信号線ＤＬに接続している。従って、検出容量Ｃ２の他方の端子の電位はほぼＶｉｎになる。従って検出容量Ｃ２には両者の差分ΔＶμ＝Ｖｉｎ−ΔＶｅｌが保持される。図９のタイミングチャートでは、この差分ΔＶμは中間ノードＣと出力ノードＢとの間の電位差として現われる。ドライブトランジスタＴｒ２の特性が経時的に劣化し、その移動度μが小さくなると、ドレイン電流Ｉｄｓもこれに応じて小さくなる。この結果発光素子ＥＬに生じる電圧降下ΔＶｅｌが小さくなる。従って、差分ΔＶμはＶｉｎを基準とした場合ΔＶｅｌが小さくなる分、差分ΔＶμの値は大きくなる。すなわち、ドライブトランジスタの経時劣化によりドレイン電流Ｉｄｓが小さくなると、差分ΔＶμは逆に大きくなる。この差分ΔＶμを入力ノードＡ側にフィードバックすることで、ドレイン電流Ｉｄｓの低下をキャンセルし、初期と同じ様に一定に保つことが可能になる。
【００４１】
ドレイン電流Ｉｄｓの低下分の検出が終わってタイミングＴ４に至ると、走査線Ｘがハイレベルからローレベルに切り替わる。これによりスイッチングトランジスタＴｒ４とＴｒ６がオフする。すなわち保持容量Ｃ１の端子ノードＤは出力ノードＢから切り離される。又検出容量Ｃ２の端子に連なる中間ノードＣも信号線ＤＬから切り離される。これにより、本発光動作の準備が完了する。
【００４２】
この後タイミングＴ５になると走査線Ｙがローレベルからハイレベルに立ち上がる。これによりスイッチングトランジスタＴｒ５がオンし、端子ノードＤと中間ノードＣが直接接続される。従って入力ノードＡと出力ノードＢとの間で保持容量Ｃ１と検出容量Ｃ２が直列に接続されることになる。入力ノードＡと出力ノードＢとの間にはＣ１に保持されたＶｉｎに加えＣ２に保持されたΔＶμが印加される。ドライブトランジスタＴｒ２はＶｉｎ＋ΔＶμに応じたドレイン電流Ｉｄｓを発光素子ＥＬに供給し、本発光を開始する。発光素子ＥＬに生じる電圧降下により出力ノードＢは上昇する。これと連動して入力ノードＡの電位も上昇する。このブートストラップ動作により、入力ノードＡと出力ノードＢとの間の電位差はＶｉｎ＋ΔＶμの値に保持される。前述した様に、ドライブトランジスタＴｒ２の劣化によりドレイン電流Ｉｄｓが低下すると、これを補う様にΔＶμが大きくなる。このフィードバック動作により、ドレイン電流Ｉｄｓの変動は抑制され、ドライブトランジスタＴｒ２の移動度μの変化に関わらず初期と同じレベルのドレイン電流Ｉｄｓを流すことができる。
【００４３】
この後タイミングＴ６に至ると走査線Ｙがローレベルに立ち下がり、本発光を終了する。以上により当該フィールドの一連の動作が完了するとともに、次のフィールドが始まる。
【図面の簡単な説明】
【００４４】
【図１】アクティブマトリクス表示装置及び画素回路の一般的な構成を示すブロック図である。
【図２】画素回路の参考例を示す回路図である。
【図３】図２に示した画素回路の動作説明に供するタイミングチャートである。
【図４】有機ＥＬ素子のＩ−Ｖ特性の経時変化を示すグラフである。
【図５】ドライブトランジスタと有機ＥＬ素子の動作点の経時変化を示すグラフである。
【図６】画素回路の他の参考例を示す回路図である。
【図７】図６に示した画素回路の動作説明に供するタイミングチャートである。
【図８】本発明に係る画素回路の実施形態を示す回路図である。
【図９】図８に示した実施形態の動作説明に供するタイミングチャートである。
【符号の説明】
【００４５】
１・・・画素アレイ、２・・・水平セレクタ、３・・・ドライブスキャナ、４・・・ライトスキャナ、５・・・画素回路、７・・・補償回路
【技術分野】
【０００１】
本発明は、画素毎に配した負荷素子を電流駆動する画素回路に関する。又この画素回路がマトリクス状に配列された表示装置であって、特に各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって、有機ＥＬ発光素子などの負荷素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。
【背景技術】
【０００２】
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ，ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の画素回路は、行状の走査線と列状の信号線とが交差する部分に各々配されている。各画素回路は、少くとも薄膜型のサンプリングトランジスタと保持容量と薄膜型のドライブトランジスタと発光素子などの負荷素子とを含んでいる。サンプリングトランジスタは、そのゲートが走査線によって選択された時ソース／ドレイン間が導通して信号線から映像信号をサンプリングする。サンプリングされた信号は保持容量に書き込まれ保持される。ドライブトランジスタは、そのゲートが保持容量に接続され、ソース／ドレインの片方が発光素子などの負荷素子に接続している。ドライブトランジスタのゲートは、保持容量に保持された信号電位によってソース基準のゲート電圧を受ける。ドライブトランジスタはこのゲート電圧に応じてソース／ドレイン間に電流を流し、発光素子に通電する。一般に発光素子の輝度は通電量に比例している。更にドライブトランジスタの通電量はゲート電圧即ち保持容量に書き込まれた信号電位によって制御される。従って、発光素子は映像信号に応じた輝度で発光することになる。
【０００５】
ドライブトランジスタの動作特性は以下の式で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２
このトランジスタ特性式において、Ｉｄｓはドレイン電流を表わしている。Ｖｇｓはソースを基準としてゲートに印加される電圧を表わしている。Ｖｔｈはトランジスタの閾電圧である。その他μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わし、Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。上記のトランジスタ特性式から明らかな様に、ゲート電圧Ｖｇｓが一定であれば、常に同じ量のドレイン電流Ｉｄｓが発光素子に流れるはずである。しかしながら、ドライブトランジスタは経時的に特性が変化し、ゲート電圧Ｖｇｓが一定であってもドレイン電流Ｉｄｓが徐々に低下していく傾向にある。この為、時間の経過とともに輝度劣化が生じるとい問題がある。ドレイン電流の低下傾向は画素毎に異なる為、画面のユニフォーミティが損なわれるという問題がある。
【０００６】
ドライブトランジスタやサンプリングトランジスタを構成する薄膜トランジスタは現在ポリシリコントランジスタとアモルファスシリコントランジスタが普及している。コストの面からはポリシリコントランジスタよりもアモルファスシリコントランジスタの方が有利である。但し、アモルファスシリコントランジスタで画素回路を構成する場合、移動度などの制限から全てＮチャネル型のトランジスタが使われる。しかしながら、アモルファスシリコントランジスタの移動度μは経時的に低下していく傾向にある。前述したトランジスタ特性式から明らかな様に、移動度μが低下すると、ゲート電圧Ｖｇｓが一定であってもドレイン電流Ｉｄｓが低下し、輝度劣化をもたらす。アモルファスシリコン型のトランジスタで構成した画素回路はコスト的に有利であるが、移動度の経時的な変化に伴い輝度劣化が生じ、画面のユニフォーミティを損なうという課題がある。
【課題を解決するための手段】
【０００７】
上述した従来の技術の課題に鑑み、本発明はドライブトランジスタのドレイン電流の経時変化を補償可能な画素回路及び表示装置とこれらの駆動方法を提供することを目的とする。係る目的を達成する為に以下の手段を講じた。即ち本発明は、走査線と信号線とが交差する部分に配されており、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続しており、前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給する画素回路において、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うための補償回路を備えており、前記補償回路は、該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックすることを特徴とする。
【０００８】
好ましくは、前記補償回路は、該駆動電流によって該電気光学素子に生じる電圧降下を該出力ノード側から検出し、該入力信号のレベルと該検出された電圧降下のレベルとを比較して差分を求め、該差分に応じた電位を該保持容量に保持された該信号電位に加える。具体的には、前記補償回路は、該出力ノードと所定の中間ノードとの間に接続された検出容量と、該中間ノードと該信号線との間に挿入されたスイッチングトランジスタと、該保持容量の一端につながる端子ノードと所定の接地電位との間に挿入されたスイッチングトランジスタと、該端子ノードと該出力ノードとの間に挿入されたスイッチングトランジスタと、該端子ノードと該中間ノードとの間に挿入されたスイッチングトランジスタとで構成されている。
【０００９】
又本発明は、行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなる表示装置を包含する。各画素回路は、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続しており、前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給し、以って表示を行う。特徴事項として、前記画素回路は、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うための補償回路を備えている。前記補償回路は、該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックする。
【００１０】
好ましくは、前記補償回路は、該駆動電流によって該電気光学素子に生じる電圧降下を該出力ノード側から検出し、該入力信号のレベルと該検出された電圧降下のレベルとを比較して差分を求め、該差分に応じた電位を該保持容量に保持された該信号電位に加える。具体的には、前記補償回路は、該出力ノードと所定の中間ノードとの間に接続された検出容量と、該中間ノードと該信号線との間に挿入されたスイッチングトランジスタと、該保持容量の一端につながる端子ノードと所定の接地電位との間に挿入されたスイッチングトランジスタと、該端子ノードと該出力ノードとの間に挿入されたスイッチングトランジスタと、該端子ノードと該中間ノードとの間に挿入されたスイッチングトランジスタとで構成されている。
【００１１】
又本発明は、走査線と信号線とが交差する部分に配されており、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続している画素回路の駆動方法であって、前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給し、該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックして、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うことを特徴とする。
【００１２】
又本発明は、行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、前記画素回路は、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続している表示装置の駆動方法において、前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給し以って表示を行なう際、該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックして、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、画素回路は補償回路を組み込んであり、ドライブトランジスタの経時的変化に伴う駆動電流の低下を補っている。この補償回路は出力ノード側から駆動電流の低下を検出し、その結果を入力ノード側にフィードバックすることで、駆動電流の低下を回路的にキャンセルしている。従って、ドライブトランジスタの移動度が低下して駆動能力が下がっても、これを補う様に入力ノード側にフィードバックがかかる為、結果的に駆動電流は長期間初期と同様に一定のレベルを保持できる。これによりドライブトランジスタ起因の輝度劣化を防止でき、画面のユニフォーミティを長期間に亘り維持することが可能である。
【発明を実施するための最良の形態】
【００１４】
以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の背景を明らかにする為、図１を参照してアクティブマトリクス表示装置及びこれに含まれる画素回路の一般的な構成を参考例として説明する。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ１と周辺の回路群とで構成されている。周辺の回路群は水平セレクタ２、ドライブスキャナ３、ライトスキャナ４などを含んでいる。
【００１５】
画素アレイ１は行状の走査線ＷＳと列状の信号線ＤＬと両者の交差する部分にマトリクス状に配列した画素回路５とで構成されている。信号線ＤＬは水平セレクタ２によって駆動される。走査線ＷＳはライトスキャナ４によって走査される。尚、走査線ＷＳと平行に別の走査線ＤＳも配線されており、これはドライブスキャナ３によって走査される。各画素回路５は、走査線ＷＳによって選択された時信号線ＤＬから信号をサンプリングする。更に走査線ＤＳによって選択された時、該サンプリングされた信号に応じて負荷素子を駆動する。この負荷素子は各画素回路５に形成された電流駆動型の発光素子などである。
【００１６】
図２は、図１に示した画素回路５の基本的な構成を示す参考図である。本画素回路５は、サンプリング用薄膜トランジスタ（サンプリングトランジスタＴｒ１）、ドライブ用薄膜トランジスタ（ドライブトランジスタＴｒ２）、スイッチング用薄膜トランジスタ（スイッチングトランジスタＴｒ３）、保持容量Ｃ１、負荷素子（有機ＥＬ発光素子）などで構成されている。
【００１７】
サンプリングトランジスタＴｒ１は走査線ＷＳによって選択された時導通し、信号線ＤＬから映像信号をサンプリングして保持容量Ｃ１に保持する。ドライブトランジスタＴｒ２は保持容量Ｃ１に保持された信号電位に応じて発光素子ＥＬに対する通電量を制御する。スイッチングトランジスタＴｒ３は走査線ＤＳによって制御され、発光素子ＥＬに対する通電をオン／オフする。すなわち、ドライブトランジスタＴｒ２は通電量に応じて発光素子ＥＬの発光輝度（明るさ）を制御する一方、スイッチングトランジスタＴｒ３は発光素子ＥＬの発光時間を制御している。これらの制御により、各画素回路５に含まれる発光素子ＥＬは映像信号に応じた輝度を呈し、画素アレイ１に所望の表示が映し出される。
【００１８】
図３は、図２に示した画素アレイ１及び画素回路５の動作説明に供するタイミングチャートである。１フィールド期間（１ｆ）の先頭で、１水平期間（１Ｈ）の間１行目の画素回路５に走査線ＷＳを介して選択パルスｗｓ［１］が印加され、サンプリングトランジスタＴｒ１が導通する。これにより信号線ＤＬから映像信号がサンプリングされ、保持容量Ｃ１に書き込まれる。保持容量Ｃ１の一端はドライブトランジスタＴｒ２のゲートに接続している。従って、映像信号が保持容量Ｃ１に書き込まれると、ドライブトランジスタＴｒ２のゲート電位が、書き込まれた信号電位に応じて上昇する。この時、他の走査線ＤＳを介してスイッチングトランジスタＴｒ３に選択パルスｄｓ［１］が印加される。この間発光素子ＥＬは発光を続ける。１フィールド期間１ｆの後半はｄｓ［１］がローレベルになるので発光素子ＥＬは非発光状態となる。パルスｄｓ［１］のデューティを調整することで、発光期間と非発光期間の割合を調整でき、所望の画面輝度が得られる。次の水平期間に移行すると、２行目の画素回路に対し、各走査線ＷＳ，ＤＳからそれぞれ走査用の信号パルスｗｓ［２］，ｄｓ［２］が印加される。
【００１９】
図４は、発光素子として画素回路５に組み込まれる有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示すグラフである。グラフにおいて、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に、有機ＥＬ素子のＩ−Ｖ特性は、グラフに示す様に時間が経過すると劣化してしまう。図２に示した参考例の画素回路はドライブトランジスタがソースフォロワ構成となっており、ＥＬ素子のＩ−Ｖ特性の経時変化に対処できず、発光輝度の劣化が生じるという問題がある。
【００２０】
図５の（Ａ）は、初期状態におけるドライブトランジスタＴｒ２と発光素子ＥＬの動作点を示すグラフである。図において、縦軸はドライブトランジスタＴｒ２のドレイン・ソース間電圧Ｖｄｓを示し、縦軸はドレイン・ソース間電流Ｉｄｓを示している。図示する様に、ソース電位はドライブトランジスタＴｒ２と発光素子ＥＬとの動作点で決まり、その電圧値はゲート電圧によって異なる値を持つ。ドライブトランジスタＴｒ２は飽和領域で動作するので、動作点のソース電圧に対応したＶｇｓに関し、前述のトランジスタ特性式で規定された電流値の駆動電流Ｉｄｓを流す。
【００２１】
しかしながら発光素子ＥＬのＩ−Ｖ特性は図４に示した様に経時劣化する。図５の（Ｂ）に示す様に、この経時劣化により動作点が変化してしまい、同じゲート電圧を印加してもトランジスタのソース電圧は変化してしまう。これによりドライブトランジスタＴｒ２のゲート・ソース間電圧Ｖｇｓは変化してしまい、流れる電流値が変動する。同時に発光素子ＥＬに流れる電流値も変化する。この様に発光素子ＥＬのＩ−Ｖ特性が変化すると、図２に示した参考例のソースフォロワ構成の画素回路では、発光素子ＥＬの輝度が経時的に変化してしまうという問題がある。
【００２２】
図６は画素回路の他の参考例を表わしており、図２に示した先の参考例の問題点に対処したものである。理解を容易にする為、図２の参考例と対応する部分には対応する参照符号を付けてある。改良点は、スイッチングトランジスタＴｒ３の結線を代えたことであり、これによりブートストラップ機能を実現している。具体的には、スイッチングトランジスタＴｒ３のソースは接地され、ドレインはドライブトランジスタＴｒ２のソース（Ｓ）と保持容量Ｃ１の一方の電極とに接続され、ゲートには走査線ＤＳが接続している。尚保持容量Ｃ１の他方の電極はドライブトランジスタＴｒ２のゲート（Ｇ）に接続されている。
【００２３】
図７は、図６に示した画素回路５の動作説明に供するタイミングチャートである。フィールド期間１ｆのうち最初の水平期間１Ｈで、ライトスキャナ４から走査線ＷＳを介して１行目の画素回路５に選択パルスｗｓ［１］が送られる。尚［ ］の中の数字は、マトリクス配置された画素回路の行番号に対応している。選択パルスが印加されるとサンプリングトランジスタＴｒ１が導通し、信号線ＤＬから入力信号Ｖｉｎがサンプリングされ、保持容量Ｃ１に書き込まれる。この時スイッチングトランジスタＴｒ３にはドライブスキャナ３から走査線ＤＳを介して選択パルスｄｓ［１］が印加されており、オン状態となっている。従って保持容量Ｃ１の片方の電極並びにドライブトランジスタＴｒ２のソース（Ｓ）はＧＮＤレベルとなっている。このＧＮＤレベルを基準として保持容量Ｃ１に入力信号Ｖｉｎが書き込まれる為、ドライブトランジスタＴｒ２のゲート電位（Ｇ）はＶｉｎになる。
【００２４】
この後サンプリングトランジスタＴｒ１に対する選択パルスｗｓ［１］が解除され、続いてスイッチングトランジスタＴｒ３に対する選択パルスｄｓ［１］も解除される。これによりサンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ３はオフする。従ってドライブトランジスタＴｒ２のソース（Ｓ）はＧＮＤから切り離され、発光素子ＥＬのアノードに対する接続ノードとなる。
【００２５】
ドライブトランジスタＴｒ２は保持容量Ｃ１に保持された入力信号Ｖｉｎをゲートに受け、その値に応じてドレイン電流をＶｃｃ側からＧＮＤ側に向かって流す。この通電により発光素子ＥＬは発光を行なう。その際、発光素子ＥＬに対する通電により電圧降下が生じるが、その分だけソース電位（Ｓ）がＧＮＤ側からＶｃｃ側に向かって上昇する。図７のタイミングチャートではこの上昇分をΔVで表わしている。保持容量Ｃ１の一端はＴｒ２のソース（Ｓ）に接続され、他端はハイインピーダンスのゲート（Ｇ）に接続されている。従ってソース電位（Ｓ）がΔＶだけ上昇するとその分だけゲート電位（Ｇ）も持ち上がり、正味の入力信号Ｖｉｎはそのまま維持される。従って、発光素子ＥＬの電流−電圧特性に応じてソース電位（Ｓ）がΔＶだけ変動しても、常にゲート電圧Ｖｇｓ＝Ｖｉｎが成立し、ドレイン電流は一定に保たれる。すなわちドライブトランジスタＴｒ２はソースフォロワ構成であるにも関わらず、上述したブートストラップ機能により、発光素子ＥＬに対し定電流源として機能する。
【００２６】
この後選択パルスｄｓ［１］がハイレベルに復帰するとスイッチングトランジスタＴｒ３が導通し、発光素子ＥＬに供給されるべき電流はバイパスされるので非発光状態になる。この様にしてフィールド期間１ｆが終了すると、次のフィールド期間に入り、再びサンプリングトランジスタＴｒ１に選択パルスｗｓ［１］が印加され入力映像信号Ｖｉｎ＊のサンプリングが行なわれる。先のフィールド期間と今回のフィールド期間ではサンプリングされる映像信号のレベルが異なる場合があるので、これを区別する為入力映像信号Ｖｉｎに＊印を付してある。尚、この様な映像信号の書き込み及び発光動作は線順次（行単位）で行なわれる。この為画素の各行に対し選択パルスｗｓ［１］、ｗｓ［２］・・・が順次印加されることになる。同様に選択パルスｄｓ［１］、ｄｓ［２］・・・も順次印加されることになる。
【００２７】
以上の様に図６の画素回路は、ドライブトランジスタＴｒ２がＮチャネル型であっても発光素子ＥＬを定電流駆動でき、発光素子ＥＬのＩ−Ｖ特性の経時変化による輝度劣化を防ぐことができた。しかしながら、エージングによる経時変化は発光素子ＥＬだけではなくアモルファスシリコンの薄膜を素子領域とする薄膜トランジスタも、動作特性が経時変化する。特に、Ｎチャネル型の薄膜トランジスタの場合、移動度μが経時的に低下する傾向にある。これによりドライブトランジスタＴｒ２の駆動能力が低下する為、ゲートに印加される入力信号のレベルが一定であっても、発光素子に供給するドレイン電流が少なくなり、輝度劣化を起こす恐れがある。そこで本発明は、図６に示した画素回路を改良して、駆動電流の補償機能を組み込んだ。以下、本発明に係る画素回路の実施形態を詳細に説明する。尚、この画素回路は図１に示した表示装置の画素回路として組み込むことができる。
【００２８】
図８は本発明に係る画素回路の実施形態を示す模式的な回路図である。理解を容易にする為図６に示した参考例に係る画素回路と対応する部分については可能な限り対応する参照符号を用いている。図示する様に、本画素回路５は、走査線と信号線とが交差する部分に配されている。信号線ＤＬは１本であるが、走査線はＷＳ，Ｘ，Ｙの３本を束ねて平行に配列してある。画素回路５は、基本的な構成要素として電気光学素子ＥＬとドライブトランジスタＴｒ２とサンプリングトランジスタＴｒ１と保持容量Ｃ１とを備えている。ドライブトランジスタＴｒ２はＮチャネル型の薄膜トランジスタからなり、そのゲート（Ｇ）が入力ノードＡにつながり、そのソース（Ｓ）が出力ノードＢにつながり、そのドレインが所定の電源電位Ｖｃｃに接続している。尚ドライブトランジスタＴｒ２のゲート電圧をＶｇｓで表わし、ドレイン電流をＩｄｓで表わしてある。電気光学素子ＥＬは有機ＥＬ素子などの２端子型発光素子からなり、その一端アノードが出力ノードＢに接続し、他端カソードが所定のカソード電位Ｖｃａｔｈに接続している。サンプリングトランジスタＴｒ１は入力ノードＡと信号線ＤＬとの間に接続している。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続している。保持容量Ｃ１は、入力ノードＡに接続している。
【００２９】
係る構成において、サンプリングトランジスタＴｒ１は走査線ＷＳによって選択された時動作し、信号線ＤＬから入力信号Ｖｓｉｇをサンプリングして保持容量Ｃ１に保持する。ドライブトランジスタＴｒ２は保持容量Ｃ１に保持された信号電位Ｖｉｎに応じて電気光学素子ＥＬに駆動電流（ドレイン電流Ｉｄｓ）を供給する。
【００３０】
本発明の特徴事項として、画素回路５はドライブトランジスタＴｒ２の経時的変化に伴う駆動電流（ドレイン電流Ｉｄｓ）の低下を補う為の補償回路７を備えている。この補償回路７は、出力ノードＢ側から駆動電流（ドレイン電流Ｉｄｓ）の低下を検出し、その結果を入力ノードＡ側にフィードバックしている。これにより、経時的にドレイン電流Ｉｄｓが低下してもこれを打ち消す様にフィードバックがかかる為、ドライブトランジスタＴｒ２の経時的な駆動能力の低下にも関わらず、初期と同じレベルのドレイン電流Ｉｄｓを長期間経過後でも保証することができる。
【００３１】
フィードバックの具体的な構成であるが、本補償回路７は、ドレイン電流Ｉｄｓによって電気光学素子ＥＬに生じる電圧降下を出力ノードＢ側から検出し、入力信号Ｖｓｉｇのレベルとこの検出された電圧降下のレベルとを比較して差分を求め、差分に応じた電位を保持容量Ｃ１に保持された信号電位Ｖｉｎに加えている。補足すると、発光素子ＥＬに駆動電流が流れると電圧降下が生じる。この電圧降下は駆動電流の大きさに比例している。従って、駆動電流の変化は電圧降下をモニタすることにより検出可能である。この検出された電圧降下は、入力信号Ｖｓｉｇを参照レベルにして比較評価される。この比較評価された結果を入力ノードＡ側にフィードバックすることでドレイン電流Ｉｄｓの低下をキャンセルする。
【００３２】
具体的な構成であるが、補償回路７は、図６に示した参考例の画素回路に対して追加された４個のＮチャネル型の薄膜トランジスタと１個の容量素子とで構成されている。すなわち補償回路７は、出力ノードＢと所定の中間ノードＣとの間に接続された検出容量Ｃ２と、中間ノードＣと信号線ＤＬとの間に挿入されたスイッチングトランジスタＴｒ６と、保持容量Ｃ１の一端につながる端子ノードＤと所定の接地電位Ｖｓｓとの間に挿入されたスイッチングトランジスタＴｒ３と、端子ノードＤと出力ノードＢとの間に挿入されたスイッチングトランジスタＴｒ４と、端子ノードＤと中間ノードＣとの間に挿入されたスイッチングトランジスタＴｒ５とで構成されている。このうち、スイッチングトランジスタＴｒ４，Ｔｒ５，Ｔｒ６は、図６に示した参考例に係る画素回路と比較して増えたトランジスタ素子である。
【００３３】
スイッチングトランジスタＴｒ３のゲートは走査線ＷＳに接続している。スイッチングトランジスタＴｒ４のゲートは走査線Ｘに接続している。スイッチングトランジスタＴｒ５のゲートは走査線Ｙに接続している。スイッチングトランジスタＴｒ６のゲートは走査線Ｘに接続している。これから明らかな様に、サンプリングトランジスタＴｒ１とスイッチングトランジスタＴｒ３は共通の走査線ＷＳを介して同一タイミングでオンオフ制御される。又スイッチングトランジスタＴｒ４とＴｒ６も共通の走査線Ｘを介して同一のタイミングでオンオフ制御される。残りのスイッチングトランジスタＴｒ５は走査線Ｙを介して他のスイッチングトランジスタとは別のタイミングでオンオフ制御される。
【００３４】
図９のタイミングチャートを参照して、図８に示した画素回路の動作を詳細に説明する。図示のタイミングチャートは、タイミングＴ１で１フィールド（１ｆ）がスタートし、タイミングＴ６で１フィールドが終わる様に表わしてある。時間軸Ｔに沿って、走査線ＷＳに印加されるパルスｗｓ、走査線Ｘに印加されるパルスｘ、走査線Ｙに印加されるパルスｙの波形を表わしてある。又同じ時間軸Ｔに沿って、入力ノードＡ，中間ノードＣ及び出力ノードＢの電位変化を表わしてある。入力ノードＡの電位変化と出力ノードＢの電位変化は実線で表わし、これと区別する為中間ノードＣの電位変化は点線で表わしてある。
【００３５】
当該フィールドに入る前のタイミングＴ０で、走査線ＷＳ及びＸはローレベルに保持されている一方、走査線Ｙはハイレベルにある。従って、サンプリングトランジスタＴｒ１、スイッチングトランジスタＴｒ３，Ｔｒ４及びＴｒ６はオフになっており、スイッチングトランジスタＴｒ５のみオン状態である。この時、タイミングチャートに示す様に、入力ノードＡの電位と出力ノードＢの電位との間には入力電位Ｖｉｎにほぼ等しい電位差がある為、ドライブトランジスタＴｒ２はオン状態にあり、駆動電流（ドレイン電流）Ｉｄｓを発光素子ＥＬに供給している。
【００３６】
当該フィールドに入るとタイミングＴ１で走査線Ｙがローレベルに切り替わる。これによりスイッチングトランジスタＴｒ５がオフする。タイミングＴ１ではスイッチングトランジスタＴｒ３及びＴｒ４もオフになっている。従って保持容量Ｃ１の端子ノードＤはハイインピーダンスとなるが、引続き入力ノードＡの電位は維持される為、発光を続ける。タイミングＴ１における動作は、当該フィールドにおける入力信号のサンプリングの為の準備に相当する。
【００３７】
続いてタイミングＴ２になると実際に入力信号Ｖｓｉｇのサンプリング（信号書込）が行なわれる。すなわち選択パルスｗｓが走査線ＷＳに印加され、選択パルスｘが走査線Ｘに印加される。この結果、走査線ＷＳ及び走査線Ｘは共にハイレベルに切り替わる。これによりサンプリングトランジスタＴｒ１がオンするとともにスイッチングトランジスタＴｒ３もオンする。又スイッチングトランジスタＴｒ４及びＴｒ６もオンする。この結果、保持容量Ｃ１の端子ノードＤは接地電位Ｖｓｓにプルダウンされるとともに、出力ノードＢも接地レベルＶｓｓまで急激に低下する。同時にオン状態に切り替わったサンプリングトランジスタＴｒ１を介して信号線ＤＬから入力信号Ｖｓｉｇが保持容量Ｃ１に新たにサンプリングされる。この結果、保持容量Ｃ１に信号電位Ｖｉｎが書き込まれる。換言すると、接地電位Ｖｓｓにある出力ノードＢを基準にして入力ノードＡの電位がＶｉｎになる。
【００３８】
入力信号の書込に割り当てられた１水平期間（１Ｈ）が経過すると、タイミングＴ３で選択パルスｗｓが解除され、走査線ＷＳはローレベルに戻る。これによりサンプリングトランジスタＴｒ１がオフするとともに、スイッチングトランジスタＴｒ３もオフする為、保持容量Ｃ１の端子ノードＤは接地電位Ｖｓｓから切り離される。その代わりスイッチングトランジスタＴｒ４は引続きオンされているので、保持容量Ｃ１の端子ノードＤは出力ノードＢに直接接続される。これによりドライブトランジスタＴｒ２のゲート／ソース間（入力ノードＡと出力ノードＢの間）には信号電位Ｖｉｎが印加されるので、これに応じたドレイン電流Ｉｄｓが発光素子ＥＬに流れ込む。これにより発光素子ＥＬは仮発光する。
【００３９】
タイミングＴ３でドレイン電流Ｉｄｓが発光素子ＥＬに流れると、電圧降下ΔＶｅｌが生じ、その分出力ノードＢの電位が上昇する。この時ブートストラップ動作により入力ノードＡの電位も出力ノードＢの電位に連動してΔＶｅｌ分だけ上昇する。
【００４０】
ドレイン電流Ｉｄｓは発光素子ＥＬに流れると同時に、検出容量Ｃ２にも流れ込み、その一方の端子は電位ΔＶｅｌとなる。この検出容量Ｃ２の他方の端子は中間ノードＣを介してオン状態にあるスイッチングトランジスタＴｒ６により信号線ＤＬに接続している。従って、検出容量Ｃ２の他方の端子の電位はほぼＶｉｎになる。従って検出容量Ｃ２には両者の差分ΔＶμ＝Ｖｉｎ−ΔＶｅｌが保持される。図９のタイミングチャートでは、この差分ΔＶμは中間ノードＣと出力ノードＢとの間の電位差として現われる。ドライブトランジスタＴｒ２の特性が経時的に劣化し、その移動度μが小さくなると、ドレイン電流Ｉｄｓもこれに応じて小さくなる。この結果発光素子ＥＬに生じる電圧降下ΔＶｅｌが小さくなる。従って、差分ΔＶμはＶｉｎを基準とした場合ΔＶｅｌが小さくなる分、差分ΔＶμの値は大きくなる。すなわち、ドライブトランジスタの経時劣化によりドレイン電流Ｉｄｓが小さくなると、差分ΔＶμは逆に大きくなる。この差分ΔＶμを入力ノードＡ側にフィードバックすることで、ドレイン電流Ｉｄｓの低下をキャンセルし、初期と同じ様に一定に保つことが可能になる。
【００４１】
ドレイン電流Ｉｄｓの低下分の検出が終わってタイミングＴ４に至ると、走査線Ｘがハイレベルからローレベルに切り替わる。これによりスイッチングトランジスタＴｒ４とＴｒ６がオフする。すなわち保持容量Ｃ１の端子ノードＤは出力ノードＢから切り離される。又検出容量Ｃ２の端子に連なる中間ノードＣも信号線ＤＬから切り離される。これにより、本発光動作の準備が完了する。
【００４２】
この後タイミングＴ５になると走査線Ｙがローレベルからハイレベルに立ち上がる。これによりスイッチングトランジスタＴｒ５がオンし、端子ノードＤと中間ノードＣが直接接続される。従って入力ノードＡと出力ノードＢとの間で保持容量Ｃ１と検出容量Ｃ２が直列に接続されることになる。入力ノードＡと出力ノードＢとの間にはＣ１に保持されたＶｉｎに加えＣ２に保持されたΔＶμが印加される。ドライブトランジスタＴｒ２はＶｉｎ＋ΔＶμに応じたドレイン電流Ｉｄｓを発光素子ＥＬに供給し、本発光を開始する。発光素子ＥＬに生じる電圧降下により出力ノードＢは上昇する。これと連動して入力ノードＡの電位も上昇する。このブートストラップ動作により、入力ノードＡと出力ノードＢとの間の電位差はＶｉｎ＋ΔＶμの値に保持される。前述した様に、ドライブトランジスタＴｒ２の劣化によりドレイン電流Ｉｄｓが低下すると、これを補う様にΔＶμが大きくなる。このフィードバック動作により、ドレイン電流Ｉｄｓの変動は抑制され、ドライブトランジスタＴｒ２の移動度μの変化に関わらず初期と同じレベルのドレイン電流Ｉｄｓを流すことができる。
【００４３】
この後タイミングＴ６に至ると走査線Ｙがローレベルに立ち下がり、本発光を終了する。以上により当該フィールドの一連の動作が完了するとともに、次のフィールドが始まる。
【図面の簡単な説明】
【００４４】
【図１】アクティブマトリクス表示装置及び画素回路の一般的な構成を示すブロック図である。
【図２】画素回路の参考例を示す回路図である。
【図３】図２に示した画素回路の動作説明に供するタイミングチャートである。
【図４】有機ＥＬ素子のＩ−Ｖ特性の経時変化を示すグラフである。
【図５】ドライブトランジスタと有機ＥＬ素子の動作点の経時変化を示すグラフである。
【図６】画素回路の他の参考例を示す回路図である。
【図７】図６に示した画素回路の動作説明に供するタイミングチャートである。
【図８】本発明に係る画素回路の実施形態を示す回路図である。
【図９】図８に示した実施形態の動作説明に供するタイミングチャートである。
【符号の説明】
【００４５】
１・・・画素アレイ、２・・・水平セレクタ、３・・・ドライブスキャナ、４・・・ライトスキャナ、５・・・画素回路、７・・・補償回路
【特許請求の範囲】
【請求項１】
走査線と信号線とが交差する部分に配されており、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、
該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、
該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、
該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、
該保持容量は、該入力ノードに接続しており、
前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、
前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給する画素回路において、
該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うための補償回路を備えており、
前記補償回路は、該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックすることを特徴とする画素回路。
【請求項２】
前記補償回路は、該駆動電流によって該電気光学素子に生じる電圧降下を該出力ノード側から検出し、該入力信号のレベルと該検出された電圧降下のレベルとを比較して差分を求め、該差分に応じた電位を該保持容量に保持された該信号電位に加えることを特徴とする請求項１記載の画素回路。
【請求項３】
前記補償回路は、該出力ノードと所定の中間ノードとの間に接続された検出容量と、該中間ノードと該信号線との間に挿入されたスイッチングトランジスタと、該保持容量の一端につながる端子ノードと所定の接地電位との間に挿入されたスイッチングトランジスタと、該端子ノードと該出力ノードとの間に挿入されたスイッチングトランジスタと、該端子ノードと該中間ノードとの間に挿入されたスイッチングトランジスタとで構成されていることを特徴とする請求項１記載の画素回路。
【請求項４】
行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、
前記画素回路は、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、
該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、
該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、
該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、
該保持容量は、該入力ノードに接続しており、
前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、
前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給し、以って表示を行う表示装置において、
前記画素回路は、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うための補償回路を備えており、
前記補償回路は、該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックすることを特徴とする表示装置。
【請求項５】
前記補償回路は、該駆動電流によって該電気光学素子に生じる電圧降下を該出力ノード側から検出し、該入力信号のレベルと該検出された電圧降下のレベルとを比較して差分を求め、該差分に応じた電位を該保持容量に保持された該信号電位に加えることを特徴とする請求項４記載の表示装置。
【請求項６】
前記補償回路は、該出力ノードと所定の中間ノードとの間に接続された検出容量と、該中間ノードと該信号線との間に挿入されたスイッチングトランジスタと、該保持容量の一端につながる端子ノードと所定の接地電位との間に挿入されたスイッチングトランジスタと、該端子ノードと該出力ノードとの間に挿入されたスイッチングトランジスタと、該端子ノードと該中間ノードとの間に挿入されたスイッチングトランジスタとで構成されていることを特徴とする請求項４記載の表示装置。
【請求項７】
走査線と信号線とが交差する部分に配されており、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続している画素回路の駆動方法であって、
前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、
前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給し、
該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックして、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うことを特徴とする画素回路の駆動方法。
【請求項８】
行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、前記画素回路は、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続している表示装置の駆動方法において、
前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、
前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給し以って表示を行なう際、
該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックして、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うことを特徴とする表示装置の駆動方法。
【請求項１】
走査線と信号線とが交差する部分に配されており、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、
該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、
該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、
該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、
該保持容量は、該入力ノードに接続しており、
前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、
前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給する画素回路において、
該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うための補償回路を備えており、
前記補償回路は、該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックすることを特徴とする画素回路。
【請求項２】
前記補償回路は、該駆動電流によって該電気光学素子に生じる電圧降下を該出力ノード側から検出し、該入力信号のレベルと該検出された電圧降下のレベルとを比較して差分を求め、該差分に応じた電位を該保持容量に保持された該信号電位に加えることを特徴とする請求項１記載の画素回路。
【請求項３】
前記補償回路は、該出力ノードと所定の中間ノードとの間に接続された検出容量と、該中間ノードと該信号線との間に挿入されたスイッチングトランジスタと、該保持容量の一端につながる端子ノードと所定の接地電位との間に挿入されたスイッチングトランジスタと、該端子ノードと該出力ノードとの間に挿入されたスイッチングトランジスタと、該端子ノードと該中間ノードとの間に挿入されたスイッチングトランジスタとで構成されていることを特徴とする請求項１記載の画素回路。
【請求項４】
行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、
前記画素回路は、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、
該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、
該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、
該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、
該保持容量は、該入力ノードに接続しており、
前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、
前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給し、以って表示を行う表示装置において、
前記画素回路は、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うための補償回路を備えており、
前記補償回路は、該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックすることを特徴とする表示装置。
【請求項５】
前記補償回路は、該駆動電流によって該電気光学素子に生じる電圧降下を該出力ノード側から検出し、該入力信号のレベルと該検出された電圧降下のレベルとを比較して差分を求め、該差分に応じた電位を該保持容量に保持された該信号電位に加えることを特徴とする請求項４記載の表示装置。
【請求項６】
前記補償回路は、該出力ノードと所定の中間ノードとの間に接続された検出容量と、該中間ノードと該信号線との間に挿入されたスイッチングトランジスタと、該保持容量の一端につながる端子ノードと所定の接地電位との間に挿入されたスイッチングトランジスタと、該端子ノードと該出力ノードとの間に挿入されたスイッチングトランジスタと、該端子ノードと該中間ノードとの間に挿入されたスイッチングトランジスタとで構成されていることを特徴とする請求項４記載の表示装置。
【請求項７】
走査線と信号線とが交差する部分に配されており、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続している画素回路の駆動方法であって、
前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、
前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給し、
該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックして、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うことを特徴とする画素回路の駆動方法。
【請求項８】
行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、前記画素回路は、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続している表示装置の駆動方法において、
前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、
前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給し以って表示を行なう際、
該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックして、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うことを特徴とする表示装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００６−１８１６７（Ｐ２００６−１８１６７Ａ）
【公開日】平成１８年１月１９日（２００６．１．１９）
【国際特許分類】
【出願番号】特願２００４−１９８０５６（Ｐ２００４−１９８０５６）
【出願日】平成１６年７月５日（２００４．７．５）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１８年１月１９日（２００６．１．１９）
【国際特許分類】
【出願日】平成１６年７月５日（２００４．７．５）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]