発光回路および発光表示装置
【課題】駆動トランジスタとして、ｎチャネルを用い、追加の回路を不要とする。
【解決手段】トランジスタＴ１、Ｔ２をオン、Ｔ４、Ｔ５をオフすることで、保持容量Ｃｓの一端にＰＶＤＤ、他端にデータ電圧Ｖｄａｔａを供給し、保持容量Ｃｓを｜ＰＶＤＤ−Ｖｄａｔａ｜の電圧を充電する。次にトランジスタＴ１、Ｔ２をオフ、Ｔ４、Ｔ５をオンすることで、保持容量Ｃｓの両端を駆動トランジスタＴ３のゲートとソースに接続し、駆動トランジスタＴ３のゲートソース間に｜ＰＶＤＤ−Ｖｄａｔａ｜を印加してデータ電圧に応じた駆動電流を得る。
【解決手段】トランジスタＴ１、Ｔ２をオン、Ｔ４、Ｔ５をオフすることで、保持容量Ｃｓの一端にＰＶＤＤ、他端にデータ電圧Ｖｄａｔａを供給し、保持容量Ｃｓを｜ＰＶＤＤ−Ｖｄａｔａ｜の電圧を充電する。次にトランジスタＴ１、Ｔ２をオフ、Ｔ４、Ｔ５をオンすることで、保持容量Ｃｓの両端を駆動トランジスタＴ３のゲートとソースに接続し、駆動トランジスタＴ３のゲートソース間に｜ＰＶＤＤ−Ｖｄａｔａ｜を印加してデータ電圧に応じた駆動電流を得る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ素子などの電流駆動型の発光素子を駆動する回路およびこれを用いた表示装置に関する。
【背景技術】
【０００２】
電流駆動型の発光素子である有機ＥＬ素子を用いた表示装置が知られており、特に各画素の有機ＥＬ素子を個別に駆動する駆動トランジスタを有するアクティブタイプのものが普及されつつある。
【０００３】
このようなアクティブタイプの表示装置において、各画素における画素回路としては、図３に示すようなものが一般的である。この回路では、水平ライン毎にゲートラインＧＬ、各列毎にデータラインＤＬおよび電源ラインＰＶＤＤが設けられ、これらによって画素が区画される。そして、各画素には、ｎチャネルの選択トランジスタＴｐ、保持容量Ｃｓ、ｐチャネルの駆動トランジスタＴｄ、有機ＥＬ素子ＥＬが設けられている。選択トランジスタＴｐは、ドレインが垂直方向の各画素にデータ電圧が供給するデータラインＤＬに接続され、ゲートが１つの水平ラインの画素を選択するゲートラインＧＬに接続され、当該画素のソースが駆動トランジスタＴｄのゲートに接続されている。
【０００４】
また、駆動トランジスタＴｄは、ｐチャネルであり、そのソースが電源ラインＰＶＤＤに接続され、ソースは有機ＥＬ素子ＥＬのアノードに接続されている。そして、有機ＥＬ素子ＥＬのカソードはカソード電源ＣＶに接続されている。また、駆動トランジスタＴｄのゲートと、電源ラインＰＶＤＤとは保持容量Ｃｓによって接続されている。
【０００５】
このような回路において、ゲートラインＧＬがＨレベルになると、選択トランジスタＴｐがオンになりデータラインＤＬのデータ電圧が駆動トランジスタＴｄのゲートに供給され、保持容量Ｃｓに電源ラインＰＶＤＤとデータ電圧の差の電圧が保持される。これによって、駆動トランジスタＴｄがそのゲート電圧に応じた駆動電流を流し、ゲートラインＧＬがＬレベルになっても、保持容量Ｃｓに保持された電圧に応じて、駆動トランジスタＴｄは有機ＥＬ素子ＥＬに駆動電流を供給し、データ電圧に応じた有機ＥＬ素子ＥＬの発光が行われる。
【０００６】
ここで、駆動トランジスタＴｄは、ｐチャネルタイプが利用されている。これは、ｐチャネルタイプの駆動トランジスタＴｄでは、そのソースが電源電圧ＰＶＤＤであり、データ電圧に応じたゲート電圧によって、駆動電流は決定されるが、駆動トランジスタＴｄをｎチャネルに変更した場合には、そのままでは駆動トランジスタのソース電位が決定できず、ソース電位を決定する手段が必要になるからである。
【０００７】
なお、駆動トランジスタにｎチャネルトランジスタを用いる回路は、特許文献１などに示されている。
【０００８】
【特許文献１】特開２００３−１７３１５４公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述のように、ｎチャネルの駆動トランジスタを使用した場合には、そのソース電位を決定するために追加の回路が必要となる。
【課題を解決するための手段】
【００１０】
本発明は、駆動電流によって発光する発光素子と、電源からの駆動電流をＥＬ素子に供給するｎチャネルの駆動トランジスタと、この駆動トランジスタのゲートと、電源との接続を制御する書き込み制御トランジスタと、駆動トランジスタのゲートに一端が接続される保持容量と、データ電圧を前記保持容量の他端に供給する選択トランジスタと、前記保持容量の他端と前記駆動トランジスタのソースとの接続をオンオフするソース制御トランジスタと、前記発光素子の駆動電流をオンオフする駆動制御トランジスタと、を有し、前記ソース制御トランジスタと、駆動制御トランジスタをオフした状態で、前記選択トランジスタおよび書き込み制御トランジスタをオンすることで、前記保持容量に電源電圧と、データ電圧の差の電圧を充電し、前記選択トランジスタおよび書き込み制御トランジスタをオフし、前記ソース制御トランジスタと、駆動制御トランジスタをオンすることで、駆動トランジスタのゲートソース間に前記保持容量の充電電圧を印加して、電源電圧とデータ電圧の差に応じた駆動電流を駆動トランジスタに発生し、これによって発光素子を発光させることを特徴とする。
【００１１】
また、前記選択トランジスタおよび書き込み制御トランジスタは、同一極性とし、同一の制御電圧によってオンオフされることが好適である。
【００１２】
また、ソース制御トランジスタと、駆動制御トランジスタは同一極性とし、同一の制御電圧によってオンオフされることが好適である。
【００１３】
また、前記ソース制御トランジスタ、駆動制御トランジスタ、書き込み制御トランジスタおよび選択制御トランジスタは、すべてｎチャネルトランジスタであることが好適である。
【００１４】
また、前記駆動トランジスタのソースと発光素子との間に前記駆動制御トランジスタが配置され、発光素子と、駆動制御トランジスタとの接続部と、前記ソース制御トランジスタの他端が接続されていることが好適である。
【００１５】
また、本発明は、表示のための画素がマトリクス状に配置された発光表示装置であって、各画素は、駆動電流によって発光する発光素子と、電源からの駆動電流を発光素子に供給するｎチャネルの駆動トランジスタと、この駆動トランジスタのゲートと、電源との接続を制御する書き込み制御トランジスタと、駆動トランジスタのゲートに一端が接続される保持容量と、データラインからのデータ電圧を前記保持容量の他端に供給する選択トランジスタと、前記保持容量の他端と前記駆動トランジスタのソースとの接続をオンオフするソース制御トランジスタと、前記発光素子の駆動電流をオンオフする駆動制御トランジスタと、を有し、前記ソース制御トランジスタと、駆動制御トランジスタをオフした状態で、前記選択トランジスタおよび書き込み制御トランジスタをオンすることで、前記保持容量に電源電圧と、データ電圧の差の電圧を充電し、前記選択トランジスタおよび書き込み制御トランジスタをオフし、前記ソース制御トランジスタと、駆動制御トランジスタをオンすることで、駆動トランジスタのゲートソース間に前記保持容量の充電電圧を印加して、電源電圧とデータ電圧の差に応じた駆動電流を駆動トランジスタに発生し、これによって発光素子を発光させることを特徴とする。
【発明の効果】
【００１６】
このように、本発明によれば、駆動トランジスタとして、ｎチャネルトランジスタを用いるが、データ電圧によって駆動トランジスタのゲートソース間電圧を決定する。従って、ソース電位固定のための追加の回路を必要とせずにｎチャネルトランジスタを駆動トランジスタに使用できる。また、駆動用のデータとして、従来のｐチャネルトランジスタを用いた場合と同様のものを利用することができる。従って、データの発生回路などを従来のものと同様とできる。また、ｎチャネルトランジスタは、しきい値電圧にバラツキが少なく、表示むらの発生を抑制でき、またヒステリシスが小さいため、残像を低減できる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１８】
図１は、実施形態の回路構成を示す図であり、水平ライン毎にゲートラインＧＬ、各列毎にデータラインＤＬおよび電源ラインＰＶＤＤが設けられ、これらによって画素が区画される。また、ゲートラインＧＬと平行して水平ライン毎に発光セットラインＥＳが設けられている。
【００１９】
そして、各画素に発光素子としての有機ＥＬ素子ＥＬと、これを駆動するための回路が設けられている。まず、有機ＥＬ素子ＥＬの駆動電流を制御するために、電源ラインＰＶＤＤにドレインが接続されるｎチャネルの駆動トランジスタＴ３が設けられている。この駆動トランジスタＴ３のソースには、ｎチャネルの駆動制御トランジスタＴ４のドレインが接続され、この駆動制御トランジスタＴ４のソースが有機ＥＬ素子ＥＬのアノードに接続されている。有機ＥＬ素子ＥＬのカソードはカソード電源ＣＶに接続されている。
【００２０】
駆動トランジスタＴ３のゲートには、ｎチャネルの書き込み制御トランジスタＴ２のソースが接続され、そのドレインは電源ラインＰＶＤＤに接続されている。駆動トランジスタＴ３のゲートには、保持容量Ｃｓの一端が接続されている。この保持容量Ｃｓの他端には、ドレインがデータラインＤＬに接続されているｎチャネルの選択トランジスタＴ１のソースが接続されている。さらに、保持容量Ｃｓの他端には、ｎチャネルのソース制御トランジスタＴ５のドレインが接続され、この駆動制御トランジスタのソースは、駆動制御トランジスタＴ４のソースおよび有機ＥＬ素子ＥＬのアノードに接続されている。
【００２１】
そして、書き込み制御トランジスタＴ２および選択トランジスタＴ１のゲートには、ゲートラインＧＬが接続されており、駆動制御トランジスタＴ４およびソース制御トランジスタＴ５のゲートには発光セットラインＥＳが接続されている。
【００２２】
次に、このような画素回路の動作について、図２に基づいて説明する。
【００２３】
（ｉ）発光
この状態は、前回のデータ書き込みに応じた駆動電流で有機ＥＬ素子ＥＬが発光している。ゲートラインＧＬはＬレベル、発光セットラインＥＳはＨレベルにセットされている。そこで、選択トランジスタＴ１および書き込み制御トランジスタＴ２はオフ、駆動制御トランジスタＴ４およびソース制御トランジスタＴ５はオンになっている。そこで、前回の書き込み動作で保持容量Ｃｓに保持された電圧に従って、駆動トランジスタＴ３に駆動電流が流れ、これが有機ＥＬ素子ＥＬに供給され、有機ＥＬ素子ＥＬが発光している。
【００２４】
（ｉｉ）遮断
発光セットラインＥＳをＬレベル（０Ｖ）とし、駆動制御トランジスタＴ４およびソース制御トランジスタＴ５をオフする。これによって、保持容量Ｃｓの選択トランジスタＴ１との接続側（ここの電圧をＶｎとする）は、ＰＶＤＤおよび有機ＥＬ素子ＥＬの両方から遮断される。なお、これによって有機ＥＬ素子ＥＬの発光は停止される。
【００２５】
（ｉｉｉ）データ書き込み
データラインＤＬには、当該画素についてデータ電圧Ｖｄａｔａがセットされる。なお、データラインＤＬは、１水平ラインの各画素に対応して設けてあり、データ電圧Ｖｄａｔａは、各データラインＤＬに順次セットされる。従って、各画素についてのデータ電圧Ｖｄａｔａが点順次で各画素に供給される。
【００２６】
一方、ゲートラインＧＬがＨレベルにセットされ、選択トランジスタＴ１および書き込み制御トランジスタＴ２がオンになる。従って、駆動トランジスタＴ３のゲート、すなわち保持容量Ｃｓの一端には電源電圧ＰＶＤＤが供給され、保持容量Ｃｓの他端には、データ電圧Ｖｄａｔａが供給される（Ｖｎ＝Ｖｄａｔａ）。これによって、保持容量Ｃｓに｜ＰＶＤＤ−Ｖｄａｔａ｜の電圧が充電される。
【００２７】
（ｉｖ）書き込み終了
ゲートラインＧＬをＬレベルとして、選択トランジスタＴ１および書き込み制御トランジスタＴ２をオフし、保持容量Ｃｓに対するデータの書き込みを終了する。発光セットラインＥＳをＬレベルのままゲートラインＧＬをＬレベルにするため、保持容量Ｃｓに保持された電圧を変動することがなく確定できる。
【００２８】
（ｖ）発光
発光セットラインＥＳをＨレベルとし、駆動制御トランジスタＴ４およびソース制御トランジスタＴ５をオンする。これによって、保持容量Ｃｓは、一端が駆動トランジスタＴ３のゲートに接続され、他端が駆動トランジスタＴ３のソースに接続されることになり、駆動トランジスタＴ３のゲートはソースより、｜ＰＶＤＤ−Ｖｄａｔａ｜だけ高い電圧になり、このゲートソース間電圧に応じた駆動電流が駆動トランジスタＴ３に流れ、これが有機ＥＬ素子ＥＬに供給される。従って、有機ＥＬ素子ＥＬが電圧｜ＰＶＤＤ−Ｖｄａｔａ｜に応じて発光される。
【００２９】
ここで、図３の従来例では、駆動トランジスタＴｄとして、ｐチャネルトランジスタを用いており、駆動トランジスタＴｄを駆動するためのデータは電源電圧より低いほど輝度が大きくなるデータであり、｜ＰＶＤＤ−Ｖｄａｔａ｜である。従って、本実施形態においては、駆動トランジスタにｎチャネルトランジスタを用いるにも拘わらず、ソース電位固定のための追加の回路が不要となる。また、データ電圧は、従来例と同一極性のデータ電圧を利用することができる。このため、データ電圧を供給するための回路を従来例のものをそのまま利用することができる。
【００３０】
さらに、本実施形態では、駆動トランジスタＴ３をｎチャネルトランジスタとした。ｎチャネルトランジスタは、ｐチャネルトランジスタに比べ、しきい値電圧のバラツキが小さく、従って表示むらの発生を抑制できる。また、駆動におけるヒステリシスが小さいため、残像を低減することができる。さらに、本実施形態では、すべてのトランジスタをｎチャネルとした。従って、作製が容易であり、かつトランジスタ特性がよいという効果が得られる。
【００３１】
また、本実施例において利用する制御ラインは、ゲートラインＧＬと、発光セットラインＥＳの２つだけである。従って、タイミング信号の作成が容易になる。とくに、両信号とも、ほぼ１水平期間に対応した信号であり、従来より有機ＥＬパネルにおいて広く用いられている垂直転送信号ＣＫＶと、データ切り替わりの際の誤動作防止用に必要なイネーブル信号ＥＮＢを用いて容易に作成することができる。
【００３２】
なお、駆動トランジスタＴ３以外のトランジスタは、ｐチャネルとすることも可能である。また、ゲートラインＧＬ、発光セットラインＥＳの２本の制御ラインによってトランジスタを制御したが、個別に制御ラインを設けることも可能である。
【００３３】
また、発光素子としては、電流駆動型のものであれば、無機ＥＬ、その他のＬＥＤなどを利用することができる。
【図面の簡単な説明】
【００３４】
【図１】実施形態の構成を示す図である。
【図２】実施形態の動作を説明するタイミングチャートである。
【図３】従来例の構成を示す図である。
【符号の説明】
【００３５】
Ｔ１ 選択トランジスタ、Ｔ２ 書き込み制御トランジスタ、Ｔ３ 駆動トランジスタ、Ｔ４ 駆動制御トランジスタ、Ｔ５ ソース制御トランジスタ、Ｃｓ 保持容量、ＧＬ ゲートライン、ＥＳ 発光セットライン、ＰＶＤＤ 電源ライン。
【技術分野】
【０００１】
本発明は、有機ＥＬ素子などの電流駆動型の発光素子を駆動する回路およびこれを用いた表示装置に関する。
【背景技術】
【０００２】
電流駆動型の発光素子である有機ＥＬ素子を用いた表示装置が知られており、特に各画素の有機ＥＬ素子を個別に駆動する駆動トランジスタを有するアクティブタイプのものが普及されつつある。
【０００３】
このようなアクティブタイプの表示装置において、各画素における画素回路としては、図３に示すようなものが一般的である。この回路では、水平ライン毎にゲートラインＧＬ、各列毎にデータラインＤＬおよび電源ラインＰＶＤＤが設けられ、これらによって画素が区画される。そして、各画素には、ｎチャネルの選択トランジスタＴｐ、保持容量Ｃｓ、ｐチャネルの駆動トランジスタＴｄ、有機ＥＬ素子ＥＬが設けられている。選択トランジスタＴｐは、ドレインが垂直方向の各画素にデータ電圧が供給するデータラインＤＬに接続され、ゲートが１つの水平ラインの画素を選択するゲートラインＧＬに接続され、当該画素のソースが駆動トランジスタＴｄのゲートに接続されている。
【０００４】
また、駆動トランジスタＴｄは、ｐチャネルであり、そのソースが電源ラインＰＶＤＤに接続され、ソースは有機ＥＬ素子ＥＬのアノードに接続されている。そして、有機ＥＬ素子ＥＬのカソードはカソード電源ＣＶに接続されている。また、駆動トランジスタＴｄのゲートと、電源ラインＰＶＤＤとは保持容量Ｃｓによって接続されている。
【０００５】
このような回路において、ゲートラインＧＬがＨレベルになると、選択トランジスタＴｐがオンになりデータラインＤＬのデータ電圧が駆動トランジスタＴｄのゲートに供給され、保持容量Ｃｓに電源ラインＰＶＤＤとデータ電圧の差の電圧が保持される。これによって、駆動トランジスタＴｄがそのゲート電圧に応じた駆動電流を流し、ゲートラインＧＬがＬレベルになっても、保持容量Ｃｓに保持された電圧に応じて、駆動トランジスタＴｄは有機ＥＬ素子ＥＬに駆動電流を供給し、データ電圧に応じた有機ＥＬ素子ＥＬの発光が行われる。
【０００６】
ここで、駆動トランジスタＴｄは、ｐチャネルタイプが利用されている。これは、ｐチャネルタイプの駆動トランジスタＴｄでは、そのソースが電源電圧ＰＶＤＤであり、データ電圧に応じたゲート電圧によって、駆動電流は決定されるが、駆動トランジスタＴｄをｎチャネルに変更した場合には、そのままでは駆動トランジスタのソース電位が決定できず、ソース電位を決定する手段が必要になるからである。
【０００７】
なお、駆動トランジスタにｎチャネルトランジスタを用いる回路は、特許文献１などに示されている。
【０００８】
【特許文献１】特開２００３−１７３１５４公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述のように、ｎチャネルの駆動トランジスタを使用した場合には、そのソース電位を決定するために追加の回路が必要となる。
【課題を解決するための手段】
【００１０】
本発明は、駆動電流によって発光する発光素子と、電源からの駆動電流をＥＬ素子に供給するｎチャネルの駆動トランジスタと、この駆動トランジスタのゲートと、電源との接続を制御する書き込み制御トランジスタと、駆動トランジスタのゲートに一端が接続される保持容量と、データ電圧を前記保持容量の他端に供給する選択トランジスタと、前記保持容量の他端と前記駆動トランジスタのソースとの接続をオンオフするソース制御トランジスタと、前記発光素子の駆動電流をオンオフする駆動制御トランジスタと、を有し、前記ソース制御トランジスタと、駆動制御トランジスタをオフした状態で、前記選択トランジスタおよび書き込み制御トランジスタをオンすることで、前記保持容量に電源電圧と、データ電圧の差の電圧を充電し、前記選択トランジスタおよび書き込み制御トランジスタをオフし、前記ソース制御トランジスタと、駆動制御トランジスタをオンすることで、駆動トランジスタのゲートソース間に前記保持容量の充電電圧を印加して、電源電圧とデータ電圧の差に応じた駆動電流を駆動トランジスタに発生し、これによって発光素子を発光させることを特徴とする。
【００１１】
また、前記選択トランジスタおよび書き込み制御トランジスタは、同一極性とし、同一の制御電圧によってオンオフされることが好適である。
【００１２】
また、ソース制御トランジスタと、駆動制御トランジスタは同一極性とし、同一の制御電圧によってオンオフされることが好適である。
【００１３】
また、前記ソース制御トランジスタ、駆動制御トランジスタ、書き込み制御トランジスタおよび選択制御トランジスタは、すべてｎチャネルトランジスタであることが好適である。
【００１４】
また、前記駆動トランジスタのソースと発光素子との間に前記駆動制御トランジスタが配置され、発光素子と、駆動制御トランジスタとの接続部と、前記ソース制御トランジスタの他端が接続されていることが好適である。
【００１５】
また、本発明は、表示のための画素がマトリクス状に配置された発光表示装置であって、各画素は、駆動電流によって発光する発光素子と、電源からの駆動電流を発光素子に供給するｎチャネルの駆動トランジスタと、この駆動トランジスタのゲートと、電源との接続を制御する書き込み制御トランジスタと、駆動トランジスタのゲートに一端が接続される保持容量と、データラインからのデータ電圧を前記保持容量の他端に供給する選択トランジスタと、前記保持容量の他端と前記駆動トランジスタのソースとの接続をオンオフするソース制御トランジスタと、前記発光素子の駆動電流をオンオフする駆動制御トランジスタと、を有し、前記ソース制御トランジスタと、駆動制御トランジスタをオフした状態で、前記選択トランジスタおよび書き込み制御トランジスタをオンすることで、前記保持容量に電源電圧と、データ電圧の差の電圧を充電し、前記選択トランジスタおよび書き込み制御トランジスタをオフし、前記ソース制御トランジスタと、駆動制御トランジスタをオンすることで、駆動トランジスタのゲートソース間に前記保持容量の充電電圧を印加して、電源電圧とデータ電圧の差に応じた駆動電流を駆動トランジスタに発生し、これによって発光素子を発光させることを特徴とする。
【発明の効果】
【００１６】
このように、本発明によれば、駆動トランジスタとして、ｎチャネルトランジスタを用いるが、データ電圧によって駆動トランジスタのゲートソース間電圧を決定する。従って、ソース電位固定のための追加の回路を必要とせずにｎチャネルトランジスタを駆動トランジスタに使用できる。また、駆動用のデータとして、従来のｐチャネルトランジスタを用いた場合と同様のものを利用することができる。従って、データの発生回路などを従来のものと同様とできる。また、ｎチャネルトランジスタは、しきい値電圧にバラツキが少なく、表示むらの発生を抑制でき、またヒステリシスが小さいため、残像を低減できる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１８】
図１は、実施形態の回路構成を示す図であり、水平ライン毎にゲートラインＧＬ、各列毎にデータラインＤＬおよび電源ラインＰＶＤＤが設けられ、これらによって画素が区画される。また、ゲートラインＧＬと平行して水平ライン毎に発光セットラインＥＳが設けられている。
【００１９】
そして、各画素に発光素子としての有機ＥＬ素子ＥＬと、これを駆動するための回路が設けられている。まず、有機ＥＬ素子ＥＬの駆動電流を制御するために、電源ラインＰＶＤＤにドレインが接続されるｎチャネルの駆動トランジスタＴ３が設けられている。この駆動トランジスタＴ３のソースには、ｎチャネルの駆動制御トランジスタＴ４のドレインが接続され、この駆動制御トランジスタＴ４のソースが有機ＥＬ素子ＥＬのアノードに接続されている。有機ＥＬ素子ＥＬのカソードはカソード電源ＣＶに接続されている。
【００２０】
駆動トランジスタＴ３のゲートには、ｎチャネルの書き込み制御トランジスタＴ２のソースが接続され、そのドレインは電源ラインＰＶＤＤに接続されている。駆動トランジスタＴ３のゲートには、保持容量Ｃｓの一端が接続されている。この保持容量Ｃｓの他端には、ドレインがデータラインＤＬに接続されているｎチャネルの選択トランジスタＴ１のソースが接続されている。さらに、保持容量Ｃｓの他端には、ｎチャネルのソース制御トランジスタＴ５のドレインが接続され、この駆動制御トランジスタのソースは、駆動制御トランジスタＴ４のソースおよび有機ＥＬ素子ＥＬのアノードに接続されている。
【００２１】
そして、書き込み制御トランジスタＴ２および選択トランジスタＴ１のゲートには、ゲートラインＧＬが接続されており、駆動制御トランジスタＴ４およびソース制御トランジスタＴ５のゲートには発光セットラインＥＳが接続されている。
【００２２】
次に、このような画素回路の動作について、図２に基づいて説明する。
【００２３】
（ｉ）発光
この状態は、前回のデータ書き込みに応じた駆動電流で有機ＥＬ素子ＥＬが発光している。ゲートラインＧＬはＬレベル、発光セットラインＥＳはＨレベルにセットされている。そこで、選択トランジスタＴ１および書き込み制御トランジスタＴ２はオフ、駆動制御トランジスタＴ４およびソース制御トランジスタＴ５はオンになっている。そこで、前回の書き込み動作で保持容量Ｃｓに保持された電圧に従って、駆動トランジスタＴ３に駆動電流が流れ、これが有機ＥＬ素子ＥＬに供給され、有機ＥＬ素子ＥＬが発光している。
【００２４】
（ｉｉ）遮断
発光セットラインＥＳをＬレベル（０Ｖ）とし、駆動制御トランジスタＴ４およびソース制御トランジスタＴ５をオフする。これによって、保持容量Ｃｓの選択トランジスタＴ１との接続側（ここの電圧をＶｎとする）は、ＰＶＤＤおよび有機ＥＬ素子ＥＬの両方から遮断される。なお、これによって有機ＥＬ素子ＥＬの発光は停止される。
【００２５】
（ｉｉｉ）データ書き込み
データラインＤＬには、当該画素についてデータ電圧Ｖｄａｔａがセットされる。なお、データラインＤＬは、１水平ラインの各画素に対応して設けてあり、データ電圧Ｖｄａｔａは、各データラインＤＬに順次セットされる。従って、各画素についてのデータ電圧Ｖｄａｔａが点順次で各画素に供給される。
【００２６】
一方、ゲートラインＧＬがＨレベルにセットされ、選択トランジスタＴ１および書き込み制御トランジスタＴ２がオンになる。従って、駆動トランジスタＴ３のゲート、すなわち保持容量Ｃｓの一端には電源電圧ＰＶＤＤが供給され、保持容量Ｃｓの他端には、データ電圧Ｖｄａｔａが供給される（Ｖｎ＝Ｖｄａｔａ）。これによって、保持容量Ｃｓに｜ＰＶＤＤ−Ｖｄａｔａ｜の電圧が充電される。
【００２７】
（ｉｖ）書き込み終了
ゲートラインＧＬをＬレベルとして、選択トランジスタＴ１および書き込み制御トランジスタＴ２をオフし、保持容量Ｃｓに対するデータの書き込みを終了する。発光セットラインＥＳをＬレベルのままゲートラインＧＬをＬレベルにするため、保持容量Ｃｓに保持された電圧を変動することがなく確定できる。
【００２８】
（ｖ）発光
発光セットラインＥＳをＨレベルとし、駆動制御トランジスタＴ４およびソース制御トランジスタＴ５をオンする。これによって、保持容量Ｃｓは、一端が駆動トランジスタＴ３のゲートに接続され、他端が駆動トランジスタＴ３のソースに接続されることになり、駆動トランジスタＴ３のゲートはソースより、｜ＰＶＤＤ−Ｖｄａｔａ｜だけ高い電圧になり、このゲートソース間電圧に応じた駆動電流が駆動トランジスタＴ３に流れ、これが有機ＥＬ素子ＥＬに供給される。従って、有機ＥＬ素子ＥＬが電圧｜ＰＶＤＤ−Ｖｄａｔａ｜に応じて発光される。
【００２９】
ここで、図３の従来例では、駆動トランジスタＴｄとして、ｐチャネルトランジスタを用いており、駆動トランジスタＴｄを駆動するためのデータは電源電圧より低いほど輝度が大きくなるデータであり、｜ＰＶＤＤ−Ｖｄａｔａ｜である。従って、本実施形態においては、駆動トランジスタにｎチャネルトランジスタを用いるにも拘わらず、ソース電位固定のための追加の回路が不要となる。また、データ電圧は、従来例と同一極性のデータ電圧を利用することができる。このため、データ電圧を供給するための回路を従来例のものをそのまま利用することができる。
【００３０】
さらに、本実施形態では、駆動トランジスタＴ３をｎチャネルトランジスタとした。ｎチャネルトランジスタは、ｐチャネルトランジスタに比べ、しきい値電圧のバラツキが小さく、従って表示むらの発生を抑制できる。また、駆動におけるヒステリシスが小さいため、残像を低減することができる。さらに、本実施形態では、すべてのトランジスタをｎチャネルとした。従って、作製が容易であり、かつトランジスタ特性がよいという効果が得られる。
【００３１】
また、本実施例において利用する制御ラインは、ゲートラインＧＬと、発光セットラインＥＳの２つだけである。従って、タイミング信号の作成が容易になる。とくに、両信号とも、ほぼ１水平期間に対応した信号であり、従来より有機ＥＬパネルにおいて広く用いられている垂直転送信号ＣＫＶと、データ切り替わりの際の誤動作防止用に必要なイネーブル信号ＥＮＢを用いて容易に作成することができる。
【００３２】
なお、駆動トランジスタＴ３以外のトランジスタは、ｐチャネルとすることも可能である。また、ゲートラインＧＬ、発光セットラインＥＳの２本の制御ラインによってトランジスタを制御したが、個別に制御ラインを設けることも可能である。
【００３３】
また、発光素子としては、電流駆動型のものであれば、無機ＥＬ、その他のＬＥＤなどを利用することができる。
【図面の簡単な説明】
【００３４】
【図１】実施形態の構成を示す図である。
【図２】実施形態の動作を説明するタイミングチャートである。
【図３】従来例の構成を示す図である。
【符号の説明】
【００３５】
Ｔ１ 選択トランジスタ、Ｔ２ 書き込み制御トランジスタ、Ｔ３ 駆動トランジスタ、Ｔ４ 駆動制御トランジスタ、Ｔ５ ソース制御トランジスタ、Ｃｓ 保持容量、ＧＬ ゲートライン、ＥＳ 発光セットライン、ＰＶＤＤ 電源ライン。
【特許請求の範囲】
【請求項１】
駆動電流によって発光する発光素子と、
電源からの駆動電流をＥＬ素子に供給するｎチャネルの駆動トランジスタと、
この駆動トランジスタのゲートと、電源との接続を制御する書き込み制御トランジスタと、
駆動トランジスタのゲートに一端が接続される保持容量と、
データ電圧を前記保持容量の他端に供給する選択トランジスタと、
前記保持容量の他端と前記駆動トランジスタのソースとの接続をオンオフするソース制御トランジスタと、
前記発光素子の駆動電流をオンオフする駆動制御トランジスタと、
を有し、
前記ソース制御トランジスタと、駆動制御トランジスタをオフした状態で、前記選択トランジスタおよび書き込み制御トランジスタをオンすることで、前記保持容量に電源電圧と、データ電圧の差の電圧を充電し、
前記選択トランジスタおよび書き込み制御トランジスタをオフし、前記ソース制御トランジスタと、駆動制御トランジスタをオンすることで、駆動トランジスタのゲートソース間に前記保持容量の充電電圧を印加して、電源電圧とデータ電圧の差に応じた駆動電流を駆動トランジスタに発生し、これによって発光素子を発光させることを特徴とする発光回路。
【請求項２】
請求項１に記載の回路において、
前記選択トランジスタおよび書き込み制御トランジスタは、同一極性とし、同一の制御電圧によってオンオフされることを特徴とする発光回路。
【請求項３】
請求項１または２に記載の回路において、
ソース制御トランジスタと、駆動制御トランジスタは同一極性とし、同一の制御電圧によってオンオフされることを特徴とする発光回路。
【請求項４】
請求項１〜３のいずれかに記載の回路において、
前記ソース制御トランジスタ、駆動制御トランジスタ、書き込み制御トランジスタおよび選択制御トランジスタは、すべてｎチャネルトランジスタであることを特徴とする発光回路。
【請求項５】
請求項１〜４のいずれかに記載の回路において、
前記駆動トランジスタのソースと発光素子との間に前記駆動制御トランジスタが配置され、発光素子と、駆動制御トランジスタとの接続部と、前記ソース制御トランジスタの他端が接続されていることを特徴とする発光回路。
【請求項６】
表示のための画素がマトリクス状に配置された発光表示装置であって、
各画素は、
駆動電流によって発光する発光素子と、
電源からの駆動電流を発光素子に供給するｎチャネルの駆動トランジスタと、
この駆動トランジスタのゲートと、電源との接続を制御する書き込み制御トランジスタと、
駆動トランジスタのゲートに一端が接続される保持容量と、
データラインからのデータ電圧を前記保持容量の他端に供給する選択トランジスタと、
前記保持容量の他端と前記駆動トランジスタのソースとの接続をオンオフするソース制御トランジスタと、
前記発光素子の駆動電流をオンオフする駆動制御トランジスタと、
を有し、
前記ソース制御トランジスタと、駆動制御トランジスタをオフした状態で、前記選択トランジスタおよび書き込み制御トランジスタをオンすることで、前記保持容量に電源電圧と、データ電圧の差の電圧を充電し、
前記選択トランジスタおよび書き込み制御トランジスタをオフし、前記ソース制御トランジスタと、駆動制御トランジスタをオンすることで、駆動トランジスタのゲートソース間に前記保持容量の充電電圧を印加して、電源電圧とデータ電圧の差に応じた駆動電流を駆動トランジスタに発生し、これによって発光素子を発光させることを特徴とする発光表示装置。
【請求項７】
請求項６に記載の回路において、
前記選択トランジスタおよび書き込み制御トランジスタは、同一極性とし、１つの制御ラインによってその制御ラインに接続されている各画素の選択トランジスタおよび書き込み制御トランジスタを制御する選択ラインによってオンオフされることを特徴とする発光表示装置。
【請求項８】
請求項６または７に記載の回路において、
前記ソース制御トランジスタと、駆動制御トランジスタは同一極性とし、１つの制御ラインによってその制御ラインに接続されている各画素のソース制御トランジスタおよび駆動制御トランジスタをオンオフすることを特徴とする発光表示装置。
【請求項９】
請求項６〜８のいずれかに記載の回路において、
前記ソース制御トランジスタ、駆動制御トランジスタ、書き込み制御トランジスタおよび選択トランジスタは、すべてｎチャネルトランジスタであることを特徴とする発光表示装置。
【請求項１０】
請求項６〜９のいずれかに記載の回路において、
前記駆動トランジスタのソースと発光素子との間に前記駆動制御トランジスタが配置され、発光素子と、駆動制御トランジスタとの接続部と、前記ソース制御トランジスタの他端が接続されていることを特徴とする発光表示装置。
【請求項１】
駆動電流によって発光する発光素子と、
電源からの駆動電流をＥＬ素子に供給するｎチャネルの駆動トランジスタと、
この駆動トランジスタのゲートと、電源との接続を制御する書き込み制御トランジスタと、
駆動トランジスタのゲートに一端が接続される保持容量と、
データ電圧を前記保持容量の他端に供給する選択トランジスタと、
前記保持容量の他端と前記駆動トランジスタのソースとの接続をオンオフするソース制御トランジスタと、
前記発光素子の駆動電流をオンオフする駆動制御トランジスタと、
を有し、
前記ソース制御トランジスタと、駆動制御トランジスタをオフした状態で、前記選択トランジスタおよび書き込み制御トランジスタをオンすることで、前記保持容量に電源電圧と、データ電圧の差の電圧を充電し、
前記選択トランジスタおよび書き込み制御トランジスタをオフし、前記ソース制御トランジスタと、駆動制御トランジスタをオンすることで、駆動トランジスタのゲートソース間に前記保持容量の充電電圧を印加して、電源電圧とデータ電圧の差に応じた駆動電流を駆動トランジスタに発生し、これによって発光素子を発光させることを特徴とする発光回路。
【請求項２】
請求項１に記載の回路において、
前記選択トランジスタおよび書き込み制御トランジスタは、同一極性とし、同一の制御電圧によってオンオフされることを特徴とする発光回路。
【請求項３】
請求項１または２に記載の回路において、
ソース制御トランジスタと、駆動制御トランジスタは同一極性とし、同一の制御電圧によってオンオフされることを特徴とする発光回路。
【請求項４】
請求項１〜３のいずれかに記載の回路において、
前記ソース制御トランジスタ、駆動制御トランジスタ、書き込み制御トランジスタおよび選択制御トランジスタは、すべてｎチャネルトランジスタであることを特徴とする発光回路。
【請求項５】
請求項１〜４のいずれかに記載の回路において、
前記駆動トランジスタのソースと発光素子との間に前記駆動制御トランジスタが配置され、発光素子と、駆動制御トランジスタとの接続部と、前記ソース制御トランジスタの他端が接続されていることを特徴とする発光回路。
【請求項６】
表示のための画素がマトリクス状に配置された発光表示装置であって、
各画素は、
駆動電流によって発光する発光素子と、
電源からの駆動電流を発光素子に供給するｎチャネルの駆動トランジスタと、
この駆動トランジスタのゲートと、電源との接続を制御する書き込み制御トランジスタと、
駆動トランジスタのゲートに一端が接続される保持容量と、
データラインからのデータ電圧を前記保持容量の他端に供給する選択トランジスタと、
前記保持容量の他端と前記駆動トランジスタのソースとの接続をオンオフするソース制御トランジスタと、
前記発光素子の駆動電流をオンオフする駆動制御トランジスタと、
を有し、
前記ソース制御トランジスタと、駆動制御トランジスタをオフした状態で、前記選択トランジスタおよび書き込み制御トランジスタをオンすることで、前記保持容量に電源電圧と、データ電圧の差の電圧を充電し、
前記選択トランジスタおよび書き込み制御トランジスタをオフし、前記ソース制御トランジスタと、駆動制御トランジスタをオンすることで、駆動トランジスタのゲートソース間に前記保持容量の充電電圧を印加して、電源電圧とデータ電圧の差に応じた駆動電流を駆動トランジスタに発生し、これによって発光素子を発光させることを特徴とする発光表示装置。
【請求項７】
請求項６に記載の回路において、
前記選択トランジスタおよび書き込み制御トランジスタは、同一極性とし、１つの制御ラインによってその制御ラインに接続されている各画素の選択トランジスタおよび書き込み制御トランジスタを制御する選択ラインによってオンオフされることを特徴とする発光表示装置。
【請求項８】
請求項６または７に記載の回路において、
前記ソース制御トランジスタと、駆動制御トランジスタは同一極性とし、１つの制御ラインによってその制御ラインに接続されている各画素のソース制御トランジスタおよび駆動制御トランジスタをオンオフすることを特徴とする発光表示装置。
【請求項９】
請求項６〜８のいずれかに記載の回路において、
前記ソース制御トランジスタ、駆動制御トランジスタ、書き込み制御トランジスタおよび選択トランジスタは、すべてｎチャネルトランジスタであることを特徴とする発光表示装置。
【請求項１０】
請求項６〜９のいずれかに記載の回路において、
前記駆動トランジスタのソースと発光素子との間に前記駆動制御トランジスタが配置され、発光素子と、駆動制御トランジスタとの接続部と、前記ソース制御トランジスタの他端が接続されていることを特徴とする発光表示装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００６−２７６２５４（Ｐ２００６−２７６２５４Ａ）
【公開日】平成１８年１０月１２日（２００６．１０．１２）
【国際特許分類】
【出願番号】特願２００５−９２６１９（Ｐ２００５−９２６１９）
【出願日】平成１７年３月２８日（２００５．３．２８）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成１８年１０月１２日（２００６．１０．１２）
【国際特許分類】
【出願日】平成１７年３月２８日（２００５．３．２８）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]