縦続接続昇圧型スイッチング電源回路
【課題】適切なる段数を有する縦続接続昇圧型スイッチング電源回路を提供する。
【解決手段】複数個の昇圧型スイッチング電源回路を縦続接続して得られる縦続接続昇圧型スイッチング電源回路において、出力電力と入力電力との比を電力効率ηｎとし、最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値をｒｎｎとし、出力側に接続される等価負荷抵抗の値をＲとし、出力される電圧の値をＥｏとし、入力される電圧の値をＥｄとし、下記式１を満たし、下記式２で表される電力効率ηｎの値が最大となる整数ｎで与えられる数の昇圧型スイッチング電源回路をｎ段縦続接続した。
Ｅｏ＝（Ｔｓ／Ｔｏｆｆｎ）ｎ×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝]ｎ・・・・・・・式１
ηｎ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝ｎ・・・・・・・式２
【解決手段】複数個の昇圧型スイッチング電源回路を縦続接続して得られる縦続接続昇圧型スイッチング電源回路において、出力電力と入力電力との比を電力効率ηｎとし、最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値をｒｎｎとし、出力側に接続される等価負荷抵抗の値をＲとし、出力される電圧の値をＥｏとし、入力される電圧の値をＥｄとし、下記式１を満たし、下記式２で表される電力効率ηｎの値が最大となる整数ｎで与えられる数の昇圧型スイッチング電源回路をｎ段縦続接続した。
Ｅｏ＝（Ｔｓ／Ｔｏｆｆｎ）ｎ×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝]ｎ・・・・・・・式１
ηｎ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝ｎ・・・・・・・式２
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路に関し、特に、電圧を昇圧する昇圧型スイッチング電源回路を縦続接続した縦続接続昇圧型スイッチング電源回路に関するものである。
【背景技術】
【０００２】
従来から、昇圧型スイッチング電源回路が知られている（特許文献１、特許文献２を参照）。これらの昇圧型スイッチング電源回路の基本回路は図３５で示される。図３５に示す昇圧型スイッチング電源回路は、スイッチ素子Ｓ１、インダクタＬ１、ダイオードＤ１、コンデンサＣ１を備えている。図３５に示す昇圧型スイッチング電源回路では、スイッチ素子Ｓ１、インダクタＬ１、ダイオードＤ１、コンデンサＣ１の各々に損失が無い理想状態の回路（理想昇圧型スイッチング電源回路）とされている。理想昇圧型スイッチング電源回路では、入力電圧Ｅｄ（入力電圧Ｅｄの値（電圧値）はＥｄである。以下同様）と出力電圧Ｅｏ（出力電圧Ｅｏの値（電圧値）はＥｏである。以下同様）の比は、数式（５１）で表されることが知られている。ここで、Ｔｓはスイッチ素子Ｓ１がオン（ｏｎ）とオフ（ｏｆｆ）とを繰り返す一周期の時間、Ｔｏｆｆはスイッチ素子Ｓ１がオフである時間である。
【０００３】
Ｅｏ／Ｅｄ＝Ｔｓ／Ｔｏｆｆ （５１）
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２６１０４０号公報
【特許文献２】特開２００９−１１８５５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような昇圧型スイッチング電源回路を、１段ではなく２段以上縦続接続して所望の出力電圧を得ることが考えられるが、このようにして縦続接続された縦続接続昇圧型スイッチング電源回路がどのような場合に有利な効果を生ずるかについては未だ知られていない。
【０００６】
発明が解決しようとする課題は、昇圧型スイッチング電源回路を２段以上縦続接続して構成する縦続接続昇圧型スイッチング電源回路であって、入力電圧と出力電圧との電圧比に応じて、適切なる縦続接続段数を有する縦続接続昇圧型スイッチング電源回路を提供するものである。
【課題を解決するための手段】
【０００７】
本発明は、インダクタの一端とスイッチ素子の一端とダイオードの一端とを接続し、前記インダクタの他端と前記スイッチ素子の他端とを入力側とし、前記ダイオードの他端と前記スイッチ素子の他端との間にコンデンサを接続し、前記コンデンサの両端を出力側として形成される昇圧型スイッチング電源回路を複数個有し、前記複数個の前記昇圧型スイッチング電源回路を縦続接続して得られる縦続接続昇圧型スイッチング電源回路であって、
前記縦続接続昇圧型スイッチング電源回路の最後段の出力側に出力される出力電力と前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電力との比を電力効率ηｎとし、
前記縦続接続昇圧型スイッチング電源回路の前記最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値をｒｎｎとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に接続される等価負荷抵抗の値をＲとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値をＥｏとし、前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値をＥｄとし、
前記スイッチ素子のオン・オフの繰り返しの周期をＴｓとし、前記スイッチ素子のオフの時間をＴｏｆｆｎとし、
下記式１を満たし、下記式２で表される電力効率ηｎの値が最大となる整数ｎで与えられる数の前記昇圧型スイッチング電源回路をｎ段縦続接続するものである。
Ｅｏ＝（Ｔｓ／Ｔｏｆｆｎ）ｎ×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝]ｎ・・・・・・・式１
ηｎ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝ｎ・・・・・・・式２
【０００８】
また、前記スイッチ素子のオフの時間である時間Ｔｏｆｆｎの長さは、予め定める固定値としても良く、前記縦続接続昇圧型スイッチング電源回路の出力側から検出される前記出力電圧の値Ｅｏに応じた長さとしても良いものである。
【０００９】
また、（整数ｎ−整数ｊ；ただし、ｎ＞ｊ）で与えられる数の前記昇圧型スイッチング電源回路の各スイッチ素子である（ｎ−ｊ）個のスイッチ素子は、前記式１および前記式２から求められる時間Ｔｏｆｆｎの間オフとされ、
前記整数ｊで与えられる数の前記昇圧型スイッチング電源回路の各スイッチ素子であるｊ個のスイッチ素子は、可変時間の間オフとされ、
前記可変時間は、前記縦続接続昇圧型スイッチング電源回路の出力側から検出される前記出力電圧の値Ｅｏに応じた長さとして、前記出力電圧を制御するようにしても良いものである。
【００１０】
また、前記縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値Ｅｏが一定値であり、前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値Ｅｄが可変値である場合に、
前記入力側に入力される入力電圧の値Ｅｄの最小値において、前記式１を満たし、前記式２で表される電力効率ηｎの値が最大となる整数ｎで与えられる数の前記昇圧型スイッチング電源回路をｎ段縦続接続して得られる縦続接続昇圧型スイッチング電源回路を構成し、
前記入力側に入力される入力電圧の値Ｅｄに応じて、下記式３を満たし、下記式４で表される電力効率ηｋの値が最大となる整数ｋで与えられる数を求め、ｋ個のスイッチ素子をオン・オフ制御し、（ｎ−ｋ）個（ただし、ｎ＞ｋ）のスイッチ素子を常時オフとする制御をおこなうようにしても良いものである。
Ｅｏ＝（Ｔｓ／Ｔｏｆｆｋ）ｋ×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆｋ）２×（ｒｎｎ／Ｒ）｝]ｋ・・・・・・・式３
ηｋ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｋ）２×（ｒｎｎ／Ｒ）｝ｋ・・・・・・・式４
【００１１】
また、前記整数ｎより小さな整数を整数ｉとし、前記整数ｎより大きな整数を整数ｐとし、予め与える、効率の許容される所定減少量を許容減少量εとして、ｉ段縦続接続昇圧型スイッチング電源回路の電力効率ηｉまたはｐ段縦続接続昇圧型スイッチング電源回路の電力効率ηｐが、電力効率ηｎ−電力効率ηｉ＜許容減少量ε、または、電力効率ηｎ−電力効率ηｐ＜許容減少量ε、となるように縦続接続の数を設定しても良いものである。
【００１２】
また、前記縦続接続昇圧型スイッチング電源回路の奇数段のスイッチ素子のオン・オフの制御タイミングと偶数段のスイッチ素子のオン・オフの制御タイミングとが１８０度の位相差を有するようにしても良いものである。
【００１３】
また、前記縦続接続昇圧型スイッチング電源回路の、各段のコンデンサに対してｍ個の昇圧型スイッチング電源回路が並列接続されて形成され、前記並列接続されたｍ個の昇圧型スイッチング電源回路のスイッチ素子のオン・オフの制御タイミングが（３６０／ｍ）度ずつ位相差を有するようにしても良いものである。
【００１４】
また別の本発明は、インダクタの一端とスイッチ素子の一端とダイオードの一端とを接続し、前記インダクタの他端と前記スイッチ素子の他端とを入力側とし、前記ダイオードの他端と前記スイッチ素子の他端との間にコンデンサを接続し、前記コンデンサの両端を出力側として形成される昇圧型スイッチング電源回路を複数個有し、前記複数個の前記昇圧型スイッチング電源回路を縦続接続して得られる縦続接続昇圧型スイッチング電源回路であって、
前記縦続接続昇圧型スイッチング電源回路の最後段の出力側に出力される出力電力と前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電力との比を電力効率ηｎとし、
前記縦続接続昇圧型スイッチング電源回路の前記最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値をｒｎｎとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に接続される等価負荷抵抗の値をＲとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値をＥｏとし、前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値をＥｄとし、
下記式５を満たす電力効率ηｎとする実数ｎを求め、前記実数ｎを切捨て、四捨五入、または切上げて得られる整数と等しい個数の前記昇圧型スイッチング電源回路を縦続接続するものである。
∂ηｎ／∂ｎ＝∂〔１／《１＋〈［１−{１−４×（ｒｎｎ／Ｒ）×（Ｅｏ／Ｅｄ）２／ｎ｝１／２］／｛２×（ｒｎｎ／Ｒ）×（Ｅｏ／Ｅｄ）１／ｎ｝〉２×（ｒｎｎ／Ｒ）》ｎ〕／∂ｎ＝０・・・・・・・式５
【発明の効果】
【００１５】
本発明の昇圧型スイッチング電源回路によれば、縦続接続昇圧型スイッチング電源回路の入力電圧と出力電圧との電圧比に応じて、適切なる縦続接続段数を有する縦続接続昇圧型スイッチング電源回路を提供できる。
【図面の簡単な説明】
【００１６】
【図１】回路損失がある場合の１段の昇圧型スイッチング電源回路の等価回路を示す図である。
【図２】図１に示す等価回路をスイッチ素子のオンの状態とオフの状態とに応じた２つの等価回路で表す図である。
【図３】図２（ａ）に示すスイッチ素子のオンの等価回路と図２（ｂ）に示すスイッチ素子のオフの等価回路をひとつの等価回路で表す過程において導入される等価回路を示す図である。
【図４】図３（ａ）に示す回路と図３（ｂ）に示す回路をひとつの回路にまとめた等価回路を示す図である。
【図５】図４に示す等価回路をさらに変形して等価負荷抵抗Ｒの側から見た等価回路を示す図である。
【図６】図５に示す等価回路から得られる定常状態における等価回路を示す図である。
【図７】図１に示す回路とトポロジーが同一の回路を２段縦続接続した縦続接続スイッチング電源回路を示す図である。
【図８】図１に示す回路とトポロジーが同一の回路を３段縦続接続した縦続接続スイッチング電源回路を示す図である。
【図９】図１に示す回路とトポロジーが同一の回路をｎ段縦続接続した縦続接続スイッチング電源回路を示す図である。
【図１０】同一の入力電圧から同一の出力電圧を得る場合における、１段のオフ時間、２段縦続接続のオフ時間、３段縦続接続のオフ時間が、どのような関係となるかを模式的に示す図である。
【図１１】損失抵抗・等価負荷抵抗の抵抗比が０．０１、出力電圧・入力電圧の昇圧比が１．５〜５の範囲における効率を示す図である。
【図１２】損失抵抗・等価負荷抵抗の抵抗比が０．０１、出力電圧・入力電圧の昇圧比が６〜１０の範囲における効率を示す図である。
【図１３】損失抵抗・等価負荷抵抗の抵抗比が０．０１、出力電圧・入力電圧の昇圧比が１１〜１５の範囲における効率を示す図である。
【図１４】損失抵抗・等価負荷抵抗の抵抗比が０．０１、出力電圧・入力電圧の昇圧比が１６〜２０の範囲における効率を示す図である。
【図１５】損失抵抗・等価負荷抵抗の抵抗比が０．０１、出力電圧・入力電圧の昇圧比が２１〜２５の範囲における効率を示す図である。
【図１６】損失抵抗・等価負荷抵抗の抵抗比が０．０１、出力電圧・入力電圧の昇圧比が２６〜３０の範囲における効率を示す図である。
【図１７】損失抵抗・等価負荷抵抗の抵抗比が０．０１、出力電圧・入力電圧の昇圧比が３１〜３５の範囲における効率を示す図である。
【図１８】損失抵抗・等価負荷抵抗の抵抗比が０．００５、出力電圧・入力電圧の昇圧比が１．５〜５の範囲における効率を示す図である。
【図１９】損失抵抗・等価負荷抵抗の抵抗比が０．００５、出力電圧・入力電圧の昇圧比が６〜１０の範囲における効率を示す図である。
【図２０】損失抵抗・等価負荷抵抗の抵抗比が０．００５、出力電圧・入力電圧の昇圧比が１１〜１５の範囲における効率を示す図である。
【図２１】損失抵抗・等価負荷抵抗の抵抗比が０．００５、出力電圧・入力電圧の昇圧比が１６〜２０の範囲における効率を示す図である。
【図２２】損失抵抗・等価負荷抵抗の抵抗比が０．００５、出力電圧・入力電圧の昇圧比が２１〜２５の範囲における効率を示す図である。
【図２３】損失抵抗・等価負荷抵抗の抵抗比が０．００５、出力電圧・入力電圧の昇圧比が２６〜３０の範囲における効率を示す図である。
【図２４】損失抵抗・等価負荷抵抗の抵抗比が０．００５、出力電圧・入力電圧の昇圧比が３１〜３５の範囲における効率を示す図である。
【図２５】実施例の電力システムのブロック図である。
【図２６】図２５に示す太陽電池から得られる電圧を昇圧する縦続接続昇圧型スイッチング電源回路の回路図である。
【図２７】図８に示す回路におけるスイッチ素子Ｓ１〜スイッチ素子Ｓ３を駆動するタイミングを図１０に示すものと別のタイミングとする実施形態を示す図である。
【図２８】図８に示す回路におけるスイッチ素子Ｓ１〜スイッチ素子Ｓ３を駆動するタイミングを図１０、図２７に示すものと別のタイミングとする実施形態を示す図である。
【図２９】縦続接続のみではなく、同一構成の各段を並列接続する縦続接続昇圧型スイッチング電源回路を示す図である。
【図３０】並列接続された各段におけるスイッチ素子のオン・オフのタイミングの位相を異なるものとする例をタイミングチャートで示す図である。
【図３１】図２６に示す回路におけるスイッチ素子を駆動するタイミングを図１０、図２７、図２８に示すものと別のタイミングとする実施形態を示す図である。
【図３２】図８に示す回路におけるスイッチ素子を駆動するタイミングを図１０、図２７、図２８に示すものと別のタイミングとする実施形態を示す図である。
【図３３】複数の異なる電圧に対応する負荷を有する縦続接続昇圧型スイッチング電源回路を示す図である。
【図３４】複数の異なる電圧に対応する負荷を有する縦続接続昇圧型スイッチング電源回路を示す図である。
【図３５】背景技術の昇圧型スイッチング電源回路の基本回路を示す図である。
【発明を実施するための形態】
【００１７】
本発明の実施形態の縦続接続昇圧型スイッチング電源回路は、昇圧型スイッチング電源回路をｎ段縦続接続して構成されるものであり、入力電圧と出力電圧との電圧比に応じて、縦続接続する昇圧型スイッチング電源回路の段数を適切なものとするものである。
【００１８】
発明を実施するための形態では、インダクタの一端とスイッチ素子の一端とダイオードの一端とを接続し、インダクタの他端とスイッチ素子の他端とを入力側とし、ダイオードの他端とスイッチ素子の他端との間にコンデンサを接続し、コンデンサの両端を出力側として形成される昇圧型スイッチング電源回路を複数個有し、複数個の昇圧型スイッチング電源回路をｎ段縦続接続して得られる縦続接続昇圧型スイッチング電源回路を構成する。そして、縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電力と縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電力との比である効率（電力効率）と、縦続接続昇圧型スイッチング電源回路の最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値と出力側に接続される等価負荷抵抗の値との比と、縦続接続昇圧型スイッチング電源回路の出力側に出力される電圧の値と、縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値と、の関係から電力効率の値が最大となる整数ｎで与えられる数の昇圧型スイッチング電源回路を縦続接続するものである。
【００１９】
発明を実施するための別の形態では、上述したように電力効率の値が最大となる整数ｎで与えられる数の昇圧型スイッチング電源回路を縦続接続して構成され、そのｎ段の各々に対応するｎ個のスイッチ素子の中で（ｎ−ｊ）個のスイッチ素子は、予め定める固定時間の間オフとされ、ｊ個のスイッチ素子は、可変時間の間オフとされ、可変時間を制御して、出力電圧を制御するものである。ここで、整数ｊは０から整数ｎまでの任意の整数として設定することができる。整数ｊが０の場合には、ｎ段の昇圧型スイッチング電源回路のｎ個のスイッチ素子のすべてを、予め定める固定時間の間、オフとする制御がおこなわれる。整数ｊが整数ｎの場合には、ｎ段の昇圧型スイッチング電源回路のｎ個のスイッチ素子のすべてを、出力電圧に応じて変化する可変時間の間、オフとする制御がおこなわれる。整数ｊが１ないし（ｎ−１）の範囲の場合には、（ｎ−ｊ）個のスイッチ素子を、予め定める固定時間の間、オフとし、ｊ個のスイッチ素子を、出力電圧に応じて変化する可変時間の間、オフとする制御がおこなわれる。
【００２０】
発明を実施するためのまた別の形態では、縦続接続昇圧型スイッチング電源回路の入力電圧の値が変化する場合において、入力電圧が最も低い電圧に対する効率が最も良好となる段数を有するように、昇圧型スイッチング電源回路の縦続接続の数を予め設定しておき、入力電圧に応じて、常時オフとなるスイッチ素子の個数を変化させるものである。
【００２１】
発明を実施するための、さらに別の形態では、整数ｎとは異なる整数を整数ｉ（ｉ＜ｎ）または整数ｐ（ｐ＞ｎ）とし、予め与える、所定の効率の許容の減少量を許容減少量εとして、ｉ段縦続接続昇圧型スイッチング電源回路の電力効率ηｉまたはｐ段縦続接続昇圧型スイッチング電源回路の電力効率ηｐが、電力効率ηｎ−電力効率ηｉ＜許容減少量ε、または、電力効率ηｎ−電力効率ηｐ＜許容減少量ε、となるように縦続接続の数を設定するものである。
【００２２】
発明を実施するための、さらにまた別の形態では、縦続接続昇圧型スイッチング電源回路において、電力効率の値が最大となる昇圧型スイッチング電源回路の縦続接続の数を求めるに際して、電力効率を縦続接続の数ｎで表す関数を与える。そして、電力効率を数ｎで偏微分して電力効率が最大となる実数ｎを求め、さらに、切捨て、四捨五入、切上げ、の各演算のいずれかをおこなうことによって実数ｎを整数化して、電力効率の値が最大となる昇圧型スイッチング電源回路の縦続接続の数を求めるものである。
【００２３】
以下に具体的な実施形態について説明をする。一般的なｎ段縦続接続された昇圧型スイッチング電源回路（ｎ段縦続接続昇圧型スイッチング電源回路）について説明をするに際して、以下の順番で説明をする。まず、回路損失がある場合の１段の昇圧型スイッチング電源回路について説明をする。次に、回路損失がある場合の２段縦続接続された昇圧型スイッチング電源回路（２段縦続接続昇圧型スイッチング電源回路）について説明をする。さらに、回路損失がある場合の３段縦続接続された昇圧型スイッチング電源回路（３段縦続接続昇圧型スイッチング電源回路）について説明をする。そして、最後に、回路損失がある場合のｎ段縦続接続昇圧型スイッチング電源回路について説明をする。以下では、ｎが実数である旨を明記する以外は、ｎは正の整数を指すものである。
【００２４】
（回路損失がある場合の昇圧型スイッチング電源回路）
まず、回路損失がある場合の１段の昇圧型スイッチング電源回路について説明をする。
【００２５】
図３５に示す回路においては表現されていないが、昇圧型スイッチング電源回路で生じる損失は、スイッチ素子Ｓ１の順方向電圧降下損、スイッチ素子Ｓ１のスイッチング損、インダクタＬ１の銅損、インダクタＬ１の鉄損、ダイオードＤ１の順方向電圧降下損、ダイオードＤ１のスイッチング損、コンデンサＣ１の誘電体損が、主なるものである。このような、回路損失がある場合の昇圧型スイッチング電源回路の等価回路については、従来、あまり検討をされてこなかった。その理由は、１段の昇圧型スイッチング電源回路では、損失をどのように等価回路として置き換えようとも回路解析に大きな影響は生じなかったからである。しかしながら、縦続接続昇圧型スイッチング電源回路については、回路損失を考慮に入れなければ正確な解析は困難である。回路損失がある場合の解析に適した、１段の昇圧型スイッチング電源回路、２段縦続接続昇圧型スイッチング電源回路、３段縦続接続昇圧型スイッチング電源回路の等価回路について説明をした後に、ｎ段縦続接続昇圧型スイッチング電源回路に拡張をした等価回路について説明をする。
【００２６】
図１は回路損失がある場合の１段の昇圧型スイッチング電源回路の等価回路を示す図である。つまり、図１に示す等価回路は、損失がない場合の等価回路（図３５を参照）に対する損失がある場合の等価回路である。図１では、スイッチ素子Ｓ１の順方向電圧降下損、スイッチ素子Ｓ１のスイッチング損、インダクタＬ１１の銅損、インダクタＬ１１の鉄損、ダイオードＤ１の順方向電圧降下損、ダイオードＤ１のスイッチング損、コンデンサＣ１１の誘電体損のすべてを含む損失を損失抵抗ｒ１１として表すものである。また、負荷については、抵抗負荷のみならず、電子回路が負荷である場合にも、負荷に印加される出力電圧を負荷に流れる電流で割ることによって得られる値に対応した、抵抗値Ｒを有する等価負荷抵抗Ｒとして以下では取扱う。
【００２７】
図２は図１に示す等価回路をスイッチ素子の状態によって２つの等価回路で表す図である。図２（ａ）は、図１に示す回路のスイッチ素子Ｓ１がオン（ｏｎ）のときの等価回路である。このとき、スイッチ素子Ｓ１はオン（ｏｎ）であり導通しており、ダイオードＤ１はオフ（ｏｆｆ）であり非導通であるので図１に示す回路は、図２（ａ）に示すように、２つの分離した回路として表される。ここで、スイッチ素子Ｓ１、ダイオードＤ１は、いずれも、理想的なスイッチ素子として扱われている。
【００２８】
図２（ｂ）は、図１に示す回路のスイッチ素子Ｓ１がオフ（ｏｆｆ）のときの等価回路である。このとき、スイッチ素子Ｓ１はオフ（ｏｆｆ）であり非導通であり、ダイオードＤ１はオン（ｏｎ）であり導通であるので図１に示す回路は図２（ｂ）に示すように、ひとつの回路として表される。
【００２９】
図３は、図２（ａ）に示す等価回路と図２（ｂ）に示す等価回路をひとつの等価回路で表す過程において導入される等価回路を示す図である。図３（ａ）はスイッチ素子Ｓ１がオン（ｏｎ）のときの等価回路であり、図３（ｂ）はスイッチ素子Ｓ１がオフ（ｏｆｆ）のときの等価回路である。図３（ａ）と図３（ｂ）との違いは、理想トランスの巻線比が図３（ａ）では１：０であるのに対して、理想トランスの巻線比が図３（ｂ）では１：１である点である。
【００３０】
図４は、図３に示す等価回路を変形して図３（ａ）に示す回路と図３（ｂ）に示す回路をひとつの回路にまとめた等価回路の図である。ここで、Ｔｓはスイッチ素子Ｓ１がオン（ｏｎ）の区間とオフ（ｏｆｆ）の区間とを有する一周期の時間であり、この一周期が連続して繰り返される。Ｔｏｆｆ１はスイッチ素子Ｓ１がオフである時間である。一周期の間の状態平均を取ると、図４に示す等価回路が得られる。図４に示す一周期の間の状態平均の等価回路では、理想トランスの巻線比は１：Ｔｏｆｆ１／Ｔｓである。
【００３１】
図５は、図４に示す等価回路をさらに変形して等価負荷抵抗Ｒの側から見た等価回路を示す図である。即ち、等価負荷抵抗Ｒの側から見ると、入力電圧の値は（Ｔｓ／Ｔｏｆｆ１）×Ｅｄであり、損失の値は（Ｔｓ／Ｔｏｆｆ１）２×ｒ１１であり、インダクタＬ１１のインダクタンスの値は（Ｔｓ／Ｔｏｆｆ１）２×Ｌ１１である。この等価回路において等価負荷抵抗Ｒの側の素子である、コンデンサＣ１１のキャパシタンスの値はＣ１１、等価負荷抵抗Ｒの抵抗の値はＲであり、図１におけると同じ値である。
【００３２】
図６は、図５に示す等価回路から得られる定常状態における等価回路を示す図である。定常状態においては、インダクタＬ１１とコンデンサＣ１１とが関与しないので、出力電圧Ｅｏと入力電圧Ｅｄとの関係は、数式（１）で表される。
【００３３】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆ１）×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆ１）２×（ｒ１１／Ｒ）｝]
（１）
【００３４】
数式（１）から、等価負荷抵抗Ｒ（抵抗値はＲ）で消費される電力（負荷電力）と損失抵抗ｒ１１（抵抗値はｒ１１）で消費される電力（損失電力）とを求めると、効率η１は数式（２）で表される。
【００３５】
η１＝負荷電力／（負荷電力＋損失電力）
＝Ｒ×（負荷電流）２／｛Ｒ×（負荷電流）２＋（Ｔｓ／Ｔｏｆｆ１）２×ｒ１１×（負荷電流）２｝
＝Ｒ／｛Ｒ＋（Ｔｓ／Ｔｏｆｆ１）２×ｒ１１｝
＝１／｛１＋（Ｔｓ／Ｔｏｆｆ１）２×（ｒ１１／Ｒ）｝ （２）
【００３６】
また、数式（１）と数式（２）より、数式（３）が得られる。
【００３７】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆ１）×Ｅｄ×η１ （３）
【００３８】
つまり、損失抵抗ｒ１１の値が０である場合（効率η１が１（１００％）の場合）には、数式（３）で得られるＥｏの値は、Ｅｏ＝（Ｔｓ／Ｔｏｆｆ１）×Ｅｄとなって、数式（５１）と一致することとなる。
【００３９】
後述する本実施形態の縦続接続昇圧型スイッチング電源回路は、複数個の同一トポロジーの１段の昇圧型スイッチング電源回路を複数個縦続接続して得られるものである。ここで、同一トポロジーとは、回路素子の種類が同一で同一の接続であることをいうものである。縦続接続昇圧型スイッチング電源回路の各段は、図１に示すような、インダクタＬ１１の一端とスイッチ素子Ｓ１の一端とダイオードＤ１の一端とを接続し、インダクタＬ１１の他端とスイッチ素子Ｓ１の他端とを入力側として、ダイオードＤ１の他端とスイッチ素子Ｓ１の他端との間にコンデンサＣ１１を接続し、コンデンサＣ１１の両端を出力側として形成される昇圧型スイッチング電源回路と同一トポロジーとされている。
【００４０】
このような昇圧型スイッチング電源回路においては、損失は等価的に損失抵抗ｒ１１に置きかえられ、出力側に接続される負荷は等価的に等価負荷抵抗Ｒに置きかえられる。損失抵抗ｒ１１の値をｒ１１とし、等価負荷抵抗Ｒの値をＲとし、１周期の時間をＴｓとし、１周期毎にオン・オフ制御されるスイッチ素子Ｓ１のオフ時間をＴｏｆｆ１とすれば、（ｒ１１／Ｒ）と（Ｔｓ／Ｔｏｆｆ１）とが効率η１に関係をする。
【００４１】
そして、（ｒ１１／Ｒ）と出力電圧の値であるＥｏと入力電圧の値であるＥｄとが与えられれば、数式（１）に示す関係式から、（Ｔｓ／Ｔｏｆｆ１）の値が求まり、数式（２）に示す関係式に（ｒ１１／Ｒ）の値と（Ｔｓ／Ｔｏｆｆ１）の値とを代入して、効率η１の値を求めることができることとなる。
【００４２】
（回路損失がある場合の２段縦続接続昇圧型スイッチング電源回路）
次に、回路損失がある場合の２段縦続接続昇圧型スイッチング電源回路について説明をする。
【００４３】
図７は、図１に示す回路とトポロジーが同一の回路を２段縦続接続した回路である２段縦続接続昇圧型スイッチング電源回路を示す図である。スイッチ素子Ｓ１とスイッチ素子Ｓ２は、一周期におけるオフ（ｏｆｆ）の時間が同一の値となるように制御される。ここで、一周期をＴｓ、オフ（ｏｆｆ）の時間をＴｏｆｆ２として、スイッチ素子Ｓ１とスイッチ素子Ｓ２とが制御されるものである。入力電圧がＥｄ、出力電圧がＥｏであり、等価負荷抵抗Ｒ（抵抗値はＲ）を有する２段縦続接続昇圧型スイッチング電源回路について、効率η２を求める。効率η２を求めるに際して、まず、出力電圧Ｅｏ、電圧Ｅ１、入力電圧Ｅｄ、の関係式を以下に示すようにして求める。ここで、電圧Ｅ１は、最も入力側に近い１段目の出力電圧であり、同時に２段目の入力電圧でもある。
【００４４】
図７に示す回路の定常状態における、出力電圧Ｅｏと電圧Ｅ１の関係は数式（４）で表される。また、電圧Ｅ１と入力電圧Ｅｄとの定常状態における関係は数式（５）で表される。ここで、ｒ２１は、１段目の昇圧型スイッチング電源回路（入力側に接続される昇圧型スイッチング電源回路）の損失を抵抗に置き換えたものであり、ｒ２２は２段目の昇圧型スイッチング電源回路（出力側に接続される昇圧型スイッチング電源回路）の損失を抵抗に置き換えたものであり、Ｒ２１は１段目の昇圧型スイッチング電源回路の定常状態における等価負荷抵抗である。
【００４５】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆ２）×Ｅ１×[１／｛１＋（Ｔｓ／Ｔｏｆｆ２）２×（ｒ２２／Ｒ）｝] （４）
Ｅ１＝（Ｔｓ／Ｔｏｆｆ２）×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆ２）２×（ｒ２１／Ｒ２１）｝] （５）
【００４６】
数式（４）と数式（５）から、電圧Ｅ１を消去して、数式（６）に示すように、出力電圧Ｅｏと入力電圧Ｅｄとの関係式を得る。
【００４７】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆ２）２×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆ２）２×（ｒ２１／Ｒ２１）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆ２）２×（ｒ２２／Ｒ）｝] （６）
【００４８】
数式（６）より、回路損失がある場合の２段縦続接続昇圧型スイッチング電源回路の効率η２は数式（７）によって与えられる。
【００４９】
η２＝[１／｛１＋（Ｔｓ／Ｔｏｆｆ２）２×（ｒ２１／Ｒ２１）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆ２）２×（ｒ２２／Ｒ）｝] （７）
【００５０】
ここで、数式（７）の右辺の第１項は１段目の昇圧型スイッチング電源回路の効率η２１であり、数式（７）の右辺の第２項は２段目の昇圧型スイッチング電源回路の効率η２２である。効率η２＝η２１×η２２で表される。
【００５１】
等価負荷抵抗Ｒに供給される電力をＷＲとすると、２段目の昇圧型スイッチング電源回路における損失Ｗ２２は数式（８）で求められ、１段目の昇圧型スイッチング電源回路における損失Ｗ２１は数式（９）で求められる。
【００５２】
Ｗ２２＝ＷＲ×（１−η２２）／η２２ （８）
Ｗ２１＝ＷＲ×（１−η２１）／（η２１×η２２） （９）
【００５３】
数式（８）と数式（９）より、数式（１０）を得る。
【００５４】
Ｗ２１／Ｗ２２＝｛ＷＲ×（１−η２１）／（η２１×η２２）｝／｛ＷＲ×（１−η２２）／η２２｝＝（１−η２２）×η２１／（１−η２１） （１０）
【００５５】
ここで、数式（７）において、（ｒ２１／Ｒ２１）＝（ｒ２２／Ｒ）である場合には、１段目の昇圧型スイッチング電源回路の効率η２１と２段目の昇圧型スイッチング電源回路の効率η２２が等しいものとなる。
【００５６】
そして、数式（８）〜数式（９）が示すように、厳密には、より前段の昇圧型スイッチング電源回路の損失がより大きくなるが、η２１＝η２２≒１の場合（即ち、ｒ２２＜＜Ｒ、ｒ２１＜＜Ｒ２１で、（ｒ２１／Ｒ２１）＝（ｒ２２／Ｒ）である場合）においては、１段目の昇圧型スイッチング電源回路の損失Ｗ２１と２段目の昇圧型スイッチング電源回路の損失Ｗ２２とを略等しいものとできる。このようにして、各段における損失を略同じものとすることは、各段における発熱を略均一として熱集中を防ぐ意味から好ましい。
【００５７】
（ｒ２１／Ｒ２１）＝（ｒ２２／Ｒ）とする場合には、数式（６）から、（ｒ２１／Ｒ２１）を消去して、数式（１１）を得ることができる。ここで、Ｒ２１＝（Ｔｏｆｆ２／Ｔｓ）２×Ｒであり、ｒ２１＝（Ｔｏｆｆ２／Ｔｓ）２×ｒ２２であることは、図７に示す等価回路から明らかである。
【００５８】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆ２）２×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆ２）２×（ｒ２２／Ｒ）｝]２ （１１）
【００５９】
数式（１１）より、回路損失がある場合の２段縦続接続昇圧型スイッチング電源回路の効率η２は数式（１２）によって与えられる。
【００６０】
η２＝[１／｛１＋（Ｔｓ／Ｔｏｆｆ２）２×（ｒ２２／Ｒ）｝]２
＝１／｛１＋（Ｔｓ／Ｔｏｆｆ２）２×（ｒ２２／Ｒ）｝２ （１２）
【００６１】
要するに、本実施形態の２段縦続接続昇圧型スイッチング電源回路は、２個の昇圧型スイッチング電源回路を２段縦続接続して得られるものである。この２段縦続接続昇圧型スイッチング電源回路の１段目（前段）は、インダクタＬ２１の一端とスイッチ素子Ｓ１の一端とダイオードＤ１の一端とを接続し、インダクタＬ２１の他端とスイッチ素子Ｓ１の他端とを入力側とする。そして、ダイオードＤ１の他端とスイッチ素子Ｓ１の他端との間にコンデンサＣ２１を接続し、コンデンサＣ２１の両端を出力側として形成されるものである。また、損失は等価的に損失抵抗ｒ２１に置きかえられる。
【００６２】
また、この２段縦続接続昇圧型スイッチング電源回路の２段目（後段）は、インダクタＬ２２の一端とスイッチ素子Ｓ２の一端とダイオードＤ２の一端とを接続し、インダクタＬ２２の他端とスイッチ素子Ｓ２の他端とを入力側とする。そして、ダイオードＤ２の他端とスイッチ素子Ｓ２の他端との間にコンデンサＣ２２を接続し、コンデンサＣ２２の両端を出力側として形成されるものである。そして、損失は等価的に損失抵抗ｒ２２に置きかえられ、出力側に接続される負荷は等価的に等価負荷抵抗Ｒに置きかえられる。
【００６３】
損失抵抗ｒ２２の値をｒ２２とし、等価負荷抵抗Ｒの値をＲとし、１周期の時間をＴｓとし、１周期毎にオン・オフ制御されるスイッチ素子Ｓ１、スイッチ素子Ｓ２のオフ時間をＴｏｆｆ２とすれば、（ｒ２２／Ｒ）と（Ｔｓ／Ｔｏｆｆ２）とが効率η２に関係をする。ここで、１段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗Ｒ２１の値をＲ２１とし、１段目の昇圧型スイッチング電源回路の損失に応じた損失抵抗ｒ２１の値をｒ２１とする。各段の効率が等しいとすると、（ｒ２２／Ｒ）＝（ｒ２１／Ｒ２１）の関係が成立する。
【００６４】
そして、（ｒ２２／Ｒ）と出力電圧の値であるＥｏと入力電圧の値であるＥｄとが与えられれば、数式（１１）に示す関係式から、（Ｔｓ／Ｔｏｆｆ２）の値が求まり、数式（１２）に示す関係式に（ｒ２２／Ｒ）の値と（Ｔｓ／Ｔｏｆｆ２）の値とを代入して効率η２の値を求めることができる。
【００６５】
（回路損失がある場合の３段縦続接続昇圧型スイッチング電源回路）
さらに、回路損失がある場合の３段縦続接続昇圧型スイッチング電源回路について説明をする。
【００６６】
図８は、図１に示す回路とトポロジーが同一の回路を３段縦続接続した回路を示す図である。スイッチ素子Ｓ１とスイッチ素子Ｓ２とスイッチ素子Ｓ３は、一周期におけるオフ（ｏｆｆ）の時間が同一の値となるように制御される。ここで、一周期をＴｓ、オフ（ｏｆｆ）の時間をＴｏｆｆ３として制御されるものとして、入力電圧の値としてＥｄ、入力電圧の値としてＥｏを有する回路について、効率η３を求める。効率η３を求めるに際して、出力電圧Ｅｏ、電圧Ｅ１、電圧Ｅ２、入力電圧Ｅｄ、の関係式を以下に示すようにしてまず求める。
【００６７】
図８に示す回路の定常状態における、出力電圧Ｅｏと電圧Ｅ２の関係は、数式（１３）で表される。また、電圧Ｅ２と電圧Ｅ１との定常状態における関係は数式（１４）で表される。また、電圧Ｅ１と入力電圧Ｅｄとの定常状態における関係は数式（１５）で表される。ここで、ｒ３１は１段目の昇圧型スイッチング電源回路（入力側に接続される昇圧型スイッチング電源回路）の損失を抵抗に置き換えたものであり、ｒ３２は２段目の昇圧型スイッチング電源回路（中間に接続される昇圧型スイッチング電源回路）の損失を抵抗に置き換えたものであり、ｒ３３は３段目の昇圧型スイッチング電源回路（出力側に接続される昇圧型スイッチング電源回路）の損失を抵抗に置き換えたものであり、Ｒ３１は１段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗であり、Ｒ３２は２段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗である。
【００６８】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆ３）×Ｅ２×[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）２×（ｒ３３／Ｒ）｝] （１３）
Ｅ２＝（Ｔｓ／Ｔｏｆｆ３）×Ｅ１×[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）２×（ｒ３２／Ｒ３２）｝] （１４）
Ｅ１＝（Ｔｓ／Ｔｏｆｆ３）×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）２×（ｒ３１／Ｒ３１）｝] （１５）
【００６９】
数式（１３）〜数式（１５）から、電圧Ｅ１、電圧Ｅ２を消去して、数式（１６）に示す、出力電圧Ｅｏと入力電圧Ｅｄとの関係式を得る。
【００７０】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆ３）３×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）３×（ｒ３１／Ｒ３１）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）３×（ｒ３２／Ｒ３２）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）３×（ｒ３３／Ｒ）｝] （１６）
【００７１】
数式（１６）より、回路損失がある場合の３段縦続接続昇圧型スイッチング電源回路の効率η３は数式（１７）によって与えられる。
【００７２】
η３＝[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）３×（ｒ３１／Ｒ３１）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）２×（ｒ３２／Ｒ３２）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）２×（ｒ３３／Ｒ）｝] （１７）
【００７３】
ここで、数式（１７）の右辺の第１項は１段目の昇圧型スイッチング電源回路の効率η３１であり、数式（１７）の右辺の第２項は２段目の昇圧型スイッチング電源回路の効率η３２であり、数式（１７）の右辺の第３項は３段目の昇圧型スイッチング電源回路の効率η３３である。効率η３＝η３１×η３２×η３３で表される。
【００７４】
等価負荷抵抗Ｒに供給される電力をＷＲとすると、３段目の昇圧型スイッチング電源回路における損失Ｗ３３は数式（１８）で求められ、２段目の昇圧型スイッチング電源回路における損失Ｗ３２は数式（１９）で求められ、１段目の昇圧型スイッチング電源回路における損失Ｗ３１は数式（２０）で求められる。
【００７５】
Ｗ３３＝ＷＲ×（１−η３３）／η３３ （１８）
Ｗ３２＝ＷＲ×（１−η３２）／（η３２×η３３） （１９）
Ｗ３１＝ＷＲ×（１−η３１）／（η３１×η３２×η３３） （２０）
【００７６】
数式（１８）〜数式（２０）より、数式（２１）〜数式（２３）を得る。
Ｗ３３／ＷＲ＝（１−η３３）／η３３ （２１）
Ｗ３２／Ｗ３３＝（１−η３２）／｛（１−η３３）×η３２｝ （２２）
Ｗ３１／Ｗ３２＝（１−η３１）／｛（１−η３２）×η３１｝ （２３）
【００７７】
ここで、１段目の昇圧型スイッチング電源回路の効率η３１と２段目の昇圧型スイッチング電源回路の効率η３２と３段目の昇圧型スイッチング電源回路の効率η３３が等しい場合には、数式（１７）において、（ｒ３１／Ｒ３１）＝（ｒ３２／Ｒ３２）＝（ｒ３３／Ｒ）と置くことができる。
【００７８】
そして、数式（１８）〜数式（２０）が示すように、厳密には、より前段の昇圧型スイッチング電源回路の損失がより大きくなるが、η３１＝η３２＝η３３≒１の場合（即ち、ｒ３３＜＜Ｒ、ｒ３２＜＜Ｒ３２、ｒ３１＜＜Ｒ３１の場合）においては、１段目の昇圧型スイッチング電源回路の損失Ｗ３１と２段目の昇圧型スイッチング電源回路の損失Ｗ３２と、３段目の昇圧型スイッチング電源回路の損失Ｗ３３と、を略等しいものとできる。このようにして、各段における損失を略同じものすることは、各段の発熱を略均一として熱集中を防ぐ意味からも好ましい。
【００７９】
（ｒ３１／Ｒ３１）＝（ｒ３２／Ｒ３２）＝（ｒ３３／Ｒ）とする場合には、数式（１６）から、（ｒ３１／Ｒ３１）、（ｒ３２／Ｒ３２）を消去して、数式（２４）を得ることができる。ここで、Ｒ３２＝（Ｔｏｆｆ３／Ｔｓ）２×Ｒであり、Ｒ３１＝（Ｔｏｆｆ３／Ｔｓ）２×Ｒ３２であり、ｒ３２＝（Ｔｏｆｆ３／Ｔｓ）２×ｒ３３であり、ｒ３１＝（Ｔｏｆｆ３／Ｔｓ）２×ｒ３２であることは、２段縦続接続昇圧型スイッチング電源回路におけると同様に明らかである。
【００８０】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆ３）３×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）２×（ｒ３３／Ｒ）｝]３ （２４）
【００８１】
数式（２４）より、回路損失がある場合の３段縦続接続昇圧型スイッチング電源回路の効率η３は数式（２５）によって与えられる。
【００８２】
η３＝[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）２×（ｒ３３／Ｒ）｝]３
＝１／｛１＋（Ｔｓ／Ｔｏｆｆ３）２×（ｒ３３／Ｒ）｝３ （２５）
【００８３】
要するに、本実施形態の３段縦続接続昇圧型スイッチング電源回路は、３個の昇圧型スイッチング電源回路を、３段縦続接続して得られるものである。この３段縦続接続昇圧型スイッチング電源回路の１段目（前段）は、インダクタＬ３１の一端とスイッチ素子Ｓ１の一端とダイオードＤ１の一端とを接続し、インダクタＬ３１の他端とスイッチ素子Ｓ１の他端とを入力側とする。そして、ダイオードＤ１の他端とスイッチ素子Ｓ１の他端との間にコンデンサＣ３１を接続し、コンデンサＣ３１の両端を出力側として形成されるものである。また、損失は等価的に損失抵抗ｒ３１に置きかえられる。
【００８４】
また、この３段縦続接続昇圧型スイッチング電源回路の２段目（中段）は、インダクタＬ３２の一端とスイッチ素子Ｓ２の一端とダイオードＤ２の一端とを接続し、インダクタＬ３２の他端とスイッチ素子Ｓ２の他端とを入力側とする。そして、ダイオードＤ２の他端とスイッチ素子Ｓ２の他端との間にコンデンサＣ３２を接続し、コンデンサＣ３２の両端を出力側として形成されるものである。そして、損失は等価的に損失抵抗ｒ３２に置きかえられ、出力側に接続される負荷は等価的に等価負荷抵抗Ｒ３２に置きかえられる。そして、昇圧型スイッチング電源回路の２段目（中段）の入力側は昇圧型スイッチング電源回路の１段目（前段）の出力側に接続され、昇圧型スイッチング電源回路の２段目（中段）の出力側は昇圧型スイッチング電源回路の３段目（中段）の入力側に接続される。
【００８５】
また、この３段縦続接続昇圧型スイッチング電源回路の３段目（後段）は、インダクタＬ３３の一端とスイッチ素子Ｓ３の一端とダイオードＤ３の一端とを接続し、インダクタＬ３３の他端とスイッチ素子Ｓ３の他端とを入力側とする。そして、ダイオードＤ３の他端とスイッチ素子Ｓ３の他端との間にコンデンサＣ３３を接続し、コンデンサＣ３３の両端を出力側として形成されるものである。そして、損失は等価的に損失抵抗ｒ３３に置きかえられ、出力側に接続される負荷は等価負荷抵抗Ｒである。そして、昇圧型スイッチング電源回路の３段目の入力側は昇圧型スイッチング電源回路の２段目（中段）の出力側に接続される。
【００８６】
損失抵抗ｒ３３の値をｒ３３とし、等価負荷抵抗Ｒの値をＲとし、１周期の時間をＴｓとし、１周期毎にオン・オフ制御されるスイッチ素子Ｓ１、スイッチ素子Ｓ２、スイッチ素子Ｓ３のオフ時間をＴｏｆｆ３とすれば、（ｒ３３／Ｒ）と（Ｔｓ／Ｔｏｆｆ３）とが効率η３に関係をする。ここで、１段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗Ｒ３１の値をＲ３１、２段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗Ｒ３２の値をＲ３２、１段目の昇圧型スイッチング電源回路の損失に応じた損失抵抗ｒ３１の値をｒ３１、２段目の昇圧型スイッチング電源回路の損失に応じた損失抵抗ｒ３２の値をｒ３２とする。この場合に各段における効率が等しい場合には、（ｒ３３／Ｒ）＝（ｒ３１／Ｒ３１）＝（ｒ３２／Ｒ３２）が成立する。
【００８７】
そして、（ｒ３３／Ｒ）と出力電圧の値であるＥｏと入力電圧の値であるＥｄとが与えられれば、数式（２４）に示す関係式から、（Ｔｓ／Ｔｏｆｆ３）の値が求まり、数式（２５）に示す関係式に（ｒ３３／Ｒ）の値と（Ｔｓ／Ｔｏｆｆ３）の値とを代入して効率η３の値を求めることができる。
【００８８】
（回路損失がある場合のｎ段縦続接続昇圧型スイッチング電源回路）
上述した、２段縦続接続昇圧型スイッチング電源回路および３段縦続接続昇圧型スイッチング電源回路の解析手法を一般的なｎ段縦続接続昇圧型スイッチング電源回路に拡張する。図９は、ｎ段縦続接続昇圧型スイッチング電源回路を示す図である。図９では、２段目から（ｎ−１）段目までの昇圧型スイッチング電源回路については、記載が省略されている。
【００８９】
数式（１６）をｎ段に拡張した場合について数式（２６）を得、数式（１７）をｎ段に拡張した場合について数式（２７）を得ることができる。
【００９０】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆｎ）ｎ×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎ１／Ｒｎ１）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎ２／Ｒｎ２）｝]・・・・×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｍ／Ｒｎｍ）｝]・・・・・×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ−１／Ｒｎｎ−１）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝] （２６）
ηｎ＝[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎ１／Ｒｎ１）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎ２／Ｒｎ２）｝]・・・・×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｍ／Ｒｎｍ）｝]・・・・・×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ−１／Ｒｎｎ−１）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝] （２７）
【００９１】
数式（２６）、数式（２７）を整理して、出力電圧Ｅｏ、効率ηｎは各々、数式（２８）、数式（２９）によって与えられる。
【００９２】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆｎ）ｎ×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝]ｎ （２８）
ηｎ＝[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝]ｎ
＝１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝ｎ （２９）
【００９３】
要するに、本実施形態のｎ段縦続接続昇圧型スイッチング電源回路は、ｎ個の昇圧型スイッチング電源回路を、ｎ段縦続接続して得られるものである。このｎ段縦続接続昇圧型スイッチング電源回路の入力側の１段目（最前段の昇圧型スイッチング電源回路）は、インダクタＬｎ１の一端とスイッチ素子Ｓ１の一端とダイオードＤ１の一端とを接続し、インダクタＬｎ１の他端とスイッチ素子Ｓ１の他端とを入力側とする。そして、ダイオードＤ１の他端とスイッチ素子Ｓ１の他端との間にコンデンサＣｎ１（最前段のコンデンサ）を接続し、コンデンサＣｎ１の両端を出力側として形成されるものである。また、損失は等価的に損失抵抗ｒｎ１に置きかえられる。
【００９４】
また、このｎ段縦続接続昇圧型スイッチング電源回路の２段目は、インダクタＬｎ２（図示せず）の一端とスイッチ素子Ｓ２の一端とダイオードＤ２の一端とを接続し、インダクタＬｎ２の他端とスイッチ素子Ｓ２の他端とを入力側とする。そして、ダイオードＤ２の他端とスイッチ素子Ｓ２の他端との間にコンデンサＣｎ２（図示せず）を接続し、コンデンサＣｎ２の両端を出力側として形成されるものである。そして、損失は等価的に損失抵抗ｒｎ２（図示せず）に置きかえられ、出力側に接続される負荷は等価的に等価負荷抵抗Ｒｎ２（図示せず）に置きかえられる。そして、昇圧型スイッチング電源回路の２段目の入力側は昇圧型スイッチング電源回路の１段目の出力側に接続され、昇圧型スイッチング電源回路の２段目の出力側は昇圧型スイッチング電源回路の３段目の入力側に接続される。同様にして、各昇圧型スイッチング電源回路の入力側は一段前段の昇圧型スイッチング電源回路の出力側に接続され、各昇圧型スイッチング電源回路の出力側は一段後段の入力側に接続されて、連鎖状に縦続接続される。
【００９５】
また、このｎ段縦続接続昇圧型スイッチング電源回路のｎ段目は、インダクタＬｎｎの一端とスイッチ素子Ｓｎの一端とダイオードＤｎの一端とを接続し、インダクタＬｎｎの他端とスイッチ素子Ｓｎの他端とを入力側とする。そして、ダイオードＤｎの他端とスイッチ素子Ｓｎの他端との間にコンデンサＣｎｎを接続し、コンデンサＣｎｎの両端を出力側として形成されるものである。そして、損失は等価的に損失抵抗ｒｎｎに置きかえられる。そして、ｎ段目の昇圧型スイッチング電源回路の入力側は（ｎ−１）段目の昇圧型スイッチング電源回路の出力側に接続され、ｎ段目の昇圧型スイッチング電源回路の出力側は等価負荷抵抗Ｒに接続される。
【００９６】
ｎ番目の昇圧型スイッチング電源回路の損失抵抗ｒｎｎ（損失に対応する抵抗）の値をｒｎｎとし、等価負荷抵抗Ｒの値をＲとし、１周期の時間をＴｓとし、１周期毎にオン・オフ制御されるスイッチ素子Ｓ１、スイッチ素子Ｓ２・・・・スイッチ素子Ｓｎのオフ時間をＴｏｆｆｎとすれば、（ｒｎｎ／Ｒ）と（Ｔｓ／Ｔｏｆｆｎ）とが効率ηｎに関係をする。ここで、１段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗Ｒｎ１の値をＲｎ１、２段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗Ｒｎ２の値をＲｎ２、・・・・（ｎ−１）段目の昇圧型スイッチング電源回路の等価負荷抵抗Ｒ（ｎ−１）１の値をＲ（ｎ−１）１、とし、・・・・、ｎ段目の昇圧型スイッチング電源回路の等価負荷抵抗Ｒの値をＲとする。また、１段目からｎ段目までの各々の昇圧型スイッチング電源回路の損失に応じた抵抗の値をｒｎ１、ｒｎ２、・・・・ｒ（ｎ−１）１、ｒｎ１とする。この場合に、各段の効率が等しいものであるとすると、（ｒｎｎ／Ｒ）＝（ｒｎ１／Ｒｎ１）＝・・・・・・＝（ｒ（ｎ−１）１／Ｒ（ｎ−１）１）が成立する。
【００９７】
この場合には、（ｒｎｎ／Ｒ）と出力電圧の値であるＥｏと入力電圧の値であるＥｄとが与えられれば、数式（２８）に示す関係式から、（Ｔｓ／Ｔｏｆｆｎ）の値が求まり、数式（２９）に示す関係式に（ｒｎｎ／Ｒ）の値と（Ｔｓ／Ｔｏｆｆｎ）の値とを代入して効率ηｎの値を求めることができる。または、数式（２８）と数式（２９）より、（Ｔｓ／Ｔｏｆｆｎ）を含まない数式を求め、直接に、出力電圧Ｅｏ、入力電圧Ｅｄ、（ｒｎｎ／Ｒ）の各値を代入して効率ηｎの値を求めることができる。
【００９８】
（昇圧型スイッチング電源回路の縦続接続の段数ｎとオフ時間Ｔｏｆｆｎの関係）
図１０は、１段の昇圧型スイッチング電源回路ないし３段縦続接続昇圧型スイッチング電源回路について、それらの各々における入力電圧Ｅｄの値を同一として、各々から同一の出力電圧Ｅｏを得る場合における、１段の昇圧型スイッチング電源回路のオフ時間Ｔｏｆｆ１、２段縦続接続昇圧型スイッチング電源回路のオフ時間Ｔｏｆｆ２、３段縦続接続昇圧型スイッチング電源回路のオフ時間Ｔｏｆｆ３が、どのような関係となるかを模式的に示す図である。
【００９９】
ここで、説明を簡単にするために、効率η１、効率η２、効率η３の各々が１である場合（ｒ１１＝０、ｒ２２＝０、ｒ３３＝０である損失がない場合）についてまず説明をする。この場合には、Ｔｏｆｆ１は数式（３０）、Ｔｏｆｆ２は数式（３１）、Ｔｏｆｆ３は数式（３２）で表せる。また、ｎ段縦続接続昇圧型スイッチング電源回路については、効率ηｎが１である場合には数式（３３）で表される。
【０１００】
Ｔｏｆｆ１＝Ｔｓ×（Ｅｄ／Ｅｏ） （３０）
Ｔｏｆｆ２＝Ｔｓ×（Ｅｄ／Ｅｏ）１／２ （３１）
Ｔｏｆｆ３＝Ｔｓ×（Ｅｄ／Ｅｏ）１／３ （３２）
Ｔｏｆｆｎ＝Ｔｓ×（Ｅｄ／Ｅｏ）１／ｎ （３３）
【０１０１】
図１、図７、図８、図９に示す昇圧型スイッチング電源回路では、Ｅｄ／Ｅｏ＜１であるので、数式（３０）〜数式（３３）より、Ｔｏｆｆ１＜Ｔｏｆｆ２＜Ｔｏｆｆ３の関係が成立する。また、ｎ段縦続接続昇圧型スイッチング電源回路におけるスイッチ素子がオフ（ｏｆｆ）となる時間の一般的関係は、Ｔｏｆｆ１＜Ｔｏｆｆ２＜Ｔｏｆｆ３・・・・・＜Ｔｏｆｆｎ（ただし、Ｔｏｆｆｎはｎが４以上に対応するオフ時間）が成立する。なお、ｒ１１≠０、ｒ２２≠０、ｒ３３≠０である場合（損失が有る場合）にも、各段の効率が等しい場合には、Ｔｏｆｆ１＜Ｔｏｆｆ２＜Ｔｏｆｆ３の関係が成立する。そして、ｒ１１≠０、ｒ２２≠０、ｒ３３≠０・・・・・ｒｎｎ≠０である場合にも、Ｔｏｆｆ１＜Ｔｏｆｆ２＜Ｔｏｆｆ３・・・・・＜Ｔｏｆｆｎの一般的関係が成立する。
【０１０２】
（昇圧型スイッチング電源回路の縦続接続の段数ｎと効率ηｎの関係）
ｎ段縦続接続昇圧型スイッチング電源回路の効率ηｎは、数式（２９）に示すように、Ｔｓ／Ｔｏｆｆｎ（周期・オフ時間の時間比）とｒｎｎ／Ｒ（最終段の昇圧型スイッチング電源回路の損失抵抗・等価負荷抵抗の抵抗比）との関数として表される。ここで、数式（２８）に示すように、Ｔｓ／Ｔｏｆｆｎは、Ｅｏ／Ｅｄ（出力電圧・入力電圧の昇圧比）とｒｎｎ／Ｒとの関数として表されるので、結局、ｎ段縦続接続昇圧型スイッチング電源回路の効率ηｎは、Ｅｏ／Ｅｄとｒｎｎ／Ｒの関数として表されることとなる。
【０１０３】
要するに、ｎ段縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電力と入力側に入力される入力電力との比を（電力）効率ηｎとし、縦続接続の数をｎとして、効率ηｎを最大にする整数ｎは以下のようにして求められる。
【０１０４】
ｎ段縦続接続昇圧型スイッチング電源回路の最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値をｒｎｎとし、ｎ段縦続接続昇圧型スイッチング電源回路の出力側に接続される等価負荷抵抗の値をＲとし、ｎ段縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値をＥｏとし、ｎ段縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値をＥｄとする。この場合に、上述した数式（２８）を満たし、上述した数式（２９）で表される電力効率ηｎの値が最大となる整数ｎで与えられる数が効率を最大とする縦続接続の数である。よって、昇圧型スイッチング電源回路をｎ段縦続接続して得られる縦続接続昇圧型スイッチング電源回路が最も効率が良いこととなる。
【０１０５】
上述した数式（２８）を満たし、上述した数式（２９）で表される電力効率ηｎの値が最大となる整数ｎで与えられる数を求める、２元連立方程式の解法の過程を以下に示す。各数式の標記を簡略化するために、Ｍ＝Ｅｏ／Ｅｄと置き、ｋｎ＝Ｔｓ／Ｔｏｆｆｎと置き、ｂ＝ｒｎｎ／Ｒと置く。このようにして、数式（２８）から数式（３４）を得る。
【０１０６】
Ｍ＝ｋｎｎ｛１／（１＋ｋｎ２×ｂ）｝ｎ＝｛ｋｎ／（１＋ｋｎ２×ｂ）｝ｎ（３４）
【０１０７】
数式（３４）は、ｋｎについての２次方程式であるので、２次方程式の根の公式より、数式（３５）を得ることができる。
【０１０８】
ｋｎ＝｛１±（１−４×ｂ×Ｍ２／ｎ）１／２｝／（２×ｂ×Ｍ１／ｎ） （３５）
【０１０９】
ここで、数式（３５）の意味を検討する。数式（３５）は、数式（３６）と数式（３７）の２式から成立している。
【０１１０】
ｋｎ＝｛１−（１−４×ｂ×Ｍ２／ｎ）１／２｝／（２×ｂ×Ｍ１／ｎ） （３６）
ｋｎ＝｛１＋（１−４×ｂ×Ｍ２／ｎ）１／２｝／（２×ｂ×Ｍ１／ｎ） （３７）
【０１１１】
まず、数式（３６）について検討をする。ｂ＝ｒｎｎ／Ｒが０に近づく極限値（ｂ−＞０）、即ち、損失がなく効率が１となる場合における、ｋｎ＝Ｔｓ／Ｔｏｆｆｎは、数式（３８）で表される。
【０１１２】
ｋｎ＝Ｍ１／ｎ （ｂ−＞０）
＝Ｔｓ／Ｔｏｆｆｎ＝（Ｅｏ／Ｅｄ）１／ｎ （３８）
【０１１３】
また、数式（３３）で示される、損失がなく効率が１となる場合における、関係式を変形すると、数式（３９）が得られる。
【０１１４】
Ｔｓ／Ｔｏｆｆｎ＝（Ｅｏ／Ｅｄ）１／ｎ （３９）
【０１１５】
つまり、数式（３８）と数式（３９）とは一致することから、数式（３６）に示す、ｋｎ＝｛１−（１−４×ｂ×Ｍ２／ｎ）１／２｝／（２×ｂ×Ｍ１／ｎ）は、物理現象と合致する有意な解であることが確認される。
【０１１６】
一方、数式（３７）の場合について検討をする。ｂ＝ｒｎｎ／Ｒが０に近づく極限値は、数式（４０）で表される
【０１１７】
ｋｎ＝∞ （ｂ−＞０） （４０）
【０１１８】
つまり、数式（４０）と数式（３９）とは一致せず、数式（３７）に示す、ｋｎ＝｛１＋（１−４×ｂ×Ｍ２／ｎ）１／２｝／（２×ｂ×Ｍ１／ｎ）は、物理現象と合致する有意な解ではないことが確認される。
【０１１９】
数式（３６）で得られた、ｋｎを数式（２９）に代入して、Ｔｓ／Ｔｏｆｆｎを消去して、数式（４１）を得ることができる。そして、再び、演算の簡単化のために導入した、ＭをＥｏ／Ｅｄに戻し、ｂをｒｎｎ／Ｒに戻して、数式（４１）、数式（４２）を得ることができる。
【０１２０】
ηｎ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝ｎ
＝１／｛１＋（ｋｎ）２×ｂ｝ｎ
＝１／〈１＋［｛１−（１−４×ｂ×Ｍ２／ｎ）１／２｝／（２×ｂ×Ｍ１／ｎ）］２×ｂ〉ｎ （４１）
ηｎ＝１／《１＋〈［１−{１−４×（ｒｎｎ／Ｒ）×（Ｅｏ／Ｅｄ）２／ｎ｝１／２］／｛２×（ｒｎｎ／Ｒ）×（Ｅｏ／Ｅｄ）１／ｎ｝〉２×（ｒｎｎ／Ｒ）》ｎ（４２）
【０１２１】
（計算例）
図１１〜図２４は、Ｅｏ／Ｅｄとｒｎｎ／Ｒとを媒介変数として、昇圧型スイッチング電源回路の縦続接続の段数ｎに対する効率ηｎの関係を示すグラフである。即ち、横軸は縦続接続の段数ｎの値、縦軸は段数ｎの縦続接続された昇圧型スイッチング電源回路の全体の効率である。この各グラフは、数式（２８）および数式（２９）、または、数式（４２）から計算によって求められたものである。
【０１２２】
図１１〜図１７は、ｒｎｎ／Ｒ＝０．０１、Ｅｏ／Ｅｄが１．５〜３５の範囲における効率を、昇圧型スイッチング電源回路の縦続接続の段数を１〜１０の間で変化させて計算した結果を示すものである。また、図１８〜図２４は、ｒｎｎ／Ｒ＝０．００５、Ｅｏ／Ｅｄが１．５〜３５の範囲における効率を、昇圧型スイッチング電源回路の縦続接続の段数を１〜１０の間で変化させて計算した結果を示すものである。
【０１２３】
図１１は、ｒｎｎ／Ｒ＝０．０１、Ｅｏ／Ｅｄが１．５〜５の範囲における効率を示す図である。図１２は、ｒｎｎ／Ｒ＝０．０１、Ｅｏ／Ｅｄが６〜１０の範囲における効率を示す図である。図１３は、ｒｎｎ／Ｒ＝０．０１、Ｅｏ／Ｅｄが１１〜１５の範囲における効率を示す図である。
【０１２４】
図１４は、ｒｎｎ／Ｒ＝０．０１、Ｅｏ／Ｅｄが１６〜２０の範囲における効率を示す図である。図１５は、ｒｎｎ／Ｒ＝０．０１、Ｅｏ／Ｅｄが２１〜２５の範囲における効率を示す図である。図１６は、ｒｎｎ／Ｒ＝０．０１、Ｅｏ／Ｅｄが２６〜３０の範囲における効率を示す図である。図１７は、ｒｎｎ／Ｒ＝０．０１、Ｅｏ／Ｅｄが３１〜３５の範囲における効率を示す図である。
【０１２５】
図１８は、ｒｎｎ／Ｒ＝０．００５、Ｅｏ／Ｅｄが１．５〜５の範囲における効率を示す図である。図１９は、ｒｎｎ／Ｒ＝０．００５、Ｅｏ／Ｅｄが６〜１０の範囲における効率を示す図である。図２０は、ｒｎｎ／Ｒ＝０．００５、Ｅｏ／Ｅｄが１１〜１５の範囲における効率を示す図である。図２１は、ｒｎｎ／Ｒ＝０．００５、Ｅｏ／Ｅｄが１６〜２０の範囲における効率を示す図である。図２２は、ｒｎｎ／Ｒ＝０．００５、Ｅｏ／Ｅｄが２１〜２５の範囲における効率を示す図である。図２３は、ｒｎｎ／Ｒ＝０．００５、Ｅｏ／Ｅｄが２６〜３０の範囲における効率を示す図である。図２４は、ｒｎｎ／Ｒ＝０．００５、Ｅｏ／Ｅｄが３１〜３５の範囲における効率を示す図である。
【０１２６】
図１１〜図２４の各横軸の縦続接続の段数ｎの値（Ｎｕｍｂｅｒ ｏｆ ｃｏｎｖｅｒｔｅｒｓ ｎ）の１、２・・・１０は、縦続接続された昇圧型スイッチング電源回路の数を示す。Ｅｏ／Ｅｄが１．５〜３５の範囲で変化した場合に、任意の段数ｎにおいて、縦軸に示す効率η（Ｅｆｆｉｃｉｅｎｃｙ）の値は、昇圧比Ｅｏ／Ｅｄの値が小さい程大きくなることが見て取れる。なお、一般的に、昇圧型スイッチング電源回路では、入力電圧Ｅｄは制約の下に得られる所定範囲内の電圧値を有する電圧であり、出力電圧Ｅｏは所望の電圧とされている。つまり、昇圧型スイッチング電源回路は、所望の昇圧比Ｅｏ／Ｅｄを得て、所望の出力電圧を得ることを目的とするものである。
【０１２７】
抵抗比ｒｎｎ／Ｒ＝０．０１の場合には、図１１〜図１７から以下の結果が見て取れる。昇圧比Ｅｏ／Ｅｄの値が１．５、２の場合には段数ｎ＝１で効率が最大となる（図１１を参照）。昇圧比Ｅｏ／Ｅｄの値が３の場合には段数ｎ＝２で効率が最大となる（図１１を参照）。昇圧比Ｅｏ／Ｅｄの値が４、５の場合には段数ｎ＝３で効率が最大となる（図１１を参照）。昇圧比Ｅｏ／Ｅｄの値が６〜９の場合には段数ｎ＝４で効率が最大となる（図１２を参照）。昇圧比Ｅｏ／Ｅｄの値が１０〜１５の場合には段数ｎ＝５で効率が最大となる（図１２、図１３を参照）。昇圧比Ｅｏ／Ｅｄの値が１６〜２２の場合には段数ｎ＝６で効率が最大となる（図１４、図１５を参照）。昇圧比Ｅｏ／Ｅｄの値が２３〜３５の場合には段数ｎ＝７で効率が最大となる（図１５、図１６、図１７を参照）。
【０１２８】
抵抗比ｒｎｎ／Ｒ＝０．００５の場合には、図１８〜図２４から以下の結果が見て取れる。昇圧比Ｅｏ／Ｅｄの値が１．５の場合には段数ｎ＝１で効率が最大となる（図１８を参照）。昇圧比Ｅｏ／Ｅｄの値が２の場合には段数ｎ＝２で効率が最大となる（図１８を参照）。昇圧比Ｅｏ／Ｅｄの値が３、〜５の場合には段数ｎ＝３で効率が最大となる（図１８を参照）。昇圧比Ｅｏ／Ｅｄの値が６〜９の場合には段数ｎ＝４で効率が最大となる（図１９を参照）。昇圧比Ｅｏ／Ｅｄの値が１０〜１５の場合には段数ｎ＝５で効率が最大となる（図１９、図２０を参照）。昇圧比Ｅｏ／Ｅｄの値が１６〜２３の場合には段数ｎ＝６で効率が最大となる（図２１、図２２を参照）。昇圧比Ｅｏ／Ｅｄの値が２４〜３５の場合には段数ｎ＝７で効率が最大となる（図２２、図２３、図２４を参照）。
【０１２９】
図１１を参照して、いくつかの具体例を引用して説明をする。抵抗比ｒｎｎ／Ｒ＝０．０１の場合には、以下の効率が見て取れる。昇圧比Ｅｏ／Ｅｄの値が１．５の場合の効率最大値は、ｎ＝１で生じ、その値は、略９８％（計算値では９７．７％、ただし有効数字を３桁とする場合、有効数字は以下同様）である。昇圧比Ｅｏ／Ｅｄの値が２の場合の効率最大値は、ｎ＝１で生じ、その値は、略９６％（計算値では９５．８％）である。昇圧比Ｅｏ／Ｅｄの値が３の場合の効率最大値は、ｎ＝２で生じ、その値は、略９４％（計算値では９３．９％）である。昇圧比Ｅｏ／Ｅｄの値が４の場合の効率最大値は、ｎ＝３で生じ、その値は、略９２％（計算値では９２．４％）である。昇圧比Ｅｏ／Ｅｄの値が５の場合の効率最大値は、ｎ＝３で生じ、その値は、略９１％（計算値では９１．２％）である。
【０１３０】
図１２を参照して、いくつかの具体例を引用して説明をする。抵抗比ｒｎｎ／Ｒ＝０．０１の場合の以下の効率が見て取れる。昇圧比Ｅｏ／Ｅｄの値が６の場合の効率最大値は、ｎ＝４で生じ、その値は、略９０％（計算値では９０．３％）である。昇圧比Ｅｏ／Ｅｄの値が７の場合の効率最大値は、ｎ＝４で生じ、その値は、略９０％（計算値では８９．６％）である。昇圧比Ｅｏ／Ｅｄの値が８の場合の効率最大値は、ｎ＝４で生じ、その値は、略８９％（計算値では８８．８％）である。昇圧比Ｅｏ／Ｅｄの値が９の場合の効率最大値は、ｎ＝５で生じ、その値は、略８８％（計算値では８８．２％）である。昇圧比Ｅｏ／Ｅｄの値が１０の場合の効率最大値は、ｎ＝５で生じ、その値は、略８８％（計算値では８７．８％）である。以下、同様にして図１３〜図１７から、昇圧比Ｅｏ／Ｅｄの値が１０〜３５の各々についての効率最大値が読み取れる。
【０１３１】
図１８〜図２１を参照して、いくつかの具体例を引用して説明をする。抵抗比ｒｎｎ／Ｒ＝０．００５の場合の以下の効率が見て取れる。昇圧比Ｅｏ／Ｅｄの値が１．５の場合の効率最大値は、ｎ＝１で生じ、その値は、略９９％（計算値では９８．９％）である。昇圧比Ｅｏ／Ｅｄの値が３の場合の効率最大値は、ｎ＝３で生じ、その値は、略９７％（計算値では９６．９％）である。昇圧比Ｅｏ／Ｅｄの値が６の場合の効率最大値は、ｎ＝４で生じ、その値は、略９５％（計算値では９５．１％）である。昇圧比Ｅｏ／Ｅｄの値が１０の場合の効率最大値は、ｎ＝５で生じ、その値は、略９４％（計算値では９３．８％）である。昇圧比Ｅｏ／Ｅｄの値が２０の場合の効率最大値は、ｎ＝６で生じ、その値は、略９２％（計算値では９２．０％）である。
【０１３２】
図２２〜図２４を参照して、いくつかの具体例を引用して説明をする。抵抗比ｒｎｎ／Ｒ＝０．００５の場合の以下の効率が見て取れる。昇圧比Ｅｏ／Ｅｄの値が２５の場合の効率最大値は、ｎ＝７で生じ、その値は、略９１％（計算値では９１．４％）である。昇圧比Ｅｏ／Ｅｄの値が３０の場合の効率最大値は、ｎ＝７で生じ、その値は、略９１％（計算値では９１．０％）である。昇圧比Ｅｏ／Ｅｄの値が３５の場合の効率最大値は、ｎ＝７で生じ、その値は、略９１％（計算値では９１．６％）である。
【０１３３】
抵抗比ｒｎｎ／Ｒ＝０．０１、抵抗比ｒｎｎ／Ｒ＝０．００５、抵抗比ｒｎｎ／Ｒ＝０．００１（図１１〜図２４には示さない）について、最大効率となる段数を表１にまとめる。表１において最も左側の列は、昇圧比Ｅｏ／Ｅｄである。２列目は、抵抗比ｒｎｎ／Ｒ＝０．０１における、最も効率が良好となる段数ｎの数であり、３列目は、２列目で示す段数における効率である。４列目は、抵抗比ｒｎｎ／Ｒ＝０．００５における、最も効率が良好となる段数ｎの数であり、５列目は、４列目で示す段数における効率である。６列目は、抵抗比ｒｎｎ／Ｒ＝０．００１における、最も効率が良好となる段数ｎの数であり、７列目は、６列目で示す段数における効率である。
【０１３４】
【表１】
【０１３５】
上述したように、昇圧比Ｅｏ／Ｅｄの値、抵抗比ｒｎｎ／Ｒの値、を媒介変数として、ｎ（整数）を順次変化させて、数式（２８）および数式（２９）、または、数式（４２）から、昇圧比Ｅｏ／Ｅｄを固定して、ｎを変化させて対応する効率ηｎを求めて、さらに、最も効率が良好となる段数ｎを求めることができる。しかしながら、このようにする場合には、一つの昇圧比Ｅｏ／Ｅｄに対応して段数ｎの値を変化させて繰り返し計算をして、初めて表１の一行の結果を得ることができるものである。そこで、以下の数式（４３）に示すように、効率ηｎを段数ｎで偏微分した結果が０となる極値、即ち、最高効率となる効率ηｎに対応する実数ｎを直接に求めることもできる。ここで、段数ｎは整数のみが意味があるので、数式（４３）によって求めたｎ（実数）を、切捨て、切上げ、四捨五入、のいずれかによって整数化することによって、昇圧型スイッチング電源回路の縦続接続の段数であるｎ（整数）を求める。例えば、数式（４３）で得られるｎ（実数）の値として３．３が得られた場合には、切捨て、四捨五入によれば、ｎ（整数）の値として３が得られ、段数として３段が望ましい段数であることが解る。また、切上げによれば、ｎ（整数）の値として４が得られ、段数として４段が望ましい段数であることが解る。
【０１３６】
∂ηｎ／∂ｎ＝∂〔１／《１＋〈［１−{１−４×（ｒｎｎ／Ｒ）×（Ｅｏ／Ｅｄ）２／ｎ｝１／２］／｛２×（ｒｎｎ／Ｒ）×（Ｅｏ／Ｅｄ）１／ｎ｝〉２×（ｒｎｎ／Ｒ）》ｎ〕／∂ｎ＝０ （４３）
【０１３７】
（実施例）
上述した、図１１〜図２４、表１に示す結果をどのようにして用いるかについて、実施例を示して説明をする。
【０１３８】
図２５は、実施例の電力システム１のブロック図である。電力システム１は、通信機器１７を動作させるためのシステムである。電力源としては、太陽電池１０、商用電力系統１４、バッテリー１３が用いられている。また、これらの機器を冷却するためのエアコン（エアコンディショナー）１８がＤＣ（直流）４００Ｖ（ボルト）のバスラインに接続されている。
【０１３９】
太陽電池１０から得られるのは、日光の光量に応じて電圧値がＤＣ７０Ｖ〜３００Ｖの範囲で変化する直流電力である。バッテリー１３から得られるのはＤＣ４８Ｖの直流電力である。商用電力系統１４から得られるのはＡＣ（交流）２００Ｖの交流電力である。
【０１４０】
太陽電池１０から得られる電圧はＤＣ７０Ｖ〜３００Ｖの範囲で変化するが、入力電圧ＥｄがＤＣ７０Ｖ〜３００Ｖの範囲で変化しても出力電圧Ｅｏを４００Ｖに保つ縦続接続昇圧型スイッチング電源回路１１が用いられる。バッテリー１３から得られるのはＤＣ４８Ｖの直流電力であるので、入力電圧ＥｄがＤＣ４８Ｖで出力電圧Ｅｏが４００Ｖとなる縦続接続昇圧型スイッチング電源回路１２が用いられる。また、図２５には図示しないが、ＤＣ４００Ｖのバスラインとバッテリー１３との間にバッテリー１３を充電するための降圧型スイッチング電源回路も併用される。また、通信機器１７はＤＣ４８Ｖで動作するので、ＤＣ４００Ｖのバスラインと通信機器１７との間に降圧型スイッチング電源回路１６が用いられる。
【０１４１】
（縦続接続昇圧型スイッチング電源回路１１について）
縦続接続昇圧型スイッチング電源回路１１としては、複数の昇圧型スイッチング電源回路を縦続接続した縦続接続昇圧型スイッチング電源回路が用いられる。ここで、太陽電池１０から得られる電圧がＤＣ７０Ｖ（ボルト）、所望の出力電圧を４００Ｖとする場合には、昇圧比Ｅｏ／Ｅｄ＝４００Ｖ／７０Ｖ＝５．７である。よって、図１２、図１９、または表１から、効率が最大となる縦続接続の段数ｎの値は４である。一方、太陽電池１０から得られる電圧がＤＣ３００Ｖの場合には、昇圧比Ｅｏ／Ｅｄ＝４００Ｖ／３００Ｖ＝１．３であるので、図１１、図１８または表１から、効率が最大となる縦続接続の段数ｎの値は１である。そして、上述したように、昇圧比Ｅｏ／Ｅｄ＝４００Ｖ／７０Ｖ＝５．７である場合には効率が最大となるように、縦続接続の段数ｎの値は４に設定し、昇圧比Ｅｏ／Ｅｄ＝４００Ｖ／３００Ｖ＝１．３である場合には効率が最大となるように、縦続接続の段数ｎの値は１に設定すれば良いこととなる。
【０１４２】
このように、入力電圧Ｅｄが固定ではなく変化する場合、つまり、入力電圧の最小値に対応する効率が最も良くなる段数と入力電圧の最大値に対応する効率が最も良くなる段数とが異なる場合には、縦続接続の段数ｎの値を入力電圧Ｅｄに応じて変化させることが効率を最大とする観点から望ましい。以下にどのようにして、縦続接続の段数ｎの値を入力電圧Ｅｄに応じて変化させるかについて説明をする。
【０１４３】
図２６は太陽電池１０から得られる電圧を昇圧する縦続接続昇圧型スイッチング電源回路１１の回路図である。スイッチ素子制御回路１１１は、スイッチ素子Ｓ１、スイッチ素子Ｓ２、スイッチ素子Ｓ３、スイッチ素子Ｓ４を制御する。また、電圧検出回路１１２は、太陽電池１０からの電圧を検出して、昇圧比Ｅｏ／Ｅｄ＝４００Ｖ／（太陽電池１０からの電圧の値）を検出して、効率が最大となる縦続接続の段数ｎの値を検出する。段数ｎの値と太陽電池１０からの電圧との関係は、予め図示しないロム（ＲＯＭ）に記憶しておくことによって、容易に検出できる。また、縦続接続の段数は、昇圧比Ｅｏ／Ｅｄ＝４００Ｖ／（太陽電池１０からの電圧の最小値）に応じた段数、例えば、（太陽電池１０からの電圧の最小値）が７０Ｖである場合には４段の、昇圧型スイッチング電源回路を予め備えておく。
【０１４４】
例えば、（太陽電池１０からの電圧の値）が３００Ｖであり、電圧検出回路１１２が、段数ｎの値として１を選択する場合には、スイッチ素子制御回路１１１はスイッチ素子Ｓ１のみがスイッチング動作（周期内のオン・オフ動作）をするようにして、スイッチ素子Ｓ２〜スイッチ素子Ｓ４は常時オフとする制御をおこなう。この場合には、スイッチ素子Ｓ２〜スイッチ素子Ｓ４のスイッチング損失、ダイオードＤ２〜ダイオードＤ４のスイッチング損失は発生しないので、２段目、３段目、４段目の昇圧型スイッチング電源回路における損失は非常に小さなものとなる。よって、等価的には、１段目の昇圧型スイッチング電源回路のみが昇圧に寄与するので、数式（３）に示すようにして出力電圧Ｅｏとして４００Ｖを得ることができる。このときの効率は、略、数式（２）で示すものとなる。
【０１４５】
同様にして、電圧検出回路１１２が、段数ｎの値として２を選択する場合には、例えば、スイッチ素子制御回路１１１はスイッチ素子Ｓ１とスイッチ素子Ｓ２がスイッチング動作をするようにして、スイッチ素子Ｓ３とスイッチ素子Ｓ４は常時オフとする制御をおこなう。この場合には、スイッチ素子Ｓ３とスイッチ素子Ｓ４のスイッチング損失、ダイオードＤ３とダイオードＤ４のスイッチング損失は発生しないので、３段目、４段目の昇圧型スイッチング電源回路における損失は非常に小さなものとなる。
【０１４６】
同様にして、電圧検出回路１１２が、段数ｎの値として３を選択する場合には、例えば、スイッチ素子制御回路１１１はスイッチ素子Ｓ１とスイッチ素子Ｓ２とスイッチ素子Ｓ３がスイッチング動作をするようにして、スイッチ素子Ｓ４は常時オフとする制御をおこなう。この場合には、スイッチ素子Ｓ４のスイッチング損失、ダイオードＤ４のスイッチング損失は発生しないので、４段目の昇圧型スイッチング電源回路における損失は非常に小さなものとなる。
【０１４７】
同様にして、電圧検出回路１１２が、段数ｎの値として４を選択する場合には、スイッチ素子制御回路１１１はスイッチ素子Ｓ１〜スイッチ素子Ｓ４がスイッチング動作をするようにする。
【０１４８】
なお、段数ｎの値が１の場合には、スイッチング動作させるスイッチ素子は、スイッチ素子Ｓ１に限ることなく、他のスイッチ素子Ｓ２〜スイッチ素子Ｓ４のいずれか１つとしても良い。また、段数ｎの値が２の場合には、スイッチング動作させるスイッチ素子は、スイッチ素子Ｓ１〜スイッチ素子Ｓ４の任意の２つとしても良い。また、段数ｎの値が３の場合には、スイッチング動作させるスイッチ素子は、スイッチ素子Ｓ１〜スイッチ素子Ｓ４の任意の３つとしても良い。
【０１４９】
ここで、出力の電圧値の制御は以下のようにしておこなわれる。スイッチ素子制御回路１１１は、等価負荷抵抗Ｒが接続される出力側から出力の電圧を検出する。また、スイッチ素子制御回路１１１は、基準電圧ＥＲｅｆを検出する。そしてフィードバック制御によって、出力電圧値Ｅｏが基準電圧ＥＲｅｆと一致するように、または、出力電圧値Ｅｏを分圧した値が基準電圧ＥＲｅｆの値と一致するように制御される。
【０１５０】
なお、出力電圧の厳密な定電圧特性が要求されない場合には、フィードバック制御を用いずに、スイッチ素子制御回路は、各スイッチ素子のオフの時間を、既知の入力電圧Ｅｄと所望の出力電圧Ｅｏとの比に応じた予め定める固定値となるようにフィードフォワード制御して、出力電圧Ｅｏを所望の電圧とする制御をするようにしても良い。
【０１５１】
図２６において、第１段目の昇圧型スイッチング電源回路は、スイッチ素子Ｓ１、インダクタＬ４１、ダイオードＤ１、コンデンサＣ４１を有して構成されている。また、第２段目の昇圧型スイッチング電源回路は、スイッチ素子Ｓ１、インダクタＬ４２、ダイオードＤ１、コンデンサＣ４２を有して構成されている。また、第３段目の昇圧型スイッチング電源回路は、スイッチ素子Ｓ１、インダクタＬ４３、ダイオードＤ１、コンデンサＣ４３を有して構成されている。また、第４段目（最後段）の昇圧型スイッチング電源回路は、スイッチ素子Ｓ１、インダクタＬ４４、ダイオードＤ１、コンデンサＣ４４を有して構成されている。
【０１５２】
要は、縦続接続昇圧型スイッチング電源回路１１では、縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値Ｅｏが一定値であり、縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値Ｅｄが可変値である場合に、入力側に入力される入力電圧の最小値において、上述した数式（２８）を満たし、かつ、数式（２９）で表される電力効率ηｎの値が最大となる整数ｎで与えられる数、または、数式（４２）で表される電力効率ηｎの値が最大となる整数ｎで与えられる数の昇圧型スイッチング電源回路をｎ段縦続接続して得られる縦続接続昇圧型スイッチング電源回路を構成しておくものである。
【０１５３】
そして、入力電圧Ｅｄが固定ではなく、変化する場合には、入力側に入力される入力電圧の値Ｅｄに応じて、以下の数式（４４）を満たし、以下の数式（４５）で表される電力効率ηｋの値が最大となる整数ｋで与えられる数を求め、または、数式（４２）から得られる整数を求め、ｋ個のスイッチ素子をオン・オフ制御し、（ｎ−ｋ）個のスイッチ素子を常時オフとする制御をおこなうものである。
【０１５４】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆｋ）ｋ×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆｋ）２×（ｒｎｎ／Ｒ）｝]ｋ （４４）
ηｋ＝（Ｔｓ／Ｔｏｆｆｋ）ｋ×１／｛１＋（Ｔｓ／Ｔｏｆｆｋ）２×（ｒｎｎ／Ｒ）｝ｋ （４５）
【０１５５】
（縦続接続昇圧型スイッチング電源回路１２について）
次に、縦続接続昇圧型スイッチング電源回路１２（図２５を参照）について説明をする。バッテリー１３から得られる電圧を昇圧する縦続接続昇圧型スイッチング電源回路１２は縦続接続された昇圧型スイッチング電源回路が用いられる。ここで、バッテリー１３から得られる電圧がＤＣ４８Ｖの一定値であり、入力電圧Ｅｄの値が固定値である。そして、昇圧比Ｅｏ／Ｅｄ＝４００Ｖ／４８Ｖ＝８．３であるので、図１２、図１９または表１から見て取れるように、効率が最大となる縦続接続の段数ｎの値は４である。
【０１５６】
従って、縦続接続昇圧型スイッチング電源回路１２は、図２６に示す縦続接続昇圧型スイッチング電源回路１１と同様の４段縦続接続昇圧型スイッチング電源回路を用い、スイッチ素子Ｓ１〜スイッチ素子Ｓ４のすべてをスイッチング周期でオン・オフとする制御して、最も効率を高くして、ＤＣ４８ＶからＤＣ４００Ｖを得ることができる。ここで、縦続接続昇圧型スイッチング電源回路１１における太陽電池１０に替えて、縦続接続昇圧型スイッチング電源回路１２ではバッテリー１３が用いられる。
【０１５７】
なお、図１２、図１９から見て取れるように、昇圧比Ｅｏ／Ｅｄ＝４００Ｖ／４８Ｖ＝８．３の場合には、縦続接続の段数ｎの値を３としても、段数ｎの値を４とする場合に比べて効率の減少は僅か（１％以内）であるので、回路規模を小さくして装置のコストダウンを図るために４段縦続接続昇圧型スイッチング電源回路に替えて３段縦続接続昇圧型スイッチング電源回路を用いることができる。
【０１５８】
また、表１に示したように、ｒｎｎ／Ｒ＝０．０１、ｒｎｎ／Ｒ＝０．００５、ｒｎｎ／Ｒ＝０．００１と変化しても、ｒｎｎ／Ｒの値によって、最も効率が良くなる縦続接続の段数の値は大きく異なるものではないことが分かる。よって、少なくとも、抵抗比ｒｎｎ／Ｒ＝０．０１〜抵抗比ｒｎｎ／Ｒ＝０．００１の範囲において各段の効率がばらつく場合であっても最大効率となる段数に大きな異なりがないことが分る。
【０１５９】
上述した、実施例は実施形態の一例であり、出力電圧Ｅｏ、入力電圧Ｅｄ、ｒｎｎ／Ｒ、昇圧比Ｅｏ／Ｅｄの各値が実施例とは異なる場合にも、同一の技術的思想の範囲で適用が可能である。また、現実の回路では、縦続接続される各段の効率を厳密に一致させることは困難であり、ばらつきが生じるが、各段の効率がばらつく場合においても同一の技術的思想の範囲で実施形態の適用が可能である。
【０１６０】
（実施形態の変形例）
図２７、図２８、図２９、図３０、図３１、図３２、図３３、図３４、を参照して、また、図を参照することなく、実施形態の種々の変形例を以下に示す。
【０１６１】
（実施形態の第１の変形例）
図２７は、図８に示す回路におけるスイッチ素子Ｓ１〜スイッチ素子Ｓ３を駆動するタイミングを図１０に示すものと別のタイミングとする実施形態を示す図である。図１０では、スイッチ素子Ｓ１〜スイッチ素子Ｓ３は同じタイミングで駆動されるものとされていた。図２７に示すスイッチ素子Ｓ１〜スイッチ素子Ｓ３は、周期Ｔｓを、ｎ分割、この場合には３分割し、位相を順次（３６０／３）°（度）＝１２０°（度）、ずらした信号（オン状態またはオフ状態が開始するタイミングをＴｓ／３に相当する時間ずつずらした信号）によってスイッチ素子Ｓ１〜スイッチ素子Ｓ３の各々を駆動するものである。つまり、スイッチ素子Ｓ１を第１の駆動信号（図２７の符号Ｓ１を参照）で駆動し、スイッチ素子Ｓ２を第２の駆動信号（図２７の符号Ｓ２を参照）で駆動し、スイッチ素子Ｓ３を第３の駆動信号（図２７の符号Ｓ３を参照）で駆動する。このようにすることによって、スイッチ素子Ｓ１〜スイッチ素子Ｓ３が同時にオンとなる重なりの時間をずらすことができ、等価負荷抵抗Ｒの両端に生じるリップル電圧の量を少なくすることができる。
【０１６２】
図２７を引用して、段数ｎが３段の場合を説明したが、一般的なｎ段の場合には、（３６０／ｎ）度ずつ、各スイッチのオン・オフのタイミングの位相をずらすこと（オン状態またはオフ状態が開始するタイミングをＴｓ／ｎに相当する時間ずつずらすこと）によって、等価負荷抵抗Ｒの両端に生じるリップル電圧の量を少なくする効果が得られる。
【０１６３】
（実施形態の第２の変形例）
図２８は、図８に示す回路におけるスイッチ素子Ｓ１〜スイッチ素子Ｓ３を駆動するタイミングを図１０、図２７に示すものと別のタイミングとする実施形態を示す図である。各スイッチ素子については、奇数段のスイッチ素子と偶数段のスイッチ素子とでは、オンとオフを逆にする。即ち、１段目の昇圧型回路のスイッチ素子Ｓ１と３段目の昇圧型回路のスイッチ素子Ｓ３とがオンである時に、２段目の昇圧型回路のスイッチ素子Ｓ２をオフとするように制御している。これにより、隣接する段におけるスイッチ素子が同時にオンとなることがない。その結果、各段のインダクタンスの値及びキャパシタンスの値を小さくすることができる。
【０１６４】
具体的には、段数ｎが３段の場合に、図２８に示すように、奇数段のスイッチ素子Ｓ１とスイッチ素子Ｓ３とは同相の信号（第１の駆動信号）で駆動され、偶数段のスイッチ素子Ｓ２は奇数段のスイッチ素子を駆動する信号に対して位相が１８０度ずれた信号（第２の駆動信号）によって駆動される。このようにすることによって、スイッチ素子Ｓ１〜スイッチ素子Ｓ３が同時にオンとなる重なりの時間が生じないようにすることができ、各段のインダクタンス値及びキャパシタンス値が小さくても等価負荷抵抗Ｒの両端に生じるリップル電圧の量を少なくすることができる。
【０１６５】
また、段数ｎが４段の場合、例えば、図２６に示す縦続接続昇圧型スイッチング電源回路１１では、スイッチ素子Ｓ１〜スイッチ素子Ｓ４の各々を同じ信号で駆動するのみならず、スイッチ素子Ｓ１とスイッチ素子Ｓ３とを同じ信号（第１の駆動信号）で駆動するとともにスイッチ素子Ｓ２とスイッチ素子Ｓ４とを第１の駆動信号とは１８０度位相が異なる第２の駆動信号で駆動するようにすることができる。
【０１６６】
図２８を引用して、段数が３段の場合、図２６を引用して、段数が４段の場合について説明をしたが、一般的には、段数がｎ段の場合には、奇数段（縦続接続された順番が奇数段目の段）のスイッチ素子の駆動信号と、偶数段（縦続接続された順番が偶数段目の段）のスイッチ素子の駆動信号との位相を１８０度ずらして駆動される。即ち、１段目、３段目、・・・の昇圧型回路のスイッチがオンである時に、２段目、４段目、・・・の昇圧型回路のスイッチをオフとするように制御している。
【０１６７】
（実施形態の第３の変形例）
図２９は縦続接続のみではなく、同一構成の各段を並列接続して形成される縦続接続昇圧型スイッチング電源回路を示す図である。即ち、ダイオードＤ１１のカソードとダイオードＤ１２のカソードとダイオードＤ１３のカソードとが接続され、ダイオードＤ２１のカソードとダイオードＤ２２のカソードとダイオードＤ２３のカソードとが接続されている。つまり、同一段のコンデンサ（Ｃ３１１とＣ３１２とＣ３１３、Ｃ３２１とＣ３２２とＣ３２３、Ｃ３３１とＣ３３２とＣ３３３、の各々）が並列に接続されている。このようして、並列にする個数に応じて等価負荷抵抗Ｒに供給する電力を増加させることができる。ここで、並列接続された各段のスイッチ素子（例えば、スイッチ素子Ｓ１１とスイッチ素子Ｓ１２とスイッチ素子Ｓ１３）の１周期毎のオン・オフのタイミングは同一としても良いが、各段の並列方向におけるスイッチ素子のオン・オフのタイミングの位相を異なるものとすることによって、各段のインダクタンス値及びキャパシタンス値が小さくても等価負荷抵抗Ｒの両端に生じるリップル電圧の量を少なくすることができる。
【０１６８】
図３０は並列接続された各段におけるスイッチ素子Ｓ１１、スイッチ素子Ｓ１２、スイッチ素子Ｓ１３（いずれも、図２９を参照）のオン・オフのタイミングの位相を異なるものとする例をタイミングチャートで示す図である。図３０に示すように、周期Ｔｓを３分割し、１２０度ずつ位相を順次ずらした信号（オン状態またはオフ状態が開始するタイミングをＴｓ／３ずつずらした信号）によってスイッチ素子Ｓ１１〜スイッチ素子Ｓ１３の各々を駆動している。つまり、スイッチ素子Ｓ１２のオンの立上タイミングは、スイッチ素子Ｓ１１のオンの立上タイミングよりも１２０°遅れるようにし、スイッチ素子Ｓ１３のオンの立上タイミングは、スイッチ素子Ｓ１２のオンの立上タイミングよりも１２０°遅れるようにしている。このようにすることによって、スイッチ素子Ｓ１１〜スイッチ素子Ｓ１３が同時にオンとなる重なりの時間をずらして、等価負荷抵抗Ｒの両端に生じるリップル電圧の量を少なくすることができる。ここで、スイッチ素子Ｓ１１がオフとなる時間長ｏｆｆ３１、スイッチ素子Ｓ１２がオフとなる時間長ｏｆｆ３２、スイッチ素子Ｓ１１がオフとなる時間長ｏｆｆ３３、は同じ時間とされている。
【０１６９】
また、スイッチ素子Ｓ２１、スイッチ素子Ｓ２２、スイッチ素子Ｓ２３の組、スイッチ素子Ｓ３１、スイッチ素子Ｓ３２、スイッチ素子Ｓ３３の組、についても、各組内で１２０度ずつ位相を順次ずらした信号によってスイッチ素子を駆動してリップル電圧の量を少なくすることができる。
【０１７０】
図２９、図３０を参照して、並列接続の数が３個の場合について説明をしたが、一般的に、並列接続の数がｍの場合には、（３６０／ｍ）度ずつ、並列方向の各スイッチ素子を駆動する信号の位相をずらすことによって、等価負荷抵抗Ｒの両端に生じるリップル電圧の量を少なくする効果が得られる。
【０１７１】
要するに、縦続接続された昇圧型スイッチング電源回路の直列方向に各スイッチのオン・オフのタイミングの位相をずらし、並列接続された昇圧型スイッチング電源回路の並列方向に各スイッチのオン・オフのタイミングの位相をずらして、等価負荷抵抗に供給される電力を増加させるとともに、リップル電圧の量を少なくすることができる。つまり、昇圧型スイッチング電源回路の直列・並列接続によって、各段のインダクタンス値及びキャパシタンス値が小さくても等価負荷抵抗の両端に生じるリップル電圧の量を少なくすることができる。
【０１７２】
（実施形態の第４の変形例）
上述したように、効率に注目した場合には、数式（２９）、または、数式（４２）に基づき、最も効率が良好なる適切な縦続接続の段数を求めることができる。しかしながら、スイッチング電源回路の装置価格の面からは、段数が少ない程価格を安いものとできる。そこで、縦続接続昇圧型スイッチング電源回路の効率と装置価格とのバランスを考慮して、既に述べた数式（２９）、以下の、数式（４６）、数式（４７）に基づき、縦続接続昇圧型スイッチング電源回路を構成することもできる。ここで、ｉは、ｉ＜ｎなる整数であり、ηｉは、縦続接続の段数がｉ段の縦続接続昇圧型スイッチング電源回路の効率である。また、許容減少量εは、効率の許容の減少量であり、予め定めるものである。ここで、所定の効率の許容減少量εの値は、望ましくは、１％であり、最も望ましくは、０．５％である。この程度の減少量であれば、各段の損失量に大きな異なりが生じることもなく、縦続接続昇圧型スイッチング電源回路の効率を良好なものとする目的を逸脱するものでもない。なお、ｒｉｉは、ｉ段目の等価損失抵抗である。
【０１７３】
ηｎ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝ｎ （２９）
ηｉ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｉ）２×（ｒｉｉ／Ｒ）｝ｉ （４６）
ηｎ−ηｉ＜ε （４７）
【０１７４】
つまり、第４の変形例の縦続接続スイッチング電源回路は、効率を最大とする縦続接続昇圧型スイッチング電源回路の段数をｎとするのに対して、許容の所定範内の効率の低減を許す、ｉ段（ｉ＜ｎ）の縦続接続昇圧型スイッチング電源回路とするものである。このようにすれば、効率と価格とのバランスを最適なものとすることができる。
【０１７５】
（実施形態の第５の変形例）
図２６で示す上述した縦続接続昇圧型スイッチング電源回路１１では、スイッチ素子Ｓ１〜スイッチ素子Ｓ４のすべてのオフの時間を出力電圧に応じて制御するようにしたが、等価負荷抵抗Ｒの変化に応じた、Ｔｓ／Ｔｏｆｆｎの変化の量が小さい場合には、スイッチ素子Ｓ１〜スイッチ素子Ｓ４のすべてを負荷の変化に応じた電圧制御に用いるのではなく、その一部のスイッチ素子を負荷の変化に応じた電圧の制御に用いるようにできる。このようにしても、すべてスイッチ素子のオフの時間を出力電圧に応じて制御するようにした縦続接続昇圧型スイッチング電源回路１１におけると同様の作用と効果を生じるものとできる。
【０１７６】
図３１に示す駆動信号は、図２６に示す回路を駆動する別の駆動信号を示すものである。図３１に示すように、４個のスイッチ素子であるスイッチ素子Ｓ１〜スイッチ素子Ｓ４の中で、３個のスイッチ素子（例えば、スイッチ素子Ｓ１〜スイッチ素子Ｓ３）を等価負荷抵抗Ｒの変動によらず固定幅（図３１の符号Ｔｆｉｘを参照）の駆動信号で駆動するようにする。そして、１個のスイッチ素子（例えば、最終段のスイッチ素子Ｓ４）を駆動する駆動信号のみは等価負荷抵抗Ｒの変動に応じて、可変幅（図３１の符号Ｔｖａｒを参照）で制御するものである。ここで、固定幅の信号のオフの時間Ｔｆｉｘとしては、例えば、数式（２９）で得られる時間Ｔｏｆｆｎを用いるようにしても良く、可変幅の信号のオフの時間Ｔｖａｒと長さが近い信号を適宜に選択しても良い。
【０１７７】
このような制御は、スイッチ素子制御回路１１１（図２６を参照）に替えて、図示しない別のスイッチ素子制御回路を採用することによって可能となる。別のスイッチ素子制御回路では、固定幅の時間Ｔｆｉｘ（固定幅Ｔｆｉｘ）の駆動信号を発生するとともに、フィードバック制御によって出力電圧値Ｅｏが基準電圧ＥＲｅｆと一致するようにする可変幅の時間Ｔｖａｒ（可変幅Ｔｆｉｘ）を有する駆動信号を発生させる。なお、図３１に示す駆動信号は、奇数段の駆動信号と偶数段の駆動信号との位相差を１８０°（度）異なるようにしたが、同位相の信号でスイッチ素子Ｓ１〜スイッチ素子Ｓ４を駆動するようにしても良い。
【０１７８】
このように、オフ時間として固定幅Ｔｆｉｘを有する駆動信号とオフ時間として可変幅Ｔｖａｒを有する駆動信号を併用することによって、スイッチ素子制御回路の構成を簡単なものとできる。さらに、制御ループの特性については、次数を少なくすることができるので、制御特性の安定化を図ることができる。
【０１７９】
（実施形態の第６の変形例）
実施形態の第１の変形例では、奇数段のスイッチ素子は同相の信号で駆動され、偶数段のスイッチ素子は奇数段のスイッチ素子を駆動する信号に対して位相が１８０度ずれた信号によって駆動されるようにして、隣接するスイッチ素子がオンとなる時間が重ならないようにした。しかしながら、（Ｔｓ／Ｔｏｆｆ）が２以下となる場合（負荷が極度に大きくなった場合、または、電源効率が悪い場合にこのような場合が生じることがある）には、隣接するスイッチ素子がオンとなる時間が重なる事態が生じてしまう。このような場合に効果があるのが、実施形態の第６の変形例である。
【０１８０】
上述したように、昇圧比Ｅｏ／Ｅｄを一定とする場合には、Ｔｏｆｆ１＜Ｔｏｆｆ２＜Ｔｏｆｆ３・・・・・＜Ｔｏｆｆｎ（ただし、Ｔｏｆｆｎはｎが４以上に対応するオフ時間）が成立する。そこで、隣接するスイッチ素子がオンとなる時間が重なることがないようにして各段のインダクタンスの値及びキャパシタンスの値を小さくする目的と、縦続接続昇圧型スイッチング電源回路の効率とのバランスを考慮して、既に述べた数式（２８）、数式（２９）、数式（４８）、さらに以下の、数式（４９）に基づき、縦続接続昇圧型スイッチング電源回路を構成することもできる。ここで、ｐは、ｐ＞ｎなる整数であり、ηｐは、縦続接続の段数がｐ段の縦続接続昇圧型スイッチング電源回路の効率である。また、許容減少量εは、効率の許容の減少量であり、予め定めるものである。ここで、所定の効率の許容減少量εの値は、望ましくは、１％であり、最も望ましくは、０．５％である。この程度の減少量であれば、各段の損失量に大きな異なりが生じることもなく、縦続接続昇圧型スイッチング電源回路の効率を良好なものとする目的を逸脱するものでもない。なお、ｒｐｐは、ｐ段目の等価損失抵抗である。また、実施形態の第４の変形例では、ｉ＜ｎであるのに対して、実施形態の第６の変形例では、ｐ＞ｎである点で両者は異なる。
【０１８１】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆｎ）ｎ×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝]ｎ （２８）
ηｎ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝ｎ （２９）
ηｐ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｐ）２×（ｒｐｐ／Ｒ）｝ｐ （４８）
ηｎ−ηｐ＜ε （４９）
【０１８２】
即ち、実施形態の第６の変形例では、インダクタの一端とスイッチ素子の一端とダイオードの一端とを接続し、インダクタの他端とスイッチ素子の他端とを入力側とし、ダイオードの他端とスイッチ素子の他端との間にコンデンサを接続し、コンデンサの両端を出力側として形成される昇圧型スイッチング電源回路を複数個有し、複数個の昇圧型スイッチング電源回路をｎ段縦続接続して得られる縦続接続昇圧型スイッチング電源回路であって、縦続接続昇圧型スイッチング電源回路の最後段の出力側に出力される出力電力と前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電力との比を電力効率ηｎとし、縦続接続昇圧型スイッチング電源回路の最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値をｒｎｎとし、縦続接続昇圧型スイッチング電源回路の出力側に接続される等価負荷抵抗の値をＲとし、縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値をＥｏとし、縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値をＥｄとし、予め与える所定の効率の許容の減少量を許容減少量εとして、数式（２８）を満たし、数式（２９）で表される電力効率ηｎの値が最大となる整数ｎよりも大きな正数ｐに対応する、ｐ段縦続接続段数を有している。そして、電力効率ηｎとｐ段縦続接続昇圧型スイッチング電源回路の電力効率ηｐとの差は、許容減少量εよりも小さなものとされている。
【０１８３】
さらに、数式（２９）、数式（４８）、数式（４９）に加えて、等価負荷抵抗Ｒの大きさが予想される最小量において（負荷に供給される電力量が予想される最大量において）、隣接する２つの段の２つのスイッチ素子が同時にオンとなることがないように、数式（５０）の条件が加重されることが望ましい。この場合には、スイッチ素子制御回路は、Ｔｓ／Ｔｏｆｆｐの大きさを監視して、Ｔｓ／Ｔｏｆｆｐ＞２の条件が満たされるまで、制御される段数ｐを増加させることとなる。なお、昇圧型スイッチング電源回路の縦続接続の数は、予め、ｐ段以上に設定をしておき、必要とされる段数に対応する数以上のスイッチ素子はオフの状態で用いることとなる。
【０１８４】
Ｔｓ／Ｔｏｆｆｐ＞２ （５０）
【０１８５】
（実施形態の第７の変形例）
図３２は、図８に示す回路におけるスイッチ素子を駆動するタイミングを図１０、図２７、図２８に示すものと別のタイミングとする実施形態を示す図である。図３２は、ｎ段縦続接続して得られる縦続接続昇圧型スイッチング電源回路における、任意の段数である、隣接する２段である（ｑ−１）段目とｑ段目についてのスイッチ素子のオンとオフとのタイミングを示す図である。
【０１８６】
図３２では、（ｑ−１）段目のスイッチ素子Ｓｑ−１のオン・オフのタイミングを上段に示し、ｑ段目のスイッチ素子Ｓｑのオン・オフのタイミングを下段に示す。図３２では図示しないスイッチ素子制御回路が、スイッチ素子Ｓｑ−１のオフのタイミングを検出している。そして、スイッチ素子制御回路は、スイッチ素子Ｓｑ−１がオフとなってから、時間Ｔｄが経過した後に、スイッチ素子Ｓｑをオンとするようにしている。このように、隣接する前段のスイッチ素子がオフとされた後の所定の時間Ｔｄが経過した後に次段のスイッチ素子をオンとすることにより、隣接する段のスイッチ素子が遅延特性を有する場合にもスイッチ素子Ｓｑ−１とスイッチ素子Ｓｑが同時にオンとならないようにしている。
【０１８７】
（実施形態の第８の変形例）
図３３、図３４は、複数の異なる電圧に対応する負荷を有する縦続接続昇圧型スイッチング電源回路を示す図である。図３３では、入力電圧をＥｄとして、負荷１３１に供給する出力電圧がＥｏ１の縦続接続昇圧型スイッチング電源回路１０１と、負荷１３２に供給する出力電圧がＥｏ２の縦続接続昇圧型スイッチング電源回路１０２と、負荷１３３に供給する出力電圧がＥｏ３の縦続接続昇圧型スイッチング電源回路１０３と、を備える。図３４では、入力電圧をＥｄとして、負荷１３１に供給する出力電圧がＥｏ１の縦続接続昇圧型スイッチング電源回路２０１と、負荷１３２に供給する出力電圧がＥｏ２の縦続接続昇圧型スイッチング電源回路２０２と、負荷１３３に供給する出力電圧がＥｏ３の縦続接続昇圧型スイッチング電源回路２０３と、を備える。図３３、図３４に示す回路では、出力電圧Ｅｏ１＜出力電圧Ｅｏ２＜出力電圧Ｅｏ３の関係が成立している。基準電圧ＥＲｅｆ１は出力電圧Ｅｏ１に対応し、基準電圧ＥＲｅｆ２は出力電圧Ｅｏ２に対応し、基準電圧ＥＲｅｆ３は出力電圧Ｅｏ３に対応している。
【０１８８】
図３３に示す回路では、縦続接続昇圧型スイッチング電源回路１０１は、入力電圧Ｅｄと出力電圧Ｅｏ１とに応じて、効率が最大となる段数とされ、縦続接続昇圧型スイッチング電源回路１０２は、出力電圧Ｅｏ１と出力電圧Ｅｏ２とに応じて、効率が最大となる段数とされ、縦続接続昇圧型スイッチング電源回路１０３は、出力電圧Ｅｏ２と出力電圧Ｅｏ３とに応じて、効率が最大となる段数とされている。
【０１８９】
図３４に示す回路では、縦続接続昇圧型スイッチング電源回路２０１は、入力電圧Ｅｄと出力電圧Ｅｏ１とに応じて、効率が最大となる段数とされ、縦続接続昇圧型スイッチング電源回路２０２は、入力電圧Ｅｄと出力電圧Ｅｏ２とに応じて、効率が最大となる段数とされ、縦続接続昇圧型スイッチング電源回路２０３は、入力電圧Ｅｄと出力電圧Ｅｏ３とに応じて、効率が最大となる段数とされている。
【０１９０】
上述した、種々の実施形態を２以上組み合わせるようにした、新たな実施形態を採用することも当然に可能である。
【符号の説明】
【０１９１】
１ 電力システム、 １０ 太陽電池、 １１、１２、１０１、１０２、１０３、２０１、２０２、２０３ 縦続接続昇圧型スイッチング電源回路、 １３ バッテリー、 １４ 商用電力系統、 １６ 降圧型スイッチング電源回路、 １７ 通信機器、 １８ エアコン、 １１１、１２１、１２２、１２３、１４１、１４２、１４３ スイッチ素子制御回路、 １１２ 電圧検出回路、 Ｃ１１、Ｃ２１、Ｃ２２、Ｃ３１、Ｃ３２、Ｃ３３、Ｃ４１、Ｃ４２、Ｃ４３、Ｃ４４、Ｃｎ１、Ｃｎ２、Ｃｎｎ コンデンサ（キャパシタンスの値）、 Ｄ１、Ｄ１１、Ｄ１２、Ｄ１３、Ｄ２、Ｄ２１、Ｄ２２、Ｄ２３、Ｄ３、Ｄ４ ダイオード、 Ｅ１、Ｅ２、 電圧、 Ｅｄ 入力電圧（入力電圧値）、 Ｅｏ、Ｅｏ１、Ｅｏ２、Ｅｏ３ 出力電圧（出力電圧値）、 Ｅｏ／Ｅｄ 昇圧比、 Ｌ１、Ｌ１１、Ｌ２１、Ｌ２２、Ｌ３１、Ｌ３２、Ｌ３３、Ｌ４１、Ｌ４２、Ｌ４３、Ｌ４４ インダクタ、 Ｒ 等価負荷抵抗、ｒ１１、ｒ２１、ｒ２２、ｒ３１、ｒ３２、ｒ３３、ｒ４１、ｒ４２、ｒ４３、ｒ４４、ｒｎｎ （損失）抵抗、 ｒｎｎ／Ｒ 抵抗比、 ＥＲｅｆ、ＥＲｅｆ１、ＥＲｅｆ２、ＥＲｅｆ３ 基準電圧、 Ｓ１、Ｓ１１、Ｓ１２、Ｓ１３、Ｓ２、Ｓ２１、Ｓ２２、Ｓ２３、Ｓ３、Ｓ３１、Ｓ３２、Ｓ３３、Ｓ４ スイッチ素子、 Ｔｏｆｆ１、Ｔｏｆｆ２、Ｔｏｆｆ３、Ｔｆｉｘ、Ｔｖａｒ、 オフ時間、 Ｔｓ 周期
【技術分野】
【０００１】
本発明は、スイッチング電源回路に関し、特に、電圧を昇圧する昇圧型スイッチング電源回路を縦続接続した縦続接続昇圧型スイッチング電源回路に関するものである。
【背景技術】
【０００２】
従来から、昇圧型スイッチング電源回路が知られている（特許文献１、特許文献２を参照）。これらの昇圧型スイッチング電源回路の基本回路は図３５で示される。図３５に示す昇圧型スイッチング電源回路は、スイッチ素子Ｓ１、インダクタＬ１、ダイオードＤ１、コンデンサＣ１を備えている。図３５に示す昇圧型スイッチング電源回路では、スイッチ素子Ｓ１、インダクタＬ１、ダイオードＤ１、コンデンサＣ１の各々に損失が無い理想状態の回路（理想昇圧型スイッチング電源回路）とされている。理想昇圧型スイッチング電源回路では、入力電圧Ｅｄ（入力電圧Ｅｄの値（電圧値）はＥｄである。以下同様）と出力電圧Ｅｏ（出力電圧Ｅｏの値（電圧値）はＥｏである。以下同様）の比は、数式（５１）で表されることが知られている。ここで、Ｔｓはスイッチ素子Ｓ１がオン（ｏｎ）とオフ（ｏｆｆ）とを繰り返す一周期の時間、Ｔｏｆｆはスイッチ素子Ｓ１がオフである時間である。
【０００３】
Ｅｏ／Ｅｄ＝Ｔｓ／Ｔｏｆｆ （５１）
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２６１０４０号公報
【特許文献２】特開２００９−１１８５５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような昇圧型スイッチング電源回路を、１段ではなく２段以上縦続接続して所望の出力電圧を得ることが考えられるが、このようにして縦続接続された縦続接続昇圧型スイッチング電源回路がどのような場合に有利な効果を生ずるかについては未だ知られていない。
【０００６】
発明が解決しようとする課題は、昇圧型スイッチング電源回路を２段以上縦続接続して構成する縦続接続昇圧型スイッチング電源回路であって、入力電圧と出力電圧との電圧比に応じて、適切なる縦続接続段数を有する縦続接続昇圧型スイッチング電源回路を提供するものである。
【課題を解決するための手段】
【０００７】
本発明は、インダクタの一端とスイッチ素子の一端とダイオードの一端とを接続し、前記インダクタの他端と前記スイッチ素子の他端とを入力側とし、前記ダイオードの他端と前記スイッチ素子の他端との間にコンデンサを接続し、前記コンデンサの両端を出力側として形成される昇圧型スイッチング電源回路を複数個有し、前記複数個の前記昇圧型スイッチング電源回路を縦続接続して得られる縦続接続昇圧型スイッチング電源回路であって、
前記縦続接続昇圧型スイッチング電源回路の最後段の出力側に出力される出力電力と前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電力との比を電力効率ηｎとし、
前記縦続接続昇圧型スイッチング電源回路の前記最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値をｒｎｎとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に接続される等価負荷抵抗の値をＲとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値をＥｏとし、前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値をＥｄとし、
前記スイッチ素子のオン・オフの繰り返しの周期をＴｓとし、前記スイッチ素子のオフの時間をＴｏｆｆｎとし、
下記式１を満たし、下記式２で表される電力効率ηｎの値が最大となる整数ｎで与えられる数の前記昇圧型スイッチング電源回路をｎ段縦続接続するものである。
Ｅｏ＝（Ｔｓ／Ｔｏｆｆｎ）ｎ×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝]ｎ・・・・・・・式１
ηｎ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝ｎ・・・・・・・式２
【０００８】
また、前記スイッチ素子のオフの時間である時間Ｔｏｆｆｎの長さは、予め定める固定値としても良く、前記縦続接続昇圧型スイッチング電源回路の出力側から検出される前記出力電圧の値Ｅｏに応じた長さとしても良いものである。
【０００９】
また、（整数ｎ−整数ｊ；ただし、ｎ＞ｊ）で与えられる数の前記昇圧型スイッチング電源回路の各スイッチ素子である（ｎ−ｊ）個のスイッチ素子は、前記式１および前記式２から求められる時間Ｔｏｆｆｎの間オフとされ、
前記整数ｊで与えられる数の前記昇圧型スイッチング電源回路の各スイッチ素子であるｊ個のスイッチ素子は、可変時間の間オフとされ、
前記可変時間は、前記縦続接続昇圧型スイッチング電源回路の出力側から検出される前記出力電圧の値Ｅｏに応じた長さとして、前記出力電圧を制御するようにしても良いものである。
【００１０】
また、前記縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値Ｅｏが一定値であり、前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値Ｅｄが可変値である場合に、
前記入力側に入力される入力電圧の値Ｅｄの最小値において、前記式１を満たし、前記式２で表される電力効率ηｎの値が最大となる整数ｎで与えられる数の前記昇圧型スイッチング電源回路をｎ段縦続接続して得られる縦続接続昇圧型スイッチング電源回路を構成し、
前記入力側に入力される入力電圧の値Ｅｄに応じて、下記式３を満たし、下記式４で表される電力効率ηｋの値が最大となる整数ｋで与えられる数を求め、ｋ個のスイッチ素子をオン・オフ制御し、（ｎ−ｋ）個（ただし、ｎ＞ｋ）のスイッチ素子を常時オフとする制御をおこなうようにしても良いものである。
Ｅｏ＝（Ｔｓ／Ｔｏｆｆｋ）ｋ×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆｋ）２×（ｒｎｎ／Ｒ）｝]ｋ・・・・・・・式３
ηｋ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｋ）２×（ｒｎｎ／Ｒ）｝ｋ・・・・・・・式４
【００１１】
また、前記整数ｎより小さな整数を整数ｉとし、前記整数ｎより大きな整数を整数ｐとし、予め与える、効率の許容される所定減少量を許容減少量εとして、ｉ段縦続接続昇圧型スイッチング電源回路の電力効率ηｉまたはｐ段縦続接続昇圧型スイッチング電源回路の電力効率ηｐが、電力効率ηｎ−電力効率ηｉ＜許容減少量ε、または、電力効率ηｎ−電力効率ηｐ＜許容減少量ε、となるように縦続接続の数を設定しても良いものである。
【００１２】
また、前記縦続接続昇圧型スイッチング電源回路の奇数段のスイッチ素子のオン・オフの制御タイミングと偶数段のスイッチ素子のオン・オフの制御タイミングとが１８０度の位相差を有するようにしても良いものである。
【００１３】
また、前記縦続接続昇圧型スイッチング電源回路の、各段のコンデンサに対してｍ個の昇圧型スイッチング電源回路が並列接続されて形成され、前記並列接続されたｍ個の昇圧型スイッチング電源回路のスイッチ素子のオン・オフの制御タイミングが（３６０／ｍ）度ずつ位相差を有するようにしても良いものである。
【００１４】
また別の本発明は、インダクタの一端とスイッチ素子の一端とダイオードの一端とを接続し、前記インダクタの他端と前記スイッチ素子の他端とを入力側とし、前記ダイオードの他端と前記スイッチ素子の他端との間にコンデンサを接続し、前記コンデンサの両端を出力側として形成される昇圧型スイッチング電源回路を複数個有し、前記複数個の前記昇圧型スイッチング電源回路を縦続接続して得られる縦続接続昇圧型スイッチング電源回路であって、
前記縦続接続昇圧型スイッチング電源回路の最後段の出力側に出力される出力電力と前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電力との比を電力効率ηｎとし、
前記縦続接続昇圧型スイッチング電源回路の前記最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値をｒｎｎとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に接続される等価負荷抵抗の値をＲとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値をＥｏとし、前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値をＥｄとし、
下記式５を満たす電力効率ηｎとする実数ｎを求め、前記実数ｎを切捨て、四捨五入、または切上げて得られる整数と等しい個数の前記昇圧型スイッチング電源回路を縦続接続するものである。
∂ηｎ／∂ｎ＝∂〔１／《１＋〈［１−{１−４×（ｒｎｎ／Ｒ）×（Ｅｏ／Ｅｄ）２／ｎ｝１／２］／｛２×（ｒｎｎ／Ｒ）×（Ｅｏ／Ｅｄ）１／ｎ｝〉２×（ｒｎｎ／Ｒ）》ｎ〕／∂ｎ＝０・・・・・・・式５
【発明の効果】
【００１５】
本発明の昇圧型スイッチング電源回路によれば、縦続接続昇圧型スイッチング電源回路の入力電圧と出力電圧との電圧比に応じて、適切なる縦続接続段数を有する縦続接続昇圧型スイッチング電源回路を提供できる。
【図面の簡単な説明】
【００１６】
【図１】回路損失がある場合の１段の昇圧型スイッチング電源回路の等価回路を示す図である。
【図２】図１に示す等価回路をスイッチ素子のオンの状態とオフの状態とに応じた２つの等価回路で表す図である。
【図３】図２（ａ）に示すスイッチ素子のオンの等価回路と図２（ｂ）に示すスイッチ素子のオフの等価回路をひとつの等価回路で表す過程において導入される等価回路を示す図である。
【図４】図３（ａ）に示す回路と図３（ｂ）に示す回路をひとつの回路にまとめた等価回路を示す図である。
【図５】図４に示す等価回路をさらに変形して等価負荷抵抗Ｒの側から見た等価回路を示す図である。
【図６】図５に示す等価回路から得られる定常状態における等価回路を示す図である。
【図７】図１に示す回路とトポロジーが同一の回路を２段縦続接続した縦続接続スイッチング電源回路を示す図である。
【図８】図１に示す回路とトポロジーが同一の回路を３段縦続接続した縦続接続スイッチング電源回路を示す図である。
【図９】図１に示す回路とトポロジーが同一の回路をｎ段縦続接続した縦続接続スイッチング電源回路を示す図である。
【図１０】同一の入力電圧から同一の出力電圧を得る場合における、１段のオフ時間、２段縦続接続のオフ時間、３段縦続接続のオフ時間が、どのような関係となるかを模式的に示す図である。
【図１１】損失抵抗・等価負荷抵抗の抵抗比が０．０１、出力電圧・入力電圧の昇圧比が１．５〜５の範囲における効率を示す図である。
【図１２】損失抵抗・等価負荷抵抗の抵抗比が０．０１、出力電圧・入力電圧の昇圧比が６〜１０の範囲における効率を示す図である。
【図１３】損失抵抗・等価負荷抵抗の抵抗比が０．０１、出力電圧・入力電圧の昇圧比が１１〜１５の範囲における効率を示す図である。
【図１４】損失抵抗・等価負荷抵抗の抵抗比が０．０１、出力電圧・入力電圧の昇圧比が１６〜２０の範囲における効率を示す図である。
【図１５】損失抵抗・等価負荷抵抗の抵抗比が０．０１、出力電圧・入力電圧の昇圧比が２１〜２５の範囲における効率を示す図である。
【図１６】損失抵抗・等価負荷抵抗の抵抗比が０．０１、出力電圧・入力電圧の昇圧比が２６〜３０の範囲における効率を示す図である。
【図１７】損失抵抗・等価負荷抵抗の抵抗比が０．０１、出力電圧・入力電圧の昇圧比が３１〜３５の範囲における効率を示す図である。
【図１８】損失抵抗・等価負荷抵抗の抵抗比が０．００５、出力電圧・入力電圧の昇圧比が１．５〜５の範囲における効率を示す図である。
【図１９】損失抵抗・等価負荷抵抗の抵抗比が０．００５、出力電圧・入力電圧の昇圧比が６〜１０の範囲における効率を示す図である。
【図２０】損失抵抗・等価負荷抵抗の抵抗比が０．００５、出力電圧・入力電圧の昇圧比が１１〜１５の範囲における効率を示す図である。
【図２１】損失抵抗・等価負荷抵抗の抵抗比が０．００５、出力電圧・入力電圧の昇圧比が１６〜２０の範囲における効率を示す図である。
【図２２】損失抵抗・等価負荷抵抗の抵抗比が０．００５、出力電圧・入力電圧の昇圧比が２１〜２５の範囲における効率を示す図である。
【図２３】損失抵抗・等価負荷抵抗の抵抗比が０．００５、出力電圧・入力電圧の昇圧比が２６〜３０の範囲における効率を示す図である。
【図２４】損失抵抗・等価負荷抵抗の抵抗比が０．００５、出力電圧・入力電圧の昇圧比が３１〜３５の範囲における効率を示す図である。
【図２５】実施例の電力システムのブロック図である。
【図２６】図２５に示す太陽電池から得られる電圧を昇圧する縦続接続昇圧型スイッチング電源回路の回路図である。
【図２７】図８に示す回路におけるスイッチ素子Ｓ１〜スイッチ素子Ｓ３を駆動するタイミングを図１０に示すものと別のタイミングとする実施形態を示す図である。
【図２８】図８に示す回路におけるスイッチ素子Ｓ１〜スイッチ素子Ｓ３を駆動するタイミングを図１０、図２７に示すものと別のタイミングとする実施形態を示す図である。
【図２９】縦続接続のみではなく、同一構成の各段を並列接続する縦続接続昇圧型スイッチング電源回路を示す図である。
【図３０】並列接続された各段におけるスイッチ素子のオン・オフのタイミングの位相を異なるものとする例をタイミングチャートで示す図である。
【図３１】図２６に示す回路におけるスイッチ素子を駆動するタイミングを図１０、図２７、図２８に示すものと別のタイミングとする実施形態を示す図である。
【図３２】図８に示す回路におけるスイッチ素子を駆動するタイミングを図１０、図２７、図２８に示すものと別のタイミングとする実施形態を示す図である。
【図３３】複数の異なる電圧に対応する負荷を有する縦続接続昇圧型スイッチング電源回路を示す図である。
【図３４】複数の異なる電圧に対応する負荷を有する縦続接続昇圧型スイッチング電源回路を示す図である。
【図３５】背景技術の昇圧型スイッチング電源回路の基本回路を示す図である。
【発明を実施するための形態】
【００１７】
本発明の実施形態の縦続接続昇圧型スイッチング電源回路は、昇圧型スイッチング電源回路をｎ段縦続接続して構成されるものであり、入力電圧と出力電圧との電圧比に応じて、縦続接続する昇圧型スイッチング電源回路の段数を適切なものとするものである。
【００１８】
発明を実施するための形態では、インダクタの一端とスイッチ素子の一端とダイオードの一端とを接続し、インダクタの他端とスイッチ素子の他端とを入力側とし、ダイオードの他端とスイッチ素子の他端との間にコンデンサを接続し、コンデンサの両端を出力側として形成される昇圧型スイッチング電源回路を複数個有し、複数個の昇圧型スイッチング電源回路をｎ段縦続接続して得られる縦続接続昇圧型スイッチング電源回路を構成する。そして、縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電力と縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電力との比である効率（電力効率）と、縦続接続昇圧型スイッチング電源回路の最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値と出力側に接続される等価負荷抵抗の値との比と、縦続接続昇圧型スイッチング電源回路の出力側に出力される電圧の値と、縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値と、の関係から電力効率の値が最大となる整数ｎで与えられる数の昇圧型スイッチング電源回路を縦続接続するものである。
【００１９】
発明を実施するための別の形態では、上述したように電力効率の値が最大となる整数ｎで与えられる数の昇圧型スイッチング電源回路を縦続接続して構成され、そのｎ段の各々に対応するｎ個のスイッチ素子の中で（ｎ−ｊ）個のスイッチ素子は、予め定める固定時間の間オフとされ、ｊ個のスイッチ素子は、可変時間の間オフとされ、可変時間を制御して、出力電圧を制御するものである。ここで、整数ｊは０から整数ｎまでの任意の整数として設定することができる。整数ｊが０の場合には、ｎ段の昇圧型スイッチング電源回路のｎ個のスイッチ素子のすべてを、予め定める固定時間の間、オフとする制御がおこなわれる。整数ｊが整数ｎの場合には、ｎ段の昇圧型スイッチング電源回路のｎ個のスイッチ素子のすべてを、出力電圧に応じて変化する可変時間の間、オフとする制御がおこなわれる。整数ｊが１ないし（ｎ−１）の範囲の場合には、（ｎ−ｊ）個のスイッチ素子を、予め定める固定時間の間、オフとし、ｊ個のスイッチ素子を、出力電圧に応じて変化する可変時間の間、オフとする制御がおこなわれる。
【００２０】
発明を実施するためのまた別の形態では、縦続接続昇圧型スイッチング電源回路の入力電圧の値が変化する場合において、入力電圧が最も低い電圧に対する効率が最も良好となる段数を有するように、昇圧型スイッチング電源回路の縦続接続の数を予め設定しておき、入力電圧に応じて、常時オフとなるスイッチ素子の個数を変化させるものである。
【００２１】
発明を実施するための、さらに別の形態では、整数ｎとは異なる整数を整数ｉ（ｉ＜ｎ）または整数ｐ（ｐ＞ｎ）とし、予め与える、所定の効率の許容の減少量を許容減少量εとして、ｉ段縦続接続昇圧型スイッチング電源回路の電力効率ηｉまたはｐ段縦続接続昇圧型スイッチング電源回路の電力効率ηｐが、電力効率ηｎ−電力効率ηｉ＜許容減少量ε、または、電力効率ηｎ−電力効率ηｐ＜許容減少量ε、となるように縦続接続の数を設定するものである。
【００２２】
発明を実施するための、さらにまた別の形態では、縦続接続昇圧型スイッチング電源回路において、電力効率の値が最大となる昇圧型スイッチング電源回路の縦続接続の数を求めるに際して、電力効率を縦続接続の数ｎで表す関数を与える。そして、電力効率を数ｎで偏微分して電力効率が最大となる実数ｎを求め、さらに、切捨て、四捨五入、切上げ、の各演算のいずれかをおこなうことによって実数ｎを整数化して、電力効率の値が最大となる昇圧型スイッチング電源回路の縦続接続の数を求めるものである。
【００２３】
以下に具体的な実施形態について説明をする。一般的なｎ段縦続接続された昇圧型スイッチング電源回路（ｎ段縦続接続昇圧型スイッチング電源回路）について説明をするに際して、以下の順番で説明をする。まず、回路損失がある場合の１段の昇圧型スイッチング電源回路について説明をする。次に、回路損失がある場合の２段縦続接続された昇圧型スイッチング電源回路（２段縦続接続昇圧型スイッチング電源回路）について説明をする。さらに、回路損失がある場合の３段縦続接続された昇圧型スイッチング電源回路（３段縦続接続昇圧型スイッチング電源回路）について説明をする。そして、最後に、回路損失がある場合のｎ段縦続接続昇圧型スイッチング電源回路について説明をする。以下では、ｎが実数である旨を明記する以外は、ｎは正の整数を指すものである。
【００２４】
（回路損失がある場合の昇圧型スイッチング電源回路）
まず、回路損失がある場合の１段の昇圧型スイッチング電源回路について説明をする。
【００２５】
図３５に示す回路においては表現されていないが、昇圧型スイッチング電源回路で生じる損失は、スイッチ素子Ｓ１の順方向電圧降下損、スイッチ素子Ｓ１のスイッチング損、インダクタＬ１の銅損、インダクタＬ１の鉄損、ダイオードＤ１の順方向電圧降下損、ダイオードＤ１のスイッチング損、コンデンサＣ１の誘電体損が、主なるものである。このような、回路損失がある場合の昇圧型スイッチング電源回路の等価回路については、従来、あまり検討をされてこなかった。その理由は、１段の昇圧型スイッチング電源回路では、損失をどのように等価回路として置き換えようとも回路解析に大きな影響は生じなかったからである。しかしながら、縦続接続昇圧型スイッチング電源回路については、回路損失を考慮に入れなければ正確な解析は困難である。回路損失がある場合の解析に適した、１段の昇圧型スイッチング電源回路、２段縦続接続昇圧型スイッチング電源回路、３段縦続接続昇圧型スイッチング電源回路の等価回路について説明をした後に、ｎ段縦続接続昇圧型スイッチング電源回路に拡張をした等価回路について説明をする。
【００２６】
図１は回路損失がある場合の１段の昇圧型スイッチング電源回路の等価回路を示す図である。つまり、図１に示す等価回路は、損失がない場合の等価回路（図３５を参照）に対する損失がある場合の等価回路である。図１では、スイッチ素子Ｓ１の順方向電圧降下損、スイッチ素子Ｓ１のスイッチング損、インダクタＬ１１の銅損、インダクタＬ１１の鉄損、ダイオードＤ１の順方向電圧降下損、ダイオードＤ１のスイッチング損、コンデンサＣ１１の誘電体損のすべてを含む損失を損失抵抗ｒ１１として表すものである。また、負荷については、抵抗負荷のみならず、電子回路が負荷である場合にも、負荷に印加される出力電圧を負荷に流れる電流で割ることによって得られる値に対応した、抵抗値Ｒを有する等価負荷抵抗Ｒとして以下では取扱う。
【００２７】
図２は図１に示す等価回路をスイッチ素子の状態によって２つの等価回路で表す図である。図２（ａ）は、図１に示す回路のスイッチ素子Ｓ１がオン（ｏｎ）のときの等価回路である。このとき、スイッチ素子Ｓ１はオン（ｏｎ）であり導通しており、ダイオードＤ１はオフ（ｏｆｆ）であり非導通であるので図１に示す回路は、図２（ａ）に示すように、２つの分離した回路として表される。ここで、スイッチ素子Ｓ１、ダイオードＤ１は、いずれも、理想的なスイッチ素子として扱われている。
【００２８】
図２（ｂ）は、図１に示す回路のスイッチ素子Ｓ１がオフ（ｏｆｆ）のときの等価回路である。このとき、スイッチ素子Ｓ１はオフ（ｏｆｆ）であり非導通であり、ダイオードＤ１はオン（ｏｎ）であり導通であるので図１に示す回路は図２（ｂ）に示すように、ひとつの回路として表される。
【００２９】
図３は、図２（ａ）に示す等価回路と図２（ｂ）に示す等価回路をひとつの等価回路で表す過程において導入される等価回路を示す図である。図３（ａ）はスイッチ素子Ｓ１がオン（ｏｎ）のときの等価回路であり、図３（ｂ）はスイッチ素子Ｓ１がオフ（ｏｆｆ）のときの等価回路である。図３（ａ）と図３（ｂ）との違いは、理想トランスの巻線比が図３（ａ）では１：０であるのに対して、理想トランスの巻線比が図３（ｂ）では１：１である点である。
【００３０】
図４は、図３に示す等価回路を変形して図３（ａ）に示す回路と図３（ｂ）に示す回路をひとつの回路にまとめた等価回路の図である。ここで、Ｔｓはスイッチ素子Ｓ１がオン（ｏｎ）の区間とオフ（ｏｆｆ）の区間とを有する一周期の時間であり、この一周期が連続して繰り返される。Ｔｏｆｆ１はスイッチ素子Ｓ１がオフである時間である。一周期の間の状態平均を取ると、図４に示す等価回路が得られる。図４に示す一周期の間の状態平均の等価回路では、理想トランスの巻線比は１：Ｔｏｆｆ１／Ｔｓである。
【００３１】
図５は、図４に示す等価回路をさらに変形して等価負荷抵抗Ｒの側から見た等価回路を示す図である。即ち、等価負荷抵抗Ｒの側から見ると、入力電圧の値は（Ｔｓ／Ｔｏｆｆ１）×Ｅｄであり、損失の値は（Ｔｓ／Ｔｏｆｆ１）２×ｒ１１であり、インダクタＬ１１のインダクタンスの値は（Ｔｓ／Ｔｏｆｆ１）２×Ｌ１１である。この等価回路において等価負荷抵抗Ｒの側の素子である、コンデンサＣ１１のキャパシタンスの値はＣ１１、等価負荷抵抗Ｒの抵抗の値はＲであり、図１におけると同じ値である。
【００３２】
図６は、図５に示す等価回路から得られる定常状態における等価回路を示す図である。定常状態においては、インダクタＬ１１とコンデンサＣ１１とが関与しないので、出力電圧Ｅｏと入力電圧Ｅｄとの関係は、数式（１）で表される。
【００３３】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆ１）×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆ１）２×（ｒ１１／Ｒ）｝]
（１）
【００３４】
数式（１）から、等価負荷抵抗Ｒ（抵抗値はＲ）で消費される電力（負荷電力）と損失抵抗ｒ１１（抵抗値はｒ１１）で消費される電力（損失電力）とを求めると、効率η１は数式（２）で表される。
【００３５】
η１＝負荷電力／（負荷電力＋損失電力）
＝Ｒ×（負荷電流）２／｛Ｒ×（負荷電流）２＋（Ｔｓ／Ｔｏｆｆ１）２×ｒ１１×（負荷電流）２｝
＝Ｒ／｛Ｒ＋（Ｔｓ／Ｔｏｆｆ１）２×ｒ１１｝
＝１／｛１＋（Ｔｓ／Ｔｏｆｆ１）２×（ｒ１１／Ｒ）｝ （２）
【００３６】
また、数式（１）と数式（２）より、数式（３）が得られる。
【００３７】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆ１）×Ｅｄ×η１ （３）
【００３８】
つまり、損失抵抗ｒ１１の値が０である場合（効率η１が１（１００％）の場合）には、数式（３）で得られるＥｏの値は、Ｅｏ＝（Ｔｓ／Ｔｏｆｆ１）×Ｅｄとなって、数式（５１）と一致することとなる。
【００３９】
後述する本実施形態の縦続接続昇圧型スイッチング電源回路は、複数個の同一トポロジーの１段の昇圧型スイッチング電源回路を複数個縦続接続して得られるものである。ここで、同一トポロジーとは、回路素子の種類が同一で同一の接続であることをいうものである。縦続接続昇圧型スイッチング電源回路の各段は、図１に示すような、インダクタＬ１１の一端とスイッチ素子Ｓ１の一端とダイオードＤ１の一端とを接続し、インダクタＬ１１の他端とスイッチ素子Ｓ１の他端とを入力側として、ダイオードＤ１の他端とスイッチ素子Ｓ１の他端との間にコンデンサＣ１１を接続し、コンデンサＣ１１の両端を出力側として形成される昇圧型スイッチング電源回路と同一トポロジーとされている。
【００４０】
このような昇圧型スイッチング電源回路においては、損失は等価的に損失抵抗ｒ１１に置きかえられ、出力側に接続される負荷は等価的に等価負荷抵抗Ｒに置きかえられる。損失抵抗ｒ１１の値をｒ１１とし、等価負荷抵抗Ｒの値をＲとし、１周期の時間をＴｓとし、１周期毎にオン・オフ制御されるスイッチ素子Ｓ１のオフ時間をＴｏｆｆ１とすれば、（ｒ１１／Ｒ）と（Ｔｓ／Ｔｏｆｆ１）とが効率η１に関係をする。
【００４１】
そして、（ｒ１１／Ｒ）と出力電圧の値であるＥｏと入力電圧の値であるＥｄとが与えられれば、数式（１）に示す関係式から、（Ｔｓ／Ｔｏｆｆ１）の値が求まり、数式（２）に示す関係式に（ｒ１１／Ｒ）の値と（Ｔｓ／Ｔｏｆｆ１）の値とを代入して、効率η１の値を求めることができることとなる。
【００４２】
（回路損失がある場合の２段縦続接続昇圧型スイッチング電源回路）
次に、回路損失がある場合の２段縦続接続昇圧型スイッチング電源回路について説明をする。
【００４３】
図７は、図１に示す回路とトポロジーが同一の回路を２段縦続接続した回路である２段縦続接続昇圧型スイッチング電源回路を示す図である。スイッチ素子Ｓ１とスイッチ素子Ｓ２は、一周期におけるオフ（ｏｆｆ）の時間が同一の値となるように制御される。ここで、一周期をＴｓ、オフ（ｏｆｆ）の時間をＴｏｆｆ２として、スイッチ素子Ｓ１とスイッチ素子Ｓ２とが制御されるものである。入力電圧がＥｄ、出力電圧がＥｏであり、等価負荷抵抗Ｒ（抵抗値はＲ）を有する２段縦続接続昇圧型スイッチング電源回路について、効率η２を求める。効率η２を求めるに際して、まず、出力電圧Ｅｏ、電圧Ｅ１、入力電圧Ｅｄ、の関係式を以下に示すようにして求める。ここで、電圧Ｅ１は、最も入力側に近い１段目の出力電圧であり、同時に２段目の入力電圧でもある。
【００４４】
図７に示す回路の定常状態における、出力電圧Ｅｏと電圧Ｅ１の関係は数式（４）で表される。また、電圧Ｅ１と入力電圧Ｅｄとの定常状態における関係は数式（５）で表される。ここで、ｒ２１は、１段目の昇圧型スイッチング電源回路（入力側に接続される昇圧型スイッチング電源回路）の損失を抵抗に置き換えたものであり、ｒ２２は２段目の昇圧型スイッチング電源回路（出力側に接続される昇圧型スイッチング電源回路）の損失を抵抗に置き換えたものであり、Ｒ２１は１段目の昇圧型スイッチング電源回路の定常状態における等価負荷抵抗である。
【００４５】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆ２）×Ｅ１×[１／｛１＋（Ｔｓ／Ｔｏｆｆ２）２×（ｒ２２／Ｒ）｝] （４）
Ｅ１＝（Ｔｓ／Ｔｏｆｆ２）×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆ２）２×（ｒ２１／Ｒ２１）｝] （５）
【００４６】
数式（４）と数式（５）から、電圧Ｅ１を消去して、数式（６）に示すように、出力電圧Ｅｏと入力電圧Ｅｄとの関係式を得る。
【００４７】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆ２）２×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆ２）２×（ｒ２１／Ｒ２１）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆ２）２×（ｒ２２／Ｒ）｝] （６）
【００４８】
数式（６）より、回路損失がある場合の２段縦続接続昇圧型スイッチング電源回路の効率η２は数式（７）によって与えられる。
【００４９】
η２＝[１／｛１＋（Ｔｓ／Ｔｏｆｆ２）２×（ｒ２１／Ｒ２１）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆ２）２×（ｒ２２／Ｒ）｝] （７）
【００５０】
ここで、数式（７）の右辺の第１項は１段目の昇圧型スイッチング電源回路の効率η２１であり、数式（７）の右辺の第２項は２段目の昇圧型スイッチング電源回路の効率η２２である。効率η２＝η２１×η２２で表される。
【００５１】
等価負荷抵抗Ｒに供給される電力をＷＲとすると、２段目の昇圧型スイッチング電源回路における損失Ｗ２２は数式（８）で求められ、１段目の昇圧型スイッチング電源回路における損失Ｗ２１は数式（９）で求められる。
【００５２】
Ｗ２２＝ＷＲ×（１−η２２）／η２２ （８）
Ｗ２１＝ＷＲ×（１−η２１）／（η２１×η２２） （９）
【００５３】
数式（８）と数式（９）より、数式（１０）を得る。
【００５４】
Ｗ２１／Ｗ２２＝｛ＷＲ×（１−η２１）／（η２１×η２２）｝／｛ＷＲ×（１−η２２）／η２２｝＝（１−η２２）×η２１／（１−η２１） （１０）
【００５５】
ここで、数式（７）において、（ｒ２１／Ｒ２１）＝（ｒ２２／Ｒ）である場合には、１段目の昇圧型スイッチング電源回路の効率η２１と２段目の昇圧型スイッチング電源回路の効率η２２が等しいものとなる。
【００５６】
そして、数式（８）〜数式（９）が示すように、厳密には、より前段の昇圧型スイッチング電源回路の損失がより大きくなるが、η２１＝η２２≒１の場合（即ち、ｒ２２＜＜Ｒ、ｒ２１＜＜Ｒ２１で、（ｒ２１／Ｒ２１）＝（ｒ２２／Ｒ）である場合）においては、１段目の昇圧型スイッチング電源回路の損失Ｗ２１と２段目の昇圧型スイッチング電源回路の損失Ｗ２２とを略等しいものとできる。このようにして、各段における損失を略同じものとすることは、各段における発熱を略均一として熱集中を防ぐ意味から好ましい。
【００５７】
（ｒ２１／Ｒ２１）＝（ｒ２２／Ｒ）とする場合には、数式（６）から、（ｒ２１／Ｒ２１）を消去して、数式（１１）を得ることができる。ここで、Ｒ２１＝（Ｔｏｆｆ２／Ｔｓ）２×Ｒであり、ｒ２１＝（Ｔｏｆｆ２／Ｔｓ）２×ｒ２２であることは、図７に示す等価回路から明らかである。
【００５８】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆ２）２×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆ２）２×（ｒ２２／Ｒ）｝]２ （１１）
【００５９】
数式（１１）より、回路損失がある場合の２段縦続接続昇圧型スイッチング電源回路の効率η２は数式（１２）によって与えられる。
【００６０】
η２＝[１／｛１＋（Ｔｓ／Ｔｏｆｆ２）２×（ｒ２２／Ｒ）｝]２
＝１／｛１＋（Ｔｓ／Ｔｏｆｆ２）２×（ｒ２２／Ｒ）｝２ （１２）
【００６１】
要するに、本実施形態の２段縦続接続昇圧型スイッチング電源回路は、２個の昇圧型スイッチング電源回路を２段縦続接続して得られるものである。この２段縦続接続昇圧型スイッチング電源回路の１段目（前段）は、インダクタＬ２１の一端とスイッチ素子Ｓ１の一端とダイオードＤ１の一端とを接続し、インダクタＬ２１の他端とスイッチ素子Ｓ１の他端とを入力側とする。そして、ダイオードＤ１の他端とスイッチ素子Ｓ１の他端との間にコンデンサＣ２１を接続し、コンデンサＣ２１の両端を出力側として形成されるものである。また、損失は等価的に損失抵抗ｒ２１に置きかえられる。
【００６２】
また、この２段縦続接続昇圧型スイッチング電源回路の２段目（後段）は、インダクタＬ２２の一端とスイッチ素子Ｓ２の一端とダイオードＤ２の一端とを接続し、インダクタＬ２２の他端とスイッチ素子Ｓ２の他端とを入力側とする。そして、ダイオードＤ２の他端とスイッチ素子Ｓ２の他端との間にコンデンサＣ２２を接続し、コンデンサＣ２２の両端を出力側として形成されるものである。そして、損失は等価的に損失抵抗ｒ２２に置きかえられ、出力側に接続される負荷は等価的に等価負荷抵抗Ｒに置きかえられる。
【００６３】
損失抵抗ｒ２２の値をｒ２２とし、等価負荷抵抗Ｒの値をＲとし、１周期の時間をＴｓとし、１周期毎にオン・オフ制御されるスイッチ素子Ｓ１、スイッチ素子Ｓ２のオフ時間をＴｏｆｆ２とすれば、（ｒ２２／Ｒ）と（Ｔｓ／Ｔｏｆｆ２）とが効率η２に関係をする。ここで、１段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗Ｒ２１の値をＲ２１とし、１段目の昇圧型スイッチング電源回路の損失に応じた損失抵抗ｒ２１の値をｒ２１とする。各段の効率が等しいとすると、（ｒ２２／Ｒ）＝（ｒ２１／Ｒ２１）の関係が成立する。
【００６４】
そして、（ｒ２２／Ｒ）と出力電圧の値であるＥｏと入力電圧の値であるＥｄとが与えられれば、数式（１１）に示す関係式から、（Ｔｓ／Ｔｏｆｆ２）の値が求まり、数式（１２）に示す関係式に（ｒ２２／Ｒ）の値と（Ｔｓ／Ｔｏｆｆ２）の値とを代入して効率η２の値を求めることができる。
【００６５】
（回路損失がある場合の３段縦続接続昇圧型スイッチング電源回路）
さらに、回路損失がある場合の３段縦続接続昇圧型スイッチング電源回路について説明をする。
【００６６】
図８は、図１に示す回路とトポロジーが同一の回路を３段縦続接続した回路を示す図である。スイッチ素子Ｓ１とスイッチ素子Ｓ２とスイッチ素子Ｓ３は、一周期におけるオフ（ｏｆｆ）の時間が同一の値となるように制御される。ここで、一周期をＴｓ、オフ（ｏｆｆ）の時間をＴｏｆｆ３として制御されるものとして、入力電圧の値としてＥｄ、入力電圧の値としてＥｏを有する回路について、効率η３を求める。効率η３を求めるに際して、出力電圧Ｅｏ、電圧Ｅ１、電圧Ｅ２、入力電圧Ｅｄ、の関係式を以下に示すようにしてまず求める。
【００６７】
図８に示す回路の定常状態における、出力電圧Ｅｏと電圧Ｅ２の関係は、数式（１３）で表される。また、電圧Ｅ２と電圧Ｅ１との定常状態における関係は数式（１４）で表される。また、電圧Ｅ１と入力電圧Ｅｄとの定常状態における関係は数式（１５）で表される。ここで、ｒ３１は１段目の昇圧型スイッチング電源回路（入力側に接続される昇圧型スイッチング電源回路）の損失を抵抗に置き換えたものであり、ｒ３２は２段目の昇圧型スイッチング電源回路（中間に接続される昇圧型スイッチング電源回路）の損失を抵抗に置き換えたものであり、ｒ３３は３段目の昇圧型スイッチング電源回路（出力側に接続される昇圧型スイッチング電源回路）の損失を抵抗に置き換えたものであり、Ｒ３１は１段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗であり、Ｒ３２は２段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗である。
【００６８】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆ３）×Ｅ２×[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）２×（ｒ３３／Ｒ）｝] （１３）
Ｅ２＝（Ｔｓ／Ｔｏｆｆ３）×Ｅ１×[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）２×（ｒ３２／Ｒ３２）｝] （１４）
Ｅ１＝（Ｔｓ／Ｔｏｆｆ３）×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）２×（ｒ３１／Ｒ３１）｝] （１５）
【００６９】
数式（１３）〜数式（１５）から、電圧Ｅ１、電圧Ｅ２を消去して、数式（１６）に示す、出力電圧Ｅｏと入力電圧Ｅｄとの関係式を得る。
【００７０】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆ３）３×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）３×（ｒ３１／Ｒ３１）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）３×（ｒ３２／Ｒ３２）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）３×（ｒ３３／Ｒ）｝] （１６）
【００７１】
数式（１６）より、回路損失がある場合の３段縦続接続昇圧型スイッチング電源回路の効率η３は数式（１７）によって与えられる。
【００７２】
η３＝[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）３×（ｒ３１／Ｒ３１）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）２×（ｒ３２／Ｒ３２）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）２×（ｒ３３／Ｒ）｝] （１７）
【００７３】
ここで、数式（１７）の右辺の第１項は１段目の昇圧型スイッチング電源回路の効率η３１であり、数式（１７）の右辺の第２項は２段目の昇圧型スイッチング電源回路の効率η３２であり、数式（１７）の右辺の第３項は３段目の昇圧型スイッチング電源回路の効率η３３である。効率η３＝η３１×η３２×η３３で表される。
【００７４】
等価負荷抵抗Ｒに供給される電力をＷＲとすると、３段目の昇圧型スイッチング電源回路における損失Ｗ３３は数式（１８）で求められ、２段目の昇圧型スイッチング電源回路における損失Ｗ３２は数式（１９）で求められ、１段目の昇圧型スイッチング電源回路における損失Ｗ３１は数式（２０）で求められる。
【００７５】
Ｗ３３＝ＷＲ×（１−η３３）／η３３ （１８）
Ｗ３２＝ＷＲ×（１−η３２）／（η３２×η３３） （１９）
Ｗ３１＝ＷＲ×（１−η３１）／（η３１×η３２×η３３） （２０）
【００７６】
数式（１８）〜数式（２０）より、数式（２１）〜数式（２３）を得る。
Ｗ３３／ＷＲ＝（１−η３３）／η３３ （２１）
Ｗ３２／Ｗ３３＝（１−η３２）／｛（１−η３３）×η３２｝ （２２）
Ｗ３１／Ｗ３２＝（１−η３１）／｛（１−η３２）×η３１｝ （２３）
【００７７】
ここで、１段目の昇圧型スイッチング電源回路の効率η３１と２段目の昇圧型スイッチング電源回路の効率η３２と３段目の昇圧型スイッチング電源回路の効率η３３が等しい場合には、数式（１７）において、（ｒ３１／Ｒ３１）＝（ｒ３２／Ｒ３２）＝（ｒ３３／Ｒ）と置くことができる。
【００７８】
そして、数式（１８）〜数式（２０）が示すように、厳密には、より前段の昇圧型スイッチング電源回路の損失がより大きくなるが、η３１＝η３２＝η３３≒１の場合（即ち、ｒ３３＜＜Ｒ、ｒ３２＜＜Ｒ３２、ｒ３１＜＜Ｒ３１の場合）においては、１段目の昇圧型スイッチング電源回路の損失Ｗ３１と２段目の昇圧型スイッチング電源回路の損失Ｗ３２と、３段目の昇圧型スイッチング電源回路の損失Ｗ３３と、を略等しいものとできる。このようにして、各段における損失を略同じものすることは、各段の発熱を略均一として熱集中を防ぐ意味からも好ましい。
【００７９】
（ｒ３１／Ｒ３１）＝（ｒ３２／Ｒ３２）＝（ｒ３３／Ｒ）とする場合には、数式（１６）から、（ｒ３１／Ｒ３１）、（ｒ３２／Ｒ３２）を消去して、数式（２４）を得ることができる。ここで、Ｒ３２＝（Ｔｏｆｆ３／Ｔｓ）２×Ｒであり、Ｒ３１＝（Ｔｏｆｆ３／Ｔｓ）２×Ｒ３２であり、ｒ３２＝（Ｔｏｆｆ３／Ｔｓ）２×ｒ３３であり、ｒ３１＝（Ｔｏｆｆ３／Ｔｓ）２×ｒ３２であることは、２段縦続接続昇圧型スイッチング電源回路におけると同様に明らかである。
【００８０】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆ３）３×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）２×（ｒ３３／Ｒ）｝]３ （２４）
【００８１】
数式（２４）より、回路損失がある場合の３段縦続接続昇圧型スイッチング電源回路の効率η３は数式（２５）によって与えられる。
【００８２】
η３＝[１／｛１＋（Ｔｓ／Ｔｏｆｆ３）２×（ｒ３３／Ｒ）｝]３
＝１／｛１＋（Ｔｓ／Ｔｏｆｆ３）２×（ｒ３３／Ｒ）｝３ （２５）
【００８３】
要するに、本実施形態の３段縦続接続昇圧型スイッチング電源回路は、３個の昇圧型スイッチング電源回路を、３段縦続接続して得られるものである。この３段縦続接続昇圧型スイッチング電源回路の１段目（前段）は、インダクタＬ３１の一端とスイッチ素子Ｓ１の一端とダイオードＤ１の一端とを接続し、インダクタＬ３１の他端とスイッチ素子Ｓ１の他端とを入力側とする。そして、ダイオードＤ１の他端とスイッチ素子Ｓ１の他端との間にコンデンサＣ３１を接続し、コンデンサＣ３１の両端を出力側として形成されるものである。また、損失は等価的に損失抵抗ｒ３１に置きかえられる。
【００８４】
また、この３段縦続接続昇圧型スイッチング電源回路の２段目（中段）は、インダクタＬ３２の一端とスイッチ素子Ｓ２の一端とダイオードＤ２の一端とを接続し、インダクタＬ３２の他端とスイッチ素子Ｓ２の他端とを入力側とする。そして、ダイオードＤ２の他端とスイッチ素子Ｓ２の他端との間にコンデンサＣ３２を接続し、コンデンサＣ３２の両端を出力側として形成されるものである。そして、損失は等価的に損失抵抗ｒ３２に置きかえられ、出力側に接続される負荷は等価的に等価負荷抵抗Ｒ３２に置きかえられる。そして、昇圧型スイッチング電源回路の２段目（中段）の入力側は昇圧型スイッチング電源回路の１段目（前段）の出力側に接続され、昇圧型スイッチング電源回路の２段目（中段）の出力側は昇圧型スイッチング電源回路の３段目（中段）の入力側に接続される。
【００８５】
また、この３段縦続接続昇圧型スイッチング電源回路の３段目（後段）は、インダクタＬ３３の一端とスイッチ素子Ｓ３の一端とダイオードＤ３の一端とを接続し、インダクタＬ３３の他端とスイッチ素子Ｓ３の他端とを入力側とする。そして、ダイオードＤ３の他端とスイッチ素子Ｓ３の他端との間にコンデンサＣ３３を接続し、コンデンサＣ３３の両端を出力側として形成されるものである。そして、損失は等価的に損失抵抗ｒ３３に置きかえられ、出力側に接続される負荷は等価負荷抵抗Ｒである。そして、昇圧型スイッチング電源回路の３段目の入力側は昇圧型スイッチング電源回路の２段目（中段）の出力側に接続される。
【００８６】
損失抵抗ｒ３３の値をｒ３３とし、等価負荷抵抗Ｒの値をＲとし、１周期の時間をＴｓとし、１周期毎にオン・オフ制御されるスイッチ素子Ｓ１、スイッチ素子Ｓ２、スイッチ素子Ｓ３のオフ時間をＴｏｆｆ３とすれば、（ｒ３３／Ｒ）と（Ｔｓ／Ｔｏｆｆ３）とが効率η３に関係をする。ここで、１段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗Ｒ３１の値をＲ３１、２段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗Ｒ３２の値をＲ３２、１段目の昇圧型スイッチング電源回路の損失に応じた損失抵抗ｒ３１の値をｒ３１、２段目の昇圧型スイッチング電源回路の損失に応じた損失抵抗ｒ３２の値をｒ３２とする。この場合に各段における効率が等しい場合には、（ｒ３３／Ｒ）＝（ｒ３１／Ｒ３１）＝（ｒ３２／Ｒ３２）が成立する。
【００８７】
そして、（ｒ３３／Ｒ）と出力電圧の値であるＥｏと入力電圧の値であるＥｄとが与えられれば、数式（２４）に示す関係式から、（Ｔｓ／Ｔｏｆｆ３）の値が求まり、数式（２５）に示す関係式に（ｒ３３／Ｒ）の値と（Ｔｓ／Ｔｏｆｆ３）の値とを代入して効率η３の値を求めることができる。
【００８８】
（回路損失がある場合のｎ段縦続接続昇圧型スイッチング電源回路）
上述した、２段縦続接続昇圧型スイッチング電源回路および３段縦続接続昇圧型スイッチング電源回路の解析手法を一般的なｎ段縦続接続昇圧型スイッチング電源回路に拡張する。図９は、ｎ段縦続接続昇圧型スイッチング電源回路を示す図である。図９では、２段目から（ｎ−１）段目までの昇圧型スイッチング電源回路については、記載が省略されている。
【００８９】
数式（１６）をｎ段に拡張した場合について数式（２６）を得、数式（１７）をｎ段に拡張した場合について数式（２７）を得ることができる。
【００９０】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆｎ）ｎ×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎ１／Ｒｎ１）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎ２／Ｒｎ２）｝]・・・・×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｍ／Ｒｎｍ）｝]・・・・・×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ−１／Ｒｎｎ−１）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝] （２６）
ηｎ＝[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎ１／Ｒｎ１）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎ２／Ｒｎ２）｝]・・・・×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｍ／Ｒｎｍ）｝]・・・・・×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ−１／Ｒｎｎ−１）｝]×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝] （２７）
【００９１】
数式（２６）、数式（２７）を整理して、出力電圧Ｅｏ、効率ηｎは各々、数式（２８）、数式（２９）によって与えられる。
【００９２】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆｎ）ｎ×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝]ｎ （２８）
ηｎ＝[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝]ｎ
＝１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝ｎ （２９）
【００９３】
要するに、本実施形態のｎ段縦続接続昇圧型スイッチング電源回路は、ｎ個の昇圧型スイッチング電源回路を、ｎ段縦続接続して得られるものである。このｎ段縦続接続昇圧型スイッチング電源回路の入力側の１段目（最前段の昇圧型スイッチング電源回路）は、インダクタＬｎ１の一端とスイッチ素子Ｓ１の一端とダイオードＤ１の一端とを接続し、インダクタＬｎ１の他端とスイッチ素子Ｓ１の他端とを入力側とする。そして、ダイオードＤ１の他端とスイッチ素子Ｓ１の他端との間にコンデンサＣｎ１（最前段のコンデンサ）を接続し、コンデンサＣｎ１の両端を出力側として形成されるものである。また、損失は等価的に損失抵抗ｒｎ１に置きかえられる。
【００９４】
また、このｎ段縦続接続昇圧型スイッチング電源回路の２段目は、インダクタＬｎ２（図示せず）の一端とスイッチ素子Ｓ２の一端とダイオードＤ２の一端とを接続し、インダクタＬｎ２の他端とスイッチ素子Ｓ２の他端とを入力側とする。そして、ダイオードＤ２の他端とスイッチ素子Ｓ２の他端との間にコンデンサＣｎ２（図示せず）を接続し、コンデンサＣｎ２の両端を出力側として形成されるものである。そして、損失は等価的に損失抵抗ｒｎ２（図示せず）に置きかえられ、出力側に接続される負荷は等価的に等価負荷抵抗Ｒｎ２（図示せず）に置きかえられる。そして、昇圧型スイッチング電源回路の２段目の入力側は昇圧型スイッチング電源回路の１段目の出力側に接続され、昇圧型スイッチング電源回路の２段目の出力側は昇圧型スイッチング電源回路の３段目の入力側に接続される。同様にして、各昇圧型スイッチング電源回路の入力側は一段前段の昇圧型スイッチング電源回路の出力側に接続され、各昇圧型スイッチング電源回路の出力側は一段後段の入力側に接続されて、連鎖状に縦続接続される。
【００９５】
また、このｎ段縦続接続昇圧型スイッチング電源回路のｎ段目は、インダクタＬｎｎの一端とスイッチ素子Ｓｎの一端とダイオードＤｎの一端とを接続し、インダクタＬｎｎの他端とスイッチ素子Ｓｎの他端とを入力側とする。そして、ダイオードＤｎの他端とスイッチ素子Ｓｎの他端との間にコンデンサＣｎｎを接続し、コンデンサＣｎｎの両端を出力側として形成されるものである。そして、損失は等価的に損失抵抗ｒｎｎに置きかえられる。そして、ｎ段目の昇圧型スイッチング電源回路の入力側は（ｎ−１）段目の昇圧型スイッチング電源回路の出力側に接続され、ｎ段目の昇圧型スイッチング電源回路の出力側は等価負荷抵抗Ｒに接続される。
【００９６】
ｎ番目の昇圧型スイッチング電源回路の損失抵抗ｒｎｎ（損失に対応する抵抗）の値をｒｎｎとし、等価負荷抵抗Ｒの値をＲとし、１周期の時間をＴｓとし、１周期毎にオン・オフ制御されるスイッチ素子Ｓ１、スイッチ素子Ｓ２・・・・スイッチ素子Ｓｎのオフ時間をＴｏｆｆｎとすれば、（ｒｎｎ／Ｒ）と（Ｔｓ／Ｔｏｆｆｎ）とが効率ηｎに関係をする。ここで、１段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗Ｒｎ１の値をＲｎ１、２段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗Ｒｎ２の値をＲｎ２、・・・・（ｎ−１）段目の昇圧型スイッチング電源回路の等価負荷抵抗Ｒ（ｎ−１）１の値をＲ（ｎ−１）１、とし、・・・・、ｎ段目の昇圧型スイッチング電源回路の等価負荷抵抗Ｒの値をＲとする。また、１段目からｎ段目までの各々の昇圧型スイッチング電源回路の損失に応じた抵抗の値をｒｎ１、ｒｎ２、・・・・ｒ（ｎ−１）１、ｒｎ１とする。この場合に、各段の効率が等しいものであるとすると、（ｒｎｎ／Ｒ）＝（ｒｎ１／Ｒｎ１）＝・・・・・・＝（ｒ（ｎ−１）１／Ｒ（ｎ−１）１）が成立する。
【００９７】
この場合には、（ｒｎｎ／Ｒ）と出力電圧の値であるＥｏと入力電圧の値であるＥｄとが与えられれば、数式（２８）に示す関係式から、（Ｔｓ／Ｔｏｆｆｎ）の値が求まり、数式（２９）に示す関係式に（ｒｎｎ／Ｒ）の値と（Ｔｓ／Ｔｏｆｆｎ）の値とを代入して効率ηｎの値を求めることができる。または、数式（２８）と数式（２９）より、（Ｔｓ／Ｔｏｆｆｎ）を含まない数式を求め、直接に、出力電圧Ｅｏ、入力電圧Ｅｄ、（ｒｎｎ／Ｒ）の各値を代入して効率ηｎの値を求めることができる。
【００９８】
（昇圧型スイッチング電源回路の縦続接続の段数ｎとオフ時間Ｔｏｆｆｎの関係）
図１０は、１段の昇圧型スイッチング電源回路ないし３段縦続接続昇圧型スイッチング電源回路について、それらの各々における入力電圧Ｅｄの値を同一として、各々から同一の出力電圧Ｅｏを得る場合における、１段の昇圧型スイッチング電源回路のオフ時間Ｔｏｆｆ１、２段縦続接続昇圧型スイッチング電源回路のオフ時間Ｔｏｆｆ２、３段縦続接続昇圧型スイッチング電源回路のオフ時間Ｔｏｆｆ３が、どのような関係となるかを模式的に示す図である。
【００９９】
ここで、説明を簡単にするために、効率η１、効率η２、効率η３の各々が１である場合（ｒ１１＝０、ｒ２２＝０、ｒ３３＝０である損失がない場合）についてまず説明をする。この場合には、Ｔｏｆｆ１は数式（３０）、Ｔｏｆｆ２は数式（３１）、Ｔｏｆｆ３は数式（３２）で表せる。また、ｎ段縦続接続昇圧型スイッチング電源回路については、効率ηｎが１である場合には数式（３３）で表される。
【０１００】
Ｔｏｆｆ１＝Ｔｓ×（Ｅｄ／Ｅｏ） （３０）
Ｔｏｆｆ２＝Ｔｓ×（Ｅｄ／Ｅｏ）１／２ （３１）
Ｔｏｆｆ３＝Ｔｓ×（Ｅｄ／Ｅｏ）１／３ （３２）
Ｔｏｆｆｎ＝Ｔｓ×（Ｅｄ／Ｅｏ）１／ｎ （３３）
【０１０１】
図１、図７、図８、図９に示す昇圧型スイッチング電源回路では、Ｅｄ／Ｅｏ＜１であるので、数式（３０）〜数式（３３）より、Ｔｏｆｆ１＜Ｔｏｆｆ２＜Ｔｏｆｆ３の関係が成立する。また、ｎ段縦続接続昇圧型スイッチング電源回路におけるスイッチ素子がオフ（ｏｆｆ）となる時間の一般的関係は、Ｔｏｆｆ１＜Ｔｏｆｆ２＜Ｔｏｆｆ３・・・・・＜Ｔｏｆｆｎ（ただし、Ｔｏｆｆｎはｎが４以上に対応するオフ時間）が成立する。なお、ｒ１１≠０、ｒ２２≠０、ｒ３３≠０である場合（損失が有る場合）にも、各段の効率が等しい場合には、Ｔｏｆｆ１＜Ｔｏｆｆ２＜Ｔｏｆｆ３の関係が成立する。そして、ｒ１１≠０、ｒ２２≠０、ｒ３３≠０・・・・・ｒｎｎ≠０である場合にも、Ｔｏｆｆ１＜Ｔｏｆｆ２＜Ｔｏｆｆ３・・・・・＜Ｔｏｆｆｎの一般的関係が成立する。
【０１０２】
（昇圧型スイッチング電源回路の縦続接続の段数ｎと効率ηｎの関係）
ｎ段縦続接続昇圧型スイッチング電源回路の効率ηｎは、数式（２９）に示すように、Ｔｓ／Ｔｏｆｆｎ（周期・オフ時間の時間比）とｒｎｎ／Ｒ（最終段の昇圧型スイッチング電源回路の損失抵抗・等価負荷抵抗の抵抗比）との関数として表される。ここで、数式（２８）に示すように、Ｔｓ／Ｔｏｆｆｎは、Ｅｏ／Ｅｄ（出力電圧・入力電圧の昇圧比）とｒｎｎ／Ｒとの関数として表されるので、結局、ｎ段縦続接続昇圧型スイッチング電源回路の効率ηｎは、Ｅｏ／Ｅｄとｒｎｎ／Ｒの関数として表されることとなる。
【０１０３】
要するに、ｎ段縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電力と入力側に入力される入力電力との比を（電力）効率ηｎとし、縦続接続の数をｎとして、効率ηｎを最大にする整数ｎは以下のようにして求められる。
【０１０４】
ｎ段縦続接続昇圧型スイッチング電源回路の最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値をｒｎｎとし、ｎ段縦続接続昇圧型スイッチング電源回路の出力側に接続される等価負荷抵抗の値をＲとし、ｎ段縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値をＥｏとし、ｎ段縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値をＥｄとする。この場合に、上述した数式（２８）を満たし、上述した数式（２９）で表される電力効率ηｎの値が最大となる整数ｎで与えられる数が効率を最大とする縦続接続の数である。よって、昇圧型スイッチング電源回路をｎ段縦続接続して得られる縦続接続昇圧型スイッチング電源回路が最も効率が良いこととなる。
【０１０５】
上述した数式（２８）を満たし、上述した数式（２９）で表される電力効率ηｎの値が最大となる整数ｎで与えられる数を求める、２元連立方程式の解法の過程を以下に示す。各数式の標記を簡略化するために、Ｍ＝Ｅｏ／Ｅｄと置き、ｋｎ＝Ｔｓ／Ｔｏｆｆｎと置き、ｂ＝ｒｎｎ／Ｒと置く。このようにして、数式（２８）から数式（３４）を得る。
【０１０６】
Ｍ＝ｋｎｎ｛１／（１＋ｋｎ２×ｂ）｝ｎ＝｛ｋｎ／（１＋ｋｎ２×ｂ）｝ｎ（３４）
【０１０７】
数式（３４）は、ｋｎについての２次方程式であるので、２次方程式の根の公式より、数式（３５）を得ることができる。
【０１０８】
ｋｎ＝｛１±（１−４×ｂ×Ｍ２／ｎ）１／２｝／（２×ｂ×Ｍ１／ｎ） （３５）
【０１０９】
ここで、数式（３５）の意味を検討する。数式（３５）は、数式（３６）と数式（３７）の２式から成立している。
【０１１０】
ｋｎ＝｛１−（１−４×ｂ×Ｍ２／ｎ）１／２｝／（２×ｂ×Ｍ１／ｎ） （３６）
ｋｎ＝｛１＋（１−４×ｂ×Ｍ２／ｎ）１／２｝／（２×ｂ×Ｍ１／ｎ） （３７）
【０１１１】
まず、数式（３６）について検討をする。ｂ＝ｒｎｎ／Ｒが０に近づく極限値（ｂ−＞０）、即ち、損失がなく効率が１となる場合における、ｋｎ＝Ｔｓ／Ｔｏｆｆｎは、数式（３８）で表される。
【０１１２】
ｋｎ＝Ｍ１／ｎ （ｂ−＞０）
＝Ｔｓ／Ｔｏｆｆｎ＝（Ｅｏ／Ｅｄ）１／ｎ （３８）
【０１１３】
また、数式（３３）で示される、損失がなく効率が１となる場合における、関係式を変形すると、数式（３９）が得られる。
【０１１４】
Ｔｓ／Ｔｏｆｆｎ＝（Ｅｏ／Ｅｄ）１／ｎ （３９）
【０１１５】
つまり、数式（３８）と数式（３９）とは一致することから、数式（３６）に示す、ｋｎ＝｛１−（１−４×ｂ×Ｍ２／ｎ）１／２｝／（２×ｂ×Ｍ１／ｎ）は、物理現象と合致する有意な解であることが確認される。
【０１１６】
一方、数式（３７）の場合について検討をする。ｂ＝ｒｎｎ／Ｒが０に近づく極限値は、数式（４０）で表される
【０１１７】
ｋｎ＝∞ （ｂ−＞０） （４０）
【０１１８】
つまり、数式（４０）と数式（３９）とは一致せず、数式（３７）に示す、ｋｎ＝｛１＋（１−４×ｂ×Ｍ２／ｎ）１／２｝／（２×ｂ×Ｍ１／ｎ）は、物理現象と合致する有意な解ではないことが確認される。
【０１１９】
数式（３６）で得られた、ｋｎを数式（２９）に代入して、Ｔｓ／Ｔｏｆｆｎを消去して、数式（４１）を得ることができる。そして、再び、演算の簡単化のために導入した、ＭをＥｏ／Ｅｄに戻し、ｂをｒｎｎ／Ｒに戻して、数式（４１）、数式（４２）を得ることができる。
【０１２０】
ηｎ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝ｎ
＝１／｛１＋（ｋｎ）２×ｂ｝ｎ
＝１／〈１＋［｛１−（１−４×ｂ×Ｍ２／ｎ）１／２｝／（２×ｂ×Ｍ１／ｎ）］２×ｂ〉ｎ （４１）
ηｎ＝１／《１＋〈［１−{１−４×（ｒｎｎ／Ｒ）×（Ｅｏ／Ｅｄ）２／ｎ｝１／２］／｛２×（ｒｎｎ／Ｒ）×（Ｅｏ／Ｅｄ）１／ｎ｝〉２×（ｒｎｎ／Ｒ）》ｎ（４２）
【０１２１】
（計算例）
図１１〜図２４は、Ｅｏ／Ｅｄとｒｎｎ／Ｒとを媒介変数として、昇圧型スイッチング電源回路の縦続接続の段数ｎに対する効率ηｎの関係を示すグラフである。即ち、横軸は縦続接続の段数ｎの値、縦軸は段数ｎの縦続接続された昇圧型スイッチング電源回路の全体の効率である。この各グラフは、数式（２８）および数式（２９）、または、数式（４２）から計算によって求められたものである。
【０１２２】
図１１〜図１７は、ｒｎｎ／Ｒ＝０．０１、Ｅｏ／Ｅｄが１．５〜３５の範囲における効率を、昇圧型スイッチング電源回路の縦続接続の段数を１〜１０の間で変化させて計算した結果を示すものである。また、図１８〜図２４は、ｒｎｎ／Ｒ＝０．００５、Ｅｏ／Ｅｄが１．５〜３５の範囲における効率を、昇圧型スイッチング電源回路の縦続接続の段数を１〜１０の間で変化させて計算した結果を示すものである。
【０１２３】
図１１は、ｒｎｎ／Ｒ＝０．０１、Ｅｏ／Ｅｄが１．５〜５の範囲における効率を示す図である。図１２は、ｒｎｎ／Ｒ＝０．０１、Ｅｏ／Ｅｄが６〜１０の範囲における効率を示す図である。図１３は、ｒｎｎ／Ｒ＝０．０１、Ｅｏ／Ｅｄが１１〜１５の範囲における効率を示す図である。
【０１２４】
図１４は、ｒｎｎ／Ｒ＝０．０１、Ｅｏ／Ｅｄが１６〜２０の範囲における効率を示す図である。図１５は、ｒｎｎ／Ｒ＝０．０１、Ｅｏ／Ｅｄが２１〜２５の範囲における効率を示す図である。図１６は、ｒｎｎ／Ｒ＝０．０１、Ｅｏ／Ｅｄが２６〜３０の範囲における効率を示す図である。図１７は、ｒｎｎ／Ｒ＝０．０１、Ｅｏ／Ｅｄが３１〜３５の範囲における効率を示す図である。
【０１２５】
図１８は、ｒｎｎ／Ｒ＝０．００５、Ｅｏ／Ｅｄが１．５〜５の範囲における効率を示す図である。図１９は、ｒｎｎ／Ｒ＝０．００５、Ｅｏ／Ｅｄが６〜１０の範囲における効率を示す図である。図２０は、ｒｎｎ／Ｒ＝０．００５、Ｅｏ／Ｅｄが１１〜１５の範囲における効率を示す図である。図２１は、ｒｎｎ／Ｒ＝０．００５、Ｅｏ／Ｅｄが１６〜２０の範囲における効率を示す図である。図２２は、ｒｎｎ／Ｒ＝０．００５、Ｅｏ／Ｅｄが２１〜２５の範囲における効率を示す図である。図２３は、ｒｎｎ／Ｒ＝０．００５、Ｅｏ／Ｅｄが２６〜３０の範囲における効率を示す図である。図２４は、ｒｎｎ／Ｒ＝０．００５、Ｅｏ／Ｅｄが３１〜３５の範囲における効率を示す図である。
【０１２６】
図１１〜図２４の各横軸の縦続接続の段数ｎの値（Ｎｕｍｂｅｒ ｏｆ ｃｏｎｖｅｒｔｅｒｓ ｎ）の１、２・・・１０は、縦続接続された昇圧型スイッチング電源回路の数を示す。Ｅｏ／Ｅｄが１．５〜３５の範囲で変化した場合に、任意の段数ｎにおいて、縦軸に示す効率η（Ｅｆｆｉｃｉｅｎｃｙ）の値は、昇圧比Ｅｏ／Ｅｄの値が小さい程大きくなることが見て取れる。なお、一般的に、昇圧型スイッチング電源回路では、入力電圧Ｅｄは制約の下に得られる所定範囲内の電圧値を有する電圧であり、出力電圧Ｅｏは所望の電圧とされている。つまり、昇圧型スイッチング電源回路は、所望の昇圧比Ｅｏ／Ｅｄを得て、所望の出力電圧を得ることを目的とするものである。
【０１２７】
抵抗比ｒｎｎ／Ｒ＝０．０１の場合には、図１１〜図１７から以下の結果が見て取れる。昇圧比Ｅｏ／Ｅｄの値が１．５、２の場合には段数ｎ＝１で効率が最大となる（図１１を参照）。昇圧比Ｅｏ／Ｅｄの値が３の場合には段数ｎ＝２で効率が最大となる（図１１を参照）。昇圧比Ｅｏ／Ｅｄの値が４、５の場合には段数ｎ＝３で効率が最大となる（図１１を参照）。昇圧比Ｅｏ／Ｅｄの値が６〜９の場合には段数ｎ＝４で効率が最大となる（図１２を参照）。昇圧比Ｅｏ／Ｅｄの値が１０〜１５の場合には段数ｎ＝５で効率が最大となる（図１２、図１３を参照）。昇圧比Ｅｏ／Ｅｄの値が１６〜２２の場合には段数ｎ＝６で効率が最大となる（図１４、図１５を参照）。昇圧比Ｅｏ／Ｅｄの値が２３〜３５の場合には段数ｎ＝７で効率が最大となる（図１５、図１６、図１７を参照）。
【０１２８】
抵抗比ｒｎｎ／Ｒ＝０．００５の場合には、図１８〜図２４から以下の結果が見て取れる。昇圧比Ｅｏ／Ｅｄの値が１．５の場合には段数ｎ＝１で効率が最大となる（図１８を参照）。昇圧比Ｅｏ／Ｅｄの値が２の場合には段数ｎ＝２で効率が最大となる（図１８を参照）。昇圧比Ｅｏ／Ｅｄの値が３、〜５の場合には段数ｎ＝３で効率が最大となる（図１８を参照）。昇圧比Ｅｏ／Ｅｄの値が６〜９の場合には段数ｎ＝４で効率が最大となる（図１９を参照）。昇圧比Ｅｏ／Ｅｄの値が１０〜１５の場合には段数ｎ＝５で効率が最大となる（図１９、図２０を参照）。昇圧比Ｅｏ／Ｅｄの値が１６〜２３の場合には段数ｎ＝６で効率が最大となる（図２１、図２２を参照）。昇圧比Ｅｏ／Ｅｄの値が２４〜３５の場合には段数ｎ＝７で効率が最大となる（図２２、図２３、図２４を参照）。
【０１２９】
図１１を参照して、いくつかの具体例を引用して説明をする。抵抗比ｒｎｎ／Ｒ＝０．０１の場合には、以下の効率が見て取れる。昇圧比Ｅｏ／Ｅｄの値が１．５の場合の効率最大値は、ｎ＝１で生じ、その値は、略９８％（計算値では９７．７％、ただし有効数字を３桁とする場合、有効数字は以下同様）である。昇圧比Ｅｏ／Ｅｄの値が２の場合の効率最大値は、ｎ＝１で生じ、その値は、略９６％（計算値では９５．８％）である。昇圧比Ｅｏ／Ｅｄの値が３の場合の効率最大値は、ｎ＝２で生じ、その値は、略９４％（計算値では９３．９％）である。昇圧比Ｅｏ／Ｅｄの値が４の場合の効率最大値は、ｎ＝３で生じ、その値は、略９２％（計算値では９２．４％）である。昇圧比Ｅｏ／Ｅｄの値が５の場合の効率最大値は、ｎ＝３で生じ、その値は、略９１％（計算値では９１．２％）である。
【０１３０】
図１２を参照して、いくつかの具体例を引用して説明をする。抵抗比ｒｎｎ／Ｒ＝０．０１の場合の以下の効率が見て取れる。昇圧比Ｅｏ／Ｅｄの値が６の場合の効率最大値は、ｎ＝４で生じ、その値は、略９０％（計算値では９０．３％）である。昇圧比Ｅｏ／Ｅｄの値が７の場合の効率最大値は、ｎ＝４で生じ、その値は、略９０％（計算値では８９．６％）である。昇圧比Ｅｏ／Ｅｄの値が８の場合の効率最大値は、ｎ＝４で生じ、その値は、略８９％（計算値では８８．８％）である。昇圧比Ｅｏ／Ｅｄの値が９の場合の効率最大値は、ｎ＝５で生じ、その値は、略８８％（計算値では８８．２％）である。昇圧比Ｅｏ／Ｅｄの値が１０の場合の効率最大値は、ｎ＝５で生じ、その値は、略８８％（計算値では８７．８％）である。以下、同様にして図１３〜図１７から、昇圧比Ｅｏ／Ｅｄの値が１０〜３５の各々についての効率最大値が読み取れる。
【０１３１】
図１８〜図２１を参照して、いくつかの具体例を引用して説明をする。抵抗比ｒｎｎ／Ｒ＝０．００５の場合の以下の効率が見て取れる。昇圧比Ｅｏ／Ｅｄの値が１．５の場合の効率最大値は、ｎ＝１で生じ、その値は、略９９％（計算値では９８．９％）である。昇圧比Ｅｏ／Ｅｄの値が３の場合の効率最大値は、ｎ＝３で生じ、その値は、略９７％（計算値では９６．９％）である。昇圧比Ｅｏ／Ｅｄの値が６の場合の効率最大値は、ｎ＝４で生じ、その値は、略９５％（計算値では９５．１％）である。昇圧比Ｅｏ／Ｅｄの値が１０の場合の効率最大値は、ｎ＝５で生じ、その値は、略９４％（計算値では９３．８％）である。昇圧比Ｅｏ／Ｅｄの値が２０の場合の効率最大値は、ｎ＝６で生じ、その値は、略９２％（計算値では９２．０％）である。
【０１３２】
図２２〜図２４を参照して、いくつかの具体例を引用して説明をする。抵抗比ｒｎｎ／Ｒ＝０．００５の場合の以下の効率が見て取れる。昇圧比Ｅｏ／Ｅｄの値が２５の場合の効率最大値は、ｎ＝７で生じ、その値は、略９１％（計算値では９１．４％）である。昇圧比Ｅｏ／Ｅｄの値が３０の場合の効率最大値は、ｎ＝７で生じ、その値は、略９１％（計算値では９１．０％）である。昇圧比Ｅｏ／Ｅｄの値が３５の場合の効率最大値は、ｎ＝７で生じ、その値は、略９１％（計算値では９１．６％）である。
【０１３３】
抵抗比ｒｎｎ／Ｒ＝０．０１、抵抗比ｒｎｎ／Ｒ＝０．００５、抵抗比ｒｎｎ／Ｒ＝０．００１（図１１〜図２４には示さない）について、最大効率となる段数を表１にまとめる。表１において最も左側の列は、昇圧比Ｅｏ／Ｅｄである。２列目は、抵抗比ｒｎｎ／Ｒ＝０．０１における、最も効率が良好となる段数ｎの数であり、３列目は、２列目で示す段数における効率である。４列目は、抵抗比ｒｎｎ／Ｒ＝０．００５における、最も効率が良好となる段数ｎの数であり、５列目は、４列目で示す段数における効率である。６列目は、抵抗比ｒｎｎ／Ｒ＝０．００１における、最も効率が良好となる段数ｎの数であり、７列目は、６列目で示す段数における効率である。
【０１３４】
【表１】
【０１３５】
上述したように、昇圧比Ｅｏ／Ｅｄの値、抵抗比ｒｎｎ／Ｒの値、を媒介変数として、ｎ（整数）を順次変化させて、数式（２８）および数式（２９）、または、数式（４２）から、昇圧比Ｅｏ／Ｅｄを固定して、ｎを変化させて対応する効率ηｎを求めて、さらに、最も効率が良好となる段数ｎを求めることができる。しかしながら、このようにする場合には、一つの昇圧比Ｅｏ／Ｅｄに対応して段数ｎの値を変化させて繰り返し計算をして、初めて表１の一行の結果を得ることができるものである。そこで、以下の数式（４３）に示すように、効率ηｎを段数ｎで偏微分した結果が０となる極値、即ち、最高効率となる効率ηｎに対応する実数ｎを直接に求めることもできる。ここで、段数ｎは整数のみが意味があるので、数式（４３）によって求めたｎ（実数）を、切捨て、切上げ、四捨五入、のいずれかによって整数化することによって、昇圧型スイッチング電源回路の縦続接続の段数であるｎ（整数）を求める。例えば、数式（４３）で得られるｎ（実数）の値として３．３が得られた場合には、切捨て、四捨五入によれば、ｎ（整数）の値として３が得られ、段数として３段が望ましい段数であることが解る。また、切上げによれば、ｎ（整数）の値として４が得られ、段数として４段が望ましい段数であることが解る。
【０１３６】
∂ηｎ／∂ｎ＝∂〔１／《１＋〈［１−{１−４×（ｒｎｎ／Ｒ）×（Ｅｏ／Ｅｄ）２／ｎ｝１／２］／｛２×（ｒｎｎ／Ｒ）×（Ｅｏ／Ｅｄ）１／ｎ｝〉２×（ｒｎｎ／Ｒ）》ｎ〕／∂ｎ＝０ （４３）
【０１３７】
（実施例）
上述した、図１１〜図２４、表１に示す結果をどのようにして用いるかについて、実施例を示して説明をする。
【０１３８】
図２５は、実施例の電力システム１のブロック図である。電力システム１は、通信機器１７を動作させるためのシステムである。電力源としては、太陽電池１０、商用電力系統１４、バッテリー１３が用いられている。また、これらの機器を冷却するためのエアコン（エアコンディショナー）１８がＤＣ（直流）４００Ｖ（ボルト）のバスラインに接続されている。
【０１３９】
太陽電池１０から得られるのは、日光の光量に応じて電圧値がＤＣ７０Ｖ〜３００Ｖの範囲で変化する直流電力である。バッテリー１３から得られるのはＤＣ４８Ｖの直流電力である。商用電力系統１４から得られるのはＡＣ（交流）２００Ｖの交流電力である。
【０１４０】
太陽電池１０から得られる電圧はＤＣ７０Ｖ〜３００Ｖの範囲で変化するが、入力電圧ＥｄがＤＣ７０Ｖ〜３００Ｖの範囲で変化しても出力電圧Ｅｏを４００Ｖに保つ縦続接続昇圧型スイッチング電源回路１１が用いられる。バッテリー１３から得られるのはＤＣ４８Ｖの直流電力であるので、入力電圧ＥｄがＤＣ４８Ｖで出力電圧Ｅｏが４００Ｖとなる縦続接続昇圧型スイッチング電源回路１２が用いられる。また、図２５には図示しないが、ＤＣ４００Ｖのバスラインとバッテリー１３との間にバッテリー１３を充電するための降圧型スイッチング電源回路も併用される。また、通信機器１７はＤＣ４８Ｖで動作するので、ＤＣ４００Ｖのバスラインと通信機器１７との間に降圧型スイッチング電源回路１６が用いられる。
【０１４１】
（縦続接続昇圧型スイッチング電源回路１１について）
縦続接続昇圧型スイッチング電源回路１１としては、複数の昇圧型スイッチング電源回路を縦続接続した縦続接続昇圧型スイッチング電源回路が用いられる。ここで、太陽電池１０から得られる電圧がＤＣ７０Ｖ（ボルト）、所望の出力電圧を４００Ｖとする場合には、昇圧比Ｅｏ／Ｅｄ＝４００Ｖ／７０Ｖ＝５．７である。よって、図１２、図１９、または表１から、効率が最大となる縦続接続の段数ｎの値は４である。一方、太陽電池１０から得られる電圧がＤＣ３００Ｖの場合には、昇圧比Ｅｏ／Ｅｄ＝４００Ｖ／３００Ｖ＝１．３であるので、図１１、図１８または表１から、効率が最大となる縦続接続の段数ｎの値は１である。そして、上述したように、昇圧比Ｅｏ／Ｅｄ＝４００Ｖ／７０Ｖ＝５．７である場合には効率が最大となるように、縦続接続の段数ｎの値は４に設定し、昇圧比Ｅｏ／Ｅｄ＝４００Ｖ／３００Ｖ＝１．３である場合には効率が最大となるように、縦続接続の段数ｎの値は１に設定すれば良いこととなる。
【０１４２】
このように、入力電圧Ｅｄが固定ではなく変化する場合、つまり、入力電圧の最小値に対応する効率が最も良くなる段数と入力電圧の最大値に対応する効率が最も良くなる段数とが異なる場合には、縦続接続の段数ｎの値を入力電圧Ｅｄに応じて変化させることが効率を最大とする観点から望ましい。以下にどのようにして、縦続接続の段数ｎの値を入力電圧Ｅｄに応じて変化させるかについて説明をする。
【０１４３】
図２６は太陽電池１０から得られる電圧を昇圧する縦続接続昇圧型スイッチング電源回路１１の回路図である。スイッチ素子制御回路１１１は、スイッチ素子Ｓ１、スイッチ素子Ｓ２、スイッチ素子Ｓ３、スイッチ素子Ｓ４を制御する。また、電圧検出回路１１２は、太陽電池１０からの電圧を検出して、昇圧比Ｅｏ／Ｅｄ＝４００Ｖ／（太陽電池１０からの電圧の値）を検出して、効率が最大となる縦続接続の段数ｎの値を検出する。段数ｎの値と太陽電池１０からの電圧との関係は、予め図示しないロム（ＲＯＭ）に記憶しておくことによって、容易に検出できる。また、縦続接続の段数は、昇圧比Ｅｏ／Ｅｄ＝４００Ｖ／（太陽電池１０からの電圧の最小値）に応じた段数、例えば、（太陽電池１０からの電圧の最小値）が７０Ｖである場合には４段の、昇圧型スイッチング電源回路を予め備えておく。
【０１４４】
例えば、（太陽電池１０からの電圧の値）が３００Ｖであり、電圧検出回路１１２が、段数ｎの値として１を選択する場合には、スイッチ素子制御回路１１１はスイッチ素子Ｓ１のみがスイッチング動作（周期内のオン・オフ動作）をするようにして、スイッチ素子Ｓ２〜スイッチ素子Ｓ４は常時オフとする制御をおこなう。この場合には、スイッチ素子Ｓ２〜スイッチ素子Ｓ４のスイッチング損失、ダイオードＤ２〜ダイオードＤ４のスイッチング損失は発生しないので、２段目、３段目、４段目の昇圧型スイッチング電源回路における損失は非常に小さなものとなる。よって、等価的には、１段目の昇圧型スイッチング電源回路のみが昇圧に寄与するので、数式（３）に示すようにして出力電圧Ｅｏとして４００Ｖを得ることができる。このときの効率は、略、数式（２）で示すものとなる。
【０１４５】
同様にして、電圧検出回路１１２が、段数ｎの値として２を選択する場合には、例えば、スイッチ素子制御回路１１１はスイッチ素子Ｓ１とスイッチ素子Ｓ２がスイッチング動作をするようにして、スイッチ素子Ｓ３とスイッチ素子Ｓ４は常時オフとする制御をおこなう。この場合には、スイッチ素子Ｓ３とスイッチ素子Ｓ４のスイッチング損失、ダイオードＤ３とダイオードＤ４のスイッチング損失は発生しないので、３段目、４段目の昇圧型スイッチング電源回路における損失は非常に小さなものとなる。
【０１４６】
同様にして、電圧検出回路１１２が、段数ｎの値として３を選択する場合には、例えば、スイッチ素子制御回路１１１はスイッチ素子Ｓ１とスイッチ素子Ｓ２とスイッチ素子Ｓ３がスイッチング動作をするようにして、スイッチ素子Ｓ４は常時オフとする制御をおこなう。この場合には、スイッチ素子Ｓ４のスイッチング損失、ダイオードＤ４のスイッチング損失は発生しないので、４段目の昇圧型スイッチング電源回路における損失は非常に小さなものとなる。
【０１４７】
同様にして、電圧検出回路１１２が、段数ｎの値として４を選択する場合には、スイッチ素子制御回路１１１はスイッチ素子Ｓ１〜スイッチ素子Ｓ４がスイッチング動作をするようにする。
【０１４８】
なお、段数ｎの値が１の場合には、スイッチング動作させるスイッチ素子は、スイッチ素子Ｓ１に限ることなく、他のスイッチ素子Ｓ２〜スイッチ素子Ｓ４のいずれか１つとしても良い。また、段数ｎの値が２の場合には、スイッチング動作させるスイッチ素子は、スイッチ素子Ｓ１〜スイッチ素子Ｓ４の任意の２つとしても良い。また、段数ｎの値が３の場合には、スイッチング動作させるスイッチ素子は、スイッチ素子Ｓ１〜スイッチ素子Ｓ４の任意の３つとしても良い。
【０１４９】
ここで、出力の電圧値の制御は以下のようにしておこなわれる。スイッチ素子制御回路１１１は、等価負荷抵抗Ｒが接続される出力側から出力の電圧を検出する。また、スイッチ素子制御回路１１１は、基準電圧ＥＲｅｆを検出する。そしてフィードバック制御によって、出力電圧値Ｅｏが基準電圧ＥＲｅｆと一致するように、または、出力電圧値Ｅｏを分圧した値が基準電圧ＥＲｅｆの値と一致するように制御される。
【０１５０】
なお、出力電圧の厳密な定電圧特性が要求されない場合には、フィードバック制御を用いずに、スイッチ素子制御回路は、各スイッチ素子のオフの時間を、既知の入力電圧Ｅｄと所望の出力電圧Ｅｏとの比に応じた予め定める固定値となるようにフィードフォワード制御して、出力電圧Ｅｏを所望の電圧とする制御をするようにしても良い。
【０１５１】
図２６において、第１段目の昇圧型スイッチング電源回路は、スイッチ素子Ｓ１、インダクタＬ４１、ダイオードＤ１、コンデンサＣ４１を有して構成されている。また、第２段目の昇圧型スイッチング電源回路は、スイッチ素子Ｓ１、インダクタＬ４２、ダイオードＤ１、コンデンサＣ４２を有して構成されている。また、第３段目の昇圧型スイッチング電源回路は、スイッチ素子Ｓ１、インダクタＬ４３、ダイオードＤ１、コンデンサＣ４３を有して構成されている。また、第４段目（最後段）の昇圧型スイッチング電源回路は、スイッチ素子Ｓ１、インダクタＬ４４、ダイオードＤ１、コンデンサＣ４４を有して構成されている。
【０１５２】
要は、縦続接続昇圧型スイッチング電源回路１１では、縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値Ｅｏが一定値であり、縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値Ｅｄが可変値である場合に、入力側に入力される入力電圧の最小値において、上述した数式（２８）を満たし、かつ、数式（２９）で表される電力効率ηｎの値が最大となる整数ｎで与えられる数、または、数式（４２）で表される電力効率ηｎの値が最大となる整数ｎで与えられる数の昇圧型スイッチング電源回路をｎ段縦続接続して得られる縦続接続昇圧型スイッチング電源回路を構成しておくものである。
【０１５３】
そして、入力電圧Ｅｄが固定ではなく、変化する場合には、入力側に入力される入力電圧の値Ｅｄに応じて、以下の数式（４４）を満たし、以下の数式（４５）で表される電力効率ηｋの値が最大となる整数ｋで与えられる数を求め、または、数式（４２）から得られる整数を求め、ｋ個のスイッチ素子をオン・オフ制御し、（ｎ−ｋ）個のスイッチ素子を常時オフとする制御をおこなうものである。
【０１５４】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆｋ）ｋ×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆｋ）２×（ｒｎｎ／Ｒ）｝]ｋ （４４）
ηｋ＝（Ｔｓ／Ｔｏｆｆｋ）ｋ×１／｛１＋（Ｔｓ／Ｔｏｆｆｋ）２×（ｒｎｎ／Ｒ）｝ｋ （４５）
【０１５５】
（縦続接続昇圧型スイッチング電源回路１２について）
次に、縦続接続昇圧型スイッチング電源回路１２（図２５を参照）について説明をする。バッテリー１３から得られる電圧を昇圧する縦続接続昇圧型スイッチング電源回路１２は縦続接続された昇圧型スイッチング電源回路が用いられる。ここで、バッテリー１３から得られる電圧がＤＣ４８Ｖの一定値であり、入力電圧Ｅｄの値が固定値である。そして、昇圧比Ｅｏ／Ｅｄ＝４００Ｖ／４８Ｖ＝８．３であるので、図１２、図１９または表１から見て取れるように、効率が最大となる縦続接続の段数ｎの値は４である。
【０１５６】
従って、縦続接続昇圧型スイッチング電源回路１２は、図２６に示す縦続接続昇圧型スイッチング電源回路１１と同様の４段縦続接続昇圧型スイッチング電源回路を用い、スイッチ素子Ｓ１〜スイッチ素子Ｓ４のすべてをスイッチング周期でオン・オフとする制御して、最も効率を高くして、ＤＣ４８ＶからＤＣ４００Ｖを得ることができる。ここで、縦続接続昇圧型スイッチング電源回路１１における太陽電池１０に替えて、縦続接続昇圧型スイッチング電源回路１２ではバッテリー１３が用いられる。
【０１５７】
なお、図１２、図１９から見て取れるように、昇圧比Ｅｏ／Ｅｄ＝４００Ｖ／４８Ｖ＝８．３の場合には、縦続接続の段数ｎの値を３としても、段数ｎの値を４とする場合に比べて効率の減少は僅か（１％以内）であるので、回路規模を小さくして装置のコストダウンを図るために４段縦続接続昇圧型スイッチング電源回路に替えて３段縦続接続昇圧型スイッチング電源回路を用いることができる。
【０１５８】
また、表１に示したように、ｒｎｎ／Ｒ＝０．０１、ｒｎｎ／Ｒ＝０．００５、ｒｎｎ／Ｒ＝０．００１と変化しても、ｒｎｎ／Ｒの値によって、最も効率が良くなる縦続接続の段数の値は大きく異なるものではないことが分かる。よって、少なくとも、抵抗比ｒｎｎ／Ｒ＝０．０１〜抵抗比ｒｎｎ／Ｒ＝０．００１の範囲において各段の効率がばらつく場合であっても最大効率となる段数に大きな異なりがないことが分る。
【０１５９】
上述した、実施例は実施形態の一例であり、出力電圧Ｅｏ、入力電圧Ｅｄ、ｒｎｎ／Ｒ、昇圧比Ｅｏ／Ｅｄの各値が実施例とは異なる場合にも、同一の技術的思想の範囲で適用が可能である。また、現実の回路では、縦続接続される各段の効率を厳密に一致させることは困難であり、ばらつきが生じるが、各段の効率がばらつく場合においても同一の技術的思想の範囲で実施形態の適用が可能である。
【０１６０】
（実施形態の変形例）
図２７、図２８、図２９、図３０、図３１、図３２、図３３、図３４、を参照して、また、図を参照することなく、実施形態の種々の変形例を以下に示す。
【０１６１】
（実施形態の第１の変形例）
図２７は、図８に示す回路におけるスイッチ素子Ｓ１〜スイッチ素子Ｓ３を駆動するタイミングを図１０に示すものと別のタイミングとする実施形態を示す図である。図１０では、スイッチ素子Ｓ１〜スイッチ素子Ｓ３は同じタイミングで駆動されるものとされていた。図２７に示すスイッチ素子Ｓ１〜スイッチ素子Ｓ３は、周期Ｔｓを、ｎ分割、この場合には３分割し、位相を順次（３６０／３）°（度）＝１２０°（度）、ずらした信号（オン状態またはオフ状態が開始するタイミングをＴｓ／３に相当する時間ずつずらした信号）によってスイッチ素子Ｓ１〜スイッチ素子Ｓ３の各々を駆動するものである。つまり、スイッチ素子Ｓ１を第１の駆動信号（図２７の符号Ｓ１を参照）で駆動し、スイッチ素子Ｓ２を第２の駆動信号（図２７の符号Ｓ２を参照）で駆動し、スイッチ素子Ｓ３を第３の駆動信号（図２７の符号Ｓ３を参照）で駆動する。このようにすることによって、スイッチ素子Ｓ１〜スイッチ素子Ｓ３が同時にオンとなる重なりの時間をずらすことができ、等価負荷抵抗Ｒの両端に生じるリップル電圧の量を少なくすることができる。
【０１６２】
図２７を引用して、段数ｎが３段の場合を説明したが、一般的なｎ段の場合には、（３６０／ｎ）度ずつ、各スイッチのオン・オフのタイミングの位相をずらすこと（オン状態またはオフ状態が開始するタイミングをＴｓ／ｎに相当する時間ずつずらすこと）によって、等価負荷抵抗Ｒの両端に生じるリップル電圧の量を少なくする効果が得られる。
【０１６３】
（実施形態の第２の変形例）
図２８は、図８に示す回路におけるスイッチ素子Ｓ１〜スイッチ素子Ｓ３を駆動するタイミングを図１０、図２７に示すものと別のタイミングとする実施形態を示す図である。各スイッチ素子については、奇数段のスイッチ素子と偶数段のスイッチ素子とでは、オンとオフを逆にする。即ち、１段目の昇圧型回路のスイッチ素子Ｓ１と３段目の昇圧型回路のスイッチ素子Ｓ３とがオンである時に、２段目の昇圧型回路のスイッチ素子Ｓ２をオフとするように制御している。これにより、隣接する段におけるスイッチ素子が同時にオンとなることがない。その結果、各段のインダクタンスの値及びキャパシタンスの値を小さくすることができる。
【０１６４】
具体的には、段数ｎが３段の場合に、図２８に示すように、奇数段のスイッチ素子Ｓ１とスイッチ素子Ｓ３とは同相の信号（第１の駆動信号）で駆動され、偶数段のスイッチ素子Ｓ２は奇数段のスイッチ素子を駆動する信号に対して位相が１８０度ずれた信号（第２の駆動信号）によって駆動される。このようにすることによって、スイッチ素子Ｓ１〜スイッチ素子Ｓ３が同時にオンとなる重なりの時間が生じないようにすることができ、各段のインダクタンス値及びキャパシタンス値が小さくても等価負荷抵抗Ｒの両端に生じるリップル電圧の量を少なくすることができる。
【０１６５】
また、段数ｎが４段の場合、例えば、図２６に示す縦続接続昇圧型スイッチング電源回路１１では、スイッチ素子Ｓ１〜スイッチ素子Ｓ４の各々を同じ信号で駆動するのみならず、スイッチ素子Ｓ１とスイッチ素子Ｓ３とを同じ信号（第１の駆動信号）で駆動するとともにスイッチ素子Ｓ２とスイッチ素子Ｓ４とを第１の駆動信号とは１８０度位相が異なる第２の駆動信号で駆動するようにすることができる。
【０１６６】
図２８を引用して、段数が３段の場合、図２６を引用して、段数が４段の場合について説明をしたが、一般的には、段数がｎ段の場合には、奇数段（縦続接続された順番が奇数段目の段）のスイッチ素子の駆動信号と、偶数段（縦続接続された順番が偶数段目の段）のスイッチ素子の駆動信号との位相を１８０度ずらして駆動される。即ち、１段目、３段目、・・・の昇圧型回路のスイッチがオンである時に、２段目、４段目、・・・の昇圧型回路のスイッチをオフとするように制御している。
【０１６７】
（実施形態の第３の変形例）
図２９は縦続接続のみではなく、同一構成の各段を並列接続して形成される縦続接続昇圧型スイッチング電源回路を示す図である。即ち、ダイオードＤ１１のカソードとダイオードＤ１２のカソードとダイオードＤ１３のカソードとが接続され、ダイオードＤ２１のカソードとダイオードＤ２２のカソードとダイオードＤ２３のカソードとが接続されている。つまり、同一段のコンデンサ（Ｃ３１１とＣ３１２とＣ３１３、Ｃ３２１とＣ３２２とＣ３２３、Ｃ３３１とＣ３３２とＣ３３３、の各々）が並列に接続されている。このようして、並列にする個数に応じて等価負荷抵抗Ｒに供給する電力を増加させることができる。ここで、並列接続された各段のスイッチ素子（例えば、スイッチ素子Ｓ１１とスイッチ素子Ｓ１２とスイッチ素子Ｓ１３）の１周期毎のオン・オフのタイミングは同一としても良いが、各段の並列方向におけるスイッチ素子のオン・オフのタイミングの位相を異なるものとすることによって、各段のインダクタンス値及びキャパシタンス値が小さくても等価負荷抵抗Ｒの両端に生じるリップル電圧の量を少なくすることができる。
【０１６８】
図３０は並列接続された各段におけるスイッチ素子Ｓ１１、スイッチ素子Ｓ１２、スイッチ素子Ｓ１３（いずれも、図２９を参照）のオン・オフのタイミングの位相を異なるものとする例をタイミングチャートで示す図である。図３０に示すように、周期Ｔｓを３分割し、１２０度ずつ位相を順次ずらした信号（オン状態またはオフ状態が開始するタイミングをＴｓ／３ずつずらした信号）によってスイッチ素子Ｓ１１〜スイッチ素子Ｓ１３の各々を駆動している。つまり、スイッチ素子Ｓ１２のオンの立上タイミングは、スイッチ素子Ｓ１１のオンの立上タイミングよりも１２０°遅れるようにし、スイッチ素子Ｓ１３のオンの立上タイミングは、スイッチ素子Ｓ１２のオンの立上タイミングよりも１２０°遅れるようにしている。このようにすることによって、スイッチ素子Ｓ１１〜スイッチ素子Ｓ１３が同時にオンとなる重なりの時間をずらして、等価負荷抵抗Ｒの両端に生じるリップル電圧の量を少なくすることができる。ここで、スイッチ素子Ｓ１１がオフとなる時間長ｏｆｆ３１、スイッチ素子Ｓ１２がオフとなる時間長ｏｆｆ３２、スイッチ素子Ｓ１１がオフとなる時間長ｏｆｆ３３、は同じ時間とされている。
【０１６９】
また、スイッチ素子Ｓ２１、スイッチ素子Ｓ２２、スイッチ素子Ｓ２３の組、スイッチ素子Ｓ３１、スイッチ素子Ｓ３２、スイッチ素子Ｓ３３の組、についても、各組内で１２０度ずつ位相を順次ずらした信号によってスイッチ素子を駆動してリップル電圧の量を少なくすることができる。
【０１７０】
図２９、図３０を参照して、並列接続の数が３個の場合について説明をしたが、一般的に、並列接続の数がｍの場合には、（３６０／ｍ）度ずつ、並列方向の各スイッチ素子を駆動する信号の位相をずらすことによって、等価負荷抵抗Ｒの両端に生じるリップル電圧の量を少なくする効果が得られる。
【０１７１】
要するに、縦続接続された昇圧型スイッチング電源回路の直列方向に各スイッチのオン・オフのタイミングの位相をずらし、並列接続された昇圧型スイッチング電源回路の並列方向に各スイッチのオン・オフのタイミングの位相をずらして、等価負荷抵抗に供給される電力を増加させるとともに、リップル電圧の量を少なくすることができる。つまり、昇圧型スイッチング電源回路の直列・並列接続によって、各段のインダクタンス値及びキャパシタンス値が小さくても等価負荷抵抗の両端に生じるリップル電圧の量を少なくすることができる。
【０１７２】
（実施形態の第４の変形例）
上述したように、効率に注目した場合には、数式（２９）、または、数式（４２）に基づき、最も効率が良好なる適切な縦続接続の段数を求めることができる。しかしながら、スイッチング電源回路の装置価格の面からは、段数が少ない程価格を安いものとできる。そこで、縦続接続昇圧型スイッチング電源回路の効率と装置価格とのバランスを考慮して、既に述べた数式（２９）、以下の、数式（４６）、数式（４７）に基づき、縦続接続昇圧型スイッチング電源回路を構成することもできる。ここで、ｉは、ｉ＜ｎなる整数であり、ηｉは、縦続接続の段数がｉ段の縦続接続昇圧型スイッチング電源回路の効率である。また、許容減少量εは、効率の許容の減少量であり、予め定めるものである。ここで、所定の効率の許容減少量εの値は、望ましくは、１％であり、最も望ましくは、０．５％である。この程度の減少量であれば、各段の損失量に大きな異なりが生じることもなく、縦続接続昇圧型スイッチング電源回路の効率を良好なものとする目的を逸脱するものでもない。なお、ｒｉｉは、ｉ段目の等価損失抵抗である。
【０１７３】
ηｎ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝ｎ （２９）
ηｉ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｉ）２×（ｒｉｉ／Ｒ）｝ｉ （４６）
ηｎ−ηｉ＜ε （４７）
【０１７４】
つまり、第４の変形例の縦続接続スイッチング電源回路は、効率を最大とする縦続接続昇圧型スイッチング電源回路の段数をｎとするのに対して、許容の所定範内の効率の低減を許す、ｉ段（ｉ＜ｎ）の縦続接続昇圧型スイッチング電源回路とするものである。このようにすれば、効率と価格とのバランスを最適なものとすることができる。
【０１７５】
（実施形態の第５の変形例）
図２６で示す上述した縦続接続昇圧型スイッチング電源回路１１では、スイッチ素子Ｓ１〜スイッチ素子Ｓ４のすべてのオフの時間を出力電圧に応じて制御するようにしたが、等価負荷抵抗Ｒの変化に応じた、Ｔｓ／Ｔｏｆｆｎの変化の量が小さい場合には、スイッチ素子Ｓ１〜スイッチ素子Ｓ４のすべてを負荷の変化に応じた電圧制御に用いるのではなく、その一部のスイッチ素子を負荷の変化に応じた電圧の制御に用いるようにできる。このようにしても、すべてスイッチ素子のオフの時間を出力電圧に応じて制御するようにした縦続接続昇圧型スイッチング電源回路１１におけると同様の作用と効果を生じるものとできる。
【０１７６】
図３１に示す駆動信号は、図２６に示す回路を駆動する別の駆動信号を示すものである。図３１に示すように、４個のスイッチ素子であるスイッチ素子Ｓ１〜スイッチ素子Ｓ４の中で、３個のスイッチ素子（例えば、スイッチ素子Ｓ１〜スイッチ素子Ｓ３）を等価負荷抵抗Ｒの変動によらず固定幅（図３１の符号Ｔｆｉｘを参照）の駆動信号で駆動するようにする。そして、１個のスイッチ素子（例えば、最終段のスイッチ素子Ｓ４）を駆動する駆動信号のみは等価負荷抵抗Ｒの変動に応じて、可変幅（図３１の符号Ｔｖａｒを参照）で制御するものである。ここで、固定幅の信号のオフの時間Ｔｆｉｘとしては、例えば、数式（２９）で得られる時間Ｔｏｆｆｎを用いるようにしても良く、可変幅の信号のオフの時間Ｔｖａｒと長さが近い信号を適宜に選択しても良い。
【０１７７】
このような制御は、スイッチ素子制御回路１１１（図２６を参照）に替えて、図示しない別のスイッチ素子制御回路を採用することによって可能となる。別のスイッチ素子制御回路では、固定幅の時間Ｔｆｉｘ（固定幅Ｔｆｉｘ）の駆動信号を発生するとともに、フィードバック制御によって出力電圧値Ｅｏが基準電圧ＥＲｅｆと一致するようにする可変幅の時間Ｔｖａｒ（可変幅Ｔｆｉｘ）を有する駆動信号を発生させる。なお、図３１に示す駆動信号は、奇数段の駆動信号と偶数段の駆動信号との位相差を１８０°（度）異なるようにしたが、同位相の信号でスイッチ素子Ｓ１〜スイッチ素子Ｓ４を駆動するようにしても良い。
【０１７８】
このように、オフ時間として固定幅Ｔｆｉｘを有する駆動信号とオフ時間として可変幅Ｔｖａｒを有する駆動信号を併用することによって、スイッチ素子制御回路の構成を簡単なものとできる。さらに、制御ループの特性については、次数を少なくすることができるので、制御特性の安定化を図ることができる。
【０１７９】
（実施形態の第６の変形例）
実施形態の第１の変形例では、奇数段のスイッチ素子は同相の信号で駆動され、偶数段のスイッチ素子は奇数段のスイッチ素子を駆動する信号に対して位相が１８０度ずれた信号によって駆動されるようにして、隣接するスイッチ素子がオンとなる時間が重ならないようにした。しかしながら、（Ｔｓ／Ｔｏｆｆ）が２以下となる場合（負荷が極度に大きくなった場合、または、電源効率が悪い場合にこのような場合が生じることがある）には、隣接するスイッチ素子がオンとなる時間が重なる事態が生じてしまう。このような場合に効果があるのが、実施形態の第６の変形例である。
【０１８０】
上述したように、昇圧比Ｅｏ／Ｅｄを一定とする場合には、Ｔｏｆｆ１＜Ｔｏｆｆ２＜Ｔｏｆｆ３・・・・・＜Ｔｏｆｆｎ（ただし、Ｔｏｆｆｎはｎが４以上に対応するオフ時間）が成立する。そこで、隣接するスイッチ素子がオンとなる時間が重なることがないようにして各段のインダクタンスの値及びキャパシタンスの値を小さくする目的と、縦続接続昇圧型スイッチング電源回路の効率とのバランスを考慮して、既に述べた数式（２８）、数式（２９）、数式（４８）、さらに以下の、数式（４９）に基づき、縦続接続昇圧型スイッチング電源回路を構成することもできる。ここで、ｐは、ｐ＞ｎなる整数であり、ηｐは、縦続接続の段数がｐ段の縦続接続昇圧型スイッチング電源回路の効率である。また、許容減少量εは、効率の許容の減少量であり、予め定めるものである。ここで、所定の効率の許容減少量εの値は、望ましくは、１％であり、最も望ましくは、０．５％である。この程度の減少量であれば、各段の損失量に大きな異なりが生じることもなく、縦続接続昇圧型スイッチング電源回路の効率を良好なものとする目的を逸脱するものでもない。なお、ｒｐｐは、ｐ段目の等価損失抵抗である。また、実施形態の第４の変形例では、ｉ＜ｎであるのに対して、実施形態の第６の変形例では、ｐ＞ｎである点で両者は異なる。
【０１８１】
Ｅｏ＝（Ｔｓ／Ｔｏｆｆｎ）ｎ×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝]ｎ （２８）
ηｎ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝ｎ （２９）
ηｐ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｐ）２×（ｒｐｐ／Ｒ）｝ｐ （４８）
ηｎ−ηｐ＜ε （４９）
【０１８２】
即ち、実施形態の第６の変形例では、インダクタの一端とスイッチ素子の一端とダイオードの一端とを接続し、インダクタの他端とスイッチ素子の他端とを入力側とし、ダイオードの他端とスイッチ素子の他端との間にコンデンサを接続し、コンデンサの両端を出力側として形成される昇圧型スイッチング電源回路を複数個有し、複数個の昇圧型スイッチング電源回路をｎ段縦続接続して得られる縦続接続昇圧型スイッチング電源回路であって、縦続接続昇圧型スイッチング電源回路の最後段の出力側に出力される出力電力と前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電力との比を電力効率ηｎとし、縦続接続昇圧型スイッチング電源回路の最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値をｒｎｎとし、縦続接続昇圧型スイッチング電源回路の出力側に接続される等価負荷抵抗の値をＲとし、縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値をＥｏとし、縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値をＥｄとし、予め与える所定の効率の許容の減少量を許容減少量εとして、数式（２８）を満たし、数式（２９）で表される電力効率ηｎの値が最大となる整数ｎよりも大きな正数ｐに対応する、ｐ段縦続接続段数を有している。そして、電力効率ηｎとｐ段縦続接続昇圧型スイッチング電源回路の電力効率ηｐとの差は、許容減少量εよりも小さなものとされている。
【０１８３】
さらに、数式（２９）、数式（４８）、数式（４９）に加えて、等価負荷抵抗Ｒの大きさが予想される最小量において（負荷に供給される電力量が予想される最大量において）、隣接する２つの段の２つのスイッチ素子が同時にオンとなることがないように、数式（５０）の条件が加重されることが望ましい。この場合には、スイッチ素子制御回路は、Ｔｓ／Ｔｏｆｆｐの大きさを監視して、Ｔｓ／Ｔｏｆｆｐ＞２の条件が満たされるまで、制御される段数ｐを増加させることとなる。なお、昇圧型スイッチング電源回路の縦続接続の数は、予め、ｐ段以上に設定をしておき、必要とされる段数に対応する数以上のスイッチ素子はオフの状態で用いることとなる。
【０１８４】
Ｔｓ／Ｔｏｆｆｐ＞２ （５０）
【０１８５】
（実施形態の第７の変形例）
図３２は、図８に示す回路におけるスイッチ素子を駆動するタイミングを図１０、図２７、図２８に示すものと別のタイミングとする実施形態を示す図である。図３２は、ｎ段縦続接続して得られる縦続接続昇圧型スイッチング電源回路における、任意の段数である、隣接する２段である（ｑ−１）段目とｑ段目についてのスイッチ素子のオンとオフとのタイミングを示す図である。
【０１８６】
図３２では、（ｑ−１）段目のスイッチ素子Ｓｑ−１のオン・オフのタイミングを上段に示し、ｑ段目のスイッチ素子Ｓｑのオン・オフのタイミングを下段に示す。図３２では図示しないスイッチ素子制御回路が、スイッチ素子Ｓｑ−１のオフのタイミングを検出している。そして、スイッチ素子制御回路は、スイッチ素子Ｓｑ−１がオフとなってから、時間Ｔｄが経過した後に、スイッチ素子Ｓｑをオンとするようにしている。このように、隣接する前段のスイッチ素子がオフとされた後の所定の時間Ｔｄが経過した後に次段のスイッチ素子をオンとすることにより、隣接する段のスイッチ素子が遅延特性を有する場合にもスイッチ素子Ｓｑ−１とスイッチ素子Ｓｑが同時にオンとならないようにしている。
【０１８７】
（実施形態の第８の変形例）
図３３、図３４は、複数の異なる電圧に対応する負荷を有する縦続接続昇圧型スイッチング電源回路を示す図である。図３３では、入力電圧をＥｄとして、負荷１３１に供給する出力電圧がＥｏ１の縦続接続昇圧型スイッチング電源回路１０１と、負荷１３２に供給する出力電圧がＥｏ２の縦続接続昇圧型スイッチング電源回路１０２と、負荷１３３に供給する出力電圧がＥｏ３の縦続接続昇圧型スイッチング電源回路１０３と、を備える。図３４では、入力電圧をＥｄとして、負荷１３１に供給する出力電圧がＥｏ１の縦続接続昇圧型スイッチング電源回路２０１と、負荷１３２に供給する出力電圧がＥｏ２の縦続接続昇圧型スイッチング電源回路２０２と、負荷１３３に供給する出力電圧がＥｏ３の縦続接続昇圧型スイッチング電源回路２０３と、を備える。図３３、図３４に示す回路では、出力電圧Ｅｏ１＜出力電圧Ｅｏ２＜出力電圧Ｅｏ３の関係が成立している。基準電圧ＥＲｅｆ１は出力電圧Ｅｏ１に対応し、基準電圧ＥＲｅｆ２は出力電圧Ｅｏ２に対応し、基準電圧ＥＲｅｆ３は出力電圧Ｅｏ３に対応している。
【０１８８】
図３３に示す回路では、縦続接続昇圧型スイッチング電源回路１０１は、入力電圧Ｅｄと出力電圧Ｅｏ１とに応じて、効率が最大となる段数とされ、縦続接続昇圧型スイッチング電源回路１０２は、出力電圧Ｅｏ１と出力電圧Ｅｏ２とに応じて、効率が最大となる段数とされ、縦続接続昇圧型スイッチング電源回路１０３は、出力電圧Ｅｏ２と出力電圧Ｅｏ３とに応じて、効率が最大となる段数とされている。
【０１８９】
図３４に示す回路では、縦続接続昇圧型スイッチング電源回路２０１は、入力電圧Ｅｄと出力電圧Ｅｏ１とに応じて、効率が最大となる段数とされ、縦続接続昇圧型スイッチング電源回路２０２は、入力電圧Ｅｄと出力電圧Ｅｏ２とに応じて、効率が最大となる段数とされ、縦続接続昇圧型スイッチング電源回路２０３は、入力電圧Ｅｄと出力電圧Ｅｏ３とに応じて、効率が最大となる段数とされている。
【０１９０】
上述した、種々の実施形態を２以上組み合わせるようにした、新たな実施形態を採用することも当然に可能である。
【符号の説明】
【０１９１】
１ 電力システム、 １０ 太陽電池、 １１、１２、１０１、１０２、１０３、２０１、２０２、２０３ 縦続接続昇圧型スイッチング電源回路、 １３ バッテリー、 １４ 商用電力系統、 １６ 降圧型スイッチング電源回路、 １７ 通信機器、 １８ エアコン、 １１１、１２１、１２２、１２３、１４１、１４２、１４３ スイッチ素子制御回路、 １１２ 電圧検出回路、 Ｃ１１、Ｃ２１、Ｃ２２、Ｃ３１、Ｃ３２、Ｃ３３、Ｃ４１、Ｃ４２、Ｃ４３、Ｃ４４、Ｃｎ１、Ｃｎ２、Ｃｎｎ コンデンサ（キャパシタンスの値）、 Ｄ１、Ｄ１１、Ｄ１２、Ｄ１３、Ｄ２、Ｄ２１、Ｄ２２、Ｄ２３、Ｄ３、Ｄ４ ダイオード、 Ｅ１、Ｅ２、 電圧、 Ｅｄ 入力電圧（入力電圧値）、 Ｅｏ、Ｅｏ１、Ｅｏ２、Ｅｏ３ 出力電圧（出力電圧値）、 Ｅｏ／Ｅｄ 昇圧比、 Ｌ１、Ｌ１１、Ｌ２１、Ｌ２２、Ｌ３１、Ｌ３２、Ｌ３３、Ｌ４１、Ｌ４２、Ｌ４３、Ｌ４４ インダクタ、 Ｒ 等価負荷抵抗、ｒ１１、ｒ２１、ｒ２２、ｒ３１、ｒ３２、ｒ３３、ｒ４１、ｒ４２、ｒ４３、ｒ４４、ｒｎｎ （損失）抵抗、 ｒｎｎ／Ｒ 抵抗比、 ＥＲｅｆ、ＥＲｅｆ１、ＥＲｅｆ２、ＥＲｅｆ３ 基準電圧、 Ｓ１、Ｓ１１、Ｓ１２、Ｓ１３、Ｓ２、Ｓ２１、Ｓ２２、Ｓ２３、Ｓ３、Ｓ３１、Ｓ３２、Ｓ３３、Ｓ４ スイッチ素子、 Ｔｏｆｆ１、Ｔｏｆｆ２、Ｔｏｆｆ３、Ｔｆｉｘ、Ｔｖａｒ、 オフ時間、 Ｔｓ 周期
【特許請求の範囲】
【請求項１】
インダクタの一端とスイッチ素子の一端とダイオードの一端とを接続し、前記インダクタの他端と前記スイッチ素子の他端とを入力側とし、前記ダイオードの他端と前記スイッチ素子の他端との間にコンデンサを接続し、前記コンデンサの両端を出力側として形成される昇圧型スイッチング電源回路を複数個有し、前記複数個の前記昇圧型スイッチング電源回路を縦続接続して得られる縦続接続昇圧型スイッチング電源回路であって、
前記縦続接続昇圧型スイッチング電源回路の最後段の出力側に出力される出力電力と前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電力との比を電力効率ηｎとし、
前記縦続接続昇圧型スイッチング電源回路の前記最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値をｒｎｎとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に接続される等価負荷抵抗の値をＲとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値をＥｏとし、前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値をＥｄとし、
前記スイッチ素子のオン・オフの繰り返しの周期をＴｓとし、前記スイッチ素子のオフの時間をＴｏｆｆｎとし、
下記式１を満たし、下記式２で表される電力効率ηｎの値が最大となる整数ｎで与えられる数の前記昇圧型スイッチング電源回路をｎ段縦続接続した縦続接続昇圧型スイッチング電源回路。
Ｅｏ＝（Ｔｓ／Ｔｏｆｆｎ）ｎ×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝]ｎ・・・・・・・式１
ηｎ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝ｎ・・・・・・・式２
【請求項２】
（前記整数ｎ−整数ｊ；ただし、ｎ＞ｊ）で与えられる数の前記昇圧型スイッチング電源回路の各スイッチ素子である（ｎ−ｊ）個のスイッチ素子は、前記式１および前記式２から求められる時間Ｔｏｆｆｎの間オフとされ、
前記整数ｊで与えられる数の前記昇圧型スイッチング電源回路の各スイッチ素子であるｊ個のスイッチ素子は、可変時間の間オフとされ、
前記可変時間は、前記縦続接続昇圧型スイッチング電源回路の出力側から検出される前記出力電圧の値Ｅｏに応じた長さとして、前記出力電圧を制御する請求項１に記載の縦続接続昇圧型スイッチング電源回路。
【請求項３】
前記縦続接続昇圧型スイッチング電源回路の出力側に出力される電圧の値が４００ボルトであり、前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値が４８ボルトであり、前記整数ｎの値が３または４とされる、請求項１または請求項２に記載の縦続接続昇圧型スイッチング電源回路。
【請求項４】
前記出力電圧の値Ｅｏが一定値となるように、前記スイッチ素子のオフの時間Ｔｏｆｆｎを制御する請求項１に記載の縦続接続昇圧型スイッチング電源回路。
【請求項５】
前記縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値Ｅｏが一定値であり、前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値Ｅｄが可変値である場合に、
前記入力側に入力される入力電圧の値Ｅｄの最小値において、前記式１を満たし、前記式２で表される電力効率ηｎの値が最大となる整数ｎで与えられる数の前記昇圧型スイッチング電源回路をｎ段縦続接続して得られる縦続接続昇圧型スイッチング電源回路を構成し、
前記入力側に入力される入力電圧の値Ｅｄに応じて、下記式３を満たし、下記式４で表される電力効率ηｋの値が最大となる整数ｋで与えられる数を求め、前記整数ｋと同数のｋ個のスイッチ素子をオン・オフ制御し、（ｎ−ｋ）個（ただし、ｎ＞ｋ）のスイッチ素子を常時オフとする制御をおこなう、請求項１に記載の縦続接続昇圧型スイッチング電源回路。
Ｅｏ＝（Ｔｓ／Ｔｏｆｆｋ）ｋ×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆｋ）２×（ｒｎｎ／Ｒ）｝]ｋ・・・・・・・式３
ηｋ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｋ）２×（ｒｎｎ／Ｒ）｝ｋ・・・・・・・式４
【請求項６】
前記整数ｎより小さな整数を整数ｉとし、前記整数ｎより大きな整数を整数ｐとし、予め与える、所定の効率の減少量を許容減少量εとして、ｉ段縦続接続昇圧型スイッチング電源回路の電力効率ηｉまたはｐ段縦続接続昇圧型スイッチング電源回路の電力効率ηｐが、電力効率ηｎ−電力効率ηｉ＜許容減少量ε、または、電力効率ηｎ−電力効率ηｐ＜許容減少量ε、となるように縦続接続の数を設定する、請求項１に記載の縦続接続昇圧型スイッチング電源回路。
【請求項７】
前記縦続接続昇圧型スイッチング電源回路の奇数段のスイッチ素子のオン・オフの制御タイミングと偶数段のスイッチ素子のオン・オフの制御タイミングとが１８０度の位相差を有する、請求項１ないし請求項６に記載の縦続接続昇圧型スイッチング電源回路。
【請求項８】
前記縦続接続昇圧型スイッチング電源回路の、各段のコンデンサに対してｍ個の昇圧型スイッチング電源回路が並列接続されて形成され、
前記並列接続されたｍ個の昇圧型スイッチング電源回路のスイッチ素子のオン・オフの制御タイミングが（３６０／ｍ）度ずつ位相差を有する、請求項１ないし請求項６に記載の縦続接続昇圧型スイッチング電源回路。
【請求項９】
インダクタの一端とスイッチ素子の一端とダイオードの一端とを接続し、前記インダクタの他端と前記スイッチ素子の他端とを入力側とし、前記ダイオードの他端と前記スイッチ素子の他端との間にコンデンサを接続し、前記コンデンサの両端を出力側として形成される昇圧型スイッチング電源回路を複数個有し、前記複数個の前記昇圧型スイッチング電源回路を縦続接続して得られる縦続接続昇圧型スイッチング電源回路であって、
前記縦続接続昇圧型スイッチング電源回路の最後段の出力側に出力される出力電力と前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電力との比を電力効率ηｎとし、
前記縦続接続昇圧型スイッチング電源回路の前記最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値をｒｎｎとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に接続される等価負荷抵抗の値をＲとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値をＥｏとし、前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値をＥｄとし、
下記式５を満たす、電力効率ηｎを最大とする実数ｎを求め、前記実数ｎを切捨て、四捨五入、または切上げて得られる整数の値と等しい個数の前記昇圧型スイッチング電源回路を縦続接続した縦続接続昇圧型スイッチング電源回路。
∂ηｎ／∂ｎ＝∂〔１／《１＋〈［１−{１−４×（ｒｎｎ／Ｒ）×（Ｅｏ／Ｅｄ）２／ｎ｝１／２］／｛２×（ｒｎｎ／Ｒ）×（Ｅｏ／Ｅｄ）１／ｎ｝〉２×（ｒｎｎ／Ｒ）》ｎ〕／∂ｎ＝０・・・・・・・式５
【請求項１】
インダクタの一端とスイッチ素子の一端とダイオードの一端とを接続し、前記インダクタの他端と前記スイッチ素子の他端とを入力側とし、前記ダイオードの他端と前記スイッチ素子の他端との間にコンデンサを接続し、前記コンデンサの両端を出力側として形成される昇圧型スイッチング電源回路を複数個有し、前記複数個の前記昇圧型スイッチング電源回路を縦続接続して得られる縦続接続昇圧型スイッチング電源回路であって、
前記縦続接続昇圧型スイッチング電源回路の最後段の出力側に出力される出力電力と前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電力との比を電力効率ηｎとし、
前記縦続接続昇圧型スイッチング電源回路の前記最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値をｒｎｎとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に接続される等価負荷抵抗の値をＲとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値をＥｏとし、前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値をＥｄとし、
前記スイッチ素子のオン・オフの繰り返しの周期をＴｓとし、前記スイッチ素子のオフの時間をＴｏｆｆｎとし、
下記式１を満たし、下記式２で表される電力効率ηｎの値が最大となる整数ｎで与えられる数の前記昇圧型スイッチング電源回路をｎ段縦続接続した縦続接続昇圧型スイッチング電源回路。
Ｅｏ＝（Ｔｓ／Ｔｏｆｆｎ）ｎ×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝]ｎ・・・・・・・式１
ηｎ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｎ）２×（ｒｎｎ／Ｒ）｝ｎ・・・・・・・式２
【請求項２】
（前記整数ｎ−整数ｊ；ただし、ｎ＞ｊ）で与えられる数の前記昇圧型スイッチング電源回路の各スイッチ素子である（ｎ−ｊ）個のスイッチ素子は、前記式１および前記式２から求められる時間Ｔｏｆｆｎの間オフとされ、
前記整数ｊで与えられる数の前記昇圧型スイッチング電源回路の各スイッチ素子であるｊ個のスイッチ素子は、可変時間の間オフとされ、
前記可変時間は、前記縦続接続昇圧型スイッチング電源回路の出力側から検出される前記出力電圧の値Ｅｏに応じた長さとして、前記出力電圧を制御する請求項１に記載の縦続接続昇圧型スイッチング電源回路。
【請求項３】
前記縦続接続昇圧型スイッチング電源回路の出力側に出力される電圧の値が４００ボルトであり、前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値が４８ボルトであり、前記整数ｎの値が３または４とされる、請求項１または請求項２に記載の縦続接続昇圧型スイッチング電源回路。
【請求項４】
前記出力電圧の値Ｅｏが一定値となるように、前記スイッチ素子のオフの時間Ｔｏｆｆｎを制御する請求項１に記載の縦続接続昇圧型スイッチング電源回路。
【請求項５】
前記縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値Ｅｏが一定値であり、前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値Ｅｄが可変値である場合に、
前記入力側に入力される入力電圧の値Ｅｄの最小値において、前記式１を満たし、前記式２で表される電力効率ηｎの値が最大となる整数ｎで与えられる数の前記昇圧型スイッチング電源回路をｎ段縦続接続して得られる縦続接続昇圧型スイッチング電源回路を構成し、
前記入力側に入力される入力電圧の値Ｅｄに応じて、下記式３を満たし、下記式４で表される電力効率ηｋの値が最大となる整数ｋで与えられる数を求め、前記整数ｋと同数のｋ個のスイッチ素子をオン・オフ制御し、（ｎ−ｋ）個（ただし、ｎ＞ｋ）のスイッチ素子を常時オフとする制御をおこなう、請求項１に記載の縦続接続昇圧型スイッチング電源回路。
Ｅｏ＝（Ｔｓ／Ｔｏｆｆｋ）ｋ×Ｅｄ×[１／｛１＋（Ｔｓ／Ｔｏｆｆｋ）２×（ｒｎｎ／Ｒ）｝]ｋ・・・・・・・式３
ηｋ＝１／｛１＋（Ｔｓ／Ｔｏｆｆｋ）２×（ｒｎｎ／Ｒ）｝ｋ・・・・・・・式４
【請求項６】
前記整数ｎより小さな整数を整数ｉとし、前記整数ｎより大きな整数を整数ｐとし、予め与える、所定の効率の減少量を許容減少量εとして、ｉ段縦続接続昇圧型スイッチング電源回路の電力効率ηｉまたはｐ段縦続接続昇圧型スイッチング電源回路の電力効率ηｐが、電力効率ηｎ−電力効率ηｉ＜許容減少量ε、または、電力効率ηｎ−電力効率ηｐ＜許容減少量ε、となるように縦続接続の数を設定する、請求項１に記載の縦続接続昇圧型スイッチング電源回路。
【請求項７】
前記縦続接続昇圧型スイッチング電源回路の奇数段のスイッチ素子のオン・オフの制御タイミングと偶数段のスイッチ素子のオン・オフの制御タイミングとが１８０度の位相差を有する、請求項１ないし請求項６に記載の縦続接続昇圧型スイッチング電源回路。
【請求項８】
前記縦続接続昇圧型スイッチング電源回路の、各段のコンデンサに対してｍ個の昇圧型スイッチング電源回路が並列接続されて形成され、
前記並列接続されたｍ個の昇圧型スイッチング電源回路のスイッチ素子のオン・オフの制御タイミングが（３６０／ｍ）度ずつ位相差を有する、請求項１ないし請求項６に記載の縦続接続昇圧型スイッチング電源回路。
【請求項９】
インダクタの一端とスイッチ素子の一端とダイオードの一端とを接続し、前記インダクタの他端と前記スイッチ素子の他端とを入力側とし、前記ダイオードの他端と前記スイッチ素子の他端との間にコンデンサを接続し、前記コンデンサの両端を出力側として形成される昇圧型スイッチング電源回路を複数個有し、前記複数個の前記昇圧型スイッチング電源回路を縦続接続して得られる縦続接続昇圧型スイッチング電源回路であって、
前記縦続接続昇圧型スイッチング電源回路の最後段の出力側に出力される出力電力と前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電力との比を電力効率ηｎとし、
前記縦続接続昇圧型スイッチング電源回路の前記最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値をｒｎｎとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に接続される等価負荷抵抗の値をＲとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値をＥｏとし、前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値をＥｄとし、
下記式５を満たす、電力効率ηｎを最大とする実数ｎを求め、前記実数ｎを切捨て、四捨五入、または切上げて得られる整数の値と等しい個数の前記昇圧型スイッチング電源回路を縦続接続した縦続接続昇圧型スイッチング電源回路。
∂ηｎ／∂ｎ＝∂〔１／《１＋〈［１−{１−４×（ｒｎｎ／Ｒ）×（Ｅｏ／Ｅｄ）２／ｎ｝１／２］／｛２×（ｒｎｎ／Ｒ）×（Ｅｏ／Ｅｄ）１／ｎ｝〉２×（ｒｎｎ／Ｒ）》ｎ〕／∂ｎ＝０・・・・・・・式５
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【公開番号】特開２０１１−２１１７６９（Ｐ２０１１−２１１７６９Ａ）
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願番号】特願２０１０−７４２２６（Ｐ２０１０−７４２２６）
【出願日】平成２２年３月２９日（２０１０．３．２９）
【出願人】（５１００８６８５５）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願日】平成２２年３月２９日（２０１０．３．２９）
【出願人】（５１００８６８５５）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
[ Back to top ]