膜型圧電／電歪素子およびその製造方法
【課題】電極膜を構成する金属の粒成長開始温度以上の熱処理をおこなった場合でも、電極膜を構成する金属の粒成長が抑制され、厚さ２μｍ未満という薄い電極膜の基体部への密着が維持された、作動部と基対部との密着性が高く且つ変位量が確保された膜型圧電／電歪素子及びその製造方法を提供する。
【解決手段】膜型圧電／電歪素子は、セラミックス基板３と、膜厚が２μｍ未満であり、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ及びＩｒからなる群から選択された少なくとも１種の金属を主成分として含有するマトリクス金属とセラミックス微粒子とを含有する電極膜７と、圧電／電歪膜８とを含有する。
【解決手段】膜型圧電／電歪素子は、セラミックス基板３と、膜厚が２μｍ未満であり、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ及びＩｒからなる群から選択された少なくとも１種の金属を主成分として含有するマトリクス金属とセラミックス微粒子とを含有する電極膜７と、圧電／電歪膜８とを含有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、膜型圧電／電歪素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、膜型圧電／電歪素子特性を維持または向上させつつ材料コストを抑えるため、貴金属電極膜をセラミックス基材上に薄く形成することが要求されている。薄い金属膜の作製方法としては、無電解めっきが注目されているが、これまでのめっき膜では密着力の低下により適用が難しかった。
【０００３】
無電解めっきでは、通常、基材を粗面化処理し、触媒を付与した後に、めっき液中での触媒作用によりめっき膜が析出される。粗面化処理により作られた基材の凹凸がアンカーとなり、めっき膜と基材の密着性が維持される。しかし、めっき膜中に含まれる不純物をガスとして除去するためにめっき膜が粒成長する温度以上に加熱した場合、アンカー部分のめっきが粒成長に伴って吸い上げられアンカー効果を低減させることがあり、それにより密着強度を維持できないことがあった。特に、膜厚が２μｍ未満の薄膜においては、膜形成後に高温での熱処理が必要な場合には、粒成長により、めっき膜がドーム状に膨れることにより表面平滑性が低下する、又はドームの一部が破れてめっき膜の被覆率が低下するという問題があった。
【０００４】
特許文献１には、セラミックス基材を粗面化することなくセラミックス基材と接合できる無電解めっき膜の作製方法として、無電解めっきにガラス粉末を混ぜた複合めっきで、熱処理によりガラスが軟化して基材との密着性を高めることが記載されている。しかしながら、めっき成膜中に発生する内部応力によりめっき膜が剥がれることがあり、適用できるめっきの選択肢が少ない。さらに、ガラス成分は、他の部材と反応して特性を低下させることがあった。
【０００５】
特許文献２には、導体層が表面に設けられているセラミックス基板に抵抗体層を焼き付け形成してから、上記導体層の表面にめっき法により金属被膜を形成するセラミック配線板の製造方法において、上記セラミックス基板として、めっき法で形成された導体層であって、セラミック粒子または金属粒子のうちの少なくとも一つが分散されている導体層が設けられたセラミックス基板を用いることを特徴とするセラミック配線板の製造方法が記載されている。
【０００６】
しかしながら、セラミック粒子等を含む導電被膜の厚みは２μｍ以上であることが好ましいとされ、具体的に実施例においては３〜６μｍの被膜しか形成されていない。また、導体層としては、銅、ニッケルしか検討されておらず、Ｐｔ膜などの貴金属被膜については検討されていない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−３４３２５９号公報
【特許文献２】特許第３２４２４５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、このような従来技術の問題点に鑑みてなされたものであり、電極膜を構成する金属の粒成長開始温度以上の熱処理をおこなった場合でも、電極膜を構成する金属の粒成長が抑制され、厚さ２μｍ未満という薄い電極膜の基板への密着が維持された、圧電/電歪膜とセラミックス基板との密着性が高く且つ変位量が確保された膜型圧電／電歪素子及びその製造方法を提供する。
【課題を解決するための手段】
【０００９】
従って、本発明は、セラミックス基板と；膜厚が２μｍ未満であり、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ及びＩｒからなる群から選択された少なくとも１種の金属を主成分として含有するマトリクス金属とセラミックス微粒子とを含有する電極膜と；圧電／電歪膜とを含有する膜型圧電／電歪素子を提供する。
セラミックス微粒子は、セリア、ジルコニア、イットリア、アルミナ、チタニア、スピネル（アルミン酸マグネシウム、アルミン酸ニッケル）、イットリア安定化ジルコニア、セリア安定化ジルコニア、ＴｉＣ及びＴｉＮからなる群から選択された少なくとも１種のセラミックスを含むことが好ましい。
また、電極膜におけるセラミックス微粒子の含有量は、上記マトリクス金属１００重量部に対して３〜３０重量部であることが好ましい。
また、上記セラミックス微粒子の平均粒径は、５〜１００ｎｍであることが好ましい。
さらに、上記セラミックス微粒子の平均粒径と、電極膜の膜厚との比は１/１.５〜１/４００であることが好ましい。
さらにまた、本発明の膜型圧電／電歪素子は、電極膜のマトリクス金属の粒成長開始温度以上の温度で熱処理されていてもよい。
また、上記電極膜はめっき法で形成されていることが好ましい。
さらに、上記電極膜と上記圧電／電歪膜とは共焼成されていることが好ましい。
【００１０】
また、本発明は、上記膜型圧電／電歪素子の製造方法であって、電極膜の材料として、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ及びＩｒからなる群から選択された少なくとも１種の金属とセラミック微粒子とを含有する材料を使用して、セラミックス基板上に、膜厚が２μｍ未満になるように電極膜を形成する電極膜形成工程と；上記電極膜の、セラミックス基板とは反対側の表面に、圧電／電歪膜を形成する圧電／電歪膜形成工程とを含む、膜型圧電／電歪素子の製造方法を提供する。
上記電極膜形成工程は、セラミック微粒子が分散しためっき液を用いてセラミックス基板上に、電極膜を２μｍ未満の膜厚にめっきするめっき工程であることが好ましい。
さらに、上記めっき工程後に、上記電極膜を形成したセラミックス基板を、上記電極膜のマトリクス金属の粒成長開始温度以上の温度で焼成する前焼成工程を含んでいてもよい。
また、本発明の膜型圧電／電歪素子の製造方法は、上記電極膜と上記圧電／電歪膜とを共焼成する共焼成工程を含んでいることが好ましい。
さらに、上記めっき工程の前に、上記セラミックス基板のめっきを行う面に粗面化処理を行う粗面化工程を含んでいてもよい。
さらにまた、上記めっき工程におけるめっき浴のｐＨは１０〜１４であることが好ましい。
また、上記めっき浴の温度は３０〜８５℃であることが好ましい。
【発明の効果】
【００１１】
本発明によれば、電極膜を構成する金属の粒成長開始温度以上の熱処理をおこなった場合でも、厚さ２μｍ未満の薄い電極膜のセラミックス基板への密着を維持させることができる。このため、厚さ２μｍ未満の薄い電極膜を有する膜型圧電／電歪素子を得ることができる。
また、電極膜を構成する金属が白金属であるため、酸素雰囲気での焼成が可能であるため、圧電/電歪膜及びセラミックス基板を共焼成することができ、密着性が高く且つ変位量が確保された膜型圧電／電歪素子を得ることができる。
さらに、膜型圧電／電歪素子の製造において、電極膜にめっき膜を採用することが出来、薄肉の電極とすることで特性を維持または向上させつつ材料コストを抑えることが可能になった。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の一形態に係る圧電／電歪素子の駆動部を拡大して模式的に示す上面図である。
【図２】図１の圧電／電歪素子のＡ−Ａ断面図である。
【発明を実施するための形態】
【００１３】
（１）膜型圧電／電歪素子
本発明の膜型圧電／電歪素子は、セラミックス基板と、膜厚が２μｍ未満であり、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ及びＩｒからなる群から選択された少なくとも１種の金属を主成分として含有するマトリクス金属とセラミックス微粒子とを含有する電極膜と、圧電／電歪膜とを少なくとも含有する。セラミックス基板、電極膜及び圧電／電歪膜は、この順に直接積層されていてもよく、また、電極膜とセラミックス基板との間、及び／又は電極膜と圧電／電歪膜との間に、任意の中間層を備えていてもよい。本発明の膜型圧電／電歪素子に含有される電極膜は、セラミックス基板と圧電／電歪膜との間に配置されていることが好ましい。
【００１４】
＜電極膜＞
本発明の膜型圧電／電歪素子に含まれる電極膜は、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ，Ｉｒ及びＡｕからなる群から選択された少なくとも１種の金属を主成分として含有するマトリクス金属とセラミックス微粒子とを含んでいる。
【００１５】
＜マトリクス金属＞
マトリクス金属は、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ，Ｉｒ及びＡｕからなる群から選択された少なくとも１種の金属を主成分として含有する。なお、本明細書において「主成分として含有する」とは、その成分を６０重量％以上含有することを意味してもよいし、８０重量％以上含有することを意味してもよいし、９０重量％以上含有することを意味してもよい。マトリクス金属に主成分として含有される金属としては、上記で列挙された金属うちの２種以上の混合物であってもよい。この場合に、上記で列挙された金属の含有量の合計として主成分として含有される。電極膜には、他の成分として、例えばＣｕ、Ｎｉ、Ｃｒ等の上記以外の任意の金属が含まれていてもよい。
【００１６】
本発明の膜型圧電／電歪素子に含まれる電極膜では、上記列挙された金属を主成分として含有することにより、導電率が高く、且つ酸化雰囲気で焼成可能な電極膜とすることができる。酸化雰囲気での高温焼成が可能なため、後述の圧電／電歪膜と１７００℃以下（例えば８００〜１７００℃）での共焼成が可能であり、製造工程の簡略化が図られ、さらに圧電／電歪膜との密着性の高い膜型圧電／電歪素子が提供される。
【００１７】
＜セラミックス微粒子＞
本発明の膜型圧電／電歪素子に含まれる電極膜は、マトリクス金属中にセラミックス微粒子を含有する。このため、マトリクス金属の粒子が粒成長を開始する温度以上の熱処理において、フィラーとなるセラミックス微粒子によってマトリクス金属の粒子の粒界移動をピン止めさせることにより粒成長が抑制されると考えられる。
【００１８】
電極膜に含有されるセラミックス微粒子としては、マトリクス金属と反応せず、且つマトリクス金属に分散するセラミックス微粒子が好ましい。さらに、電極膜を導電ペーストを用いて形成する場合には、導電ペースト中のバインダーと反応せず、且つ導電ペーストに分散するセラミックス微粒子が好ましい。また、電極膜を無電解めっき法で形成する場合には、無電解めっき液と反応せず、且つ無電解めっき液に分散するセラミックス微粒子が好ましい。
【００１９】
電極膜を無電解めっき法で形成する場合、セラミックス微粒子は、無電解めっき液全体に均一に分散することがさらに好ましい。ここで、「無電解めっき液に分散する」とは、無電解めっきにより、セラミックス微粒子を含む金属被膜が形成できる状態であればよい。本発明の膜型圧電／電歪素子に含まれる電極膜では、膜厚が２μｍ未満と非常に薄いため、無電解めっき液全体に均一にセラミックス微粒子を分散させることにより、マトリクス金属粒子の粒界移動をより効果的にピン止めさせることができ、粒成長をより効果的に抑制できる。
【００２０】
さらに、本発明の膜型圧電／電歪素子に含まれる電極膜では、マトリクス金属としてＰｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ，Ｉｒ及びＡｕからなる群から選択された少なくとも１種の金属を主成分として含有するため、セラミックス微粒子は、これらの金属を主成分として含有するマトリクス金属用の無電解めっき液に分散できることが必要である。通常、このようなめっき液は、ｐＨが１０以上であることが多いため、特にｐＨが１０以上のめっき液に分散できるセラミックス微粒子であることが好ましい。
【００２１】
上記セラミックス微粒子としては、具体的には、例えば、セリア、ジルコニア、イットリア、アルミナ、チタニア、スピネル（アルミン酸マグネシウム、アルミン酸ニッケル）、イットリア安定化ジルコニア、又はセリア安定化ジルコニアなどの酸化物；チタンカーバイド；または窒化チタン等の微粒子が好ましい。これらのセラミックス微粒子は、単独で使用されてよく、何れか２種以上の混合物であってもよい。セラミックス微粒子としては、中でも、セリア、ジルコニア、イットリア、アルミナ、チタニア、又はスピネルが好ましい。
【００２２】
セラミックス微粒子の含有量としては、マトリクス金属１００重量部に対して例えば３〜３０重量部とすることができ、３〜２０重量部が好ましく、３〜１５重量部がさらに好ましい。セラミックス微粒子の含有量をこのような範囲とすることにより、被膜中に含まれる不純物をガスとして除去するためにマトリクスの金属粒子が粒成長を開始する温度以上の熱処理を行った場合でも、マトリクス金属の粒子の粒界移動をより効果的にピン止めさせることができ、粒成長をより効果的に抑制できる。なお、めっき厚や熱処理後の貴金属粒子の粒子径と電気抵抗などの貴金属被膜の特性値によって決められるマトリクス金属１００重量部に対するセラミックス微粒子の含有量は、めっき成膜後の成分分析により決定できる。具体的な評価方法としては、蛍光Ｘ線分析や、ＩＣＰやグロー放電による発光分析や質量分析などが挙げられる。
【００２３】
添加するセラミックス微粒子の平均粒径としては、めっき膜の厚さにもよるが、無電解めっき液への添加時及び／又は焼成後において、５〜１００ｎｍが好ましく、１０〜７０ｎｍがより好ましく、２０〜６０ｎｍがさらに好ましい。セラミックス微粒子の平均粒径をこのような範囲とすることにより、マトリクスの金属粒子が粒成長を開始する温度以上の熱処理を行った場合でも、マトリクス金属の粒子の粒界移動をより効果的にピン止めさせることができ、粒成長をより効果的に抑制できる。なお、セラミックス微粒子の平均粒径は、予め電子顕微鏡などの直接観察による測定や粒度分布計など音響・光学的な測定により決定できる。
【００２４】
セラミックス微粒子の上記平均粒径と、電極膜の膜厚との比（セラミックス微粒子の平均粒径）／（金属被膜の膜厚）としては、１／１．５〜１／４００が好ましく、１／３〜１／１００がより好ましく、１／５〜１／２０がさらに好ましい。セラミックス微粒子の平均粒径と、電極膜の膜厚との比をこのような範囲とすることにより、マトリクスの金属粒子が粒成長を開始する温度以上の熱処理を行った場合でも、マトリクス金属の粒子の粒界移動をより効果的にピン止めさせることができ、粒成長をより効果的に抑制できる。なお、電極膜の膜厚は、使用するめっき液の濃度から定めることができる。
【００２５】
＜セラミックス基板＞
電極膜が形成されるセラミックス基板としては、絶縁性を有する部材であれば特に限定されないが、例えば絶縁性セラミックスの焼成体が挙げられる。絶縁性セラミックスとしては、例えば、ジルコニア、アルミナ、マグネシア、スピネル、ムライト、窒化アルミニウム、及び窒化ケイ素から成る群より選択される少なくとも１種類の物質が用いられる。ジルコニアは、イットリウムなどの添加物により安定化または部分安定化されているものを包含する。
【００２６】
セラミックス基板の形状としては特に限定されないが、基板の厚みは、１μｍ〜１ｍｍが好ましく、１〜１０μｍが更に好ましく、１〜６μｍが特に好ましい。特に圧電／電歪膜型素子の場合、基板の厚みが１μｍ未満であると、圧電／電歪膜型素子の機械的強度が低下する場合がある。一方、１ｍｍを超えると圧電／電歪部に電圧を印加した場合に、発生する収縮応力に対する基板の剛性が大きくなり、圧電／電歪部の屈曲変位が小さくなってしまう場合がある。
【００２７】
図１に、本発明の実施の一形態に係る圧電／電歪素子１の駆動部を拡大して模式的に示す。図１において、（１）は駆動部、（２）は配線部、（３）は電極パッド部である。図２は、図１の圧電／電歪素子１のＡ−Ａ断面図である。
【００２８】
例えば図２に示した例では、基板２の形状が、その一表面に固着面が形成された、上記の厚みを有する薄肉のダイヤフラム部３と、この固着面に対応する部分以外の部分に配設された、ダイヤフラム部３よりも厚みのある厚肉部４とを備え、ダイヤフラム部３と厚肉部４によって形成された、外部に連通する空洞部５を有する形状であってもよい。なお、下部電極７（又は圧電／電歪部６）は、固着面に略対応する領域で配設される。即ち、圧電／電歪部６は、ダイヤフラム部３の、空洞部５に対向する外表面（固着面）上に配設される。圧電／電歪部６は、下部電極７、圧電／電歪膜８及び上部電極９からなってもよく、他の中間層を含んでいてもよい。本発明の圧電／電歪素子に含有される電極膜は、セラミックス基板と圧電／電歪膜との間に配置される下部電極であることが好ましい。
【００２９】
基板２がこのような形状であると、屈曲変位が十分に大きく、かつ機械的強度のより大きい素子とすることができ好ましい。また、図２に示す基板の形状が連続して形成された共通基板を使用し、第一の圧電／電歪部、第二の圧電／電歪部、及び電極を含む複数の圧電／電歪素子単位をこの共通基板上に配設することもできる。
【００３０】
基板の表面形状（電極が固着される面の形状）について特に制限はなく、例えば、長方形、正方形、三角形、楕円形、真円形、Ｒ付正方形、Ｒ付長方形、又はこれらを組み合わせた複合形等の表面形状を挙げることができる。また、基板全体の形状についても特に制限はなく、適当な内部空間を有するカプセル形状であってもよい。
【００３１】
セラミックス基板は後述の粗面化処理がなされていても良い。セラミックス基板と電極膜との密着強度は、セバスチャン法で測定した場合に、例えば１．５Ｎ／ｍｍ2以上、好ましくは２．５０Ｎ／ｍｍ2以上、より好ましくは４．０Ｎ／ｍｍ2以上、特に好ましくは５．２Ｎ／ｍｍ2以上である。また、電極膜によるセラミックス基板の被覆率は、マトリクスの金属粒子が粒成長を開始する温度以上の熱処理を行った場合でも、例えば８０％以上、好ましくは９０％以上、さらに好ましくは９５％以上、特に好ましくは９９％以上である。なお、被覆率は、電極膜のマイクロスコープによる透過観察から、画像解析により求めることができる。
【００３２】
＜圧電／電歪膜＞
本発明膜型圧電／電歪素子は、上記電極膜のセラミックス基板と反対側の表面に、膜型圧電/電歪膜を備えている。圧電／電歪膜の材料としては、圧電若しくは電歪効果等の電界誘起歪みを起こす材料であれば、特に限定されない。結晶質でも非晶質でもよく、又、半導体やセラミックスや強誘電体セラミックス、あるいは反強誘電体セラミックスを用いることも可能である。用途に応じて適宜選択し採用することができる。
【００３３】
本実施形態の圧電／電歪膜型素子は、圧電／電歪部の厚みが０．５〜５０μｍであることが好ましく、１〜２０μｍであることが更に好ましく、１〜１０μｍであることが特に好ましい。圧電／電歪部の厚みが０．５μｍ未満であると、大きな屈曲変位が得られない場合がある。一方、圧電／電歪部の厚みが５０μｍを超えると、焼成時の圧電／電歪磁器組成物の収縮応力が大きくなり、基板が破壊されるのを防止するため、より厚い基板が必要となり、素子の小型化への対応が困難になる場合がある。なお、圧電／電歪膜型素子がいわゆる多層型のである場合における圧電／電歪部の厚みとは、圧電／電歪部各層のそれぞれの厚みをいう。
【００３４】
圧電／電歪膜の材料としては、具体的には、ジルコン酸鉛、チタン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、アンチモンスズ酸鉛、マンガンタングステン酸鉛、コバルトニオブ酸鉛、チタン酸バリウム、チタン酸ナトリウムビスマス、ニオブ酸カリウムナトリウム、タンタル酸ストロンチウムビスマス等を単独であるいは混合物として含有するセラミックスが挙げられる。特に、高い電気機械結合係数と圧電定数を有し、圧電／電歪膜の焼結時において、セラミックスで構成される基体部との反応性が小さく、安定した組成のものが得られる点おいて、ジルコン酸チタン酸鉛（ＰＺＴ系）、及び、マグネシウムニオブ酸鉛（ＰＭＮ系）を主成分とする材料、若しくは、チタン酸ナトリウムビスマスを主成分とする材料、更には、チタン酸鉛−ジルコン酸鉛−マグネシウムニオブ酸鉛の三成分固溶系組成物を主成分とし、それに酸化ニッケルと酸化珪素を添加した材料を好適に用いることができる。更には、チタン酸鉛−ジルコン酸鉛−ニッケルニオブ酸ビスマスの三成分固溶系組成物を主成分とする材料を好適に用いることができる。
【００３５】
更に、上記材料に、ランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン、セリウム、カドミウム、クロム、コバルト、アンチモン、鉄、イットリウム、タンタル、リチウム、ビスマス、スズ等の酸化物等を、単独で若しくは混合して、添加したセラミックスを用いてもよい。例えば、主成分であるジルコン酸鉛とチタン酸鉛及びマグネシウムニオブ酸鉛にランタンやストロンチウムを含有させることにより、坑電界や圧電特性を調整可能となる等の利点を得られる場合がある。また、特性を著しく低下させることなく焼成温度を低くするために、炭酸リチウムやフッ化リチウム、ホウ酸リチウムなどのリチウム化合物や酸化鉛と酸化ビスマスの共晶化合物などを添加させてもよい。
【００３６】
本発明の膜型圧電／電歪素子は、好ましくは、電極膜のマトリクス金属の粒成長開始温度以上の温度で熱処理されている。ここで、マトリクス金属の粒成長開始温度以上の温度とは、Ｔｍ／３（Ｋ）以上の温度であってもよく、さらにはＴｍ／２（Ｋ）以上の温度であってもよい。ここでＴｍは、マトリクス金属の主成分である金属の粒成長温度である。なお、粒成長とは、結晶粒成長と言い換えられてもよい。なお、成膜後の電極膜を、例えば、８００℃〜１５００℃で１〜５時間程度焼成することにより、被膜中に含まれる不純物がガスとして除去される。
【００３７】
また、上記電極膜と上記圧電／電歪膜とは、共焼成されていることが好ましい。共焼成温度は、例えば１７００℃以下の任意の温度（例えば８００〜１７００℃、好ましくは１０００〜１７００℃、より好ましくは１２００〜１７００℃）とすることができる。共焼成することにより、電極膜と圧電／電歪膜との密着性を高めることができる。特に、本発明の膜型圧電／電歪素子では、電極膜が厚み２μｍ未満と非常に薄膜でありながら、マトリクス金属中にセラミックス微粒子を含有することにより、このような高温焼成においても、例えばフィラーとなるセラミックス微粒子によってマトリクス金属の粒子の粒界移動がピン止めされ、粒成長が抑制されるため、共焼成が可能となる。
【００３８】
本発明の膜型圧電／電歪素子によれば、電極膜を構成する金属の粒成長開始温度以上の熱処理をおこなった場合でも、厚さ２μｍ未満の薄い電極膜のセラミックス基板への密着を維持させることができる。このため、圧電/電歪膜及びセラミックス基板を共焼成することができ、密着性が高く且つ変位量が確保され、応答速度が速く、発生力が大きいという効果が奏される。
【００３９】
（２）膜型圧電／電歪素子の製造方法
本発明の膜型圧電／電歪素子の製造方法は、上記膜型圧電／電歪素子の製造方法であって、電極膜の材料として、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ及びＩｒからなる群から選択された少なくとも１種の金属とセラミック微粒子とを含有する材料を使用して、セラミックス基板上に、膜厚が２μｍ未満になるように電極膜を形成する電極膜形成工程と；上記電極膜の、セラミックス基板とは反対側の表面に、圧電／電歪膜を形成する圧電／電歪膜形成工程とを含んでいる。
【００４０】
＜電極膜形成工程＞
電極膜形成工程では、電極膜の材料として、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ及びＩｒからなる群から選択された少なくとも１種の金属とセラミック微粒子とを含有する材料を使用して、セラミックス基板上に、膜厚が２μｍ未満になるように電極膜を形成する。電極膜の形成方法は特に限定されず、電気めっき法、無電解めっき法、スパッタリング又は抵抗加熱蒸着等の蒸着法、導電ペーストを用いたスクリーン印刷、導電レジネート溶液を用いたスピンコート又は吹きつけ法等の種々の手法を用いて行うことができる。なかでも、電気めっき法、無電解めっき法等のめっき法で形成することが好ましい。
【００４１】
本発明の膜型圧電／電歪素子の製造方法における電極膜形成工程は、セラミック微粒子が分散しためっき液を用いてセラミックス基板上に、電極膜を２μｍ未満の膜厚にめっきするめっき工程であることが好ましい。さらには無電解めっきにより製造されることがより好ましい。無電解めっきにおける諸条件は、マトリクス金属材料に応じて、その材料が析出するように設定される。めっき工程の前には、上記マトリクス金属に対応する金属イオンまたは金属錯イオンを含むめっき液にセラミック微粒子を分散させる分散工程を含んでいることが好ましい。
【００４２】
＜分散工程＞
分散工程では、セラミックス微粒子を上記マトリクス金属に対応する金属イオンを含むめっき液に分散させる。めっき液は、上記セラミックス微粒子が分散するようにアンモニア等のアルカリ性溶液でｐＨ調整を行うことが好ましい。めっき液のｐＨは、例えばｐＨ５．５〜１４であり、ｐＨ１０以上が好ましい。セラミックス微粒子は、目視にて沈殿物が存在していなければよく、さらには、凝集体が観察されず均一に分散していることが好ましい。
【００４３】
めっき液中のマトリクス金属の含有量は、室温（例えば２０℃）において、例えば０．８〜３．０ｇ／Ｌ、好ましくは１．５〜２．５ｇ／Ｌとすることができる。また、めっき液中のセラミックス微粒子の含有量は、例えば０．５〜１０重量％、好ましくは１〜７重量％、より好ましくは２〜５重量％とすることができる。めっき液中のマトリクス金属及びセラミックス微粒子の含有量をこのような範囲とすることにより、被膜中に含まれる不純物をガスとして除去するためにマトリクスの金属粒子が粒成長を開始する温度以上の熱処理を行った場合でも、マトリクス金属の粒子の粒界移動をより効果的にピン止めさせることができ、粒成長をより効果的に抑制できるめっき膜がより得られやすくなる。
【００４４】
＜めっき工程＞
めっき工程では、好ましくは上記分散工程で作製したセラミックス微粒子が分散しためっき液を用いて、セラミックス基板に、２μｍ未満の膜厚にめっきする。めっき工程により、セラミックス基板の表面に、セラミックス微粒子とマトリクス金属を含んだ被膜を作製できる。めっきは、具体的には、例えば、形成される金属膜が所望の厚さになるように調合した無電解めっき液に基板を浸漬し、０．１〜１０時間程度放置することにより行うことができる。上記浸漬は、セラミックス基板の揺動および／または回転と無電解めっき液を攪拌しながら行うことが好ましい。
【００４５】
基板を浸漬する無電解めっき液の浴温度は例えば４０〜８５℃程度、好ましくは６０〜８０℃程度；ｐＨは例えばｐＨ５．５〜１４、好ましくはｐＨ１０以上（例えばｐＨ１０〜１３）に維持することができる。また、めっき前に、無電解めっきの触媒核として、白金等のマトリクス金属を厚さ２〜１０ｎｍ程度にスパッタリング装置で成膜し触媒核としてもよい。さらに、その後、レジスト剥離液等に基板を浸漬することにより、２×２ｍｍ等の触媒核のパターンを形成してから「めっき」してもよい。
【００４６】
なお、めっき（電極膜）を形成するセラミックス基板は、例えばセラミックスグリーンシートを積層後焼成して作製してもよいし、セラミックス材料を圧粉成形後に焼成して作製してもよい。
【００４７】
＜前焼成工程＞
めっき工程後、例えば、めっき膜中に含まれる不純物をガスとして除去するために、電極膜を作製したセラミックス基板を、電極膜の金属の粒成長開始温度以上の処理温度で熱処理する前焼成工程を含んでいても良い。マトリクス金属の粒成長開始温度以上の温度とは、上記の通りである。具体的には、成膜後の電極膜は、例えば、８００℃〜１５００℃で１〜５時間程度焼成することにより、被膜中に含まれる不純物をガスとして除去できる。
【００４８】
＜粗面化工程＞
本発明の膜型圧電／電歪素子の製造方法は、さらに、上記めっき工程の前に、セラミックス基板の粗面化処理を行う粗面化工程を含んでいてもよい。粗面化処理とは、セラミックス基板の表面に凹凸を形成することであり、例えば、焼成前のセラミックス基板にナノインプリント法により凹凸を形成すること、フッ化水素酸等の酸によって焼成後のセラミックス基板を処理することで実行可能である。粗面化処理は、セラミックス基板の焼成の前後のいずれで行われてもよい。
【００４９】
＜圧電／電歪膜形成工程＞
本発明の膜型圧電／電歪素子の製造方法は、上記電極膜の、セラミックス基板とは反対側の表面に圧電／電歪膜を形成する圧電／電歪膜形成工程を含んでいる。圧電／電歪膜としては、上記例示のものが使用できる。
【００５０】
圧電／電歪膜形成工程における圧電／電歪膜の形成は、圧電／電歪膜のセラミックスグリーンシートを積層することで実行されてもよいし、セラミックスペーストを塗布することで実行されてもよい。ペーストは、セラミックス材料及びバインダーを含有する。バインダーとしては、例えばブチラール樹脂、セルロース樹脂、アクリル樹脂等が使用可能である。複数種類のバインダーが混合されてもよい。セラミックペーストの塗布方法に特に制限はないが、例えばスピンコート、スリットコート、ロールコート、ゾルゲル法、スプレー法、スクリーン印刷法の湿式塗布、電気泳動法等が用いられる。
【００５１】
＜共焼成工程＞
本発明の膜型圧電／電歪素子の製造方法は、上記電極膜と上記圧電／電歪膜とを共焼成する共焼成工程を含んでいることが好ましい。共焼成は、例えば、１７００℃以下の任意の温度で行うことができる。この工程により、上記電極膜と上記圧電／電歪膜との密着性に優れた、膜型圧電／電歪素子を製造できる。
【実施例】
【００５２】
以下において本発明の実施例について説明するが、本発明は以下に説明する実施例に限定されるものではない。
【００５３】
実施例１
０．０８ｍｍ×１ｍｍかつ厚みが２．２μｍのジルコニア製のダイヤフラム部と、その周りに一体的に配設されたジルコニア製の厚肉部とによって、外部に連通する０．０８ｍｍ×１ｍｍ×０．０７ｍｍの空洞部が形成されたジルコニア基板（サイズ３０ｍｍ×２０ｍｍかつ厚みが０．１５ｍｍ）の表面に対して、フッ化水素酸で粗面化処理を行った。
【００５４】
基板の粗面化された表面に、東京応化製ネガ型フォトレジストＰＭＥＲ−Ｎを塗布し、さらに露光及び現像を行うことで、ダイヤフラム部に０．０７５ｍｍ×１ｍｍの駆動部パターン、および厚肉部にダイヤフラム部と接続する０．４ｍｍ×０．０２ｍｍの配線パターンと２×２ｍｍの電極パッドパターンを基板表面に露出させるレジストパターンを形成した。
【００５５】
次に、アネルバ製のマグネトロンスパッタリング装置を用いて、レジストパターン上から、無電解めっきの触媒核として、Ｐｔを厚さ５ｎｍ成膜した。その後、レジスト剥離液に基板を浸漬することで、Ｐｔの触媒核の０．０７５ｍｍ×１ｍｍおよび０．４ｍｍ×０．０２ｍｍ、２×２ｍｍパターンを形成した。
【００５６】
次いで、日本エレクトロプレイティング・エンジニヤース製の無電解Ｐｔめっき液（レクトロレスＰｔ１００）を、形成される金属膜が０．５μｍになるように調合した。このめっき液１００重量部に対して、予めｐＨ１１、固形分量２０％に調整した平均粒径５０ｎｍのセリア粒子分散液を１５重量部添加し、分散するようにアンモニアでｐＨを１２に調整して複合めっき液を作製した。浴温度６４℃かつｐＨ１２に維持した複合めっき液に上記基板を浸漬し、攪拌しながら２０分間放置した。こうして、粗面化された表面に０．０７５ｍｍ×１ｍｍおよび０．４ｍｍ×０．０２ｍｍ、２×２ｍｍのＰｔ膜が形成されたジルコニア基板を得た。Ｐｔ膜中のセリア粒子の含有量は、Ｐｔ１００重量部に対して５重量部であった。
【００５７】
得られたＰｔ膜からガスを除去するために、ジルコニア基板を、大気雰囲気下、昇温速度５０℃／ｍｉｎ、最高温度１１００℃、保持時間２時間で熱処理をおこなった。
【００５８】
実施例２
実施例１と同様のプロセスで、めっき液に添加した粒子をジルコニアに変更した水準で複合めっき液を作製した以外は、実施例１と同様にして、ジルコニア基板上にＰｔ膜を作製した。
【００５９】
実施例３
実施例１と同様のプロセスで、めっき液に添加した粒子をイットリアに変更した水準で複合めっき液を作製した以外は、実施例１と同様にして、ジルコニア基板上にＰｔ膜を作製した。
【００６０】
実施例４
実施例１と同様のプロセスで、めっき液に添加した粒子をアルミナに変更した水準で複合めっき液を作製した以外は、実施例１と同様にして、ジルコニア基板上にＰｔ膜を作製した。
【００６１】
実施例５
実施例１と同様のプロセスで、めっき液に添加した粒子をチタニアに変更した水準で複合めっき液を作製した以外は、実施例１と同様にして、ジルコニア基板上にＰｔ膜を作製した。
【００６２】
実施例６
実施例１と同様のプロセスで、めっき液に添加した粒子をスピネルに変更した水準で複合めっき液を作製した以外は、実施例１と同様にして、ジルコニア基板上にＰｔ膜を作製した。
【００６３】
比較例１
実施例１と同様のプロセスで、粒子添加をおこなわずに成膜をおこなった。
【００６４】
比較例２
０．０８ｍｍ×１ｍｍかつ厚みが２．２μｍのジルコニア製ダイヤフラム部と、その周りに一体的に配設されたジルコニア製の厚肉部とによって、外部に連通する０．０８ｍｍ×１ｍｍ×０．０７ｍｍの空洞部が形成されたジルコニア基板（サイズが３０ｍｍ×２０ｍｍかつ厚みが０．１５ｍｍ）に、田中貴金属工業製Ｐｔペーストをスクリーン印刷法でダイヤフラム部に０．０８ｍｍ×１ｍｍの駆動部および厚肉部にダイヤフラム部と接続する０．４ｍｍ×０．０２ｍｍの配線と２×２ｍｍの電極パッドかつ、厚さ０．５μｍのパターンを形成し、１３５０℃で焼成してＰｔ膜を得た。
【００６５】
比較例３
０．０８ｍｍ×１ｍｍかつ厚みが２．２μｍのジルコニア製ダイヤフラム部と、その周りに一体的に配設されたジルコニア製の厚肉部とによって、外部に連通する０．０８ｍｍ×１ｍｍ×０．０７ｍｍの空洞部が形成されたジルコニア基板（サイズが３０ｍｍ×２０ｍｍかつ厚みが０．１５ｍｍ）に、田中貴金属工業製Ｐｔペーストをスクリーン印刷法でダイヤフラム部に０．０８ｍｍ×１ｍｍの駆動部および厚肉部にダイヤフラム部と接続する０．４ｍｍ×０．０２ｍｍの配線と２×２ｍｍの電極パッドかつ、厚さ１０．５μｍのパターンを形成し、１３５０℃で焼成してＰｔ膜を得た。
【００６６】
実施例１〜６、比較例１〜３について、以下の試験を行った。結果を表１に示す。
【００６７】
（１）被覆率
得られたセラミックス基板をマイクロスコープで透過観察し、被覆率を画像解析により求めた。
【００６８】
（２）密着強度
外観上に不良の見られなかった試料について、セバスチャン法により金属被膜の密着強度を測定した。
まず、めっきにより形成された２×２ｍｍの金属膜を、半田でアルミニウム線と接合した。引張り試験機で基板を固定して、金属膜と接合したアルミニウム線を引っ張り、金属膜と基板とが剥離したときの荷重を計測した。
【００６９】
（３）断面微構造
積層体の断面微構造をJEOL製FE-SEMで観察した。
【００７０】
［結果］
表１に示すように、複合めっきを形成した場合、熱処理後の被覆率も高く、密着強度も向上していることがわかった。
また、断面微構造を観察したところ、金属膜の粒界にセラミックス粒子が存在し、金属膜は微細な結晶粒で構成されていることが判った。特に、粗面化によって形成された凹部内に空隙が形成されておらず、アンカー効果が維持されていることがわかった。
【００７１】
【表１】
【００７２】
実施例１〜６のＰｔ膜では、膜厚が０．５μｍと薄く、且つ被覆率が９８％以上であり、平面接着強度が高かった。Ｐｔ以外の貴金属についてもＰｔと同様である。
【００７３】
膜型圧電／電歪素子
実施例１〜６及び比較例１〜３で得られた貴金属被膜を電極膜として、駆動部の電極膜上にさらにチタン酸鉛−ジルコン酸鉛−ニッケルニオブ酸ビスマスの三成分固溶系組成物を主成分とする材料からなる圧電/電歪膜を形成し、電極膜と圧電/電歪膜とを空気中１０００℃にて共焼成することにより、０．０６５ｍｍ×１ｍｍ、厚さ３μｍの圧電／電歪焼成膜とし、さらに、上部電極となるＡｕ膜を０．０６０ｍｍ×１ｍｍ、厚さ０．１μｍで形成することにより、膜型圧電／電歪素子を製造した。
得られた膜型圧電／電歪素子に分極処理を施した後、３０Ｖを印加し、レーザードップラー変位計でダイヤフラム部の変位量を測定し、表２の結果を得た。
【００７４】
【表２】
【００７５】
得られた結果から実施例１〜６の膜型圧電／電歪素子では、層間密着性に優れ、且つ、電極膜が０．５μｍと薄いため、電極の影響を低減し、アクチュエーターとしての変位量を大きくすることができた。
【符号の説明】
【００７６】
１ 素子
２ 基板
３ ダイヤフラム部（駆動部）
４ 肉厚部
５ 空洞部
６ 圧電／電歪部
７ 下部電極
８ 圧電／電歪膜
９ 上部電極
（１） 駆動部
（２） 配線部
（３） 電極パッド部
【技術分野】
【０００１】
本発明は、膜型圧電／電歪素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、膜型圧電／電歪素子特性を維持または向上させつつ材料コストを抑えるため、貴金属電極膜をセラミックス基材上に薄く形成することが要求されている。薄い金属膜の作製方法としては、無電解めっきが注目されているが、これまでのめっき膜では密着力の低下により適用が難しかった。
【０００３】
無電解めっきでは、通常、基材を粗面化処理し、触媒を付与した後に、めっき液中での触媒作用によりめっき膜が析出される。粗面化処理により作られた基材の凹凸がアンカーとなり、めっき膜と基材の密着性が維持される。しかし、めっき膜中に含まれる不純物をガスとして除去するためにめっき膜が粒成長する温度以上に加熱した場合、アンカー部分のめっきが粒成長に伴って吸い上げられアンカー効果を低減させることがあり、それにより密着強度を維持できないことがあった。特に、膜厚が２μｍ未満の薄膜においては、膜形成後に高温での熱処理が必要な場合には、粒成長により、めっき膜がドーム状に膨れることにより表面平滑性が低下する、又はドームの一部が破れてめっき膜の被覆率が低下するという問題があった。
【０００４】
特許文献１には、セラミックス基材を粗面化することなくセラミックス基材と接合できる無電解めっき膜の作製方法として、無電解めっきにガラス粉末を混ぜた複合めっきで、熱処理によりガラスが軟化して基材との密着性を高めることが記載されている。しかしながら、めっき成膜中に発生する内部応力によりめっき膜が剥がれることがあり、適用できるめっきの選択肢が少ない。さらに、ガラス成分は、他の部材と反応して特性を低下させることがあった。
【０００５】
特許文献２には、導体層が表面に設けられているセラミックス基板に抵抗体層を焼き付け形成してから、上記導体層の表面にめっき法により金属被膜を形成するセラミック配線板の製造方法において、上記セラミックス基板として、めっき法で形成された導体層であって、セラミック粒子または金属粒子のうちの少なくとも一つが分散されている導体層が設けられたセラミックス基板を用いることを特徴とするセラミック配線板の製造方法が記載されている。
【０００６】
しかしながら、セラミック粒子等を含む導電被膜の厚みは２μｍ以上であることが好ましいとされ、具体的に実施例においては３〜６μｍの被膜しか形成されていない。また、導体層としては、銅、ニッケルしか検討されておらず、Ｐｔ膜などの貴金属被膜については検討されていない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−３４３２５９号公報
【特許文献２】特許第３２４２４５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、このような従来技術の問題点に鑑みてなされたものであり、電極膜を構成する金属の粒成長開始温度以上の熱処理をおこなった場合でも、電極膜を構成する金属の粒成長が抑制され、厚さ２μｍ未満という薄い電極膜の基板への密着が維持された、圧電/電歪膜とセラミックス基板との密着性が高く且つ変位量が確保された膜型圧電／電歪素子及びその製造方法を提供する。
【課題を解決するための手段】
【０００９】
従って、本発明は、セラミックス基板と；膜厚が２μｍ未満であり、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ及びＩｒからなる群から選択された少なくとも１種の金属を主成分として含有するマトリクス金属とセラミックス微粒子とを含有する電極膜と；圧電／電歪膜とを含有する膜型圧電／電歪素子を提供する。
セラミックス微粒子は、セリア、ジルコニア、イットリア、アルミナ、チタニア、スピネル（アルミン酸マグネシウム、アルミン酸ニッケル）、イットリア安定化ジルコニア、セリア安定化ジルコニア、ＴｉＣ及びＴｉＮからなる群から選択された少なくとも１種のセラミックスを含むことが好ましい。
また、電極膜におけるセラミックス微粒子の含有量は、上記マトリクス金属１００重量部に対して３〜３０重量部であることが好ましい。
また、上記セラミックス微粒子の平均粒径は、５〜１００ｎｍであることが好ましい。
さらに、上記セラミックス微粒子の平均粒径と、電極膜の膜厚との比は１/１.５〜１/４００であることが好ましい。
さらにまた、本発明の膜型圧電／電歪素子は、電極膜のマトリクス金属の粒成長開始温度以上の温度で熱処理されていてもよい。
また、上記電極膜はめっき法で形成されていることが好ましい。
さらに、上記電極膜と上記圧電／電歪膜とは共焼成されていることが好ましい。
【００１０】
また、本発明は、上記膜型圧電／電歪素子の製造方法であって、電極膜の材料として、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ及びＩｒからなる群から選択された少なくとも１種の金属とセラミック微粒子とを含有する材料を使用して、セラミックス基板上に、膜厚が２μｍ未満になるように電極膜を形成する電極膜形成工程と；上記電極膜の、セラミックス基板とは反対側の表面に、圧電／電歪膜を形成する圧電／電歪膜形成工程とを含む、膜型圧電／電歪素子の製造方法を提供する。
上記電極膜形成工程は、セラミック微粒子が分散しためっき液を用いてセラミックス基板上に、電極膜を２μｍ未満の膜厚にめっきするめっき工程であることが好ましい。
さらに、上記めっき工程後に、上記電極膜を形成したセラミックス基板を、上記電極膜のマトリクス金属の粒成長開始温度以上の温度で焼成する前焼成工程を含んでいてもよい。
また、本発明の膜型圧電／電歪素子の製造方法は、上記電極膜と上記圧電／電歪膜とを共焼成する共焼成工程を含んでいることが好ましい。
さらに、上記めっき工程の前に、上記セラミックス基板のめっきを行う面に粗面化処理を行う粗面化工程を含んでいてもよい。
さらにまた、上記めっき工程におけるめっき浴のｐＨは１０〜１４であることが好ましい。
また、上記めっき浴の温度は３０〜８５℃であることが好ましい。
【発明の効果】
【００１１】
本発明によれば、電極膜を構成する金属の粒成長開始温度以上の熱処理をおこなった場合でも、厚さ２μｍ未満の薄い電極膜のセラミックス基板への密着を維持させることができる。このため、厚さ２μｍ未満の薄い電極膜を有する膜型圧電／電歪素子を得ることができる。
また、電極膜を構成する金属が白金属であるため、酸素雰囲気での焼成が可能であるため、圧電/電歪膜及びセラミックス基板を共焼成することができ、密着性が高く且つ変位量が確保された膜型圧電／電歪素子を得ることができる。
さらに、膜型圧電／電歪素子の製造において、電極膜にめっき膜を採用することが出来、薄肉の電極とすることで特性を維持または向上させつつ材料コストを抑えることが可能になった。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の一形態に係る圧電／電歪素子の駆動部を拡大して模式的に示す上面図である。
【図２】図１の圧電／電歪素子のＡ−Ａ断面図である。
【発明を実施するための形態】
【００１３】
（１）膜型圧電／電歪素子
本発明の膜型圧電／電歪素子は、セラミックス基板と、膜厚が２μｍ未満であり、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ及びＩｒからなる群から選択された少なくとも１種の金属を主成分として含有するマトリクス金属とセラミックス微粒子とを含有する電極膜と、圧電／電歪膜とを少なくとも含有する。セラミックス基板、電極膜及び圧電／電歪膜は、この順に直接積層されていてもよく、また、電極膜とセラミックス基板との間、及び／又は電極膜と圧電／電歪膜との間に、任意の中間層を備えていてもよい。本発明の膜型圧電／電歪素子に含有される電極膜は、セラミックス基板と圧電／電歪膜との間に配置されていることが好ましい。
【００１４】
＜電極膜＞
本発明の膜型圧電／電歪素子に含まれる電極膜は、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ，Ｉｒ及びＡｕからなる群から選択された少なくとも１種の金属を主成分として含有するマトリクス金属とセラミックス微粒子とを含んでいる。
【００１５】
＜マトリクス金属＞
マトリクス金属は、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ，Ｉｒ及びＡｕからなる群から選択された少なくとも１種の金属を主成分として含有する。なお、本明細書において「主成分として含有する」とは、その成分を６０重量％以上含有することを意味してもよいし、８０重量％以上含有することを意味してもよいし、９０重量％以上含有することを意味してもよい。マトリクス金属に主成分として含有される金属としては、上記で列挙された金属うちの２種以上の混合物であってもよい。この場合に、上記で列挙された金属の含有量の合計として主成分として含有される。電極膜には、他の成分として、例えばＣｕ、Ｎｉ、Ｃｒ等の上記以外の任意の金属が含まれていてもよい。
【００１６】
本発明の膜型圧電／電歪素子に含まれる電極膜では、上記列挙された金属を主成分として含有することにより、導電率が高く、且つ酸化雰囲気で焼成可能な電極膜とすることができる。酸化雰囲気での高温焼成が可能なため、後述の圧電／電歪膜と１７００℃以下（例えば８００〜１７００℃）での共焼成が可能であり、製造工程の簡略化が図られ、さらに圧電／電歪膜との密着性の高い膜型圧電／電歪素子が提供される。
【００１７】
＜セラミックス微粒子＞
本発明の膜型圧電／電歪素子に含まれる電極膜は、マトリクス金属中にセラミックス微粒子を含有する。このため、マトリクス金属の粒子が粒成長を開始する温度以上の熱処理において、フィラーとなるセラミックス微粒子によってマトリクス金属の粒子の粒界移動をピン止めさせることにより粒成長が抑制されると考えられる。
【００１８】
電極膜に含有されるセラミックス微粒子としては、マトリクス金属と反応せず、且つマトリクス金属に分散するセラミックス微粒子が好ましい。さらに、電極膜を導電ペーストを用いて形成する場合には、導電ペースト中のバインダーと反応せず、且つ導電ペーストに分散するセラミックス微粒子が好ましい。また、電極膜を無電解めっき法で形成する場合には、無電解めっき液と反応せず、且つ無電解めっき液に分散するセラミックス微粒子が好ましい。
【００１９】
電極膜を無電解めっき法で形成する場合、セラミックス微粒子は、無電解めっき液全体に均一に分散することがさらに好ましい。ここで、「無電解めっき液に分散する」とは、無電解めっきにより、セラミックス微粒子を含む金属被膜が形成できる状態であればよい。本発明の膜型圧電／電歪素子に含まれる電極膜では、膜厚が２μｍ未満と非常に薄いため、無電解めっき液全体に均一にセラミックス微粒子を分散させることにより、マトリクス金属粒子の粒界移動をより効果的にピン止めさせることができ、粒成長をより効果的に抑制できる。
【００２０】
さらに、本発明の膜型圧電／電歪素子に含まれる電極膜では、マトリクス金属としてＰｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ，Ｉｒ及びＡｕからなる群から選択された少なくとも１種の金属を主成分として含有するため、セラミックス微粒子は、これらの金属を主成分として含有するマトリクス金属用の無電解めっき液に分散できることが必要である。通常、このようなめっき液は、ｐＨが１０以上であることが多いため、特にｐＨが１０以上のめっき液に分散できるセラミックス微粒子であることが好ましい。
【００２１】
上記セラミックス微粒子としては、具体的には、例えば、セリア、ジルコニア、イットリア、アルミナ、チタニア、スピネル（アルミン酸マグネシウム、アルミン酸ニッケル）、イットリア安定化ジルコニア、又はセリア安定化ジルコニアなどの酸化物；チタンカーバイド；または窒化チタン等の微粒子が好ましい。これらのセラミックス微粒子は、単独で使用されてよく、何れか２種以上の混合物であってもよい。セラミックス微粒子としては、中でも、セリア、ジルコニア、イットリア、アルミナ、チタニア、又はスピネルが好ましい。
【００２２】
セラミックス微粒子の含有量としては、マトリクス金属１００重量部に対して例えば３〜３０重量部とすることができ、３〜２０重量部が好ましく、３〜１５重量部がさらに好ましい。セラミックス微粒子の含有量をこのような範囲とすることにより、被膜中に含まれる不純物をガスとして除去するためにマトリクスの金属粒子が粒成長を開始する温度以上の熱処理を行った場合でも、マトリクス金属の粒子の粒界移動をより効果的にピン止めさせることができ、粒成長をより効果的に抑制できる。なお、めっき厚や熱処理後の貴金属粒子の粒子径と電気抵抗などの貴金属被膜の特性値によって決められるマトリクス金属１００重量部に対するセラミックス微粒子の含有量は、めっき成膜後の成分分析により決定できる。具体的な評価方法としては、蛍光Ｘ線分析や、ＩＣＰやグロー放電による発光分析や質量分析などが挙げられる。
【００２３】
添加するセラミックス微粒子の平均粒径としては、めっき膜の厚さにもよるが、無電解めっき液への添加時及び／又は焼成後において、５〜１００ｎｍが好ましく、１０〜７０ｎｍがより好ましく、２０〜６０ｎｍがさらに好ましい。セラミックス微粒子の平均粒径をこのような範囲とすることにより、マトリクスの金属粒子が粒成長を開始する温度以上の熱処理を行った場合でも、マトリクス金属の粒子の粒界移動をより効果的にピン止めさせることができ、粒成長をより効果的に抑制できる。なお、セラミックス微粒子の平均粒径は、予め電子顕微鏡などの直接観察による測定や粒度分布計など音響・光学的な測定により決定できる。
【００２４】
セラミックス微粒子の上記平均粒径と、電極膜の膜厚との比（セラミックス微粒子の平均粒径）／（金属被膜の膜厚）としては、１／１．５〜１／４００が好ましく、１／３〜１／１００がより好ましく、１／５〜１／２０がさらに好ましい。セラミックス微粒子の平均粒径と、電極膜の膜厚との比をこのような範囲とすることにより、マトリクスの金属粒子が粒成長を開始する温度以上の熱処理を行った場合でも、マトリクス金属の粒子の粒界移動をより効果的にピン止めさせることができ、粒成長をより効果的に抑制できる。なお、電極膜の膜厚は、使用するめっき液の濃度から定めることができる。
【００２５】
＜セラミックス基板＞
電極膜が形成されるセラミックス基板としては、絶縁性を有する部材であれば特に限定されないが、例えば絶縁性セラミックスの焼成体が挙げられる。絶縁性セラミックスとしては、例えば、ジルコニア、アルミナ、マグネシア、スピネル、ムライト、窒化アルミニウム、及び窒化ケイ素から成る群より選択される少なくとも１種類の物質が用いられる。ジルコニアは、イットリウムなどの添加物により安定化または部分安定化されているものを包含する。
【００２６】
セラミックス基板の形状としては特に限定されないが、基板の厚みは、１μｍ〜１ｍｍが好ましく、１〜１０μｍが更に好ましく、１〜６μｍが特に好ましい。特に圧電／電歪膜型素子の場合、基板の厚みが１μｍ未満であると、圧電／電歪膜型素子の機械的強度が低下する場合がある。一方、１ｍｍを超えると圧電／電歪部に電圧を印加した場合に、発生する収縮応力に対する基板の剛性が大きくなり、圧電／電歪部の屈曲変位が小さくなってしまう場合がある。
【００２７】
図１に、本発明の実施の一形態に係る圧電／電歪素子１の駆動部を拡大して模式的に示す。図１において、（１）は駆動部、（２）は配線部、（３）は電極パッド部である。図２は、図１の圧電／電歪素子１のＡ−Ａ断面図である。
【００２８】
例えば図２に示した例では、基板２の形状が、その一表面に固着面が形成された、上記の厚みを有する薄肉のダイヤフラム部３と、この固着面に対応する部分以外の部分に配設された、ダイヤフラム部３よりも厚みのある厚肉部４とを備え、ダイヤフラム部３と厚肉部４によって形成された、外部に連通する空洞部５を有する形状であってもよい。なお、下部電極７（又は圧電／電歪部６）は、固着面に略対応する領域で配設される。即ち、圧電／電歪部６は、ダイヤフラム部３の、空洞部５に対向する外表面（固着面）上に配設される。圧電／電歪部６は、下部電極７、圧電／電歪膜８及び上部電極９からなってもよく、他の中間層を含んでいてもよい。本発明の圧電／電歪素子に含有される電極膜は、セラミックス基板と圧電／電歪膜との間に配置される下部電極であることが好ましい。
【００２９】
基板２がこのような形状であると、屈曲変位が十分に大きく、かつ機械的強度のより大きい素子とすることができ好ましい。また、図２に示す基板の形状が連続して形成された共通基板を使用し、第一の圧電／電歪部、第二の圧電／電歪部、及び電極を含む複数の圧電／電歪素子単位をこの共通基板上に配設することもできる。
【００３０】
基板の表面形状（電極が固着される面の形状）について特に制限はなく、例えば、長方形、正方形、三角形、楕円形、真円形、Ｒ付正方形、Ｒ付長方形、又はこれらを組み合わせた複合形等の表面形状を挙げることができる。また、基板全体の形状についても特に制限はなく、適当な内部空間を有するカプセル形状であってもよい。
【００３１】
セラミックス基板は後述の粗面化処理がなされていても良い。セラミックス基板と電極膜との密着強度は、セバスチャン法で測定した場合に、例えば１．５Ｎ／ｍｍ2以上、好ましくは２．５０Ｎ／ｍｍ2以上、より好ましくは４．０Ｎ／ｍｍ2以上、特に好ましくは５．２Ｎ／ｍｍ2以上である。また、電極膜によるセラミックス基板の被覆率は、マトリクスの金属粒子が粒成長を開始する温度以上の熱処理を行った場合でも、例えば８０％以上、好ましくは９０％以上、さらに好ましくは９５％以上、特に好ましくは９９％以上である。なお、被覆率は、電極膜のマイクロスコープによる透過観察から、画像解析により求めることができる。
【００３２】
＜圧電／電歪膜＞
本発明膜型圧電／電歪素子は、上記電極膜のセラミックス基板と反対側の表面に、膜型圧電/電歪膜を備えている。圧電／電歪膜の材料としては、圧電若しくは電歪効果等の電界誘起歪みを起こす材料であれば、特に限定されない。結晶質でも非晶質でもよく、又、半導体やセラミックスや強誘電体セラミックス、あるいは反強誘電体セラミックスを用いることも可能である。用途に応じて適宜選択し採用することができる。
【００３３】
本実施形態の圧電／電歪膜型素子は、圧電／電歪部の厚みが０．５〜５０μｍであることが好ましく、１〜２０μｍであることが更に好ましく、１〜１０μｍであることが特に好ましい。圧電／電歪部の厚みが０．５μｍ未満であると、大きな屈曲変位が得られない場合がある。一方、圧電／電歪部の厚みが５０μｍを超えると、焼成時の圧電／電歪磁器組成物の収縮応力が大きくなり、基板が破壊されるのを防止するため、より厚い基板が必要となり、素子の小型化への対応が困難になる場合がある。なお、圧電／電歪膜型素子がいわゆる多層型のである場合における圧電／電歪部の厚みとは、圧電／電歪部各層のそれぞれの厚みをいう。
【００３４】
圧電／電歪膜の材料としては、具体的には、ジルコン酸鉛、チタン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、アンチモンスズ酸鉛、マンガンタングステン酸鉛、コバルトニオブ酸鉛、チタン酸バリウム、チタン酸ナトリウムビスマス、ニオブ酸カリウムナトリウム、タンタル酸ストロンチウムビスマス等を単独であるいは混合物として含有するセラミックスが挙げられる。特に、高い電気機械結合係数と圧電定数を有し、圧電／電歪膜の焼結時において、セラミックスで構成される基体部との反応性が小さく、安定した組成のものが得られる点おいて、ジルコン酸チタン酸鉛（ＰＺＴ系）、及び、マグネシウムニオブ酸鉛（ＰＭＮ系）を主成分とする材料、若しくは、チタン酸ナトリウムビスマスを主成分とする材料、更には、チタン酸鉛−ジルコン酸鉛−マグネシウムニオブ酸鉛の三成分固溶系組成物を主成分とし、それに酸化ニッケルと酸化珪素を添加した材料を好適に用いることができる。更には、チタン酸鉛−ジルコン酸鉛−ニッケルニオブ酸ビスマスの三成分固溶系組成物を主成分とする材料を好適に用いることができる。
【００３５】
更に、上記材料に、ランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン、セリウム、カドミウム、クロム、コバルト、アンチモン、鉄、イットリウム、タンタル、リチウム、ビスマス、スズ等の酸化物等を、単独で若しくは混合して、添加したセラミックスを用いてもよい。例えば、主成分であるジルコン酸鉛とチタン酸鉛及びマグネシウムニオブ酸鉛にランタンやストロンチウムを含有させることにより、坑電界や圧電特性を調整可能となる等の利点を得られる場合がある。また、特性を著しく低下させることなく焼成温度を低くするために、炭酸リチウムやフッ化リチウム、ホウ酸リチウムなどのリチウム化合物や酸化鉛と酸化ビスマスの共晶化合物などを添加させてもよい。
【００３６】
本発明の膜型圧電／電歪素子は、好ましくは、電極膜のマトリクス金属の粒成長開始温度以上の温度で熱処理されている。ここで、マトリクス金属の粒成長開始温度以上の温度とは、Ｔｍ／３（Ｋ）以上の温度であってもよく、さらにはＴｍ／２（Ｋ）以上の温度であってもよい。ここでＴｍは、マトリクス金属の主成分である金属の粒成長温度である。なお、粒成長とは、結晶粒成長と言い換えられてもよい。なお、成膜後の電極膜を、例えば、８００℃〜１５００℃で１〜５時間程度焼成することにより、被膜中に含まれる不純物がガスとして除去される。
【００３７】
また、上記電極膜と上記圧電／電歪膜とは、共焼成されていることが好ましい。共焼成温度は、例えば１７００℃以下の任意の温度（例えば８００〜１７００℃、好ましくは１０００〜１７００℃、より好ましくは１２００〜１７００℃）とすることができる。共焼成することにより、電極膜と圧電／電歪膜との密着性を高めることができる。特に、本発明の膜型圧電／電歪素子では、電極膜が厚み２μｍ未満と非常に薄膜でありながら、マトリクス金属中にセラミックス微粒子を含有することにより、このような高温焼成においても、例えばフィラーとなるセラミックス微粒子によってマトリクス金属の粒子の粒界移動がピン止めされ、粒成長が抑制されるため、共焼成が可能となる。
【００３８】
本発明の膜型圧電／電歪素子によれば、電極膜を構成する金属の粒成長開始温度以上の熱処理をおこなった場合でも、厚さ２μｍ未満の薄い電極膜のセラミックス基板への密着を維持させることができる。このため、圧電/電歪膜及びセラミックス基板を共焼成することができ、密着性が高く且つ変位量が確保され、応答速度が速く、発生力が大きいという効果が奏される。
【００３９】
（２）膜型圧電／電歪素子の製造方法
本発明の膜型圧電／電歪素子の製造方法は、上記膜型圧電／電歪素子の製造方法であって、電極膜の材料として、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ及びＩｒからなる群から選択された少なくとも１種の金属とセラミック微粒子とを含有する材料を使用して、セラミックス基板上に、膜厚が２μｍ未満になるように電極膜を形成する電極膜形成工程と；上記電極膜の、セラミックス基板とは反対側の表面に、圧電／電歪膜を形成する圧電／電歪膜形成工程とを含んでいる。
【００４０】
＜電極膜形成工程＞
電極膜形成工程では、電極膜の材料として、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ及びＩｒからなる群から選択された少なくとも１種の金属とセラミック微粒子とを含有する材料を使用して、セラミックス基板上に、膜厚が２μｍ未満になるように電極膜を形成する。電極膜の形成方法は特に限定されず、電気めっき法、無電解めっき法、スパッタリング又は抵抗加熱蒸着等の蒸着法、導電ペーストを用いたスクリーン印刷、導電レジネート溶液を用いたスピンコート又は吹きつけ法等の種々の手法を用いて行うことができる。なかでも、電気めっき法、無電解めっき法等のめっき法で形成することが好ましい。
【００４１】
本発明の膜型圧電／電歪素子の製造方法における電極膜形成工程は、セラミック微粒子が分散しためっき液を用いてセラミックス基板上に、電極膜を２μｍ未満の膜厚にめっきするめっき工程であることが好ましい。さらには無電解めっきにより製造されることがより好ましい。無電解めっきにおける諸条件は、マトリクス金属材料に応じて、その材料が析出するように設定される。めっき工程の前には、上記マトリクス金属に対応する金属イオンまたは金属錯イオンを含むめっき液にセラミック微粒子を分散させる分散工程を含んでいることが好ましい。
【００４２】
＜分散工程＞
分散工程では、セラミックス微粒子を上記マトリクス金属に対応する金属イオンを含むめっき液に分散させる。めっき液は、上記セラミックス微粒子が分散するようにアンモニア等のアルカリ性溶液でｐＨ調整を行うことが好ましい。めっき液のｐＨは、例えばｐＨ５．５〜１４であり、ｐＨ１０以上が好ましい。セラミックス微粒子は、目視にて沈殿物が存在していなければよく、さらには、凝集体が観察されず均一に分散していることが好ましい。
【００４３】
めっき液中のマトリクス金属の含有量は、室温（例えば２０℃）において、例えば０．８〜３．０ｇ／Ｌ、好ましくは１．５〜２．５ｇ／Ｌとすることができる。また、めっき液中のセラミックス微粒子の含有量は、例えば０．５〜１０重量％、好ましくは１〜７重量％、より好ましくは２〜５重量％とすることができる。めっき液中のマトリクス金属及びセラミックス微粒子の含有量をこのような範囲とすることにより、被膜中に含まれる不純物をガスとして除去するためにマトリクスの金属粒子が粒成長を開始する温度以上の熱処理を行った場合でも、マトリクス金属の粒子の粒界移動をより効果的にピン止めさせることができ、粒成長をより効果的に抑制できるめっき膜がより得られやすくなる。
【００４４】
＜めっき工程＞
めっき工程では、好ましくは上記分散工程で作製したセラミックス微粒子が分散しためっき液を用いて、セラミックス基板に、２μｍ未満の膜厚にめっきする。めっき工程により、セラミックス基板の表面に、セラミックス微粒子とマトリクス金属を含んだ被膜を作製できる。めっきは、具体的には、例えば、形成される金属膜が所望の厚さになるように調合した無電解めっき液に基板を浸漬し、０．１〜１０時間程度放置することにより行うことができる。上記浸漬は、セラミックス基板の揺動および／または回転と無電解めっき液を攪拌しながら行うことが好ましい。
【００４５】
基板を浸漬する無電解めっき液の浴温度は例えば４０〜８５℃程度、好ましくは６０〜８０℃程度；ｐＨは例えばｐＨ５．５〜１４、好ましくはｐＨ１０以上（例えばｐＨ１０〜１３）に維持することができる。また、めっき前に、無電解めっきの触媒核として、白金等のマトリクス金属を厚さ２〜１０ｎｍ程度にスパッタリング装置で成膜し触媒核としてもよい。さらに、その後、レジスト剥離液等に基板を浸漬することにより、２×２ｍｍ等の触媒核のパターンを形成してから「めっき」してもよい。
【００４６】
なお、めっき（電極膜）を形成するセラミックス基板は、例えばセラミックスグリーンシートを積層後焼成して作製してもよいし、セラミックス材料を圧粉成形後に焼成して作製してもよい。
【００４７】
＜前焼成工程＞
めっき工程後、例えば、めっき膜中に含まれる不純物をガスとして除去するために、電極膜を作製したセラミックス基板を、電極膜の金属の粒成長開始温度以上の処理温度で熱処理する前焼成工程を含んでいても良い。マトリクス金属の粒成長開始温度以上の温度とは、上記の通りである。具体的には、成膜後の電極膜は、例えば、８００℃〜１５００℃で１〜５時間程度焼成することにより、被膜中に含まれる不純物をガスとして除去できる。
【００４８】
＜粗面化工程＞
本発明の膜型圧電／電歪素子の製造方法は、さらに、上記めっき工程の前に、セラミックス基板の粗面化処理を行う粗面化工程を含んでいてもよい。粗面化処理とは、セラミックス基板の表面に凹凸を形成することであり、例えば、焼成前のセラミックス基板にナノインプリント法により凹凸を形成すること、フッ化水素酸等の酸によって焼成後のセラミックス基板を処理することで実行可能である。粗面化処理は、セラミックス基板の焼成の前後のいずれで行われてもよい。
【００４９】
＜圧電／電歪膜形成工程＞
本発明の膜型圧電／電歪素子の製造方法は、上記電極膜の、セラミックス基板とは反対側の表面に圧電／電歪膜を形成する圧電／電歪膜形成工程を含んでいる。圧電／電歪膜としては、上記例示のものが使用できる。
【００５０】
圧電／電歪膜形成工程における圧電／電歪膜の形成は、圧電／電歪膜のセラミックスグリーンシートを積層することで実行されてもよいし、セラミックスペーストを塗布することで実行されてもよい。ペーストは、セラミックス材料及びバインダーを含有する。バインダーとしては、例えばブチラール樹脂、セルロース樹脂、アクリル樹脂等が使用可能である。複数種類のバインダーが混合されてもよい。セラミックペーストの塗布方法に特に制限はないが、例えばスピンコート、スリットコート、ロールコート、ゾルゲル法、スプレー法、スクリーン印刷法の湿式塗布、電気泳動法等が用いられる。
【００５１】
＜共焼成工程＞
本発明の膜型圧電／電歪素子の製造方法は、上記電極膜と上記圧電／電歪膜とを共焼成する共焼成工程を含んでいることが好ましい。共焼成は、例えば、１７００℃以下の任意の温度で行うことができる。この工程により、上記電極膜と上記圧電／電歪膜との密着性に優れた、膜型圧電／電歪素子を製造できる。
【実施例】
【００５２】
以下において本発明の実施例について説明するが、本発明は以下に説明する実施例に限定されるものではない。
【００５３】
実施例１
０．０８ｍｍ×１ｍｍかつ厚みが２．２μｍのジルコニア製のダイヤフラム部と、その周りに一体的に配設されたジルコニア製の厚肉部とによって、外部に連通する０．０８ｍｍ×１ｍｍ×０．０７ｍｍの空洞部が形成されたジルコニア基板（サイズ３０ｍｍ×２０ｍｍかつ厚みが０．１５ｍｍ）の表面に対して、フッ化水素酸で粗面化処理を行った。
【００５４】
基板の粗面化された表面に、東京応化製ネガ型フォトレジストＰＭＥＲ−Ｎを塗布し、さらに露光及び現像を行うことで、ダイヤフラム部に０．０７５ｍｍ×１ｍｍの駆動部パターン、および厚肉部にダイヤフラム部と接続する０．４ｍｍ×０．０２ｍｍの配線パターンと２×２ｍｍの電極パッドパターンを基板表面に露出させるレジストパターンを形成した。
【００５５】
次に、アネルバ製のマグネトロンスパッタリング装置を用いて、レジストパターン上から、無電解めっきの触媒核として、Ｐｔを厚さ５ｎｍ成膜した。その後、レジスト剥離液に基板を浸漬することで、Ｐｔの触媒核の０．０７５ｍｍ×１ｍｍおよび０．４ｍｍ×０．０２ｍｍ、２×２ｍｍパターンを形成した。
【００５６】
次いで、日本エレクトロプレイティング・エンジニヤース製の無電解Ｐｔめっき液（レクトロレスＰｔ１００）を、形成される金属膜が０．５μｍになるように調合した。このめっき液１００重量部に対して、予めｐＨ１１、固形分量２０％に調整した平均粒径５０ｎｍのセリア粒子分散液を１５重量部添加し、分散するようにアンモニアでｐＨを１２に調整して複合めっき液を作製した。浴温度６４℃かつｐＨ１２に維持した複合めっき液に上記基板を浸漬し、攪拌しながら２０分間放置した。こうして、粗面化された表面に０．０７５ｍｍ×１ｍｍおよび０．４ｍｍ×０．０２ｍｍ、２×２ｍｍのＰｔ膜が形成されたジルコニア基板を得た。Ｐｔ膜中のセリア粒子の含有量は、Ｐｔ１００重量部に対して５重量部であった。
【００５７】
得られたＰｔ膜からガスを除去するために、ジルコニア基板を、大気雰囲気下、昇温速度５０℃／ｍｉｎ、最高温度１１００℃、保持時間２時間で熱処理をおこなった。
【００５８】
実施例２
実施例１と同様のプロセスで、めっき液に添加した粒子をジルコニアに変更した水準で複合めっき液を作製した以外は、実施例１と同様にして、ジルコニア基板上にＰｔ膜を作製した。
【００５９】
実施例３
実施例１と同様のプロセスで、めっき液に添加した粒子をイットリアに変更した水準で複合めっき液を作製した以外は、実施例１と同様にして、ジルコニア基板上にＰｔ膜を作製した。
【００６０】
実施例４
実施例１と同様のプロセスで、めっき液に添加した粒子をアルミナに変更した水準で複合めっき液を作製した以外は、実施例１と同様にして、ジルコニア基板上にＰｔ膜を作製した。
【００６１】
実施例５
実施例１と同様のプロセスで、めっき液に添加した粒子をチタニアに変更した水準で複合めっき液を作製した以外は、実施例１と同様にして、ジルコニア基板上にＰｔ膜を作製した。
【００６２】
実施例６
実施例１と同様のプロセスで、めっき液に添加した粒子をスピネルに変更した水準で複合めっき液を作製した以外は、実施例１と同様にして、ジルコニア基板上にＰｔ膜を作製した。
【００６３】
比較例１
実施例１と同様のプロセスで、粒子添加をおこなわずに成膜をおこなった。
【００６４】
比較例２
０．０８ｍｍ×１ｍｍかつ厚みが２．２μｍのジルコニア製ダイヤフラム部と、その周りに一体的に配設されたジルコニア製の厚肉部とによって、外部に連通する０．０８ｍｍ×１ｍｍ×０．０７ｍｍの空洞部が形成されたジルコニア基板（サイズが３０ｍｍ×２０ｍｍかつ厚みが０．１５ｍｍ）に、田中貴金属工業製Ｐｔペーストをスクリーン印刷法でダイヤフラム部に０．０８ｍｍ×１ｍｍの駆動部および厚肉部にダイヤフラム部と接続する０．４ｍｍ×０．０２ｍｍの配線と２×２ｍｍの電極パッドかつ、厚さ０．５μｍのパターンを形成し、１３５０℃で焼成してＰｔ膜を得た。
【００６５】
比較例３
０．０８ｍｍ×１ｍｍかつ厚みが２．２μｍのジルコニア製ダイヤフラム部と、その周りに一体的に配設されたジルコニア製の厚肉部とによって、外部に連通する０．０８ｍｍ×１ｍｍ×０．０７ｍｍの空洞部が形成されたジルコニア基板（サイズが３０ｍｍ×２０ｍｍかつ厚みが０．１５ｍｍ）に、田中貴金属工業製Ｐｔペーストをスクリーン印刷法でダイヤフラム部に０．０８ｍｍ×１ｍｍの駆動部および厚肉部にダイヤフラム部と接続する０．４ｍｍ×０．０２ｍｍの配線と２×２ｍｍの電極パッドかつ、厚さ１０．５μｍのパターンを形成し、１３５０℃で焼成してＰｔ膜を得た。
【００６６】
実施例１〜６、比較例１〜３について、以下の試験を行った。結果を表１に示す。
【００６７】
（１）被覆率
得られたセラミックス基板をマイクロスコープで透過観察し、被覆率を画像解析により求めた。
【００６８】
（２）密着強度
外観上に不良の見られなかった試料について、セバスチャン法により金属被膜の密着強度を測定した。
まず、めっきにより形成された２×２ｍｍの金属膜を、半田でアルミニウム線と接合した。引張り試験機で基板を固定して、金属膜と接合したアルミニウム線を引っ張り、金属膜と基板とが剥離したときの荷重を計測した。
【００６９】
（３）断面微構造
積層体の断面微構造をJEOL製FE-SEMで観察した。
【００７０】
［結果］
表１に示すように、複合めっきを形成した場合、熱処理後の被覆率も高く、密着強度も向上していることがわかった。
また、断面微構造を観察したところ、金属膜の粒界にセラミックス粒子が存在し、金属膜は微細な結晶粒で構成されていることが判った。特に、粗面化によって形成された凹部内に空隙が形成されておらず、アンカー効果が維持されていることがわかった。
【００７１】
【表１】
【００７２】
実施例１〜６のＰｔ膜では、膜厚が０．５μｍと薄く、且つ被覆率が９８％以上であり、平面接着強度が高かった。Ｐｔ以外の貴金属についてもＰｔと同様である。
【００７３】
膜型圧電／電歪素子
実施例１〜６及び比較例１〜３で得られた貴金属被膜を電極膜として、駆動部の電極膜上にさらにチタン酸鉛−ジルコン酸鉛−ニッケルニオブ酸ビスマスの三成分固溶系組成物を主成分とする材料からなる圧電/電歪膜を形成し、電極膜と圧電/電歪膜とを空気中１０００℃にて共焼成することにより、０．０６５ｍｍ×１ｍｍ、厚さ３μｍの圧電／電歪焼成膜とし、さらに、上部電極となるＡｕ膜を０．０６０ｍｍ×１ｍｍ、厚さ０．１μｍで形成することにより、膜型圧電／電歪素子を製造した。
得られた膜型圧電／電歪素子に分極処理を施した後、３０Ｖを印加し、レーザードップラー変位計でダイヤフラム部の変位量を測定し、表２の結果を得た。
【００７４】
【表２】
【００７５】
得られた結果から実施例１〜６の膜型圧電／電歪素子では、層間密着性に優れ、且つ、電極膜が０．５μｍと薄いため、電極の影響を低減し、アクチュエーターとしての変位量を大きくすることができた。
【符号の説明】
【００７６】
１ 素子
２ 基板
３ ダイヤフラム部（駆動部）
４ 肉厚部
５ 空洞部
６ 圧電／電歪部
７ 下部電極
８ 圧電／電歪膜
９ 上部電極
（１） 駆動部
（２） 配線部
（３） 電極パッド部
【特許請求の範囲】
【請求項１】
セラミックス基板と、
膜厚が２μｍ未満であり、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ及びＩｒからなる群から選択された少なくとも１種の金属を主成分として含有するマトリクス金属とセラミックス微粒子とを含有する電極膜と、
圧電／電歪膜と
を含有する膜型圧電／電歪素子。
【請求項２】
前記セラミックス微粒子が、セリア、ジルコニア、イットリア、アルミナ、チタニア、スピネル（アルミン酸マグネシウム、アルミン酸ニッケル）、イットリア安定化ジルコニア、セリア安定化ジルコニア、ＴｉＣ及びＴｉＮからなる群から選択された少なくとも１種のセラミックスを含む、請求項１記載の膜型圧電／電歪素子。
【請求項３】
前記電極膜における前記セラミックス微粒子の含有量が、前記マトリクス金属１００重量部に対して３〜３０重量部である、請求項１又は２記載の膜型圧電／電歪素子。
【請求項４】
前記セラミックス微粒子の平均粒径が、５〜１００ｎｍである、請求項１〜３の何れか１項に記載の膜型圧電／電歪素子。
【請求項５】
前記セラミックス微粒子の平均粒径と、前記電極膜の膜厚との比が１／１．５〜１／４００である、請求項１〜４の何れか１項に記載の膜型圧電／電歪素子。
【請求項６】
前記電極膜のマトリクス金属の粒成長開始温度以上の温度で熱処理された、請求項１〜５の何れか１項に記載の膜型圧電／電歪素子。
【請求項７】
前記電極膜が、めっき法で形成された、請求項１〜６の何れか１項に記載の膜型圧電／電歪素子。
【請求項８】
前記電極膜と前記圧電／電歪膜とが共焼成された、請求項１〜７の何れか１項に記載の膜型圧電／電歪素子。
【請求項９】
請求項１〜８の何れか１項に記載の膜型圧電／電歪素子の製造方法であって、
電極膜の材料として、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ及びＩｒからなる群から選択された少なくとも１種の金属とセラミック微粒子とを含有する材料を使用して、セラミックス基板上に、膜厚が２μｍ未満になるように電極膜を形成する電極膜形成工程と、
前記電極膜の、セラミックス基板とは反対側の表面に、圧電／電歪膜を形成する圧電／電歪膜形成工程と
を含む、膜型圧電／電歪素子の製造方法。
【請求項１０】
前記電極膜形成工程が、セラミック微粒子が分散しためっき液を用いてセラミックス基板上に、電極膜を２μｍ未満の膜厚にめっきするめっき工程である、請求項９記載の膜型圧電／電歪素子の製造方法。
【請求項１１】
さらに、前記めっき工程後に、前記電極膜を形成したセラミックス基板を、前記電極膜のマトリクス金属の粒成長開始温度以上の温度で焼成する前焼成工程を含む、請求項９〜１０の何れか１項に記載の膜型圧電／電歪素子の製造方法。
【請求項１２】
前記電極膜と前記圧電／電歪膜とを共焼成する共焼成工程を含む、請求項９〜１１の何れか１項に記載の膜型圧電／電歪素子の製造方法。
【請求項１３】
さらに、前記めっき工程の前に、前記セラミックス基板のめっきを行う面に粗面化処理を行う粗面化工程を含む、請求項１２記載の膜型圧電／電歪素子の製造方法。
【請求項１４】
前記めっき工程におけるめっき浴のｐＨが１０〜１４である、請求項１０〜１３の何れか１項に記載の膜型圧電／電歪素子の製造方法。
【請求項１５】
前記めっき浴の温度が３０〜８５℃である、請求項１０〜１４の何れか１項に記載の膜型圧電／電歪素子の製造方法。
【請求項１】
セラミックス基板と、
膜厚が２μｍ未満であり、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ及びＩｒからなる群から選択された少なくとも１種の金属を主成分として含有するマトリクス金属とセラミックス微粒子とを含有する電極膜と、
圧電／電歪膜と
を含有する膜型圧電／電歪素子。
【請求項２】
前記セラミックス微粒子が、セリア、ジルコニア、イットリア、アルミナ、チタニア、スピネル（アルミン酸マグネシウム、アルミン酸ニッケル）、イットリア安定化ジルコニア、セリア安定化ジルコニア、ＴｉＣ及びＴｉＮからなる群から選択された少なくとも１種のセラミックスを含む、請求項１記載の膜型圧電／電歪素子。
【請求項３】
前記電極膜における前記セラミックス微粒子の含有量が、前記マトリクス金属１００重量部に対して３〜３０重量部である、請求項１又は２記載の膜型圧電／電歪素子。
【請求項４】
前記セラミックス微粒子の平均粒径が、５〜１００ｎｍである、請求項１〜３の何れか１項に記載の膜型圧電／電歪素子。
【請求項５】
前記セラミックス微粒子の平均粒径と、前記電極膜の膜厚との比が１／１．５〜１／４００である、請求項１〜４の何れか１項に記載の膜型圧電／電歪素子。
【請求項６】
前記電極膜のマトリクス金属の粒成長開始温度以上の温度で熱処理された、請求項１〜５の何れか１項に記載の膜型圧電／電歪素子。
【請求項７】
前記電極膜が、めっき法で形成された、請求項１〜６の何れか１項に記載の膜型圧電／電歪素子。
【請求項８】
前記電極膜と前記圧電／電歪膜とが共焼成された、請求項１〜７の何れか１項に記載の膜型圧電／電歪素子。
【請求項９】
請求項１〜８の何れか１項に記載の膜型圧電／電歪素子の製造方法であって、
電極膜の材料として、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ及びＩｒからなる群から選択された少なくとも１種の金属とセラミック微粒子とを含有する材料を使用して、セラミックス基板上に、膜厚が２μｍ未満になるように電極膜を形成する電極膜形成工程と、
前記電極膜の、セラミックス基板とは反対側の表面に、圧電／電歪膜を形成する圧電／電歪膜形成工程と
を含む、膜型圧電／電歪素子の製造方法。
【請求項１０】
前記電極膜形成工程が、セラミック微粒子が分散しためっき液を用いてセラミックス基板上に、電極膜を２μｍ未満の膜厚にめっきするめっき工程である、請求項９記載の膜型圧電／電歪素子の製造方法。
【請求項１１】
さらに、前記めっき工程後に、前記電極膜を形成したセラミックス基板を、前記電極膜のマトリクス金属の粒成長開始温度以上の温度で焼成する前焼成工程を含む、請求項９〜１０の何れか１項に記載の膜型圧電／電歪素子の製造方法。
【請求項１２】
前記電極膜と前記圧電／電歪膜とを共焼成する共焼成工程を含む、請求項９〜１１の何れか１項に記載の膜型圧電／電歪素子の製造方法。
【請求項１３】
さらに、前記めっき工程の前に、前記セラミックス基板のめっきを行う面に粗面化処理を行う粗面化工程を含む、請求項１２記載の膜型圧電／電歪素子の製造方法。
【請求項１４】
前記めっき工程におけるめっき浴のｐＨが１０〜１４である、請求項１０〜１３の何れか１項に記載の膜型圧電／電歪素子の製造方法。
【請求項１５】
前記めっき浴の温度が３０〜８５℃である、請求項１０〜１４の何れか１項に記載の膜型圧電／電歪素子の製造方法。
【図１】
【図２】
【図２】
【公開番号】特開２０１３−８９８６２（Ｐ２０１３−８９８６２Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１１−２３０８２６（Ｐ２０１１−２３０８２６）
【出願日】平成２３年１０月２０日（２０１１．１０．２０）
【出願人】（０００００４０６４）日本碍子株式会社 (2,325)
【Ｆターム（参考）】
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２３年１０月２０日（２０１１．１０．２０）
【出願人】（０００００４０６４）日本碍子株式会社 (2,325)
【Ｆターム（参考）】
[ Back to top ]