自発光型表示装置及びアレイ基板
【課題】自発光型表示装置の製造過程において静電気破壊を抑制すること。
【解決手段】本発明の自発光型表示装置は、マトリクス状に配列した複数の画素ＰＸを具備し、各画素ＰＸは、高電位電源端子ＮＤ１に接続された陽極と、陰極と、それらの間に介在した光活性層とを含んだ自発光素子ＯＬＥＤと、ドレインが高電位電源端子ＮＤ１と比較して電位がより低い低電位電源端子ＮＤ２に接続されたｐチャネル薄膜トランジスタＤＲを含んだ駆動制御素子と、有機ＥＬ素子ＯＬＥＤの陰極とｐチャネル薄膜トランジスタＤＲのソースとの間に接続された出力制御スイッチＳＷ１と、ｐチャネル薄膜トランジスタＤＲのゲートとソースとの間に接続されたキャパシタＣと、ｐチャネル薄膜トランジスタＤＲのゲートとドレインとの間に接続されたダイオード接続スイッチＳＷ３とを備えたことを特徴とする。
【解決手段】本発明の自発光型表示装置は、マトリクス状に配列した複数の画素ＰＸを具備し、各画素ＰＸは、高電位電源端子ＮＤ１に接続された陽極と、陰極と、それらの間に介在した光活性層とを含んだ自発光素子ＯＬＥＤと、ドレインが高電位電源端子ＮＤ１と比較して電位がより低い低電位電源端子ＮＤ２に接続されたｐチャネル薄膜トランジスタＤＲを含んだ駆動制御素子と、有機ＥＬ素子ＯＬＥＤの陰極とｐチャネル薄膜トランジスタＤＲのソースとの間に接続された出力制御スイッチＳＷ１と、ｐチャネル薄膜トランジスタＤＲのゲートとソースとの間に接続されたキャパシタＣと、ｐチャネル薄膜トランジスタＤＲのゲートとドレインとの間に接続されたダイオード接続スイッチＳＷ３とを備えたことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自発光型表示装置及びアレイ基板に係り、特には、アクティブマトリクス型有機ＥＬ（Electroluminescent）表示装置及びそれに使用するアレイ基板に関する。
【背景技術】
【０００２】
特許文献１には、画素に以下の構成を採用したアクティブマトリクス型有機ＥＬ表示装置が記載されている。例えば、各画素を、有機ＥＬ素子、ｎチャネル電界効果トランジスタ、キャパシタ、第１乃至第３スイッチで構成する。ｎチャネル電界効果トランジスタのソースは低電位電源端子に接続し、そのドレインと高電位電源端子との間で、第１スイッチと有機ＥＬ素子とをこの順に直列に接続する。第２スイッチは、映像信号線とｎチャネル電界効果トランジスタのドレインとの間に接続し、第３スイッチは、ｎチャネル電界効果トランジスタのゲートとドレインとの間に接続する。また、キャパシタは、ｎチャネル電界効果トランジスタのゲートとソースとの間に接続する。
【０００３】
このアクティブマトリクス型有機ＥＬ表示装置は、以下の方法により駆動する。書込期間では、第１スイッチを開き且つ第２及び第３スイッチを閉じた状態で、映像信号線ドライバから映像信号線に映像信号Ｉsigを出力する。こうして、ｎチャネル電界効果トランジスタのゲート−ソース間電圧Ｖgsを、映像信号Ｉsigに対応した値に設定する。書込期間に続く有効表示期間では、第２及び第３スイッチを開くと共に、第１スイッチを閉じる。ｎチャネル電界効果トランジスタのゲート−ソース間電圧Ｖgsはキャパシタによって略一定に維持されるので、有効表示期間において、有機ＥＬ素子には、映像信号Ｉsigとほぼ等しい大きさの駆動電流Ｉdrvが流れ続ける。
【０００４】
この説明から分かるように、画素に上記の構成を採用した有機ＥＬ表示装置では、ｎチャネル電界効果トランジスタの閾値電圧及び移動度などが、映像信号Ｉsigと駆動電流Ｉdrvの大きさとの関係に影響を与えることはない。すなわち、画素に上記の構成を採用すると、ｎチャネル電界効果トランジスタの特性のバラツキが画質に与える影響を排除することができる。しかしながら、本発明者は、このような構成を採用した有機ＥＬ表示装置は、電界効果トランジスタとして薄膜トランジスタを使用した場合、製造過程で静電気破壊を生じ易いことを見出している。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、自発光型表示装置の製造過程において静電気破壊を抑制することにある。
【課題を解決するための手段】
【０００６】
本発明の第１側面によると、マトリクス状に配列した複数の画素を具備し、前記複数の画素のそれぞれは、高電位電源端子に接続された陽極と、陰極と、それらの間に介在した光活性層とを含んだ自発光素子と、ドレインが前記高電位電源端子と比較して電位がより低い低電位電源端子に接続されたｐチャネル薄膜トランジスタを含んだ駆動制御素子と、前記陰極と前記ｐチャネル薄膜トランジスタのソースとの間に接続された出力制御スイッチと、前記ｐチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とする自発光型表示装置が提供される。
【０００７】
本発明の第２側面によると、マトリクス状に配列した複数の画素を具備し、前記複数の画素のそれぞれは、陽極と、低高電位電源端子に接続された陰極と、それらの間に介在した光活性層とを含んだ自発光素子と、ドレインが前記低電位電源端子と比較して電位がより高い高電位電源端子に接続されたｎチャネル薄膜トランジスタを含んだ駆動制御素子と、前記陽極と前記ｎチャネル薄膜トランジスタのソースとの間に接続された出力制御スイッチと、前記ｎチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とする自発光型表示装置が提供される。
【０００８】
本発明の第３側面によると、マトリクス状に配列した複数の画素回路を具備し、前記複数の画素回路のそれぞれは、ドレインが電源端子に接続されたｐチャネル薄膜トランジスタを含んだ駆動制御素子と、自発光素子の陰極と前記ｐチャネル薄膜トランジスタのソースとの間に接続される出力制御スイッチと、前記ｐチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とするアレイ基板が提供される。
【０００９】
本発明の第４側面によると、マトリクス状に配列した複数の画素回路を具備し、前記複数の画素回路のそれぞれは、ドレインが電源端子に接続されたｎチャネル薄膜トランジスタを含んだ駆動制御素子と、自発光素子の陽極と前記ｎチャネル薄膜トランジスタのソースとの間に接続される出力制御スイッチと、前記ｎチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とするアレイ基板が提供される。
【発明の効果】
【００１０】
本発明によると、自発光型表示装置の製造過程において静電気破壊を抑制することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の幾つかの態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１２】
図１は、本発明の第１態様に係る自発光型表示装置を概略的に示す平面図である。この自発光型表示装置は、アクティブマトリクス駆動方式の有機ＥＬ表示装置であり、複数の画素ＰＸを含んでいる。これら画素ＰＸは、例えばガラス基板などの絶縁基板ＳＵＢ上にマトリクス状に配置されている。
【００１３】
基板ＳＵＢ上には、走査信号線ドライバＹＤＲ及び映像信号線ドライバＸＤＲがさらに配置されている。
【００１４】
この基板ＳＵＢ上では、走査信号線ドライバＹＤＲに接続された走査信号線ＳＬ１及びＳＬ２が、画素ＰＸの行方向（Ｘ方向）に延在している。これら走査信号線ＳＬ１及びＳＬ２には、走査信号線ドライバＹＤＲから走査信号が電圧信号として供給される。
【００１５】
また、基板ＳＵＢ上では、映像信号線ドライバＸＤＲに接続された映像信号線ＤＬが、画素ＰＸの列方向（Ｙ方向）に延在している。これら映像信号線ＤＬには、映像信号線ドライバＸＤＲから映像信号が供給される。
【００１６】
さらに、この基板ＳＵＢ上には、電源線ＰＳＬ１及びＰＳＬ２が配置されている。
【００１７】
画素ＰＸは、画素回路と自発光素子ＯＬＥＤとを含んでいる。画素回路は、駆動制御素子ＤＲと、出力制御スイッチＳＷ１と、映像信号供給制御スイッチＳＷ２と、ダイオード接続スイッチＳＷ３と、キャパシタＣとを含んでいる。
【００１８】
自発光素子ＯＬＥＤは、ここでは、有機ＥＬ素子であり、陽極と、これと向き合った陰極と、それらの間に介在した光活性層である有機物層とを含んでいる。有機ＥＬ素子ＯＬＥＤの有機物層は、発光層を含んでいる。有機ＥＬ素子ＯＬＥＤの陽極は、電源線ＰＳＬ１に接続されている。なお、電源線ＰＳＬ１上のノードＮＤ１は、高電位電源端子に相当している。
【００１９】
駆動制御素子ＤＲは、例えば、ソースとドレインとチャネルとが多結晶シリコン層などの多結晶半導体層中に形成されたｐチャネル薄膜トランジスタである。駆動制御素子ＤＲのドレインは、電源線ＰＳＬ２に接続されている。なお、電源線ＰＳＬ２上のノードＮＤ２は、低電位電源端子に相当している。
【００２０】
出力制御スイッチＳＷ１は、有機ＥＬ素子ＯＬＥＤの陰極と駆動制御素子ＤＲのソースとの間に接続されている。出力制御スイッチＳＷ１のスイッチング動作は、例えば、走査信号線ドライバＹＤＲから走査信号線ＳＬ１を介して供給される走査信号によって制御する。ここでは、一例として、出力制御スイッチＳＷ１としてｐチャネル薄膜トランジスタを使用し、そのゲートは走査信号線ＳＬ１に接続している。
【００２１】
映像信号供給制御スイッチＳＷ２は、映像信号線ＤＬと駆動制御素子ＤＲのソースとの間に接続されている。映像信号供給制御スイッチＳＷ２のスイッチング動作は、例えば、走査信号線ドライバＹＤＲから走査信号線ＳＬ２を介して供給される走査信号によって制御する。ここでは、一例として、映像信号供給制御スイッチＳＷ２としてｐチャネル薄膜トランジスタを使用し、そのゲートは走査信号線ＳＬ２に接続している。
【００２２】
ダイオード接続スイッチＳＷ３は、駆動制御素子ＤＲのドレインとゲートとの間に接続されている。ダイオード接続スイッチＳＷ３のスイッチング動作は、例えば、走査信号線ドライバＹＤＲから走査信号線ＳＬ２を介して供給される走査信号によって制御する。ここでは、一例として、ダイオード接続スイッチＳＷ３としてｐチャネル薄膜トランジスタを使用し、そのゲートを走査信号線ＳＬ２に接続している。
【００２３】
キャパシタＣは、駆動制御素子ＤＲのソースとゲートとの間に接続されている。キャパシタＣは、書込期間に続く有効表示期間において、駆動制御素子ＤＲのゲート−ソース間電圧をほぼ一定に保つ役割を果たす。
【００２４】
図２は、図１の表示装置に採用可能な構造の一例を示す断面図である。なお、図２には、薄膜トランジスタとして出力制御スイッチＳＷ１のみを描いているが、映像信号供給制御スイッチＳＷ２及びダイオード接続スイッチＳＷ３は出力制御スイッチＳＷ１と同様の構造を有している。また、駆動制御素子ＤＲも、出力制御スイッチＳＷ１とほぼ同様の構造を有している。
【００２５】
図２に示すように、絶縁基板ＳＵＢの一主面上には、アンダーコート層ＵＣが形成されている。アンダーコート層ＵＣとしては、例えば、ＳｉＮx層とＳｉＯ2層との積層体などを使用することができる。
【００２６】
アンダーコート層ＵＣ上には、パターニングされた半導体層ＳＣが配置されている。半導体層ＳＣは、例えば、多結晶シリコン層であり、その中には、薄膜トランジスタのソースＳ及びドレインＤが互いから離間して形成されている。半導体層ＳＣ中のソースＳとドレインＤとの間の領域ＣＨは、チャネルとして使用する。
【００２７】
半導体層ＳＣ上には、ゲート絶縁膜ＧＩが形成されており、このゲート絶縁膜ＧＩ上には第１導体パターン及び絶縁膜Ｉ１が順次形成されている。第１導体パターンは、薄膜トランジスタのゲートＧ、キャパシタＣの第１電極（図示せず）、走査信号線ＳＬ１及びＳＬ２、これらを接続する配線などとして利用する。また、絶縁膜Ｉ１は、層間絶縁膜及びキャパシタＣの誘電体層として利用する。
【００２８】
絶縁膜Ｉ１上には、第２導体パターンが形成されている。第２導体パターンは、ソース電極ＳＥ、ドレイン電極ＤＥ、キャパシタＣの第２電極（図示せず）、映像信号線ＤＬ、電源線ＰＳＬ２、これらを接続する配線などとして利用する。ソース電極ＳＥ及びドレイン電極ＤＥは、絶縁膜ＧＩ及びＩ１に設けられた貫通孔の位置で薄膜トランジスタのソースＳ及びドレインＤにそれぞれ接続されている。
【００２９】
第２導体パターン及び絶縁膜Ｉ１上には、絶縁膜Ｉ２及び第３導体パターンが順次形成されている。絶縁膜Ｉ２は、パッシベーション膜及び／又は平坦化層として利用する。他方、第３導体パターンは、各有機ＥＬ素子ＯＬＥＤの画素電極ＰＥ，すなわち陰極，として利用する。
【００３０】
絶縁膜Ｉ２には、出力制御スイッチＳＷ１のソースＳに接続されたソース電極ＳＥへと連絡する貫通孔が画素ＰＸ毎に設けられている。各画素電極ＰＥは、この貫通孔の側壁及び底面を被覆しており、これにより、ソース電極ＳＥを介して出力制御スイッチＳＷ１のソースＳへと接続されている。
【００３１】
絶縁膜Ｉ２上には、隔壁絶縁層ＳＩが形成されている。ここでは、一例として、隔壁絶縁層ＳＩを無機絶縁層ＳＩ１と有機絶縁層ＳＩ２との積層体で構成しているが、無機絶縁層ＳＩ１は省略しても良い。
【００３２】
隔壁絶縁層ＳＩには、画素電極ＰＥの位置に貫通孔が設けられている。隔壁絶縁層ＳＩの貫通孔内では、発光層を含んだ有機物層ＯＲＧが画素電極ＰＥを被覆している。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。有機物層ＯＲＧは、発光層に加え、例えば、正孔注入層、正孔輸送層、電子注入層、電子輸送層などをさらに含むことができる。有機物層ＯＲＧを構成している各層は、例えば、マスク蒸着法やインクジェット法により形成することができる。
【００３３】
隔壁絶縁層ＳＩ及び有機物層ＯＲＧ上には、共通電極ＣＥ，すなわち陽極，が配置されている。共通電極ＣＥは、絶縁膜Ｉ１、絶縁膜Ｉ２及び隔壁絶縁層ＳＩに設けられたコンタクトホール（図示せず）を介して、ノードＮＤ１を提供する電源線に電気的に接続されている。
【００３４】
それぞれの有機ＥＬ素子ＯＬＥＤは、これら画素電極ＰＥ、有機物層ＯＲＧ及び共通電極ＣＥで構成されている。
【００３５】
なお、この表示装置では、基板ＳＵＢと、画素電極ＰＥと、それの間に介在した部材とが、アレイ基板を構成している。図１に示すように、このアレイ基板は、隔壁絶縁層ＳＩ、走査信号線ドライバＹＤＲや映像信号線ドライバＸＤＲなどをさらに含むことができる。
【００３６】
図３は、図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
【００３７】
図３において、横軸は時間を示し、縦軸は電位又は電流の大きさを示している。また、図３において、「ＸＤＲ出力（Ｉsig）」で示す波形は映像信号線ドライバＸＤＲが或る映像信号線ＤＬに流す電流を示し、「ＳＬ１電位」及び「ＳＬ２電位」で示す波形は走査信号線ＳＬ１及びＳＬ２の電位をそれぞれ示し、「ＤＲゲート−ソース間電圧」で示す波形は駆動制御素子ＤＲのゲート−ソース間電圧を示している。
【００３８】
図３の方法では、図１の有機ＥＬ表示装置を以下の方法により駆動する。
【００３９】
ｍ行目の画素ＰＸで或る階調を表示する場合、ｍ行目の画素ＰＸを選択する期間，すなわち、ｍ行目選択期間，では、まず、例えば、走査信号線ＳＬ１の電位を、より低い第２電位からより高い第１電位へと変化させることにより、出力制御スイッチＳＷ１を開く。出力制御スイッチＳＷ１を開いている書込期間内に、以下の書込動作を実施する。
【００４０】
すなわち、まず、例えば、走査信号線ＳＬ２の電位を第１電位からより第２電位へと変化させることにより、映像信号供給制御スイッチＳＷ２及びダイオード接続スイッチＳＷ３を閉じる。これにより、映像信号線ＤＬと駆動制御素子ＤＲのソースとを接続すると共に、駆動制御素子ＤＲのドレインとゲートとを接続する。
【００４１】
この状態で、選択した画素ＰＸに映像信号線ドライバＸＤＲから映像信号線ＤＬを介して映像信号を供給する。すなわち、映像信号線ドライバＸＤＲにより、映像信号線ＤＬから電源端子ＮＤ２へと電流Ｉsigを流す。この電流Ｉsigの大きさは、選択した画素ＰＸの表示素子ＯＬＥＤに流すべき駆動電流Ｉdrvに対応した大きさ，すなわち、選択した画素ＰＸで表示すべき階調，に対応している。
【００４２】
この書込動作を行うと、駆動制御素子ＴＲのゲート−ソース間電圧は、そのソース−ドレイン間に電流Ｉsigが流れる時の値Ｖgsに設定される。
【００４３】
次に、例えば、走査信号線ＳＬ２の電位を第２電位から第１電位と変化させることにより、映像信号供給制御スイッチＳＷ２及びダイオード接続スイッチＳＷ３を開く。すなわち、映像信号線ＤＬと駆動制御素子ＤＲのソースとの接続、及び、駆動制御素子ＤＲのドレインとゲートとの接続を断つ。続いて、この状態で、走査信号線ＤＬ１の電位を第１電位から第２電位へと変化させることにより、出力制御スイッチＳＷ１を閉じる。
【００４４】
上記の通り、書込動作によって、駆動制御素子ＤＲのゲート−ソース間電圧は、電流Ｉsigが流れる時の値Ｖgsに設定されている。このゲート−ソース間電圧Ｖgsは、映像信号供給制御スイッチＳＷ２及びダイオード接続スイッチＳＷ３を閉じるまで維持される。したがって、有効表示期間では、駆動制御素子ＤＲは、表示素子ＯＬＥＤを流れる駆動電流Ｉdrvを電流Ｉsigに対応した大きさに制御する。その結果、表示素子ＯＬＥＤは、駆動電流Ｉdrvの大きさに対応した階調を表示する。
【００４５】
ところで、この有機ＥＬ表示装置は、製造過程で静電気破壊を生じ難い。これについて、図４と図５とを対比しながら説明する。
【００４６】
図４は、図１の表示装置が含む画素の等価回路図である。図５は、比較例に係る表示装置が含む画素の等価回路図である。
【００４７】
図４では、ノードＮＤ１を高電位電源端子とし、ノードＮＤ２を低電位電源端子としている。有機ＥＬ素子ＯＬＥＤの陽極は電源線ＰＳＬ１に接続し、有機ＥＬ素子ＯＬＥＤの陰極は出力制御スイッチＳＷ１のソースに接続している。キャパシタＣは、ノードＮＤ３と駆動制御素子ＤＲのゲートとの間に接続している。ダイオード接続スイッチＳＷ３は、ノードＮＤ４と駆動制御素子ＤＲのゲートとの間に接続している。
【００４８】
これに対し、図５では、ノードＮＤ１を低電位電源端子とし、ノードＮＤ２を高電位電源端子としている。有機ＥＬ素子ＯＬＥＤの陰極は電源線ＰＳＬ１に接続し、有機ＥＬ素子ＯＬＥＤの陽極は出力制御スイッチＳＷ１のドレインに接続している。キャパシタＣは、ノードＮＤ４と駆動制御素子ＤＲのゲートとの間に接続している。ダイオード接続スイッチＳＷ３は、ノードＮＤ３と駆動制御素子ＤＲのゲートとの間に接続している。
【００４９】
図５の画素ＰＸでは、ノードＮＤ５と映像信号線ＤＬとを結ぶ導電路上には、映像信号供給制御スイッチＳＷ２とダイオード接続スイッチＳＷ３とが存在している。ノードＮＤ３を経由してノードＮＤ５と電源線ＰＳＬ２とを結ぶ導電路上には、ダイオード接続スイッチＳＷ３と駆動制御素子ＤＲとが存在している。ノードＮＤ３を経由せずにノードＮＤ５と電源線ＰＳＬ２とを結ぶ導電路上には、キャパシタＣが存在している。ノードＮＤ５と電源線ＰＳＬ１とを結ぶ導体路上には、ダイオード接続スイッチＳＷ３と出力制御スイッチＳＷ１と有機ＥＬ素子ＯＬＥＤとが存在している。なお、ノードＮＤ５は、走査信号線ＳＬ１及びＳＬ２とは接続されていない。
【００５０】
このように、図５の画素ＰＸでは、画素回路を外部回路，すなわち、映像信号線ドライバＸＤＲ、走査信号線ドライバＹＤＲ、及び図示しない電源回路など，に接続するための配線とノードＮＤ５とを結ぶ各導電路上には、キャパシタＣが存在しているか、又は、２つの薄膜トランジスタが存在している。そのため、走査信号線ＳＬ１及びＳＬ２に走査信号を供給していない状態では、ノードＮＤ５と先の配線との間における電荷の移動が生じ難い。すなわち、画素ＰＸに図５の構造を採用した場合、製造過程において、例えば、ノードＮＤ５とノードＮＤ４との間や、ノードＮＤ５と走査信号線ＳＬ２との間に、大きな電圧が加わる可能性がある。
【００５１】
ノードＮＤ５とノードＮＤ４又は走査信号線ＳＬ２との間に大きな電圧が加わると、駆動制御素子ＤＲのゲートとソースとの間の短絡、キャパシタＣの電極同士の短絡、ダイオード接続スイッチＳＷ３のゲートとドレインとの間の短絡などを生じる可能性がある。このため、画素ＰＸに図５の構造を採用した場合、製造過程において、静電気破壊を生じ易い。
【００５２】
これに対し、図４の画素ＰＸでは、ノードＮＤ５と電源線ＰＳＬ２とを結ぶ導電路上には、ダイオード接続スイッチＳＷ３のみが存在している。また、画素回路内の他のノードは、何れも、１個の薄膜トランジスタを介して又は薄膜トランジスタを介さずに、走査信号線ＳＬ１、走査信号線ＳＬ２、電源線ＰＳＬ１、電源線ＰＳＬ２、又は映像信号線ＤＬに接続されている。そのため、図４の画素ＰＸは、図５の画素ＰＸと比較して、走査信号線ＳＬ１及びＳＬ２に走査信号を供給していない状態において、画素ＰＸ内のノードと先の配線との間における電荷の移動が生じ易い。したがって、画素ＰＸに図４の構造を採用すると、画素ＰＸに図５の構造を採用した場合と比較して、製造過程における静電気破壊を生じ難くなる。
【００５３】
また、図４の画素ＰＸでは、キャパシタＣは駆動制御素子ＤＲのゲート−ソース間に接続しているので、補助容量線は不要である。そのため、補助容量線を配置した構造と比較して、発光面積を増大させることが可能となり、有機ＥＬ素子ＯＬＥＤの長寿命化を達成することが可能となる。
【００５４】
次に、本発明の第２態様について説明する。
図６は、本発明の第２態様に係る自発光型表示装置を概略的に示す平面図である。図７は、図６の表示装置が含む画素の等価回路図である。
【００５５】
この自発光型表示装置は、有機ＥＬ表示装置であり、ノードＮＤ１を低電位電源端子とし、ノードＮＤ２を高電位電源端子としている。また、駆動制御素子ＤＲとして、ｎチャネル薄膜トランジスタを使用している。さらに、有機ＥＬ素子ＯＬＥＤの陽極を出力制御スイッチＳＷ１に接続し、陰極をノードＮＤ１に接続している。これ以外は、本態様に係る有機ＥＬ表示装置は、第１態様に係る有機ＥＬ表示装置とほぼ同様の構造を有している。
【００５６】
図７に示すように、この有機ＥＬ表示装置でも、ノードＮＤ５と電源線ＰＳＬ２とを結ぶ導電路上には、ダイオード接続スイッチＳＷ３のみが存在している。また、画素回路内の他のノードは、何れも、１個の薄膜トランジスタを介して又は薄膜トランジスタを介さずに、走査信号線ＳＬ１、走査信号線ＳＬ２、電源線ＰＳＬ１、電源線ＰＳＬ２、又は映像信号線ＤＬに接続されている。そのため、この有機ＥＬ表示装置も、第１態様に係る有機ＥＬ表示装置と同様、製造過程における静電気破壊が生じ難い。
【００５７】
第１及び第２態様では、出力制御スイッチＳＷ１、映像信号供給制御スイッチＳＷ２、及びダイオード接続スイッチＳＷ３に、ｐチャネル薄膜トランジスタを使用したが、それらスイッチにはｎチャネル薄膜トランジスタを使用してもよい。
【００５８】
また、第１及び第２態様では、画素ＰＸに映像信号として電流信号Ｉsigを供給する構成を採用したが、本発明は、画素ＰＸに映像信号として電圧信号Ｖsigを供給する有機ＥＬ表示装置にも適用可能である。例えば、図４又は図７の画素ＰＸにおいて、映像信号供給制御スイッチＳＷ２を映像信号線ＤＬとノードＮＤ３との間に接続する代わりに、映像信号線ＤＬとノードＮＤ５との間で、映像信号供給制御スイッチＳＷ２と図示しないキャパシタとをこの順に直列に接続してもよい。なお、この場合、走査信号線ＳＬ１及びＳＬ２とは別に、映像信号供給制御スイッチＳＷ２のスイッチング動作を制御するための走査信号線を設ける。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１態様に係る自発光型表示装置を概略的に示す平面図。
【図２】図１の表示装置に採用可能な構造の一例を示す断面図。
【図３】図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【図４】図１の有機ＥＬ表示装置が含む画素の等価回路図。
【図５】比較例に係る表示装置が含む画素の等価回路図。
【図６】本発明の第２態様に係る自発光型表示装置を概略的に示す平面図。
【図７】図６の表示装置が含む画素の等価回路図。
【符号の説明】
【００６０】
Ｃ…キャパシタ、ＣＥ…共通電極、ＣＨ…チャネル、Ｄ…ドレイン、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＲ…駆動制御素子、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、Ｉ１…絶縁膜、Ｉ２…絶縁膜、ＮＤ１…ノード、ＮＤ２…ノード、ＮＤ３…ノード、ＮＤ４…ノード、ＮＤ５…ノード、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＥ…画素電極、ＰＳＬ１…電源線、ＰＳＬ２…電源線、ＰＸ…画素、Ｓ…ソース、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＩ…隔壁絶縁層、ＳＩ１…無機絶縁層、ＳＩ２…有機絶縁層、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＵＢ…絶縁基板、ＳＷ１…出力制御スイッチ、ＳＷ２…映像信号供給制御スイッチ、ＳＷ３…ダイオード接続スイッチ、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【技術分野】
【０００１】
本発明は、自発光型表示装置及びアレイ基板に係り、特には、アクティブマトリクス型有機ＥＬ（Electroluminescent）表示装置及びそれに使用するアレイ基板に関する。
【背景技術】
【０００２】
特許文献１には、画素に以下の構成を採用したアクティブマトリクス型有機ＥＬ表示装置が記載されている。例えば、各画素を、有機ＥＬ素子、ｎチャネル電界効果トランジスタ、キャパシタ、第１乃至第３スイッチで構成する。ｎチャネル電界効果トランジスタのソースは低電位電源端子に接続し、そのドレインと高電位電源端子との間で、第１スイッチと有機ＥＬ素子とをこの順に直列に接続する。第２スイッチは、映像信号線とｎチャネル電界効果トランジスタのドレインとの間に接続し、第３スイッチは、ｎチャネル電界効果トランジスタのゲートとドレインとの間に接続する。また、キャパシタは、ｎチャネル電界効果トランジスタのゲートとソースとの間に接続する。
【０００３】
このアクティブマトリクス型有機ＥＬ表示装置は、以下の方法により駆動する。書込期間では、第１スイッチを開き且つ第２及び第３スイッチを閉じた状態で、映像信号線ドライバから映像信号線に映像信号Ｉsigを出力する。こうして、ｎチャネル電界効果トランジスタのゲート−ソース間電圧Ｖgsを、映像信号Ｉsigに対応した値に設定する。書込期間に続く有効表示期間では、第２及び第３スイッチを開くと共に、第１スイッチを閉じる。ｎチャネル電界効果トランジスタのゲート−ソース間電圧Ｖgsはキャパシタによって略一定に維持されるので、有効表示期間において、有機ＥＬ素子には、映像信号Ｉsigとほぼ等しい大きさの駆動電流Ｉdrvが流れ続ける。
【０００４】
この説明から分かるように、画素に上記の構成を採用した有機ＥＬ表示装置では、ｎチャネル電界効果トランジスタの閾値電圧及び移動度などが、映像信号Ｉsigと駆動電流Ｉdrvの大きさとの関係に影響を与えることはない。すなわち、画素に上記の構成を採用すると、ｎチャネル電界効果トランジスタの特性のバラツキが画質に与える影響を排除することができる。しかしながら、本発明者は、このような構成を採用した有機ＥＬ表示装置は、電界効果トランジスタとして薄膜トランジスタを使用した場合、製造過程で静電気破壊を生じ易いことを見出している。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、自発光型表示装置の製造過程において静電気破壊を抑制することにある。
【課題を解決するための手段】
【０００６】
本発明の第１側面によると、マトリクス状に配列した複数の画素を具備し、前記複数の画素のそれぞれは、高電位電源端子に接続された陽極と、陰極と、それらの間に介在した光活性層とを含んだ自発光素子と、ドレインが前記高電位電源端子と比較して電位がより低い低電位電源端子に接続されたｐチャネル薄膜トランジスタを含んだ駆動制御素子と、前記陰極と前記ｐチャネル薄膜トランジスタのソースとの間に接続された出力制御スイッチと、前記ｐチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とする自発光型表示装置が提供される。
【０００７】
本発明の第２側面によると、マトリクス状に配列した複数の画素を具備し、前記複数の画素のそれぞれは、陽極と、低高電位電源端子に接続された陰極と、それらの間に介在した光活性層とを含んだ自発光素子と、ドレインが前記低電位電源端子と比較して電位がより高い高電位電源端子に接続されたｎチャネル薄膜トランジスタを含んだ駆動制御素子と、前記陽極と前記ｎチャネル薄膜トランジスタのソースとの間に接続された出力制御スイッチと、前記ｎチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とする自発光型表示装置が提供される。
【０００８】
本発明の第３側面によると、マトリクス状に配列した複数の画素回路を具備し、前記複数の画素回路のそれぞれは、ドレインが電源端子に接続されたｐチャネル薄膜トランジスタを含んだ駆動制御素子と、自発光素子の陰極と前記ｐチャネル薄膜トランジスタのソースとの間に接続される出力制御スイッチと、前記ｐチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とするアレイ基板が提供される。
【０００９】
本発明の第４側面によると、マトリクス状に配列した複数の画素回路を具備し、前記複数の画素回路のそれぞれは、ドレインが電源端子に接続されたｎチャネル薄膜トランジスタを含んだ駆動制御素子と、自発光素子の陽極と前記ｎチャネル薄膜トランジスタのソースとの間に接続される出力制御スイッチと、前記ｎチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とするアレイ基板が提供される。
【発明の効果】
【００１０】
本発明によると、自発光型表示装置の製造過程において静電気破壊を抑制することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の幾つかの態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１２】
図１は、本発明の第１態様に係る自発光型表示装置を概略的に示す平面図である。この自発光型表示装置は、アクティブマトリクス駆動方式の有機ＥＬ表示装置であり、複数の画素ＰＸを含んでいる。これら画素ＰＸは、例えばガラス基板などの絶縁基板ＳＵＢ上にマトリクス状に配置されている。
【００１３】
基板ＳＵＢ上には、走査信号線ドライバＹＤＲ及び映像信号線ドライバＸＤＲがさらに配置されている。
【００１４】
この基板ＳＵＢ上では、走査信号線ドライバＹＤＲに接続された走査信号線ＳＬ１及びＳＬ２が、画素ＰＸの行方向（Ｘ方向）に延在している。これら走査信号線ＳＬ１及びＳＬ２には、走査信号線ドライバＹＤＲから走査信号が電圧信号として供給される。
【００１５】
また、基板ＳＵＢ上では、映像信号線ドライバＸＤＲに接続された映像信号線ＤＬが、画素ＰＸの列方向（Ｙ方向）に延在している。これら映像信号線ＤＬには、映像信号線ドライバＸＤＲから映像信号が供給される。
【００１６】
さらに、この基板ＳＵＢ上には、電源線ＰＳＬ１及びＰＳＬ２が配置されている。
【００１７】
画素ＰＸは、画素回路と自発光素子ＯＬＥＤとを含んでいる。画素回路は、駆動制御素子ＤＲと、出力制御スイッチＳＷ１と、映像信号供給制御スイッチＳＷ２と、ダイオード接続スイッチＳＷ３と、キャパシタＣとを含んでいる。
【００１８】
自発光素子ＯＬＥＤは、ここでは、有機ＥＬ素子であり、陽極と、これと向き合った陰極と、それらの間に介在した光活性層である有機物層とを含んでいる。有機ＥＬ素子ＯＬＥＤの有機物層は、発光層を含んでいる。有機ＥＬ素子ＯＬＥＤの陽極は、電源線ＰＳＬ１に接続されている。なお、電源線ＰＳＬ１上のノードＮＤ１は、高電位電源端子に相当している。
【００１９】
駆動制御素子ＤＲは、例えば、ソースとドレインとチャネルとが多結晶シリコン層などの多結晶半導体層中に形成されたｐチャネル薄膜トランジスタである。駆動制御素子ＤＲのドレインは、電源線ＰＳＬ２に接続されている。なお、電源線ＰＳＬ２上のノードＮＤ２は、低電位電源端子に相当している。
【００２０】
出力制御スイッチＳＷ１は、有機ＥＬ素子ＯＬＥＤの陰極と駆動制御素子ＤＲのソースとの間に接続されている。出力制御スイッチＳＷ１のスイッチング動作は、例えば、走査信号線ドライバＹＤＲから走査信号線ＳＬ１を介して供給される走査信号によって制御する。ここでは、一例として、出力制御スイッチＳＷ１としてｐチャネル薄膜トランジスタを使用し、そのゲートは走査信号線ＳＬ１に接続している。
【００２１】
映像信号供給制御スイッチＳＷ２は、映像信号線ＤＬと駆動制御素子ＤＲのソースとの間に接続されている。映像信号供給制御スイッチＳＷ２のスイッチング動作は、例えば、走査信号線ドライバＹＤＲから走査信号線ＳＬ２を介して供給される走査信号によって制御する。ここでは、一例として、映像信号供給制御スイッチＳＷ２としてｐチャネル薄膜トランジスタを使用し、そのゲートは走査信号線ＳＬ２に接続している。
【００２２】
ダイオード接続スイッチＳＷ３は、駆動制御素子ＤＲのドレインとゲートとの間に接続されている。ダイオード接続スイッチＳＷ３のスイッチング動作は、例えば、走査信号線ドライバＹＤＲから走査信号線ＳＬ２を介して供給される走査信号によって制御する。ここでは、一例として、ダイオード接続スイッチＳＷ３としてｐチャネル薄膜トランジスタを使用し、そのゲートを走査信号線ＳＬ２に接続している。
【００２３】
キャパシタＣは、駆動制御素子ＤＲのソースとゲートとの間に接続されている。キャパシタＣは、書込期間に続く有効表示期間において、駆動制御素子ＤＲのゲート−ソース間電圧をほぼ一定に保つ役割を果たす。
【００２４】
図２は、図１の表示装置に採用可能な構造の一例を示す断面図である。なお、図２には、薄膜トランジスタとして出力制御スイッチＳＷ１のみを描いているが、映像信号供給制御スイッチＳＷ２及びダイオード接続スイッチＳＷ３は出力制御スイッチＳＷ１と同様の構造を有している。また、駆動制御素子ＤＲも、出力制御スイッチＳＷ１とほぼ同様の構造を有している。
【００２５】
図２に示すように、絶縁基板ＳＵＢの一主面上には、アンダーコート層ＵＣが形成されている。アンダーコート層ＵＣとしては、例えば、ＳｉＮx層とＳｉＯ2層との積層体などを使用することができる。
【００２６】
アンダーコート層ＵＣ上には、パターニングされた半導体層ＳＣが配置されている。半導体層ＳＣは、例えば、多結晶シリコン層であり、その中には、薄膜トランジスタのソースＳ及びドレインＤが互いから離間して形成されている。半導体層ＳＣ中のソースＳとドレインＤとの間の領域ＣＨは、チャネルとして使用する。
【００２７】
半導体層ＳＣ上には、ゲート絶縁膜ＧＩが形成されており、このゲート絶縁膜ＧＩ上には第１導体パターン及び絶縁膜Ｉ１が順次形成されている。第１導体パターンは、薄膜トランジスタのゲートＧ、キャパシタＣの第１電極（図示せず）、走査信号線ＳＬ１及びＳＬ２、これらを接続する配線などとして利用する。また、絶縁膜Ｉ１は、層間絶縁膜及びキャパシタＣの誘電体層として利用する。
【００２８】
絶縁膜Ｉ１上には、第２導体パターンが形成されている。第２導体パターンは、ソース電極ＳＥ、ドレイン電極ＤＥ、キャパシタＣの第２電極（図示せず）、映像信号線ＤＬ、電源線ＰＳＬ２、これらを接続する配線などとして利用する。ソース電極ＳＥ及びドレイン電極ＤＥは、絶縁膜ＧＩ及びＩ１に設けられた貫通孔の位置で薄膜トランジスタのソースＳ及びドレインＤにそれぞれ接続されている。
【００２９】
第２導体パターン及び絶縁膜Ｉ１上には、絶縁膜Ｉ２及び第３導体パターンが順次形成されている。絶縁膜Ｉ２は、パッシベーション膜及び／又は平坦化層として利用する。他方、第３導体パターンは、各有機ＥＬ素子ＯＬＥＤの画素電極ＰＥ，すなわち陰極，として利用する。
【００３０】
絶縁膜Ｉ２には、出力制御スイッチＳＷ１のソースＳに接続されたソース電極ＳＥへと連絡する貫通孔が画素ＰＸ毎に設けられている。各画素電極ＰＥは、この貫通孔の側壁及び底面を被覆しており、これにより、ソース電極ＳＥを介して出力制御スイッチＳＷ１のソースＳへと接続されている。
【００３１】
絶縁膜Ｉ２上には、隔壁絶縁層ＳＩが形成されている。ここでは、一例として、隔壁絶縁層ＳＩを無機絶縁層ＳＩ１と有機絶縁層ＳＩ２との積層体で構成しているが、無機絶縁層ＳＩ１は省略しても良い。
【００３２】
隔壁絶縁層ＳＩには、画素電極ＰＥの位置に貫通孔が設けられている。隔壁絶縁層ＳＩの貫通孔内では、発光層を含んだ有機物層ＯＲＧが画素電極ＰＥを被覆している。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。有機物層ＯＲＧは、発光層に加え、例えば、正孔注入層、正孔輸送層、電子注入層、電子輸送層などをさらに含むことができる。有機物層ＯＲＧを構成している各層は、例えば、マスク蒸着法やインクジェット法により形成することができる。
【００３３】
隔壁絶縁層ＳＩ及び有機物層ＯＲＧ上には、共通電極ＣＥ，すなわち陽極，が配置されている。共通電極ＣＥは、絶縁膜Ｉ１、絶縁膜Ｉ２及び隔壁絶縁層ＳＩに設けられたコンタクトホール（図示せず）を介して、ノードＮＤ１を提供する電源線に電気的に接続されている。
【００３４】
それぞれの有機ＥＬ素子ＯＬＥＤは、これら画素電極ＰＥ、有機物層ＯＲＧ及び共通電極ＣＥで構成されている。
【００３５】
なお、この表示装置では、基板ＳＵＢと、画素電極ＰＥと、それの間に介在した部材とが、アレイ基板を構成している。図１に示すように、このアレイ基板は、隔壁絶縁層ＳＩ、走査信号線ドライバＹＤＲや映像信号線ドライバＸＤＲなどをさらに含むことができる。
【００３６】
図３は、図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
【００３７】
図３において、横軸は時間を示し、縦軸は電位又は電流の大きさを示している。また、図３において、「ＸＤＲ出力（Ｉsig）」で示す波形は映像信号線ドライバＸＤＲが或る映像信号線ＤＬに流す電流を示し、「ＳＬ１電位」及び「ＳＬ２電位」で示す波形は走査信号線ＳＬ１及びＳＬ２の電位をそれぞれ示し、「ＤＲゲート−ソース間電圧」で示す波形は駆動制御素子ＤＲのゲート−ソース間電圧を示している。
【００３８】
図３の方法では、図１の有機ＥＬ表示装置を以下の方法により駆動する。
【００３９】
ｍ行目の画素ＰＸで或る階調を表示する場合、ｍ行目の画素ＰＸを選択する期間，すなわち、ｍ行目選択期間，では、まず、例えば、走査信号線ＳＬ１の電位を、より低い第２電位からより高い第１電位へと変化させることにより、出力制御スイッチＳＷ１を開く。出力制御スイッチＳＷ１を開いている書込期間内に、以下の書込動作を実施する。
【００４０】
すなわち、まず、例えば、走査信号線ＳＬ２の電位を第１電位からより第２電位へと変化させることにより、映像信号供給制御スイッチＳＷ２及びダイオード接続スイッチＳＷ３を閉じる。これにより、映像信号線ＤＬと駆動制御素子ＤＲのソースとを接続すると共に、駆動制御素子ＤＲのドレインとゲートとを接続する。
【００４１】
この状態で、選択した画素ＰＸに映像信号線ドライバＸＤＲから映像信号線ＤＬを介して映像信号を供給する。すなわち、映像信号線ドライバＸＤＲにより、映像信号線ＤＬから電源端子ＮＤ２へと電流Ｉsigを流す。この電流Ｉsigの大きさは、選択した画素ＰＸの表示素子ＯＬＥＤに流すべき駆動電流Ｉdrvに対応した大きさ，すなわち、選択した画素ＰＸで表示すべき階調，に対応している。
【００４２】
この書込動作を行うと、駆動制御素子ＴＲのゲート−ソース間電圧は、そのソース−ドレイン間に電流Ｉsigが流れる時の値Ｖgsに設定される。
【００４３】
次に、例えば、走査信号線ＳＬ２の電位を第２電位から第１電位と変化させることにより、映像信号供給制御スイッチＳＷ２及びダイオード接続スイッチＳＷ３を開く。すなわち、映像信号線ＤＬと駆動制御素子ＤＲのソースとの接続、及び、駆動制御素子ＤＲのドレインとゲートとの接続を断つ。続いて、この状態で、走査信号線ＤＬ１の電位を第１電位から第２電位へと変化させることにより、出力制御スイッチＳＷ１を閉じる。
【００４４】
上記の通り、書込動作によって、駆動制御素子ＤＲのゲート−ソース間電圧は、電流Ｉsigが流れる時の値Ｖgsに設定されている。このゲート−ソース間電圧Ｖgsは、映像信号供給制御スイッチＳＷ２及びダイオード接続スイッチＳＷ３を閉じるまで維持される。したがって、有効表示期間では、駆動制御素子ＤＲは、表示素子ＯＬＥＤを流れる駆動電流Ｉdrvを電流Ｉsigに対応した大きさに制御する。その結果、表示素子ＯＬＥＤは、駆動電流Ｉdrvの大きさに対応した階調を表示する。
【００４５】
ところで、この有機ＥＬ表示装置は、製造過程で静電気破壊を生じ難い。これについて、図４と図５とを対比しながら説明する。
【００４６】
図４は、図１の表示装置が含む画素の等価回路図である。図５は、比較例に係る表示装置が含む画素の等価回路図である。
【００４７】
図４では、ノードＮＤ１を高電位電源端子とし、ノードＮＤ２を低電位電源端子としている。有機ＥＬ素子ＯＬＥＤの陽極は電源線ＰＳＬ１に接続し、有機ＥＬ素子ＯＬＥＤの陰極は出力制御スイッチＳＷ１のソースに接続している。キャパシタＣは、ノードＮＤ３と駆動制御素子ＤＲのゲートとの間に接続している。ダイオード接続スイッチＳＷ３は、ノードＮＤ４と駆動制御素子ＤＲのゲートとの間に接続している。
【００４８】
これに対し、図５では、ノードＮＤ１を低電位電源端子とし、ノードＮＤ２を高電位電源端子としている。有機ＥＬ素子ＯＬＥＤの陰極は電源線ＰＳＬ１に接続し、有機ＥＬ素子ＯＬＥＤの陽極は出力制御スイッチＳＷ１のドレインに接続している。キャパシタＣは、ノードＮＤ４と駆動制御素子ＤＲのゲートとの間に接続している。ダイオード接続スイッチＳＷ３は、ノードＮＤ３と駆動制御素子ＤＲのゲートとの間に接続している。
【００４９】
図５の画素ＰＸでは、ノードＮＤ５と映像信号線ＤＬとを結ぶ導電路上には、映像信号供給制御スイッチＳＷ２とダイオード接続スイッチＳＷ３とが存在している。ノードＮＤ３を経由してノードＮＤ５と電源線ＰＳＬ２とを結ぶ導電路上には、ダイオード接続スイッチＳＷ３と駆動制御素子ＤＲとが存在している。ノードＮＤ３を経由せずにノードＮＤ５と電源線ＰＳＬ２とを結ぶ導電路上には、キャパシタＣが存在している。ノードＮＤ５と電源線ＰＳＬ１とを結ぶ導体路上には、ダイオード接続スイッチＳＷ３と出力制御スイッチＳＷ１と有機ＥＬ素子ＯＬＥＤとが存在している。なお、ノードＮＤ５は、走査信号線ＳＬ１及びＳＬ２とは接続されていない。
【００５０】
このように、図５の画素ＰＸでは、画素回路を外部回路，すなわち、映像信号線ドライバＸＤＲ、走査信号線ドライバＹＤＲ、及び図示しない電源回路など，に接続するための配線とノードＮＤ５とを結ぶ各導電路上には、キャパシタＣが存在しているか、又は、２つの薄膜トランジスタが存在している。そのため、走査信号線ＳＬ１及びＳＬ２に走査信号を供給していない状態では、ノードＮＤ５と先の配線との間における電荷の移動が生じ難い。すなわち、画素ＰＸに図５の構造を採用した場合、製造過程において、例えば、ノードＮＤ５とノードＮＤ４との間や、ノードＮＤ５と走査信号線ＳＬ２との間に、大きな電圧が加わる可能性がある。
【００５１】
ノードＮＤ５とノードＮＤ４又は走査信号線ＳＬ２との間に大きな電圧が加わると、駆動制御素子ＤＲのゲートとソースとの間の短絡、キャパシタＣの電極同士の短絡、ダイオード接続スイッチＳＷ３のゲートとドレインとの間の短絡などを生じる可能性がある。このため、画素ＰＸに図５の構造を採用した場合、製造過程において、静電気破壊を生じ易い。
【００５２】
これに対し、図４の画素ＰＸでは、ノードＮＤ５と電源線ＰＳＬ２とを結ぶ導電路上には、ダイオード接続スイッチＳＷ３のみが存在している。また、画素回路内の他のノードは、何れも、１個の薄膜トランジスタを介して又は薄膜トランジスタを介さずに、走査信号線ＳＬ１、走査信号線ＳＬ２、電源線ＰＳＬ１、電源線ＰＳＬ２、又は映像信号線ＤＬに接続されている。そのため、図４の画素ＰＸは、図５の画素ＰＸと比較して、走査信号線ＳＬ１及びＳＬ２に走査信号を供給していない状態において、画素ＰＸ内のノードと先の配線との間における電荷の移動が生じ易い。したがって、画素ＰＸに図４の構造を採用すると、画素ＰＸに図５の構造を採用した場合と比較して、製造過程における静電気破壊を生じ難くなる。
【００５３】
また、図４の画素ＰＸでは、キャパシタＣは駆動制御素子ＤＲのゲート−ソース間に接続しているので、補助容量線は不要である。そのため、補助容量線を配置した構造と比較して、発光面積を増大させることが可能となり、有機ＥＬ素子ＯＬＥＤの長寿命化を達成することが可能となる。
【００５４】
次に、本発明の第２態様について説明する。
図６は、本発明の第２態様に係る自発光型表示装置を概略的に示す平面図である。図７は、図６の表示装置が含む画素の等価回路図である。
【００５５】
この自発光型表示装置は、有機ＥＬ表示装置であり、ノードＮＤ１を低電位電源端子とし、ノードＮＤ２を高電位電源端子としている。また、駆動制御素子ＤＲとして、ｎチャネル薄膜トランジスタを使用している。さらに、有機ＥＬ素子ＯＬＥＤの陽極を出力制御スイッチＳＷ１に接続し、陰極をノードＮＤ１に接続している。これ以外は、本態様に係る有機ＥＬ表示装置は、第１態様に係る有機ＥＬ表示装置とほぼ同様の構造を有している。
【００５６】
図７に示すように、この有機ＥＬ表示装置でも、ノードＮＤ５と電源線ＰＳＬ２とを結ぶ導電路上には、ダイオード接続スイッチＳＷ３のみが存在している。また、画素回路内の他のノードは、何れも、１個の薄膜トランジスタを介して又は薄膜トランジスタを介さずに、走査信号線ＳＬ１、走査信号線ＳＬ２、電源線ＰＳＬ１、電源線ＰＳＬ２、又は映像信号線ＤＬに接続されている。そのため、この有機ＥＬ表示装置も、第１態様に係る有機ＥＬ表示装置と同様、製造過程における静電気破壊が生じ難い。
【００５７】
第１及び第２態様では、出力制御スイッチＳＷ１、映像信号供給制御スイッチＳＷ２、及びダイオード接続スイッチＳＷ３に、ｐチャネル薄膜トランジスタを使用したが、それらスイッチにはｎチャネル薄膜トランジスタを使用してもよい。
【００５８】
また、第１及び第２態様では、画素ＰＸに映像信号として電流信号Ｉsigを供給する構成を採用したが、本発明は、画素ＰＸに映像信号として電圧信号Ｖsigを供給する有機ＥＬ表示装置にも適用可能である。例えば、図４又は図７の画素ＰＸにおいて、映像信号供給制御スイッチＳＷ２を映像信号線ＤＬとノードＮＤ３との間に接続する代わりに、映像信号線ＤＬとノードＮＤ５との間で、映像信号供給制御スイッチＳＷ２と図示しないキャパシタとをこの順に直列に接続してもよい。なお、この場合、走査信号線ＳＬ１及びＳＬ２とは別に、映像信号供給制御スイッチＳＷ２のスイッチング動作を制御するための走査信号線を設ける。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１態様に係る自発光型表示装置を概略的に示す平面図。
【図２】図１の表示装置に採用可能な構造の一例を示す断面図。
【図３】図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【図４】図１の有機ＥＬ表示装置が含む画素の等価回路図。
【図５】比較例に係る表示装置が含む画素の等価回路図。
【図６】本発明の第２態様に係る自発光型表示装置を概略的に示す平面図。
【図７】図６の表示装置が含む画素の等価回路図。
【符号の説明】
【００６０】
Ｃ…キャパシタ、ＣＥ…共通電極、ＣＨ…チャネル、Ｄ…ドレイン、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＲ…駆動制御素子、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、Ｉ１…絶縁膜、Ｉ２…絶縁膜、ＮＤ１…ノード、ＮＤ２…ノード、ＮＤ３…ノード、ＮＤ４…ノード、ＮＤ５…ノード、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＥ…画素電極、ＰＳＬ１…電源線、ＰＳＬ２…電源線、ＰＸ…画素、Ｓ…ソース、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＩ…隔壁絶縁層、ＳＩ１…無機絶縁層、ＳＩ２…有機絶縁層、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＵＢ…絶縁基板、ＳＷ１…出力制御スイッチ、ＳＷ２…映像信号供給制御スイッチ、ＳＷ３…ダイオード接続スイッチ、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【特許請求の範囲】
【請求項１】
マトリクス状に配列した複数の画素を具備し、
前記複数の画素のそれぞれは、
高電位電源端子に接続された陽極と、陰極と、それらの間に介在した光活性層とを含んだ自発光素子と、
ドレインが前記高電位電源端子と比較して電位がより低い低電位電源端子に接続されたｐチャネル薄膜トランジスタを含んだ駆動制御素子と、
前記陰極と前記ｐチャネル薄膜トランジスタのソースとの間に接続された出力制御スイッチと、
前記ｐチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、
前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とする自発光型表示装置。
【請求項２】
マトリクス状に配列した複数の画素を具備し、
前記複数の画素のそれぞれは、
陽極と、低高電位電源端子に接続された陰極と、それらの間に介在した光活性層とを含んだ自発光素子と、
ドレインが前記低電位電源端子と比較して電位がより高い高電位電源端子に接続されたｎチャネル薄膜トランジスタを含んだ駆動制御素子と、
前記陽極と前記ｎチャネル薄膜トランジスタのソースとの間に接続された出力制御スイッチと、
前記ｎチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、
前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とする自発光型表示装置。
【請求項３】
前記複数の画素のそれぞれは、前記ソースと映像信号線との間に接続された映像信号供給スイッチをさらに備えたことを特徴とする請求項１又は２に記載の自発光型表示装置。
【請求項４】
マトリクス状に配列した複数の画素回路を具備し、
前記複数の画素回路のそれぞれは、
ドレインが電源端子に接続されたｐチャネル薄膜トランジスタを含んだ駆動制御素子と、
自発光素子の陰極と前記ｐチャネル薄膜トランジスタのソースとの間に接続される出力制御スイッチと、
前記ｐチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、
前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とするアレイ基板。
【請求項５】
マトリクス状に配列した複数の画素回路を具備し、
前記複数の画素回路のそれぞれは、
ドレインが電源端子に接続されたｎチャネル薄膜トランジスタを含んだ駆動制御素子と、
自発光素子の陽極と前記ｎチャネル薄膜トランジスタのソースとの間に接続される出力制御スイッチと、
前記ｎチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、
前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とするアレイ基板。
【請求項６】
前記複数の画素回路のそれぞれは、前記ソースと映像信号線との間に接続された映像信号供給スイッチをさらに備えたことを特徴とする請求項４又は５に記載のアレイ基板。
【請求項１】
マトリクス状に配列した複数の画素を具備し、
前記複数の画素のそれぞれは、
高電位電源端子に接続された陽極と、陰極と、それらの間に介在した光活性層とを含んだ自発光素子と、
ドレインが前記高電位電源端子と比較して電位がより低い低電位電源端子に接続されたｐチャネル薄膜トランジスタを含んだ駆動制御素子と、
前記陰極と前記ｐチャネル薄膜トランジスタのソースとの間に接続された出力制御スイッチと、
前記ｐチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、
前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とする自発光型表示装置。
【請求項２】
マトリクス状に配列した複数の画素を具備し、
前記複数の画素のそれぞれは、
陽極と、低高電位電源端子に接続された陰極と、それらの間に介在した光活性層とを含んだ自発光素子と、
ドレインが前記低電位電源端子と比較して電位がより高い高電位電源端子に接続されたｎチャネル薄膜トランジスタを含んだ駆動制御素子と、
前記陽極と前記ｎチャネル薄膜トランジスタのソースとの間に接続された出力制御スイッチと、
前記ｎチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、
前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とする自発光型表示装置。
【請求項３】
前記複数の画素のそれぞれは、前記ソースと映像信号線との間に接続された映像信号供給スイッチをさらに備えたことを特徴とする請求項１又は２に記載の自発光型表示装置。
【請求項４】
マトリクス状に配列した複数の画素回路を具備し、
前記複数の画素回路のそれぞれは、
ドレインが電源端子に接続されたｐチャネル薄膜トランジスタを含んだ駆動制御素子と、
自発光素子の陰極と前記ｐチャネル薄膜トランジスタのソースとの間に接続される出力制御スイッチと、
前記ｐチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、
前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とするアレイ基板。
【請求項５】
マトリクス状に配列した複数の画素回路を具備し、
前記複数の画素回路のそれぞれは、
ドレインが電源端子に接続されたｎチャネル薄膜トランジスタを含んだ駆動制御素子と、
自発光素子の陽極と前記ｎチャネル薄膜トランジスタのソースとの間に接続される出力制御スイッチと、
前記ｎチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、
前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とするアレイ基板。
【請求項６】
前記複数の画素回路のそれぞれは、前記ソースと映像信号線との間に接続された映像信号供給スイッチをさらに備えたことを特徴とする請求項４又は５に記載のアレイ基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００６−１８４５７６（Ｐ２００６−１８４５７６Ａ）
【公開日】平成１８年７月１３日（２００６．７．１３）
【国際特許分類】
【出願番号】特願２００４−３７８２５２（Ｐ２００４−３７８２５２）
【出願日】平成１６年１２月２７日（２００４．１２．２７）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
【公開日】平成１８年７月１３日（２００６．７．１３）
【国際特許分類】
【出願日】平成１６年１２月２７日（２００４．１２．２７）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
[ Back to top ]