表示装置及びその駆動方法
【課題】駆動制御素子の特性のばらつきが駆動電流に与える影響を十分に低く抑えるとともに、書込不足に起因したコントラストの低下を抑制すること。
【解決手段】各画素PXで第1階調域に含まれる階調を表示する場合、その画素PXの書込期間において、駆動制御素子DRの第1端子を電源端子ND1に接続し且つ駆動制御素子DRの第2端子及び制御端子を映像信号線DLに接続した状態で映像信号線DLに第1定電流を一定時間流す第1動作と、第1端子と電源端子ND1との接続及び/又は第2端子と制御端子との接続を断つとともに制御端子を映像信号線DLに接続した状態で映像信号線DLに第1定電流と同じ向きに第2定電流を流す第2動作とを順次行い、第2定電流を流す時間を変えることによって第1階調域に含まれる階調間の相違を生じさせる。
【解決手段】各画素PXで第1階調域に含まれる階調を表示する場合、その画素PXの書込期間において、駆動制御素子DRの第1端子を電源端子ND1に接続し且つ駆動制御素子DRの第2端子及び制御端子を映像信号線DLに接続した状態で映像信号線DLに第1定電流を一定時間流す第1動作と、第1端子と電源端子ND1との接続及び/又は第2端子と制御端子との接続を断つとともに制御端子を映像信号線DLに接続した状態で映像信号線DLに第1定電流と同じ向きに第2定電流を流す第2動作とを順次行い、第2定電流を流す時間を変えることによって第1階調域に含まれる階調間の相違を生じさせる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置及びその駆動方法に係り、特には、表示素子の光学特性をそれに流す電流により制御する表示装置及びその駆動方法に関する。
【背景技術】
【0002】
有機EL(エレクトロルミネッセンス)表示装置のように表示素子の光学特性をそれに流す駆動電流によって制御する表示装置では、駆動電流がばらつくと、輝度むら等の画質不良が生じる。それゆえ、そのような表示装置でアクティブマトリクス駆動方式を採用した場合には、駆動電流の大きさを制御する駆動制御素子の特性が各画素間でほぼ同一であることが要求される。しかしながら、この表示装置では、通常、駆動制御素子をガラス基板などの絶縁体上に形成するため、その特性にばらつきを生じ易い。
【0003】
以下の特許文献1には、カレントコピー型の回路を画素回路に採用した有機EL表示装置が記載されている。
【0004】
このカレントコピー型の画素回路は、駆動制御素子であるnチャネルFET(Field-Effect Transistor)と、有機EL素子と、キャパシタとを含んでいる。nチャネルFETのソースは低電位の電源線に接続されており、キャパシタはnチャネルFETのゲートと先の電源線との間に接続されている。また、有機EL素子の陽極は、より高電位の電源線に接続されている。
【0005】
この画素回路は、以下の方法で駆動する。
まず、nチャネルFETのドレインとゲートとを接続し、この状態でnチャネルFETのドレイン−ソース間に映像信号に対応した大きさの電流Isigを流す。この動作により、キャパシタの両電極間の電圧は、nチャネルFETのチャネルに電流Isigを流すのに必要なゲート−ソース間電圧に設定される。
【0006】
次に、nチャネルFETのドレインとゲートとの接続を断ち、キャパシタの両電極間の電圧を保持する。続いて、nチャネルFETのドレインを有機EL素子の陰極に接続する。これにより、有機EL素子には、先の電流Isigとほぼ等しい大きさの駆動電流が流れる。有機EL素子は、この駆動電流の大きさに対応した輝度で発光する。
【0007】
このように、上記のカレントコピー型回路を画素回路に採用すると、書込期間において映像信号として供給した電流Isigとほぼ等しい大きさの駆動電流を、書込期間に続く保持期間においてもnチャネルFETのドレインとソースとの間に流すことができる。それゆえ、nチャネルFETの閾値Vthだけでなく移動度や寸法などが駆動電流に与える影響も排除することができる。
【0008】
しかしながら、上記のカレントコピー型回路を画素回路に採用した表示装置には、小さな電流Isigに対応した映像信号を画素に書き込む場合に、キャパシタの両電極間の電圧が設定されるべき値へと変化するまでに比較的長時間を要するという問題がある。そのため、特に、画面の大型化に伴って映像信号線の配線容量が増大した場合や、高精細化に伴って書込期間が短くなった場合などに、キャパシタの両電極間の電圧が設定されるべき値へと変化する前に書込期間が終了することがある。
【0009】
すなわち、電流Isigが小さい場合に書込不足が生じる。このような書込不足が例えば有機EL表示装置で生じると、低階調域の各階調が本来の明るさよりも明るく表示され、その結果、コントラストが低下するという問題を生じる。
【特許文献1】米国特許第6,373,454B1号明細書
【発明の開示】
【発明が解決しようとする課題】
【0010】
本発明の目的は、駆動制御素子の特性のばらつきが駆動電流に与える影響を十分に低く抑えるとともに、書込不足に起因したコントラストの低下を抑制することにある。
【課題を解決するための手段】
【0011】
本発明の第1側面によると、マトリクス状に配置された複数の画素と、前記複数の画素が形成する列に対応して配列した複数本の映像信号線とを具備し、前記複数の画素のそれぞれは、第1端子と制御端子とそれらの間の電圧に対応した電流を出力する第2端子とを含んだ駆動制御素子と、定電位端子と前記制御端子との間に接続されたキャパシタと、流れる電流に応じて光学特性が変化する表示素子とを備え、前記複数の画素のそれぞれで第1階調域に含まれる階調を表示する場合、その画素の書込期間において、前記第1端子を第1電源端子に接続し且つ前記第2端子及び前記制御端子を前記映像信号線に接続した状態で前記映像信号線に第1定電流を一定時間流す第1動作と、前記第1端子と前記第1電源端子との接続及び/又は前記第2端子と前記制御端子との接続を断つとともに前記制御端子を前記映像信号線に接続した状態で前記映像信号線に前記第1定電流と同じ向きに第2定電流を流す第2動作とを順次行い、この書込期間に続く有効表示期間において、前記第2端子と前記制御端子との接続及び前記制御端子と前記映像信号線との接続を断つとともに前記第1端子を前記第1電源端子に接続し且つ前記表示素子を前記第2端子と前記第1電源端子とは異なる電位に設定された第2電源端子との間に接続した状態で前記表示素子に駆動電流を流し、前記第2定電流を流す時間を変えることによって前記第1階調域に含まれる階調間の相違を生じさせるように構成されたことを特徴とする表示装置が提供される。
【0012】
本発明の第2側面によると、マトリクス状に配置された複数の画素と、前記複数の画素が形成する列に対応して配列した複数本の映像信号線とを具備し、前記複数の画素のそれぞれは、第1端子と制御端子とそれらの間の電圧に対応した電流を出力する第2端子とを含んだ駆動制御素子と、定電位端子と前記制御端子との間に接続されたキャパシタと、流れる電流に応じて光学特性が変化する表示素子とを備えた表示装置の駆動方法であって、前記複数の画素のそれぞれで第1階調域に含まれる階調を表示する場合、その画素の書込期間において、前記第1端子を第1電源端子に接続し且つ前記第2端子及び前記制御端子を前記映像信号線に接続した状態で前記映像信号線に第1定電流を一定時間流す第1動作と、前記第1端子と前記第1電源端子との接続及び/又は前記第2端子と前記制御端子との接続を断つとともに前記制御端子を前記映像信号線に接続した状態で前記映像信号線に前記第1定電流と同じ向きに第2定電流を流す第2動作とを順次行い、この書込期間に続く有効表示期間において、前記第2端子と前記制御端子との接続及び前記制御端子と前記映像信号線との接続を断つとともに前記第1端子を前記第1電源端子に接続し且つ前記表示素子を前記第2端子と前記第1電源端子とは異なる電位に設定された第2電源端子との間に接続した状態で前記表示素子に駆動電流を流し、前記第2定電流を流す時間を変えることによって前記第1階調域に含まれる階調間の相違を生じさせることを特徴とする駆動方法が提供される。
【発明の効果】
【0013】
本発明によると、駆動制御素子の特性のばらつきが駆動電流に与える影響を十分に低く抑えるとともに、書込不足に起因したコントラストの低下を抑制することが可能となる。
【発明を実施するための最良の形態】
【0014】
以下、本発明の幾つかの態様について、図面を参照しながら詳細に説明する。なお、各図において、同様または類似する構成要素には同一の参照符号を付し、重複する説明は省略する。
【0015】
図1は、本発明の第1態様に係る表示装置を概略的に示す平面図である。この表示装置は、例えば、有機EL表示装置であり、複数の画素PXを含んでいる。これら画素PXは、絶縁基板SUB上にマトリクス状に配置されている。
【0016】
基板SUB上には、走査信号線ドライバYDR及び映像信号線ドライバXDRがさらに設けられている。映像信号線ドライバXDRについては、後で詳述する。
【0017】
この基板SUB上には、走査信号線ドライバYDRに接続された走査信号線SL1乃至SL3が、画素PXの行方向に延在するように設けられている。これら走査信号線SL1乃至SL3には、走査信号線ドライバYDRから走査信号が電圧信号として供給される。
【0018】
また、基板SUB上には、映像信号線ドライバXDRに接続された映像信号線DLが、画素PXの列方向に延在するように設けられている。これら映像信号線DLには、映像信号線ドライバXDRからリセット信号及び映像信号が供給される。
【0019】
さらに、この基板SUB上には、電源線PSLが設けられている。
【0020】
画素PXは、駆動制御素子DRと、第1乃至第3スイッチSW1乃至SW3と、キャパシタCと、表示素子OLEDとを含んでいる。
【0021】
表示素子OLEDは、互いに対向した陽極及び陰極とそれらの間に流れる電流に応じて光学特性が変化する活性層とを含んでいる。ここでは、一例として、表示素子OLEDは、活性層として発光層を含んだ有機EL素子とする。また、ここでは、一例として、陽極は下部電極として設けられ、陰極は活性層を介して下部電極と対向配置した上部電極として設けられていることとする。
【0022】
駆動制御素子DRは、第1端子と、制御端子と、それらの間の電圧に対応した電流を出力する第2端子とを含んでいる。ここでは、一例として、駆動制御素子DRにpチャネル薄膜トランジスタ(TFT)を使用しており、その制御端子であるゲートはキャパシタCの一方の電極に接続し、第1端子であるソースは電源線PSLに接続している。なお、電源線PSL上のノードND1は、第1電源端子に相当している。
【0023】
スイッチSW1と表示素子OLEDとは、駆動制御素子DRの第2端子と第2電源端子ND2との間に直列に接続されている。スイッチSW1のスイッチング動作は、走査信号線ドライバYDRから走査信号線SL1を介して供給される走査信号によって制御する。
【0024】
この例では、スイッチSW1と表示素子OLEDとは、この順に、駆動制御素子DRの第2端子と第2電源端子ND2との間に直列に接続されている。また、この例では、スイッチSW1としてpチャネルTFTを使用し、そのゲートを走査信号線SL1に接続し、ソース及びドレインは駆動制御素子DRのドレインと有機EL素子OLEDの陽極とにそれぞれ接続している。なお、表示素子OLED及びスイッチSW1は、この順に、駆動制御素子DRの第2端子と第2電源端子ND2との間に直列に接続しても良い。
【0025】
スイッチSW2は、駆動制御素子DRの制御端子と映像信号線DLとの間に接続されている。スイッチSW2のスイッチング動作は、走査信号線ドライバYDRから走査信号線SL2を介して供給される走査信号によって制御する。この例では、スイッチSW2としてpチャネルTFTを使用し、そのゲートは走査信号線SL2に接続し、ソース及びドレインは駆動制御素子DRのゲート及び映像信号線DLにそれぞれ接続している。
【0026】
スイッチSW3は、駆動制御素子DRの第2端子と制御端子との間に接続されている。スイッチSW3のスイッチング動作は、走査信号線ドライバYDRから走査信号線SL3を介して供給される走査信号によって制御する。この例では、スイッチSW3としてpチャネルTFTを使用し、そのゲートは走査信号線SL3に接続し、ソース及びドレインは駆動制御素子DRのドレイン及びゲートにそれぞれ接続している。
【0027】
キャパシタCは、定電位端子と駆動制御素子DRの制御端子との間に接続されている。ここでは、一例として、キャパシタCは電源線PSL上のノードND1と駆動制御素子DRのゲートとの間に接続しているが、キャパシタCを接続する定電位端子は電源線PSLから電気的に絶縁されていても良い。すなわち、上記の定電位端子として、電源線PSLから電気的に絶縁された他の定電位端子を利用しても良い。
【0028】
図2は、図1に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
【0029】
図2において、横軸は時間を示し、縦軸は電位又は電流の大きさを示している。また、図2において、「XDR出力(Iout)」で示す波形は映像信号線ドライバXDRが各映像信号線DLに流す電流を示し、「SW1ゲート電位」で示す波形はスイッチSW1のゲート電位を、「SW2ゲート電位」で示す波形はスイッチSW2のゲート電位を、「SW3ゲート電位」で示す波形はスイッチSW3のゲート電位をそれぞれ示している。「Irst」は画素PXから映像信号線DLを介して映像信号線ドライバXDRへと流す定電流を示し、「I-」は「Irst」と同じ向きに流す定電流を示し、「I+」は「Irst」とは逆向きに流す定電流を示している。「T(m+k)」はm+k行目の画素PXのスイッチSW2を閉じ且つスイッチSW3を開いている期間に映像信号線DLに「定電流I-」又は「定電流I+」を流す時間を示している。
【0030】
図2の方法では、表示可能な全階調を、より小さな駆動電流に対応した第1階調域と、より大きな駆動電流に対応した第2階調域とに分け、第1階調域に含まれる階調を表示する場合の書込動作と第2階調域に含まれる階調を表示する場合の書込動作とを異ならしめている。図2には、m行目及びm+1行目の画素PXで第1階調域に含まれる階調を表示する例を示し、m+2行目の画素PXで第2階調域に含まれる階調を表示する例を示している。
【0031】
図2の方法では、第1階調域に含まれる階調を表示する場合、図1の表示装置を以下の方法により駆動する。
【0032】
例えば、m行目の画素PXを選択する期間,すなわち、m行目選択期間,では、まず、スイッチSW1を開く。スイッチSW1を開いている書込期間内に、第1動作及び第2動作を順次実施する。
【0033】
第1動作を行う第1期間P1では、まず、スイッチSW2及びSW3を閉じる。この状態で、電源線PSLから、駆動制御素子DR、スイッチSW3、スイッチSW2、映像信号線DLを介して、映像信号線ドライバXDRへと第1定電流Irstを流す。これにより、駆動制御素子TRのゲート−ソース間電圧は、そのソース−ドレイン間に第1電流Irstが流れる時の値に設定される。このゲート−ソース間電圧をVrstとする。
【0034】
第1動作を開始してから一定時間経過後、スイッチSW3を開くと共に、映像信号線ドライバXDRが各映像信号線DLに流す電流Ioutを第1定電流Irstから第2定電流I-へと切り替えるか、或いは、スイッチSW3を開くと共に、映像信号線ドライバXDRが各映像信号線DLに流す電流Ioutをゼロにする。これにより、第1動作を終了する。
【0035】
なお、図2では、第1定電流Irstの大きさと第2定電流I-の大きさとを等しくしているが、それらの大きさは異なっていても良い。例えば、第2定電流I-は第1定電流Irstよりも大きくてもよい。
【0036】
第2動作を行う第2期間P2では、まず、スイッチSW2を閉じ且つスイッチSW3を開いた状態で、映像信号線DLから映像信号線ドライバXDRへと第2定電流I-を流す。こうすると、映像信号線ドライバXDRと駆動制御素子DRのゲートに接続されたキャパシタCの電極や映像信号線DLとの間で電子が移動する。この例では、駆動制御素子DRのゲートに接続されたキャパシタCの電極や映像信号線DLに蓄積された電子が映像信号線ドライバXDRへと移動する。その結果、駆動制御素子DRのゲート−ソース間電圧は、第2定電流I-を流す時間Tに応じた大きさΔVだけVrstから変化してVrst−ΔVとなる。
【0037】
本態様では、この時間Tを第2期間,すなわち、スイッチSW3を開いてからスイッチSW2を開くまでの期間,内で変えることにより、第1階調域内の階調間の相違を生じさせる。図2には、その一例として、m行目の画素PXへの第2動作で時間TをT(m)とし、m+1行目の画素PXへの第2動作で時間TをT(m+1)=0としている。
【0038】
なお、この電圧変化ΔVは、第2定電流I-の大きさI、第2定電流I-を流す時間T、映像信号線DLなどの配線容量、及びキャパシタCの容量に応じて変化する値である。映像信号線DLの配線容量Cdlは、キャパシタCなどの容量と比較して遥かに大きい。画面の寸法にもよるが、映像信号線DLの配線容量Cdlは、キャパシタCの容量の例えば約20倍乃至約100倍である。したがって、電圧変化ΔVは、第2定電流I-の大きさI、第2定電流I-を流す時間T、及び映像信号線DLの配線容量Cdlを用いて、以下の等式で表すことができる。
【0039】
ΔV=(I/Cdl)×T
映像信号線DLの配線容量が小さい場合などには、映像信号線DLと定電位端子との間にキャパシタを接続しても良い。
【0040】
第2動作を開始してから時間Tだけ経過した時点で、映像信号線ドライバXDRが各映像信号線DLに流す電流Ioutを第2定電流I-からゼロへと変化させる。これにより、第2動作を開始してから時間Tだけ経過した時点における駆動制御素子DRのゲート−ソース間電圧Vrst−ΔVを維持する。
【0041】
第2動作を開始してから一定時間経過後、スイッチSW2を開く。これにより、第2動作を終了する。
【0042】
この第2動作の終了と同時又はそれよりも後に、スイッチSW1を閉じる。駆動制御素子DRのゲート−ソース間電圧はスイッチSW2及び/又はSW3を閉じるまでVrst−ΔVに維持されるので、スイッチSW1を閉じている有効表示期間では、電圧Vrst−ΔVの自乗にほぼ比例した大きさの駆動電流が表示素子OLEDを流れる。
【0043】
図2の方法では、第2階調域に含まれる階調を表示する場合、図1の表示装置を以下の方法により駆動する。
【0044】
例えば、m+2行目の画素PXを選択する期間,すなわち、m+2行目選択期間,では、まず、スイッチSW1を開く。スイッチSW1を開いている書込期間のうち第1期間P1では、m行目の画素PXについて説明したのと同様の第1動作を行う。これにより、駆動制御素子TRのゲート−ソース間電圧を、そのソース−ドレイン間に第1電流Irstが流れる時の値Vrstに設定する。
【0045】
第1動作を開始してから一定時間経過後、スイッチSW3を開くと共に、映像信号線ドライバXDRが各映像信号線DLに流す電流Ioutを第1定電流Irstからこれとは逆向きの第3定電流I+へと切り替えるか、或いは、スイッチSW3を開くと共に、映像信号線ドライバXDRが各映像信号線DLに流す電流Ioutをゼロにする。これにより、第1動作を終了する。
【0046】
第1期間P1に続く第2期間P2では、m行目の画素PXについて説明した第2動作ではなく、以下の第3動作を行う。すなわち、まず、スイッチSW2を閉じ且つスイッチSW3を開いた状態で、映像信号線ドライバXDRから映像信号線DLへと定電流I+を流す。こうすると、映像信号線ドライバXDRと駆動制御素子DRのゲートに接続されたキャパシタCの電極や映像信号線DLとの間で電子が移動する。この例では、映像信号線ドライバXDRから駆動制御素子DRのゲートに接続されたキャパシタCの電極や映像信号線DLへと電子が供給される。その結果、駆動制御素子DRのゲート−ソース間電圧は、定電流I+を流す時間Tに応じた大きさΔVだけVrstから変化してVrst−ΔVとなる。
【0047】
第3動作を開始してから時間Tだけ経過した時点で、映像信号線ドライバXDRが各映像信号線DLに流す電流Ioutを定電流I+からゼロへと変化させる。これにより、第3動作を開始してから時間Tだけ経過した時点における駆動制御素子DRのゲート−ソース間電圧Vrst−ΔVを維持する。
【0048】
第3動作を開始してから一定時間経過後、スイッチSW2を開く。これにより、第3動作を終了する。
【0049】
この第3動作の終了と同時又はそれよりも後に、スイッチSW1を閉じる。駆動制御素子DRのゲート−ソース間電圧はスイッチSW2及び/又はSW3を閉じるまでVrst−ΔVに維持されるので、スイッチSW1を閉じている有効表示期間では、電圧Vrst−ΔVの自乗にほぼ比例した大きさの駆動電流が表示素子OLEDを流れる。
【0050】
上記の通り、定電流I+は、定電流I-とは逆向きである。そのため、定電流I+を流すことによって駆動制御素子DRのゲート−ソース間電圧に生じる電圧変化ΔVは、定電流I-を流すことによって生じる電圧変化ΔVとは逆極性となる。したがって、時間Tを第2期間,すなわち、スイッチSW3を開いてからスイッチSW2を開くまでの期間,内で変えることにより、第2階調域内の階調間の相違を生じさせることができる。
【0051】
以上説明したように、上記の方法では、まず、第1動作によって、駆動制御素子DRのゲート−ソース間電圧をVrstに設定する。この第1動作で流す第1定電流Irstを十分に大きな値に設定すれば、第1動作を開始してから、比較的短い時間で、駆動制御素子DRのゲート−ソース間電圧を先の電圧Vrstに設定することができる。すなわち、第1期間P1に割り当てる時間は比較的短くてよい。
【0052】
上記の方法では、さらに、第2動作又は第3動作によって、駆動制御素子DRのゲート−ソース間電圧をVrstからVrst−ΔVへと変化させる。駆動制御素子DRの特性のばらつきが駆動電流に与える影響は、電圧変化ΔVがゼロの場合に完全に排除することができ、電圧変化ΔVがゼロでない場合でも十分に低減することができる。
【0053】
また、電圧変化ΔVを決定するパラメータ,すなわち、第2定電流I-又は第3定電流I+の大きさI、これを流す時間T、及び映像信号線DLの配線容量Cdl,は、正確に制御することが可能である。そのため、電圧変化ΔVは誤差を含み難く、したがって、第2定電流I-や第3定電流I+の絶対値を大きくするとともに時間Tを短くした場合にも、電圧変化ΔVを正確に制御することができる。すなわち、第2期間P2に割り当てる時間も比較的短くてよい。
【0054】
それゆえ、この方法によると、駆動制御素子DRの特性のばらつきが駆動電流に与える影響を十分に低く抑えるとともに、書込不足に起因したコントラストの低下を抑制することが可能となる。
【0055】
本態様では、走査信号線ドライバXDRに様々な構造を採用することができる。
【0056】
図3は、図1の表示装置で映像信号線ドライバXDRに利用可能な構造の一例を概略的に示す図である。
【0057】
この映像信号線ドライバXDRは、各映像信号線DL毎に3つの定電流源,定電流源CSrst、定電流源CS-及び定電流源CS+,を含んでいる。定電流源CSrstは映像信号線DLから映像信号線ドライバDLへと流れる上記の定電流Irstを発生し、定電流源CS-は定電流Irstと同じ向きに映像信号線DLを流れる上記の定電流I-を発生し、定電流源CS+は定電流Irstとは逆向きに映像信号線DLを流れる上記の定電流I+を発生する。
【0058】
定電流源CSrstは、スイッチSWrstを介して映像信号線DLに接続されている。このスイッチSWrstは、例えば、スイッチSW2及びSW3が閉じるのと同期して一定の周期で閉じると共に、スイッチSW3が開くのと同期して一定の周期で開くように、そのスイッチング動作を制御する。
【0059】
定電流源CS-は、スイッチSW-を介して映像信号線DLに接続されている。このスイッチSW-は、選択した画素PXで第1階調域の階調を表示する場合にのみ、例えば、一定の周期で繰り返される第2期間P2の開始時と同期して閉じると共に、その時点から先の階調に対応した時間Tだけ経過した後に開くように、そのスイッチング動作を制御する。
【0060】
定電流源CS+は、スイッチSW+を介して映像信号線DLに接続されている。このスイッチSW-は、選択した画素PXで第2階調域の階調を表示する場合にのみ、例えば、一定の周期で繰り返される第2期間P2の開始時と同期して閉じると共に、その時点から先の階調に対応した時間Tだけ経過した後に開くように、そのスイッチング動作を制御する。
【0061】
図4は、図1の表示装置で映像信号線ドライバXDRに利用可能な構造の他の例を概略的に示す図である。
【0062】
この映像信号線ドライバXDRは、各映像信号線DL毎に2つの電流源,定電流源CSrst及び電流源CSvrbl,を含んでいる。定電流源CSrstはスイッチSWrstを介して映像信号線DLに接続され、電流源CSvrblはスイッチSWvrblを介して映像信号線DLに接続されている。すなわち、この映像信号線ドライバXDRは、定電流源CS-及び定電流源CS+の代わりに電流源CSvrblを使用すると共に、スイッチSW-及びSW+の代わりにスイッチSWvrblを使用していること以外は、図3の映像信号線ドライバXDRと同様の構造を有している。
【0063】
電流源CSvrblは、少なくとも、定電流Irstと同じ向きに映像信号線DLを流れる上記の定電流I-と、定電流Irstとは逆向きに映像信号線DLを流れる上記の定電流I+とを発生することができる。電流源CSvrblは、選択した画素PXで第1階調域の階調を表示する場合に定電流I-を発生し、選択した画素PXで第2階調域の階調を表示する場合に定電流I+を発生する。スイッチSWvrblは、例えば、一定の周期で繰り返される第2期間P2の開始時と同期して閉じると共に、その時点から表示すべき階調に対応した時間Tだけ経過した後に開くように、そのスイッチング動作を制御する。
【0064】
なお、図3及び図4の映像信号線ドライバXDRでは、定電流Irstの大きさと定電流I-の大きさとを等しくする場合、定電流源CSrst及びスイッチSWrstの役割を定電流源CS-及びスイッチSW-にそれぞれ担わせれば、定電流源CSrst及びスイッチSWrstは省略することができる。
【0065】
図5は、図1の表示装置で映像信号線ドライバXDRに利用可能な構造のさらに他の例を概略的に示す図である。
【0066】
この映像信号線ドライバXDRは、各映像信号線DL毎に1つの電流源CSvrblを含んでいる。この電流源CSvrblはスイッチSWvrblを介して映像信号線DLに接続されている。
【0067】
図5の映像信号線ドライバXDRにおいて、電流源CSvrblは、少なくとも、定電流Irstと、それと同じ向きに映像信号線DLを流れる上記の定電流I-と、それらとは逆向きに映像信号線DLを流れる上記の定電流I+とを発生することができる。電流源CSvrblは、それぞれの第1期間P1に定電流Irstを発生し、選択した画素PXで第1階調域の階調を表示する場合に第2期間P2において定電流I-を発生し、選択した画素PXで第2階調域の階調を表示する場合に第2期間P2において定電流I+を発生する。スイッチSWvrblは、例えば、スイッチSW2及びSW3が閉じるのと同期して一定の周期で閉じると共に、スイッチSW3が開くのと同期して一定の周期で開き、一定の周期で繰り返される第2期間P2の開始時と同期して閉じるとともに、第2期間P2を開始した時点から表示すべき階調に対応した時間Tだけ経過した後に開くように、そのスイッチング動作を制御する。
【0068】
このように、第1態様に係る表示装置において、映像信号線ドライバXDRは、3つの定電流,場合によっては2つの定電流,を発生可能であればよい。そのため、映像信号線ドライバXDRの構造を簡略化することができる。
【0069】
次に、本発明の第2態様について説明する。
第1態様に係る表示装置では、電圧変化ΔVの絶対値が大きくなると、駆動制御素子DRの特性のばらつきが駆動電流に与える影響を抑制する効果が小さくなる。第2態様では、第2階調域に含まれる階調を表示する場合に以下の書込動作を行うことで、駆動制御素子DRの特性のばらつきが駆動電流に与える影響をより効果的に抑制可能とする。
【0070】
図6は、図1に示す表示装置の駆動方法の他の例を概略的に示すタイミングチャートである。
【0071】
図6に示すタイミングチャートは、「XDR出力(Iout)」で示す波形,すなわち、映像信号線ドライバXDRが各映像信号線DLに流す電流の波形,が異なること以外は、図2に示したタイミングチャートと同様である。なお、図6において、「Ivd(m+k)」は、m+k行目の画素PXで表示すべき第2階調域内の階調に対応した大きさを有すると共に、m+k行目の画素PXから映像信号線DLを介して映像信号線ドライバXDRへと流す電流を示している。また、「T(m+k)」はm+k行目の画素PXのスイッチSW2を閉じ且つスイッチSW3を開いている期間に映像信号線DLに「定電流I-」を流す時間を示している。
【0072】
図6の方法では、図2の方法と同様、表示可能な全階調を、より小さな駆動電流に対応した第1階調域と、より大きな駆動電流に対応した第2階調域とに分け、第1階調域に含まれる階調を表示する場合の書込動作と第2階調域に含まれる階調を表示する場合の書込動作とを異ならしめている。図6には、m行目の画素PXで第1階調域に含まれる階調を表示する例を示し、m+1行目及びm+2行目の画素PXで第2階調域に含まれる階調を表示する例を示している。
【0073】
図6の方法では、第1階調域に含まれる階調を表示する場合、図2を参照しながら説明したのと同様の方法により図1の表示装置を駆動する。また、図6の方法では、第2階調域に含まれる階調を表示する場合、図1の表示装置を以下の方法により駆動する。
【0074】
例えば、m+1行目の画素PXを選択する期間,すなわち、m+1行目選択期間,では、まず、スイッチSW1を開く。スイッチSW1を開いている書込期間内に、第4動作及び第5動作を順次実施する。
【0075】
第4動作を行う第1期間P1では、まず、スイッチSW2及びSW3を閉じる。この状態で、電源線PSLから、駆動制御素子DR、スイッチSW3、スイッチSW2、映像信号線DLを介して、映像信号線ドライバXDRへと、表示素子OLEDに流すべき駆動電流と等しい大きさの電流Ivdを流す。これにより、駆動制御素子TRのゲート−ソース間電圧は、そのソース−ドレイン間に駆動電流が流れる時の値Vdrに設定される。
【0076】
なお、定電流Irstの絶対値は、典型的には、電流Ivdの絶対値の最小値以下とする。但し、第1階調域内の階調を表示する場合に時間Tをゼロよりも大きくする場合、定電流Irstの絶対値は、電流Ivdの絶対値の最小値よりも大きくても良い。
【0077】
第4動作を開始してから一定時間経過後、スイッチSW3を開くと共に、映像信号線ドライバXDRが各映像信号線DLに流す電流Ioutをゼロにする。これにより、第4動作を終了する。
【0078】
第5動作を行う第2期間P2では、スイッチSW2を閉じ且つスイッチSW3を開いた状態に維持し、映像信号線ドライバXDRが映像信号線DLに流す電流をゼロとする。こうして、駆動制御素子TRのゲート−ソース間電圧Vdrを維持する。
【0079】
第5動作を開始してから一定時間経過後、スイッチSW2を開く。これにより、第5動作を終了する。
【0080】
この第5動作の終了と同時又はそれよりも後に、スイッチSW1を閉じる。駆動制御素子DRのゲート−ソース間電圧はスイッチSW2及び/又はSW3を閉じるまでVdrに維持されるので、スイッチSW1を閉じている有効表示期間では、電圧Vdrの自乗にほぼ比例した大きさの駆動電流が表示素子OLEDを流れる。
【0081】
このように、上記の方法では、第2階調域に含まれる階調を表示する場合、第1期間P1において、先の階調に対応した駆動電流と等しい大きさの電流Ivdを映像信号線DLに流して駆動制御素子DRのゲート−ソース間電圧を電圧Vdrに設定し、このゲート−ソース間電圧Vdrを第2期間P2及び有効表示期間において維持する。そのため、第2階調域に含まれる階調を表示する場合、駆動制御素子DRの特性のばらつきが駆動電流に与える影響を完全に排除することができる。
【0082】
また、第2階調域に含まれる階調に対応した駆動電流は、第1階調域に含まれる階調に対応した駆動電流よりも大きい。そのため、第4動作を開始してから、比較的短い時間で、駆動制御素子DRのゲート−ソース間電圧を先の電圧Vdrに設定することができる。
【0083】
したがって、この方法によると、駆動制御素子DRの特性のばらつきが駆動電流に与える影響をより効果的に抑えることができ、また、書込不足に起因したコントラストの低下を抑制することが可能となる。
【0084】
本態様では、走査信号線ドライバXDRに様々な構造を採用することができる。
【0085】
図7は、図1の表示装置で映像信号線ドライバXDRに利用可能な構造のさらに他の例を概略的に示す図である。
【0086】
この映像信号線ドライバXDRは、各映像信号線DL毎に3つの電流源,定電流源CSrst、定電流源CS-及び電流源CSvrbl,を含んでいる。定電流源CSrstは映像信号線DLから映像信号線ドライバDLへと流れる上記の定電流Irstを発生し、定電流源CS-は定電流Irstと同じ向きに映像信号線DLを流れる上記の定電流I-を発生し、電流源CSvrblは定電流Irstと同じ向きに映像信号線DLを流れる上記の電流Ivdを表示素子OLEDに流すべき駆動電流に対応した大きさで発生する。
【0087】
定電流源CSrstは、スイッチSWrstを介して映像信号線DLに接続されている。このスイッチSWrstは、選択した画素PXで第1階調域の階調を表示する場合にのみ、例えば、スイッチSW2及びSW3が閉じるのと同期して閉じると共に、スイッチSW3が開くのと同期して開くように、そのスイッチング動作を制御する。
【0088】
定電流源CS-は、スイッチSW-を介して映像信号線DLに接続されている。このスイッチSW-は、選択した画素PXで第1階調域の階調を表示する場合にのみ、例えば、一定の周期で繰り返される第2期間P2の開始時と同期して閉じると共に、その時点から先の階調に対応した時間Tだけ経過した後に開くように、そのスイッチング動作を制御する。
【0089】
電流源CSvrblは、スイッチSWvrblを介して映像信号線DLに接続されている。このスイッチSWvrblは、選択した画素PXで第2階調域の階調を表示する場合にのみ、例えば、スイッチSW2及びSW3が閉じるのと同期して閉じると共に、スイッチSW3が開くのと同期して開くように、そのスイッチング動作を制御する。
【0090】
図8は、図1の表示装置で映像信号線ドライバXDRに利用可能な構造のさらに他の例を概略的に示す図である。
【0091】
この映像信号線ドライバXDRは、各映像信号線DL毎に2つの電流源,定電流源CS-及び電流源CSvrbl,を含んでいる。定電流源CS-はスイッチSW-を介して映像信号線DLに接続され、電流源CSvrblはスイッチSWvrblを介して映像信号線DLに接続されている。すなわち、この映像信号線ドライバXDRは、定電流源CSrst及びスイッチSWrstを省略していること以外は、図7の映像信号線ドライバXDRと同様の構造を有している。
【0092】
なお、図8の映像信号線ドライバXDRでは、電流源CSvrblは、電流Ivdを表示素子OLEDに流すべき駆動電流に対応した大きさで発生するのに加え、定電流Irstを発生する。電流源CSvrblは、選択した画素PXで第1階調域の階調を表示する場合に第1期間P1において定電流Irstを発生し、選択した画素PXで第2階調域の階調を表示する場合に第1期間P1において電流Ivdを表示素子OLEDに流すべき駆動電流に対応した大きさで発生する。
【0093】
また、図8の映像信号線ドライバXDRでは、電流源CSvrblは、選択した画素PXで第1階調域の階調を表示する場合に定電流Irstを発生し、選択した画素PXで第2階調域の階調を表示する場合に電流Ivdを発生する。スイッチSWvrblは、例えば、スイッチSW2及びSW3が閉じるのと同期して一定の周期で閉じると共に、スイッチSW3が開くのと同期して一定の周期で開くように、そのスイッチング動作を制御する。
【0094】
第2態様では、映像信号線ドライバXDRに図5の構造を採用しても良い。この場合、電流源CSvrblとしては、定電流Irstと同じ向きに映像信号線DLを流れる上記の電流Ivdを表示素子OLEDに流すべき駆動電流に対応した大きさで発生すると共に、定電流Irst及び定電流I-を発生可能なものを使用する。この電流源CSvrblは、選択した画素PXで第1階調域の階調を表示する場合に、第1期間P1において定電流Irstを発生すると共に第2期間P2において定電流I-を発生し、選択した画素PXで第2階調域の階調を表示する場合に第1期間P1において電流Ivdを表示素子OLEDに流すべき駆動電流に対応した大きさで発生する。
【0095】
また、映像信号線ドライバXDRに図5の構造を採用した場合、スイッチSWrstは、例えば、スイッチSW2及びSW3が閉じるのと同期して一定の周期で閉じると共に、スイッチSW3が開くのと同期して一定の周期で開き、選択した画素PXで第1階調域の階調を表示する場合にのみ、一定の周期で繰り返される第2期間P2の開始時と同期して閉じると共に、第2期間P2の開始時点から先の階調に対応した時間Tだけ経過した後に開くように、そのスイッチング動作を制御する。
【0096】
第1及び第2態様では、画素PXに図1の回路構成を採用したが、画素回路には様々な変形が可能である。
【0097】
図9は、画素PXの一変形例を示す等価回路図である。この画素PXでは、スイッチSW2を駆動制御素子DRの制御端子であるゲートと映像信号線DLとの間に接続すると共に、スイッチSW3を駆動制御素子DRの第2端子であるドレインと映像信号線DLとの間に接続したこと以外は、図1の画素PXと同様の構造を有している。
【0098】
図1の表示装置で図9の画素回路を採用した場合、その表示装置は、第1又は第2態様で説明したのと同様の方法により駆動することができる。また、この場合、第1又は第2態様で説明した効果を得ることができる。
【0099】
図10は、画素PXの他の変形例を示す等価回路図である。この画素PXでは、スイッチSW4を設けたこと以外は、図1の画素PXと同様の構造を有している。具体的には、図10の画素PXでは、スイッチSW2の一方の端子は映像信号線DLに接続し、スイッチSW3は、スイッチSW2の他方の端子と駆動制御素子DRの第2端子であるドレインとの間に接続している。また、スイッチSW4は、駆動制御素子DRの制御端子であるゲートと、スイッチSW2のスイッチSW3と接続した端子との間に接続している。
【0100】
図1の表示装置で図10の画素回路を採用した場合、その表示装置は、第1又は第2態様で説明したのと同様の方法により駆動することができる。また、この場合、第1又は第2態様で説明した効果を得ることができる。さらに、この画素回路は、スイッチSW4が設けられているため、キャパシタCに蓄積された電荷が有効表示期間にリークするのを抑制するうえで有利である。
【0101】
図11は、画素PXのさらに他の変形例を示す等価回路図である。この画素PXでは、スイッチSW3の接続位置を異ならしめたこと以外は、図10の画素PXと同様の構造を有している。具体的には、図11の画素PXでは、スイッチSW2は、駆動制御素子DRの第2端子であるドレインと映像信号線DLとの間に接続している。スイッチSW3は、駆動制御素子DRの第1端子であるソースと第1電源端子ND1との間に接続している。スイッチSW4は、駆動制御素子DRの第2端子であるドレインと駆動制御素子DRの制御端子であるゲートとの間に接続している。
【0102】
図1の表示装置で図11の画素回路を採用した場合、その表示装置は、第1又は第2態様で説明したのと同様の方法により駆動することができる。また、この場合、第1又は第2態様で説明した効果を得ることができる。
【0103】
さらに、この画素回路では、第1期間P1及び有効表示期間の双方でスイッチSW3に電流が流れる。そのため、例えば、スイッチSW3のON抵抗が画素PX間でばらついていたとしても、そのばらつきが表示に与える影響を排除することができる。
【図面の簡単な説明】
【0104】
【図1】本発明の第1態様に係る表示装置を概略的に示す平面図。
【図2】図1に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【図3】図1の表示装置で映像信号線ドライバに利用可能な構造の一例を概略的に示す図。
【図4】図1の表示装置で映像信号線ドライバに利用可能な構造の他の例を概略的に示す図。
【図5】図1の表示装置で映像信号線ドライバに利用可能な構造のさらに他の例を概略的に示す図。
【図6】図1に示す表示装置の駆動方法の他の例を概略的に示すタイミングチャート。
【図7】図1の表示装置で映像信号線ドライバに利用可能な構造のさらに他の例を概略的に示す図。
【図8】図1の表示装置で映像信号線ドライバに利用可能な構造のさらに他の例を概略的に示す図。
【図9】画素の一変形例を示す等価回路図。
【図10】画素の他の変形例を示す等価回路図。
【図11】画素のさらに他の変形例を示す等価回路図。
【符号の説明】
【0105】
C…キャパシタ、CS+…定電流源、CS-…定電流源、CSrst…定電流源、CSvrbl…電流源、DL…映像信号線、DR…駆動制御素子、ND1…第1電源端子、ND2…第2電源端子、OLED…表示素子、PSL…電源線、PX…画素、SL1…走査信号線、SL2…走査信号線、SL3…走査信号線、SUB…基板、SW1…スイッチ、SW2…スイッチ、SW3…スイッチ、SW4…スイッチ、SW+…スイッチ、SW-…スイッチ、SWrst…スイッチ、SWvrbl…スイッチ、XDR…映像信号線ドライバ、YDR…走査信号線ドライバ。
【技術分野】
【0001】
本発明は、表示装置及びその駆動方法に係り、特には、表示素子の光学特性をそれに流す電流により制御する表示装置及びその駆動方法に関する。
【背景技術】
【0002】
有機EL(エレクトロルミネッセンス)表示装置のように表示素子の光学特性をそれに流す駆動電流によって制御する表示装置では、駆動電流がばらつくと、輝度むら等の画質不良が生じる。それゆえ、そのような表示装置でアクティブマトリクス駆動方式を採用した場合には、駆動電流の大きさを制御する駆動制御素子の特性が各画素間でほぼ同一であることが要求される。しかしながら、この表示装置では、通常、駆動制御素子をガラス基板などの絶縁体上に形成するため、その特性にばらつきを生じ易い。
【0003】
以下の特許文献1には、カレントコピー型の回路を画素回路に採用した有機EL表示装置が記載されている。
【0004】
このカレントコピー型の画素回路は、駆動制御素子であるnチャネルFET(Field-Effect Transistor)と、有機EL素子と、キャパシタとを含んでいる。nチャネルFETのソースは低電位の電源線に接続されており、キャパシタはnチャネルFETのゲートと先の電源線との間に接続されている。また、有機EL素子の陽極は、より高電位の電源線に接続されている。
【0005】
この画素回路は、以下の方法で駆動する。
まず、nチャネルFETのドレインとゲートとを接続し、この状態でnチャネルFETのドレイン−ソース間に映像信号に対応した大きさの電流Isigを流す。この動作により、キャパシタの両電極間の電圧は、nチャネルFETのチャネルに電流Isigを流すのに必要なゲート−ソース間電圧に設定される。
【0006】
次に、nチャネルFETのドレインとゲートとの接続を断ち、キャパシタの両電極間の電圧を保持する。続いて、nチャネルFETのドレインを有機EL素子の陰極に接続する。これにより、有機EL素子には、先の電流Isigとほぼ等しい大きさの駆動電流が流れる。有機EL素子は、この駆動電流の大きさに対応した輝度で発光する。
【0007】
このように、上記のカレントコピー型回路を画素回路に採用すると、書込期間において映像信号として供給した電流Isigとほぼ等しい大きさの駆動電流を、書込期間に続く保持期間においてもnチャネルFETのドレインとソースとの間に流すことができる。それゆえ、nチャネルFETの閾値Vthだけでなく移動度や寸法などが駆動電流に与える影響も排除することができる。
【0008】
しかしながら、上記のカレントコピー型回路を画素回路に採用した表示装置には、小さな電流Isigに対応した映像信号を画素に書き込む場合に、キャパシタの両電極間の電圧が設定されるべき値へと変化するまでに比較的長時間を要するという問題がある。そのため、特に、画面の大型化に伴って映像信号線の配線容量が増大した場合や、高精細化に伴って書込期間が短くなった場合などに、キャパシタの両電極間の電圧が設定されるべき値へと変化する前に書込期間が終了することがある。
【0009】
すなわち、電流Isigが小さい場合に書込不足が生じる。このような書込不足が例えば有機EL表示装置で生じると、低階調域の各階調が本来の明るさよりも明るく表示され、その結果、コントラストが低下するという問題を生じる。
【特許文献1】米国特許第6,373,454B1号明細書
【発明の開示】
【発明が解決しようとする課題】
【0010】
本発明の目的は、駆動制御素子の特性のばらつきが駆動電流に与える影響を十分に低く抑えるとともに、書込不足に起因したコントラストの低下を抑制することにある。
【課題を解決するための手段】
【0011】
本発明の第1側面によると、マトリクス状に配置された複数の画素と、前記複数の画素が形成する列に対応して配列した複数本の映像信号線とを具備し、前記複数の画素のそれぞれは、第1端子と制御端子とそれらの間の電圧に対応した電流を出力する第2端子とを含んだ駆動制御素子と、定電位端子と前記制御端子との間に接続されたキャパシタと、流れる電流に応じて光学特性が変化する表示素子とを備え、前記複数の画素のそれぞれで第1階調域に含まれる階調を表示する場合、その画素の書込期間において、前記第1端子を第1電源端子に接続し且つ前記第2端子及び前記制御端子を前記映像信号線に接続した状態で前記映像信号線に第1定電流を一定時間流す第1動作と、前記第1端子と前記第1電源端子との接続及び/又は前記第2端子と前記制御端子との接続を断つとともに前記制御端子を前記映像信号線に接続した状態で前記映像信号線に前記第1定電流と同じ向きに第2定電流を流す第2動作とを順次行い、この書込期間に続く有効表示期間において、前記第2端子と前記制御端子との接続及び前記制御端子と前記映像信号線との接続を断つとともに前記第1端子を前記第1電源端子に接続し且つ前記表示素子を前記第2端子と前記第1電源端子とは異なる電位に設定された第2電源端子との間に接続した状態で前記表示素子に駆動電流を流し、前記第2定電流を流す時間を変えることによって前記第1階調域に含まれる階調間の相違を生じさせるように構成されたことを特徴とする表示装置が提供される。
【0012】
本発明の第2側面によると、マトリクス状に配置された複数の画素と、前記複数の画素が形成する列に対応して配列した複数本の映像信号線とを具備し、前記複数の画素のそれぞれは、第1端子と制御端子とそれらの間の電圧に対応した電流を出力する第2端子とを含んだ駆動制御素子と、定電位端子と前記制御端子との間に接続されたキャパシタと、流れる電流に応じて光学特性が変化する表示素子とを備えた表示装置の駆動方法であって、前記複数の画素のそれぞれで第1階調域に含まれる階調を表示する場合、その画素の書込期間において、前記第1端子を第1電源端子に接続し且つ前記第2端子及び前記制御端子を前記映像信号線に接続した状態で前記映像信号線に第1定電流を一定時間流す第1動作と、前記第1端子と前記第1電源端子との接続及び/又は前記第2端子と前記制御端子との接続を断つとともに前記制御端子を前記映像信号線に接続した状態で前記映像信号線に前記第1定電流と同じ向きに第2定電流を流す第2動作とを順次行い、この書込期間に続く有効表示期間において、前記第2端子と前記制御端子との接続及び前記制御端子と前記映像信号線との接続を断つとともに前記第1端子を前記第1電源端子に接続し且つ前記表示素子を前記第2端子と前記第1電源端子とは異なる電位に設定された第2電源端子との間に接続した状態で前記表示素子に駆動電流を流し、前記第2定電流を流す時間を変えることによって前記第1階調域に含まれる階調間の相違を生じさせることを特徴とする駆動方法が提供される。
【発明の効果】
【0013】
本発明によると、駆動制御素子の特性のばらつきが駆動電流に与える影響を十分に低く抑えるとともに、書込不足に起因したコントラストの低下を抑制することが可能となる。
【発明を実施するための最良の形態】
【0014】
以下、本発明の幾つかの態様について、図面を参照しながら詳細に説明する。なお、各図において、同様または類似する構成要素には同一の参照符号を付し、重複する説明は省略する。
【0015】
図1は、本発明の第1態様に係る表示装置を概略的に示す平面図である。この表示装置は、例えば、有機EL表示装置であり、複数の画素PXを含んでいる。これら画素PXは、絶縁基板SUB上にマトリクス状に配置されている。
【0016】
基板SUB上には、走査信号線ドライバYDR及び映像信号線ドライバXDRがさらに設けられている。映像信号線ドライバXDRについては、後で詳述する。
【0017】
この基板SUB上には、走査信号線ドライバYDRに接続された走査信号線SL1乃至SL3が、画素PXの行方向に延在するように設けられている。これら走査信号線SL1乃至SL3には、走査信号線ドライバYDRから走査信号が電圧信号として供給される。
【0018】
また、基板SUB上には、映像信号線ドライバXDRに接続された映像信号線DLが、画素PXの列方向に延在するように設けられている。これら映像信号線DLには、映像信号線ドライバXDRからリセット信号及び映像信号が供給される。
【0019】
さらに、この基板SUB上には、電源線PSLが設けられている。
【0020】
画素PXは、駆動制御素子DRと、第1乃至第3スイッチSW1乃至SW3と、キャパシタCと、表示素子OLEDとを含んでいる。
【0021】
表示素子OLEDは、互いに対向した陽極及び陰極とそれらの間に流れる電流に応じて光学特性が変化する活性層とを含んでいる。ここでは、一例として、表示素子OLEDは、活性層として発光層を含んだ有機EL素子とする。また、ここでは、一例として、陽極は下部電極として設けられ、陰極は活性層を介して下部電極と対向配置した上部電極として設けられていることとする。
【0022】
駆動制御素子DRは、第1端子と、制御端子と、それらの間の電圧に対応した電流を出力する第2端子とを含んでいる。ここでは、一例として、駆動制御素子DRにpチャネル薄膜トランジスタ(TFT)を使用しており、その制御端子であるゲートはキャパシタCの一方の電極に接続し、第1端子であるソースは電源線PSLに接続している。なお、電源線PSL上のノードND1は、第1電源端子に相当している。
【0023】
スイッチSW1と表示素子OLEDとは、駆動制御素子DRの第2端子と第2電源端子ND2との間に直列に接続されている。スイッチSW1のスイッチング動作は、走査信号線ドライバYDRから走査信号線SL1を介して供給される走査信号によって制御する。
【0024】
この例では、スイッチSW1と表示素子OLEDとは、この順に、駆動制御素子DRの第2端子と第2電源端子ND2との間に直列に接続されている。また、この例では、スイッチSW1としてpチャネルTFTを使用し、そのゲートを走査信号線SL1に接続し、ソース及びドレインは駆動制御素子DRのドレインと有機EL素子OLEDの陽極とにそれぞれ接続している。なお、表示素子OLED及びスイッチSW1は、この順に、駆動制御素子DRの第2端子と第2電源端子ND2との間に直列に接続しても良い。
【0025】
スイッチSW2は、駆動制御素子DRの制御端子と映像信号線DLとの間に接続されている。スイッチSW2のスイッチング動作は、走査信号線ドライバYDRから走査信号線SL2を介して供給される走査信号によって制御する。この例では、スイッチSW2としてpチャネルTFTを使用し、そのゲートは走査信号線SL2に接続し、ソース及びドレインは駆動制御素子DRのゲート及び映像信号線DLにそれぞれ接続している。
【0026】
スイッチSW3は、駆動制御素子DRの第2端子と制御端子との間に接続されている。スイッチSW3のスイッチング動作は、走査信号線ドライバYDRから走査信号線SL3を介して供給される走査信号によって制御する。この例では、スイッチSW3としてpチャネルTFTを使用し、そのゲートは走査信号線SL3に接続し、ソース及びドレインは駆動制御素子DRのドレイン及びゲートにそれぞれ接続している。
【0027】
キャパシタCは、定電位端子と駆動制御素子DRの制御端子との間に接続されている。ここでは、一例として、キャパシタCは電源線PSL上のノードND1と駆動制御素子DRのゲートとの間に接続しているが、キャパシタCを接続する定電位端子は電源線PSLから電気的に絶縁されていても良い。すなわち、上記の定電位端子として、電源線PSLから電気的に絶縁された他の定電位端子を利用しても良い。
【0028】
図2は、図1に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
【0029】
図2において、横軸は時間を示し、縦軸は電位又は電流の大きさを示している。また、図2において、「XDR出力(Iout)」で示す波形は映像信号線ドライバXDRが各映像信号線DLに流す電流を示し、「SW1ゲート電位」で示す波形はスイッチSW1のゲート電位を、「SW2ゲート電位」で示す波形はスイッチSW2のゲート電位を、「SW3ゲート電位」で示す波形はスイッチSW3のゲート電位をそれぞれ示している。「Irst」は画素PXから映像信号線DLを介して映像信号線ドライバXDRへと流す定電流を示し、「I-」は「Irst」と同じ向きに流す定電流を示し、「I+」は「Irst」とは逆向きに流す定電流を示している。「T(m+k)」はm+k行目の画素PXのスイッチSW2を閉じ且つスイッチSW3を開いている期間に映像信号線DLに「定電流I-」又は「定電流I+」を流す時間を示している。
【0030】
図2の方法では、表示可能な全階調を、より小さな駆動電流に対応した第1階調域と、より大きな駆動電流に対応した第2階調域とに分け、第1階調域に含まれる階調を表示する場合の書込動作と第2階調域に含まれる階調を表示する場合の書込動作とを異ならしめている。図2には、m行目及びm+1行目の画素PXで第1階調域に含まれる階調を表示する例を示し、m+2行目の画素PXで第2階調域に含まれる階調を表示する例を示している。
【0031】
図2の方法では、第1階調域に含まれる階調を表示する場合、図1の表示装置を以下の方法により駆動する。
【0032】
例えば、m行目の画素PXを選択する期間,すなわち、m行目選択期間,では、まず、スイッチSW1を開く。スイッチSW1を開いている書込期間内に、第1動作及び第2動作を順次実施する。
【0033】
第1動作を行う第1期間P1では、まず、スイッチSW2及びSW3を閉じる。この状態で、電源線PSLから、駆動制御素子DR、スイッチSW3、スイッチSW2、映像信号線DLを介して、映像信号線ドライバXDRへと第1定電流Irstを流す。これにより、駆動制御素子TRのゲート−ソース間電圧は、そのソース−ドレイン間に第1電流Irstが流れる時の値に設定される。このゲート−ソース間電圧をVrstとする。
【0034】
第1動作を開始してから一定時間経過後、スイッチSW3を開くと共に、映像信号線ドライバXDRが各映像信号線DLに流す電流Ioutを第1定電流Irstから第2定電流I-へと切り替えるか、或いは、スイッチSW3を開くと共に、映像信号線ドライバXDRが各映像信号線DLに流す電流Ioutをゼロにする。これにより、第1動作を終了する。
【0035】
なお、図2では、第1定電流Irstの大きさと第2定電流I-の大きさとを等しくしているが、それらの大きさは異なっていても良い。例えば、第2定電流I-は第1定電流Irstよりも大きくてもよい。
【0036】
第2動作を行う第2期間P2では、まず、スイッチSW2を閉じ且つスイッチSW3を開いた状態で、映像信号線DLから映像信号線ドライバXDRへと第2定電流I-を流す。こうすると、映像信号線ドライバXDRと駆動制御素子DRのゲートに接続されたキャパシタCの電極や映像信号線DLとの間で電子が移動する。この例では、駆動制御素子DRのゲートに接続されたキャパシタCの電極や映像信号線DLに蓄積された電子が映像信号線ドライバXDRへと移動する。その結果、駆動制御素子DRのゲート−ソース間電圧は、第2定電流I-を流す時間Tに応じた大きさΔVだけVrstから変化してVrst−ΔVとなる。
【0037】
本態様では、この時間Tを第2期間,すなわち、スイッチSW3を開いてからスイッチSW2を開くまでの期間,内で変えることにより、第1階調域内の階調間の相違を生じさせる。図2には、その一例として、m行目の画素PXへの第2動作で時間TをT(m)とし、m+1行目の画素PXへの第2動作で時間TをT(m+1)=0としている。
【0038】
なお、この電圧変化ΔVは、第2定電流I-の大きさI、第2定電流I-を流す時間T、映像信号線DLなどの配線容量、及びキャパシタCの容量に応じて変化する値である。映像信号線DLの配線容量Cdlは、キャパシタCなどの容量と比較して遥かに大きい。画面の寸法にもよるが、映像信号線DLの配線容量Cdlは、キャパシタCの容量の例えば約20倍乃至約100倍である。したがって、電圧変化ΔVは、第2定電流I-の大きさI、第2定電流I-を流す時間T、及び映像信号線DLの配線容量Cdlを用いて、以下の等式で表すことができる。
【0039】
ΔV=(I/Cdl)×T
映像信号線DLの配線容量が小さい場合などには、映像信号線DLと定電位端子との間にキャパシタを接続しても良い。
【0040】
第2動作を開始してから時間Tだけ経過した時点で、映像信号線ドライバXDRが各映像信号線DLに流す電流Ioutを第2定電流I-からゼロへと変化させる。これにより、第2動作を開始してから時間Tだけ経過した時点における駆動制御素子DRのゲート−ソース間電圧Vrst−ΔVを維持する。
【0041】
第2動作を開始してから一定時間経過後、スイッチSW2を開く。これにより、第2動作を終了する。
【0042】
この第2動作の終了と同時又はそれよりも後に、スイッチSW1を閉じる。駆動制御素子DRのゲート−ソース間電圧はスイッチSW2及び/又はSW3を閉じるまでVrst−ΔVに維持されるので、スイッチSW1を閉じている有効表示期間では、電圧Vrst−ΔVの自乗にほぼ比例した大きさの駆動電流が表示素子OLEDを流れる。
【0043】
図2の方法では、第2階調域に含まれる階調を表示する場合、図1の表示装置を以下の方法により駆動する。
【0044】
例えば、m+2行目の画素PXを選択する期間,すなわち、m+2行目選択期間,では、まず、スイッチSW1を開く。スイッチSW1を開いている書込期間のうち第1期間P1では、m行目の画素PXについて説明したのと同様の第1動作を行う。これにより、駆動制御素子TRのゲート−ソース間電圧を、そのソース−ドレイン間に第1電流Irstが流れる時の値Vrstに設定する。
【0045】
第1動作を開始してから一定時間経過後、スイッチSW3を開くと共に、映像信号線ドライバXDRが各映像信号線DLに流す電流Ioutを第1定電流Irstからこれとは逆向きの第3定電流I+へと切り替えるか、或いは、スイッチSW3を開くと共に、映像信号線ドライバXDRが各映像信号線DLに流す電流Ioutをゼロにする。これにより、第1動作を終了する。
【0046】
第1期間P1に続く第2期間P2では、m行目の画素PXについて説明した第2動作ではなく、以下の第3動作を行う。すなわち、まず、スイッチSW2を閉じ且つスイッチSW3を開いた状態で、映像信号線ドライバXDRから映像信号線DLへと定電流I+を流す。こうすると、映像信号線ドライバXDRと駆動制御素子DRのゲートに接続されたキャパシタCの電極や映像信号線DLとの間で電子が移動する。この例では、映像信号線ドライバXDRから駆動制御素子DRのゲートに接続されたキャパシタCの電極や映像信号線DLへと電子が供給される。その結果、駆動制御素子DRのゲート−ソース間電圧は、定電流I+を流す時間Tに応じた大きさΔVだけVrstから変化してVrst−ΔVとなる。
【0047】
第3動作を開始してから時間Tだけ経過した時点で、映像信号線ドライバXDRが各映像信号線DLに流す電流Ioutを定電流I+からゼロへと変化させる。これにより、第3動作を開始してから時間Tだけ経過した時点における駆動制御素子DRのゲート−ソース間電圧Vrst−ΔVを維持する。
【0048】
第3動作を開始してから一定時間経過後、スイッチSW2を開く。これにより、第3動作を終了する。
【0049】
この第3動作の終了と同時又はそれよりも後に、スイッチSW1を閉じる。駆動制御素子DRのゲート−ソース間電圧はスイッチSW2及び/又はSW3を閉じるまでVrst−ΔVに維持されるので、スイッチSW1を閉じている有効表示期間では、電圧Vrst−ΔVの自乗にほぼ比例した大きさの駆動電流が表示素子OLEDを流れる。
【0050】
上記の通り、定電流I+は、定電流I-とは逆向きである。そのため、定電流I+を流すことによって駆動制御素子DRのゲート−ソース間電圧に生じる電圧変化ΔVは、定電流I-を流すことによって生じる電圧変化ΔVとは逆極性となる。したがって、時間Tを第2期間,すなわち、スイッチSW3を開いてからスイッチSW2を開くまでの期間,内で変えることにより、第2階調域内の階調間の相違を生じさせることができる。
【0051】
以上説明したように、上記の方法では、まず、第1動作によって、駆動制御素子DRのゲート−ソース間電圧をVrstに設定する。この第1動作で流す第1定電流Irstを十分に大きな値に設定すれば、第1動作を開始してから、比較的短い時間で、駆動制御素子DRのゲート−ソース間電圧を先の電圧Vrstに設定することができる。すなわち、第1期間P1に割り当てる時間は比較的短くてよい。
【0052】
上記の方法では、さらに、第2動作又は第3動作によって、駆動制御素子DRのゲート−ソース間電圧をVrstからVrst−ΔVへと変化させる。駆動制御素子DRの特性のばらつきが駆動電流に与える影響は、電圧変化ΔVがゼロの場合に完全に排除することができ、電圧変化ΔVがゼロでない場合でも十分に低減することができる。
【0053】
また、電圧変化ΔVを決定するパラメータ,すなわち、第2定電流I-又は第3定電流I+の大きさI、これを流す時間T、及び映像信号線DLの配線容量Cdl,は、正確に制御することが可能である。そのため、電圧変化ΔVは誤差を含み難く、したがって、第2定電流I-や第3定電流I+の絶対値を大きくするとともに時間Tを短くした場合にも、電圧変化ΔVを正確に制御することができる。すなわち、第2期間P2に割り当てる時間も比較的短くてよい。
【0054】
それゆえ、この方法によると、駆動制御素子DRの特性のばらつきが駆動電流に与える影響を十分に低く抑えるとともに、書込不足に起因したコントラストの低下を抑制することが可能となる。
【0055】
本態様では、走査信号線ドライバXDRに様々な構造を採用することができる。
【0056】
図3は、図1の表示装置で映像信号線ドライバXDRに利用可能な構造の一例を概略的に示す図である。
【0057】
この映像信号線ドライバXDRは、各映像信号線DL毎に3つの定電流源,定電流源CSrst、定電流源CS-及び定電流源CS+,を含んでいる。定電流源CSrstは映像信号線DLから映像信号線ドライバDLへと流れる上記の定電流Irstを発生し、定電流源CS-は定電流Irstと同じ向きに映像信号線DLを流れる上記の定電流I-を発生し、定電流源CS+は定電流Irstとは逆向きに映像信号線DLを流れる上記の定電流I+を発生する。
【0058】
定電流源CSrstは、スイッチSWrstを介して映像信号線DLに接続されている。このスイッチSWrstは、例えば、スイッチSW2及びSW3が閉じるのと同期して一定の周期で閉じると共に、スイッチSW3が開くのと同期して一定の周期で開くように、そのスイッチング動作を制御する。
【0059】
定電流源CS-は、スイッチSW-を介して映像信号線DLに接続されている。このスイッチSW-は、選択した画素PXで第1階調域の階調を表示する場合にのみ、例えば、一定の周期で繰り返される第2期間P2の開始時と同期して閉じると共に、その時点から先の階調に対応した時間Tだけ経過した後に開くように、そのスイッチング動作を制御する。
【0060】
定電流源CS+は、スイッチSW+を介して映像信号線DLに接続されている。このスイッチSW-は、選択した画素PXで第2階調域の階調を表示する場合にのみ、例えば、一定の周期で繰り返される第2期間P2の開始時と同期して閉じると共に、その時点から先の階調に対応した時間Tだけ経過した後に開くように、そのスイッチング動作を制御する。
【0061】
図4は、図1の表示装置で映像信号線ドライバXDRに利用可能な構造の他の例を概略的に示す図である。
【0062】
この映像信号線ドライバXDRは、各映像信号線DL毎に2つの電流源,定電流源CSrst及び電流源CSvrbl,を含んでいる。定電流源CSrstはスイッチSWrstを介して映像信号線DLに接続され、電流源CSvrblはスイッチSWvrblを介して映像信号線DLに接続されている。すなわち、この映像信号線ドライバXDRは、定電流源CS-及び定電流源CS+の代わりに電流源CSvrblを使用すると共に、スイッチSW-及びSW+の代わりにスイッチSWvrblを使用していること以外は、図3の映像信号線ドライバXDRと同様の構造を有している。
【0063】
電流源CSvrblは、少なくとも、定電流Irstと同じ向きに映像信号線DLを流れる上記の定電流I-と、定電流Irstとは逆向きに映像信号線DLを流れる上記の定電流I+とを発生することができる。電流源CSvrblは、選択した画素PXで第1階調域の階調を表示する場合に定電流I-を発生し、選択した画素PXで第2階調域の階調を表示する場合に定電流I+を発生する。スイッチSWvrblは、例えば、一定の周期で繰り返される第2期間P2の開始時と同期して閉じると共に、その時点から表示すべき階調に対応した時間Tだけ経過した後に開くように、そのスイッチング動作を制御する。
【0064】
なお、図3及び図4の映像信号線ドライバXDRでは、定電流Irstの大きさと定電流I-の大きさとを等しくする場合、定電流源CSrst及びスイッチSWrstの役割を定電流源CS-及びスイッチSW-にそれぞれ担わせれば、定電流源CSrst及びスイッチSWrstは省略することができる。
【0065】
図5は、図1の表示装置で映像信号線ドライバXDRに利用可能な構造のさらに他の例を概略的に示す図である。
【0066】
この映像信号線ドライバXDRは、各映像信号線DL毎に1つの電流源CSvrblを含んでいる。この電流源CSvrblはスイッチSWvrblを介して映像信号線DLに接続されている。
【0067】
図5の映像信号線ドライバXDRにおいて、電流源CSvrblは、少なくとも、定電流Irstと、それと同じ向きに映像信号線DLを流れる上記の定電流I-と、それらとは逆向きに映像信号線DLを流れる上記の定電流I+とを発生することができる。電流源CSvrblは、それぞれの第1期間P1に定電流Irstを発生し、選択した画素PXで第1階調域の階調を表示する場合に第2期間P2において定電流I-を発生し、選択した画素PXで第2階調域の階調を表示する場合に第2期間P2において定電流I+を発生する。スイッチSWvrblは、例えば、スイッチSW2及びSW3が閉じるのと同期して一定の周期で閉じると共に、スイッチSW3が開くのと同期して一定の周期で開き、一定の周期で繰り返される第2期間P2の開始時と同期して閉じるとともに、第2期間P2を開始した時点から表示すべき階調に対応した時間Tだけ経過した後に開くように、そのスイッチング動作を制御する。
【0068】
このように、第1態様に係る表示装置において、映像信号線ドライバXDRは、3つの定電流,場合によっては2つの定電流,を発生可能であればよい。そのため、映像信号線ドライバXDRの構造を簡略化することができる。
【0069】
次に、本発明の第2態様について説明する。
第1態様に係る表示装置では、電圧変化ΔVの絶対値が大きくなると、駆動制御素子DRの特性のばらつきが駆動電流に与える影響を抑制する効果が小さくなる。第2態様では、第2階調域に含まれる階調を表示する場合に以下の書込動作を行うことで、駆動制御素子DRの特性のばらつきが駆動電流に与える影響をより効果的に抑制可能とする。
【0070】
図6は、図1に示す表示装置の駆動方法の他の例を概略的に示すタイミングチャートである。
【0071】
図6に示すタイミングチャートは、「XDR出力(Iout)」で示す波形,すなわち、映像信号線ドライバXDRが各映像信号線DLに流す電流の波形,が異なること以外は、図2に示したタイミングチャートと同様である。なお、図6において、「Ivd(m+k)」は、m+k行目の画素PXで表示すべき第2階調域内の階調に対応した大きさを有すると共に、m+k行目の画素PXから映像信号線DLを介して映像信号線ドライバXDRへと流す電流を示している。また、「T(m+k)」はm+k行目の画素PXのスイッチSW2を閉じ且つスイッチSW3を開いている期間に映像信号線DLに「定電流I-」を流す時間を示している。
【0072】
図6の方法では、図2の方法と同様、表示可能な全階調を、より小さな駆動電流に対応した第1階調域と、より大きな駆動電流に対応した第2階調域とに分け、第1階調域に含まれる階調を表示する場合の書込動作と第2階調域に含まれる階調を表示する場合の書込動作とを異ならしめている。図6には、m行目の画素PXで第1階調域に含まれる階調を表示する例を示し、m+1行目及びm+2行目の画素PXで第2階調域に含まれる階調を表示する例を示している。
【0073】
図6の方法では、第1階調域に含まれる階調を表示する場合、図2を参照しながら説明したのと同様の方法により図1の表示装置を駆動する。また、図6の方法では、第2階調域に含まれる階調を表示する場合、図1の表示装置を以下の方法により駆動する。
【0074】
例えば、m+1行目の画素PXを選択する期間,すなわち、m+1行目選択期間,では、まず、スイッチSW1を開く。スイッチSW1を開いている書込期間内に、第4動作及び第5動作を順次実施する。
【0075】
第4動作を行う第1期間P1では、まず、スイッチSW2及びSW3を閉じる。この状態で、電源線PSLから、駆動制御素子DR、スイッチSW3、スイッチSW2、映像信号線DLを介して、映像信号線ドライバXDRへと、表示素子OLEDに流すべき駆動電流と等しい大きさの電流Ivdを流す。これにより、駆動制御素子TRのゲート−ソース間電圧は、そのソース−ドレイン間に駆動電流が流れる時の値Vdrに設定される。
【0076】
なお、定電流Irstの絶対値は、典型的には、電流Ivdの絶対値の最小値以下とする。但し、第1階調域内の階調を表示する場合に時間Tをゼロよりも大きくする場合、定電流Irstの絶対値は、電流Ivdの絶対値の最小値よりも大きくても良い。
【0077】
第4動作を開始してから一定時間経過後、スイッチSW3を開くと共に、映像信号線ドライバXDRが各映像信号線DLに流す電流Ioutをゼロにする。これにより、第4動作を終了する。
【0078】
第5動作を行う第2期間P2では、スイッチSW2を閉じ且つスイッチSW3を開いた状態に維持し、映像信号線ドライバXDRが映像信号線DLに流す電流をゼロとする。こうして、駆動制御素子TRのゲート−ソース間電圧Vdrを維持する。
【0079】
第5動作を開始してから一定時間経過後、スイッチSW2を開く。これにより、第5動作を終了する。
【0080】
この第5動作の終了と同時又はそれよりも後に、スイッチSW1を閉じる。駆動制御素子DRのゲート−ソース間電圧はスイッチSW2及び/又はSW3を閉じるまでVdrに維持されるので、スイッチSW1を閉じている有効表示期間では、電圧Vdrの自乗にほぼ比例した大きさの駆動電流が表示素子OLEDを流れる。
【0081】
このように、上記の方法では、第2階調域に含まれる階調を表示する場合、第1期間P1において、先の階調に対応した駆動電流と等しい大きさの電流Ivdを映像信号線DLに流して駆動制御素子DRのゲート−ソース間電圧を電圧Vdrに設定し、このゲート−ソース間電圧Vdrを第2期間P2及び有効表示期間において維持する。そのため、第2階調域に含まれる階調を表示する場合、駆動制御素子DRの特性のばらつきが駆動電流に与える影響を完全に排除することができる。
【0082】
また、第2階調域に含まれる階調に対応した駆動電流は、第1階調域に含まれる階調に対応した駆動電流よりも大きい。そのため、第4動作を開始してから、比較的短い時間で、駆動制御素子DRのゲート−ソース間電圧を先の電圧Vdrに設定することができる。
【0083】
したがって、この方法によると、駆動制御素子DRの特性のばらつきが駆動電流に与える影響をより効果的に抑えることができ、また、書込不足に起因したコントラストの低下を抑制することが可能となる。
【0084】
本態様では、走査信号線ドライバXDRに様々な構造を採用することができる。
【0085】
図7は、図1の表示装置で映像信号線ドライバXDRに利用可能な構造のさらに他の例を概略的に示す図である。
【0086】
この映像信号線ドライバXDRは、各映像信号線DL毎に3つの電流源,定電流源CSrst、定電流源CS-及び電流源CSvrbl,を含んでいる。定電流源CSrstは映像信号線DLから映像信号線ドライバDLへと流れる上記の定電流Irstを発生し、定電流源CS-は定電流Irstと同じ向きに映像信号線DLを流れる上記の定電流I-を発生し、電流源CSvrblは定電流Irstと同じ向きに映像信号線DLを流れる上記の電流Ivdを表示素子OLEDに流すべき駆動電流に対応した大きさで発生する。
【0087】
定電流源CSrstは、スイッチSWrstを介して映像信号線DLに接続されている。このスイッチSWrstは、選択した画素PXで第1階調域の階調を表示する場合にのみ、例えば、スイッチSW2及びSW3が閉じるのと同期して閉じると共に、スイッチSW3が開くのと同期して開くように、そのスイッチング動作を制御する。
【0088】
定電流源CS-は、スイッチSW-を介して映像信号線DLに接続されている。このスイッチSW-は、選択した画素PXで第1階調域の階調を表示する場合にのみ、例えば、一定の周期で繰り返される第2期間P2の開始時と同期して閉じると共に、その時点から先の階調に対応した時間Tだけ経過した後に開くように、そのスイッチング動作を制御する。
【0089】
電流源CSvrblは、スイッチSWvrblを介して映像信号線DLに接続されている。このスイッチSWvrblは、選択した画素PXで第2階調域の階調を表示する場合にのみ、例えば、スイッチSW2及びSW3が閉じるのと同期して閉じると共に、スイッチSW3が開くのと同期して開くように、そのスイッチング動作を制御する。
【0090】
図8は、図1の表示装置で映像信号線ドライバXDRに利用可能な構造のさらに他の例を概略的に示す図である。
【0091】
この映像信号線ドライバXDRは、各映像信号線DL毎に2つの電流源,定電流源CS-及び電流源CSvrbl,を含んでいる。定電流源CS-はスイッチSW-を介して映像信号線DLに接続され、電流源CSvrblはスイッチSWvrblを介して映像信号線DLに接続されている。すなわち、この映像信号線ドライバXDRは、定電流源CSrst及びスイッチSWrstを省略していること以外は、図7の映像信号線ドライバXDRと同様の構造を有している。
【0092】
なお、図8の映像信号線ドライバXDRでは、電流源CSvrblは、電流Ivdを表示素子OLEDに流すべき駆動電流に対応した大きさで発生するのに加え、定電流Irstを発生する。電流源CSvrblは、選択した画素PXで第1階調域の階調を表示する場合に第1期間P1において定電流Irstを発生し、選択した画素PXで第2階調域の階調を表示する場合に第1期間P1において電流Ivdを表示素子OLEDに流すべき駆動電流に対応した大きさで発生する。
【0093】
また、図8の映像信号線ドライバXDRでは、電流源CSvrblは、選択した画素PXで第1階調域の階調を表示する場合に定電流Irstを発生し、選択した画素PXで第2階調域の階調を表示する場合に電流Ivdを発生する。スイッチSWvrblは、例えば、スイッチSW2及びSW3が閉じるのと同期して一定の周期で閉じると共に、スイッチSW3が開くのと同期して一定の周期で開くように、そのスイッチング動作を制御する。
【0094】
第2態様では、映像信号線ドライバXDRに図5の構造を採用しても良い。この場合、電流源CSvrblとしては、定電流Irstと同じ向きに映像信号線DLを流れる上記の電流Ivdを表示素子OLEDに流すべき駆動電流に対応した大きさで発生すると共に、定電流Irst及び定電流I-を発生可能なものを使用する。この電流源CSvrblは、選択した画素PXで第1階調域の階調を表示する場合に、第1期間P1において定電流Irstを発生すると共に第2期間P2において定電流I-を発生し、選択した画素PXで第2階調域の階調を表示する場合に第1期間P1において電流Ivdを表示素子OLEDに流すべき駆動電流に対応した大きさで発生する。
【0095】
また、映像信号線ドライバXDRに図5の構造を採用した場合、スイッチSWrstは、例えば、スイッチSW2及びSW3が閉じるのと同期して一定の周期で閉じると共に、スイッチSW3が開くのと同期して一定の周期で開き、選択した画素PXで第1階調域の階調を表示する場合にのみ、一定の周期で繰り返される第2期間P2の開始時と同期して閉じると共に、第2期間P2の開始時点から先の階調に対応した時間Tだけ経過した後に開くように、そのスイッチング動作を制御する。
【0096】
第1及び第2態様では、画素PXに図1の回路構成を採用したが、画素回路には様々な変形が可能である。
【0097】
図9は、画素PXの一変形例を示す等価回路図である。この画素PXでは、スイッチSW2を駆動制御素子DRの制御端子であるゲートと映像信号線DLとの間に接続すると共に、スイッチSW3を駆動制御素子DRの第2端子であるドレインと映像信号線DLとの間に接続したこと以外は、図1の画素PXと同様の構造を有している。
【0098】
図1の表示装置で図9の画素回路を採用した場合、その表示装置は、第1又は第2態様で説明したのと同様の方法により駆動することができる。また、この場合、第1又は第2態様で説明した効果を得ることができる。
【0099】
図10は、画素PXの他の変形例を示す等価回路図である。この画素PXでは、スイッチSW4を設けたこと以外は、図1の画素PXと同様の構造を有している。具体的には、図10の画素PXでは、スイッチSW2の一方の端子は映像信号線DLに接続し、スイッチSW3は、スイッチSW2の他方の端子と駆動制御素子DRの第2端子であるドレインとの間に接続している。また、スイッチSW4は、駆動制御素子DRの制御端子であるゲートと、スイッチSW2のスイッチSW3と接続した端子との間に接続している。
【0100】
図1の表示装置で図10の画素回路を採用した場合、その表示装置は、第1又は第2態様で説明したのと同様の方法により駆動することができる。また、この場合、第1又は第2態様で説明した効果を得ることができる。さらに、この画素回路は、スイッチSW4が設けられているため、キャパシタCに蓄積された電荷が有効表示期間にリークするのを抑制するうえで有利である。
【0101】
図11は、画素PXのさらに他の変形例を示す等価回路図である。この画素PXでは、スイッチSW3の接続位置を異ならしめたこと以外は、図10の画素PXと同様の構造を有している。具体的には、図11の画素PXでは、スイッチSW2は、駆動制御素子DRの第2端子であるドレインと映像信号線DLとの間に接続している。スイッチSW3は、駆動制御素子DRの第1端子であるソースと第1電源端子ND1との間に接続している。スイッチSW4は、駆動制御素子DRの第2端子であるドレインと駆動制御素子DRの制御端子であるゲートとの間に接続している。
【0102】
図1の表示装置で図11の画素回路を採用した場合、その表示装置は、第1又は第2態様で説明したのと同様の方法により駆動することができる。また、この場合、第1又は第2態様で説明した効果を得ることができる。
【0103】
さらに、この画素回路では、第1期間P1及び有効表示期間の双方でスイッチSW3に電流が流れる。そのため、例えば、スイッチSW3のON抵抗が画素PX間でばらついていたとしても、そのばらつきが表示に与える影響を排除することができる。
【図面の簡単な説明】
【0104】
【図1】本発明の第1態様に係る表示装置を概略的に示す平面図。
【図2】図1に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【図3】図1の表示装置で映像信号線ドライバに利用可能な構造の一例を概略的に示す図。
【図4】図1の表示装置で映像信号線ドライバに利用可能な構造の他の例を概略的に示す図。
【図5】図1の表示装置で映像信号線ドライバに利用可能な構造のさらに他の例を概略的に示す図。
【図6】図1に示す表示装置の駆動方法の他の例を概略的に示すタイミングチャート。
【図7】図1の表示装置で映像信号線ドライバに利用可能な構造のさらに他の例を概略的に示す図。
【図8】図1の表示装置で映像信号線ドライバに利用可能な構造のさらに他の例を概略的に示す図。
【図9】画素の一変形例を示す等価回路図。
【図10】画素の他の変形例を示す等価回路図。
【図11】画素のさらに他の変形例を示す等価回路図。
【符号の説明】
【0105】
C…キャパシタ、CS+…定電流源、CS-…定電流源、CSrst…定電流源、CSvrbl…電流源、DL…映像信号線、DR…駆動制御素子、ND1…第1電源端子、ND2…第2電源端子、OLED…表示素子、PSL…電源線、PX…画素、SL1…走査信号線、SL2…走査信号線、SL3…走査信号線、SUB…基板、SW1…スイッチ、SW2…スイッチ、SW3…スイッチ、SW4…スイッチ、SW+…スイッチ、SW-…スイッチ、SWrst…スイッチ、SWvrbl…スイッチ、XDR…映像信号線ドライバ、YDR…走査信号線ドライバ。
【特許請求の範囲】
【請求項1】
マトリクス状に配置された複数の画素と、前記複数の画素が形成する列に対応して配列した複数本の映像信号線とを具備し、
前記複数の画素のそれぞれは、第1端子と制御端子とそれらの間の電圧に対応した電流を出力する第2端子とを含んだ駆動制御素子と、定電位端子と前記制御端子との間に接続されたキャパシタと、流れる電流に応じて光学特性が変化する表示素子とを備え、
前記複数の画素のそれぞれで第1階調域に含まれる階調を表示する場合、その画素の書込期間において、前記第1端子を第1電源端子に接続し且つ前記第2端子及び前記制御端子を前記映像信号線に接続した状態で前記映像信号線に第1定電流を一定時間流す第1動作と、前記第1端子と前記第1電源端子との接続及び/又は前記第2端子と前記制御端子との接続を断つとともに前記制御端子を前記映像信号線に接続した状態で前記映像信号線に前記第1定電流と同じ向きに第2定電流を流す第2動作とを順次行い、この書込期間に続く有効表示期間において、前記第2端子と前記制御端子との接続及び前記制御端子と前記映像信号線との接続を断つとともに前記第1端子を前記第1電源端子に接続し且つ前記表示素子を前記第2端子と前記第1電源端子とは異なる電位に設定された第2電源端子との間に接続した状態で前記表示素子に駆動電流を流し、
前記第2定電流を流す時間を変えることによって前記第1階調域に含まれる階調間の相違を生じさせるように構成されたことを特徴とする表示装置。
【請求項2】
前記複数の画素のそれぞれで第2階調域に含まれる階調を表示する場合、その画素の書込期間において、前記第1動作と、前記第1端子と前記第1電源端子との接続及び/又は前記第2端子と前記制御端子との接続を断つとともに前記制御端子を前記映像信号線に接続した状態で前記映像信号線に第2定電流とは逆向きの第3定電流を流す第3動作とを順次行い、その書込期間に続く有効表示期間において、前記第2端子と前記制御端子との接続及び前記制御端子と前記映像信号線との接続を断つとともに前記第1端子を前記第1電源端子に接続し且つ前記表示素子を前記第2端子と前記第2電源端子との間に接続した状態で前記表示素子に駆動電流を流し、
前記第3定電流を流す時間を変えることによって前記第2階調域に含まれる階調間の相違を生じさせるように構成されたことを特徴とする請求項1に記載の表示装置。
【請求項3】
前記複数の画素のそれぞれで第2階調域に含まれる階調を表示する場合、その画素の書込期間において、前記第1端子を第1電源端子に接続し且つ前記第2端子及び前記制御端子を前記映像信号線に接続した状態で前記映像信号線に映像信号に対応した電流を一定時間流す第3動作を行い、その書込期間に続く有効表示期間において、前記第2端子と前記制御端子との接続及び前記制御端子と前記映像信号線との接続を断つとともに前記第1端子を前記第1電源端子に接続し且つ前記表示素子を前記第2端子と前記第2電源端子との間に接続した状態で前記表示素子に駆動電流を流すように構成されたことを特徴とする請求項1に記載の表示装置。
【請求項4】
前記複数の画素のそれぞれは第1乃至第3スイッチをさらに備え、前記第1端子は前記第1電源端子に接続され、前記第1スイッチ及び前記表示素子は前記第2端子と前記第2電源端子との間に直列に接続され、前記第2スイッチは前記制御端子と前記映像信号線との間に接続され、前記第3スイッチは前記第2端子と前記制御端子との間に接続されたことを特徴とする請求項1に記載の表示装置。
【請求項5】
前記複数の画素のそれぞれは第1乃至第4スイッチをさらに備え、前記第1端子は前記第1電源端子に接続され、前記第1スイッチ及び前記表示素子は前記第2端子と前記第2電源端子との間に直列に接続され、前記第2スイッチはその一方の端子が前記映像信号線に接続され、前記第3スイッチは前記第2端子と前記第2スイッチの他方の端子との間に接続され、前記第4スイッチは前記制御端子と前記第2スイッチの前記他方の端子との間に接続されたことを特徴とする請求項1に記載の表示装置。
【請求項6】
前記複数の画素のそれぞれは第1乃至第4スイッチをさらに備え、前記第1スイッチ及び前記表示素子は前記第2端子と前記第2電源端子との間に直列に接続され、前記第2スイッチは前記第2端子と前記映像信号線との間に接続され、前記第3スイッチは前記第1端子と前記第1電源端子との間に接続され、前記第4スイッチは前記第2端子と前記制御端子との間に接続されたことを特徴とする請求項1に記載の表示装置。
【請求項7】
前記複数の画素のそれぞれは第1乃至第3スイッチをさらに備え、前記第1端子は前記第1電源端子に接続され、前記第1スイッチ及び前記表示素子は前記第2端子と前記第2電源端子との間に直列に接続され、前記第2スイッチは前記制御端子と前記映像信号線との間に接続され、前記第3スイッチは前記第2端子と前記映像信号線との間に接続されたことを特徴とする請求項1に記載の表示装置。
【請求項8】
前記表示素子は有機EL素子であることを特徴とする請求項1に記載の表示装置。
【請求項9】
マトリクス状に配置された複数の画素と、前記複数の画素が形成する列に対応して配列した複数本の映像信号線とを具備し、前記複数の画素のそれぞれは、第1端子と制御端子とそれらの間の電圧に対応した電流を出力する第2端子とを含んだ駆動制御素子と、定電位端子と前記制御端子との間に接続されたキャパシタと、流れる電流に応じて光学特性が変化する表示素子とを備えた表示装置の駆動方法であって、
前記複数の画素のそれぞれで第1階調域に含まれる階調を表示する場合、その画素の書込期間において、前記第1端子を第1電源端子に接続し且つ前記第2端子及び前記制御端子を前記映像信号線に接続した状態で前記映像信号線に第1定電流を一定時間流す第1動作と、前記第1端子と前記第1電源端子との接続及び/又は前記第2端子と前記制御端子との接続を断つとともに前記制御端子を前記映像信号線に接続した状態で前記映像信号線に前記第1定電流と同じ向きに第2定電流を流す第2動作とを順次行い、この書込期間に続く有効表示期間において、前記第2端子と前記制御端子との接続及び前記制御端子と前記映像信号線との接続を断つとともに前記第1端子を前記第1電源端子に接続し且つ前記表示素子を前記第2端子と前記第1電源端子とは異なる電位に設定された第2電源端子との間に接続した状態で前記表示素子に駆動電流を流し、
前記第2定電流を流す時間を変えることによって前記第1階調域に含まれる階調間の相違を生じさせることを特徴とする駆動方法。
【請求項1】
マトリクス状に配置された複数の画素と、前記複数の画素が形成する列に対応して配列した複数本の映像信号線とを具備し、
前記複数の画素のそれぞれは、第1端子と制御端子とそれらの間の電圧に対応した電流を出力する第2端子とを含んだ駆動制御素子と、定電位端子と前記制御端子との間に接続されたキャパシタと、流れる電流に応じて光学特性が変化する表示素子とを備え、
前記複数の画素のそれぞれで第1階調域に含まれる階調を表示する場合、その画素の書込期間において、前記第1端子を第1電源端子に接続し且つ前記第2端子及び前記制御端子を前記映像信号線に接続した状態で前記映像信号線に第1定電流を一定時間流す第1動作と、前記第1端子と前記第1電源端子との接続及び/又は前記第2端子と前記制御端子との接続を断つとともに前記制御端子を前記映像信号線に接続した状態で前記映像信号線に前記第1定電流と同じ向きに第2定電流を流す第2動作とを順次行い、この書込期間に続く有効表示期間において、前記第2端子と前記制御端子との接続及び前記制御端子と前記映像信号線との接続を断つとともに前記第1端子を前記第1電源端子に接続し且つ前記表示素子を前記第2端子と前記第1電源端子とは異なる電位に設定された第2電源端子との間に接続した状態で前記表示素子に駆動電流を流し、
前記第2定電流を流す時間を変えることによって前記第1階調域に含まれる階調間の相違を生じさせるように構成されたことを特徴とする表示装置。
【請求項2】
前記複数の画素のそれぞれで第2階調域に含まれる階調を表示する場合、その画素の書込期間において、前記第1動作と、前記第1端子と前記第1電源端子との接続及び/又は前記第2端子と前記制御端子との接続を断つとともに前記制御端子を前記映像信号線に接続した状態で前記映像信号線に第2定電流とは逆向きの第3定電流を流す第3動作とを順次行い、その書込期間に続く有効表示期間において、前記第2端子と前記制御端子との接続及び前記制御端子と前記映像信号線との接続を断つとともに前記第1端子を前記第1電源端子に接続し且つ前記表示素子を前記第2端子と前記第2電源端子との間に接続した状態で前記表示素子に駆動電流を流し、
前記第3定電流を流す時間を変えることによって前記第2階調域に含まれる階調間の相違を生じさせるように構成されたことを特徴とする請求項1に記載の表示装置。
【請求項3】
前記複数の画素のそれぞれで第2階調域に含まれる階調を表示する場合、その画素の書込期間において、前記第1端子を第1電源端子に接続し且つ前記第2端子及び前記制御端子を前記映像信号線に接続した状態で前記映像信号線に映像信号に対応した電流を一定時間流す第3動作を行い、その書込期間に続く有効表示期間において、前記第2端子と前記制御端子との接続及び前記制御端子と前記映像信号線との接続を断つとともに前記第1端子を前記第1電源端子に接続し且つ前記表示素子を前記第2端子と前記第2電源端子との間に接続した状態で前記表示素子に駆動電流を流すように構成されたことを特徴とする請求項1に記載の表示装置。
【請求項4】
前記複数の画素のそれぞれは第1乃至第3スイッチをさらに備え、前記第1端子は前記第1電源端子に接続され、前記第1スイッチ及び前記表示素子は前記第2端子と前記第2電源端子との間に直列に接続され、前記第2スイッチは前記制御端子と前記映像信号線との間に接続され、前記第3スイッチは前記第2端子と前記制御端子との間に接続されたことを特徴とする請求項1に記載の表示装置。
【請求項5】
前記複数の画素のそれぞれは第1乃至第4スイッチをさらに備え、前記第1端子は前記第1電源端子に接続され、前記第1スイッチ及び前記表示素子は前記第2端子と前記第2電源端子との間に直列に接続され、前記第2スイッチはその一方の端子が前記映像信号線に接続され、前記第3スイッチは前記第2端子と前記第2スイッチの他方の端子との間に接続され、前記第4スイッチは前記制御端子と前記第2スイッチの前記他方の端子との間に接続されたことを特徴とする請求項1に記載の表示装置。
【請求項6】
前記複数の画素のそれぞれは第1乃至第4スイッチをさらに備え、前記第1スイッチ及び前記表示素子は前記第2端子と前記第2電源端子との間に直列に接続され、前記第2スイッチは前記第2端子と前記映像信号線との間に接続され、前記第3スイッチは前記第1端子と前記第1電源端子との間に接続され、前記第4スイッチは前記第2端子と前記制御端子との間に接続されたことを特徴とする請求項1に記載の表示装置。
【請求項7】
前記複数の画素のそれぞれは第1乃至第3スイッチをさらに備え、前記第1端子は前記第1電源端子に接続され、前記第1スイッチ及び前記表示素子は前記第2端子と前記第2電源端子との間に直列に接続され、前記第2スイッチは前記制御端子と前記映像信号線との間に接続され、前記第3スイッチは前記第2端子と前記映像信号線との間に接続されたことを特徴とする請求項1に記載の表示装置。
【請求項8】
前記表示素子は有機EL素子であることを特徴とする請求項1に記載の表示装置。
【請求項9】
マトリクス状に配置された複数の画素と、前記複数の画素が形成する列に対応して配列した複数本の映像信号線とを具備し、前記複数の画素のそれぞれは、第1端子と制御端子とそれらの間の電圧に対応した電流を出力する第2端子とを含んだ駆動制御素子と、定電位端子と前記制御端子との間に接続されたキャパシタと、流れる電流に応じて光学特性が変化する表示素子とを備えた表示装置の駆動方法であって、
前記複数の画素のそれぞれで第1階調域に含まれる階調を表示する場合、その画素の書込期間において、前記第1端子を第1電源端子に接続し且つ前記第2端子及び前記制御端子を前記映像信号線に接続した状態で前記映像信号線に第1定電流を一定時間流す第1動作と、前記第1端子と前記第1電源端子との接続及び/又は前記第2端子と前記制御端子との接続を断つとともに前記制御端子を前記映像信号線に接続した状態で前記映像信号線に前記第1定電流と同じ向きに第2定電流を流す第2動作とを順次行い、この書込期間に続く有効表示期間において、前記第2端子と前記制御端子との接続及び前記制御端子と前記映像信号線との接続を断つとともに前記第1端子を前記第1電源端子に接続し且つ前記表示素子を前記第2端子と前記第1電源端子とは異なる電位に設定された第2電源端子との間に接続した状態で前記表示素子に駆動電流を流し、
前記第2定電流を流す時間を変えることによって前記第1階調域に含まれる階調間の相違を生じさせることを特徴とする駆動方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2006−284914(P2006−284914A)
【公開日】平成18年10月19日(2006.10.19)
【国際特許分類】
【出願番号】特願2005−104646(P2005−104646)
【出願日】平成17年3月31日(2005.3.31)
【出願人】(302020207)東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Fターム(参考)】
【公開日】平成18年10月19日(2006.10.19)
【国際特許分類】
【出願日】平成17年3月31日(2005.3.31)
【出願人】(302020207)東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Fターム(参考)】
[ Back to top ]