通信ラインの共用方法および基板
【課題】 ＣＰＵの通信ポートを共用してコストの低減を図ることを目的としている。
【解決手段】 サブＣＰＵ７が実装された基板７には、サブＣＰＵ７の通信を停止させる通信停止設定部、通信速度を変更設定する通信速度変更設定部およびメインＣＰＵ５の通信速度を変更するための設定部としてのピン端子２５〜２７を設け、全体の通信を制御する通信制御ＣＰＵが搭載されたパソコン１０によって、前記各設定部を制御することにより、サブＣＰＵ７、メインＣＰＵ５およびパソコン１０間で共通のシリアル通信ラインＵＡＲＴ１を介して通信できるように構成している。
【解決手段】 サブＣＰＵ７が実装された基板７には、サブＣＰＵ７の通信を停止させる通信停止設定部、通信速度を変更設定する通信速度変更設定部およびメインＣＰＵ５の通信速度を変更するための設定部としてのピン端子２５〜２７を設け、全体の通信を制御する通信制御ＣＰＵが搭載されたパソコン１０によって、前記各設定部を制御することにより、サブＣＰＵ７、メインＣＰＵ５およびパソコン１０間で共通のシリアル通信ラインＵＡＲＴ１を介して通信できるように構成している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信ラインの共用方法および基板に関し、更に詳しくは、温度調節器や各種の入力を計測するデジタルパネルメータなどの電子機器における検査などに好適な通信ラインの共用方法および電子機器に搭載される基板に関する。
【背景技術】
【０００２】
従来から、パーソナルコンピュータ等の各種情報処理装置では、例えば、装置を構成する制御用の基板としてＣＰＵを搭載した複数の基板が設けられ、各基板は、例えば、ＵＡＲＴ （Universal Asynchronous Receiver and Transmitter)を介して双方向のシリアル通信ラインで接続され、データ等の交換を可能としたものがある（例えば、特許文献１参照）。
【特許文献１】特開２０００−２４２４８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一般に、ＣＰＵのＵＡＲＴなどの通信ポートの数には、限りがあり、通信ポートの数が多いＣＰＵは、その分高価となる。
【０００４】
一方、例えば、電子機器の検査時などにおいては、上述の複数の基板の各ＣＰＵと検査装置との個別の通信が必要となる場合があるが、かかる検査時だけのために、通信ポートの数の多いＣＰＵを使用するのは、コストの増大を招き、好ましくない。
【０００５】
本発明は、上述のような点に鑑みて為されたものであって、ＣＰＵの通信ポートを共用してコストの低減を図ることを目的としている。
【課題を解決するための手段】
【０００６】
本発明では、上記目的を達成するために、次のように構成している。
【０００７】
すなわち、本発明の通信ラインの共用方法は、ＣＰＵがそれぞれ実装された少なくとも３つの基板の各ＣＰＵによって、通信ラインを共用する方法であって、少なくともいずれか一つの基板には、対応するＣＰＵの通信を停止させる通信停止設定部および対応するＣＰＵの通信速度を変更設定する通信速度変更設定部の少なくともいずれか一方の設定部が設けられ、該設定部の設定を制御して通信ラインを共用するものである。
【０００８】
ここで、対応するＣＰＵとは、前記少なくともいずれか一方の設定部が設けられた基板に実装されたＣＰＵであってもよいし、当該基板とは別の基板に実装されたＣＰＵであってもよい。
【０００９】
前記通信停止設定部および前記通信速度変更設定部は、例えば、基板に設けたスイッチやピン端子などで構成するのが好ましい。
【００１０】
本発明によると、通信停止設定部および通信速度変更設定部の少なくともいずれか一方の設定部を制御することにより、対応するＣＰＵの通信を停止させたり、あるいは、対応するＣＰＵの通信速度を変更して他のＣＰＵからの通信を受け付けないようにするなどし、通信が競合しないようにして通信ラインを共用することができる。
【００１１】
本発明の好ましい実施態様においては、前記通信ラインがシリアル通信ラインであり、いずれかの一つの基板のＣＰＵを、各ＣＰＵ間の通信の全体を制御する通信制御ＣＰＵとし、該通信制御ＣＰＵが、前記通信停止設定部および前記通信速度変更設定部の少なくともいずれか一方の設定部を制御可能である。
【００１２】
ここで、シリアル通信ラインとしては、ＵＡＲＴ（Universal Asynchronous Receiver and Transmitter)のシリアル通信ラインであるのが好ましい。
【００１３】
また、通信制御ＣＰＵが実装された基板は、電子機器を検査するための検査処理を制御するパーソナルコンピュータなどに搭載されるのが好ましい。
【００１４】
この実施態様によると、通信制御ＣＰＵが、通信停止設定部および前記通信速度変更設定部の少なくともいずれか一方の設定部を制御して通信が競合しないようにして通信ラインを共用することができる。
【００１５】
本発明の一実施態様においては、前記通信制御ＣＰＵが、出力用ターミナルを介して前記通信停止設定部および前記通信速度変更設定部の少なくともいずれか一方の設定部を制御するものである。
【００１６】
ここで、出力用ターミナルは、通信停止設定部あるいは通信速度変更設定部として基板に設けられた、例えば、ピン端子間の開放や短絡によって設定部の設定を制御するものであるのが好ましい。
【００１７】
この実施態様によると、通信制御ＣＰＵは、出力用ターミナルを介して前記少なくともいずれか一方の設定部を制御するので、他のＣＰＵと通信することなく、他のＣＰＵの通信を停止させたり、通信速度を変更したりできることになる。
【００１８】
本発明の他の実施態様においては、前記通信制御ＣＰＵが実装された基板以外の複数の他の基板は、機能に応じた専用回路をそれぞれ有するとともに、電子機器に搭載されるものである。
【００１９】
ここで、機能とは、例えば、入力、出力、電源、通信といった機能のみならず、アナログ入力、デジタル入力、さらには、リレー出力、トランジスタ出力といった出力形式や入出力点数などの機能をいうものであり、専用回路とは、かかる機能に応じた専用の回路をいい、例えば、入力回路、出力回路、電源回路などの回路をいう。
【００２０】
さらに、前記電子機器には、共用配線を有するベース基板が搭載され、該ベース基板の接続部に、前記複数の他の基板が装着されることによって前記専用回路が共用配線に接続されるものであり、前記複数の他の基板の内の一方の基板に設けられた前記通信停止設定部および前記通信速度変更設定部の少なくともいずれか一方の設定部の設定を制御することによって、前記共用配線を介して他方の基板のＣＰＵの通信の停止および通信速度の変更の少なくともいずれか一方を制御するのが好ましい。
【００２１】
ここで、共用配線とは、複数の基板の間で共用される配線をいい、例えば、複数の基板の間で共用されるバス配線、電源線、アナログ信号線等をいう。
【００２２】
上記構成によると、複数の基板の間の共用配線を利用して、例えば、通信停止設定部や通信速度変更設定部が設けられていない基板のＣＰＵの通信停止や通信速度の変更を制御することが可能となる。
【００２３】
本発明の好ましい実施態様においては、前記通信制御ＣＰＵは、前記電子機器の検査用のデータの送受信を、前記通信ラインを共用して行うように、前記通信停止設定部および前記通信速度変更設定部の少なくともいずれか一方の設定部の設定を制御するものである。
【００２４】
前記通信制御ＣＰＵが実装された基板は、電子機器の検査処理の全体を制御するパーソナルコンピュータに搭載されるのが好ましい。
【００２５】
ここで、電子機器の検査には、該電子機器に搭載された基板の検査を含むものである。
【００２６】
この実施態様によると、共通の通信ラインを利用して検査用データの送受信ができるので、検査のために別の通信ラインを設ける必要がない。
【００２７】
また、本発明の基板は、電子機器に搭載されるとともに、共通の通信ラインを介して他の複数のＣＰＵとの通信が可能なＣＰＵが実装された基板であって、機能に応じた専用回路を有するとともに、対応するＣＰＵの通信を停止させる通信停止設定部および対応するＣＰＵの通信速度を変更設定する通信速度変更設定部の少なくともいずれか一方の設定部が設けられ、該設定部の設定が制御されて前記通信ラインを共用するものである。
【００２８】
本発明によると、通信停止設定部および通信速度変更設定部の少なくともいずれか一方の設定部を制御することにより、対応するＣＰＵの通信を停止させたり、あるいは、対応するＣＰＵの通信速度を変更して該ＣＰＵが他のＣＰＵからの通信を認知できないようにすることにより、通信が競合しないようにして通信ラインを共用することができる。
【００２９】
本発明の好ましい実施態様においては、前記電子機器には、共用配線を有するベース基板と、前記他の複数のＣＰＵの内の少なくとも一つのＣＰＵが実装されるとともに、機能に応じた専用回路を有する基板とが搭載され、前記電子機器に搭載された基板に実装された前記ＣＰＵが、前記共用配線に含まれる前記通信ラインを介して通信するものである。
【００３０】
この実施態様によると、複数の基板の間の共用配線に含まれる通信ラインを共用して通信を行うことができる。
【発明の効果】
【００３１】
本発明によれば、ＣＰＵの通信を停止させる通信停止設定部およびＣＰＵの通信速度を変更する通信速度変更設定部の少なくともいずれか一方の設定部を制御することにより、通信が競合しないようにして通信ラインを共用することができ、これによって、通信ポートの少ないＣＰＵを使用してコストの低減を図ることができる。
【発明を実施するための最良の形態】
【００３２】
以下、図面によって、本発明の実施の形態について、詳細に説明する。
【００３３】
（実施の形態１）
図１は、本発明の一つの実施の形態に係る通信ラインの共用方法が適用されるシステムの概略構成図である。
【００３４】
この実施の形態では、電子機器としてのデジタルパネルメータ１の検査に適用して説明する。
【００３５】
この実施の形態のデジタルパネルメータ１は、後述のように、複数の基板が搭載されて構成されており、この図１においては、ベース基板２と、入力用基板３と、ＢＣＤ（Binary Coded Decimal）出力を与える出力用基板４とが示されている。
【００３６】
入力用基板３には、メインＣＰＵ５が実装されており、このメインＣＰＵ５は、ＵＡＲＴ （Universal Asynchronous Receiver and Transmitter)の双方向のシリアル通信ライン（ＵＡＲＴ１，２）を２つ備えている、すなわち、ＵＡＲＴの２つの通信ポートを備えている。
【００３７】
ベース基板２および出力用基板４には、それぞれ表示用および出力用サブＣＰＵ６，７が実装されており、各サブＣＰＵ６，７は、ＵＡＲＴの通信ポートをそれぞれ一つ備えている。
【００３８】
入力用基板３のメインＣＰＵ５のＵＡＲＴ通信ポートの一方は、ベース基板２の表示用サブＣＰＵ６のＵＡＲＴ通信ポートに接続されており、他方は、出力モジュール基板４の出力用サブＣＰＵ（以下、出力用サブＣＰＵを「サブＣＰＵ」という）７のＵＡＲＴ通信ポートに接続されている。
【００３９】
この実施の形態のデジタルパネルメータ１は、本件出願人が、平成１４年５月２０日に出願し、平成１５年１１月２８日に公開された「電子機器および電子機器の使用方法」（特開２００３−３３８６７４号公報）の電子機器としての基本的な構成を備えるものである。
【００４０】
すなわち、この実施の形態のデジタルパネルメータ１は、図２の斜視図および図３の内部の分解斜視図に示されるように、共用配線（図示せず）を有するベース基板２のコネクタ８に対して、所要の機種に対応するように、装着用基板としての入力用基板３、出力用基板４および電源、通信などの機能毎の装着用基板９のコネクタを装着することにより、共用配線を介して各基板の図示しない専用回路、例えば、入力回路、出力回路、電源回路などが接続され、入力用基板３のメインＣＰＵ５が、各装着用基板４，９を識別してその機種に対応する制御動作を可能とし、これによって、装着用基板４，９を複数の機種で共用可能とするものである。
【００４１】
このデジタルパネルメータ１は、横長のケース２０を備え、このケース２０の前面部に液晶等の表示部２１と各種の操作キー２２，２２，…とが設けられている。デジタルパネルメータ１の内部回路は、機能毎にモジュール化されて、上述のように別個の基板で構成されている。
【００４２】
ベース基板２は、ケース２０の前面部に沿って設けられるもので、これには、表示部２１の駆動回路や上述の表示用サブＣＰＵ６のほかに、他の基板３，４，９の専用回路である入力回路、出力回路、電源回路等を接続するための共用配線を備えている。
【００４３】
入力用基板３は、専用回路として入力回路を備えるとともに、ベース基板２に装着された各基板４，９の専用回路の全体を制御して所要の機種として動作させる上述のメインＣＰＵ５が実装されている。
【００４４】
再び、図１を参照して、この実施の形態では、デジタルパネルメータ１の出荷検査などにおいて、入力用基板３のメインＣＰＵ５と出力用基板４のサブＣＰＵ７との間のシリアル通信ライン（ＵＡＲＴ１）を、検査処理に必要な各ＣＰＵ間の通信の全体を制御するパソコン１０に接続し、シリアル通信ライン（ＵＡＲＴ１）を共用できるように次のように構成している。
【００４５】
すなわち、出荷検査時には、通信制御ＣＰＵが実装された基板が搭載されて通信制御ＣＰＵとして機能するパソコン１０を、メインＣＰＵ５とサブＣＰＵ７との間のシリアル通信ライン（ＵＡＲＴ１）に、電圧レベルを変換する通信変換機１１を介して接続する一方、このパソコン１０を、ＰＬＣ（プログラマブル・ロジック・コントローラ）１２および入出力ターミナル１３に接続する。
【００４６】
この実施の形態では、サブＣＰＵ７が実装された出力用基板４には、サブＣＰＵ７の通信を停止させる通信停止設定部となるピン端子２５、サブＣＰＵ７の通信速度を変更する通信速度変更設定部となるピン端子２６および装着用基板４の装着の有無に拘わらず、基板の種類を識別する信号の有効／無効を設定する機種設定部となるピン端子２７が設けられている。
【００４７】
このピン端子２５およびピン端子２６は、サブＣＰＵ７に接続されており、ピン端子２７は、機種認識回路１８に接続されており、この機種認識回路１８を介して入力用基板３のメインＣＰＵ５に与えられる識別信号を有効あるいは無効とするように構成されている。
【００４８】
入出力ターミナル１３は、出力用基板４の前記各ピン端子２５〜２７および内部電源のピン端子２８を用いて、サブＣＰＵ７の通信を停止させる通信停止スイッチ１５、出力用基板４のサブＣＰＵ７の通信速度を変更する通信速度変更スイッチ１６、および、出力用基板４を介して入力用基板３に対して装着用基板４の種類を識別する信号の有効／無効を設定する機種設定スイッチ１７を構成し、各スイッチ１５〜１７が、パソコン１０によって制御される。
【００４９】
なお、ピン端子２５〜２８は、デジタルパネルメータ１を組み立てた状態で検査できるように、上述の図２のケース２０に形成された開口から臨むように構成されている。
【００５０】
上述の図３に示されるように、出力用基板４が、ベース基板２のコネクタ８に装着されると、ベース基板８の共用配線を介して出力用基板４に対応する識別用の信号が、入力用基板３のメインＣＰＵ５に与えられて装着された基板が識別されるのであるが、上述の機種設定スイッチ１７は、基板の装着の有無に拘わらず、機種認識回路１８およびベース基板２の共用配線を介して入力用基板３のメインＣＰＵ５に対する識別信号を有効あるいは無効とするものである。
【００５１】
通信停止スイッチ１５は、ＯＮされて有効になると、サブＣＰＵ７の通信が停止され、ＯＦＦされて無効になると、サブＣＰＵ７の通信が許容される。
【００５２】
また、通信速度変更スイッチ１６は、ＯＮされて有効になると、サブＣＰＵ７の通信速度が、例えば、９．６ｋｂｐｓに設定され、ＯＦＦされて無効になると、サブＣＰＵ７の通信速度が、例えば、１２５ｋｂｐｓに設定される。
【００５３】
機種設定スイッチ１７は、ＯＦＦされて有効になると、出力用基板４の機種認識回路１８を介して入力用基板３のメインＣＰＵ５に対して、出力用基板４が装着されていることを示す識別信号が有効となり、これによって、メインＣＰＵ５は、通信速度を、例えば、１２５ｋｂｐｓに設定する。また、ＯＮされて無効になると、出力用基板４の機種認識回路１８を介して入力用基板３のメインＣＰＵ５に対して、識別信号が無効とされ、これによって、メインＣＰＵ５は、通信速度を、例えば、９．６ｋｂｐｓに設定する。
【００５４】
すなわち、この実施の形態では、装着された基板の種類を識別するための信号ラインを利用してメインＣＰＵ５の通信速度の変更設定に利用している。
【００５５】
なお、ＰＬＣ１２は、出力用基板４に接続され、出力用基板４の出力データの読み出しなどに使用され、出力用基板４が正しい出力データを出力しているか否かの検査に用いられる。
【００５６】
次に、上記構成において、パソコン１０、入力用基板３のメインＣＰＵ５および出力用基板４のサブＣＰＵ７によって、シリアル通信ライン（ＵＡＲＴ１）を共用して検査を行う場合の手順について、図４のフローチャートに基いて、説明する。
【００５７】
この図４は、検査処理の全体を制御するパソコン１０の処理を示している。
【００５８】
（１）サブＣＰＵ７とメインＣＰＵ５との通信
先ず、出力用基板４のサブＣＰＵ７と入力用基板３のメインＣＰＵ５との通信を行わせるか否か判断し（ステップｎ１）、サブＣＰＵ７とメインＣＰＵ５との通信を行わせる場合には、入出力ターミナル１３を制御して機種設定スイッチ１７をＯＦＦして識別信号を有効とし（ステップｎ２）、この識別信号が、出力用基板４を介して入力用基板３に与えられることにより、入力用基板３のメインＣＰＵ５は、通信速度を、例えば、１２５ｋｂｐｓに設定する。
【００５９】
次に、パソコン１０は、入出力ターミナル１３を制御して通信速度変更スイッチ１６をＯＦＦして無効とし（ステップｎ３）、これによって、出力用基板４のサブＣＰＵ７の通信速度が、例えば、１２５ｋｂｐｓとされ、１２５ｋｂｐｓの通信速度でサブＣＰＵ７とメインＣＰＵ５との間のシリアル通信（ＵＡＲＴ通信）が実行され、例えば、検査のためのダミーデータの送受信などが行われる（ステップｎ４）。このとき、パソコン１０は、通信を行わず、通信が競合することがない。パソコン１０は、サブＣＰＵ７とメインＣＰＵ５との通信が終了したことを、例えば、一定時間、電文の送受信がないことから判断する。
【００６０】
なお、サブＣＰＵ７とメインＣＰＵ５との関係では、サブＣＰＵ７がマスタとなり、メインＣＰＵ５がスレーブとなり、スレーブであるメインＣＰＵ５は、マスタであるサブＣＰＵ７からの電文を受け付けて電文を返信し、自ら最初に電文を送信することはない。
【００６１】
また、検査時以外の通常時（デフォルト状態）は、このサブＣＰＵ７とメインＣＰＵ５との通信ラインが有効となる。
【００６２】
（２）サブＣＰＵ７とパソコン（ＰＣ）１０との通信
ステップｎ１において、出力用基板４のサブＣＰＵ７と入力用基板３のメインＣＰＵ５との通信を行わせない場合には、出力用基板４のサブＣＰＵ７とパソコン（ＰＣ）１０との通信を行なうか否かを判断し（ステップｎ５）、サブＣＰＵ７とパソコン１０との通信を行う場合には、入出力ターミナル１３を制御して機種設定スイッチ１７をＯＦＦして識別信号を有効とし（ステップｎ６）、この識別信号が、出力用基板４を介して入力用基板３に与えられることにより、入力用基板３のメインＣＰＵ５は、通信速度を、例えば、１２５ｋｂｐｓに設定する。
【００６３】
次に、パソコン１０は、入出力ターミナル１３を制御して通信速度変更スイッチ１６をＯＮして有効とし（ステップｎ７）、これによって、出力用基板４のサブＣＰＵ７の通信速度が、例えば、９．６ｋｂｐｓとされ、９．６ｋｂｐｓの通信速度でサブＣＰＵ７とパソコン１０との間でシリアル通信（ＵＡＲＴ通信）が実行され（ステップｎ８）、例えば、検査のためのダミーデータの送受信などが行われる。このとき、スレーブである入力用基板３のメインＣＰＵ５は、通信速度が、１２５ｋｂｐｓに設定されているので、９．６ｋｂｐｓの通信速度で行われるサブＣＰＵ７とパソコン１０と間の電文を受け付けることができず、通信が競合することはない。
【００６４】
なお、サブＣＰＵ７とパソコン１０との関係では、サブＣＰＵ７がマスタとなり、パソコン１０がスレーブとなる。
【００６５】
このサブＣＰＵ７とパソコン１０との通信による検査では、出力用基板４単独としての検査が可能となる。
【００６６】
（３）メインＣＰＵ５とパソコン１０との通信
また、ステップｎ５において、出力用基板４のサブＣＰＵ７とパソコン１０との通信を行わない場合には、パソコン１０と入力用基板３のメインＣＰＵ５との通信を行うか否かを判断し（ステップｎ９）、パソコン１０とメインＣＰＵ５との通信を行う場合には、入出力ターミナル１３を制御して機種設定スイッチ１７をＯＮして識別信号を無効とし（ステップｎ１０）、出力用基板４を介して入力用基板３に与えられる識別信号が無効になることにより、入力用基板３のメインＣＰＵ５は、通信速度を、例えば、９．６ｋｂｐｓに変更する。次に、パソコン１０は、入出力ターミナル１３を制御して通信停止スイッチ１５をＯＮして有効とし（ステップｎ１１）、これによって、出力用基板４のマスタとしてのサブＣＰＵ７が通信を停止する。
【００６７】
これによって、９．６ｋｂｐｓの通信速度でメインＣＰＵ５とパソコン１０との間でシリアル通信（ＵＡＲＴ通信）が実行され（ステップｎ１２）、例えば、メインＣＰＵ５へのデータの書き込みあるいはメインＣＰＵ５からのデータの読み出しが行われる。このとき、マスタとしてのサブＣＰＵ７の通信は、停止されており、通信が競合することがない。
【００６８】
なお、メインＣＰＵ５とパソコン１０との関係では、パソコン１０がマスタとなり、メインＣＰＵ５がスレーブとなる。
【００６９】
また、ベース基板２の表示用サブＣＰＵ６の検査は、シリアル通信ラインＵＡＲＴ１を用いてメインＣＰＵ５を介して行なわれる。
【００７０】
以上のようにして、検査時には、各ＣＰＵ５，７およびパソコン１０の間の通信が、メインＣＰＵ５のＵＡＲＴ通信ポートとサブＣＰＵ７のＵＡＲＴ通信ポートとの間のシリアル通信ライン（ＵＡＲＴ１）を共用して行われることになる。
【００７１】
したがって、検査のために、別のシリアル通信ラインを設ける必要がない、すなわち、メインＣＰＵ５およびサブＣＰＵ７のシリアル通信ポートの数を増やす必要がなく、その分、安価なＣＰＵを使用できることになる。
【００７２】
また、メインＣＰＵ５の通信速度の変更を、メインＣＰＵ５が、ベース基板２に装着された出力用基板４やその他の装着用基板９を、識別するための共用配線を利用して行うので、別途、通信速度の変更のための信号ラインを設ける必要がない。
【００７３】
さらに、デジタルパネルメータ１として組み立てた状態で、パソコン１０が、通信を含む検査処理の全体を制御するので、検査の自動化を図ることが可能となる。
【００７４】
（その他の実施の形態）
上述の実施の形態では、サブＣＰＵ７がマスタとして動作したけれども、例えば、メインＣＰＵに通信停止スイッチを設けてマスタとして動作させてもよく、あるいは、マスタ／スレーブの切替えスイッチによって切替えられるようにしてもよい。
【００７５】
上述の実施の形態では、入出力ターミナル１３を介して各スイッチ１５〜１７を設定したけれども、本発明の他の実施の形態として、作業者が設定し、設定内容をパソコン１０に入力するようにしてもよい。
【産業上の利用可能性】
【００７６】
本発明は、通信ラインを共用するデータ通信に有用である。
【図面の簡単な説明】
【００７７】
【図１】本発明の一つの実施の形態に係る通信ラインの共用方法が適用される検査システムの概略構成図である。
【図２】図１のデジタルパネルメータの斜視図である。
【図３】図２の内部の構成を示す分解斜視図である。
【図４】本発明の動作説明に供するフローチャートである。
【符号の説明】
【００７８】
１ デジタルパネルメータ
５ メインＣＰＵ
７ サブＣＰＵ
１０ パソコン
１３ 入出力ターミナル
【技術分野】
【０００１】
本発明は、通信ラインの共用方法および基板に関し、更に詳しくは、温度調節器や各種の入力を計測するデジタルパネルメータなどの電子機器における検査などに好適な通信ラインの共用方法および電子機器に搭載される基板に関する。
【背景技術】
【０００２】
従来から、パーソナルコンピュータ等の各種情報処理装置では、例えば、装置を構成する制御用の基板としてＣＰＵを搭載した複数の基板が設けられ、各基板は、例えば、ＵＡＲＴ （Universal Asynchronous Receiver and Transmitter)を介して双方向のシリアル通信ラインで接続され、データ等の交換を可能としたものがある（例えば、特許文献１参照）。
【特許文献１】特開２０００−２４２４８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一般に、ＣＰＵのＵＡＲＴなどの通信ポートの数には、限りがあり、通信ポートの数が多いＣＰＵは、その分高価となる。
【０００４】
一方、例えば、電子機器の検査時などにおいては、上述の複数の基板の各ＣＰＵと検査装置との個別の通信が必要となる場合があるが、かかる検査時だけのために、通信ポートの数の多いＣＰＵを使用するのは、コストの増大を招き、好ましくない。
【０００５】
本発明は、上述のような点に鑑みて為されたものであって、ＣＰＵの通信ポートを共用してコストの低減を図ることを目的としている。
【課題を解決するための手段】
【０００６】
本発明では、上記目的を達成するために、次のように構成している。
【０００７】
すなわち、本発明の通信ラインの共用方法は、ＣＰＵがそれぞれ実装された少なくとも３つの基板の各ＣＰＵによって、通信ラインを共用する方法であって、少なくともいずれか一つの基板には、対応するＣＰＵの通信を停止させる通信停止設定部および対応するＣＰＵの通信速度を変更設定する通信速度変更設定部の少なくともいずれか一方の設定部が設けられ、該設定部の設定を制御して通信ラインを共用するものである。
【０００８】
ここで、対応するＣＰＵとは、前記少なくともいずれか一方の設定部が設けられた基板に実装されたＣＰＵであってもよいし、当該基板とは別の基板に実装されたＣＰＵであってもよい。
【０００９】
前記通信停止設定部および前記通信速度変更設定部は、例えば、基板に設けたスイッチやピン端子などで構成するのが好ましい。
【００１０】
本発明によると、通信停止設定部および通信速度変更設定部の少なくともいずれか一方の設定部を制御することにより、対応するＣＰＵの通信を停止させたり、あるいは、対応するＣＰＵの通信速度を変更して他のＣＰＵからの通信を受け付けないようにするなどし、通信が競合しないようにして通信ラインを共用することができる。
【００１１】
本発明の好ましい実施態様においては、前記通信ラインがシリアル通信ラインであり、いずれかの一つの基板のＣＰＵを、各ＣＰＵ間の通信の全体を制御する通信制御ＣＰＵとし、該通信制御ＣＰＵが、前記通信停止設定部および前記通信速度変更設定部の少なくともいずれか一方の設定部を制御可能である。
【００１２】
ここで、シリアル通信ラインとしては、ＵＡＲＴ（Universal Asynchronous Receiver and Transmitter)のシリアル通信ラインであるのが好ましい。
【００１３】
また、通信制御ＣＰＵが実装された基板は、電子機器を検査するための検査処理を制御するパーソナルコンピュータなどに搭載されるのが好ましい。
【００１４】
この実施態様によると、通信制御ＣＰＵが、通信停止設定部および前記通信速度変更設定部の少なくともいずれか一方の設定部を制御して通信が競合しないようにして通信ラインを共用することができる。
【００１５】
本発明の一実施態様においては、前記通信制御ＣＰＵが、出力用ターミナルを介して前記通信停止設定部および前記通信速度変更設定部の少なくともいずれか一方の設定部を制御するものである。
【００１６】
ここで、出力用ターミナルは、通信停止設定部あるいは通信速度変更設定部として基板に設けられた、例えば、ピン端子間の開放や短絡によって設定部の設定を制御するものであるのが好ましい。
【００１７】
この実施態様によると、通信制御ＣＰＵは、出力用ターミナルを介して前記少なくともいずれか一方の設定部を制御するので、他のＣＰＵと通信することなく、他のＣＰＵの通信を停止させたり、通信速度を変更したりできることになる。
【００１８】
本発明の他の実施態様においては、前記通信制御ＣＰＵが実装された基板以外の複数の他の基板は、機能に応じた専用回路をそれぞれ有するとともに、電子機器に搭載されるものである。
【００１９】
ここで、機能とは、例えば、入力、出力、電源、通信といった機能のみならず、アナログ入力、デジタル入力、さらには、リレー出力、トランジスタ出力といった出力形式や入出力点数などの機能をいうものであり、専用回路とは、かかる機能に応じた専用の回路をいい、例えば、入力回路、出力回路、電源回路などの回路をいう。
【００２０】
さらに、前記電子機器には、共用配線を有するベース基板が搭載され、該ベース基板の接続部に、前記複数の他の基板が装着されることによって前記専用回路が共用配線に接続されるものであり、前記複数の他の基板の内の一方の基板に設けられた前記通信停止設定部および前記通信速度変更設定部の少なくともいずれか一方の設定部の設定を制御することによって、前記共用配線を介して他方の基板のＣＰＵの通信の停止および通信速度の変更の少なくともいずれか一方を制御するのが好ましい。
【００２１】
ここで、共用配線とは、複数の基板の間で共用される配線をいい、例えば、複数の基板の間で共用されるバス配線、電源線、アナログ信号線等をいう。
【００２２】
上記構成によると、複数の基板の間の共用配線を利用して、例えば、通信停止設定部や通信速度変更設定部が設けられていない基板のＣＰＵの通信停止や通信速度の変更を制御することが可能となる。
【００２３】
本発明の好ましい実施態様においては、前記通信制御ＣＰＵは、前記電子機器の検査用のデータの送受信を、前記通信ラインを共用して行うように、前記通信停止設定部および前記通信速度変更設定部の少なくともいずれか一方の設定部の設定を制御するものである。
【００２４】
前記通信制御ＣＰＵが実装された基板は、電子機器の検査処理の全体を制御するパーソナルコンピュータに搭載されるのが好ましい。
【００２５】
ここで、電子機器の検査には、該電子機器に搭載された基板の検査を含むものである。
【００２６】
この実施態様によると、共通の通信ラインを利用して検査用データの送受信ができるので、検査のために別の通信ラインを設ける必要がない。
【００２７】
また、本発明の基板は、電子機器に搭載されるとともに、共通の通信ラインを介して他の複数のＣＰＵとの通信が可能なＣＰＵが実装された基板であって、機能に応じた専用回路を有するとともに、対応するＣＰＵの通信を停止させる通信停止設定部および対応するＣＰＵの通信速度を変更設定する通信速度変更設定部の少なくともいずれか一方の設定部が設けられ、該設定部の設定が制御されて前記通信ラインを共用するものである。
【００２８】
本発明によると、通信停止設定部および通信速度変更設定部の少なくともいずれか一方の設定部を制御することにより、対応するＣＰＵの通信を停止させたり、あるいは、対応するＣＰＵの通信速度を変更して該ＣＰＵが他のＣＰＵからの通信を認知できないようにすることにより、通信が競合しないようにして通信ラインを共用することができる。
【００２９】
本発明の好ましい実施態様においては、前記電子機器には、共用配線を有するベース基板と、前記他の複数のＣＰＵの内の少なくとも一つのＣＰＵが実装されるとともに、機能に応じた専用回路を有する基板とが搭載され、前記電子機器に搭載された基板に実装された前記ＣＰＵが、前記共用配線に含まれる前記通信ラインを介して通信するものである。
【００３０】
この実施態様によると、複数の基板の間の共用配線に含まれる通信ラインを共用して通信を行うことができる。
【発明の効果】
【００３１】
本発明によれば、ＣＰＵの通信を停止させる通信停止設定部およびＣＰＵの通信速度を変更する通信速度変更設定部の少なくともいずれか一方の設定部を制御することにより、通信が競合しないようにして通信ラインを共用することができ、これによって、通信ポートの少ないＣＰＵを使用してコストの低減を図ることができる。
【発明を実施するための最良の形態】
【００３２】
以下、図面によって、本発明の実施の形態について、詳細に説明する。
【００３３】
（実施の形態１）
図１は、本発明の一つの実施の形態に係る通信ラインの共用方法が適用されるシステムの概略構成図である。
【００３４】
この実施の形態では、電子機器としてのデジタルパネルメータ１の検査に適用して説明する。
【００３５】
この実施の形態のデジタルパネルメータ１は、後述のように、複数の基板が搭載されて構成されており、この図１においては、ベース基板２と、入力用基板３と、ＢＣＤ（Binary Coded Decimal）出力を与える出力用基板４とが示されている。
【００３６】
入力用基板３には、メインＣＰＵ５が実装されており、このメインＣＰＵ５は、ＵＡＲＴ （Universal Asynchronous Receiver and Transmitter)の双方向のシリアル通信ライン（ＵＡＲＴ１，２）を２つ備えている、すなわち、ＵＡＲＴの２つの通信ポートを備えている。
【００３７】
ベース基板２および出力用基板４には、それぞれ表示用および出力用サブＣＰＵ６，７が実装されており、各サブＣＰＵ６，７は、ＵＡＲＴの通信ポートをそれぞれ一つ備えている。
【００３８】
入力用基板３のメインＣＰＵ５のＵＡＲＴ通信ポートの一方は、ベース基板２の表示用サブＣＰＵ６のＵＡＲＴ通信ポートに接続されており、他方は、出力モジュール基板４の出力用サブＣＰＵ（以下、出力用サブＣＰＵを「サブＣＰＵ」という）７のＵＡＲＴ通信ポートに接続されている。
【００３９】
この実施の形態のデジタルパネルメータ１は、本件出願人が、平成１４年５月２０日に出願し、平成１５年１１月２８日に公開された「電子機器および電子機器の使用方法」（特開２００３−３３８６７４号公報）の電子機器としての基本的な構成を備えるものである。
【００４０】
すなわち、この実施の形態のデジタルパネルメータ１は、図２の斜視図および図３の内部の分解斜視図に示されるように、共用配線（図示せず）を有するベース基板２のコネクタ８に対して、所要の機種に対応するように、装着用基板としての入力用基板３、出力用基板４および電源、通信などの機能毎の装着用基板９のコネクタを装着することにより、共用配線を介して各基板の図示しない専用回路、例えば、入力回路、出力回路、電源回路などが接続され、入力用基板３のメインＣＰＵ５が、各装着用基板４，９を識別してその機種に対応する制御動作を可能とし、これによって、装着用基板４，９を複数の機種で共用可能とするものである。
【００４１】
このデジタルパネルメータ１は、横長のケース２０を備え、このケース２０の前面部に液晶等の表示部２１と各種の操作キー２２，２２，…とが設けられている。デジタルパネルメータ１の内部回路は、機能毎にモジュール化されて、上述のように別個の基板で構成されている。
【００４２】
ベース基板２は、ケース２０の前面部に沿って設けられるもので、これには、表示部２１の駆動回路や上述の表示用サブＣＰＵ６のほかに、他の基板３，４，９の専用回路である入力回路、出力回路、電源回路等を接続するための共用配線を備えている。
【００４３】
入力用基板３は、専用回路として入力回路を備えるとともに、ベース基板２に装着された各基板４，９の専用回路の全体を制御して所要の機種として動作させる上述のメインＣＰＵ５が実装されている。
【００４４】
再び、図１を参照して、この実施の形態では、デジタルパネルメータ１の出荷検査などにおいて、入力用基板３のメインＣＰＵ５と出力用基板４のサブＣＰＵ７との間のシリアル通信ライン（ＵＡＲＴ１）を、検査処理に必要な各ＣＰＵ間の通信の全体を制御するパソコン１０に接続し、シリアル通信ライン（ＵＡＲＴ１）を共用できるように次のように構成している。
【００４５】
すなわち、出荷検査時には、通信制御ＣＰＵが実装された基板が搭載されて通信制御ＣＰＵとして機能するパソコン１０を、メインＣＰＵ５とサブＣＰＵ７との間のシリアル通信ライン（ＵＡＲＴ１）に、電圧レベルを変換する通信変換機１１を介して接続する一方、このパソコン１０を、ＰＬＣ（プログラマブル・ロジック・コントローラ）１２および入出力ターミナル１３に接続する。
【００４６】
この実施の形態では、サブＣＰＵ７が実装された出力用基板４には、サブＣＰＵ７の通信を停止させる通信停止設定部となるピン端子２５、サブＣＰＵ７の通信速度を変更する通信速度変更設定部となるピン端子２６および装着用基板４の装着の有無に拘わらず、基板の種類を識別する信号の有効／無効を設定する機種設定部となるピン端子２７が設けられている。
【００４７】
このピン端子２５およびピン端子２６は、サブＣＰＵ７に接続されており、ピン端子２７は、機種認識回路１８に接続されており、この機種認識回路１８を介して入力用基板３のメインＣＰＵ５に与えられる識別信号を有効あるいは無効とするように構成されている。
【００４８】
入出力ターミナル１３は、出力用基板４の前記各ピン端子２５〜２７および内部電源のピン端子２８を用いて、サブＣＰＵ７の通信を停止させる通信停止スイッチ１５、出力用基板４のサブＣＰＵ７の通信速度を変更する通信速度変更スイッチ１６、および、出力用基板４を介して入力用基板３に対して装着用基板４の種類を識別する信号の有効／無効を設定する機種設定スイッチ１７を構成し、各スイッチ１５〜１７が、パソコン１０によって制御される。
【００４９】
なお、ピン端子２５〜２８は、デジタルパネルメータ１を組み立てた状態で検査できるように、上述の図２のケース２０に形成された開口から臨むように構成されている。
【００５０】
上述の図３に示されるように、出力用基板４が、ベース基板２のコネクタ８に装着されると、ベース基板８の共用配線を介して出力用基板４に対応する識別用の信号が、入力用基板３のメインＣＰＵ５に与えられて装着された基板が識別されるのであるが、上述の機種設定スイッチ１７は、基板の装着の有無に拘わらず、機種認識回路１８およびベース基板２の共用配線を介して入力用基板３のメインＣＰＵ５に対する識別信号を有効あるいは無効とするものである。
【００５１】
通信停止スイッチ１５は、ＯＮされて有効になると、サブＣＰＵ７の通信が停止され、ＯＦＦされて無効になると、サブＣＰＵ７の通信が許容される。
【００５２】
また、通信速度変更スイッチ１６は、ＯＮされて有効になると、サブＣＰＵ７の通信速度が、例えば、９．６ｋｂｐｓに設定され、ＯＦＦされて無効になると、サブＣＰＵ７の通信速度が、例えば、１２５ｋｂｐｓに設定される。
【００５３】
機種設定スイッチ１７は、ＯＦＦされて有効になると、出力用基板４の機種認識回路１８を介して入力用基板３のメインＣＰＵ５に対して、出力用基板４が装着されていることを示す識別信号が有効となり、これによって、メインＣＰＵ５は、通信速度を、例えば、１２５ｋｂｐｓに設定する。また、ＯＮされて無効になると、出力用基板４の機種認識回路１８を介して入力用基板３のメインＣＰＵ５に対して、識別信号が無効とされ、これによって、メインＣＰＵ５は、通信速度を、例えば、９．６ｋｂｐｓに設定する。
【００５４】
すなわち、この実施の形態では、装着された基板の種類を識別するための信号ラインを利用してメインＣＰＵ５の通信速度の変更設定に利用している。
【００５５】
なお、ＰＬＣ１２は、出力用基板４に接続され、出力用基板４の出力データの読み出しなどに使用され、出力用基板４が正しい出力データを出力しているか否かの検査に用いられる。
【００５６】
次に、上記構成において、パソコン１０、入力用基板３のメインＣＰＵ５および出力用基板４のサブＣＰＵ７によって、シリアル通信ライン（ＵＡＲＴ１）を共用して検査を行う場合の手順について、図４のフローチャートに基いて、説明する。
【００５７】
この図４は、検査処理の全体を制御するパソコン１０の処理を示している。
【００５８】
（１）サブＣＰＵ７とメインＣＰＵ５との通信
先ず、出力用基板４のサブＣＰＵ７と入力用基板３のメインＣＰＵ５との通信を行わせるか否か判断し（ステップｎ１）、サブＣＰＵ７とメインＣＰＵ５との通信を行わせる場合には、入出力ターミナル１３を制御して機種設定スイッチ１７をＯＦＦして識別信号を有効とし（ステップｎ２）、この識別信号が、出力用基板４を介して入力用基板３に与えられることにより、入力用基板３のメインＣＰＵ５は、通信速度を、例えば、１２５ｋｂｐｓに設定する。
【００５９】
次に、パソコン１０は、入出力ターミナル１３を制御して通信速度変更スイッチ１６をＯＦＦして無効とし（ステップｎ３）、これによって、出力用基板４のサブＣＰＵ７の通信速度が、例えば、１２５ｋｂｐｓとされ、１２５ｋｂｐｓの通信速度でサブＣＰＵ７とメインＣＰＵ５との間のシリアル通信（ＵＡＲＴ通信）が実行され、例えば、検査のためのダミーデータの送受信などが行われる（ステップｎ４）。このとき、パソコン１０は、通信を行わず、通信が競合することがない。パソコン１０は、サブＣＰＵ７とメインＣＰＵ５との通信が終了したことを、例えば、一定時間、電文の送受信がないことから判断する。
【００６０】
なお、サブＣＰＵ７とメインＣＰＵ５との関係では、サブＣＰＵ７がマスタとなり、メインＣＰＵ５がスレーブとなり、スレーブであるメインＣＰＵ５は、マスタであるサブＣＰＵ７からの電文を受け付けて電文を返信し、自ら最初に電文を送信することはない。
【００６１】
また、検査時以外の通常時（デフォルト状態）は、このサブＣＰＵ７とメインＣＰＵ５との通信ラインが有効となる。
【００６２】
（２）サブＣＰＵ７とパソコン（ＰＣ）１０との通信
ステップｎ１において、出力用基板４のサブＣＰＵ７と入力用基板３のメインＣＰＵ５との通信を行わせない場合には、出力用基板４のサブＣＰＵ７とパソコン（ＰＣ）１０との通信を行なうか否かを判断し（ステップｎ５）、サブＣＰＵ７とパソコン１０との通信を行う場合には、入出力ターミナル１３を制御して機種設定スイッチ１７をＯＦＦして識別信号を有効とし（ステップｎ６）、この識別信号が、出力用基板４を介して入力用基板３に与えられることにより、入力用基板３のメインＣＰＵ５は、通信速度を、例えば、１２５ｋｂｐｓに設定する。
【００６３】
次に、パソコン１０は、入出力ターミナル１３を制御して通信速度変更スイッチ１６をＯＮして有効とし（ステップｎ７）、これによって、出力用基板４のサブＣＰＵ７の通信速度が、例えば、９．６ｋｂｐｓとされ、９．６ｋｂｐｓの通信速度でサブＣＰＵ７とパソコン１０との間でシリアル通信（ＵＡＲＴ通信）が実行され（ステップｎ８）、例えば、検査のためのダミーデータの送受信などが行われる。このとき、スレーブである入力用基板３のメインＣＰＵ５は、通信速度が、１２５ｋｂｐｓに設定されているので、９．６ｋｂｐｓの通信速度で行われるサブＣＰＵ７とパソコン１０と間の電文を受け付けることができず、通信が競合することはない。
【００６４】
なお、サブＣＰＵ７とパソコン１０との関係では、サブＣＰＵ７がマスタとなり、パソコン１０がスレーブとなる。
【００６５】
このサブＣＰＵ７とパソコン１０との通信による検査では、出力用基板４単独としての検査が可能となる。
【００６６】
（３）メインＣＰＵ５とパソコン１０との通信
また、ステップｎ５において、出力用基板４のサブＣＰＵ７とパソコン１０との通信を行わない場合には、パソコン１０と入力用基板３のメインＣＰＵ５との通信を行うか否かを判断し（ステップｎ９）、パソコン１０とメインＣＰＵ５との通信を行う場合には、入出力ターミナル１３を制御して機種設定スイッチ１７をＯＮして識別信号を無効とし（ステップｎ１０）、出力用基板４を介して入力用基板３に与えられる識別信号が無効になることにより、入力用基板３のメインＣＰＵ５は、通信速度を、例えば、９．６ｋｂｐｓに変更する。次に、パソコン１０は、入出力ターミナル１３を制御して通信停止スイッチ１５をＯＮして有効とし（ステップｎ１１）、これによって、出力用基板４のマスタとしてのサブＣＰＵ７が通信を停止する。
【００６７】
これによって、９．６ｋｂｐｓの通信速度でメインＣＰＵ５とパソコン１０との間でシリアル通信（ＵＡＲＴ通信）が実行され（ステップｎ１２）、例えば、メインＣＰＵ５へのデータの書き込みあるいはメインＣＰＵ５からのデータの読み出しが行われる。このとき、マスタとしてのサブＣＰＵ７の通信は、停止されており、通信が競合することがない。
【００６８】
なお、メインＣＰＵ５とパソコン１０との関係では、パソコン１０がマスタとなり、メインＣＰＵ５がスレーブとなる。
【００６９】
また、ベース基板２の表示用サブＣＰＵ６の検査は、シリアル通信ラインＵＡＲＴ１を用いてメインＣＰＵ５を介して行なわれる。
【００７０】
以上のようにして、検査時には、各ＣＰＵ５，７およびパソコン１０の間の通信が、メインＣＰＵ５のＵＡＲＴ通信ポートとサブＣＰＵ７のＵＡＲＴ通信ポートとの間のシリアル通信ライン（ＵＡＲＴ１）を共用して行われることになる。
【００７１】
したがって、検査のために、別のシリアル通信ラインを設ける必要がない、すなわち、メインＣＰＵ５およびサブＣＰＵ７のシリアル通信ポートの数を増やす必要がなく、その分、安価なＣＰＵを使用できることになる。
【００７２】
また、メインＣＰＵ５の通信速度の変更を、メインＣＰＵ５が、ベース基板２に装着された出力用基板４やその他の装着用基板９を、識別するための共用配線を利用して行うので、別途、通信速度の変更のための信号ラインを設ける必要がない。
【００７３】
さらに、デジタルパネルメータ１として組み立てた状態で、パソコン１０が、通信を含む検査処理の全体を制御するので、検査の自動化を図ることが可能となる。
【００７４】
（その他の実施の形態）
上述の実施の形態では、サブＣＰＵ７がマスタとして動作したけれども、例えば、メインＣＰＵに通信停止スイッチを設けてマスタとして動作させてもよく、あるいは、マスタ／スレーブの切替えスイッチによって切替えられるようにしてもよい。
【００７５】
上述の実施の形態では、入出力ターミナル１３を介して各スイッチ１５〜１７を設定したけれども、本発明の他の実施の形態として、作業者が設定し、設定内容をパソコン１０に入力するようにしてもよい。
【産業上の利用可能性】
【００７６】
本発明は、通信ラインを共用するデータ通信に有用である。
【図面の簡単な説明】
【００７７】
【図１】本発明の一つの実施の形態に係る通信ラインの共用方法が適用される検査システムの概略構成図である。
【図２】図１のデジタルパネルメータの斜視図である。
【図３】図２の内部の構成を示す分解斜視図である。
【図４】本発明の動作説明に供するフローチャートである。
【符号の説明】
【００７８】
１ デジタルパネルメータ
５ メインＣＰＵ
７ サブＣＰＵ
１０ パソコン
１３ 入出力ターミナル
【特許請求の範囲】
【請求項１】
ＣＰＵがそれぞれ実装された少なくとも３つの基板の各ＣＰＵによって、通信ラインを共用する方法であって、
少なくともいずれか一つの基板には、対応するＣＰＵの通信を停止させる通信停止設定部および対応するＣＰＵの通信速度を変更設定する通信速度変更設定部の少なくともいずれか一方の設定部が設けられ、該設定部の設定を制御して通信ラインを共用することを特徴とする通信ラインの共用方法。
【請求項２】
前記通信ラインがシリアル通信ラインであり、いずれかの一つの基板のＣＰＵを、各ＣＰＵ間の通信の全体を制御する通信制御ＣＰＵとし、該通信制御ＣＰＵが、前記通信停止設定部および前記通信速度変更設定部の少なくともいずれか一方の設定部を制御可能であることを特徴とする請求項１に記載の通信ラインの共用方法。
【請求項３】
前記通信制御ＣＰＵが、出力用ターミナルを介して前記通信停止設定部および前記通信速度変更設定部の少なくともいずれか一方の設定部を制御することを特徴とする請求項２に記載の通信ラインの共用方法。
【請求項４】
前記通信制御ＣＰＵが実装された基板以外の複数の他の基板は、機能に応じた専用回路をそれぞれ有するとともに、電子機器に搭載されることを特徴とする請求項２または３に記載の通信ラインの共用方法。
【請求項５】
前記電子機器には、共用配線を有するベース基板が搭載され、該ベース基板の接続部に、前記複数の他の基板が装着されることによって前記専用回路が共用配線に接続されるものであり、前記複数の他の基板の内の一方の基板に設けられた前記通信停止設定部および前記通信速度変更設定部の少なくともいずれか一方の設定部の設定を制御することによって、前記共用配線を介して他方の基板のＣＰＵの通信の停止および通信速度の変更の少なくともいずれか一方を制御することを特徴とする請求項４に記載の通信ラインの共用方法。
【請求項６】
前記通信制御ＣＰＵは、前記電子機器の検査用のデータの送受信を、前記通信ラインを共用して行うように、前記通信停止設定部および前記通信速度変更設定部の少なくともいずれか一方の設定部の設定を制御することを特徴とする請求項２〜５のいずれか１項に記載の通信ラインの共用方法。
【請求項７】
電子機器に搭載されるとともに、共通の通信ラインを介して他の複数のＣＰＵとの通信が可能なＣＰＵが実装された基板であって、
機能に応じた専用回路を有するとともに、対応するＣＰＵの通信を停止させる通信停止設定部および対応するＣＰＵの通信速度を変更設定する通信速度変更設定部の少なくともいずれか一方の設定部が設けられ、該設定部の設定が制御されて前記通信ラインを共用することを特徴とする基板。
【請求項８】
前記電子機器には、共用配線を有するベース基板と、前記他の複数のＣＰＵの内の少なくとも一つのＣＰＵが実装されるとともに、機能に応じた専用回路を有する基板とが搭載され、
前記電子機器に搭載された基板に実装された前記ＣＰＵが、前記共用配線に含まれる前記通信ラインを介して通信することを特徴とする請求項７に記載の基板。
【請求項１】
ＣＰＵがそれぞれ実装された少なくとも３つの基板の各ＣＰＵによって、通信ラインを共用する方法であって、
少なくともいずれか一つの基板には、対応するＣＰＵの通信を停止させる通信停止設定部および対応するＣＰＵの通信速度を変更設定する通信速度変更設定部の少なくともいずれか一方の設定部が設けられ、該設定部の設定を制御して通信ラインを共用することを特徴とする通信ラインの共用方法。
【請求項２】
前記通信ラインがシリアル通信ラインであり、いずれかの一つの基板のＣＰＵを、各ＣＰＵ間の通信の全体を制御する通信制御ＣＰＵとし、該通信制御ＣＰＵが、前記通信停止設定部および前記通信速度変更設定部の少なくともいずれか一方の設定部を制御可能であることを特徴とする請求項１に記載の通信ラインの共用方法。
【請求項３】
前記通信制御ＣＰＵが、出力用ターミナルを介して前記通信停止設定部および前記通信速度変更設定部の少なくともいずれか一方の設定部を制御することを特徴とする請求項２に記載の通信ラインの共用方法。
【請求項４】
前記通信制御ＣＰＵが実装された基板以外の複数の他の基板は、機能に応じた専用回路をそれぞれ有するとともに、電子機器に搭載されることを特徴とする請求項２または３に記載の通信ラインの共用方法。
【請求項５】
前記電子機器には、共用配線を有するベース基板が搭載され、該ベース基板の接続部に、前記複数の他の基板が装着されることによって前記専用回路が共用配線に接続されるものであり、前記複数の他の基板の内の一方の基板に設けられた前記通信停止設定部および前記通信速度変更設定部の少なくともいずれか一方の設定部の設定を制御することによって、前記共用配線を介して他方の基板のＣＰＵの通信の停止および通信速度の変更の少なくともいずれか一方を制御することを特徴とする請求項４に記載の通信ラインの共用方法。
【請求項６】
前記通信制御ＣＰＵは、前記電子機器の検査用のデータの送受信を、前記通信ラインを共用して行うように、前記通信停止設定部および前記通信速度変更設定部の少なくともいずれか一方の設定部の設定を制御することを特徴とする請求項２〜５のいずれか１項に記載の通信ラインの共用方法。
【請求項７】
電子機器に搭載されるとともに、共通の通信ラインを介して他の複数のＣＰＵとの通信が可能なＣＰＵが実装された基板であって、
機能に応じた専用回路を有するとともに、対応するＣＰＵの通信を停止させる通信停止設定部および対応するＣＰＵの通信速度を変更設定する通信速度変更設定部の少なくともいずれか一方の設定部が設けられ、該設定部の設定が制御されて前記通信ラインを共用することを特徴とする基板。
【請求項８】
前記電子機器には、共用配線を有するベース基板と、前記他の複数のＣＰＵの内の少なくとも一つのＣＰＵが実装されるとともに、機能に応じた専用回路を有する基板とが搭載され、
前記電子機器に搭載された基板に実装された前記ＣＰＵが、前記共用配線に含まれる前記通信ラインを介して通信することを特徴とする請求項７に記載の基板。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００６−９３９２４（Ｐ２００６−９３９２４Ａ）
【公開日】平成１８年４月６日（２００６．４．６）
【国際特許分類】
【出願番号】特願２００４−２７４４７１（Ｐ２００４−２７４４７１）
【出願日】平成１６年９月２２日（２００４．９．２２）
【出願人】（０００００２９４５）オムロン株式会社 (3,542)
【Ｆターム（参考）】
【公開日】平成１８年４月６日（２００６．４．６）
【国際特許分類】
【出願日】平成１６年９月２２日（２００４．９．２２）
【出願人】（０００００２９４５）オムロン株式会社 (3,542)
【Ｆターム（参考）】
[ Back to top ]