配線基板、及び半導体パッケージ
【課題】電源インピーダンスを低くすることや、インピーダンスマッチングをとることが容易な無機材料を用いた配線基板、及び前記配線基板上に半導体チップを搭載した半導体パッケージを提供すること。
【解決手段】本配線基板は、無機材料からなる基板本体と、前記基板本体を厚さ方向に貫通する平面形状が矩形の第１電極と、前記基板本体を前記厚さ方向に貫通する平面形状が矩形の第２電極と、を有し、前記第１電極と前記第２電極とは所定の間隔を隔てて第１の方向及びそれと直交する第２の方向にそれぞれ交互に複数配置され、前記第１電極と前記第２電極との間には、前記基板本体を前記厚さ方向に貫通する信号電極が設けられ、前記第１電極と前記第２電極の何れか一方はグランド電極であり、他方は電源電極である。
【解決手段】本配線基板は、無機材料からなる基板本体と、前記基板本体を厚さ方向に貫通する平面形状が矩形の第１電極と、前記基板本体を前記厚さ方向に貫通する平面形状が矩形の第２電極と、を有し、前記第１電極と前記第２電極とは所定の間隔を隔てて第１の方向及びそれと直交する第２の方向にそれぞれ交互に複数配置され、前記第１電極と前記第２電極との間には、前記基板本体を前記厚さ方向に貫通する信号電極が設けられ、前記第１電極と前記第２電極の何れか一方はグランド電極であり、他方は電源電極である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無機材料を用いた配線基板、及び前記配線基板上に半導体チップを搭載した半導体パッケージに関する。
【背景技術】
【０００２】
従来より、絶縁性樹脂等の有機材料を用いた配線基板や、シリコン等の無機材料を用いた配線基板が知られている。有機材料を用いた配線基板では、インピーダンスマッチングや電源インピーダンスの低減等を目的として、電源プレーンやＧＮＤプレーンを平面的に形成していた。
【０００３】
電源プレーンやＧＮＤプレーンを可能な限り広い面積で形成することにより、電源やＧＮＤの抵抗値を低くできる。又、電源プレーンやＧＮＤプレーンを近接させて対向配置することにより、容量性を高く、誘導性を低くできる。又、電源プレーンやＧＮＤプレーンにより信号電極を挟持することにより、インピーダンスマッチングをとることができる。
【０００４】
一方、無機材料を用いた配線基板では、マイクロローディング効果等の影響により、電源プレーンやＧＮＤプレーンを平面的に形成することが困難である。そのため、微細な配線パターンやビア配線のみで電源やＧＮＤを形成していた。なお、マイクロローディング効果とは、パターンのアスペクト比（パターン幅と深さの比）によりエッチング速度が異なる現象である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１４８４４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、無機材料を用いた配線基板において、微細な配線パターンやビア配線のみで電源やＧＮＤを形成すると、広い導体面積を持った層を確保することができないため、電源やＧＮＤの抵抗値が高く、容量性が低く、誘導性が高くなるといった問題が生じる。その結果、電源インピーダンスが高くなる。又、高速な入出力信号用の配線にインピーダンスマッチングをとることが困難である。
【０００７】
例えば、特許文献１に開示された構造を用いた場合も、電源インピーダンスを低くすることはできるが、インピーダンスマッチングをとることは容易ではない。
【０００８】
本発明は、上記の点に鑑みてなされたものであり、電源インピーダンスを低くすることや、インピーダンスマッチングをとることが容易な無機材料を用いた配線基板、及び前記配線基板上に半導体チップを搭載した半導体パッケージを提供することを課題とする。
【課題を解決するための手段】
【０００９】
本配線基板は、無機材料からなる基板本体と、前記基板本体を厚さ方向に貫通する平面形状が矩形の第１電極と、前記基板本体を前記厚さ方向に貫通する平面形状が矩形の第２電極と、を有し、前記第１電極と前記第２電極とは所定の間隔を隔てて第１の方向及びそれと直交する第２の方向にそれぞれ交互に複数配置され、前記第１電極と前記第２電極との間には、前記基板本体を前記厚さ方向に貫通する信号電極が設けられ、前記第１電極と前記第２電極の何れか一方はグランド電極であり、他方は電源電極であることを要件とする。
【発明の効果】
【００１０】
開示の技術によれば、電源インピーダンスを低くすることや、インピーダンスマッチングをとることが容易な無機材料を用いた配線基板、及び前記配線基板上に半導体チップを搭載した半導体パッケージを提供できる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施の形態に係る配線基板を例示する平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。
【図４】第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。
【図５】第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。
【図６】第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。
【図７】第１の実施の形態の変形例１に係る配線基板を例示する断面図である。
【図８】第１の実施の形態の変形例１に係る配線基板に半導体チップを搭載した半導体パッケージを例示する断面図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
【００１３】
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する平面図である。図２は、図１のＡ−Ａ線に沿う断面図である。
【００１４】
図１及び図２を参照するに、配線基板１０は、基板本体１１と、絶縁膜１２と、ＧＮＤ電極１３（第１電極）と、電源電極１４（第２電極）と、信号電極１５とを有する。配線基板１０の形状は任意として構わないが、本実施の形態では平面形状が正方形の板状である場合を例に以下の説明を行う。又、正方形の上面の一辺の方向をＸ方向（第１の方向）、正方形の上面においてＸ方向に垂直な方向をＹ方向（第２の方向）、厚さ方向をＺ方向とする。
【００１５】
配線基板１０において、基板本体１１は、ＧＮＤ電極１３等を形成する基体となる部分であり、貫通孔１１ｘ、１１ｙ、及び１１ｚが形成されている。基板本体１１の大きさは、例えば、縦２〜３ｃｍ（Ｙ方向）、横２〜３ｃｍ（Ｘ方向）、厚さ（Ｚ方向）２００〜３００μｍ程度とすることができる。基板本体１１の材料としては、シリコン、ガラス、セラミック等の無機材料を用いることができる。
【００１６】
配線基板１０は、半導体チップを搭載することにより半導体パッケージとなり得る。その際、半導体チップはシリコン基板を有するものが多いため、熱膨張係数を整合させる観点からすると、基板本体１１の材料としてシリコンやシリコンに熱膨張係数が近い硼珪酸ガラスを用いると好適である。硼珪酸ガラスは、硼酸（Ｂ２Ｏ３）と珪酸（ＳｉＯ２）を主成分として含むガラスであり、熱膨張係数は３ｐｐｍ／℃程度である。
【００１７】
基板本体１１の熱膨張係数を半導体チップの熱膨張係数と整合させる理由は、高温環境下や低温環境下で動作する場合も含め、配線基板１０と半導体チップとの接合部に生じる熱応力を低減するためである。以下、基板本体１１がシリコンである場合を例にして説明する。
【００１８】
貫通孔１１ｘ、１１ｙ、及び１１ｚは、それぞれ基板本体１１の一方の面１１ａから他方の面１１ｂに貫通する孔である。貫通孔１１ｘは、ＧＮＤ電極１３を形成するために設けられた孔であり、基板本体１１の厚さ方向（Ｚ方向）に形成されている。貫通孔１１ｙは、電源電極１４を形成するために設けられた孔であり、基板本体１１の厚さ方向（Ｚ方向）に形成されている。貫通孔１１ｘと貫通孔１１ｙは、所定の間隔を隔ててＸ方向及びＹ方向にそれぞれ交互に配置されている。なお、各貫通孔１１ｘと各貫通孔１１ｙとの間隔は、全て一定である必要はない。
【００１９】
貫通孔１１ｘ及び１１ｙの平面形状は、矩形（正方形又は長方形）とすることができる。貫通孔１１ｘ及び１１ｙの幅（Ｘ方向）は、例えば、数１０〜数１００μｍ程度とすることができる。貫通孔１１ｘ及び１１ｙの長さ（Ｙ方向）は、例えば、数１０〜数１００μｍ程度とすることができる。Ｘ方向に隣接する貫通孔１１ｘと貫通孔１１ｙの間隔は、例えば、数１０〜数１００μｍ程度とすることができる。Ｙ方向に隣接する貫通孔１１ｘと貫通孔１１ｙの間隔は、例えば、数１０〜数１００μｍ程度とすることができる。
【００２０】
なお、貫通孔１１ｘ及び１１ｙの平面形状は、厳密に矩形でなくてもよく、本実施の形態の所定の効果を損なわない範囲内で実質的に矩形であればよい。例えば、頂点部分がＲ形状であってもよい。
【００２１】
貫通孔１１ｚは、信号電極１５を形成するために設けられた孔であり、基板本体１１の厚さ方向（Ｚ方向）に設けられている。貫通孔１１ｚの平面形状は、例えば、円形等とすることができる。貫通孔１１ｚの平面形状が円形である場合の径は、例えば５０〜１００μｍ程度とすることができる。貫通孔１１ｚは、貫通孔１１ｘと貫通孔１１ｙとに挟持される位置に配置されている。但し、貫通孔１１ｚの平面形状は、例えば、矩形等としてもよい。
【００２２】
絶縁膜１２は、基板本体１１の一方の面１１ａ及び他方の面１１ｂ、並びに貫通孔１１ｘ、１１ｙ、及び１１ｚの内側面に形成されている。絶縁膜１２は、基板本体１１と、ＧＮＤ電極１３、電源電極１４、及び信号電極１５との間をそれぞれ絶縁するための膜である。絶縁膜１２の材料としては、例えば、二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）、ポリイミド（ＰＩ）等を用いることができる。絶縁膜１２の厚さは、例えば１〜２μｍ程度とすることができる。
【００２３】
なお、本実施の形態では、基板本体１１がシリコン（半導体材料）であるから絶縁膜１２を設けているが、基板本体１１がガラスやセラミック等の絶縁性材料である場合には、絶縁膜１２を設けなくても構わない。
【００２４】
ＧＮＤ電極１３は、内側面が絶縁膜１２に被覆された貫通孔１１ｘを充填するように形成されている。ＧＮＤ電極１３は、半導体チップ等のＧＮＤ（グランド）と電気的に接続される。ＧＮＤ電極１３の基板本体１１の一方の面１１ａ側に露出している面は、基板本体１１の一方の面１１ａを被覆する絶縁膜１２の表面と略面一とされている。ＧＮＤ電極１３の基板本体１１の他方の面１１ｂ側に露出している面は、基板本体１１の他方の面１１ｂを被覆する絶縁膜１２の表面と略面一とされている。ＧＮＤ電極１３の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。
【００２５】
電源電極１４は、内側面が絶縁膜１２に被覆された貫通孔１１ｙを充填するように形成されている。電源電極１４は、半導体チップ等の電源と電気的に接続される。電源電極１４の基板本体１１の一方の面１１ａ側に露出している面は、基板本体１１の一方の面１１ａを被覆する絶縁膜１２の表面と略面一とされている。電源電極１４の基板本体１１の他方の面１１ｂ側に露出している面は、基板本体１１の他方の面１１ｂを被覆する絶縁膜１２の表面と略面一とされている。電源電極１４の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。
【００２６】
ＧＮＤ電極１３と電源電極１４は、所定の間隔を隔ててＸ方向及びＹ方向にそれぞれ交互に配置されている。ＧＮＤ電極１３及び電源電極１４の平面形状は、貫通孔１１ｘ及び１１ｙの平面形状に対応して、矩形とすることができる。ＧＮＤ電極１３及び電源電極１４の幅（Ｘ方向）は、例えば、数１０〜数１００μｍ程度とすることができる。ＧＮＤ電極１３及び電源電極１４の長さ（Ｙ方向）は、例えば、数１０〜数１００μｍ程度とすることができる。Ｘ方向に隣接するＧＮＤ電極１３と電源電極１４の間隔は、例えば、数１０〜数１００μｍ程度とすることができる。Ｙ方向に隣接するＧＮＤ電極１３と電源電極１４の間隔は、例えば、数１０〜数１００μｍ程度とすることができる。
【００２７】
信号電極１５は、内側面が絶縁膜１２に被覆された貫通孔１１ｚを充填するように形成されている。信号電極１５は、半導体チップ等の信号電極と電気的に接続される。信号電極１５の基板本体１１の一方の面１１ａ側に露出している面は、基板本体１１の一方の面１１ａを被覆する絶縁膜１２の表面と略面一とされている。信号電極１５の基板本体１１の他方の面１１ｂ側に露出している面は、基板本体１１の他方の面１１ｂを被覆する絶縁膜１２の表面と略面一とされている。
【００２８】
信号電極１５の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。信号電極１５の平面形状は、貫通孔１１ｚの平面形状に対応して例えば円形とすることができる。信号電極１５の平面形状が円形である場合の径は、例えば５０〜１００μｍ程度とすることができる。
【００２９】
信号電極１５は、例えば、図１の領域Ｅに示すように、所定の間隔を隔てて対向配置されたＧＮＤ電極１３と電源電極１４との間に配置されている。平面形状が矩形のＧＮＤ電極１３と平面形状が矩形の電源電極１４とに信号電極１５が挟持されるため、所謂コプレーナ構造の伝送線路を実現でき、インピーダンスマッチングをとることが可能となる（例えば、５０Ωのインピーダンスを実現できる）。
【００３０】
このように、第１の実施の形態に係る配線基板１０では、基板本体１１の厚さ方向に形成されたＧＮＤ電極１３と、基板本体１１の厚さ方向に形成された電源電極１４とが、所定の間隔を隔ててＸ方向及びＹ方向にそれぞれ交互に配置されている。そして、ＧＮＤ電極１３と電源電極１４とに挟持される位置に、基板本体１１の厚さ方向に形成された信号電極１５が配置されている。なお、ＧＮＤ電極１３、電源電極１４、及び信号電極１５のそれぞれの個数は適宜決定することができる。
【００３１】
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図３〜図６は、第１の実施の形態に係る配線基板の製造工程を例示する図である。
【００３２】
まず、図３に示す工程では、基板本体１１を準備し、基板本体１１の一方の面１１ａから他方の面１１ｂに貫通する貫通孔１１ｘ、１１ｙ、及び１１ｚを形成する。基板本体１１は、例えば６インチ（約１５０ｍｍ）、８インチ（約２００ｍｍ）、１２インチ（約３００ｍｍ）等のシリコンウェハ等である。シリコンウェハの厚さは、例えば０．６２５ｍｍ（６インチの場合）、０．７２５ｍｍ（８インチの場合）、０．７７５ｍｍ（１２インチの場合）等であるが、バックサイドグラインダー等で適宜薄型化することができる（例えば、厚さが２００〜３００μｍ程度となるように薄型化することができる）。なお、Ｃは、最終的に基板本体１１等を切断する位置（以降、切断位置Ｃとする）を示している。
【００３３】
貫通孔１１ｘ及び１１ｙは、図１に示したように、所定の間隔を隔ててＸ方向及びＹ方向にそれぞれ交互に配置する。又、貫通孔１１ｚは、所定の間隔を隔てて対向配置されたＧＮＤ電極１３と電源電極１４との間に配置する。
【００３４】
貫通孔１１ｘ、１１ｙ、及び１１ｚは、例えば、基板本体１１の一方の面１１ａに貫通孔１１ｘ、１１ｙ、及び１１ｚを形成する位置を開口するレジスト層を形成し、レジスト層をマスクとして基板本体１１をエッチングすることにより形成できる。エッチングとしては、例えばＳＦ６（六フッ化硫黄）を用いた反応性イオンエッチング（DRIE：Deep Reactive Ion Etching）等の異方性エッチング法を用いると好適である。
【００３５】
貫通孔１１ｘ及び１１ｙの平面形状は、矩形とすることができる。貫通孔１１ｘ及び１１ｙの幅（Ｘ方向）は、例えば、数１０〜数１００μｍ程度とすることができる。貫通孔１１ｘ及び１１ｙの長さ（Ｙ方向）は、例えば、数１０〜数１００μｍ程度とすることができる。Ｘ方向に隣接する貫通孔１１ｘと貫通孔１１ｙの間隔は、例えば、数１０〜数１００μｍ程度とすることができる。Ｙ方向に隣接する貫通孔１１ｘと貫通孔１１ｙの間隔は、例えば、数１０〜数１００μｍ程度とすることができる。
【００３６】
貫通孔１１ｚの平面形状は、例えば、円形等とすることができる。貫通孔１１ｚの平面形状が円形である場合の径は、例えば５０〜１００μｍ程度とすることができる。貫通孔１１ｚは、貫通孔１１ｘと貫通孔１１ｙとに挟持される位置に配置される。但し、貫通孔１１ｚの平面形状は、例えば、矩形等としてもよい。
【００３７】
次に、図４に示す工程では、基板本体１１の一方の面１１ａ及び他方の面１１ｂ、並びに貫通孔１１ｘ、１１ｙ、及び１１ｚのそれぞれの内側面に絶縁膜１２を形成する。絶縁膜１２としては、例えば熱酸化膜（ＳｉＯ２）を用いることができる。絶縁膜１２は、基板本体１１の表面近傍の温度を例えば１０００℃以上とするウェット熱酸化法により熱酸化することで形成できる。絶縁膜１２の厚さは、例えば１〜２μｍ程度とすることができる。なお、絶縁膜１２として、ＣＶＤ（Chemical Vapor Deposition）法等により、例えば二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）、ポリイミド（ＰＩ）等の膜を形成しても構わない。
【００３８】
次に、図５に示す工程では、基板本体１１の他方の面１１ｂを被覆する絶縁膜１２の表面に、接着層９１を介して金属層９２を配設する。そして、内側面が絶縁膜１２に被覆された貫通孔１１ｘ、１１ｙ、及び１１ｚ内に露出する接着層９１をアッシング法等により除去し、開口部９１ｘを形成する。
【００３９】
これにより、内側面が絶縁膜１２に被覆された貫通孔１１ｘ、１１ｙ、及び１１ｚ内に金属層９２の表面が露出する。金属層９２は、電解めっき法により、ＧＮＤ電極１３、電源電極１４、及び信号電極１５を形成する際の給電層となる部材である。金属層９２としては、例えば銅（Ｃｕ）板や銅（Ｃｕ）箔等を用いることができる。以下、金属層９２が銅（Ｃｕ）板である場合を例にして説明する。
【００４０】
次に、図６に示す工程では、金属層９２を給電層とする電解めっき法により、金属層９２側から貫通孔１１ｘ、１１ｙ、及び１１ｚ内にめっき膜を析出成長させることで、内側面が絶縁膜１２に被覆された貫通孔１１ｘを充填するＧＮＤ電極１３、内側面が絶縁膜１２に被覆された貫通孔１１ｙを充填する電源電極１４、及び内側面が絶縁膜１２に被覆された貫通孔１１ｚを充填する信号電極１５を形成する。ＧＮＤ電極１３、電源電極１４、及び信号電極１５のそれぞれの材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。
【００４１】
ＧＮＤ電極１３及び電源電極１４の平面形状は、貫通孔１１ｘ及び１１ｙの平面形状に対応して、矩形とすることができる。ＧＮＤ電極１３及び電源電極１４の幅（Ｘ方向）は、例えば、数１０〜数１００μｍ程度とすることができる。ＧＮＤ電極１３及び電源電極１４の長さ（Ｙ方向）は、例えば、数１０〜数１００μｍ程度とすることができる。
【００４２】
Ｘ方向に隣接するＧＮＤ電極１３と電源電極１４の間隔は、例えば、数１０〜数１００μｍ程度とすることができる。Ｙ方向に隣接するＧＮＤ電極１３と電源電極１４の間隔は、例えば、数１０〜数１００μｍ程度とすることができる。信号電極１５の平面形状は、貫通孔１１ｚの平面形状に対応して例えば円形とすることができる。信号電極１５の平面形状が円形である場合の径は、例えば５０〜１００μｍ程度とすることができる。
【００４３】
必要に応じ、基板本体１１の一方の面１１ａ側をＣＭＰ（Chemical Mechanical Polishing）法等により研磨して平坦化してもよい。これにより、ＧＮＤ電極１３、電源電極１４、及び信号電極１５のそれぞれの基板本体１１の一方の面１１ａ側に露出している面を、基板本体１１の一方の面１１ａを被覆する絶縁膜１２の表面と略面一とすることができる。
【００４４】
次に、図６に示す工程の後（図示せず）、接着層９１及び金属層９２を除去し、更に、基板本体１１の他方の面１１ｂ側から突出するＧＮＤ電極１３、電源電極１４、及び信号電極１５をＣＭＰ（Chemical Mechanical Polishing）法等により研磨する。これにより、ＧＮＤ電極１３、電源電極１４、及び信号電極１５のそれぞれの基板本体１１の他方の面１１ｂ側に露出している面を、基板本体１１の他方の面１１ｂを被覆する絶縁膜１２の表面と略面一とすることができる。その後、ダイシング等により、切断位置Ｃで切断し個片化することにより、図１及び図２に示す配線基板１０が完成する。
【００４５】
なお、銅（Ｃｕ）板である金属層９２は、例えば塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。接着層９１は、アッシング法等により除去できる。
【００４６】
このように、第１の実施の形態に係る配線基板１０では、基板本体１１の厚さ方向に形成されたＧＮＤ電極１３と、基板本体１１の厚さ方向に形成された電源電極１４とが、所定の間隔を隔ててＸ方向及びＹ方向にそれぞれ交互に配置されている。そして、ＧＮＤ電極１３と電源電極１４とに挟持される位置に、基板本体１１の厚さ方向に形成された信号電極１５が配置されている。
【００４７】
ＧＮＤ電極１３及び電源電極１４をそれぞれ基板本体１１の厚さ方向に形成することにより、導体面積を確保するとともに、多数のＧＮＤ電極１３及び電源電極１４が形成可能となり、ＧＮＤ電極１３及び電源電極１４のそれぞれの抵抗値を低くできる。又、ＧＮＤ電極１３と電源電極１４とを近接して対向配置することにより、容量性を高く、誘導性を低くできる。更に、これらにより、配線基板１０内の電源インピーダンスを低減できる。特に、ＧＮＤ電極１３及び電源電極１４のそれぞれの平面形状が矩形であり、それらが対向配置されているため、容量性を高くすることが容易である。
【００４８】
換言すれば、例えばＧＮＤ電極１３及び電源電極１４のそれぞれの平面形状が仮に円形である場合、ＧＮＤ電極１３と電源電極１４との距離が場所により異なるため、容量性が低くなる。しかし、本実施の形態ではＧＮＤ電極１３及び電源電極１４のそれぞれの平面形状を矩形としているため、ＧＮＤ電極１３と電源電極１４との距離が一定になり、容量性を高くすることができる。
【００４９】
又、基板本体１１の厚さ方向に形成されたＧＮＤ電極１３と基板本体１１の厚さ方向に形成された電源電極１４とに挟持される位置に基板本体１１の厚さ方向に形成された信号電極１５を配置できるため、配線基板１０内の配線密度を低下させることなく、配線基板１０内の電源インピーダンスの低減等を実現できる。
【００５０】
又、信号電極１５がＧＮＤ電極１３と電源電極１４とに挟持されるため、信号電極１５に対する外部からのノイズをシールド（遮蔽）できる。又、信号電極１５自体がノイズ源となることを防止できる。
【００５１】
又、所定の間隔を隔てて対向配置されたＧＮＤ電極１３と電源電極１４との間に信号電極１５を配置して所謂コプレーナ構造の伝送線路を実現できるため、インピーダンスマッチングをとることが可能となる（例えば、５０Ωのインピーダンスを実現できる）。
【００５２】
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、基板本体の両面に、それぞれ絶縁層及び配線層を積層形成する例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【００５３】
図７は、第１の実施の形態の変形例１に係る配線基板を例示する断面図である。図７を参照するに、配線基板２０は、配線基板１０の基板本体１１の両面に、それぞれ絶縁層及び配線層が積層形成された構造である。
【００５４】
配線基板２０において、絶縁層２１は、絶縁膜１２を介して、基板本体１１の一方の面１１ａに形成されている。絶縁層２１の材料としては、例えばエポキシ系やポリイミド系等の絶縁性樹脂を用いることができる。絶縁層２１の厚さは、例えば１５〜２５μｍ程度とすることができる。
【００５５】
配線層２２（所謂再配線層）は、絶縁層２１上に形成されている。配線層２２は、絶縁層２１を貫通し信号電極１５の一方の端面を露出するビアホール２１ｘ内に充填されたビア配線、及び絶縁層２１上に形成された配線パターンを含んで構成されている。配線パターンは、所定の平面形状にパターニングされている。ビアホール２１ｘは、絶縁層２３側に開口されていると共に、信号電極１５の一方の端面によって底面が形成された凹部を形成している。又、この凹部内にビア配線が形成されている。
【００５６】
配線層２２は、ビアホール２１ｘ内に露出した信号電極１５と電気的に接続されている。配線層２２の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。配線層２２を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。なお、配線層２２は、ＧＮＤ電極１３や電源電極１４と電気的に接続されてもよい。
【００５７】
絶縁層２３は、絶縁層２１上に、配線層２２を覆うように形成されている。絶縁層２３は、所謂ソルダーレジスト層である。絶縁層２３は開口部２３ｘを有し、開口部２３ｘ内には配線層２２の一部が露出している。絶縁層２３の材料としては、例えば、エポキシ系やアクリル系等の感光性樹脂組成物を用いることができる。絶縁層２３の厚さは、例えば１５〜２５μｍ程度とすることができる。
【００５８】
開口部２３ｘ内に露出する配線層２２は、半導体チップ（図示せず）と電気的に接続される電極パッドとして機能する。以降、開口部２３ｘ内に露出する配線層２２を電極パッド２２と称する場合がある。
【００５９】
必要に応じ、電極パッド２２上に、例えば無電解めっき法等により金属層等を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
【００６０】
更に、電極パッド２２上に、はんだボールやリードピン等の外部接続端子を形成しても構わない。外部接続端子は、半導体チップ（図示せず）と電気的に接続するための端子となる。但し、電極パッド２２自体を、外部接続端子としてもよい。電極パッド２２の平面形状は例えば円形であり、その直径は例えば４０〜１２０μｍ程度とすることができる。電極パッド２２のピッチは、例えば１００〜２００μｍ程度とすることができる。
【００６１】
同様に、基板本体１１の他方の面１１ｂには、絶縁膜１２を介して、絶縁層２５、配線層２６、及び絶縁層２７が順次積層形成されている。配線層２６は、ビアホール２５ｘを介して信号電極１５と電気的に接続されている。配線層２６は、ＧＮＤ電極１３や電源電極１４と電気的に接続されてもよい。なお、絶縁層２５、配線層２６、及び絶縁層２７については、それぞれ絶縁層２１、配線層２２、及び絶縁層２３の構造と同様であるため、詳細な説明は省略する。
【００６２】
開口部２７ｘ内に露出する配線層２６は、他の配線基板やマザーボード等の実装基板（図示せず）と電気的に接続される電極パッドとして機能する。以降、開口部２７ｘ内に露出する配線層２６を電極パッド２６と称する場合がある。
【００６３】
必要に応じ、電極パッド２６上に、金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
【００６４】
更に、電極パッド２６上に、はんだボールやリードピン等の外部接続端子を形成しても構わない。外部接続端子は、他の配線基板やマザーボード等の実装基板（図示せず）と電気的に接続するための端子となる。但し、電極パッド２６自体を、外部接続端子としてもよい。
【００６５】
電極パッド２６の平面形状は例えば円形であり、その直径は例えば２００〜１０００μｍ程度とすることができる。つまり、他の配線基板やマザーボード等の実装基板（図示せず）と電気的に接続される電極パッド２６の径は、半導体チップ（図示せず）と電気的に接続される電極パッド２２の径よりも大きい。電極パッド２６のピッチは、例えば５００〜１２００μｍ程度とすることができる。つまり、他の配線基板やマザーボード等の実装基板（図示せず）と電気的に接続される電極パッド２６のピッチは、半導体チップ（図示せず）と電気的に接続される電極パッド２２のピッチよりも広い。
【００６６】
このように、基板本体の両面に、それぞれ絶縁層及び配線層を積層形成してもよい。
【００６７】
〈半導体チップ搭載例〉
次に、配線基板２０に半導体チップを搭載した半導体パッケージの例を示す。図８は、第１の実施の形態の変形例１に係る配線基板に半導体チップを搭載した半導体パッケージを例示する断面図である。図８を参照するに、半導体パッケージ３０は、配線基板２０の基板本体１１の一方の面１１ａ側に、２つの半導体チップ３１、３２が搭載された構造である。
【００６８】
配線基板２０の電極パッド２２は、接合部３４を介して、半導体チップ３１、３２と電気的に接続されている。半導体チップ３１、３２と配線基板２０との間に、アンダーフィル樹脂を充填してもよい。配線基板２０の電極パッド２６には、接合部３５が形成されている。接合部３５は、他の配線基板やマザーボード等の実装基板（図示せず）と電気的に接続される部分である。接合部３４及び３５としては、例えば、はんだボール等を用いることができる。はんだボールの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
【００６９】
このように、配線基板に半導体チップを搭載して半導体パッケージを実現できる。なお、配線基板に搭載する半導体チップは１つでもよいし、３つ以上でもよい。又、複数の半導体チップを搭載する場合は、同一機能の半導体チップのみを搭載してもよいし、異なる機能の半導体チップが混在してもよい。
【００７０】
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
【符号の説明】
【００７１】
１０、２０ 配線基板
１１ 基板本体
１１ａ 基板本体の一方の面
１１ｂ 基板本体の他方の面
１１ｘ、１１ｙ、１１ｚ 貫通孔
１２ 絶縁膜
１３ ＧＮＤ電極
１４ 電源電極
１５ 信号電極
２１、２３、２５、２７ 絶縁層
２１ｘ、２５ｘ ビアホール
２２、２６ 配線層
２３ｘ、２７ｘ、９１ｘ 開口部
３０ 半導体パッケージ
３１、３２ 半導体チップ
３４、３５ 接合部
９１ 接着層
９２ 金属層
Ｃ 切断位置
Ｅ 領域
【技術分野】
【０００１】
本発明は、無機材料を用いた配線基板、及び前記配線基板上に半導体チップを搭載した半導体パッケージに関する。
【背景技術】
【０００２】
従来より、絶縁性樹脂等の有機材料を用いた配線基板や、シリコン等の無機材料を用いた配線基板が知られている。有機材料を用いた配線基板では、インピーダンスマッチングや電源インピーダンスの低減等を目的として、電源プレーンやＧＮＤプレーンを平面的に形成していた。
【０００３】
電源プレーンやＧＮＤプレーンを可能な限り広い面積で形成することにより、電源やＧＮＤの抵抗値を低くできる。又、電源プレーンやＧＮＤプレーンを近接させて対向配置することにより、容量性を高く、誘導性を低くできる。又、電源プレーンやＧＮＤプレーンにより信号電極を挟持することにより、インピーダンスマッチングをとることができる。
【０００４】
一方、無機材料を用いた配線基板では、マイクロローディング効果等の影響により、電源プレーンやＧＮＤプレーンを平面的に形成することが困難である。そのため、微細な配線パターンやビア配線のみで電源やＧＮＤを形成していた。なお、マイクロローディング効果とは、パターンのアスペクト比（パターン幅と深さの比）によりエッチング速度が異なる現象である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１４８４４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、無機材料を用いた配線基板において、微細な配線パターンやビア配線のみで電源やＧＮＤを形成すると、広い導体面積を持った層を確保することができないため、電源やＧＮＤの抵抗値が高く、容量性が低く、誘導性が高くなるといった問題が生じる。その結果、電源インピーダンスが高くなる。又、高速な入出力信号用の配線にインピーダンスマッチングをとることが困難である。
【０００７】
例えば、特許文献１に開示された構造を用いた場合も、電源インピーダンスを低くすることはできるが、インピーダンスマッチングをとることは容易ではない。
【０００８】
本発明は、上記の点に鑑みてなされたものであり、電源インピーダンスを低くすることや、インピーダンスマッチングをとることが容易な無機材料を用いた配線基板、及び前記配線基板上に半導体チップを搭載した半導体パッケージを提供することを課題とする。
【課題を解決するための手段】
【０００９】
本配線基板は、無機材料からなる基板本体と、前記基板本体を厚さ方向に貫通する平面形状が矩形の第１電極と、前記基板本体を前記厚さ方向に貫通する平面形状が矩形の第２電極と、を有し、前記第１電極と前記第２電極とは所定の間隔を隔てて第１の方向及びそれと直交する第２の方向にそれぞれ交互に複数配置され、前記第１電極と前記第２電極との間には、前記基板本体を前記厚さ方向に貫通する信号電極が設けられ、前記第１電極と前記第２電極の何れか一方はグランド電極であり、他方は電源電極であることを要件とする。
【発明の効果】
【００１０】
開示の技術によれば、電源インピーダンスを低くすることや、インピーダンスマッチングをとることが容易な無機材料を用いた配線基板、及び前記配線基板上に半導体チップを搭載した半導体パッケージを提供できる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施の形態に係る配線基板を例示する平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。
【図４】第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。
【図５】第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。
【図６】第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。
【図７】第１の実施の形態の変形例１に係る配線基板を例示する断面図である。
【図８】第１の実施の形態の変形例１に係る配線基板に半導体チップを搭載した半導体パッケージを例示する断面図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
【００１３】
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する平面図である。図２は、図１のＡ−Ａ線に沿う断面図である。
【００１４】
図１及び図２を参照するに、配線基板１０は、基板本体１１と、絶縁膜１２と、ＧＮＤ電極１３（第１電極）と、電源電極１４（第２電極）と、信号電極１５とを有する。配線基板１０の形状は任意として構わないが、本実施の形態では平面形状が正方形の板状である場合を例に以下の説明を行う。又、正方形の上面の一辺の方向をＸ方向（第１の方向）、正方形の上面においてＸ方向に垂直な方向をＹ方向（第２の方向）、厚さ方向をＺ方向とする。
【００１５】
配線基板１０において、基板本体１１は、ＧＮＤ電極１３等を形成する基体となる部分であり、貫通孔１１ｘ、１１ｙ、及び１１ｚが形成されている。基板本体１１の大きさは、例えば、縦２〜３ｃｍ（Ｙ方向）、横２〜３ｃｍ（Ｘ方向）、厚さ（Ｚ方向）２００〜３００μｍ程度とすることができる。基板本体１１の材料としては、シリコン、ガラス、セラミック等の無機材料を用いることができる。
【００１６】
配線基板１０は、半導体チップを搭載することにより半導体パッケージとなり得る。その際、半導体チップはシリコン基板を有するものが多いため、熱膨張係数を整合させる観点からすると、基板本体１１の材料としてシリコンやシリコンに熱膨張係数が近い硼珪酸ガラスを用いると好適である。硼珪酸ガラスは、硼酸（Ｂ２Ｏ３）と珪酸（ＳｉＯ２）を主成分として含むガラスであり、熱膨張係数は３ｐｐｍ／℃程度である。
【００１７】
基板本体１１の熱膨張係数を半導体チップの熱膨張係数と整合させる理由は、高温環境下や低温環境下で動作する場合も含め、配線基板１０と半導体チップとの接合部に生じる熱応力を低減するためである。以下、基板本体１１がシリコンである場合を例にして説明する。
【００１８】
貫通孔１１ｘ、１１ｙ、及び１１ｚは、それぞれ基板本体１１の一方の面１１ａから他方の面１１ｂに貫通する孔である。貫通孔１１ｘは、ＧＮＤ電極１３を形成するために設けられた孔であり、基板本体１１の厚さ方向（Ｚ方向）に形成されている。貫通孔１１ｙは、電源電極１４を形成するために設けられた孔であり、基板本体１１の厚さ方向（Ｚ方向）に形成されている。貫通孔１１ｘと貫通孔１１ｙは、所定の間隔を隔ててＸ方向及びＹ方向にそれぞれ交互に配置されている。なお、各貫通孔１１ｘと各貫通孔１１ｙとの間隔は、全て一定である必要はない。
【００１９】
貫通孔１１ｘ及び１１ｙの平面形状は、矩形（正方形又は長方形）とすることができる。貫通孔１１ｘ及び１１ｙの幅（Ｘ方向）は、例えば、数１０〜数１００μｍ程度とすることができる。貫通孔１１ｘ及び１１ｙの長さ（Ｙ方向）は、例えば、数１０〜数１００μｍ程度とすることができる。Ｘ方向に隣接する貫通孔１１ｘと貫通孔１１ｙの間隔は、例えば、数１０〜数１００μｍ程度とすることができる。Ｙ方向に隣接する貫通孔１１ｘと貫通孔１１ｙの間隔は、例えば、数１０〜数１００μｍ程度とすることができる。
【００２０】
なお、貫通孔１１ｘ及び１１ｙの平面形状は、厳密に矩形でなくてもよく、本実施の形態の所定の効果を損なわない範囲内で実質的に矩形であればよい。例えば、頂点部分がＲ形状であってもよい。
【００２１】
貫通孔１１ｚは、信号電極１５を形成するために設けられた孔であり、基板本体１１の厚さ方向（Ｚ方向）に設けられている。貫通孔１１ｚの平面形状は、例えば、円形等とすることができる。貫通孔１１ｚの平面形状が円形である場合の径は、例えば５０〜１００μｍ程度とすることができる。貫通孔１１ｚは、貫通孔１１ｘと貫通孔１１ｙとに挟持される位置に配置されている。但し、貫通孔１１ｚの平面形状は、例えば、矩形等としてもよい。
【００２２】
絶縁膜１２は、基板本体１１の一方の面１１ａ及び他方の面１１ｂ、並びに貫通孔１１ｘ、１１ｙ、及び１１ｚの内側面に形成されている。絶縁膜１２は、基板本体１１と、ＧＮＤ電極１３、電源電極１４、及び信号電極１５との間をそれぞれ絶縁するための膜である。絶縁膜１２の材料としては、例えば、二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）、ポリイミド（ＰＩ）等を用いることができる。絶縁膜１２の厚さは、例えば１〜２μｍ程度とすることができる。
【００２３】
なお、本実施の形態では、基板本体１１がシリコン（半導体材料）であるから絶縁膜１２を設けているが、基板本体１１がガラスやセラミック等の絶縁性材料である場合には、絶縁膜１２を設けなくても構わない。
【００２４】
ＧＮＤ電極１３は、内側面が絶縁膜１２に被覆された貫通孔１１ｘを充填するように形成されている。ＧＮＤ電極１３は、半導体チップ等のＧＮＤ（グランド）と電気的に接続される。ＧＮＤ電極１３の基板本体１１の一方の面１１ａ側に露出している面は、基板本体１１の一方の面１１ａを被覆する絶縁膜１２の表面と略面一とされている。ＧＮＤ電極１３の基板本体１１の他方の面１１ｂ側に露出している面は、基板本体１１の他方の面１１ｂを被覆する絶縁膜１２の表面と略面一とされている。ＧＮＤ電極１３の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。
【００２５】
電源電極１４は、内側面が絶縁膜１２に被覆された貫通孔１１ｙを充填するように形成されている。電源電極１４は、半導体チップ等の電源と電気的に接続される。電源電極１４の基板本体１１の一方の面１１ａ側に露出している面は、基板本体１１の一方の面１１ａを被覆する絶縁膜１２の表面と略面一とされている。電源電極１４の基板本体１１の他方の面１１ｂ側に露出している面は、基板本体１１の他方の面１１ｂを被覆する絶縁膜１２の表面と略面一とされている。電源電極１４の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。
【００２６】
ＧＮＤ電極１３と電源電極１４は、所定の間隔を隔ててＸ方向及びＹ方向にそれぞれ交互に配置されている。ＧＮＤ電極１３及び電源電極１４の平面形状は、貫通孔１１ｘ及び１１ｙの平面形状に対応して、矩形とすることができる。ＧＮＤ電極１３及び電源電極１４の幅（Ｘ方向）は、例えば、数１０〜数１００μｍ程度とすることができる。ＧＮＤ電極１３及び電源電極１４の長さ（Ｙ方向）は、例えば、数１０〜数１００μｍ程度とすることができる。Ｘ方向に隣接するＧＮＤ電極１３と電源電極１４の間隔は、例えば、数１０〜数１００μｍ程度とすることができる。Ｙ方向に隣接するＧＮＤ電極１３と電源電極１４の間隔は、例えば、数１０〜数１００μｍ程度とすることができる。
【００２７】
信号電極１５は、内側面が絶縁膜１２に被覆された貫通孔１１ｚを充填するように形成されている。信号電極１５は、半導体チップ等の信号電極と電気的に接続される。信号電極１５の基板本体１１の一方の面１１ａ側に露出している面は、基板本体１１の一方の面１１ａを被覆する絶縁膜１２の表面と略面一とされている。信号電極１５の基板本体１１の他方の面１１ｂ側に露出している面は、基板本体１１の他方の面１１ｂを被覆する絶縁膜１２の表面と略面一とされている。
【００２８】
信号電極１５の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。信号電極１５の平面形状は、貫通孔１１ｚの平面形状に対応して例えば円形とすることができる。信号電極１５の平面形状が円形である場合の径は、例えば５０〜１００μｍ程度とすることができる。
【００２９】
信号電極１５は、例えば、図１の領域Ｅに示すように、所定の間隔を隔てて対向配置されたＧＮＤ電極１３と電源電極１４との間に配置されている。平面形状が矩形のＧＮＤ電極１３と平面形状が矩形の電源電極１４とに信号電極１５が挟持されるため、所謂コプレーナ構造の伝送線路を実現でき、インピーダンスマッチングをとることが可能となる（例えば、５０Ωのインピーダンスを実現できる）。
【００３０】
このように、第１の実施の形態に係る配線基板１０では、基板本体１１の厚さ方向に形成されたＧＮＤ電極１３と、基板本体１１の厚さ方向に形成された電源電極１４とが、所定の間隔を隔ててＸ方向及びＹ方向にそれぞれ交互に配置されている。そして、ＧＮＤ電極１３と電源電極１４とに挟持される位置に、基板本体１１の厚さ方向に形成された信号電極１５が配置されている。なお、ＧＮＤ電極１３、電源電極１４、及び信号電極１５のそれぞれの個数は適宜決定することができる。
【００３１】
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図３〜図６は、第１の実施の形態に係る配線基板の製造工程を例示する図である。
【００３２】
まず、図３に示す工程では、基板本体１１を準備し、基板本体１１の一方の面１１ａから他方の面１１ｂに貫通する貫通孔１１ｘ、１１ｙ、及び１１ｚを形成する。基板本体１１は、例えば６インチ（約１５０ｍｍ）、８インチ（約２００ｍｍ）、１２インチ（約３００ｍｍ）等のシリコンウェハ等である。シリコンウェハの厚さは、例えば０．６２５ｍｍ（６インチの場合）、０．７２５ｍｍ（８インチの場合）、０．７７５ｍｍ（１２インチの場合）等であるが、バックサイドグラインダー等で適宜薄型化することができる（例えば、厚さが２００〜３００μｍ程度となるように薄型化することができる）。なお、Ｃは、最終的に基板本体１１等を切断する位置（以降、切断位置Ｃとする）を示している。
【００３３】
貫通孔１１ｘ及び１１ｙは、図１に示したように、所定の間隔を隔ててＸ方向及びＹ方向にそれぞれ交互に配置する。又、貫通孔１１ｚは、所定の間隔を隔てて対向配置されたＧＮＤ電極１３と電源電極１４との間に配置する。
【００３４】
貫通孔１１ｘ、１１ｙ、及び１１ｚは、例えば、基板本体１１の一方の面１１ａに貫通孔１１ｘ、１１ｙ、及び１１ｚを形成する位置を開口するレジスト層を形成し、レジスト層をマスクとして基板本体１１をエッチングすることにより形成できる。エッチングとしては、例えばＳＦ６（六フッ化硫黄）を用いた反応性イオンエッチング（DRIE：Deep Reactive Ion Etching）等の異方性エッチング法を用いると好適である。
【００３５】
貫通孔１１ｘ及び１１ｙの平面形状は、矩形とすることができる。貫通孔１１ｘ及び１１ｙの幅（Ｘ方向）は、例えば、数１０〜数１００μｍ程度とすることができる。貫通孔１１ｘ及び１１ｙの長さ（Ｙ方向）は、例えば、数１０〜数１００μｍ程度とすることができる。Ｘ方向に隣接する貫通孔１１ｘと貫通孔１１ｙの間隔は、例えば、数１０〜数１００μｍ程度とすることができる。Ｙ方向に隣接する貫通孔１１ｘと貫通孔１１ｙの間隔は、例えば、数１０〜数１００μｍ程度とすることができる。
【００３６】
貫通孔１１ｚの平面形状は、例えば、円形等とすることができる。貫通孔１１ｚの平面形状が円形である場合の径は、例えば５０〜１００μｍ程度とすることができる。貫通孔１１ｚは、貫通孔１１ｘと貫通孔１１ｙとに挟持される位置に配置される。但し、貫通孔１１ｚの平面形状は、例えば、矩形等としてもよい。
【００３７】
次に、図４に示す工程では、基板本体１１の一方の面１１ａ及び他方の面１１ｂ、並びに貫通孔１１ｘ、１１ｙ、及び１１ｚのそれぞれの内側面に絶縁膜１２を形成する。絶縁膜１２としては、例えば熱酸化膜（ＳｉＯ２）を用いることができる。絶縁膜１２は、基板本体１１の表面近傍の温度を例えば１０００℃以上とするウェット熱酸化法により熱酸化することで形成できる。絶縁膜１２の厚さは、例えば１〜２μｍ程度とすることができる。なお、絶縁膜１２として、ＣＶＤ（Chemical Vapor Deposition）法等により、例えば二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）、ポリイミド（ＰＩ）等の膜を形成しても構わない。
【００３８】
次に、図５に示す工程では、基板本体１１の他方の面１１ｂを被覆する絶縁膜１２の表面に、接着層９１を介して金属層９２を配設する。そして、内側面が絶縁膜１２に被覆された貫通孔１１ｘ、１１ｙ、及び１１ｚ内に露出する接着層９１をアッシング法等により除去し、開口部９１ｘを形成する。
【００３９】
これにより、内側面が絶縁膜１２に被覆された貫通孔１１ｘ、１１ｙ、及び１１ｚ内に金属層９２の表面が露出する。金属層９２は、電解めっき法により、ＧＮＤ電極１３、電源電極１４、及び信号電極１５を形成する際の給電層となる部材である。金属層９２としては、例えば銅（Ｃｕ）板や銅（Ｃｕ）箔等を用いることができる。以下、金属層９２が銅（Ｃｕ）板である場合を例にして説明する。
【００４０】
次に、図６に示す工程では、金属層９２を給電層とする電解めっき法により、金属層９２側から貫通孔１１ｘ、１１ｙ、及び１１ｚ内にめっき膜を析出成長させることで、内側面が絶縁膜１２に被覆された貫通孔１１ｘを充填するＧＮＤ電極１３、内側面が絶縁膜１２に被覆された貫通孔１１ｙを充填する電源電極１４、及び内側面が絶縁膜１２に被覆された貫通孔１１ｚを充填する信号電極１５を形成する。ＧＮＤ電極１３、電源電極１４、及び信号電極１５のそれぞれの材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。
【００４１】
ＧＮＤ電極１３及び電源電極１４の平面形状は、貫通孔１１ｘ及び１１ｙの平面形状に対応して、矩形とすることができる。ＧＮＤ電極１３及び電源電極１４の幅（Ｘ方向）は、例えば、数１０〜数１００μｍ程度とすることができる。ＧＮＤ電極１３及び電源電極１４の長さ（Ｙ方向）は、例えば、数１０〜数１００μｍ程度とすることができる。
【００４２】
Ｘ方向に隣接するＧＮＤ電極１３と電源電極１４の間隔は、例えば、数１０〜数１００μｍ程度とすることができる。Ｙ方向に隣接するＧＮＤ電極１３と電源電極１４の間隔は、例えば、数１０〜数１００μｍ程度とすることができる。信号電極１５の平面形状は、貫通孔１１ｚの平面形状に対応して例えば円形とすることができる。信号電極１５の平面形状が円形である場合の径は、例えば５０〜１００μｍ程度とすることができる。
【００４３】
必要に応じ、基板本体１１の一方の面１１ａ側をＣＭＰ（Chemical Mechanical Polishing）法等により研磨して平坦化してもよい。これにより、ＧＮＤ電極１３、電源電極１４、及び信号電極１５のそれぞれの基板本体１１の一方の面１１ａ側に露出している面を、基板本体１１の一方の面１１ａを被覆する絶縁膜１２の表面と略面一とすることができる。
【００４４】
次に、図６に示す工程の後（図示せず）、接着層９１及び金属層９２を除去し、更に、基板本体１１の他方の面１１ｂ側から突出するＧＮＤ電極１３、電源電極１４、及び信号電極１５をＣＭＰ（Chemical Mechanical Polishing）法等により研磨する。これにより、ＧＮＤ電極１３、電源電極１４、及び信号電極１５のそれぞれの基板本体１１の他方の面１１ｂ側に露出している面を、基板本体１１の他方の面１１ｂを被覆する絶縁膜１２の表面と略面一とすることができる。その後、ダイシング等により、切断位置Ｃで切断し個片化することにより、図１及び図２に示す配線基板１０が完成する。
【００４５】
なお、銅（Ｃｕ）板である金属層９２は、例えば塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。接着層９１は、アッシング法等により除去できる。
【００４６】
このように、第１の実施の形態に係る配線基板１０では、基板本体１１の厚さ方向に形成されたＧＮＤ電極１３と、基板本体１１の厚さ方向に形成された電源電極１４とが、所定の間隔を隔ててＸ方向及びＹ方向にそれぞれ交互に配置されている。そして、ＧＮＤ電極１３と電源電極１４とに挟持される位置に、基板本体１１の厚さ方向に形成された信号電極１５が配置されている。
【００４７】
ＧＮＤ電極１３及び電源電極１４をそれぞれ基板本体１１の厚さ方向に形成することにより、導体面積を確保するとともに、多数のＧＮＤ電極１３及び電源電極１４が形成可能となり、ＧＮＤ電極１３及び電源電極１４のそれぞれの抵抗値を低くできる。又、ＧＮＤ電極１３と電源電極１４とを近接して対向配置することにより、容量性を高く、誘導性を低くできる。更に、これらにより、配線基板１０内の電源インピーダンスを低減できる。特に、ＧＮＤ電極１３及び電源電極１４のそれぞれの平面形状が矩形であり、それらが対向配置されているため、容量性を高くすることが容易である。
【００４８】
換言すれば、例えばＧＮＤ電極１３及び電源電極１４のそれぞれの平面形状が仮に円形である場合、ＧＮＤ電極１３と電源電極１４との距離が場所により異なるため、容量性が低くなる。しかし、本実施の形態ではＧＮＤ電極１３及び電源電極１４のそれぞれの平面形状を矩形としているため、ＧＮＤ電極１３と電源電極１４との距離が一定になり、容量性を高くすることができる。
【００４９】
又、基板本体１１の厚さ方向に形成されたＧＮＤ電極１３と基板本体１１の厚さ方向に形成された電源電極１４とに挟持される位置に基板本体１１の厚さ方向に形成された信号電極１５を配置できるため、配線基板１０内の配線密度を低下させることなく、配線基板１０内の電源インピーダンスの低減等を実現できる。
【００５０】
又、信号電極１５がＧＮＤ電極１３と電源電極１４とに挟持されるため、信号電極１５に対する外部からのノイズをシールド（遮蔽）できる。又、信号電極１５自体がノイズ源となることを防止できる。
【００５１】
又、所定の間隔を隔てて対向配置されたＧＮＤ電極１３と電源電極１４との間に信号電極１５を配置して所謂コプレーナ構造の伝送線路を実現できるため、インピーダンスマッチングをとることが可能となる（例えば、５０Ωのインピーダンスを実現できる）。
【００５２】
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、基板本体の両面に、それぞれ絶縁層及び配線層を積層形成する例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【００５３】
図７は、第１の実施の形態の変形例１に係る配線基板を例示する断面図である。図７を参照するに、配線基板２０は、配線基板１０の基板本体１１の両面に、それぞれ絶縁層及び配線層が積層形成された構造である。
【００５４】
配線基板２０において、絶縁層２１は、絶縁膜１２を介して、基板本体１１の一方の面１１ａに形成されている。絶縁層２１の材料としては、例えばエポキシ系やポリイミド系等の絶縁性樹脂を用いることができる。絶縁層２１の厚さは、例えば１５〜２５μｍ程度とすることができる。
【００５５】
配線層２２（所謂再配線層）は、絶縁層２１上に形成されている。配線層２２は、絶縁層２１を貫通し信号電極１５の一方の端面を露出するビアホール２１ｘ内に充填されたビア配線、及び絶縁層２１上に形成された配線パターンを含んで構成されている。配線パターンは、所定の平面形状にパターニングされている。ビアホール２１ｘは、絶縁層２３側に開口されていると共に、信号電極１５の一方の端面によって底面が形成された凹部を形成している。又、この凹部内にビア配線が形成されている。
【００５６】
配線層２２は、ビアホール２１ｘ内に露出した信号電極１５と電気的に接続されている。配線層２２の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。配線層２２を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。なお、配線層２２は、ＧＮＤ電極１３や電源電極１４と電気的に接続されてもよい。
【００５７】
絶縁層２３は、絶縁層２１上に、配線層２２を覆うように形成されている。絶縁層２３は、所謂ソルダーレジスト層である。絶縁層２３は開口部２３ｘを有し、開口部２３ｘ内には配線層２２の一部が露出している。絶縁層２３の材料としては、例えば、エポキシ系やアクリル系等の感光性樹脂組成物を用いることができる。絶縁層２３の厚さは、例えば１５〜２５μｍ程度とすることができる。
【００５８】
開口部２３ｘ内に露出する配線層２２は、半導体チップ（図示せず）と電気的に接続される電極パッドとして機能する。以降、開口部２３ｘ内に露出する配線層２２を電極パッド２２と称する場合がある。
【００５９】
必要に応じ、電極パッド２２上に、例えば無電解めっき法等により金属層等を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
【００６０】
更に、電極パッド２２上に、はんだボールやリードピン等の外部接続端子を形成しても構わない。外部接続端子は、半導体チップ（図示せず）と電気的に接続するための端子となる。但し、電極パッド２２自体を、外部接続端子としてもよい。電極パッド２２の平面形状は例えば円形であり、その直径は例えば４０〜１２０μｍ程度とすることができる。電極パッド２２のピッチは、例えば１００〜２００μｍ程度とすることができる。
【００６１】
同様に、基板本体１１の他方の面１１ｂには、絶縁膜１２を介して、絶縁層２５、配線層２６、及び絶縁層２７が順次積層形成されている。配線層２６は、ビアホール２５ｘを介して信号電極１５と電気的に接続されている。配線層２６は、ＧＮＤ電極１３や電源電極１４と電気的に接続されてもよい。なお、絶縁層２５、配線層２６、及び絶縁層２７については、それぞれ絶縁層２１、配線層２２、及び絶縁層２３の構造と同様であるため、詳細な説明は省略する。
【００６２】
開口部２７ｘ内に露出する配線層２６は、他の配線基板やマザーボード等の実装基板（図示せず）と電気的に接続される電極パッドとして機能する。以降、開口部２７ｘ内に露出する配線層２６を電極パッド２６と称する場合がある。
【００６３】
必要に応じ、電極パッド２６上に、金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
【００６４】
更に、電極パッド２６上に、はんだボールやリードピン等の外部接続端子を形成しても構わない。外部接続端子は、他の配線基板やマザーボード等の実装基板（図示せず）と電気的に接続するための端子となる。但し、電極パッド２６自体を、外部接続端子としてもよい。
【００６５】
電極パッド２６の平面形状は例えば円形であり、その直径は例えば２００〜１０００μｍ程度とすることができる。つまり、他の配線基板やマザーボード等の実装基板（図示せず）と電気的に接続される電極パッド２６の径は、半導体チップ（図示せず）と電気的に接続される電極パッド２２の径よりも大きい。電極パッド２６のピッチは、例えば５００〜１２００μｍ程度とすることができる。つまり、他の配線基板やマザーボード等の実装基板（図示せず）と電気的に接続される電極パッド２６のピッチは、半導体チップ（図示せず）と電気的に接続される電極パッド２２のピッチよりも広い。
【００６６】
このように、基板本体の両面に、それぞれ絶縁層及び配線層を積層形成してもよい。
【００６７】
〈半導体チップ搭載例〉
次に、配線基板２０に半導体チップを搭載した半導体パッケージの例を示す。図８は、第１の実施の形態の変形例１に係る配線基板に半導体チップを搭載した半導体パッケージを例示する断面図である。図８を参照するに、半導体パッケージ３０は、配線基板２０の基板本体１１の一方の面１１ａ側に、２つの半導体チップ３１、３２が搭載された構造である。
【００６８】
配線基板２０の電極パッド２２は、接合部３４を介して、半導体チップ３１、３２と電気的に接続されている。半導体チップ３１、３２と配線基板２０との間に、アンダーフィル樹脂を充填してもよい。配線基板２０の電極パッド２６には、接合部３５が形成されている。接合部３５は、他の配線基板やマザーボード等の実装基板（図示せず）と電気的に接続される部分である。接合部３４及び３５としては、例えば、はんだボール等を用いることができる。はんだボールの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
【００６９】
このように、配線基板に半導体チップを搭載して半導体パッケージを実現できる。なお、配線基板に搭載する半導体チップは１つでもよいし、３つ以上でもよい。又、複数の半導体チップを搭載する場合は、同一機能の半導体チップのみを搭載してもよいし、異なる機能の半導体チップが混在してもよい。
【００７０】
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
【符号の説明】
【００７１】
１０、２０ 配線基板
１１ 基板本体
１１ａ 基板本体の一方の面
１１ｂ 基板本体の他方の面
１１ｘ、１１ｙ、１１ｚ 貫通孔
１２ 絶縁膜
１３ ＧＮＤ電極
１４ 電源電極
１５ 信号電極
２１、２３、２５、２７ 絶縁層
２１ｘ、２５ｘ ビアホール
２２、２６ 配線層
２３ｘ、２７ｘ、９１ｘ 開口部
３０ 半導体パッケージ
３１、３２ 半導体チップ
３４、３５ 接合部
９１ 接着層
９２ 金属層
Ｃ 切断位置
Ｅ 領域
【特許請求の範囲】
【請求項１】
無機材料からなる基板本体と、
前記基板本体を厚さ方向に貫通する平面形状が矩形の第１電極と、
前記基板本体を前記厚さ方向に貫通する平面形状が矩形の第２電極と、を有し、
前記第１電極と前記第２電極とは所定の間隔を隔てて第１の方向及びそれと直交する第２の方向にそれぞれ交互に複数配置され、
前記第１電極と前記第２電極との間には、前記基板本体を前記厚さ方向に貫通する信号電極が設けられ、
前記第１電極と前記第２電極の何れか一方はグランド電極であり、他方は電源電極である配線基板。
【請求項２】
前記基板本体の一方の面から露出している前記第１電極の一端面、前記第２電極の一端面、及び前記信号電極の一端面は、それぞれ前記一方の面と面一であり、
前記基板本体の他方の面から露出している前記第１電極の他端面、前記第２電極の他端面、及び前記信号電極の他端面は、それぞれ前記他方の面と面一である請求項１記載の配線基板。
【請求項３】
請求項１又は２記載の配線基板上に半導体チップを搭載した半導体パッケージ。
【請求項１】
無機材料からなる基板本体と、
前記基板本体を厚さ方向に貫通する平面形状が矩形の第１電極と、
前記基板本体を前記厚さ方向に貫通する平面形状が矩形の第２電極と、を有し、
前記第１電極と前記第２電極とは所定の間隔を隔てて第１の方向及びそれと直交する第２の方向にそれぞれ交互に複数配置され、
前記第１電極と前記第２電極との間には、前記基板本体を前記厚さ方向に貫通する信号電極が設けられ、
前記第１電極と前記第２電極の何れか一方はグランド電極であり、他方は電源電極である配線基板。
【請求項２】
前記基板本体の一方の面から露出している前記第１電極の一端面、前記第２電極の一端面、及び前記信号電極の一端面は、それぞれ前記一方の面と面一であり、
前記基板本体の他方の面から露出している前記第１電極の他端面、前記第２電極の他端面、及び前記信号電極の他端面は、それぞれ前記他方の面と面一である請求項１記載の配線基板。
【請求項３】
請求項１又は２記載の配線基板上に半導体チップを搭載した半導体パッケージ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−６２２９６（Ｐ２０１３−６２２９６Ａ）
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願番号】特願２０１１−１９８２８０（Ｐ２０１１−１９８２８０）
【出願日】平成２３年９月１２日（２０１１．９．１２）
【出願人】（０００１９０６８８）新光電気工業株式会社 (1,516)
【Ｆターム（参考）】
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願日】平成２３年９月１２日（２０１１．９．１２）
【出願人】（０００１９０６８８）新光電気工業株式会社 (1,516)
【Ｆターム（参考）】
[ Back to top ]