電力用半導体素子のゲート回路
【課題】損失が少なく且つ適切なゲート電圧得ることが可能な電力用半導体素子のゲート回路を提供する。
【解決手段】電力用半導体素子１用のゲート駆動回路３と、ゲート駆動回路３の制御電源と並列に接続された入力コンデンサ４と、入力コンデンサ４と電力用半導体素子１の正極間に接続された可変抵抗器１０と、入力コンデンサ４と並列に接続された電圧安定化回路５と、入力コンデンサ４の電圧を検出する電圧検出器８と、可変抵抗器１０及び電圧安定化回路５を制御するための電圧制御手段２０とで構成する。電圧制御手段２０は、起動時には可変抵抗器１０が第１の抵抗値となるように制御し、定常運転時には、制御電源電圧が所定の電圧範囲となるように可変抵抗器１０を平均して前記第１の抵抗値より大きい第２の抵抗値となるように制御し、制御電源電圧が過電圧レベルを超えたとき、電圧安定化回路５を投入する。
【解決手段】電力用半導体素子１用のゲート駆動回路３と、ゲート駆動回路３の制御電源と並列に接続された入力コンデンサ４と、入力コンデンサ４と電力用半導体素子１の正極間に接続された可変抵抗器１０と、入力コンデンサ４と並列に接続された電圧安定化回路５と、入力コンデンサ４の電圧を検出する電圧検出器８と、可変抵抗器１０及び電圧安定化回路５を制御するための電圧制御手段２０とで構成する。電圧制御手段２０は、起動時には可変抵抗器１０が第１の抵抗値となるように制御し、定常運転時には、制御電源電圧が所定の電圧範囲となるように可変抵抗器１０を平均して前記第１の抵抗値より大きい第２の抵抗値となるように制御し、制御電源電圧が過電圧レベルを超えたとき、電圧安定化回路５を投入する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力用半導体素子のゲート回路に係り、特に主回路から電源を供給するようにした電力用半導体素子のゲート回路に関する。
【背景技術】
【０００２】
近年の電力用変換装置は大容量化が進んでおり、その１つに変換装置の電圧の高電圧化がある。電圧の高電圧化には、例えば代表的な電圧型半導体素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor）を複数個多直列接続にして変換装置を構成する。
【０００３】
ＩＧＢＴを多直列接続した場合に問題となるのが、各ＩＧＢＴのゲート回路への電力供給方法である。ゲート回路はＩＧＢＴのエミッタ電位と等しくなるため、外部電源をそのままゲート回路に接続することはできない。一般的な方法としては、絶縁変圧器を介してゲート回路へ電力を供給する方法を採る。しかしながら、接続されるＩＧＢＴの直列数が増加すると、絶縁変圧器としては高耐圧の変圧器が必要となる。この場合、変圧器の大型化・高コスト化が大きな問題となる。
【０００４】
そこで、ＩＧＢＴ多直列接続時のゲート回路の小型化・低コスト化を図るため、ゲート回路としてＩＧＢＴに印加される自素子電圧から自ゲート回路へ電力を供給する主回路給電方式が考えられる。この主回路給電方式を採用する場合、電力用変換装置の運転時にゲート回路用電源回路に設けたコンデンサに必要以上の電圧が供給され、電源過電圧になる恐れがあるので、この過電圧を防止するための提案が為されている（例えば、特許文献１参照。）。
【特許文献１】特開２００２−２８１７３７号公報（第２−３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
主回路給電方式のゲート回路用電源回路では、ゲート回路の電源を確立させるＩＧＢＴの素子電圧値が問題となる。すなわち、ＩＧＢＴの誤動作を防止するため、ＩＧＢＴに電圧が印加されたらゲート回路の電源を素早く確立させる必要がある。この場合、変換装置のＩＧＢＴに印加される定格素子電圧値よりも相当低い素子電圧値からゲート回路の電源を確立させることになる。そのために特許文献１に示されたような分圧回路を用いると、分圧抵抗を小さく選定する必要がある。このようにすると、定常時すなわち定格素子電圧時には充電抵抗器に流れる充電電流が大きくなり、ゲート回路で使用されない余剰電力も大きくなる。従って充電抵抗器および電圧定圧化回路内の抵抗の損失が大きくなり、かつそれに見合った電力定格の抵抗器が必要となりこれが大型化し、コストも高くなる。また、分圧回路からコンデンサへの充電電荷とコンデンサからゲートへの放電電荷のバランスはＩＧＢＴのオンオフ状態によって左右されるので、運転中に適切なゲート電圧が常に得られるように配慮することも重要な課題である。
【０００６】
本発明の目的は上記問題点を解決するものであり、損失が少なく且つ適切なゲート電圧得ることが可能な電力用半導体素子のゲート回路を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の電力用半導体素子のゲート回路は、電力用半導体素子の負極とゲート間にゲートパルスを供給するためのゲート駆動回路と、一端が前記電力用半導体素子の負極に接続され、前記ゲート駆動回路の制御電源と並列に接続された入力コンデンサと、前記入力コンデンサの他端と前記電力用半導体素子の正極間に接続された可変抵抗器と、前記入力コンデンサと並列に接続され、前記入力コンデンサの電荷を放電するための電圧安定化回路と、前記入力コンデンサに印加される電圧を検出する電圧検出器と、前記可変抵抗器及び前記電圧安定化回路を制御するための電圧制御手段とを具備し、前記電圧制御手段は、前記電力用半導体素子の起動時には前記可変抵抗器が第１の抵抗値となるように制御し、前記電力用半導体素子が定常運転されたときには、前記電圧検出器で検出された電圧が所定の電圧範囲となるように前記可変抵抗器を平均して前記第１の抵抗値より大きい第２の抵抗値に制御し、前記電圧検出器で検出された電圧が所定の過電圧レベルを超えたとき、前記電圧安定化回路を投入するようにしたことを特徴としている。
【発明の効果】
【０００８】
本発明によれば、主回路給電方式のゲート回路において、損失が少なく且つ適切なゲート電圧得ることが可能な電力用半導体素子のゲート回路を提供可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施例について図面を参照して詳細に説明する。
【実施例１】
【００１０】
以下、本発明の実施例１に係る電力用半導体素子のゲート回路を図１乃至図３を参照して説明する。
【００１１】
図１は本発明の実施例１に係る電力用半導体素子のゲート回路の回路構成図である。図１において、電力用半導体素子であるＩＧＢＴ１にはフライホイールダイオード２が逆並列に接続され、図示しない変換回路の変換アームの一部を形成している。ＩＧＢＴ１の負極であるエミッタ端子Ｅと正極であるコレクタ端子Ｃとの間に主回路電圧を加え、ゲート駆動回路３からエミッタ端子Ｅとゲート端子Ｇ間に適切な電圧のオンパルスを加えたとき、ＩＧＢＴ１はオンし、適切な逆電圧のオフパルスを加えたときＩＧＢＴ１はオフする。これらのオンパルス、オフパルスの元となる信号は制御回路から与えられるが、その図示は省略している。
【００１２】
ゲート駆動回路３の制御電源は入力コンデンサ４から与えられる。そして入力コンデンサ４と並列に電圧定圧化回路５が接続され、この投入によって入力コンデンサ４の電荷を放電することが可能な構成となっている。入力コンデンサ４を充電するために充電抵抗器６ａ、６ｂが夫々切替スイッチ７ａ、７ｂを介してＩＧＢＴ１のコレクタ端子Ｃと入力コンデンサ４の正極の間に並列に接続されている。切替スイッチ７ａ、７ｂの各々を投入、開放することによって充電抵抗器の抵抗値が変化するので、充電抵抗器６ａ、６ｂ及び切替スイッチ７ａ、７ｂは可変抵抗器１０を形成している。尚、充電抵抗器６ａの抵抗値は充電抵抗器６ｂの抵抗値より低い値を選定する。
【００１３】
電圧定圧化回路５及び可変抵抗器１０の切替スイッチ７ａ、７ｂの投入、開放の制御は電圧制御回路２０からの信号によって行われている。電圧制御回路２０には、電圧定圧化回路５及び可変抵抗器１０の適切な制御を行うため、入力コンデンサ４の電圧を電圧検出器８で検出した信号が与えられている。
【００１４】
以下、図２及び図３も参照して図１に示した電力用半導体素子のゲート回路の動作を説明する。図２は電力用半導体素子のゲート回路の制御電源の動作タイムチャート、図３は電圧制御回路２０の動作フローチャートである。
【００１５】
まず、ＩＧＢＴ１のエミッタ端子Ｅとコレクタ端子Ｃとの間に主回路電圧が印加された状態で充電抵抗器６ａを投入する（図３におけるステップＳ１）。ここで、電圧制御回路２０の制御電源が別電源でない場合はこの制御電源が確立していないことが考えられるが、その場合は切替スイッチ７ａをノルマリーオン型のスイッチとしておけば良い。
【００１６】
このスイッチ７ａの投入によって入力コンデンサ４に印加される入力コンデンサ電圧Ｖは充電抵抗器６ａと入力コンデンサ４の時定数で決まる充電カーブで上昇する。そして図２に示したゲート回路電源確立電圧Ｖ０に到達したとき、ゲート駆動回路は動作可能となり、時刻ｔ＝Ｔ０で運転開始すなわちＩＧＢＴ１のオンオフのスイチング動作が開始する。ＩＧＢＴ１の運転が開始されると、ゲート駆動回路１はゲート電力をＩＧＢＴ１に供給することになるので入力コンデンサ電圧Ｖの充電カーブの傾斜はやや緩やかになる。
【００１７】
そして入力コンデンサ電圧Ｖの電圧が時刻ｔ＝Ｔ１でＭＡＸ制御電圧Ｖ１に到達したとき（ステップＳ２）、電圧制御回路２０は切替スイッチ７ａ、７ｂを操作して可変抵抗器１０の充電抵抗器を６ａから６ｂに切替える（ステップＳ３）。ここで充電抵抗器６ｂは、上述のゲート電力を僅かに供給し切れない程度の高抵抗を選定しておく。そして入力コンデンサ電圧Ｖが過電圧レベルＶ３以下の状態で（ステップＳ４）ＭＩＮ制御電圧Ｖ２以下となったとき（ステップＳ５）、電圧制御回路２０は切替スイッチ７ａ、７ｂを操作して可変抵抗器１０の充電抵抗器を再び６ｂから６ａに切替える（ステップＳ６）。このようにステップＳ２からステップＳ６までを繰り返すと入力コンデンサ電圧ＶはＭＩＮ制御電圧Ｖ２とＭＡＸ制御電圧Ｖ１の間の電圧に制御されるのでゲート駆動回路３に対して安定な制御電圧を供給することが可能となる。
【００１８】
一方、ステップＳ４において入力コンデンサ電圧Ｖが過電圧レベルＶ３を超えたとき、電圧制御回路２０は電圧安定化回路５を投入する（ステップＳ７）。これは図２における時刻ｔ＝Ｔ３の時点に相当する。前述したように電圧安定化回路５は入力コンデンサ４の電荷を直接放電するので通常であればこの投入によって入力コンデンサ電圧Ｖは低下していく。そして入力コンデンサ電圧ＶがＭＡＸ制御電圧Ｖ１以下となったとき（ステップＳ８）、電圧制御回路２０は電圧安定化回路５を開放する（ステップＳ９）。入力コンデンサ電圧Ｖが過電圧レベルＶ３を超える要因としては、主回路電圧が定格電圧を超えたことが考えられる。この要因が一時的なものであれば、制御電圧である入力コンデンサ電圧Ｖの制御は元通りとなりステップＳ２からステップＳ６の繰り返しループに戻る。また、この要因が継続している間は、ステップＳ４からステップＳ９の繰り返しループとなって入力コンデンサ電圧ＶはＭＡＸ制御電圧と過電圧レベルＶ３の間で制御される。
【００１９】
以上説明したように、可変抵抗器１０の抵抗値を制御して主回路からの充電電流を一定値以下に制御することによって、過大な電力の充電による損失を抑えることができ、充電用抵抗の電力定格を小さくすることができる。
【００２０】
尚、上述したように定常運転時における充電抵抗器６ｂからの充電電力がゲート駆動回路が消費する電力と同等か若干少なくなるように、充電抵抗器６ｂの抵抗値を選定しておけば、充電抵抗器６ａ、６ｂの切替頻度を低減することができる。そしてこの場合電圧安定化回路５は過電圧時にのみ動作することになるので更に定常時の損失が低減される。
【実施例２】
【００２１】
図４は本発明の実施例２に係る電力用半導体素子のゲート回路の回路構成図である。この実施例２の各部について、図１の本発明の実施例１に係る電力用半導体素子のゲート回路の回路構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例２が実施例１と異なる点は、可変抵抗器１０ａにおける切替スイッチ７ｂを省略し、充電抵抗器６ｂは常に主回路とゲート駆動回路３の正極間に接続された状態とした点である。
【００２２】
このように入力コンデンサ４が常時充電抵抗器６ｂによって充電される状態としておいても、実施例１の場合とほぼ同様に電圧制御回路２０ａによってゲート駆動回路３の電源電圧の制御が可能となる。
【００２３】
図５は、電圧制御回路２０ａの動作フローチャートである。この動作フローチャート
が図３に示した実施例１の電圧制御回路２０の動作フローチャートと異なる点は、ステップＳ３で充電抵抗器６ａから充電抵抗器６ｂに切替えていたのをステップＳ３Ａで単に充電抵抗器６ｂを開放するようにした点、また、ステップＳ６で充電抵抗器６ｂから充電抵抗器６aに切替えていたのをステップＳ６Ａで単に充電抵抗６ａを投入するようにした点である。
【００２４】
この実施例２によれば、実施例１における充電抵抗器６ａによる充電動作が充電抵抗器６ａと充電抵抗器６ｂの並列回路による充電動作に変更されたことになり基本的な動作は同一となる。また実施例１のように起動時の電圧制御回路２０ａの制御電圧が不足して充電抵抗器６ａの投入遅れが問題となる場合には切替スイッチ７ａをノルマリーオン型のものを選定すれば良い。
【００２５】
以上説明したように本発明によれば、起動時は素早く入力コンデンサ４の充電を行い、定常時には可変抵抗器１０または１０ａによって充電抵抗器を変化させて入力コンデンサ４の電圧すなわちゲート駆動回路３の電源電圧を所定範囲に制御するようにしたので、損失が少なく且つ適切なゲート電圧得ることが可能な電力用半導体素子のゲート回路を得ることができる。また、充電抵抗器の通電容量を適切に選定することができる。
【００２６】
尚、可変抵抗器は実施例１及び実施例２で説明したものに限定する必要はなく、例えば３台以上の充電抵抗器を切替えて切替回数をなるべく減らす工夫などを行なっても良く、また、充電抵抗とチョッパの直列回路として充電抵抗の充電電流を制御するようにしても良い。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施例１に係る電力用半導体素子のゲート回路の回路構成図。
【図２】本発明の実施例１に係る電力用半導体素子のゲート回路の制御電源の動作タイムチャート。
【図３】本発明の実施例１に係る電力用半導体素子のゲート回路の電圧制御回路の動作フローチャート。
【図４】本発明の実施例２に係る電力用半導体素子のゲート回路の回路構成図。
【図５】本発明の実施例２に係る電力用半導体素子のゲート回路の電圧制御回路の動作フローチャート。
【符号の説明】
【００２８】
１ ＩＧＢＴ
２ フライホイールダイオード
３ ゲート駆動回路
４ 入力コンデンサ
５ 電圧定圧化回路
６ａ、６ｂ 充電抵抗器
７ａ、７ｂ 切替スイッチ
８ 電圧検出器
１０、１０ａ 可変抵抗器
２０、２０ａ 電圧制御回路
【技術分野】
【０００１】
本発明は、電力用半導体素子のゲート回路に係り、特に主回路から電源を供給するようにした電力用半導体素子のゲート回路に関する。
【背景技術】
【０００２】
近年の電力用変換装置は大容量化が進んでおり、その１つに変換装置の電圧の高電圧化がある。電圧の高電圧化には、例えば代表的な電圧型半導体素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor）を複数個多直列接続にして変換装置を構成する。
【０００３】
ＩＧＢＴを多直列接続した場合に問題となるのが、各ＩＧＢＴのゲート回路への電力供給方法である。ゲート回路はＩＧＢＴのエミッタ電位と等しくなるため、外部電源をそのままゲート回路に接続することはできない。一般的な方法としては、絶縁変圧器を介してゲート回路へ電力を供給する方法を採る。しかしながら、接続されるＩＧＢＴの直列数が増加すると、絶縁変圧器としては高耐圧の変圧器が必要となる。この場合、変圧器の大型化・高コスト化が大きな問題となる。
【０００４】
そこで、ＩＧＢＴ多直列接続時のゲート回路の小型化・低コスト化を図るため、ゲート回路としてＩＧＢＴに印加される自素子電圧から自ゲート回路へ電力を供給する主回路給電方式が考えられる。この主回路給電方式を採用する場合、電力用変換装置の運転時にゲート回路用電源回路に設けたコンデンサに必要以上の電圧が供給され、電源過電圧になる恐れがあるので、この過電圧を防止するための提案が為されている（例えば、特許文献１参照。）。
【特許文献１】特開２００２−２８１７３７号公報（第２−３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
主回路給電方式のゲート回路用電源回路では、ゲート回路の電源を確立させるＩＧＢＴの素子電圧値が問題となる。すなわち、ＩＧＢＴの誤動作を防止するため、ＩＧＢＴに電圧が印加されたらゲート回路の電源を素早く確立させる必要がある。この場合、変換装置のＩＧＢＴに印加される定格素子電圧値よりも相当低い素子電圧値からゲート回路の電源を確立させることになる。そのために特許文献１に示されたような分圧回路を用いると、分圧抵抗を小さく選定する必要がある。このようにすると、定常時すなわち定格素子電圧時には充電抵抗器に流れる充電電流が大きくなり、ゲート回路で使用されない余剰電力も大きくなる。従って充電抵抗器および電圧定圧化回路内の抵抗の損失が大きくなり、かつそれに見合った電力定格の抵抗器が必要となりこれが大型化し、コストも高くなる。また、分圧回路からコンデンサへの充電電荷とコンデンサからゲートへの放電電荷のバランスはＩＧＢＴのオンオフ状態によって左右されるので、運転中に適切なゲート電圧が常に得られるように配慮することも重要な課題である。
【０００６】
本発明の目的は上記問題点を解決するものであり、損失が少なく且つ適切なゲート電圧得ることが可能な電力用半導体素子のゲート回路を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の電力用半導体素子のゲート回路は、電力用半導体素子の負極とゲート間にゲートパルスを供給するためのゲート駆動回路と、一端が前記電力用半導体素子の負極に接続され、前記ゲート駆動回路の制御電源と並列に接続された入力コンデンサと、前記入力コンデンサの他端と前記電力用半導体素子の正極間に接続された可変抵抗器と、前記入力コンデンサと並列に接続され、前記入力コンデンサの電荷を放電するための電圧安定化回路と、前記入力コンデンサに印加される電圧を検出する電圧検出器と、前記可変抵抗器及び前記電圧安定化回路を制御するための電圧制御手段とを具備し、前記電圧制御手段は、前記電力用半導体素子の起動時には前記可変抵抗器が第１の抵抗値となるように制御し、前記電力用半導体素子が定常運転されたときには、前記電圧検出器で検出された電圧が所定の電圧範囲となるように前記可変抵抗器を平均して前記第１の抵抗値より大きい第２の抵抗値に制御し、前記電圧検出器で検出された電圧が所定の過電圧レベルを超えたとき、前記電圧安定化回路を投入するようにしたことを特徴としている。
【発明の効果】
【０００８】
本発明によれば、主回路給電方式のゲート回路において、損失が少なく且つ適切なゲート電圧得ることが可能な電力用半導体素子のゲート回路を提供可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施例について図面を参照して詳細に説明する。
【実施例１】
【００１０】
以下、本発明の実施例１に係る電力用半導体素子のゲート回路を図１乃至図３を参照して説明する。
【００１１】
図１は本発明の実施例１に係る電力用半導体素子のゲート回路の回路構成図である。図１において、電力用半導体素子であるＩＧＢＴ１にはフライホイールダイオード２が逆並列に接続され、図示しない変換回路の変換アームの一部を形成している。ＩＧＢＴ１の負極であるエミッタ端子Ｅと正極であるコレクタ端子Ｃとの間に主回路電圧を加え、ゲート駆動回路３からエミッタ端子Ｅとゲート端子Ｇ間に適切な電圧のオンパルスを加えたとき、ＩＧＢＴ１はオンし、適切な逆電圧のオフパルスを加えたときＩＧＢＴ１はオフする。これらのオンパルス、オフパルスの元となる信号は制御回路から与えられるが、その図示は省略している。
【００１２】
ゲート駆動回路３の制御電源は入力コンデンサ４から与えられる。そして入力コンデンサ４と並列に電圧定圧化回路５が接続され、この投入によって入力コンデンサ４の電荷を放電することが可能な構成となっている。入力コンデンサ４を充電するために充電抵抗器６ａ、６ｂが夫々切替スイッチ７ａ、７ｂを介してＩＧＢＴ１のコレクタ端子Ｃと入力コンデンサ４の正極の間に並列に接続されている。切替スイッチ７ａ、７ｂの各々を投入、開放することによって充電抵抗器の抵抗値が変化するので、充電抵抗器６ａ、６ｂ及び切替スイッチ７ａ、７ｂは可変抵抗器１０を形成している。尚、充電抵抗器６ａの抵抗値は充電抵抗器６ｂの抵抗値より低い値を選定する。
【００１３】
電圧定圧化回路５及び可変抵抗器１０の切替スイッチ７ａ、７ｂの投入、開放の制御は電圧制御回路２０からの信号によって行われている。電圧制御回路２０には、電圧定圧化回路５及び可変抵抗器１０の適切な制御を行うため、入力コンデンサ４の電圧を電圧検出器８で検出した信号が与えられている。
【００１４】
以下、図２及び図３も参照して図１に示した電力用半導体素子のゲート回路の動作を説明する。図２は電力用半導体素子のゲート回路の制御電源の動作タイムチャート、図３は電圧制御回路２０の動作フローチャートである。
【００１５】
まず、ＩＧＢＴ１のエミッタ端子Ｅとコレクタ端子Ｃとの間に主回路電圧が印加された状態で充電抵抗器６ａを投入する（図３におけるステップＳ１）。ここで、電圧制御回路２０の制御電源が別電源でない場合はこの制御電源が確立していないことが考えられるが、その場合は切替スイッチ７ａをノルマリーオン型のスイッチとしておけば良い。
【００１６】
このスイッチ７ａの投入によって入力コンデンサ４に印加される入力コンデンサ電圧Ｖは充電抵抗器６ａと入力コンデンサ４の時定数で決まる充電カーブで上昇する。そして図２に示したゲート回路電源確立電圧Ｖ０に到達したとき、ゲート駆動回路は動作可能となり、時刻ｔ＝Ｔ０で運転開始すなわちＩＧＢＴ１のオンオフのスイチング動作が開始する。ＩＧＢＴ１の運転が開始されると、ゲート駆動回路１はゲート電力をＩＧＢＴ１に供給することになるので入力コンデンサ電圧Ｖの充電カーブの傾斜はやや緩やかになる。
【００１７】
そして入力コンデンサ電圧Ｖの電圧が時刻ｔ＝Ｔ１でＭＡＸ制御電圧Ｖ１に到達したとき（ステップＳ２）、電圧制御回路２０は切替スイッチ７ａ、７ｂを操作して可変抵抗器１０の充電抵抗器を６ａから６ｂに切替える（ステップＳ３）。ここで充電抵抗器６ｂは、上述のゲート電力を僅かに供給し切れない程度の高抵抗を選定しておく。そして入力コンデンサ電圧Ｖが過電圧レベルＶ３以下の状態で（ステップＳ４）ＭＩＮ制御電圧Ｖ２以下となったとき（ステップＳ５）、電圧制御回路２０は切替スイッチ７ａ、７ｂを操作して可変抵抗器１０の充電抵抗器を再び６ｂから６ａに切替える（ステップＳ６）。このようにステップＳ２からステップＳ６までを繰り返すと入力コンデンサ電圧ＶはＭＩＮ制御電圧Ｖ２とＭＡＸ制御電圧Ｖ１の間の電圧に制御されるのでゲート駆動回路３に対して安定な制御電圧を供給することが可能となる。
【００１８】
一方、ステップＳ４において入力コンデンサ電圧Ｖが過電圧レベルＶ３を超えたとき、電圧制御回路２０は電圧安定化回路５を投入する（ステップＳ７）。これは図２における時刻ｔ＝Ｔ３の時点に相当する。前述したように電圧安定化回路５は入力コンデンサ４の電荷を直接放電するので通常であればこの投入によって入力コンデンサ電圧Ｖは低下していく。そして入力コンデンサ電圧ＶがＭＡＸ制御電圧Ｖ１以下となったとき（ステップＳ８）、電圧制御回路２０は電圧安定化回路５を開放する（ステップＳ９）。入力コンデンサ電圧Ｖが過電圧レベルＶ３を超える要因としては、主回路電圧が定格電圧を超えたことが考えられる。この要因が一時的なものであれば、制御電圧である入力コンデンサ電圧Ｖの制御は元通りとなりステップＳ２からステップＳ６の繰り返しループに戻る。また、この要因が継続している間は、ステップＳ４からステップＳ９の繰り返しループとなって入力コンデンサ電圧ＶはＭＡＸ制御電圧と過電圧レベルＶ３の間で制御される。
【００１９】
以上説明したように、可変抵抗器１０の抵抗値を制御して主回路からの充電電流を一定値以下に制御することによって、過大な電力の充電による損失を抑えることができ、充電用抵抗の電力定格を小さくすることができる。
【００２０】
尚、上述したように定常運転時における充電抵抗器６ｂからの充電電力がゲート駆動回路が消費する電力と同等か若干少なくなるように、充電抵抗器６ｂの抵抗値を選定しておけば、充電抵抗器６ａ、６ｂの切替頻度を低減することができる。そしてこの場合電圧安定化回路５は過電圧時にのみ動作することになるので更に定常時の損失が低減される。
【実施例２】
【００２１】
図４は本発明の実施例２に係る電力用半導体素子のゲート回路の回路構成図である。この実施例２の各部について、図１の本発明の実施例１に係る電力用半導体素子のゲート回路の回路構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例２が実施例１と異なる点は、可変抵抗器１０ａにおける切替スイッチ７ｂを省略し、充電抵抗器６ｂは常に主回路とゲート駆動回路３の正極間に接続された状態とした点である。
【００２２】
このように入力コンデンサ４が常時充電抵抗器６ｂによって充電される状態としておいても、実施例１の場合とほぼ同様に電圧制御回路２０ａによってゲート駆動回路３の電源電圧の制御が可能となる。
【００２３】
図５は、電圧制御回路２０ａの動作フローチャートである。この動作フローチャート
が図３に示した実施例１の電圧制御回路２０の動作フローチャートと異なる点は、ステップＳ３で充電抵抗器６ａから充電抵抗器６ｂに切替えていたのをステップＳ３Ａで単に充電抵抗器６ｂを開放するようにした点、また、ステップＳ６で充電抵抗器６ｂから充電抵抗器６aに切替えていたのをステップＳ６Ａで単に充電抵抗６ａを投入するようにした点である。
【００２４】
この実施例２によれば、実施例１における充電抵抗器６ａによる充電動作が充電抵抗器６ａと充電抵抗器６ｂの並列回路による充電動作に変更されたことになり基本的な動作は同一となる。また実施例１のように起動時の電圧制御回路２０ａの制御電圧が不足して充電抵抗器６ａの投入遅れが問題となる場合には切替スイッチ７ａをノルマリーオン型のものを選定すれば良い。
【００２５】
以上説明したように本発明によれば、起動時は素早く入力コンデンサ４の充電を行い、定常時には可変抵抗器１０または１０ａによって充電抵抗器を変化させて入力コンデンサ４の電圧すなわちゲート駆動回路３の電源電圧を所定範囲に制御するようにしたので、損失が少なく且つ適切なゲート電圧得ることが可能な電力用半導体素子のゲート回路を得ることができる。また、充電抵抗器の通電容量を適切に選定することができる。
【００２６】
尚、可変抵抗器は実施例１及び実施例２で説明したものに限定する必要はなく、例えば３台以上の充電抵抗器を切替えて切替回数をなるべく減らす工夫などを行なっても良く、また、充電抵抗とチョッパの直列回路として充電抵抗の充電電流を制御するようにしても良い。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施例１に係る電力用半導体素子のゲート回路の回路構成図。
【図２】本発明の実施例１に係る電力用半導体素子のゲート回路の制御電源の動作タイムチャート。
【図３】本発明の実施例１に係る電力用半導体素子のゲート回路の電圧制御回路の動作フローチャート。
【図４】本発明の実施例２に係る電力用半導体素子のゲート回路の回路構成図。
【図５】本発明の実施例２に係る電力用半導体素子のゲート回路の電圧制御回路の動作フローチャート。
【符号の説明】
【００２８】
１ ＩＧＢＴ
２ フライホイールダイオード
３ ゲート駆動回路
４ 入力コンデンサ
５ 電圧定圧化回路
６ａ、６ｂ 充電抵抗器
７ａ、７ｂ 切替スイッチ
８ 電圧検出器
１０、１０ａ 可変抵抗器
２０、２０ａ 電圧制御回路
【特許請求の範囲】
【請求項１】
電力用半導体素子の負極とゲート間にゲートパルスを供給するためのゲート駆動回路と、
一端が前記電力用半導体素子の負極に接続され、前記ゲート駆動回路の制御電源と並列に接続された入力コンデンサと、
前記入力コンデンサの他端と前記電力用半導体素子の正極間に接続された可変抵抗器と、
前記入力コンデンサと並列に接続され、前記入力コンデンサの電荷を放電するための電圧安定化回路と、
前記入力コンデンサに印加される電圧を検出する電圧検出器と、
前記可変抵抗器及び前記電圧安定化回路を制御するための電圧制御手段と
を具備し、
前記電圧制御手段は、
前記電力用半導体素子の起動時には前記可変抵抗器が第１の抵抗値となるように制御し、
前記電力用半導体素子が定常運転されたときには、前記電圧検出器で検出された電圧が所定の電圧範囲となるように前記可変抵抗器を平均して前記第１の抵抗値より大きい第２の抵抗値となるように制御し、
前記電圧検出器で検出された電圧が所定の過電圧レベルを超えたとき、前記電圧安定化回路を投入するようにしたことを特徴とする電力用半導体素子のゲート回路。
【請求項２】
前記可変抵抗器は、前記第１の抵抗値を持つ第１の固定抵抗器と前記第１の抵抗値より大きい抵抗値を持つ第２の固定抵抗器とを有し、
前記前記電圧制御手段は、
前記起動時には前記可変抵抗器の前記第１の固定抵抗器を選択し、
前記定常運転時には、前記可変抵抗器の抵抗値が平均して前記第２の抵抗値となるように前記第１の固定抵抗器と前記第２の第２の固定抵抗器の選択を切替えるようにしたことを特徴とする請求項１に記載の電力用半導体素子のゲート回路。
【請求項３】
前記可変抵抗器は、
常時接続されている第３の固定抵抗器と、
この第３の固定抵抗器より小さい抵抗値を有し、前記第３の固定抵抗器とオンオフ制御可能な状態で並列に接続された第４の固定抵抗器とから成り、
前記前記電圧制御手段は、
前記起動時には前記第４の可変抵抗器を投入し、
前記定常運転時には、前記可変抵抗器の抵抗値が平均して前記第２の抵抗値となるように前記第４の固定抵抗器をオンオフ制御するようにしたことを特徴とする請求項１に記載の電力用半導体素子のゲート回路。
【請求項４】
前記定常運転時における前記第２の固定抵抗器の充電電流による前記入力コンデンサへの入力電力が、前記ゲート駆動回路が消費する電力と同等かそれより小さくなるように前記第２の固定抵抗器の抵抗値を選定したことを特徴とする請求項２に記載の電力用半導体素子のゲート回路。
【請求項５】
前記定常運転時における前記第３の固定抵抗器の充電電流による前記入力コンデンサへの入力電力が、前記ゲート駆動回路が消費する電力と同等かそれより小さくなるように前記第３の固定抵抗器の抵抗値を選定したことを特徴とする請求項３に記載の電力用半導体素子のゲート回路。
【請求項１】
電力用半導体素子の負極とゲート間にゲートパルスを供給するためのゲート駆動回路と、
一端が前記電力用半導体素子の負極に接続され、前記ゲート駆動回路の制御電源と並列に接続された入力コンデンサと、
前記入力コンデンサの他端と前記電力用半導体素子の正極間に接続された可変抵抗器と、
前記入力コンデンサと並列に接続され、前記入力コンデンサの電荷を放電するための電圧安定化回路と、
前記入力コンデンサに印加される電圧を検出する電圧検出器と、
前記可変抵抗器及び前記電圧安定化回路を制御するための電圧制御手段と
を具備し、
前記電圧制御手段は、
前記電力用半導体素子の起動時には前記可変抵抗器が第１の抵抗値となるように制御し、
前記電力用半導体素子が定常運転されたときには、前記電圧検出器で検出された電圧が所定の電圧範囲となるように前記可変抵抗器を平均して前記第１の抵抗値より大きい第２の抵抗値となるように制御し、
前記電圧検出器で検出された電圧が所定の過電圧レベルを超えたとき、前記電圧安定化回路を投入するようにしたことを特徴とする電力用半導体素子のゲート回路。
【請求項２】
前記可変抵抗器は、前記第１の抵抗値を持つ第１の固定抵抗器と前記第１の抵抗値より大きい抵抗値を持つ第２の固定抵抗器とを有し、
前記前記電圧制御手段は、
前記起動時には前記可変抵抗器の前記第１の固定抵抗器を選択し、
前記定常運転時には、前記可変抵抗器の抵抗値が平均して前記第２の抵抗値となるように前記第１の固定抵抗器と前記第２の第２の固定抵抗器の選択を切替えるようにしたことを特徴とする請求項１に記載の電力用半導体素子のゲート回路。
【請求項３】
前記可変抵抗器は、
常時接続されている第３の固定抵抗器と、
この第３の固定抵抗器より小さい抵抗値を有し、前記第３の固定抵抗器とオンオフ制御可能な状態で並列に接続された第４の固定抵抗器とから成り、
前記前記電圧制御手段は、
前記起動時には前記第４の可変抵抗器を投入し、
前記定常運転時には、前記可変抵抗器の抵抗値が平均して前記第２の抵抗値となるように前記第４の固定抵抗器をオンオフ制御するようにしたことを特徴とする請求項１に記載の電力用半導体素子のゲート回路。
【請求項４】
前記定常運転時における前記第２の固定抵抗器の充電電流による前記入力コンデンサへの入力電力が、前記ゲート駆動回路が消費する電力と同等かそれより小さくなるように前記第２の固定抵抗器の抵抗値を選定したことを特徴とする請求項２に記載の電力用半導体素子のゲート回路。
【請求項５】
前記定常運転時における前記第３の固定抵抗器の充電電流による前記入力コンデンサへの入力電力が、前記ゲート駆動回路が消費する電力と同等かそれより小さくなるように前記第３の固定抵抗器の抵抗値を選定したことを特徴とする請求項３に記載の電力用半導体素子のゲート回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−１２４５８０（Ｐ２０１０−１２４５８０Ａ）
【公開日】平成２２年６月３日（２０１０．６．３）
【国際特許分類】
【出願番号】特願２００８−２９５１６７（Ｐ２００８−２９５１６７）
【出願日】平成２０年１１月１９日（２００８．１１．１９）
【出願人】（５０１１３７６３６）東芝三菱電機産業システム株式会社 (904)
【Ｆターム（参考）】
【公開日】平成２２年６月３日（２０１０．６．３）
【国際特許分類】
【出願日】平成２０年１１月１９日（２００８．１１．１９）
【出願人】（５０１１３７６３６）東芝三菱電機産業システム株式会社 (904)
【Ｆターム（参考）】
[ Back to top ]