電圧駆動素子の駆動回路
【課題】ターンオフ動作時のコンデンサ放電電荷量を抑制することができ、効率の良い電圧駆動素子の制御を行うことができる電圧駆動素子の駆動回路を提供する。
【解決手段】電圧駆動素子のゲート・エミッタ端子間にコンデンサを付加してなる電圧駆動素子の駆動回路において、電圧駆動素子のターンオン時のみコンデンサＣ１０１が接続され、電圧駆動素子Ｑ１０１のターンオフ時にはコンデンサが切り離されるよう構成する。好ましくは、電圧駆動素子のゲート・エミッタ間にスイッチ素子１００とコンデンサＣ１０１とを直列に接続し、電圧駆動素子のゲート端子とスイッチ素子の一方の端子との間から、抵抗を介してゲート電荷放電用トランジスタへ接続し、スイッチ素子を電圧駆動素子の駆動信号に連動してオンオフ制御できるよう構成する。
【解決手段】電圧駆動素子のゲート・エミッタ端子間にコンデンサを付加してなる電圧駆動素子の駆動回路において、電圧駆動素子のターンオン時のみコンデンサＣ１０１が接続され、電圧駆動素子Ｑ１０１のターンオフ時にはコンデンサが切り離されるよう構成する。好ましくは、電圧駆動素子のゲート・エミッタ間にスイッチ素子１００とコンデンサＣ１０１とを直列に接続し、電圧駆動素子のゲート端子とスイッチ素子の一方の端子との間から、抵抗を介してゲート電荷放電用トランジスタへ接続し、スイッチ素子を電圧駆動素子の駆動信号に連動してオンオフ制御できるよう構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧駆動素子のゲート・エミッタ端子間にコンデンサを付加してなる電圧駆動素子の駆動回路に関するものである。
【背景技術】
【０００２】
電気自動車等の大電力を要する装置・機器のその電力の制御等に適用されるスイッチング回路及びインバータ回路には、電圧駆動型スイッチング素子のひとつであるＩＧＢＴが用いられることが多い。ＩＧＢＴは、一定のゲート電圧をゲート端子へ印加することにより、そのオンオフを制御するスイッチング素子である。
【０００３】
このようなＩＧＢＴを駆動する駆動回路において、ＩＧＢＴがターンオンする時のコレクタ電流の時間変化（ｄＩｃ／ｄｔ）がもたらす電流および電圧振動が起因となる放射ノイズ低減と、ターンオン時の低損失を両立させるために、ＩＧＢＴのゲート・エミッタ端子間へコンデンサを付加することが知られている（例えば、特許文献１参照）。
【特許文献１】特開平５−３６８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の電圧駆動素子（ＩＧＢＴ）の駆動回路においては、電圧駆動素子のターンオン動作性改善のため、コンデンサの一方の端子を電圧駆動素子のゲート端子と接続するとともに、コンデンサのもう一方の端子を電圧駆動素子のエミッタ端子へ接続し、電圧駆動素子のゲート駆動の際、同時にコンデンサの充放電を行うという構成になっていたため、電圧駆動素子のターンオフ動作の放電電荷量を増大させ、ターンオフ時間の増大や、ターンオフ動作時のゲート電荷放電用トランジスタの負荷増大が発生し、さらにゲート駆動用電源の消費電流を増大させてしまうという問題があった。
【０００５】
本発明の目的は上述した問題点を解消して、ターンオフ動作時のコンデンサ放電電荷量を抑制することができ、効率の良い電圧駆動素子の制御を行うことができる電圧駆動素子の駆動回路を提供しようとするものである。
【課題を解決するための手段】
【０００６】
本発明の電圧駆動素子の駆動回路は、電圧駆動素子のゲート・エミッタ端子間にコンデンサを付加してなる電圧駆動素子の駆動回路において、電圧駆動素子のターンオン時のみコンデンサが接続され、電圧駆動素子のターンオフ時にはコンデンサが切り離されるよう構成したことを特徴とするものである。
【発明の効果】
【０００７】
本発明では、電圧駆動素子のターンオン時のみコンデンサが接続され、電圧駆動素子のターンオフ時にはコンデンサが切り離されるよう構成したことで、ターンオフ動作時のコンデンサ放電電荷量を抑制することができる。そのため、ゲート駆動用電源からの消費電流を削減でき、電源の小型化が達成できるとともに、ターンオフ用トランジスタの負担を軽減でき、トランジスタのサイズ小型化が達成できる。
【０００８】
なお、本発明の電圧駆動素子の駆動回路においては、電圧駆動素子のゲート・エミッタ間にスイッチ素子とコンデンサとを直列に接続し、電圧駆動素子のゲート端子とスイッチ素子の一方の端子との間から、抵抗を介してゲート電荷放電用トランジスタへ接続し、スイッチ素子を電圧駆動素子の駆動信号に連動してオンオフ制御できるよう構成してもよい。このように構成すれば、ターンオフ動作時のみコンデンサが電圧駆動素子のゲート・エミッタ間へ接続されるため、ターンオフ動作時のコンデンサ放電電荷量を抑制することができる。このため、ターンオフ動作時のトランジスタの負荷を軽減できるとともに、ターンオフ時間の増大を回避することができる。また、ターンオフ動作時にコンデンサが切り離されるため、充電した電荷を次のターンオン動作時に利用することが可能となるため、電源消費電流を削減できる。
【０００９】
また、本発明の電圧駆動素子の駆動回路においては、電圧駆動素子のゲート・エミッタ間にＰｃｈＭＯＳＦＥＴとコンデンサとを直列に接続し、電圧駆動素子のゲート端子とＰｃｈＭＯＳＦＥＴのソース端子との間から、抵抗を介してゲート電荷放電用のトランジスタへ接続し、ＰｃｈＭＯＳＦＥＴのゲート端子を、電圧駆動素子の駆動信号に連動してオンオフ制御されるＮｃｈＭＯＳＦＥＴのドレイン端子と接続し、ＰｃｈＭＯＳＦＥＴを電圧駆動信号に連動してオンオフ制御できるよう構成すること、さらには、ＰｃｈＭＯＳＦＥＴのゲートに電位確定のための抵抗を設けるよう構成してもよい。このように構成すれば、ターンオフ動作時のみコンデンサが電圧駆動素子のゲート・エミッタ間へ接続されるため、ターンオフ動作時のコンデンサ放電電荷量を抑制することができる。このため、ターンオフ動作時のトランジスタの負荷を軽減できるとともに、ターンオフ時間の増大を回避することができる。また、ターンオフ動作時にコンデンサが切り離されるため、充電した電荷を次のターンオン動作時に利用することが可能となるため、電源消費電流を削減できる。
【発明を実施するための最良の形態】
【００１０】
本発明の電圧駆動素子の駆動回路の特徴は、電圧駆動素子のゲート・エミッタ端子間にコンデンサを付加してなる電圧駆動素子の駆動回路において、電圧駆動素子のターンオン時のみコンデンサが接続され、電圧駆動素子のターンオフ時にはコンデンサが切り離されるよう構成したことにある。
以下に、この発明の好適な実施の形態を、図面に基づき詳細に説明する。
【００１１】
図１は本発明の電圧駆動素子の駆動回路の一例の構成を説明するための図である。図１に示す例は、電圧駆動素子の一つであるＩＧＢＴ(Insulated Gate Bipolor Transistor)：Ｑ１０１を用いて、誘導負荷を駆動する回路の一例を示す。ＩＧＢＴ：Ｑ１０１には、ゲート端子Ｇ、コレクタ端子Ｃ、エミッタ端子Ｅが設けられている。誘導負荷１０１の一方は、ＩＧＢＴ：Ｑ１０１のコレクタ端子Ｃへ接続され、誘導負荷１０１の他方は、電源ＶＢへ接続されている。誘導負荷１０１のエネルギー回生のため、ダイオードＤ１００を誘導負荷１０１と並列に接続する。
【００１２】
ＩＧＢＴ：Ｑ１０１の駆動信号Ｖｉｎは、プッシュプル構成されたＮＰＮトランジスタＱ１０２およびＰＮＰトランジスタＱ１０３のベース端子へ接続される。ＮＰＮトランジスタＱ１０２のエミッタ端子は、ゲート抵抗Ｒｏｎを介してＩＧＢＴ：Ｑ１０１のゲート端子Ｇへ接続される。ＰＮＰトランジスタＱ１０３のコレクタ端子は、ゲート抵抗Ｒｏｆｆを介してＩＧＢＴ：Ｑ１０１のゲート端子Ｇへ接続される。ＩＧＢＴ：Ｑ１０１のゲート端子Ｇとエミッタ端子Ｅとの間に、スイッチ素子１００とコンデンサＣ１０１を設け、直列接続する。
【００１３】
上述したＩＧＢＴ：Ｑ１０１の駆動回路において、スイッチ素子１００を、ＩＧＢＴ：Ｑ１０１の駆動信号Ｖｉｎに連動してオンオフ制御できるよう構成する。これにより、ＩＧＢＴ：Ｑ１０１のターンオン時のみコンデンサＣ１０１がＩＧＢＴ：Ｑ１０１のゲート端子Ｇとエミッタ端子Ｅとの間に接続され、ＩＧＢＴ：Ｑ１０１のターンオフ時にはコンデンサＣ１０１がＩＧＢＴ：Ｑ１０１のゲート端子Ｇとエミッタ端子Ｅとの間から切り離されるよう制御することができる。
【００１４】
図２は本発明の電圧駆動素子の駆動回路の他の例の構成を説明するための図である。図２に示す例も、図１に示す例と同様に、電圧駆動素子の一つであるＩＧＢＴ(Insulated gate bipolor transistor)：Ｑ２０１を用いて、誘導負荷を駆動する回路の一例を示す。ＩＧＢＴ：Ｑ２０１には、ゲート端子Ｇ、コレクタ端子Ｃ、エミッタ端子Ｅが設けられている。誘導負荷２０１の一方は、ＩＧＢＴ：Ｑ２０１のコレクタ端子Ｃへ接続され、誘導負荷２０１の他方は、電源ＶＢへ接続されている。誘導負荷２０１のエネルギー回生のため、ダイオードＤ２００を誘導負荷２０１と並列に接続する。
【００１５】
ＩＧＢＴ：Ｑ２０１の駆動信号Ｖｉｎは、プッシュプル構成されたＮＰＮトランジスタＱ２０２およびＰＮＰトランジスタＱ２０３のベース端子へ接続される。ＮＰＮトランジスタＱ２０２のエミッタ端子は、ゲート抵抗Ｒｏｎとスイッチ素子の一つであるＰｃｈＭＯＳＦＥＴ：Ｑ２０４とを介して、ＩＧＢＴ：Ｑ２０１のゲート端子Ｇへ接続される。ＰＮＰトランジスタＱ２０３のコレクタ端子は、ゲート抵抗Ｒｏｆｆを介してＩＧＢＴ：Ｑ１０１のゲート端子Ｇへ接続される。
【００１６】
ＰｃｈＭＯＳＦＥＴ：Ｑ２０４のゲート端子は、スイッチ素子の一つであるＮｃｈＭＯＳＦＥＴ：Ｑ２０５のドレイン端子と接続され、駆動信号Ｖｉｎにあわせて各ＭＯＳＦＥＴ：Ｑ２０４及びＱ２０５の動作状態が切り替わるように接続する。ＩＧＢＴ：Ｑ２０１におけるターンオン時のコレクタ電流のｄＩｃ／ｄｔを緩和し、低ノイズ・低損失を実現するためのコンデンサＣ２０１は、ゲート抵抗Ｒｏｎの一方またはＰｃｈＭＯＳＦＥＴ：Ｑ２０４のドレイン端子とＩＧＢＴ：Ｑ２０１のエミッタ端子Ｅとの間に接続される。ＰｃｈＭＯＳＦＥＴ：Ｑ２０４のオフ動作時のゲート電荷放電用のため、ＰｃｈＭＯＳＦＥＴ：Ｑ２０４のゲート・ソース間に抵抗Ｒ１を設ける。
【００１７】
図３は図２で示した回路各部の波形の一例を表すタイミングチャートである。図３に示す例では、任意の時間ｔ１において、駆動信号ＶｉｎがＬｏレベルからＨｉレベルになると、すなわち、ＩＧＢＴ：Ｑ２０１がオフ動作からオン動作になると、ＮＰＮトランジスタＱ２０２、ＮｃｈＭＯＳＦＥＴ：Ｑ２０５、ＰｃｈＭＯＳＦＥＴ：Ｑ２０４はオフからオン動作へ遷移するため、電源Ｖｃｃからゲート抵抗Ｒｏｎで制限されたゲートオン電流ＩｇがＩＧＢＴ：Ｑ２０１のゲート端子Ｇへ流れる。よって、ＩＧＢＴ：Ｑ２０１のゲート電圧Ｖｇｅが上昇し、ＩＧＢＴ：Ｑ２０１がオン状態となるので、電源ＶＢから誘導負荷２０１を介して、コレクタ電流Ｉｃが流れる。
【００１８】
一方、駆動信号ＶｉｎがＨｉレベルからＬｏレベルすなわちＩＧＢＴ：Ｑ２０１がオン動作からオフ動作になる時間ｔ２では、ＮＰＮトランジスタＱ２０２、ＮｃｈＭＯＳＦＥＴ：Ｑ２０５はオフ動作すると同時に、ＰＮＰトランジスタＱ２０３はオン動作し、ＩＧＢＴ：Ｑ２０１のゲート端子Ｇから放電が開始される。このため、ＩＧＢＴ：Ｑ２０１のゲート電圧Ｖｇｅは下降し、ＩＧＢＴ：Ｑ２０１はオフ状態となる。
【００１９】
このとき、ＰｃｈＭＯＳＦＥＴ：Ｑ２０４は、ＮｃｈＭＯＳＦＥＴ：Ｑ２０５の動作に連動して、オフ動作へ遷移する。ＰｃｈＭＯＳＦＥＴ：Ｑ２０４のオフ動作遷移期間（時間ｔ２直後）は、ある程度の抵抗体として振る舞うようなオン状態で、オン抵抗が非常に小さい状態となるが、ＮｃｈＭＯＳＦＥＴ：Ｑ２０５がオフ動作する時間ｔ１以前または時間ｔ２以降では、ＰｃｈＭＯＳＦＥＴ：Ｑ２０４は高い抵抗体として振る舞う。これにより、ＩＧＢＲ：Ｑ２０１のターンオン動作では、コンデンサＣ２０１は電気的に切り離されているように振る舞う。コンデンサＣ２０１を電気的に切り離すことで、コンデンサＣ２０１に充電した電化をターンオン動作時のみに有効に利用することができるため、電源Ｖｃｃからの持ち出し電流（ゲートオン電流Ｉｇ）を抑制できる（図３中、ゲートオン電流Ｉｇに従来波形を点線で示す）。また、ターンオフ動作時のコンデンサＣ２０１からの放電電荷が抑制できるために、ＩＧＢＴ：Ｑ２０１のターンオフ時間の増大を回避できると同時に、ＰＮＰトランジスタＱ２０３の負荷軽減が図れる。なお、ＩＧＢＴ：Ｑ２０１のターンオフ動作後のコンデンサ両端電圧Ｖ１は、ＰｃｈＭＯＳＦＥＴ：Ｑ２０４のハーフオン動作時のオン抵抗に依存して決定される。
【産業上の利用可能性】
【００２０】
本発明の電圧駆動素子の駆動回路によれば、電圧駆動素子のゲート・エミッタ端子間にコンデンサを付加してなる電圧駆動素子の駆動回路において、電圧駆動素子のターンオン時のみコンデンサが接続され、電圧駆動素子のターンオフ時にはコンデンサが切り離されるよう構成することで、ターンオフ動作時のコンデンサ放電電荷量を抑制することができ、効率の良い電圧駆動素子の制御を達成することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の電圧駆動素子の駆動回路の一例の構成を説明するための図である。
【図２】本発明の電圧駆動素子の駆動回路の他の例の構成を説明するための図である。
【図３】図２で示した回路各部の波形の一例を表すタイミングチャートである。
【符号の説明】
【００２２】
１００ スイッチ素子
１０１、２０１ 誘導負荷
Ｃ１０１、Ｃ２０１ コンデンサ
Ｄ１００、Ｄ２００ ダイオード
Ｑ１０１、Ｑ２０１ ＩＧＢＴ
Ｑ１０２、Ｑ２０２ ＮＰＮトランジスタ
Ｑ１０３、Ｑ２０３ ＰＮＰトランジスタ
Ｑ２０４ ＰｃｈＭＯＳＦＥＴ
Ｑ２０５ ＮｃｈＭＯＳＦＥＴ
【技術分野】
【０００１】
本発明は、電圧駆動素子のゲート・エミッタ端子間にコンデンサを付加してなる電圧駆動素子の駆動回路に関するものである。
【背景技術】
【０００２】
電気自動車等の大電力を要する装置・機器のその電力の制御等に適用されるスイッチング回路及びインバータ回路には、電圧駆動型スイッチング素子のひとつであるＩＧＢＴが用いられることが多い。ＩＧＢＴは、一定のゲート電圧をゲート端子へ印加することにより、そのオンオフを制御するスイッチング素子である。
【０００３】
このようなＩＧＢＴを駆動する駆動回路において、ＩＧＢＴがターンオンする時のコレクタ電流の時間変化（ｄＩｃ／ｄｔ）がもたらす電流および電圧振動が起因となる放射ノイズ低減と、ターンオン時の低損失を両立させるために、ＩＧＢＴのゲート・エミッタ端子間へコンデンサを付加することが知られている（例えば、特許文献１参照）。
【特許文献１】特開平５−３６８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の電圧駆動素子（ＩＧＢＴ）の駆動回路においては、電圧駆動素子のターンオン動作性改善のため、コンデンサの一方の端子を電圧駆動素子のゲート端子と接続するとともに、コンデンサのもう一方の端子を電圧駆動素子のエミッタ端子へ接続し、電圧駆動素子のゲート駆動の際、同時にコンデンサの充放電を行うという構成になっていたため、電圧駆動素子のターンオフ動作の放電電荷量を増大させ、ターンオフ時間の増大や、ターンオフ動作時のゲート電荷放電用トランジスタの負荷増大が発生し、さらにゲート駆動用電源の消費電流を増大させてしまうという問題があった。
【０００５】
本発明の目的は上述した問題点を解消して、ターンオフ動作時のコンデンサ放電電荷量を抑制することができ、効率の良い電圧駆動素子の制御を行うことができる電圧駆動素子の駆動回路を提供しようとするものである。
【課題を解決するための手段】
【０００６】
本発明の電圧駆動素子の駆動回路は、電圧駆動素子のゲート・エミッタ端子間にコンデンサを付加してなる電圧駆動素子の駆動回路において、電圧駆動素子のターンオン時のみコンデンサが接続され、電圧駆動素子のターンオフ時にはコンデンサが切り離されるよう構成したことを特徴とするものである。
【発明の効果】
【０００７】
本発明では、電圧駆動素子のターンオン時のみコンデンサが接続され、電圧駆動素子のターンオフ時にはコンデンサが切り離されるよう構成したことで、ターンオフ動作時のコンデンサ放電電荷量を抑制することができる。そのため、ゲート駆動用電源からの消費電流を削減でき、電源の小型化が達成できるとともに、ターンオフ用トランジスタの負担を軽減でき、トランジスタのサイズ小型化が達成できる。
【０００８】
なお、本発明の電圧駆動素子の駆動回路においては、電圧駆動素子のゲート・エミッタ間にスイッチ素子とコンデンサとを直列に接続し、電圧駆動素子のゲート端子とスイッチ素子の一方の端子との間から、抵抗を介してゲート電荷放電用トランジスタへ接続し、スイッチ素子を電圧駆動素子の駆動信号に連動してオンオフ制御できるよう構成してもよい。このように構成すれば、ターンオフ動作時のみコンデンサが電圧駆動素子のゲート・エミッタ間へ接続されるため、ターンオフ動作時のコンデンサ放電電荷量を抑制することができる。このため、ターンオフ動作時のトランジスタの負荷を軽減できるとともに、ターンオフ時間の増大を回避することができる。また、ターンオフ動作時にコンデンサが切り離されるため、充電した電荷を次のターンオン動作時に利用することが可能となるため、電源消費電流を削減できる。
【０００９】
また、本発明の電圧駆動素子の駆動回路においては、電圧駆動素子のゲート・エミッタ間にＰｃｈＭＯＳＦＥＴとコンデンサとを直列に接続し、電圧駆動素子のゲート端子とＰｃｈＭＯＳＦＥＴのソース端子との間から、抵抗を介してゲート電荷放電用のトランジスタへ接続し、ＰｃｈＭＯＳＦＥＴのゲート端子を、電圧駆動素子の駆動信号に連動してオンオフ制御されるＮｃｈＭＯＳＦＥＴのドレイン端子と接続し、ＰｃｈＭＯＳＦＥＴを電圧駆動信号に連動してオンオフ制御できるよう構成すること、さらには、ＰｃｈＭＯＳＦＥＴのゲートに電位確定のための抵抗を設けるよう構成してもよい。このように構成すれば、ターンオフ動作時のみコンデンサが電圧駆動素子のゲート・エミッタ間へ接続されるため、ターンオフ動作時のコンデンサ放電電荷量を抑制することができる。このため、ターンオフ動作時のトランジスタの負荷を軽減できるとともに、ターンオフ時間の増大を回避することができる。また、ターンオフ動作時にコンデンサが切り離されるため、充電した電荷を次のターンオン動作時に利用することが可能となるため、電源消費電流を削減できる。
【発明を実施するための最良の形態】
【００１０】
本発明の電圧駆動素子の駆動回路の特徴は、電圧駆動素子のゲート・エミッタ端子間にコンデンサを付加してなる電圧駆動素子の駆動回路において、電圧駆動素子のターンオン時のみコンデンサが接続され、電圧駆動素子のターンオフ時にはコンデンサが切り離されるよう構成したことにある。
以下に、この発明の好適な実施の形態を、図面に基づき詳細に説明する。
【００１１】
図１は本発明の電圧駆動素子の駆動回路の一例の構成を説明するための図である。図１に示す例は、電圧駆動素子の一つであるＩＧＢＴ(Insulated Gate Bipolor Transistor)：Ｑ１０１を用いて、誘導負荷を駆動する回路の一例を示す。ＩＧＢＴ：Ｑ１０１には、ゲート端子Ｇ、コレクタ端子Ｃ、エミッタ端子Ｅが設けられている。誘導負荷１０１の一方は、ＩＧＢＴ：Ｑ１０１のコレクタ端子Ｃへ接続され、誘導負荷１０１の他方は、電源ＶＢへ接続されている。誘導負荷１０１のエネルギー回生のため、ダイオードＤ１００を誘導負荷１０１と並列に接続する。
【００１２】
ＩＧＢＴ：Ｑ１０１の駆動信号Ｖｉｎは、プッシュプル構成されたＮＰＮトランジスタＱ１０２およびＰＮＰトランジスタＱ１０３のベース端子へ接続される。ＮＰＮトランジスタＱ１０２のエミッタ端子は、ゲート抵抗Ｒｏｎを介してＩＧＢＴ：Ｑ１０１のゲート端子Ｇへ接続される。ＰＮＰトランジスタＱ１０３のコレクタ端子は、ゲート抵抗Ｒｏｆｆを介してＩＧＢＴ：Ｑ１０１のゲート端子Ｇへ接続される。ＩＧＢＴ：Ｑ１０１のゲート端子Ｇとエミッタ端子Ｅとの間に、スイッチ素子１００とコンデンサＣ１０１を設け、直列接続する。
【００１３】
上述したＩＧＢＴ：Ｑ１０１の駆動回路において、スイッチ素子１００を、ＩＧＢＴ：Ｑ１０１の駆動信号Ｖｉｎに連動してオンオフ制御できるよう構成する。これにより、ＩＧＢＴ：Ｑ１０１のターンオン時のみコンデンサＣ１０１がＩＧＢＴ：Ｑ１０１のゲート端子Ｇとエミッタ端子Ｅとの間に接続され、ＩＧＢＴ：Ｑ１０１のターンオフ時にはコンデンサＣ１０１がＩＧＢＴ：Ｑ１０１のゲート端子Ｇとエミッタ端子Ｅとの間から切り離されるよう制御することができる。
【００１４】
図２は本発明の電圧駆動素子の駆動回路の他の例の構成を説明するための図である。図２に示す例も、図１に示す例と同様に、電圧駆動素子の一つであるＩＧＢＴ(Insulated gate bipolor transistor)：Ｑ２０１を用いて、誘導負荷を駆動する回路の一例を示す。ＩＧＢＴ：Ｑ２０１には、ゲート端子Ｇ、コレクタ端子Ｃ、エミッタ端子Ｅが設けられている。誘導負荷２０１の一方は、ＩＧＢＴ：Ｑ２０１のコレクタ端子Ｃへ接続され、誘導負荷２０１の他方は、電源ＶＢへ接続されている。誘導負荷２０１のエネルギー回生のため、ダイオードＤ２００を誘導負荷２０１と並列に接続する。
【００１５】
ＩＧＢＴ：Ｑ２０１の駆動信号Ｖｉｎは、プッシュプル構成されたＮＰＮトランジスタＱ２０２およびＰＮＰトランジスタＱ２０３のベース端子へ接続される。ＮＰＮトランジスタＱ２０２のエミッタ端子は、ゲート抵抗Ｒｏｎとスイッチ素子の一つであるＰｃｈＭＯＳＦＥＴ：Ｑ２０４とを介して、ＩＧＢＴ：Ｑ２０１のゲート端子Ｇへ接続される。ＰＮＰトランジスタＱ２０３のコレクタ端子は、ゲート抵抗Ｒｏｆｆを介してＩＧＢＴ：Ｑ１０１のゲート端子Ｇへ接続される。
【００１６】
ＰｃｈＭＯＳＦＥＴ：Ｑ２０４のゲート端子は、スイッチ素子の一つであるＮｃｈＭＯＳＦＥＴ：Ｑ２０５のドレイン端子と接続され、駆動信号Ｖｉｎにあわせて各ＭＯＳＦＥＴ：Ｑ２０４及びＱ２０５の動作状態が切り替わるように接続する。ＩＧＢＴ：Ｑ２０１におけるターンオン時のコレクタ電流のｄＩｃ／ｄｔを緩和し、低ノイズ・低損失を実現するためのコンデンサＣ２０１は、ゲート抵抗Ｒｏｎの一方またはＰｃｈＭＯＳＦＥＴ：Ｑ２０４のドレイン端子とＩＧＢＴ：Ｑ２０１のエミッタ端子Ｅとの間に接続される。ＰｃｈＭＯＳＦＥＴ：Ｑ２０４のオフ動作時のゲート電荷放電用のため、ＰｃｈＭＯＳＦＥＴ：Ｑ２０４のゲート・ソース間に抵抗Ｒ１を設ける。
【００１７】
図３は図２で示した回路各部の波形の一例を表すタイミングチャートである。図３に示す例では、任意の時間ｔ１において、駆動信号ＶｉｎがＬｏレベルからＨｉレベルになると、すなわち、ＩＧＢＴ：Ｑ２０１がオフ動作からオン動作になると、ＮＰＮトランジスタＱ２０２、ＮｃｈＭＯＳＦＥＴ：Ｑ２０５、ＰｃｈＭＯＳＦＥＴ：Ｑ２０４はオフからオン動作へ遷移するため、電源Ｖｃｃからゲート抵抗Ｒｏｎで制限されたゲートオン電流ＩｇがＩＧＢＴ：Ｑ２０１のゲート端子Ｇへ流れる。よって、ＩＧＢＴ：Ｑ２０１のゲート電圧Ｖｇｅが上昇し、ＩＧＢＴ：Ｑ２０１がオン状態となるので、電源ＶＢから誘導負荷２０１を介して、コレクタ電流Ｉｃが流れる。
【００１８】
一方、駆動信号ＶｉｎがＨｉレベルからＬｏレベルすなわちＩＧＢＴ：Ｑ２０１がオン動作からオフ動作になる時間ｔ２では、ＮＰＮトランジスタＱ２０２、ＮｃｈＭＯＳＦＥＴ：Ｑ２０５はオフ動作すると同時に、ＰＮＰトランジスタＱ２０３はオン動作し、ＩＧＢＴ：Ｑ２０１のゲート端子Ｇから放電が開始される。このため、ＩＧＢＴ：Ｑ２０１のゲート電圧Ｖｇｅは下降し、ＩＧＢＴ：Ｑ２０１はオフ状態となる。
【００１９】
このとき、ＰｃｈＭＯＳＦＥＴ：Ｑ２０４は、ＮｃｈＭＯＳＦＥＴ：Ｑ２０５の動作に連動して、オフ動作へ遷移する。ＰｃｈＭＯＳＦＥＴ：Ｑ２０４のオフ動作遷移期間（時間ｔ２直後）は、ある程度の抵抗体として振る舞うようなオン状態で、オン抵抗が非常に小さい状態となるが、ＮｃｈＭＯＳＦＥＴ：Ｑ２０５がオフ動作する時間ｔ１以前または時間ｔ２以降では、ＰｃｈＭＯＳＦＥＴ：Ｑ２０４は高い抵抗体として振る舞う。これにより、ＩＧＢＲ：Ｑ２０１のターンオン動作では、コンデンサＣ２０１は電気的に切り離されているように振る舞う。コンデンサＣ２０１を電気的に切り離すことで、コンデンサＣ２０１に充電した電化をターンオン動作時のみに有効に利用することができるため、電源Ｖｃｃからの持ち出し電流（ゲートオン電流Ｉｇ）を抑制できる（図３中、ゲートオン電流Ｉｇに従来波形を点線で示す）。また、ターンオフ動作時のコンデンサＣ２０１からの放電電荷が抑制できるために、ＩＧＢＴ：Ｑ２０１のターンオフ時間の増大を回避できると同時に、ＰＮＰトランジスタＱ２０３の負荷軽減が図れる。なお、ＩＧＢＴ：Ｑ２０１のターンオフ動作後のコンデンサ両端電圧Ｖ１は、ＰｃｈＭＯＳＦＥＴ：Ｑ２０４のハーフオン動作時のオン抵抗に依存して決定される。
【産業上の利用可能性】
【００２０】
本発明の電圧駆動素子の駆動回路によれば、電圧駆動素子のゲート・エミッタ端子間にコンデンサを付加してなる電圧駆動素子の駆動回路において、電圧駆動素子のターンオン時のみコンデンサが接続され、電圧駆動素子のターンオフ時にはコンデンサが切り離されるよう構成することで、ターンオフ動作時のコンデンサ放電電荷量を抑制することができ、効率の良い電圧駆動素子の制御を達成することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の電圧駆動素子の駆動回路の一例の構成を説明するための図である。
【図２】本発明の電圧駆動素子の駆動回路の他の例の構成を説明するための図である。
【図３】図２で示した回路各部の波形の一例を表すタイミングチャートである。
【符号の説明】
【００２２】
１００ スイッチ素子
１０１、２０１ 誘導負荷
Ｃ１０１、Ｃ２０１ コンデンサ
Ｄ１００、Ｄ２００ ダイオード
Ｑ１０１、Ｑ２０１ ＩＧＢＴ
Ｑ１０２、Ｑ２０２ ＮＰＮトランジスタ
Ｑ１０３、Ｑ２０３ ＰＮＰトランジスタ
Ｑ２０４ ＰｃｈＭＯＳＦＥＴ
Ｑ２０５ ＮｃｈＭＯＳＦＥＴ
【特許請求の範囲】
【請求項１】
電圧駆動素子のゲート・エミッタ端子間にコンデンサを付加してなる電圧駆動素子の駆動回路において、電圧駆動素子のターンオン時のみコンデンサが接続され、電圧駆動素子のターンオフ時にはコンデンサが切り離されるよう構成したことを特徴とする電圧駆動素子の駆動回路。
【請求項２】
電圧駆動素子のゲート・エミッタ間にスイッチ素子とコンデンサとを直列に接続し、電圧駆動素子のゲート端子とスイッチ素子の一方の端子との間から、抵抗を介してゲート電荷放電用トランジスタへ接続し、スイッチ素子を電圧駆動素子の駆動信号に連動してオンオフ制御できるよう構成したことを特徴とする請求項１に記載の電圧駆動素子の駆動回路。
【請求項３】
電圧駆動素子のゲート・エミッタ間にＰｃｈＭＯＳＦＥＴとコンデンサとを直列に接続し、電圧駆動素子のゲート端子とＰｃｈＭＯＳＦＥＴのソース端子との間から、抵抗を介してゲート電荷放電用のトランジスタへ接続し、ＰｃｈＭＯＳＦＥＴのゲート端子を、電圧駆動素子の駆動信号に連動してオンオフ制御されるＮｃｈＭＯＳＦＥＴのドレイン端子と接続し、ＰｃｈＭＯＳＦＥＴを電圧駆動信号に連動してオンオフ制御できるよう構成したことを特徴とする請求項１に記載の電圧駆動素子の駆動回路。
【請求項４】
ＰｃｈＭＯＳＦＥＴのゲートに電位確定のための抵抗を設けたことを特徴とする請求項３に記載の電圧駆動素子の駆動回路。
【請求項１】
電圧駆動素子のゲート・エミッタ端子間にコンデンサを付加してなる電圧駆動素子の駆動回路において、電圧駆動素子のターンオン時のみコンデンサが接続され、電圧駆動素子のターンオフ時にはコンデンサが切り離されるよう構成したことを特徴とする電圧駆動素子の駆動回路。
【請求項２】
電圧駆動素子のゲート・エミッタ間にスイッチ素子とコンデンサとを直列に接続し、電圧駆動素子のゲート端子とスイッチ素子の一方の端子との間から、抵抗を介してゲート電荷放電用トランジスタへ接続し、スイッチ素子を電圧駆動素子の駆動信号に連動してオンオフ制御できるよう構成したことを特徴とする請求項１に記載の電圧駆動素子の駆動回路。
【請求項３】
電圧駆動素子のゲート・エミッタ間にＰｃｈＭＯＳＦＥＴとコンデンサとを直列に接続し、電圧駆動素子のゲート端子とＰｃｈＭＯＳＦＥＴのソース端子との間から、抵抗を介してゲート電荷放電用のトランジスタへ接続し、ＰｃｈＭＯＳＦＥＴのゲート端子を、電圧駆動素子の駆動信号に連動してオンオフ制御されるＮｃｈＭＯＳＦＥＴのドレイン端子と接続し、ＰｃｈＭＯＳＦＥＴを電圧駆動信号に連動してオンオフ制御できるよう構成したことを特徴とする請求項１に記載の電圧駆動素子の駆動回路。
【請求項４】
ＰｃｈＭＯＳＦＥＴのゲートに電位確定のための抵抗を設けたことを特徴とする請求項３に記載の電圧駆動素子の駆動回路。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００６−２３８５４７（Ｐ２００６−２３８５４７Ａ）
【公開日】平成１８年９月７日（２００６．９．７）
【国際特許分類】
【出願番号】特願２００５−４６７３７（Ｐ２００５−４６７３７）
【出願日】平成１７年２月２３日（２００５．２．２３）
【出願人】（０００００３９９７）日産自動車株式会社 (16,386)
【Ｆターム（参考）】
【公開日】平成１８年９月７日（２００６．９．７）
【国際特許分類】
【出願日】平成１７年２月２３日（２００５．２．２３）
【出願人】（０００００３９９７）日産自動車株式会社 (16,386)
【Ｆターム（参考）】
[ Back to top ]