電気光学装置および電子機器
【課題】トランジスター群の位置に依存したスジを抑制すること。
【解決手段】電気光学装置は、第１基板と、第１基板上に形成されたｋ×ｎ本のデータ線
と、ｋ×ｎ本のデータ線に画像信号を供給するｎ個のデマルチプレクサーと、ｎ個のデマ
ルチプレクサーに制御信号を供給するｋ本の制御信号線と、ｎ個のデマルチプレクサーに
画像信号を供給するｎ本の画像信号線とを備え、ｎ個のデマルチプレクサーのそれぞれは
、ｎ本の画像信号線のうちの一本の画像信号線とｋ×ｎ本のデータ線のうちのｋ本のデー
タ線との間に接続され、制御信号に応じて選択された一のデータ線に画像信号を供給する
ｋ個のトランジスターと、ｋ個のトランジスターに入力する制御信号の波形を成形するｋ
個の波形成形回路と有する。
【解決手段】電気光学装置は、第１基板と、第１基板上に形成されたｋ×ｎ本のデータ線
と、ｋ×ｎ本のデータ線に画像信号を供給するｎ個のデマルチプレクサーと、ｎ個のデマ
ルチプレクサーに制御信号を供給するｋ本の制御信号線と、ｎ個のデマルチプレクサーに
画像信号を供給するｎ本の画像信号線とを備え、ｎ個のデマルチプレクサーのそれぞれは
、ｎ本の画像信号線のうちの一本の画像信号線とｋ×ｎ本のデータ線のうちのｋ本のデー
タ線との間に接続され、制御信号に応じて選択された一のデータ線に画像信号を供給する
ｋ個のトランジスターと、ｋ個のトランジスターに入力する制御信号の波形を成形するｋ
個の波形成形回路と有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
特許文献１は、複数のデータ線の中から、デマルチプレクサーによって選択されたデー
タ線に画像信号を供給する、いわゆるハイブリッド型の電気光学装置を開示している。特
許文献２は、サンプル・ホールド回路において、互いに相補の論理状態を示す信号を整形
する波形整形回路を開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２２４２２０号公報
【特許文献２】特開平１０−２２８０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示されているような、１群のトランジスターのなかからオンにするトラ
ンジスターを選択制御信号により選択する構成の電気光学装置により表示される画像にお
いて、各トランジスター群が選択制御信号線において接続されている位置の違いにより、
トランジスター群に依存したスジが発生してしまう場合があった。
これに対し本発明は、画素群の位置に依存したスジを抑制する技術を提供する。
【課題を解決するための手段】
【０００５】
本発明は、第１基板と、前記第１基板上に形成されたｋ×ｎ本のデータ線と、前記ｋ×
ｎ本のデータ線に画像信号を供給するｎ個のデマルチプレクサーと、前記ｎ個のデマルチ
プレクサーに制御信号を供給するｋ本の制御信号線と、前記ｎ個のデマルチプレクサーに
前記画像信号を供給するｎ本の画像信号線とを備え、前記ｎ個のデマルチプレクサーのそ
れぞれは、前記ｎ本の画像信号線のうちの一本の画像信号線と前記ｋ×ｎ本のデータ線の
うちのｋ本のデータ線との間に接続され、前記制御信号に応じて選択された一のデータ線
に前記画像信号を供給するｋ個のトランジスターと、前記ｋ個のトランジスターに入力す
る前記制御信号の波形を成形するｋ個の波形成形回路とを有することを特徴とする電気光
学装置を提供する。
この電気光学装置によれば、波形整形回路を有さない構成と比較して、画素群の位置に
依存したスジを抑制することができる。
【０００６】
好ましい態様において、前記ｋ個の波形成形回路の各々は、偶数段接続されたインバー
ターで構成されてもよい。
この電気光学装置によれば、入力された制御信号の論理値を維持しつつ、制御信号の波
形を整形することができる。
【０００７】
別の好ましい態様において、前記第１基板は、前記ｋ本の制御信号線のそれぞれに接続
され、前記制御信号の供給に用いられるｋ個の制御信号入力端子と、前記ｎ本の画像信号
線のぞれぞれに接続され、前記画像信号の供給に用いられるｎ個の画像信号入力端子とを
備え、前記ｋ個の制御信号入力端子および前記ｎ個の画像信号入力端子と電気的に接続さ
れた可撓性を有する第２基板と、前記第２基板上に形成され、前記画像信号線を介して前
記ｋ×ｎ本のデータ線に前記画像信号を供給し、前記制御信号線を介して前記制御信号と
を供給する駆動回路とを有していてもよい。
この電気光学装置によれば、可撓性を有さない基板上に駆動回路を設ける構成と比較し
て、電気光学装置を小型化することができる。
【０００８】
また、本発明は、上記いずれかの電気光学装置を有する電子機器を提供する。
この電子機器によれば、波形整形回路を有さない構成と比較して、画素群の位置に依存
したスジを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】一実施形態に係る電気光学装置１を用いた電子機器の外観を示す図。
【図２】電気光学装置１の構成を示す模式図。
【図３】液晶パネル１００の構造を示す図。
【図４】画素１１１の等価回路を示す図。
【図５】電気光学装置１の動作を示すタイミングチャート。
【図６】プッシュダウン現象を説明する図。
【図７】従来技術の問題点を説明する図。
【図８】液晶パネル１００の構造を説明する図。
【図９】プロジェクター２１００の構成を示す図。
【発明を実施するための形態】
【００１０】
１．構成
図１は、一実施形態に係る電気光学装置１を用いた電子機器の（一部の）外観を示す図
である。この例で、電気光学装置１は、プロジェクターのライトバルブとして用いられる
液晶装置である。電子機器は、液晶パネル１００と、データ線駆動回路２００と、ＦＰＣ
（Flexible Printed Circuits）基板３００と、回路基板４００とを有する。ＦＰＣ基板
３００上には、データ線駆動回路２００が設けられている。回路基板４００上には、電気
光学装置１を制御する回路が設けられている。回路基板４００と液晶パネル１００とは、
ＦＰＣ基板３００を介して電気的に接続される。回路基板４００とＦＰＣ基板３００とは
、コネクター４１０およびコネクター３２０を介して接続される。ＦＰＣ基板３００と液
晶パネル１００とはコネクター３１０およびコネクター１０７を介して接続される。
【００１１】
図２は、電気光学装置１の構成を示す模式図である。データ線駆動回路２００は、他の
回路から入力されるクロック信号、制御信号、および画像信号に従って、液晶パネル１０
０に表示させる画像を示す画像信号を出力する。液晶パネル１００は、データ線駆動回路
２００および他の回路から入力されるクロック信号および画像信号に従って、画像を表示
する。
【００１２】
液晶パネル１００は、画素領域１１０と、走査線駆動回路１３０と、データ線選択回路
１５０と、ｎ本の画像信号線１６０と、ｎ個の画像信号入力端子１６１と、ｋ本の選択制
御信号線（選択制御信号線１４１、選択制御信号線１４２、および選択制御信号線１４３
。この例ではｋ＝３）と、ｋ個の選択制御信号入力端子（選択制御信号入力端子１４６、
選択制御信号入力端子１４７、および選択制御信号入力端子１４８）とを有する。
【００１３】
画素領域１１０は、画像を表示する領域である。画素領域１１０は、ｍ本の走査線１１
２と、（ｋ×ｎ）本のデータ線１１４と、（ｍ×ｋ×ｎ）個の画素１１１とを有する。走
査線１１２は、走査信号を伝送する信号線であり、行（ｘ）方向に沿って設けられている
。データ線１１４は、データ信号を伝送する信号線であり、列（ｙ）方向に沿って設けら
れている。走査線１１２とデータ線１１４とは、電気的に絶縁されている。画素１１１は
、液晶パネル１００をｚ方向（ｘ方向およびｙ方向に垂直な方向）に見たときに、走査線
１１２とデータ線１１４との交差に対応して設けられている。すなわち、画素１１１は、
ｍ行×（ｋ×ｎ）列のマトリクス状に配列されている。また、この例では、行方向におい
て連続するｋ個の画素１１１が、１つの画素群を形成している。すなわち、液晶パネル１
００は、ｍ行ｎ列の画素群を有する。別の見方をして、同一のデータ線１１４に接続され
ている画素１１１を一群の画素として考えると、液晶パネル１００は、（ｋ×ｎ）列の画
素群を有する。画素１１１の詳細は後述する。以下の説明において、複数の走査線１１２
の各々を区別する必要があるときは、第１行、第２行、第３行、…、第ｍ行の走査線１１
２と表す。複数のデータ線１１４の各々を区別する必要があるときは、第１列、第２列、
第３列、…、第（ｋ×ｎ）列のデータ線１１４と表す。画像信号線１６０についても同様
である。
【００１４】
走査線駆動回路１３０は、複数の走査線１１２の中から１本の走査線１１２を選択する
ための走査信号を出力する。走査線駆動回路１３０は、第１行、第２行、第３行、…、第
ｍ行の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを供給する。走査信号Ｙ１
、Ｙ２、Ｙ３、…、Ｙｍは、順次排他的にＨ（High）レベルとなる信号である。
【００１５】
選択制御信号線１４１、選択制御信号線１４２、および選択制御信号線１４３は、選択
制御信号入力端子１４６、選択制御信号入力端子１４７、および選択制御信号入力端子１
４８から入力された選択制御信号Ｇ１、Ｇ２、およびＧ３を伝送する信号線である。選択
制御信号Ｇ１、Ｇ２、およびＧ３は、順次排他的にＨレベルとなる信号である。
【００１６】
データ線選択回路１５０は、各画素群において、ｋ本のデータ線１１４の中から１本の
データ線１１４を選択する回路である。データ線選択回路１５０は、ｎ列の画素群の各々
に対応する、ｎ個のデマルチプレクサー１５１を有する。デマルチプレクサー１５１は、
選択制御信号Ｇ１、Ｇ２、およびＧ３に応じて、対応する画素群に接続されているｋ本の
データ線１１４の中から、１本のデータ線１１４を選択する。デマルチプレクサー１５１
の詳細は後述する。
【００１７】
画像信号線１６０は、画像信号入力端子１６１から入力された画像信号Ｓを、データ線
選択回路１５０に伝送する信号線である。画像信号Ｓは、画素１１１に書き込まれるデー
タを示す信号である。ここで、「画像」は静止画または動画をいう。
【００１８】
データ線駆動回路２００は、第１列、第２列、第３列、…、第ｎ列の画像信号入力端子
１６１に、画像信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎを出力する。また、データ線駆動回路２
００は、選択制御信号入力端子１４６、選択制御信号入力端子１４７、および選択制御信
号入力端子１４８に、選択制御信号Ｇ１、Ｇ２、Ｇ３を出力する。
【００１９】
図３（Ａ）は、液晶パネル１００の構造を示す斜視図である。図３（Ｂ）は、図３（Ａ
）におけるＨ−ｈ線における断面を示す模式図である。液晶パネル１００は、素子基板１
０１と、対向基板１０２と、液晶１０５とを有する。素子基板１０１と対向基板１０２と
は、スペーサー（図示省略）を含むシール材９０によって一定の間隙を保って、互いに電
極形成面が対向するように貼り合わせられている。液晶１０５は、この間隙に封入されて
いる。液晶１０５は、例えばＶＡ（Vertical Alignment）型の液晶である。
【００２０】
素子基板１０１および対向基板１０２は、それぞれガラスまたは石英などの透明性を有
する基板を有する。素子基板１０１にあっては、対向基板１０２よりもＹ方向のサイズが
長い。奥側（ｈ側）が揃えられているので、素子基板１０１の手前側（Ｈ側）の一辺が対
向基板１０２から張り出している。この張り出した領域にＸ方向に沿って複数のコネクタ
ー１０７が設けられている。複数のコネクター１０７は、ＦＰＣ基板３００に接続される
。ＦＰＣ基板３００には、データ線駆動回路２００が形成される。複数のコネクター１０
７は、外部の回路から各種信号や各種電圧、画像信号などを供給するための端子であり、
上述の選択制御信号入力端子１４６、選択制御信号入力端子１４７、選択制御信号入力端
子１４８、および画像信号入力端子１６１を含む。
【００２１】
素子基板１０１において対向基板１０２と対向する面には、画素電極１１８が形成され
ている。画素電極１１８は、ＩＴＯ（Indium Tin Oxide）などの透明性を有する導電層を
パターニングしたものである。また、素子基板１０１には、走査線駆動回路１３０が形成
されている。対向基板１０２において、素子基板１０１と対向する面に設けられた共通電
極１０８は、同じくＩＴＯなどの透明性を有する導電層である。
【００２２】
図４は、画素１１１の等価回路を示す図である。図４では、第ｉ行第ｊ列の画素群およ
びこの画素群に対応するデマルチプレクサー１５１が示されている（ｉおよびｊは、１≦
ｉ≦ｍおよび１≦ｊ≦ｎを満たす整数）。一つの画素群は、ｋ個（この例ではｋ＝３）の
画素１１１から構成される。画素１１１は、ＴＦＴ（Thin Film Transistor）１１６と、
画素電極１１８と、液晶層１２０と、共通電極１０８と、保持容量１１７とを有する。Ｔ
ＦＴ１１６は、画素電極１１８へのデータの書き込み（電圧の印加）を制御するスイッチ
ング素子であり、この例ではｎチャネル型の電界効果トランジスターである。ＴＦＴ１１
６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４に接続され、ド
レイン電極は画素電極１１８に接続されている。走査線１１２にＨレベルの走査信号が供
給されるとＴＦＴ１１６はオン状態になり、データ線１１４と画素電極１１８とが導通す
る。すなわち、画素電極１１８にデータが書き込まれる。走査線１１２にＬ（Low）レベ
ルの走査信号が供給されるとＴＦＴ１１６はオフ状態になり、データ線１１４と画素電極
１１８とは絶縁する。共通電極１０８はすべての画素１１１について共通である。共通電
極１０８には、例えばデータ線駆動回路２００により、共通電圧ＬＣＣＯＭが印加される
。液晶層１２０には、画素電極１１８と共通電極１０８との電位差に相当する電圧が印加
され、この電圧に応じて光学的特性（反射率または透過率）が変化する。保持容量１１７
は、液晶層１２０に並列に接続されており、画素電極１１８と共通電圧ＶＣＯＭとの電位
差に相当する電荷を保持する（この例では、ＶＣＯＭ＝ＬＣＣＯＭである）。以下、単一
の画素群において、画素１１１の各々を区別するときは、画素１１１−ｓのように添字を
用いて区別する（ｓは、１≦ｓ≦ｋを満たす整数）。ＴＦＴ１１６等、画素１１１に含ま
れる要素についても同様である。
【００２３】
デマルチプレクサー１５１は、選択制御信号Ｇ１〜Ｇ３に応じて選択された１本のデー
タ線１１４に、画像信号Ｓを供給する回路である。デマルチプレクサー１５１は、１つの
画像信号入力端子と、ｋ個の選択制御信号入力端子と、ｋ個の画像信号出力端子と、ｋ個
のスイッチング素子とを有する（この例ではｋ＝３）。
【００２４】
デマルチプレクサー１５１は、ｋ個のスイッチング素子として、ＴＦＴ１５２、ＴＦＴ
１５３、およびＴＦＴ１５４を有する。ＴＦＴ１５２、ＴＦＴ１５３、およびＴＦＴ１５
４は、ゲートに入力される選択制御信号Ｇに応じて動作するトランジスターである。ＴＦ
Ｔ１５２のゲート電極は、選択制御信号線１４１に接続され、ソース電極は第ｊ列の画像
信号線１６０に接続され、ドレイン電極は第（３ｊ−２）列のデータ線１１４（すなわち
、第ｊ列の画素群のＴＦＴ１１６−１のソース電極）に接続されている。選択制御信号線
１４１にＨレベルの選択制御信号Ｇ１が供給されるとＴＦＴ１５２はオン状態になり、第
ｊ列の画像信号線１６０と第（３ｊ−２）列のデータ線１１４とが導通する。すなわち、
第（３ｊ−２）列のデータ線１１４に画像信号Ｓｊが供給される。選択制御信号線１４１
にＬレベルの選択制御信号Ｇ１が供給されるとＴＦＴ１５２はオフ状態になり、第ｊ列の
画像信号線１６０と第（３ｊ−２）列のデータ線１１４とが絶縁する。
【００２５】
ＴＦＴ１５３のゲート電極は、選択制御信号線１４２に接続され、ソース電極は第ｊ列
の画像信号線１６０に接続され、ドレイン電極は第（３ｊ−１）列のデータ線１１４（す
なわち、第ｊ列の画素群のＴＦＴ１１６−２のソース電極）に接続されている。選択制御
信号線１４２にＨレベルの選択制御信号Ｇ２が供給されるとＴＦＴ１５３はオン状態にな
り、第ｊ列の画像信号線１６０と第（３ｊ−１）列のデータ線１１４とが導通する。すな
わち、第（３ｊ−１）列のデータ線１１４に画像信号Ｓｊが供給される。選択制御信号線
１４２にＬレベルの選択制御信号Ｇ２が供給されるとＴＦＴ１５３はオフ状態になり、第
ｊ列の画像信号線１６０と第（３ｊ−１）列のデータ線１１４とが絶縁する。
【００２６】
ＴＦＴ１５４のゲート電極は、選択制御信号線１４３に接続され、ソース電極は第ｊ列
の画像信号線１６０に接続され、ドレイン電極は第３ｊ列のデータ線１１４（すなわち、
第ｊ列の画素群のＴＦＴ１１６−３のソース電極）に接続されている。選択制御信号線１
４３にＨレベルの選択制御信号Ｇ３が供給されるとＴＦＴ１５４はオン状態になり、第ｊ
列の画像信号線１６０と第３ｊ列のデータ線１１４とが導通する。すなわち、第３ｊ列の
データ線１１４に画像信号Ｓｊが供給される。選択制御信号線１４３にＬレベルの選択制
御信号Ｇ３が供給されるとＴＦＴ１５４はオフ状態になり、第ｊ列の画像信号線１６０と
第３ｊ列のデータ線１１４とが絶縁する。
【００２７】
デマルチプレクサー１５１は、さらに、波形整形回路１５５、波形整形回路１５６、お
よび波形整形回路１５７を有する。波形整形回路１５５は、選択制御信号Ｇ１の波形を整
形する回路である。この例で、波形整形回路１５５は、２段接続されたインバーター（論
理反転回路）、具体的にはインバーター１５５１およびインバーター１５５２、により構
成される。選択制御信号線１４１を介してデマルチプレクサー１５１に入力される選択制
御信号Ｇ１の波形は、選択制御信号線１４１の配線抵抗および寄生容量により、理想的な
矩形波からなまっている。波形整形回路１５５は、選択制御信号Ｇ１のなまった波形を整
形する。波形整形回路１５５は、波形が整形された選択制御信号Ｇ１を、ＴＦＴ１５２の
ゲートに供給する。波形整形回路１５６および波形整形回路１５７は、同様に、インバー
ター１５６１およびインバーター１５６２、並びにインバーター１５７１およびインバー
ター１５７２を有する。波形整形回路１５６および波形整形回路１５７は、波形が整形さ
れた選択制御信号Ｇ２および選択制御信号Ｇ３を、ＴＦＴ１５３およびＴＦＴ１５４のゲ
ートに供給する。
【００２８】
デマルチプレクサー１５１には、画像信号入力端子１６１から入力された画像信号Ｓが
、画像信号線１６０を介して供給される。デマルチプレクサー１５１においては、画像信
号線１６０が、ＴＦＴ１５２、ＴＦＴ１５３、およびＴＦＴ１５４との間で複数に分岐し
ている。
【００２９】
以上、まとめると、電気光学装置１は、第１基板（素子基板１０１）と、第１基板上に
形成されたｋ×ｎ本のデータ線１１４と、ｋ×ｎ本のデータ線に画像信号を供給するｎ個
のデマルチプレクサー１５１と、ｎ個のデマルチプレクサーに制御信号を供給するｋ本の
制御信号線（選択制御信号線１４１、選択制御信号線１４２、および選択制御信号線１４
３）と、ｎ個のデマルチプレクサーに画像信号を供給するｎ本の画像信号線１６０とを備
る。ｎ個のデマルチプレクサーのそれぞれは、ｎ本の画像信号線１６０のうちの一本の画
像信号線とｋ×ｎ本のデータ線のうちのｋ本のデータ線との間に接続され、制御信号に応
じて選択された一のデータ線に画像信号を供給するｋ個のトランジスターと、ｋ個のトラ
ンジスターに入力する制御信号の波形を成形するｋ個の波形成形回路（波形整形回路１５
５、波形整形回路１５６、および波形整形回路１５７）と有する。ｋ個の波形成形回路の
各々は、偶数段接続されたインバーター（インバーター１５５１およびインバーター１５
５２）で構成される。第１基板は、ｋ本の制御信号線のそれぞれに接続され、制御信号の
供給に用いられるｋ個の制御信号入力端子（選択制御信号入力端子１４６、選択制御信号
入力端子１４７、および選択制御信号入力端子１４８）と、ｎ本の画像信号線のぞれぞれ
に接続され、画像信号の供給に用いられるｎ個の画像信号入力端子（画像信号入力端子１
６１）とを備える。電気光学装置１は、ｋ個の制御信号入力端子およびｎ個の画像信号入
力端子と電気的に接続された可撓性を有する第２基板（ＦＰＣ基板３００）と、第２基板
上に形成され、配線を介してｋ×ｎ本のデータ線に画像信号と制御信号とを供給する駆動
回路（データ線駆動回路２００）とを有する。
【００３０】
２．動作
図５は、電気光学装置１の動作を示すタイミングチャートである。ここでは、第ｉ行第
ｊ列の画素群に対するデータの書き込み動作を例として説明する。時刻ｔ１の直前におい
て、操作信号Ｙｉ、選択制御信号Ｇ１、選択制御信号Ｇ２、および選択制御信号Ｇ３はＬ
レベルである。時刻ｔ１において、走査線駆動回路１３０は、走査信号ＹｉをＬレベルか
らＨレベルに変化させる。走査信号ＹｉがＨレベルになると、ＴＦＴ１１６がオン状態に
なり、データ線１１４と画素電極１１８とが導通する。
【００３１】
時刻ｔ２において、データ線駆動回路２００は、選択制御信号Ｇ１をＨレベルに変化さ
せる。選択制御信号Ｇ１がＨレベルになると、ＴＦＴ１５２がオン状態になり、第ｊ列の
画像信号線１６０と第（３ｊ−２）列のデータ線１１４とが導通する。このとき、データ
線駆動回路２００は、第ｊ列の画像信号線１６０に画像信号Ｓｊ（１）を供給している。
したがって、画素電極１１８−１には、画像信号Ｓｊ（１）に応じたデータが書き込まれ
る。時刻ｔ３において、データ線駆動回路２００は、選択制御信号Ｇ１をＬレベルに変化
させる。選択制御信号Ｇ１がＬレベルになると、ＴＦＴ１５２がオフ状態になり、第ｊ列
の画像信号線１６０と第（３ｊ−２）列のデータ線１１４とが絶縁する。
【００３２】
時刻ｔ４において、データ線駆動回路２００は、選択制御信号Ｇ２をＨレベルに変化さ
せる。選択制御信号Ｇ２がＨレベルになると、ＴＦＴ１５３がオン状態になり、第ｊ列の
画像信号線１６０と第（３ｊ−１）列のデータ線１１４とが導通する。このとき、データ
線駆動回路２００は、第ｊ列の画像信号線１６０に画像信号Ｓｊ（２）を供給している。
したがって、画素電極１１８−２には、画像信号Ｓｊ（２）に応じたデータが書き込まれ
る。時刻ｔ５において、データ線駆動回路２００は、選択制御信号Ｇ２をＬレベルに変化
させる。選択制御信号Ｇ２がＬレベルになると、ＴＦＴ１５２がオフ状態になり、第ｊ列
の画像信号線１６０と第（３ｊ−１）列のデータ線１１４とが絶縁する。
【００３３】
時刻ｔ６において、データ線駆動回路２００は、選択制御信号Ｇ３をＨレベルに変化さ
せる。選択制御信号Ｇ３がＨレベルになると、ＴＦＴ１５４がオン状態になり、第ｊ列の
画像信号線１６０と第３ｊ列のデータ線１１４とが導通する。このとき、データ線駆動回
路２００は、第ｊ列の画像信号線１６０に画像信号Ｓｊ（３）を供給している。したがっ
て、画素電極１１８−３には、画像信号Ｓｊ（３）に応じたデータが書き込まれる。時刻
ｔ７において、データ線駆動回路２００は、選択制御信号Ｇ３をＬレベルに変化させる。
選択制御信号Ｇ３がＬレベルになると、ＴＦＴ１５４がオフ状態になり、第ｊ列の画像信
号線１６０と第３ｊ列のデータ線１１４とが絶縁する。
【００３４】
時刻ｔ８において、走査線駆動回路１３０は、走査信号ＹｉをＨレベルからＬレベルに
変化させる。走査信号ＹｉがＬレベルになると、ＴＦＴ１１６がオフ状態になり、データ
線１１４と画素電極１１８とが絶縁する。以上により、第ｊ列の画素群へのデータの書き
込みは終了する。液晶層１２０の容量および保持容量１１７により、データとして書き込
まれた電荷は、新たなデータが書き込まれるまで保持される。走査線駆動回路１３０は、
次に走査信号Ｙｉ＋１をＬレベルからＨレベルに変化させる。こうして第ｉ＋１行の画素
群にデータが書き込まれる。走査線駆動回路１３０は、第１行、第２行、第３行、…、第
ｍ行の走査線１１２に、順次排他的にＨレベルとなる走査信号を供給する。第１行から第
ｍ行まで書き込みが終わると、１フレームの画像の書き込みが完了する。走査線駆動回路
１３０は、再び、第１行の走査線１１２から順に、順次排他的にＨレベルとなる走査信号
を供給する。こうして、次のフレームの画像の書き込みが行われる。データ線駆動回路２
００は、画像信号Ｓの共通電圧ＬＣＣＯＭに対する極性を、１フレーム毎に正負が交互に
入れ替わるように制御する。すなわち、液晶層１２０に印加される電圧の極性は、１フレ
ーム毎に正負が入れ替わる。
【００３５】
図６は、プッシュダウン現象を説明する図である。図６の縦軸および横軸は、画素電極
１１８の電圧Ｖｐおよび時刻を示す。走査信号ＹｉがＨレベルからＬレベルに変化すると
ＴＦＴ１１６はオン状態からオフ状態に変化するが、このとき、ゲート−ドレイン間の容
量性結合により、画素電圧Ｖｐが低下する現象（いわゆるプッシュダウン現象）が起こる
。プッシュダウン現象による電圧変化ΔＶｐは次式（１）で表されることが知られている
。
ΔＶｐ＝Ｃｇｄ・Ｖｇ／（Ｃｇｄ＋Ｃｓ） …（１）
ここで、ＣｇｄはＴＦＴ１５２のゲート−ドレイン間の容量を、ＣｓはＴＦＴ１５２にお
ける寄生容量を、Ｖｇはゲート電圧を表す。
【００３６】
図７は、従来技術の問題点を説明する図である。ここでは、説明を簡単にするため、選
択制御信号線１４１、第１列のＴＦＴ１５２、画像信号線１６０、第ｎ列のＴＦＴ１５２
、および画像信号線１６０だけを考える。第１列の画像信号線１６０に接続されたＴＦＴ
１５２と、第ｎ列の画像信号線１６０に接続されたＴＦＴ１５２とでは、配線の長さが異
なるため、ＴＦＴ１５２における寄生容量の値が異なっている。第１列のＴＦＴ１５２の
寄生容量Ｃｓ１と、第ｎ列のＴＦＴ１５２の寄生容量Ｃｓｎとの関係は、例えば、Ｃｓ１
＞Ｃｓｎである。このとき、式（１）から、第１列のＴＦＴ１５２における電圧変化ΔＶ
ｐ１と、第ｎ列のＴＦＴ１５２における電圧変化ΔＶｐｎとの関係は、ΔＶｐ１＜ΔＶｐ
ｎである。より一般化すると、２つのＴＦＴ１５２を考えると、選択制御信号入力端子１
４６に対してより上流側（例えば第ｎ列）に位置するＴＦＴ１５２のプッシュダウン現象
による電圧変化ΔＶｐＵと、より下流側（例えば第１列）に位置するＴＦＴ１５２のプッ
シュダウン現象による電圧変化ΔＶｐＬとの関係は、ΔＶｐＬ＜ΔＶｐＵである（図６）
。このように、選択制御信号入力端子１４６からの距離に応じて画素電極１１８の電圧Ｖ
ｐが異なると、スジが視認される場合がある。すなわち、図７の構成では、画質の低下を
招く可能性がある。
【００３７】
図８は、本実施形態に係る液晶パネル１００の構造を説明する図である。図７の構成と
対比するため、選択制御信号線１４１、第１列のＴＦＴ１５２、画像信号線１６０、第ｎ
列のＴＦＴ１５２、および画像信号線１６０だけを考える。この例では、選択制御信号Ｇ
１は波形整形回路１５５により整形されているので、２つのＴＦＴ１５２における寄生容
量は、Ｃｓ１＝Ｃｓｎである。なお、波形整形回路１５５からＴＦＴ１５２のゲート電極
までの線長はほぼ同一である。すなわち、式（１）から、これら２つのＴＦＴ１５２のプ
ッシュダウン現象による電圧変化は、ほぼ同一である。すなわち、波形整形回路を有さな
い構成と比較すると、スジが視認されにくく、画質が向上する。
【００３８】
３．他の実施形態
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以
下、変形例をいくつか説明する。以下の変形例のうち２つ以上のものが組み合わせて用い
られてもよい。
【００３９】
波形整形回路の構成は、インバーターを２段接続したものに限定されない。４段、６段
等、偶数段接続されたインバーターが波形整形回路として用いられてもよい。別の例で、
偶数段接続されたインバーター以外の回路が波形整形回路として用いられてもよい。選択
制御信号の波形を整形できるものであれば、どのような構成の回路が用いられてもよい。
【００４０】
デマルチプレクサー１５１に含まれるＴＦＴの数、すなわちｋの値は実施形態で説明し
たものに限定されない。例えば、デマルチプレクサー１５１は、１個のＴＦＴを有してい
てもよい（ｋ＝１）。別の例で、デマルチプレクサー１５１は、４個以上、例えば８個の
ＴＦＴを有していてもよい。これらの場合、画素群に含まれる画素１１１の数も同様に、
１個または８個である。
【００４１】
液晶層１２０は、透過型に限られず、反射型であってもよい。さらに、液晶層１２０は
、ノーマリーブラックモードに限られず、例えばＴＮ方式として、電圧無印加時において
液晶層１２０が白状態となるノーマリーホワイトモードであってもよい。
また、ＴＦＴはｎチャネル型の電界効果トランジスターに限定されず、ｐチャネル型の
電界効果トランジスターであってもよい。この場合、プッシュダウン現象ではなく、プッ
シュアップ現象が起こる。
【００４２】
実施形態においてはデータ線駆動回路２００が画像信号Ｓおよび選択制御信号Ｇを供給
する構成を説明したが、画像信号Ｓおよび選択制御信号Ｇは、それぞれ別の回路により供
給されてもよい。また、実施形態においては、データ線駆動回路２００がＦＰＣ基板３０
０上に設けられる例を説明したが、データ線駆動回路２００は、可撓性を有さない基板上
に設けられてもよい。
【００４３】
図９は、プロジェクター２１００の構成を示す図である。プロジェクター２１００は、
一実施形態にかかる電子機器の一例である。プロジェクター２１００の内部には、ハロゲ
ンランプ等の白色光源からなるランプユニット２１０２が設けられている。ランプユニッ
ト２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚
のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色
に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれ
ぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その
損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２
４からなるリレーレンズ系２１２１を介して導かれる。
【００４４】
プロジェクター２１００では、実施形態に係る電気光学装置１が、Ｒ色、Ｇ色、Ｂ色の
それぞれに対応して３組設けられる。そして、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映
像データがそれぞれ上位回路から供給されて、各色に対応するデータ信号Ｖidに変換され
る構成となっている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述し
た液晶パネル１００と同様であり、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する画像信号に応
じて駆動される。
【００４５】
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイク
ロイックプリズム２１１２に３方向から入射する。ダイクロイックプリズム２１１２にお
いて、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、
各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラ
ー画像が投射される。
【００４６】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２
１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィ
ルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイク
ロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００
Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査
方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像
を表示する構成となっている。
【００４７】
この電子機器は、図９で説明したプロジェクターの他、電子ビューファインダーや、リ
ヤ・プロジェクション型のテレビジョン、ヘッドマウントディスプレイなどであってもよ
い。
【符号の説明】
【００４８】
１…電気光学装置、９０…シール材、１００…液晶パネル、１０１…素子基板、１０２…
対向基板、１０５…液晶、１０７…コネクター、１０８…共通電極、１１０…画素領域、
１１１…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極
、１２０…液晶層、１１７…保持容量、１３０…走査線駆動回路、１４１…選択制御信号
線、１４２…選択制御信号線、１４３…選択制御信号線、１４６…選択制御信号入力端子
、１４７…選択制御信号入力端子、１４８…選択制御信号入力端子、１５０…データ線選
択回路、１５１…デマルチプレクサー、１５２…ＴＦＴ、１５３…ＴＦＴ、１５４…ＴＦ
Ｔ、１５５…波形整形回路、１５６…波形整形回路、１５７…波形整形回路、１６０…画
像信号線、１６１…画像信号入力端子、２００…データ線駆動回路、３００…ＦＰＣ基板
、３１０…コネクター、３２０…コネクター、４００…回路基板、４１０…コネクター、
１５５１…インバーター、１５５２…インバーター、１５６１…インバーター、１５６２
…インバーター、１５７１…インバーター、１５７２…インバーター
【技術分野】
【０００１】
本発明は、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
特許文献１は、複数のデータ線の中から、デマルチプレクサーによって選択されたデー
タ線に画像信号を供給する、いわゆるハイブリッド型の電気光学装置を開示している。特
許文献２は、サンプル・ホールド回路において、互いに相補の論理状態を示す信号を整形
する波形整形回路を開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２２４２２０号公報
【特許文献２】特開平１０−２２８０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示されているような、１群のトランジスターのなかからオンにするトラ
ンジスターを選択制御信号により選択する構成の電気光学装置により表示される画像にお
いて、各トランジスター群が選択制御信号線において接続されている位置の違いにより、
トランジスター群に依存したスジが発生してしまう場合があった。
これに対し本発明は、画素群の位置に依存したスジを抑制する技術を提供する。
【課題を解決するための手段】
【０００５】
本発明は、第１基板と、前記第１基板上に形成されたｋ×ｎ本のデータ線と、前記ｋ×
ｎ本のデータ線に画像信号を供給するｎ個のデマルチプレクサーと、前記ｎ個のデマルチ
プレクサーに制御信号を供給するｋ本の制御信号線と、前記ｎ個のデマルチプレクサーに
前記画像信号を供給するｎ本の画像信号線とを備え、前記ｎ個のデマルチプレクサーのそ
れぞれは、前記ｎ本の画像信号線のうちの一本の画像信号線と前記ｋ×ｎ本のデータ線の
うちのｋ本のデータ線との間に接続され、前記制御信号に応じて選択された一のデータ線
に前記画像信号を供給するｋ個のトランジスターと、前記ｋ個のトランジスターに入力す
る前記制御信号の波形を成形するｋ個の波形成形回路とを有することを特徴とする電気光
学装置を提供する。
この電気光学装置によれば、波形整形回路を有さない構成と比較して、画素群の位置に
依存したスジを抑制することができる。
【０００６】
好ましい態様において、前記ｋ個の波形成形回路の各々は、偶数段接続されたインバー
ターで構成されてもよい。
この電気光学装置によれば、入力された制御信号の論理値を維持しつつ、制御信号の波
形を整形することができる。
【０００７】
別の好ましい態様において、前記第１基板は、前記ｋ本の制御信号線のそれぞれに接続
され、前記制御信号の供給に用いられるｋ個の制御信号入力端子と、前記ｎ本の画像信号
線のぞれぞれに接続され、前記画像信号の供給に用いられるｎ個の画像信号入力端子とを
備え、前記ｋ個の制御信号入力端子および前記ｎ個の画像信号入力端子と電気的に接続さ
れた可撓性を有する第２基板と、前記第２基板上に形成され、前記画像信号線を介して前
記ｋ×ｎ本のデータ線に前記画像信号を供給し、前記制御信号線を介して前記制御信号と
を供給する駆動回路とを有していてもよい。
この電気光学装置によれば、可撓性を有さない基板上に駆動回路を設ける構成と比較し
て、電気光学装置を小型化することができる。
【０００８】
また、本発明は、上記いずれかの電気光学装置を有する電子機器を提供する。
この電子機器によれば、波形整形回路を有さない構成と比較して、画素群の位置に依存
したスジを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】一実施形態に係る電気光学装置１を用いた電子機器の外観を示す図。
【図２】電気光学装置１の構成を示す模式図。
【図３】液晶パネル１００の構造を示す図。
【図４】画素１１１の等価回路を示す図。
【図５】電気光学装置１の動作を示すタイミングチャート。
【図６】プッシュダウン現象を説明する図。
【図７】従来技術の問題点を説明する図。
【図８】液晶パネル１００の構造を説明する図。
【図９】プロジェクター２１００の構成を示す図。
【発明を実施するための形態】
【００１０】
１．構成
図１は、一実施形態に係る電気光学装置１を用いた電子機器の（一部の）外観を示す図
である。この例で、電気光学装置１は、プロジェクターのライトバルブとして用いられる
液晶装置である。電子機器は、液晶パネル１００と、データ線駆動回路２００と、ＦＰＣ
（Flexible Printed Circuits）基板３００と、回路基板４００とを有する。ＦＰＣ基板
３００上には、データ線駆動回路２００が設けられている。回路基板４００上には、電気
光学装置１を制御する回路が設けられている。回路基板４００と液晶パネル１００とは、
ＦＰＣ基板３００を介して電気的に接続される。回路基板４００とＦＰＣ基板３００とは
、コネクター４１０およびコネクター３２０を介して接続される。ＦＰＣ基板３００と液
晶パネル１００とはコネクター３１０およびコネクター１０７を介して接続される。
【００１１】
図２は、電気光学装置１の構成を示す模式図である。データ線駆動回路２００は、他の
回路から入力されるクロック信号、制御信号、および画像信号に従って、液晶パネル１０
０に表示させる画像を示す画像信号を出力する。液晶パネル１００は、データ線駆動回路
２００および他の回路から入力されるクロック信号および画像信号に従って、画像を表示
する。
【００１２】
液晶パネル１００は、画素領域１１０と、走査線駆動回路１３０と、データ線選択回路
１５０と、ｎ本の画像信号線１６０と、ｎ個の画像信号入力端子１６１と、ｋ本の選択制
御信号線（選択制御信号線１４１、選択制御信号線１４２、および選択制御信号線１４３
。この例ではｋ＝３）と、ｋ個の選択制御信号入力端子（選択制御信号入力端子１４６、
選択制御信号入力端子１４７、および選択制御信号入力端子１４８）とを有する。
【００１３】
画素領域１１０は、画像を表示する領域である。画素領域１１０は、ｍ本の走査線１１
２と、（ｋ×ｎ）本のデータ線１１４と、（ｍ×ｋ×ｎ）個の画素１１１とを有する。走
査線１１２は、走査信号を伝送する信号線であり、行（ｘ）方向に沿って設けられている
。データ線１１４は、データ信号を伝送する信号線であり、列（ｙ）方向に沿って設けら
れている。走査線１１２とデータ線１１４とは、電気的に絶縁されている。画素１１１は
、液晶パネル１００をｚ方向（ｘ方向およびｙ方向に垂直な方向）に見たときに、走査線
１１２とデータ線１１４との交差に対応して設けられている。すなわち、画素１１１は、
ｍ行×（ｋ×ｎ）列のマトリクス状に配列されている。また、この例では、行方向におい
て連続するｋ個の画素１１１が、１つの画素群を形成している。すなわち、液晶パネル１
００は、ｍ行ｎ列の画素群を有する。別の見方をして、同一のデータ線１１４に接続され
ている画素１１１を一群の画素として考えると、液晶パネル１００は、（ｋ×ｎ）列の画
素群を有する。画素１１１の詳細は後述する。以下の説明において、複数の走査線１１２
の各々を区別する必要があるときは、第１行、第２行、第３行、…、第ｍ行の走査線１１
２と表す。複数のデータ線１１４の各々を区別する必要があるときは、第１列、第２列、
第３列、…、第（ｋ×ｎ）列のデータ線１１４と表す。画像信号線１６０についても同様
である。
【００１４】
走査線駆動回路１３０は、複数の走査線１１２の中から１本の走査線１１２を選択する
ための走査信号を出力する。走査線駆動回路１３０は、第１行、第２行、第３行、…、第
ｍ行の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを供給する。走査信号Ｙ１
、Ｙ２、Ｙ３、…、Ｙｍは、順次排他的にＨ（High）レベルとなる信号である。
【００１５】
選択制御信号線１４１、選択制御信号線１４２、および選択制御信号線１４３は、選択
制御信号入力端子１４６、選択制御信号入力端子１４７、および選択制御信号入力端子１
４８から入力された選択制御信号Ｇ１、Ｇ２、およびＧ３を伝送する信号線である。選択
制御信号Ｇ１、Ｇ２、およびＧ３は、順次排他的にＨレベルとなる信号である。
【００１６】
データ線選択回路１５０は、各画素群において、ｋ本のデータ線１１４の中から１本の
データ線１１４を選択する回路である。データ線選択回路１５０は、ｎ列の画素群の各々
に対応する、ｎ個のデマルチプレクサー１５１を有する。デマルチプレクサー１５１は、
選択制御信号Ｇ１、Ｇ２、およびＧ３に応じて、対応する画素群に接続されているｋ本の
データ線１１４の中から、１本のデータ線１１４を選択する。デマルチプレクサー１５１
の詳細は後述する。
【００１７】
画像信号線１６０は、画像信号入力端子１６１から入力された画像信号Ｓを、データ線
選択回路１５０に伝送する信号線である。画像信号Ｓは、画素１１１に書き込まれるデー
タを示す信号である。ここで、「画像」は静止画または動画をいう。
【００１８】
データ線駆動回路２００は、第１列、第２列、第３列、…、第ｎ列の画像信号入力端子
１６１に、画像信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎを出力する。また、データ線駆動回路２
００は、選択制御信号入力端子１４６、選択制御信号入力端子１４７、および選択制御信
号入力端子１４８に、選択制御信号Ｇ１、Ｇ２、Ｇ３を出力する。
【００１９】
図３（Ａ）は、液晶パネル１００の構造を示す斜視図である。図３（Ｂ）は、図３（Ａ
）におけるＨ−ｈ線における断面を示す模式図である。液晶パネル１００は、素子基板１
０１と、対向基板１０２と、液晶１０５とを有する。素子基板１０１と対向基板１０２と
は、スペーサー（図示省略）を含むシール材９０によって一定の間隙を保って、互いに電
極形成面が対向するように貼り合わせられている。液晶１０５は、この間隙に封入されて
いる。液晶１０５は、例えばＶＡ（Vertical Alignment）型の液晶である。
【００２０】
素子基板１０１および対向基板１０２は、それぞれガラスまたは石英などの透明性を有
する基板を有する。素子基板１０１にあっては、対向基板１０２よりもＹ方向のサイズが
長い。奥側（ｈ側）が揃えられているので、素子基板１０１の手前側（Ｈ側）の一辺が対
向基板１０２から張り出している。この張り出した領域にＸ方向に沿って複数のコネクタ
ー１０７が設けられている。複数のコネクター１０７は、ＦＰＣ基板３００に接続される
。ＦＰＣ基板３００には、データ線駆動回路２００が形成される。複数のコネクター１０
７は、外部の回路から各種信号や各種電圧、画像信号などを供給するための端子であり、
上述の選択制御信号入力端子１４６、選択制御信号入力端子１４７、選択制御信号入力端
子１４８、および画像信号入力端子１６１を含む。
【００２１】
素子基板１０１において対向基板１０２と対向する面には、画素電極１１８が形成され
ている。画素電極１１８は、ＩＴＯ（Indium Tin Oxide）などの透明性を有する導電層を
パターニングしたものである。また、素子基板１０１には、走査線駆動回路１３０が形成
されている。対向基板１０２において、素子基板１０１と対向する面に設けられた共通電
極１０８は、同じくＩＴＯなどの透明性を有する導電層である。
【００２２】
図４は、画素１１１の等価回路を示す図である。図４では、第ｉ行第ｊ列の画素群およ
びこの画素群に対応するデマルチプレクサー１５１が示されている（ｉおよびｊは、１≦
ｉ≦ｍおよび１≦ｊ≦ｎを満たす整数）。一つの画素群は、ｋ個（この例ではｋ＝３）の
画素１１１から構成される。画素１１１は、ＴＦＴ（Thin Film Transistor）１１６と、
画素電極１１８と、液晶層１２０と、共通電極１０８と、保持容量１１７とを有する。Ｔ
ＦＴ１１６は、画素電極１１８へのデータの書き込み（電圧の印加）を制御するスイッチ
ング素子であり、この例ではｎチャネル型の電界効果トランジスターである。ＴＦＴ１１
６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４に接続され、ド
レイン電極は画素電極１１８に接続されている。走査線１１２にＨレベルの走査信号が供
給されるとＴＦＴ１１６はオン状態になり、データ線１１４と画素電極１１８とが導通す
る。すなわち、画素電極１１８にデータが書き込まれる。走査線１１２にＬ（Low）レベ
ルの走査信号が供給されるとＴＦＴ１１６はオフ状態になり、データ線１１４と画素電極
１１８とは絶縁する。共通電極１０８はすべての画素１１１について共通である。共通電
極１０８には、例えばデータ線駆動回路２００により、共通電圧ＬＣＣＯＭが印加される
。液晶層１２０には、画素電極１１８と共通電極１０８との電位差に相当する電圧が印加
され、この電圧に応じて光学的特性（反射率または透過率）が変化する。保持容量１１７
は、液晶層１２０に並列に接続されており、画素電極１１８と共通電圧ＶＣＯＭとの電位
差に相当する電荷を保持する（この例では、ＶＣＯＭ＝ＬＣＣＯＭである）。以下、単一
の画素群において、画素１１１の各々を区別するときは、画素１１１−ｓのように添字を
用いて区別する（ｓは、１≦ｓ≦ｋを満たす整数）。ＴＦＴ１１６等、画素１１１に含ま
れる要素についても同様である。
【００２３】
デマルチプレクサー１５１は、選択制御信号Ｇ１〜Ｇ３に応じて選択された１本のデー
タ線１１４に、画像信号Ｓを供給する回路である。デマルチプレクサー１５１は、１つの
画像信号入力端子と、ｋ個の選択制御信号入力端子と、ｋ個の画像信号出力端子と、ｋ個
のスイッチング素子とを有する（この例ではｋ＝３）。
【００２４】
デマルチプレクサー１５１は、ｋ個のスイッチング素子として、ＴＦＴ１５２、ＴＦＴ
１５３、およびＴＦＴ１５４を有する。ＴＦＴ１５２、ＴＦＴ１５３、およびＴＦＴ１５
４は、ゲートに入力される選択制御信号Ｇに応じて動作するトランジスターである。ＴＦ
Ｔ１５２のゲート電極は、選択制御信号線１４１に接続され、ソース電極は第ｊ列の画像
信号線１６０に接続され、ドレイン電極は第（３ｊ−２）列のデータ線１１４（すなわち
、第ｊ列の画素群のＴＦＴ１１６−１のソース電極）に接続されている。選択制御信号線
１４１にＨレベルの選択制御信号Ｇ１が供給されるとＴＦＴ１５２はオン状態になり、第
ｊ列の画像信号線１６０と第（３ｊ−２）列のデータ線１１４とが導通する。すなわち、
第（３ｊ−２）列のデータ線１１４に画像信号Ｓｊが供給される。選択制御信号線１４１
にＬレベルの選択制御信号Ｇ１が供給されるとＴＦＴ１５２はオフ状態になり、第ｊ列の
画像信号線１６０と第（３ｊ−２）列のデータ線１１４とが絶縁する。
【００２５】
ＴＦＴ１５３のゲート電極は、選択制御信号線１４２に接続され、ソース電極は第ｊ列
の画像信号線１６０に接続され、ドレイン電極は第（３ｊ−１）列のデータ線１１４（す
なわち、第ｊ列の画素群のＴＦＴ１１６−２のソース電極）に接続されている。選択制御
信号線１４２にＨレベルの選択制御信号Ｇ２が供給されるとＴＦＴ１５３はオン状態にな
り、第ｊ列の画像信号線１６０と第（３ｊ−１）列のデータ線１１４とが導通する。すな
わち、第（３ｊ−１）列のデータ線１１４に画像信号Ｓｊが供給される。選択制御信号線
１４２にＬレベルの選択制御信号Ｇ２が供給されるとＴＦＴ１５３はオフ状態になり、第
ｊ列の画像信号線１６０と第（３ｊ−１）列のデータ線１１４とが絶縁する。
【００２６】
ＴＦＴ１５４のゲート電極は、選択制御信号線１４３に接続され、ソース電極は第ｊ列
の画像信号線１６０に接続され、ドレイン電極は第３ｊ列のデータ線１１４（すなわち、
第ｊ列の画素群のＴＦＴ１１６−３のソース電極）に接続されている。選択制御信号線１
４３にＨレベルの選択制御信号Ｇ３が供給されるとＴＦＴ１５４はオン状態になり、第ｊ
列の画像信号線１６０と第３ｊ列のデータ線１１４とが導通する。すなわち、第３ｊ列の
データ線１１４に画像信号Ｓｊが供給される。選択制御信号線１４３にＬレベルの選択制
御信号Ｇ３が供給されるとＴＦＴ１５４はオフ状態になり、第ｊ列の画像信号線１６０と
第３ｊ列のデータ線１１４とが絶縁する。
【００２７】
デマルチプレクサー１５１は、さらに、波形整形回路１５５、波形整形回路１５６、お
よび波形整形回路１５７を有する。波形整形回路１５５は、選択制御信号Ｇ１の波形を整
形する回路である。この例で、波形整形回路１５５は、２段接続されたインバーター（論
理反転回路）、具体的にはインバーター１５５１およびインバーター１５５２、により構
成される。選択制御信号線１４１を介してデマルチプレクサー１５１に入力される選択制
御信号Ｇ１の波形は、選択制御信号線１４１の配線抵抗および寄生容量により、理想的な
矩形波からなまっている。波形整形回路１５５は、選択制御信号Ｇ１のなまった波形を整
形する。波形整形回路１５５は、波形が整形された選択制御信号Ｇ１を、ＴＦＴ１５２の
ゲートに供給する。波形整形回路１５６および波形整形回路１５７は、同様に、インバー
ター１５６１およびインバーター１５６２、並びにインバーター１５７１およびインバー
ター１５７２を有する。波形整形回路１５６および波形整形回路１５７は、波形が整形さ
れた選択制御信号Ｇ２および選択制御信号Ｇ３を、ＴＦＴ１５３およびＴＦＴ１５４のゲ
ートに供給する。
【００２８】
デマルチプレクサー１５１には、画像信号入力端子１６１から入力された画像信号Ｓが
、画像信号線１６０を介して供給される。デマルチプレクサー１５１においては、画像信
号線１６０が、ＴＦＴ１５２、ＴＦＴ１５３、およびＴＦＴ１５４との間で複数に分岐し
ている。
【００２９】
以上、まとめると、電気光学装置１は、第１基板（素子基板１０１）と、第１基板上に
形成されたｋ×ｎ本のデータ線１１４と、ｋ×ｎ本のデータ線に画像信号を供給するｎ個
のデマルチプレクサー１５１と、ｎ個のデマルチプレクサーに制御信号を供給するｋ本の
制御信号線（選択制御信号線１４１、選択制御信号線１４２、および選択制御信号線１４
３）と、ｎ個のデマルチプレクサーに画像信号を供給するｎ本の画像信号線１６０とを備
る。ｎ個のデマルチプレクサーのそれぞれは、ｎ本の画像信号線１６０のうちの一本の画
像信号線とｋ×ｎ本のデータ線のうちのｋ本のデータ線との間に接続され、制御信号に応
じて選択された一のデータ線に画像信号を供給するｋ個のトランジスターと、ｋ個のトラ
ンジスターに入力する制御信号の波形を成形するｋ個の波形成形回路（波形整形回路１５
５、波形整形回路１５６、および波形整形回路１５７）と有する。ｋ個の波形成形回路の
各々は、偶数段接続されたインバーター（インバーター１５５１およびインバーター１５
５２）で構成される。第１基板は、ｋ本の制御信号線のそれぞれに接続され、制御信号の
供給に用いられるｋ個の制御信号入力端子（選択制御信号入力端子１４６、選択制御信号
入力端子１４７、および選択制御信号入力端子１４８）と、ｎ本の画像信号線のぞれぞれ
に接続され、画像信号の供給に用いられるｎ個の画像信号入力端子（画像信号入力端子１
６１）とを備える。電気光学装置１は、ｋ個の制御信号入力端子およびｎ個の画像信号入
力端子と電気的に接続された可撓性を有する第２基板（ＦＰＣ基板３００）と、第２基板
上に形成され、配線を介してｋ×ｎ本のデータ線に画像信号と制御信号とを供給する駆動
回路（データ線駆動回路２００）とを有する。
【００３０】
２．動作
図５は、電気光学装置１の動作を示すタイミングチャートである。ここでは、第ｉ行第
ｊ列の画素群に対するデータの書き込み動作を例として説明する。時刻ｔ１の直前におい
て、操作信号Ｙｉ、選択制御信号Ｇ１、選択制御信号Ｇ２、および選択制御信号Ｇ３はＬ
レベルである。時刻ｔ１において、走査線駆動回路１３０は、走査信号ＹｉをＬレベルか
らＨレベルに変化させる。走査信号ＹｉがＨレベルになると、ＴＦＴ１１６がオン状態に
なり、データ線１１４と画素電極１１８とが導通する。
【００３１】
時刻ｔ２において、データ線駆動回路２００は、選択制御信号Ｇ１をＨレベルに変化さ
せる。選択制御信号Ｇ１がＨレベルになると、ＴＦＴ１５２がオン状態になり、第ｊ列の
画像信号線１６０と第（３ｊ−２）列のデータ線１１４とが導通する。このとき、データ
線駆動回路２００は、第ｊ列の画像信号線１６０に画像信号Ｓｊ（１）を供給している。
したがって、画素電極１１８−１には、画像信号Ｓｊ（１）に応じたデータが書き込まれ
る。時刻ｔ３において、データ線駆動回路２００は、選択制御信号Ｇ１をＬレベルに変化
させる。選択制御信号Ｇ１がＬレベルになると、ＴＦＴ１５２がオフ状態になり、第ｊ列
の画像信号線１６０と第（３ｊ−２）列のデータ線１１４とが絶縁する。
【００３２】
時刻ｔ４において、データ線駆動回路２００は、選択制御信号Ｇ２をＨレベルに変化さ
せる。選択制御信号Ｇ２がＨレベルになると、ＴＦＴ１５３がオン状態になり、第ｊ列の
画像信号線１６０と第（３ｊ−１）列のデータ線１１４とが導通する。このとき、データ
線駆動回路２００は、第ｊ列の画像信号線１６０に画像信号Ｓｊ（２）を供給している。
したがって、画素電極１１８−２には、画像信号Ｓｊ（２）に応じたデータが書き込まれ
る。時刻ｔ５において、データ線駆動回路２００は、選択制御信号Ｇ２をＬレベルに変化
させる。選択制御信号Ｇ２がＬレベルになると、ＴＦＴ１５２がオフ状態になり、第ｊ列
の画像信号線１６０と第（３ｊ−１）列のデータ線１１４とが絶縁する。
【００３３】
時刻ｔ６において、データ線駆動回路２００は、選択制御信号Ｇ３をＨレベルに変化さ
せる。選択制御信号Ｇ３がＨレベルになると、ＴＦＴ１５４がオン状態になり、第ｊ列の
画像信号線１６０と第３ｊ列のデータ線１１４とが導通する。このとき、データ線駆動回
路２００は、第ｊ列の画像信号線１６０に画像信号Ｓｊ（３）を供給している。したがっ
て、画素電極１１８−３には、画像信号Ｓｊ（３）に応じたデータが書き込まれる。時刻
ｔ７において、データ線駆動回路２００は、選択制御信号Ｇ３をＬレベルに変化させる。
選択制御信号Ｇ３がＬレベルになると、ＴＦＴ１５４がオフ状態になり、第ｊ列の画像信
号線１６０と第３ｊ列のデータ線１１４とが絶縁する。
【００３４】
時刻ｔ８において、走査線駆動回路１３０は、走査信号ＹｉをＨレベルからＬレベルに
変化させる。走査信号ＹｉがＬレベルになると、ＴＦＴ１１６がオフ状態になり、データ
線１１４と画素電極１１８とが絶縁する。以上により、第ｊ列の画素群へのデータの書き
込みは終了する。液晶層１２０の容量および保持容量１１７により、データとして書き込
まれた電荷は、新たなデータが書き込まれるまで保持される。走査線駆動回路１３０は、
次に走査信号Ｙｉ＋１をＬレベルからＨレベルに変化させる。こうして第ｉ＋１行の画素
群にデータが書き込まれる。走査線駆動回路１３０は、第１行、第２行、第３行、…、第
ｍ行の走査線１１２に、順次排他的にＨレベルとなる走査信号を供給する。第１行から第
ｍ行まで書き込みが終わると、１フレームの画像の書き込みが完了する。走査線駆動回路
１３０は、再び、第１行の走査線１１２から順に、順次排他的にＨレベルとなる走査信号
を供給する。こうして、次のフレームの画像の書き込みが行われる。データ線駆動回路２
００は、画像信号Ｓの共通電圧ＬＣＣＯＭに対する極性を、１フレーム毎に正負が交互に
入れ替わるように制御する。すなわち、液晶層１２０に印加される電圧の極性は、１フレ
ーム毎に正負が入れ替わる。
【００３５】
図６は、プッシュダウン現象を説明する図である。図６の縦軸および横軸は、画素電極
１１８の電圧Ｖｐおよび時刻を示す。走査信号ＹｉがＨレベルからＬレベルに変化すると
ＴＦＴ１１６はオン状態からオフ状態に変化するが、このとき、ゲート−ドレイン間の容
量性結合により、画素電圧Ｖｐが低下する現象（いわゆるプッシュダウン現象）が起こる
。プッシュダウン現象による電圧変化ΔＶｐは次式（１）で表されることが知られている
。
ΔＶｐ＝Ｃｇｄ・Ｖｇ／（Ｃｇｄ＋Ｃｓ） …（１）
ここで、ＣｇｄはＴＦＴ１５２のゲート−ドレイン間の容量を、ＣｓはＴＦＴ１５２にお
ける寄生容量を、Ｖｇはゲート電圧を表す。
【００３６】
図７は、従来技術の問題点を説明する図である。ここでは、説明を簡単にするため、選
択制御信号線１４１、第１列のＴＦＴ１５２、画像信号線１６０、第ｎ列のＴＦＴ１５２
、および画像信号線１６０だけを考える。第１列の画像信号線１６０に接続されたＴＦＴ
１５２と、第ｎ列の画像信号線１６０に接続されたＴＦＴ１５２とでは、配線の長さが異
なるため、ＴＦＴ１５２における寄生容量の値が異なっている。第１列のＴＦＴ１５２の
寄生容量Ｃｓ１と、第ｎ列のＴＦＴ１５２の寄生容量Ｃｓｎとの関係は、例えば、Ｃｓ１
＞Ｃｓｎである。このとき、式（１）から、第１列のＴＦＴ１５２における電圧変化ΔＶ
ｐ１と、第ｎ列のＴＦＴ１５２における電圧変化ΔＶｐｎとの関係は、ΔＶｐ１＜ΔＶｐ
ｎである。より一般化すると、２つのＴＦＴ１５２を考えると、選択制御信号入力端子１
４６に対してより上流側（例えば第ｎ列）に位置するＴＦＴ１５２のプッシュダウン現象
による電圧変化ΔＶｐＵと、より下流側（例えば第１列）に位置するＴＦＴ１５２のプッ
シュダウン現象による電圧変化ΔＶｐＬとの関係は、ΔＶｐＬ＜ΔＶｐＵである（図６）
。このように、選択制御信号入力端子１４６からの距離に応じて画素電極１１８の電圧Ｖ
ｐが異なると、スジが視認される場合がある。すなわち、図７の構成では、画質の低下を
招く可能性がある。
【００３７】
図８は、本実施形態に係る液晶パネル１００の構造を説明する図である。図７の構成と
対比するため、選択制御信号線１４１、第１列のＴＦＴ１５２、画像信号線１６０、第ｎ
列のＴＦＴ１５２、および画像信号線１６０だけを考える。この例では、選択制御信号Ｇ
１は波形整形回路１５５により整形されているので、２つのＴＦＴ１５２における寄生容
量は、Ｃｓ１＝Ｃｓｎである。なお、波形整形回路１５５からＴＦＴ１５２のゲート電極
までの線長はほぼ同一である。すなわち、式（１）から、これら２つのＴＦＴ１５２のプ
ッシュダウン現象による電圧変化は、ほぼ同一である。すなわち、波形整形回路を有さな
い構成と比較すると、スジが視認されにくく、画質が向上する。
【００３８】
３．他の実施形態
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以
下、変形例をいくつか説明する。以下の変形例のうち２つ以上のものが組み合わせて用い
られてもよい。
【００３９】
波形整形回路の構成は、インバーターを２段接続したものに限定されない。４段、６段
等、偶数段接続されたインバーターが波形整形回路として用いられてもよい。別の例で、
偶数段接続されたインバーター以外の回路が波形整形回路として用いられてもよい。選択
制御信号の波形を整形できるものであれば、どのような構成の回路が用いられてもよい。
【００４０】
デマルチプレクサー１５１に含まれるＴＦＴの数、すなわちｋの値は実施形態で説明し
たものに限定されない。例えば、デマルチプレクサー１５１は、１個のＴＦＴを有してい
てもよい（ｋ＝１）。別の例で、デマルチプレクサー１５１は、４個以上、例えば８個の
ＴＦＴを有していてもよい。これらの場合、画素群に含まれる画素１１１の数も同様に、
１個または８個である。
【００４１】
液晶層１２０は、透過型に限られず、反射型であってもよい。さらに、液晶層１２０は
、ノーマリーブラックモードに限られず、例えばＴＮ方式として、電圧無印加時において
液晶層１２０が白状態となるノーマリーホワイトモードであってもよい。
また、ＴＦＴはｎチャネル型の電界効果トランジスターに限定されず、ｐチャネル型の
電界効果トランジスターであってもよい。この場合、プッシュダウン現象ではなく、プッ
シュアップ現象が起こる。
【００４２】
実施形態においてはデータ線駆動回路２００が画像信号Ｓおよび選択制御信号Ｇを供給
する構成を説明したが、画像信号Ｓおよび選択制御信号Ｇは、それぞれ別の回路により供
給されてもよい。また、実施形態においては、データ線駆動回路２００がＦＰＣ基板３０
０上に設けられる例を説明したが、データ線駆動回路２００は、可撓性を有さない基板上
に設けられてもよい。
【００４３】
図９は、プロジェクター２１００の構成を示す図である。プロジェクター２１００は、
一実施形態にかかる電子機器の一例である。プロジェクター２１００の内部には、ハロゲ
ンランプ等の白色光源からなるランプユニット２１０２が設けられている。ランプユニッ
ト２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚
のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色
に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれ
ぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その
損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２
４からなるリレーレンズ系２１２１を介して導かれる。
【００４４】
プロジェクター２１００では、実施形態に係る電気光学装置１が、Ｒ色、Ｇ色、Ｂ色の
それぞれに対応して３組設けられる。そして、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映
像データがそれぞれ上位回路から供給されて、各色に対応するデータ信号Ｖidに変換され
る構成となっている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述し
た液晶パネル１００と同様であり、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する画像信号に応
じて駆動される。
【００４５】
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイク
ロイックプリズム２１１２に３方向から入射する。ダイクロイックプリズム２１１２にお
いて、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、
各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラ
ー画像が投射される。
【００４６】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２
１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィ
ルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイク
ロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００
Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査
方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像
を表示する構成となっている。
【００４７】
この電子機器は、図９で説明したプロジェクターの他、電子ビューファインダーや、リ
ヤ・プロジェクション型のテレビジョン、ヘッドマウントディスプレイなどであってもよ
い。
【符号の説明】
【００４８】
１…電気光学装置、９０…シール材、１００…液晶パネル、１０１…素子基板、１０２…
対向基板、１０５…液晶、１０７…コネクター、１０８…共通電極、１１０…画素領域、
１１１…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極
、１２０…液晶層、１１７…保持容量、１３０…走査線駆動回路、１４１…選択制御信号
線、１４２…選択制御信号線、１４３…選択制御信号線、１４６…選択制御信号入力端子
、１４７…選択制御信号入力端子、１４８…選択制御信号入力端子、１５０…データ線選
択回路、１５１…デマルチプレクサー、１５２…ＴＦＴ、１５３…ＴＦＴ、１５４…ＴＦ
Ｔ、１５５…波形整形回路、１５６…波形整形回路、１５７…波形整形回路、１６０…画
像信号線、１６１…画像信号入力端子、２００…データ線駆動回路、３００…ＦＰＣ基板
、３１０…コネクター、３２０…コネクター、４００…回路基板、４１０…コネクター、
１５５１…インバーター、１５５２…インバーター、１５６１…インバーター、１５６２
…インバーター、１５７１…インバーター、１５７２…インバーター
【特許請求の範囲】
【請求項１】
第１基板と、
前記第１基板上に形成されたｋ×ｎ本のデータ線と、
前記ｋ×ｎ本のデータ線に画像信号を供給するｎ個のデマルチプレクサーと、
前記ｎ個のデマルチプレクサーに制御信号を供給するｋ本の制御信号線と、
前記ｎ個のデマルチプレクサーに前記画像信号を供給するｎ本の画像信号線とを備え、
前記ｎ個のデマルチプレクサーのそれぞれは、
前記ｎ本の画像信号線のうちの一本の画像信号線と前記ｋ×ｎ本のデータ線のうちのｋ
本のデータ線との間に接続され、前記制御信号に応じて選択された一のデータ線に前記画
像信号を供給するｋ個のトランジスターと、
前記ｋ個のトランジスターに入力する前記制御信号の波形を成形するｋ個の波形成形回
路と
を有することを特徴とする電気光学装置。
【請求項２】
前記ｋ個の波形成形回路の各々は、偶数段接続されたインバーターで構成される
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１基板は、
前記ｋ本の制御信号線のそれぞれに接続され、前記制御信号の供給に用いられるｋ個の
制御信号入力端子と、
前記ｎ本の画像信号線のぞれぞれに接続され、前記画像信号の供給に用いられるｎ個の
画像信号入力端子とを備え、
前記ｋ個の制御信号入力端子および前記ｎ個の画像信号入力端子と電気的に接続された
可撓性を有する第２基板と、
前記第２基板上に形成され、前記画像信号線を介して前記ｋ×ｎ本のデータ線に前記画
像信号を供給し、前記制御信号線を介して前記制御信号とを供給する駆動回路と
を有することを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
請求項１ないし３のいずれか一項に記載の電気光学装置を有することを特徴とする電子
機器。
【請求項１】
第１基板と、
前記第１基板上に形成されたｋ×ｎ本のデータ線と、
前記ｋ×ｎ本のデータ線に画像信号を供給するｎ個のデマルチプレクサーと、
前記ｎ個のデマルチプレクサーに制御信号を供給するｋ本の制御信号線と、
前記ｎ個のデマルチプレクサーに前記画像信号を供給するｎ本の画像信号線とを備え、
前記ｎ個のデマルチプレクサーのそれぞれは、
前記ｎ本の画像信号線のうちの一本の画像信号線と前記ｋ×ｎ本のデータ線のうちのｋ
本のデータ線との間に接続され、前記制御信号に応じて選択された一のデータ線に前記画
像信号を供給するｋ個のトランジスターと、
前記ｋ個のトランジスターに入力する前記制御信号の波形を成形するｋ個の波形成形回
路と
を有することを特徴とする電気光学装置。
【請求項２】
前記ｋ個の波形成形回路の各々は、偶数段接続されたインバーターで構成される
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１基板は、
前記ｋ本の制御信号線のそれぞれに接続され、前記制御信号の供給に用いられるｋ個の
制御信号入力端子と、
前記ｎ本の画像信号線のぞれぞれに接続され、前記画像信号の供給に用いられるｎ個の
画像信号入力端子とを備え、
前記ｋ個の制御信号入力端子および前記ｎ個の画像信号入力端子と電気的に接続された
可撓性を有する第２基板と、
前記第２基板上に形成され、前記画像信号線を介して前記ｋ×ｎ本のデータ線に前記画
像信号を供給し、前記制御信号線を介して前記制御信号とを供給する駆動回路と
を有することを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
請求項１ないし３のいずれか一項に記載の電気光学装置を有することを特徴とする電子
機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−１８９８６０（Ｐ２０１２−１８９８６０Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１１−５４０１７（Ｐ２０１１−５４０１７）
【出願日】平成２３年３月１１日（２０１１．３．１１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願日】平成２３年３月１１日（２０１１．３．１１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]