電気光学装置の駆動回路、電気光学装置及び電子機器
【課題】画素への書込極性を指定する極性信号を用いないで、当該書込極性に対応した容
量線駆動を実現する。
【解決手段】容量線駆動回路１５０において、第２ラッチ回路１５２は、一垂直走査期間
で一の容量線に対応する走査線よりも先に選択される所定の走査線に対する走査信号が供
給されたとき、自身が保持する信号をラッチする。第１ラッチ回路１５１は、前記一垂直
走査期間で前記一の容量線に対応する走査線よりも後に選択される所定の走査線に対する
走査信号が供給されたとき、第１ラッチ回路１５１でラッチされた信号を論理反転した信
号をラッチする。信号出力回路１５４は、第１ラッチ回路１５１が保持する信号が第１論
理レベルのときは第１電位信号を、第２論理レベルのときは第２電位信号を前記一の容量
線に供給する。
量線駆動を実現する。
【解決手段】容量線駆動回路１５０において、第２ラッチ回路１５２は、一垂直走査期間
で一の容量線に対応する走査線よりも先に選択される所定の走査線に対する走査信号が供
給されたとき、自身が保持する信号をラッチする。第１ラッチ回路１５１は、前記一垂直
走査期間で前記一の容量線に対応する走査線よりも後に選択される所定の走査線に対する
走査信号が供給されたとき、第１ラッチ回路１５１でラッチされた信号を論理反転した信
号をラッチする。信号出力回路１５４は、第１ラッチ回路１５１が保持する信号が第１論
理レベルのときは第１電位信号を、第２論理レベルのときは第２電位信号を前記一の容量
線に供給する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶などの電気光学装置において、データ線の電圧振幅を抑える技術に関す
る。
【背景技術】
【０００２】
液晶などの電気光学装置では、走査線とデータ線との交差に対応して画素容量（液晶容
量）が設けられることにより画素が構成される。特許文献１は、画素容量に並列して補助
容量を設けるとともに、行毎に補助容量を共通接続した容量線を走査線の選択に同期させ
て二値電圧で駆動することにより、データ信号の電圧振幅を抑える容量線駆動について開
示している。特許文献１に記載の技術によれば、データ線駆動に係る電力消費を抑えるこ
とができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１９６３５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電気光学装置での液晶素子は、画素電極およびコモン電極で液晶を挟持する構成となっ
ている。このような構成で液晶に直流成分が印加されると、液晶が劣化して、過去に表示
した画像が残像となって現れる。このため、液晶に直流成分が印加されるのを防止するべ
く、画素電極に印加する電圧を、コモン電極に対して高位側の正極性電圧と低位側の負極
性電圧とで交互に切り替える交流駆動が行われることが多い。このような交流駆動で特許
文献１に記載された容量線駆動を行う場合、従来は、容量線駆動回路に、画素への書込極
性を指定する極性信号を供給して書込極性に対応した動作をさせる必要があった。しかし
ながら、電気光学装置の小型化などを実現する場合には、各種信号を入力するための端子
の数を減らすことが望ましい。またフレーム数を増やして動画表示品位を向上さたり、フ
レーム数を複数のサブフレームに分割して階調表現を行う場合には、高速駆動が必要とな
るが、極性信号の誤サンプリングを避けることが望ましい。
本発明は、このような事情に鑑みてなされたもので、その目的の一つは、画素への書込
極性を指定する極性信号を用いないで、当該書込極性に対応した容量線駆動を実現するた
めの技術を提供することである。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る電気光学装置の駆動回路にあっては、複数の
走査線と、複数のデータ線と、前記複数の走査線に沿った複数の容量線と、前記複数の走
査線及び前記複数の容量線と前記複数のデータ線との交差に対応して設けられ、（１）一
端が前記データ線に接続されるとともに、前記走査線が選択されたときに前記一端と他端
との間で導通状態になるスイッチング素子と、（２）一端が前記スイッチング素子に電気
的に接続され、他端が前記容量線に電気的に接続される補助容量と、を含む画素とを有す
る電気光学装置の駆動回路であって、所定の順番に前記走査線を選択する走査信号を出力
する走査線駆動回路と、前記各容量線に電気的に接続され、当該容量線に対し、対応する
前記走査線が選択されたときに第１電位信号を供給し、当該走査線の選択が終了したとき
以降に第２電位信号を供給する複数の容量線駆動回路とを備え、一の容量線に電気的に接
続される前記容量線駆動回路は、第１ラッチ回路と、第２ラッチ回路と、前記第１ラッチ
回路が保持する信号が第１論理レベルのときは前記第１電位信号を、第２論理レベルのと
きは前記第２電位信号を前記一の容量線に供給する信号出力回路とを有し、前記第１ラッ
チ回路は、一垂直走査期間で、前記画素において前記一の容量線に沿った走査線よりも後
に選択される所定の走査線に対する走査信号が供給されたとき、前記第２ラッチ回路から
入力された信号をラッチするとともに、前記第２ラッチ回路から入力された信号を前記第
２ラッチ回路に対して出力し、前記第２ラッチ回路は、前記一垂直走査期間で、前記画素
において前記一の容量線に沿った走査線よりも先に選択される所定の走査線に対する走査
信号が供給されたとき、前記第１ラッチ回路から入力された信号をラッチするとともに、
前記第１ラッチ回路から入力された信号を論理反転して前記第１ラッチ回路に対して出力
することを特徴とする。本発明によれば、画素への書込極性を指定する極性信号を用いな
いで、当該書込極性に対応した容量線駆動を実現することができる。
【０００６】
本発明において、前記走査線駆動回路により前記走査信号が出力されて選択された走査
線に対応する画素へ供給するデータ信号の書込極性を、前記走査線駆動回路の垂直走査方
向に対して前記走査線毎に反転するライン反転方式に従って、前記データ信号を供給する
データ線駆動回路を備え、前記一垂直走査期間において前記第１ラッチ回路がラッチする
信号の論理レベルが、前記垂直走査方向に対して前記容量線毎に反転するように、前記各
容量線駆動回路が構成されるようにしてもよい。本発明によれば、走査線の選択が開始さ
れる前に、容量線駆動回路を予め第１番目の垂直走査期間の書込極性に対応した状態にす
ることができる。
【０００７】
本発明において、前記第１ラッチ回路は、前記一垂直走査期間の開始前に入力される初
期化信号に応じて、前記一方の論理レベルに保持するようにしてもよい。本発明によれば
、液晶素子をライン反転方式に従って駆動してフリッカーの発生を抑制することができる
。
【０００８】
本発明において、前記第１ラッチ回路は、前記一垂直走査期間の開始前にＬレベルから
Ｈレベルに遷移する前記初期化信号が一方の入力端に入力されるＮＡＮＤゲートと、前記
ＮＡＮＤゲートの出力レベルを論理反転して、当該ＮＡＮＤゲートの他方の入力端に帰還
するインバーターとを含み、前記第２ラッチ回路は、前記ＮＡＮＤゲート又は前記インバ
ーターの出力信号をラッチするようにしてもよい。本発明によれば、第１ラッチ回路を構
成する論理回路の数の増大を抑えることができる。
【０００９】
本発明において、前記初期化信号は、前記走査線駆動回路により前記走査線の選択が開
始された後、前記画素へのデータ信号の書込極性が第１番目の垂直走査期間と共通である
垂直走査期間の開始前であり、かつ、当該垂直走査期間の前の垂直走査期間で前記画素に
データ信号が供給された後に、前記第１ラッチ回路に入力されるようにしてもよい。本発
明によれば、走査線の選択が開始された後に、第１及び第２ラッチ回路で保持される論理
レベルに誤りが生じた場合であっても、容量線駆動回路を書込極性に対応した状態に復帰
させることができる。
【００１０】
本発明において、前記容量線駆動回路は、前記画素を配列した表示領域を挟んで前記走
査線駆動回路の反対側に設けられるようにしてもよい。本発明によれば、容量線駆動回路
が走査線駆動回路側に配置されないので、電気光学装置の額縁領域の肥大化を抑制するこ
とができる。
本発明において、前記走査線駆動回路は、垂直走査方向が可変であり、前記走査線駆動
回路の垂直走査方向を指定する転送方向制御信号に応じて、前記垂直走査方向に関わらず
、前記第１ラッチ回路が、前記後に選択される所定の走査線に出力される走査信号が供給
されたとき、前記第２ラッチ回路から入力された信号をラッチするとともに、前記第２ラ
ッチ回路に対して出力し、前記第２ラッチ回路が、前記先に選択される所定の走査線に出
力される走査信号が供給されたとき、前記第１ラッチ回路から入力された信号をラッチす
るとともに、前記第１ラッチ回路から入力された信号を論理反転して前記第１ラッチ回路
に対して出力するようにしてもよい。本発明によれば、走査線駆動回路の垂直走査方向が
可変である場合であっても、その垂直走査方向に関わらず、画素への書込極性に対応した
容量線駆動を実現することができる。
ことができる。
なお、本発明は、電気光学装置、電気光学装置を含む電子機器としても概念することが
可能である。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態に係る電気光学装置の全体構成を示すブロック図。
【図２】画素の等価回路及びその周辺の構成を示す図。
【図３】同実施形態に係る表各信号の時系列変化を示すタイミングチャート。
【図４】同実施形態に係る容量線駆動回路内の論理レベルの時系列変化を示すタイミングチャート。
【図５】同実施形態に係る容量線駆動回路の構成を示す図。
【図６】第２実施形態に係る電気光学装置の全体構成を示すブロック図。
【図７】同実施形態に係る容量線駆動回路の構成を示す図。
【図８】第３実施形態に係る電気光学装置の全体構成を示すブロック図。
【図９】第４実施形態に係る電気光学装置の全体構成を示すブロック図。
【図１０】同実施形態に係る容量線駆動回路の構成を示す図。
【図１１】同実施形態に係る各信号の時系列変化を示すタイミングチャート。
【図１２】同実施形態に係る容量線駆動回路内の論理レベルの時系列変化を示すタイミングチャート。
【図１３】第５実施形態に係る各信号の時系列変化を示すタイミングチャート。
【図１４】実施形態に係る電気光学装置を用いた携帯電話を示す図。
【図１５】実施形態に係る電気光学装置を用いたプロジェクターを示す図。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図面を参照しつつ説明する。
［第１実施形態］
図１は、第１実施形態に係る電気光学装置の全体構成を示すブロック図である。
図１に示すように、電気光学装置１は、表示領域１００を有し、その周辺に、走査線駆
動回路１３０と、データ線駆動回路１４０と、複数（ここでは、３２０個）の容量線駆動
回路１５０とが配置された周辺回路内蔵型のパネル構成である。表示制御回路２０は、こ
の周辺回路内蔵型のパネルと、例えばＦＰＣ（flexible printed circuit）基板によって
接続される。
【００１３】
表示領域１００は、複数の画素１１０が配列される領域である。表示領域１００では、
第１，２，３，…，３２０行の３２０本の走査線１１２が、一方向（図中行方向）に延在
するように設けられる。また、表示領域１００では、第１，２，３，…，２４０列の２４
０本のデータ線１１４が、走査線１１２に直交する方向（図中縦方向）に延在するように
設けられる。各データ線１１４と各走査線１１２とは互いに電気的に絶縁を保つように設
けられる。そして、１本の走査線１１２と、１本のデータ線１１４との交差（交点）に対
応して１画素が配置されるように、３２０本の走査線１１２と２４０本のデータ線１１４
との交点に対応して、画素１１０が設けられる。よって、表示領域１００においては、画
素１１０が縦３２０行×横２４０列でマトリクス状に配列される。
【００１４】
さらに、第１〜３２０行の走査線１１２に対応して、第１〜３２０行の容量線１３２が
行方向に延在して設けられる。各行の容量線１３２は、対応する行の走査線１１２に沿っ
て設けられる。
なお、第１〜３２０行以外に第０行及び第３２１行の走査線１１２が設けられるが、こ
の走査線１１２は、画素１１０に対応しておらず、ダミーの走査線として機能するもので
ある。このダミー走査線は、それぞれ第１，３２０行の容量線１３２が接続される容量線
駆動回路１５０の駆動を助けるためのものであるが、その機能については後述する。
【００１５】
また、表示領域１００では、走査線１１２が所定の順番で排他的に走査線駆動回路１３
０によって選択される。第ｉ行の走査線１１２が選択されて走査線駆動回路１３０によっ
て供給される走査信号を、以下では走査信号「Ｇ（i）」と表す。また、第ｉ行の走査線
１１２に対応する容量線１３２に供給される容量信号を、以下では容量信号「Ｓc（i）」
と表す。
【００１６】
図２は、画素１１０の等価回路、及びその周辺の構成を示す図である。図２は、具体的
には、第ｊ（ｊ＝１〜２４０）列の画素１１０であって、第ｉ行の画素１１０、これらに
接続される走査線１１２、容量線１３２、及び容量線駆動回路１５０を示す。
画素１１０は、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した画素容量
（ここでは、液晶素子）１２０を有している。ここでは、液晶１０５をＶＡ方式として、
画素容量１２０が電圧無印加時において黒状態となるノーマリーブラックモードであると
する。また、この等価回路では、画素容量１２０に対して並列に補助容量（蓄積容量）１
２５が設けられる。補助容量１２５は、一端が画素電極１１８に電気的に接続され、他端
が容量線１３２に電気的に接続される。
ここで、走査線１１２が選択されてＨレベルになると、その走査線１１２にゲート電極
が電気的に接続されたＴＦＴ１１６がオンとなり、画素電極１１８がデータ線１１４に接
続される。このため、走査線１１２がＨレベルであるときに、データ線１１４に階調に応
じた電圧レベルのデータ信号が供給されると、そのデータ信号は、オンしたＴＦＴ１１６
を介して画素電極１１８に供給される。そして、走査線１１２が非選択とされてＬレベル
になると、ＴＦＴ１１６はオフするが、画素電極に印加された電圧は、画素容量１２０の
容量性及び補助容量１２５によって保持される。
画素容量１２０では、画素電極１１８及びコモン電極１０８によって生じる電界に応じ
て液晶１０５の分子配向状態が変化する。このため、画素容量１２０は、反射型であれば
、印加・保持電圧に応じた反射率となる。表示領域１００では、画素容量１２０毎に反射
率が変化するので、画素容量１２０が画素１１０に相当する。
また、第ｉ行の画素１１０の補助容量１２５において、ＴＦＴ１１６に電気的に接続さ
れる一端に対する他端は、第ｉ行の容量線１３２に電気的に接続される。そして、第ｉ行
の容量線１３２は、第ｉ行に対応した容量線駆動回路１５０に電気的に接続される。
【００１７】
以上の構成の画素１１０を配列してなる表示領域１００は、画素電極１１８が形成され
た素子基板とコモン電極１０８が形成された対向基板との一対の基板同士を、電極形成面
が互いに対向するように一定の間隙を保って貼り合わせるとともに、この間隙に液晶１０
５を封止した構成となっている。このため、画素容量１２０は、画素電極１１８とコモン
電極１０８とで誘電体の一種である液晶１０５を挟持したものとなり、画素電極１１８と
コモン電極１０８との電位差を保持する。
【００１８】
図１に戻って説明する。
表示制御回路２０は、各種の制御信号を出力して電気光学装置１の各部を制御する。
第１に、表示制御回路２０は、スタートパルスＤy及びクロック信号Ｃlyを走査線駆動
回路１３０に出力する。第２に、表示制御回路２０は、データビットＤb、クロック信号
Ｃlx、転送開始パルスＸSPを、データ線駆動回路１４０に出力する。第３に、表示制御回
路２０は、初期化信号ＹRESを容量線駆動回路１５０に出力する。また、表示制御回路２
０は、コモン電極１０８にコモン電圧ＬＣcomを印加する。
【００１９】
図３は、表示制御回路２０が出力する各信号の時系列変化を示すタイミングチャートで
ある。以下、図３を参照しつつ電気光学装置１の各部の動作を説明する。
第１に、走査線駆動回路１３０について説明する。
走査線駆動回路１３０は、表示制御回路２０から供給されるスタートパルスＤy及びク
ロック信号Ｃlyに従って、図１中の上から下に向かって、走査線１１２を一本ずつ順次選
択する。具体的には、走査線駆動回路１３０は、ｉの値が大きくなる方向に、一本ずつ排
他的に走査線１１２を選択する。そして、走査線駆動回路１３０は、選択した第ｉ行の走
査線１１２に対して走査信号Ｇ（i）を供給する。走査線駆動回路１３０は、選択した走
査線１１２への走査信号をＨレベルに相当する選択電圧ＶHとし、それ以外の走査線１１
２への走査信号をＬレベルに相当する非選択電圧ＶLとする。
【００２０】
より詳細には、図３に示すように、走査線駆動回路１３０は、スタートパルスＤyをデ
ューティ比が５０％であるクロック信号Ｃlyに従って順次シフトさせ、パルス幅をクロッ
ク信号Ｃlyの半周期よりも狭めて、走査信号Ｇ(0)，Ｇ(1)，Ｇ(2)，Ｇ(3)，Ｇ(4)，…，
Ｇ(317)，Ｇ(318)，Ｇ(319)，Ｇ(320)，Ｇ（321）としてそれぞれ出力するものである。
この実施形態で、フレーム期間とは、表示領域１００を駆動することによって、画像の
１コマ分を表示させるのに要する期間をいう。フレーム期間は、垂直走査周波数が６０Ｈ
ｚであれば、その逆数である約１６．６７ミリ秒である。このようなフレーム期間は、図
３に示すように、走査信号Ｇ(0)がＨレベルになってから走査信号Ｇ(321)がＬレベルにな
るまでの垂直有効走査期間Ｆaのほか、それ以外の垂直帰線期間が含まれる。
なお、クロック信号Ｃlyの論理レベルが一定である半周期分の期間を、水平走査期間（
Ｈ）とする。この水平走査期間（Ｈ）のうち、時間的に前方において走査信号がＨレベル
となる期間を水平有効走査期間とすると、残りの期間が水平帰線期間になる。
【００２１】
第２に、データ線駆動回路１４０に関わる内容を説明する。
表示制御回路２０は、画素１１０に指定される階調レベルに応じて、これらのオン又は
オフ駆動を指定するために、図示せぬ上位装置から供給される各画素の階調レベルを指定
した表示データを、データビットＤbに変換してデータ線駆動回路１４０に出力する。デ
ータ線駆動回路１４０は、表示制御回路２０から転送開始パルスＸSPが供給されてから、
クロック信号Ｃlxに従ったタイミングで第１〜２４０列のデータ線１１４に、それぞれデ
ータビットＤbに応じた電圧レベルのデータ信号を供給する。表示制御回路２０からデー
タ線駆動回路１４０に供給されるデータビットＤbは、それぞれ画素１１０の階調（濃度
）を制御するためのデジタルデータである。
【００２２】
電気光学装置１にあっては、画素１１０は、高位側電圧であるＨレベル、又は低位側電
圧であるＬレベルのデータ信号のいずれか一方であるデータビットＤbに従って階調の表
示を行う。その際、表示制御回路２０は、液晶１０５に直流成分が印加されるのを防止す
るべく、画素電極１１８に印加する電圧を、コモン電極１０８に対して高位側の正極性電
圧と低位側の負極性電圧とで交互に切り替える交流駆動で、画素１１０にデータを書き込
む。ただし、この実施形態では、いわゆる面反転方式に従ってデータ線駆動回路１４０が
画素１１０にデータを書き込む。面反転方式では、反転周期を１垂直走査期間（つまり、
１フレーム期間）とする。すなわち、１列のデータ線１１４に着目すると、当該データ線
１１４を介してデータ信号が供給される画素１列に対して、１垂直走査期間にわたって同
一極性のデータ信号が書き込まれた後、次の垂直走査期間では、当該データ線１１４に供
給されるデータ信号の極性が反転する。書込極性については、画素容量１２０に対して階
調に応じた電圧を保持させる際に、コモン電極１０８のコモン電圧ＬＣcomよりも画素電
極１１８の電位を高位側とする場合を「正極性」といい、低位側とする場合を「負極性」
という。電圧については、特に説明のない限り、図示省略した電源の接地電位を電圧ゼロ
の基準とする。
表示制御回路２０は、書込極性が正極性である場合、画素１１０を液晶印加電圧＞０Ｖ
にするときは、Ｈレベルのデータビットを出力し、画素１１０を液晶印加電圧＝０Ｖにす
るときは、Ｌレベルのデータビットを出力する。一方、表示制御回路２０は、書込極性が
負極性である場合、画素１１０を液晶印加電圧＜０ＶにするときはＬレベルのデータビッ
トを出力し、画素１１０を液晶印加電圧＝０Ｖにするときは、Ｈレベルのデータビットを
出力する。
データ線駆動回路１４０の構成の説明は以上である。
【００２３】
第３に、容量線駆動回路１５０に関わる内容について説明する。
図３に示すように、容量線駆動回路１５０は、第１フレーム（奇数フレーム）のように
書込極性が正極性書込である場合、第ｉ行の容量線１３２に出力する容量信号Ｓc（i）を
、第ｉ行の走査線１１２が選択される以前や選択されるときに、二値電圧のうち低位側で
ある電圧ＶSLの電位信号（第１電位信号）を供給する。そして、容量線駆動回路１５０は
、当該走査線１１２の選択が終了したとき以降に、二値電圧のうち高位側である電圧ＶSH
の電位信号（第２電位信号）を供給する。一方、容量線駆動回路１５０は、第２フレーム
（偶数フレーム）のように負極性書込である場合、第ｉ行の容量線１３２に出力する容量
信号Ｓc（i）を、第ｉ行の走査線１１２が選択される以前や走査線１１２が選択されると
きに、二値電圧のうち高位側である電圧ＶSHの電位信号（第１電位信号）を供給する。そ
して、容量線駆動回路１５０は、当該走査線１１２の選択が終了したとき以降に、二値電
圧のうち低位側である電圧ＶSLの電位信号（第２電位信号）を供給する。以下では、ここ
で、画素容量１２０と補助容量１２５との接続点の電位を、「Ｖpix」と表すことがある
。
【００２４】
続いて、電気光学装置１の表示動作について説明する。
まず、第１行の走査線１１２に供給される走査信号Ｇ（1）がＨレベルになると、第１
行第１列〜第１行第２４０列の画素におけるＴＦＴ１１６がオンし、これらの画素電極１
１８に、それぞれ対応するデータ信号が供給される。このため、第１行第１列〜第１行第
２４０列の画素１１０の画素容量１２０には、データ信号の電圧と、コモン電極１０８の
コモン電圧ＬＣcomとの電位差が印加される。ここで、走査信号Ｇ（1）がＨレベルになる
水平有効走査期間Ｆaにおいて、正極性書込である場合、第１行の容量線１３２の容量信
号Ｓc（1）は低位側電圧ＶSLである。このため、第１行第１列〜第１行第２４０列の補助
容量１２５には、それぞれデータ信号の電圧と電圧ＶSLとの電位差が印加される。そして
、走査信号Ｇ（1）がＬレベルに遷移すると、第１行第１列〜第１行第２４０列の画素１
１０におけるＴＦＴ１１６がオフする。そして、走査信号Ｇ（2）がＨレベルに遷移する
と、第１行の容量線１３２の容量信号Ｓc（1）は、高位側の電圧ＶSHにシフトさせられる
。
一方、水平有効走査期間Ｆaにおいて負極性書込である場合、走査信号Ｇ（1）がＨレベ
ルに遷移したとき、第１行の容量線１３２の容量信号Ｓc（1）は高位側電圧ＶSHである。
このため、第１行第１列〜第１行第２４０列の補助容量１２５には、それぞれデータ信号
の電圧と電圧ＶSHとの電位差が印加される。そして、走査信号Ｇ（1）がＬレベルに遷移
すると、第１行第１列〜第１行第２４０列の画素１１０におけるＴＦＴ１１６がオフする
。そして、走査信号Ｇ（2）がＨレベルに遷移すると、第１行の容量線１３２の容量信号
Ｓc（1）は、低位側の電圧ＶSLにシフトさせられる。
【００２５】
以上のような容量線１３２の駆動により、画素電極１１８の電圧は、走査信号Ｇ(i)が
Ｈレベルになったときに正極性書込である場合、データ信号の電圧Ｖp(+)となる。この後
、容量線１３２の容量信号Ｓc(i)が電圧ＶSLから電圧ＶSHにシフトしたことにより、電圧
Ｖp(+)は電圧ΔＶpixだけ上昇し、電圧ＶpixはＶp(+)＋ΔＶpixとなる。一方、偶数フレ
ームのように負極性書込が指定されていれば、画素電極１１８の電圧は、データ信号の電
圧Ｖp(-)になり、この後、容量線１３２の容量信号Ｓc(i)が電圧ＶSHから電圧ＶSLにシフ
トしたことにより、電圧Ｖp(-)はΔＶpixだけ低下し、電圧ＶpixはＶp(-)−ΔＶpixとな
る。
なお、補助容量をＣst、液晶容量をＣlcとし、その他の微小な寄生容量を無視すると電
圧ΔＶpixは、下記式（１）の関係を満たす。
ΔＶpix＝｜ＶSH-ＶSL｜×Ｃst/（Ｃst+Ｃlc） ・・・（１）
以上の容量線駆動を実現する容量線駆動回路１５０についてより具体的に説明する。
【００２６】
図４は、容量線駆動回路１５０の構成を示す図である。
容量線駆動回路１５０は、第１ラッチ回路１５１と、第２ラッチ回路１５２と、信号出
力回路１５４とを有する。以下、第ｉ行の容量線１３２に接続される容量線駆動回路１５
０を代表させて説明する。
第１ラッチ回路１５１は、所定のタイミングで第２ラッチ回路１５２によりサンプリン
グされた信号をラッチするラッチ回路である。第１ラッチ回路１５１は、ＮＡＮＤゲート
１５１１と、インバーター１５１２，１５１４，１５１６，１５１７と、トランスファー
ゲート１５１３，１５１５とにより構成される。なお、本実施形態では第１ラッチ回路１
５１の入出力端を、図示のとおり入力端IN1及び出力端OUT11，OUT12と定める。
ＮＡＮＤゲート１５１１は、一方の入力端に初期化信号ＹRESが入力されるものである
。インバーター１５１２は、ＮＡＮＤゲート１５１１の出力信号を論理反転して、トラン
スファーゲート１５１３を経由してＮＡＮＤゲート１５１１の他方の入力端に帰還するも
のである。ＮＡＮＤゲート１５１１及びインバーター１５１２によって構成される帰還型
の回路により実現されるスタティック型のメモリーによって、第１ラッチ回路１５１でＨ
レベル又はＬレベルの一方の論理レベルに保持される。
【００２７】
トランスファーゲート１５１３，１５１５はそれぞれ、第（ｉ＋１）行の走査線１１２
に対する走査信号Ｇ（i+1）に応じてオンオフするものである。具体的には、トランスフ
ァーゲート１５１３には、走査信号Ｇ（i+1）と、インバーター１５１４によって論理反
転された走査信号Ｇ（i+1）とが入力される。トランスファーゲート１５１５には、走査
信号Ｇ（i+1）と、インバーター１５１６によって論理反転された走査信号Ｇ（i+1）とが
入力される。なお、走査信号Ｇ（i+1）は、一垂直走査期間で第ｉ行の走査線１１２より
も後に選択される走査線に対して供給される信号である。また、トランスファーゲート１
５１３，１５１５は同時にオンすることはない。例えば、Ｌレベルの走査信号Ｇ（i+1）
に応じてトランスファーゲート１５１３がオンしたとき、インバーター１５１２の出力レ
ベルの信号が、ＮＡＮＤゲート１５１１の入力端及び出力端OUT11に供給される。一方、
Ｈレベルの走査信号Ｇ（i+1）に応じてトランスファーゲート１５１５がオンしたとき、
第１ラッチ回路１５１は、走査信号Ｇ（i+1）が供給されたときに、第２ラッチ回路１５
２の出力信号をラッチする。このラッチによって第１ラッチ回路１５１で保持される信号
を論理反転した信号が出力端OUT12に供給される。
【００２８】
ところで、初期化信号ＹRESは、容量線駆動回路１５０の状態を第１フレームの書込極
性に対応したものに初期化するための信号である。図３に示すように、本実施形態の初期
化信号ＹRESは、第（ｉ−１）行の走査線１１２が非選択状態のときに、第１フレームの
開始前にＬレベルからＨレベルに遷移するものである。具体的には、初期化信号ＹRESが
Ｌレベルのときにトランスファーゲート１５１３がオンすると、第１ラッチ回路１５１で
はＬレベルに保持されて出力端OUT12の出力レベルはＨレベルとなる。
なお、初期化信号ＹRESがＨレベルのときには、初期化信号ＹRESは容量線駆動回路１５
０が実現する容量線駆動に影響を与えない。
ところで、初期化信号ＹRESによる初期化動作は、第（ｉ−１）行の走査線１１２が選
択状態にならない限り第２ラッチ回路１５２には影響を与えない。ここでは、走査線１１
２は初期化動作の開始時には非選択状態であるものとする。
【００２９】
第２ラッチ回路１５２は、所定のタイミングで第１ラッチ回路１５１によりサンプリン
グされる信号をラッチするラッチ回路である。第２ラッチ回路１５２は、トランスファー
ゲート１５２１，１５２３と、インバーター１５２２，１５２４，１５２５，１５２６と
、インバーター１５３とにより構成される。
【００３０】
トランスファーゲート１５２１，１５２３はそれぞれ、第（ｉ−１）行の走査線１１２
に供給される走査信号Ｇ（i-1）に応じてオンオフする。具体的には、トランスファーゲ
ート１５２１には、走査信号Ｇ（i-1）と、インバーター１５２２によって論理反転され
た走査信号Ｇ（i-1）とが入力され、トランスファーゲート１５２３には、走査信号Ｇ（i
-1）と、インバーター１５２４によって論理反転された走査信号Ｇ（i-1）とが入力され
る。走査信号（i-1）は、一垂直走査期間で第ｉ行の走査線１１２よりも先に選択される
所定の走査線に供給される信号である。トランスファーゲート１５２１，１５２３は同時
にオンする期間がなく、Ｈレベルの走査信号Ｇ（i-1）に応じてトランスファーゲート１
５２１がオンしたとき、第１ラッチ回路１５１の出力信号が第２ラッチ回路１５２に取り
込まれ、第２ラッチ回路１５２はその信号をラッチする。換言すると、第１ラッチ回路１
５１は、Ｈレベルの走査信号Ｇ（i-1）が第２ラッチ回路１５２に供給されたとき、自身
が保持する信号を第２ラッチ回路１５２にサンプリングする（つまり、書き込む）。その
後、Ｌレベルの走査信号Ｇ（i-1）に応じてトランスファーゲート１５２３がオンすると
、インバーター１５２５，１５２６によって構成される帰還型の回路により実現されるス
タティック型のメモリーによって、第２ラッチ回路１５２がラッチした信号が保持される
。この信号の論理レベルは、第２ラッチ回路１５２がラッチした信号のそれと同じである
。
【００３１】
インバーター１５３は、第２ラッチ回路１５２で保持される信号を論理反転して、入力
端IN1を介して第１ラッチ回路１５１に出力する反転回路である。上述したように、第１
ラッチ回路１５１に走査信号Ｇ（i+1）が供給されたとき、トランスファーゲート１５１
５がオンする。よって、第２ラッチ回路１５２は、第（ｉ＋１）行の走査線に対する走査
信号Ｇ（i+1）が供給されたとき、走査信号Ｇ（i-1）に応じて第２ラッチ回路１５２がラ
ッチした信号を論理反転して、この第１ラッチ回路１５１にサンプリングするものである
。
【００３２】
信号出力回路１５４は、高位側電圧VSHを印加する電源ラインと、低位側電圧VSLを印加
する電源ラインとの間に直列接続された、ＰＭＯＳトランジスター１５４１と、ＮＭＯＳ
トランジスター１５４２とを有している。ＰＭＯＳトランジスター１５４１は、第１ラッ
チ回路１５１の出力端OUT12の論理レベルがＬレベルのときだけオンし、高位側電圧VSHの
容量信号Ｓc（i）を、容量線１３２に出力する。ＮＭＯＳトランジスター１５４２は、第
１ラッチ回路１５１の出力端OUT12の論理レベルがＨレベルのときだけオンし、低位側電
圧VSLの容量信号Ｓc（i）を、容量線１３２に出力する。
このように、信号出力回路１５４は、第１ラッチ回路１５１で保持される論理レベルに
応じた電圧を選択して、容量線１３２に印加する電位信号を出力するものである。上述し
たように、第１フレームの開始前に初期化信号ＹRESがＬレベルからＨレベルに遷移する
から、第１フレームの開始時にあっては、出力端OUT12の出力レベルはＨレベルである。
よって、信号出力回路１５４は、第１フレームの開始時（正極性）においては、予め低位
側の電圧VSLの容量信号Ｓc（i）を容量線１３２に出力する。
【００３３】
容量線駆動回路１５０の構成の説明は以上であるが、続いて、その動作について図５を
参照しつつ説明する。図５は、第１行の容量線１３２に対応する容量線駆動回路１５０内
の論理レベルの時系列変化を示すタイミングチャートである。具体的には、図５には、出
力端OUT11，OUT12，IN1の論理レベルの時系列変化を示している。なお、以下では、第１
行の容量線１３２に対応する容量線駆動回路１５０の動作を代表して説明するので、参考
のために、以下の説明で用いる走査信号及び容量信号の時系列変化も併せて図５に示す。
なお、この場合、第（ｉ−１）行の走査線１１２は第０行の走査線１１２であり、第（
ｉ＋１）行の走査線１１２は第２行の走査線１１２である。
【００３４】
まず、表示制御回路２０が第１フレームの開始前である時刻ｔ1において、初期化信号
ＹRESをＬレベルからＨレベルに遷移させる。これにより、第１ラッチ回路１５１の出力
端OUT11は強制的にＬレベルとなり、出力端OUT12は強制的にＨレベルとなる。よって、容
量信号Ｓc（i）は低位側電圧ＶSLとなる。ただし、第０行の走査線１１２は未だ選択され
ていないから、第２ラッチ回路１５２で保持される論理レベルは不定である。
続いて、時刻ｔ2において走査線駆動回路１３０により第０行の走査線１１２が選択さ
れ、第２ラッチ回路１５２に走査信号Ｇ（0）が供給されると、トランスファーゲート１
５２１がオンする。これにより第２ラッチ回路１５２は、出力端OUT11を介してＬレベル
の信号をラッチする。このラッチにより、第２ラッチ回路１５２はＬレベルの信号を保持
し、その出力信号の論理レベルはＨレベルに確定される。
【００３５】
次に、第０行の走査線１１２がＨレベルからＬレベルに遷移し、時刻ｔ3において走査
線駆動回路１３０により第１行の走査線１１２が選択されると、トランスファーゲート１
５２１がオフする。これにより第２ラッチ回路１５２は第１ラッチ回路１５１とは遮断さ
れるが、第２ラッチ回路１５２は引き続きＬレベルに保持する。このときも、インバータ
ー１５３は、第２ラッチ回路１５２で保持されるＬレベルの信号を、Ｈレベルに論理反転
して第１ラッチ回路１５１に出力する。しかしながら、第１ラッチ回路１５１のトランス
ファーゲート１５１５はオフである。よって、このとき第１ラッチ回路１５１によるラッ
チは行われず、第１ラッチ回路１５１において出力端OUT12の出力レベルはＨレベルに保
持される。よって、時刻ｔ3以降において、容量信号Ｓc（i）が低位側電圧ＶSLである状
態が継続する。
なお、第ｉ行の容量線駆動回路１５０には、第ｉ行の走査線１１２に供給される走査信
号Ｇ（i）が入力されないため、この走査信号が容量線駆動回路１５０の動作に影響を与
えることはない。
【００３６】
次に、第１行の走査線１１２がＨレベルからＬレベルに遷移して、時刻ｔ4において走
査線駆動回路１３０により第２行の走査線１１２が選択されると、走査信号Ｇ（2）が第
１ラッチ回路１５１に供給され、トランスファーゲート１５１５がオンする。このとき、
第２ラッチ回路１５２は、自身の保持する信号をインバーター１５３により論理反転した
Ｈレベルの信号を、入力端IN1を介して第１ラッチ回路１５１にサンプリングする。第１
ラッチ回路１５１は、この信号をラッチしてＨレベルに保持するとともに、これをインバ
ーター１５１７によってＬレベルに論理反転して、出力端OUT12を介して信号出力回路１
５４に出力する。これにより、信号出力回路１５４ではＮＭＯＳトランジスター１５４２
がオフして、ＰＭＯＳトランジスター１５４１がオンする。すなわち、信号出力回路１５
４は、第２行の走査線１１２が選択されたときに、低位側電圧ＶSLから高位側電圧ＶSHに
切り替えて、容量線１３２に容量信号Ｓc（i）を出力する。
【００３７】
次に、第２行の走査線１１２がＨレベルからＬレベルに遷移して、時刻ｔ5において走
査線駆動回路１３０により第３行の走査線１１２が選択されると、走査信号Ｇ（2）がＬ
レベルとなるから、第１ラッチ回路１５１のトランスファーゲート１５１５はオフする。
よって、第１ラッチ回路１５１は、時刻ｔ4でラッチした信号の論理レベル（つまり、Ｈ
レベル）に保持して、Ｌレベルの信号を出力端OUT12を介して出力する。これにより、信
号出力回路１５４は、第３行の走査線１１２が選択される期間においても、引き続き、高
位側電圧ＶSHである容量信号Ｓc（i）を出力する。
以降、第４行，第５行，・・・第３２０行という順で走査線駆動回路１３０により走査
線１１２が順次選択されるが、この期間にあっては、第１行の容量線駆動回路１５０の動
作に変化は生じない。よって、信号出力回路１５４は、この期間では、高位側電圧ＶSHの
容量信号Ｓc（i）を継続して出力する。
以上が正極性書込である第１フレームの容量線駆動回路１５０の動作の説明である。次
に、負極性書込である第２フレームの容量線駆動回路１５０の動作を説明する。なお、第
１フレームの終了時点では、第１ラッチ回路１５１はＨレベルに保持し、第２ラッチ回路
１５２はＬレベルに保持する。
【００３８】
時刻ｔ6において走査線駆動回路１３０により第０行の走査線１１２が選択され第２ラ
ッチ回路１５２に走査信号Ｇ（0）が供給されると、第２ラッチ回路１５２のトランスフ
ァーゲート１５２１がオンする。これにより、第１ラッチ回路１５１は出力端OUT11を介
して、Ｈレベルの信号を第２ラッチ回路１５２にサンプリングする。第２ラッチ回路１５
２はこの信号をラッチして、Ｈレベルに保持する。このように、第２フレームで第０行の
走査線１１２が選択されたときに、第２ラッチ回路１５２の保持する信号の論理レベルが
変化し、第１フレームの論理レベルとは逆となる。
【００３９】
次に、第０行の走査線１１２がＨレベルからＬレベルに遷移し、時刻ｔ7において走査
線駆動回路１３０により第１行の走査線１１２が選択されると、トランスファーゲート１
５２１がオフし、第２ラッチ回路１５２は引き続きＨレベルに保持する。このとき、第１
ラッチ回路１５１のトランスファーゲート１５１５はオフのままである。よって、第１ラ
ッチ回路１５１は、出力端OUT12の論理レベルをＬレベルに保持するから、容量信号Ｓc（
i）は高位側電圧ＶSHである状態が継続する。
【００４０】
次に、第１行の走査線１１２がＨレベルからＬレベルに遷移して、時刻ｔ8において走
査線駆動回路１３０により第２行の走査線１１２が選択され、第１ラッチ回路１５１に走
査信号Ｇ（2）が供給されると、第１ラッチ回路１５１のトランスファーゲート１５１５
がオンする。このとき、第２ラッチ回路１５２は、自身で保持するＨレベルの信号をイン
バーター１５３によりＬレベルに論理反転して、第１ラッチ回路１５１にサンプリングす
る。第１ラッチ回路１５１は、このＬレベルの信号をラッチすると、この論理レベル（Ｌ
レベル）に保持するとともに、インバーター１５１７によってＨレベルに論理反転して、
出力端OUT12を介して出力する。これにより、信号出力回路１５４ではＮＭＯＳトランジ
スター１５４２がオンして、ＰＭＯＳトランジスター１５４１がオフする。すなわち、信
号出力回路１５４は、第２行の走査線１１２が選択されたときに、高位側電圧ＶSHから低
位側電圧ＶSLに切り替えて、容量信号Ｓc（i）を出力する。
【００４１】
次に、第２行の走査線１１２がＨレベルからＬレベルに遷移して、時刻ｔ9において走
査線駆動回路１３０により第３行の走査線１１２が選択されると、走査信号Ｇ（2）はＬ
レベルとなり、第１ラッチ回路１５１のトランスファーゲート１５１５はオフする。よっ
て、第１ラッチ回路１５１は、時刻ｔ9以降においてもＬレベルに保持したまま、Ｈレベ
ルの信号を出力端OUT12から出力する。これにより、信号出力回路１５４は、第３行の走
査線１１２が選択される期間においても、引き続き低位側電圧ＶSLの容量信号Ｓc（i）を
容量線１３２に出力する。
以降、第４行，第５行，・・・第３２０行という順で走査線駆動回路１３０により走査
線１１２が順次選択されるが、この選択の期間にあっては、第１行の容量線駆動回路１５
０に変化は生じないため、信号出力回路１５４は、この期間においても、低位側電圧ＶSL
の容量信号Ｓc（i）を継続して出力する。
【００４２】
以上が負極性書込である第２フレームの容量線駆動回路１５０の動作の説明である。以
降のフレームにおいても、容量線駆動回路１５０は、奇数フレームでは第１フレームと同
様に動作し、偶数フレームでは第２フレームと同様に動作する。また、ここでは第１行の
容量線駆動回路１５０の動作を説明したが、各行の容量線駆動回路１５０はそれぞれ同じ
動作をする。よって、この説明において、「第１行」を「第ｉ行」と読み替えて、「第０
行」を「第（ｉ−１）行」と読み替えて、「第２行」を「第（ｉ＋１）行」と読み替えれ
ば、第ｉ行の容量線駆動回路１５０の動作説明に一般化することができる。
【００４３】
以上の説明した第１実施形態によれば、画素１１０が交流駆動される場合に、従来技術
では不可欠であった画素１１０の書込極性を指定する極性信号がなくても、容量線駆動回
路１５０がその書込極性に対応した容量線駆動を実現することができる。これにより、容
量線駆動回路１５０に極性指定信号を入力するための端子が不要となり、その端子数の増
大が抑制され、電気光学装置１の小型化を期待することができる。またフレーム数を増や
して動画表示品位を向上さたり、フレーム数を複数のサブフレームに分割して階調表現を
行う場合には、高速駆動が必要となるが、極性信号の高速駆動も不要であり、誤サンプリ
ングの可能性を著しく低下させることが可能になる。
【００４４】
［第２実施形態］
次に、本発明の第２実施形態について説明する。
この第２実施形態の電気光学装置は、走査線駆動回路１３０の垂直走査方向が可変であ
り、その垂直走査方向に関わらず、上述した第１実施形態と同等の容量線駆動を実現可能
にしたものである。以下の説明において、この実施形態の電気光学装置が備える構成のう
ち、第１実施形態の電気光学装置１が備える構成と共通するものは同一の符号を付して表
し、それらの構成の説明及び図示を適宜省略する。
【００４５】
図６は、この実施形態に係る電気光学装置１の全体構成を示すブロック図である。
走査線駆動回路１３０は，上述した第１実施形態と同等の制御を行うとともに、表示制
御回路２０の制御に応じて、垂直走査方向を可変にする機能を有する。具体的には、表示
制御回路２０は、垂直走査方向を指示するための転送方向制御信号ＹＤＩＲとそれを論理
反転した／ＹＤＩＲとを、走査線駆動回路１３０及び容量線駆動回路１５０にそれぞれ出
力する。
転送方向制御信号ＹＤＩＲは、垂直走査方向を、互いに排他的な論理レベルで指示する
信号である。表示制御回路２０は、上記第１実施形態のように図中上から下方向に対応す
る垂直走査方向（つまり、ｉの値が大きくなる方向）とする場合に、Ｌレベルとなり、そ
れとは逆の垂直走査方向（つまり、ｉの値が小さくなる方向）とする場合に、Ｈレベルと
なる転送方向制御信号ＹＤＩＲ（／ＹＤＩＲはこれとは逆の論理レベルとなる。）を出力
する。走査線駆動回路１３０は、転送方向制御信号ＹＤＩＲに従った垂直走査方向で走査
信号Ｇ（i）を順次出力する。
なお、その他の各種制御信号の時系列変化は、垂直走査方向以外は上記第１実施形態と
同じであるから、ここではその説明を省略する。
【００４６】
図７は、容量線駆動回路１５０の構成を示す図である。
容量線駆動回路１５０は、上述した第１実施形態と同様、第１ラッチ回路１５１と、第
２ラッチ回路１５２と、信号出力回路１５４とを有する。更に、第１ラッチ回路１５１は
、上述した第１実施形態の構成のほかにトランスファーゲート１５１８，１５１９を有し
、第２ラッチ回路１５２は、上述した第１実施形態の構成のほかにトランスファーゲート
１５２７，１５２８を有する。
まず、垂直走査方向が上述した第１実施形態と同じである場合、転送方向制御信号ＹＤ
ＩＲはＬレベル（つまり、／ＹＤＩＲはＨレベル）である。よって、容量線駆動回路１５
０では、トランスファーゲート１５１９，１５２７がそれぞれオンするが、トランスファ
ーゲート１５１８，１５２８はそれぞれオフする。この場合、トランスファーゲート１５
１８は、走査信号Ｇ（i-1）を第１ラッチ回路１５１に供給せず、トランスファーゲート
１５２８は、走査信号Ｇ（i+1）を第２ラッチ回路１５２に供給しないから、容量線駆動
回路１５０の構成は、実質的に、上述した第１実施形態と同じである。よって、転送方向
制御信号ＹＤＩＲがＬレベルである場合、容量線駆動回路１５０の動作は上述した第１実
施形態と同じである。
【００４７】
一方、垂直走査方向が上述した第１実施形態と逆である場合、転送方向制御信号ＹＤＩ
ＲはＨレベル（つまり、／ＹＤＩＲはＬレベル）である。よって、容量線駆動回路１５０
ではトランスファーゲート１５１８，１５２８がそれぞれオンするが、トランスファーゲ
ート１５１９，１５２７はそれぞれオフする。この場合、トランスファーゲート１５１９
は、走査信号Ｇ（i+1）を第１ラッチ回路１５１に供給せず、トランスファーゲート１５
２７は、走査信号Ｇ（i-1）を第２ラッチ回路１５２に供給しない。すなわち、第１ラッ
チ回路１５１に入力される走査信号は、第（ｉ−１）行の走査線１１２に供給されるもの
であり、第２ラッチ回路１５２に入力される走査信号は、第（ｉ＋１）行の走査線１１２
に供給されるものである。よって、第１ラッチ回路１５１には、第ｉ行よりも１行前に選
択される走査線１１２に対応する走査信号Ｇ（ｉ＋１）が入力され、第２ラッチ回路１５
２には、第ｉ行よりも１行後に選択される走査線１１２に対応する走査信号Ｇ（ｉ−１）
が入力される。
この構成であっても、第１ラッチ回路１５１及び第２ラッチ回路１５２のラッチ（サン
プリング）のタイミングを決定付ける走査信号が上述した第１実施形態とは異なるだけで
、各ラッチ回路の動作は上述した第１実施形態と同じである。よって、転送方向制御信号
ＹＤＩＲがＨレベルである場合にも、画素１１０への書込極性に対応した容量線駆動を実
現可能である。
【００４８】
以上説明した第２実施形態によれば、走査線駆動回路１３０の垂直走査方向に関わらず
、容量線駆動を実現することができる。
【００４９】
［第３実施形態］
次に、本発明の第３実施形態について説明する。
この第３実施形態の電気光学装置は、容量線駆動回路１５０の配置位置を上記第２実施
形態の位置から変更するものであり、容量線駆動回路１５０の構成及び動作は第２実施形
態と同じである。以下の説明において、この実施形態の電気光学装置が備える構成のうち
、第２実施形態の電気光学装置１が備える構成と共通するものは同一の符号を付して表し
、それらの構成の説明を適宜省略する。
【００５０】
図８は、この実施形態に係る電気光学装置１の全体構成を示すブロック図である。
図８に示すように、各行の走査線１１２に対応して設けられた容量線駆動回路１５０は
、表示領域１００を挟んで走査線駆動回路１３０の反対側に設けられている。これにより
、走査線駆動回路１３０と表示領域１００とをより接近させることができるので、走査線
駆動回路１３０側に存在する、いわゆる額縁領域の狭小化を図ることができる。この実施
形態では、容量線駆動回路１５０が設けられる側には、容量線駆動を実現するために必要
な配線が設けられる構成が設けられていないので、額縁領域を左右対称な形状とすること
ができるし、電気光学装置のさらなる構成の簡素化を図ることができる。これにより、電
気光学装置の小型化や低コスト化に寄与させることができる。
なお、この実施形態では、上述した第２実施形態のように垂直走査方向によらないで容
量線駆動を実現することができるが、上述した第１実施形態のようにこれを考慮しない構
成であってもよい。
【００５１】
［第４実施形態］
次に、本発明の第４実施形態について説明する。
この第４実施形態の電気光学装置は、この実施形態では、面反転方式とともに走査線毎
に書込極性を反転するライン反転方式に従って、データ線駆動回路１４０が画素１１０に
データを書き込む。ライン反転方式では、奇数行の画素１１０が正極性書込である場合、
偶数行の画素１１０が負極性書込となり、奇数行の画素１１０が負極性書込である場合、
偶数行の画素１１０が正極性書込となる。
【００５２】
図９は、この実施形態の電気光学装置１の全体構成を示すブロック図である。電気光学
装置１の基本的な構成は上述した第２実施形態と同じである。走査線駆動回路１３０は、
初期化信号ＹRESがＬレベルからＨレベルに遷移した場合には、第０行の走査線１１２か
ら選択を開始する。また、この実施形態の電気光学装置１では、奇数行の容量線駆動回路
１５０と、偶数行の容量線駆動回路１５０との構成が相違している。ただし、奇数行に設
けられる容量線駆動回路１５０の構成及び動作は、上述した第１実施形態と同じであるか
らその説明を省略する。
【００５３】
図１０は、偶数行に設けられる容量線駆動回路１５０の構成を示す図である。
容量線駆動回路１５０は、第１ラッチ回路１５１と、第２ラッチ回路１５２と、信号出
力回路１５４とを備える。以下、偶数行である第ｉ行の容量線１３２に接続される容量線
駆動回路１５０を代表させて説明する。なお、第２ラッチ回路１５２と、信号出力回路１
５４との構成は、上述した第１実施形態と同じであるからその説明を適宜省略する。
第１ラッチ回路１５１は、上述した第１実施形態と同様、ＮＡＮＤゲート１５１１と、
インバーター１５１２，１５１４，１５１６，１５１７と、トランスファーゲート１５１
３，１５１５とを有するが、その接続の仕方が奇数行のものと一部相違する。
具体的には、ＮＡＮＤゲート１５１１は、一方の入力端に初期化信号ＹRESが入力され
、他方の入力端にインバーター１５１２の出力信号が入力されるものである。また、トラ
ンスファーゲート１５１３がＬレベルの走査信号Ｇ（i+1）が供給されてオンしたとき、
ＮＡＮＤゲート１５１１の出力信号を、インバーター１５１２の入力端及び出力端OUT11
に出力する。つまり、偶数行の容量線駆動回路１５０では、第２ラッチ回路１５２は、Ｎ
ＡＮＤゲート１５１１の出力信号をラッチするので、第２ラッチ回路１５２で保持される
論理レベルは各垂直走査期間において、第１ラッチ回路１５１とは逆となる。その結果、
第１ラッチ回路１５１の出力端OUT12の論理レベルも偶数行と奇数行とでは逆になる。す
なわち、この実施形態では、奇数フレームにおいて偶数行の容量線駆動回路１５０は、偶
数フレームにおける奇数行の容量線駆動回路１５０と同じ動作をし、偶数フレームにおい
て偶数行の容量線駆動回路１５０は、奇数フレームにおける奇数行の容量線駆動回路１５
０と同じ動作をすることに等しい。
このように、本実施形態では、一垂直走査期間において第１ラッチ回路１５１がラッチ
する信号の論理レベルが、走査線駆動回路１３０の垂直走査方向に対して容量線１３２毎
に反転するように、各容量線駆動回路１５０が構成される。
【００５４】
図１１は、表示制御回路２０が出力する各信号の時系列変化を示すタイミングチャート
である。以下、図１０を参照しつつ電気光学装置１の各部の構成及び動作を説明するが、
走査信号Ｇ（i）の供給動作については上述した第１実施形態と同じである。また、本実
施形態では、第１フレーム（つまり、奇数フレーム）では奇数行の画素１１０が正極性書
込であり、偶数行の画素１１０が負極性書込である。また、第２フレーム（つまり、偶数
フレーム）では奇数行の画素１１０が負極性書込であり、偶数行の画素１１０が正極性書
込である。よって、偶数行の容量線１３２の各時刻の電位は、第１実施形態とは逆極性に
なっている。
【００５５】
図１２は、第１行及び第２行の容量線１３２に対応する容量線駆動回路１５０内の論理
レベルの時系列変化を示すタイミングチャートである。具体的には、図１２には、出力端
OUT11，OUT12，IN1の論理レベルの時系列変化を示している。なお、以下では、第１行及
び第２行容量線１３２に対応する容量線駆動回路１５０の動作を代表しているので、参考
のために、第１行及び第２行の容量線１３２の動作に関わる走査信号及び容量信号の時系
列変化も併せて図１２に示す。
図１２を見て分かるように、第１行の容量線１３２の駆動は上記第１実施形態と同じで
あり、第２行の容量線１３２の駆動は、上述した実施形態とは奇数フレームと偶数フレー
ムとを入れ替えたものに等しい。この結果、図１１，１２に示すように、ライン反転方式
に従ってデータ線駆動回路１４０が画素１１０にデータを書き込む場合にも、容量線駆動
回路１５０は各行の画素１１０の書込極性に対応した容量線駆動を実現することができる
。
【００５６】
以上説明した第４実施形態によれば、フリッカーを抑えた高品位の表示が可能となるラ
イン反転方式に従って、データ線駆動回路１４０が画素１１０を駆動する場合にも、容量
線駆動回路１５０は画素１１０の書込極性に対応した容量線駆動を実現することができる
。例えば、直視型のＴＮ（Twisted Nematic）方式の液晶を用いた電気光学装置への適用
においてこの第４実施形態の構成が好適である。
【００５７】
［第５実施形態］
次に、本発明の第５実施形態について説明する。
この第５実施形態の電気光学装置は、第１実施形態では、第１フレームの開始前にＬレ
ベルからＨレベルに遷移させた初期化信号ＹRESについて、第１フレームの開始後、すな
わち、走査線駆動回路１３０により走査線１１２の選択が開始された後においても、初期
化信号ＹRESに基づいて初期化を行う。以下の説明において、この実施形態の電気光学装
置が備える構成のうち、第１実施形態の電気光学装置１が備える構成と共通するものは同
一の符号を付して表し、それらの構成の説明及び図示を適宜省略する。
【００５８】
図１３は、表示制御回路２０が出力する各信号の時系列変化を示すタイミングチャート
である。以下、図１３を参照しつつ電気光学装置１の各部の構成及び動作を説明するが、
初期化信号ＹRES以外の信号供給動作については上述した第１実施形態と同じであるから
、その説明を省略する。
図１３に示すように、この実施形態では、表示制御回路２０は、第３フレームの開始前
であって、第２フレームでいずれの走査線１１２も選択されていない垂直帰線期間に初期
化信号ＹRESをＬレベルからＨレベルに切り替えている（斜線で図示）。換言すると、画
素１１０へのデータ信号の書込極性が第１フレームと共通である垂直走査期間の開始前で
あり、かつ、当該垂直走査期間の前の垂直走査期間で画素１１０にデータ信号が供給され
た後に、第１ラッチ回路１５１にＬレベルからＨレベルに切り替えわる初期化信号ＹRES
が入力される。このようにするのは、偶数フレームでは、奇数フレームでの各ラッチ回路
の状態を利用して容量線駆動を実現しているから、偶数フレームの開始前に初期化をする
と、初期化直後のフレームの容量線駆動が、常に、奇数フレームに対応したものになって
しまい、電気光学装置１の動作の不具合となるからである。よって、表示制御回路２０は
、画素１１０への書込極性が第１フレームと同じフレームの開始前に初期化を行う限り、
さらに長い周期（例えば、４フレームに１回）で初期化を行ってもよい。
【００５９】
以上説明した第５実施形態によれば、表示制御回路２０が走査線１１２の選択が開始さ
れた後にも定期的に初期化を行うので、走査線１１２の選択が開始されてから、第１及び
第２ラッチ回路１５１，１５２で保持される論理レベルに誤りが生じた場合であっても、
容量線駆動回路１５０を書込極性に対応した状態に復帰させることで、書込極性に対応し
た容量線駆動を実現する確実性が増す。
【００６０】
［変形例］
本発明は、上述した実施形態と異なる形態で実施することが可能である。本発明は、例
えば、以下のような形態で実施することも可能である。また、以下に示す変形例は、各々
を適宜に組み合わせてもよい。
【００６１】
［変形例１］
上述した各実施形態では、第ｉ行の容量線駆動回路１５０は、第（ｉ−１）行の走査線
１１２に供給される走査信号Ｇ（i-1）と、第（ｉ＋１）行の走査線１１２に供給される
走査信号Ｇ（i-1）とに基づいて容量線駆動を実現していた。これに対し。第ｉ行の容量
線駆動回路１５０は、第（ｉ−１）行の走査線１１２に代えて、一垂直走査期間において
第（ｉ−１）行よりも前に選択される所定の走査線１１２に供給される走査信号に基づい
て動作してもよい。また、第ｉ行の容量線駆動回路１５０は、第（ｉ＋１）行の走査線１
１２に代えて、一垂直走査期間において第（ｉ＋１）行よりも後に選択される所定の走査
線１１２に供給される走査信号に基づいて動作してもよい。どの走査線１１２の選択を契
機に、容量線１３２の電位を変化させるかについては、予め決められていればよい。
【００６２】
［変形例２］
上述した各実施形態の容量線駆動回路１５０の回路構成はあくまで一例であり、各実施
形態の構成に限定されない。例えば、第１ラッチ回路１５１のＮＡＮＤゲートに代えて、
これと等価な他の論理回路の組み合わせを用いてもよい。また、第１ラッチ回路１５１の
インバーター１５１４，１５１６については、第１ラッチ回路１５１に走査信号Ｇ（i+1
）の反転信号が入力されるのであれば不要である。また、第２ラッチ回路１５２のインバ
ーター１５２２，１５２４については、第２ラッチ回路１５２に走査信号Ｇ（i-1）の反
転信号が入力されるのであれば不要である。また、第１ラッチ回路１５１のインバーター
１５１７についても、信号出力回路１５４の構成を変形するなどして省略することができ
る。また、インバーター１５３は、第２ラッチ回路１５２の一部の構成要素という概念の
ものではなく、第２ラッチ回路１５２と別に設けられていてもよい。
また、容量線駆動回路１５０の回路構成によっては、フレーム期間の開始前にＨレベル
からＬレベルに遷移する初期化信号ＹRESを用いることもあり得る。初期化信号ＹRESを用
いないで、容量線駆動回路１５０の状態を、第１フレームの書込極性に対応したものにで
きるのであれば、初期化信号ＹRESに係る構成は不要である。
また、全ての容量線駆動回路１５０を図１０に示した構成にして、データ線駆動回路１
４０が、奇数フレームを負極性書込とし、偶数フレームを正極性書込とする面反転方式に
従って、データを書き込んでもよい。
【００６３】
［変形例３］
上述した実施形態の液晶１０５を反射型ではなく透過型としてもよいし、透過型と反射
型とを組み合わせた半透過・半反射型としてもよい。
また、画素容量１２０は、ノーマリーブラックモードに限られず、ノーマリーホワイト
モードでもよい。
また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行
うとしてもよいし、さらに、別の色を追加し、これらの４色以上の画素で１ドットを構成
してもよい。
また、本発明は、例えば、サブフィールド駆動方式や階調レベルに応じた大きさの電圧
を印加する電圧変調方式を採用する電気光学装置に適用してもよい。そして、書込極性が
反転する周期は、１垂直走査期間単位でなくてもよい。
また、表示領域１００における走査線１１２やデータ線１１４の数はあくまで一例であ
り、表示領域１００を構成する画素１１０の数は、２４０×３２０画素に限定されない。
また、本発明は、液晶の電気光学装置に限らず、有機ＥＬ（Electro Luminescence）な
どを用いた電気光学装置に適用してもよい。
【００６４】
［変形例４］
次に、上述した各実施形態に係る電気光学装置を表示装置として有する電子機器につい
て説明する。図１４は、実施形態に係る電気光学装置を用いた携帯電話１２００の構成を
示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受
話口１２０４、送話口１２０６とともに、上述した電気光学装置を備えるものである。な
お、電気光学装置のうち、表示領域１００に相当する部分の構成要素については外観とし
ては現れない。
【００６５】
また、上述した実施形態に係る電気光学装置を用いた電子機器の一例として、その表示
領域１００をライトバルブとして用いた投射型表示装置（プロジェクター）について説明
する。図１５は、このプロジェクター２１００の構成を示す平面図である。
この図に示すように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光
源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から
射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイッ
クミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、
各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。
なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐため
に、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレ
ーレンズ系２１２１を介して導かれる。
【００６６】
このプロジェクター２１００では、表示領域１００を含む電気光学装置が、Ｒ色、Ｇ色
、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇおよび１
００Ｂの構成は、上述した表示領域１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞれの
原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ラ
イトバルブ１００Ｒ、１００Ｇおよび１００がそれぞれ駆動される構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイク
ロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム
２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。
したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１
４によってカラー画像が投射されることとなる。
【００６７】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２
１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィ
ルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイク
ロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００
Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査
方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像
を表示する構成となっている。
【００６８】
なお、電気光学装置が適用される電子機器としては、図１４，１５に示される携帯電話
やプロジェクターの他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビ
ューファインダー型（またはモニター直視型）のビデオレコーダー、カーナビゲーション
装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ
電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各
種電子機器の表示装置として、上述した電気光学装置が適用可能であることは言うまでも
ない。
【符号の説明】
【００６９】
１…電気光学装置、１００…表示領域、１０８…コモン電極、１１０…画素、１１２…走
査線、１１４…データ線、１１８…画素電極、１２０…画素容量、１２５…補助容量、１
３０…走査線駆動回路、１３２…容量線、１４…データ線、１４０…データ線駆動回路、
１５０…容量線駆動回路、１５１…第１ラッチ回路、１５２…第２ラッチ回路、１５３…
インバーター、１５４…信号出力回路、１５１１…ＮＡＮＤゲート、１５１２…インバー
ター、２０…表示制御回路、２００…携帯電話、２１００…プロジェクター
【技術分野】
【０００１】
本発明は、液晶などの電気光学装置において、データ線の電圧振幅を抑える技術に関す
る。
【背景技術】
【０００２】
液晶などの電気光学装置では、走査線とデータ線との交差に対応して画素容量（液晶容
量）が設けられることにより画素が構成される。特許文献１は、画素容量に並列して補助
容量を設けるとともに、行毎に補助容量を共通接続した容量線を走査線の選択に同期させ
て二値電圧で駆動することにより、データ信号の電圧振幅を抑える容量線駆動について開
示している。特許文献１に記載の技術によれば、データ線駆動に係る電力消費を抑えるこ
とができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１９６３５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電気光学装置での液晶素子は、画素電極およびコモン電極で液晶を挟持する構成となっ
ている。このような構成で液晶に直流成分が印加されると、液晶が劣化して、過去に表示
した画像が残像となって現れる。このため、液晶に直流成分が印加されるのを防止するべ
く、画素電極に印加する電圧を、コモン電極に対して高位側の正極性電圧と低位側の負極
性電圧とで交互に切り替える交流駆動が行われることが多い。このような交流駆動で特許
文献１に記載された容量線駆動を行う場合、従来は、容量線駆動回路に、画素への書込極
性を指定する極性信号を供給して書込極性に対応した動作をさせる必要があった。しかし
ながら、電気光学装置の小型化などを実現する場合には、各種信号を入力するための端子
の数を減らすことが望ましい。またフレーム数を増やして動画表示品位を向上さたり、フ
レーム数を複数のサブフレームに分割して階調表現を行う場合には、高速駆動が必要とな
るが、極性信号の誤サンプリングを避けることが望ましい。
本発明は、このような事情に鑑みてなされたもので、その目的の一つは、画素への書込
極性を指定する極性信号を用いないで、当該書込極性に対応した容量線駆動を実現するた
めの技術を提供することである。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る電気光学装置の駆動回路にあっては、複数の
走査線と、複数のデータ線と、前記複数の走査線に沿った複数の容量線と、前記複数の走
査線及び前記複数の容量線と前記複数のデータ線との交差に対応して設けられ、（１）一
端が前記データ線に接続されるとともに、前記走査線が選択されたときに前記一端と他端
との間で導通状態になるスイッチング素子と、（２）一端が前記スイッチング素子に電気
的に接続され、他端が前記容量線に電気的に接続される補助容量と、を含む画素とを有す
る電気光学装置の駆動回路であって、所定の順番に前記走査線を選択する走査信号を出力
する走査線駆動回路と、前記各容量線に電気的に接続され、当該容量線に対し、対応する
前記走査線が選択されたときに第１電位信号を供給し、当該走査線の選択が終了したとき
以降に第２電位信号を供給する複数の容量線駆動回路とを備え、一の容量線に電気的に接
続される前記容量線駆動回路は、第１ラッチ回路と、第２ラッチ回路と、前記第１ラッチ
回路が保持する信号が第１論理レベルのときは前記第１電位信号を、第２論理レベルのと
きは前記第２電位信号を前記一の容量線に供給する信号出力回路とを有し、前記第１ラッ
チ回路は、一垂直走査期間で、前記画素において前記一の容量線に沿った走査線よりも後
に選択される所定の走査線に対する走査信号が供給されたとき、前記第２ラッチ回路から
入力された信号をラッチするとともに、前記第２ラッチ回路から入力された信号を前記第
２ラッチ回路に対して出力し、前記第２ラッチ回路は、前記一垂直走査期間で、前記画素
において前記一の容量線に沿った走査線よりも先に選択される所定の走査線に対する走査
信号が供給されたとき、前記第１ラッチ回路から入力された信号をラッチするとともに、
前記第１ラッチ回路から入力された信号を論理反転して前記第１ラッチ回路に対して出力
することを特徴とする。本発明によれば、画素への書込極性を指定する極性信号を用いな
いで、当該書込極性に対応した容量線駆動を実現することができる。
【０００６】
本発明において、前記走査線駆動回路により前記走査信号が出力されて選択された走査
線に対応する画素へ供給するデータ信号の書込極性を、前記走査線駆動回路の垂直走査方
向に対して前記走査線毎に反転するライン反転方式に従って、前記データ信号を供給する
データ線駆動回路を備え、前記一垂直走査期間において前記第１ラッチ回路がラッチする
信号の論理レベルが、前記垂直走査方向に対して前記容量線毎に反転するように、前記各
容量線駆動回路が構成されるようにしてもよい。本発明によれば、走査線の選択が開始さ
れる前に、容量線駆動回路を予め第１番目の垂直走査期間の書込極性に対応した状態にす
ることができる。
【０００７】
本発明において、前記第１ラッチ回路は、前記一垂直走査期間の開始前に入力される初
期化信号に応じて、前記一方の論理レベルに保持するようにしてもよい。本発明によれば
、液晶素子をライン反転方式に従って駆動してフリッカーの発生を抑制することができる
。
【０００８】
本発明において、前記第１ラッチ回路は、前記一垂直走査期間の開始前にＬレベルから
Ｈレベルに遷移する前記初期化信号が一方の入力端に入力されるＮＡＮＤゲートと、前記
ＮＡＮＤゲートの出力レベルを論理反転して、当該ＮＡＮＤゲートの他方の入力端に帰還
するインバーターとを含み、前記第２ラッチ回路は、前記ＮＡＮＤゲート又は前記インバ
ーターの出力信号をラッチするようにしてもよい。本発明によれば、第１ラッチ回路を構
成する論理回路の数の増大を抑えることができる。
【０００９】
本発明において、前記初期化信号は、前記走査線駆動回路により前記走査線の選択が開
始された後、前記画素へのデータ信号の書込極性が第１番目の垂直走査期間と共通である
垂直走査期間の開始前であり、かつ、当該垂直走査期間の前の垂直走査期間で前記画素に
データ信号が供給された後に、前記第１ラッチ回路に入力されるようにしてもよい。本発
明によれば、走査線の選択が開始された後に、第１及び第２ラッチ回路で保持される論理
レベルに誤りが生じた場合であっても、容量線駆動回路を書込極性に対応した状態に復帰
させることができる。
【００１０】
本発明において、前記容量線駆動回路は、前記画素を配列した表示領域を挟んで前記走
査線駆動回路の反対側に設けられるようにしてもよい。本発明によれば、容量線駆動回路
が走査線駆動回路側に配置されないので、電気光学装置の額縁領域の肥大化を抑制するこ
とができる。
本発明において、前記走査線駆動回路は、垂直走査方向が可変であり、前記走査線駆動
回路の垂直走査方向を指定する転送方向制御信号に応じて、前記垂直走査方向に関わらず
、前記第１ラッチ回路が、前記後に選択される所定の走査線に出力される走査信号が供給
されたとき、前記第２ラッチ回路から入力された信号をラッチするとともに、前記第２ラ
ッチ回路に対して出力し、前記第２ラッチ回路が、前記先に選択される所定の走査線に出
力される走査信号が供給されたとき、前記第１ラッチ回路から入力された信号をラッチす
るとともに、前記第１ラッチ回路から入力された信号を論理反転して前記第１ラッチ回路
に対して出力するようにしてもよい。本発明によれば、走査線駆動回路の垂直走査方向が
可変である場合であっても、その垂直走査方向に関わらず、画素への書込極性に対応した
容量線駆動を実現することができる。
ことができる。
なお、本発明は、電気光学装置、電気光学装置を含む電子機器としても概念することが
可能である。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態に係る電気光学装置の全体構成を示すブロック図。
【図２】画素の等価回路及びその周辺の構成を示す図。
【図３】同実施形態に係る表各信号の時系列変化を示すタイミングチャート。
【図４】同実施形態に係る容量線駆動回路内の論理レベルの時系列変化を示すタイミングチャート。
【図５】同実施形態に係る容量線駆動回路の構成を示す図。
【図６】第２実施形態に係る電気光学装置の全体構成を示すブロック図。
【図７】同実施形態に係る容量線駆動回路の構成を示す図。
【図８】第３実施形態に係る電気光学装置の全体構成を示すブロック図。
【図９】第４実施形態に係る電気光学装置の全体構成を示すブロック図。
【図１０】同実施形態に係る容量線駆動回路の構成を示す図。
【図１１】同実施形態に係る各信号の時系列変化を示すタイミングチャート。
【図１２】同実施形態に係る容量線駆動回路内の論理レベルの時系列変化を示すタイミングチャート。
【図１３】第５実施形態に係る各信号の時系列変化を示すタイミングチャート。
【図１４】実施形態に係る電気光学装置を用いた携帯電話を示す図。
【図１５】実施形態に係る電気光学装置を用いたプロジェクターを示す図。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図面を参照しつつ説明する。
［第１実施形態］
図１は、第１実施形態に係る電気光学装置の全体構成を示すブロック図である。
図１に示すように、電気光学装置１は、表示領域１００を有し、その周辺に、走査線駆
動回路１３０と、データ線駆動回路１４０と、複数（ここでは、３２０個）の容量線駆動
回路１５０とが配置された周辺回路内蔵型のパネル構成である。表示制御回路２０は、こ
の周辺回路内蔵型のパネルと、例えばＦＰＣ（flexible printed circuit）基板によって
接続される。
【００１３】
表示領域１００は、複数の画素１１０が配列される領域である。表示領域１００では、
第１，２，３，…，３２０行の３２０本の走査線１１２が、一方向（図中行方向）に延在
するように設けられる。また、表示領域１００では、第１，２，３，…，２４０列の２４
０本のデータ線１１４が、走査線１１２に直交する方向（図中縦方向）に延在するように
設けられる。各データ線１１４と各走査線１１２とは互いに電気的に絶縁を保つように設
けられる。そして、１本の走査線１１２と、１本のデータ線１１４との交差（交点）に対
応して１画素が配置されるように、３２０本の走査線１１２と２４０本のデータ線１１４
との交点に対応して、画素１１０が設けられる。よって、表示領域１００においては、画
素１１０が縦３２０行×横２４０列でマトリクス状に配列される。
【００１４】
さらに、第１〜３２０行の走査線１１２に対応して、第１〜３２０行の容量線１３２が
行方向に延在して設けられる。各行の容量線１３２は、対応する行の走査線１１２に沿っ
て設けられる。
なお、第１〜３２０行以外に第０行及び第３２１行の走査線１１２が設けられるが、こ
の走査線１１２は、画素１１０に対応しておらず、ダミーの走査線として機能するもので
ある。このダミー走査線は、それぞれ第１，３２０行の容量線１３２が接続される容量線
駆動回路１５０の駆動を助けるためのものであるが、その機能については後述する。
【００１５】
また、表示領域１００では、走査線１１２が所定の順番で排他的に走査線駆動回路１３
０によって選択される。第ｉ行の走査線１１２が選択されて走査線駆動回路１３０によっ
て供給される走査信号を、以下では走査信号「Ｇ（i）」と表す。また、第ｉ行の走査線
１１２に対応する容量線１３２に供給される容量信号を、以下では容量信号「Ｓc（i）」
と表す。
【００１６】
図２は、画素１１０の等価回路、及びその周辺の構成を示す図である。図２は、具体的
には、第ｊ（ｊ＝１〜２４０）列の画素１１０であって、第ｉ行の画素１１０、これらに
接続される走査線１１２、容量線１３２、及び容量線駆動回路１５０を示す。
画素１１０は、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した画素容量
（ここでは、液晶素子）１２０を有している。ここでは、液晶１０５をＶＡ方式として、
画素容量１２０が電圧無印加時において黒状態となるノーマリーブラックモードであると
する。また、この等価回路では、画素容量１２０に対して並列に補助容量（蓄積容量）１
２５が設けられる。補助容量１２５は、一端が画素電極１１８に電気的に接続され、他端
が容量線１３２に電気的に接続される。
ここで、走査線１１２が選択されてＨレベルになると、その走査線１１２にゲート電極
が電気的に接続されたＴＦＴ１１６がオンとなり、画素電極１１８がデータ線１１４に接
続される。このため、走査線１１２がＨレベルであるときに、データ線１１４に階調に応
じた電圧レベルのデータ信号が供給されると、そのデータ信号は、オンしたＴＦＴ１１６
を介して画素電極１１８に供給される。そして、走査線１１２が非選択とされてＬレベル
になると、ＴＦＴ１１６はオフするが、画素電極に印加された電圧は、画素容量１２０の
容量性及び補助容量１２５によって保持される。
画素容量１２０では、画素電極１１８及びコモン電極１０８によって生じる電界に応じ
て液晶１０５の分子配向状態が変化する。このため、画素容量１２０は、反射型であれば
、印加・保持電圧に応じた反射率となる。表示領域１００では、画素容量１２０毎に反射
率が変化するので、画素容量１２０が画素１１０に相当する。
また、第ｉ行の画素１１０の補助容量１２５において、ＴＦＴ１１６に電気的に接続さ
れる一端に対する他端は、第ｉ行の容量線１３２に電気的に接続される。そして、第ｉ行
の容量線１３２は、第ｉ行に対応した容量線駆動回路１５０に電気的に接続される。
【００１７】
以上の構成の画素１１０を配列してなる表示領域１００は、画素電極１１８が形成され
た素子基板とコモン電極１０８が形成された対向基板との一対の基板同士を、電極形成面
が互いに対向するように一定の間隙を保って貼り合わせるとともに、この間隙に液晶１０
５を封止した構成となっている。このため、画素容量１２０は、画素電極１１８とコモン
電極１０８とで誘電体の一種である液晶１０５を挟持したものとなり、画素電極１１８と
コモン電極１０８との電位差を保持する。
【００１８】
図１に戻って説明する。
表示制御回路２０は、各種の制御信号を出力して電気光学装置１の各部を制御する。
第１に、表示制御回路２０は、スタートパルスＤy及びクロック信号Ｃlyを走査線駆動
回路１３０に出力する。第２に、表示制御回路２０は、データビットＤb、クロック信号
Ｃlx、転送開始パルスＸSPを、データ線駆動回路１４０に出力する。第３に、表示制御回
路２０は、初期化信号ＹRESを容量線駆動回路１５０に出力する。また、表示制御回路２
０は、コモン電極１０８にコモン電圧ＬＣcomを印加する。
【００１９】
図３は、表示制御回路２０が出力する各信号の時系列変化を示すタイミングチャートで
ある。以下、図３を参照しつつ電気光学装置１の各部の動作を説明する。
第１に、走査線駆動回路１３０について説明する。
走査線駆動回路１３０は、表示制御回路２０から供給されるスタートパルスＤy及びク
ロック信号Ｃlyに従って、図１中の上から下に向かって、走査線１１２を一本ずつ順次選
択する。具体的には、走査線駆動回路１３０は、ｉの値が大きくなる方向に、一本ずつ排
他的に走査線１１２を選択する。そして、走査線駆動回路１３０は、選択した第ｉ行の走
査線１１２に対して走査信号Ｇ（i）を供給する。走査線駆動回路１３０は、選択した走
査線１１２への走査信号をＨレベルに相当する選択電圧ＶHとし、それ以外の走査線１１
２への走査信号をＬレベルに相当する非選択電圧ＶLとする。
【００２０】
より詳細には、図３に示すように、走査線駆動回路１３０は、スタートパルスＤyをデ
ューティ比が５０％であるクロック信号Ｃlyに従って順次シフトさせ、パルス幅をクロッ
ク信号Ｃlyの半周期よりも狭めて、走査信号Ｇ(0)，Ｇ(1)，Ｇ(2)，Ｇ(3)，Ｇ(4)，…，
Ｇ(317)，Ｇ(318)，Ｇ(319)，Ｇ(320)，Ｇ（321）としてそれぞれ出力するものである。
この実施形態で、フレーム期間とは、表示領域１００を駆動することによって、画像の
１コマ分を表示させるのに要する期間をいう。フレーム期間は、垂直走査周波数が６０Ｈ
ｚであれば、その逆数である約１６．６７ミリ秒である。このようなフレーム期間は、図
３に示すように、走査信号Ｇ(0)がＨレベルになってから走査信号Ｇ(321)がＬレベルにな
るまでの垂直有効走査期間Ｆaのほか、それ以外の垂直帰線期間が含まれる。
なお、クロック信号Ｃlyの論理レベルが一定である半周期分の期間を、水平走査期間（
Ｈ）とする。この水平走査期間（Ｈ）のうち、時間的に前方において走査信号がＨレベル
となる期間を水平有効走査期間とすると、残りの期間が水平帰線期間になる。
【００２１】
第２に、データ線駆動回路１４０に関わる内容を説明する。
表示制御回路２０は、画素１１０に指定される階調レベルに応じて、これらのオン又は
オフ駆動を指定するために、図示せぬ上位装置から供給される各画素の階調レベルを指定
した表示データを、データビットＤbに変換してデータ線駆動回路１４０に出力する。デ
ータ線駆動回路１４０は、表示制御回路２０から転送開始パルスＸSPが供給されてから、
クロック信号Ｃlxに従ったタイミングで第１〜２４０列のデータ線１１４に、それぞれデ
ータビットＤbに応じた電圧レベルのデータ信号を供給する。表示制御回路２０からデー
タ線駆動回路１４０に供給されるデータビットＤbは、それぞれ画素１１０の階調（濃度
）を制御するためのデジタルデータである。
【００２２】
電気光学装置１にあっては、画素１１０は、高位側電圧であるＨレベル、又は低位側電
圧であるＬレベルのデータ信号のいずれか一方であるデータビットＤbに従って階調の表
示を行う。その際、表示制御回路２０は、液晶１０５に直流成分が印加されるのを防止す
るべく、画素電極１１８に印加する電圧を、コモン電極１０８に対して高位側の正極性電
圧と低位側の負極性電圧とで交互に切り替える交流駆動で、画素１１０にデータを書き込
む。ただし、この実施形態では、いわゆる面反転方式に従ってデータ線駆動回路１４０が
画素１１０にデータを書き込む。面反転方式では、反転周期を１垂直走査期間（つまり、
１フレーム期間）とする。すなわち、１列のデータ線１１４に着目すると、当該データ線
１１４を介してデータ信号が供給される画素１列に対して、１垂直走査期間にわたって同
一極性のデータ信号が書き込まれた後、次の垂直走査期間では、当該データ線１１４に供
給されるデータ信号の極性が反転する。書込極性については、画素容量１２０に対して階
調に応じた電圧を保持させる際に、コモン電極１０８のコモン電圧ＬＣcomよりも画素電
極１１８の電位を高位側とする場合を「正極性」といい、低位側とする場合を「負極性」
という。電圧については、特に説明のない限り、図示省略した電源の接地電位を電圧ゼロ
の基準とする。
表示制御回路２０は、書込極性が正極性である場合、画素１１０を液晶印加電圧＞０Ｖ
にするときは、Ｈレベルのデータビットを出力し、画素１１０を液晶印加電圧＝０Ｖにす
るときは、Ｌレベルのデータビットを出力する。一方、表示制御回路２０は、書込極性が
負極性である場合、画素１１０を液晶印加電圧＜０ＶにするときはＬレベルのデータビッ
トを出力し、画素１１０を液晶印加電圧＝０Ｖにするときは、Ｈレベルのデータビットを
出力する。
データ線駆動回路１４０の構成の説明は以上である。
【００２３】
第３に、容量線駆動回路１５０に関わる内容について説明する。
図３に示すように、容量線駆動回路１５０は、第１フレーム（奇数フレーム）のように
書込極性が正極性書込である場合、第ｉ行の容量線１３２に出力する容量信号Ｓc（i）を
、第ｉ行の走査線１１２が選択される以前や選択されるときに、二値電圧のうち低位側で
ある電圧ＶSLの電位信号（第１電位信号）を供給する。そして、容量線駆動回路１５０は
、当該走査線１１２の選択が終了したとき以降に、二値電圧のうち高位側である電圧ＶSH
の電位信号（第２電位信号）を供給する。一方、容量線駆動回路１５０は、第２フレーム
（偶数フレーム）のように負極性書込である場合、第ｉ行の容量線１３２に出力する容量
信号Ｓc（i）を、第ｉ行の走査線１１２が選択される以前や走査線１１２が選択されると
きに、二値電圧のうち高位側である電圧ＶSHの電位信号（第１電位信号）を供給する。そ
して、容量線駆動回路１５０は、当該走査線１１２の選択が終了したとき以降に、二値電
圧のうち低位側である電圧ＶSLの電位信号（第２電位信号）を供給する。以下では、ここ
で、画素容量１２０と補助容量１２５との接続点の電位を、「Ｖpix」と表すことがある
。
【００２４】
続いて、電気光学装置１の表示動作について説明する。
まず、第１行の走査線１１２に供給される走査信号Ｇ（1）がＨレベルになると、第１
行第１列〜第１行第２４０列の画素におけるＴＦＴ１１６がオンし、これらの画素電極１
１８に、それぞれ対応するデータ信号が供給される。このため、第１行第１列〜第１行第
２４０列の画素１１０の画素容量１２０には、データ信号の電圧と、コモン電極１０８の
コモン電圧ＬＣcomとの電位差が印加される。ここで、走査信号Ｇ（1）がＨレベルになる
水平有効走査期間Ｆaにおいて、正極性書込である場合、第１行の容量線１３２の容量信
号Ｓc（1）は低位側電圧ＶSLである。このため、第１行第１列〜第１行第２４０列の補助
容量１２５には、それぞれデータ信号の電圧と電圧ＶSLとの電位差が印加される。そして
、走査信号Ｇ（1）がＬレベルに遷移すると、第１行第１列〜第１行第２４０列の画素１
１０におけるＴＦＴ１１６がオフする。そして、走査信号Ｇ（2）がＨレベルに遷移する
と、第１行の容量線１３２の容量信号Ｓc（1）は、高位側の電圧ＶSHにシフトさせられる
。
一方、水平有効走査期間Ｆaにおいて負極性書込である場合、走査信号Ｇ（1）がＨレベ
ルに遷移したとき、第１行の容量線１３２の容量信号Ｓc（1）は高位側電圧ＶSHである。
このため、第１行第１列〜第１行第２４０列の補助容量１２５には、それぞれデータ信号
の電圧と電圧ＶSHとの電位差が印加される。そして、走査信号Ｇ（1）がＬレベルに遷移
すると、第１行第１列〜第１行第２４０列の画素１１０におけるＴＦＴ１１６がオフする
。そして、走査信号Ｇ（2）がＨレベルに遷移すると、第１行の容量線１３２の容量信号
Ｓc（1）は、低位側の電圧ＶSLにシフトさせられる。
【００２５】
以上のような容量線１３２の駆動により、画素電極１１８の電圧は、走査信号Ｇ(i)が
Ｈレベルになったときに正極性書込である場合、データ信号の電圧Ｖp(+)となる。この後
、容量線１３２の容量信号Ｓc(i)が電圧ＶSLから電圧ＶSHにシフトしたことにより、電圧
Ｖp(+)は電圧ΔＶpixだけ上昇し、電圧ＶpixはＶp(+)＋ΔＶpixとなる。一方、偶数フレ
ームのように負極性書込が指定されていれば、画素電極１１８の電圧は、データ信号の電
圧Ｖp(-)になり、この後、容量線１３２の容量信号Ｓc(i)が電圧ＶSHから電圧ＶSLにシフ
トしたことにより、電圧Ｖp(-)はΔＶpixだけ低下し、電圧ＶpixはＶp(-)−ΔＶpixとな
る。
なお、補助容量をＣst、液晶容量をＣlcとし、その他の微小な寄生容量を無視すると電
圧ΔＶpixは、下記式（１）の関係を満たす。
ΔＶpix＝｜ＶSH-ＶSL｜×Ｃst/（Ｃst+Ｃlc） ・・・（１）
以上の容量線駆動を実現する容量線駆動回路１５０についてより具体的に説明する。
【００２６】
図４は、容量線駆動回路１５０の構成を示す図である。
容量線駆動回路１５０は、第１ラッチ回路１５１と、第２ラッチ回路１５２と、信号出
力回路１５４とを有する。以下、第ｉ行の容量線１３２に接続される容量線駆動回路１５
０を代表させて説明する。
第１ラッチ回路１５１は、所定のタイミングで第２ラッチ回路１５２によりサンプリン
グされた信号をラッチするラッチ回路である。第１ラッチ回路１５１は、ＮＡＮＤゲート
１５１１と、インバーター１５１２，１５１４，１５１６，１５１７と、トランスファー
ゲート１５１３，１５１５とにより構成される。なお、本実施形態では第１ラッチ回路１
５１の入出力端を、図示のとおり入力端IN1及び出力端OUT11，OUT12と定める。
ＮＡＮＤゲート１５１１は、一方の入力端に初期化信号ＹRESが入力されるものである
。インバーター１５１２は、ＮＡＮＤゲート１５１１の出力信号を論理反転して、トラン
スファーゲート１５１３を経由してＮＡＮＤゲート１５１１の他方の入力端に帰還するも
のである。ＮＡＮＤゲート１５１１及びインバーター１５１２によって構成される帰還型
の回路により実現されるスタティック型のメモリーによって、第１ラッチ回路１５１でＨ
レベル又はＬレベルの一方の論理レベルに保持される。
【００２７】
トランスファーゲート１５１３，１５１５はそれぞれ、第（ｉ＋１）行の走査線１１２
に対する走査信号Ｇ（i+1）に応じてオンオフするものである。具体的には、トランスフ
ァーゲート１５１３には、走査信号Ｇ（i+1）と、インバーター１５１４によって論理反
転された走査信号Ｇ（i+1）とが入力される。トランスファーゲート１５１５には、走査
信号Ｇ（i+1）と、インバーター１５１６によって論理反転された走査信号Ｇ（i+1）とが
入力される。なお、走査信号Ｇ（i+1）は、一垂直走査期間で第ｉ行の走査線１１２より
も後に選択される走査線に対して供給される信号である。また、トランスファーゲート１
５１３，１５１５は同時にオンすることはない。例えば、Ｌレベルの走査信号Ｇ（i+1）
に応じてトランスファーゲート１５１３がオンしたとき、インバーター１５１２の出力レ
ベルの信号が、ＮＡＮＤゲート１５１１の入力端及び出力端OUT11に供給される。一方、
Ｈレベルの走査信号Ｇ（i+1）に応じてトランスファーゲート１５１５がオンしたとき、
第１ラッチ回路１５１は、走査信号Ｇ（i+1）が供給されたときに、第２ラッチ回路１５
２の出力信号をラッチする。このラッチによって第１ラッチ回路１５１で保持される信号
を論理反転した信号が出力端OUT12に供給される。
【００２８】
ところで、初期化信号ＹRESは、容量線駆動回路１５０の状態を第１フレームの書込極
性に対応したものに初期化するための信号である。図３に示すように、本実施形態の初期
化信号ＹRESは、第（ｉ−１）行の走査線１１２が非選択状態のときに、第１フレームの
開始前にＬレベルからＨレベルに遷移するものである。具体的には、初期化信号ＹRESが
Ｌレベルのときにトランスファーゲート１５１３がオンすると、第１ラッチ回路１５１で
はＬレベルに保持されて出力端OUT12の出力レベルはＨレベルとなる。
なお、初期化信号ＹRESがＨレベルのときには、初期化信号ＹRESは容量線駆動回路１５
０が実現する容量線駆動に影響を与えない。
ところで、初期化信号ＹRESによる初期化動作は、第（ｉ−１）行の走査線１１２が選
択状態にならない限り第２ラッチ回路１５２には影響を与えない。ここでは、走査線１１
２は初期化動作の開始時には非選択状態であるものとする。
【００２９】
第２ラッチ回路１５２は、所定のタイミングで第１ラッチ回路１５１によりサンプリン
グされる信号をラッチするラッチ回路である。第２ラッチ回路１５２は、トランスファー
ゲート１５２１，１５２３と、インバーター１５２２，１５２４，１５２５，１５２６と
、インバーター１５３とにより構成される。
【００３０】
トランスファーゲート１５２１，１５２３はそれぞれ、第（ｉ−１）行の走査線１１２
に供給される走査信号Ｇ（i-1）に応じてオンオフする。具体的には、トランスファーゲ
ート１５２１には、走査信号Ｇ（i-1）と、インバーター１５２２によって論理反転され
た走査信号Ｇ（i-1）とが入力され、トランスファーゲート１５２３には、走査信号Ｇ（i
-1）と、インバーター１５２４によって論理反転された走査信号Ｇ（i-1）とが入力され
る。走査信号（i-1）は、一垂直走査期間で第ｉ行の走査線１１２よりも先に選択される
所定の走査線に供給される信号である。トランスファーゲート１５２１，１５２３は同時
にオンする期間がなく、Ｈレベルの走査信号Ｇ（i-1）に応じてトランスファーゲート１
５２１がオンしたとき、第１ラッチ回路１５１の出力信号が第２ラッチ回路１５２に取り
込まれ、第２ラッチ回路１５２はその信号をラッチする。換言すると、第１ラッチ回路１
５１は、Ｈレベルの走査信号Ｇ（i-1）が第２ラッチ回路１５２に供給されたとき、自身
が保持する信号を第２ラッチ回路１５２にサンプリングする（つまり、書き込む）。その
後、Ｌレベルの走査信号Ｇ（i-1）に応じてトランスファーゲート１５２３がオンすると
、インバーター１５２５，１５２６によって構成される帰還型の回路により実現されるス
タティック型のメモリーによって、第２ラッチ回路１５２がラッチした信号が保持される
。この信号の論理レベルは、第２ラッチ回路１５２がラッチした信号のそれと同じである
。
【００３１】
インバーター１５３は、第２ラッチ回路１５２で保持される信号を論理反転して、入力
端IN1を介して第１ラッチ回路１５１に出力する反転回路である。上述したように、第１
ラッチ回路１５１に走査信号Ｇ（i+1）が供給されたとき、トランスファーゲート１５１
５がオンする。よって、第２ラッチ回路１５２は、第（ｉ＋１）行の走査線に対する走査
信号Ｇ（i+1）が供給されたとき、走査信号Ｇ（i-1）に応じて第２ラッチ回路１５２がラ
ッチした信号を論理反転して、この第１ラッチ回路１５１にサンプリングするものである
。
【００３２】
信号出力回路１５４は、高位側電圧VSHを印加する電源ラインと、低位側電圧VSLを印加
する電源ラインとの間に直列接続された、ＰＭＯＳトランジスター１５４１と、ＮＭＯＳ
トランジスター１５４２とを有している。ＰＭＯＳトランジスター１５４１は、第１ラッ
チ回路１５１の出力端OUT12の論理レベルがＬレベルのときだけオンし、高位側電圧VSHの
容量信号Ｓc（i）を、容量線１３２に出力する。ＮＭＯＳトランジスター１５４２は、第
１ラッチ回路１５１の出力端OUT12の論理レベルがＨレベルのときだけオンし、低位側電
圧VSLの容量信号Ｓc（i）を、容量線１３２に出力する。
このように、信号出力回路１５４は、第１ラッチ回路１５１で保持される論理レベルに
応じた電圧を選択して、容量線１３２に印加する電位信号を出力するものである。上述し
たように、第１フレームの開始前に初期化信号ＹRESがＬレベルからＨレベルに遷移する
から、第１フレームの開始時にあっては、出力端OUT12の出力レベルはＨレベルである。
よって、信号出力回路１５４は、第１フレームの開始時（正極性）においては、予め低位
側の電圧VSLの容量信号Ｓc（i）を容量線１３２に出力する。
【００３３】
容量線駆動回路１５０の構成の説明は以上であるが、続いて、その動作について図５を
参照しつつ説明する。図５は、第１行の容量線１３２に対応する容量線駆動回路１５０内
の論理レベルの時系列変化を示すタイミングチャートである。具体的には、図５には、出
力端OUT11，OUT12，IN1の論理レベルの時系列変化を示している。なお、以下では、第１
行の容量線１３２に対応する容量線駆動回路１５０の動作を代表して説明するので、参考
のために、以下の説明で用いる走査信号及び容量信号の時系列変化も併せて図５に示す。
なお、この場合、第（ｉ−１）行の走査線１１２は第０行の走査線１１２であり、第（
ｉ＋１）行の走査線１１２は第２行の走査線１１２である。
【００３４】
まず、表示制御回路２０が第１フレームの開始前である時刻ｔ1において、初期化信号
ＹRESをＬレベルからＨレベルに遷移させる。これにより、第１ラッチ回路１５１の出力
端OUT11は強制的にＬレベルとなり、出力端OUT12は強制的にＨレベルとなる。よって、容
量信号Ｓc（i）は低位側電圧ＶSLとなる。ただし、第０行の走査線１１２は未だ選択され
ていないから、第２ラッチ回路１５２で保持される論理レベルは不定である。
続いて、時刻ｔ2において走査線駆動回路１３０により第０行の走査線１１２が選択さ
れ、第２ラッチ回路１５２に走査信号Ｇ（0）が供給されると、トランスファーゲート１
５２１がオンする。これにより第２ラッチ回路１５２は、出力端OUT11を介してＬレベル
の信号をラッチする。このラッチにより、第２ラッチ回路１５２はＬレベルの信号を保持
し、その出力信号の論理レベルはＨレベルに確定される。
【００３５】
次に、第０行の走査線１１２がＨレベルからＬレベルに遷移し、時刻ｔ3において走査
線駆動回路１３０により第１行の走査線１１２が選択されると、トランスファーゲート１
５２１がオフする。これにより第２ラッチ回路１５２は第１ラッチ回路１５１とは遮断さ
れるが、第２ラッチ回路１５２は引き続きＬレベルに保持する。このときも、インバータ
ー１５３は、第２ラッチ回路１５２で保持されるＬレベルの信号を、Ｈレベルに論理反転
して第１ラッチ回路１５１に出力する。しかしながら、第１ラッチ回路１５１のトランス
ファーゲート１５１５はオフである。よって、このとき第１ラッチ回路１５１によるラッ
チは行われず、第１ラッチ回路１５１において出力端OUT12の出力レベルはＨレベルに保
持される。よって、時刻ｔ3以降において、容量信号Ｓc（i）が低位側電圧ＶSLである状
態が継続する。
なお、第ｉ行の容量線駆動回路１５０には、第ｉ行の走査線１１２に供給される走査信
号Ｇ（i）が入力されないため、この走査信号が容量線駆動回路１５０の動作に影響を与
えることはない。
【００３６】
次に、第１行の走査線１１２がＨレベルからＬレベルに遷移して、時刻ｔ4において走
査線駆動回路１３０により第２行の走査線１１２が選択されると、走査信号Ｇ（2）が第
１ラッチ回路１５１に供給され、トランスファーゲート１５１５がオンする。このとき、
第２ラッチ回路１５２は、自身の保持する信号をインバーター１５３により論理反転した
Ｈレベルの信号を、入力端IN1を介して第１ラッチ回路１５１にサンプリングする。第１
ラッチ回路１５１は、この信号をラッチしてＨレベルに保持するとともに、これをインバ
ーター１５１７によってＬレベルに論理反転して、出力端OUT12を介して信号出力回路１
５４に出力する。これにより、信号出力回路１５４ではＮＭＯＳトランジスター１５４２
がオフして、ＰＭＯＳトランジスター１５４１がオンする。すなわち、信号出力回路１５
４は、第２行の走査線１１２が選択されたときに、低位側電圧ＶSLから高位側電圧ＶSHに
切り替えて、容量線１３２に容量信号Ｓc（i）を出力する。
【００３７】
次に、第２行の走査線１１２がＨレベルからＬレベルに遷移して、時刻ｔ5において走
査線駆動回路１３０により第３行の走査線１１２が選択されると、走査信号Ｇ（2）がＬ
レベルとなるから、第１ラッチ回路１５１のトランスファーゲート１５１５はオフする。
よって、第１ラッチ回路１５１は、時刻ｔ4でラッチした信号の論理レベル（つまり、Ｈ
レベル）に保持して、Ｌレベルの信号を出力端OUT12を介して出力する。これにより、信
号出力回路１５４は、第３行の走査線１１２が選択される期間においても、引き続き、高
位側電圧ＶSHである容量信号Ｓc（i）を出力する。
以降、第４行，第５行，・・・第３２０行という順で走査線駆動回路１３０により走査
線１１２が順次選択されるが、この期間にあっては、第１行の容量線駆動回路１５０の動
作に変化は生じない。よって、信号出力回路１５４は、この期間では、高位側電圧ＶSHの
容量信号Ｓc（i）を継続して出力する。
以上が正極性書込である第１フレームの容量線駆動回路１５０の動作の説明である。次
に、負極性書込である第２フレームの容量線駆動回路１５０の動作を説明する。なお、第
１フレームの終了時点では、第１ラッチ回路１５１はＨレベルに保持し、第２ラッチ回路
１５２はＬレベルに保持する。
【００３８】
時刻ｔ6において走査線駆動回路１３０により第０行の走査線１１２が選択され第２ラ
ッチ回路１５２に走査信号Ｇ（0）が供給されると、第２ラッチ回路１５２のトランスフ
ァーゲート１５２１がオンする。これにより、第１ラッチ回路１５１は出力端OUT11を介
して、Ｈレベルの信号を第２ラッチ回路１５２にサンプリングする。第２ラッチ回路１５
２はこの信号をラッチして、Ｈレベルに保持する。このように、第２フレームで第０行の
走査線１１２が選択されたときに、第２ラッチ回路１５２の保持する信号の論理レベルが
変化し、第１フレームの論理レベルとは逆となる。
【００３９】
次に、第０行の走査線１１２がＨレベルからＬレベルに遷移し、時刻ｔ7において走査
線駆動回路１３０により第１行の走査線１１２が選択されると、トランスファーゲート１
５２１がオフし、第２ラッチ回路１５２は引き続きＨレベルに保持する。このとき、第１
ラッチ回路１５１のトランスファーゲート１５１５はオフのままである。よって、第１ラ
ッチ回路１５１は、出力端OUT12の論理レベルをＬレベルに保持するから、容量信号Ｓc（
i）は高位側電圧ＶSHである状態が継続する。
【００４０】
次に、第１行の走査線１１２がＨレベルからＬレベルに遷移して、時刻ｔ8において走
査線駆動回路１３０により第２行の走査線１１２が選択され、第１ラッチ回路１５１に走
査信号Ｇ（2）が供給されると、第１ラッチ回路１５１のトランスファーゲート１５１５
がオンする。このとき、第２ラッチ回路１５２は、自身で保持するＨレベルの信号をイン
バーター１５３によりＬレベルに論理反転して、第１ラッチ回路１５１にサンプリングす
る。第１ラッチ回路１５１は、このＬレベルの信号をラッチすると、この論理レベル（Ｌ
レベル）に保持するとともに、インバーター１５１７によってＨレベルに論理反転して、
出力端OUT12を介して出力する。これにより、信号出力回路１５４ではＮＭＯＳトランジ
スター１５４２がオンして、ＰＭＯＳトランジスター１５４１がオフする。すなわち、信
号出力回路１５４は、第２行の走査線１１２が選択されたときに、高位側電圧ＶSHから低
位側電圧ＶSLに切り替えて、容量信号Ｓc（i）を出力する。
【００４１】
次に、第２行の走査線１１２がＨレベルからＬレベルに遷移して、時刻ｔ9において走
査線駆動回路１３０により第３行の走査線１１２が選択されると、走査信号Ｇ（2）はＬ
レベルとなり、第１ラッチ回路１５１のトランスファーゲート１５１５はオフする。よっ
て、第１ラッチ回路１５１は、時刻ｔ9以降においてもＬレベルに保持したまま、Ｈレベ
ルの信号を出力端OUT12から出力する。これにより、信号出力回路１５４は、第３行の走
査線１１２が選択される期間においても、引き続き低位側電圧ＶSLの容量信号Ｓc（i）を
容量線１３２に出力する。
以降、第４行，第５行，・・・第３２０行という順で走査線駆動回路１３０により走査
線１１２が順次選択されるが、この選択の期間にあっては、第１行の容量線駆動回路１５
０に変化は生じないため、信号出力回路１５４は、この期間においても、低位側電圧ＶSL
の容量信号Ｓc（i）を継続して出力する。
【００４２】
以上が負極性書込である第２フレームの容量線駆動回路１５０の動作の説明である。以
降のフレームにおいても、容量線駆動回路１５０は、奇数フレームでは第１フレームと同
様に動作し、偶数フレームでは第２フレームと同様に動作する。また、ここでは第１行の
容量線駆動回路１５０の動作を説明したが、各行の容量線駆動回路１５０はそれぞれ同じ
動作をする。よって、この説明において、「第１行」を「第ｉ行」と読み替えて、「第０
行」を「第（ｉ−１）行」と読み替えて、「第２行」を「第（ｉ＋１）行」と読み替えれ
ば、第ｉ行の容量線駆動回路１５０の動作説明に一般化することができる。
【００４３】
以上の説明した第１実施形態によれば、画素１１０が交流駆動される場合に、従来技術
では不可欠であった画素１１０の書込極性を指定する極性信号がなくても、容量線駆動回
路１５０がその書込極性に対応した容量線駆動を実現することができる。これにより、容
量線駆動回路１５０に極性指定信号を入力するための端子が不要となり、その端子数の増
大が抑制され、電気光学装置１の小型化を期待することができる。またフレーム数を増や
して動画表示品位を向上さたり、フレーム数を複数のサブフレームに分割して階調表現を
行う場合には、高速駆動が必要となるが、極性信号の高速駆動も不要であり、誤サンプリ
ングの可能性を著しく低下させることが可能になる。
【００４４】
［第２実施形態］
次に、本発明の第２実施形態について説明する。
この第２実施形態の電気光学装置は、走査線駆動回路１３０の垂直走査方向が可変であ
り、その垂直走査方向に関わらず、上述した第１実施形態と同等の容量線駆動を実現可能
にしたものである。以下の説明において、この実施形態の電気光学装置が備える構成のう
ち、第１実施形態の電気光学装置１が備える構成と共通するものは同一の符号を付して表
し、それらの構成の説明及び図示を適宜省略する。
【００４５】
図６は、この実施形態に係る電気光学装置１の全体構成を示すブロック図である。
走査線駆動回路１３０は，上述した第１実施形態と同等の制御を行うとともに、表示制
御回路２０の制御に応じて、垂直走査方向を可変にする機能を有する。具体的には、表示
制御回路２０は、垂直走査方向を指示するための転送方向制御信号ＹＤＩＲとそれを論理
反転した／ＹＤＩＲとを、走査線駆動回路１３０及び容量線駆動回路１５０にそれぞれ出
力する。
転送方向制御信号ＹＤＩＲは、垂直走査方向を、互いに排他的な論理レベルで指示する
信号である。表示制御回路２０は、上記第１実施形態のように図中上から下方向に対応す
る垂直走査方向（つまり、ｉの値が大きくなる方向）とする場合に、Ｌレベルとなり、そ
れとは逆の垂直走査方向（つまり、ｉの値が小さくなる方向）とする場合に、Ｈレベルと
なる転送方向制御信号ＹＤＩＲ（／ＹＤＩＲはこれとは逆の論理レベルとなる。）を出力
する。走査線駆動回路１３０は、転送方向制御信号ＹＤＩＲに従った垂直走査方向で走査
信号Ｇ（i）を順次出力する。
なお、その他の各種制御信号の時系列変化は、垂直走査方向以外は上記第１実施形態と
同じであるから、ここではその説明を省略する。
【００４６】
図７は、容量線駆動回路１５０の構成を示す図である。
容量線駆動回路１５０は、上述した第１実施形態と同様、第１ラッチ回路１５１と、第
２ラッチ回路１５２と、信号出力回路１５４とを有する。更に、第１ラッチ回路１５１は
、上述した第１実施形態の構成のほかにトランスファーゲート１５１８，１５１９を有し
、第２ラッチ回路１５２は、上述した第１実施形態の構成のほかにトランスファーゲート
１５２７，１５２８を有する。
まず、垂直走査方向が上述した第１実施形態と同じである場合、転送方向制御信号ＹＤ
ＩＲはＬレベル（つまり、／ＹＤＩＲはＨレベル）である。よって、容量線駆動回路１５
０では、トランスファーゲート１５１９，１５２７がそれぞれオンするが、トランスファ
ーゲート１５１８，１５２８はそれぞれオフする。この場合、トランスファーゲート１５
１８は、走査信号Ｇ（i-1）を第１ラッチ回路１５１に供給せず、トランスファーゲート
１５２８は、走査信号Ｇ（i+1）を第２ラッチ回路１５２に供給しないから、容量線駆動
回路１５０の構成は、実質的に、上述した第１実施形態と同じである。よって、転送方向
制御信号ＹＤＩＲがＬレベルである場合、容量線駆動回路１５０の動作は上述した第１実
施形態と同じである。
【００４７】
一方、垂直走査方向が上述した第１実施形態と逆である場合、転送方向制御信号ＹＤＩ
ＲはＨレベル（つまり、／ＹＤＩＲはＬレベル）である。よって、容量線駆動回路１５０
ではトランスファーゲート１５１８，１５２８がそれぞれオンするが、トランスファーゲ
ート１５１９，１５２７はそれぞれオフする。この場合、トランスファーゲート１５１９
は、走査信号Ｇ（i+1）を第１ラッチ回路１５１に供給せず、トランスファーゲート１５
２７は、走査信号Ｇ（i-1）を第２ラッチ回路１５２に供給しない。すなわち、第１ラッ
チ回路１５１に入力される走査信号は、第（ｉ−１）行の走査線１１２に供給されるもの
であり、第２ラッチ回路１５２に入力される走査信号は、第（ｉ＋１）行の走査線１１２
に供給されるものである。よって、第１ラッチ回路１５１には、第ｉ行よりも１行前に選
択される走査線１１２に対応する走査信号Ｇ（ｉ＋１）が入力され、第２ラッチ回路１５
２には、第ｉ行よりも１行後に選択される走査線１１２に対応する走査信号Ｇ（ｉ−１）
が入力される。
この構成であっても、第１ラッチ回路１５１及び第２ラッチ回路１５２のラッチ（サン
プリング）のタイミングを決定付ける走査信号が上述した第１実施形態とは異なるだけで
、各ラッチ回路の動作は上述した第１実施形態と同じである。よって、転送方向制御信号
ＹＤＩＲがＨレベルである場合にも、画素１１０への書込極性に対応した容量線駆動を実
現可能である。
【００４８】
以上説明した第２実施形態によれば、走査線駆動回路１３０の垂直走査方向に関わらず
、容量線駆動を実現することができる。
【００４９】
［第３実施形態］
次に、本発明の第３実施形態について説明する。
この第３実施形態の電気光学装置は、容量線駆動回路１５０の配置位置を上記第２実施
形態の位置から変更するものであり、容量線駆動回路１５０の構成及び動作は第２実施形
態と同じである。以下の説明において、この実施形態の電気光学装置が備える構成のうち
、第２実施形態の電気光学装置１が備える構成と共通するものは同一の符号を付して表し
、それらの構成の説明を適宜省略する。
【００５０】
図８は、この実施形態に係る電気光学装置１の全体構成を示すブロック図である。
図８に示すように、各行の走査線１１２に対応して設けられた容量線駆動回路１５０は
、表示領域１００を挟んで走査線駆動回路１３０の反対側に設けられている。これにより
、走査線駆動回路１３０と表示領域１００とをより接近させることができるので、走査線
駆動回路１３０側に存在する、いわゆる額縁領域の狭小化を図ることができる。この実施
形態では、容量線駆動回路１５０が設けられる側には、容量線駆動を実現するために必要
な配線が設けられる構成が設けられていないので、額縁領域を左右対称な形状とすること
ができるし、電気光学装置のさらなる構成の簡素化を図ることができる。これにより、電
気光学装置の小型化や低コスト化に寄与させることができる。
なお、この実施形態では、上述した第２実施形態のように垂直走査方向によらないで容
量線駆動を実現することができるが、上述した第１実施形態のようにこれを考慮しない構
成であってもよい。
【００５１】
［第４実施形態］
次に、本発明の第４実施形態について説明する。
この第４実施形態の電気光学装置は、この実施形態では、面反転方式とともに走査線毎
に書込極性を反転するライン反転方式に従って、データ線駆動回路１４０が画素１１０に
データを書き込む。ライン反転方式では、奇数行の画素１１０が正極性書込である場合、
偶数行の画素１１０が負極性書込となり、奇数行の画素１１０が負極性書込である場合、
偶数行の画素１１０が正極性書込となる。
【００５２】
図９は、この実施形態の電気光学装置１の全体構成を示すブロック図である。電気光学
装置１の基本的な構成は上述した第２実施形態と同じである。走査線駆動回路１３０は、
初期化信号ＹRESがＬレベルからＨレベルに遷移した場合には、第０行の走査線１１２か
ら選択を開始する。また、この実施形態の電気光学装置１では、奇数行の容量線駆動回路
１５０と、偶数行の容量線駆動回路１５０との構成が相違している。ただし、奇数行に設
けられる容量線駆動回路１５０の構成及び動作は、上述した第１実施形態と同じであるか
らその説明を省略する。
【００５３】
図１０は、偶数行に設けられる容量線駆動回路１５０の構成を示す図である。
容量線駆動回路１５０は、第１ラッチ回路１５１と、第２ラッチ回路１５２と、信号出
力回路１５４とを備える。以下、偶数行である第ｉ行の容量線１３２に接続される容量線
駆動回路１５０を代表させて説明する。なお、第２ラッチ回路１５２と、信号出力回路１
５４との構成は、上述した第１実施形態と同じであるからその説明を適宜省略する。
第１ラッチ回路１５１は、上述した第１実施形態と同様、ＮＡＮＤゲート１５１１と、
インバーター１５１２，１５１４，１５１６，１５１７と、トランスファーゲート１５１
３，１５１５とを有するが、その接続の仕方が奇数行のものと一部相違する。
具体的には、ＮＡＮＤゲート１５１１は、一方の入力端に初期化信号ＹRESが入力され
、他方の入力端にインバーター１５１２の出力信号が入力されるものである。また、トラ
ンスファーゲート１５１３がＬレベルの走査信号Ｇ（i+1）が供給されてオンしたとき、
ＮＡＮＤゲート１５１１の出力信号を、インバーター１５１２の入力端及び出力端OUT11
に出力する。つまり、偶数行の容量線駆動回路１５０では、第２ラッチ回路１５２は、Ｎ
ＡＮＤゲート１５１１の出力信号をラッチするので、第２ラッチ回路１５２で保持される
論理レベルは各垂直走査期間において、第１ラッチ回路１５１とは逆となる。その結果、
第１ラッチ回路１５１の出力端OUT12の論理レベルも偶数行と奇数行とでは逆になる。す
なわち、この実施形態では、奇数フレームにおいて偶数行の容量線駆動回路１５０は、偶
数フレームにおける奇数行の容量線駆動回路１５０と同じ動作をし、偶数フレームにおい
て偶数行の容量線駆動回路１５０は、奇数フレームにおける奇数行の容量線駆動回路１５
０と同じ動作をすることに等しい。
このように、本実施形態では、一垂直走査期間において第１ラッチ回路１５１がラッチ
する信号の論理レベルが、走査線駆動回路１３０の垂直走査方向に対して容量線１３２毎
に反転するように、各容量線駆動回路１５０が構成される。
【００５４】
図１１は、表示制御回路２０が出力する各信号の時系列変化を示すタイミングチャート
である。以下、図１０を参照しつつ電気光学装置１の各部の構成及び動作を説明するが、
走査信号Ｇ（i）の供給動作については上述した第１実施形態と同じである。また、本実
施形態では、第１フレーム（つまり、奇数フレーム）では奇数行の画素１１０が正極性書
込であり、偶数行の画素１１０が負極性書込である。また、第２フレーム（つまり、偶数
フレーム）では奇数行の画素１１０が負極性書込であり、偶数行の画素１１０が正極性書
込である。よって、偶数行の容量線１３２の各時刻の電位は、第１実施形態とは逆極性に
なっている。
【００５５】
図１２は、第１行及び第２行の容量線１３２に対応する容量線駆動回路１５０内の論理
レベルの時系列変化を示すタイミングチャートである。具体的には、図１２には、出力端
OUT11，OUT12，IN1の論理レベルの時系列変化を示している。なお、以下では、第１行及
び第２行容量線１３２に対応する容量線駆動回路１５０の動作を代表しているので、参考
のために、第１行及び第２行の容量線１３２の動作に関わる走査信号及び容量信号の時系
列変化も併せて図１２に示す。
図１２を見て分かるように、第１行の容量線１３２の駆動は上記第１実施形態と同じで
あり、第２行の容量線１３２の駆動は、上述した実施形態とは奇数フレームと偶数フレー
ムとを入れ替えたものに等しい。この結果、図１１，１２に示すように、ライン反転方式
に従ってデータ線駆動回路１４０が画素１１０にデータを書き込む場合にも、容量線駆動
回路１５０は各行の画素１１０の書込極性に対応した容量線駆動を実現することができる
。
【００５６】
以上説明した第４実施形態によれば、フリッカーを抑えた高品位の表示が可能となるラ
イン反転方式に従って、データ線駆動回路１４０が画素１１０を駆動する場合にも、容量
線駆動回路１５０は画素１１０の書込極性に対応した容量線駆動を実現することができる
。例えば、直視型のＴＮ（Twisted Nematic）方式の液晶を用いた電気光学装置への適用
においてこの第４実施形態の構成が好適である。
【００５７】
［第５実施形態］
次に、本発明の第５実施形態について説明する。
この第５実施形態の電気光学装置は、第１実施形態では、第１フレームの開始前にＬレ
ベルからＨレベルに遷移させた初期化信号ＹRESについて、第１フレームの開始後、すな
わち、走査線駆動回路１３０により走査線１１２の選択が開始された後においても、初期
化信号ＹRESに基づいて初期化を行う。以下の説明において、この実施形態の電気光学装
置が備える構成のうち、第１実施形態の電気光学装置１が備える構成と共通するものは同
一の符号を付して表し、それらの構成の説明及び図示を適宜省略する。
【００５８】
図１３は、表示制御回路２０が出力する各信号の時系列変化を示すタイミングチャート
である。以下、図１３を参照しつつ電気光学装置１の各部の構成及び動作を説明するが、
初期化信号ＹRES以外の信号供給動作については上述した第１実施形態と同じであるから
、その説明を省略する。
図１３に示すように、この実施形態では、表示制御回路２０は、第３フレームの開始前
であって、第２フレームでいずれの走査線１１２も選択されていない垂直帰線期間に初期
化信号ＹRESをＬレベルからＨレベルに切り替えている（斜線で図示）。換言すると、画
素１１０へのデータ信号の書込極性が第１フレームと共通である垂直走査期間の開始前で
あり、かつ、当該垂直走査期間の前の垂直走査期間で画素１１０にデータ信号が供給され
た後に、第１ラッチ回路１５１にＬレベルからＨレベルに切り替えわる初期化信号ＹRES
が入力される。このようにするのは、偶数フレームでは、奇数フレームでの各ラッチ回路
の状態を利用して容量線駆動を実現しているから、偶数フレームの開始前に初期化をする
と、初期化直後のフレームの容量線駆動が、常に、奇数フレームに対応したものになって
しまい、電気光学装置１の動作の不具合となるからである。よって、表示制御回路２０は
、画素１１０への書込極性が第１フレームと同じフレームの開始前に初期化を行う限り、
さらに長い周期（例えば、４フレームに１回）で初期化を行ってもよい。
【００５９】
以上説明した第５実施形態によれば、表示制御回路２０が走査線１１２の選択が開始さ
れた後にも定期的に初期化を行うので、走査線１１２の選択が開始されてから、第１及び
第２ラッチ回路１５１，１５２で保持される論理レベルに誤りが生じた場合であっても、
容量線駆動回路１５０を書込極性に対応した状態に復帰させることで、書込極性に対応し
た容量線駆動を実現する確実性が増す。
【００６０】
［変形例］
本発明は、上述した実施形態と異なる形態で実施することが可能である。本発明は、例
えば、以下のような形態で実施することも可能である。また、以下に示す変形例は、各々
を適宜に組み合わせてもよい。
【００６１】
［変形例１］
上述した各実施形態では、第ｉ行の容量線駆動回路１５０は、第（ｉ−１）行の走査線
１１２に供給される走査信号Ｇ（i-1）と、第（ｉ＋１）行の走査線１１２に供給される
走査信号Ｇ（i-1）とに基づいて容量線駆動を実現していた。これに対し。第ｉ行の容量
線駆動回路１５０は、第（ｉ−１）行の走査線１１２に代えて、一垂直走査期間において
第（ｉ−１）行よりも前に選択される所定の走査線１１２に供給される走査信号に基づい
て動作してもよい。また、第ｉ行の容量線駆動回路１５０は、第（ｉ＋１）行の走査線１
１２に代えて、一垂直走査期間において第（ｉ＋１）行よりも後に選択される所定の走査
線１１２に供給される走査信号に基づいて動作してもよい。どの走査線１１２の選択を契
機に、容量線１３２の電位を変化させるかについては、予め決められていればよい。
【００６２】
［変形例２］
上述した各実施形態の容量線駆動回路１５０の回路構成はあくまで一例であり、各実施
形態の構成に限定されない。例えば、第１ラッチ回路１５１のＮＡＮＤゲートに代えて、
これと等価な他の論理回路の組み合わせを用いてもよい。また、第１ラッチ回路１５１の
インバーター１５１４，１５１６については、第１ラッチ回路１５１に走査信号Ｇ（i+1
）の反転信号が入力されるのであれば不要である。また、第２ラッチ回路１５２のインバ
ーター１５２２，１５２４については、第２ラッチ回路１５２に走査信号Ｇ（i-1）の反
転信号が入力されるのであれば不要である。また、第１ラッチ回路１５１のインバーター
１５１７についても、信号出力回路１５４の構成を変形するなどして省略することができ
る。また、インバーター１５３は、第２ラッチ回路１５２の一部の構成要素という概念の
ものではなく、第２ラッチ回路１５２と別に設けられていてもよい。
また、容量線駆動回路１５０の回路構成によっては、フレーム期間の開始前にＨレベル
からＬレベルに遷移する初期化信号ＹRESを用いることもあり得る。初期化信号ＹRESを用
いないで、容量線駆動回路１５０の状態を、第１フレームの書込極性に対応したものにで
きるのであれば、初期化信号ＹRESに係る構成は不要である。
また、全ての容量線駆動回路１５０を図１０に示した構成にして、データ線駆動回路１
４０が、奇数フレームを負極性書込とし、偶数フレームを正極性書込とする面反転方式に
従って、データを書き込んでもよい。
【００６３】
［変形例３］
上述した実施形態の液晶１０５を反射型ではなく透過型としてもよいし、透過型と反射
型とを組み合わせた半透過・半反射型としてもよい。
また、画素容量１２０は、ノーマリーブラックモードに限られず、ノーマリーホワイト
モードでもよい。
また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行
うとしてもよいし、さらに、別の色を追加し、これらの４色以上の画素で１ドットを構成
してもよい。
また、本発明は、例えば、サブフィールド駆動方式や階調レベルに応じた大きさの電圧
を印加する電圧変調方式を採用する電気光学装置に適用してもよい。そして、書込極性が
反転する周期は、１垂直走査期間単位でなくてもよい。
また、表示領域１００における走査線１１２やデータ線１１４の数はあくまで一例であ
り、表示領域１００を構成する画素１１０の数は、２４０×３２０画素に限定されない。
また、本発明は、液晶の電気光学装置に限らず、有機ＥＬ（Electro Luminescence）な
どを用いた電気光学装置に適用してもよい。
【００６４】
［変形例４］
次に、上述した各実施形態に係る電気光学装置を表示装置として有する電子機器につい
て説明する。図１４は、実施形態に係る電気光学装置を用いた携帯電話１２００の構成を
示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受
話口１２０４、送話口１２０６とともに、上述した電気光学装置を備えるものである。な
お、電気光学装置のうち、表示領域１００に相当する部分の構成要素については外観とし
ては現れない。
【００６５】
また、上述した実施形態に係る電気光学装置を用いた電子機器の一例として、その表示
領域１００をライトバルブとして用いた投射型表示装置（プロジェクター）について説明
する。図１５は、このプロジェクター２１００の構成を示す平面図である。
この図に示すように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光
源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から
射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイッ
クミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、
各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。
なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐため
に、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレ
ーレンズ系２１２１を介して導かれる。
【００６６】
このプロジェクター２１００では、表示領域１００を含む電気光学装置が、Ｒ色、Ｇ色
、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇおよび１
００Ｂの構成は、上述した表示領域１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞれの
原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ラ
イトバルブ１００Ｒ、１００Ｇおよび１００がそれぞれ駆動される構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイク
ロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム
２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。
したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１
４によってカラー画像が投射されることとなる。
【００６７】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２
１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィ
ルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイク
ロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００
Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査
方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像
を表示する構成となっている。
【００６８】
なお、電気光学装置が適用される電子機器としては、図１４，１５に示される携帯電話
やプロジェクターの他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビ
ューファインダー型（またはモニター直視型）のビデオレコーダー、カーナビゲーション
装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ
電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各
種電子機器の表示装置として、上述した電気光学装置が適用可能であることは言うまでも
ない。
【符号の説明】
【００６９】
１…電気光学装置、１００…表示領域、１０８…コモン電極、１１０…画素、１１２…走
査線、１１４…データ線、１１８…画素電極、１２０…画素容量、１２５…補助容量、１
３０…走査線駆動回路、１３２…容量線、１４…データ線、１４０…データ線駆動回路、
１５０…容量線駆動回路、１５１…第１ラッチ回路、１５２…第２ラッチ回路、１５３…
インバーター、１５４…信号出力回路、１５１１…ＮＡＮＤゲート、１５１２…インバー
ター、２０…表示制御回路、２００…携帯電話、２１００…プロジェクター
【特許請求の範囲】
【請求項１】
複数の走査線と、
複数のデータ線と、
前記複数の走査線に沿った複数の容量線と、
前記複数の走査線及び前記複数の容量線と前記複数のデータ線との交差に対応して設け
られ、（１）一端が前記データ線に接続されるとともに、前記走査線が選択されたときに
前記一端と他端との間で導通状態になるスイッチング素子と、（２）一端が前記スイッチ
ング素子に電気的に接続され、他端が前記容量線に電気的に接続される補助容量と、を含
む画素と
を有する電気光学装置の駆動回路であって、
所定の順番に前記走査線を選択する走査信号を出力する走査線駆動回路と、
前記各容量線に電気的に接続され、当該容量線に対し、対応する前記走査線が選択され
たときに第１電位信号を供給し、当該走査線の選択が終了したとき以降に第２電位信号を
供給する複数の容量線駆動回路と
を備え、
一の容量線に電気的に接続される前記容量線駆動回路は、
第１ラッチ回路と、
第２ラッチ回路と、
前記第１ラッチ回路が保持する信号が第１論理レベルのときは前記第１電位信号を、第
２論理レベルのときは前記第２電位信号を前記一の容量線に供給する信号出力回路と
を有し、
前記第１ラッチ回路は、
一垂直走査期間で、前記画素において前記一の容量線に沿った走査線よりも後に選択さ
れる所定の走査線に対する走査信号が供給されたとき、前記第２ラッチ回路から入力され
た信号をラッチするとともに、前記第２ラッチ回路から入力された信号を前記第２ラッチ
回路に対して出力し、
前記第２ラッチ回路は、
前記一垂直走査期間で、前記画素において前記一の容量線に沿った走査線よりも先に選
択される所定の走査線に対する走査信号が供給されたとき、前記第１ラッチ回路から入力
された信号をラッチするとともに、前記第１ラッチ回路から入力された信号を論理反転し
て前記第１ラッチ回路に対して出力する
ことを特徴とする電気光学装置の駆動回路。
【請求項２】
前記走査線駆動回路により前記走査信号が出力されて選択された走査線に対応する画素
へ供給するデータ信号の書込極性を、前記走査線駆動回路の垂直走査方向に対して前記走
査線毎に反転するライン反転方式に従って、前記データ信号を供給するデータ線駆動回路
を備え、
前記一垂直走査期間において前記第１ラッチ回路がラッチする信号の論理レベルが、前
記垂直走査方向に対して前記容量線毎に反転するように、前記各容量線駆動回路が構成さ
れる
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項３】
前記第１ラッチ回路は、前記一垂直走査期間の開始前に入力される初期化信号に応じて
、前記第１論理レベルの信号を保持する
ことを特徴とする請求項１又は２に記載の電気光学装置の駆動回路。
【請求項４】
前記第１ラッチ回路は、
前記一垂直走査期間の開始前にＬレベルからＨレベルに遷移する前記初期化信号が一方
の入力端に入力されるＮＡＮＤゲートと、
前記ＮＡＮＤゲートの出力レベルを論理反転して、当該ＮＡＮＤゲートの他方の入力端
に帰還するインバーターとを含み、
前記第２ラッチ回路は、前記ＮＡＮＤゲート又は前記インバーターの出力信号をラッチ
する
ことを特徴とする請求項３に記載の電気光学装置の駆動回路。
【請求項５】
前記初期化信号は、前記走査線駆動回路により前記走査線の選択が開始された後、前記
画素へのデータ信号の書込極性が第１番目の垂直走査期間と共通である垂直走査期間の開
始前であり、かつ、当該垂直走査期間の前の垂直走査期間で前記画素にデータ信号が供給
された後に、前記第１ラッチ回路に入力される
ことを特徴とする請求項３又は４に記載の電気光学装置の駆動回路。
【請求項６】
前記容量線駆動回路は、
前記画素を配列した表示領域を挟んで前記走査線駆動回路の反対側に設けられる
ことを特徴とする請求項１乃至５のいずれか１項に記載の電気光学装置の駆動回路。
【請求項７】
前記走査線駆動回路は、垂直走査方向が可変であり、
前記走査線駆動回路の垂直走査方向を指定する転送方向制御信号に応じて、前記垂直走
査方向に関わらず、
前記第１ラッチ回路が、前記後に選択される所定の走査線に出力される走査信号が供給
されたとき、前記第２ラッチ回路から入力された信号をラッチするとともに、前記第２ラ
ッチ回路に対して出力し、
前記第２ラッチ回路が、前記先に選択される所定の走査線に出力される走査信号が供給
されたとき、前記第１ラッチ回路から入力された信号をラッチするとともに、前記第１ラ
ッチ回路から入力された信号を論理反転して前記第１ラッチ回路に対して出力する
ことを特徴とする請求項１乃至６のいずれか１項に記載の電気光学装置の駆動回路。
【請求項８】
複数の走査線と、
複数のデータ線と、
前記複数の走査線に沿った複数の容量線と、
前記複数の走査線及び前記複数の容量線と前記複数のデータ線との交差に対応して設け
られ、（１）一端が前記データ線に接続されるとともに、前記走査線が選択されたときに
前記一端と他端との間で導通状態になるスイッチング素子と、（２）一端が前記スイッチ
ング素子に電気的に接続され、他端が前記容量線に電気的に接続される補助容量と、を含
む画素と、
所定の順番に前記走査線を選択する走査信号を出力する走査線駆動回路と、
前記各容量線に電気的に接続され、当該容量線に対し、対応する前記走査線が選択され
たときに第１電位信号を供給し、当該走査線の選択が終了したとき以降に第２電位信号を
供給する複数の容量線駆動回路と
を備え、
一の容量線に電気的に接続される前記容量線駆動回路は、
第１ラッチ回路と、
第２ラッチ回路と、
前記第１ラッチ回路が保持する信号が第１論理レベルのときは前記第１電位信号を、第
２論理レベルのときは前記第２電位信号を前記一の容量線に供給する信号出力回路と
を有し、
前記第１ラッチ回路は、
一垂直走査期間で、前記画素において前記一の容量線に沿った走査線よりも後に選択さ
れる所定の走査線に対する走査信号が供給されたとき、前記第２ラッチ回路から入力され
た信号をラッチするとともに、前記第２ラッチ回路から入力された信号を前記第２ラッチ
回路に対して出力し、
前記第２ラッチ回路は、
前記一垂直走査期間で、前記画素において前記一の容量線に沿った走査線よりも先に選
択される所定の走査線に対する走査信号が供給されたとき、前記第１ラッチ回路から入力
された信号をラッチするとともに、前記第１ラッチ回路から入力された信号を論理反転し
て前記第１ラッチ回路に対して出力する
ことを特徴とする電気光学装置。
【請求項９】
請求項８に記載の電気光学装置を備えることを特徴とする電子機器。
【請求項１】
複数の走査線と、
複数のデータ線と、
前記複数の走査線に沿った複数の容量線と、
前記複数の走査線及び前記複数の容量線と前記複数のデータ線との交差に対応して設け
られ、（１）一端が前記データ線に接続されるとともに、前記走査線が選択されたときに
前記一端と他端との間で導通状態になるスイッチング素子と、（２）一端が前記スイッチ
ング素子に電気的に接続され、他端が前記容量線に電気的に接続される補助容量と、を含
む画素と
を有する電気光学装置の駆動回路であって、
所定の順番に前記走査線を選択する走査信号を出力する走査線駆動回路と、
前記各容量線に電気的に接続され、当該容量線に対し、対応する前記走査線が選択され
たときに第１電位信号を供給し、当該走査線の選択が終了したとき以降に第２電位信号を
供給する複数の容量線駆動回路と
を備え、
一の容量線に電気的に接続される前記容量線駆動回路は、
第１ラッチ回路と、
第２ラッチ回路と、
前記第１ラッチ回路が保持する信号が第１論理レベルのときは前記第１電位信号を、第
２論理レベルのときは前記第２電位信号を前記一の容量線に供給する信号出力回路と
を有し、
前記第１ラッチ回路は、
一垂直走査期間で、前記画素において前記一の容量線に沿った走査線よりも後に選択さ
れる所定の走査線に対する走査信号が供給されたとき、前記第２ラッチ回路から入力され
た信号をラッチするとともに、前記第２ラッチ回路から入力された信号を前記第２ラッチ
回路に対して出力し、
前記第２ラッチ回路は、
前記一垂直走査期間で、前記画素において前記一の容量線に沿った走査線よりも先に選
択される所定の走査線に対する走査信号が供給されたとき、前記第１ラッチ回路から入力
された信号をラッチするとともに、前記第１ラッチ回路から入力された信号を論理反転し
て前記第１ラッチ回路に対して出力する
ことを特徴とする電気光学装置の駆動回路。
【請求項２】
前記走査線駆動回路により前記走査信号が出力されて選択された走査線に対応する画素
へ供給するデータ信号の書込極性を、前記走査線駆動回路の垂直走査方向に対して前記走
査線毎に反転するライン反転方式に従って、前記データ信号を供給するデータ線駆動回路
を備え、
前記一垂直走査期間において前記第１ラッチ回路がラッチする信号の論理レベルが、前
記垂直走査方向に対して前記容量線毎に反転するように、前記各容量線駆動回路が構成さ
れる
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項３】
前記第１ラッチ回路は、前記一垂直走査期間の開始前に入力される初期化信号に応じて
、前記第１論理レベルの信号を保持する
ことを特徴とする請求項１又は２に記載の電気光学装置の駆動回路。
【請求項４】
前記第１ラッチ回路は、
前記一垂直走査期間の開始前にＬレベルからＨレベルに遷移する前記初期化信号が一方
の入力端に入力されるＮＡＮＤゲートと、
前記ＮＡＮＤゲートの出力レベルを論理反転して、当該ＮＡＮＤゲートの他方の入力端
に帰還するインバーターとを含み、
前記第２ラッチ回路は、前記ＮＡＮＤゲート又は前記インバーターの出力信号をラッチ
する
ことを特徴とする請求項３に記載の電気光学装置の駆動回路。
【請求項５】
前記初期化信号は、前記走査線駆動回路により前記走査線の選択が開始された後、前記
画素へのデータ信号の書込極性が第１番目の垂直走査期間と共通である垂直走査期間の開
始前であり、かつ、当該垂直走査期間の前の垂直走査期間で前記画素にデータ信号が供給
された後に、前記第１ラッチ回路に入力される
ことを特徴とする請求項３又は４に記載の電気光学装置の駆動回路。
【請求項６】
前記容量線駆動回路は、
前記画素を配列した表示領域を挟んで前記走査線駆動回路の反対側に設けられる
ことを特徴とする請求項１乃至５のいずれか１項に記載の電気光学装置の駆動回路。
【請求項７】
前記走査線駆動回路は、垂直走査方向が可変であり、
前記走査線駆動回路の垂直走査方向を指定する転送方向制御信号に応じて、前記垂直走
査方向に関わらず、
前記第１ラッチ回路が、前記後に選択される所定の走査線に出力される走査信号が供給
されたとき、前記第２ラッチ回路から入力された信号をラッチするとともに、前記第２ラ
ッチ回路に対して出力し、
前記第２ラッチ回路が、前記先に選択される所定の走査線に出力される走査信号が供給
されたとき、前記第１ラッチ回路から入力された信号をラッチするとともに、前記第１ラ
ッチ回路から入力された信号を論理反転して前記第１ラッチ回路に対して出力する
ことを特徴とする請求項１乃至６のいずれか１項に記載の電気光学装置の駆動回路。
【請求項８】
複数の走査線と、
複数のデータ線と、
前記複数の走査線に沿った複数の容量線と、
前記複数の走査線及び前記複数の容量線と前記複数のデータ線との交差に対応して設け
られ、（１）一端が前記データ線に接続されるとともに、前記走査線が選択されたときに
前記一端と他端との間で導通状態になるスイッチング素子と、（２）一端が前記スイッチ
ング素子に電気的に接続され、他端が前記容量線に電気的に接続される補助容量と、を含
む画素と、
所定の順番に前記走査線を選択する走査信号を出力する走査線駆動回路と、
前記各容量線に電気的に接続され、当該容量線に対し、対応する前記走査線が選択され
たときに第１電位信号を供給し、当該走査線の選択が終了したとき以降に第２電位信号を
供給する複数の容量線駆動回路と
を備え、
一の容量線に電気的に接続される前記容量線駆動回路は、
第１ラッチ回路と、
第２ラッチ回路と、
前記第１ラッチ回路が保持する信号が第１論理レベルのときは前記第１電位信号を、第
２論理レベルのときは前記第２電位信号を前記一の容量線に供給する信号出力回路と
を有し、
前記第１ラッチ回路は、
一垂直走査期間で、前記画素において前記一の容量線に沿った走査線よりも後に選択さ
れる所定の走査線に対する走査信号が供給されたとき、前記第２ラッチ回路から入力され
た信号をラッチするとともに、前記第２ラッチ回路から入力された信号を前記第２ラッチ
回路に対して出力し、
前記第２ラッチ回路は、
前記一垂直走査期間で、前記画素において前記一の容量線に沿った走査線よりも先に選
択される所定の走査線に対する走査信号が供給されたとき、前記第１ラッチ回路から入力
された信号をラッチするとともに、前記第１ラッチ回路から入力された信号を論理反転し
て前記第１ラッチ回路に対して出力する
ことを特徴とする電気光学装置。
【請求項９】
請求項８に記載の電気光学装置を備えることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１２−１６８２２７（Ｐ２０１２−１６８２２７Ａ）
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願番号】特願２０１１−２６８６２（Ｐ２０１１−２６８６２）
【出願日】平成２３年２月１０日（２０１１．２．１０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願日】平成２３年２月１０日（２０１１．２．１０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]