電波時計用受信回路
【課題】デジタル信号を多ビットのデータを含むタイムコード信号として出力することにより、制御部で処理する情報量を増加して、より高度な復号アルゴリズムを採用可能とし、受信感度を向上させた電波時計用受信回路を提供する。
【課題の解決手段】外付けしたアンテナ１により受信する時刻情報を含む長波標準電波からタイムコード信号を生成、出力する電波時計用受信回路であって、受信した長波標準電波信号に基づいて時刻情報を含む中間受信信号を取得するフィルタ回路５と、中間受信信号をデジタル信号に変換するＡ／Ｄ変換回路６と、デジタル信号となった中間受信信号を検波する検波手段９と、検波されたデジタル信号を適宜な周波数でサンプリングされた多ビットのデータを含むタイムコード信号として出力する多値化手段１３とを備える。
【課題の解決手段】外付けしたアンテナ１により受信する時刻情報を含む長波標準電波からタイムコード信号を生成、出力する電波時計用受信回路であって、受信した長波標準電波信号に基づいて時刻情報を含む中間受信信号を取得するフィルタ回路５と、中間受信信号をデジタル信号に変換するＡ／Ｄ変換回路６と、デジタル信号となった中間受信信号を検波する検波手段９と、検波されたデジタル信号を適宜な周波数でサンプリングされた多ビットのデータを含むタイムコード信号として出力する多値化手段１３とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、標準電波を受信して時刻修正を行なう電波時計用受信回路に関する。
【背景技術】
【０００２】
従来から、標準電波に含まれる時刻情報に基づいて内部時刻を自動的に修正して表示する電波時計として、各種の構成が知られている。これら電波時計には、標準電波を受信してアナログ処理し、時刻情報を出力する受信回路が設けられている。この受信回路は、アンテナで受信した受信信号を、増幅及び復号し、所定の判定しきい値と比較して２値化して、時刻情報として出力するものであり、具体的には例えば、受信アンテナ、同調部、増幅回路、ＢＰＦ（Band Pass Filter：バンドパスフィルタ）を含むフィルタ回路、検波回路、ＬＰＦ（Low Pass Filter：ローパスフィルタ）、２値化回路、ＡＧＣ（Auto
Gain Control：オートゲインコントロール）を備えたものが知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２０２９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、これら従来の電波時計用受信回路は、アナログ回路で２値化処理し、２値化信号をマイコンなどの制御部に出力しているため、特定のスライスレベルでスライスした２値化信号では情報量が少なく、制御部における処理内容に限界があるという問題があった。また、アナログ処理の場合には、２値化の判定しきい値は、アナログ回路で作られその精度が求められるとともに、アナログ回路で作られるのでコストアップにつながり、さらに、２値化の判定しきい値を可変することが困難で固定とした場合、デューティ調整ができず、加えて、検波波形の振幅が判定しきい値を下回ると、２値化信号が出力されないという問題もあった。
本発明は、このようなアナログ処理に起因する問題をデジタル処理を行なうことで解消し、特に、多値化信号をデジタル出力することによって、情報量が少ないという２値化信号出力の問題点を解消した電波時計用受信回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
この目的を達成するため本発明に係る電波時計用受信回路は、外付けしたアンテナにより受信する時刻情報を含む長波標準電波からタイムコード信号を生成、出力する電波時計用受信回路であって、受信した長波標準電波信号に基づいて前記時刻情報を含む中間受信信号を取得するフィルタ回路と、前記中間受信信号を検波する検波手段と、この検波手段の前段または後段において受信信号をデジタル信号に変換するＡ／Ｄ変換回路と、変換されたデジタル信号を適宜な周波数でサンプリングされた多ビットのデータを含むタイムコード信号として出力する多値化手段とを備えるものである。
【０００６】
前記多値化手段に加えて、前記検波手段及び前記Ａ／Ｄ変換回路の後段に設けた検波されたデジタル信号が入力する２値化手段と、この２値化手段からの２値化信号と前記多値化手段からの多ビット信号が入力するパラレル／シリアル変換回路を備え、このパラレル／シリアル変換回路から、前記適宜な周波数でサンプリングされた多ビットのデータと、この多ビットのデータに対応する２値のデータとが連続するシリアルデータをタイムコード信号として出力するよう構成すると好適である。また、前記シリアルデータと前記２値化信号とのいずれかを選択してタイムコード信号として出力する切り替え回路を設けると好適である。さらに、中間受信信号を検波手段で検波した後、Ａ／Ｄ変換回路でデジタル化して多値化手段に入力するよう構成してもよい。
【発明の効果】
【０００７】
本発明に係る電波時計用受信回路によれば、デジタル処理を行なうことにより、従来のアナログ処理にともなう問題点を解消し、特に、多値化したデジタル信号を出力することで、多くの情報量を制御部に出力でき、より高度な復号アルゴリズムを採用することが可能になって、受信感度が向上する。
【図面の簡単な説明】
【０００８】
【図１】本発明の好適な実施形態を示すブロック図。
【図２】アンテナからの入力信号を示す波形図。
【図３】Ａ／Ｄ変換回路の処理後の波形を示す波形図。
【図４】移動平均フィルタの処理後の波形を示す波形図。
【図５】検波回路の処理後の波形を示す波形図。
【図６】ＬＰＦの処理後の波形を示す波形図。
【図７】２値化出力を示す波形図。
【図８】７ビットの多値化出力及びそのシリアルデータ出力を示す波形図。
【図９】１６ビットのシリアルデータ出力を示す波形図。
【発明を実施するための形態】
【０００９】
以下、本発明の好適な実施形態を添付図面に基づいて説明する。
図１に示すように、電波時計用受信回路は、アナログ部Ａとデジタル部Ｂからなり、外付けしたアンテナ１の同調容量値を受信する電波信号の周波数、例えば４０ｋＨｚに可変容量素子２で同調させ、前記アンテナ１で受信した電波信号が前記アナログ部Ａに入力し、デジタル変換されてデジタル部Ｂに入力し、デジタル部Ｂで生成された２値化出力またはシリアルデータ出力のいずれかのタイムコード信号が選択されて制御部であるマイコン３に出力するよう構成している。
【００１０】
アナログ部Ａは、受信した電波信号を増幅するＶＧＡ（Variable
Gain Amplifier：ゲイン可変アンプ）４と、このＶＧＡ４の増幅信号から受信電波に含まれるノイズ周波数成分を除去して受信する長波標準電波の周波数（４０ｋＨｚ）のみからなる中間受信信号を取得するフィルタ回路５と、このフィルタ回路５を通過した前記中間受信信号をデジタル化するＡ／Ｄ変換回路６と、後述するデジタル部ＢのＡＧＣ１１の出力信号をアナログ化して前記ＶＧＡ４に出力するＤ／Ａ変換回路７とからなる。前記フィルタ回路５は、第１のバッファ５ａと第２のバッファ５ｂを備え、前記第１のバッファ５ａの出力は、ＢＰＦ（バンドパスフィルタ）５ｃを介して前記第２のバッファ５ｂへ入力するよう構成している。
【００１１】
デジタル部Ｂは、１ビットのデジタル信号で表された前記中間受信信号を多ビット化する移動平均フィルタ８と、多ビット化した信号を検波する検波回路９と、検波回路９による検波で発生したスプリアス等のリップルを除去して平滑化するＬＰＦ（ローパスフィルタ）１０と、このＬＰＦ１０から入力した信号に基づいて前記ＶＧＡ４で受信した電波信号を増幅する際のゲインを制御する信号を出力するＡＧＣ１１と、前記ＬＰＦ１０の出力を２値化処理してタイムコード信号として出力する２値化手段１２と、前記ＬＰＦ１０の出力を多ビット化処理する多値化手段１３と、前記移動平均フィルタ８、前記検波回路９、前記ＬＰＦ１０及び前記多値化手段１３にそれぞれクロック信号を供給するクロック供給回路１４と、前記多値化手段１３、前記２値化手段１２及び前記ＬＰＦ１０の各出力が入力し、多ビットのデータとこのデータにする２値のデータとが連続するシリアルデータをタイムコード信号として出力するパラレル／シリアル変換回路１５と、このパラレル／シリアル変換回路１５と前記２値化手段１２の各出力であるタイムコード信号の一方を選択してマイコン３に出力する切り替え回路１６とから構成される。
【００１２】
続いて、上述した実施形態の動作を説明する。まず、可変容量素子２はアンテナ１の同調周波数をあらかじめ指定された受信する標準電波の周波数、例えば４０ｋＨｚに同調させる。アンテナ１で受信された所定周波数（４０ｋＨｚ）の標準電波信号は、図２に示すように、４０ｋＨｚの搬送波に振幅変調がかかったものであり、ノイズが重畳している。この受信した電波信号は、ＶＧＡ４で増幅されて、フィルタ回路５に入力し、ＢＰＦ５ｃでノイズを除去する。
【００１３】
フィルタ回路５を通過した中間受信信号は、例えばΔΣＡＤＣのようなＡ／Ｄ変換回路６でデジタル変換され、図３に示すように、システムクロック信号の周波数でサンプリングされた分解能１ビットの粗密波のデジタル信号となる。なお、図３において密状態部分は、黒く示されている。そして、前記デジタル信号がデジタル部Ｂの移動平均フィルタ７に入力する。
【００１４】
移動平均フィルタ８は、図３に示すデジタル信号を、図４に示すように、サンプリング周波数が変換された多ビットのデジタル信号として出力する。この移動平均フィルタ８のサンプリング周波数は、システムクロック信号を分周して生成したものである。前記移動平均フィルタ８の出力信号は、検波回路９で検波され、図５に示すような波形を持つ１０ビットのデジタル信号として出力される。この検波回路９の出力信号は、図５に示すように、検波処理によるリップルが残ったものとなる。
【００１５】
この残ったリップルは、ＬＰＦ１０によって除去され、図６に示すように、分解能１０ビット、サンプルレート１ｋＨｚのきれいな復号波形となり、このＬＰＦ１０から出力されたデジタル復号信号は、ＡＧＣ１１、２値化手段１２、多値化手段１３及びパラレル／シリアル変換回路１５にそれぞれ入力する。
【００１６】
ＡＧＣ１１は、その出力電圧をＶＧＡ４で受信信号を増幅する際のゲインを決定するデジタル信号として出力する。このデジタル信号は、任意の時定数に設定可能なので、高速に収束させることが可能である。そして、前記デジタル信号は、Ｄ／Ａ変換回路７でアナログ信号に変換されて前記ＶＧＡ４に入力し、アンテナ１で受信した信号が前記ＡＧＣ１１で決定された所定のゲインで増幅されて、フィルタ回路５に入力し、Ａ／Ｄ変換回路６でデジタル信号化されて再度デジタル部Ｂに入力し、上述した処理がなされる。
【００１７】
また、２値化手段１２に入力したデジタル復号信号は、図７に示すように、分解能１ビットのデジタル信号として２値化される。この２値化処理においては、２値化手段１２にスライスレベルを変更する機構を設けておけば、デューティ調整を容易に行なうことが可能となり、さまざまな検波波形に対して最適な復号信号を得ることができる。
【００１８】
多値化手段１３に入力したデジタル復号信号は、図８（ａ）に示すように、間引き処理を行うことによって、分解能７ビット、サンプルレート１０Ｈｚのデジタル信号として出力され、パラレル／シリアル変換回路１５に入力する。前記サンプルレート１０Ｈｚは、システムクロック信号を分周して生成したものである。図８（ａ）のｈが７ビットのデジタルデータ（１２８階調）で表され、１秒間にサンプルレートの回数分、すなわち１０回サンプリングされて、図８（ｂ）に示すように、それらがつながった８ビットのシリアルデータとして前記パラレル／シリアル変換回路１５から出力される。
【００１９】
このシリアルデータがタイムコード信号（ＴＣＯ）であって、７ビットの復号データと１ビットの２値化データからなる。図８（ｂ）に示す、ＣＫＯはサンプリング同期信号で、立ち上がりエッジでタイムコード信号に同期する。また、ＣＫＦはシリアル信号であるタイムコード信号をパラレル信号に変換するためのフレーム同期信号である。
【００２０】
ＬＰＦ１０からパラレル／シリアル変化回路１５に入力するデジタル復号信号は、上述のように、分解能１０ビット、サンプルレート１ｋＨｚであるが、パラレル／シリアル変換回路１５において、１秒間にサンプルレートの回数分、すなわち約１０００回サンプリングされて、図９に示すように、それらがつながった１６ビットのシリアルデータとして出力される。このシリアルデータがタイムコード信号（ＴＣＯ）であって、１０ビットの復号データと１ビットの２値化データ及び５ビットの空データからなる。
【００２１】
図９に示す、ＣＫＯはサンプリング同期信号で、立ち上がりエッジでタイムコード信号に同期する。また、ＣＫＦはシリアル信号であるタイムコード信号をパラレル信号に変換するためのフレーム同期信号である。
【００２２】
パラレル／シリアル変換回路１５からのタイムコード信号であるシリアルデータ出力と２値化手段１２からの２値出力は、切り替え回路１６で一方が選択されてマイコン３に出力される。このマイコン３によって、シリアルデータ出力の２値化データまたは２値出力が時刻情報に変換され、この時刻情報が電波時計の時刻の修正に利用される。また、シリアルデータ出力の７ビットまたは１０ビットの復号データがマイコン３に入力することによって、より高度な復号アルゴリズムを採用することが可能となり、加えて、アナログ的な検波波形を電波時計のディスプレイに表示するなど、多用途に応用できる。
【００２３】
なお、本発明は上述の実施形態に限定されるものではなく、例えばアナログ信号のデジタル信号への変換は、検波処理の前に行なったが、この変換を検波処理の後で行なってもよく、多値化処理の前にデジタル信号化されていればよいものである。したがって、検波回路はデジタル信号を検波する検波回路９に限らず、また、検波回路の構成に応じて移動平均フィルタ８やＬＰＦ１０に替えて、フィルタの構成も適宜選択すればよい。
【００２４】
さらに、上述の実施形態では、受信する長波標準電波の信号を、フィルタ回路５を介して受信周波数（４０ｋＨｚ）のままＡ／Ｄ変換回路６に入力しているが、これに限らずスーパーへテロダイン方式の受信回路を用いることも可能である。すなわち、受信した４０ｋＨｚの長波標準電波を、受信側で生成したローカル周波数の信号と混合することによって中間周波数の信号へと変換し、この中間周波数を持つ受信信号を、上述の実施形態における中間受信信号に対応させてＡ／Ｄ変換回路６に入力しても以後の信号処理は同じである。またさらに、切り替え回路１６を設けず、パラレル／シリアル変換回路１５から多値化されたシリアルデータのみをマイコン３に出力するよう構成してもよい。
【符号の説明】
【００２５】
１ アンテナ
２ 可変容量素子
３ マイコン
４ ＶＧＡ
５ フィルタ回路
６ Ａ／Ｄ変換回路
７ Ｄ／Ａ変換回路
８ 移動平均フィルタ
９ 検波回路
１０ ＬＰＦ
１１ ＡＧＣ
１２ ２値化手段
１３ 多値化手段
１４ クロック供給回路
１５ パラレル／シリアル変換回路
１６ 切り替え回路
【技術分野】
【０００１】
本発明は、標準電波を受信して時刻修正を行なう電波時計用受信回路に関する。
【背景技術】
【０００２】
従来から、標準電波に含まれる時刻情報に基づいて内部時刻を自動的に修正して表示する電波時計として、各種の構成が知られている。これら電波時計には、標準電波を受信してアナログ処理し、時刻情報を出力する受信回路が設けられている。この受信回路は、アンテナで受信した受信信号を、増幅及び復号し、所定の判定しきい値と比較して２値化して、時刻情報として出力するものであり、具体的には例えば、受信アンテナ、同調部、増幅回路、ＢＰＦ（Band Pass Filter：バンドパスフィルタ）を含むフィルタ回路、検波回路、ＬＰＦ（Low Pass Filter：ローパスフィルタ）、２値化回路、ＡＧＣ（Auto
Gain Control：オートゲインコントロール）を備えたものが知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２０２９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、これら従来の電波時計用受信回路は、アナログ回路で２値化処理し、２値化信号をマイコンなどの制御部に出力しているため、特定のスライスレベルでスライスした２値化信号では情報量が少なく、制御部における処理内容に限界があるという問題があった。また、アナログ処理の場合には、２値化の判定しきい値は、アナログ回路で作られその精度が求められるとともに、アナログ回路で作られるのでコストアップにつながり、さらに、２値化の判定しきい値を可変することが困難で固定とした場合、デューティ調整ができず、加えて、検波波形の振幅が判定しきい値を下回ると、２値化信号が出力されないという問題もあった。
本発明は、このようなアナログ処理に起因する問題をデジタル処理を行なうことで解消し、特に、多値化信号をデジタル出力することによって、情報量が少ないという２値化信号出力の問題点を解消した電波時計用受信回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
この目的を達成するため本発明に係る電波時計用受信回路は、外付けしたアンテナにより受信する時刻情報を含む長波標準電波からタイムコード信号を生成、出力する電波時計用受信回路であって、受信した長波標準電波信号に基づいて前記時刻情報を含む中間受信信号を取得するフィルタ回路と、前記中間受信信号を検波する検波手段と、この検波手段の前段または後段において受信信号をデジタル信号に変換するＡ／Ｄ変換回路と、変換されたデジタル信号を適宜な周波数でサンプリングされた多ビットのデータを含むタイムコード信号として出力する多値化手段とを備えるものである。
【０００６】
前記多値化手段に加えて、前記検波手段及び前記Ａ／Ｄ変換回路の後段に設けた検波されたデジタル信号が入力する２値化手段と、この２値化手段からの２値化信号と前記多値化手段からの多ビット信号が入力するパラレル／シリアル変換回路を備え、このパラレル／シリアル変換回路から、前記適宜な周波数でサンプリングされた多ビットのデータと、この多ビットのデータに対応する２値のデータとが連続するシリアルデータをタイムコード信号として出力するよう構成すると好適である。また、前記シリアルデータと前記２値化信号とのいずれかを選択してタイムコード信号として出力する切り替え回路を設けると好適である。さらに、中間受信信号を検波手段で検波した後、Ａ／Ｄ変換回路でデジタル化して多値化手段に入力するよう構成してもよい。
【発明の効果】
【０００７】
本発明に係る電波時計用受信回路によれば、デジタル処理を行なうことにより、従来のアナログ処理にともなう問題点を解消し、特に、多値化したデジタル信号を出力することで、多くの情報量を制御部に出力でき、より高度な復号アルゴリズムを採用することが可能になって、受信感度が向上する。
【図面の簡単な説明】
【０００８】
【図１】本発明の好適な実施形態を示すブロック図。
【図２】アンテナからの入力信号を示す波形図。
【図３】Ａ／Ｄ変換回路の処理後の波形を示す波形図。
【図４】移動平均フィルタの処理後の波形を示す波形図。
【図５】検波回路の処理後の波形を示す波形図。
【図６】ＬＰＦの処理後の波形を示す波形図。
【図７】２値化出力を示す波形図。
【図８】７ビットの多値化出力及びそのシリアルデータ出力を示す波形図。
【図９】１６ビットのシリアルデータ出力を示す波形図。
【発明を実施するための形態】
【０００９】
以下、本発明の好適な実施形態を添付図面に基づいて説明する。
図１に示すように、電波時計用受信回路は、アナログ部Ａとデジタル部Ｂからなり、外付けしたアンテナ１の同調容量値を受信する電波信号の周波数、例えば４０ｋＨｚに可変容量素子２で同調させ、前記アンテナ１で受信した電波信号が前記アナログ部Ａに入力し、デジタル変換されてデジタル部Ｂに入力し、デジタル部Ｂで生成された２値化出力またはシリアルデータ出力のいずれかのタイムコード信号が選択されて制御部であるマイコン３に出力するよう構成している。
【００１０】
アナログ部Ａは、受信した電波信号を増幅するＶＧＡ（Variable
Gain Amplifier：ゲイン可変アンプ）４と、このＶＧＡ４の増幅信号から受信電波に含まれるノイズ周波数成分を除去して受信する長波標準電波の周波数（４０ｋＨｚ）のみからなる中間受信信号を取得するフィルタ回路５と、このフィルタ回路５を通過した前記中間受信信号をデジタル化するＡ／Ｄ変換回路６と、後述するデジタル部ＢのＡＧＣ１１の出力信号をアナログ化して前記ＶＧＡ４に出力するＤ／Ａ変換回路７とからなる。前記フィルタ回路５は、第１のバッファ５ａと第２のバッファ５ｂを備え、前記第１のバッファ５ａの出力は、ＢＰＦ（バンドパスフィルタ）５ｃを介して前記第２のバッファ５ｂへ入力するよう構成している。
【００１１】
デジタル部Ｂは、１ビットのデジタル信号で表された前記中間受信信号を多ビット化する移動平均フィルタ８と、多ビット化した信号を検波する検波回路９と、検波回路９による検波で発生したスプリアス等のリップルを除去して平滑化するＬＰＦ（ローパスフィルタ）１０と、このＬＰＦ１０から入力した信号に基づいて前記ＶＧＡ４で受信した電波信号を増幅する際のゲインを制御する信号を出力するＡＧＣ１１と、前記ＬＰＦ１０の出力を２値化処理してタイムコード信号として出力する２値化手段１２と、前記ＬＰＦ１０の出力を多ビット化処理する多値化手段１３と、前記移動平均フィルタ８、前記検波回路９、前記ＬＰＦ１０及び前記多値化手段１３にそれぞれクロック信号を供給するクロック供給回路１４と、前記多値化手段１３、前記２値化手段１２及び前記ＬＰＦ１０の各出力が入力し、多ビットのデータとこのデータにする２値のデータとが連続するシリアルデータをタイムコード信号として出力するパラレル／シリアル変換回路１５と、このパラレル／シリアル変換回路１５と前記２値化手段１２の各出力であるタイムコード信号の一方を選択してマイコン３に出力する切り替え回路１６とから構成される。
【００１２】
続いて、上述した実施形態の動作を説明する。まず、可変容量素子２はアンテナ１の同調周波数をあらかじめ指定された受信する標準電波の周波数、例えば４０ｋＨｚに同調させる。アンテナ１で受信された所定周波数（４０ｋＨｚ）の標準電波信号は、図２に示すように、４０ｋＨｚの搬送波に振幅変調がかかったものであり、ノイズが重畳している。この受信した電波信号は、ＶＧＡ４で増幅されて、フィルタ回路５に入力し、ＢＰＦ５ｃでノイズを除去する。
【００１３】
フィルタ回路５を通過した中間受信信号は、例えばΔΣＡＤＣのようなＡ／Ｄ変換回路６でデジタル変換され、図３に示すように、システムクロック信号の周波数でサンプリングされた分解能１ビットの粗密波のデジタル信号となる。なお、図３において密状態部分は、黒く示されている。そして、前記デジタル信号がデジタル部Ｂの移動平均フィルタ７に入力する。
【００１４】
移動平均フィルタ８は、図３に示すデジタル信号を、図４に示すように、サンプリング周波数が変換された多ビットのデジタル信号として出力する。この移動平均フィルタ８のサンプリング周波数は、システムクロック信号を分周して生成したものである。前記移動平均フィルタ８の出力信号は、検波回路９で検波され、図５に示すような波形を持つ１０ビットのデジタル信号として出力される。この検波回路９の出力信号は、図５に示すように、検波処理によるリップルが残ったものとなる。
【００１５】
この残ったリップルは、ＬＰＦ１０によって除去され、図６に示すように、分解能１０ビット、サンプルレート１ｋＨｚのきれいな復号波形となり、このＬＰＦ１０から出力されたデジタル復号信号は、ＡＧＣ１１、２値化手段１２、多値化手段１３及びパラレル／シリアル変換回路１５にそれぞれ入力する。
【００１６】
ＡＧＣ１１は、その出力電圧をＶＧＡ４で受信信号を増幅する際のゲインを決定するデジタル信号として出力する。このデジタル信号は、任意の時定数に設定可能なので、高速に収束させることが可能である。そして、前記デジタル信号は、Ｄ／Ａ変換回路７でアナログ信号に変換されて前記ＶＧＡ４に入力し、アンテナ１で受信した信号が前記ＡＧＣ１１で決定された所定のゲインで増幅されて、フィルタ回路５に入力し、Ａ／Ｄ変換回路６でデジタル信号化されて再度デジタル部Ｂに入力し、上述した処理がなされる。
【００１７】
また、２値化手段１２に入力したデジタル復号信号は、図７に示すように、分解能１ビットのデジタル信号として２値化される。この２値化処理においては、２値化手段１２にスライスレベルを変更する機構を設けておけば、デューティ調整を容易に行なうことが可能となり、さまざまな検波波形に対して最適な復号信号を得ることができる。
【００１８】
多値化手段１３に入力したデジタル復号信号は、図８（ａ）に示すように、間引き処理を行うことによって、分解能７ビット、サンプルレート１０Ｈｚのデジタル信号として出力され、パラレル／シリアル変換回路１５に入力する。前記サンプルレート１０Ｈｚは、システムクロック信号を分周して生成したものである。図８（ａ）のｈが７ビットのデジタルデータ（１２８階調）で表され、１秒間にサンプルレートの回数分、すなわち１０回サンプリングされて、図８（ｂ）に示すように、それらがつながった８ビットのシリアルデータとして前記パラレル／シリアル変換回路１５から出力される。
【００１９】
このシリアルデータがタイムコード信号（ＴＣＯ）であって、７ビットの復号データと１ビットの２値化データからなる。図８（ｂ）に示す、ＣＫＯはサンプリング同期信号で、立ち上がりエッジでタイムコード信号に同期する。また、ＣＫＦはシリアル信号であるタイムコード信号をパラレル信号に変換するためのフレーム同期信号である。
【００２０】
ＬＰＦ１０からパラレル／シリアル変化回路１５に入力するデジタル復号信号は、上述のように、分解能１０ビット、サンプルレート１ｋＨｚであるが、パラレル／シリアル変換回路１５において、１秒間にサンプルレートの回数分、すなわち約１０００回サンプリングされて、図９に示すように、それらがつながった１６ビットのシリアルデータとして出力される。このシリアルデータがタイムコード信号（ＴＣＯ）であって、１０ビットの復号データと１ビットの２値化データ及び５ビットの空データからなる。
【００２１】
図９に示す、ＣＫＯはサンプリング同期信号で、立ち上がりエッジでタイムコード信号に同期する。また、ＣＫＦはシリアル信号であるタイムコード信号をパラレル信号に変換するためのフレーム同期信号である。
【００２２】
パラレル／シリアル変換回路１５からのタイムコード信号であるシリアルデータ出力と２値化手段１２からの２値出力は、切り替え回路１６で一方が選択されてマイコン３に出力される。このマイコン３によって、シリアルデータ出力の２値化データまたは２値出力が時刻情報に変換され、この時刻情報が電波時計の時刻の修正に利用される。また、シリアルデータ出力の７ビットまたは１０ビットの復号データがマイコン３に入力することによって、より高度な復号アルゴリズムを採用することが可能となり、加えて、アナログ的な検波波形を電波時計のディスプレイに表示するなど、多用途に応用できる。
【００２３】
なお、本発明は上述の実施形態に限定されるものではなく、例えばアナログ信号のデジタル信号への変換は、検波処理の前に行なったが、この変換を検波処理の後で行なってもよく、多値化処理の前にデジタル信号化されていればよいものである。したがって、検波回路はデジタル信号を検波する検波回路９に限らず、また、検波回路の構成に応じて移動平均フィルタ８やＬＰＦ１０に替えて、フィルタの構成も適宜選択すればよい。
【００２４】
さらに、上述の実施形態では、受信する長波標準電波の信号を、フィルタ回路５を介して受信周波数（４０ｋＨｚ）のままＡ／Ｄ変換回路６に入力しているが、これに限らずスーパーへテロダイン方式の受信回路を用いることも可能である。すなわち、受信した４０ｋＨｚの長波標準電波を、受信側で生成したローカル周波数の信号と混合することによって中間周波数の信号へと変換し、この中間周波数を持つ受信信号を、上述の実施形態における中間受信信号に対応させてＡ／Ｄ変換回路６に入力しても以後の信号処理は同じである。またさらに、切り替え回路１６を設けず、パラレル／シリアル変換回路１５から多値化されたシリアルデータのみをマイコン３に出力するよう構成してもよい。
【符号の説明】
【００２５】
１ アンテナ
２ 可変容量素子
３ マイコン
４ ＶＧＡ
５ フィルタ回路
６ Ａ／Ｄ変換回路
７ Ｄ／Ａ変換回路
８ 移動平均フィルタ
９ 検波回路
１０ ＬＰＦ
１１ ＡＧＣ
１２ ２値化手段
１３ 多値化手段
１４ クロック供給回路
１５ パラレル／シリアル変換回路
１６ 切り替え回路
【特許請求の範囲】
【請求項１】
外付けしたアンテナにより受信する時刻情報を含む長波標準電波からタイムコード信号を生成、出力する電波時計用受信回路であって、受信した長波標準電波信号に基づいて前記時刻情報を含む中間受信信号を取得するフィルタ回路と、前記中間受信信号を検波する検波手段と、この検波手段の前段または後段において受信信号をデジタル信号に変換するＡ／Ｄ変換回路と、変換されたデジタル信号を適宜な周波数でサンプリングされた多ビットのデータを含むタイムコード信号として出力する多値化手段とを備えることを特徴とする電波時計用受信回路。
【請求項２】
前記多値化手段に加えて、前記検波手段及び前記Ａ／Ｄ変換回路の後段に設けた検波されたデジタル信号が入力する２値化手段を設け、この２値化手段からの２値化信号と前記多値化手段からの多ビット化信号が入力するパラレル／シリアル変換回路を設け、このパラレル／シリアル変換回路から、前記適宜な周波数でサンプリングされた多ビットのデータと、この多ビットのデータに対応する２値のデータとが連続するシリアルデータをタイムコード信号として出力するよう構成したことを特徴とする請求項１記載の電波時計用受信回路。
【請求項３】
前記パラレル／シリアル変換回路から出力されるシリアルデータと前記２値化手段から出力される２値化信号とのいずれかを選択してタイムコード信号として出力する切り替え回路を設けたことを特徴とする請求項２記載の電波時計用受信回路。
【請求項１】
外付けしたアンテナにより受信する時刻情報を含む長波標準電波からタイムコード信号を生成、出力する電波時計用受信回路であって、受信した長波標準電波信号に基づいて前記時刻情報を含む中間受信信号を取得するフィルタ回路と、前記中間受信信号を検波する検波手段と、この検波手段の前段または後段において受信信号をデジタル信号に変換するＡ／Ｄ変換回路と、変換されたデジタル信号を適宜な周波数でサンプリングされた多ビットのデータを含むタイムコード信号として出力する多値化手段とを備えることを特徴とする電波時計用受信回路。
【請求項２】
前記多値化手段に加えて、前記検波手段及び前記Ａ／Ｄ変換回路の後段に設けた検波されたデジタル信号が入力する２値化手段を設け、この２値化手段からの２値化信号と前記多値化手段からの多ビット化信号が入力するパラレル／シリアル変換回路を設け、このパラレル／シリアル変換回路から、前記適宜な周波数でサンプリングされた多ビットのデータと、この多ビットのデータに対応する２値のデータとが連続するシリアルデータをタイムコード信号として出力するよう構成したことを特徴とする請求項１記載の電波時計用受信回路。
【請求項３】
前記パラレル／シリアル変換回路から出力されるシリアルデータと前記２値化手段から出力される２値化信号とのいずれかを選択してタイムコード信号として出力する切り替え回路を設けたことを特徴とする請求項２記載の電波時計用受信回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−７６５８０（Ｐ２０１３−７６５８０Ａ）
【公開日】平成２５年４月２５日（２０１３．４．２５）
【国際特許分類】
【出願番号】特願２０１１−２１５４４０（Ｐ２０１１−２１５４４０）
【出願日】平成２３年９月２９日（２０１１．９．２９）
【出願人】（３９０００９６６７）セイコーＮＰＣ株式会社 (161)
【Ｆターム（参考）】
【公開日】平成２５年４月２５日（２０１３．４．２５）
【国際特許分類】
【出願日】平成２３年９月２９日（２０１１．９．２９）
【出願人】（３９０００９６６７）セイコーＮＰＣ株式会社 (161)
【Ｆターム（参考）】
[ Back to top ]