電源コントローラ
【課題】電源の出力の適切な制御を可能にしつつ、望ましくない可聴周波数の範囲内での有効スイッチング周波数を避けるための１次側コントローラを、低コストで実現する。
【解決手段】電源コントローラが開示される。例示的な電源コントローラは、電源の出力を表わす検知信号に応じて、フィードバック信号を生成するように結合された信号分離回路を含む。誤差信号生成器は、フィードバック信号と参照信号とに応じて、誤差信号を生成するように結合される。制御回路は、誤差信号と電流検知信号とに応じて駆動信号を生成するように結合される。駆動信号は、前記電源のスイッチのスイッチングを制御するように結合される。多重サイクル変調回路が制御回路に含まれて、スタートスキップ信号と、ストップスキップ信号と、スキップマスク信号とに応じてスキップ信号を生成するように結合される。
【解決手段】電源コントローラが開示される。例示的な電源コントローラは、電源の出力を表わす検知信号に応じて、フィードバック信号を生成するように結合された信号分離回路を含む。誤差信号生成器は、フィードバック信号と参照信号とに応じて、誤差信号を生成するように結合される。制御回路は、誤差信号と電流検知信号とに応じて駆動信号を生成するように結合される。駆動信号は、前記電源のスイッチのスイッチングを制御するように結合される。多重サイクル変調回路が制御回路に含まれて、スタートスキップ信号と、ストップスキップ信号と、スキップマスク信号とに応じてスキップ信号を生成するように結合される。
【発明の詳細な説明】
【技術分野】
【０００１】
背景情報
開示の範囲
本発明は、電源に関する。特に、発明はスイッチング電源のコントローラに関する。
【背景技術】
【０００２】
背景
典型的なアプリケーションにおいて、交流−直流電源は、通常の交流電源コンセントから、公称では５０Ｈｚまたは６０Ｈｚという比較的低い周波数の、１００Ｖｒｍｓから２４０Ｖｒｍｓまでの間にある入力を受ける。交流入力電圧は、通常では電源の内部で整流されて、直流−直流スイッチング電力コンバータによって使用されるための制御されていない直流電圧のソースとなる。電力コンバータの内部のスイッチは、典型的には、制御回路によって、比較的高い周波数（数１０キロヘルツまたは数１００キロヘルツ）でオンおよびオフされて、制御された出力を供給するが、その出力は電子機器を動作させるため、または電子機器に電力を供給する電池を充電するために適したものであり得る。
【０００３】
スイッチング電源の設計は、通常は、効率、サイズ、重量およびコストといった、対立する要求の間の妥協である。定格出力電力を伝達する最適解により、通常は、人間が聴こえる範囲を超える、２０ｋＨｚよりも高いスイッチング周波数が定められている。
【０００４】
電源が待機負荷および無負荷のような低負荷で動作するときに電源が消費可能なエネルギの量が、規制上の要件によって制限されている。スイッチング電源が、定格電力よりも低い電力を伝達するときには、電源でのエネルギの損失は、スイッチング動作による損失が支配的である。したがって出力電力が低いときには、支配的な損失を低減するために、電源をより低いスイッチング周波数で動作させることが有利となる。
【０００５】
低い電力での最適なスイッチング周波数は、しばしば、２０ｋＨｚより低い可聴周波数帯内にある。その可聴周波数帯のスイッチングは、電源内の電子部品および磁気部品の機械的励振から生じる、望ましくない音声ノイズを生じさせる可能性がある。電源が安定的であるとともに負荷の変化に適切に応答するという要求を満たしながら、発振器の周波数を連続的に調整して、望ましくない可聴周波数を避けることは難しい。
【０００６】
この困難を克服するために、電源のためのコントローラは、典型的には、発振器を固定周波数に設定し、発振器によって規定されるスイッチング期間の間にスイッチングを許可および禁止することによって、出力を制御する。発振器のスイッチング期間は、しばしばスイッチング周期と呼ばれる。結果としての、連続的なスイッチング期間および非スイッチング期間の配置は、発振器の周波数よりも実質的に低くなり得る、有効スイッチング周波数を生成する。有効スイッチング周波数は、平均スイッチング周波数であると考えてもよい。平均スイッチング周波数とは、実質的には、多数の連続的なスイッチング期間のスイッチング回数をその多数の連続的なスイッチング期間で割った、回数の比率を、固定発振器周波数に乗じたものである。
【０００７】
スイッチングが生じるスイッチング期間は、しばしば、有効スイッチング期間と呼ばれ、スイッチングが禁止される期間は、しばしば、無効スイッチング期間、またはスキップスイッチング期間と呼ばれる。電源が、負荷の変化に適切に応答するように十分に頻繁にスイッチングしながら、音声ノイズの発生を避ける方法で、有効期間とスキップ期間とを配置することが重要である。電気的絶縁に対する要請は、有効期間およびスキップ期間の配置に制限をもたらす可能性がある。
【０００８】
安全機関は、一般的には、交流−直流電源の入力と出力との間の電気的絶縁を要求する。電気的絶縁は、電源の入力と出力との間の直流電流を防ぐ。すなわち、電源の入力端子と出力端子との間に印加された高圧の直流電圧は、電源の入力端子と出力端子との間に直流電流を生じさせないであろう。電気的絶縁の要請は、電源のコストおよび望ましくない音声周波数でのスイッチングを避けることに寄与する複雑な要因である。
【０００９】
電気的絶縁を有する電源は、絶縁バリアの入力側の回路が、絶縁バリアの出力側の回路から電気的に絶縁されるように、入力を出力から電気的に分離する絶縁バリアを維持しなければならない。エネルギは、その絶縁バリアを通って伝達されて出力に電力を供給しなければならず、信号の形態での情報は、出力を調整するために、絶縁バリアを通って伝達されなければならない。電気的絶縁は、典型的には、電気磁気素子および電気光学素子で達成される。トランスおよび結合インダクタのような電気磁気素子は、一般的に、出力電力を供給するために、入力と出力との間でエネルギを伝達するために用いられるが、電気−光学素子は、一般的には、入力と出力との間のエネルギの伝達を制御するために、出力と入力との間で信号を伝達するために用いられる。
【００１０】
電源のコストを低減するための努力は、電気−光学素子およびその関連する回路をなくすことに向けられてきた。代替的な解決法は、一般的に、トランスまたは結合インダクタのような単一のエネルギ伝達素子を用いて、出力にエネルギを供給するとともに、出力を制御するために必要な情報を得ることである。最低のコストの構成では、典型的には、制御回路と高電圧スイッチとを絶縁バリアの入力側に配置する。
【００１１】
コントローラは、エネルギ伝達素子の巻線、または、別のスイッチングされる電気磁気素子の巻線のいずれかにおける電圧の観測から間接的に、出力についての情報を得る。情報を提供する巻線は、絶縁バリアの入力側にある。コストおよび複雑さをさらに低減するために、コントローラは、エネルギ伝達素子の同じ巻線を用いて、電源への入力についての情報を得ることも可能である。スイッチングされた磁気素子を用いて電源を制御するために必要な情報を得ることの困難さは、スイッチングのない期間の間にはコントローラが情報を受けることができないということである。したがって、コントローラは、負荷の変化に適切に応答するためにスイッチを十分に頻繁にスイッチングさせなければならない。
【００１２】
絶縁バリアの入力側は、しばしば１次側と呼ばれ、絶縁バリアの出力側は、しばしば２次側と呼ばれる。１次側から電気的に絶縁されていないエネルギ伝達素子の巻線は、１次側巻線であり、それはしばしば１次側参照巻線と呼ばれる。入力電圧に結合されて、その入力電圧からエネルギを受ける、１次側の巻線は、しばしば１次巻線と単に呼ばれる。１次側の回路にエネルギを伝達する、他の１次参照巻線は、たとえば、バイアス巻線、または検知巻線のような、その主な機能を記述する名前を有し得る。１次側巻線から電気的に絶縁された巻線は、２次側巻線であり、しばしば出力巻線と呼ばれる。
【００１３】
１次側の巻線から２次側の出力についての情報を得る電源コントローラは、特に、その情報がパルス信号の形態であるときには、しばしば、１次コントローラと呼ばれ、電源は、１次側制御で動作すると呼ばれる。
【発明の概要】
【発明が解決しようとする課題】
【００１４】
スイッチング期間のグループの間にスイッチングを許可または禁止することによって、有効スイッチング周波数を低減する既存の電源コントローラは、電気的に絶縁される用途におけるコストおよび性能の要求を満たすことの困難さに直面する。出力の適切な制御を可能にしつつ、望ましくない可聴周波数の範囲内での有効スイッチング周波数を避けるための低コストでの解決法が、１次側コントローラにとって必要である。
【課題を解決するための手段】
【００１５】
図面の簡単な説明
本発明の非限定的かつ非包括的な実施の形態が以下の図面を参照して説明される。同様の参照符号は、他に特定されていなければ、さまざまな図面を通じて同様の部分を示す。
【図面の簡単な説明】
【００１６】
【図１】本発明の教示に従う１次側コントローラを有する電源の実施例を示す機能ブロック図である。
【図２】本発明の教示に従う、負荷に電力を供給する例示的なスイッチング電源の動作フローの例を概して示す、例示的なフロー図である。
【図３】本発明の教示に従う、最小和多重サイクル変調（minimum-sum multi-cycle modulation）のための例示的回路を示す、電源の例示的コントローラの一部を示す概略図である。
【図４】図３に示された、例示的な最小和多重サイクル変調回路における信号を示すタイミング図である。
【図５】本発明の教示に従う、負荷に電力を供給する別の例示的なスイッチング電源の動作フローの例を概して示す、別の例示的なフロー図である。
【図６】本発明の教示に従う、負荷に電力を供給する別の例示的なスイッチング電源の動作フローの例を概して示す、さらに別の例示的なフロー図である。
【発明を実施するための形態】
【００１７】
詳細な説明
最小和多重サイクル変調で電源を制御するための方法および装置が開示される。以下の説明において、本発明の完全な理解を与えるために、多数の具体的な詳細が述べられる。しかしながら当業者には、その具体的な詳細が、本発明を実施するために採用されていなくてもよいということが明らかであるだろう。別の例においては、周知の材料または方法は、本発明が曖昧になるのを避けるために、詳細には記述されていない。
【００１８】
この明細書を通じての「１つの実施の形態」、「実施の形態」、「１つの実施例」または「実施例」との名称は、実施の形態または実施例に関連して記述される特定の特徴、構造または性質が、本発明の少なくとも１つの実施の形態に含まれるということを意味する。すなわち、この明細書を通じたさまざまな場所で、「１つの実施の形態において」、「実施の形態において」、「１つの実施例において」または「実施例において」との記述が存在することは、必ずしも、同じ実施の形態または実施例をすべて参照するということではない。さらに、特定の特徴、構造または性質は、１以上の実施の形態または実施例において任意の適切な組合せおよび／またはサブコンビネーションで組合せされ得る。特定の特徴、構造または性質は、集積回路、電子回路、組合せ論理回路、または記述された機能を提供する他の適切な部品に含まれ得る。さらに、本明細書とともに提供される図面は、当業者に対する説明の目的のためのものであって、正確な大きさを表現するように描かれたものではないということが明らかである。
【００１９】
図示のため、図１の概略図は、電気的絶縁を有する直流−直流電源１００の１つの実施例の顕著な特徴を示す。電源１００は、入力電圧ＶINを受けて、負荷（図１に示さず）への出力電圧Ｖo１２０および出力電流ＩO（１１８）を生成する。交流−直流電源の実施例において、直流入力電圧ＶIN（１０２）は、整流されて交流入力電圧にフィルタがかけられる。入力電圧ＶIN（１０２）は、入力リターン１０４に対して正である。出力電圧ＶO１２０は、出力リターン１２２に対して正である。他の実施例において、電源は、１より大きい出力を有し得る。
【００２０】
図１の実施例における直流−直流電源１００は、エネルギ伝達素子Ｔ１（１２４）と、スイッチＳ１（１５６）とを含む。スイッチＳ１（１５６）は、たとえば金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、またはバイポーラ接合トランジスタ（ＢＪＴ）のような、制御された半導体素子の動作を表わす。図１の実施例における直流−直流電源１００は、また、コントローラ１３８を含む。コントローラ１３８は、電流検知信号１３６と電圧検知信号１５２とを受ける。図１の実施例において、電圧検知回路１３０は、パルス電圧ＶB（１２８）を生成する。パルス電圧ＶB（１２８）は入力リターン１０４に対して正および負のいずれでもあり得る。
【００２１】
図１に示された実施例において、エネルギ伝達素子Ｔ１（１２４）は、しばしばトランスと呼ばれる結合インダクタであり、３つの巻線を有する。巻線１１０は、入力電圧ＶIN（１０２）に結合される一方端と、スイッチＳ１（１５６）に結合される他方端とを有する１次巻線である。巻線１１２は、出力リターン１２２に結合される一方端と、出力整流器Ｄ１（１１４）に結合される他方端とを有する２次巻線である。巻線１２６は、しばしばバイアス巻線と呼ばれる検知巻線であり、入力リターン１０４に結合される一方端を有する。巻線の極性は、各々の巻線の一方端に点によって示されている（点が付された端部は同じ極性を有する）。巻線の極性から、図１の実施例がフライバック電源となるように構成されていることが示されている。
【００２２】
図１のフライバック電源の実施例の動作において、コントローラ１３８は、駆動信号ＵD（１５４）を生成し、駆動信号ＵD（１５４）は、期間ＴSの繰返しスイッチング期間内で、スイッチＳ１（１５６）を開閉させ得る。スイッチＳ１（１５６）が閉じている場合（ＯＮである、またはＯＮ状態であるとも呼ばれる）、スイッチＳ１（１５６）が、エネルギ伝達素子１２４の１次巻線１１０において電流ＩP（１３４）を流す。スイッチＳ１（１５６）が開いている場合（ＯＦＦである、またはＯＦＦ状態であるとも呼ばれる）、スイッチＳ１（１５６）は、電流を流すことができない。
【００２３】
スイッチＳ１（１５６）がＯＮである場合、エネルギ伝達素子１２４の１次巻線１１０での電圧ＶP（１０８）は、入力電圧ＶIN（１０２）である。図１の実施例においてスイッチＳ１がＯＮである間、１次電流ＩP（１３４）は、それが可変の電流リミットＩPK（１３２）の値に達するまで増加する。図１の実施例において、スイッチＳ１（１５６）がＯＮである間は、２次巻線１１２に電流は実質的に流れず、検知巻線１２６にも電流は実質的に流れない。
【００２４】
コントローラ１３８は、パルス１次電流ＩP（１３４）を検知する。電流ＩP（１３４）は、また、電流検知信号１３６でもある、スイッチＳ１（１５６）における電流である。電流を検知するための多数の公知の方法のうちのいずれかの方法、たとえば、電流を流す抵抗の電圧を受ける方法、または、たとえば変流器によって小さくされた電流を変流器から受ける方法、または、たとえば電流を流す金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のオン抵抗での電圧を受ける方法などを、１次電流ＩP（１３４）を検知するために用いて電流信号１３６をコントローラ１３８に与えてもよい。
【００２５】
図１の実施例において示された電流および電圧の波形は、電源１００が、非連続導通モード（discontinuous conduction mode:ＤＣＭ）で動作することを示し、ＤＣＭは軽負荷における動作において典型的である。ＤＣＭにおける動作の明確な特徴は、１次電流ＩP１３４は、スイッチＳ１（１５６）がＯＮした直後に０になることである。より大きな負荷において、電源は典型的には連続導通モード（continuous conduction mode:ＣＣＭ）で動作する。連続導通モードは、スイッチＳ１（１５６）がＯＮした直後に１次電流ＩP（１３４）が０から有限の正の値に跳躍することによって区別される。ただし、連続導通モードは図１には示されていない。
【００２６】
１次電流ＩP（１３４）が可変の電流リミットＩPK（１３２）に到達したときに、コントローラ１３８はスイッチＳ１（１５６）を開き、電流ＩP（１３４）は０へと降下する。クランプ回路１０６は、典型的には、１次巻線１１０の両端に結合されて、スイッチＳ１（１５６）が開くときに、スイッチＳ１（１５６）の電圧を制限する。
【００２７】
コントローラ１３８がスイッチＳ１（１５６）を開くときには、スイッチＳ１（１５６）が導通している間に結合インダクタＴ１（１２４）に蓄えられたエネルギによって２次巻線１１２における電流が生成される。２次巻線１１２におけるパルス電流は、ダイオードＤ１（１１４）によって整流されて、キャパシタＣ１（１１６）によってフィルタがかけられて、実質的に直流の出力電圧ＶO（１２０）が生成される。
【００２８】
スイッチＳ１（１５６）のスイッチングによって、バイアス巻線１２６における電圧ＶB（１２８）が生成される。電圧ＶB（１２８）は、１次巻線１１０および２次巻線１１２における、トランスの電圧に対する作用と関連付けられる。スイッチＳ１（１５６）がＯＮであるとき、電圧ＶB（１２８）は、出力リターン１０４に関して負であり、その強度は、実質的には、巻数比によって変換された入力電圧ＶIN（１０２）である。巻数比は、巻線１２６の巻数を巻線１１０の巻数で割ったものである。スイッチＳ１（１５６）がＯＦＦになりダイオードＤ１（１１４）が導通すると、電圧ＶB（１２８）は出力リターン１０４に対して正となる。電圧ＶB（１２８）の値は、実質的には、出力電圧ＶO（１２０）に、ダイオードＤ１（１１４）の導通時のダイオードＤ１（１１４）の電圧を加えた値であり、その和は巻数比で変換される。巻数比は、巻線１１２の巻数で巻線１２６の巻数を割ったものである。
【００２９】
図１の実施例におけるコントローラ１３８は、電圧検知信号ＶSENSE（１５２）から検知された入力電圧ＶINSENSEおよび検知出力電圧ＶOSENSEを抽出するための信号分離器１５０を含む。１つの実施例において、信号分離器１５０は、サンプルホールド回路に続く整流器であり得る。サンプルホールド回路は、出力電圧ＶO（１２０）を表わす実質的な直流フィードバック信号ＵFB（１４４）を与える。
【００３０】
図１の実施例におけるコントローラ１３８は、また、フィードバック信号ＵFB（１４４）と参照信号ＵREF（１４２）との差から誤差信号ＵERROR（１４８）を生成するエラーアンプ１４６を含む。参照信号ＵREF（１４２）は出力電圧ＶO（１２０）の所望の値を表わし、フィードバック信号ＵFB（１４４）は、出力電圧ＶO（１２０）の実際の電圧を表わす。１つの実施例において、エラーアンプ１４６は、参照信号ＵREF（１４２）とフィードバック信号ＵFB（１４４）との間の差を積分する積分器を含む。別の実施例において、エラーアンプ１４６は、積分器に加えて微分器を含み、当該分野においてよく知られているように、入力電圧ＶIN（１０２）と出力電流ＩO（１１８）とにおける変化に応答して、電源の安定性および振る舞いに対する所望の特性を与え得る。
【００３１】
図１の実施例におけるコントローラ１３８は、また、制御回路１４０を含み、制御回路１４０は、誤差信号ＵERROR（１４８）を受けて、スイッチＳ１（１５６）をスイッチングする駆動信号ＵD（１５４）を生成する。図１の実施例における制御回路１４０は、たとえばカウンタ１５８、論理ゲート１６０、および発振器１５８のようなさまざまなアナログ回路およびデジタル回路を含み、誤差信号ＵERROR（１４８）と、電流検知信号１３６と、駆動信号ＵD（１５４）との間の所望の関係を与える。
【００３２】
制御回路１４０は、さまざまな方法で電流検知信号１３６および誤差信号ＵERROR（１４８）に対してフィルタをかけて、たとえば、起動、シャットダウン、過負荷、軽負荷、および無負荷のようなさまざまな条件での電源の所望の振る舞いを与える。
【００３３】
１つの実施例において、制御回路１４０は、誤差信号ＵERROR（１４８）に応答して、可変の電流リミットＩPK（１３２）の値を調整して、それにより、出力電圧ＶO（１２０）を、所望の値に調整する。スイッチング期間ＴSが固定されている場合、可変の電流リミットＩPK（１３２）の調整は、スイッチＳ１（１５６）がＯＮである期間（しばしば、オン時間と呼ばれる）を変化させる。スイッチＳ１（１５６）がＯＮである期間は、また、しばしば、周期のオン時間間隔とも呼ばれる。この種の制御は、固定周波数でのピーク電流パルス幅変調（ＰＷＭ）として記述され得る。しばしばそれは、固定周波数ピーク電流モード制御、または単に電流モード制御と呼ばれる。
【００３４】
他の実施例において、制御回路１４０は、１次電流１３４が固定の電流リミット未満であるときに、固定されたスイッチング期間内でスイッチＳ１（１５６）がＯＮである時間を直接的に調整する。この種の制御は、しばしば、固定周波数電圧モードＰＷＭ、または固定周波数デューティ比制御と呼ばれる。
【００３５】
さらに別の実施例において、制御回路１４０は、１次電流１３４が固定の電流リミット未満であるときにスイッチのオン時間を固定してもよく、制御回路１４０は、可変のスイッチング期間を調整して、出力を制御してもよい。代わりに、制御回路１４０は、固定の電流リミットを設定して、スイッチをＯＦＦさせてもよく、制御回路１４０は、可変のスイッチング期間を調整して、出力を制御してもよい。制御回路は、多くの異なる方法でスイッチがＯＮおよびＯＦＦである時間の長さを変化させてもよく、それによって、変調されているときの電源の重い負荷に対する出力を制御してもよい。
【００３６】
軽負荷のときには、コントローラ１３８は、回路を用いて、電源を次のように制御してもよい。すなわち、スイッチングの生じる連続的期間のグループが、スイッチングが生じない連続的期間のグループによって分離され、スイッチングが生じるグループの期間の数と、スイッチングが生じないグループの期間の数との和が、常に最小値以上となるようにスイッチング事象が集められる。この種の制御は、最小和多重サイクル変調と説明され得る。１つの実施例において、有効期間の数と、スキップ期間の数との合計は一定である。最小和多重サイクル変調は、有効期間とスキップ期間との配置を制限して、出力の適切な制御を可能にしつつ、望ましくない可聴周波数の範囲内にある有効スイッチング周波数を避ける。
【００３７】
図２は、本発明の教示に従う、電源を制御する方法を概して記述する例示的なフローの図である。ブロック２０５において開始されると、ブロック２１０において電源の出力が検知される。１次側制御が行なわれる電源において、出力は電源の入力側の巻線から検知される。
【００３８】
次に、ブロック２１５において、コントローラは電源出力について検知された情報を用いて、固定のスイッチング期間ＴSで出力を制御するために必要なピーク電流ＩPK（１３２）を決定する。次に、判断ブロック２２０において、ピーク電流ＩPK（１３２）の値が最小ピーク電流ＩPKMINと比較される。１つの実施例において、最小ピーク電流ＩPKMINは、出力整流器Ｄ１（１１４）が出力電圧ＶO（１２０）の信頼性ある検知のために導通しなければならない最小時間に対応する。１つの実施例において、最小ピーク電流ＩPKMINは、電源の設計によって許容される最大ピーク電流の２５％である。
【００３９】
１つの実施例において、ピーク電流ＩPK（１３２）は、たとえば図１におけるＵERROR（１４８）のような誤差信号の強度から決定される。小さな誤差信号は、典型的には、高い効率の要求を満たすために、減少した有効スイッチング周波数を要求する軽負荷を暗示する。この条件下において、判断ブロック２２０は、ＩPK＜ＩPKMINであることがわかり、フローはブロック２３０に向けられる。ブロック２３０において、ピーク電流ＩPK（１３２）はＩPKMINの値に固定されるとともに、スイッチング周期ＴSの期間はＴSGの値に固定される。ブロック２３５において、最小和多重サイクル変調により調整が達成される。
【００４０】
ブロック２３５において示されるように、最小和多重サイクル変調は、出力の制御を、スイッチング信号におけるスイッチングのＮ個の期間を有効にすることによって達成し、スイッチングのＮ個の期間の各々は期間ＴSGを有し、スイッチングのないＭ個の期間ＴSGが、スイッチングのＮ個の期間に続く。実施例において、ＮとＭとの和は、最小値Ｋ以上に制限される。ここで、Ｋの値は、所望のアプリケーションの性能の要求を満たすように選ばれる。最小和多重サイクル変調は、最小値をグループ期間ＴGに配置する。実施例において、本発明の教示に従う最小和多重サイクル変調は、電源がコスト、効率および出力の制御の要求を満たしながら、望ましくない可聴周波数の発生を避けることを可能にする。
【００４１】
１つの実施例において、ＩPKMINは、電源の最大出力電力でのピーク電流のほぼ２５％に設定される。１つの実施の形態において、５ｋＨｚという最大効率スイッチング周波数を確立するために、固定のスイッチング周波数は３０ｋＨｚであり、Ｋの値は６である。人間の可聴範囲内であるが、最大効率スイッチング周波数は、電源の構成部品における機械的共振を励起させる可聴周波数の範囲外であり得る。
【００４２】
判断ブロック２２０が、ＩPKMIN≦ＩPKであるとわかると、フローはブロック２２５に向けられて、最小和多重サイクル変調の代わりに固定スイッチング周波数でのピーク電流ＰＷＭにより制御が達成される。１つの実施例において、最小和多重サイクル変調は、低い出力電力の伝達を制御するために用いられ得るとともに、固定周波数ピーク電流ＰＷＭ（固定周波数ピーク電流モード制御としても知られる）は、本発明の教示に従う、より高い出力電力の伝達を制御するために用いられ得る。
【００４３】
したがって、１つの実施例において、ピークスイッチング電流ＩPKと最小ピークスイッチング電流ＩPKMINとの間の関係に依存して、スイッチは、第１または第２の動作モードに従って導通するように制御され得る。第１の動作モードにおいて、スイッチは、スイッチング期間内の固定時間の間、導通するように制御されて、その固定のスイッチング期間内のピークスイッチング電流は、電源の出力を制御するために調整される。代わりに、第２の動作モードにおいて、スイッチは、固定のスイッチング期間内で導通するように制御され得るが、その固定のスイッチング期間は、一群の連続的なスイッチング期間であって、スイッチングのない時間によって、その次の群の連続的なスイッチング期間から分離される。スイッチングのない時間は、電源の出力を制御するために調整される。この実施例において、スイッチングのない期間は、有効スイッチング周波数が、可聴周波数範囲外となるか、または可聴周波数範囲内にあるように調整され得るが、スイッチングが生じるグループにおける期間の数と、スイッチングが生じない次のグループにおける期間の数との和が、最小値以上となるように、スイッチングのない期間の調整が制限される。
【００４４】
１つの実施例において、本発明の教示に従う、より高い電力の伝達を調整するために、周波数変調としても知られる期間の変調をピーク電流モードＰＷＭの代わりに用いることが可能であり得る。この例において、最小和多重サイクル変調に対して周期変調を用いるという判断は、制御において出力を維持するために必要なピーク電流よりもむしろ、等価なスイッチング周波数を考慮するであろう。たとえば、スイッチング期間がフィードバック信号に応じて増大して、軽負荷を示すであろうしきい値を交差する場合、動作が周期変調から最小和多重サイクル変調へと変化する。
【００４５】
別の実施例において、本発明の教示に従う、より高い電力の伝達を調整するために、固定周波数電圧モードＰＷＭをピーク電流モードＰＷＭの代わりに用いることが可能であり得る。この例において、最小和多重サイクル変調に対してＰＷＭを用いるという判断は、制御において出力を維持するために必要なピーク電流よりもむしろ、スイッチングのオン時間を考慮するであろう。たとえば、フィードバック信号に応じてオン時間が減少して、軽負荷を示すであろうしきい値を交差する場合、動作は固定周波数電圧モードＰＷＭから最小和多重サイクル変調へと変化する。
【００４６】
図３は、本発明の教示に従う、最小和多重サイクル変調の回路の１つの例を示す概略図３００である。図３の概略図３００は、図１の例示的な電源１００のような、例示的な電源の例示的コントローラ１３８に含まれる制御回路１４０の一部である。示されるように、図３の最小和多重サイクル変調回路の実施例は、インバータ３０６と、ＡＮＤゲート３０８および３３４と、ラッチ３１０および３３８と、単安定マルチバイブレータ３１２と、発振器３１６と、カウンタ３２２とを含む。図４は、図３の概略図における信号間の関係を示すタイミング図４００である。
【００４７】
示された例において、図３の発振器３１６は、クロック信号３１８を供給し、クロック信号３１８はスイッチング周波数を確立するとともに、電源のためのスイッチング期間を記録する。１つの実施例において、クロック信号３１８は、また、図３には示されていないコントローラにおけるさまざまな回路へと分配される。図４は、クロック信号３１８が、各々が期間ＴSを有する１６個の連続的なスイッチング期間４０５の開始を記すことを示す。図４の例において、駆動信号ＵD（１５４）は、クロック信号３１８と同期する。スイッチング期間４０５の並びにおける第１のスイッチング期間における駆動信号ＵD（１５４）の立上がりエッジは、時刻ｔ0（４１０）におけるクロック信号３１８の立上がりエッジに一致する。
【００４８】
電源が最小和多重サイクル変調で動作する場合、図３における回路は、ＳＴＡＲＴ ＳＫＩＰ（スタートスキップ）信号３０２とＳＴＯＰ ＳＫＩＰ（ストップスキップ）信号３０４とを受けて、ＳＫＩＰ（スキップ）信号３４２を生成する。図３の最小和多重サイクル変調回路において、ＳＴＡＲＴ ＳＫＩＰ信号３０２とＳＴＯＰ ＳＫＩＰ信号３０４とは、入力とみなされ得るとともに、ＳＫＩＰ信号３４２は、出力とみなされ得る。１つの実施例において、ＳＫＩＰ信号３４２は、駆動信号ＵD（１５４）を抑止して、その結果、ＳＫＩＰ信号３４２がハイ論理レベルにあるときにスイッチングが生じることを不可能にする。１つの実施例において、ある入力においてＳＫＩＰ信号３４２の相補の信号を受けて、もう１つの入力において駆動コマンドを受けるＡＮＤゲート（図示せず）のような単純な論理回路が、ＳＫＩＰ信号３４２がハイであるときに駆動信号ＵD（１５４）を抑止し得る。
【００４９】
１つの実施例において、論理回路（図示せず）は、誤差信号ＵERROR（１４８）に応答して、ＳＴＡＲＴ ＳＫＩＰ信号３０２とＳＴＯＰ ＳＫＩＰ信号３０４とを生成する。誤差信号ＵERROR（１４８）がスキップしきい値内にある場合、論理回路はＳＴＡＲＴ ＳＫＩＰ信号３０２であるパルスを生成する。誤差信号ＵERROR（１４８）がスキップしきい値を超えて上昇する場合、論理回路は、ＳＴＯＰ ＳＫＩＰ信号３０４であるパルスを生成する。
【００５０】
以下に説明するような最小和多重サイクル変調回路がない場合、ＳＴＡＲＴ ＳＫＩＰ信号３０２は、スイッチングが禁止される一連のスイッチング期間を開始し、ＳＴＯＰ ＳＫＩＰ信号３０４は、スイッチングが許可される一連のスイッチング期間を開始するであろう。図３の例において、最小和多重サイクル変調回路は、ＳＫＩＰ信号３４２を監視して、スイッチングが許可されるグループにおけるスイッチング期間の数Ｎと、スイッチングが禁止される、その次のグループにおけるスイッチング期間の数であるＭとの和が最小値Ｋ以上であるようにスキップ期間の数を制限する必要がある場合に、ＳＴＡＲＴ ＳＫＩＰ信号３０２をマスクする。
【００５１】
図４のタイミング図において、駆動信号ＵD（１５４）のスイッチング事象４７０，４７５，４８０，４８５は、最小和多重サイクル回路がラッチ３１０からＳＴＡＲＴ ＳＫＩＰ信号３０２をマスクしなかった場合にそれらの事象がスキップされたであろうことを示すために、アスタリスク（＊）によって記録される。時刻ｔ0（４１０）において、ＳＴＡＲＴ ＳＫＩＰ信号３０２と、ＳＴＯＰ ＳＫＩＰ信号３０４と、ＯＮＥ−ＳＨＯＴ信号３１４と、ＳＫＩＰ ＭＡＳＫ（スキップマスク）信号３４０と、ＳＫＩＰ信号３４２とは論理ローレベルにある。時刻ｔ0（４１０）においてＳＫＩＰ信号３４２がローであるので、時刻ｔ0（４１０）におけるＣＬＯＣＫ（クロック）信号３１８からのパルスは、駆動信号ＵD（１５４）がハイとなる有効スイッチング期間を開始する。駆動信号ＵD（１５４）は、図１でも示されているように、電流検知信号１３６が電流制限値ＩPK（１３２）に達するまではハイに保たれる。時刻ｔ1（４１５）において開始される次のスイッチング期間は、また、駆動信号ＵD（１５４）が再びハイとなる有効スイッチング期間である。
【００５２】
ＳＫＩＰ信号３４２とＳＫＩＰ ＭＡＳＫ信号３４０とは、時刻ｔ2（４２０）においてＳＴＡＲＴ ＳＫＩＰ信号３０２がハイとなるまでローのままで保たれる。時刻ｔ2（４２０）においてＳＴＡＲＴ ＳＫＩＰ信号３０２がハイになると、ラッチ３１０はＳＫＩＰ信号３４２をハイ論理レベルに設定する。ハイレベルのＳＫＩＰ信号３４２により、スイッチングが無効となる（スイッチＳ１ １５６がオンするのを禁止される）。したがって、駆動信号ＵD（１５４）は、ＳＫＩＰ信号３４２がハイである間ローのままである。ＳＫＩＰ信号３４２は、時刻ｔ3（４２５）においてハイとなるまでハイに保たれる。
【００５３】
時刻ｔ2（４２０）においてＳＫＩＰ信号３４２がハイ論理レベルになると、ワンショットとも呼ばれる単安定マルチバイブレータ３１２がラッチ３３８の出力であるＳＫＩＰ ＭＡＳＫ信号３４０をハイ論理レベルに設定する出力信号３１４を生成する。ワンショット３１２からの出力信号３１４は、カウンタ３２２のＲＥＳＥＴ入力３２０で受信されて、出力３２６，３２８，３３０，３３２を０（ロー論理レベル）に設定する。カウンタ３２２の出力３２６，３２８，３３０，３３２は、それぞれ、カウンタ３２２のカウント値の最下位ビットの数字から最上位ビットの数字までをそれぞれ表わす。ＳＫＩＰ ＭＡＳＫ信号３４０は、また、カウンタ３２２のＥＮＡＢＬＥ入力３２４において受信される。ＳＫＩＰ ＭＡＳＫ信号３４０がハイになると、カウンタ３２２は、ＣＬＯＣＫ信号３１８のパルスのカウントを開始する。他の実施例において、ＳＫＩＰ ＭＡＳＫ信号３４０を受信する代わりに、カウンタ３２２のＥＮＡＢＬＥ入力３２４がハイ論理レベルに固定されてカウンタ３２２が連続的にカウントを行なってもよい。ＳＫＩＰ ＭＡＳＫ信号３４０によって有効になったカウンタは、スイッチング損失を減少させるが、連続的に動作するカウンタは、図３には示されていない別の回路によって用いられる、低減された周波数での連続的なクロック信号を供給し得る。
【００５４】
ＳＫＩＰ ＭＡＳＫ信号３４０は、カウンタ３２２の１以上の出力が、ＡＮＤゲート３３４の出力によってラッチ３３８がリセットされる値に達するまで、ハイに保たれる。図３の例において、ラッチ３３８をリセットするカウンタ３２２の出力の値は６、またはバイナリ値で０１１０であるが、それは、ＡＮＤゲート３３４の２つの入力が、カウンタ３２２からの出力３２８および３３０を受けるためである。カウンタ３２２からの出力３２８および３３０は、カウンタが、値６に達するときにはともにハイである。
【００５５】
別の実施例において、カウンタ３２２からの他の出力は、２よりも大きい入力を有するＡＮＤゲートによって受信されて、カウンタ３２２とは異なる値でラッチ３３８をリセットし得る。さらに別の例において、より複雑な論理回路がカウンタ３２２からの出力を受けるとともに、信号を制御するかまたは信号をプログラムするように論理的に組合されて、ラッチ３２２をリセットするカウント値が電源の必要に従って動的に変化してもよい。
【００５６】
図４の例示的なタイミング図において、ＳＴＡＲＴ ＳＫＩＰ信号３０２は、時刻ｔ4（４３０）においてハイになるが、ＳＫＩＰ信号３４２はＳＫＩＰ ＭＡＳＫ信号３４０によってマスクされるので、時刻ｔ4（４３０）においてハイにはならない。ＳＫＩＰ ＭＡＳＫ信号３４０のハイ論理レベルは、インバータ３０６によって反転されて、ＡＮＤゲート３０８の入力においてロー論理レベルが印加されて、それによってＳＴＡＲＴ ＳＫＩＰ信号３０２がラッチ３１０を設定することを防ぐ。図３の最小和多重サイクル変調回路がない場合、図４におけるＳＫＩＰ信号３４２は、ＳＴＡＲＴ ＳＫＩＰ信号３０２およびＳＴＯＰ ＳＫＩＰ信号３４０にそれぞれ応じて、時刻ｔ4（４３０）においてハイとなり、時刻ｔ6（４４０）においてローとなるであろう。それは、図４において、時刻ｔ4（４３０）および時刻ｔ6（４４０）の間の点線によって示されている。
【００５７】
図４の実施例において、ＳＫＩＰ ＭＡＳＫ信号３４０は、時刻ｔ2（４２０）においてハイとなり、ＣＬＯＣＫ信号３１８のＫカウントの間ハイのままであり、時刻ｔ5（４３５）においてローとなる。図４は、図３の例示的回路の動作を示しているので、Ｋ＝６である。ＳＫＩＰ ＭＡＳＫ信号３４０が、時刻ｔ2（４２０）においてカウンタ３２２を有効にしたあと、ＣＬＯＣＫ信号３１８の６番目のパルスにおいてＳＫＩＰ ＭＡＳＫ信号３４０がローとなる。
【００５８】
図４は、ＳＴＡＲＴ ＳＫＩＰ信号３０２が時刻ｔ4（４３０）においてハイになるが、ＳＫＩＰ信号３４２が時刻ｔ4（４３０）においてハイとならないことを示している。なぜなら、ＳＫＩＰ ＭＡＳＫ信号３４０は時刻ｔ4（４３０）においてハイであり、ＡＮＤゲート３０８によって、ＳＴＡＲＴ ＳＫＩＰ信号３０２がラッチ３１０を設定することが防がれるためである。
【００５９】
図４の実施例は、ＳＴＡＲＴ ＳＫＩＰ信号３０２が時刻ｔ7（４４５）において再びハイになることを示し、時刻ｔ7（４４５）はＳＫＩＰ ＭＡＳＫ信号３４０がローとなる時刻である。したがって、ＳＴＡＲＴ ＳＫＩＰ信号３０２は、ＳＫＩＰ信号３４２をハイ論理レベルに立上げるためにラッチ３１０を設定する。ＳＫＩＰ信号３４２の遷移は、単安定マルチバイブレータ３１２からのＯＮＥ−ＳＨＯＴ（ワンショット）信号３１４のパルスを生成し、そのパルスはラッチ３３８を設定するとともにカウンタ３２２をリセットする。
【００６０】
図４の実施例は、ＳＫＩＰ信号３４２が、ＳＴＯＰ ＳＫＩＰ信号３４０に応じて時刻ｔ8（４５０）においてローになることを示すが、ＳＫＩＰ信号３４２は、ＳＫＩＰ ＭＡＳＫ信号３４０が、時刻ｔ9（４５５）においてなおもハイであるために、時刻ｔ9（４５５）において、ＳＴＡＲＴ ＳＫＩＰ信号３０２に応じてハイにはならない。ＳＫＩＰ ＭＡＳＫ信号３４０は、時刻ｔ10（４６０）までハイに保たれる。時刻ｔ10（４６０）は、カウンタ３２２がリセットされて、時刻ｔ7（４４５）において有効となったあとのＣＬＯＣＫ信号３１８の６番目のカウントに達した時刻である。カウンタ３２２およびＡＮＤゲート３４４は、ＳＫＩＰ信号３４２およびＣＬＯＣＫ信号３１８に応じてＳＫＩＰ ＭＡＳＫ信号３４０をリセットするフィルタ回路とみなされ得る。
【００６１】
図４の実施例において、ＳＫＩＰ ＭＡＳＫ信号３４０は、ＳＴＡＲＴ ＳＫＩＰ信号３０２が時刻ｔ9（４５５）においてハイとなったあとにスイッチング事象４７５，４９０，４８５が生じることを可能にする。ＳＴＯＰ ＳＫＩＰ信号３４０は、時刻ｔ11（４６５）においてハイとなるが特段の効果を生じさせない。その理由は、ＳＴＡＲＴ ＳＫＩＰ信号３０２が時刻ｔ9（４５５）においてハイとなったためにＳＫＩＰ信号３４２はハイにならないためである。最小和多重サイクル変調回路のない場合、ＳＫＩＰ信号３４２は、時刻ｔ9（４５５）と時刻ｔ11（４６５）との間のＳＫＩＰ信号３４２の破線によって示されるように、時刻ｔ9（４５５）においてハイとなるであろう。
【００６２】
図３および図４の実施例によって示されるように、最小和多重サイクル変調は、有効スイッチング期間および無効スイッチング期間の数に下限を設定する。最小和多重サイクル変調は、有効スイッチング期間の数、または無効スイッチング期間の数に上限を課すものではない。したがって、無負荷の条件下では、スイッチングは、無制限の数のスキップ期間によって無期限に無効となる可能性がある。スイッチングのない期間が延びるという問題を避けるために、１次側制御を用いる電源のコントローラは、典型的には、スイッチング事象の間の時間に上限を設定するタイマを有する。１つの実施例において、タイマ（コントローラ１３８には示されていない）は、スイッチＳ１（１５６）を、少なくとも４ミリ秒ごとに閉じる。
【００６３】
図５は、本発明の教示に従う、電源を制御するための別の方法を一般的に記述する別の例示的なフロー図である。ブロック５０５において開始されると、ブロック５１０において電源の出力が検知される。
【００６４】
次に、ブロック５１５において、コントローラは電源出力について検知された情報を用いて、スイッチング期間ＴSを変化させる周期変調で電源の出力を制御するために必要な等価スイッチング周波数ｆEQを決定する。次に、判断ブロック５２０において、等価スイッチング周波数ｆEQの値が、基準値ｆREFと比較される。１つの実施例において、基準周波数ｆREFは、対象の最大可聴周波数以上である。１つの実施の形態において、基準周波数はほぼ３０ｋＨｚである。
【００６５】
１つの実施例において、スイッチング周波数ｆEQは、フィードバック信号に基づいて、基準周波数ｆREFよりも高いあるいは低く見積もられる。周波数ｆEQがｆREFよりも低く見積もられることは、可聴周波数の範囲内のスイッチング周波数を要求する軽負荷を意味する。これらの条件下において、判断ブロック５２０がｆREF＞ｆEQであるとわかると、フローはブロック５３０に向けられる。次に、ブロック５３５において、最小和多重サイクル調整により制御が達成される。
【００６６】
ブロック５３５に示されるように、最小和多重サイクル変調は、出力の制御を、スイッチング信号におけるスイッチングのＮ個の期間を有効にすることによって達成し、スイッチングのＮ個の期間の各々は、期間ＴSGを有し、スイッチングのないＭ個の期間ＴSGがそれに続く。実施例において、ＮとＭとの和は、最小値Ｋ以上に制限される。ここで、Ｋの値は、所望のアプリケーションの性能の要求を満たすように選ばれる。実施例において、本発明の教示に従う最小和多重サイクル変調は、電源がコスト、効率および出力の制御の要求を満たしながら、望ましくない可聴周波数の発生を回避する。
【００６７】
判断ブロック５２０が、ｆREF≦ｆEQであるとわかると、フローはブロック５２５に向けられて、最小和多重サイクル変調の代わりに期間変調で制御が達成される。１つの実施例において、最小和多重サイクル変調は、低い出力電力の伝達を制御するために用いられ得るとともに、期間変調（周波数変調としても知られている）は、本発明の教示に従う、より高い出力電力の伝達を制御するために用いられ得る。
【００６８】
図６は、本発明の教示に従う、電源を制御するためのさらに別の方法を一般的に記述するさらに別の例示的なフロー図である。ブロック６０５において開始されると、ブロック６１０において電源の出力が検知される。
【００６９】
次に、ブロック６１５において、コントローラは電源の出力について検知された情報を用いて、固定のスイッチング周波数においてパルス幅変調で電源の出力を調整する制御するために必要な、固定のスイッチング期間ＴSの範囲内でスイッチのオン時間ＴONを決定する。次に、判断ブロック６２０において、オン時間ＴONの値が基準最小値ＴONMINと比較される。１つの実施例において、最小オン時間は、制御回路によって制御可能な最小オン時間である。１つの実施の形態において、最小オン時間ＴONMINは、ほぼ６００ナノ秒である。電源回路がこれ以上オン時間を減少させることができない条件下において、出力を調整するために異なるパラメータを変更させる必要がある。
【００７０】
１つの実施例において、オン時間ＴONは、フィードバック信号に基づいて最小値ＴONMINよりも高くあるいは低く見積もられる。ＴONがＴONMINよりも低く見積もられることは、可聴周波数の範囲内のスイッチング周波数を要求する軽負荷を意味する。これらの条件下において、判断ブロック６２０がＴONMIN＞ＴONであることがわかると、フローはブロック６３０に向けられる。次に、ブロック６３５において、最小和多重サイクル変調により制御が達成される。
【００７１】
ブロック６３５に示されるように、最小和多重サイクル変調は、出力の制御を、スイッチング信号におけるスイッチングのＮ個の期間を有効にすることによって達成し、スイッチングのＮ個の期間の各々は、期間ＴSGを有し、スイッチングのないＭ個の期間ＴSGがそれに続く。実施例において、ＮとＭとの和は、最小値Ｋ以上に制限される。ここで、Ｋの値は、所望のアプリケーションの性能の要求を満たすように選ばれる。実施例において、本発明の教示に従う最小和多重サイクル変調は、電源がコスト、効率および出力の制御の要求を満たすことを可能にしながら、望ましくない可聴周波数の発生を回避する。
【００７２】
判断ブロック６２０が、ＴONMIN≦ＴONであることがわかると、フローは、ブロック６２５に向けられて、固定周波数パルス幅変調で制御が実行される。１つの実施例において、最小和多重サイクル変調は、低い出力電力の伝達を制御するために用いられ得るとともに、固定周波数パルス幅変調は、本発明の教示に従う、より高い出力電力の伝達を制御するために用いられ得る。
【００７３】
要約において説明されていることを含む、本発明の図示された実施例の以上の説明は、包括的なものであることを意図するものではなく、あるいは、開示されたとおりの形態に制限することを意図するものではない。本発明の具体的な実施の形態、および本発明の実施例が図示の目的で本明細書において説明されているが、本発明のより広い精神および範囲から逸脱することなくさまざまな等価な変形が可能である。特定の例での電圧、電流、周波数、電力の範囲の値、時間などは説明の目的で与えられるものであり、本発明の教示に従う別の実施の形態および実施例において他の値が採用され得ることが明らかである。
【００７４】
これらの変形例は、上記の詳細な説明の観点において、本発明の実施例とすることが可能である。以下の特許請求の範囲で用いられる用語は、明細書および特許請求の範囲で開示された特定の実施の形態に本発明を限定するものと解釈されるべきではない。むしろ、以下に続く特許請求の範囲によって、範囲が決定されるべきであり、特許請求の範囲は、確立された請求項の解釈の原則に従って解釈されるべきである。この明細書および図面は、したがって、制限的なものではなく、図示のためのものとしてみなされるべきである。
【符号の説明】
【００７５】
１００ 直流−直流電源、１１０，１１２，１２６ 巻線、１２４ エネルギ伝達素子（Ｔ１）、１３８ コントローラ、１４０ 制御回路、１４６ エラーアンプ、１５０ 信号分離器、１５６ スイッチ（Ｓ１)、１５８ カウンタ、１６０ 論理ゲート、１５８ 発振器、３０６ インバータ、３０８，３３４ ＡＮＤゲート、３１０，３３８ ラッチ、３１２ 単安定マルチバイブレータ（ワンショット）、３１６ 発振器、３２２ カウンタ。
【技術分野】
【０００１】
背景情報
開示の範囲
本発明は、電源に関する。特に、発明はスイッチング電源のコントローラに関する。
【背景技術】
【０００２】
背景
典型的なアプリケーションにおいて、交流−直流電源は、通常の交流電源コンセントから、公称では５０Ｈｚまたは６０Ｈｚという比較的低い周波数の、１００Ｖｒｍｓから２４０Ｖｒｍｓまでの間にある入力を受ける。交流入力電圧は、通常では電源の内部で整流されて、直流−直流スイッチング電力コンバータによって使用されるための制御されていない直流電圧のソースとなる。電力コンバータの内部のスイッチは、典型的には、制御回路によって、比較的高い周波数（数１０キロヘルツまたは数１００キロヘルツ）でオンおよびオフされて、制御された出力を供給するが、その出力は電子機器を動作させるため、または電子機器に電力を供給する電池を充電するために適したものであり得る。
【０００３】
スイッチング電源の設計は、通常は、効率、サイズ、重量およびコストといった、対立する要求の間の妥協である。定格出力電力を伝達する最適解により、通常は、人間が聴こえる範囲を超える、２０ｋＨｚよりも高いスイッチング周波数が定められている。
【０００４】
電源が待機負荷および無負荷のような低負荷で動作するときに電源が消費可能なエネルギの量が、規制上の要件によって制限されている。スイッチング電源が、定格電力よりも低い電力を伝達するときには、電源でのエネルギの損失は、スイッチング動作による損失が支配的である。したがって出力電力が低いときには、支配的な損失を低減するために、電源をより低いスイッチング周波数で動作させることが有利となる。
【０００５】
低い電力での最適なスイッチング周波数は、しばしば、２０ｋＨｚより低い可聴周波数帯内にある。その可聴周波数帯のスイッチングは、電源内の電子部品および磁気部品の機械的励振から生じる、望ましくない音声ノイズを生じさせる可能性がある。電源が安定的であるとともに負荷の変化に適切に応答するという要求を満たしながら、発振器の周波数を連続的に調整して、望ましくない可聴周波数を避けることは難しい。
【０００６】
この困難を克服するために、電源のためのコントローラは、典型的には、発振器を固定周波数に設定し、発振器によって規定されるスイッチング期間の間にスイッチングを許可および禁止することによって、出力を制御する。発振器のスイッチング期間は、しばしばスイッチング周期と呼ばれる。結果としての、連続的なスイッチング期間および非スイッチング期間の配置は、発振器の周波数よりも実質的に低くなり得る、有効スイッチング周波数を生成する。有効スイッチング周波数は、平均スイッチング周波数であると考えてもよい。平均スイッチング周波数とは、実質的には、多数の連続的なスイッチング期間のスイッチング回数をその多数の連続的なスイッチング期間で割った、回数の比率を、固定発振器周波数に乗じたものである。
【０００７】
スイッチングが生じるスイッチング期間は、しばしば、有効スイッチング期間と呼ばれ、スイッチングが禁止される期間は、しばしば、無効スイッチング期間、またはスキップスイッチング期間と呼ばれる。電源が、負荷の変化に適切に応答するように十分に頻繁にスイッチングしながら、音声ノイズの発生を避ける方法で、有効期間とスキップ期間とを配置することが重要である。電気的絶縁に対する要請は、有効期間およびスキップ期間の配置に制限をもたらす可能性がある。
【０００８】
安全機関は、一般的には、交流−直流電源の入力と出力との間の電気的絶縁を要求する。電気的絶縁は、電源の入力と出力との間の直流電流を防ぐ。すなわち、電源の入力端子と出力端子との間に印加された高圧の直流電圧は、電源の入力端子と出力端子との間に直流電流を生じさせないであろう。電気的絶縁の要請は、電源のコストおよび望ましくない音声周波数でのスイッチングを避けることに寄与する複雑な要因である。
【０００９】
電気的絶縁を有する電源は、絶縁バリアの入力側の回路が、絶縁バリアの出力側の回路から電気的に絶縁されるように、入力を出力から電気的に分離する絶縁バリアを維持しなければならない。エネルギは、その絶縁バリアを通って伝達されて出力に電力を供給しなければならず、信号の形態での情報は、出力を調整するために、絶縁バリアを通って伝達されなければならない。電気的絶縁は、典型的には、電気磁気素子および電気光学素子で達成される。トランスおよび結合インダクタのような電気磁気素子は、一般的に、出力電力を供給するために、入力と出力との間でエネルギを伝達するために用いられるが、電気−光学素子は、一般的には、入力と出力との間のエネルギの伝達を制御するために、出力と入力との間で信号を伝達するために用いられる。
【００１０】
電源のコストを低減するための努力は、電気−光学素子およびその関連する回路をなくすことに向けられてきた。代替的な解決法は、一般的に、トランスまたは結合インダクタのような単一のエネルギ伝達素子を用いて、出力にエネルギを供給するとともに、出力を制御するために必要な情報を得ることである。最低のコストの構成では、典型的には、制御回路と高電圧スイッチとを絶縁バリアの入力側に配置する。
【００１１】
コントローラは、エネルギ伝達素子の巻線、または、別のスイッチングされる電気磁気素子の巻線のいずれかにおける電圧の観測から間接的に、出力についての情報を得る。情報を提供する巻線は、絶縁バリアの入力側にある。コストおよび複雑さをさらに低減するために、コントローラは、エネルギ伝達素子の同じ巻線を用いて、電源への入力についての情報を得ることも可能である。スイッチングされた磁気素子を用いて電源を制御するために必要な情報を得ることの困難さは、スイッチングのない期間の間にはコントローラが情報を受けることができないということである。したがって、コントローラは、負荷の変化に適切に応答するためにスイッチを十分に頻繁にスイッチングさせなければならない。
【００１２】
絶縁バリアの入力側は、しばしば１次側と呼ばれ、絶縁バリアの出力側は、しばしば２次側と呼ばれる。１次側から電気的に絶縁されていないエネルギ伝達素子の巻線は、１次側巻線であり、それはしばしば１次側参照巻線と呼ばれる。入力電圧に結合されて、その入力電圧からエネルギを受ける、１次側の巻線は、しばしば１次巻線と単に呼ばれる。１次側の回路にエネルギを伝達する、他の１次参照巻線は、たとえば、バイアス巻線、または検知巻線のような、その主な機能を記述する名前を有し得る。１次側巻線から電気的に絶縁された巻線は、２次側巻線であり、しばしば出力巻線と呼ばれる。
【００１３】
１次側の巻線から２次側の出力についての情報を得る電源コントローラは、特に、その情報がパルス信号の形態であるときには、しばしば、１次コントローラと呼ばれ、電源は、１次側制御で動作すると呼ばれる。
【発明の概要】
【発明が解決しようとする課題】
【００１４】
スイッチング期間のグループの間にスイッチングを許可または禁止することによって、有効スイッチング周波数を低減する既存の電源コントローラは、電気的に絶縁される用途におけるコストおよび性能の要求を満たすことの困難さに直面する。出力の適切な制御を可能にしつつ、望ましくない可聴周波数の範囲内での有効スイッチング周波数を避けるための低コストでの解決法が、１次側コントローラにとって必要である。
【課題を解決するための手段】
【００１５】
図面の簡単な説明
本発明の非限定的かつ非包括的な実施の形態が以下の図面を参照して説明される。同様の参照符号は、他に特定されていなければ、さまざまな図面を通じて同様の部分を示す。
【図面の簡単な説明】
【００１６】
【図１】本発明の教示に従う１次側コントローラを有する電源の実施例を示す機能ブロック図である。
【図２】本発明の教示に従う、負荷に電力を供給する例示的なスイッチング電源の動作フローの例を概して示す、例示的なフロー図である。
【図３】本発明の教示に従う、最小和多重サイクル変調（minimum-sum multi-cycle modulation）のための例示的回路を示す、電源の例示的コントローラの一部を示す概略図である。
【図４】図３に示された、例示的な最小和多重サイクル変調回路における信号を示すタイミング図である。
【図５】本発明の教示に従う、負荷に電力を供給する別の例示的なスイッチング電源の動作フローの例を概して示す、別の例示的なフロー図である。
【図６】本発明の教示に従う、負荷に電力を供給する別の例示的なスイッチング電源の動作フローの例を概して示す、さらに別の例示的なフロー図である。
【発明を実施するための形態】
【００１７】
詳細な説明
最小和多重サイクル変調で電源を制御するための方法および装置が開示される。以下の説明において、本発明の完全な理解を与えるために、多数の具体的な詳細が述べられる。しかしながら当業者には、その具体的な詳細が、本発明を実施するために採用されていなくてもよいということが明らかであるだろう。別の例においては、周知の材料または方法は、本発明が曖昧になるのを避けるために、詳細には記述されていない。
【００１８】
この明細書を通じての「１つの実施の形態」、「実施の形態」、「１つの実施例」または「実施例」との名称は、実施の形態または実施例に関連して記述される特定の特徴、構造または性質が、本発明の少なくとも１つの実施の形態に含まれるということを意味する。すなわち、この明細書を通じたさまざまな場所で、「１つの実施の形態において」、「実施の形態において」、「１つの実施例において」または「実施例において」との記述が存在することは、必ずしも、同じ実施の形態または実施例をすべて参照するということではない。さらに、特定の特徴、構造または性質は、１以上の実施の形態または実施例において任意の適切な組合せおよび／またはサブコンビネーションで組合せされ得る。特定の特徴、構造または性質は、集積回路、電子回路、組合せ論理回路、または記述された機能を提供する他の適切な部品に含まれ得る。さらに、本明細書とともに提供される図面は、当業者に対する説明の目的のためのものであって、正確な大きさを表現するように描かれたものではないということが明らかである。
【００１９】
図示のため、図１の概略図は、電気的絶縁を有する直流−直流電源１００の１つの実施例の顕著な特徴を示す。電源１００は、入力電圧ＶINを受けて、負荷（図１に示さず）への出力電圧Ｖo１２０および出力電流ＩO（１１８）を生成する。交流−直流電源の実施例において、直流入力電圧ＶIN（１０２）は、整流されて交流入力電圧にフィルタがかけられる。入力電圧ＶIN（１０２）は、入力リターン１０４に対して正である。出力電圧ＶO１２０は、出力リターン１２２に対して正である。他の実施例において、電源は、１より大きい出力を有し得る。
【００２０】
図１の実施例における直流−直流電源１００は、エネルギ伝達素子Ｔ１（１２４）と、スイッチＳ１（１５６）とを含む。スイッチＳ１（１５６）は、たとえば金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、またはバイポーラ接合トランジスタ（ＢＪＴ）のような、制御された半導体素子の動作を表わす。図１の実施例における直流−直流電源１００は、また、コントローラ１３８を含む。コントローラ１３８は、電流検知信号１３６と電圧検知信号１５２とを受ける。図１の実施例において、電圧検知回路１３０は、パルス電圧ＶB（１２８）を生成する。パルス電圧ＶB（１２８）は入力リターン１０４に対して正および負のいずれでもあり得る。
【００２１】
図１に示された実施例において、エネルギ伝達素子Ｔ１（１２４）は、しばしばトランスと呼ばれる結合インダクタであり、３つの巻線を有する。巻線１１０は、入力電圧ＶIN（１０２）に結合される一方端と、スイッチＳ１（１５６）に結合される他方端とを有する１次巻線である。巻線１１２は、出力リターン１２２に結合される一方端と、出力整流器Ｄ１（１１４）に結合される他方端とを有する２次巻線である。巻線１２６は、しばしばバイアス巻線と呼ばれる検知巻線であり、入力リターン１０４に結合される一方端を有する。巻線の極性は、各々の巻線の一方端に点によって示されている（点が付された端部は同じ極性を有する）。巻線の極性から、図１の実施例がフライバック電源となるように構成されていることが示されている。
【００２２】
図１のフライバック電源の実施例の動作において、コントローラ１３８は、駆動信号ＵD（１５４）を生成し、駆動信号ＵD（１５４）は、期間ＴSの繰返しスイッチング期間内で、スイッチＳ１（１５６）を開閉させ得る。スイッチＳ１（１５６）が閉じている場合（ＯＮである、またはＯＮ状態であるとも呼ばれる）、スイッチＳ１（１５６）が、エネルギ伝達素子１２４の１次巻線１１０において電流ＩP（１３４）を流す。スイッチＳ１（１５６）が開いている場合（ＯＦＦである、またはＯＦＦ状態であるとも呼ばれる）、スイッチＳ１（１５６）は、電流を流すことができない。
【００２３】
スイッチＳ１（１５６）がＯＮである場合、エネルギ伝達素子１２４の１次巻線１１０での電圧ＶP（１０８）は、入力電圧ＶIN（１０２）である。図１の実施例においてスイッチＳ１がＯＮである間、１次電流ＩP（１３４）は、それが可変の電流リミットＩPK（１３２）の値に達するまで増加する。図１の実施例において、スイッチＳ１（１５６）がＯＮである間は、２次巻線１１２に電流は実質的に流れず、検知巻線１２６にも電流は実質的に流れない。
【００２４】
コントローラ１３８は、パルス１次電流ＩP（１３４）を検知する。電流ＩP（１３４）は、また、電流検知信号１３６でもある、スイッチＳ１（１５６）における電流である。電流を検知するための多数の公知の方法のうちのいずれかの方法、たとえば、電流を流す抵抗の電圧を受ける方法、または、たとえば変流器によって小さくされた電流を変流器から受ける方法、または、たとえば電流を流す金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のオン抵抗での電圧を受ける方法などを、１次電流ＩP（１３４）を検知するために用いて電流信号１３６をコントローラ１３８に与えてもよい。
【００２５】
図１の実施例において示された電流および電圧の波形は、電源１００が、非連続導通モード（discontinuous conduction mode:ＤＣＭ）で動作することを示し、ＤＣＭは軽負荷における動作において典型的である。ＤＣＭにおける動作の明確な特徴は、１次電流ＩP１３４は、スイッチＳ１（１５６）がＯＮした直後に０になることである。より大きな負荷において、電源は典型的には連続導通モード（continuous conduction mode:ＣＣＭ）で動作する。連続導通モードは、スイッチＳ１（１５６）がＯＮした直後に１次電流ＩP（１３４）が０から有限の正の値に跳躍することによって区別される。ただし、連続導通モードは図１には示されていない。
【００２６】
１次電流ＩP（１３４）が可変の電流リミットＩPK（１３２）に到達したときに、コントローラ１３８はスイッチＳ１（１５６）を開き、電流ＩP（１３４）は０へと降下する。クランプ回路１０６は、典型的には、１次巻線１１０の両端に結合されて、スイッチＳ１（１５６）が開くときに、スイッチＳ１（１５６）の電圧を制限する。
【００２７】
コントローラ１３８がスイッチＳ１（１５６）を開くときには、スイッチＳ１（１５６）が導通している間に結合インダクタＴ１（１２４）に蓄えられたエネルギによって２次巻線１１２における電流が生成される。２次巻線１１２におけるパルス電流は、ダイオードＤ１（１１４）によって整流されて、キャパシタＣ１（１１６）によってフィルタがかけられて、実質的に直流の出力電圧ＶO（１２０）が生成される。
【００２８】
スイッチＳ１（１５６）のスイッチングによって、バイアス巻線１２６における電圧ＶB（１２８）が生成される。電圧ＶB（１２８）は、１次巻線１１０および２次巻線１１２における、トランスの電圧に対する作用と関連付けられる。スイッチＳ１（１５６）がＯＮであるとき、電圧ＶB（１２８）は、出力リターン１０４に関して負であり、その強度は、実質的には、巻数比によって変換された入力電圧ＶIN（１０２）である。巻数比は、巻線１２６の巻数を巻線１１０の巻数で割ったものである。スイッチＳ１（１５６）がＯＦＦになりダイオードＤ１（１１４）が導通すると、電圧ＶB（１２８）は出力リターン１０４に対して正となる。電圧ＶB（１２８）の値は、実質的には、出力電圧ＶO（１２０）に、ダイオードＤ１（１１４）の導通時のダイオードＤ１（１１４）の電圧を加えた値であり、その和は巻数比で変換される。巻数比は、巻線１１２の巻数で巻線１２６の巻数を割ったものである。
【００２９】
図１の実施例におけるコントローラ１３８は、電圧検知信号ＶSENSE（１５２）から検知された入力電圧ＶINSENSEおよび検知出力電圧ＶOSENSEを抽出するための信号分離器１５０を含む。１つの実施例において、信号分離器１５０は、サンプルホールド回路に続く整流器であり得る。サンプルホールド回路は、出力電圧ＶO（１２０）を表わす実質的な直流フィードバック信号ＵFB（１４４）を与える。
【００３０】
図１の実施例におけるコントローラ１３８は、また、フィードバック信号ＵFB（１４４）と参照信号ＵREF（１４２）との差から誤差信号ＵERROR（１４８）を生成するエラーアンプ１４６を含む。参照信号ＵREF（１４２）は出力電圧ＶO（１２０）の所望の値を表わし、フィードバック信号ＵFB（１４４）は、出力電圧ＶO（１２０）の実際の電圧を表わす。１つの実施例において、エラーアンプ１４６は、参照信号ＵREF（１４２）とフィードバック信号ＵFB（１４４）との間の差を積分する積分器を含む。別の実施例において、エラーアンプ１４６は、積分器に加えて微分器を含み、当該分野においてよく知られているように、入力電圧ＶIN（１０２）と出力電流ＩO（１１８）とにおける変化に応答して、電源の安定性および振る舞いに対する所望の特性を与え得る。
【００３１】
図１の実施例におけるコントローラ１３８は、また、制御回路１４０を含み、制御回路１４０は、誤差信号ＵERROR（１４８）を受けて、スイッチＳ１（１５６）をスイッチングする駆動信号ＵD（１５４）を生成する。図１の実施例における制御回路１４０は、たとえばカウンタ１５８、論理ゲート１６０、および発振器１５８のようなさまざまなアナログ回路およびデジタル回路を含み、誤差信号ＵERROR（１４８）と、電流検知信号１３６と、駆動信号ＵD（１５４）との間の所望の関係を与える。
【００３２】
制御回路１４０は、さまざまな方法で電流検知信号１３６および誤差信号ＵERROR（１４８）に対してフィルタをかけて、たとえば、起動、シャットダウン、過負荷、軽負荷、および無負荷のようなさまざまな条件での電源の所望の振る舞いを与える。
【００３３】
１つの実施例において、制御回路１４０は、誤差信号ＵERROR（１４８）に応答して、可変の電流リミットＩPK（１３２）の値を調整して、それにより、出力電圧ＶO（１２０）を、所望の値に調整する。スイッチング期間ＴSが固定されている場合、可変の電流リミットＩPK（１３２）の調整は、スイッチＳ１（１５６）がＯＮである期間（しばしば、オン時間と呼ばれる）を変化させる。スイッチＳ１（１５６）がＯＮである期間は、また、しばしば、周期のオン時間間隔とも呼ばれる。この種の制御は、固定周波数でのピーク電流パルス幅変調（ＰＷＭ）として記述され得る。しばしばそれは、固定周波数ピーク電流モード制御、または単に電流モード制御と呼ばれる。
【００３４】
他の実施例において、制御回路１４０は、１次電流１３４が固定の電流リミット未満であるときに、固定されたスイッチング期間内でスイッチＳ１（１５６）がＯＮである時間を直接的に調整する。この種の制御は、しばしば、固定周波数電圧モードＰＷＭ、または固定周波数デューティ比制御と呼ばれる。
【００３５】
さらに別の実施例において、制御回路１４０は、１次電流１３４が固定の電流リミット未満であるときにスイッチのオン時間を固定してもよく、制御回路１４０は、可変のスイッチング期間を調整して、出力を制御してもよい。代わりに、制御回路１４０は、固定の電流リミットを設定して、スイッチをＯＦＦさせてもよく、制御回路１４０は、可変のスイッチング期間を調整して、出力を制御してもよい。制御回路は、多くの異なる方法でスイッチがＯＮおよびＯＦＦである時間の長さを変化させてもよく、それによって、変調されているときの電源の重い負荷に対する出力を制御してもよい。
【００３６】
軽負荷のときには、コントローラ１３８は、回路を用いて、電源を次のように制御してもよい。すなわち、スイッチングの生じる連続的期間のグループが、スイッチングが生じない連続的期間のグループによって分離され、スイッチングが生じるグループの期間の数と、スイッチングが生じないグループの期間の数との和が、常に最小値以上となるようにスイッチング事象が集められる。この種の制御は、最小和多重サイクル変調と説明され得る。１つの実施例において、有効期間の数と、スキップ期間の数との合計は一定である。最小和多重サイクル変調は、有効期間とスキップ期間との配置を制限して、出力の適切な制御を可能にしつつ、望ましくない可聴周波数の範囲内にある有効スイッチング周波数を避ける。
【００３７】
図２は、本発明の教示に従う、電源を制御する方法を概して記述する例示的なフローの図である。ブロック２０５において開始されると、ブロック２１０において電源の出力が検知される。１次側制御が行なわれる電源において、出力は電源の入力側の巻線から検知される。
【００３８】
次に、ブロック２１５において、コントローラは電源出力について検知された情報を用いて、固定のスイッチング期間ＴSで出力を制御するために必要なピーク電流ＩPK（１３２）を決定する。次に、判断ブロック２２０において、ピーク電流ＩPK（１３２）の値が最小ピーク電流ＩPKMINと比較される。１つの実施例において、最小ピーク電流ＩPKMINは、出力整流器Ｄ１（１１４）が出力電圧ＶO（１２０）の信頼性ある検知のために導通しなければならない最小時間に対応する。１つの実施例において、最小ピーク電流ＩPKMINは、電源の設計によって許容される最大ピーク電流の２５％である。
【００３９】
１つの実施例において、ピーク電流ＩPK（１３２）は、たとえば図１におけるＵERROR（１４８）のような誤差信号の強度から決定される。小さな誤差信号は、典型的には、高い効率の要求を満たすために、減少した有効スイッチング周波数を要求する軽負荷を暗示する。この条件下において、判断ブロック２２０は、ＩPK＜ＩPKMINであることがわかり、フローはブロック２３０に向けられる。ブロック２３０において、ピーク電流ＩPK（１３２）はＩPKMINの値に固定されるとともに、スイッチング周期ＴSの期間はＴSGの値に固定される。ブロック２３５において、最小和多重サイクル変調により調整が達成される。
【００４０】
ブロック２３５において示されるように、最小和多重サイクル変調は、出力の制御を、スイッチング信号におけるスイッチングのＮ個の期間を有効にすることによって達成し、スイッチングのＮ個の期間の各々は期間ＴSGを有し、スイッチングのないＭ個の期間ＴSGが、スイッチングのＮ個の期間に続く。実施例において、ＮとＭとの和は、最小値Ｋ以上に制限される。ここで、Ｋの値は、所望のアプリケーションの性能の要求を満たすように選ばれる。最小和多重サイクル変調は、最小値をグループ期間ＴGに配置する。実施例において、本発明の教示に従う最小和多重サイクル変調は、電源がコスト、効率および出力の制御の要求を満たしながら、望ましくない可聴周波数の発生を避けることを可能にする。
【００４１】
１つの実施例において、ＩPKMINは、電源の最大出力電力でのピーク電流のほぼ２５％に設定される。１つの実施の形態において、５ｋＨｚという最大効率スイッチング周波数を確立するために、固定のスイッチング周波数は３０ｋＨｚであり、Ｋの値は６である。人間の可聴範囲内であるが、最大効率スイッチング周波数は、電源の構成部品における機械的共振を励起させる可聴周波数の範囲外であり得る。
【００４２】
判断ブロック２２０が、ＩPKMIN≦ＩPKであるとわかると、フローはブロック２２５に向けられて、最小和多重サイクル変調の代わりに固定スイッチング周波数でのピーク電流ＰＷＭにより制御が達成される。１つの実施例において、最小和多重サイクル変調は、低い出力電力の伝達を制御するために用いられ得るとともに、固定周波数ピーク電流ＰＷＭ（固定周波数ピーク電流モード制御としても知られる）は、本発明の教示に従う、より高い出力電力の伝達を制御するために用いられ得る。
【００４３】
したがって、１つの実施例において、ピークスイッチング電流ＩPKと最小ピークスイッチング電流ＩPKMINとの間の関係に依存して、スイッチは、第１または第２の動作モードに従って導通するように制御され得る。第１の動作モードにおいて、スイッチは、スイッチング期間内の固定時間の間、導通するように制御されて、その固定のスイッチング期間内のピークスイッチング電流は、電源の出力を制御するために調整される。代わりに、第２の動作モードにおいて、スイッチは、固定のスイッチング期間内で導通するように制御され得るが、その固定のスイッチング期間は、一群の連続的なスイッチング期間であって、スイッチングのない時間によって、その次の群の連続的なスイッチング期間から分離される。スイッチングのない時間は、電源の出力を制御するために調整される。この実施例において、スイッチングのない期間は、有効スイッチング周波数が、可聴周波数範囲外となるか、または可聴周波数範囲内にあるように調整され得るが、スイッチングが生じるグループにおける期間の数と、スイッチングが生じない次のグループにおける期間の数との和が、最小値以上となるように、スイッチングのない期間の調整が制限される。
【００４４】
１つの実施例において、本発明の教示に従う、より高い電力の伝達を調整するために、周波数変調としても知られる期間の変調をピーク電流モードＰＷＭの代わりに用いることが可能であり得る。この例において、最小和多重サイクル変調に対して周期変調を用いるという判断は、制御において出力を維持するために必要なピーク電流よりもむしろ、等価なスイッチング周波数を考慮するであろう。たとえば、スイッチング期間がフィードバック信号に応じて増大して、軽負荷を示すであろうしきい値を交差する場合、動作が周期変調から最小和多重サイクル変調へと変化する。
【００４５】
別の実施例において、本発明の教示に従う、より高い電力の伝達を調整するために、固定周波数電圧モードＰＷＭをピーク電流モードＰＷＭの代わりに用いることが可能であり得る。この例において、最小和多重サイクル変調に対してＰＷＭを用いるという判断は、制御において出力を維持するために必要なピーク電流よりもむしろ、スイッチングのオン時間を考慮するであろう。たとえば、フィードバック信号に応じてオン時間が減少して、軽負荷を示すであろうしきい値を交差する場合、動作は固定周波数電圧モードＰＷＭから最小和多重サイクル変調へと変化する。
【００４６】
図３は、本発明の教示に従う、最小和多重サイクル変調の回路の１つの例を示す概略図３００である。図３の概略図３００は、図１の例示的な電源１００のような、例示的な電源の例示的コントローラ１３８に含まれる制御回路１４０の一部である。示されるように、図３の最小和多重サイクル変調回路の実施例は、インバータ３０６と、ＡＮＤゲート３０８および３３４と、ラッチ３１０および３３８と、単安定マルチバイブレータ３１２と、発振器３１６と、カウンタ３２２とを含む。図４は、図３の概略図における信号間の関係を示すタイミング図４００である。
【００４７】
示された例において、図３の発振器３１６は、クロック信号３１８を供給し、クロック信号３１８はスイッチング周波数を確立するとともに、電源のためのスイッチング期間を記録する。１つの実施例において、クロック信号３１８は、また、図３には示されていないコントローラにおけるさまざまな回路へと分配される。図４は、クロック信号３１８が、各々が期間ＴSを有する１６個の連続的なスイッチング期間４０５の開始を記すことを示す。図４の例において、駆動信号ＵD（１５４）は、クロック信号３１８と同期する。スイッチング期間４０５の並びにおける第１のスイッチング期間における駆動信号ＵD（１５４）の立上がりエッジは、時刻ｔ0（４１０）におけるクロック信号３１８の立上がりエッジに一致する。
【００４８】
電源が最小和多重サイクル変調で動作する場合、図３における回路は、ＳＴＡＲＴ ＳＫＩＰ（スタートスキップ）信号３０２とＳＴＯＰ ＳＫＩＰ（ストップスキップ）信号３０４とを受けて、ＳＫＩＰ（スキップ）信号３４２を生成する。図３の最小和多重サイクル変調回路において、ＳＴＡＲＴ ＳＫＩＰ信号３０２とＳＴＯＰ ＳＫＩＰ信号３０４とは、入力とみなされ得るとともに、ＳＫＩＰ信号３４２は、出力とみなされ得る。１つの実施例において、ＳＫＩＰ信号３４２は、駆動信号ＵD（１５４）を抑止して、その結果、ＳＫＩＰ信号３４２がハイ論理レベルにあるときにスイッチングが生じることを不可能にする。１つの実施例において、ある入力においてＳＫＩＰ信号３４２の相補の信号を受けて、もう１つの入力において駆動コマンドを受けるＡＮＤゲート（図示せず）のような単純な論理回路が、ＳＫＩＰ信号３４２がハイであるときに駆動信号ＵD（１５４）を抑止し得る。
【００４９】
１つの実施例において、論理回路（図示せず）は、誤差信号ＵERROR（１４８）に応答して、ＳＴＡＲＴ ＳＫＩＰ信号３０２とＳＴＯＰ ＳＫＩＰ信号３０４とを生成する。誤差信号ＵERROR（１４８）がスキップしきい値内にある場合、論理回路はＳＴＡＲＴ ＳＫＩＰ信号３０２であるパルスを生成する。誤差信号ＵERROR（１４８）がスキップしきい値を超えて上昇する場合、論理回路は、ＳＴＯＰ ＳＫＩＰ信号３０４であるパルスを生成する。
【００５０】
以下に説明するような最小和多重サイクル変調回路がない場合、ＳＴＡＲＴ ＳＫＩＰ信号３０２は、スイッチングが禁止される一連のスイッチング期間を開始し、ＳＴＯＰ ＳＫＩＰ信号３０４は、スイッチングが許可される一連のスイッチング期間を開始するであろう。図３の例において、最小和多重サイクル変調回路は、ＳＫＩＰ信号３４２を監視して、スイッチングが許可されるグループにおけるスイッチング期間の数Ｎと、スイッチングが禁止される、その次のグループにおけるスイッチング期間の数であるＭとの和が最小値Ｋ以上であるようにスキップ期間の数を制限する必要がある場合に、ＳＴＡＲＴ ＳＫＩＰ信号３０２をマスクする。
【００５１】
図４のタイミング図において、駆動信号ＵD（１５４）のスイッチング事象４７０，４７５，４８０，４８５は、最小和多重サイクル回路がラッチ３１０からＳＴＡＲＴ ＳＫＩＰ信号３０２をマスクしなかった場合にそれらの事象がスキップされたであろうことを示すために、アスタリスク（＊）によって記録される。時刻ｔ0（４１０）において、ＳＴＡＲＴ ＳＫＩＰ信号３０２と、ＳＴＯＰ ＳＫＩＰ信号３０４と、ＯＮＥ−ＳＨＯＴ信号３１４と、ＳＫＩＰ ＭＡＳＫ（スキップマスク）信号３４０と、ＳＫＩＰ信号３４２とは論理ローレベルにある。時刻ｔ0（４１０）においてＳＫＩＰ信号３４２がローであるので、時刻ｔ0（４１０）におけるＣＬＯＣＫ（クロック）信号３１８からのパルスは、駆動信号ＵD（１５４）がハイとなる有効スイッチング期間を開始する。駆動信号ＵD（１５４）は、図１でも示されているように、電流検知信号１３６が電流制限値ＩPK（１３２）に達するまではハイに保たれる。時刻ｔ1（４１５）において開始される次のスイッチング期間は、また、駆動信号ＵD（１５４）が再びハイとなる有効スイッチング期間である。
【００５２】
ＳＫＩＰ信号３４２とＳＫＩＰ ＭＡＳＫ信号３４０とは、時刻ｔ2（４２０）においてＳＴＡＲＴ ＳＫＩＰ信号３０２がハイとなるまでローのままで保たれる。時刻ｔ2（４２０）においてＳＴＡＲＴ ＳＫＩＰ信号３０２がハイになると、ラッチ３１０はＳＫＩＰ信号３４２をハイ論理レベルに設定する。ハイレベルのＳＫＩＰ信号３４２により、スイッチングが無効となる（スイッチＳ１ １５６がオンするのを禁止される）。したがって、駆動信号ＵD（１５４）は、ＳＫＩＰ信号３４２がハイである間ローのままである。ＳＫＩＰ信号３４２は、時刻ｔ3（４２５）においてハイとなるまでハイに保たれる。
【００５３】
時刻ｔ2（４２０）においてＳＫＩＰ信号３４２がハイ論理レベルになると、ワンショットとも呼ばれる単安定マルチバイブレータ３１２がラッチ３３８の出力であるＳＫＩＰ ＭＡＳＫ信号３４０をハイ論理レベルに設定する出力信号３１４を生成する。ワンショット３１２からの出力信号３１４は、カウンタ３２２のＲＥＳＥＴ入力３２０で受信されて、出力３２６，３２８，３３０，３３２を０（ロー論理レベル）に設定する。カウンタ３２２の出力３２６，３２８，３３０，３３２は、それぞれ、カウンタ３２２のカウント値の最下位ビットの数字から最上位ビットの数字までをそれぞれ表わす。ＳＫＩＰ ＭＡＳＫ信号３４０は、また、カウンタ３２２のＥＮＡＢＬＥ入力３２４において受信される。ＳＫＩＰ ＭＡＳＫ信号３４０がハイになると、カウンタ３２２は、ＣＬＯＣＫ信号３１８のパルスのカウントを開始する。他の実施例において、ＳＫＩＰ ＭＡＳＫ信号３４０を受信する代わりに、カウンタ３２２のＥＮＡＢＬＥ入力３２４がハイ論理レベルに固定されてカウンタ３２２が連続的にカウントを行なってもよい。ＳＫＩＰ ＭＡＳＫ信号３４０によって有効になったカウンタは、スイッチング損失を減少させるが、連続的に動作するカウンタは、図３には示されていない別の回路によって用いられる、低減された周波数での連続的なクロック信号を供給し得る。
【００５４】
ＳＫＩＰ ＭＡＳＫ信号３４０は、カウンタ３２２の１以上の出力が、ＡＮＤゲート３３４の出力によってラッチ３３８がリセットされる値に達するまで、ハイに保たれる。図３の例において、ラッチ３３８をリセットするカウンタ３２２の出力の値は６、またはバイナリ値で０１１０であるが、それは、ＡＮＤゲート３３４の２つの入力が、カウンタ３２２からの出力３２８および３３０を受けるためである。カウンタ３２２からの出力３２８および３３０は、カウンタが、値６に達するときにはともにハイである。
【００５５】
別の実施例において、カウンタ３２２からの他の出力は、２よりも大きい入力を有するＡＮＤゲートによって受信されて、カウンタ３２２とは異なる値でラッチ３３８をリセットし得る。さらに別の例において、より複雑な論理回路がカウンタ３２２からの出力を受けるとともに、信号を制御するかまたは信号をプログラムするように論理的に組合されて、ラッチ３２２をリセットするカウント値が電源の必要に従って動的に変化してもよい。
【００５６】
図４の例示的なタイミング図において、ＳＴＡＲＴ ＳＫＩＰ信号３０２は、時刻ｔ4（４３０）においてハイになるが、ＳＫＩＰ信号３４２はＳＫＩＰ ＭＡＳＫ信号３４０によってマスクされるので、時刻ｔ4（４３０）においてハイにはならない。ＳＫＩＰ ＭＡＳＫ信号３４０のハイ論理レベルは、インバータ３０６によって反転されて、ＡＮＤゲート３０８の入力においてロー論理レベルが印加されて、それによってＳＴＡＲＴ ＳＫＩＰ信号３０２がラッチ３１０を設定することを防ぐ。図３の最小和多重サイクル変調回路がない場合、図４におけるＳＫＩＰ信号３４２は、ＳＴＡＲＴ ＳＫＩＰ信号３０２およびＳＴＯＰ ＳＫＩＰ信号３４０にそれぞれ応じて、時刻ｔ4（４３０）においてハイとなり、時刻ｔ6（４４０）においてローとなるであろう。それは、図４において、時刻ｔ4（４３０）および時刻ｔ6（４４０）の間の点線によって示されている。
【００５７】
図４の実施例において、ＳＫＩＰ ＭＡＳＫ信号３４０は、時刻ｔ2（４２０）においてハイとなり、ＣＬＯＣＫ信号３１８のＫカウントの間ハイのままであり、時刻ｔ5（４３５）においてローとなる。図４は、図３の例示的回路の動作を示しているので、Ｋ＝６である。ＳＫＩＰ ＭＡＳＫ信号３４０が、時刻ｔ2（４２０）においてカウンタ３２２を有効にしたあと、ＣＬＯＣＫ信号３１８の６番目のパルスにおいてＳＫＩＰ ＭＡＳＫ信号３４０がローとなる。
【００５８】
図４は、ＳＴＡＲＴ ＳＫＩＰ信号３０２が時刻ｔ4（４３０）においてハイになるが、ＳＫＩＰ信号３４２が時刻ｔ4（４３０）においてハイとならないことを示している。なぜなら、ＳＫＩＰ ＭＡＳＫ信号３４０は時刻ｔ4（４３０）においてハイであり、ＡＮＤゲート３０８によって、ＳＴＡＲＴ ＳＫＩＰ信号３０２がラッチ３１０を設定することが防がれるためである。
【００５９】
図４の実施例は、ＳＴＡＲＴ ＳＫＩＰ信号３０２が時刻ｔ7（４４５）において再びハイになることを示し、時刻ｔ7（４４５）はＳＫＩＰ ＭＡＳＫ信号３４０がローとなる時刻である。したがって、ＳＴＡＲＴ ＳＫＩＰ信号３０２は、ＳＫＩＰ信号３４２をハイ論理レベルに立上げるためにラッチ３１０を設定する。ＳＫＩＰ信号３４２の遷移は、単安定マルチバイブレータ３１２からのＯＮＥ−ＳＨＯＴ（ワンショット）信号３１４のパルスを生成し、そのパルスはラッチ３３８を設定するとともにカウンタ３２２をリセットする。
【００６０】
図４の実施例は、ＳＫＩＰ信号３４２が、ＳＴＯＰ ＳＫＩＰ信号３４０に応じて時刻ｔ8（４５０）においてローになることを示すが、ＳＫＩＰ信号３４２は、ＳＫＩＰ ＭＡＳＫ信号３４０が、時刻ｔ9（４５５）においてなおもハイであるために、時刻ｔ9（４５５）において、ＳＴＡＲＴ ＳＫＩＰ信号３０２に応じてハイにはならない。ＳＫＩＰ ＭＡＳＫ信号３４０は、時刻ｔ10（４６０）までハイに保たれる。時刻ｔ10（４６０）は、カウンタ３２２がリセットされて、時刻ｔ7（４４５）において有効となったあとのＣＬＯＣＫ信号３１８の６番目のカウントに達した時刻である。カウンタ３２２およびＡＮＤゲート３４４は、ＳＫＩＰ信号３４２およびＣＬＯＣＫ信号３１８に応じてＳＫＩＰ ＭＡＳＫ信号３４０をリセットするフィルタ回路とみなされ得る。
【００６１】
図４の実施例において、ＳＫＩＰ ＭＡＳＫ信号３４０は、ＳＴＡＲＴ ＳＫＩＰ信号３０２が時刻ｔ9（４５５）においてハイとなったあとにスイッチング事象４７５，４９０，４８５が生じることを可能にする。ＳＴＯＰ ＳＫＩＰ信号３４０は、時刻ｔ11（４６５）においてハイとなるが特段の効果を生じさせない。その理由は、ＳＴＡＲＴ ＳＫＩＰ信号３０２が時刻ｔ9（４５５）においてハイとなったためにＳＫＩＰ信号３４２はハイにならないためである。最小和多重サイクル変調回路のない場合、ＳＫＩＰ信号３４２は、時刻ｔ9（４５５）と時刻ｔ11（４６５）との間のＳＫＩＰ信号３４２の破線によって示されるように、時刻ｔ9（４５５）においてハイとなるであろう。
【００６２】
図３および図４の実施例によって示されるように、最小和多重サイクル変調は、有効スイッチング期間および無効スイッチング期間の数に下限を設定する。最小和多重サイクル変調は、有効スイッチング期間の数、または無効スイッチング期間の数に上限を課すものではない。したがって、無負荷の条件下では、スイッチングは、無制限の数のスキップ期間によって無期限に無効となる可能性がある。スイッチングのない期間が延びるという問題を避けるために、１次側制御を用いる電源のコントローラは、典型的には、スイッチング事象の間の時間に上限を設定するタイマを有する。１つの実施例において、タイマ（コントローラ１３８には示されていない）は、スイッチＳ１（１５６）を、少なくとも４ミリ秒ごとに閉じる。
【００６３】
図５は、本発明の教示に従う、電源を制御するための別の方法を一般的に記述する別の例示的なフロー図である。ブロック５０５において開始されると、ブロック５１０において電源の出力が検知される。
【００６４】
次に、ブロック５１５において、コントローラは電源出力について検知された情報を用いて、スイッチング期間ＴSを変化させる周期変調で電源の出力を制御するために必要な等価スイッチング周波数ｆEQを決定する。次に、判断ブロック５２０において、等価スイッチング周波数ｆEQの値が、基準値ｆREFと比較される。１つの実施例において、基準周波数ｆREFは、対象の最大可聴周波数以上である。１つの実施の形態において、基準周波数はほぼ３０ｋＨｚである。
【００６５】
１つの実施例において、スイッチング周波数ｆEQは、フィードバック信号に基づいて、基準周波数ｆREFよりも高いあるいは低く見積もられる。周波数ｆEQがｆREFよりも低く見積もられることは、可聴周波数の範囲内のスイッチング周波数を要求する軽負荷を意味する。これらの条件下において、判断ブロック５２０がｆREF＞ｆEQであるとわかると、フローはブロック５３０に向けられる。次に、ブロック５３５において、最小和多重サイクル調整により制御が達成される。
【００６６】
ブロック５３５に示されるように、最小和多重サイクル変調は、出力の制御を、スイッチング信号におけるスイッチングのＮ個の期間を有効にすることによって達成し、スイッチングのＮ個の期間の各々は、期間ＴSGを有し、スイッチングのないＭ個の期間ＴSGがそれに続く。実施例において、ＮとＭとの和は、最小値Ｋ以上に制限される。ここで、Ｋの値は、所望のアプリケーションの性能の要求を満たすように選ばれる。実施例において、本発明の教示に従う最小和多重サイクル変調は、電源がコスト、効率および出力の制御の要求を満たしながら、望ましくない可聴周波数の発生を回避する。
【００６７】
判断ブロック５２０が、ｆREF≦ｆEQであるとわかると、フローはブロック５２５に向けられて、最小和多重サイクル変調の代わりに期間変調で制御が達成される。１つの実施例において、最小和多重サイクル変調は、低い出力電力の伝達を制御するために用いられ得るとともに、期間変調（周波数変調としても知られている）は、本発明の教示に従う、より高い出力電力の伝達を制御するために用いられ得る。
【００６８】
図６は、本発明の教示に従う、電源を制御するためのさらに別の方法を一般的に記述するさらに別の例示的なフロー図である。ブロック６０５において開始されると、ブロック６１０において電源の出力が検知される。
【００６９】
次に、ブロック６１５において、コントローラは電源の出力について検知された情報を用いて、固定のスイッチング周波数においてパルス幅変調で電源の出力を調整する制御するために必要な、固定のスイッチング期間ＴSの範囲内でスイッチのオン時間ＴONを決定する。次に、判断ブロック６２０において、オン時間ＴONの値が基準最小値ＴONMINと比較される。１つの実施例において、最小オン時間は、制御回路によって制御可能な最小オン時間である。１つの実施の形態において、最小オン時間ＴONMINは、ほぼ６００ナノ秒である。電源回路がこれ以上オン時間を減少させることができない条件下において、出力を調整するために異なるパラメータを変更させる必要がある。
【００７０】
１つの実施例において、オン時間ＴONは、フィードバック信号に基づいて最小値ＴONMINよりも高くあるいは低く見積もられる。ＴONがＴONMINよりも低く見積もられることは、可聴周波数の範囲内のスイッチング周波数を要求する軽負荷を意味する。これらの条件下において、判断ブロック６２０がＴONMIN＞ＴONであることがわかると、フローはブロック６３０に向けられる。次に、ブロック６３５において、最小和多重サイクル変調により制御が達成される。
【００７１】
ブロック６３５に示されるように、最小和多重サイクル変調は、出力の制御を、スイッチング信号におけるスイッチングのＮ個の期間を有効にすることによって達成し、スイッチングのＮ個の期間の各々は、期間ＴSGを有し、スイッチングのないＭ個の期間ＴSGがそれに続く。実施例において、ＮとＭとの和は、最小値Ｋ以上に制限される。ここで、Ｋの値は、所望のアプリケーションの性能の要求を満たすように選ばれる。実施例において、本発明の教示に従う最小和多重サイクル変調は、電源がコスト、効率および出力の制御の要求を満たすことを可能にしながら、望ましくない可聴周波数の発生を回避する。
【００７２】
判断ブロック６２０が、ＴONMIN≦ＴONであることがわかると、フローは、ブロック６２５に向けられて、固定周波数パルス幅変調で制御が実行される。１つの実施例において、最小和多重サイクル変調は、低い出力電力の伝達を制御するために用いられ得るとともに、固定周波数パルス幅変調は、本発明の教示に従う、より高い出力電力の伝達を制御するために用いられ得る。
【００７３】
要約において説明されていることを含む、本発明の図示された実施例の以上の説明は、包括的なものであることを意図するものではなく、あるいは、開示されたとおりの形態に制限することを意図するものではない。本発明の具体的な実施の形態、および本発明の実施例が図示の目的で本明細書において説明されているが、本発明のより広い精神および範囲から逸脱することなくさまざまな等価な変形が可能である。特定の例での電圧、電流、周波数、電力の範囲の値、時間などは説明の目的で与えられるものであり、本発明の教示に従う別の実施の形態および実施例において他の値が採用され得ることが明らかである。
【００７４】
これらの変形例は、上記の詳細な説明の観点において、本発明の実施例とすることが可能である。以下の特許請求の範囲で用いられる用語は、明細書および特許請求の範囲で開示された特定の実施の形態に本発明を限定するものと解釈されるべきではない。むしろ、以下に続く特許請求の範囲によって、範囲が決定されるべきであり、特許請求の範囲は、確立された請求項の解釈の原則に従って解釈されるべきである。この明細書および図面は、したがって、制限的なものではなく、図示のためのものとしてみなされるべきである。
【符号の説明】
【００７５】
１００ 直流−直流電源、１１０，１１２，１２６ 巻線、１２４ エネルギ伝達素子（Ｔ１）、１３８ コントローラ、１４０ 制御回路、１４６ エラーアンプ、１５０ 信号分離器、１５６ スイッチ（Ｓ１)、１５８ カウンタ、１６０ 論理ゲート、１５８ 発振器、３０６ インバータ、３０８，３３４ ＡＮＤゲート、３１０，３３８ ラッチ、３１２ 単安定マルチバイブレータ（ワンショット）、３１６ 発振器、３２２ カウンタ。
【特許請求の範囲】
【請求項１】
電源コントローラであって、
電源の出力を表わす検知信号に応じて、フィードバック信号を生成するように結合された信号分離回路と、
前記フィードバック信号と参照信号とに応じて、誤差信号を生成するように結合された誤差信号生成器と、
前記誤差信号と電流検知信号とに応じて駆動信号を生成するように結合された制御回路とを備え、前記駆動信号は、前記電源のスイッチのスイッチングを制御するように結合され、前記電流検知信号は、前記スイッチを流れる電流を表わし、さらに、
前記制御回路に含まれて、スタートスキップ信号と、ストップスキップ信号と、スキップマスク信号とに応じてスキップ信号を生成するように結合された多重サイクル変調回路を備え、前記スキップマスク信号は、前記スキップ信号に応じて生成され、前記スタートスキップ信号は、前記駆動信号に、周期のオン時間間隔のスキップを開始させるように結合され、前記ストップスキップ信号は、前記駆動信号に、周期の前記オン時間間隔のスキップを停止させるように結合され、前記スキップマスク信号は、前記スタートスキップ信号が、前記駆動信号に、周期の前記オン時間間隔のスキップを開始させることを無効とさせるように結合される、電源コントローラ。
【請求項２】
前記多重サイクル変調回路は、さらに、前記スキップ信号およびクロック信号に応じて、前記スキップマスク信号をリセットするように結合されたフィルタ回路を備える、請求項１に記載の電源コントローラ。
【請求項３】
前記多重サイクル変調回路は、さらに、前記スキップマスク信号を生成するように結合された第１のラッチを備え、前記第１のラッチは、前記スキップ信号に応じて設定されるように結合され、前記第１のラッチは、前記フィルタ回路に応じてリセットされるように結合される、請求項２に記載の電源コントローラ。
【請求項４】
前記多重サイクル変調回路は、さらに、前記スキップ信号に応じて前記第１のラッチを設定するように結合されたワンショット回路を備える、請求項３に記載の電源コントローラ。
【請求項５】
前記多重サイクル変調回路は、さらに、前記クロック信号を生成するように結合された発振器を備える、請求項２に記載の電源コントローラ。
【請求項６】
前記フィルタ回路は、前記クロック信号に応じてクロックされるように結合されたカウンタを備え、前記カウンタは、さらに、前記スキップ信号に応じてリセットされるように結合される、請求項２に記載の電源コントローラ。
【請求項７】
前記フィルタ回路は、さらに、前記カウンタの１以上の出力に応じて前記スキップマスク信号をリセットするように結合された第１の論理ＡＮＤゲートを備える、請求項６に記載の電源コントローラ。
【請求項８】
前記多重サイクル変調回路は、さらに、前記スキップ信号を生成するように結合された第２のラッチを備え、前記第２のラッチは前記スタートスキップ信号および前記スキップマスク信号に応じて設定されるように結合され、前記第２のラッチは、前記ストップスキップ信号に応じてリセットされるように結合される、請求項１に記載の電源コントローラ。
【請求項９】
前記スタートスキップ信号と前記ストップスキップ信号とは、前記誤差信号に応じて生成される、請求項１に記載の電源コントローラ。
【請求項１０】
前記制御回路は、さらに、可変電流制限信号を生成して前記電源の前記出力を制御するように結合された電流制限回路を備え、前記電流制限回路は、電流検知信号および可変電流制限信号に応じて、前記駆動信号の各々の周期のオン時間間隔を終わらせるように結合され、前記多重サイクル変調回路は、前記可変電流制限信号がしきい値電流制限値未満である場合に、前記スタートスキップ信号と、前記ストップスキップ信号と、前記スキップマスク信号とに応じて、前記スキップ信号を生成するように結合される、請求項１に記載の電源コントローラ。
【請求項１１】
電源コントローラであって、
電源の出力を表わす検知信号に応じて、フィードバック信号を生成するように結合された信号分離回路と、
前記フィードバック信号と参照信号とに応じて、誤差信号を生成するように結合された誤差信号生成器と、
前記誤差信号に応じて駆動信号を生成して前記電源のスイッチのスイッチングを制御して、前記電源の前記出力を制御するように結合された制御回路とを備え、
前記制御回路は、さらに、
前記誤差信号に応じて前記駆動信号のスイッチング周波数を変更して前記電源の前記出力を制御するように結合された、周波数変更回路と、
前記駆動信号の前記スイッチング周波数がしきい値スイッチング周波数の値より大きい場合に、スタートスキップ信号と、ストップスキップ信号と、スキップマスク信号とに応じてスキップ信号を生成するように結合された多重サイクル変調回路とを備え、前記スキップマスク信号は前記スキップ信号に応じて生成され、前記スタートスキップ信号は、前記駆動信号に、周期のオン時間間隔のスキップを開始させるように結合され、前記ストップスキップ信号は、前記駆動信号に、周期の前記オン時間間隔のスキップを停止させるように結合され、前記スキップマスク信号は、前記スタートスキップ信号が、前記駆動信号に、周期の前記オン時間間隔のスキップを開始させることを無効とさせるように結合される、電源コントローラ。
【請求項１２】
前記多重サイクル変調回路は、さらに、前記スキップ信号およびクロック信号に応じて、前記スキップマスク信号をリセットするように結合されたフィルタ回路を備える、請求項１１に記載の電源コントローラ。
【請求項１３】
前記多重サイクル変調回路は、さらに、前記スキップマスク信号を生成するように結合された第１のラッチを備え、前記第１のラッチは、前記スキップ信号に応じて設定されるように結合され、前記第１のラッチは、前記フィルタ回路に応じてリセットされるように結合される、請求項１２に記載の電源コントローラ。
【請求項１４】
前記多重サイクル変調回路は、さらに、前記スキップ信号に応じて前記第１のラッチを設定するように結合されたワンショット回路を備える、請求項１３に記載の電源コントローラ。
【請求項１５】
前記多重サイクル変調回路は、さらに、前記クロック信号を生成するように結合された発振器を備える、請求項１２に記載の電源コントローラ。
【請求項１６】
前記フィルタ回路は、前記クロック信号に応じてクロックされるように結合されたカウンタを備え、前記カウンタは、さらに、前記スキップ信号に応じてリセットされるように結合される、請求項１２に記載の電源コントローラ。
【請求項１７】
前記フィルタ回路は、さらに、前記カウンタの１以上の出力に応じて前記スキップマスク信号をリセットするように結合された第１の論理ＡＮＤゲートを備える、請求項１６に記載の電源コントローラ。
【請求項１８】
前記多重サイクル変調回路は、さらに、前記スキップ信号を生成するように結合された第２のラッチを備え、前記第２のラッチは前記スタートスキップ信号および前記スキップマスク信号に応じて設定されるように結合され、前記第２のラッチは、前記ストップスキップ信号に応じてリセットされるように結合される、請求項１に記載の電源コントローラ。
【請求項１９】
前記スタートスキップ信号と前記ストップスキップ信号とは、前記誤差信号に応じて生成される、請求項１１に記載の電源コントローラ。
【請求項２０】
電源コントローラであって、
電源の出力を表わす検知信号に応じて、フィードバック信号を生成するように結合された信号分離回路と、
前記フィードバック信号と参照信号とに応じて、誤差信号を生成するように結合された誤差信号生成器と、
前記誤差信号に応じて駆動信号を生成して前記電源のスイッチのスイッチングを制御して、前記電源の前記出力を制御するように結合された制御回路とを備え、
前記制御回路は、さらに、
前記誤差信号に応じて前記駆動信号の各周期のオン時間間隔のパルス幅を変更して前記電源の前記出力を制御するように結合された、パルス幅変調回路と、
前記駆動信号の周期の前記オン時間間隔がしきい値オン時間の値未満である場合に、スタートスキップ信号と、ストップスキップ信号と、スキップマスク信号とに応じてスキップ信号を生成するように結合された多重サイクル変調回路とを備え、前記スキップマスク信号は前記スキップ信号に応じて生成され、前記スタートスキップ信号は、前記駆動信号に、周期のオン時間間隔のスキップを開始させるように結合され、前記ストップスキップ信号は、前記駆動信号に、周期の前記オン時間間隔のスキップを停止させるように結合され、前記スキップマスク信号は、前記スタートスキップ信号が、前記駆動信号に、周期の前記オン時間間隔のスキップを開始させることを無効とさせるように結合される、電源コントローラ。
【請求項２１】
前記多重サイクル変調回路は、さらに、前記スキップ信号およびクロック信号に応じて、前記スキップマスク信号をリセットするように結合されたフィルタ回路を備える、請求項２０に記載の電源コントローラ。
【請求項２２】
前記多重サイクル変調回路は、さらに、前記スキップマスク信号を生成するように結合された第１のラッチを備え、前記第１のラッチは、前記スキップ信号に応じて設定されるように結合され、前記第１のラッチは、前記フィルタ回路に応じてリセットされるように結合される、請求項２１に記載の電源コントローラ。
【請求項２３】
前記多重サイクル変調回路は、さらに、前記スキップ信号に応じて前記第１のラッチを設定するように結合されたワンショット回路を備える、請求項２２に記載の電源コントローラ。
【請求項２４】
前記多重サイクル変調回路は、さらに、前記クロック信号を生成するように結合された発振器を備える、請求項２１に記載の電源コントローラ。
【請求項２５】
前記フィルタ回路は、前記クロック信号に応じてクロックされるように結合されたカウンタを備え、前記カウンタは、さらに、前記スキップ信号に応じてリセットされるように結合される、請求項２１に記載の電源コントローラ。
【請求項２６】
前記フィルタ回路は、さらに、前記カウンタの１以上の出力に応じて前記スキップマスク信号をリセットするように結合された第１の論理ＡＮＤゲートを備える、請求項２４に記載の電源コントローラ。
【請求項２７】
前記多重サイクル変調回路は、さらに、前記スキップ信号を生成するように結合された第２のラッチを備え、前記第２のラッチは前記スタートスキップ信号および前記スキップマスク信号に応じて設定されるように結合され、前記第２のラッチは、前記ストップスキップ信号に応じてリセットされるように結合される、請求項２０に記載の電源コントローラ。
【請求項２８】
前記スタートスキップ信号と前記ストップスキップ信号とは、前記誤差信号に応じて生成される、請求項２０に記載の電源コントローラ。
【請求項１】
電源コントローラであって、
電源の出力を表わす検知信号に応じて、フィードバック信号を生成するように結合された信号分離回路と、
前記フィードバック信号と参照信号とに応じて、誤差信号を生成するように結合された誤差信号生成器と、
前記誤差信号と電流検知信号とに応じて駆動信号を生成するように結合された制御回路とを備え、前記駆動信号は、前記電源のスイッチのスイッチングを制御するように結合され、前記電流検知信号は、前記スイッチを流れる電流を表わし、さらに、
前記制御回路に含まれて、スタートスキップ信号と、ストップスキップ信号と、スキップマスク信号とに応じてスキップ信号を生成するように結合された多重サイクル変調回路を備え、前記スキップマスク信号は、前記スキップ信号に応じて生成され、前記スタートスキップ信号は、前記駆動信号に、周期のオン時間間隔のスキップを開始させるように結合され、前記ストップスキップ信号は、前記駆動信号に、周期の前記オン時間間隔のスキップを停止させるように結合され、前記スキップマスク信号は、前記スタートスキップ信号が、前記駆動信号に、周期の前記オン時間間隔のスキップを開始させることを無効とさせるように結合される、電源コントローラ。
【請求項２】
前記多重サイクル変調回路は、さらに、前記スキップ信号およびクロック信号に応じて、前記スキップマスク信号をリセットするように結合されたフィルタ回路を備える、請求項１に記載の電源コントローラ。
【請求項３】
前記多重サイクル変調回路は、さらに、前記スキップマスク信号を生成するように結合された第１のラッチを備え、前記第１のラッチは、前記スキップ信号に応じて設定されるように結合され、前記第１のラッチは、前記フィルタ回路に応じてリセットされるように結合される、請求項２に記載の電源コントローラ。
【請求項４】
前記多重サイクル変調回路は、さらに、前記スキップ信号に応じて前記第１のラッチを設定するように結合されたワンショット回路を備える、請求項３に記載の電源コントローラ。
【請求項５】
前記多重サイクル変調回路は、さらに、前記クロック信号を生成するように結合された発振器を備える、請求項２に記載の電源コントローラ。
【請求項６】
前記フィルタ回路は、前記クロック信号に応じてクロックされるように結合されたカウンタを備え、前記カウンタは、さらに、前記スキップ信号に応じてリセットされるように結合される、請求項２に記載の電源コントローラ。
【請求項７】
前記フィルタ回路は、さらに、前記カウンタの１以上の出力に応じて前記スキップマスク信号をリセットするように結合された第１の論理ＡＮＤゲートを備える、請求項６に記載の電源コントローラ。
【請求項８】
前記多重サイクル変調回路は、さらに、前記スキップ信号を生成するように結合された第２のラッチを備え、前記第２のラッチは前記スタートスキップ信号および前記スキップマスク信号に応じて設定されるように結合され、前記第２のラッチは、前記ストップスキップ信号に応じてリセットされるように結合される、請求項１に記載の電源コントローラ。
【請求項９】
前記スタートスキップ信号と前記ストップスキップ信号とは、前記誤差信号に応じて生成される、請求項１に記載の電源コントローラ。
【請求項１０】
前記制御回路は、さらに、可変電流制限信号を生成して前記電源の前記出力を制御するように結合された電流制限回路を備え、前記電流制限回路は、電流検知信号および可変電流制限信号に応じて、前記駆動信号の各々の周期のオン時間間隔を終わらせるように結合され、前記多重サイクル変調回路は、前記可変電流制限信号がしきい値電流制限値未満である場合に、前記スタートスキップ信号と、前記ストップスキップ信号と、前記スキップマスク信号とに応じて、前記スキップ信号を生成するように結合される、請求項１に記載の電源コントローラ。
【請求項１１】
電源コントローラであって、
電源の出力を表わす検知信号に応じて、フィードバック信号を生成するように結合された信号分離回路と、
前記フィードバック信号と参照信号とに応じて、誤差信号を生成するように結合された誤差信号生成器と、
前記誤差信号に応じて駆動信号を生成して前記電源のスイッチのスイッチングを制御して、前記電源の前記出力を制御するように結合された制御回路とを備え、
前記制御回路は、さらに、
前記誤差信号に応じて前記駆動信号のスイッチング周波数を変更して前記電源の前記出力を制御するように結合された、周波数変更回路と、
前記駆動信号の前記スイッチング周波数がしきい値スイッチング周波数の値より大きい場合に、スタートスキップ信号と、ストップスキップ信号と、スキップマスク信号とに応じてスキップ信号を生成するように結合された多重サイクル変調回路とを備え、前記スキップマスク信号は前記スキップ信号に応じて生成され、前記スタートスキップ信号は、前記駆動信号に、周期のオン時間間隔のスキップを開始させるように結合され、前記ストップスキップ信号は、前記駆動信号に、周期の前記オン時間間隔のスキップを停止させるように結合され、前記スキップマスク信号は、前記スタートスキップ信号が、前記駆動信号に、周期の前記オン時間間隔のスキップを開始させることを無効とさせるように結合される、電源コントローラ。
【請求項１２】
前記多重サイクル変調回路は、さらに、前記スキップ信号およびクロック信号に応じて、前記スキップマスク信号をリセットするように結合されたフィルタ回路を備える、請求項１１に記載の電源コントローラ。
【請求項１３】
前記多重サイクル変調回路は、さらに、前記スキップマスク信号を生成するように結合された第１のラッチを備え、前記第１のラッチは、前記スキップ信号に応じて設定されるように結合され、前記第１のラッチは、前記フィルタ回路に応じてリセットされるように結合される、請求項１２に記載の電源コントローラ。
【請求項１４】
前記多重サイクル変調回路は、さらに、前記スキップ信号に応じて前記第１のラッチを設定するように結合されたワンショット回路を備える、請求項１３に記載の電源コントローラ。
【請求項１５】
前記多重サイクル変調回路は、さらに、前記クロック信号を生成するように結合された発振器を備える、請求項１２に記載の電源コントローラ。
【請求項１６】
前記フィルタ回路は、前記クロック信号に応じてクロックされるように結合されたカウンタを備え、前記カウンタは、さらに、前記スキップ信号に応じてリセットされるように結合される、請求項１２に記載の電源コントローラ。
【請求項１７】
前記フィルタ回路は、さらに、前記カウンタの１以上の出力に応じて前記スキップマスク信号をリセットするように結合された第１の論理ＡＮＤゲートを備える、請求項１６に記載の電源コントローラ。
【請求項１８】
前記多重サイクル変調回路は、さらに、前記スキップ信号を生成するように結合された第２のラッチを備え、前記第２のラッチは前記スタートスキップ信号および前記スキップマスク信号に応じて設定されるように結合され、前記第２のラッチは、前記ストップスキップ信号に応じてリセットされるように結合される、請求項１に記載の電源コントローラ。
【請求項１９】
前記スタートスキップ信号と前記ストップスキップ信号とは、前記誤差信号に応じて生成される、請求項１１に記載の電源コントローラ。
【請求項２０】
電源コントローラであって、
電源の出力を表わす検知信号に応じて、フィードバック信号を生成するように結合された信号分離回路と、
前記フィードバック信号と参照信号とに応じて、誤差信号を生成するように結合された誤差信号生成器と、
前記誤差信号に応じて駆動信号を生成して前記電源のスイッチのスイッチングを制御して、前記電源の前記出力を制御するように結合された制御回路とを備え、
前記制御回路は、さらに、
前記誤差信号に応じて前記駆動信号の各周期のオン時間間隔のパルス幅を変更して前記電源の前記出力を制御するように結合された、パルス幅変調回路と、
前記駆動信号の周期の前記オン時間間隔がしきい値オン時間の値未満である場合に、スタートスキップ信号と、ストップスキップ信号と、スキップマスク信号とに応じてスキップ信号を生成するように結合された多重サイクル変調回路とを備え、前記スキップマスク信号は前記スキップ信号に応じて生成され、前記スタートスキップ信号は、前記駆動信号に、周期のオン時間間隔のスキップを開始させるように結合され、前記ストップスキップ信号は、前記駆動信号に、周期の前記オン時間間隔のスキップを停止させるように結合され、前記スキップマスク信号は、前記スタートスキップ信号が、前記駆動信号に、周期の前記オン時間間隔のスキップを開始させることを無効とさせるように結合される、電源コントローラ。
【請求項２１】
前記多重サイクル変調回路は、さらに、前記スキップ信号およびクロック信号に応じて、前記スキップマスク信号をリセットするように結合されたフィルタ回路を備える、請求項２０に記載の電源コントローラ。
【請求項２２】
前記多重サイクル変調回路は、さらに、前記スキップマスク信号を生成するように結合された第１のラッチを備え、前記第１のラッチは、前記スキップ信号に応じて設定されるように結合され、前記第１のラッチは、前記フィルタ回路に応じてリセットされるように結合される、請求項２１に記載の電源コントローラ。
【請求項２３】
前記多重サイクル変調回路は、さらに、前記スキップ信号に応じて前記第１のラッチを設定するように結合されたワンショット回路を備える、請求項２２に記載の電源コントローラ。
【請求項２４】
前記多重サイクル変調回路は、さらに、前記クロック信号を生成するように結合された発振器を備える、請求項２１に記載の電源コントローラ。
【請求項２５】
前記フィルタ回路は、前記クロック信号に応じてクロックされるように結合されたカウンタを備え、前記カウンタは、さらに、前記スキップ信号に応じてリセットされるように結合される、請求項２１に記載の電源コントローラ。
【請求項２６】
前記フィルタ回路は、さらに、前記カウンタの１以上の出力に応じて前記スキップマスク信号をリセットするように結合された第１の論理ＡＮＤゲートを備える、請求項２４に記載の電源コントローラ。
【請求項２７】
前記多重サイクル変調回路は、さらに、前記スキップ信号を生成するように結合された第２のラッチを備え、前記第２のラッチは前記スタートスキップ信号および前記スキップマスク信号に応じて設定されるように結合され、前記第２のラッチは、前記ストップスキップ信号に応じてリセットされるように結合される、請求項２０に記載の電源コントローラ。
【請求項２８】
前記スタートスキップ信号と前記ストップスキップ信号とは、前記誤差信号に応じて生成される、請求項２０に記載の電源コントローラ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−７０６０４（Ｐ２０１３−７０６０４Ａ）
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１２−２０８２９１（Ｐ２０１２−２０８２９１）
【出願日】平成２４年９月２１日（２０１２．９．２１）
【出願人】（５０１３１５７８４）パワー・インテグレーションズ・インコーポレーテッド (125)
【Ｆターム（参考）】
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願番号】特願２０１２−２０８２９１（Ｐ２０１２−２０８２９１）
【出願日】平成２４年９月２１日（２０１２．９．２１）
【出願人】（５０１３１５７８４）パワー・インテグレーションズ・インコーポレーテッド (125)
【Ｆターム（参考）】
[ Back to top ]