電源装置、制御回路、電子機器及び電源の制御方法
【課題】コイルのインダクタンス値の変動に伴って位相余裕が小さくなることを抑制できる電源装置を提供する。
【解決手段】ＤＣ−ＤＣコンバータ１のコンバータ部２は、入力電圧Ｖｉが供給されるトランジスタＴ１と、トランジスタＴ１と出力電圧Ｖｏを出力する出力端子Ｐｏとの間に接続されたコイルＬ１とを有している。また、ＤＣ−ＤＣコンバータ１の制御回路３は、参照電圧ＶＲ１にスロープを付加するコンデンサＣ３及びスイッチ回路ＳＷ１と、出力電圧Ｖｏに応じた帰還電圧ＶＦＢと上記スロープが付加された参照電圧ＶＲ１との比較結果に応じたタイミングでトランジスタＴ１をスイッチングする制御部とを有している。さらに、制御回路３は、コイルＬ１に流れるコイル電流ＩＬを微分した結果に基づいて、参照電圧ＶＲ１のスロープのスロープ量を調整する検出回路４０及び電流源２１を有している。
【解決手段】ＤＣ−ＤＣコンバータ１のコンバータ部２は、入力電圧Ｖｉが供給されるトランジスタＴ１と、トランジスタＴ１と出力電圧Ｖｏを出力する出力端子Ｐｏとの間に接続されたコイルＬ１とを有している。また、ＤＣ−ＤＣコンバータ１の制御回路３は、参照電圧ＶＲ１にスロープを付加するコンデンサＣ３及びスイッチ回路ＳＷ１と、出力電圧Ｖｏに応じた帰還電圧ＶＦＢと上記スロープが付加された参照電圧ＶＲ１との比較結果に応じたタイミングでトランジスタＴ１をスイッチングする制御部とを有している。さらに、制御回路３は、コイルＬ１に流れるコイル電流ＩＬを微分した結果に基づいて、参照電圧ＶＲ１のスロープのスロープ量を調整する検出回路４０及び電流源２１を有している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置、制御回路、電子機器及び電源の制御方法に関するものである。
【背景技術】
【０００２】
電子機器等において、負荷への電力供給にスイッチング電源が用いられており、例えば直流電圧を別の直流電圧に変換するＤＣ−ＤＣコンバータが用いられている。従来、負荷急変に高速応答できるＤＣ−ＤＣコンバータとして、コンパレータ方式のＤＣ−ＤＣコンバータが知られている（例えば、特許文献１参照）。
【０００３】
図１５は、従来のコンパレータ方式のＤＣ−ＤＣコンバータの一例を示す。このＤＣ−ＤＣコンバータ４は、コンバータ部５と制御回路６とを有している。コンバータ部５は、トランジスタＴ１１，Ｔ１２と、コイルＬ１１と、コンデンサＣ１１とを有している。
【０００４】
制御回路６内の比較器８０には、出力電圧Ｖｏに応じた帰還電圧ＶＦＢ（ここでは、出力電圧Ｖｏが抵抗Ｒ１１，Ｒ１２によって分圧された分圧電圧に、出力電圧Ｖｏの交流成分が抵抗Ｒ１１に並列接続されたコンデンサＣ１２を通じて重畳された電圧）と、参照電圧ＶＲ１１とが入力される。この比較器８０は、帰還電圧ＶＦＢと参照電圧ＶＲ１１とを比較し、その比較結果に応じたレベルの出力信号Ｓ１１をＲＳ−フリップフロップ（ＲＳ−ＦＦ回路）８１のセット端子Ｓに出力する。発振器８２は、一定周波数のクロック信号ＣＬＫをＲＳ−ＦＦ回路８１のリセット端子Ｒに出力する。
【０００５】
ＲＳ−ＦＦ回路８１は、Ｈレベルのクロック信号ＣＬＫに応答してリセット状態になってＬレベルの出力信号Ｓ１２を出力する。すると、駆動回路８３は、Ｈレベルの制御信号ＤＨ，ＤＬを出力し、トランジスタＴ１１をオフさせるとともにトランジスタＴ１２をオンさせる。このとき、ＲＳ−ＦＦ回路８１から出力されるＬレベルの出力信号Ｓ１２に応答してスイッチ回路ＳＷ１１がオフされる。すると、電流源８４から供給される電流Ｉ１１に応じてコンデンサＣ１２が充電されるため、参照電圧ＶＲ１１が基準電圧ＶＲ０から固定の傾斜（＝Ｉ１１／Ｃ１２）にて上昇する。
【０００６】
この参照電圧ＶＲ１１が帰還電圧ＶＦＢよりも高くなると、比較器８０からＨレベルの信号Ｓ１１が出力される。このＨレベルの信号Ｓ１１に応答して、ＲＳ−ＦＦ回路８１は、セット状態になってＨレベルの出力信号Ｓ１２を出力する。すると、駆動回路８３は、Ｌレベルの制御信号ＤＨ，ＤＬを出力し、トランジスタＴ１１をオンさせるとともにトランジスタＴ１２をオフさせる。
【０００７】
このように、コンパレータ方式のＤＣ−ＤＣコンバータ４では、出力電圧Ｖｏに応じた帰還電圧ＶＦＢと参照電圧ＶＲ１１とが比較器８０にて常に比較され、その比較結果に応じて即時にメイン側のトランジスタＴ１１がスイッチングされる。このため、コンパレータ方式のＤＣ−ＤＣコンバータ４は、負荷急変に対して高速に応答することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１０−５１０７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、近年のＤＣ−ＤＣコンバータでは、周波数特性が高周波化に進むとともに、装置の更なる小型化が求められている。このような小型化の要求に応えるために、コイルＬ１１として積層チップコイルが使用されている。しかしながら、積層チップコイルは、一般的に直流重畳特性が悪い。このため、出力電流Ｉｏの変動によりコイルＬ１１に流れる電流が変動すると、それに伴ってコイルＬ１１のインダクタンス値が変動する。そして、このインダクタンス値の変動によってＤＣ−ＤＣコンバータの周波数特性（周波数帯域と位相余裕）が変化するという問題が生じる。とくに、コイルＬ１１に流れる電流が大きくなると、コイルＬ１１のインダクタンス値が低くなり、周波数帯域が高周波側に広がるため、位相余裕が小さくなるという問題が生じる。
【課題を解決するための手段】
【００１０】
本発明の一観点によれば、入力電圧が供給されるスイッチ回路と、前記スイッチ回路と出力電圧を出力する出力端との間に接続されたコイルと、参照電圧にスロープを付加する電圧付加回路と、前記出力電圧に応じた帰還電圧と前記スロープが付加された参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングする制御部と、前記コイルに流れる電流を微分した結果に基づいて、前記スロープのスロープ量を調整するスロープ調整回路と、を有している。
【発明の効果】
【００１１】
本発明の一観点によれば、コイルのインダクタンス値の変動に伴って位相余裕が小さくなることを抑制できるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】一実施形態のＤＣ−ＤＣコンバータを示すブロック回路図。
【図２】制御回路の動作を示すタイミングチャート。
【図３】検出回路の構成例を示す回路図。
【図４】検出回路の動作を示すタイミングチャート。
【図５】クロック発生回路の動作を示すタイミングチャート。
【図６】電流源の構成例を示す回路図。
【図７】ＤＣ−ＤＣコンバータの周波数特性を示す特性図。
【図８】コイルの直流重畳特性を示す特性図。
【図９】一実施形態のＤＣ−ＤＣコンバータの周波数特性を示す特性図。
【図１０】従来のＤＣ−ＤＣコンバータの周波数特性を示す特性図。
【図１１】（ａ）、（ｂ）は、出力電流を変化させたときの周波数特性の変化を示す特性図。
【図１２】（ａ）、（ｂ）は、一実施形態のＤＣ−ＤＣコンバータの周波数特性を示す特性図。
【図１３】変形例の参照電圧生成回路を示す回路図。
【図１４】電子機器を示す概略構成図。
【図１５】従来のＤＣ−ＤＣコンバータを示すブロック回路図。
【発明を実施するための形態】
【００１３】
（第１実施形態）
以下、第１実施形態を図１〜図１２に従って説明する。
図１に示すように、ＤＣ−ＤＣコンバータ１は、入力電圧Ｖｉ（例えば、３．６Ｖ）に基づいてその入力電圧Ｖｉよりも低い出力電圧Ｖｏ（例えば、１．０Ｖ）を生成するコンバータ部２と、そのコンバータ部２を制御する制御回路３とを有している。
【００１４】
まず、コンバータ部２の内部構成例を説明する。
入力電圧Ｖｉの供給される入力端子Ｐｉと、入力電圧Ｖｉよりも低い電位の電源線（ここでは、グランドＧＮＤ）との間には、メイン側のトランジスタＴ１と同期側のトランジスタＴ２とが直列に接続されている。なお、メイン側のトランジスタＴ１はＰチャネルＭＯＳトランジスタであり、同期側のトランジスタＴ２はＮチャネルＭＯＳトランジスタである。
【００１５】
トランジスタＴ１は、その第１端子（ソース）が入力端子Ｐｉに接続されるとともに、第２端子（ドレイン）がトランジスタＴ２の第１端子（ドレイン）に接続されている。このトランジスタＴ２の第２端子（ソース）は、グランドＧＮＤに接続されている。
【００１６】
また、トランジスタＴ１の制御端子（ゲート）には制御回路３から制御信号ＤＨが供給されるのに対し、トランジスタＴ２の制御端子（ゲート）には制御回路３から制御信号ＤＬが供給される。これらトランジスタＴ１，Ｔ２は、制御信号ＤＨ，ＤＬに応答して相補的にオンオフする。
【００１７】
両トランジスタＴ１，Ｔ２間のノードは、コイルＬ１の第１端子に接続されている。このコイルＬ１の第２端子は、出力電圧Ｖｏを出力する出力端子Ｐｏに接続されている。このように、入力端子Ｐｉと出力端子Ｐｏとの間には、メイン側のトランジスタＴ１とコイルＬ１とが直列に接続されている。また、上記コイルＬ１の第２端子は平滑用コンデンサＣ１の第１端子に接続されるとともに、そのコンデンサＣ１の第２端子はグランドＧＮＤに接続されている。この平滑用コンデンサＣ１は、出力電圧Ｖｏを平滑化する平滑回路に含まれる。なお、コイルＬ１としては、例えば積層チップコイルが用いられる。
【００１８】
このようなコンバータ部２では、メイン側のトランジスタＴ１がオンし同期側のトランジスタＴ２がオフした場合に、入力電圧Ｖｉと出力電圧Ｖｏとの電位差に応じたコイル電流ＩＬがコイルＬ１に流れる。これにより、コイルＬ１にはエネルギーが蓄積される。このときのコイル電流ＩＬの傾きＳｌｐ１（図２参照）は、コイルＬ１のインダクタンス値をＬとすると、
【００１９】
【数１】
と表わすことができる。
【００２０】
一方、メイン側のトランジスタＴ１がオフし同期側のトランジスタＴ２がオンすると、コイルＬ１が蓄えたエネルギーを放出するため、そのコイルＬ１に誘導電流（コイル電流ＩＬ）が流れる。このときのコイル電流ＩＬの傾きＳｌｐ２（図２参照）は、
【００２１】
【数２】
と表わすことができる。このような動作により、コンバータ部２では、入力電圧Ｖｉよりも降圧された出力電圧Ｖｏが生成される。そして、その出力電圧Ｖｏが出力端子Ｐｏに接続される負荷（図示略）に供給される。なお、負荷には出力電流Ｉｏも供給される。
【００２２】
制御回路３は、コンバータ部２から帰還される出力電圧Ｖｏに基づいて、制御信号ＤＨ，ＤＬのパルス幅を調整する。この制御回路３は、抵抗Ｒ１，Ｒ２と、比較器１０と、参照電圧生成回路２０と、クロック発生回路３０と、検出回路４０と、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）５０と、発振器６０と、駆動回路７０とを有している。
【００２３】
上記コンバータ部２の出力端子Ｐｏは、抵抗Ｒ１，Ｒ２を介してグランドＧＮＤに接続されている。また、抵抗Ｒ１には、位相補償用（位相進み補償用）のコンデンサＣ２が並列に接続されている。抵抗Ｒ１（コンデンサＣ２）と抵抗Ｒ２との間の接続点は、比較器１０の反転入力端子に接続されている。これにより、出力電圧Ｖｏが抵抗Ｒ１，Ｒ２によって分圧された分圧電圧に、出力電圧Ｖｏの交流成分（変動成分）が重畳された帰還電圧ＶＦＢが比較器１０の反転入力端子に供給される。
【００２４】
比較器１０の非反転入力端子には、参照電圧生成回路２０から出力される参照電圧ＶＲ１が供給される。
参照電圧生成回路２０は、電流源２１と、コンデンサＣ３と、スイッチ回路ＳＷ１と、基準電源Ｅ１とを有している。
【００２５】
電流源２１は、検出回路４０から出力される制御信号ＳＧ１に基づく電流値の電流Ｉｓｌｐを流す。この電流源２１は、第１端子がバイアス電圧ＶＢの供給される電源線に接続され、第２端子がコンデンサＣ３の第１端子に接続されている。なお、上記バイアス電圧ＶＢは、例えば図示しない電源回路により生成された電圧、又は入力電圧Ｖｉである。コンデンサＣ３の第２端子は基準電源Ｅ１のプラス側端子に接続され、その基準電源Ｅ１のマイナス側端子はグランドＧＮＤに接続されている。この基準電源Ｅ１は、出力電圧Ｖｏの目標値に応じて電圧値が設定された基準電圧ＶＲ０を生成する。コンデンサＣ３には、スイッチ回路ＳＷ１が並列に接続されている。スイッチ回路ＳＷ１は、ＲＳ−ＦＦ回路５０の出力信号Ｓ２に応答してオンオフする。このスイッチ回路ＳＷ１は、例えばＮチャネルＭＯＳトランジスタである。
【００２６】
そして、コンデンサＣ３の第１端子（ノードＮ１）が上記比較器１０の非反転入力端子に接続され、そのコンデンサＣ３の第１端子の電位が参照電圧ＶＲ１として比較器１０の非反転入力端子に供給される。
【００２７】
スイッチ回路ＳＷ１がオンされると、コンデンサＣ３の両端子間が短絡されるため、コンデンサＣ３の第１端子における電位は、基準電源Ｅ１にて生成される基準電圧ＶＲ０と等しくなる。すなわち、この場合には、基準電圧ＶＲ０が参照電圧ＶＲ１として比較器１０の非反転入力端子に供給される。
【００２８】
一方、スイッチ回路ＳＷ１がオフされると、コンデンサＣ３の両端子間の電位差は、電流源２１から供給される電流Ｉｓｌｐに応じて大きくなる。そして、その電位差の変化量は、電流Ｉｓｌｐに比例する。このとき、コンデンサＣ３の第２端子における電位は基準電圧ＶＲ０となる。したがって、コンデンサＣ３の第１端子における電位は、基準電圧ＶＲ０に、当該コンデンサＣ３の両端子間の電位差を重畳した電位となる。そして、そのコンデンサＣ３の第１端子における電位が参照電圧ＶＲ１として比較器１０の非反転入力端子に供給される。
【００２９】
したがって、参照電圧ＶＲ１は、スイッチ回路ＳＷ１がオンしている間、一定の第１電圧（つまり、基準電圧ＶＲ０）となり、スイッチ回路ＳＷ１がオフすると、第１電圧から所定の傾斜にて上昇する。換言すると、参照電圧ＶＲ１は、基準電圧ＶＲ０に対して、所定の傾斜にて上昇するスロープを付加した電圧である。
【００３０】
比較器１０は、帰還電圧ＶＦＢと参照電圧ＶＲ１との比較結果に応じた信号Ｓ１を生成する。具体的には、比較器１０は、帰還電圧ＶＦＢが参照電圧ＶＲ１よりも高いときにＬレベルの信号Ｓ１を生成し、帰還電圧ＶＦＢが参照電圧ＶＲ１よりも低いときにＨレベルの信号Ｓ１を生成する。この信号Ｓ１は、クロック発生回路３０に供給されるとともに、ＲＳ−ＦＦ回路５０のセット端子Ｓに供給される。
【００３１】
クロック発生回路３０は、遅延回路３１と、ＲＳ−ＦＦ回路３２とを有している。遅延回路３１には、上記比較器１０から信号Ｓ１が供給される。遅延回路３１は、信号Ｓ１を所定時間だけ遅延させ、その遅延信号をＲＳ−ＦＦ回路３２のセット端子Ｓに出力する。
【００３２】
ＲＳ−ＦＦ回路３２のリセット端子Ｒには、発振器６０が接続されている。発振器６０は、所定周波数のクロック信号ＣＬＫ（例えば、一定周期で生成されるパルス信号を有する信号）を生成する。上記ＲＳ−ＦＦ回路５０は、セット端子Ｓに供給されるＨレベルの信号Ｓ１に応答して、出力端子ＱからＨレベルのクロック信号ＳＣＫを出力する。また、ＲＳ−ＦＦ回路３２は、リセット端子Ｒに供給されるＨレベルのクロック信号ＣＬＫに応答して、Ｌレベルのクロック信号ＳＣＫを出力する。このＲＳ−ＦＦ回路３２から出力されるクロック信号ＳＣＫは、検出回路４０に供給される。
【００３３】
検出回路４０には、メイン側のトランジスタＴ１の両端子（ソース及びドレイン）が接続されている。この検出回路４０は、トランジスタＴ１がオンしている期間（オン期間）にコイルＬ１に流れるコイル電流ＩＬの傾きを検出し、その傾きに応じた電流値の電流Ｉｓｌｐを上記電流源２１に生成させるための制御信号ＳＧ１を生成する。具体的には、検出回路４０は、検出したコイル電流ＩＬの傾きに比例する電流Ｉｓｌｐを生成させるための制御信号ＳＧ１を生成する。ここで、コイル電流ＩＬの傾きは、上記式（１）からも明らかなように、コイルＬ１のインダクタンス値Ｌに反比例することから、電流Ｉｓｌｐの電流値がコイルＬ１のインダクタンス値Ｌに反比例することになる。これにより、その電流Ｉｓｌｐによって生成される上記スロープの変化量は、コイル電流ＩＬの傾きに比例し、コイル電流ＩＬのインダクタンス値Ｌに反比例することになる。
【００３４】
ＲＳ−ＦＦ回路５０のリセット端子には、発振器６０が接続されている。このＲＳ−ＦＦ回路５０は、セット端子Ｓに供給されるＨレベルの信号Ｓ１に応答して、出力端子ＱからＨレベルの出力信号Ｓ２を出力する。また、ＲＳ−ＦＦ回路５０は、リセット端子Ｒに供給されるＨレベルのクロック信号ＣＬＫに応答して、Ｌレベルの出力信号Ｓ２を出力する。すなわち、ＲＳ−ＦＦ回路５０に対して、Ｈレベルの信号Ｓ１はセット信号であるとともに、Ｈレベルのクロック信号ＣＬＫはリセット信号である。そして、ＲＳ−ＦＦ回路５０から出力される出力信号Ｓ２が駆動回路７０と上記参照電圧生成回路２０のスイッチ回路ＳＷ１に供給される。
【００３５】
駆動回路７０は、ＲＳ−ＦＦ回路５０からの出力信号Ｓ２に基づいて、コンバータ部２のトランジスタＴ１，Ｔ２を相補的にオンオフさせる制御信号ＤＨ，ＤＬを生成する。具体的には、駆動回路７０は、Ｈレベルの出力信号Ｓ２に応答してＬレベルの制御信号ＤＨ，ＤＬを生成し、Ｌレベルの出力信号Ｓ２に応答してＨレベルの制御信号ＤＨ，ＤＬを生成する。メイン側のトランジスタＴ１は、Ｌレベルの制御信号ＤＨに応答してオンする一方、Ｈレベルの制御信号ＤＨに応答してオフする。同様に、同期側のトランジスタＴ２は、Ｈレベルの制御信号ＤＬに応答してオンする一方、Ｌレベルの制御信号ＤＬに応答してオフする。なお、上記駆動回路７０において、両トランジスタＴ１，Ｔ２が同時にオンしないように、制御信号ＤＨ，ＤＬにデッドタイムを設定するようにしてもよい。
【００３６】
このような制御回路３では、参照電圧ＶＲ１が帰還電圧ＶＦＢよりも高くなると（図２の時刻ｔ１参照）、比較器１０からＨレベルの信号Ｓ１が出力される。このＨレベルの信号Ｓ１に応答して、ＲＳ−ＦＦ回路５０は、Ｈレベルの出力信号Ｓ２を出力する。そして、駆動回路７０は、そのＨレベルの出力信号Ｓ２に応答してＬレベルの制御信号ＤＨ，ＤＬを生成する。すると、Ｌレベルの制御信号ＤＨに応答してメイン側のトランジスタＴ１がオンされ、Ｌレベルの制御信号ＤＬに応答して同期側のトランジスタＴ２がオフされる。このように、制御回路３は、参照電圧ＶＲ１が帰還電圧ＶＦＢを横切ると、メイン側のトランジスタＴ１をオンさせるためのＨレベルの制御信号ＤＨを生成する。換言すると、出力電圧Ｖｏと参照電圧ＶＲ１との比較結果に応じてトランジスタＴ１のオンタイミングが設定される。なお、以下の説明では、メイン側のトランジスタＴ１がオンしている期間をオン期間（Ｔｏｎ）という（時刻ｔ１〜ｔ２参照）。
【００３７】
また、上述のようにＲＳ−ＦＦ回路５０からＨレベルの出力信号Ｓ２が出力されると（時刻ｔ１）、参照電圧生成回路２０内のスイッチ回路ＳＷ１がオンされる。すると、コンデンサＣ３の第１端子と第２端子が短絡される。これにより、コンデンサＣ３に蓄えられた電荷が放電されてコンデンサＣ３の第１端子（ノードＮ１）の電圧、つまり参照電圧ＶＲ１がコンデンサＣ３の第２端子の電圧にリセットされる。このため、トランジスタＴ１のオン期間における参照電圧ＶＲ１は、基準電圧ＶＲ０と等しい一定レベルとなる（時刻ｔ１〜ｔ２）。
【００３８】
また、上述のように参照電圧ＶＲ１がコンデンサＣ３の第２端子の電圧にリセットされると、換言すると、参照電圧ＶＲ１が帰還電圧ＶＦＢよりも低くなるときに、比較器１０からＬレベルの信号Ｓ１が出力される。すなわち、比較器１０から出力される信号Ｓ１は、参照電圧ＶＲ１が帰還電圧ＶＦＢよりも高くなる時点（時刻ｔ１）から、ＲＳ−ＦＦ回路５０からＨレベルの出力信号Ｓ２が出力され、スイッチ回路ＳＷ１がオンされて参照電圧ＶＲ１の放電によって該参照電圧ＶＲ１が帰還電圧ＶＦＢよりも低くなる時点までの遅延時間分だけＨレベルで出力される。
【００３９】
続いて、発振器６０からＨレベルのクロック信号ＣＬＫが一定周期で出力される（時刻ｔ２）。このＨレベルのクロック信号ＣＬＫに応答して、ＲＳ−ＦＦ回路５０は、Ｌレベルの出力信号Ｓ２を出力する。そして、駆動回路７０は、そのＬレベルの出力信号Ｓ２に応答してＨレベルの制御信号ＤＨ，ＤＬを生成する。すると、Ｈレベルの制御信号ＤＨに応答してメイン側のトランジスタＴ１がオフされ、Ｈレベルの制御信号ＤＬに応答して同期側のトランジスタＴ２がオンされる。このように、制御回路３は、一定周期毎に、メイン側のトランジスタＴ１をオフさせるためのＨレベルの制御信号ＤＨを生成する。なお、以下の説明では、メイン側のトランジスタＴ１がオフしている期間をオフ期間（Ｔｏｆｆ）という（時刻ｔ２〜ｔ３参照）。
【００４０】
また、上述のようにＲＳ−ＦＦ回路５０からＬレベルの出力信号Ｓ２が出力されると（時刻ｔ２）、参照電圧生成回路２０内のスイッチ回路ＳＷ１がオフされる。すると、上記コンデンサＣ３は、電流源２１から供給される電流Ｉｓｌｐにより充電される。これにより、時刻ｔ２〜ｔ３に示すように、トランジスタＴ１のオフ期間に、参照電圧ＶＲ１が電流Ｉｓｌｐに応じた傾斜にて上昇する。具体的には、オフ期間に電流Ｉｓｌｐに応じた傾斜にて上昇する電圧が基準電圧ＶＲ０に加算され、その加算された電圧が参照電圧ＶＲ１として比較器１０に供給される。したがって、トランジスタＴ１のオフ期間において、例えば時刻ｔ２を開始時刻とする、ある時刻ｔにおける参照電圧ＶＲ１は、
【００４１】
【数３】
と表わすことができる。この参照電圧ＶＲ１では、上記式（３）から明らかなように、電流源２１にて生成される電流Ｉｓｌｐの増減に応じて、基準電圧ＶＲ０に加算される式（３）右辺の第２項に記載したスロープ量（スロープの振幅）が増減する。
【００４２】
そして、再び参照電圧ＶＲ１が帰還電圧ＶＦＢを横切ると（時刻ｔ３）、制御回路３は、メイン側のトランジスタＴ１をオンする。このような動作が繰り返されることにより、出力電圧Ｖｏが基準電圧ＶＲ０に応じた目標電圧に維持される。
【００４３】
次に、上記検出回路４０の構成例及び動作を図３及び図４に従って説明する。
図３に示すように、検出回路４０は、トランジスタＴ１に流れる電流Ｉ１を電圧値に変換する増幅回路４１と、その増幅回路４１の出力電圧を微分する微分回路４２と、微分回路４２の出力電圧を増幅する増幅回路４３と、増幅回路４３の出力電圧をホールドするホールド回路４４と、ホールド回路４４の出力電圧を平均化する積分回路４５とを有する。
【００４４】
増幅回路４１は、その非反転入力端子がトランジスタＴ１の第１端子（例えばソース）に接続され、反転入力端子がトランジスタＴ１の第２端子（例えばドレイン）に接続されている。増幅回路４１の出力端子は、微分回路４２内のコンデンサＣ４１の第１端子に接続されている。この増幅回路４１は、トランジスタＴ１の両端子間の第１電圧Ｖ１に基づいて、トランジスタＴ１に流れる電流Ｉ１を検出し、その電流Ｉ１を電圧値に変換し、その変換後の第２電圧Ｖ２を微分回路４２に出力する。なお、ここで検出される電流Ｉ１は、図４に示すように、トランジスタＴ１のオン期間におけるコイル電流ＩＬに相当する。したがって、ここで検出される電流Ｉ１は、例えば図４の時刻ｔ４ｗｐ開始時刻とする、ある時刻ｔにおいて、
【００４５】
【数４】
と表わすことができ、第１電圧Ｖ１は、トランジスタＴ１のオン抵抗をＲｏｎとすると、
【００４６】
【数５】
と表わすことができる。そして、第２電圧Ｖ２は、増幅回路４１の増幅率をＡ１とすると、
【００４７】
【数６】
と表わすことができる。
【００４８】
図３に示すように、微分回路４２内のコンデンサＣ４１は、その第２端子が抵抗Ｒ４１の第１端子に接続されている。この抵抗Ｒ４１の第２端子はグランドＧＮＤに接続されている。そして、これらコンデンサＣ４１と抵抗Ｒ４１との間の接続点は、増幅回路４３の非反転入力端子に接続されている。このように、微分回路４２は、コンデンサＣ４１と抵抗Ｒ４１とを有するハイパスフィルタである。この微分回路４２は、増幅回路４１からの第２電圧Ｖ２を微分し、その微分した微分波形を第３電圧Ｖ３として増幅回路４３に出力する。具体的には、図４に示すように、微分回路４２からは、メイン側のトランジスタＴ１のオン開始時における第２電圧Ｖ２の急激な電圧変化（例えば、時刻ｔ４参照）に対して急峻なレベル変化を生じる微分波形が出力される。この微分波形は、上記急激な電圧変化により微分された電圧レベルをピークとして徐々に安定したレベルに収束することになる。そして、この安定した電圧レベル（図４の丸印参照）が、第２電圧Ｖ２の傾き（図４の丸印参照）に対応する。すなわち、この安定した電圧レベルは、第２電圧Ｖ２の傾きが大きくなるほど高くなる。ここで、第２電圧Ｖ２の傾きは、トランジスタＴ１のオン期間におけるコイル電流ＩＬの傾きに対応（比例）する。このため、微分回路では、第２電圧Ｖ２の傾きを検出することができ、トランジスタＴ１のオン期間におけるコイル電流ＩＬの傾き（変化の度合）を検出することができる。なお、微分回路４２から出力される第３電圧Ｖ３は、
【００４９】
【数７】
と表わすことができる。
【００５０】
図３に示すように、増幅回路４３の反転入力端子には、グランドＧＮＤが接続されている。増幅回路４３の出力端子は、ホールド回路４４内のスイッチ回路ＳＷ４１の第１端子に接続されている。この増幅回路４３は、両入力端子の端子電圧の差電圧、つまり上記第３電圧Ｖ３を所定の増幅率Ａ２で増幅し、その増幅した第４電圧Ｖ４をホールド回路４４に出力する。更に詳述すると、増幅回路４３には第４電圧Ｖ４の上限値及び下限値が設定されている。このため、図４に示すように、増幅後の電圧が上限値を超える場合には第４電圧Ｖ４の電圧値が上限値に制限されるとともに、増幅後の電圧が下限値を下回る場合には第４電圧Ｖ４の電圧値が下限値に制限される。これにより、第４電圧Ｖ４の振幅が不要に大きくなることを抑制することができる。なお、増幅回路４３は、微分回路４２とホールド回路４４とを分離する回路としても機能している。
【００５１】
図３に示すように、ホールド回路４４内のスイッチ回路ＳＷ４１の第２端子は、コンデンサＣ４２の第１端子に接続されている。このコンデンサＣ４２の第２端子はグランドＧＮＤに接続されている。これらスイッチ回路ＳＷ４１とコンデンサＣ４２との間の接続点は、積分回路４５内の増幅回路４６の非反転入力端子に接続されている。
【００５２】
スイッチ回路ＳＷ４１は、上記クロック発生回路３０から供給されるクロック信号ＳＣＫに応じてオンオフ制御される。具体的には、Ｈレベルのクロック信号ＳＣＫに応答してスイッチ回路ＳＷ４１がオンされ、Ｌレベルのクロック信号ＳＣＫに応答してスイッチ回路ＳＷ４１がオフされる。
【００５３】
このホールド回路４４は、クロック信号ＳＣＫに応答して、増幅回路４３からの第４電圧Ｖ４をサンプルホールドして第５電圧Ｖ５を生成する。具体的には、図４に示すように、ホールド回路４４は、Ｈレベルのクロック信号ＳＣＫが入力されている期間に、増幅回路４３から入力される第４電圧Ｖ４をそのまま第５電圧Ｖ５として積分回路４５に出力する。また、ホールド回路４４は、Ｌレベルのクロック信号ＳＣＫが入力されている期間に、そのクロック信号ＳＣＫが立ち下がる直前に入力される第４電圧Ｖ４を保持し、その保持した第４電圧Ｖ４を第５電圧Ｖ５として積分回路４５に出力する。ここで、サンプリングクロックとして機能するクロック信号ＳＣＫは、図５に示すように、トランジスタＴ１がオンする瞬間に発生する第４電圧Ｖ４のオーバーシュート（破線枠参照）を避けて、電圧レベルの安定した第４電圧Ｖ４をサンプリングできるタイミングでＨレベルとなる。本実施形態では、クロック発生回路３０の遅延回路３１（図１参照）によって、トランジスタＴ１をオンさせるＨレベルの信号Ｓ１の立ち上がりエッジから所定時間Ｔｄ１（つまり、上記オーバーシュートに対して十分マージンを持たせた時間）経過後に、クロック信号ＳＣＫがＨレベルに遷移される。なお、クロック信号ＳＣＫは、トランジスタＴ１をオフさせるＨレベルのクロック信号ＣＬＫの立ち上がりエッジに応答してＬレベルに遷移される。したがって、このようなクロック信号ＳＣＫによってサンプリングされた第５電圧Ｖ５は、第４電圧Ｖ４（第３電圧Ｖ３）の安定した電圧レベルに相当し、第２電圧Ｖ２の傾きに比例し、トランジスタＴ１のオン期間におけるコイル電流ＩＬの傾きに比例する。すなわち、第５電圧Ｖ５は、第４電圧Ｖ４の安定した電圧レベルをＶ４とすると、
【００５４】
【数８】
と表わすことができる。この式から明らかなように、第５電圧Ｖ５は、コイルＬ１のインダクタンス値に反比例する。
【００５５】
図３に示すように、積分回路４５は、増幅回路４６と、抵抗Ｒ４２及びコンデンサＣ４３を含むローパスフィルタとを有している。増幅回路４６の反転入力端子にはグランドＧＮＤが接続されている。また、増幅回路４６の出力端子は、抵抗Ｒ４２の第１端子に接続されている。この増幅回路４６は、例えばボルテージフォロアとして機能するバッファであって、増幅率Ａ３が「１」倍のオペアンプである。
【００５６】
抵抗Ｒ４２の第２端子はコンデンサＣ４３の第１端子に接続され、そのコンデンサＣ４３の第２端子はグランドＧＮＤに接続されている。これら抵抗Ｒ４２及びコンデンサＣ４３の接続点から上記制御信号ＳＧ１が出力される。この積分回路４５は、ホールド回路４４からの第５電圧Ｖ５を積分し、その積分した電圧Ｖ６を制御信号ＳＧ１として上記電流源２１に供給する。この積分回路４５により、第５電圧Ｖ５が累積平均化され、第５電圧Ｖ５のノイズが低減される。
【００５７】
そして、このような検出回路４０で生成される制御信号ＳＧ１の電圧値Ｖ６は、以下のような式で表わすことができる。
【００５８】
【数９】
次に、参照電圧生成回路２０内の電流源２１の構成例を図６に従って説明する。
【００５９】
オペアンプ２２の非反転入力端子には、上記検出回路４０からの制御信号ＳＧ１が供給される。このオペアンプ２２の出力端子はＮチャネルＭＯＳトランジスタＴ２１のゲートに接続されている。トランジスタＴ２１は、そのドレインがＰチャネルＭＯＳトランジスタＴ２２のドレインに接続されるとともに、ソースがオペアンプ２２の反転入力端子と抵抗Ｒｓｌｐの第１端子とに接続されている。その抵抗Ｒｓｌｐの第２端子はグランドＧＮＤに接続されている。
【００６０】
上記オペアンプ２２は、反転入力端子の電圧を制御信号ＳＧ１の電圧値Ｖ６と等しくするように、トランジスタＴ２１を制御する。すなわち、抵抗Ｒｓｌｐの第１端子の電圧が制御信号ＳＧ１の電圧値Ｖ６になるように制御される。したがって、抵抗Ｒｓｌｐの両端子間には、この抵抗Ｒｓｌｐの抵抗値と、両端子間の電位差（電圧値Ｖ６）とに応じた電流が流れる。このように、オペアンプ２２及び抵抗Ｒｓｌｐでは、制御信号ＳＧ１の電圧値が電流に変換される。
【００６１】
上記トランジスタＴ２２は、そのソースにバイアス電圧ＶＢが供給されるとともに、ゲートが同トランジスタＴ２２のドレインとＰチャネルＭＯＳトランジスタＴ２３のゲートに接続されている。そのトランジスタＴ２３のソースにはバイアス電圧ＶＢが供給される。したがって、トランジスタＴ２２とトランジスタＴ２３とは、カレントミラー回路として機能する。このカレントミラー回路は、両トランジスタＴ２２，Ｔ２３の電気的特性に応じて、抵抗Ｒｓｌｐに流れる電流に比例した電流ＩｓｌｐをトランジスタＴ２３に流す。
【００６２】
そして、上記トランジスタＴ２３のドレインが図１に示すコンデンサＣ３の第１端子に接続され、以下の式で表わされる電流ＩｓｌｐがコンデンサＣ３に供給される。
【００６３】
【数１０】
このとき、電流Ｉｓｌｐによって生成されるスロープのスロープ量Ｖｓｌｐは、上記式（３）右辺の第２項から
【００６４】
【数１１】
と表わすことができる。このように、コイル電流ＩＬの傾きに応じて電流Ｉｓｌｐを生成することによって、基準電圧ＶＲ０に加算されるスロープのスロープ量ＶｓｌｐがコイルＬ１のインダクタンス値Ｌに反比例して変化することになる。すなわち、検出回路４０及び電流源２１は、スロープのスロープ量Ｖｓｌｐ（変化の割合）を調整する回路として機能する。具体的には、図４に示すように、出力電流Ｉｏが小さくコイル電流ＩＬの傾きが小さい場合には（左側部分参照）、検出回路４０によって生成される制御信号ＳＧ１が低くなるため、電流源２１によって生成される電流Ｉｓｌｐも小さくなり、その電流Ｉｓｌｐによって生成されるスロープ量Ｖｓｌｐも小さくなる。逆に、出力電流Ｉｏが大きくコイル電流ＩＬの傾きが大きい場合には（右側部分参照）、検出回路４０によって生成される制御信号ＳＧ１が高くなるため、電流源２１によって生成される電流Ｉｓｌｐも大きくなり、その電流Ｉｓｌｐによって生成されるスロープ量Ｖｓｌｐも大きくなる。
【００６５】
次に、従来例と対比しつつＤＣ−ＤＣコンバータ１（とくに、参照電圧生成回路２０及び検出回路４０）の作用を図７〜図１１に従って説明する。なお、図７には、周波数に対するＤＣ−ＤＣコンバータ１の負帰還ループの利得の変化を表わすゲイン曲線が示されている。また、図９は、本実施形態のＤＣ−ＤＣコンバータ１の周波数特性についてシミュレーションした結果を示したものであり、図１０は、従来のＤＣ−ＤＣコンバータ４の周波数特性についてシミュレーションした結果を示したものである。さらに、図１１は、出力電流Ｉｏを変動させたときの周波数特性の変化についてシミュレーションした結果を示したものである。
【００６６】
はじめに、ＤＣ−ＤＣコンバータ１の負帰還ループの利得やクロスオーバー周波数について図７に従って説明する。ＤＣ−ＤＣコンバータ１の負帰還ループの利得は、入力電圧Ｖｉに比例するとともに、参照電圧ＶＲ１のスロープ量Ｖｓｌｐに反比例する。したがって、周波数が０Ｈｚの時の利得は、その時の利得をｇｍとすると、
【００６７】
【数１２】
と表わすことができる。また、利得が０ｄＢとなる周波数、つまりクロスオーバー周波数ｆｏは、
【００６８】
【数１３】
と表わすことができる。ここで、コイルＬ１及びコンデンサＣ１の共振周波数ｆＬＣは、コンデンサＣ１の容量値をＣとすると、
【００６９】
【数１４】
となる。このため、これら式（１２）〜式（１４）より、クロスオーバー周波数ｆｏは、
【００７０】
【数１５】
と表わすことができる。
【００７１】
上記式（１４）、（１５）から明らかなように、コイルＬ１のインダクタンス値Ｌが小さくなると、クロスオーバー周波数ｆｏが高くなり、共振周波数ｆＬＣが高くなる。ここで、コイルＬ１が積層チップコイルである場合には、直流重畳特性が悪い（低い）ため、コイルＬ１に流れるバイアス電流の変動によりインダクタンス値Ｌが変化する。具体的には、図８に示すように、バイアス電流が大きくなるほど、コイルＬ１のインダクタンス値Ｌは小さくなる。このため、例えば負荷の変動に伴って出力電流Ｉｏが大きくなると、コイルＬ１に流れる電流が大きくなり、コイルＬ１のインダクタンス値Ｌが小さくなる。このとき、例えば従来のＤＣ−ＤＣコンバータ４のように参照電圧ＶＲ１１の傾きが固定である場合には、図１０の一点鎖線で示すように、コイルＬ１１のインダクタンス値の低下に伴ってクロスオーバー周波数ｆｏが高くなる、つまりクロスオーバー周波数ｆｏ（周波数帯域）が高周波側に広がる。すると、図１０の拡大図に示すように、高周波側に広がったクロスオーバー周波数ｆｏにおける位相が小さくなるため、位相余裕が小さくなる。すなわち、図１１に示すように、従来のＤＣ−ＤＣコンバータ４では、出力電流Ｉｏが大きくなるほど、クロスオーバー周波数ｆｏが高くなり（図１１（ａ）の破線参照）、位相余裕が小さくなる（図１１（ｂ）の破線参照）。これにより、従来例では、出力電流Ｉｏが大きくなると、ＤＣ−ＤＣコンバータが発振し易くなり動作が不安定になるという問題が発生する。
【００７２】
これに対し、本実施形態のＤＣ−ＤＣコンバータ１では、参照電圧ＶＲ１のスロープ量Ｖｓｌｐを、コイルＬ１のインダクタンス値Ｌに応じて変動させるようにした。具体的には、検出回路４０及び参照電圧生成回路２０は、コイルＬ１のインダクタンス値Ｌの変動に関わらずクロスオーバー周波数ｆｏ（周波数帯域）が略一定となるように、スロープ量Ｖｓｌｐを調整している。より具体的には、検出回路４０及び参照電圧生成回路２０は、コイルＬ１のインダクタンス値Ｌをフィードバックして、そのインダクタンス値Ｌに応じて参照電圧ＶＲ１の傾きを調整してスロープ量Ｖｓｌｐを調整することで、クロスオーバー周波数ｆｏが略一定となるようにしている。この点について更に詳述すると、負荷の変動に伴って出力電流Ｉｏが増加した場合には、前述したように、コイルＬ１に流れる電流が大きくなり、コイルＬ１のインダクタンス値Ｌが小さくなる。これに伴って、トランジスタＴ１のオン期間におけるコイル電流ＩＬの傾きは大きくなる。すると、検出回路４０で生成される制御信号ＳＧ１の電圧値Ｖ６が高くなり、電流源２１で生成される電流Ｉｓｌｐの電流値も大きくなる。これにより、参照電圧ＶＲ１の傾きが大きくなり、スロープ量Ｖｓｌｐが大きくなる。これに伴って、図９に示すように、上記利得ｇｍが低くなる。これにより、コイルＬ１のインダクタンス値Ｌの低下に伴ってクロスオーバー周波数ｆｏが高周波側に広がることが抑制され、そのクロスオーバー周波数ｆｏが略一定に維持される。この結果、出力電流Ｉｏの増加に伴ってコイルＬ１のインダクタンス値Ｌが低下しても、位相余裕が小さくなることを抑制することができる。このように、本実施形態のＤＣ−ＤＣコンバータ１では、図１１に示すように、出力電流Ｉｏが大きくなっても、クロスオーバー周波数ｆｏが略一定に維持され（図１１（ａ）の実線参照）、位相余裕が小さくなることが抑制される（図１１（ｂ）の実線参照）。なお、本シミュレーションでは、出力電流Ｉｏが大きくなるほど、位相余裕が大きくなるという結果が得られた。これは、出力電流Ｉｏを増加させた負荷の変動によって、減衰係数ζが大きくなり、位相曲線の傾きが小さくなったためと考えられる。
【００７３】
さらに、このようにクロスオーバー周波数ｆｏを略一定に維持可能な点を数式を使って説明する。
上述と同様に、出力電流Ｉｏの増加に伴ってコイルＬ１のインダクタンス値Ｌが低下した場合には、トランジスタＴ１のオン期間におけるコイル電流ＩＬの傾きＳｌｐ１は、
【００７４】
【数１６】
となる。この式において、ΔＬはインダクタンス値Ｌの低下分である。このような傾きＳｌｐ１を検出して生成される制御信号ＳＧ１の電圧値Ｖ６は、式（９）から
【００７５】
【数１７】
となり、この制御信号ＳＧ１から生成される電流Ｉｓｌｐは、式（１０）から
【００７６】
【数１８】
となる。そして、この電流Ｉｓｌｐから生成されるスロープのスロープ量Ｖｓｌｐは、式（１１）から
【００７７】
【数１９】
となるため、クロスオーバー周波数ｆｏは、式（１５）から
【００７８】
【数２０】
となる。すなわち、コイルＬ１のインダクタンス値Ｌをフィードバックして参照電圧ＶＲ１のスロープ量Ｖｓｌｐを調整することにより、クロスオーバー周波数ｆｏを表わす式からコイルＬ１のインダクタンス値Ｌが相殺される。このため、コイルＬ１のインダクタンス値Ｌの変動に関わらずに、クロスオーバー周波数ｆｏを略一定に維持することができる。これにより、出力電流Ｉｏの増加に伴ってコイルＬ１のインダクタンス値Ｌが低下しても、位相余裕が小さくなることを抑制することができる。
【００７９】
さらに、本実施形態のように、入力電圧Ｖｉと出力電圧Ｖｏとが、
【００８０】
【数２１】
という関係を満たしている場合には、
【００８１】
【数２２】
と近似することができるため、クロスオーバー周波数ｆｏを、
【００８２】
【数２３】
と近似することができる。すなわち、クロスオーバー周波数ｆｏを表わす式から入力電圧Ｖｉもキャンセルされ、入力電圧Ｖｉの変動に関わらずに、クロスオーバー周波数ｆｏを略一定に維持することができる。これにより、入力電圧Ｖｉが変動しても、位相余裕が小さくなることを抑制することができる。
【００８３】
なお、本実施形態において、ＤＣ−ＤＣコンバータ１は電源装置の一例、トランジスタＴ１はスイッチ回路の一例、コンデンサＣ３及びスイッチ回路ＳＷ１は電圧付加回路の一例、比較器１０、ＲＳ−ＦＦ回路５０、発振器６０及び駆動回路７０は制御部の一例である。また、検出回路４０及び電流源２１はスロープ調整回路の一例、出力端子Ｐｏは出力端の一例、増幅回路４１は第１の増幅器の一例、増幅回路４３は第２の増幅器の一例、増幅回路４６は第３の増幅器の一例、抵抗Ｒ４２及びコンデンサＣ４３はローパスフィルタの一例、電流源２１は電流変換回路の一例である。
【００８４】
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）コイル電流ＩＬを微分した結果（コイル電流ＩＬの傾き）に基づいて、参照電圧ＶＲ１のスロープのスロープ量Ｖｓｌｐを調整するようにした。これにより、参照電圧ＶＲ１のスロープ量Ｖｓｌｐを、コイルＬ１のインダクタンス値Ｌに反比例させることができる。このため、クロスオーバー周波数ｆｏを表わす式からコイルＬ１のインダクタンス値Ｌが相殺される。したがって、コイルＬ１のインダクタンス値Ｌの変動に関わらずにクロスオーバー周波数ｆｏ（周波数帯域）が略一定に維持され、インダクタンス値Ｌの低下による位相余裕の低下を抑制することができる。この結果、位相余裕を確保しつつも、低電流領域でも広帯域化が可能となる。
【００８５】
（２）さらに、クロスオーバー周波数ｆｏ（周波数帯域）を一定にすることができると、コンデンサＣ２による位相補償の効果を十分に得ることができる。詳述すると、まず、図１２（ａ）、（ｂ）に示すように、コンデンサＣ２による位相補償は、狭い周波数範囲に限定されている。ここで、図１２（ｂ）に示す位相曲線の極大点（丸印参照）にクロスオーバー周波数ｆｏを合わせることにより、位相余裕を十分に確保することができ、コンデンサＣ２による位相補償の効果を十分に得ることができる。しかし、従来のＤＣ−ＤＣコンバータ４のように、コイルＬ１のインダクタンス値Ｌの変動（出力電流Ｉｏの変動）に伴ってクロスオーバー周波数ｆｏが変動すると、そのクロスオーバー周波数ｆｏが上記極大点からずれるため、コンデンサＣ２による位相補償の効果を十分に得ることできなくなる。これに対して、本実施形態のＤＣ−ＤＣコンバータ１では、コイルＬ１のインダクタンス値Ｌの変動に関わらずに、クロスオーバー周波数ｆｏを略一定に維持することができるため、クロスオーバー周波数ｆｏが上記極大点からずれることが抑制され、コンデンサＣ２による位相補償の効果を十分に得ることができる。さらに、上記極大点にクロスオーバー周波数ｆｏが合致するように容易に設計することができる。
【００８６】
（３）トランジスタＴ１のオン期間におけるコイル電流ＩＬを微分して傾きを検出し、その検出結果に基づいて参照電圧ＶＲ１のスロープのスロープ量Ｖｓｌｐを調整するようにした。これにより、参照電圧ＶＲ１のスロープ量Ｖｓｌｐを、入力電圧Ｖｉに比例させることができる。このため、入力電圧Ｖｉの変動に伴ってクロスオーバー周波数ｆｏが変動することを好適に抑制することができる。
【００８７】
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態において、検出回路４０の積分回路４５を省略した構成を採用してもよい。
【００８８】
・上記実施形態において、コンデンサＣ２を省略した構成を採用してもよい。
・上記実施形態では、検出回路４０において、トランジスタＴ１のオン期間におけるコイル電流ＩＬの傾きを検出するようにした。これに限らず、例えば検出回路４０において、トランジスタＴ１のオフ期間におけるコイル電流ＩＬの傾きを検出するようにしてもよい。このような構成であっても、検出回路４０で検出されたコイル電流ＩＬの傾きに応じて参照電圧ＶＲ１のスロープを生成することにより、スロープ量ＶｓｌｐをコイルＬ１のインダクタンス値Ｌに反比例させることができる。
【００８９】
・上記実施形態では、コイル電流ＩＬを検出する回路の一例として増幅回路４１を開示したが、コイル電流ＩＬを検出することのできる回路であれば特に限定されない。例えばコイルＬ１の後段に電流センス用のセンス抵抗を接続し、そのセンス抵抗の両端の電位差を検出することによりコイル電流ＩＬを検出するようにしてもよい。また、コイルＬ１と並列に抵抗とコンデンサとを接続し、ＤＣＲ（等価直流抵抗）センスによりコイル電流ＩＬを検出するようにしてもよい。
【００９０】
・上記実施形態において、参照電圧ＶＲ１の生成方法は特に制限されない。例えば図１３に示されるように、参照電圧生成回路２０ａに変更してもよい。
この参照電圧生成回路２０ａは、電流源２１ａと、コンデンサＣ３と、スイッチ回路ＳＷ１と、補正電圧生成回路２３とを有している。参照電圧生成回路２０ａでは、電流源２１ａから供給される電流ＩｓｌｐとコンデンサＣ３とによって生成されるスロープが付加される電圧が、基準電圧ＶＲ０から補正電圧ＶＣ１に変更されている。すなわち、補正電圧ＶＣ１を生成する補正電圧生成回路２３が追加された点が、先の参照電圧生成回路２０（図１参照）と異なる。ここでは、先の図１及び図６に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
【００９１】
電流源２１ａでは、トランジスタＴ２２とカレントミラー接続されたＰチャネルＭＯＳトランジスタＴ２４から補正電圧生成回路２３に電流Ｉｓ１が供給される。なお、この電流Ｉｓ１が電流Ｉｓｌｐの２倍の電流となるように、トランジスタＴ２２〜Ｔ２４の電気的特性が設定されている。
【００９２】
補正電圧生成回路２３は、コンデンサＣ２１，Ｃ２２と、抵抗Ｒ２１と、スイッチ回路ＳＷ２１と、オペアンプ２４と、基準電源Ｅ１とを有している。コンデンサＣ２１は、その第１端子が上記トランジスタＴ２４のドレインに接続され、第２端子がオペアンプ２４の非反転入力端子に接続されている。コンデンサＣ２１にはスイッチ回路ＳＷ２１が並列に接続されている。スイッチ回路ＳＷ２１は、例えばＮチャネルＭＯＳトランジスタである。このスイッチ回路ＳＷ２１は、ソース及びドレインがコンデンサＣ２１の両端子にそれぞれ接続され、ゲートには出力信号Ｓ２が供給される。すなわち、コンデンサＣ２１及びスイッチ回路ＳＷ２１は、コンデンサＣ３及びスイッチ回路ＳＷ１と同様に接続されている。そして、コンデンサＣ２１の容量値は、コンデンサＣ３の容量値と等しく設定されている。したがって、コンデンサＣ２１は、スイッチ回路ＳＷ２１のオフ期間（トランジスタＴ１のオフ期間）に、上記電流Ｉｓ１に応じた電荷を蓄積する。
【００９３】
コンデンサＣ２１の充電電荷は、１スイッチングサイクルにおいて、スイッチ回路ＳＷ２１のオフ期間にリセット電圧（ここでは、オペアンプ２４の出力電圧）から電流Ｉｓ１に応じた傾斜で増加し、スイッチ回路ＳＷ２１のオンによりリセット電圧まで放電される。このとき、電流Ｉｓ１が電流Ｉｓｌｐの２倍の電流であるため、コンデンサＣ２１の両端子間の電位差は、コンデンサＣ３の両端子間の電位差の２倍の値となる。すなわち、コンデンサＣ２１の第１端子（ノードＮ２１）の電圧Ｖ２１は、参照電圧ＶＲ１のスロープの２倍の傾きで変化するスロープ波形となる。
【００９４】
また、コンデンサＣ２１の第１端子は、抵抗Ｒ２１の第１端子にも接続されている。この抵抗Ｒ２１の第２端子は、オペアンプ２４の反転入力端子とコンデンサＣ２２の第１端子に接続されている。コンデンサＣ２２の第２端子はオペアンプ２４の出力端子に接続されている。
【００９５】
抵抗Ｒ２１及びコンデンサＣ２２を含むローパスフィルタ２５は、コンデンサＣ２１の充電電荷による電圧Ｖ２１を平滑化する。したがって、コンデンサＣ２２の両端子間の電位差は、コンデンサＣ２１の両端子間の電位差の１／２の値、すなわちコンデンサＣ３の両端子間の電位差と等しい値となる。
【００９６】
オペアンプ２４は、抵抗Ｒ２１とコンデンサＣ２２との間の接続点における電圧Ｖ２２を、基準電源Ｅ１にて生成される基準電圧ＶＲ０と等しくなるように出力電圧（補正電圧ＶＣ１）を変更する。
【００９７】
そして、このように生成された補正電圧ＶＣ１にスロープが重畳されて参照電圧ＶＲ２が生成され、その参照電圧ＶＲ２が比較器１０の非反転入力端子に供給される。
・上記実施形態では、出力電圧Ｖｏを抵抗Ｒ１，Ｒ２にて分圧した分圧電圧に、出力電圧Ｖｏの交流成分がコンデンサＣ２を通じて重畳された電圧を帰還電圧ＶＦＢとした。これに限らず、例えば出力電圧Ｖｏそのものを帰還電圧ＶＦＢとしてもよい。
【００９８】
・上記実施形態では、スロープ生成用のコンデンサＣ３と並列に接続されたスイッチ回路ＳＷ１に出力信号Ｓ２を供給するようにしたが、メイン側のトランジスタＴ１のオン期間又はオフ期間に対応する信号であれば特に制限されない。例えば制御信号ＤＨ，ＤＬやノードＮ１の電圧であってもよい。
【００９９】
・上記実施形態では、所定周期で立ち上がるＨレベルのクロック信号ＣＬＫに従ってトランジスタＴ１をオフさせるようにした。これに限らず、例えば比較器１０から出力される信号Ｓ１の立ち上がりタイミング（トランジスタＴ１のオンタイミング）から所定時間経過後にトランジスタＴ１をオフさせるようにしてもよい。この場合、例えば発振器６０の代わりに、上記信号Ｓ１の立ち上がりタイミングから、入力電圧Ｖｉや出力電圧Ｖｏに依存した時間経過後にＨレベルのパルス信号をＲＳ−ＦＦ回路５０のリセット端子Ｒに出力するタイマ回路を設けてもよい。あるいは、ＲＳ−ＦＦ回路５０及び発振器６０に代えて１ショットフリップフロップ回路を設けるようにしてもよい。
【０１００】
・上記実施形態では、スイッチ回路の一例としてＰチャネルＭＯＳトランジスタＴ１を開示したが、ＮチャネルＭＯＳトランジスタを用いてもよい。また、スイッチ回路としてバイポーラトランジスタを用いてもよい。あるいは、複数のトランジスタを含むスイッチ回路を用いてもよい。
【０１０１】
・上記実施形態における基準電圧ＶＲ０を制御回路３の外部で生成するようにしてもよい。
・上記実施形態におけるトランジスタＴ１，Ｔ２を制御回路３に含めるようにしてもよい。また、コンバータ部２を制御回路３に含めるようにしてもよい。
【０１０２】
・上記実施形態では、同期整流方式のＤＣ−ＤＣコンバータに具体化したが、非同期整流方式のＤＣ−ＤＣコンバータに具体化してもよい。
・上記各実施形態では、帰還電圧ＶＦＢと参照電圧ＶＲ１とを比較し、その比較結果に応じてメイン側のトランジスタＴ１のオンタイミングを設定するＤＣ−ＤＣコンバータに具体化した。これに限らず、例えば帰還電圧ＶＦＢと参照電圧ＶＲ１とを比較し、その比較結果に応じてメイン側のトランジスタＴ１のオフタイミングを設定するＤＣ−ＤＣコンバータに具体化してもよい。
【０１０３】
・図１４に、上記ＤＣ−ＤＣコンバータ１を備える電子機器１００の一例を示す。電子機器１００は、本体部１１０と、本体部１１０に電力を供給する電源部１３０とを有している。
【０１０４】
まず、本体部１１０の内部構成例を説明する。
プログラムを実行する中央処理装置（ＣＰＵ）１１１には、そのＣＰＵ１１１で実行されるプログラム又はＣＰＵ１１１が処理するデータを記憶するメモリ１１２が接続されている。また、ＣＰＵ１１１には、インタフェース（Ｉ／Ｆ）１１３を介してキーボード１１４Ａ及びポインティングデバイス１１４Ｂが接続されている。ポインティングデバイス１１４Ｂは、例えばマウス、トラックボール、タッチパネルや静電センサを有するフラットデバイス等である。
【０１０５】
また、ＣＰＵ１１１には、インタフェース１１５を介してディスプレイ１１６が接続され、インタフェース１１７を介して通信部１１８が接続されている。ディスプレイ１１６は、例えば液晶ディスプレイやエレクトロルミネッセンスパネル等である。通信部１１８は、例えばローカルエリアネットワークボード等である。
【０１０６】
また、ＣＰＵ１１１には、インタフェース１１９を介して外部記憶装置１２０が接続され、インタフェース１２１を介して着脱可能記録媒体アクセス装置１２２が接続されている。外部記憶装置１２０は、例えばハードディスクである。アクセス装置１２２がアクセスする着脱可能な記録媒体としては、例えばＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disk）、フラッシュメモリカード等が挙げられる。
【０１０７】
次に、電源部１３０の内部構成例を説明する。
ＤＣ−ＤＣコンバータ１と交流アダプタ１３１は、スイッチＳＷを介して上記本体部１１０に接続されている。これらＤＣ−ＤＣコンバータ１及び交流アダプタ１３１のいずれか一方から電力が本体部１１０に供給される。ＤＣ−ＤＣコンバータ１は、図１４の例では、例えば電池１３２からの入力電圧Ｖｉを出力電圧Ｖｏに変換し、その出力電圧Ｖｏを本体部１１０に供給する。
【０１０８】
このような電子機器としては、ノート型のパーソナルコンピュータ、携帯電話等の通信機器、携帯情報端末（ＰＤＡ）等の情報処理装置、デジタルカメラやビデオカメラ等の映像機器、テレビジョン装置等の受信機などが挙げられる。
【符号の説明】
【０１０９】
１ ＤＣ−ＤＣコンバータ
２ コンバータ部
３ 制御回路
１０ 比較器
２０，２０ａ 参照電圧生成回路
２１，２１ａ 電流源
３０ クロック発生回路
４０ 検出回路
４１ 増幅回路
４２ 微分回路
４３ 増幅回路
４４ ホールド回路
４５ 積分回路
４６ 増幅回路
５０ ＲＳ−フリップフロップ回路
６０ 発振器
７０ 駆動回路
１００ 電子機器
１１０ 本体部（内部回路）
Ｌ１ コイル
【技術分野】
【０００１】
本発明は、電源装置、制御回路、電子機器及び電源の制御方法に関するものである。
【背景技術】
【０００２】
電子機器等において、負荷への電力供給にスイッチング電源が用いられており、例えば直流電圧を別の直流電圧に変換するＤＣ−ＤＣコンバータが用いられている。従来、負荷急変に高速応答できるＤＣ−ＤＣコンバータとして、コンパレータ方式のＤＣ−ＤＣコンバータが知られている（例えば、特許文献１参照）。
【０００３】
図１５は、従来のコンパレータ方式のＤＣ−ＤＣコンバータの一例を示す。このＤＣ−ＤＣコンバータ４は、コンバータ部５と制御回路６とを有している。コンバータ部５は、トランジスタＴ１１，Ｔ１２と、コイルＬ１１と、コンデンサＣ１１とを有している。
【０００４】
制御回路６内の比較器８０には、出力電圧Ｖｏに応じた帰還電圧ＶＦＢ（ここでは、出力電圧Ｖｏが抵抗Ｒ１１，Ｒ１２によって分圧された分圧電圧に、出力電圧Ｖｏの交流成分が抵抗Ｒ１１に並列接続されたコンデンサＣ１２を通じて重畳された電圧）と、参照電圧ＶＲ１１とが入力される。この比較器８０は、帰還電圧ＶＦＢと参照電圧ＶＲ１１とを比較し、その比較結果に応じたレベルの出力信号Ｓ１１をＲＳ−フリップフロップ（ＲＳ−ＦＦ回路）８１のセット端子Ｓに出力する。発振器８２は、一定周波数のクロック信号ＣＬＫをＲＳ−ＦＦ回路８１のリセット端子Ｒに出力する。
【０００５】
ＲＳ−ＦＦ回路８１は、Ｈレベルのクロック信号ＣＬＫに応答してリセット状態になってＬレベルの出力信号Ｓ１２を出力する。すると、駆動回路８３は、Ｈレベルの制御信号ＤＨ，ＤＬを出力し、トランジスタＴ１１をオフさせるとともにトランジスタＴ１２をオンさせる。このとき、ＲＳ−ＦＦ回路８１から出力されるＬレベルの出力信号Ｓ１２に応答してスイッチ回路ＳＷ１１がオフされる。すると、電流源８４から供給される電流Ｉ１１に応じてコンデンサＣ１２が充電されるため、参照電圧ＶＲ１１が基準電圧ＶＲ０から固定の傾斜（＝Ｉ１１／Ｃ１２）にて上昇する。
【０００６】
この参照電圧ＶＲ１１が帰還電圧ＶＦＢよりも高くなると、比較器８０からＨレベルの信号Ｓ１１が出力される。このＨレベルの信号Ｓ１１に応答して、ＲＳ−ＦＦ回路８１は、セット状態になってＨレベルの出力信号Ｓ１２を出力する。すると、駆動回路８３は、Ｌレベルの制御信号ＤＨ，ＤＬを出力し、トランジスタＴ１１をオンさせるとともにトランジスタＴ１２をオフさせる。
【０００７】
このように、コンパレータ方式のＤＣ−ＤＣコンバータ４では、出力電圧Ｖｏに応じた帰還電圧ＶＦＢと参照電圧ＶＲ１１とが比較器８０にて常に比較され、その比較結果に応じて即時にメイン側のトランジスタＴ１１がスイッチングされる。このため、コンパレータ方式のＤＣ−ＤＣコンバータ４は、負荷急変に対して高速に応答することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１０−５１０７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、近年のＤＣ−ＤＣコンバータでは、周波数特性が高周波化に進むとともに、装置の更なる小型化が求められている。このような小型化の要求に応えるために、コイルＬ１１として積層チップコイルが使用されている。しかしながら、積層チップコイルは、一般的に直流重畳特性が悪い。このため、出力電流Ｉｏの変動によりコイルＬ１１に流れる電流が変動すると、それに伴ってコイルＬ１１のインダクタンス値が変動する。そして、このインダクタンス値の変動によってＤＣ−ＤＣコンバータの周波数特性（周波数帯域と位相余裕）が変化するという問題が生じる。とくに、コイルＬ１１に流れる電流が大きくなると、コイルＬ１１のインダクタンス値が低くなり、周波数帯域が高周波側に広がるため、位相余裕が小さくなるという問題が生じる。
【課題を解決するための手段】
【００１０】
本発明の一観点によれば、入力電圧が供給されるスイッチ回路と、前記スイッチ回路と出力電圧を出力する出力端との間に接続されたコイルと、参照電圧にスロープを付加する電圧付加回路と、前記出力電圧に応じた帰還電圧と前記スロープが付加された参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングする制御部と、前記コイルに流れる電流を微分した結果に基づいて、前記スロープのスロープ量を調整するスロープ調整回路と、を有している。
【発明の効果】
【００１１】
本発明の一観点によれば、コイルのインダクタンス値の変動に伴って位相余裕が小さくなることを抑制できるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】一実施形態のＤＣ−ＤＣコンバータを示すブロック回路図。
【図２】制御回路の動作を示すタイミングチャート。
【図３】検出回路の構成例を示す回路図。
【図４】検出回路の動作を示すタイミングチャート。
【図５】クロック発生回路の動作を示すタイミングチャート。
【図６】電流源の構成例を示す回路図。
【図７】ＤＣ−ＤＣコンバータの周波数特性を示す特性図。
【図８】コイルの直流重畳特性を示す特性図。
【図９】一実施形態のＤＣ−ＤＣコンバータの周波数特性を示す特性図。
【図１０】従来のＤＣ−ＤＣコンバータの周波数特性を示す特性図。
【図１１】（ａ）、（ｂ）は、出力電流を変化させたときの周波数特性の変化を示す特性図。
【図１２】（ａ）、（ｂ）は、一実施形態のＤＣ−ＤＣコンバータの周波数特性を示す特性図。
【図１３】変形例の参照電圧生成回路を示す回路図。
【図１４】電子機器を示す概略構成図。
【図１５】従来のＤＣ−ＤＣコンバータを示すブロック回路図。
【発明を実施するための形態】
【００１３】
（第１実施形態）
以下、第１実施形態を図１〜図１２に従って説明する。
図１に示すように、ＤＣ−ＤＣコンバータ１は、入力電圧Ｖｉ（例えば、３．６Ｖ）に基づいてその入力電圧Ｖｉよりも低い出力電圧Ｖｏ（例えば、１．０Ｖ）を生成するコンバータ部２と、そのコンバータ部２を制御する制御回路３とを有している。
【００１４】
まず、コンバータ部２の内部構成例を説明する。
入力電圧Ｖｉの供給される入力端子Ｐｉと、入力電圧Ｖｉよりも低い電位の電源線（ここでは、グランドＧＮＤ）との間には、メイン側のトランジスタＴ１と同期側のトランジスタＴ２とが直列に接続されている。なお、メイン側のトランジスタＴ１はＰチャネルＭＯＳトランジスタであり、同期側のトランジスタＴ２はＮチャネルＭＯＳトランジスタである。
【００１５】
トランジスタＴ１は、その第１端子（ソース）が入力端子Ｐｉに接続されるとともに、第２端子（ドレイン）がトランジスタＴ２の第１端子（ドレイン）に接続されている。このトランジスタＴ２の第２端子（ソース）は、グランドＧＮＤに接続されている。
【００１６】
また、トランジスタＴ１の制御端子（ゲート）には制御回路３から制御信号ＤＨが供給されるのに対し、トランジスタＴ２の制御端子（ゲート）には制御回路３から制御信号ＤＬが供給される。これらトランジスタＴ１，Ｔ２は、制御信号ＤＨ，ＤＬに応答して相補的にオンオフする。
【００１７】
両トランジスタＴ１，Ｔ２間のノードは、コイルＬ１の第１端子に接続されている。このコイルＬ１の第２端子は、出力電圧Ｖｏを出力する出力端子Ｐｏに接続されている。このように、入力端子Ｐｉと出力端子Ｐｏとの間には、メイン側のトランジスタＴ１とコイルＬ１とが直列に接続されている。また、上記コイルＬ１の第２端子は平滑用コンデンサＣ１の第１端子に接続されるとともに、そのコンデンサＣ１の第２端子はグランドＧＮＤに接続されている。この平滑用コンデンサＣ１は、出力電圧Ｖｏを平滑化する平滑回路に含まれる。なお、コイルＬ１としては、例えば積層チップコイルが用いられる。
【００１８】
このようなコンバータ部２では、メイン側のトランジスタＴ１がオンし同期側のトランジスタＴ２がオフした場合に、入力電圧Ｖｉと出力電圧Ｖｏとの電位差に応じたコイル電流ＩＬがコイルＬ１に流れる。これにより、コイルＬ１にはエネルギーが蓄積される。このときのコイル電流ＩＬの傾きＳｌｐ１（図２参照）は、コイルＬ１のインダクタンス値をＬとすると、
【００１９】
【数１】
と表わすことができる。
【００２０】
一方、メイン側のトランジスタＴ１がオフし同期側のトランジスタＴ２がオンすると、コイルＬ１が蓄えたエネルギーを放出するため、そのコイルＬ１に誘導電流（コイル電流ＩＬ）が流れる。このときのコイル電流ＩＬの傾きＳｌｐ２（図２参照）は、
【００２１】
【数２】
と表わすことができる。このような動作により、コンバータ部２では、入力電圧Ｖｉよりも降圧された出力電圧Ｖｏが生成される。そして、その出力電圧Ｖｏが出力端子Ｐｏに接続される負荷（図示略）に供給される。なお、負荷には出力電流Ｉｏも供給される。
【００２２】
制御回路３は、コンバータ部２から帰還される出力電圧Ｖｏに基づいて、制御信号ＤＨ，ＤＬのパルス幅を調整する。この制御回路３は、抵抗Ｒ１，Ｒ２と、比較器１０と、参照電圧生成回路２０と、クロック発生回路３０と、検出回路４０と、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）５０と、発振器６０と、駆動回路７０とを有している。
【００２３】
上記コンバータ部２の出力端子Ｐｏは、抵抗Ｒ１，Ｒ２を介してグランドＧＮＤに接続されている。また、抵抗Ｒ１には、位相補償用（位相進み補償用）のコンデンサＣ２が並列に接続されている。抵抗Ｒ１（コンデンサＣ２）と抵抗Ｒ２との間の接続点は、比較器１０の反転入力端子に接続されている。これにより、出力電圧Ｖｏが抵抗Ｒ１，Ｒ２によって分圧された分圧電圧に、出力電圧Ｖｏの交流成分（変動成分）が重畳された帰還電圧ＶＦＢが比較器１０の反転入力端子に供給される。
【００２４】
比較器１０の非反転入力端子には、参照電圧生成回路２０から出力される参照電圧ＶＲ１が供給される。
参照電圧生成回路２０は、電流源２１と、コンデンサＣ３と、スイッチ回路ＳＷ１と、基準電源Ｅ１とを有している。
【００２５】
電流源２１は、検出回路４０から出力される制御信号ＳＧ１に基づく電流値の電流Ｉｓｌｐを流す。この電流源２１は、第１端子がバイアス電圧ＶＢの供給される電源線に接続され、第２端子がコンデンサＣ３の第１端子に接続されている。なお、上記バイアス電圧ＶＢは、例えば図示しない電源回路により生成された電圧、又は入力電圧Ｖｉである。コンデンサＣ３の第２端子は基準電源Ｅ１のプラス側端子に接続され、その基準電源Ｅ１のマイナス側端子はグランドＧＮＤに接続されている。この基準電源Ｅ１は、出力電圧Ｖｏの目標値に応じて電圧値が設定された基準電圧ＶＲ０を生成する。コンデンサＣ３には、スイッチ回路ＳＷ１が並列に接続されている。スイッチ回路ＳＷ１は、ＲＳ−ＦＦ回路５０の出力信号Ｓ２に応答してオンオフする。このスイッチ回路ＳＷ１は、例えばＮチャネルＭＯＳトランジスタである。
【００２６】
そして、コンデンサＣ３の第１端子（ノードＮ１）が上記比較器１０の非反転入力端子に接続され、そのコンデンサＣ３の第１端子の電位が参照電圧ＶＲ１として比較器１０の非反転入力端子に供給される。
【００２７】
スイッチ回路ＳＷ１がオンされると、コンデンサＣ３の両端子間が短絡されるため、コンデンサＣ３の第１端子における電位は、基準電源Ｅ１にて生成される基準電圧ＶＲ０と等しくなる。すなわち、この場合には、基準電圧ＶＲ０が参照電圧ＶＲ１として比較器１０の非反転入力端子に供給される。
【００２８】
一方、スイッチ回路ＳＷ１がオフされると、コンデンサＣ３の両端子間の電位差は、電流源２１から供給される電流Ｉｓｌｐに応じて大きくなる。そして、その電位差の変化量は、電流Ｉｓｌｐに比例する。このとき、コンデンサＣ３の第２端子における電位は基準電圧ＶＲ０となる。したがって、コンデンサＣ３の第１端子における電位は、基準電圧ＶＲ０に、当該コンデンサＣ３の両端子間の電位差を重畳した電位となる。そして、そのコンデンサＣ３の第１端子における電位が参照電圧ＶＲ１として比較器１０の非反転入力端子に供給される。
【００２９】
したがって、参照電圧ＶＲ１は、スイッチ回路ＳＷ１がオンしている間、一定の第１電圧（つまり、基準電圧ＶＲ０）となり、スイッチ回路ＳＷ１がオフすると、第１電圧から所定の傾斜にて上昇する。換言すると、参照電圧ＶＲ１は、基準電圧ＶＲ０に対して、所定の傾斜にて上昇するスロープを付加した電圧である。
【００３０】
比較器１０は、帰還電圧ＶＦＢと参照電圧ＶＲ１との比較結果に応じた信号Ｓ１を生成する。具体的には、比較器１０は、帰還電圧ＶＦＢが参照電圧ＶＲ１よりも高いときにＬレベルの信号Ｓ１を生成し、帰還電圧ＶＦＢが参照電圧ＶＲ１よりも低いときにＨレベルの信号Ｓ１を生成する。この信号Ｓ１は、クロック発生回路３０に供給されるとともに、ＲＳ−ＦＦ回路５０のセット端子Ｓに供給される。
【００３１】
クロック発生回路３０は、遅延回路３１と、ＲＳ−ＦＦ回路３２とを有している。遅延回路３１には、上記比較器１０から信号Ｓ１が供給される。遅延回路３１は、信号Ｓ１を所定時間だけ遅延させ、その遅延信号をＲＳ−ＦＦ回路３２のセット端子Ｓに出力する。
【００３２】
ＲＳ−ＦＦ回路３２のリセット端子Ｒには、発振器６０が接続されている。発振器６０は、所定周波数のクロック信号ＣＬＫ（例えば、一定周期で生成されるパルス信号を有する信号）を生成する。上記ＲＳ−ＦＦ回路５０は、セット端子Ｓに供給されるＨレベルの信号Ｓ１に応答して、出力端子ＱからＨレベルのクロック信号ＳＣＫを出力する。また、ＲＳ−ＦＦ回路３２は、リセット端子Ｒに供給されるＨレベルのクロック信号ＣＬＫに応答して、Ｌレベルのクロック信号ＳＣＫを出力する。このＲＳ−ＦＦ回路３２から出力されるクロック信号ＳＣＫは、検出回路４０に供給される。
【００３３】
検出回路４０には、メイン側のトランジスタＴ１の両端子（ソース及びドレイン）が接続されている。この検出回路４０は、トランジスタＴ１がオンしている期間（オン期間）にコイルＬ１に流れるコイル電流ＩＬの傾きを検出し、その傾きに応じた電流値の電流Ｉｓｌｐを上記電流源２１に生成させるための制御信号ＳＧ１を生成する。具体的には、検出回路４０は、検出したコイル電流ＩＬの傾きに比例する電流Ｉｓｌｐを生成させるための制御信号ＳＧ１を生成する。ここで、コイル電流ＩＬの傾きは、上記式（１）からも明らかなように、コイルＬ１のインダクタンス値Ｌに反比例することから、電流Ｉｓｌｐの電流値がコイルＬ１のインダクタンス値Ｌに反比例することになる。これにより、その電流Ｉｓｌｐによって生成される上記スロープの変化量は、コイル電流ＩＬの傾きに比例し、コイル電流ＩＬのインダクタンス値Ｌに反比例することになる。
【００３４】
ＲＳ−ＦＦ回路５０のリセット端子には、発振器６０が接続されている。このＲＳ−ＦＦ回路５０は、セット端子Ｓに供給されるＨレベルの信号Ｓ１に応答して、出力端子ＱからＨレベルの出力信号Ｓ２を出力する。また、ＲＳ−ＦＦ回路５０は、リセット端子Ｒに供給されるＨレベルのクロック信号ＣＬＫに応答して、Ｌレベルの出力信号Ｓ２を出力する。すなわち、ＲＳ−ＦＦ回路５０に対して、Ｈレベルの信号Ｓ１はセット信号であるとともに、Ｈレベルのクロック信号ＣＬＫはリセット信号である。そして、ＲＳ−ＦＦ回路５０から出力される出力信号Ｓ２が駆動回路７０と上記参照電圧生成回路２０のスイッチ回路ＳＷ１に供給される。
【００３５】
駆動回路７０は、ＲＳ−ＦＦ回路５０からの出力信号Ｓ２に基づいて、コンバータ部２のトランジスタＴ１，Ｔ２を相補的にオンオフさせる制御信号ＤＨ，ＤＬを生成する。具体的には、駆動回路７０は、Ｈレベルの出力信号Ｓ２に応答してＬレベルの制御信号ＤＨ，ＤＬを生成し、Ｌレベルの出力信号Ｓ２に応答してＨレベルの制御信号ＤＨ，ＤＬを生成する。メイン側のトランジスタＴ１は、Ｌレベルの制御信号ＤＨに応答してオンする一方、Ｈレベルの制御信号ＤＨに応答してオフする。同様に、同期側のトランジスタＴ２は、Ｈレベルの制御信号ＤＬに応答してオンする一方、Ｌレベルの制御信号ＤＬに応答してオフする。なお、上記駆動回路７０において、両トランジスタＴ１，Ｔ２が同時にオンしないように、制御信号ＤＨ，ＤＬにデッドタイムを設定するようにしてもよい。
【００３６】
このような制御回路３では、参照電圧ＶＲ１が帰還電圧ＶＦＢよりも高くなると（図２の時刻ｔ１参照）、比較器１０からＨレベルの信号Ｓ１が出力される。このＨレベルの信号Ｓ１に応答して、ＲＳ−ＦＦ回路５０は、Ｈレベルの出力信号Ｓ２を出力する。そして、駆動回路７０は、そのＨレベルの出力信号Ｓ２に応答してＬレベルの制御信号ＤＨ，ＤＬを生成する。すると、Ｌレベルの制御信号ＤＨに応答してメイン側のトランジスタＴ１がオンされ、Ｌレベルの制御信号ＤＬに応答して同期側のトランジスタＴ２がオフされる。このように、制御回路３は、参照電圧ＶＲ１が帰還電圧ＶＦＢを横切ると、メイン側のトランジスタＴ１をオンさせるためのＨレベルの制御信号ＤＨを生成する。換言すると、出力電圧Ｖｏと参照電圧ＶＲ１との比較結果に応じてトランジスタＴ１のオンタイミングが設定される。なお、以下の説明では、メイン側のトランジスタＴ１がオンしている期間をオン期間（Ｔｏｎ）という（時刻ｔ１〜ｔ２参照）。
【００３７】
また、上述のようにＲＳ−ＦＦ回路５０からＨレベルの出力信号Ｓ２が出力されると（時刻ｔ１）、参照電圧生成回路２０内のスイッチ回路ＳＷ１がオンされる。すると、コンデンサＣ３の第１端子と第２端子が短絡される。これにより、コンデンサＣ３に蓄えられた電荷が放電されてコンデンサＣ３の第１端子（ノードＮ１）の電圧、つまり参照電圧ＶＲ１がコンデンサＣ３の第２端子の電圧にリセットされる。このため、トランジスタＴ１のオン期間における参照電圧ＶＲ１は、基準電圧ＶＲ０と等しい一定レベルとなる（時刻ｔ１〜ｔ２）。
【００３８】
また、上述のように参照電圧ＶＲ１がコンデンサＣ３の第２端子の電圧にリセットされると、換言すると、参照電圧ＶＲ１が帰還電圧ＶＦＢよりも低くなるときに、比較器１０からＬレベルの信号Ｓ１が出力される。すなわち、比較器１０から出力される信号Ｓ１は、参照電圧ＶＲ１が帰還電圧ＶＦＢよりも高くなる時点（時刻ｔ１）から、ＲＳ−ＦＦ回路５０からＨレベルの出力信号Ｓ２が出力され、スイッチ回路ＳＷ１がオンされて参照電圧ＶＲ１の放電によって該参照電圧ＶＲ１が帰還電圧ＶＦＢよりも低くなる時点までの遅延時間分だけＨレベルで出力される。
【００３９】
続いて、発振器６０からＨレベルのクロック信号ＣＬＫが一定周期で出力される（時刻ｔ２）。このＨレベルのクロック信号ＣＬＫに応答して、ＲＳ−ＦＦ回路５０は、Ｌレベルの出力信号Ｓ２を出力する。そして、駆動回路７０は、そのＬレベルの出力信号Ｓ２に応答してＨレベルの制御信号ＤＨ，ＤＬを生成する。すると、Ｈレベルの制御信号ＤＨに応答してメイン側のトランジスタＴ１がオフされ、Ｈレベルの制御信号ＤＬに応答して同期側のトランジスタＴ２がオンされる。このように、制御回路３は、一定周期毎に、メイン側のトランジスタＴ１をオフさせるためのＨレベルの制御信号ＤＨを生成する。なお、以下の説明では、メイン側のトランジスタＴ１がオフしている期間をオフ期間（Ｔｏｆｆ）という（時刻ｔ２〜ｔ３参照）。
【００４０】
また、上述のようにＲＳ−ＦＦ回路５０からＬレベルの出力信号Ｓ２が出力されると（時刻ｔ２）、参照電圧生成回路２０内のスイッチ回路ＳＷ１がオフされる。すると、上記コンデンサＣ３は、電流源２１から供給される電流Ｉｓｌｐにより充電される。これにより、時刻ｔ２〜ｔ３に示すように、トランジスタＴ１のオフ期間に、参照電圧ＶＲ１が電流Ｉｓｌｐに応じた傾斜にて上昇する。具体的には、オフ期間に電流Ｉｓｌｐに応じた傾斜にて上昇する電圧が基準電圧ＶＲ０に加算され、その加算された電圧が参照電圧ＶＲ１として比較器１０に供給される。したがって、トランジスタＴ１のオフ期間において、例えば時刻ｔ２を開始時刻とする、ある時刻ｔにおける参照電圧ＶＲ１は、
【００４１】
【数３】
と表わすことができる。この参照電圧ＶＲ１では、上記式（３）から明らかなように、電流源２１にて生成される電流Ｉｓｌｐの増減に応じて、基準電圧ＶＲ０に加算される式（３）右辺の第２項に記載したスロープ量（スロープの振幅）が増減する。
【００４２】
そして、再び参照電圧ＶＲ１が帰還電圧ＶＦＢを横切ると（時刻ｔ３）、制御回路３は、メイン側のトランジスタＴ１をオンする。このような動作が繰り返されることにより、出力電圧Ｖｏが基準電圧ＶＲ０に応じた目標電圧に維持される。
【００４３】
次に、上記検出回路４０の構成例及び動作を図３及び図４に従って説明する。
図３に示すように、検出回路４０は、トランジスタＴ１に流れる電流Ｉ１を電圧値に変換する増幅回路４１と、その増幅回路４１の出力電圧を微分する微分回路４２と、微分回路４２の出力電圧を増幅する増幅回路４３と、増幅回路４３の出力電圧をホールドするホールド回路４４と、ホールド回路４４の出力電圧を平均化する積分回路４５とを有する。
【００４４】
増幅回路４１は、その非反転入力端子がトランジスタＴ１の第１端子（例えばソース）に接続され、反転入力端子がトランジスタＴ１の第２端子（例えばドレイン）に接続されている。増幅回路４１の出力端子は、微分回路４２内のコンデンサＣ４１の第１端子に接続されている。この増幅回路４１は、トランジスタＴ１の両端子間の第１電圧Ｖ１に基づいて、トランジスタＴ１に流れる電流Ｉ１を検出し、その電流Ｉ１を電圧値に変換し、その変換後の第２電圧Ｖ２を微分回路４２に出力する。なお、ここで検出される電流Ｉ１は、図４に示すように、トランジスタＴ１のオン期間におけるコイル電流ＩＬに相当する。したがって、ここで検出される電流Ｉ１は、例えば図４の時刻ｔ４ｗｐ開始時刻とする、ある時刻ｔにおいて、
【００４５】
【数４】
と表わすことができ、第１電圧Ｖ１は、トランジスタＴ１のオン抵抗をＲｏｎとすると、
【００４６】
【数５】
と表わすことができる。そして、第２電圧Ｖ２は、増幅回路４１の増幅率をＡ１とすると、
【００４７】
【数６】
と表わすことができる。
【００４８】
図３に示すように、微分回路４２内のコンデンサＣ４１は、その第２端子が抵抗Ｒ４１の第１端子に接続されている。この抵抗Ｒ４１の第２端子はグランドＧＮＤに接続されている。そして、これらコンデンサＣ４１と抵抗Ｒ４１との間の接続点は、増幅回路４３の非反転入力端子に接続されている。このように、微分回路４２は、コンデンサＣ４１と抵抗Ｒ４１とを有するハイパスフィルタである。この微分回路４２は、増幅回路４１からの第２電圧Ｖ２を微分し、その微分した微分波形を第３電圧Ｖ３として増幅回路４３に出力する。具体的には、図４に示すように、微分回路４２からは、メイン側のトランジスタＴ１のオン開始時における第２電圧Ｖ２の急激な電圧変化（例えば、時刻ｔ４参照）に対して急峻なレベル変化を生じる微分波形が出力される。この微分波形は、上記急激な電圧変化により微分された電圧レベルをピークとして徐々に安定したレベルに収束することになる。そして、この安定した電圧レベル（図４の丸印参照）が、第２電圧Ｖ２の傾き（図４の丸印参照）に対応する。すなわち、この安定した電圧レベルは、第２電圧Ｖ２の傾きが大きくなるほど高くなる。ここで、第２電圧Ｖ２の傾きは、トランジスタＴ１のオン期間におけるコイル電流ＩＬの傾きに対応（比例）する。このため、微分回路では、第２電圧Ｖ２の傾きを検出することができ、トランジスタＴ１のオン期間におけるコイル電流ＩＬの傾き（変化の度合）を検出することができる。なお、微分回路４２から出力される第３電圧Ｖ３は、
【００４９】
【数７】
と表わすことができる。
【００５０】
図３に示すように、増幅回路４３の反転入力端子には、グランドＧＮＤが接続されている。増幅回路４３の出力端子は、ホールド回路４４内のスイッチ回路ＳＷ４１の第１端子に接続されている。この増幅回路４３は、両入力端子の端子電圧の差電圧、つまり上記第３電圧Ｖ３を所定の増幅率Ａ２で増幅し、その増幅した第４電圧Ｖ４をホールド回路４４に出力する。更に詳述すると、増幅回路４３には第４電圧Ｖ４の上限値及び下限値が設定されている。このため、図４に示すように、増幅後の電圧が上限値を超える場合には第４電圧Ｖ４の電圧値が上限値に制限されるとともに、増幅後の電圧が下限値を下回る場合には第４電圧Ｖ４の電圧値が下限値に制限される。これにより、第４電圧Ｖ４の振幅が不要に大きくなることを抑制することができる。なお、増幅回路４３は、微分回路４２とホールド回路４４とを分離する回路としても機能している。
【００５１】
図３に示すように、ホールド回路４４内のスイッチ回路ＳＷ４１の第２端子は、コンデンサＣ４２の第１端子に接続されている。このコンデンサＣ４２の第２端子はグランドＧＮＤに接続されている。これらスイッチ回路ＳＷ４１とコンデンサＣ４２との間の接続点は、積分回路４５内の増幅回路４６の非反転入力端子に接続されている。
【００５２】
スイッチ回路ＳＷ４１は、上記クロック発生回路３０から供給されるクロック信号ＳＣＫに応じてオンオフ制御される。具体的には、Ｈレベルのクロック信号ＳＣＫに応答してスイッチ回路ＳＷ４１がオンされ、Ｌレベルのクロック信号ＳＣＫに応答してスイッチ回路ＳＷ４１がオフされる。
【００５３】
このホールド回路４４は、クロック信号ＳＣＫに応答して、増幅回路４３からの第４電圧Ｖ４をサンプルホールドして第５電圧Ｖ５を生成する。具体的には、図４に示すように、ホールド回路４４は、Ｈレベルのクロック信号ＳＣＫが入力されている期間に、増幅回路４３から入力される第４電圧Ｖ４をそのまま第５電圧Ｖ５として積分回路４５に出力する。また、ホールド回路４４は、Ｌレベルのクロック信号ＳＣＫが入力されている期間に、そのクロック信号ＳＣＫが立ち下がる直前に入力される第４電圧Ｖ４を保持し、その保持した第４電圧Ｖ４を第５電圧Ｖ５として積分回路４５に出力する。ここで、サンプリングクロックとして機能するクロック信号ＳＣＫは、図５に示すように、トランジスタＴ１がオンする瞬間に発生する第４電圧Ｖ４のオーバーシュート（破線枠参照）を避けて、電圧レベルの安定した第４電圧Ｖ４をサンプリングできるタイミングでＨレベルとなる。本実施形態では、クロック発生回路３０の遅延回路３１（図１参照）によって、トランジスタＴ１をオンさせるＨレベルの信号Ｓ１の立ち上がりエッジから所定時間Ｔｄ１（つまり、上記オーバーシュートに対して十分マージンを持たせた時間）経過後に、クロック信号ＳＣＫがＨレベルに遷移される。なお、クロック信号ＳＣＫは、トランジスタＴ１をオフさせるＨレベルのクロック信号ＣＬＫの立ち上がりエッジに応答してＬレベルに遷移される。したがって、このようなクロック信号ＳＣＫによってサンプリングされた第５電圧Ｖ５は、第４電圧Ｖ４（第３電圧Ｖ３）の安定した電圧レベルに相当し、第２電圧Ｖ２の傾きに比例し、トランジスタＴ１のオン期間におけるコイル電流ＩＬの傾きに比例する。すなわち、第５電圧Ｖ５は、第４電圧Ｖ４の安定した電圧レベルをＶ４とすると、
【００５４】
【数８】
と表わすことができる。この式から明らかなように、第５電圧Ｖ５は、コイルＬ１のインダクタンス値に反比例する。
【００５５】
図３に示すように、積分回路４５は、増幅回路４６と、抵抗Ｒ４２及びコンデンサＣ４３を含むローパスフィルタとを有している。増幅回路４６の反転入力端子にはグランドＧＮＤが接続されている。また、増幅回路４６の出力端子は、抵抗Ｒ４２の第１端子に接続されている。この増幅回路４６は、例えばボルテージフォロアとして機能するバッファであって、増幅率Ａ３が「１」倍のオペアンプである。
【００５６】
抵抗Ｒ４２の第２端子はコンデンサＣ４３の第１端子に接続され、そのコンデンサＣ４３の第２端子はグランドＧＮＤに接続されている。これら抵抗Ｒ４２及びコンデンサＣ４３の接続点から上記制御信号ＳＧ１が出力される。この積分回路４５は、ホールド回路４４からの第５電圧Ｖ５を積分し、その積分した電圧Ｖ６を制御信号ＳＧ１として上記電流源２１に供給する。この積分回路４５により、第５電圧Ｖ５が累積平均化され、第５電圧Ｖ５のノイズが低減される。
【００５７】
そして、このような検出回路４０で生成される制御信号ＳＧ１の電圧値Ｖ６は、以下のような式で表わすことができる。
【００５８】
【数９】
次に、参照電圧生成回路２０内の電流源２１の構成例を図６に従って説明する。
【００５９】
オペアンプ２２の非反転入力端子には、上記検出回路４０からの制御信号ＳＧ１が供給される。このオペアンプ２２の出力端子はＮチャネルＭＯＳトランジスタＴ２１のゲートに接続されている。トランジスタＴ２１は、そのドレインがＰチャネルＭＯＳトランジスタＴ２２のドレインに接続されるとともに、ソースがオペアンプ２２の反転入力端子と抵抗Ｒｓｌｐの第１端子とに接続されている。その抵抗Ｒｓｌｐの第２端子はグランドＧＮＤに接続されている。
【００６０】
上記オペアンプ２２は、反転入力端子の電圧を制御信号ＳＧ１の電圧値Ｖ６と等しくするように、トランジスタＴ２１を制御する。すなわち、抵抗Ｒｓｌｐの第１端子の電圧が制御信号ＳＧ１の電圧値Ｖ６になるように制御される。したがって、抵抗Ｒｓｌｐの両端子間には、この抵抗Ｒｓｌｐの抵抗値と、両端子間の電位差（電圧値Ｖ６）とに応じた電流が流れる。このように、オペアンプ２２及び抵抗Ｒｓｌｐでは、制御信号ＳＧ１の電圧値が電流に変換される。
【００６１】
上記トランジスタＴ２２は、そのソースにバイアス電圧ＶＢが供給されるとともに、ゲートが同トランジスタＴ２２のドレインとＰチャネルＭＯＳトランジスタＴ２３のゲートに接続されている。そのトランジスタＴ２３のソースにはバイアス電圧ＶＢが供給される。したがって、トランジスタＴ２２とトランジスタＴ２３とは、カレントミラー回路として機能する。このカレントミラー回路は、両トランジスタＴ２２，Ｔ２３の電気的特性に応じて、抵抗Ｒｓｌｐに流れる電流に比例した電流ＩｓｌｐをトランジスタＴ２３に流す。
【００６２】
そして、上記トランジスタＴ２３のドレインが図１に示すコンデンサＣ３の第１端子に接続され、以下の式で表わされる電流ＩｓｌｐがコンデンサＣ３に供給される。
【００６３】
【数１０】
このとき、電流Ｉｓｌｐによって生成されるスロープのスロープ量Ｖｓｌｐは、上記式（３）右辺の第２項から
【００６４】
【数１１】
と表わすことができる。このように、コイル電流ＩＬの傾きに応じて電流Ｉｓｌｐを生成することによって、基準電圧ＶＲ０に加算されるスロープのスロープ量ＶｓｌｐがコイルＬ１のインダクタンス値Ｌに反比例して変化することになる。すなわち、検出回路４０及び電流源２１は、スロープのスロープ量Ｖｓｌｐ（変化の割合）を調整する回路として機能する。具体的には、図４に示すように、出力電流Ｉｏが小さくコイル電流ＩＬの傾きが小さい場合には（左側部分参照）、検出回路４０によって生成される制御信号ＳＧ１が低くなるため、電流源２１によって生成される電流Ｉｓｌｐも小さくなり、その電流Ｉｓｌｐによって生成されるスロープ量Ｖｓｌｐも小さくなる。逆に、出力電流Ｉｏが大きくコイル電流ＩＬの傾きが大きい場合には（右側部分参照）、検出回路４０によって生成される制御信号ＳＧ１が高くなるため、電流源２１によって生成される電流Ｉｓｌｐも大きくなり、その電流Ｉｓｌｐによって生成されるスロープ量Ｖｓｌｐも大きくなる。
【００６５】
次に、従来例と対比しつつＤＣ−ＤＣコンバータ１（とくに、参照電圧生成回路２０及び検出回路４０）の作用を図７〜図１１に従って説明する。なお、図７には、周波数に対するＤＣ−ＤＣコンバータ１の負帰還ループの利得の変化を表わすゲイン曲線が示されている。また、図９は、本実施形態のＤＣ−ＤＣコンバータ１の周波数特性についてシミュレーションした結果を示したものであり、図１０は、従来のＤＣ−ＤＣコンバータ４の周波数特性についてシミュレーションした結果を示したものである。さらに、図１１は、出力電流Ｉｏを変動させたときの周波数特性の変化についてシミュレーションした結果を示したものである。
【００６６】
はじめに、ＤＣ−ＤＣコンバータ１の負帰還ループの利得やクロスオーバー周波数について図７に従って説明する。ＤＣ−ＤＣコンバータ１の負帰還ループの利得は、入力電圧Ｖｉに比例するとともに、参照電圧ＶＲ１のスロープ量Ｖｓｌｐに反比例する。したがって、周波数が０Ｈｚの時の利得は、その時の利得をｇｍとすると、
【００６７】
【数１２】
と表わすことができる。また、利得が０ｄＢとなる周波数、つまりクロスオーバー周波数ｆｏは、
【００６８】
【数１３】
と表わすことができる。ここで、コイルＬ１及びコンデンサＣ１の共振周波数ｆＬＣは、コンデンサＣ１の容量値をＣとすると、
【００６９】
【数１４】
となる。このため、これら式（１２）〜式（１４）より、クロスオーバー周波数ｆｏは、
【００７０】
【数１５】
と表わすことができる。
【００７１】
上記式（１４）、（１５）から明らかなように、コイルＬ１のインダクタンス値Ｌが小さくなると、クロスオーバー周波数ｆｏが高くなり、共振周波数ｆＬＣが高くなる。ここで、コイルＬ１が積層チップコイルである場合には、直流重畳特性が悪い（低い）ため、コイルＬ１に流れるバイアス電流の変動によりインダクタンス値Ｌが変化する。具体的には、図８に示すように、バイアス電流が大きくなるほど、コイルＬ１のインダクタンス値Ｌは小さくなる。このため、例えば負荷の変動に伴って出力電流Ｉｏが大きくなると、コイルＬ１に流れる電流が大きくなり、コイルＬ１のインダクタンス値Ｌが小さくなる。このとき、例えば従来のＤＣ−ＤＣコンバータ４のように参照電圧ＶＲ１１の傾きが固定である場合には、図１０の一点鎖線で示すように、コイルＬ１１のインダクタンス値の低下に伴ってクロスオーバー周波数ｆｏが高くなる、つまりクロスオーバー周波数ｆｏ（周波数帯域）が高周波側に広がる。すると、図１０の拡大図に示すように、高周波側に広がったクロスオーバー周波数ｆｏにおける位相が小さくなるため、位相余裕が小さくなる。すなわち、図１１に示すように、従来のＤＣ−ＤＣコンバータ４では、出力電流Ｉｏが大きくなるほど、クロスオーバー周波数ｆｏが高くなり（図１１（ａ）の破線参照）、位相余裕が小さくなる（図１１（ｂ）の破線参照）。これにより、従来例では、出力電流Ｉｏが大きくなると、ＤＣ−ＤＣコンバータが発振し易くなり動作が不安定になるという問題が発生する。
【００７２】
これに対し、本実施形態のＤＣ−ＤＣコンバータ１では、参照電圧ＶＲ１のスロープ量Ｖｓｌｐを、コイルＬ１のインダクタンス値Ｌに応じて変動させるようにした。具体的には、検出回路４０及び参照電圧生成回路２０は、コイルＬ１のインダクタンス値Ｌの変動に関わらずクロスオーバー周波数ｆｏ（周波数帯域）が略一定となるように、スロープ量Ｖｓｌｐを調整している。より具体的には、検出回路４０及び参照電圧生成回路２０は、コイルＬ１のインダクタンス値Ｌをフィードバックして、そのインダクタンス値Ｌに応じて参照電圧ＶＲ１の傾きを調整してスロープ量Ｖｓｌｐを調整することで、クロスオーバー周波数ｆｏが略一定となるようにしている。この点について更に詳述すると、負荷の変動に伴って出力電流Ｉｏが増加した場合には、前述したように、コイルＬ１に流れる電流が大きくなり、コイルＬ１のインダクタンス値Ｌが小さくなる。これに伴って、トランジスタＴ１のオン期間におけるコイル電流ＩＬの傾きは大きくなる。すると、検出回路４０で生成される制御信号ＳＧ１の電圧値Ｖ６が高くなり、電流源２１で生成される電流Ｉｓｌｐの電流値も大きくなる。これにより、参照電圧ＶＲ１の傾きが大きくなり、スロープ量Ｖｓｌｐが大きくなる。これに伴って、図９に示すように、上記利得ｇｍが低くなる。これにより、コイルＬ１のインダクタンス値Ｌの低下に伴ってクロスオーバー周波数ｆｏが高周波側に広がることが抑制され、そのクロスオーバー周波数ｆｏが略一定に維持される。この結果、出力電流Ｉｏの増加に伴ってコイルＬ１のインダクタンス値Ｌが低下しても、位相余裕が小さくなることを抑制することができる。このように、本実施形態のＤＣ−ＤＣコンバータ１では、図１１に示すように、出力電流Ｉｏが大きくなっても、クロスオーバー周波数ｆｏが略一定に維持され（図１１（ａ）の実線参照）、位相余裕が小さくなることが抑制される（図１１（ｂ）の実線参照）。なお、本シミュレーションでは、出力電流Ｉｏが大きくなるほど、位相余裕が大きくなるという結果が得られた。これは、出力電流Ｉｏを増加させた負荷の変動によって、減衰係数ζが大きくなり、位相曲線の傾きが小さくなったためと考えられる。
【００７３】
さらに、このようにクロスオーバー周波数ｆｏを略一定に維持可能な点を数式を使って説明する。
上述と同様に、出力電流Ｉｏの増加に伴ってコイルＬ１のインダクタンス値Ｌが低下した場合には、トランジスタＴ１のオン期間におけるコイル電流ＩＬの傾きＳｌｐ１は、
【００７４】
【数１６】
となる。この式において、ΔＬはインダクタンス値Ｌの低下分である。このような傾きＳｌｐ１を検出して生成される制御信号ＳＧ１の電圧値Ｖ６は、式（９）から
【００７５】
【数１７】
となり、この制御信号ＳＧ１から生成される電流Ｉｓｌｐは、式（１０）から
【００７６】
【数１８】
となる。そして、この電流Ｉｓｌｐから生成されるスロープのスロープ量Ｖｓｌｐは、式（１１）から
【００７７】
【数１９】
となるため、クロスオーバー周波数ｆｏは、式（１５）から
【００７８】
【数２０】
となる。すなわち、コイルＬ１のインダクタンス値Ｌをフィードバックして参照電圧ＶＲ１のスロープ量Ｖｓｌｐを調整することにより、クロスオーバー周波数ｆｏを表わす式からコイルＬ１のインダクタンス値Ｌが相殺される。このため、コイルＬ１のインダクタンス値Ｌの変動に関わらずに、クロスオーバー周波数ｆｏを略一定に維持することができる。これにより、出力電流Ｉｏの増加に伴ってコイルＬ１のインダクタンス値Ｌが低下しても、位相余裕が小さくなることを抑制することができる。
【００７９】
さらに、本実施形態のように、入力電圧Ｖｉと出力電圧Ｖｏとが、
【００８０】
【数２１】
という関係を満たしている場合には、
【００８１】
【数２２】
と近似することができるため、クロスオーバー周波数ｆｏを、
【００８２】
【数２３】
と近似することができる。すなわち、クロスオーバー周波数ｆｏを表わす式から入力電圧Ｖｉもキャンセルされ、入力電圧Ｖｉの変動に関わらずに、クロスオーバー周波数ｆｏを略一定に維持することができる。これにより、入力電圧Ｖｉが変動しても、位相余裕が小さくなることを抑制することができる。
【００８３】
なお、本実施形態において、ＤＣ−ＤＣコンバータ１は電源装置の一例、トランジスタＴ１はスイッチ回路の一例、コンデンサＣ３及びスイッチ回路ＳＷ１は電圧付加回路の一例、比較器１０、ＲＳ−ＦＦ回路５０、発振器６０及び駆動回路７０は制御部の一例である。また、検出回路４０及び電流源２１はスロープ調整回路の一例、出力端子Ｐｏは出力端の一例、増幅回路４１は第１の増幅器の一例、増幅回路４３は第２の増幅器の一例、増幅回路４６は第３の増幅器の一例、抵抗Ｒ４２及びコンデンサＣ４３はローパスフィルタの一例、電流源２１は電流変換回路の一例である。
【００８４】
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）コイル電流ＩＬを微分した結果（コイル電流ＩＬの傾き）に基づいて、参照電圧ＶＲ１のスロープのスロープ量Ｖｓｌｐを調整するようにした。これにより、参照電圧ＶＲ１のスロープ量Ｖｓｌｐを、コイルＬ１のインダクタンス値Ｌに反比例させることができる。このため、クロスオーバー周波数ｆｏを表わす式からコイルＬ１のインダクタンス値Ｌが相殺される。したがって、コイルＬ１のインダクタンス値Ｌの変動に関わらずにクロスオーバー周波数ｆｏ（周波数帯域）が略一定に維持され、インダクタンス値Ｌの低下による位相余裕の低下を抑制することができる。この結果、位相余裕を確保しつつも、低電流領域でも広帯域化が可能となる。
【００８５】
（２）さらに、クロスオーバー周波数ｆｏ（周波数帯域）を一定にすることができると、コンデンサＣ２による位相補償の効果を十分に得ることができる。詳述すると、まず、図１２（ａ）、（ｂ）に示すように、コンデンサＣ２による位相補償は、狭い周波数範囲に限定されている。ここで、図１２（ｂ）に示す位相曲線の極大点（丸印参照）にクロスオーバー周波数ｆｏを合わせることにより、位相余裕を十分に確保することができ、コンデンサＣ２による位相補償の効果を十分に得ることができる。しかし、従来のＤＣ−ＤＣコンバータ４のように、コイルＬ１のインダクタンス値Ｌの変動（出力電流Ｉｏの変動）に伴ってクロスオーバー周波数ｆｏが変動すると、そのクロスオーバー周波数ｆｏが上記極大点からずれるため、コンデンサＣ２による位相補償の効果を十分に得ることできなくなる。これに対して、本実施形態のＤＣ−ＤＣコンバータ１では、コイルＬ１のインダクタンス値Ｌの変動に関わらずに、クロスオーバー周波数ｆｏを略一定に維持することができるため、クロスオーバー周波数ｆｏが上記極大点からずれることが抑制され、コンデンサＣ２による位相補償の効果を十分に得ることができる。さらに、上記極大点にクロスオーバー周波数ｆｏが合致するように容易に設計することができる。
【００８６】
（３）トランジスタＴ１のオン期間におけるコイル電流ＩＬを微分して傾きを検出し、その検出結果に基づいて参照電圧ＶＲ１のスロープのスロープ量Ｖｓｌｐを調整するようにした。これにより、参照電圧ＶＲ１のスロープ量Ｖｓｌｐを、入力電圧Ｖｉに比例させることができる。このため、入力電圧Ｖｉの変動に伴ってクロスオーバー周波数ｆｏが変動することを好適に抑制することができる。
【００８７】
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態において、検出回路４０の積分回路４５を省略した構成を採用してもよい。
【００８８】
・上記実施形態において、コンデンサＣ２を省略した構成を採用してもよい。
・上記実施形態では、検出回路４０において、トランジスタＴ１のオン期間におけるコイル電流ＩＬの傾きを検出するようにした。これに限らず、例えば検出回路４０において、トランジスタＴ１のオフ期間におけるコイル電流ＩＬの傾きを検出するようにしてもよい。このような構成であっても、検出回路４０で検出されたコイル電流ＩＬの傾きに応じて参照電圧ＶＲ１のスロープを生成することにより、スロープ量ＶｓｌｐをコイルＬ１のインダクタンス値Ｌに反比例させることができる。
【００８９】
・上記実施形態では、コイル電流ＩＬを検出する回路の一例として増幅回路４１を開示したが、コイル電流ＩＬを検出することのできる回路であれば特に限定されない。例えばコイルＬ１の後段に電流センス用のセンス抵抗を接続し、そのセンス抵抗の両端の電位差を検出することによりコイル電流ＩＬを検出するようにしてもよい。また、コイルＬ１と並列に抵抗とコンデンサとを接続し、ＤＣＲ（等価直流抵抗）センスによりコイル電流ＩＬを検出するようにしてもよい。
【００９０】
・上記実施形態において、参照電圧ＶＲ１の生成方法は特に制限されない。例えば図１３に示されるように、参照電圧生成回路２０ａに変更してもよい。
この参照電圧生成回路２０ａは、電流源２１ａと、コンデンサＣ３と、スイッチ回路ＳＷ１と、補正電圧生成回路２３とを有している。参照電圧生成回路２０ａでは、電流源２１ａから供給される電流ＩｓｌｐとコンデンサＣ３とによって生成されるスロープが付加される電圧が、基準電圧ＶＲ０から補正電圧ＶＣ１に変更されている。すなわち、補正電圧ＶＣ１を生成する補正電圧生成回路２３が追加された点が、先の参照電圧生成回路２０（図１参照）と異なる。ここでは、先の図１及び図６に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
【００９１】
電流源２１ａでは、トランジスタＴ２２とカレントミラー接続されたＰチャネルＭＯＳトランジスタＴ２４から補正電圧生成回路２３に電流Ｉｓ１が供給される。なお、この電流Ｉｓ１が電流Ｉｓｌｐの２倍の電流となるように、トランジスタＴ２２〜Ｔ２４の電気的特性が設定されている。
【００９２】
補正電圧生成回路２３は、コンデンサＣ２１，Ｃ２２と、抵抗Ｒ２１と、スイッチ回路ＳＷ２１と、オペアンプ２４と、基準電源Ｅ１とを有している。コンデンサＣ２１は、その第１端子が上記トランジスタＴ２４のドレインに接続され、第２端子がオペアンプ２４の非反転入力端子に接続されている。コンデンサＣ２１にはスイッチ回路ＳＷ２１が並列に接続されている。スイッチ回路ＳＷ２１は、例えばＮチャネルＭＯＳトランジスタである。このスイッチ回路ＳＷ２１は、ソース及びドレインがコンデンサＣ２１の両端子にそれぞれ接続され、ゲートには出力信号Ｓ２が供給される。すなわち、コンデンサＣ２１及びスイッチ回路ＳＷ２１は、コンデンサＣ３及びスイッチ回路ＳＷ１と同様に接続されている。そして、コンデンサＣ２１の容量値は、コンデンサＣ３の容量値と等しく設定されている。したがって、コンデンサＣ２１は、スイッチ回路ＳＷ２１のオフ期間（トランジスタＴ１のオフ期間）に、上記電流Ｉｓ１に応じた電荷を蓄積する。
【００９３】
コンデンサＣ２１の充電電荷は、１スイッチングサイクルにおいて、スイッチ回路ＳＷ２１のオフ期間にリセット電圧（ここでは、オペアンプ２４の出力電圧）から電流Ｉｓ１に応じた傾斜で増加し、スイッチ回路ＳＷ２１のオンによりリセット電圧まで放電される。このとき、電流Ｉｓ１が電流Ｉｓｌｐの２倍の電流であるため、コンデンサＣ２１の両端子間の電位差は、コンデンサＣ３の両端子間の電位差の２倍の値となる。すなわち、コンデンサＣ２１の第１端子（ノードＮ２１）の電圧Ｖ２１は、参照電圧ＶＲ１のスロープの２倍の傾きで変化するスロープ波形となる。
【００９４】
また、コンデンサＣ２１の第１端子は、抵抗Ｒ２１の第１端子にも接続されている。この抵抗Ｒ２１の第２端子は、オペアンプ２４の反転入力端子とコンデンサＣ２２の第１端子に接続されている。コンデンサＣ２２の第２端子はオペアンプ２４の出力端子に接続されている。
【００９５】
抵抗Ｒ２１及びコンデンサＣ２２を含むローパスフィルタ２５は、コンデンサＣ２１の充電電荷による電圧Ｖ２１を平滑化する。したがって、コンデンサＣ２２の両端子間の電位差は、コンデンサＣ２１の両端子間の電位差の１／２の値、すなわちコンデンサＣ３の両端子間の電位差と等しい値となる。
【００９６】
オペアンプ２４は、抵抗Ｒ２１とコンデンサＣ２２との間の接続点における電圧Ｖ２２を、基準電源Ｅ１にて生成される基準電圧ＶＲ０と等しくなるように出力電圧（補正電圧ＶＣ１）を変更する。
【００９７】
そして、このように生成された補正電圧ＶＣ１にスロープが重畳されて参照電圧ＶＲ２が生成され、その参照電圧ＶＲ２が比較器１０の非反転入力端子に供給される。
・上記実施形態では、出力電圧Ｖｏを抵抗Ｒ１，Ｒ２にて分圧した分圧電圧に、出力電圧Ｖｏの交流成分がコンデンサＣ２を通じて重畳された電圧を帰還電圧ＶＦＢとした。これに限らず、例えば出力電圧Ｖｏそのものを帰還電圧ＶＦＢとしてもよい。
【００９８】
・上記実施形態では、スロープ生成用のコンデンサＣ３と並列に接続されたスイッチ回路ＳＷ１に出力信号Ｓ２を供給するようにしたが、メイン側のトランジスタＴ１のオン期間又はオフ期間に対応する信号であれば特に制限されない。例えば制御信号ＤＨ，ＤＬやノードＮ１の電圧であってもよい。
【００９９】
・上記実施形態では、所定周期で立ち上がるＨレベルのクロック信号ＣＬＫに従ってトランジスタＴ１をオフさせるようにした。これに限らず、例えば比較器１０から出力される信号Ｓ１の立ち上がりタイミング（トランジスタＴ１のオンタイミング）から所定時間経過後にトランジスタＴ１をオフさせるようにしてもよい。この場合、例えば発振器６０の代わりに、上記信号Ｓ１の立ち上がりタイミングから、入力電圧Ｖｉや出力電圧Ｖｏに依存した時間経過後にＨレベルのパルス信号をＲＳ−ＦＦ回路５０のリセット端子Ｒに出力するタイマ回路を設けてもよい。あるいは、ＲＳ−ＦＦ回路５０及び発振器６０に代えて１ショットフリップフロップ回路を設けるようにしてもよい。
【０１００】
・上記実施形態では、スイッチ回路の一例としてＰチャネルＭＯＳトランジスタＴ１を開示したが、ＮチャネルＭＯＳトランジスタを用いてもよい。また、スイッチ回路としてバイポーラトランジスタを用いてもよい。あるいは、複数のトランジスタを含むスイッチ回路を用いてもよい。
【０１０１】
・上記実施形態における基準電圧ＶＲ０を制御回路３の外部で生成するようにしてもよい。
・上記実施形態におけるトランジスタＴ１，Ｔ２を制御回路３に含めるようにしてもよい。また、コンバータ部２を制御回路３に含めるようにしてもよい。
【０１０２】
・上記実施形態では、同期整流方式のＤＣ−ＤＣコンバータに具体化したが、非同期整流方式のＤＣ−ＤＣコンバータに具体化してもよい。
・上記各実施形態では、帰還電圧ＶＦＢと参照電圧ＶＲ１とを比較し、その比較結果に応じてメイン側のトランジスタＴ１のオンタイミングを設定するＤＣ−ＤＣコンバータに具体化した。これに限らず、例えば帰還電圧ＶＦＢと参照電圧ＶＲ１とを比較し、その比較結果に応じてメイン側のトランジスタＴ１のオフタイミングを設定するＤＣ−ＤＣコンバータに具体化してもよい。
【０１０３】
・図１４に、上記ＤＣ−ＤＣコンバータ１を備える電子機器１００の一例を示す。電子機器１００は、本体部１１０と、本体部１１０に電力を供給する電源部１３０とを有している。
【０１０４】
まず、本体部１１０の内部構成例を説明する。
プログラムを実行する中央処理装置（ＣＰＵ）１１１には、そのＣＰＵ１１１で実行されるプログラム又はＣＰＵ１１１が処理するデータを記憶するメモリ１１２が接続されている。また、ＣＰＵ１１１には、インタフェース（Ｉ／Ｆ）１１３を介してキーボード１１４Ａ及びポインティングデバイス１１４Ｂが接続されている。ポインティングデバイス１１４Ｂは、例えばマウス、トラックボール、タッチパネルや静電センサを有するフラットデバイス等である。
【０１０５】
また、ＣＰＵ１１１には、インタフェース１１５を介してディスプレイ１１６が接続され、インタフェース１１７を介して通信部１１８が接続されている。ディスプレイ１１６は、例えば液晶ディスプレイやエレクトロルミネッセンスパネル等である。通信部１１８は、例えばローカルエリアネットワークボード等である。
【０１０６】
また、ＣＰＵ１１１には、インタフェース１１９を介して外部記憶装置１２０が接続され、インタフェース１２１を介して着脱可能記録媒体アクセス装置１２２が接続されている。外部記憶装置１２０は、例えばハードディスクである。アクセス装置１２２がアクセスする着脱可能な記録媒体としては、例えばＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disk）、フラッシュメモリカード等が挙げられる。
【０１０７】
次に、電源部１３０の内部構成例を説明する。
ＤＣ−ＤＣコンバータ１と交流アダプタ１３１は、スイッチＳＷを介して上記本体部１１０に接続されている。これらＤＣ−ＤＣコンバータ１及び交流アダプタ１３１のいずれか一方から電力が本体部１１０に供給される。ＤＣ−ＤＣコンバータ１は、図１４の例では、例えば電池１３２からの入力電圧Ｖｉを出力電圧Ｖｏに変換し、その出力電圧Ｖｏを本体部１１０に供給する。
【０１０８】
このような電子機器としては、ノート型のパーソナルコンピュータ、携帯電話等の通信機器、携帯情報端末（ＰＤＡ）等の情報処理装置、デジタルカメラやビデオカメラ等の映像機器、テレビジョン装置等の受信機などが挙げられる。
【符号の説明】
【０１０９】
１ ＤＣ−ＤＣコンバータ
２ コンバータ部
３ 制御回路
１０ 比較器
２０，２０ａ 参照電圧生成回路
２１，２１ａ 電流源
３０ クロック発生回路
４０ 検出回路
４１ 増幅回路
４２ 微分回路
４３ 増幅回路
４４ ホールド回路
４５ 積分回路
４６ 増幅回路
５０ ＲＳ−フリップフロップ回路
６０ 発振器
７０ 駆動回路
１００ 電子機器
１１０ 本体部（内部回路）
Ｌ１ コイル
【特許請求の範囲】
【請求項１】
入力電圧が供給されるスイッチ回路と、
前記スイッチ回路と出力電圧を出力する出力端との間に接続されたコイルと、
参照電圧にスロープを付加する電圧付加回路と、
前記出力電圧に応じた帰還電圧と前記スロープが付加された参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングする制御部と、
前記コイルに流れる電流を微分した結果に基づいて、前記スロープのスロープ量を調整するスロープ調整回路と、
を有することを特徴とする電源装置。
【請求項２】
前記スロープ調整回路は、
前記コイルに流れる電流を電圧変換する第１の増幅器と、
前記第１の増幅器の出力電圧を微分する微分回路と、
前記微分回路の出力を増幅する第２の増幅器と、
前記第２の増幅器の出力電圧を保持するホールド回路と、
を有することを特徴とする請求項１に記載の電源装置。
【請求項３】
前記スロープ調整回路は、
前記ホールド回路の出力電圧を増幅する第３の増幅器と、
前記第３の増幅器の出力電圧のノイズを低減するローパスフィルタと、
を有することを特徴とする請求項２に記載の電源装置。
【請求項４】
前記スロープ調整回路は、
前記ホールド回路の出力電圧を電流変換する電流変換回路を有することを特徴とする請求項２に記載の電源装置。
【請求項５】
前記スロープ調整回路は、
前記ローパスフィルタの出力電圧を電流変換する電流変換回路を有することを特徴とする請求項３に記載の電源装置。
【請求項６】
前記スロープ調整回路は、前記スイッチ回路がオンしている期間に前記コイルに流れる電流を微分した結果に基づいて、前記スロープのスロープ量を調整することを特徴とする請求項１〜５の何れか１つに記載の電源装置。
【請求項７】
電源の制御回路であって、
参照電圧にスロープを付加する電圧付加回路と、
前記電源の入力電圧が供給されるスイッチ回路を、前記電源の出力電圧に応じた帰還電圧と前記スロープが付加された参照電圧との比較結果に応じたタイミングでスイッチングする制御部と、
前記スイッチ回路と前記出力電圧を出力する出力端との間に接続されたコイルに流れる電流を微分した結果に基づいて、前記スロープのスロープ量を調整するスロープ調整回路と、
を有することを特徴とする制御回路。
【請求項８】
制御回路を有する電源と、前記電源の出力電圧が供給される内部回路と、を有する電子機器であって、
前記制御回路は、
参照電圧にスロープを付加する電圧付加回路と、
前記電源の入力電圧が供給されるスイッチ回路を、前記出力電圧に応じた帰還電圧と前記スロープが付加された参照電圧との比較結果に応じたタイミングでスイッチングする制御部と、
前記スイッチ回路と前記出力電圧を出力する出力端との間に接続されたコイルに流れる電流を微分した結果に基づいて、前記スロープのスロープ量を調整するスロープ調整回路と、
を有することを特徴とする電子機器。
【請求項９】
電源の制御方法であって、
参照電圧にスロープを付加し、
前記電源の入力電圧が供給されるスイッチ回路を、前記電源の出力電圧に応じた帰還電圧と前記スロープが付加された参照電圧との比較結果に応じたタイミングでスイッチングし、
前記スイッチ回路と前記出力電圧を出力する出力端との間に接続されたコイルに流れる電流を微分した結果に基づいて、前記スロープのスロープ量を調整することを特徴とする電源の制御方法。
【請求項１】
入力電圧が供給されるスイッチ回路と、
前記スイッチ回路と出力電圧を出力する出力端との間に接続されたコイルと、
参照電圧にスロープを付加する電圧付加回路と、
前記出力電圧に応じた帰還電圧と前記スロープが付加された参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングする制御部と、
前記コイルに流れる電流を微分した結果に基づいて、前記スロープのスロープ量を調整するスロープ調整回路と、
を有することを特徴とする電源装置。
【請求項２】
前記スロープ調整回路は、
前記コイルに流れる電流を電圧変換する第１の増幅器と、
前記第１の増幅器の出力電圧を微分する微分回路と、
前記微分回路の出力を増幅する第２の増幅器と、
前記第２の増幅器の出力電圧を保持するホールド回路と、
を有することを特徴とする請求項１に記載の電源装置。
【請求項３】
前記スロープ調整回路は、
前記ホールド回路の出力電圧を増幅する第３の増幅器と、
前記第３の増幅器の出力電圧のノイズを低減するローパスフィルタと、
を有することを特徴とする請求項２に記載の電源装置。
【請求項４】
前記スロープ調整回路は、
前記ホールド回路の出力電圧を電流変換する電流変換回路を有することを特徴とする請求項２に記載の電源装置。
【請求項５】
前記スロープ調整回路は、
前記ローパスフィルタの出力電圧を電流変換する電流変換回路を有することを特徴とする請求項３に記載の電源装置。
【請求項６】
前記スロープ調整回路は、前記スイッチ回路がオンしている期間に前記コイルに流れる電流を微分した結果に基づいて、前記スロープのスロープ量を調整することを特徴とする請求項１〜５の何れか１つに記載の電源装置。
【請求項７】
電源の制御回路であって、
参照電圧にスロープを付加する電圧付加回路と、
前記電源の入力電圧が供給されるスイッチ回路を、前記電源の出力電圧に応じた帰還電圧と前記スロープが付加された参照電圧との比較結果に応じたタイミングでスイッチングする制御部と、
前記スイッチ回路と前記出力電圧を出力する出力端との間に接続されたコイルに流れる電流を微分した結果に基づいて、前記スロープのスロープ量を調整するスロープ調整回路と、
を有することを特徴とする制御回路。
【請求項８】
制御回路を有する電源と、前記電源の出力電圧が供給される内部回路と、を有する電子機器であって、
前記制御回路は、
参照電圧にスロープを付加する電圧付加回路と、
前記電源の入力電圧が供給されるスイッチ回路を、前記出力電圧に応じた帰還電圧と前記スロープが付加された参照電圧との比較結果に応じたタイミングでスイッチングする制御部と、
前記スイッチ回路と前記出力電圧を出力する出力端との間に接続されたコイルに流れる電流を微分した結果に基づいて、前記スロープのスロープ量を調整するスロープ調整回路と、
を有することを特徴とする電子機器。
【請求項９】
電源の制御方法であって、
参照電圧にスロープを付加し、
前記電源の入力電圧が供給されるスイッチ回路を、前記電源の出力電圧に応じた帰還電圧と前記スロープが付加された参照電圧との比較結果に応じたタイミングでスイッチングし、
前記スイッチ回路と前記出力電圧を出力する出力端との間に接続されたコイルに流れる電流を微分した結果に基づいて、前記スロープのスロープ量を調整することを特徴とする電源の制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１２−２５３８５４（Ｐ２０１２−２５３８５４Ａ）
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願番号】特願２０１１−１２２８１５（Ｐ２０１１−１２２８１５）
【出願日】平成２３年５月３１日（２０１１．５．３１）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願日】平成２３年５月３１日（２０１１．５．３１）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]